WO2024128308A1 - 電流制御装置、モータ制御装置及び電動パワーステアリング装置 - Google Patents

電流制御装置、モータ制御装置及び電動パワーステアリング装置 Download PDF

Info

Publication number
WO2024128308A1
WO2024128308A1 PCT/JP2023/045007 JP2023045007W WO2024128308A1 WO 2024128308 A1 WO2024128308 A1 WO 2024128308A1 JP 2023045007 W JP2023045007 W JP 2023045007W WO 2024128308 A1 WO2024128308 A1 WO 2024128308A1
Authority
WO
WIPO (PCT)
Prior art keywords
temperature
component
current
electronic components
reduction coefficient
Prior art date
Application number
PCT/JP2023/045007
Other languages
English (en)
French (fr)
Inventor
雅彦 藤田
Original Assignee
Nskステアリング&コントロール株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nskステアリング&コントロール株式会社 filed Critical Nskステアリング&コントロール株式会社
Publication of WO2024128308A1 publication Critical patent/WO2024128308A1/ja

Links

Images

Definitions

  • the present invention relates to a current control device, a motor control device, and an electric power steering device.
  • Patent Document 1 describes a technology that detects the temperature of a motor drive circuit that drives a motor that generates steering assist force in an electric power steering device, and limits the drive current of the motor if the detected temperature is equal to or higher than a threshold value.
  • the present invention has been made in light of the above-mentioned problems, and aims to prevent excessive restriction of the drive current while suppressing overheating of components that are susceptible to thermal damage among multiple electronic components included in the current control circuit, in overheat protection of a current control circuit that controls a drive current that drives a load.
  • a current control device includes a current control circuit including a plurality of electronic components, a temperature detection circuit having a temperature detection element arranged near the current control circuit, a current detection unit that detects or estimates a current value flowing through each of the plurality of electronic components, a component temperature estimation unit that estimates a component temperature, which is the temperature of the electronic component, for each of the plurality of electronic components based on the current value detected or estimated by the current detection unit and the detection temperature detected by the temperature detection circuit, a reduction coefficient setting unit that sets a plurality of different reduction coefficients for each of the plurality of different component temperatures included in the component temperatures estimated for each of the plurality of electronic components, a selection unit that selects one of the plurality of reduction coefficients, and a current limiting unit that limits the output current output from the current control circuit to a load based on the selected reduction coefficient.
  • a motor control device uses the current control device described above to control a current supplied to an electric motor as a load.
  • An electric power steering device includes the motor control device described above and an electric motor controlled by the motor control device, and applies a steering assist force to a steering system of a vehicle by the electric motor.
  • the present invention in overheat protection of a current control circuit that controls the drive current that drives a load, it is possible to prevent excessive restriction of the drive current while suppressing overheating of components that are susceptible to thermal damage among multiple electronic components included in the current control circuit.
  • FIG. 1 is a configuration diagram showing an overview of an example of an electric power steering device according to an embodiment; A configuration diagram showing an overview of an example of an electronic control unit (ECU: Electronic Control Unit) of an embodiment.
  • FIG. 2 is a circuit diagram of an example of a temperature detection circuit. 1 is a schematic diagram of a heat dissipation structure that dissipates heat generated by a power conversion circuit.
  • FIG. 2 is a block diagram illustrating an example of a functional configuration of a control arithmetic device.
  • FIG. 4 is a block diagram illustrating an example of a functional configuration of a first reduction coefficient setting unit in the first embodiment.
  • FIG. 2 is a block diagram illustrating an example of a functional configuration of a high-side FET temperature estimator.
  • FIG. 13 is a schematic diagram of an example of a characteristic map of a high-side FET reduction coefficient. 6A to 6C are schematic diagrams showing an example of a part reduction coefficient setting operation.
  • 11A and 11B are schematic diagrams for explaining the effect of a second low-pass filter.
  • FIG. 13 is a block diagram illustrating an example of a functional configuration of a first reduction coefficient setting unit according to a second embodiment.
  • 11 is a graph showing component temperatures and temperature sensor temperatures when a current of a specific magnitude is applied to check the trends of these temperatures in a dual system drive mode and a single system drive mode.
  • FIG. 11 is a graph showing the difference between the component temperature and the temperature of the temperature sensor in each of the dual system drive mode and the single system drive mode when a current of a specific magnitude is applied to check the trend of the difference between these temperatures.
  • 1A is a diagram showing an example of how a conversion gain is set
  • FIG. 1B is a diagram showing an example of how a first cutoff frequency is set.
  • 5A to 5C are schematic diagrams showing the relationship between the distribution ratio of the output current between the first current control circuit and the second current control circuit, the conversion gain, and the first cutoff frequency.
  • FIG. 13 is a block diagram of a first example of a functional configuration of a high-side FET temperature estimator according to the fourth embodiment.
  • FIG. 13A and 13B are schematic diagrams of temperature estimation results in the first and fourth embodiments, respectively, and FIG. 13C and 13D are schematic diagrams of estimation errors in the first and fourth embodiments, respectively.
  • 1A and 1B are schematic diagrams of a heat dissipation path from an electronic component to a heat sink
  • 1C is an equivalent circuit diagram that typically represents the heat dissipation paths of 1A and 1B.
  • FIG. 13 is a block diagram of a second example of a functional configuration of the high-side FET temperature estimator of the fourth embodiment.
  • FIG. 13 is a block diagram of a first example of a functional configuration of a capacitor temperature estimator according to the fifth embodiment.
  • FIG. 13A and 13B are schematic diagrams of temperature estimation results in the first and fifth embodiments, respectively, and FIG. 13C and 13D are schematic diagrams of estimation errors in the first and fifth embodiments, respectively.
  • 13A to 13I are conceptual diagrams showing tendencies in the estimation results of component temperatures when three-phase FETs are driven at specific duty ratios.
  • 13A is a schematic diagram of a heat dissipation path from an electronic component to a heat sink
  • FIG. 13B is an equivalent circuit diagram that illustrates the heat dissipation path of FIG. 13A
  • FIG. 13C is a block diagram of a second example of the functional configuration of a capacitor temperature estimator of the fifth embodiment.
  • FIG. 6A and 6B are block diagrams of a first and second modified example of a component temperature estimating unit that estimates the component temperature of an electronic component included in a current control circuit.
  • FIG. 13 is a configuration diagram illustrating an outline of an example of an electronic control unit according to a sixth embodiment.
  • FIG. 23 is a block diagram illustrating an example of a functional configuration of a high-side FET temperature estimator according to a sixth embodiment.
  • 5A to 5D are schematic diagrams for explaining an error that occurs in an estimated value of the part temperature based on the first estimation gain Ge1 when the delayed response of the part temperature to be estimated is slower than the delayed response of the second detected temperature.
  • 13A is a schematic diagram of an example of the second estimated gain Ge2, and FIG.
  • 13B is a schematic diagram of an estimated value of a component temperature based on the second estimated gain Ge2.
  • (a) to (c) are schematic diagrams for explaining the error that occurs in the estimated value of the component temperature based on the first estimation gain Ge1 when the delayed response of the component temperature to be estimated is faster than the delayed response of the second detected temperature
  • (d) is a schematic diagram of an example of the second estimation gain Ge2
  • (e) is a schematic diagram of the estimated value of the component temperature based on the second estimation gain Ge2.
  • 1A is a diagram showing an example of a change in the estimated component temperature of the choke coil La
  • FIG. 1B is a diagram showing an example of a change in the estimated component temperature of the power supply interruption FET QC2;
  • FIG. 1C is a diagram showing an example of a change in the estimated component temperature of the power supply interruption FET QD2;
  • FIG. 1D is a diagram showing an example of a change in the estimated component temperature of the power supply interruption FET QC1;
  • FIG. 1E is a diagram showing an example of a change in the estimated component temperature of the power supply interruption FET QD1.
  • 4A to 4C are schematic diagrams of first to third examples of heat dissipation paths from a choke coil.
  • 13A and 13B are block diagrams of a first example and a second example of a functional configuration of a power cut-off FET temperature estimating unit according to the seventh embodiment, respectively.
  • FIG. 11 is a configuration diagram showing an overview of a first modified example of an electronic control unit.
  • FIG. 11 is a configuration diagram showing an overview of a first modified example of an electronic control unit.
  • FIG. 11 is a diagram showing an outline of a second modified example of the electronic control unit;
  • FIG. 1 is a configuration diagram showing an overview of a first modified example of an electric power steering device.
  • FIG. 11 is a schematic diagram illustrating a second modified example of an electric power steering device.
  • FIG. 13 is a schematic diagram illustrating a third modified example of an electric power steering device.
  • the embodiments of the present invention will be described in detail with reference to the drawings. Note that the embodiments of the present invention shown below are merely examples of devices and methods for embodying the technical idea of the present invention, and the technical idea of the present invention does not limit the configuration, arrangement, etc. of the components to those described below.
  • the technical idea of the present invention can be modified in various ways within the technical scope defined by the claims.
  • the present invention is applied to a current control device that supplies a drive current to an electric motor that generates a steering assist force for an electric power steering, but the present invention is not limited to applications to electric power steering devices and motors, and can be widely applied to various uses.
  • the present invention may be applied to a current control device that supplies a drive current to an actuator that drives a robot joint, or to a current control device that supplies a drive current to an electric device other than a motor (for example, a light-emitting diode, or an IC such as a pre-driver or a microcomputer).
  • a current control device that supplies a drive current to an actuator that drives a robot joint
  • a current control device that supplies a drive current to an electric device other than a motor (for example, a light-emitting diode, or an IC such as a pre-driver or a microcomputer).
  • First Embodiment (composition) 1 is a schematic diagram showing an example of an electric power steering (EPS) device according to an embodiment of the present invention.
  • a steering shaft (steering shaft, handle shaft) 2 of a steering wheel (steering handle) 1 is connected to steered wheels 8L, 8R via reduction gears (worm gears) 3 constituting a reduction mechanism, universal joints 4a and 4b, a pinion rack mechanism 5, and tie rods 6a and 6b, and further via hub units 7a and 7b.
  • EPS electric power steering
  • the pinion rack mechanism 5 has a pinion 5a connected to a pinion shaft to which steering force is transmitted from the universal joint 4b, and a rack 5b that meshes with this pinion 5a, and converts the rotational motion transmitted to the pinion 5a into linear motion in the vehicle width direction by the rack 5b.
  • the steering shaft 2 is provided with a torque sensor 10 for detecting a steering torque Th.
  • the steering shaft 2 is also provided with a steering angle sensor 14 for detecting a steering angle ⁇ h of the steering wheel 1.
  • Motor 20 which assists the steering force of steering wheel 1, is connected to steering shaft 2 via reduction gear 3.
  • Motor 20 may be, for example, a multi-phase motor.
  • motor 20 may be a motor other than a double-winding motor, and the number of phases of motor 20 does not have to be three.
  • Multiple motors 20 that assist the steering force of steering wheel 1 may be connected to the same steering shaft 2.
  • An electronic control unit (ECU) 30 that controls the electric power steering device is supplied with power from a battery 13 and receives an ignition key signal via an ignition switch 11 .
  • the ECU 30 calculates a current command value of an assist control command based on the steering torque Th detected by the torque sensor 10, the vehicle speed Vh detected by the vehicle speed sensor 12, and the steering angle ⁇ h detected by the steering angle sensor 14, and controls the currents (A-phase current I1a, B-phase current I1b, and C-phase current I1c of the first system coil, and A-phase current I2a, B-phase current I2b, and C-phase current I2c of the second system coil) supplied to the motor 20 using a voltage control command value obtained by performing compensation or the like on the current command value.
  • the ECU 30 is an example of a "current control device” and a "motor control device” as described in the claims.
  • the steering angle sensor 14 is not essential, and the steering angle ⁇ h may be calculated by adding the twist angle of the torsion bar of the torque sensor 10 to the product of the motor rotation angle ⁇ m obtained from the rotation angle sensor 23a, which detects the rotation angle of the rotating shaft of the motor 20, and the gear ratio of the reduction gear 3.
  • the rotation angle sensor 23a may be, for example, a resolver that detects the rotation position of the motor, or a magnetic sensor that detects the magnetic field of a magnet attached to the rotating shaft of the motor 20.
  • the steering angle of the steered wheels 8L, 8R may be used instead of the steering angle ⁇ h.
  • the steering angle may be detected by detecting the displacement amount of the rack 5b.
  • the ECU 30 includes a computer including, for example, a processor and peripheral components such as a storage device, etc.
  • the processor may be, for example, a CPU (Central Processing Unit) or an MPU (Micro-Processing Unit).
  • the storage device may include any one of a semiconductor storage device, a magnetic storage device, and an optical storage device.
  • the storage device may include a register, a cache memory, a memory such as a read only memory (ROM) used as a main memory device, and a random access memory (RAM).
  • ROM read only memory
  • RAM random access memory
  • the ECU 30 may be formed of dedicated hardware for executing each of the information processes described below.
  • the ECU 30 may include a functional logic circuit configured in a general-purpose semiconductor integrated circuit, or may have a programmable logic device (PLD) such as a field programmable gate array (FPGA).
  • PLD programmable logic device
  • FPGA field programmable gate array
  • the ECU 30 includes a motor rotation angle detection circuit 23, control and arithmetic devices 31a and 31b, a first motor current cut-off circuit 33A and a second motor current cut-off circuit 33B, a first gate drive circuit 41A and a second gate drive circuit 41B, a first power conversion circuit 42A and a second power conversion circuit 42B, a first power supply cut-off circuit 44A and a second power supply cut-off circuit 44B, and temperature detection circuits 45A and 45B.
  • a power wiring PWa that transmits power from the battery 13 is connected to the ECU 30 via a connector CNT.
  • a positive power line Lpa of the power wiring PWa passes through a noise filter circuit, such as an EMC (Electromagnetic Compatibility) filter formed by a choke coil La and ceramic capacitors Ca1 and Ca2, and then branches at a branch point Pb.
  • a noise filter circuit such as an EMC (Electromagnetic Compatibility) filter formed by a choke coil La and ceramic capacitors Ca1 and Ca2
  • One of the positive power lines Lpa branched at the branch point Pb is connected to the control arithmetic device 31a and a first power supply cutoff circuit 44A, and the other is connected to the control arithmetic device 31b and a second power supply cutoff circuit 44B.
  • the voltage detection circuit 34A detects the power supply voltage VRA supplied from the first power supply cutoff circuit 44A to the first power conversion circuit 42A, and outputs it to the control and arithmetic device 31a.
  • the voltage detection circuit 34B detects the power supply voltage VRB supplied from the second power supply cutoff circuit 44B to the second power conversion circuit 42B, and outputs it to the control and arithmetic device 31b.
  • the control calculation device 31a calculates a current command value, which is a control target value of the drive current of the motor 20, based on at least the steering torque Th, and outputs voltage control command values V1a, V1b, and V1c obtained by performing compensation or the like on the current command value to the first gate drive circuit 41A.
  • the voltage control command values V1a, V1b, and V1c are the A-phase voltage control command value, the B-phase voltage control command value, and the C-phase voltage control command value of the first system coil, respectively.
  • the control calculation device 31b calculates a current command value, which is a control target value of the drive current of the motor 20, based on at least the steering torque Th, and outputs voltage control command values V2a, V2b, and V2c obtained by performing compensation or the like on the current command value to the second gate drive circuit 41B.
  • the voltage control command values V2a, V2b, and V2c are the A-phase voltage control command value, the B-phase voltage control command value, and the C-phase voltage control command value of the second system coil, respectively.
  • the control and arithmetic units 31a and 31b may be integrated into a single control and arithmetic unit.
  • the first power supply cut-off circuit 44A has a series circuit configuration in which two power supply cut-off field effect transistors (FETs) QC1 and QC2 have their sources connected together and the parasitic diodes are in the opposite direction, and connects or cuts off between the positive power supply line Lpa and the first power conversion circuit 42A.
  • the drain of the power supply cut-off FET QC1 is connected to the positive power supply line Lpa
  • the drain of the power supply cut-off FET QC2 is connected to the drains of the high-side FETs Q1, Q3, and Q5 of the first power conversion circuit 42A.
  • the control calculation device 31a outputs control signals SsA and SpA to the first gate drive circuit 41A, which respectively control the conduction and cut-off of the power supply cut-off FETs QC1 and QC2.
  • the first gate drive circuit 41A outputs gate signals for the power supply cut-off FETs QC1 and QC2 in response to the control signals SsA and SpA, respectively, to control the on/off of the power supply cut-off FETs QC1 and QC2.
  • the power cutoff FET QC2 functions as a reverse connection protection field effect transistor that is connected between the DC power supply and the inverter to prevent current from flowing from the inverter side to the DC power supply side in order to prevent a breakdown when the polarity of the battery 13, which is a DC power supply, is mistakenly connected in reverse.
  • the second power supply cutoff circuit 44B has a series circuit configuration in which the sources of two power supply cutoff FETs QD1 and QD2 are connected to each other and the parasitic diodes are in the opposite directions, and connects or cuts off between the positive power supply line Lpa and the second power conversion circuit 42B.
  • the power supply cutoff FET QD2 also functions as a reverse connection protection field effect transistor.
  • the drain of the power supply cutoff FET QD1 is connected to the positive power supply line Lpa, and the drain of the power supply cutoff FET QD2 is connected to the drains of the high-side FETs Q1, Q3, and Q5 of the second power conversion circuit 42B.
  • the control calculation device 31b outputs control signals SsB and SpB to the second gate drive circuit 41B, which respectively control the conduction and cutoff of the power supply cutoff FETs QD1 and QD2.
  • the second gate drive circuit 41B outputs gate signals of the power supply cutoff FETs QD1 and QD2 in response to the control signals SsB and SpB, respectively, to control the on/off of the power supply cutoff FETs QD1 and QD2.
  • the first gate drive circuit 41A When the first gate drive circuit 41A receives the voltage control command values V1a, V1b, and V1c from the control and calculation device 31a, the first gate drive circuit 41A generates six gate signals that are pulse-width modulated (PWM) based on the voltage control command values V1a, V1b, and V1c and a triangular wave carrier signal, and outputs these gate signals to the first power conversion circuit 42A.
  • PWM pulse-width modulated
  • the second gate drive circuit 41B When the second gate drive circuit 41B receives the voltage control command values V2a, V2b, and V2c from the control arithmetic device 31b, the second gate drive circuit 41B generates six gate signals that are pulse-width modulated based on the voltage control command values V2a, V2b, and V2c and a triangular wave carrier signal, and outputs these gate signals to the second power conversion circuit 42B.
  • the first power conversion circuit 42A includes an inverter having three switching arms SWAa, SWAb, and SWAc configured by FETs that are switching elements, and electrolytic capacitors CA1 and CA2.
  • the switching arms SWAa, SWAb, and SWAc are connected in parallel with each other.
  • the A-phase switching arm SWAa includes a high-side FET Q1 and a low-side FET Q2 connected in series
  • the B-phase switching arm SWAb includes a high-side FET Q3 and a low-side FET Q4 connected in series
  • the C-phase switching arm SWAc includes a high-side FET Q5 and a low-side FET Q6 connected in series.
  • a gate signal output from the first gate drive circuit 41A is input to the gate of each of the FETs Q1 to Q6, and this gate signal causes an A-phase current I1a, a B-phase current I1b, and a C-phase current I1c to flow from the connection points between the FETs of each of the switching arms SWAa, SWAb, and SWAc to the A-phase winding, B-phase winding, and C-phase winding of the first system coil of the motor 20 via the first motor current cut-off circuit 33A.
  • the electrolytic capacitors CA1 and CA2 have a noise removal function and a power supply auxiliary function for the first power conversion circuit 42 A.
  • the electrolytic capacitors CA1 and CA2 may be hybrid capacitors that employ an electrolyte that combines a conductive polymer and an electrolytic solution, for example.
  • the second power conversion circuit 42B includes an inverter having three switching arms SWBa, SWBb, and SWBc configured by FETs that are switching elements, and electrolytic capacitors CB1 and CB2.
  • the switching arms SWBa, SWBb, and SWBc are connected in parallel with each other.
  • the A-phase switching arm SWBa includes a high-side FET Q1 and a low-side FET Q2 connected in series
  • the B-phase switching arm SWBb includes a high-side FET Q3 and a low-side FET Q4 connected in series
  • the C-phase switching arm SWBc includes a high-side FET Q5 and a low-side FET Q6 connected in series.
  • a gate signal output from the second gate drive circuit 41B is input to the gate of each of the FETs Q1 to Q6, and this gate signal causes an A-phase current I2a, a B-phase current I2b, and a C-phase current I2c to flow from the connection points between the FETs of each of the switching arms SWBa, SWBb, and SWBc to the A-phase winding, B-phase winding, and C-phase winding of the second system coil of the motor 20 via the second motor current cut-off circuit 33B.
  • the electrolytic capacitors CB1 and CB2 have a noise removal function and a power supply auxiliary function for the second power conversion circuit 42B.
  • the electrolytic capacitors CB1 and CB2 may be, for example, hybrid capacitors.
  • first power conversion circuit 42A and the second power conversion circuit 42B may be power conversion circuits that supply three-phase current to two different motors that respectively generate a steering assist force that assists in steering the steering wheel 1.
  • these two different motors may be connected to the same steering shaft 2 via a reduction gear.
  • Current detection circuits 39A1, 39B1, and 39C1 are provided on the source side of low-side FETs Q2, Q4, and Q6 that form the lower arms of the switching arms SWAa, SWAb, and SWAc of the first power conversion circuit 42A.
  • the current detection circuits 39A1, 39B1, and 39C1 each include a shunt resistor through which a downstream current of the switching arms SWAa, SWAb, and SWAc flows.
  • the current detection circuits 39A1, 39B1, and 39C1 detect the A-phase current, B-phase current, and C-phase current of the first system coil based on the voltage drop in the shunt resistor, and output the detection values I1ad, I1bd, and I1cd.
  • Current detection circuits 39A2, 39B2, and 39C2 are provided on the source sides of low-side FETs Q2, Q4, and Q6 that form the lower arms of the switching arms SWBa, SWBb, and SWBc of the second power conversion circuit 42B.
  • the current detection circuits 39A2, 39B2, and 39C2 each include a shunt resistor through which the downstream current of the switching arms SWBa, SWBb, and SWBc flows.
  • the current detection circuits 39A2, 39B2, and 39C2 detect the A-phase current, B-phase current, and C-phase current of the second system coil based on the voltage drop in the shunt resistor, and output the detection values I2ad, I2bd, and I2cd.
  • the first motor current cutoff circuit 33A has three phase cutoff FETs QA1, QA2, and QA3 for cutting off the phase current of the motor.
  • the source of the phase cutoff FET QA1 is connected to the connection point of the FETs Q1 and Q2 of the switching arm SWAa of the first power conversion circuit 42A, and the drain is connected to the A-phase winding of the first system coil of the motor 20.
  • the source of the phase cutoff FET QA2 is connected to the connection point of the FETs Q3 and Q4 of the switching arm SWAb, and the drain is connected to the B-phase winding of the first system coil.
  • the source of the phase cutoff FET QA3 is connected to the connection point of the FETs Q5 and Q6 of the switching arm SWAc, and the drain is connected to the C-phase winding of the first system coil.
  • the control calculation device 31a outputs a control signal SmA for controlling the conduction and interruption of the first motor current interruption circuit 33A to the first gate drive circuit 41A.
  • the first gate drive circuit 41A outputs gate signals for the phase interruption FETs QA1 to QA3 in response to the control signal SmA to conduct or interrupt the A-phase current I1a, B-phase current I1b, and C-phase current I1c from the first power conversion circuit 42A to the motor 20.
  • the second motor current cutoff circuit 33B has three phase cutoff FETs QB1, QB2 and QB3 for cutting off the phase current of the motor.
  • the source of the phase cutoff FET QB1 is connected to the connection point of the FETs Q1 and Q2 of the switching arm SWBa of the second power conversion circuit 42B, and the drain is connected to the A-phase winding of the second system coil of the motor 20.
  • the source of the phase cutoff FET QB2 is connected to the connection point of the FETs Q3 and Q4 of the switching arm SWBb, and the drain is connected to the B-phase winding of the second system coil.
  • the source of the phase cutoff FET QB3 is connected to the connection point of the FETs Q5 and Q6 of the switching arm SWBc, and the drain is connected to the C-phase winding of the second system coil.
  • the control calculation device 31b outputs a control signal SmB for controlling the conduction and interruption of the second motor current interruption circuit 33B to the second gate drive circuit 41B.
  • the second gate drive circuit 41B outputs gate signals for the phase interruption FETs QB1 to QB3 in response to the control signal SmB to conduct or interrupt the A-phase current I2a, B-phase current I2b, and C-phase current I2c from the second power conversion circuit 42B to the motor 20.
  • silicon devices or silicon carbide devices may be used as the high-side FETs Q1, Q3 and Q5, the low-side FETs Q2, Q4 and Q6, the phase cutoff FETs QA1 to QA3 and QB1 to QB3, and the power cutoff FETs QC1, QC2, QD1 and QD2.
  • the motor rotation angle detection circuit 23 obtains a detection value from the rotation angle sensor 23a and detects a motor rotation angle ⁇ m which is the rotation angle of the rotating shaft of the motor 20.
  • the motor rotation angle detection circuit 23 outputs the motor rotation angle ⁇ m to the control and arithmetic devices 31a and 31b.
  • the temperature detection circuit 45A includes two temperature sensors arranged close to each other near the first power conversion circuit 42A.
  • the temperature detection circuit 45B includes two temperature sensors arranged close to each other near the second power conversion circuit 42B. These temperature sensors are an example of the "temperature detection element" described in the claims.
  • the temperature sensors do not have to be arranged near the first power conversion circuit 42A or the second power conversion circuit 42B. It is sufficient that the temperature sensors are arranged in a place of the ECU 30 that is likely to generate heat.
  • the temperature detection circuit 45A outputs a detection signal SdA1 of the temperature of the ECU 30 based on the output of one of the two temperature sensors and a detection signal SdA2 of the temperature of the ECU 30 based on the output of the other sensor to the control and arithmetic device 31a.
  • the temperature detection circuit 45B outputs a detection signal SdB1 of the temperature of the ECU 30 based on the output of one of the two temperature sensors and a detection signal SdB2 of the temperature of the ECU 30 based on the output of the other sensor to the control and arithmetic device 31b.
  • These temperature sensors may be thermistors, for example.
  • the temperature detection circuits 45A and 45B may include a thermistor processing circuit that detects the temperature of the ECU 30 in accordance with the resistance value of the thermistor.
  • the temperature detection circuit 45A has a voltage divider circuit in which thermistors as temperature sensors 45A1 and 45A2 and fixed resistors R1 and R2 are connected in series, and capacitors Ct1 and Ct2.
  • the temperature detection circuit 45B has a similar configuration.
  • a voltage dividing circuit formed by the thermistor 45A1 and the fixed resistor R1 divides the predetermined voltage Vcc in accordance with the ratio of the resistance value of the thermistor 45A1 to the resistance value of the fixed resistor R1, and outputs the value obtained by the voltage division to the control and arithmetic unit 31a as a detection signal SdA1.
  • a voltage dividing circuit formed by the thermistor 45A2 and the fixed resistor R2 divides the predetermined voltage Vcc in accordance with the ratio of the resistance value of the thermistor 45A2 to the resistance value of the fixed resistor R2, and outputs the value obtained by the voltage division to the control and arithmetic unit 31a as a detection signal SdA2.
  • Reference numeral 36 denotes a circuit board, and electronic components of the first power conversion circuit 42A and the second power conversion circuit 42B are mounted on the front surface ff and the back surface fr of the circuit board 36.
  • Reference numeral 37 denotes a heat dissipation member 37 that dissipates heat generated by the first power conversion circuit 42A and the second power conversion circuit 42B.
  • the heat dissipation member 37 may be a heat sink made of a metal with good thermal conductivity, such as an aluminum alloy.
  • the electronic components included in each of the first power conversion circuit 42A and the second power conversion circuit 42B dissipate heat through the heat sink 37.
  • a surface f1 of the electronic components mounted on the front surface ff of the circuit board 36, which is opposite the circuit board 36, and a surface f2 of the temperature sensors 45A1 and 45A2 of the temperature detection circuit 45A, which is opposite the circuit board 36, are thermally connected to the same heat sink 37.
  • the electronic components mounted on the back surface fr of the circuit board 36 are thermally connected to the same heat sink 37 through vias penetrating the circuit board 36.
  • the faces f1 and f2 are brought into contact with the heat sink 37 via thermal interface materials (TIM) 38a and 38b, respectively, such as a conductive paste (e.g., thermal grease), and an electronic component mounted on the back surface fr is brought into contact with the heat sink 37 via the thermal interface material 38c and a via.
  • TIM thermal interface materials
  • the temperature sensor of the temperature detection circuit 45B is also thermally connected to the heat sink 37 in a configuration similar to that of the temperature sensors 45A1 and 45A2.
  • the control calculation device 31a acquires detection values I1ad, I1bd, I1cd of the A-phase current, B-phase current, and C-phase current of the first system coil, and detection signals SdA1, SdA2 of the temperature of the ECU 30, via an A/D conversion unit not shown.
  • the control calculation device 31b acquires detection values I2ad, I2bd, I2cd of the A-phase current, B-phase current, and C-phase current of the second system coil, and detection signals SdB1, SdB2 of the temperature of the ECU 30, via an A/D conversion unit not shown.
  • the detection signals SdA1 and SdA2 may be collectively referred to as "SdA”
  • the detection signals SdB1, SdB2 may be collectively referred to as "SdB”.
  • the control and arithmetic device 31a and the control and arithmetic device 31b are connected to each other via a communication line 35 such as a Controller Area Network (CAN), and can transmit and receive data to and from each other.
  • a communication line 35 such as a Controller Area Network (CAN)
  • the control calculation device 31a may calculate a battery current Ibat1 flowing from the battery 13 to the first system coil based on detection values I1ad, I1bd, and I1cd of the A-phase current, B-phase current, and C-phase current of the first system coil, and transmit the calculated value to the control calculation device 31b.
  • control calculation device 31b may calculate a battery current Ibat2 flowing from the battery 13 to the second system coil based on detection values I2ad, I2bd, and I2cd of the A-phase current, B-phase current, and C-phase current of the second system coil, and transmit the calculated value to the control calculation device 31a.
  • the control calculation device 31a estimates the component temperatures, which are the temperatures of the multiple electronic components that make up the first current control circuit 40A that controls the current that drives the first system coil, based on the detection values I1ad, I1bd, and I1cd of the A-phase current, B-phase current, and C-phase current of the first system coil of the motor 20, the battery currents Ibat1 and Ibat2, the power supply voltage VRA, and the detection signal SdA output by the temperature detection circuit 45A.
  • the control and calculation device 31a may estimate the component temperatures of the electronic components constituting the first current control circuit 40A, such as the high-side FETs Q1, Q3, and Q5 of the first power conversion circuit 42A, the low-side FETs Q2, Q4, and Q6, the electrolytic capacitors CA1 and CA2, the shunt resistors of the current detection circuits 39A1, 39B1, and 39C1, the phase interruption FETs QA1, QA2, and QA3, and the power interruption FETs QC1 and QC2.
  • the component temperatures of the electronic components constituting the first current control circuit 40A such as the high-side FETs Q1, Q3, and Q5 of the first power conversion circuit 42A, the low-side FETs Q2, Q4, and Q6, the electrolytic capacitors CA1 and CA2, the shunt resistors of the current detection circuits 39A1, 39B1, and 39C1, the phase interruption FETs QA1, QA2, and QA3, and the power interruption FETs QC1 and QC2.
  • the control calculation device 31b estimates the component temperatures, which are the temperatures of the multiple electronic components that make up the second current control circuit 40B that controls the current that drives the second system coil, based on the detection values I2ad, I2bd, I2cd of the A-phase current, B-phase current, and C-phase current of the second system coil of the motor 20, the battery currents Ibat1 and Ibat2, the power supply voltage VRB, and the detection signal SdB output by the temperature detection circuit 45B.
  • the control calculation device 31b may estimate component temperatures of electronic components constituting the second current control circuit 40B, such as high-side FETs Q1, Q3, Q5, low-side FETs Q2, Q4, Q6, electrolytic capacitors CB1, CB2, shunt resistors of current detection circuits 39A2, 39B2, 39C2, phase interruption FETs QB1, QB2, QB3, and power interruption FETs QD1, QD2 of the second power conversion circuit 42B. Furthermore, the control and arithmetic devices 31a and 31b may estimate the component temperature of the choke coil La of the noise filter circuit, which is an electronic component common to the first current control circuit 40A and the second current control circuit 40B.
  • the control and arithmetic unit 31a estimates the temperature of the ECU 30 based on a detection signal SdA output from the temperature detection circuit 45A.
  • the control and arithmetic unit 31b estimates the temperature of the ECU 30 based on a detection signal SdB output from the temperature detection circuit 45B.
  • the temperature of the ECU 30 is referred to as the "ECU temperature.”
  • the control and arithmetic device 31a estimates the temperature of the motor 20 (e.g., the temperature of the windings of the first system coil) based on the detected values I1ad, I1bd, I1cd of the A-phase current, B-phase current, and C-phase current of the first system coil and the ECU temperature.
  • the control and arithmetic device 31b estimates the temperature of the motor 20 (e.g., the temperature of the windings of the second system coil) based on the detected values I2ad, I2bd, I2cd of the A-phase current, B-phase current, and C-phase current of the second system coil and the ECU temperature.
  • the temperature of the motor 20 may be referred to as the "motor temperature.”
  • the control and calculation device 31a limits the current that drives the first system coil based on the estimated part temperatures, ECU temperature, and motor temperature, and the battery voltage Vbat1, which is the voltage between the output terminals of the battery 13.
  • the control and calculation device 31b limits the current that drives the second system coil based on the estimated part temperatures, ECU temperature, and motor temperature, and the battery voltage Vbat1.
  • Fig. 5 is a block diagram showing an example of the functional configuration of the control and arithmetic unit 31a.
  • the control and arithmetic unit 31b has a similar configuration.
  • the control calculation device 31a includes a current command value calculation unit 50, a current limiting unit 51, subtractors 52 and 53, a proportional-integral (PI) control unit 54, a two-phase/three-phase conversion unit 55, a three-phase/two-phase conversion unit 56, an angular velocity conversion unit 57, a first reduction coefficient setting unit 60, a second reduction coefficient setting unit 70, and a third reduction coefficient setting unit 71, and drives the motor 20 by vector control.
  • PI proportional-integral
  • the current command value calculation unit 50 calculates a q-axis current command value Iq0 and a d-axis current command value Id0 to be passed through the motor 20 based on the steering torque Th, the vehicle speed Vh, the motor rotation angle ⁇ m of the motor 20, and the rotation angular velocity ⁇ of the motor 20.
  • the current limiting unit 51 limits the q-axis current command value Iq0 and the d-axis current command value Id0 based on the part reduction coefficient K1 set by the first reduction coefficient setting unit 60, the ECU reduction coefficient K2 and the motor reduction coefficient K3 set by the second reduction coefficient setting unit 70, and the battery reduction coefficient K4 set by the third reduction coefficient setting unit 71, and outputs the limited q-axis current command value Iq1 and the d-axis current command value Id1.
  • the part reduction coefficient K1, the ECU reduction coefficient K2, the motor reduction coefficient K3, and the battery reduction coefficient K4 will be described later.
  • the detection values I1ad, I1bd, I1cd of the A-phase current, B-phase current, and C-phase current of the first system coil of the motor 20 detected by the current detection circuits 39A1, 39B1, 39C1 are converted into currents id, iq of the d-q two axes by the three-phase/two-phase conversion unit 56.
  • Subtractors 52 and 53 calculate the q-axis deviation current ⁇ q and the d-axis deviation current ⁇ d by subtracting the fed-back currents iq and id from the q-axis current command value Iq1 and the d-axis current command value Id1, respectively.
  • the PI control unit 54 calculates voltage command values vq, vd such that the q-axis deviation current ⁇ q and the d-axis deviation current ⁇ d are each set to 0.
  • the two-phase/three-phase conversion unit 55 converts the voltage command values vd, vq into an A-phase voltage control command value V1a, a B-phase voltage control command value V1b, and a C-phase voltage control command value V1c of the first system of the motor 20, respectively, and outputs them to the first gate drive circuit 41A.
  • the angular velocity conversion unit 57 calculates the rotational angular velocity ⁇ of the motor 20 based on the change over time in the motor rotational angle ⁇ m.
  • the motor rotational angle ⁇ m and the rotational angular velocity ⁇ are input to the current command value calculation unit 50 and used for vector control.
  • FIG. 6 is a block diagram of an example of the functional configuration of the first reduction coefficient setting unit 60 of the first embodiment.
  • the first reduction coefficient setting unit 60 estimates the component temperature of each of the multiple electronic components that make up the first current control circuit 40A.
  • the first reduction coefficient setting unit 60 sets multiple reduction coefficients for limiting the current that drives the first system coil based on the component temperatures estimated for each of the multiple electronic components. For example, multiple different reduction coefficients are set for multiple different component temperatures included in the component temperatures estimated for each of the multiple electronic components.
  • the first reduction coefficient setting unit 60 may classify the electronic components into a plurality of groups based on the type of the electronic components, the connection relationship within the first current control circuit 40A, etc., and set a reduction coefficient for each group.
  • the first reduction coefficient setting unit 60 selects and outputs one of the plurality of limit coefficients as the component reduction coefficient K1.
  • the first reduction coefficient setting unit 60 includes high-side FET temperature estimators 61a1 to 61a3, low-side FET temperature estimators 61b1 to 61b3, shunt resistance temperature estimators 61c1 to 61c3, phase shutdown FET temperature estimators 61d1 to 61d3, power shutdown FET temperature estimators 61e1 and 61e2, capacitor temperature estimators 61f1 and 61f2, a coil temperature estimator 61g, selectors 62a, 62b, 62c, 62d, 62e, 62f, and 64, a high-side FET reduction coefficient setting unit 63a, a low-side FET reduction coefficient setting unit 63b, a shunt resistance reduction coefficient setting unit 63c, a phase shutdown FET reduction coefficient setting unit 63d, a power shutdown FET reduction coefficient setting unit 63e, a capacitor reduction coefficient setting unit 63f, and a coil reduction coefficient setting unit 63g.
  • the high-side FET temperature estimators 61a1 to 61a3 estimate component temperatures Tea1 to Tea3, respectively, of the high-side FETs Q1, Q3, and Q5 of the first power conversion circuit 42A.
  • the low-side FET temperature estimators 61b1 to 61b3 estimate component temperatures Teb1 to Teb3, respectively, of the low-side FETs Q2, Q4, and Q6 of the first power conversion circuit 42A.
  • the shunt resistor temperature estimators 61c1 to 61c3 estimate component temperatures Tec1 to Tec3, respectively, of the shunt resistors of the current detection circuits 39A1, 39B1, and 39C1.
  • the phase interruption FET temperature estimators 61d1-61d3 estimate component temperatures Ted1-Ted3 of the phase interruption FETs QA1, QA2, and QA3, respectively.
  • the power interruption FET temperature estimators 61e1 and 61e2 estimate component temperatures Tee1 and Tee2 of the power interruption FETs QC1 and QC2.
  • the capacitor temperature estimators 61f1 and 61f2 estimate component temperatures Tef1 and Tef2 of the electrolytic capacitors CA1 and CA2, respectively, of the first power conversion circuit 42A.
  • the coil temperature estimator 61g estimates the component temperature Teg of the choke coil La of the noise filter circuit. In the following description, the component temperature Teg of the choke coil La may be referred to as "coil temperature Teg.”
  • FIG. 7 is a block diagram showing an example of a functional configuration of the high-side FET temperature estimator 61a1.
  • the high-side FET temperature estimator 61 a 1 includes a power loss calculator 72 , a gain multiplier 73 , a first low-pass filter 74 , a second low-pass filter 75 , and an adder 76 .
  • the power loss calculation unit 72 calculates the power loss W in the high-side FET Q1 of the first power conversion circuit 42A.
  • the power loss calculation unit 72 estimates the on-resistance Rf of the high-side FET Q1 based on the previous value of the component temperature Tea1 of the high-side FET Q1 calculated in the previous control cycle, and calculates the power loss W in the high-side FET Q1 based on the on-resistance Rf, the duty ratio Da of the A-phase voltage control command value, the A-phase current I1ad, the power supply voltage VRA, the FET switching loss generation time Tsw, the body diode forward voltage Vdsf, the body diode current generation time Td, and the motor drive PWM frequency fpwm. It should be noted that the power loss calculation unit 72 of the control and calculation device 31b uses the power supply voltage VRB instead of the power supply voltage VRA to estimate the power loss W. The same applies to the following description.
  • the switching loss generation time Tsw is the sum of the turn-on time and the turn-off time of the FET, and the body diode current generation time Td is the time during which a regenerative current flows through the body diode (parasitic diode) after the FET is turned off.
  • the gain multiplication unit 73 calculates the product (G1 ⁇ W) of the loss power W and a predetermined conversion gain G1, and outputs the product to a first low-pass filter 74.
  • the first low-pass filter 74 outputs a signal obtained by performing low-pass filtering on the product (G1 ⁇ W) to an adder 76.
  • the second low-pass filter 75 outputs a signal obtained by performing low-pass filtering on the detection signal SdA of the temperature of the ECU 30 output by the temperature detection circuit 45A, as a base temperature Tth to the adder 76.
  • the adder 76 calculates the sum of the output of the first low-pass filter 74 and the base temperature Tth as the component temperature Tea1 of the high-side FET Q1.
  • the conversion gain G1, the first cutoff frequency fc1 of the first low-pass filter 74, and the second cutoff frequency fc2 of the second low-pass filter 75 may be appropriately set in advance by simulation or the like.
  • the high-side FET temperature estimators 61a2 and 61a3, the low-side FET temperature estimators 61b1-61b3, the shunt resistor temperature estimators 61c1-61c3, the phase interruption FET temperature estimators 61d1-61d3, the power interruption FET temperature estimators 61e1 and 61e2, the capacitor temperature estimators 61f1 and 61f2, and the coil temperature estimator 61g may also have a configuration similar to that of the high-side FET temperature estimator 61a1.
  • these temperature estimators and the high-side FET temperature estimator 61a1 differ in the conversion gain G1 of the gain multiplication unit 73, the first cutoff frequency fc1 of the first low-pass filter 74 and the second cutoff frequency fc2 of the second low-pass filter 75, and the calculation method of the loss power W in the loss power calculation unit 72.
  • the converted gain G1 of the gain multiplication unit 73, the first cutoff frequency fc1 of the first low-pass filter 74, and the second cutoff frequency fc2 of the second low-pass filter 75 may be set to different values between electronic components arranged at different locations.
  • These converted gain G1, first cutoff frequency fc1, and second cutoff frequency fc2 may also be appropriately set in advance by simulation or the like.
  • the method of calculating the power loss W in the power loss calculation unit 72 may be different for each electronic component that generates heat in a different manner.
  • the power loss calculator 72 of the high-side FET temperature estimator 61a2 estimates the on-resistance Rf of the FET based on the previous value of the component temperature Tea2 of the high-side FET Q3 calculated in the previous control cycle, and calculates the power loss W in the high-side FET Q3 based on the on-resistance Rf, the duty ratio Db of the B-phase voltage control command value, the B-phase current I1bd, the power supply voltage VRA, the switching loss generation time Tsw, the body diode forward voltage Vdsf, the body diode current generation time Td, and the motor drive PWM frequency fpwm.
  • the power loss calculation unit 72 of the high-side FET temperature estimator 61a2 may calculate the power loss W based on the following equation.
  • W Rf x Db x I1bd2 + (1/6) x VRA x I1bd x Tsw x fpwm (where I1bd ⁇ 0)
  • W Rf ⁇ Db ⁇ I1bd2 ⁇ Vdsf ⁇ I1bd ⁇ Td ⁇ fpwm (where I1bd ⁇ 0)
  • the power loss calculation unit 72 of the high-side FET temperature estimator 61a3 estimates the on-resistance Rf of the FET based on the previous value of the component temperature Tea3 of the high-side FET Q5 calculated in the previous control cycle, and calculates the power loss W in the high-side FET Q5 based on the on-resistance Rf, the duty ratio Dc of the C-phase voltage control command value, the C-phase current I1cd, the power supply voltage VRA, the switching loss generation time Tsw, the body diode forward voltage Vdsf, the body diode current generation time Td, and the motor drive PWM frequency fpwm.
  • the power loss calculation unit 72 of the high-side FET temperature estimator 61a3 may calculate the power loss W based on the following equation.
  • W Rf x Dc x I1cd2 + (1/6) x VRA x I1cd x Tsw x fpwm (where I1cd ⁇ 0)
  • W Rf ⁇ Dc ⁇ I1cd2 ⁇ Vdsf ⁇ I1cd ⁇ Td ⁇ fpwm (where I1cd ⁇ 0)
  • the power loss calculation unit 72 of the low-side FET temperature estimator 61b1 estimates the on-resistance Rf of the FET based on the previous value of the component temperature Teb1 of the low-side FET Q2 calculated in the previous control cycle, and calculates the power loss W in the low-side FET Q2 based on the on-resistance Rf, the A-phase duty ratio Da, the A-phase current I1ad, the power supply voltage VRA, the switching loss generation time Tsw, the body diode forward voltage Vdsf, the body diode current generation time Td, and the motor drive PWM frequency fpwm.
  • the power loss calculation unit 72 of the low-side FET temperature estimator 61b1 may calculate the power loss W based on the following equation.
  • W Rf x (1 - Da) x I1ad2 - (1/6) x VRA x I1ad x Tsw x fpwm (where I1ad ⁇ 0)
  • W Rf ⁇ (1 ⁇ Da) ⁇ I1ad2 +Vdsf ⁇ I1ad ⁇ Td ⁇ fpwm (where I1ad>0)
  • the power loss calculation unit 72 of the low-side FET temperature estimator 61b2 estimates the on-resistance Rf of the FET based on the previous value of the component temperature Teb2 of the low-side FET Q4 calculated in the previous control cycle, and calculates the power loss W in the low-side FET Q4 based on the on-resistance Rf, the B-phase duty ratio Db, the B-phase current I1bd, the power supply voltage VRA, the switching loss generation time Tsw, the body diode forward voltage Vdsf, the body diode current generation time Td, and the motor drive PWM frequency fpwm.
  • the power loss calculation unit 72 of the low-side FET temperature estimator 61b2 may calculate the power loss W based on the following equation.
  • W Rf x (1 - Db) x I1bd2 - (1/6) x VRA x I1bd x Tsw x fpwm (where I1bd ⁇ 0)
  • W Rf x (1 - Db) x I1bd2 + Vdsf x I1bd x Td x fpwm (where I1bd > 0)
  • the power loss calculation unit 72 of the low-side FET temperature estimator 61b3 estimates the on-resistance Rf of the FET based on the previous value of the component temperature Teb3 of the low-side FET Q6 calculated in the previous control cycle, and calculates the power loss W in the low-side FET Q6 based on the on-resistance Rf, the C-phase duty ratio Dc, the C-phase current I1cd, the power supply voltage VRA, the switching loss generation time Tsw, the body diode forward voltage Vdsf, the body diode current generation time Td, and the motor drive PWM frequency fpwm.
  • the power loss calculation unit 72 of the low-side FET temperature estimator 61b3 may calculate the power loss W based on the following equation.
  • W Rf x (1 - Dc) x I1cd2 - (1/6) x VRA x I1cd x Tsw x fpwm (where I1cd ⁇ 0)
  • W Rf x (1 - Dc) x I1cd2 + Vdsf x I1cd x Td x fpwm (where I1cd > 0)
  • the power loss calculation unit 72 of the shunt resistor temperature estimation unit 61c1 estimates the resistance value Rs of the shunt resistor based on the previous value of the component temperature Tec1 of the shunt resistor of the current detection circuit 39A1 calculated in the previous control cycle, and calculates the power loss W in the shunt resistor of the current detection circuit 39A1 based on the shunt resistance Rs, the A-phase duty ratio Da, and the A-phase current I1ad.
  • the power loss calculation unit 72 of the shunt resistor temperature estimation unit 61c2 estimates the resistance value Rs of the shunt resistor based on the previous value of the component temperature Tec2 of the shunt resistor of the current detection circuit 39B1 calculated in the previous control cycle, and calculates the power loss W in the shunt resistor of the current detection circuit 39B1 based on the shunt resistance Rs, the B-phase duty ratio Db, and the B-phase current I1bd.
  • the power loss calculation unit 72 of the shunt resistor temperature estimation unit 61c3 estimates the resistance value Rs of the shunt resistor based on the previous value of the component temperature Tec3 of the shunt resistor of the current detection circuit 39C1 calculated in the previous control cycle, and calculates the power loss W in the shunt resistor of the current detection circuit 39C1 based on the shunt resistance Rs, the C-phase duty ratio Dc, and the C-phase current I1cd.
  • the power loss calculation unit 72 of the phase interruption FET temperature estimation unit 61d1 estimates the on-resistance Rf of the FET based on the previous value of the component temperature Ted1 of the phase interruption FET QA1 calculated in the previous control cycle, and calculates the power loss W in the phase interruption FET QA1 based on the on-resistance Rf and the A-phase current I1ad.
  • the power loss calculation unit 72 of the phase interruption FET temperature estimation unit 61d2 estimates the on-resistance Rf of the FET based on the previous value of the component temperature Ted2 of the phase interruption FET QA2 calculated in the previous control cycle, and calculates the power loss W in the phase interruption FET QA2 based on the on-resistance Rf and the B-phase current I1bd.
  • the power loss calculation unit 72 of the phase interruption FET temperature estimation unit 61d3 estimates the on-resistance Rf of the FET based on the previous value of the component temperature Ted3 of the phase interruption FET QA3 calculated in the previous control cycle, and calculates the power loss W in the phase interruption FET QA3 based on the on-resistance Rf and the C-phase current I1cd.
  • the power loss calculation unit 72 of the power cutoff FET temperature estimation units 61e1 and 61e2 estimates the on-resistance Rf of the power cutoff FETs QC1 and QC2 based on the previous values of the component temperatures Tee1 and Tee2 of the power cutoff FETs QC1 and QC2 calculated in the previous control cycle, and calculates the power loss W in each of the power cutoff FETs QC1 and QC2 based on the on-resistance Rf and the battery current Ibat1.
  • the coil temperature estimator 61g also estimates the DC resistance Rdc of the choke coil La of the noise filter circuit based on the previous value of the coil temperature Teg calculated in the previous control cycle, and calculates the power loss W in the choke coil La based on the DC resistance Rdc and the battery currents Ibat1 and Ibat2.
  • the battery current Ibat2 may be set to 0 [A] to calculate the loss power W.
  • the value of the battery current Ibat2 may be replaced with the value of the battery current Ibat1.
  • the selector 62a selects one of the component temperatures Tea1 to Tea3 of the high-side FETs Q1, Q3, and Q5 estimated by the high-side FET temperature estimators 61a1 to 61a3 as the high-side FET temperature Tea.
  • the selector 62a may select the highest temperature among the component temperatures Tea1 to Tea3 as the high-side FET temperature Tea.
  • the selector 62b selects one of the component temperatures Teb1 to Teb3 of the low-side FETs Q2, Q4, and Q6 estimated by the low-side FET temperature estimators 61b1 to 61b3 as the low-side FET temperature Teb.
  • the selector 62b may select the highest temperature among the component temperatures Teb1 to Teb3 as the low-side FET temperature Teb.
  • the selector 62c selects one of the component temperatures Tec1 to Tec3 of the shunt resistor estimated by the shunt resistor temperature estimators 61c1 to 61c3 as the shunt resistor temperature Tec. For example, the selector 62c may select the highest temperature among the component temperatures Tec1 to Tec3 as the shunt resistor temperature Tec.
  • the selector 62d selects one of the component temperatures Ted1 to Ted3 of the phase shutoff FETs QA1, QA2, and QA3 estimated by the phase shutoff FET temperature estimation units 61d1 to 61d3 as the phase shutoff FET temperature Ted.
  • the selector 62d may select the highest temperature among the component temperatures Ted1 to Ted3 as the phase shutoff FET temperature Ted.
  • the selector 62e selects one of the component temperatures Tee1 and Tee2 of the power cut-off FETs QC1 and QC2 estimated by the power cut-off FET temperature estimation units 61e1 and 61e2 as the power cut-off FET temperature Tee.
  • the selector 62e may select a temperature higher than either of the component temperatures Tee1 and Tee2 as the power cut-off FET temperature Tee.
  • the selector 62f selects one of the component temperatures Tef1, Tef2 of the electrolytic capacitors CA1, CA2 estimated by the capacitor temperature estimation units 61f1, 61f2 as the capacitor temperature Tef.
  • the selector 62f may select a temperature higher than one of the component temperatures Tef1, Tef2 as the capacitor temperature Tef.
  • the high-side FET reduction coefficient setting unit 63a sets a high-side FET reduction coefficient Ka, which is a reduction coefficient for limiting the current that drives the first system coil, based on the high-side FET temperature Tea.
  • Ka is a reduction coefficient for limiting the current that drives the first system coil
  • 8 is a schematic diagram of an example of a characteristics map showing the characteristics of the high-side FET reduction coefficient Ka set by the high-side FET reduction coefficient setting unit 63a.
  • the high-side FET reduction coefficient setting unit 63a sets the high-side FET reduction coefficient Ka to a maximum value Kmax when the high-side FET temperature Tea is lower than the first temperature T1.
  • the maximum value Kmax may be, for example, a value greater than 0% and equal to or less than 100%.
  • the high-side FET reduction coefficient setting unit 63a sets the high-side FET reduction coefficient Ka to the maximum value Kmax as long as the high-side FET temperature Tea is lower than a second temperature T2 that is higher than the first temperature T1.
  • the high-side FET reduction coefficient setting unit 63a reduces the high-side FET reduction coefficient Ka from the maximum value Kmax to the minimum value Kmin until the high-side FET temperature Tea reaches the third temperature T3 that is higher than the second temperature T2.
  • the minimum value Kmin may be, for example, a value smaller than 100% and equal to or greater than 0%.
  • the high-side FET reduction coefficient setting unit 63a sets the high-side FET reduction coefficient Ka to the minimum value Kmin.
  • the high-side FET reduction coefficient setting unit 63a sets the high-side FET reduction coefficient Ka to the minimum value Kmin as long as the high-side FET temperature Tea is higher than a fourth temperature T4 that is lower than the third temperature T3.
  • the high-side FET reduction coefficient setting unit 63a increases the high-side FET reduction coefficient Ka from the minimum value Kmin to the maximum value Kmax until the high-side FET temperature Tea reaches the first temperature T1.
  • the margin width ⁇ T3, which is the difference between the rated temperature Tn of the high-side FET Q1 as an electronic component and the third temperature T3, the reduction width ⁇ T4, which is the difference between the first temperature T1 and the fourth temperature T4, the reduction width ⁇ T2, which is the difference between the second temperature T2 and the third temperature T3, and the hysteresis width ⁇ T1, which is the difference between the first temperature T1 and the second temperature T2, may be set in advance as appropriate by simulation or the like.
  • the rated temperature Tn may be set as appropriate depending on the high-side FET Q1 used.
  • the reduction width ⁇ T2 and the reduction width ⁇ T4 may be set to the same value, or the reduction width ⁇ T2 and the reduction width ⁇ T4 may be set to different values.
  • the hysteresis width on the high temperature side may be made larger by setting the reduction width ⁇ T4 smaller than the reduction width ⁇ T2.
  • the low-side FET reduction coefficient setting unit 63b sets a low-side FET reduction coefficient Kb for limiting the current driving the first system coil based on the low-side FET temperature Teb.
  • the shunt resistance reduction coefficient setting unit 63c sets a shunt reduction coefficient Kc for limiting the current driving the first system coil based on the shunt resistance temperature Tec.
  • the phase interruption FET reduction coefficient setting unit 63d sets a phase interruption FET reduction coefficient Kd for limiting the current driving the first system coil based on the phase interruption FET temperature Ted.
  • the power-off FET reduction coefficient setting unit 63e sets a power-off FET reduction coefficient Ke for limiting the current that drives the first system coil based on the power-off FET temperature Tee.
  • the capacitor reduction coefficient setting unit 63f sets a capacitor reduction coefficient Kf for limiting the current that drives the first system coil based on the capacitor temperature Tef.
  • the coil reduction coefficient setting unit 63g sets a coil reduction coefficient Kg for limiting the current that drives the first system coil based on the coil temperature Teg.
  • the low-side FET reduction coefficient setting unit 63b, the shunt resistor reduction coefficient setting unit 63c, the phase interruption FET reduction coefficient setting unit 63d, the power interruption FET reduction coefficient setting unit 63e, the capacitor reduction coefficient setting unit 63f, and the coil reduction coefficient setting unit 63g may set the low-side FET reduction coefficient Kb, the shunt reduction coefficient Kc, the phase interruption FET reduction coefficient Kd, the power interruption FET reduction coefficient Ke, the capacitor reduction coefficient Kf, and the coil reduction coefficient Kg that have characteristics similar to those of the characteristic map shown in FIG. 8.
  • At least one of the rated temperature Tn, the hysteresis width ⁇ T1, the reduction widths ⁇ T2 and ⁇ T4, and the margin width ⁇ T3 in the characteristic map shown in Fig. 8 may be set to a different value among different types of electronic components. That is, at least one of the first temperature T1 to the fourth temperature T4 may be set to a different value among different types of electronic components.
  • At least one of the rated temperature Tn, the hysteresis width ⁇ T1, the reduction widths ⁇ T2 and ⁇ T4, and the margin width ⁇ T3 may be set to different values among the FETs (high-side FETs Q1, Q3, Q5, low-side FETs Q2, Q4, Q6, phase-blocking FETs QA1 to QA3, and power-blocking FETs QC1 and QC2), the resistors (shunt resistors), the capacitors (electrolytic capacitors CA1 and CA2), and the coil (choke coil Lp).
  • the FETs high-side FETs Q1, Q3, Q5, low-side FETs Q2, Q4, Q6, phase-blocking FETs QA1 to QA3, and power-blocking FETs QC1 and QC2
  • the resistors series resistors
  • the capacitors electrolytic capacitors CA1 and CA2
  • the coil choke coil Lp
  • the hysteresis width ⁇ T1, the reduction widths ⁇ T2 and ⁇ T4, and the margin width ⁇ T3 may be set as appropriate in advance, for example, by simulation.
  • the rated temperature Tn may be set as appropriate according to the electronic components used.
  • the selector 64 selects one of the high-side FET reduction coefficient Ka, low-side FET reduction coefficient Kb, shunt reduction coefficient Kc, phase interruption FET reduction coefficient Kd, power interruption FET reduction coefficient Ke, capacitor reduction coefficient Kf, and coil reduction coefficient Kg as the component reduction coefficient K1.
  • the selector 64 may select the smallest coefficient among the reduction coefficients Ka to Kg as the component reduction coefficient K1.
  • FIGS. 9(a) to 9(c) are schematic diagrams of an example of the operation for setting the component reduction coefficient K1.
  • the low-side FET reduction coefficient Kb, the shunt reduction coefficient Kc, the phase interruption FET reduction coefficient Kd, the power interruption FET reduction coefficient Ke, and the capacitor reduction coefficient Kf are fixed to a maximum value Kmax.
  • the selector 64 selects the smallest coefficient among the reduction coefficients Ka to Kg as the component reduction coefficient K1.
  • the high-side FET reduction coefficient Ka is set to a maximum value Kmax during the period from time t0 to time t3, starts to decrease at time t3, and decreases to values K11, K13, and K15 at times t4, t5, and t6, respectively.
  • the coil reduction coefficient Kg is set to a maximum value Kmax during the period from time t0 to time t1, starts decreasing at time t1, and decreases to a value K12 at time t2, which is earlier than time t3.
  • the value K12 is smaller than the value K11 and larger than the value K13.
  • the coil reduction coefficient Kg is set to the value K12 during the period from time t2 to time t4, and then decreases to K13 and K14 at times t5 and t6, respectively.
  • the value K14 is smaller than the value K13 and larger than the value K15.
  • the selector 64 selects the smaller of the high-side FET reduction coefficient Ka and the coil reduction coefficient Kg as the component reduction coefficient K1
  • the selector 64 sets the component reduction coefficient K1 to the maximum value Kmax during the period from time t0 to time t1, selects the coil reduction coefficient Kg as the component reduction coefficient K1 during the period from time t1 to time t5, and selects the high-side FET reduction coefficient Ka as the component reduction coefficient K1 after time t5.
  • the component reduction coefficient K1 is set to a maximum value Kmax from time t0 to time t1, starts decreasing at time t1 and decreases to a value K12 at time t2, is set to a value K12 from time t2 to time t4, and then decreases to K13 and K15 at times t5 and t6, respectively.
  • the second reduction coefficient setting unit 70 estimates the ECU temperature based on the detection signal SdA output by the temperature detection circuit 45A. It also estimates the increase in temperature in the motor 20 (e.g., the temperature of the winding of the first system coil) due to the motor current based on the detection values I1ad, I1bd, and I1cd of the A-phase current, B-phase current, and C-phase current, and estimates the sum of the ECU temperature and the increase as the motor temperature.
  • the second reduction coefficient setting unit 70 sets the ECU reduction coefficient K2 based on the ECU temperature. For example, the second reduction coefficient setting unit 70 may set the ECU reduction coefficient K2 having the same characteristics as those of the characteristics map shown in FIG. Furthermore, the second reduction coefficient setting unit 70 sets the motor reduction coefficient K3 based on the motor temperature. For example, the second reduction coefficient setting unit 70 may set the motor reduction coefficient K3 having characteristics similar to those of the characteristics map shown in FIG. 8 with respect to changes in the motor temperature.
  • the third reduction coefficient setting unit 71 sets the battery reduction coefficient K4 based on the battery voltage Vbat1, which is the voltage between the output terminals of the battery 13.
  • FIG. 10 is a schematic diagram of an example of a characteristic map of the battery reduction coefficient K4 set by the third reduction coefficient setting unit 71.
  • the third reduction coefficient setting unit 71 sets the battery reduction coefficient K4 to a minimum value K4min when the battery voltage Vbat1 is lower than the first voltage V1.
  • the minimum value K4min may be, for example, a value less than 100% and greater than or equal to 0%.
  • the third reduction coefficient setting unit 71 sets a larger battery reduction coefficient K4 as the battery voltage Vbat1 is higher, and when the battery voltage Vbat1 reaches the second voltage V2, the third reduction coefficient setting unit 71 sets the battery reduction coefficient K4 to a maximum value K4max.
  • the maximum value K4max may be, for example, greater than 0% and equal to or less than 100%.
  • the third reduction coefficient setting unit 71 sets a smaller battery reduction coefficient K4 as the battery voltage Vbat1 is higher, and when the battery voltage Vbat1 reaches the fourth voltage V4, the third reduction coefficient K4 is set to the minimum value K4min.
  • the third reduction coefficient setting unit 71 sets the battery reduction coefficient K4 to a minimum value K4min when the battery voltage Vbat1 is higher than the fourth voltage V4.
  • the current limiting unit 51 limits the q-axis current command value Iq0 and the d-axis current command value Id0 based on a part reduction coefficient K1, an ECU reduction coefficient K2, a motor reduction coefficient K3, and a battery reduction coefficient K4, and outputs the limited q-axis current command value Iq1 and the limited d-axis current command value Id1.
  • the current limiting unit 51 may select the smallest coefficient among a component reduction coefficient K1, an ECU reduction coefficient K2, a motor reduction coefficient K3, and a battery reduction coefficient K4 as the reduction coefficient K, and limit the q-axis current command value Iq0 and the d-axis current command value Id0 based on the reduction coefficient K.
  • the q-axis current command value Iq0 and the d-axis current command value Id0 may be limited such that the q-axis current command value Iq1 and the d-axis current command value Id1 after limitation become smaller as the reduction coefficient K becomes smaller.
  • FIG. 11 is a flowchart of an example of processing in the control and arithmetic device 31a.
  • the first reduction coefficient setting unit 60 and the second reduction coefficient setting unit 70 acquire the detection signal SdA of the temperature detection circuit 45A.
  • the current detection circuits 39A1, 39B1, and 39C1 detect the A-phase current I1ad, the B-phase current I1bd, and the C-phase current I1cd of the first system coils.
  • the voltage detection circuit 34A detects the power supply voltage VRA of the first power conversion circuit 42A.
  • step S4 the control operation device 31a calculates a battery current Ibat1 flowing from the battery 13 to the first system coil based on the A-phase current I1ad, the B-phase current I1bd, and the C-phase current I1cd. Also, the control operation device 31a receives a battery current Ibat2 flowing from the battery 13 to the second system coil from the control operation device 31b.
  • step S5 the first reduction coefficient setting unit 60 estimates the power loss W in each of the multiple electronic components that make up the first current control circuit 40A based on the A-phase current I1ad, the B-phase current I1bd, the C-phase current I1cd, the battery currents Ibat1 and Ibat2, and the power supply voltage VRA.
  • step S6 the first reduction coefficient setting unit 60 estimates the component temperature of each of the multiple electronic components that make up the first current control circuit 40A, based on the power loss W and the detection signal SdA.
  • step S7 the second reduction coefficient setting unit 70 estimates the ECU temperature based on the detection signal SdA, and also estimates the motor temperature based on the A-phase current I1ad, the B-phase current I1bd, the C-phase current I1cd, and the ECU temperature.
  • step S8 the first reduction coefficient setting unit 60 sets a component reduction coefficient K1 based on the estimated component temperatures for each of the plurality of electronic components.
  • step S9 the second reduction coefficient setting unit 70 sets the ECU reduction coefficient K2 based on the estimated ECU temperature.
  • step S10 the second reduction coefficient setting unit 70 sets the motor reduction coefficient K3 based on the estimated motor temperature.
  • step S ⁇ b>11 the third reduction coefficient setting unit 71 sets a battery reduction coefficient K ⁇ b>4 based on the battery voltage Vbat ⁇ b>1 , which is the voltage between the output terminals of the battery 13 .
  • step S12 the current limiting unit 51 limits the drive current of the first system coil based on the part reduction coefficient K1, the ECU reduction coefficient K2, the motor reduction coefficient K3, and the battery reduction coefficient K4, and then the process ends.
  • the configuration and processing of the control and calculation device 31b are similar to those of the control and calculation device 31a.
  • temperature detection circuit 45A should be read as “temperature detection circuit 45B”
  • detection signals SdA, SdA1, SdA2 should be read as “detection signals SdB, SdB1, SdB2”
  • first system coil should be read as “second system coil”
  • A-phase current I1ad, B-phase current I1bd, C-phase current I1cd should be read as "A-phase current I2ad, B-phase current I2cd", and so on.
  • Battery current Ibat1 is read as “battery current Ibat2”
  • control arithmetic device 31b is read as “control arithmetic device 31a”
  • voltage detection circuit 34A is read as “voltage detection circuit 34B”
  • first power conversion circuit 42A is read as “second power conversion circuit 42B”
  • power supply voltage VRA is read as “power supply voltage VRB”.
  • the current control device of the first embodiment includes a current control circuit including a plurality of electronic components, a temperature detection circuit having a temperature detection element arranged near the current control circuit, a current detection unit that detects or estimates a current value flowing through each of the plurality of electronic components, a component temperature estimation unit that estimates a component temperature, which is the temperature of the electronic component, for each of the plurality of electronic components based on the current value detected or estimated by the current detection unit and the detected temperature detected by the temperature detection circuit, a reduction coefficient setting unit that sets a plurality of different reduction coefficients for each of a plurality of different component temperatures included in the component temperatures estimated for each of the plurality of electronic components, a selection unit that selects one of the plurality of reduction coefficients, and a current limiting unit that limits the output current output from the current control circuit to a load based on the selected reduction coefficient.
  • the reduction coefficient can be set according to the components that have become more prone to thermal damage due to the increased amount of heat generated. Also, the reduction coefficient can be set according to the characteristics of each component (such as rated voltage) and the component temperature, and according to the components that are prone to thermal damage. Also, by setting the reduction coefficient according to the needs of each individual component, excessive restrictions on the drive current can be prevented.
  • the plurality of electronic components may include electronic components having different heat generation modes, and the component temperature estimator may estimate the component temperatures of the respective electronic components having different heat generation modes based on resistance values of the electronic components, current values and current flow times (e.g., current duty ratios) of currents flowing through the electronic components, and temperatures detected by the temperature detection circuit. This makes it possible to estimate the component temperature individually according to the heat generation pattern of each electronic component.
  • the plurality of electronic components may include a plurality of different types of electronic components.
  • the reduction coefficient setting unit may set one reduction coefficient for each type of electronic component. By collectively setting the reduction coefficients for a plurality of electronic components of the same type, it is possible to reduce the calculation load required for the process of setting the reduction coefficients when estimating the component temperatures for each of a plurality of electronic components.
  • the at least one type of electronic component among the plurality of different types of electronic components may include a plurality of electronic components arranged at different locations of the current control circuit.
  • the current control device may include a second selection unit that selects one of the component temperatures estimated for each of the plurality of electronic components arranged at the different locations.
  • the reduction coefficient setting unit may set a reduction coefficient for the at least one type of electronic component based on the component temperature selected by the second selection unit. In this way, by grouping electronic components based on the type and location of the components and setting a reduction coefficient for each group, the calculation load required for the process of setting the reduction coefficient when estimating the component temperature for each of multiple electronic components can be reduced.
  • the component temperature estimator may estimate a power loss generated in each of the plurality of electronic components based on a sum of a value obtained by subjecting a product of the power loss and a predetermined gain to a first low-pass filter process and a value obtained by subjecting a temperature detected by the temperature detection circuit to a second low-pass filter process.
  • the component temperature can be estimated with high accuracy by estimating the component temperature based on the value obtained by processing the power loss through a first low-pass filter.
  • the ambient temperature in the vicinity of each electronic component can be estimated by processing the detected temperature detected by the temperature detection circuit through a second low-pass filter.
  • Reference numerals 100, 101, and 102 indicate electronic components provided on the circuit board 36.
  • the component temperature estimation unit estimates the individual temperatures of the electronic components 100 to 102 by adding the change in temperature due to the power loss of each of the electronic components 100 to 102 to the ambient temperature. For this reason, if the detection value of the temperature detection circuit is used as the ambient temperature when estimating the component temperatures of the electronic components 100 and 101, the component temperatures around the electronic components 100 and 101 cannot be appropriately estimated due to the influence of heat generated by other electronic components 102 arranged near the temperature sensors 45A1 and 45A2 of the temperature detection circuit.
  • the influence of heat generated by the electronic components 102 near the temperature sensors 45A1 and 45A2 can be suppressed, and the ambient temperature near each electronic component can be accurately estimated.
  • the plurality of electronic components may include electronic components arranged at different positions in the current control circuit, and at least one of the predetermined gain, the cutoff frequency of the first low-pass filter processing, and the cutoff frequency of the second low-pass filter processing may be set to different values for the electronic components arranged at different positions.
  • the current limiting unit may limit the output current such that the smaller the reduction coefficient, the smaller the output current output from the current control circuit to the load.
  • the reduction coefficient setting unit may set the reduction coefficient to a maximum value when the component temperature is lower than a first temperature, reduce the reduction coefficient from the maximum value to a minimum value when the component temperature exceeds a second temperature higher than the first temperature while the reduction coefficient has the maximum value until the component temperature reaches a third temperature higher than the second temperature, set the reduction coefficient to a minimum value when the component temperature is higher than the third temperature, and increase the reduction coefficient from the minimum value to a maximum value when the component temperature falls below a fourth temperature lower than the third temperature while the reduction coefficient has the minimum value until the component temperature reaches the first temperature.
  • the multiple electronic components may include electronic components with different heat generation modes, and at least one of the first temperature, the second temperature, the third temperature, and the fourth temperature may be set to a different value between the electronic components with different heat generation modes. This allows the reduction coefficient to be set individually depending on the heat generation mode of the electronic component.
  • the current control device may include a heat sink that dissipates heat generated from the current control circuit.
  • the temperature detection element may be thermally coupled to the heat sink. This makes it easier for the temperature detection element to detect the overall temperature of the electronic components of the current control circuit.
  • one of the component temperatures estimated for each of a plurality of electronic components of the same type arranged at different locations is selected, and the reduction coefficients for these electronic components are set based on the selected component temperature.
  • one of the component temperatures Tea1 to Tea3 of the high-side FETs Q1, Q3, and Q5 estimated by the high-side FET temperature estimators 61a1 to 61a3 is selected as the high-side FET temperature Tea, and the high-side FET reduction coefficient Ka is set based on the high-side FET temperature Tea.
  • multiple different reduction coefficients are set for multiple electronic components of the same type that are arranged in different locations.
  • multiple high-side FET reduction coefficients Ka1 to Ka3 may be set based on the component temperatures Tea1 to Tea3 of the high-side FETs Q1, Q3, and Q5, respectively.
  • multiple low-side FET reduction coefficients Kb1 to Kb3, shunt reduction coefficients Kc1 to Kc3, phase interruption FET reduction coefficients Kd1 to Kd3, power interruption FET reduction coefficients Ke1 and Ke2, and capacitor reduction coefficients Kf1 and Kf2 may be set for the low-side FETs Q2, Q4, and Q6, shunt resistors, phase interruption FETs QA1 to QA3, power interruption FETs QC1 and QC2, and electrolytic capacitors CA1 and CA2, respectively.
  • one of the high-side FET reduction coefficients Ka1 to Ka3, the low-side FET reduction coefficients Kb1 to Kb3, the shunt reduction coefficients Kc1 to Kc3, the phase interruption FET reduction coefficients Kd1 to Kd3, the power interruption FET reduction coefficients Ke1 and Ke2, the capacitor reduction coefficients Kf1 and Kf2, and the coil reduction coefficient Kg is selected as the component reduction coefficient K1.
  • the reduction coefficients set for multiple electronic components of the same type that are placed in different locations as the component reduction coefficient K1 it becomes possible to limit the output current more finely based on the electronic components.
  • FIG. 13 is a block diagram of an example of the functional configuration of the first reduction coefficient setting unit 60 of the second embodiment.
  • the first reduction coefficient setting unit 60 of the second embodiment has a configuration similar to that of the first reduction coefficient setting unit 60 of the first embodiment described with reference to FIG. 6, and the same or similar components are indicated with the same reference numerals, and duplicated descriptions are omitted.
  • the first reduction coefficient setting unit 60 of the second embodiment includes high-side FET reduction coefficient setting units 63a1-63a3, low-side FET reduction coefficient setting units 63b1-63b3, shunt resistance reduction coefficient setting units 63c1-63c3, phase interruption FET reduction coefficient setting units 63d1-63d3, power interruption FET reduction coefficient setting units 63e1 and 63e2, capacitor reduction coefficient setting units 63f1 and 63f2, and a coil reduction coefficient setting unit 63g.
  • the high-side FET reduction coefficient setting units 63a1-63a3 set multiple high-side FET reduction coefficients Ka1-Ka3 based on the component temperatures Tea1-Tea3 of the high-side FETs Q1, Q3, and Q5, respectively.
  • the low-side FET reduction coefficient setting units 63b1-63b3 set multiple low-side FET reduction coefficients Kb1-Kb3 based on the component temperatures Teb1-Teb3 of the low-side FETs Q2, Q4, and Q6, respectively.
  • the shunt resistor reduction coefficient setting units 63c1-63c3 set multiple shunt reduction coefficients Kc1-Kc3 based on the component temperatures Tec1-Tec3 of the shunt resistors of the current detection circuits 39A1, 39B1, and 39C1, respectively.
  • the phase shutoff FET reduction coefficient setting units 63d1 to 63d3 set a plurality of phase shutoff FET reduction coefficients Kd1 to Kd3 based on the component temperatures Ted1 to Ted3 of the phase shutoff FETs QA1, QA2, and QA3, respectively.
  • the power shutoff FET reduction coefficient setting units 63e1 and 63e2 set a plurality of power shutoff FET reduction coefficients Ke1 and Ke2 based on the component temperatures Tee1 and Tee2 of the power shutoff FETs QC1 and QC2, respectively.
  • the capacitor reduction coefficient setting units 63f1 and 63f2 set a plurality of capacitor reduction coefficients Kf1 and Kf2 based on the component temperatures Tef1 and Tef2 of the electrolytic capacitors CA1 and CA2 of the first power conversion circuit 42A, respectively.
  • the coil reduction coefficient setting unit 63g sets the coil reduction coefficient Kg based on the coil temperature Teg.
  • the high-side FET reduction coefficient setting units 63a1-63a3, the low-side FET reduction coefficient setting units 63b1-63b3, the shunt resistance reduction coefficient setting units 63c1-63c3, the phase interruption FET reduction coefficient setting units 63d1-63d3, the power interruption FET reduction coefficient setting units 63e1 and 63e2, the capacitor reduction coefficient setting units 63f1 and 63f2, and the coil reduction coefficient setting unit 63g may set the high-side FET reduction coefficients Ka1-Ka3, the low-side FET reduction coefficients Kb1-Kb3, the shunt reduction coefficients Kc1-Kc3, the phase interruption FET reduction coefficients Kd1-Kd3, the power interruption FET reduction coefficients Ke1 and Ke2, the capacitor reduction coefficients Kf1 and Kf2, and the coil reduction coefficient Kg that have characteristics similar to those of the characteristic map shown in FIG. 8.
  • At least one of the rated temperature Tn, the hysteresis width ⁇ T1, the reduction widths ⁇ T2 and ⁇ T4, and the margin width ⁇ T3 in the characteristic map shown in FIG. 8 may be set to different values for different types of electronic components.
  • at least one of the rated temperature Tn, the hysteresis width ⁇ T1, the reduction widths ⁇ T2 and ⁇ T4, and the margin width ⁇ T3 may be set to different values among a plurality of electronic components of the same type arranged at different locations.
  • At least one of the rated temperature Tn, the hysteresis width ⁇ T1, the reduction widths ⁇ T2 and ⁇ T4, and the margin width ⁇ T3 may be set to different values among a plurality of shunt reduction coefficients Kc1 to Kc3.
  • the selector 64 selects one of the high-side FET reduction coefficients Ka1 to Ka3, the low-side FET reduction coefficients Kb1 to Kb3, the shunt reduction coefficients Kc1 to Kc3, the phase interruption FET reduction coefficients Kd1 to Kd3, the power interruption FET reduction coefficients Ke1 and Ke2, the capacitor reduction coefficients Kf1 and Kf2, and the coil reduction coefficient Kg as the component reduction coefficient K1.
  • the selector 64 may select the smallest coefficient of the reduction coefficients Ka1 to Ka3, Kb1 to Kb3, Kc1 to Kc3, Kd1 to Kd3, Ke1 and Ke2, Kf1 and Kf2, and Kg as the component reduction coefficient K1.
  • the current control device of the second embodiment includes a current control circuit including a plurality of electronic components, a temperature detection circuit having a temperature detection element arranged near the current control circuit, a current detection unit that detects or estimates a current value flowing through each of the plurality of electronic components, a component temperature estimation unit that estimates a component temperature, which is the temperature of the electronic components, for each of the plurality of electronic components based on the current value detected or estimated by the current detection unit and the detection temperature detected by the temperature detection circuit, a reduction coefficient setting unit that sets multiple different reduction coefficients for multiple different component temperatures included in the component temperatures estimated for each of the plurality of electronic components, a selection unit that selects one of the multiple reduction coefficients, and a current limiting unit that limits an output current output from the current control circuit to a load based on the selected reduction coefficient.
  • the multiple electronic components include multiple different types of electronic components, and at least one type of electronic component among the multiple different types of electronic components includes multiple electronic components arranged at different locations of the current control circuit.
  • the reduction coefficient setting unit sets multiple different reduction coefficients for the multiple electronic components arranged at different locations of the current control circuit included in the at least one type of electronic component.
  • the reduction coefficient can be set according to the components that have become more prone to thermal damage due to the increased amount of heat generated. Also, the reduction coefficient can be set according to the characteristics of each component (such as rated voltage) and the component temperature, and according to the components that are prone to thermal damage. Also, by setting the reduction coefficient according to the needs of each individual component, excessive restrictions on the drive current can be prevented.
  • the operation modes in which the current control device drives the electric motor include a dual-system drive mode in which both the first and second system coils are driven, and a single-system drive mode in which only one of the first and second system coils is driven.
  • the dual-system drive mode drive currents are output to the motor 20 from both the first current control circuit 40A and the second current control circuit 40B
  • the single-system drive mode drive currents are output to the motor 20 from only one of the first and second current control circuits.
  • the current control device operates in the dual-system drive mode under normal circumstances, and operates in the single-system drive mode under abnormal circumstances.
  • the component temperatures of the electronic components of the first current control circuit 40A are affected by the heat generated by the electronic components of the second current control circuit 40B, and conversely, the component temperatures of the electronic components of the second current control circuit 40B are affected by the heat generated by the electronic components of the first current control circuit 40A.
  • the temperature of the heat dissipation member 37 is higher than in the single-system drive mode, so the component temperatures and the temperature sensor temperature are higher.
  • Figure 14 is a graph showing the component temperatures and the temperature sensor temperature trends when a current of a specific magnitude is applied to check the trends in these temperatures during current flow in both dual-system drive mode and single-system drive mode.
  • the solid line shows the component temperature trend of the high-side FET in single-system drive mode
  • the dashed line shows the component temperature trend of the high-side FET in dual-system drive mode
  • the dashed line shows the temperature trend of the temperature sensor in single-system drive mode
  • the dashed double-dot line shows the temperature trend of the temperature sensor in dual-system drive mode.
  • the temperature of the energized components is higher in the dual drive mode than in the single drive mode.
  • the temperature of the temperature sensor is also higher in the dual drive mode than in the single drive mode.
  • the component temperature difference ⁇ 1 between the dual-system drive mode and the single-system drive mode is smaller than the temperature difference ⁇ 2 between the dual-system drive mode and the single-system drive mode. This is because the components that are energized generate heat themselves, and therefore the temperature rise caused by the high temperature in the surroundings (for example, the high temperature of the heat dissipation member 37) is smaller.
  • Figure 15 is a graph showing the difference in temperature between the component temperature and the temperature sensor temperature (component temperature - temperature sensor temperature) when a current of a specific magnitude is applied to investigate the trend of the difference between these temperatures in each of dual-system drive mode and single-system drive mode.
  • the solid line shows the trend of the difference between the component temperature and the temperature sensor temperature in single-system drive mode
  • the dashed line shows the trend of the difference between the component temperature and the temperature sensor temperature in dual-system drive mode.
  • the difference between the component temperature and the temperature sensor temperature in single-system drive mode (solid line) is larger than the difference in dual-system drive mode (dashed line).
  • the gain multiplication unit 73 calculates the product (G1 ⁇ W) of the loss power W and a predetermined conversion gain G1, and outputs the product to the first low-pass filter 74.
  • the first low-pass filter 74 outputs a signal obtained by performing low-pass filtering on the product (G1 ⁇ W).
  • the output of the first low-pass filter 74 may be referred to as LPF(G1 ⁇ W).
  • the second low-pass filter 75 outputs a signal obtained by performing low-pass filtering on the detection signal of the temperature sensor of the temperature detection circuit 45A (i.e., the temperature of the temperature sensor) to the adder 76 as the base temperature Tth.
  • the output of the second low-pass filter 75 (base temperature Tth) may be referred to as LPF(SdA).
  • the high-side FET temperature estimator 61a1 estimates the sum of the output of the first low-pass filter 74 and the output of the second low-pass filter 75 (LPF(G1 ⁇ W)+LPF(SdA)) as the component temperature of the high-side FET Q1.
  • the FET component temperature in the graph of FIG. 14 corresponds to the sum (LPF(G1 ⁇ W)+LPF(SdA)), which is the estimation result of the high-side FET temperature estimator 61a1, and the temperature of the temperature sensor in the graph of FIG. 14 corresponds to the output LPF(SdA) of the second low-pass filter 75. Therefore, the difference between the component temperature and the temperature sensor temperature in the graph of FIG. 15 corresponds to LPF(G1 ⁇ W), which is the difference obtained by subtracting LPF(SdA) from the sum (LPF(G1 ⁇ W)+LPF(SdA)), i.e., the output of the first low-pass filter 74.
  • the current command values calculated by the current command value calculation units 50 of the control and calculation devices 31a and 31b can be made different in magnitude to change the distribution ratio of the drive currents output from the first current control circuit 40A and the second current control circuit 40B to the motor 20. Even when the distribution ratio of these output currents is changed, the magnitude of the difference between the component temperature and the temperature of the temperature sensor changes for the same reason as when switching between the dual-system drive mode and the single-system drive mode described above.
  • the high-side FET temperature estimators 61a1-61a3, low-side FET temperature estimators 61b1-61b3, shunt resistor temperature estimators 61c1-61c3, phase interruption FET temperature estimators 61d1-61d3, power interruption FET temperature estimators 61e1 and 61e2, capacitor temperature estimators 61f1 and 61f2, and coil temperature estimator 61g may be collectively referred to as "temperature estimator 61.”
  • 16A is a diagram showing an example of setting the conversion gain G1.
  • the component temperature estimator 61 of the control and arithmetic device 31a of the first current control circuit 40A may set a larger conversion gain G1 as the distribution ratio of the first current control circuit 40A increases.
  • the component temperature estimator 61 of the control and arithmetic device 31b of the second current control circuit 40B may set a larger conversion gain G1 as the distribution ratio of the second current control circuit 40B increases.
  • the conversion gain G1 when the allocation ratio is 50%, the conversion gain G1 is set to the value "g0", when the allocation ratio is 100%, the conversion gain G1 is set to a value "g1" larger than the value "g0", and when the allocation ratio is 0%, the conversion gain G1 is set to a value "g2" smaller than the value "g0".
  • the conversion gain G1 is increased from “g2" to “g0” as the allocation ratio increases, and when the allocation ratio is in the range of 50% to 100%, the conversion gain G1 is increased from “g0" to "g1” as the allocation ratio increases.
  • the value “g1” may be set to a value of about (1.1 x g0), and the value “g2” may be set to a value of about (0.9 x g0).
  • a larger conversion gain G1 is set in the single drive mode than in the dual drive mode.
  • the component temperature estimation unit 61 of the third embodiment sets the first cutoff frequency fc1 of the first low-pass filter 74 in accordance with the distribution ratio between the output current of the first current control circuit 40A and the output current of the second current control circuit 40B.
  • 16B is a diagram showing an example of setting the first cutoff frequency fc1.
  • the component temperature estimator 61 of the control and arithmetic device 31a of the first current control circuit 40A may set the first cutoff frequency fc1 lower as the distribution ratio of the first current control circuit 40A increases.
  • the component temperature estimator 61 of the control and arithmetic device 31b of the second current control circuit 40B may set the first cutoff frequency fc1 lower as the distribution ratio of the second current control circuit 40B increases.
  • the first cutoff frequency fc1 when the allocation ratio is 50%, the first cutoff frequency fc1 is set to the value "f0", when the allocation ratio is 100%, the first cutoff frequency fc1 is set to the value "f1" lower than the value "f0", and when the allocation ratio is 0%, the first cutoff frequency fc1 is set to the value "f2" higher than the value "f0".
  • the first cutoff frequency fc1 is reduced from “f2" to "f0” as the allocation ratio increases, and when the allocation ratio is in the range of 50% to 100%, the conversion gain G1 is reduced from “f0" to "f1” as the allocation ratio increases.
  • a lower first cutoff frequency fc1 is set in the single-system drive mode compared to the dual-system drive mode.
  • 17(a) to 17(c) are schematic diagrams showing the relationship between the distribution ratio of the output current between the first current control circuit 40A and the second current control circuit 40B, the conversion gain G1, and the first cutoff frequency fc1.
  • the solid line in FIG. 17A indicates the distribution ratio of the output current of the first current control circuit 40A
  • the dashed line indicates the distribution ratio of the output current of the second current control circuit 40B.
  • FIG. 17(a) shows an example in which the first current control circuit 40A and the second current control circuit 40B operate in dual-system drive mode in the period before time t1, and the first current control circuit 40A and the second current control circuit 40B operate in single-system drive mode in the period after time t2.
  • the output current distribution ratio between the first current control circuit 40A and the second current control circuit 40B is 50%
  • the output current distribution ratio of the first current control circuit 40A increases to 100% while the output current distribution ratio of the second current control circuit 40B decreases to 0%
  • the output current distribution ratios of the first current control circuit 40A and the second current control circuit 40B are 100% and 0%, respectively.
  • the value of the conversion gain G1 of the component temperature estimation unit 61 of the control calculation device 31a of the first current control circuit 40A is set to the value "g0" in the period prior to time t1, increases to the value "g1” between time t1 and time t2, and is set to the value "g1” from time t2 onwards.
  • the value of the conversion gain G1 of the component temperature estimation unit 61 of the control calculation device 31b of the second current control circuit 40B is set to the value "g0" in the period prior to time t1, decreases to the value "g2" between time t1 and time t2, and is set to the value "g2" after time t2.
  • the value of the first cutoff frequency fc1 of the component temperature estimation unit 61 of the control and calculation device 31a of the first current control circuit 40A, shown by the solid line in Figure 17 (c), is set to the value "f0" in the period prior to time t1, decreases to the value "f1" between time t1 and time t2, and is set to the value "f1" from time t2 onwards.
  • the value of the first cutoff frequency fc1 of the component temperature estimation unit 61 of the control and calculation device 31b of the second current control circuit 40B, shown by the dashed line in Figure 17 (c), is set to the value "f0" in the period prior to time t1, increases to the value "f2" between time t1 and time t2, and is set to the value "f2" after time t2.
  • the component temperature estimation unit may set a predetermined gain according to an allocation ratio between the output currents of a pair of current control circuits, estimate a power loss generated in each of a plurality of electronic components, and estimate a component temperature for each of the plurality of electronic components based on the sum of a value corresponding to the product of the power loss and the predetermined gain and a value corresponding to a detection temperature detected by the temperature detection circuit.
  • the component temperature estimating unit may estimate the component temperature of one of the pair of current control circuits based on a predetermined gain that is larger as the distribution ratio of one of the pair of current control circuits is higher.
  • the difference between the temperature detected by the temperature detection circuit and the actual temperature of the component changes according to the distribution ratio between the output currents of the pair of current control circuits.
  • the component temperature estimating unit may set a larger predetermined gain when driving only one of a pair of current control circuits compared to when driving both of the current control circuits. This makes it possible to estimate the component temperature according to different drive modes, enabling more accurate estimation of the component temperature.
  • the component temperature estimation unit may obtain a value obtained by passing the product of the loss power and the predetermined gain through a first low-pass filter as a value corresponding to the product of the loss power and the predetermined gain, and may set a cutoff frequency of the first low-pass filter according to the allocation ratio.
  • the component temperature estimator may estimate the component temperature of one of the pair of current control circuits using a first low-pass filter having a lower cutoff frequency as the distribution ratio of either one of the pair of current control circuits is higher.
  • the component temperature varies according to the distribution ratio between the output currents of the pair of current control circuits.
  • the component temperature By estimating the component temperature based on a predetermined gain set according to the distribution ratio, it becomes possible to estimate the component temperature according to the distribution ratio, and it is possible to estimate the component temperature with higher accuracy.
  • the output current of the current control circuit changes, the heat generation amount of the electronic component changes, and accordingly, the component temperature and the detected temperature detected by the temperature detection circuit also change, and the waveform of the difference between the detected temperature detected by the temperature detection circuit and the actual component temperature has different responsiveness according to the allocation ratio.
  • estimating the component temperature using a first low-pass filter having a cutoff frequency set according to the allocation ratio it becomes possible to estimate the component temperature according to the allocation ratio, and the component temperature can be estimated with higher accuracy.
  • the component temperature estimating unit may set the cutoff frequency of the first low-pass filter lower when driving only one of the pair of current control circuits than when driving both of the pair of current control circuits. This makes it possible to estimate the component temperature according to different drive modes, enabling more accurate estimation of the component temperature.
  • FIG. 18 is a block diagram of a first example of a functional configuration of the high-side FET temperature estimator 61a1 according to the fourth embodiment.
  • the component temperature is estimated based on the sum of a first value obtained by filtering the power loss generated in the electronic component using the first low-pass filter 74, and a second value obtained by filtering the detected temperatures detected by the temperature detection circuit 45A and the temperature detection circuit 45B using the second low-pass filter 75.
  • the component temperature is estimated for each of the multiple electronic components based on the sum of a first value obtained by filtering the power loss using multiple first low-pass filters 74a and 74b connected in parallel, and a second value obtained by filtering the detected temperatures detected by the temperature detection circuit 45A and the temperature detection circuit 45B using a second low-pass filter 75.
  • the multiple first low-pass filters 74a and 74b connected in parallel each input a signal obtained by performing low-pass filtering on the multiplication result (G1 x W) of the power loss W in the high-side FET Q1 of the first power conversion circuit 42A and a predetermined gain G1 to an adder 76.
  • the adder 76 calculates the sum of the output of the first low-pass filter 74a, the output of the first low-pass filter 74b, and the output of the second low-pass filter 75 as the component temperature Tea1 of the high-side FET Q1.
  • FIGS. 19(a) and 19(b) are schematic diagrams of temperature estimation results in the first and fourth embodiments, respectively, where the solid line indicates the estimated value of the actual component temperature of the high-side FET Q1, and the dashed line indicates the estimated value of the component temperature by the high-side FET temperature estimator 61a1.
  • FIGs. 19(c) and 19(d) are schematic diagrams of the estimation error between the estimated value (dashed line) and the estimated value (solid line) in FIGs. 19(a) and 19(b), respectively.
  • the term "estimated value" of the component temperature is used to mean the value of the component temperature estimated from past performance and experience.
  • the estimation accuracy of the component temperature is improved by performing filtering using the multiple first low-pass filters 74a and 74b connected in parallel.
  • 20(a) is a schematic diagram of an example of a heat dissipation path from an electronic component to a heat sink.
  • the electronic components included in each of the first power conversion circuit 42A and the second power conversion circuit 42B and the temperature sensors 45A1 and 45A2 of the temperature detection circuit 45A are mounted on the same circuit board 36.
  • the surface f1 of the electronic components mounted on the surface ff of the circuit board 36, which is opposite the circuit board 36, and the surface f2 of the temperature sensors 45A1 and 45A2 of the temperature detection circuit 45A, which is opposite the circuit board 36, are thermally connected to the same heat sink 37.
  • the surfaces f1 and f2 are brought into contact with the heat sink 37 via the thermal interface materials 38a and 38b, respectively.
  • the temperature sensor of the temperature detection circuit 45B is also thermally connected to the heat sink 37 in a configuration similar to that of the temperature sensors 45A1 and 45A2.
  • heat generated in the electronic components is transferred in parallel via a first heat dissipation path Pth1, which is transferred directly to the heat sink 37 via the thermal interface material 38a, and a second heat dissipation path Pth2, which is transferred to the heat sink 37 via the circuit board 36.
  • the second heat dissipation path Pth2 is a path that passes through the circuit board 36, and therefore has thermal properties (e.g., thermal conductivity and heat capacity) that are different from those of the first heat dissipation path Pth1.
  • 20(b) is a schematic diagram of another example of a heat dissipation path from an electronic component to a heat sink.
  • the first electronic component and the second electronic component included in each of the first power conversion circuit 42A and the second power conversion circuit 42B are mounted on the same circuit board 36.
  • the surfaces f1a and f1b of these electronic components mounted on the surface ff of the circuit board 36, opposite the circuit board 36, are thermally connected to the same heat sink 37.
  • the heat generated in the first electronic component is transferred in parallel via the first heat dissipation path Pth1, which is transferred directly to the heat sink 37 via the thermal interface material 38a, and the second heat dissipation path Pth2, which is transferred to the heat sink 37 via the circuit board 36 whose thermal characteristics are different from those of the first heat dissipation path Pth1.
  • FIG. 20C is an equivalent circuit diagram that illustrates a delayed response of the component temperature when there are a plurality of heat dissipation paths Pth1 and Pth2 that transfer heat generated in an electronic component in parallel.
  • the first heat dissipation path Pth1 and the second heat dissipation path Pth2 have different heat transfer characteristics. For this reason, it is difficult to reproduce the delayed response of the temperature change of the electronic components that dissipate heat through these heat dissipation paths Pth1 and Pth2 using a single first low-pass filter 74.
  • the delayed response of the temperature change of an electronic component caused by the heat generated in the electronic component being transmitted through multiple heat dissipation paths Pth1 and Pth2 is reproduced by multiple first low-pass filters 74a and 74b connected in parallel to each other. This makes it possible to accurately estimate the temperature of the electronic component by reproducing the delayed response of the temperature change of the electronic component when heat generated by the electronic component is dissipated to the heat sink 37 through multiple heat dissipation paths Pth1 and Pth2, respectively, using the multiple first low-pass filters 74a and 74b.
  • 21 is a block diagram of a second example of the functional configuration of the high-side FET temperature estimator 61a1 of the fourth embodiment.
  • the sum of the values obtained by multiplying the loss power W by a plurality of different predetermined gains and filtering the respective multiplication results by a plurality of first low-pass filters is calculated as the first value.
  • the second heat dissipation path Pth2 dissipates heat generated by the electronic component via both of multiple materials (the circuit board 36 and the heat sink 37) made of materials with significantly different thermal properties. For this reason, the delayed response of the temperature change of the electronic component when heat is dissipated through the second heat dissipation path Pth2 may be reproduced by a second or higher order low pass filter equivalent to a series connection of multiple first order low pass filters. Therefore, any one of the plurality of first low-pass filters 74a and 74b connected in parallel may be a second-order or higher low-pass filter.
  • Other component temperature estimators such as the high-side FET temperature estimators 61a2 and 61a3, the low-side FET temperature estimators 61b1-61b3, the shunt resistor temperature estimators 61c1-61c3, the phase interruption FET temperature estimators 61d1-61d3, the power interruption FET temperature estimators 61e1 and 61e2, and the coil temperature estimator 61g, may also have a configuration similar to that of the high-side FET temperature estimator 61a1 shown in FIG. 18 or FIG. 21.
  • the temperature estimation unit that estimates the component temperature of the electronic components mounted on the rear surface fr of the circuit board 36 does not need to adopt the configuration shown in FIG. 18 or FIG. 21.
  • the capacitor temperature estimation units 61f1 and 61f2 do not need to adopt the configuration shown in FIG. 18 or FIG. 21.
  • a fourth embodiment of the current control device includes a current control circuit including a plurality of electronic components, a temperature detection circuit having a temperature detection element arranged near the current control circuit, a current detection unit that detects or estimates a current value flowing through each of the plurality of electronic components, a component temperature estimation unit that estimates a component temperature, which is the temperature of the electronic component, for each of the plurality of electronic components based on the current value detected or estimated by the current detection unit and the detected temperature detected by the temperature detection circuit, a reduction coefficient setting unit that sets a plurality of different reduction coefficients for each of a plurality of different component temperatures included in the component temperatures estimated for each of the plurality of electronic components, a selection unit that selects one of the plurality of reduction coefficients, and a current limiting unit that limits the output current output from the current control circuit to a load based on the selected reduction coefficient.
  • the component temperature estimation unit estimates a power loss generated in each of the plurality of electronic components, and estimates a component temperature for each of the plurality of electronic components based on a sum of a first value obtained by filtering the power loss with a plurality of first low-pass filters connected in parallel with each other and a second value obtained by filtering the temperature detected by the temperature detection circuit with a second low-pass filter.
  • the first value may be obtained by filtering a result of multiplying the power loss and a predetermined gain with the plurality of first low-pass filters. This makes it possible to accurately estimate the temperature of an electronic component when heat generated in the electronic component is dissipated through multiple heat dissipation paths that exist in parallel.
  • a plurality of electronic components and a temperature detection element may be mounted on the same circuit board, and a surface of a first component, which is any one of the plurality of electronic components, opposite the circuit board side may be thermally coupled to the same heat sink, and a surface of a second component, which is the temperature detection element or any one of the plurality of electronic components and is other than the first component, opposite the circuit board side may be thermally coupled to the same heat sink.
  • the component temperature estimation unit may multiply the loss power by a plurality of different predetermined gains, and filter the resulting multiplication results using a plurality of first low-pass filters to obtain, as the first value, a sum of values obtained. In this way, by setting different values of the predetermined gain for each of the different first low-pass filters, it is possible to reflect differences in the thermal characteristics of the heat dissipation paths in the estimated value, thereby improving the accuracy of estimating the component temperature.
  • At least one of the plurality of first low-pass filters may be a second-order or higher low-pass filter. This makes it possible to accurately estimate the delayed response of the temperature change of an electronic component that dissipates heat via multiple members made of materials with significantly different thermal properties.
  • the high-side FET temperature estimator 61a1 of the fourth embodiment estimates the component temperature of an electronic component mounted on the front surface ff of the circuit board 36, among the electronic components included in the current control device.
  • This electronic component is disposed between the circuit board 36 and the heat sink 37, with a surface f1 facing away from the circuit board 36 thermally connected to the heat sink 37, and heat generated by the electronic component is dissipated to the heat sink 37 directly or via a thermal interface material 38a.
  • the electronic components included in the current control device include electronic components mounted on the back surface fr of the circuit board 36, which is opposite the front surface ff facing the heat sink 37.
  • electrolytic capacitors CA1 and CA2 that connect the positive and negative poles of the inverter are mounted on the back surface fr.
  • the present invention does not intend to limit the electronic components mounted on the back surface fr of the circuit board 36 to the electrolytic capacitors CA1 and CA2. Which electronic components included in the current control device are mounted on the surface fr of the circuit board 36 facing away from the heat sink 37 varies depending on the individual product.
  • the amount of increase in component temperature due to heat generation of electronic components is estimated by filtering the power loss using a plurality of first low-pass filters connected in series.
  • the capacitor temperature estimator 61f1 estimates the component temperature of the electrolytic capacitor CA1 of the first power conversion circuit 42A mounted on the back surface fr of the circuit board 36.
  • the capacitor temperature estimator 61f2 which estimates the component temperature of the electrolytic capacitor CA2 mounted on the back surface fr of the circuit board 36, may also have a functional configuration similar to that shown in FIG.
  • the capacitor temperature estimator 61f1 of the fifth embodiment estimates the component temperature for each of the plurality of electronic components based on the sum of a first value obtained by filtering the loss power W calculated by the loss power calculation unit 72 using a plurality of first low-pass filters 74a and 74c connected in series, and a second value obtained by filtering the detection temperatures detected by the temperature detection circuit 45A and the temperature detection circuit 45B using a second low-pass filter 75.
  • the power loss calculation unit 72 of the capacitor temperature estimator 61f1 of the fifth embodiment calculates the power loss W of the electrolytic capacitor CA1 based on the A-phase current I1ad, the B-phase current I1bd, and the C-phase current I1cd according to the following equation.
  • W Ga x I1ad2 + Gb x I1bd2 + Gc x I1cd2 That is, the capacitor temperature estimator 61f1 of the fifth embodiment calculates the power loss W based on a weighted sum of the square values of the A-phase current I1ad, the B-phase current I1bd, and the C-phase current I1cd.
  • the first low-pass filter 74a in the front stage performs low-pass filtering on the respective multiplication results (G1 x W) of the power loss W in the electrolytic capacitor CA and a predetermined gain G1.
  • the first low-pass filter 74c in the rear stage inputs to an adder 76 the signal obtained by performing low-pass filtering on the output of the first low-pass filter 74a in the front stage.
  • the adder 76 calculates the sum of the output of the first low-pass filter 74c and the output of the second low-pass filter 75 as the component temperature Tef1 of the electrolytic capacitor CA.
  • the loss power W of electrolytic capacitor CA1 is calculated based on the A-phase current I1ad, the B-phase current I1bd, and the C-phase current I1cd, and the calculated loss power W is filtered using a plurality of first low-pass filters 74a and 74c connected in series to obtain a first value, thereby improving the estimation accuracy of the component temperature Tef1 of electrolytic capacitor CA mounted on the rear surface fr of circuit board 36.
  • FIGS 23(a) and 23(b) are schematic diagrams of the temperature estimation results in the first and fifth embodiments, respectively, where the solid line indicates the estimated value of the actual component temperature of the electrolytic capacitor CA, and the dashed line indicates the estimated value of the component temperature by the capacitor temperature estimator 61f1.
  • Figures 23(c) and 23(d) are schematic diagrams of the estimation error between the estimated value (dashed line) and the estimated value (solid line) in Figures 23(a) and 23(b), respectively.
  • the accuracy of estimating the component temperature is improved by calculating the loss power W of electrolytic capacitor CA1 based on the A-phase current I1ad, the B-phase current I1bd, and the C-phase current I1cd, and filtering the loss power W using multiple first low-pass filters 74a and 74c connected in series.
  • Figures 24(a) to 24(f) are image diagrams showing the waveform (dashed line) of the estimated value of the component temperature of the capacitor temperature estimation unit 61f1 when the loss power W of electrolytic capacitor CA1 is calculated based on the d-axis current id and the q-axis current iq, and the waveform (solid line) of the actual assumed value of the component temperature of electrolytic capacitor CA.
  • Figures 24(d) to 24(f) are image diagrams showing the waveform (dashed line) of the estimated value of the component temperature of the capacitor temperature estimator 61f1 when the loss power W of electrolytic capacitor CA1 is calculated based on the A-phase current I1ad, the B-phase current I1bd, and the C-phase current I1cd, and the waveform (solid line) of the actual assumed value of the component temperature of electrolytic capacitor CA.
  • the waveforms in Figures 24(a) and 24(d) are obtained when the duty ratio Da of phase A among the duty ratios Da to Dc of phases A to C is set to the maximum, as is the waveform in Figure 24(g) described below.
  • the periods when the component temperatures are rising and falling indicate periods when electricity is being supplied and periods when electricity is not being supplied, respectively.
  • Such waveforms can be reproduced, for example, by controlling the rotation angle of the rotating shaft of motor 20 to be fixed at a specific angle.
  • the waveforms in Figures 24(b), 24(e) and 24(h) are waveforms obtained when the duty ratio Db of phase B is set to maximum
  • the waveforms in Figures 24(c), 24(f) and 24(i) are waveforms obtained when the duty ratio Dc of phase C is set to maximum.
  • the estimated component temperature of the actual electrolytic capacitor CA (solid line) is lower when the B-phase duty ratio Db is at its maximum ( Figure 24(b)) than when the A-phase duty ratio Da is at its maximum ( Figure 24(a)), and is higher when the C-phase duty ratio Dc is at its maximum ( Figure 24(c)) than when the A-phase duty ratio Da is at its maximum ( Figure 24(a)).
  • the power loss W of electrolytic capacitor CA1 is calculated based on the A-phase current I1ad, the B-phase current I1bd, and the C-phase current I1cd, and the weighting coefficients Ga, Gb, and Gc are adjusted to compensate for the differences in the distances from each of the high-side FETs Q1, Q3, and Q5 to the electrolytic capacitor CA.
  • the magnitude of the waveform (dashed line) of the estimated value of the component temperature of capacitor temperature estimator 61f1 can be made to approach the magnitude of the waveform (solid line) of the actual assumed value of the component temperature of electrolytic capacitor CA.
  • weighting coefficients Ga, Gb, and Gc may make it possible to align the maximum value of the waveform of the estimated value (dashed line) with the maximum value of the waveform of the assumed value (solid line) of the actual component temperature of the electrolytic capacitor CA, but it is not possible to adjust the deviation in shape between the waveform shape of the estimated value (dashed line) and the waveform shape of the assumed value (solid line).
  • the reproducibility of the waveform of the estimated value of the capacitor temperature estimator 61f1 can be improved by filtering the power loss W using a plurality of first low-pass filters 74a and 74c connected in series.
  • the characteristics of the first low-pass filters 74a and 74c are adjusted so that the estimation error of the waveform of the estimated value (dashed line) relative to the waveform of the expected value (solid line) is minimized.
  • 24(g) to 24(i) are conceptual diagrams showing the waveform (dashed line) of the component temperature estimated by the capacitor temperature estimator 61f1 when the power loss W is filtered by a plurality of first low-pass filters 74a and 74c connected in series, and the waveform (solid line) of the actual assumed value of the component temperature of the electrolytic capacitor CA.
  • the waveform (dashed line) of the component temperature estimated by the capacitor temperature estimator 61f1 is closer to the waveform (solid line) of the assumed value, and reproducibility is improved.
  • Fig. 25(a) is a schematic diagram of an example of a heat dissipation path from an electronic component ecr mounted on the back surface fr of the circuit board 36 to a heat sink.
  • the electronic component ecr is mounted on the back surface fr of the circuit board 36
  • the electronic component ecf and temperature sensors 45A1 and 45A2 mounted on the front surface ff of the circuit board 36 opposite the back surface fr are mounted on the front surface ff of the circuit board 36, and are thermally coupled to the heat sink 37 via thermal interface materials 38a and 38b.
  • the surface f1 of the electronic component ecf opposite the circuit board 36 side is thermally coupled to the heat sink 37 via the thermal interface material 38a, and thus the surface ff of the circuit board 36 is thermally coupled to the heat sink 37 via the electronic component ecf.
  • the surfaces f2 of the temperature sensors 45A1 and 45A2 opposite the circuit board 36 side are thermally coupled to the heat sink 37 via the thermal interface material 38b, and thus the surface ff of the circuit board 36 is thermally coupled to the heat sink 37 via the temperature sensors 45A1 and 45A2.
  • the surface ff of the circuit board 36 is thermally coupled to the heat sink 37 via the thermal interface material 38a interposed between the circuit board 36 and the heat sink 37.
  • heat generated by the electronic component ecr mounted on the rear surface fr of the circuit board 36 is dissipated from the electronic component ecr to the circuit board 36 via heat dissipation path Pth3, and is further dissipated from the circuit board 36 to the heat sink 37 via heat dissipation path Pth1 that passes through the electronic component ecf and thermal interface material 38a interposed between them.
  • These heat dissipation paths Pth3 and Pth1 have different thermal properties (e.g., thermal conductivity and heat capacity), which makes the path of heat transfer from the electronic component ecr to the heat sink 37 complicated.
  • FIG. 25B is an equivalent circuit diagram that illustrates a delayed response of the component temperature when heat generated in the electronic component ecr is transferred in series through heat dissipation paths Pth3 and Pth1.
  • the heat dissipation path Pth3 and the heat dissipation path Pth1 have different heat transfer characteristics. For this reason, it is difficult to reproduce the delayed response of the temperature change of the electronic components whose heat is dissipated through these heat dissipation paths Pth3 and Pth1 by using a single first low-pass filter 74.
  • the delayed response of the temperature change of the electronic component ecr caused by the heat generated in the electronic component being transmitted through the heat dissipation paths Pth3 and Pth1 is reproduced by a plurality of first low-pass filters 74a and 74c connected in series with each other.
  • a first low-pass filter 74d for reproducing the delayed response of the temperature change of the electronic component ecr due to heat dissipation via the heat dissipation path Pth4 may be connected in parallel to the first low-pass filter 74c. 25A, however, when viewed from the electronic component ecf, both the heat dissipation path Pth1 and the heat dissipation path Pth4 dissipate heat via the circuit board 36.
  • the characteristics of the first low-pass filter 74c and the first low-pass filter 74d are close to each other, and the first low-pass filter 74c and the first low-pass filter 74d may be realized by a single first low-pass filter 74c. Furthermore, when the effect of the first low-pass filter 74c is dominant, the effect of connecting the first low-pass filter 74d in parallel to the first low-pass filter 74c is reduced, so the first low-pass filter 74d may be omitted.
  • first low-pass filter 74 that filters the loss power W calculated by the loss power calculation unit 72
  • a plurality of first low-pass filters 74 connected in various connection configurations may be used depending on the layout of the electronic components.
  • high-side FET temperature estimators 61a1-61a3, low-side FET temperature estimators 61b1-61b3, shunt resistor temperature estimators 61c1-61c3, phase shutdown FET temperature estimators 61d1-61d3, power shutdown FET temperature estimators 61e1, 61e2, capacitor temperature estimators 61f1, 61f2, and coil temperature estimator 61g are collectively referred to as "component temperature estimator 61.”
  • the first reduction coefficient setting unit 60 of the fifth embodiment may include both a component temperature estimator 61 configured in the same manner as the high-side FET temperature estimator 61a1 shown in FIG. 18 or FIG. 21, and a component temperature estimator 61 configured in the same manner as the capacitor temperature estimator 61f1 shown in FIG. 22 or FIG. 25(c).
  • a component temperature estimator 61 configured similarly to the high-side FET temperature estimator 61a1 shown in FIG. 18 or FIG. 21 may estimate the temperature of electronic components mounted on the front surface ff of the circuit board 36
  • a component temperature estimator 61 configured similarly to the capacitor temperature estimator 61f1 shown in FIG. 22 or FIG. 25(c) may estimate the temperature of electronic components mounted on the back surface fr of the circuit board 36.
  • 26( a ) and 26 ( b ) are block diagrams of a first and second modified example of the part temperature estimation unit 61 .
  • 26(a) and 26(b) do not show the input signals to the power loss calculation unit 72. This is because the calculation formula for the power loss W in the power loss calculation unit 72 differs between the high-side FET temperature estimators 61a1-61a3, the low-side FET temperature estimators 61b1-61b3, the shunt resistor temperature estimators 61c1-61c3, the phase interruption FET temperature estimators 61d1-61d3, the power interruption FET temperature estimators 61e1, 61e2, the capacitor temperature estimators 61f1, 61f2, and the coil temperature estimator 61g.
  • the component temperature estimation unit 61 may have a parallel-series connection of first low-pass filters 74, in which a plurality of first low-pass filters 74 are connected in parallel and another first low-pass filter 74 is connected in series.
  • the component temperature estimation unit 61 shown in FIG. 26(a) may filter the loss power W calculated by the loss power calculation unit 72 using a parallel-series connection of first low-pass filters 74a to 74d formed by connecting first low-pass filters 74a and 74b connected in parallel and first low-pass filters 74c and 74d connected in parallel in series.
  • the component temperature estimation unit 61 may have a series-parallel connection of first low-pass filters 74, configured by connecting other first low-pass filters 74 in parallel to a plurality of first low-pass filters 74 connected in series.
  • the component temperature estimation unit 61 shown in FIG. 26(b) may filter the loss power W calculated by the loss power calculation unit 72 using a series-parallel connection of first low-pass filters 74a to 74d formed by connecting first low-pass filters 74a and 74c connected in series in parallel with first low-pass filters 74b and 74d connected in series.
  • a current control device of an embodiment includes a current control circuit including a plurality of electronic components, a temperature detection circuit having a temperature detection element arranged near the current control circuit, a current detection unit that detects or estimates a current value flowing through each of the plurality of electronic components, a component temperature estimation unit that estimates a component temperature, which is the temperature of the electronic component, for each of the plurality of electronic components based on the current value detected or estimated by the current detection unit and the detection temperature detected by the temperature detection circuit, a reduction coefficient setting unit that sets a plurality of different reduction coefficients for each of a plurality of different component temperatures included in the component temperatures estimated for each of the plurality of electronic components, a selection unit that selects one of the plurality of reduction coefficients, and a current limiting unit that limits the output current output from the current control circuit to a load based on the selected reduction coefficient.
  • the component temperature estimation unit estimates the power loss generated in each of the multiple electronic components, and estimates the component temperature of one of the multiple electronic components based on the sum of a first value obtained by filtering the power loss using multiple first low-pass filters connected in series with each other, and a second value obtained by filtering the temperature detected by the temperature detection circuit using a second low-pass filter.
  • the first value may be obtained by filtering the multiplication result of the power loss and a predetermined gain using multiple first low-pass filters. This makes it possible to accurately estimate the component temperature when heat generated in the electronic component is dissipated via various members and inserts interposed between the electronic component and the heat dissipation member.
  • Any of the electronic components may be mounted on a first surface of a circuit board, and a second surface of the circuit board opposite the first surface may be thermally coupled to a heat sink, thereby enabling accurate estimation of the component temperature of the electronic component mounted on the first surface of the circuit board facing away from the heat sink.
  • At least one of the plurality of first low-pass filters may be a second-order or higher low-pass filter, thereby making it possible to accurately estimate a delay response of a temperature change of an electronic component that dissipates heat through a plurality of members made of materials having significantly different thermal properties.
  • the component temperature estimation unit may estimate the component temperature of the other electronic components than any one of the electronic components based on the sum of a third value obtained by filtering the power loss using a plurality of second low-pass filters connected in parallel with each other, and a second value obtained by filtering the detected temperature detected by the temperature detection circuit using the second low-pass filter. This makes it possible to accurately estimate the component temperature when heat generated in the other electronic components is dissipated by transmitting through a plurality of heat dissipation paths existing in parallel.
  • any of the electronic components is mounted on a first surface of a circuit board, and the other electronic component is mounted on a second surface of the circuit board opposite the first surface, the surface of the other electronic component opposite the circuit board is thermally coupled to a heat sink, and the second surface of the circuit board may be thermally coupled to the heat sink via the other electronic component, a temperature detection element mounted on the second surface, or a thermal interface material. This allows the component temperatures of the electronic components mounted on the first and second surfaces of the circuit board to be accurately estimated.
  • the component temperature estimation unit may estimate the component temperature for each of the multiple electronic components based on the sum of a first value obtained by filtering the power loss using multiple first low-pass filters connected in parallel and series or in series and parallel to each other, and a second value obtained by filtering the detected temperature detected by the temperature detection circuit using a second low-pass filter. This makes it possible to select first low-pass filters 74 with various delay characteristics according to the arrangement of the electronic components included in the current control device.
  • the current control circuit is an inverter circuit, and one of the electronic components may be a smoothing capacitor that connects the positive and negative poles of the inverter circuit. This allows for accurate estimation of the component temperature of the smoothing capacitor when heat generated by the smoothing capacitor is dissipated via various members and inserts interposed between the smoothing capacitor and the heat dissipation member.
  • the current control circuit is an inverter circuit
  • the multiple electronic components may include a smoothing capacitor that connects the positive and negative poles of the inverter circuit
  • the component temperature estimation unit may estimate the power loss generated in the smoothing capacitor based on the magnitude of the phase current of the inverter circuit. This can reduce the variation in the estimated component temperature that occurs depending on the difference in the distance between the switching of the inverter circuit and the smoothing capacitor.
  • Sixth Embodiment 7 includes a first low-pass filter 74 for estimating the component temperature Tea1 of the high-side FET Q1.
  • the first low-pass filter 74 is configured with an integrating circuit, and when the ECU 30 stops operating (i.e., when the first current control circuit 40A and the second current control circuit 40B stop), a delay element of the integrating circuit is reset.
  • the first current control circuit 40A and the second current control circuit 40B may be collectively referred to as the current control circuit 40.
  • Such a reset of the delay element of the integrator circuit occurs when the first reduction coefficient setting unit 60 stops functioning and the temperature estimation of the component temperature Tea1 of the high-side FET Q1 cannot be continued due to, for example, an instantaneous fluctuation in the battery voltage of the battery 13, a fault in the connector of the battery 13, a forced reset of the control and arithmetic devices 31a, 31b by the system check function of the ECU 30, or the ignition switch 11 being turned off.
  • the high-side FET temperature estimator 61a1 cannot estimate the appropriate component temperature Tea unless it operates the integrator circuit after setting an appropriate initial value in the delay element of the first low-pass filter 74. Therefore, the high-side FET temperature estimator 61a1 of the sixth embodiment sets an initial value of the component temperature estimated by the high-side FET temperature estimator 61a1 based on the first detected temperature Td1 and the second detected temperature Td2 detected at two locations near the current control circuit 40 when the ECU 30 resumes operation after being stopped.
  • high-side FET temperature estimator 61a1 is exemplified, but high-side FET temperature estimators 61a2 and 61a3, low-side FET temperature estimators 61b1-61b3, shunt resistor temperature estimators 61c1-61c3, phase interruption FET temperature estimators 61d1-61d3, power interruption FET temperature estimators 61e1 and 61e2, capacitor temperature estimators 61f1 and 61f2, and coil temperature estimator 61g may also have a configuration similar to that of high-side FET temperature estimator 61a1.
  • the temperature detection elements for detecting the first detection temperature Td1 and the second detection temperature Td2 only need to be installed at positions sufficiently far apart from each other so that a temperature difference occurs between the first detection temperature Td1 and the second detection temperature Td2, and there are no particular limitations on their installation positions. Please refer to Fig. 27.
  • temperature detectors 46A and 46B provided in the IC packages of the control and arithmetic devices 31a and 31b may be used as temperature detection elements for detecting either the first detection temperature Td1 or the second detection temperature Td2.
  • the temperature detection circuit 45A or 45B may be used as a temperature detection element for detecting the other of the first detection temperature Td1 and the second detection temperature Td2.
  • the temperature detection element for detecting the first detection temperature Td1 and the second detection temperature Td2 may be provided within the IC package of any of the ICs that constitute the ECU 30, or may be provided in the vicinity of the current control circuit 40 separately from the IC package.
  • the high-side FET temperature estimator 61a1 according to the sixth embodiment includes an initial value setting unit 78 and a subtractor 79.
  • the initial value setting unit 78 calculates an initial value Tini of the estimated value of the component temperature Tea1 at the time when the ECU 30 resumes operation based on the first detected temperature Td1 and the second detected temperature Td2 at the time when the ECU 30 stops operating, the estimated value of the component temperature Tea1 output by the high-side FET temperature estimator 61a1 at the time when the ECU 30 stops operating, and the first detected temperature Td1 and the second detected temperature Td2 at the time when the ECU 30 resumes operation.
  • the first detected temperature Td1 and the second detected temperature Td2 at the time when the ECU 30 stops operating may be referred to as the “first detected temperature Td1e and the second detected temperature Td2e at the time of stopping”
  • the estimated value of the component temperature Tea1 output by the high-side FET temperature estimator 61a1 at the time when the ECU 30 stops operating may be referred to as the “estimated value Tea1e of the component temperature Tea1 at the time of stopping”
  • the first detected temperature Td1 and the second detected temperature Td2 at the time when the ECU 30 resumes operating may be referred to as the "first detected temperature Td1r and the second detected temperature Td2r at the time of resumption”.
  • the detection signal SdA of the temperature of ECU 30 output by the temperature detection circuit 45A is used as the first detection temperature Td1
  • the detection signal SdA of the temperature of ECU 30 output by the temperature detection circuit 45A may also be used as the second detection temperature Td2.
  • the initial value setting unit 78 stores the first detected temperature Td1 and the second detected temperature Td2 last input when the ECU 30 stopped operating as the first detected temperature Td1e and the second detected temperature Td2e at the time of stopping.
  • the initial value setting unit 78 stores the estimated value of the component temperature Tea1 last output by the high-side FET temperature estimator 61a1 when the ECU 30 stopped operating as the estimated value Tea1e of the component temperature Tea1 at the time of stopping.
  • the initial value setting unit 78 acquires the first detected temperature Td1r and the second detected temperature Td2r at the time of the restart.
  • Fig. 29(b) is a schematic diagram of the first estimated gain Ge1 calculated based on the first detected temperature Td1 and the second detected temperature Td2 in Fig. 29(a).
  • FIG. 29A shows an example in which the delay response of the temperature decrease of the part temperature Tea1 to be estimated after the ECU 30 stops operating is slower than the delay response of the temperature decrease of the second detection temperature Td2.
  • Japanese Patent No. 6,569,447 describes a temperature estimation method in which an estimated value of the component temperature Tea1 at the time of restart (Ge1 ⁇ (Tea1e - Td1e)) is calculated by multiplying a temperature difference (Tea1e - Td1e) between a first detected temperature Td1e at the time of stop, which is easily affected by the first component temperature of the first electronic component, and an estimated value Tea1e of the component temperature Tea1 at the time of stop by a first estimation gain Ge1.
  • Fig. 29(c) indicates the estimated value (Ge1 ⁇ (Tea1e - Td1e)) of the component temperature Tea1 based on the first estimated gain Ge1, and the dashed dotted line in Fig. 29(c) indicates the assumed value of the component temperature Tea1.
  • Fig. 29(d) is a schematic diagram showing the error between the estimated value and the assumed value.
  • the estimated value (dashed line) based on the first estimated gain Ge1 is estimated lower than the assumed value (dash-dotted line), and the error is largest at time t10, as shown in Figures 29(c) and 29(d).
  • the initial value setting unit 78 sets the second estimated gain Ge2 by calibrating the first estimated gain Ge1 based on the temperature data of the time change of the component temperature Tea1 obtained from the measurement result.
  • the temperature data of the time change of the component temperature Tea1 obtained by actually measuring in advance the time change of the component temperature Tea1 when the ECU 30 stops operating may be referred to as "actually measured temperature data".
  • a function for converting the first estimated gain Ge1 to the second estimated gain Ge2 may be preset based on the actual measured temperature data.
  • the initial value setting unit 78 may set the second estimated gain Ge2 by substituting the first estimated gain Ge1 into the preset function.
  • 30A is a schematic diagram of an example of the second estimated gain Ge. For example, when the delay response of the temperature decrease of the component temperature Tea1 to be estimated is slower than the delay response of the temperature decrease of the second detected temperature Td2, the exponent x may be set to a value smaller than 1.
  • 30B is a schematic diagram of the estimated value of the component temperature based on the second estimated gain Ge2.
  • the initial value setting unit 78 may convert the first estimated gain Ge1 to the second estimated gain Ge2 based on a lookup table that is set in advance based on temperature data that is actually measured.
  • subtractor 79 sets the difference (Tini ⁇ Tth) obtained by subtracting base temperature Tth from initial value Tini in first low-pass filter 74 as the initial value of the output of first low-pass filter 74 at the time when ECU 30 resumes operation. For example, subtractor 79 may assign the difference (Tini ⁇ Tth) to the delay element of first low-pass filter 74. As a result, when the ECU 30 resumes operation, the difference (Tini-Tth) is output from the first low-pass filter 74.
  • the adder 76 adds the base temperature Tth to the difference (Tini-Tth). As a result, the initial value Tini is output from the high-side FET temperature estimator 61a1.
  • FIG. 31(a) is a schematic diagram showing the first detection temperature Td1 (solid line) and the second detection temperature Td2 (dashed line) when the delay response of the temperature decrease of the component temperature Tea1 of the estimation target after the ECU 30 stops operating is faster than the delay response of the temperature decrease of the second detection temperature Td2, and an assumed value (dotted line) of the component temperature Tea1 of the high-side FET Q1 of the estimation target.
  • the dashed line in Fig. 31(b) indicates an estimate of the component temperature Tea1 calculated based on the first estimated gain Ge1 obtained from the first detected temperature Td1 and the second detected temperature Td2 in Fig. 31(a), and the dashed line in Fig. 31(b) indicates an assumed value of the component temperature Tea1.
  • Fig. 31(c) is a schematic diagram showing an error between the estimated value and the assumed value.
  • the estimated value (dashed line) based on the first estimated gain Ge1 is estimated to be higher than the expected value (dash-dotted line).
  • the exponent x of the power function for converting the first estimated gain Ge1 to the second estimated gain Ge2 may be set to a value greater than one.
  • Fig. 31(d) is a schematic diagram of an example of the first estimated gain Ge1 and the second estimated gain Ge
  • Fig. 31(e) is a schematic diagram of an estimated value of the component temperature based on the second estimated gain Ge2.
  • a current control device includes a current control circuit including an electronic component, a temperature detection circuit having a temperature detection element arranged near the current control circuit, a current detection unit that detects or estimates a current value flowing through the electronic component, a component temperature estimation unit that estimates a component temperature, which is the temperature of the electronic component, based on the current value detected or estimated by the current detection unit and the detected temperature detected by the temperature detection circuit, and a current limiting unit that limits an output current output from the current control circuit to a load based on the component temperature.
  • the component temperature estimation unit includes an initial value setting unit that sets an initial value of the estimate of the component temperature when the current control circuit restarts operation after being stopped.
  • the initial value setting unit acquires a first detected temperature and a second detected temperature detected at two locations separated from each other near the current control circuit, stores the estimated temperature of the component temperature, the first detected temperature, and the second detected temperature when the current control circuit is stopped, calculates a first estimated gain as a ratio between the temperature difference between the first detected temperature and the second detected temperature at the time of stopping and the temperature difference between the first detected temperature and the second detected temperature when operation of the current control circuit is resumed, sets a second estimated gain by calibrating the first estimated gain based on temperature data obtained by actually measuring in advance the change over time of the component temperature when the current control circuit is stopped, and sets an initial value based on the temperature difference obtained by multiplying the temperature difference between the first detected temperature at the time of stopping and the estimated temperature of the component temperature by the second estimated gain.
  • the initial value setting unit may convert the first estimated gain into the second estimated gain using a function of the first estimated gain set based on the temperature data.
  • the function may be a power function with a constant set based on the temperature data as the exponent and the first estimated gain as the base, or may be a lookup table set based on the temperature data. This allows the second estimated gain to be appropriately set based on the first estimated gain and temperature data obtained by actually measuring the change in component temperature over time in advance.
  • a power exponent smaller than 1 may be set, and if it is faster, a power exponent larger than 1 may be set. This makes it possible to appropriately set the power function that converts the first estimated gain to the second estimated gain according to the delay response characteristics of the temperature drop of the component temperature when the current control circuit is stopped.
  • the component temperature estimation unit may obtain a value corresponding to the detected temperature detected by the temperature detection circuit by passing the detected temperature through a second low-pass filter 75.
  • a second low-pass filter 75 By applying low-pass filter processing to the detected temperature detected by the temperature detection circuit in this manner, an estimate of the ambient temperature near each electronic component can be obtained. For example, by suppressing the effect of heat generated by electronic components near the temperature detection circuit, the ambient temperature near other electronic components can be accurately estimated.
  • the heat sink temperature near the electronic component can be obtained.
  • Seventh Embodiment Figures 32(a) to 32(e) are diagrams showing an example of changes in the estimated component temperatures of the choke coil La, and the power cut-off FETs QC2, QD2, QC1 and QD1 when the ECU 30 operates in a dual system drive mode in which it drives both the first system coil and the second system coil of the motor 20, and the distribution ratio of the drive currents output from the first current control circuit 40A and the second current control circuit 40B to the motor 20 is approximately equal.
  • the choke coil La is prone to becoming hot, and as shown in FIG. 32(a), the component temperature of the choke coil La is high at time t1.
  • the component temperatures of the power cutoff FETs QC1 and QC2 through which only the battery current Ibat1 flows are smaller than the heat generation amount of the choke coil La.
  • the distribution ratio of the drive current output from the first current control circuit 40A to the motor 20 from the second current control circuit 40B is approximately equal, the magnitudes of the battery currents Ibat1 and Ibat2 are approximately equal. Therefore, the difference in component temperature around time t1 between the power cut-off FET QC1 through which the battery current Ibat1 flows (FIG. 32(d)) and the power cut-off FET QD1 through which the battery current Ibat2 flows (FIG. 32(e)) is small.
  • FIGS. 32(b) and 32(c) show that the component temperature of the power cut-off FET QD2 is significantly higher than the component temperature of the power cut-off FET QC2 around time t1.
  • Fig. 33(a) is a schematic diagram of a first example of a heat dissipation path from the choke coil La.
  • the power cutoff FET QD2, temperature sensors 45B1 and 45B2, and the choke coil La are mounted on the front surface ff of the circuit board 36, and are in contact with the heat sink 37 via the thermal interface materials 38a to 38c, respectively.
  • a heat dissipation path Pth5 is assumed in which the heat of the choke coil La is dissipated to the heat sink 37 through the thermal interface material 38c
  • a heat dissipation path Pth6 is assumed in which the heat of the choke coil La is dissipated to the heat sink 37 through the circuit board 36, the power cut-off FET QD2, and the thermal interface material 38a. For this reason, it is considered that the heat propagating from the choke coil La through the heat dissipation path Pth6 causes an increase in the component temperature of the power cut-off FET QD2.
  • Fig. 33(b) is a schematic diagram of a second example of a heat dissipation path from the choke coil La.
  • the power cutoff FET QD2 and the temperature sensors 45B1 and 45B2 are mounted on the front surface ff of the circuit board 36 and are in contact with the heat sink 37 via the thermal interface materials 38a and 38b, respectively.
  • the choke coil La is electrically connected to the circuit board 36 by a connecting wire W and is in contact with the heat sink 37 via the thermal interface material 38c.
  • a heat dissipation path Pth5 is assumed in which the heat of the choke coil La is dissipated to the heat sink 37 through the thermal interface material 38c
  • a heat dissipation path Pth7 is assumed in which the heat of the choke coil La is dissipated to the heat sink 37 through the connection wiring W, the circuit board 36, the power cut-off FET QD2, and the thermal interface material 38a.
  • Fig. 33(c) is a schematic diagram of a third example of a heat dissipation path from the choke coil La.
  • the power cutoff FET QD2 and the temperature sensors 45B1 and 45B2 are mounted on the front surface ff of the circuit board 36 and are in contact with the heat sink 37 via the thermal interface materials 38a and 38b, respectively.
  • the choke coil La is mounted on the back surface fr of the circuit board 36 and is thermally connected to the heat sink 37 via a via penetrating the circuit board 36 and the thermal interface material 38c.
  • a heat dissipation path Pth8 is assumed in which the heat of the choke coil La is dissipated to the heat sink 37 through the vias and the thermal interface material 38c
  • a heat dissipation path Pth9 is assumed in which the heat of the choke coil La is dissipated to the heat sink 37 through the circuit board 36, the power cut-off FET QD2, and the thermal interface material 38a.
  • the power-off FET QD2 when the power-off FET QD2 is arranged close to the choke coil La that is prone to high temperatures, the power-off FET QD2 may be affected by the high temperature of the choke coil La. As a result, the actual component temperature of the power-off FET QD2 may be higher than the value estimated by the power-off FET temperature estimation unit 61e2, and the estimation accuracy of the component temperature may be reduced.
  • an electronic component that is prone to high temperatures may be referred to as a "first electronic component”
  • an electronic component that is prone to be affected by the component temperature of the first electronic component may be referred to as a "second electronic component.”
  • the choke coil La is an example of a "first electronic component”
  • the power-off FET QD2 is an example of a "second electronic component.”
  • the component temperatures of the high-side FETs Q1, Q3, and Q5, the low-side FETs Q2, Q4, and Q6, the shunt resistors of the current detection circuits 39A2, 39B2, and 39C2, the phase interruption FETs QB1, QB2, and QB3, the power interruption FETs QD1, QD2, and the electrolytic capacitors CB1 and CB2 of the second power conversion circuit 42B that constitute the current control circuit that controls the current that drives the second system coils will also be designated by the same symbols as the component temperatures of the electronic components that constitute the current control circuit that controls the current that
  • the second component temperature of the second electronic component is estimated based on the first component temperature of the first electronic component in addition to the power loss W of the second electronic component and the detection signal SdB of the temperature of the ECU 30 output by the temperature detection circuit 45B.
  • the component temperature Tee2 of the power interruption FET QD2 is estimated based on the power loss W of the power interruption FET QD2, the detection signal SdB, and the component temperature Teg of the choke coil La.
  • Fig. 34(a) is a block diagram of a first example of the functional configuration of the power cutoff FET temperature estimator 61e2 provided in the first reduction coefficient setting unit 60 of the control arithmetic device 31b of the seventh embodiment.
  • the power cutoff FET temperature estimator 61e2 receives the detection values I2ad, I2bd, and I2cd of the A-phase current, B-phase current, and C-phase current detected by the current detection circuits 39A2, 39B2, and 39C2, respectively, the detection signal SdB of the temperature of the ECU 30 detected by the temperature detection circuit 45B, and the estimated value of the component temperature Teg of the choke coil La estimated by the coil temperature estimator 61g.
  • the gain multiplier 73 calculates the product (G 1 ⁇ W) of the power loss W and a predetermined gain G 1 , and outputs the product to the first low-pass filter 74 .
  • the first low-pass filter 74 outputs a signal obtained by performing low-pass filtering on the product (G1 ⁇ W) to the adder 76.
  • the second low-pass filter 75 outputs a signal obtained by performing low-pass filtering on the detection signal SdB of the temperature of the ECU 30 output by the temperature detection circuit 45B to the adder 76.
  • the gain multiplication unit 81 calculates the product (G2 ⁇ Teg) of a predetermined gain G2 different from the above-mentioned gain G1 and the component temperature Teg of the choke coil La, and outputs the product to the third low-pass filter 82.
  • the third low-pass filter 82 outputs a signal obtained by performing low-pass filtering on the product (G2 ⁇ Teg) to the adder 76.
  • the adder 76 calculates the sum of the output of the first low-pass filter 74, the output of the second low-pass filter 75, and the output of the third low-pass filter 82 as the component temperature Tee2 of the power cut-off FET QD2.
  • the choke coil La is exemplified as the "first electronic component”
  • the power cutoff FET QD2 is exemplified as the "second electronic component”
  • This embodiment can be widely applied to a combination of an electronic component that is prone to heat generation among multiple electronic components included in a current control circuit and other components arranged in the vicinity of this electronic component.
  • FIG. 34B is a block diagram of a second example of the functional configuration of a power cut-off FET temperature estimator 61e2 provided in the first reduction coefficient setting unit 60 of the control and arithmetic device 31b according to the seventh embodiment.
  • the operating states (operating modes) of the current control circuit include an operating state in which the electronic components included in the current control circuit tend to heat up (i.e., tend to become hot) and an operating state in which the heat generation is gentle.
  • the operating state in which the electronic components tend to heat up i.e., tend to become hot
  • the operating state in which the heat generation is gentle is referred to as the "second state.”
  • the first state may be a state in which the time average of the heat generation amount of the electronic component or the time average of the current flowing through the electronic component is equal to or greater than a threshold
  • the second state may be a state in which the time average of the heat generation amount of the electronic component or the time average of the current flowing through the electronic component is less than a threshold
  • the second state may be a state in which the battery current Ibat or its time average is less than a threshold.
  • the switch 83 determines whether the operating state of the current control circuit is in the first state or the second state.
  • the switch 83 may determine that the operating state of the current control circuit is in a first state when the battery current Ibat or its time average is greater than or equal to a threshold value, and may determine that the operating state of the current control circuit is in a second state when the battery current Ibat or its time average is less than the threshold value.
  • the first state may be determined when the rotation speed of the motor shaft of the motor 20 is equal to or higher than a threshold
  • the second state may be determined when the rotation speed is less than the threshold.
  • a state in which the current of any one specific phase of the multi-phase motor continues to be higher than the currents of the other phases and the rotation of the motor shaft has stopped may be determined as the second state, and a state in which the motor shaft is rotating may be determined as the first state.
  • the switch 83 When the operating state of the current control circuit is the first state, the switch 83 outputs the output of the third low-pass filter 82 to the adder 76.
  • the adder 76 calculates the sum of the output of the first low-pass filter 74, the output of the second low-pass filter 75, and the output of the third low-pass filter 82 as the component temperature Tee2 of the power cut-off FET QD2.
  • the switch 83 outputs a value "0" to the adder 76.
  • the adder 76 calculates the sum of the output of the first low-pass filter 74 and the output of the second low-pass filter 75 as the component temperature Tee2 of the power cut-off FET QD2. That is, the component temperature Tee2 of the power cut-off FET Q2 is estimated without being based on the component temperature Teg of the choke coil La.
  • a current control device includes a current control circuit including a plurality of electronic components, a temperature detection circuit having a temperature detection element arranged near the current control circuit, a current detection unit that detects or estimates a current value flowing through each of the plurality of electronic components, a component temperature estimation unit that estimates a component temperature, which is the temperature of the electronic component, for each of the plurality of electronic components based on the current value detected or estimated by the current detection unit and the detected temperature detected by the temperature detection circuit, a reduction coefficient setting unit that sets a plurality of different reduction coefficients for each of a plurality of different component temperatures included in the component temperatures estimated for each of the plurality of electronic components, a selection unit that selects one of the plurality of reduction coefficients, and a current limiting unit that limits the output current output from the current control circuit to a load based on the selected reduction coefficient.
  • the multiple electronic components include at least a first electronic component and a second electronic component
  • the component temperature estimation unit estimates a first component temperature, which is the component temperature of the first electronic component, based on the current value detected or estimated by the current detection unit and the detection temperature detected by the temperature detection circuit, and estimates a second component temperature, which is the component temperature of the second electronic component, based on the current value detected or estimated by the current detection unit, the detection temperature detected by the temperature detection circuit, and the first component temperature.
  • the first electronic component and the second electronic component may be components arranged in close proximity to each other.
  • the component temperature estimation unit may estimate a first loss power, which is a power loss generated in a first electronic component, and a second loss power, which is a power loss generated in a second electronic component, estimate a first component temperature based on the sum of a value obtained by low-pass filtering the product of the first loss power and a predetermined gain and a value obtained by low-pass filtering the detected temperature detected by the temperature detection circuit, and estimate a second component temperature based on the sum of a value obtained by low-pass filtering the product of the second loss power and a predetermined gain, a value obtained by low-pass filtering the detected temperature detected by the temperature detection circuit, and a value obtained by low-pass filtering the product of the first component temperature and the predetermined gain.
  • the component temperature can be estimated with high accuracy by estimating the component temperature based on the value obtained by low-pass filtering the power loss.
  • an estimate of the ambient temperature near each electronic component can be obtained by applying low-pass filtering to the temperature detected by the temperature detection circuit. If the electronic component is thermally connected to a heat sink, the heat sink temperature near the electronic component can be obtained.
  • the effect of the propagation of heat from the first electronic component on the second component temperature can be estimated with high accuracy by estimating the component temperature based on the value obtained by low-pass filtering the first component temperature.
  • the component temperature estimation unit may estimate the second component temperature based on the first component temperature when the current control device is in the first state, and may estimate the second component temperature not based on the first component temperature when the current control device is in the second state. This makes it possible to switch whether or not to reflect the first component temperature in the estimation of the second component temperature depending on the operating state of the current control device.
  • the first state may be a state in which the heat amount of the first electronic component is equal to or greater than a threshold
  • the second state may be a state in which the heat amount of the first electronic component is less than the threshold.
  • the first state may be a state in which a power supply current flowing from a DC power supply that supplies DC power to the current control circuit is equal to or greater than a threshold
  • the second state may be a state in which the power supply current is less than the threshold.
  • Fig. 35 is a configuration diagram showing an overview of a first modified example of the ECU 30.
  • the electric power steering device may separately include, as the battery 13, a first battery that supplies power to the first power conversion circuit 42A via a first power wiring PWa and a second battery that supplies power to the second power conversion circuit 42B via a second power wiring PWb.
  • the positive power supply line Lpa of the first power wiring PWa is connected to the control arithmetic device 31a via a noise filter circuit formed by a choke coil La and ceramic capacitors Ca1 and Ca2, and is also connected to a first power supply cut-off circuit 44A.
  • One end of the choke coil La is connected to the positive power supply line Lpa and one end of the ceramic capacitor Ca1, the other end of the choke coil La is connected to one end of the ceramic capacitor Ca2 and the control and arithmetic device 31a, and the other ends of the ceramic capacitors Ca1 and Ca2 are grounded.
  • the negative line of the first power wiring PWa is connected to the ground line of the ECU 30.
  • the positive power supply line Lpb of the second power wiring PWb is connected to the control arithmetic device 31b via a noise filter circuit formed by a choke coil Lb and ceramic capacitors Cb1 and Cb2, and is also connected to a second power supply cut-off circuit 44B.
  • One end of the choke coil Lb is connected to the positive power supply line Lpb and one end of the ceramic capacitor Cb1, the other end of the choke coil Lb is connected to one end of the ceramic capacitor Cb2 and the control arithmetic device 31b, and the other ends of the ceramic capacitors Cb1 and Cb2 are grounded.
  • the coil temperature Teg of the choke coil Lb instead of the choke coil La is estimated to set the coil reduction coefficient Kg.
  • a battery derating coefficient K4 is set based on a battery voltage Vbat2 which is the voltage between the output terminals of the second battery.
  • the temperature detectors 46A and 46B may be provided in the control and arithmetic devices 31a and 31b.
  • a temperature detector other than the temperature detection circuits 45A and 45B may be provided in another portion of the ECU 30. The same applies to the second modified example of the ECU 30 in FIG.
  • FIG. 36 is a configuration diagram showing an overview of a second modified example of the ECU 30.
  • the motor 20 is driven by a single inverter.
  • the first motor current cut-off circuit 33A and the second motor current cut-off circuit 33B the first gate drive circuit 41A and the second gate drive circuit 41B, the first power conversion circuit 42A and the second power conversion circuit 42B, the first power supply cut-off circuit 44A and the second power supply cut-off circuit 44B, and the temperature detection circuits 45A and 45B included in the configuration shown in FIG. 2, only the first motor current cut-off circuit 33A, the first gate drive circuit 41A, the first power conversion circuit 42A, the first power supply cut-off circuit 44A, and the temperature detection circuit 45A are provided.
  • a steering wheel 1 is connected to one universal joint 4a of an intermediate shaft via a steering shaft 2.
  • An input shaft 4c of a torsion bar (not shown) is connected to the other universal joint 4b.
  • the pinion rack mechanism 5 includes a pinion gear (pinion) 5a, a rack bar (rack) 5b, and a pinion shaft 5c.
  • the input shaft 4c and the pinion rack mechanism 5 are connected by a torsion bar (not shown) that twists due to a difference in rotation angle between the input shaft 4c and the pinion rack mechanism 5.
  • the torque sensor 10 electromagnetically measures the torsion angle of the torsion bar as the steering torque Th of the steering wheel 1.
  • a motor 20 that assists the steering force of the steering wheel 1 is connected to the pinion shaft 5 c via a reduction gear 3 , and a rotation angle sensor 23 a calculates rotation angle information of the motor rotation shaft of the motor 20 .
  • FIG. 38 shows a configuration example in which the current control device of the present invention is applied to a rack-assist type electric power steering device.
  • a spiral groove (not shown) is formed on the outer circumferential surface of the rack bar 5b, and a similar lead spiral groove (not shown) is also formed on the inner circumferential surface of the nut 91.
  • a ball screw is formed by arranging multiple rolling elements in the rolling path formed by these spiral grooves.
  • a belt 94 is wound around a drive pulley 92 connected to a rotating shaft 20a of a motor 20 that assists the steering force of the steering wheel 1, and a driven pulley 93 connected to a nut 91, and the rotational motion of the rotating shaft 20a is converted into linear motion of the rack bar 5b.
  • the rotation angle sensor 23a calculates rotation angle information of the motor rotating shaft of the motor 20.
  • Fig. 39 shows a configuration example in which the current control device of the present invention is applied to a dual pinion assist type electric power steering device.
  • the dual pinion assist type electric power steering device has a second pinion shaft 95 and a second pinion gear 96 in addition to the pinion shaft 5c and the pinion gear 5a, and the rack bar 5b has first rack teeth (not shown) that mesh with the pinion gear 5a and second rack teeth (not shown) that mesh with the second pinion gear 96.
  • a motor 20 that assists the steering force of the steering wheel 1 is connected to the second pinion shaft 95 via a reduction gear 3 , and a rotation angle sensor 23 a calculates rotation angle information of the motor rotation shaft of the motor 20 .
  • Each of the first low-pass filter 74 and the second low-pass filter 75 may be replaced with a second-order lag filter.
  • Coil temperature estimation unit 62a, 62b, 62c, 62d, 62e, 62f, 64... Selector, 63a, 63a1, 63a2, 63a3... High-side FET reduction coefficient setting unit, 63b, 63b1, 63b2, 63b3... Low-side FET reduction coefficient setting unit, 63c, 63c1, 63c2, 63c3...
  • Shunt resistance reduction coefficient setting unit 63d, 63d1, 63d2, 63d 3...phase interruption FET reduction coefficient setting unit, 63e, 63e1, 63e2...power interruption FET reduction coefficient setting unit, 63f, 63f1, 63f2...capacitor reduction coefficient setting unit, 63g...coil reduction coefficient setting unit, 70...second reduction coefficient setting unit, 71...third reduction coefficient setting unit, 72...loss power calculation unit, 73, 73a, 73b...gain multiplication unit, 74, 74a, 74b, 74c, 74d...first low-pass filter, 75...second low-pass filter , 76...adder, 78...initial value setting section, 79...subtractor, 81...gain multiplication section, 82...third low-pass filter, 83...switch, 91...nut, 92...driving pulley, 93...driven pulley, 94...belt, 95...second pinion shaft, 96...second pinion gear,

Landscapes

  • Power Steering Mechanism (AREA)

Abstract

電流制御装置は、電流制御回路に含まれる複数の電子部品の各々に流れる電流値及び電流制御回路付近に配置された温度検出素子で検出した検出温度に基づいて、電子部品の温度である部品温度を複数の電子部品毎に推定する部品温度推定部(61a1~61g)と、複数の電子部品毎に推定された部品温度に含まれる複数の異なる部品温度に対して複数の異なる低減係数をそれぞれ設定する低減係数設定部(63a~63g)と、複数の電子部品毎の低減係数のいずれか1つを選択する選択部(64)と、選択された低減係数に基づいて電流制御回路から負荷に出力される出力電流を制限する電流制限部(51)を備える。

Description

電流制御装置、モータ制御装置及び電動パワーステアリング装置
 本発明は、電流制御装置、モータ制御装置及び電動パワーステアリング装置に関する。
 下記特許文献1には、電動パワーステアリング装置における操舵補助力を発生させるモータを駆動するモータ駆動回路の温度を検出し、検出された温度が閾値以上である場合には、モータの駆動電流を制限する技術が記載されている。
特開2006-341795号公報
 しかしながら、モータのような負荷を駆動する駆動電流の制限を開始する部品温度の閾値を、最も温度上昇量の大きい部品に合わせて設定すると、安全のために閾値を小さな値に設定する必要が生じる。この結果、過度に早期に駆動電流が制限されることがある。
 本発明は、上記課題に着目してなされたものであり、負荷を駆動する駆動電流を制御する電流制御回路の過熱保護において、電流制御回路に含まれている複数の電子部品のうち熱破損し易い部品の過熱を抑制しつつ、駆動電流の過度な制限を抑制することを目的とする。
 上記目的を達成するために、本発明の一態様による電流制御装置は、複数の電子部品を含む電流制御回路と、電流制御回路の付近に配置された温度検出素子を有する温度検出回路と、複数の電子部品の各々に流れる電流値を検出又は推定する電流検出部と、電流検出部が検出又は推定した電流値と、温度検出回路が検出した検出温度と、に基づいて、電子部品の温度である部品温度を複数の電子部品毎に推定する部品温度推定部と、複数の電子部品毎に推定された部品温度に含まれる複数の異なる部品温度に対して複数の異なる低減係数をそれぞれ設定する低減係数設定部と、複数の低減係数のいずれか1つを選択する選択部と、選択された低減係数に基づいて電流制御回路から負荷に出力される出力電流を制限する電流制限部と、を備える。
 本発明の他の一態様によるモータ制御装置は、上記の電流制御装置により、負荷として電動モータに供給する電流を制御する。
 本発明のさらなる他の一態様による電動パワーステアリング装置は、上記のモータ制御装置と、モータ制御装置により制御される電動モータと、を備え、電動モータによって車両の操舵系に操舵補助力を付与する。
 本発明によれば、負荷を駆動する駆動電流を制御する電流制御回路の過熱保護において、電流制御回路に含まれている複数の電子部品のうち熱破損し易い部品の過熱を抑制しつつ、駆動電流の過度な制限を抑制できる。
実施形態の電動パワーステアリング装置の一例の概要を示す構成図である。 実施形態の電子制御ユニット(ECU:Electronic Control Unit)の一例の概要を示す構成図である。 温度検出回路の一例の回路図である。 電力変換回路が発生する熱を放出する放熱構造の模式図である。 制御演算装置の機能構成の一例のブロック図である。 第1実施形態の第1低減係数設定部の機能構成の一例のブロック図である。 ハイサイドFET温度推定部の機能構成の一例のブロック図である。 ハイサイドFET低減係数の特性マップの一例の模式図である。 (a)~(c)は、部品低減係数の設定動作の一例の模式図である。 バッテリ低減係数の特性マップの一例の模式図である。 制御演算装置における処理の一例のフローチャートである。 第2ローパスフィルタの効果を説明するための模式図である。 第2実施形態の第1低減係数設定部の機能構成の一例のブロック図である。 両系統駆動モードと片系統駆動モードの各々における部品温度と温度センサの温度の傾向を調べるために特定の大きさの電流を流した場合のこれらの温度を示すグラフである。 両系統駆動モードと片系統駆動モードの各々における部品温度と温度センサの温度との間の差分の傾向を調べるために特定の大きさの電流を流した場合のこれらの温度の差分を示すグラフである。 (a)は換算ゲインの設定例を示す図であり、(b)は第1カットオフ周波数の設定例を示す図である。 (a)~(c)は第1電流制御回路と第2電流制御回路との間の出力電流の配分比率と換算ゲインと第1カットオフ周波数の間の関係を示す模式図である。 第4実施形態のハイサイドFET温度推定部の機能構成の第1例のブロック図である。 (a)及び(b)は、それぞれ第1実施形態と第4実施形態における温度推定結果の模式図であり、(c)及び(d)は、それぞれ第1実施形態と第4実施形態における推定誤差の模式図である。 (a)及び(b)は、電子部品からヒートシンクまでの放熱経路の模式図であり、(c)は(a)及び(b)の放熱経路を模式的に表現した等価回路図である。 第4実施形態のハイサイドFET温度推定部の機能構成の第2例のブロック図である。 第5実施形態のコンデンサ温度推定部の機能構成の第1例のブロック図である。 (a)及び(b)は、それぞれ第1実施形態と第5実施形態における温度推定結果の模式図であり、(c)及び(d)は、それぞれ第1実施形態と第5実施形態における推定誤差の模式図である。 (a)~(i)は、三相のFETをそれぞれ特定のデューティ比で駆動した場合における部品温度の推定結果の傾向を表すイメージ図である。 (a)は、電子部品からヒートシンクまでの放熱経路の模式図であり、(b)は(a)の放熱経路を模式的に表現した等価回路図であり、(c)は第5実施形態のコンデンサ温度推定部の機能構成の第2例のブロック図である。 (a)及び(b)は、電流制御回路に含まれる電子部品の部品温度を推定する部品温度推定部の第1変形例及び第2変形例のブロック図である。 第6実施形態の電子制御ユニットの一例の概要を示す構成図である。 第6実施形態のハイサイドFET温度推定部の機能構成の一例のブロック図である。 (a)~(d)は推定対象の部品温度の遅れ応答が第2検出温度の遅れ応答より遅い場合に、第1推定ゲインGe1に基づく部品温度の推定値に生じる誤差を説明するための模式図である。 (a)は第2推定ゲインGe2の一例の模式図であり、(b)は第2推定ゲインGe2に基づく部品温度の推定値の模式図である。 (a)~(c)は推定対象の部品温度の遅れ応答が第2検出温度の遅れ応答より速い場合に、第1推定ゲインGe1に基づく部品温度の推定値に生じる誤差を説明するための模式図であり、(d)は第2推定ゲインGe2の一例の模式図であり、(e)は第2推定ゲインGe2に基づく部品温度の推定値の模式図である。 (a)はチョークコイルLaの部品温度の想定値の変化の一例を示す図であり、(b)は電源遮断FETQC2の部品温度の想定値の変化の一例を示す図であり、(c)は電源遮断FETQD2の部品温度の想定値の変化の一例を示す図であり、(d)は電源遮断FETQC1の部品温度の想定値の変化の一例を示す図であり、(e)は電源遮断FETQD1の部品温度の想定値の変化の一例を示す図である。 (a)~(c)はチョークコイルからの放熱経路の第1例~第3例の模式図である。 (a)及び(b)はそれぞれ第7実施形態の電源遮断FET温度推定部の機能構成の第1例及び第2例のブロック図である。 電子制御ユニットの第1変形例の概要を示す構成図である。 電子制御ユニットの第2変形例の概要を示す構成図である。 電動パワーステアリング装置の第1変形例の概要を示す構成図である。 電動パワーステアリング装置の第2変形例の概要を示す構成図である。 電動パワーステアリング装置の第3変形例の概要を示す構成図である。
 本発明の実施形態を、図面を参照しながら詳細に説明する。なお、以下に示す本発明の実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の構成、配置等を下記のものに特定するものではない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
 また、以下の説明では、電動パワーステアリングの操舵補助力を発生する電動モータの駆動電流を供給する電流制御装置に本発明を適用する場合について記載するが、本発明は、電動パワーステアリング装置やモータへの適用に限定されるものではなく、さまざまな用途に広く適用可能である。例えば、ロボットの間接を駆動するアクチュエータの駆動電流を供給する電流制御装置に本発明を適用してもよく、モータ以外の電気的デバイス(例えば発光ダイオード等、又はプリドライバもしくはマイコン等のIC)の駆動電流を供給する電流制御装置に本発明を適用してもよい。
 (第1実施形態)
 (構成)
 図1は、実施形態の電動パワーステアリング(EPS:Electric Power Steering)装置の一例の概要を示す構成図である。ステアリングホイール(操向ハンドル)1の操舵軸(ステアリングシャフト、ハンドル軸)2は、減速機構を構成する減速ギア(ウォームギア)3、ユニバーサルジョイント4a及び4b、ピニオンラック機構5、タイロッド6a、6bを経て、更にハブユニット7a、7bを介して操向車輪8L、8Rに連結されている。
 ピニオンラック機構5は、ユニバーサルジョイント4bから操舵力が伝達されるピニオンシャフトに連結されたピニオン5aと、このピニオン5aに噛合するラック5bとを有し、ピニオン5aに伝達された回転運動をラック5bで車幅方向の直進運動に変換する。
 操舵軸2には操舵トルクThを検出するトルクセンサ10が設けられている。また、操舵軸2には、ステアリングホイール1の操舵角θhを検出する操舵角センサ14が設けられている。
 また、ステアリングホイール1の操舵力を補助するモータ20は、減速ギア3を介して操舵軸2に連結されている。モータ20は、例えば多相モータであってよい。以下の説明では、同じモータハウジング内に第1系統コイルと第2系統コイルが巻き回されて2つの系統のコイルにより共通のロータを回転させる2重巻線を有する三相モータの例について説明するが、モータ20は、2重巻線モータ以外のモータであってもよく、モータ20の相数は3相でなくてもよい。ステアリングホイール1の操舵力を補助する複数のモータ20を同一の操舵軸2に連結してもよい。
 電動パワーステアリング装置を制御する電子制御ユニット(ECU:Electronic Control Unit)30には、バッテリ13から電力が供給されるとともに、イグニションスイッチ11を経てイグニションキー信号が入力される。
 ECU30は、トルクセンサ10で検出された操舵トルクThと、車速センサ12で検出された車速Vhと、操舵角センサ14で検出された操舵角θhに基づいてアシスト制御指令の電流指令値の演算を行い、電流指令値に補償等を施した電圧制御指令値によってモータ20に供給する電流(第1系統コイルのA相電流I1a、B相電流I1b、C相電流I1cと、第2系統コイルのA相電流I2a、B相電流I2b、C相電流I2c)を制御する。ECU30は、特許請求の範囲に記載の「電流制御装置」及び「モータ制御装置」の一例である。
 なお、操舵角センサ14は必須のものではなく、モータ20の回転軸の回転角度を検出する回転角センサ23aから得られるモータ回転角θmと減速ギア3のギア比との積に、トルクセンサ10のトーションバーの捩れ角を加えて操舵角θhを算出してもよい。回転角センサ23aには、例えば、モータの回転位置を検出するレゾルバや、モータ20の回転軸に取り付けられた磁石の磁界を検出する磁気センサが利用できる。また、操舵角θhに代えて、操向車輪8L、8Rの転舵角を用いてもよい。例えばラック5bの変位量を検出することにより転舵角を検出してもよい。
 ECU30は、例えば、プロセッサと、記憶装置等の周辺部品とを含むコンピュータを含む。プロセッサは、例えばCPU(Central Processing Unit)、やMPU(Micro-Processing Unit)であってよい。
 記憶装置は、半導体記憶装置、磁気記憶装置及び光学記憶装置のいずれかを備えてよい。記憶装置は、レジスタ、キャッシュメモリ、主記憶装置として使用されるROM(Read Only Memory)及びRAM(Random Access Memory)等のメモリを含んでよい。
 以下に説明するECU30の機能は、例えばECU30のプロセッサが、記憶装置に格納されたコンピュータプログラムを実行することにより実現される。
 なお、ECU30を、以下に説明する各情報処理を実行するための専用のハードウエアにより形成してもよい。
 例えば、ECU30は、汎用の半導体集積回路中に設定される機能的な論理回路を含んでいてもよい。例えばECU30はフィールド・プログラマブル・ゲート・アレイ(FPGA:Field-Programmable Gate Array)等のプログラマブル・ロジック・デバイス(PLD:Programmable Logic Device)等を有していてもよい。
 図2は、実施形態のECU30の一例の概要を示す構成図である。ECU30は、モータ回転角検出回路23と、制御演算装置31a及び31bと、第1モータ電流遮断回路33A及び第2モータ電流遮断回路33Bと、第1ゲート駆動回路41A及び第2ゲート駆動回路41Bと、第1電力変換回路42A及び第2電力変換回路42Bと、第1電源遮断回路44A及び第2電源遮断回路44Bと、温度検出回路45A及び45Bを備える。
 ECU30には、コネクタCNTを介してバッテリ13からの電力を伝送する電力配線PWaが接続される。電力配線PWaの正極側電源ラインLpaは、チョークコイルLaとセラミックコンデンサCa1及びCa2により形成されたEMC(Electromagnetic Compatibility)フィルタ等のノイズフィルタ回路を経由した後に分岐点Pbにて分岐する。分岐点Pbにて分岐した正極側電源ラインLpaの一方は、制御演算装置31aと第1電源遮断回路44Aに接続され、他方は制御演算装置31bと第2電源遮断回路44Bに接続される。
 チョークコイルLaの一端が正極側電源ラインLpaとセラミックコンデンサCa1の一端とに接続され、チョークコイルLaの他端が、セラミックコンデンサCa2の一端と分岐点Pbとに接続され、セラミックコンデンサCa1及びCa2の他端は接地されている。一方で、電力配線PWaの負極側ラインは、ECU30の接地線に接続される。
 電圧検出回路34Aは、第1電源遮断回路44Aから第1電力変換回路42Aへ供給される電源電圧VRAを検出し、制御演算装置31aに出力する。電圧検出回路34Bは、第2電源遮断回路44Bから第2電力変換回路42Bへ供給される電源電圧VRBを検出し、制御演算装置31bに出力する。
 制御演算装置31a及び31bには、コネクタCNTを介してトルクセンサ10で検出された操舵トルクThと、車速センサ12で検出された車速Vhと、操舵角センサ14で検出された操舵角θhの信号が伝送される。
 制御演算装置31aは、少なくとも操舵トルクThに基づいて、モータ20の駆動電流の制御目標値である電流指令値を演算し、電流指令値に補償等を施して得られる電圧制御指令値V1a、V1b、V1cを、第1ゲート駆動回路41Aに出力する。電圧制御指令値V1a、V1b、V1cは、それぞれ第1系統コイルのA相電圧制御指令値、B相電圧制御指令値、C相電圧制御指令値である。
 制御演算装置31bは、少なくとも操舵トルクThに基づいて、モータ20の駆動電流の制御目標値である電流指令値を演算し、電流指令値に補償等を施して得られる電圧制御指令値V2a、V2b、V2cを、第2ゲート駆動回路41Bに出力する。電圧制御指令値V2a、V2b、V2cは、それぞれ第2系統コイルのA相電圧制御指令値、B相電圧制御指令値、C相電圧制御指令値である。
 なお、制御演算装置31aと制御演算装置31bとを単一の制御演算装置に統合してもよい。
 第1電源遮断回路44Aは、2つの電源遮断電界効果トランジスタ(FET:Field Effect Transistor)QC1及びQC2がソース同士を接続して寄生ダイオードが逆向きとなる直列回路構成を有し、正極側電源ラインLpaと第1電力変換回路42Aとの間を接続又は遮断する。電源遮断FETQC1のドレインが正極側電源ラインLpaに接続され、電源遮断FETQC2のドレインが第1電力変換回路42AのハイサイドFETQ1、Q3及びQ5のドレインに接続されている。制御演算装置31aは、電源遮断FETQC1及びQC2の通電と遮断とをそれぞれ制御する制御信号SsA及びSpAを第1ゲート駆動回路41Aに出力する。第1ゲート駆動回路41Aは、制御信号SsA及びSpAに応じて電源遮断FETQC1及びQC2のゲート信号をそれぞれ出力して、電源遮断FETQC1及びQC2のオンオフを制御する。なお、電源遮断FETQC2は、直流電源であるバッテリ13の極性を誤って反対に接続した場合の故障を防止するために、直流電源とインバータとの間に接続されてインバータ側から直流電源側へ流れる電流を阻止する逆接続保護電界効果トランジスタとして機能する。
 また、第2電源遮断回路44Bは、2つの電源遮断FETQD1及びQD2がソース同士を接続して寄生ダイオードが逆向きとなる直列回路構成を有し、正極側電源ラインLpaと第2電力変換回路42Bとの間を接続又は遮断する。電源遮断FETQD2も、逆接続保護電界効果トランジスタとして機能する。電源遮断FETQD1のドレインは正極側電源ラインLpaに接続され、電源遮断FETQD2のドレインが第2電力変換回路42BのハイサイドFETQ1、Q3及びQ5のドレインに接続されている。制御演算装置31bは、電源遮断FETQD1及びQD2の通電と遮断とをそれぞれ制御する制御信号SsB及びSpBを第2ゲート駆動回路41Bに出力する。第2ゲート駆動回路41Bは、制御信号SsB及びSpBに応じて電源遮断FETQD1及びQD2のゲート信号をそれぞれ出力して、電源遮断FETQD1及びQD2のオンオフを制御する。
 第1ゲート駆動回路41Aは、制御演算装置31aから電圧制御指令値V1a、V1b、V1cが入力されると、これらの電圧制御指令値V1a、V1b、V1cと三角波のキャリア信号に基づいてパルス幅変調(PWM)した6つのゲート信号を形成する。そして、これらゲート信号を第1電力変換回路42Aに出力する。
 第2ゲート駆動回路41Bは、制御演算装置31bから電圧制御指令値V2a、V2b、V2cが入力されると、これらの電圧制御指令値V2a、V2b、V2cと三角波のキャリア信号に基づいてパルス幅変調した6つのゲート信号を形成する。そして、これらゲート信号を第2電力変換回路42Bに出力する。
 第1電力変換回路42Aは、スイッチング素子であるFETにより構成された3つのスイッチングアームSWAa、SWAb及びSWAcを有するインバータと、電解コンデンサCA1及びCA2とを備える。
 スイッチングアームSWAa、SWAb及びSWAcは互いに並列に接続されている。A相のスイッチングアームSWAaは、直列接続されたハイサイドFETQ1及びローサイドFETQ2を備え、B相のスイッチングアームSWAbは、直列接続されたハイサイドFETQ3及びローサイドFETQ4を備え、C相のスイッチングアームSWAcは、直列接続されたハイサイドFETQ5及びローサイドFETQ6を備える。
 各FETQ1~Q6のゲートに第1ゲート駆動回路41Aから出力されるゲート信号が入力され、このゲート信号により、各スイッチングアームSWAa、SWAb及びSWAcのFET間の接続点からA相電流I1a、B相電流I1b、C相電流I1cが第1モータ電流遮断回路33Aを介してモータ20の第1系統コイルのA相巻線、B相巻線及びC相巻線に通電される。
 電解コンデンサCA1及びCA2は、第1電力変換回路42Aに対するノイズ除去機能及び電力供給補助機能を備えている。電解コンデンサCA1及びCA2は、例えば導電性高分子と電解液を融合した電解質が採用されたハイブリッドコンデンサであってよい。
 第2電力変換回路42Bは、スイッチング素子であるFETにより構成された3つのスイッチングアームSWBa、SWBb及びSWBcを有するインバータと、電解コンデンサCB1及びCB2とを備える。
 スイッチングアームSWBa、SWBb及びSWBcは互いに並列に接続されている。A相のスイッチングアームSWBaは、直列接続されたハイサイドFETQ1及びローサイドFETQ2を備え、B相のスイッチングアームSWBbは、直列接続されたハイサイドFETQ3及びローサイドFETQ4を備え、C相のスイッチングアームSWBcは、直列接続されたハイサイドFETQ5及びローサイドFETQ6を備える。
 各FETQ1~Q6のゲートに第2ゲート駆動回路41Bから出力されるゲート信号が入力され、このゲート信号により、各スイッチングアームSWBa、SWBb及びSWBcのFET間の接続点からA相電流I2a、B相電流I2b、C相電流I2cが第2モータ電流遮断回路33Bを介してモータ20の第2系統コイルのA相巻線、B相巻線及びC相巻線に通電される。
 電解コンデンサCB1及びCB2は、第2電力変換回路42Bに対するノイズ除去機能及び電力供給補助機能を備えている。電解コンデンサCB1及びCB2は、例えばハイブリッドコンデンサであってよい。
 なお、第1電力変換回路42Aと第2電力変換回路42Bは、ステアリングホイール1の操舵を補助する操舵補助力をそれぞれ発生する2つの異なるモータに三相電流を供給する電力変換回路であってもよい。例えばこれら2つの異なるモータは、減速ギアを介して同一の操舵軸2に連結されていてもよい。
 第1電力変換回路42AのスイッチングアームSWAa、SWAb及びSWAcの下側アームを形成するローサイドFETQ2、Q4及びQ6の各ソース側には、電流検出回路39A1、39B1及び39C1が設けられる。電流検出回路39A1、39B1及び39C1は、それぞれスイッチングアームSWAa、SWAb及びSWAcの下流側電流が流れるシャント抵抗を備える。電流検出回路39A1、39B1及び39C1は、シャント抵抗における電圧降下に基づいて第1系統コイルのA相電流、B相電流、C相電流を検出し、その検出値I1ad、I1bd、I1cdを出力する。
 第2電力変換回路42BのスイッチングアームSWBa、SWBb及びSWBcの下側アームを形成するローサイドFETQ2、Q4及びQ6の各ソース側には、電流検出回路39A2、39B2及び39C2が設けられる。電流検出回路39A2、39B2及び39C2は、それぞれスイッチングアームSWBa、SWBb及びSWBcの下流側電流が流れるシャント抵抗を備える。電流検出回路39A2、39B2及び39C2は、シャント抵抗における電圧降下に基づいて第2系統コイルのA相電流、B相電流、C相電流を検出し、その検出値I2ad、I2bd、I2cdを出力する。
 第1モータ電流遮断回路33Aは、モータの相電流を遮断するための3つの相遮断FETQA1、QA2及びQA3を有する。相遮断FETQA1のソースが第1電力変換回路42AのスイッチングアームSWAaのFETQ1及びQ2の接続点に接続され、ドレインがモータ20の第1系統コイルのA相巻線に接続されている。相遮断FETQA2のソースがスイッチングアームSWAbのFETQ3及びQ4の接続点に接続され、ドレインが第1系統コイルのB相巻線に接続されている。相遮断FETQA3のソースがスイッチングアームSWAcのFETQ5及びQ6の接続点に接続され、ドレインが第1系統コイルのC相巻線に接続されている。
 制御演算装置31aは、第1モータ電流遮断回路33Aの通電と遮断とを制御する制御信号SmAを第1ゲート駆動回路41Aに出力する。第1ゲート駆動回路41Aは、制御信号SmAに応じて相遮断FETQA1~QA3のゲート信号を出力して、第1電力変換回路42Aからモータ20へのA相電流I1a、B相電流I1b、C相電流I1cを通電又は遮断する。
 第2モータ電流遮断回路33Bは、モータの相電流を遮断するための3つの相遮断FETQB1、QB2及びQB3を有する。相遮断FETQB1のソースが第2電力変換回路42BのスイッチングアームSWBaのFETQ1及びQ2の接続点に接続され、ドレインがモータ20の第2系統コイルのA相巻線に接続されている。相遮断FETQB2のソースがスイッチングアームSWBbのFETQ3及びQ4の接続点に接続され、ドレインが第2系統コイルのB相巻線に接続されている。相遮断FETQB3のソースがスイッチングアームSWBcのFETQ5及びQ6の接続点に接続され、ドレインが第2系統コイルのC相巻線に接続されている。
 制御演算装置31bは、第2モータ電流遮断回路33Bの通電と遮断とを制御する制御信号SmBを第2ゲート駆動回路41Bに出力する。第2ゲート駆動回路41Bは、制御信号SmBに応じて相遮断FETQB1~QB3のゲート信号を出力して、第2電力変換回路42Bからモータ20へのA相電流I2a、B相電流I2b、C相電流I2cを通電又は遮断する。
 なお、ハイサイドFETQ1、Q3及びQ5、ローサイドFETQ2、Q4及びQ6、相遮断FETQA1~QA3及びQB1~QB3、電源遮断FETQC1、QC2、QD1及びQD2として、例えば、シリコンデバイスを用いてもよく、シリコンカーバイトデバイスを用いてもよい。
 モータ回転角検出回路23は、回転角センサ23aから検出値を取得し、モータ20の回転軸の回転角度であるモータ回転角θmを検出する。モータ回転角検出回路23は、モータ回転角θmを制御演算装置31a及び31bへ出力する。
 温度検出回路45Aは、第1電力変換回路42Aの付近に互いに近接して配置された2つの温度センサを備える。温度検出回路45Bは、第2電力変換回路42Bの付近に互いに近接して配置された2つの温度センサを備える。これらの温度センサは、特許請求の範囲に記載された「温度検出素子」の一例である。なお、温度センサの配置位置は第1電力変換回路42Aや第2電力変換回路42Bの付近でなくともよい。温度センサは、ECU30の発熱し易い場所に配置されていれば足りる。
 温度検出回路45Aは、2つの温度センサのうち一方のセンサの出力に基づくECU30の温度の検出信号SdA1と、他方のセンサの出力に基づくECU30の温度の検出信号SdA2とを、制御演算装置31aへ出力する。温度検出回路45Bは、2つの温度センサのうち一方のセンサの出力に基づくECU30の温度の検出信号SdB1と、他方のセンサの出力に基づくECU30の温度の検出信号SdB2を制御演算装置31bへ出力する。
 これらの温度センサは例えばサーミスタであってよい。温度検出回路45A及び45Bは、サーミスタの抵抗値に応じてECU30の温度を検出するサーミスタ処理回路を備えてよい。
 図3は、温度検出回路45Aの一例の回路図である。温度検出回路45Aは、温度センサ45A1及び温度センサ45A2としてのサーミスタと固定抵抗R1及びR2とがそれぞれ直列接続された分圧回路と、コンデンサCt1及びCt2とを有する。温度検出回路45Bも同様の構成を備える。
 サーミスタ45A1と固定抵抗R1とで構成された分圧回路は、サーミスタ45A1の抵抗値と固定抵抗R1の抵抗値の比で所定電圧Vccを分圧し、分圧により得られた値を検出信号SdA1として制御演算装置31aに出力する。サーミスタ45A2と固定抵抗R2とで構成された分圧回路は、サーミスタ45A2の抵抗値と固定抵抗R2の抵抗値の比で所定電圧Vccを分圧し、分圧により得られた値を検出信号SdA2として制御演算装置31aに出力する。
 図4は、第1電力変換回路42Aと第2電力変換回路42Bが発生する熱を放出する放熱構造の模式図である。参照符号36は回路基板を示し、回路基板36の表面ffと裏面frには第1電力変換回路42Aと第2電力変換回路42Bの電子部品が実装されている。参照符号37は、第1電力変換回路42Aと第2電力変換回路42Bが発生する熱を放出する放熱部材37を示す。放熱部材37は、例えばアルミ合金などの熱伝導性のよい金属で形成されたヒートシンクであってよい。
 第1電力変換回路42Aと第2電力変換回路42Bの各々に含まれる電子部品はヒートシンク37を通して放熱する。回路基板36の表面ffに実装された電子部品の回路基板36と反対側の面f1と、温度検出回路45Aの温度センサ45A1及び45A2の回路基板36と反対側の面f2とは、同一のヒートシンク37に熱的に接続されている。また、回路基板36の裏面frに実装された電子部品は、回路基板36を貫通するビアを経由して同じヒートシンク37に熱的に接続されている。
 例えば、導電性ペースト(例えば放熱グリス)のような熱インタフェース材料(TIM:Thermal Interface Material)38a及び38bをそれぞれ介して面f1及びf2をヒートシンク37に接触させ、熱インタフェース材料38cとビアを介して、裏面frに実装された電子部品をヒートシンク37に接触させる。
 温度検出回路45Bの温度センサも、温度センサ45A1及び45A2と同様な構成でヒートシンク37に熱的に接続されている。
 図2を参照する。制御演算装置31aは、図示しないA/D変換部を介して、第1系統コイルのA相電流、B相電流、C相電流の検出値I1ad、I1bd、I1cdと、ECU30の温度の検出信号SdA1、SdA2を取得する。制御演算装置31bは、図示しないA/D変換部を介して、第2系統コイルのA相電流、B相電流、C相電流の検出値I2ad、I2bd、I2cdと、ECU30の温度の検出信号SdB1、SdB2を取得する。以下の説明において、検出信号SdA1及びSdA2を総称して「SdA」と表記し、検出信号SdB1、SdB2を総称して「SdB」と表記することがある。
 制御演算装置31aと制御演算装置31bはCAN(Controller Area Network)などの通信回線35で接続されており、互いにデータを送受信できる。
 例えば制御演算装置31aは、第1系統コイルのA相電流、B相電流、C相電流の検出値I1ad、I1bd、I1cdに基づいて、バッテリ13から第1系統コイルに流れるバッテリ電流Ibat1を算出して制御演算装置31bに送信してよい。制御演算装置31bも同様に、第2系統コイルのA相電流、B相電流、C相電流の検出値I2ad、I2bd、I2cdに基づいて、バッテリ13から第2系統コイルに流れるバッテリ電流Ibat2を算出して制御演算装置31aに送信してよい。
 制御演算装置31aは、モータ20の第1系統コイルのA相電流、B相電流、C相電流の検出値I1ad、I1bd、I1cdと、バッテリ電流Ibat1、Ibat2と、電源電圧VRAと、温度検出回路45Aが出力する検出信号SdAとに基づいて、第1系統コイルを駆動する電流を制御する第1電流制御回路40Aを構成する複数の電子部品の温度である部品温度を推定する。
 制御演算装置31aは、第1電流制御回路40Aを構成する電子部品として、例えば、第1電力変換回路42AのハイサイドFETQ1、Q3、Q5や、ローサイドFETQ2、Q4、Q6や、電解コンデンサCA1、CA2や、電流検出回路39A1、39B1、39C1のシャント抵抗や、相遮断FETQA1、QA2、QA3や、電源遮断FETQC1、QC2の部品温度を推定してよい。
 制御演算装置31bも同様に、モータ20の第2系統コイルのA相電流、B相電流、C相電流の検出値I2ad、I2bd、I2cdと、バッテリ電流Ibat1、Ibat2と、電源電圧VRBと、温度検出回路45Bが出力する検出信号SdBとに基づいて、第2系統コイルを駆動する電流を制御する第2電流制御回路40Bを構成する複数の電子部品の温度である部品温度を推定する。
 制御演算装置31bは、第2電流制御回路40Bを構成する電子部品として、例えば、第2電力変換回路42BのハイサイドFETQ1、Q3、Q5や、ローサイドFETQ2、Q4、Q6や、電解コンデンサCB1、CB2や、電流検出回路39A2、39B2、39C2のシャント抵抗や、相遮断FETQB1、QB2、QB3や、電源遮断FETQD1、QD2の部品温度を推定してよい。
 また、制御演算装置31a及び31bは、第1電流制御回路40Aと第2電流制御回路40Bの共通の電子部品として、ノイズフィルタ回路のチョークコイルLaの部品温度を推定してよい。
 また、制御演算装置31aは、温度検出回路45Aが出力する検出信号SdAに基づいてECU30の温度を推定する。制御演算装置31bは、温度検出回路45Bが出力する検出信号SdBに基づいて、ECU30の温度を推定する。以下の説明において、ECU30の温度を「ECU温度」と表記する。
 また制御演算装置31aは、第1系統コイルのA相電流、B相電流、C相電流の検出値I1ad、I1bd、I1cdとECU温度に基づいてモータ20の温度(例えば第1系統コイルの巻き線の温度)を推定する。制御演算装置31bは、第2系統コイルのA相電流、B相電流、C相電流の検出値I2ad、I2bd、I2cdとECU温度に基づいてモータ20の温度(例えば第2系統コイルの巻き線の温度)を推定する。以下の説明において、モータ20の温度を「モータ温度」と表記することがある。
 制御演算装置31aは、推定した部品温度、ECU温度及びモータ温度と、バッテリ13の出力端子間の電圧であるバッテリ電圧Vbat1とに基づいて、第1系統コイルを駆動する電流を制限する。制御演算装置31bも同様に、推定した部品温度、ECU温度及びモータ温度と、バッテリ電圧Vbat1とに基づいて、第2系統コイルを駆動する電流を制限する。
 次に制御演算装置31a及び31bについて説明する。図5は、制御演算装置31aの機能構成の一例のブロック図である。制御演算装置31bも同様の構成を有する。
 制御演算装置31aは、電流指令値演算部50と、電流制限部51と、減算器52及び53と、比例積分(PI:Proportional-Integral)制御部54と、2相/3相変換部55と、3相/2相変換部56と、角速度変換部57と、第1低減係数設定部60と、第2低減係数設定部70と、第3低減係数設定部71を備えており、モータ20をベクトル制御で駆動する。
 電流指令値演算部50は、操舵トルクThと、車速Vhと、モータ20のモータ回転角θmと、モータ20の回転角速度ωに基づいてモータ20に流すべきq軸電流指令値Iq0及びd軸電流指令値Id0を演算する。
 電流制限部51は、第1低減係数設定部60が設定した部品低減係数K1と、第2低減係数設定部70が設定したECU低減係数K2及びモータ低減係数K3と、第3低減係数設定部71が設定したバッテリ低減係数K4とに基づいて、q軸電流指令値Iq0及びd軸電流指令値Id0を制限し、制限後のq軸電流指令値Iq1及びd軸電流指令値Id1を出力する。部品低減係数K1と、ECU低減係数K2と、モータ低減係数K3と、バッテリ低減係数K4については後述する。
 電流検出回路39A1、39B1、39C1により検出されたモータ20の第1系統コイルのA相電流、B相電流及びC相電流の検出値I1ad、I1bd、I1cdは、3相/2相変換部56でd-q2軸の電流id、iqに変換される。
 減算器52及び53は、フィードバックされた電流iq、idをq軸電流指令値Iq1及びd軸電流指令値Id1からそれぞれ減じることにより、q軸偏差電流Δq及びd軸偏差電流Δdを算出する。
 PI制御部54は、q軸偏差電流Δq及びd軸偏差電流Δdを各々0とするような電圧指令値vq、vdを算出する。2相/3相変換部55は、電圧指令値vd、vqを、モータ20の第1系統のA相電圧制御指令値V1a、B相電圧制御指令値V1b、C相電圧制御指令値V1cにそれぞれ変換して、第1ゲート駆動回路41Aへ出力する。
 角速度変換部57は、モータ回転角θmの時間的変化に基づいてモータ20の回転角速度ωを算出する。これらモータ回転角θm及び回転角速度ωは、電流指令値演算部50に入力されてベクトル制御に使用される。
 図6は、第1実施形態の第1低減係数設定部60の機能構成の一例のブロック図である。第1低減係数設定部60は、第1電流制御回路40Aを構成する複数の電子部品の各々の部品温度を推定する。第1低減係数設定部60は、複数の電子部品毎に推定された部品温度に基づいて、第1系統コイルを駆動する電流を制限するための低減係数を複数個設定する。例えば、複数の電子部品毎に推定された部品温度に含まれる複数の異なる部品温度に対して複数の異なる低減係数をそれぞれ設定する。
 例えば第1低減係数設定部60は、電子部品の種類や、第1電流制御回路40A内における接続関係等に基づいて複数の電子部品を複数のグループに分類分けし、各グループ毎に低減係数を設定してよい。第1低減係数設定部60は、これら複数個の制限係数のいずれか1つを部品低減係数K1として選択して出力する。
 第1低減係数設定部60は、ハイサイドFET温度推定部61a1~61a3と、ローサイドFET温度推定部61b1~61b3と、シャント抵抗温度推定部61c1~61c3と、相遮断FET温度推定部61d1~61d3と、電源遮断FET温度推定部61e1及び61e2と、コンデンサ温度推定部61f1及び61f2と、コイル温度推定部61gと、選択器62a、62b、62c、62d、62e、62f及び64と、ハイサイドFET低減係数設定部63aと、ローサイドFET低減係数設定部63bと、シャント抵抗低減係数設定部63cと、相遮断FET低減係数設定部63dと、電源遮断FET低減係数設定部63eと、コンデンサ低減係数設定部63fと、コイル低減係数設定部63gを備える。
 ハイサイドFET温度推定部61a1~61a3は、第1電力変換回路42AのハイサイドFETQ1、Q3、Q5の部品温度Tea1~Tea3をそれぞれ推定する。ローサイドFET温度推定部61b1~61b3は、第1電力変換回路42AのローサイドFETQ2、Q4、Q6の部品温度Teb1~Teb3をそれぞれ推定する。シャント抵抗温度推定部61c1~61c3は、電流検出回路39A1、39B1、39C1のシャント抵抗の部品温度Tec1~Tec3をそれぞれ推定する。
 相遮断FET温度推定部61d1~61d3は、相遮断FETQA1、QA2、QA3の部品温度Ted1~Ted3をそれぞれ推定する。電源遮断FET温度推定部61e1及び61e2は、電源遮断FETQC1及びQC2の部品温度Tee1及びTee2を推定する。コンデンサ温度推定部61f1及び61f2は、第1電力変換回路42Aの電解コンデンサCA1、CA2の部品温度Tef1、Tef2をそれぞれ推定する。コイル温度推定部61gは、ノイズフィルタ回路のチョークコイルLaの部品温度Tegを推定する。
 以下の説明において、チョークコイルLaの部品温度Tegを「コイル温度Teg」と表記することがある。
 図7は、ハイサイドFET温度推定部61a1の機能構成の一例のブロック図である。
 ハイサイドFET温度推定部61a1は、損失電力演算部72と、ゲイン乗算部73と、第1ローパスフィルタ74と、第2ローパスフィルタ75と、加算器76を備える。
 損失電力演算部72は、第1電力変換回路42AのハイサイドFETQ1における損失電力Wを演算する。
 例えば損失電力演算部72は、前回の制御サイクルで演算したハイサイドFETQ1の部品温度Tea1の前回値に基づいてFETのオン抵抗Rfを推定する。そして、オン抵抗Rfと、A相電圧制御指令値のデューティ比Daと、A相電流I1adと、電源電圧VRAと、FETのスイッチング損失発生時間Tswと、ボディーダイオード順方向電圧Vdsfと、ボディーダイオード電流発生時間Tdと、モータ駆動PWM周波数fpwmとに基づいて、ハイサイドFETQ1における損失電力Wを演算する。
 なお、制御演算装置31bの損失電力演算部72は、電源電圧VRAに代えて電源電圧VRBを使用して損失電力Wを推定する。以下の説明においても同様である。
 なお、スイッチング損失発生時間Tswは、FETのターンオン時間とターンオフ時間の合計であり、ボディーダイオード電流発生時間Tdは、FETをオフした後にボディーダイオード(寄生ダイオード)に回生電流が流れる時間である。
 例えば損失電力演算部72は、次式に基づいて損失電力Wを演算してよい。
 W=Rf×Da×I1ad+(1/6)×VRA×I1ad×Tsw×fpwm(ただしI1ad≧0)
 W=Rf×Da×I1ad-Vdsf×I1ad×Td×fpwm(ただしI1ad<0)
 ゲイン乗算部73は、損失電力Wと所定の換算ゲインG1との積(G1×W)を算出して第1ローパスフィルタ74に出力する。第1ローパスフィルタ74は、積(G1×W)にローパスフィルタ処理を行うことにより得られる信号を加算器76に出力する。第2ローパスフィルタ75は、温度検出回路45Aが出力するECU30の温度の検出信号SdAにローパスフィルタ処理を行うことにより得られる信号を基礎温度Tthとして加算器76に出力する。加算器76は、第1ローパスフィルタ74の出力と基礎温度Tthとの和を、ハイサイドFETQ1の部品温度Tea1として算出する。
 なお、換算ゲインG1と、第1ローパスフィルタ74の第1カットオフ周波数fc1及び第2ローパスフィルタ75の第2カットオフ周波数fc2は、予めシミュレーションなどにより適宜設定してよい。
 ハイサイドFET温度推定部61a2及び61a3と、ローサイドFET温度推定部61b1~61b3と、シャント抵抗温度推定部61c1~61c3と、相遮断FET温度推定部61d1~61d3と、電源遮断FET温度推定部61e1及び61e2と、コンデンサ温度推定部61f1及び61f2と、及びコイル温度推定部61gも、ハイサイドFET温度推定部61a1と同様の構成を備えてよい。
 ただし、これらの温度推定部とハイサイドFET温度推定部61a1とでは、ゲイン乗算部73の換算ゲインG1と、第1ローパスフィルタ74の第1カットオフ周波数fc1及び第2ローパスフィルタ75の第2カットオフ周波数fc2と、損失電力演算部72における損失電力Wの演算方法が異なる。
 例えば、ゲイン乗算部73の換算ゲインG1と、第1ローパスフィルタ74の第1カットオフ周波数fc1及び第2ローパスフィルタ75の第2カットオフ周波数fc2は、異なる場所に配置された電子部品間で異なる値を設定してよい。これらの換算ゲインG1、第1カットオフ周波数fc1、第2カットオフ周波数fc2も、予めシミュレーションなどにより適宜設定してよい。
 また例えば、損失電力演算部72における損失電力Wの演算方法は、発熱態様の異なる電子部品毎に異なる演算方法であってよい。
 例えば、ハイサイドFET温度推定部61a2の損失電力演算部72は、前回の制御サイクルで演算したハイサイドFETQ3の部品温度Tea2の前回値に基づいてFETのオン抵抗Rfを推定する。そして、オン抵抗Rfと、B相電圧制御指令値のデューティ比Dbと、B相電流I1bdと、電源電圧VRAと、スイッチング損失発生時間Tswと、ボディーダイオード順方向電圧Vdsfと、ボディーダイオード電流発生時間Tdと、モータ駆動PWM周波数fpwmとに基づいて、ハイサイドFETQ3における損失電力Wを演算する。
 例えばハイサイドFET温度推定部61a2の損失電力演算部72は、次式に基づいて損失電力Wを演算してよい。
 W=Rf×Db×I1bd+(1/6)×VRA×I1bd×Tsw×fpwm(ただしI1bd≧0)
 W=Rf×Db×I1bd-Vdsf×I1bd×Td×fpwm(ただしI1bd<0)
 また例えば、ハイサイドFET温度推定部61a3の損失電力演算部72は、前回の制御サイクルで演算したハイサイドFETQ5の部品温度Tea3の前回値に基づいてFETのオン抵抗Rfを推定する。そして、オン抵抗Rfと、C相電圧制御指令値のデューティ比Dcと、C相電流I1cdと、電源電圧VRAと、スイッチング損失発生時間Tswと、ボディーダイオード順方向電圧Vdsfと、ボディーダイオード電流発生時間Tdと、モータ駆動PWM周波数fpwmとに基づいて、ハイサイドFETQ5における損失電力Wを演算する。
 例えばハイサイドFET温度推定部61a3の損失電力演算部72は、次式に基づいて損失電力Wを演算してよい。
 W=Rf×Dc×I1cd+(1/6)×VRA×I1cd×Tsw×fpwm(ただしI1cd≧0)
 W=Rf×Dc×I1cd-Vdsf×I1cd×Td×fpwm(ただしI1cd<0)
 また例えば、ローサイドFET温度推定部61b1の損失電力演算部72は、前回の制御サイクルで演算したローサイドFETQ2の部品温度Teb1の前回値に基づいてFETのオン抵抗Rfを推定する。そして、オン抵抗Rfと、A相デューティ比Daと、A相電流I1adと、電源電圧VRAと、スイッチング損失発生時間Tswと、ボディーダイオード順方向電圧Vdsfと、ボディーダイオード電流発生時間Tdと、モータ駆動PWM周波数fpwmに基づいて、ローサイドFETQ2における損失電力Wを演算する。
 例えばローサイドFET温度推定部61b1の損失電力演算部72は、次式に基づいて損失電力Wを演算してよい。
 W=Rf×(1-Da)×I1ad-(1/6)×VRA×I1ad×Tsw×fpwm(ただしI1ad≦0)
 W=Rf×(1-Da)×I1ad+Vdsf×I1ad×Td×fpwm(ただしI1ad>0)
 また例えば、ローサイドFET温度推定部61b2の損失電力演算部72は、前回の制御サイクルで演算したローサイドFETQ4の部品温度Teb2の前回値に基づいてFETのオン抵抗Rfを推定する。そして、オン抵抗Rfと、B相デューティ比Dbと、B相電流I1bdと、電源電圧VRAと、スイッチング損失発生時間Tswと、ボディーダイオード順方向電圧Vdsfと、ボディーダイオード電流発生時間Tdと、モータ駆動PWM周波数fpwmに基づいて、ローサイドFETQ4における損失電力Wを演算する。
 例えばローサイドFET温度推定部61b2の損失電力演算部72は、次式に基づいて損失電力Wを演算してよい。
 W=Rf×(1-Db)×I1bd-(1/6)×VRA×I1bd×Tsw×fpwm(ただしI1bd≦0)
 W=Rf×(1-Db)×I1bd+Vdsf×I1bd×Td×fpwm(ただしI1bd>0)
 また例えば、ローサイドFET温度推定部61b3の損失電力演算部72は、前回の制御サイクルで演算したローサイドFETQ6の部品温度Teb3の前回値に基づいてFETのオン抵抗Rfを推定する。そして、オン抵抗Rfと、C相デューティ比Dcと、C相電流I1cdと、電源電圧VRAと、スイッチング損失発生時間Tswと、ボディーダイオード順方向電圧Vdsfと、ボディーダイオード電流発生時間Tdと、モータ駆動PWM周波数fpwmに基づいて、ローサイドFETQ6における損失電力Wを演算する。
 例えばローサイドFET温度推定部61b3の損失電力演算部72は、次式に基づいて損失電力Wを演算してよい。
 W=Rf×(1-Dc)×I1cd-(1/6)×VRA×I1cd×Tsw×fpwm(ただしI1cd≦0)
 W=Rf×(1-Dc)×I1cd+Vdsf×I1cd×Td×fpwm(ただしI1cd>0)
 また例えば、シャント抵抗温度推定部61c1の損失電力演算部72は、前回の制御サイクルで演算した電流検出回路39A1のシャント抵抗の部品温度Tec1の前回値に基づいてシャント抵抗の抵抗値Rsを推定する。そして、シャント抵抗Rsと、A相デューティ比Daと、A相電流I1adに基づいて、電流検出回路39A1のシャント抵抗における損失電力Wを演算する。
 例えばシャント抵抗温度推定部61c1の損失電力演算部72は、次式に基づいて損失電力Wを演算してよい。
 W=Rs×(1-Da)×I1ad
 また例えば、シャント抵抗温度推定部61c2の損失電力演算部72は、前回の制御サイクルで演算した電流検出回路39B1のシャント抵抗の部品温度Tec2の前回値に基づいてシャント抵抗の抵抗値Rsを推定する。そして、シャント抵抗Rsと、B相デューティ比Dbと、B相電流I1bdとに基づいて、電流検出回路39B1のシャント抵抗における損失電力Wを演算する。
 例えばシャント抵抗温度推定部61c2の損失電力演算部72は、次式に基づいて損失電力Wを演算してよい。
 W=Rs×(1-Db)×I1bd
 また例えば、シャント抵抗温度推定部61c3の損失電力演算部72は、前回の制御サイクルで演算した電流検出回路39C1のシャント抵抗の部品温度Tec3の前回値に基づいてシャント抵抗の抵抗値Rsを推定する。そして、シャント抵抗Rsと、C相デューティ比Dcと、C相電流I1cdとに基づいて、電流検出回路39C1のシャント抵抗における損失電力Wを演算する。
 例えばシャント抵抗温度推定部61c3の損失電力演算部72は、次式に基づいて損失電力Wを演算してよい。
 W=Rs×(1-Dc)×I1cd
 また例えば、相遮断FET温度推定部61d1の損失電力演算部72は、前回の制御サイクルで演算した相遮断FETQA1の部品温度Ted1の前回値に基づいてFETのオン抵抗Rfを推定する。そして、オン抵抗Rfと、A相電流I1adとに基づいて、相遮断FETQA1における損失電力Wを演算する。
 例えば相遮断FET温度推定部61d1の損失電力演算部72は、次式に基づいて損失電力Wを演算してよい。
 W=Rf×I1ad
 また例えば、相遮断FET温度推定部61d2の損失電力演算部72は、前回の制御サイクルで演算した相遮断FETQA2の部品温度Ted2の前回値に基づいてFETのオン抵抗Rfを推定する。そして、オン抵抗Rfと、B相電流I1bdとに基づいて、相遮断FETQA2における損失電力Wを演算する。
 例えば相遮断FET温度推定部61d2の損失電力演算部72は、次式に基づいて損失電力Wを演算してよい。
 W=Rf×I1bd
 また例えば、相遮断FET温度推定部61d3の損失電力演算部72は、前回の制御サイクルで演算した相遮断FETQA3の部品温度Ted3の前回値に基づいてFETのオン抵抗Rfを推定する。そして、オン抵抗Rfと、C相電流I1cdとに基づいて、相遮断FETQA3における損失電力Wを演算する。
 例えば相遮断FET温度推定部61d3の損失電力演算部72は、次式に基づいて損失電力Wを演算してよい。
 W=Rf×I1cd
 また例えば、電源遮断FET温度推定部61e1及び61e2の損失電力演算部72は、前回の制御サイクルで演算した電源遮断FETQC1及びQC2の部品温度Tee1及びTee2の前回値に基づいて電源遮断FETQC1及びQC2のオン抵抗Rfを推定する。そして、オン抵抗Rfと、バッテリ電流Ibat1とに基づいて、電源遮断FETQC1及びQC2におけるそれぞれの損失電力Wを演算する。
 例えば電源遮断FET温度推定部61e1及び61e2の損失電力演算部72は、次式に基づいて損失電力Wを演算してよい。
 W=Rf×Ibat1
 また例えば、コンデンサ温度推定部61f1及び61f2は、前回の制御サイクルで演算した第1電力変換回路42Aの電解コンデンサCA1、CA2の部品温度Tef1、Tef2の前回値に基づいて電解コンデンサCA1及びCA2の等価直列抵抗(ESR:Equivalent Series Resistance)Resrをそれぞれ推定する。そして、等価直列抵抗Resrと、3相/2相変換部56が算出したd軸電流id及びq軸電流iqに基づいて、電解コンデンサCA1及びCA2におけるそれぞれの損失電力Wを演算する。
 例えばコンデンサ温度推定部61f1及び61f2の損失電力演算部72は、次式に基づいて損失電力Wを演算してよい。
 W=Rf×(Id+Iq
 またコイル温度推定部61gは、前回の制御サイクルで演算したコイル温度Tegの前回値に基づいてノイズフィルタ回路のチョークコイルLaの直流抵抗Rdcを推定する。そして、直流抵抗Rdcと、バッテリ電流Ibat1及びIbat2とに基づいて、チョークコイルLaにおける損失電力Wを演算する。
 例えばコイル温度推定部61gの損失電力演算部72は、次式に基づいて損失電力Wを演算してよい。
 W=Rdc×(Ibat1+Ibat2)
 なお、第2系統コイルの駆動が禁止されている場合には、バッテリ電流Ibat2を0[A]として損失電力Wを演算してよい。また、通信回線35の異常等の理由によりバッテリ電流Ibat2のデータを制御演算装置31bから取得できない場合には、バッテリ電流Ibat2の値をバッテリ電流Ibat1の値で置き換えてもよい。
 図6を参照する。選択器62aは、ハイサイドFET温度推定部61a1~61a3が推定したハイサイドFETQ1、Q3及びQ5の部品温度Tea1~Tea3のうちいずれかを、ハイサイドFET温度Teaとして選択する。例えば選択器62aは、部品温度Tea1~Tea3のうち最も高い温度をハイサイドFET温度Teaとして選択してよい。
 選択器62bは、ローサイドFET温度推定部61b1~61b3が推定したローサイドFETQ2、Q4及びQ6の部品温度Teb1~Teb3のうちいずれかを、ローサイドFET温度Tebとして選択する。例えば選択器62bは、部品温度Teb1~Teb3のうち最も高い温度をローサイドFET温度Tebとして選択してよい。
 選択器62cは、シャント抵抗温度推定部61c1~61c3が推定したシャント抵抗の部品温度Tec1~Tec3のうちいずれかを、シャント抵抗温度Tecとして選択する。例えば選択器62cは、部品温度Tec1~Tec3のうち最も高い温度をシャント抵抗温度Tecとして選択してよい。
 選択器62dは、相遮断FET温度推定部61d1~61d3が推定した相遮断FETQA1、QA2、QA3の部品温度Ted1~Ted3のうちのいずれかを、相遮断FET温度Tedとして選択する。例えば選択器62dは、部品温度Ted1~Ted3のうち最も高い温度を相遮断FET温度Tedとして選択してよい。
 選択器62eは、電源遮断FET温度推定部61e1及び61e2が推定した電源遮断FETQC1及びQC2の部品温度Tee1及びTee2のうちのいずれかを、電源遮断FET温度Teeとして選択する。選択器62eは、部品温度Tee1及びTee2のうちのいずれかより高い温度を電源遮断FET温度Teeとして選択してよい。
 選択器62fは、コンデンサ温度推定部61f1、61f2が推定した電解コンデンサCA1、CA2の部品温度Tef1、Tef2のうちいずれかを、コンデンサ温度Tefとして選択する。例えば選択器62fは、部品温度Tef1、Tef2のうちいずれかより高い温度をコンデンサ温度Tefとして選択してよい。
 ハイサイドFET低減係数設定部63aは、ハイサイドFET温度Teaに基づいて、第1系統コイルを駆動する電流を制限するための低減係数であるハイサイドFET低減係数Kaを設定する。
 図8は、ハイサイドFET低減係数設定部63aにより設定されるハイサイドFET低減係数Kaの特性を示す特性マップの一例の模式図である。ハイサイドFET低減係数設定部63aは、ハイサイドFET温度Teaが第1温度T1よりも低い場合にハイサイドFET低減係数Kaを最大値Kmaxに設定する。最大値Kmaxは例えば0[%]よりも大きく100[%]以下の値であってよい。
 ハイサイドFET低減係数設定部63aは、ハイサイドFET低減係数Kaにヒステリシス特性を持たせるために、ハイサイドFET低減係数Kaが最大値Kmaxを有する状態では、ハイサイドFET温度Teaが第1温度T1よりも高い第2温度T2より低い限り、ハイサイドFET低減係数Kaを最大値Kmaxに設定する。
 ハイサイドFET低減係数Kaが最大値Kmaxを有する状態でハイサイドFET温度Teaが第2温度T2を超えると、ハイサイドFET低減係数設定部63aは、ハイサイドFET温度Teaが第2温度T2よりも高い第3温度T3に至るまでハイサイドFET低減係数Kaを最大値Kmaxから最小値Kminまで低減させる。最小値Kminは例えば100[%]よりも小さく0[%]以上の値であってよい。ハイサイドFET温度Teaが第3温度T3よりも高い場合に、ハイサイドFET低減係数設定部63aはハイサイドFET低減係数Kaを最小値Kminに設定する。
 ハイサイドFET低減係数Kaが最小値Kminを有する状態では、ハイサイドFET低減係数設定部63aは、ハイサイドFET温度Teaが第3温度T3よりも低い第4温度T4より高い限り、ハイサイドFET低減係数Kaを最小値Kminに設定する。ハイサイドFET低減係数Kaが最小値Kminを有する状態でハイサイドFET温度Teaが第4温度T4未満になると、ハイサイドFET低減係数設定部63aは、ハイサイドFET温度Teaが第1温度T1に至るまで、ハイサイドFET低減係数Kaを最小値Kminから最大値Kmaxまで増加させる。
 ハイサイドFETQ1の電子部品としての定格温度Tnから第3温度T3までの差分であるマージン幅ΔT3と、第1温度T1と第4温度T4との間の差分である低減幅ΔT4と、第2温度T2と第3温度T3との間の差分である低減幅ΔT2と、第1温度T1と第2温度T2との間の差分であるヒステリシス幅ΔT1は、予めシミュレーションなどにより適宜設定してよい。定格温度Tnは、使用されるハイサイドFETQ1に応じて適宜設定してよい。なお、低減幅ΔT2と低減幅ΔT4を同じ値に設定してもよく、低減幅ΔT2と低減幅ΔT4とを異なる値に設定してもよい。例えば低減幅ΔT4を低減幅ΔT2よりも小さく設定することにより、高温側におけるヒステリシス幅をより大きくしてもよい。
 図6を参照する。ローサイドFET低減係数設定部63bは、ローサイドFET温度Tebに基づいて、第1系統コイルを駆動する電流を制限するためのローサイドFET低減係数Kbを設定する。シャント抵抗低減係数設定部63cは、シャント抵抗温度Tecに基づいて、第1系統コイルを駆動する電流を制限するためのシャント低減係数Kcを設定する。相遮断FET低減係数設定部63dは、相遮断FET温度Tedに基づいて、第1系統コイルを駆動する電流を制限するための相遮断FET低減係数Kdを設定する。
 電源遮断FET低減係数設定部63eは、電源遮断FET温度Teeに基づいて、第1系統コイルを駆動する電流を制限するための電源遮断FET低減係数Keを設定する。コンデンサ低減係数設定部63fは、コンデンサ温度Tefに基づいて、第1系統コイルを駆動する電流を制限するためのコンデンサ低減係数Kfを設定する。コイル低減係数設定部63gは、コイル温度Tegに基づいて、第1系統コイルを駆動する電流を制限するためのコイル低減係数Kgを設定する。
 ローサイドFET低減係数設定部63b、シャント抵抗低減係数設定部63c、相遮断FET低減係数設定部63d、電源遮断FET低減係数設定部63e、コンデンサ低減係数設定部63f、コイル低減係数設定部63gは、図8に示す特性マップと同様の特性を有するローサイドFET低減係数Kb、シャント低減係数Kc、相遮断FET低減係数Kd、電源遮断FET低減係数Ke、コンデンサ低減係数Kf、コイル低減係数Kgを設定してよい。
 図8に示す特性マップにおける定格温度Tn、ヒステリシス幅ΔT1、低減幅ΔT2及びΔT4並びにマージン幅ΔT3の少なくとも1つを、異なる種類の電子部品間で異なる値に設定してもよい。すなわち、第1温度T1~第4温度T4の少なくとも1つを、異なる種類の電子部品間で異なる値に設定してもよい。
 例えば、定格温度Tn、ヒステリシス幅ΔT1、低減幅ΔT2及びΔT4並びにマージン幅ΔT3の少なくとも1つを、FET(ハイサイドFETQ1、Q3、Q5、ローサイドFETQ2、Q4、Q6、相遮断FETQA1~QA3、電源遮断FETQC1及びQC2)と、抵抗(シャント抵抗)と、コンデンサ(電解コンデンサCA1、CA2)と、コイル(チョークコイルLp)の間で異なる値に設定してもよい。これらヒステリシス幅ΔT1、低減幅ΔT2及びΔT4並びにマージン幅ΔT3は、例えば予めシミュレーションなどにより適宜設定してよい。定格温度Tnは、使用される電子部品に応じて適宜設定してよい。
 選択器64は、ハイサイドFET低減係数Ka、ローサイドFET低減係数Kb、シャント低減係数Kc、相遮断FET低減係数Kd、電源遮断FET低減係数Ke、コンデンサ低減係数Kf及びコイル低減係数Kgのうちいずれか1つを部品低減係数K1として選択する。例えば選択器64は、上記の低減係数Ka~Kgのうち最も小さな係数を部品低減係数K1として選択してよい。
 図9(a)~図9(c)は、部品低減係数K1の設定動作の一例の模式図である。ここでは説明の簡単のため、ローサイドFET低減係数Kb、シャント低減係数Kc、相遮断FET低減係数Kd、電源遮断FET低減係数Ke、コンデンサ低減係数Kfが最大値Kmaxに固定されている場合を想定する。また、選択器64が低減係数Ka~Kgのうち最も小さな係数を部品低減係数K1として選択する場合を想定する。
 図9(a)に示すようにハイサイドFET低減係数Kaは、時刻t0から時刻t3までの期間は最大値Kmaxに設定されており、時刻t3において減少を開始し、時刻t4、時刻t5及び時刻t6においてそれぞれ値K11、K13、K15まで減少する。
 一方で図9(b)に示すようにコイル低減係数Kgは、時刻t0から時刻t1までの期間は最大値Kmaxに設定されており、時刻t1において減少を開始し、時刻t3よりも早い時刻t2において値K12まで減少する。値K12は、値K11より小さく値K13より大きい。その後、コイル低減係数Kgは、時刻t2から時刻t4までの期間は値K12に設定され、その後に時刻t5及び時刻t6においてそれぞれK13、K14まで低下する。値K14は、値K13より小さく値K15よりも大きい。
 選択器64がハイサイドFET低減係数Ka及びコイル低減係数Kgのうち小さい方を部品低減係数K1として選択すると、選択器64は、時刻t0から時刻t1まで期間は部品低減係数K1を最大値Kmaxに設定し、時刻t1から時刻t5までの期間は、コイル低減係数Kgを部品低減係数K1として選択し、時刻t5以降は、ハイサイドFET低減係数Kaを部品低減係数K1として選択する。
 この結果、部品低減係数K1は、時刻t0から時刻t1までの期間は最大値Kmaxに設定されており、時刻t1において減少を開始し、時刻t2において値K12まで減少する。時刻t2から時刻t4までの期間は値K12に設定され、その後に時刻t5及び時刻t6においてそれぞれK13、K15まで低下する。
 図5を参照する。第2低減係数設定部70は、温度検出回路45Aが出力する検出信号SdAに基づいてECU温度を推定する。また、A相電流、B相電流、C相電流の検出値I1ad、I1bd、I1cdに基づいて、モータ電流によるモータ20における温度(例えば第1系統コイルの巻き線の温度)の上昇値を推定し、ECU温度と上昇値の和をモータ温度として推定する。
 第2低減係数設定部70は、ECU温度に基づいてECU低減係数K2を設定する。例えば第2低減係数設定部70は、ECU温度の変化に対して図8に示す特性マップと同様の特性を有するECU低減係数K2を設定してよい。
 また第2低減係数設定部70は、モータ温度に基づいてモータ低減係数K3を設定する。例えば第2低減係数設定部70は、モータ温度の変化に対して図8に示す特性マップと同様の特性を有するモータ低減係数K3を設定してよい。
 第3低減係数設定部71は、バッテリ13の出力端子間の電圧であるバッテリ電圧Vbat1に基づいてバッテリ低減係数K4を設定する。図10は、第3低減係数設定部71により設定されるバッテリ低減係数K4の特性マップの一例の模式図である。第3低減係数設定部71は、バッテリ電圧Vbat1が第1電圧V1よりも低い場合にバッテリ低減係数K4を最小値K4minに設定する。最小値K4minは例えば100[%]よりも小さく0[%]以上の値であってよい。
 バッテリ電圧Vbat1が第1電圧V1から第2電圧V2までの範囲にある場合、第3低減係数設定部71は、バッテリ電圧Vbat1が高いほど大きなバッテリ低減係数K4を設定し、バッテリ電圧Vbat1が第2電圧V2に至ると、バッテリ低減係数K4を最大値K4maxに設定する。最大値K4maxは例えば0[%]よりも大きく100[%]以下の値であってよい。
 バッテリ電圧Vbat1が第2電圧V2から第3電圧V3までの範囲にある場合、第3低減係数設定部71は、バッテリ低減係数K4を最大値K4maxに設定する。
 バッテリ電圧Vbat1が第3電圧V3から第4電圧V4までの範囲にある場合、第3低減係数設定部71は、バッテリ電圧Vbat1が高いほど小さなバッテリ低減係数K4を設定し、バッテリ電圧Vbat1が第4電圧V4に至ると、バッテリ低減係数K4を最小値K4minに設定する。
 第3低減係数設定部71は、バッテリ電圧Vbat1が第4電圧V4よりも高い場合にバッテリ低減係数K4を最小値K4minに設定する。
 図5を参照する。電流制限部51は、部品低減係数K1と、ECU低減係数K2と、モータ低減係数K3と、バッテリ低減係数K4とに基づいて、q軸電流指令値Iq0及びd軸電流指令値Id0を制限し、制限後のq軸電流指令値Iq1及びd軸電流指令値Id1を出力する。
 例えば、電流制限部51は、部品低減係数K1と、ECU低減係数K2と、モータ低減係数K3と、バッテリ低減係数K4のうち最小の係数を低減係数Kとして選択し、低減係数Kに基づいてq軸電流指令値Iq0及びd軸電流指令値Id0を制限してよい。例えば、低減係数Kが小さいほど制限後のq軸電流指令値Iq1とd軸電流指令値Id1が小さくなるようにq軸電流指令値Iq0及びd軸電流指令値Id0を制限してよい。例えば、q軸電流指令値Iq0及びd軸電流指令値Id0の各々に低減係数Kを乗じた積を、制限後のq軸電流指令値Iq1=K×Iq0及びd軸電流指令値Id1=K×Id0として算出してよい。
 (動作)
 図11は、制御演算装置31aにおける処理の一例のフローチャートである。
 ステップS1において第1低減係数設定部60と第2低減係数設定部70は、温度検出回路45Aの検出信号SdAを取得する。
 ステップS2において電流検出回路39A1、39B1及び39C1は、第1系統コイルのA相電流I1ad、B相電流I1bd、C相電流I1cdを検出する。
 ステップS3において電圧検出回路34Aは、第1電力変換回路42Aの電源電圧VRAを検出する。
 ステップS4において制御演算装置31aは、A相電流I1ad、B相電流I1bd、C相電流I1cdに基づいて、バッテリ13から第1系統コイルに流れるバッテリ電流Ibat1を算出する。また、バッテリ13から第2系統コイルに流れるバッテリ電流Ibat2を制御演算装置31bから受信する。
 ステップS5において第1低減係数設定部60は、A相電流I1ad、B相電流I1bd、C相電流I1cd、バッテリ電流Ibat1、Ibat2、電源電圧VRAに基づいて、第1電流制御回路40Aを構成する複数の電子部品の各々における損失電力Wを推定する。
 ステップS6において第1低減係数設定部60は、損失電力Wと検出信号SdAに基づいて、第1電流制御回路40Aを構成する複数の電子部品の各々の部品温度を推定する。
 ステップS7において第2低減係数設定部70は、検出信号SdAに基づいてECU温度を推定する。また、A相電流I1ad、B相電流I1bd、C相電流I1cd、ECU温度に基づいてモータ温度を推定する。
 ステップS8において第1低減係数設定部60は、推定した複数の電子部品毎の部品温度に基づいて部品低減係数K1を設定する。
 ステップS9において第2低減係数設定部70は、推定したECU温度に基づいてECU低減係数K2を設定する。
 ステップS10において第2低減係数設定部70は、推定したモータ温度に基づいてモータ低減係数K3を設定する。
 ステップS11において第3低減係数設定部71は、バッテリ13の出力端子間の電圧であるバッテリ電圧Vbat1に基づいてバッテリ低減係数K4を設定する。
 ステップS12において電流制限部51は、部品低減係数K1と、ECU低減係数K2と、モータ低減係数K3と、バッテリ低減係数K4とに基づいて、第1系統コイルの駆動電流を制限する。その後に処理は終了する。
 なお、制御演算装置31bの構成及び処理は、上記の制御演算装置31aの構成及び処理と同様であり、上記説明において「温度検出回路45A」を「温度検出回路45B」と読み替え、「検出信号SdA、SdA1、SdA2」を「検出信号SdB、SdB1、SdB2」と読み替え、「第1系統コイル」を「第2系統コイル」と読み替え、「A相電流I1ad、B相電流I1bd、C相電流I1cd」を「A相電流I2ad、B相電流I2bd、C相電流I2cd」と読み替え、「制御演算装置31a」を「制御演算装置31b」と読み替え、「バッテリ電流Ibat1」を「バッテリ電流Ibat2」と読み替え、「制御演算装置31b」を「制御演算装置31a」と読み替え、「電圧検出回路34A」を「電圧検出回路34B」と読み替え、「第1電力変換回路42A」を「第2電力変換回路42B」と読み替え、「電源電圧VRA」を「電源電圧VRB」と読み替える。
 (第1実施形態の効果)
 (1)第1実施形態の電流制御装置は、複数の電子部品を含む電流制御回路と、電流制御回路の付近に配置された温度検出素子を有する温度検出回路と、複数の電子部品の各々に流れる電流値を検出又は推定する電流検出部と、電流検出部が検出又は推定した電流値と、温度検出回路が検出した検出温度と、に基づいて、電子部品の温度である部品温度を複数の電子部品毎に推定する部品温度推定部と、複数の電子部品毎に推定された部品温度に含まれる複数の異なる部品温度に対して複数の異なる低減係数をそれぞれ設定する低減係数設定部と、複数の低減係数のいずれか1つを選択する選択部と、選択された低減係数に基づいて電流制御回路から負荷に出力される出力電流を制限する電流制限部と、を備える。
 これにより、電流制御回路に含まれている複数の電子部品のうち熱破損し易い部品の過熱を抑制できる。例えば、電流制御回路における通電パターンが変化することにより発熱量が大きな部品が変わっても、発熱量の増加により熱破損し易くなった部品に応じて低減係数を設定できる。また、各部品の特性(例えば定格電圧など)と部品温度に応じて、熱破損し易い部品に応じて低減係数を設定できる。また、個々の部品の必要に応じて低減係数を設定することにより、駆動電流の過度な制限を抑制することができる。
 (2)複数の電子部品は、発熱態様の異なる電子部品を含んでよい。部品温度推定部は、電子部品の抵抗値と、電子部品に流れる電流の電流値及び通電時間(例えば通電デューティ比)と、温度検出回路が検出した検出温度と、に基づいて、発熱態様の異なる電子部品の各々の部品温度を推定してよい。
 これにより個々の電子部品の発熱態様に応じて部品温度を個別に推定できる。
 (3)複数の電子部品は、複数の異なる種類の電子部品を含んでよい。低減係数設定部は、電子部品の種類毎に1つの低減係数を設定してもよい。
 同じ種類の複数の電子部品をまとめて低減係数を設定することにより、複数の電子部品毎に部品温度を推定した際の低減係数の設定処理に要する計算負荷を低減できる。
 (4)複数の異なる種類の電子部品のうち少なくとも1つの種類の電子部品は、電流制御回路の異なる場所に配置された複数の電子部品を含んでよい。電流制御装置は、異なる場所に配置された複数の電子部品の各々について推定された部品温度のうちいずれか1つを選択する第2の選択部を含んでよい。低減係数設定部は、第2の選択部によって選択された部品温度に基づいて少なくとも1つの種類の電子部品の低減係数を設定してよい。
 このように部品の種類や配置場所に基づいて電子部品をグループ化して、グループ毎に低減係数を設定することにより、複数の電子部品毎に部品温度を推定した際の低減係数の設定処理に要する計算負荷を低減できる。
 (5)部品温度推定部は、複数の電子部品毎に、電子部品において発生する損失電力を推定してよい。部品温度推定部は、損失電力と所定ゲインとの積を第1ローパスフィルタ処理して得られた値と、温度検出回路が検出した検出温度を第2ローパスフィルタ処理して得られた値と、の和に基づいて、複数の電子部品毎に部品温度を推定してよい。
 損失電力を第1ローパスフィルタ処理して得られた値に基づいて部品温度を推定することにより、部品温度を精度良く推定できる。また、温度検出回路が検出した検出温度に第2ローパスフィルタ処理を施すことにより、個々の電子部品の近傍の周囲温度の推定値を取得できる。電子部品がヒートシンクに熱接続されている場合には電子部品の近傍のヒートシンク温度を取得できる。
 図12は、第2ローパスフィルタ処理の効果を説明するための模式図である。参照符号100、101、102は、回路基板36に設けられた電子部品を模式的に示す。部品温度推定部は、電子部品100~102の各々の損失電力による変化温度を周囲温度に加算することにより電子部品100~102の個々の温度を推定する。このため、電子部品100、101の部品温度の推定の際に周囲温度として温度検出回路の検出値をそのまま使用すると、温度検出回路の温度センサ45A1及び温度センサ45A2の近くに配置されている他の電子部品102の発熱の影響を受けて、電子部品100、101の周囲の部品温度を適切に推定できない。そこで温度検出回路が検出した検出温度に第2ローパスフィルタ処理を施すことにより、温度センサ45A1及び温度センサ45A2の付近の電子部品102の発熱の影響を抑制することにより、個々の電子部品の近傍の周囲温度を精度良く推定できる。
 (6)複数の電子部品は、電流制御回路の異なる場所に配置された電子部品を含んでよい。上記の所定ゲイン、第1ローパスフィルタ処理のカットオフ周波数及び第2ローパスフィルタ処理のカットオフ周波数の少なくとも1つを、異なる場所に配置された電子部品間で異なる値に設定してよい。
 これにより、電子部品が配置されている場所に応じて部品温度を個別に推定できる。例えば図12に示すように、温度センサ45A1及び温度センサ45A2と個々の電子部品100~102との間の距離は電子部品100~102によって異なるため、第2ローパスフィルタ処理のカットオフ周波数を、電子部品間で異なる値に設定することにより、温度センサと電子部品との間の距離の違いの影響を抑制できる。
 (7)電流制限部は、低減係数が小さいほど電流制御回路から負荷に出力される出力電流が小さくなるように出力電流を制限してよい。低減係数設定部は、部品温度が第1温度よりも低い場合に低減係数を最大値に設定し、低減係数が最大値を有する状態で部品温度が第1温度よりも高い第2温度を超えると部品温度が第2温度よりも高い第3温度に至るまで低減係数を最大値から最小値まで低減させ、部品温度が第3温度よりも高い場合に低減係数を最小値に設定し、低減係数が最小値を有する状態で部品温度が第3温度よりも低い第4温度未満になると、部品温度が第1温度に至るまで、低減係数を最小値から最大値まで増加させてよい。複数の電子部品は、発熱態様の異なる電子部品を含んでもよく、第1温度、第2温度、第3温度及び第4温度の少なくとも1つを、発熱態様の異なる電子部品間で異なる値に設定してよい。
 これにより、電子部品の発熱態様に応じて低減係数を個別に設定できる。
 (8)電流制御装置は、電流制御回路からの発熱を放熱するヒートシンクを備えてもよい。温度検出素子がヒートシンクに熱的に結合されていてもよい。
 これにより、電流制御回路の電子部品の全体の温度を温度検出素子で検出し易くなる。
 (第2実施形態)
 第1実施形態では、異なる場所にそれぞれ配置された同じ種類の複数の電子部品の各々について推定された部品温度のいずれか1つを選択し、選択された部品温度に基づいてこれらの電子部品の低減係数を設定する。例えば、ハイサイドFET温度推定部61a1~61a3が推定したハイサイドFETQ1、Q3及びQ5の部品温度Tea1~Tea3のいずれかをハイサイドFET温度Teaとして選択し、ハイサイドFET温度Teaに基づいてハイサイドFET低減係数Kaを設定した。
 第2実施形態では、異なる場所にそれぞれ配置された同じ種類の複数の電子部品に対して、複数の異なる低減係数をそれぞれ設定する。例えば、ハイサイドFETQ1、Q3及びQ5の部品温度Tea1~Tea3のそれぞれに基づいて、複数のハイサイドFET低減係数Ka1~Ka3を設定してよい。同様にローサイドFETQ2、Q4及びQ6、シャント抵抗、相遮断FETQA1~QA3、電源遮断FETQC1及びQC2、電解コンデンサCA1、CA2についても、それぞれ複数のローサイドFET低減係数Kb1~Kb3、シャント低減係数Kc1~Kc3、相遮断FET低減係数Kd1~Kd3、電源遮断FET低減係数Ke1及びKe2、コンデンサ低減係数Kf1及びKf2を設定してよい。
 そして、ハイサイドFET低減係数Ka1~Ka3、ローサイドFET低減係数Kb1~Kb3、シャント低減係数Kc1~Kc3、相遮断FET低減係数Kd1~Kd3、電源遮断FET低減係数Ke1及びKe2、コンデンサ低減係数Kf1及びKf2、並びにコイル低減係数Kgのうちいずれか1つを部品低減係数K1として選択する。
 このように、異なる場所にそれぞれ配置された同じ種類の複数の電子部品毎に設定された低減係数のうちからいずれか1つを部品低減係数K1として選択することにより、電子部品に基づいたよりきめ細かな出力電流の制限が可能となる。
 図13は、第2実施形態の第1低減係数設定部60の機能構成の一例のブロック図である。第2実施形態の第1低減係数設定部60は、図6を参照して説明した第1実施形態の第1低減係数設定部60に類似する構成を有しており、同一又は類似の構成要素には同一の参照符号で示し、重複する説明を省略する。第2実施形態の第1低減係数設定部60は、ハイサイドFET低減係数設定部63a1~63a3と、ローサイドFET低減係数設定部63b1~63b3と、シャント抵抗低減係数設定部63c1~63c3と、相遮断FET低減係数設定部63d1~63d3と、電源遮断FET低減係数設定部63e1及び63e2と、コンデンサ低減係数設定部63f1及び63f2と、コイル低減係数設定部63gを備える。
 ハイサイドFET低減係数設定部63a1~63a3は、ハイサイドFETQ1、Q3及びQ5の部品温度Tea1~Tea3のそれぞれに基づいて、複数のハイサイドFET低減係数Ka1~Ka3を設定する。ローサイドFET低減係数設定部63b1~63b3は、ローサイドFETQ2、Q4及びQ6の部品温度Teb1~Teb3のそれぞれに基づいて、複数のローサイドFET低減係数Kb1~Kb3を設定する。シャント抵抗低減係数設定部63c1~63c3は、電流検出回路39A1、39B1、39C1のシャント抵抗の部品温度Tec1~Tec3のそれぞれに基づいて、複数のシャント低減係数Kc1~Kc3を設定する。相遮断FET低減係数設定部63d1~63d3は、相遮断FETQA1、QA2、QA3の部品温度Ted1~Ted3のそれぞれに基づいて、複数の相遮断FET低減係数Kd1~Kd3を設定する。電源遮断FET低減係数設定部63e1及び63e2は、電源遮断FETQC1及びQC2の部品温度Tee1及びTee2のそれぞれに基づいて、複数の電源遮断FET低減係数Ke1及びKe2を設定する。コンデンサ低減係数設定部63f1及び63f2は、第1電力変換回路42Aの電解コンデンサCA1、CA2の部品温度Tef1及びTef2のそれぞれに基づいて、複数のコンデンサ低減係数Kf1及びKf2を設定する。コイル低減係数設定部63gは、コイル温度Tegに基づいてコイル低減係数Kgを設定する。
 ハイサイドFET低減係数設定部63a1~63a3と、ローサイドFET低減係数設定部63b1~63b3と、シャント抵抗低減係数設定部63c1~63c3と、相遮断FET低減係数設定部63d1~63d3と、電源遮断FET低減係数設定部63e1及び63e2と、コンデンサ低減係数設定部63f1及び63f2と、コイル低減係数設定部63gは、図8に示す特性マップと同様の特性を有するハイサイドFET低減係数Ka1~Ka3、ローサイドFET低減係数Kb1~Kb3、シャント低減係数Kc1~Kc3、相遮断FET低減係数Kd1~Kd3、電源遮断FET低減係数Ke1及びKe2、コンデンサ低減係数Kf1及びKf2、コイル低減係数Kgを設定してよい。
 図8に示す特性マップにおける定格温度Tn、ヒステリシス幅ΔT1、低減幅ΔT2及びΔT4並びにマージン幅ΔT3の少なくとも1つを、異なる種類の電子部品間で異なる値に設定してもよい。
 特に、定格温度Tn、ヒステリシス幅ΔT1、低減幅ΔT2及びΔT4並びにマージン幅ΔT3の少なくとも1つを、異なる場所にそれぞれ配置された同じ種類の複数の電子部品の間で、異なる値に設定してもよい。例えば、定格温度Tn、ヒステリシス幅ΔT1、低減幅ΔT2及びΔT4並びにマージン幅ΔT3の少なくとも1つを、複数のシャント低減係数Kc1~Kc3の間で異なる値に設定してもよい。ローサイドFET低減係数Kb1~Kb3、シャント低減係数Kc1~Kc3、相遮断FET低減係数Kd1~Kd3、電源遮断FET低減係数Ke1及びKe2、コンデンサ低減係数Kf1及びKf2についても同様である。
 選択器64は、ハイサイドFET低減係数Ka1~Ka3、ローサイドFET低減係数Kb1~Kb3、シャント低減係数Kc1~Kc3、相遮断FET低減係数Kd1~Kd3、電源遮断FET低減係数Ke1及びKe2、コンデンサ低減係数Kf1及びKf2、並びにコイル低減係数Kgのうちいずれか1つを部品低減係数K1として選択する。例えば選択器64は、上記の低減係数Ka1~Ka3、Kb1~Kb3、Kc1~Kc3、Kd1~Kd3、Ke1及びKe2、Kf1及びKf2並びにKgのうち最も小さな係数を部品低減係数K1として選択してよい。
 (第2実施形態の効果)
 第2実施形態の電流制御装置は、複数の電子部品を含む電流制御回路と、電流制御回路の付近に配置された温度検出素子を有する温度検出回路と、複数の電子部品の各々に流れる電流値を検出又は推定する電流検出部と、電流検出部が検出又は推定した電流値と、温度検出回路が検出した検出温度と、に基づいて、電子部品の温度である部品温度を複数の電子部品毎に推定する部品温度推定部と、複数の電子部品毎に推定された部品温度に含まれる複数の異なる部品温度に対して複数の異なる低減係数をそれぞれ設定する低減係数設定部と、複数の低減係数のいずれか1つを選択する選択部と、選択された低減係数に基づいて電流制御回路から負荷に出力される出力電流を制限する電流制限部と、を備える。複数の電子部品は、複数の異なる種類の電子部品を含み、複数の異なる種類の電子部品のうち少なくとも1つの種類の電子部品は、電流制御回路の異なる場所に配置された複数の電子部品を含む。低減係数設定部は、少なくとも1つの種類の電子部品に含まれる電流制御回路の異なる場所に配置された複数の電子部品に対して複数の異なる低減係数をそれぞれ設定する。
 これにより、電流制御回路に含まれている複数の電子部品のうち熱破損し易い部品の過熱を抑制できる。例えば、電流制御回路における通電パターンが変化することにより発熱量が大きな部品が変わっても、発熱量の増加により熱破損し易くなった部品に応じて低減係数を設定できる。また、各部品の特性(例えば定格電圧など)と部品温度に応じて、熱破損し易い部品に応じて低減係数を設定できる。また、個々の部品の必要に応じて低減係数を設定することにより、駆動電流の過度な制限を抑制することができる。
 (第3実施形態)
 次に、本発明の第3実施形態について説明する。電流制御装置が電動モータを駆動する動作モードには、第1系統コイルと第2系統コイルの両方を駆動する両系統駆動モードと、第1系統コイルと第2系統コイルの片方のみを駆動する片系統駆動モードが存在する。両系統駆動モードでは第1電流制御回路40Aと第2電流制御回路40Bの両方からモータ20に駆動電流を出力し、片系統駆動モードでは一方のみからモータ20に駆動電流を出力する。例えば電流制御装置は、通常時に両系統駆動モードで動作し、異常時には片系統駆動モードで動作する。
 両系統駆動モードの場合には、片系統駆動モードの場合と異なり、第1電流制御回路40Aの電子部品の部品温度が、第2電流制御回路40Bの電子部品の発熱の影響を受け、反対に第2電流制御回路40Bの電子部品の部品温度が、第1電流制御回路40Aの電子部品の発熱の影響を受ける。例えば、両系統駆動モードの場合は片系統駆動モードの場合に比べて放熱部材37の温度が高くなるため、部品温度と温度センサの温度が高くなる。
 図14は、両系統駆動モードと片系統駆動モードの各々における通電中の部品温度と温度センサの温度の傾向を調べるために特定の大きさの電流を流した場合のこれらの温度を示すグラフである。実線は片系統駆動モードにおけるハイサイドFETの部品温度の傾向を示し、破線は両系統駆動モードにおけるハイサイドFETの部品温度の傾向を示し、一点鎖線は片系統駆動モードにおける温度センサの温度の傾向を示し、二点鎖線は両系統駆動モードにおける温度センサの温度の傾向を示している。
 図14に示すように、通電中の部品の部品温度は、片系統駆動モードの場合より両系統駆動モードの場合の方が高くなる。温度センサの温度も、片系統駆動モードの場合より両系統駆動モードの場合の方が高くなる。
 さらに、両系統駆動モードと片系統駆動モードとの間の部品温度の差分Δ1は、両系統駆動モードと片系統駆動モードとの間の温度センサの温度の差分Δ2よりも小さい。これは、通電中の部品は自ら発熱しているため、周囲の高温(例えば放熱部材37の高温)の影響による温度上昇が小さくなるためである。
 この結果、部品温度から温度センサの温度を減算した差分は、両系統駆動モード場合よりも片系統駆動モードの方が大きくなる。図15は、両系統駆動モードと片系統駆動モードの各々における部品温度と温度センサの温度との間の差分(部品温度-温度センサの温度)の傾向を調べるために特定の大きさの電流を流した場合のこれらの温度の差分を示すグラフである。実線は片系統駆動モードにおける部品温度と温度センサの温度との間の差分の傾向を示し、破線は両系統駆動モードにおける部品温度と温度センサの温度との間の差分の傾向を示している。図15に示すように、片系統駆動モードにおける部品温度と温度センサの温度との間の差分(実線)は、両系統駆動モードにおける差分(破線)よりも大きい。
 ここで、図7のハイサイドFET温度推定部61a1を参照する。ゲイン乗算部73は、損失電力Wと所定の換算ゲインG1との積(G1×W)を算出して第1ローパスフィルタ74に出力する。第1ローパスフィルタ74は、積(G1×W)にローパスフィルタ処理を行うことにより得られる信号を出力する。以下、第1ローパスフィルタ74の出力をLPF(G1×W)と表記することがある。
 第2ローパスフィルタ75は、温度検出回路45Aの温度センサの検出信号(すなわち温度センサの温度)にローパスフィルタ処理を行うことにより得られる信号を基礎温度Tthとして加算器76に出力する。以下、第2ローパスフィルタ75の出力(基礎温度Tth)をLPF(SdA)と表記することがある。ハイサイドFET温度推定部61a1は、第1ローパスフィルタ74の出力と第2ローパスフィルタ75の出力との和(LPF(G1×W)+LPF(SdA))を、ハイサイドFETQ1の部品温度として推定する。
 図14のグラフのFETの部品温度は、ハイサイドFET温度推定部61a1の推定結果である和(LPF(G1×W)+LPF(SdA))に対応し、図14のグラフの温度センサの温度は、第2ローパスフィルタ75の出力LPF(SdA)に対応する。このため、図15のグラフの部品温度と温度センサの温度との間の差分は、和(LPF(G1×W)+LPF(SdA))からLPF(SdA)を減じた差分であるLPF(G1×W)、すなわち第1ローパスフィルタ74の出力に対応する。
 したがって、図15に示すように両系統駆動モードの場合の値よりも片系統駆動モードの場合の値の方が大きくなるように第1ローパスフィルタ74の出力LPF(G1×W)を調整することにより、駆動モードの違いに応じた部品温度の推定が可能になり、より精度の高い部品温度を推定できる。
 また、両系統駆動モードでは、制御演算装置31a及び31bの各々の電流指令値演算部50が演算する電流指令値の大きさを異ならせることにより、第1電流制御回路40Aと第2電流制御回路40Bからモータ20に出力する駆動電流の配分比率を異ならせることもできる。これらの出力電流の配分比率を変化させた場合においても、上述した両系統駆動モードと片系統駆動モードとを切り替えた場合と同じ理由により、部品温度と温度センサの温度との間の差分の大きさが変化する。
 そこで、第3実施形態のハイサイドFET温度推定部61a1は、第1電流制御回路40Aの出力電流と第2電流制御回路40Bの出力電流との間の配分比率に応じて換算ゲインG1を設定する。ハイサイドFET温度推定部61a2及び61a3、ローサイドFET温度推定部61b1~61b3、シャント抵抗温度推定部61c1~61c3、相遮断FET温度推定部61d1~61d3、電源遮断FET温度推定部61e1及び61e2、コンデンサ温度推定部61f1及び61f2、コイル温度推定部61gにおいても同様である。
 以下の説明において、ハイサイドFET温度推定部61a1~61a3、ローサイドFET温度推定部61b1~61b3、シャント抵抗温度推定部61c1~61c3、相遮断FET温度推定部61d1~61d3、電源遮断FET温度推定部61e1及び61e2、コンデンサ温度推定部61f1及び61f2、コイル温度推定部61gを総称して「温度推定部61」と表記することがある。
 図16(a)は、換算ゲインG1の設定例を示す図である。第1電流制御回路40Aの制御演算装置31aの部品温度推定部61は、第1電流制御回路40Aの配分比率が高いほどより大きな換算ゲインG1を設定してよい。同様に、第2電流制御回路40Bの制御演算装置31bの部品温度推定部61は、第2電流制御回路40Bの配分比率が高いほどより大きな換算ゲインG1を設定してよい。
 例えば配分比率が50%である場合には換算ゲインG1を値「g0」に設定し、配分比率が100%である場合には換算ゲインG1を値「g0」よりも大きな値「g1」に設定し、配分比率が0%である場合には換算ゲインG1を値「g0」よりも小さな値「g2」に設定する。
 配分比率が0%から50%の範囲では、配分比率が大きくなるにしたがって換算ゲインG1を「g2」から「g0」へ増加させ、配分比率が50%から100%の範囲では、配分比率が大きくなるにしたがって換算ゲインG1を「g0」から「g1」へ増加させる。例えば値「g1」は、(1.1×g0)程度の値に設定してよく、値「g2」は、(0.9×g0)程度の値に設定してよい。
 これにより、両系統駆動モードの場合に比べて片系統駆動モードの場合により大きな換算ゲインG1が設定される。
 図15を参照する。矢印77の部分の波形に注目すると、片系統駆動モードにおける部品温度と温度センサの温度との間の差分の波形は、両系統駆動モードにおける差分の波形よりも応答が遅い。
 このため第3実施形態の部品温度推定部61は、第1電流制御回路40Aの出力電流と第2電流制御回路40Bの出力電流との間の配分比率に応じて、第1ローパスフィルタ74の第1カットオフ周波数fc1を設定する。
 図16(b)は、第1カットオフ周波数fc1の設定例を示す図である。第1電流制御回路40Aの制御演算装置31aの部品温度推定部61は、第1電流制御回路40Aの配分比率が高いほどより低い第1カットオフ周波数fc1を設定してよい。同様に、第2電流制御回路40Bの制御演算装置31bの部品温度推定部61は、第2電流制御回路40Bの配分比率が高いほどより低い第1カットオフ周波数fc1を設定してよい。
 例えば配分比率が50%である場合には第1カットオフ周波数fc1を値「f0」に設定し、配分比率が100%である場合には第1カットオフ周波数fc1を値「f0」よりも低い値「f1」に設定し、配分比率が0%である場合には第1カットオフ周波数fc1を値「f0」よりも高い値「f2」に設定する。
 配分比率が0%から50%の範囲では、配分比率が大きくなるにしたがって第1カットオフ周波数fc1を「f2」から「f0」へ低下させ、配分比率が50%から100%の範囲では、配分比率が大きくなるにしたがって換算ゲインG1を「f0」から「f1」へ低下させる。
 これにより、両系統駆動モードの場合に比べて片系統駆動モードの場合により低い第1カットオフ周波数fc1が設定される。
 図17(a)~図17(c)は、第1電流制御回路40Aと第2電流制御回路40Bとの間の出力電流の配分比率と換算ゲインG1と第1カットオフ周波数fc1の間の関係を示す模式図である。
 図17(a)の実線は第1電流制御回路40Aの出力電流の配分比率を示し、一点鎖線は第2電流制御回路40Bの出力電流の配分比率を示す。
 図17(a)は、時刻t1より前の期間において第1電流制御回路40Aと第2電流制御回路40Bとが両系統駆動モードで動作しており、時刻t2以降の期間では第1電流制御回路40Aと第2電流制御回路40Bとが片系統駆動モードで動作する例を示す。
 時刻t1より前の期間では、第1電流制御回路40Aと第2電流制御回路40Bの出力電流の配分比率が50%であり、時刻t1から時刻t2の間に第1電流制御回路40Aの出力電流の配分比率が100%まで増加するともに第2電流制御回路40Bの出力電流の配分比率が0%まで減少し、時刻t2以降の期間では第1電流制御回路40Aと第2電流制御回路40Bの出力電流の配分比率がそれぞれ100%と0%である。
 この場合、図17(b)の実線に示す第1電流制御回路40Aの制御演算装置31aの部品温度推定部61の換算ゲインG1の値は、時刻t1より前の期間において値「g0」に設定され、時刻t1から時刻t2の間に値「g1」に増加し、時刻t2以降では値「g1」に設定される。
 図17(b)の破線に示す第2電流制御回路40Bの制御演算装置31bの部品温度推定部61の換算ゲインG1の値は、時刻t1より前の期間において値「g0」に設定され、時刻t1から時刻t2の間に値「g2」に減少し、時刻t2以降では値「g2」に設定される。
 図17(c)の実線に示す第1電流制御回路40Aの制御演算装置31aの部品温度推定部61の第1カットオフ周波数fc1の値は、時刻t1より前の期間において値「f0」に設定され、時刻t1から時刻t2の間に値「f1」に低下し、時刻t2以降では値「f1」に設定される。
 図17(c)の破線に示す第2電流制御回路40Bの制御演算装置31bの部品温度推定部61の第1カットオフ周波数fc1の値は、時刻t1より前の期間において値「f0」に設定され、時刻t1から時刻t2の間に値「f2」に上昇し、時刻t2以降では値「f2」に設定される。
 (第3実施形態の効果)
 (1)部品温度推定部は、一対の電流制御回路の出力電流の間の配分比率に応じた所定ゲインを設定し、複数の電子部品毎に、電子部品において発生する損失電力を推定し、損失電力と所定ゲインとの積に応じた値と、温度検出回路が検出した検出温度に応じた値と、の和に基づいて、複数の電子部品毎に部品温度を推定してもよい。
 例えば部品温度推定部は、一対の電流制御回路のうちいずれか一方の配分比率が高いほどより大きな所定ゲインに基づいて、いずれか一方の電流制御回路の部品温度を推定してもよい。
 温度検出回路が検出した検出温度と実際の部品温度との間の差分は、一対の電流制御回路の出力電流の間の配分比率に応じて変化する。配分比率に応じて設定した所定ゲインに基づいて部品温度を推定することにより、配分比率に応じた部品温度の推定が可能になり、より精度の高い部品温度を推定できる。
 (2)例えば部品温度推定部は、一対の電流制御回路のうち両方を駆動する場合に比べていずれか一方のみを駆動する場合により大きな所定ゲインを設定してもよい。
 これにより、駆動モードの違いに応じた部品温度の推定が可能になり、より精度の高い部品温度を推定できる。
 (3)部品温度推定部は、損失電力と所定ゲインとの積に応じた値として、損失電力と所定ゲインとの積を第1ローパスフィルタに通して得られた値を取得し、配分比率に応じて第1ローパスフィルタのカットオフ周波数を設定してもよい。
 例えば部品温度推定部は、一対の電流制御回路のうちいずれか一方の配分比率が高いほどより低いカットオフ周波数を有する第1ローパスフィルタを用いて、いずれか一方の電流制御回路の部品温度を推定してもよい。
一対の電流制御回路の出力電流の間の配分比率に応じて変化する。配分比率に応じて設定した所定ゲインに基づいて部品温度を推定することにより、配分比率に応じた部品温度の推定が可能になり、より精度の高い部品温度を推定できる。
 電流制御回路の出力電流が変化すると電子部品の発熱量が変化するため、これに伴って部品温度や温度検出回路が検出した検出温度も変化するところ、温度検出回路が検出した検出温度と実際の部品温度との間の差分の波形は、配分比率に応じて異なる応答性を有する。配分比率に応じて設定したカットオフ周波数を有する第1ローパスフィルタを用いて部品温度を推定することにより、配分比率に応じた部品温度の推定が可能になり、より精度の高い部品温度を推定できる。
 (4)部品温度推定部は、一対の電流制御回路のうち両方を駆動する場合に比べていずれか一方のみを駆動する場合に第1ローパスフィルタのカットオフ周波数をより低く設定してもよい。
 これにより、駆動モードの違いに応じた部品温度の推定が可能になり、より精度の高い部品温度を推定できる。
 (第4実施形態)
 図18は、第4実施形態のハイサイドFET温度推定部61a1の機能構成の第1例のブロック図である。
 第1実施形態及び第2実施形態では、電子部品において発生する損失電力を第1ローパスフィルタ74によりフィルタ処理して得られた第1値と、温度検出回路45Aや温度検出回路45Bが検出した検出温度を第2ローパスフィルタ75でフィルタ処理して得られた第2値と、の和に基づいて部品温度を推定した。
 これに対して第4実施形態では、並列接続された複数の第1ローパスフィルタ74a及び74bによって損失電力をフィルタ処理して得られた第1値と、温度検出回路45Aや温度検出回路45Bが検出した検出温度を第2ローパスフィルタ75でフィルタ処理して得られた第2値と、の和に基づいて前記複数の電子部品毎に前記部品温度を推定する。
 並列接続された複数の第1ローパスフィルタ74a及び74bは、第1電力変換回路42AのハイサイドFETQ1における損失電力Wと所定のゲインG1との各々の乗算結果(G1×W)にローパスフィルタ処理を行うことにより得られる信号をそれぞれ加算器76に入力する。加算器76は、第1ローパスフィルタ74aの出力と、第1ローパスフィルタ74bの出力と、第2ローパスフィルタ75の出力との和を、ハイサイドFETQ1の部品温度Tea1として算出する。
 このように、第1電力変換回路42AのハイサイドFETQ1における損失電力Wを、並列接続された複数の第1ローパスフィルタ74a及び74bによってフィルタ処理して得られた第1値に基づいてハイサイドFETQ1の部品温度Tea1として算出することにより、ハイサイドFETQ1の部品温度Tea1の推定精度を向上できる。
 図19(a)及び図19(b)は、それぞれ第1実施形態と第4実施形態における温度推定結果の模式図であり、実線は実際のハイサイドFETQ1の部品温度の想定値、破線はハイサイドFET温度推定部61a1の部品温度の推定値を示している。図19(c)及び図19(d)は、それぞれ図19(a)及び図19(b)における推定値(破線)と想定値(実線)との間の推定誤差の模式図である。なお、本明細書において、部品温度の「想定値」の文言は、過去の実績や経験値から想定される部品温度の値の意味に使用される。
 図19(a)~図19(d)から分かるように、並列接続された複数の第1ローパスフィルタ74a及び74bによってフィルタ処理することにより、部品温度の推定精度が向上することが分かる。
 図20(a)は、電子部品からヒートシンクまでの放熱経路の一例の模式図である。上記のとおり、第1電力変換回路42Aと第2電力変換回路42Bの各々に含まれる電子部品と、温度検出回路45Aの温度センサ45A1及び45A2とは、同一の回路基板36に実装されている。回路基板36の表面ffに実装された電子部品の回路基板36と反対側の面f1と、温度検出回路45Aの温度センサ45A1及び45A2の回路基板36と反対側の面f2とは、同一のヒートシンク37に熱的に接続されている。例えば、熱インタフェース材料38a及び38bをそれぞれ介して面f1及びf2をヒートシンク37に接触させる。温度検出回路45Bの温度センサも、温度センサ45A1及び45A2と同様な構成でヒートシンク37に熱的に接続されている。
 このため、電子部品で発生した熱は、熱インタフェース材料38aを介して直接ヒートシンク37へ伝達される第1放熱経路Pth1と、回路基板36を経由してヒートシンク37へ伝達される第2放熱経路Pth2と、を介して並列に伝達される。第2放熱経路Pth2は、回路基板36を経由する経路であるため、第1放熱経路Pth1とは異なる熱的特性(例えば熱伝導率や熱容量)を有している。
 図20(b)は、電子部品からヒートシンクまでの放熱経路の他の一例の模式図である。第1電力変換回路42Aと第2電力変換回路42Bの各々に含まれる第1の電子部品と第2の電子部品とは、同一の回路基板36に実装されている。回路基板36の表面ffに実装されたこれら電子部品の回路基板36と反対側の面f1a及びf1bは、同一のヒートシンク37に熱的に接続されている。このような構造においても、第1の電子部品で発生した熱は、熱インタフェース材料38aを介して直接ヒートシンク37へ伝達される第1放熱経路Pth1と、第1放熱経路Pth1とは熱的特性が異なる回路基板36を経由してヒートシンク37へ伝達される第2放熱経路Pth2と、を介して並列に伝達される。
 図20(c)は、電子部品で発生した熱を並列に伝達する複数の放熱経路Pth1及びPth2が存在する場合における、部品温度の遅れ応答を模式的に表現した等価回路図である。
 第1放熱経路Pth1と第2放熱経路Pth2とでは熱の伝達特性が異なる。このため、これらの放熱経路Pth1及びPth2によって放熱される電子部品の温度変化の遅れ応答を、単一の第1ローパスフィルタ74によって再現することは難しい。
 そこで第4実施形態では、電子部品で発生した熱が複数の放熱経路Pth1及びPth2を伝達することによって生じる電子部品の温度変化のそれぞれ遅れ応答を、互いに並列接続された複数の第1ローパスフィルタ74a及び74bによってそれぞれ再現する。
 これにより、電子部品が発生した熱が複数の放熱経路Pth1及びPth2を通ってヒートシンク37に放熱する場合の電子部品の温度変化の遅れ応答を、複数の第1ローパスフィルタ74a及び74bによってそれぞれ再現することにより、電子部品の温度を精度よく推定することが可能となる。
 図21は、第4実施形態のハイサイドFET温度推定部61a1の機能構成の第2例のブロック図である。この例では、異なる複数の所定ゲインを損失電力Wに乗算してそれぞれ得られた複数の乗算結果を、複数の第1ローパスフィルタによってそれぞれフィルタ処理して得られた値の合計を、第1値として算出する。図21の例では、異なる所定のゲインG1a及びG1bを損失電力Wに乗算してそれぞれ得られた複数の乗算結果G1a×W及びG1b×Wを、複数の第1ローパスフィルタ74a及び74bによってそれぞれフィルタ処理して得られた値をそれぞれLPF1a(G1a×W)、LPF1b(G1b×W)と表すとき、これらの値の合計LPF1a(G1a×W)+LPF1b(G1b×W)を第1値として算出する。
 このように、第1ローパスフィルタ74a及び74bに対してそれぞれ異なる値のゲインG1a及びG1bを設定することにより、放熱経路Pth1及びPth2の熱特性の違いを推定値に反映させることができる。この結果、部品温度の推定精度を向上できる。
 なお、図20(a)及び図20(b)に模式的に例示した第1放熱経路Pth1と第2放熱経路Pth2のうち、第2放熱経路Pth2は、熱的特性が大きく異なる材質からなる複数材料(回路基板36とヒートシンク37)の両方を介して電子部品の発熱を放熱する。このため、第2放熱経路Pth2を通って放熱する場合の電子部品の温度変化の遅れ応答を、複数の1次ローパスフィルタの直列接続と等価な2次以上のローパスフィルタによって再現してもよい。
 このため、並列接続された複数の第1ローパスフィルタ74a及び74bのいずれかを2次以上のローパスフィルタとしてもよい。
 ハイサイドFET温度推定部61a2及び61a3、ローサイドFET温度推定部61b1~61b3、シャント抵抗温度推定部61c1~61c3、相遮断FET温度推定部61d1~61d3、電源遮断FET温度推定部61e1及び61e2、並びにコイル温度推定部61g等の他の部品温度推定部も、図18又は図21に示すハイサイドFET温度推定部61a1と同様の構成を備えてよい。
 また、回路基板36の裏面frに実装される電子部品については、電子部品で発生した熱が熱インタフェース材料を介して直接ヒートシンク37へ伝達される第1放熱経路Pth1が存在しない。このため、回路基板36の裏面frに実装に実装される電子部品の部品温度を推定する温度推定部は、図18又は図21に示す構成を採用しなくてもよい。例えば電解コンデンサCA1、CA2が回路基板36の裏面frに実装される場合、コンデンサ温度推定部61f1及び61f2は、図18又は図21に示す構成を採用しなくてもよい。
 (第4実施形態の効果)
 (1)第4実施形態の電流制御装置は、複数の電子部品を含む電流制御回路と、電流制御回路の付近に配置された温度検出素子を有する温度検出回路と、複数の電子部品の各々に流れる電流値を検出又は推定する電流検出部と、電流検出部が検出又は推定した電流値と、温度検出回路が検出した検出温度と、に基づいて、電子部品の温度である部品温度を複数の電子部品毎に推定する部品温度推定部と、複数の電子部品毎に推定された部品温度に含まれる複数の異なる部品温度に対して複数の異なる低減係数をそれぞれ設定する低減係数設定部と、複数の低減係数のいずれか1つを選択する選択部と、選択された低減係数に基づいて電流制御回路から負荷に出力される出力電流を制限する電流制限部と、を備える。
 部品温度推定部は、複数の電子部品毎に、電子部品において発生する損失電力を推定し、互いに並列接続された複数の第1ローパスフィルタによって損失電力をフィルタ処理して得られた第1値と、温度検出回路が検出した検出温度を第2ローパスフィルタでフィルタ処理して得られた第2値と、の和に基づいて複数の電子部品毎に部品温度を推定する。例えば、損失電力と所定ゲインとの乗算結果を複数の第1ローパスフィルタによってフィルタ処理して第1値を取得してもよい。
 これにより、1つの電子部品で発生した熱が、並列に存在する複数の放熱経路を伝達して放熱される場合における部品温度を精度よく推定できる。
 (2)複数の電子部品と温度検出素子とが同一の回路基板上に実装され、複数の電子部品のうちいずれかである第1部品の回路基板側とは反対側の面と、温度検出素子又は複数の電子部品のうち第1部品以外の第2部品の回路基板側とは反対側の面と、が同一のヒートシンクに熱的に結合されていてもよい。
 これにより、回路基板を経由しないでヒートシンクで放熱する放熱経路と、回路基板を経由して放熱する放熱経路と、によって放熱される電子部品の温度変化のそれぞれ遅れ応答を、互いに並列接続された複数の第1ローパスフィルタによってそれぞれ再現できる。
 (3)部品温度推定部は、異なる複数の所定ゲインを損失電力に乗算してそれぞれ得られた複数の乗算結果を、複数の第1ローパスフィルタによってそれぞれフィルタ処理して得られた値の合計を、第1値として取得してもよい。
 このように、異なる第1ローパスフィルタに対してそれぞれ異なる値の所定ゲインを設定することにより、放熱経路の熱特性の違いを推定値に反映させることができる。この結果、部品温度の推定精度を向上できる。
 (4)複数の第1ローパスフィルタのうち少なくとも1つは、2次以上のローパスフィルタであってもよい。
 これにより、熱的特性が大きく異なる材質からなる複数部材を介して放熱される電子部品の温度変化の遅れ応答を精度よく推定できる。
 (第5実施形態)
 例えば第4実施形態のハイサイドFET温度推定部61a1は、図20(a)や図20(b)に示すように、電流制御装置に含まれる電子部品のうち回路基板36の表面ff上に実装されている電子部品の部品温度を推定する。この電子部品は、回路基板36とヒートシンク37との間に配置され、回路基板36と反対側を向く面f1がヒートシンク37に熱的に接続されており、電子部品で発生した熱は、直接又は熱インタフェース材料38aを介してヒートシンク37に放熱される。
 一方で、電流制御装置に含まれる電子部品には、回路基板36の表面ff及び裏面frのうち、ヒートシンク37側に向いている表面ffとは反対側の裏面fr上に搭載されている電子部品がある。
 以下の説明では、例えばインバータの正極線と負極線とを接続する電解コンデンサCA1及びCA2が裏面fr上に搭載されている場合を例示する。ただし本発明は、回路基板36の裏面fr側の搭載される電子部品を電解コンデンサCA1及びCA2に限定することを意図するものではない。電流制御装置に含まれる電子部品のどの部品が、ヒートシンク37と反対側を向く回路基板36の面fr上に搭載されるかは、個々の製品よって異なる。
 回路基板36の裏面fr上に実装される電子部品の場合、電子部品が発生した熱は回路基板36を経由し、さらに回路基板36とヒートシンク37との間に介在する部材(例えば表面ffに実装された他の電子部品や温度センサ)や介挿物(例えば、表面ffに塗布された熱インタフェース材料など)を介してヒートシンク37に放熱される。このため熱伝達の経路が複雑になり、1次のローパスフィルタ単体では、電子部品の部品温度の上昇量を電子部品の損失電力から正確に推定することが困難になることがある。
 そこで第5実施形態では、直列接続された複数の第1ローパスフィルタによって損失電力をフィルタ処理することにより電子部品の発熱による部品温度の上昇量を推定する。
 図22は、第5実施形態のコンデンサ温度推定部61f1の機能構成の第1例のブロック図である。コンデンサ温度推定部61f1は、回路基板36の裏面fr上に搭載された第1電力変換回路42Aの電解コンデンサCA1の部品温度を推定する。回路基板36の裏面fr上に搭載された電解コンデンサCA2の部品温度を推定するコンデンサ温度推定部61f2も、図22に示す構成と同様の機能構成を有していてよい。
 第5実施形態のコンデンサ温度推定部61f1は、直列接続された複数の第1ローパスフィルタ74a及び74cによって、損失電力演算部72が演算した損失電力Wをフィルタ処理して得られた第1値と、温度検出回路45Aや温度検出回路45Bが検出した検出温度を第2ローパスフィルタ75でフィルタ処理して得られた第2値と、の和に基づいて前記複数の電子部品毎に前記部品温度を推定する。
 また第5実施形態のコンデンサ温度推定部61f1の損失電力演算部72は、A相電流I1ad、B相電流I1bd及びC相電流I1cdに基づいて、次式にしたがって電解コンデンサCA1の損失電力Wを演算する。
 W=Ga×I1ad+Gb×I1bd+Gc×I1cd
 すなわち、第5実施形態のコンデンサ温度推定部61f1は、A相電流I1ad、B相電流I1bd及びC相電流I1cdの各々の二乗値の重み付け和に基づいて損失電力Wを演算する。
 なお、第5実施形態のコンデンサ温度推定部61f1においても、第1実施形態~第4実施形態のコンデンサ温度推定部61f1と同様に次式に基づいて、電解コンデンサCA1の損失電力Wを演算してもよい。
 W=Rf×(Id+Iq
 直列接続された複数の第1ローパスフィルタ74a及び74cのうち前段の第1ローパスフィルタ74aは、電解コンデンサCAにおける損失電力Wと所定のゲインG1との各々の乗算結果(G1×W)にローパスフィルタ処理を行う。後段の第1ローパスフィルタ74cは、前段の第1ローパスフィルタ74aの出力にローパスフィルタ処理を行うことにより得られる信号をそれぞれ加算器76に入力する。加算器76は、第1ローパスフィルタ74cの出力と、第2ローパスフィルタ75の出力との和を、電解コンデンサCAの部品温度Tef1として算出する。
 このように、A相電流I1ad、B相電流I1bd及びC相電流I1cdに基づいて電解コンデンサCA1の損失電力Wを演算し、演算した損失電力Wを、直列接続された複数の第1ローパスフィルタ74a及び74cによってフィルタ処理して得られた第1値に基づいて電解コンデンサCAの部品温度Tef1を算出することにより、回路基板36の裏面fr上に実装される電解コンデンサCAの部品温度Tef1の推定精度を向上できる。
 図23(a)及び図23(b)は、それぞれ第1実施形態と第5実施形態における温度推定結果の模式図であり、実線は実際の電解コンデンサCAの部品温度の想定値、破線はコンデンサ温度推定部61f1の部品温度の推定値を示している。図23(c)及び図23(d)は、それぞれ図23(a)及び図23(b)における推定値(破線)と想定値(実線)との間の推定誤差の模式図である。
 図23(a)~図23(d)から分かるように、A相電流I1ad、B相電流I1bd及びC相電流I1cdに基づいて電解コンデンサCA1の損失電力Wを演算し、直列接続された複数の第1ローパスフィルタ74a及び74cによって損失電力Wをフィルタ処理することにより、部品温度の推定精度が向上することが分かる。
 次に、図24(a)~図24(f)を参照して、A相電流I1ad、B相電流I1bd及びC相電流I1cdに基づいて電解コンデンサCA1の損失電力Wを演算することにより、部品温度の推定精度が向上する理由を説明する。
 図24(a)~図24(c)は、d軸電流id及びq軸電流iqに基づいて電解コンデンサCA1の損失電力Wを演算した場合のコンデンサ温度推定部61f1の部品温度の推定値の波形(破線)と、実際の電解コンデンサCAの部品温度の想定値の波形(実線)のイメージ図である。
 また、図24(d)~図24(f)は、A相電流I1ad、B相電流I1bd及びC相電流I1cdに基づいて電解コンデンサCA1の損失電力Wを演算した場合のコンデンサ温度推定部61f1の部品温度の推定値の波形(破線)と、実際の電解コンデンサCAの部品温度の想定値の波形(実線)のイメージ図である。
 なお、図24(a)及び図24(d)の波形は、A相~C相のデューティ比Da~DcのうちA相のデューティ比Daを最大に設定した場合に得られる波形である、後述の図24(g)の波形も同様である。部品温度が上昇している期間と下降している期間は、それぞれ通電されている期間と通電が停止している期間を示している。このような波形は、例えばモータ20の回転軸の回転角度が特定の角度に固定されるように制御することにより再現できる。
 また図24(b)、図24(e)及び図24(h)の波形はB相のデューティ比Dbを最大に設定した場合に得られる波形であり、図24(c)、図24(f)及び図24(i)の波形はC相のデューティ比Dcを最大に設定した場合に得られる波形である。
 図24(a)~図24(c)を参照すると、実際の電解コンデンサCAの部品温度の想定値(実線)は、B相デューティ比Dbが最大である場合(図24(b))はA相デューティ比Daが最大である場合(図24(a))に比べて低くなり、C相デューティ比Dcが最大である場合(図24(c))はA相デューティ比Daが最大である場合(図24(a))に比べて高くなっている。
 これは、A相電流I1ad、B相電流I1bd及びC相電流I1cdが流れるときに発熱する構成物(電子部品や電力ライン配線)と電解コンデンサCAまでのそれぞれの距離が異なり、これらの構成物で発生した熱が電解コンデンサCAに与える影響が異なるためであると考えられる。
 そこで、電解コンデンサCA1の損失電力Wを演算する際に、A相電流I1ad、B相電流I1bd及びC相電流I1cdに基づいて損失電力Wを演算し、重み係数Ga、Gb及びGcを調整して、ハイサイドFETQ1、Q3、Q5の各々から電解コンデンサCAまでのそれぞれの距離の違いを補償することで、図24(d)~図24(f)の破線のように、コンデンサ温度推定部61f1の部品温度の推定値の波形(破線)の大きさを、実際の電解コンデンサCAの部品温度の想定値の波形(実線)の大きさに近付けることができる。
 但し、重み係数Ga、Gb及びGcを調整するだけでは、推定値の波形(破線)の最大値を、実際の電解コンデンサCAの部品温度の想定値の波形(実線)の最大値に合わせることができても、推定値(破線)の波形の形状と想定値(実線)の波形の形状との間に形状のずれを合わせることができない。
 そこで、直列接続された複数の第1ローパスフィルタ74a及び74cによって損失電力Wをフィルタ処理することによって、コンデンサ温度推定部61f1の推定値の波形の再現性を向上させることができる。ここでは例えば、想定値(実線)の波形の形状に対する推定値(破線)の波形の形状の推定誤差が最小になるように第1ローパスフィルタ74a及び74cの特性を調整する。
 図24(g)~図24(i)は、直列接続された複数の第1ローパスフィルタ74a及び74cによって損失電力Wをフィルタ処理した場合のコンデンサ温度推定部61f1の部品温度の推定値の波形(破線)と、実際の電解コンデンサCAの部品温度の想定値の波形(実線)のイメージ図である。図24(g)~図24(i)に示すように、コンデンサ温度推定部61f1の部品温度の推定値の波形(破線)は、想定値の波形(実線)により近づいており再現性が向上されている。
 次に、直列接続された複数の第1ローパスフィルタ74a及び74cを用いることにより、コンデンサ温度推定部61f1の推定値の波形の再現性が向上する理由を考察する。図25(a)は、回路基板36の裏面fr上に搭載された電子部品ecrからヒートシンクまでの放熱経路の一例の模式図である。
 電子部品ecrは、回路基板36の裏面fr上に実装され、裏面frとは反対側の回路基板36の表面ffには、表面ff上に実装された電子部品ecfや温度センサ45A1及び45A2が実装され、熱インタフェース材料38a及び38bを介してヒートシンク37に熱的に結合されている。
 例えば、電子部品ecfの回路基板36側とは反対側の面f1が、熱インタフェース材料38aを介してヒートシンク37に熱的に結合されていることにより、回路基板36の表面ffは、電子部品ecfを介してヒートシンク37に熱的に結合されている。また、温度センサ45A1及び45A2の回路基板36側とは反対側の面f2が、熱インタフェース材料38bを介してヒートシンク37に熱的に結合されていることにより、回路基板36の表面ffは、温度センサ45A1及び45A2を介してヒートシンク37に熱的に結合されている。また、回路基板36の表面ffは、回路基板36とヒートシンク37との間に介在している熱インタフェース材料38aを介してヒートシンク37に熱的に結合されている。
 このため、回路基板36の裏面fr上に実装された電子部品ecrが発生した熱は、電子部品ecrから回路基板36まで放熱経路Pth3を経由して放熱され、さらに回路基板36からヒートシンク37まで、これらの間に介在する電子部品ecfと熱インタフェース材料38aを通る放熱経路Pth1を経由してヒートシンク37に放熱される。これらの放熱経路Pth3と放熱経路Pth1は、異なる熱的特性(例えば熱伝導率や熱容量)を有しているため、電子部品ecrからヒートシンク37までの熱伝達の経路を複雑にしている。
 図25(b)は、電子部品ecrで発生した熱が放熱経路Pth3及びPth1を直列に伝達する場合における、部品温度の遅れ応答を模式的に表現した等価回路図である。
 放熱経路Pth3と放熱経路Pth1とでは熱の伝達特性が異なる。このため、これらの放熱経路Pth3及びPth1によって放熱される電子部品の温度変化の遅れ応答を、単一の第1ローパスフィルタ74によって再現することは難しい。
 そこで第5実施形態では、電子部品ecrで発生した熱が放熱経路Pth3及びPth1を伝達することによって生じる電子部品の温度変化のそれぞれ遅れ応答を、互いに直列接続された複数の第1ローパスフィルタ74a及び74cによってそれぞれ再現する。
 これにより、電子部品ecrで発生した熱が放熱経路Pth3及びPth1を直列に伝達してヒートシンク37に放熱する場合の電子部品ecrの温度変化の遅れ応答を、複数の第1ローパスフィルタ74a及び74cによってそれぞれ再現することにより、回路基板36の裏面fr上に実装された電子部品ecrの温度を精度よく推定することが可能となる。
 なお、電子部品ecrで発生した熱が回路基板36からヒートシンク37まで伝達される放熱経路としては、電子部品ecf以外に回路基板36の表面ffに実装された他の電子部品や、温度センサ45A1及び45A2や熱インタフェース材料38a、38bを通って、放熱経路Pth1と並列に熱が伝達する放熱経路Pth4も存在する。
 このため、図25(c)に示すように放熱経路Pth4を経由する放熱による電子部品ecrの温度変化の遅れ応答を再現するための第1ローパスフィルタ74dを、第1ローパスフィルタ74cに対して並列に接続してもよい。
 但し図25(a)の例では、電子部品ecfから見れば放熱経路Pth1と放熱経路Pth4はいずれも回路基板36を経由して放熱する。このため第1ローパスフィルタ74cと第1ローパスフィルタ74dの特性が近くなると考えられ、第1ローパスフィルタ74cと第1ローパスフィルタ74dとを1つの第1ローパスフィルタ74cで実現してもよい。
 また、第1ローパスフィルタ74cの効果が支配的である場合には、第1ローパスフィルタ74cに第1ローパスフィルタ74dを並列接続する効果が少なくなるため、第1ローパスフィルタ74dを省略してもよい。
 さらに、電流制御装置に含まれる電子部品の配置には、実際の製品に応じて様々な形態が考え、これらの電子部品から発生する熱の放熱経路にも様々な形態が考えられる。このため、損失電力演算部72が演算する損失電力Wをフィルタ処理する第1ローパスフィルタ74として、様々な接続形態で接続された複数の第1ローパスフィルタ74を、電子部品の配置形態に応じて使い分けてもよい。
 ここで、説明の便宜のためにハイサイドFET温度推定部61a1~61a3、ローサイドFET温度推定部61b1~61b3、シャント抵抗温度推定部61c1~61c3、相遮断FET温度推定部61d1~61d3、電源遮断FET温度推定部61e1、61e2、コンデンサ温度推定部61f1、61f2及びコイル温度推定部61gを総称して「部品温度推定部61」と表記する。
 例えば、第5実施形態の第1低減係数設定部60は、図18又は図21に示すハイサイドFET温度推定部61a1と同様に構成した部品温度推定部61と、図22又は図25(c)に示すコンデンサ温度推定部61f1と同様に構成した部品温度推定部61と、を両方備えてもよい。
 例えば、図18又は図21に示すハイサイドFET温度推定部61a1と同様に構成した部品温度推定部61は、回路基板36の表面ff上に搭載された電子部品を推定し、図22又は図25(c)に示すコンデンサ温度推定部61f1と同様に構成した部品温度推定部61は、回路基板36の裏面fr上に搭載された電子部品を推定してよい。
 図26(a)及び図26(b)は、部品温度推定部61の第1変形例及び第2変形例のブロック図である。
 なお、図26(a)及び図26(b)では、損失電力演算部72への入力信号の図示を省略している。これは、損失電力演算部72における損失電力Wの演算式が、ハイサイドFET温度推定部61a1~61a3と、ローサイドFET温度推定部61b1~61b3と、シャント抵抗温度推定部61c1~61c3と、相遮断FET温度推定部61d1~61d3と、電源遮断FET温度推定部61e1、61e2と、コンデンサ温度推定部61f1、61f2と、コイル温度推定部61gとによって異なるためである。
 例えば部品温度推定部61は、並列接続された複数の第1ローパスフィルタ74に対して、他の第1ローパスフィルタ74が直列接続されることにより構成される第1ローパスフィルタ74の並直列接続を備えていてもよい。例えば図26(a)に示す部品温度推定部61は、並列接続された第1ローパスフィルタ74a及び74bと、並列接続された第1ローパスフィルタ74c及び74dとを直列接続することにより形成された第1ローパスフィルタ74a~74dの並直列接続によって、損失電力演算部72が演算した損失電力Wをフィルタ処理してもよい。
 また例えば部品温度推定部61は、直列接続された複数の第1ローパスフィルタ74に対して、他の第1ローパスフィルタ74が並列接続されることにより構成される第1ローパスフィルタ74の直並列接続を備えていてもよい。例えば図26(b)に示す部品温度推定部61は、直列接続された第1ローパスフィルタ74a及び74cと、直列接続された第1ローパスフィルタ74b及び74dとを並列接続することにより形成された第1ローパスフィルタ74a~74dの直並列接続によって、損失電力演算部72が演算した損失電力Wをフィルタ処理してもよい。
 (第5実施形態の効果)
 (1)実施形態の電流制御装置は、複数の電子部品を含む電流制御回路と、電流制御回路の付近に配置された温度検出素子を有する温度検出回路と、複数の電子部品の各々に流れる電流値を検出又は推定する電流検出部と、電流検出部が検出又は推定した電流値と、温度検出回路が検出した検出温度と、に基づいて、電子部品の温度である部品温度を複数の電子部品毎に推定する部品温度推定部と、複数の電子部品毎に推定された部品温度に含まれる複数の異なる部品温度に対して複数の異なる低減係数をそれぞれ設定する低減係数設定部と、複数の低減係数のいずれか1つを選択する選択部と、選択された低減係数に基づいて電流制御回路から負荷に出力される出力電流を制限する電流制限部と、を備える。
 部品温度推定部は、複数の電子部品毎に、電子部品において発生する損失電力を推定し、互いに直列接続された複数の第1ローパスフィルタによって損失電力をフィルタ処理して得られた第1値と、温度検出回路が検出した検出温度を第2ローパスフィルタでフィルタ処理して得られた第2値と、の和に基づいて複数の電子部品のうちいずれかの電子部品の部品温度を推定する。例えば、損失電力と所定ゲインとの乗算結果を複数の第1ローパスフィルタによってフィルタ処理して第1値を取得してもよい。これにより、電子部品で発生した熱が、電子部品と放熱部材との間に介在する様々な部材や介挿物を経由して放熱される場合における部品温度を精度よく推定できる。
 (2)いずれかの電子部品は、回路基板の第1面上に実装され、第1面とは反対側の回路基板の第2面は、ヒートシンクに熱的に結合されていてよい。これにより、ヒートシンクと反対側を向く回路基板の第1面上に実装される電子部品の部品温度を精度よく推定できる。
 (3)複数の第1ローパスフィルタのうち少なくとも1つは、2次以上のローパスフィルタであってもよい。これにより、熱的特性が大きく異なる材質からなる複数部材を介して放熱される電子部品の温度変化の遅れ応答を精度よく推定できる。
 (4)部品温度推定部は、電子部品のうちいずれかの電子部品以外の他の電子部品の部品温度を、互いに並列接続された複数の第2ローパスフィルタによって損失電力をフィルタ処理して得られた第3値と、温度検出回路が検出した検出温度を第2ローパスフィルタでフィルタ処理して得られた第2値と、の和に基づいて推定してよい。これにより、他の電子部品で発生した熱が、並列に存在する複数の放熱経路を伝達して放熱される場合における部品温度を精度よく推定できる。
 (5)いずれかの電子部品は、回路基板の第1面上に実装され、他の電子部品は、第1面とは反対側の回路基板の第2面上に実装され、他の電子部品の回路基板側とは反対側の面がヒートシンクに熱的に結合されており、回路基板の第2面は、他の電子部品、第2面上に実装された温度検出素子又は熱インタフェース材料を介してヒートシンクに熱的に結合されていてよい。これにより、回路基板の第1面と第2面に実装されるそれぞれの電子部品の部品温度を精度よく推定できる。
 (6)部品温度推定部は、互いに並直列接続又は直並列接続された複数の第1ローパスフィルタによって損失電力をフィルタ処理して得られた第1値と、温度検出回路が検出した検出温度を第2ローパスフィルタでフィルタ処理して得られた第2値と、の和に基づいて複数の電子部品毎に部品温度を推定してよい。これにより、電流制御装置に含まれる電子部品の配置形態に応じて、様々な遅延特性の第1ローパスフィルタ74を選択できる。
 (7)電流制御回路はインバータ回路であり、いずれかの電子部品は、インバータ回路の正極線と負極線とを接続する平滑コンデンサであってよい。これにより平滑コンデンサ発生した熱が、平滑コンデンサと放熱部材との間に介在する様々な部材や介挿物を経由して放熱される場合における平滑コンデンサの部品温度を精度よく推定できる。
 (8)電流制御回路はインバータ回路であり、複数の電子部品は、インバータ回路の正極線と負極線とを接続する平滑コンデンサを含み、部品温度推定部は、インバータ回路の相電流の大きさに基づいて平滑コンデンサにおいて発生する損失電力を推定してもよい。これにより、インバータ回路のスイッチングと平滑コンデンサとの間の距離の違いに応じて発生する部品温度の推定値のばらつきを低減できる。
 (第6実施形態)
 図7に示すハイサイドFET温度推定部61a1は、ハイサイドFETQ1の部品温度Tea1の推定のために第1ローパスフィルタ74を有している。第1ローパスフィルタ74は積分回路により構成され、ECU30が動作を停止すると(すなわち、第1電流制御回路40A、第2電流制御回路40Bが停止すると)、積分回路の遅延素子がリセットされる。以下の説明において、第1電流制御回路40A及び第2電流制御回路40Bを総称して電流制御回路40と表記することがある。
 このような積分回路の遅延素子のリセットは、例えば、バッテリ13のバッテリ電圧の瞬間的な変動、バッテリ13のコネクタの不良、ECU30のシステムチェック機能による制御演算装置31a、31bの強制リセット、イグニションスイッチ11のオフなどの原因により、第1低減係数設定部60が機能を停止し、ハイサイドFETQ1の部品温度Tea1の温度推定を継続できない場合に発生する。
 積分回路の遅延素子がリセットされると、ハイサイドFET温度推定部61a1は、第1ローパスフィルタ74の遅延素子に適切な初期値を設定した後に積分回路を動作させないと適正な部品温度Teaを推定できなくなる。
 そこで第6実施形態のハイサイドFET温度推定部61a1は、ECU30が停止してから動作を再開するときに、電流制御回路40の付近の2箇所で検出される第1検出温度Td1及び第2検出温度Td2に基づいて、ハイサイドFET温度推定部61a1が推定する部品温度の初期値を設定する。
 以下の説明では、ハイサイドFET温度推定部61a1を例示するが、ハイサイドFET温度推定部61a2及び61a3と、ローサイドFET温度推定部61b1~61b3と、シャント抵抗温度推定部61c1~61c3と、相遮断FET温度推定部61d1~61d3と、電源遮断FET温度推定部61e1及び61e2と、コンデンサ温度推定部61f1及び61f2と、及びコイル温度推定部61gも、ハイサイドFET温度推定部61a1と同様の構成を備えてよい。
 なお、第1検出温度Td1及び第2検出温度Td2を検出するための温度検出素子は、第1検出温度Td1と第2検出温度Td2との間に温度差が発生するように互いに十分に離れた位置に設置すればよく、特に設置位置は限定されない。
 図27を参照する。例えば第1検出温度Td1及び第2検出温度Td2のうちいずれか一方を検出するための温度検出素子として、制御演算装置31a、31bのICパッケージ内に設けられた温度検出器46A、46Bを用いてもよい。
 第1検出温度Td1及び第2検出温度Td2のうちいずれか他方を検出するための温度検出素子として、温度検出回路45A又は45Bを用いてもよい。
 このように、第1検出温度Td1及び第2検出温度Td2を検出するための温度検出素子は、ECU30を構成する何れかのICのICパッケージ内に設けられていてもよく、ICパッケージとは別個に電流制御回路40の付近に設けられていてもよい。
 図28は、第6実施形態のハイサイドFET温度推定部61a1の機能構成の一例のブロック図である。第6実施形態のハイサイドFET温度推定部61a1は、初期値設定部78と、減算器79を備える。
 初期値設定部78は、ECU30が動作を停止した時点の第1検出温度Td1及び第2検出温度Td2と、ECU30が動作を停止した時点にハイサイドFET温度推定部61a1が出力した部品温度Tea1の推定値と、ECU30が動作を再開した時点の第1検出温度Td1及び第2検出温度Td2と、に基づいて、ECU30が動作を再開した時点の部品温度Tea1の推定値の初期値Tiniを算出する。
 以下、ECU30が動作を停止した時点の第1検出温度Td1及び第2検出温度Td2を「停止時の第1検出温度Td1e及び第2検出温度Td2e」と表記し、ECU30が動作を停止した時点にハイサイドFET温度推定部61a1が出力した部品温度Tea1の推定値を「停止時の部品温度Tea1の推定値Tea1e」と表記し、ECU30が動作を再開した時点の第1検出温度Td1及び第2検出温度Td2を、「再開時の第1検出温度Td1r及び第2検出温度Td2r」と表記することがある。
 また以下の説明では、温度検出回路45Aが出力するECU30の温度の検出信号SdAを第1検出温度Td1として使用する場合を例示するが、温度検出回路45Aが出力するECU30の温度の検出信号SdAを第2検出温度Td2として使用してもよい。
 ECU30が動作を停止すると、初期値設定部78は、ECU30の動作停止時に最後に入力された第1検出温度Td1及び第2検出温度Td2を、停止時の第1検出温度Td1e及び第2検出温度Td2eとして記憶する。また、ECU30の動作停止時にハイサイドFET温度推定部61a1が最後に出力した部品温度Tea1の推定値を、停止時の部品温度Tea1の推定値Tea1eとして記憶する。
 ECU30が動作を再開すると、初期値設定部78は、再開時の第1検出温度Td1r及び第2検出温度Td2rを取得する。
 初期値設定部78は、停止時の第1検出温度Td1eと第2検出温度Td2eの温度差(Td2e-Td1e)と、再開時の第1検出温度Td1rと第2検出温度Td2rの温度差(Td2r-Td1r)との比を、第1推定ゲインGe1=(Td2r-Td1r)/(Td2e-Td1e)として算出する。
 図29(a)は、時刻t=0においてECU30が動作を停止した後の第1検出温度Td1(実線)及び第2検出温度Td2(破線)と、推定対象のハイサイドFETQ1の部品温度Tea1の想定値(一点鎖線)の模式図である。図29(b)は、図29(a)の第1検出温度Td1及び第2検出温度Td2に基づいて算出した第1推定ゲインGe1の模式図である。
 図29(a)は、ECU30が動作を停止した後の推定対象の部品温度Tea1の温度低下の遅れ応答が、第2検出温度Td2の温度低下の遅れ応答よりも遅い場合の例を示している。
 例えば、特許第6569447号公報には、第1電子部品の第1部品温度の影響を被り易い停止時の第1検出温度Td1eと停止時の部品温度Tea1の推定値Tea1eとの温度差(Tea1e-Td1e)に第1推定ゲインGe1を乗じて、再開時の部品温度Tea1の推定値(Ge1×(Tea1e-Td1e))を算出する温度推定方法が記載されている。
 しかしながら、推定対象の部品温度Tea1の温度低下の遅れ応答と第2検出温度Td2の温度低下の遅れ応答とが異なる場合に、第1推定ゲインGe1をそのまま用いて部品温度Tea1を推定すると、部品温度Tea1の推定値に誤差を生じる。
 図29(c)の破線は、第1推定ゲインGe1に基づく部品温度Tea1の推定値(Ge1×(Tea1e-Td1e))を示し、図29(c)の一点鎖線は部品温度Tea1の想定値を示す。図29(d)は、推定値と想定値との誤差を示す模式図である。
 部品温度Tea1の温度低下の遅れ応答が第2検出温度Td2の温度低下の遅れ応答よりも遅い場合には、図29(c)及び図29(d)に示すように、第1推定ゲインGe1に基づく推定値(破線)が想定値(一点鎖線)よりも低く見積もられて、時刻t10において最も誤差が大きくなっている。部品温度Tea1が過小に見積もられると電流指令値の制限が不十分になるため、図29(c)及び図29(d)の推定誤差は、危険側に生じた誤差となる。
 推定対象の部品温度Tea1の温度低下の遅れ応答と第1検出温度Td1の温度低下の遅れ応答とが異なる場合も同様に、第1推定ゲインGe1をそのまま用いて部品温度Tea1を推定すると推定値に誤差を生じる。 
 そこで、第6実施形態では、ECU30が動作を停止した時(すなわち電流制御回路40が停止した時)に発生する部品温度Tea1の時間変化を予め実際に測定しておく。そして、初期値設定部78は、測定結果から求められた部品温度Tea1の時間変化の温度データに基づいて第1推定ゲインGe1を較正することにより第2推定ゲインGe2を設定する。以下、ECU30が動作を停止した時の部品温度Tea1の時間変化を予め実際に測定して求めた部品温度Tea1の時間変化の温度データを「実測定温度データ」と表記することがある。
 例えば、実測定温度データに基づいて、第1推定ゲインGe1から第2推定ゲインGe2へ変換する関数を予め設定してもよい。初期値設定部78は、予め設定された関数に第1推定ゲインGe1を代入して第2推定ゲインGe2を設定してよい。
 例えば初期値設定部78は、実測定温度データに基づいて設定された定数xをべき指数とし、第1推定ゲインGe1を底とするべき関数を用いて第2推定ゲインGe2=Ge1を設定してよい。上述した第1推定ゲインGe1に基づく推定値の誤差は、部品温度Tea1の温度低下の遅れ応答の時定数と第2検出温度Td2の温度低下の遅れ応答との時定数の違いによって生じると考えられるためである。
 図30(a)は第2推定ゲインGeの一例の模式図である。例えば、推定対象の部品温度Tea1の温度低下の遅れ応答が第2検出温度Td2の温度低下の遅れ応答よりも遅い場合には、1より小さな値のべき指数xを設定してよい。
 初期値設定部78は、停止時の第1検出温度Td1eと停止時の部品温度Tea1の推定値Tea1eとの温度差(Tea1e-Td1e)に第2推定ゲインGe2を乗じて、再開時の部品温度Tea1の推定値の初期値Tini=(Ge2×(Tea1e-Td1e))を算出する。
 図30(b)は第2推定ゲインGe2に基づく部品温度の推定値の模式図である。第2推定ゲインGe2を用いて部品温度Tea1を推定することにより、推定値を想定値に近付けることができる。これにより、部品温度Tea1が過小に見積もられることにより生じる電流指令値の不十分な制限を回避できる。
 なお、初期値設定部78は、予め実際に測定した温度データに基づいて設定されたルックアップテーブルに基づいて、第1推定ゲインGe1から第2推定ゲインGe2へ変換してもよい。
 図28を参照する。減算器79は、初期値Tiniから基礎温度Tthを減算した差分(Tini-Tth)を、ECU30が動作を再開した時点の第1ローパスフィルタ74の出力の初期値として、第1ローパスフィルタ74に設定する。例えば減算器79は、差分(Tini-Tth)を第1ローパスフィルタ74の遅延素子に代入してよい。
 この結果、ECU30が動作を再開した時点で、第1ローパスフィルタ74から差分(Tini-Tth)が出力される。加算器76は、差分(Tini-Tth)に基礎温度Tthを加える。この結果、ハイサイドFET温度推定部61a1から初期値Tiniが出力される。
 図31(a)は、ECU30が動作を停止した後の推定対象の部品温度Tea1の温度低下の遅れ応答が、第2検出温度Td2の温度低下の遅れ応答よりも速い場合の第1検出温度Td1(実線)及び第2検出温度Td2(破線)と、推定対象のハイサイドFETQ1の部品温度Tea1の想定値(一点鎖線)の模式図である。
 図31(b)の破線は、図31(a)の第1検出温度Td1及び第2検出温度Td2から求めた第1推定ゲインGe1に基づいて算出した部品温度Tea1の推定値を示し、図31(b)の一点鎖線は、部品温度Tea1の想定値を示す。図31(c)は、推定値と想定値との誤差を示す模式図である。
 部品温度Tea1の遅れ応答が第2検出温度Td2の遅れ応答よりも速い場合には、図31(b)及び図31(c)に示すように、第1推定ゲインGe1に基づく推定値(破線)が想定値(一点鎖線)よりも高く見積もられる。この結果、電流指令値が不必要に制限される虞がある。
 したがって、部品温度Tea1の遅れ応答が第2検出温度Td2の遅れ応答よりも速い場合には、第1推定ゲインGe1から第2推定ゲインGe2へ変換するべき関数のべき指数xを1より大きな値に設定してよい。
 図31(d)は、第1推定ゲインGe1と第2推定ゲインGeの一例の模式図であり、図31(e)は、第2推定ゲインGe2に基づく部品温度の推定値の模式図である。第2推定ゲインGe2を用いて部品温度Tea1を推定することにより、推定値を想定値に近付けることができる。これにより、部品温度Tea1が過大に見積もられることにより生じる電流指令値の不要な制限を回避できる。
 (第6実施形態の効果)
 (1)電流制御装置は、電子部品を含む電流制御回路と、電流制御回路の付近に配置された温度検出素子を有する温度検出回路と、電子部品に流れる電流値を検出又は推定する電流検出部と、電流検出部が検出又は推定した電流値と、温度検出回路が検出した検出温度と、に基づいて、電子部品の温度である部品温度を推定する部品温度推定部と、部品温度に基づいて電流制御回路から負荷に出力される出力電流を制限する電流制限部と、を備える。
 部品温度推定部は、電流制御回路が停止してから動作を再開するときに部品温度の推定値の初期値を設定する初期値設定部を備える。
 初期値設定部は、電流制御回路の付近の互いに離れた2箇所で検出される第1検出温度及び第2検出温度を取得し、電流制御回路の停止時に、部品温度の推定温度と第1検出温度と第2検出温度とを記憶し、停止時における第1検出温度と第2検出温度の温度差と、電流制御回路の動作の再開時における第1検出温度と第2検出温度の温度差との比を、第1推定ゲインとして算出し、電流制御回路が停止した時の部品温度の時間変化を予め実際に測定して得られる温度データに基づいて第1推定ゲインを較正することにより第2推定ゲインを設定し、停止時における第1検出温度と部品温度の推定温度との温度差に第2推定ゲインを乗じて求めた温度差に基づいて初期値を設定する。
 これにより、電流制御回路の停止後における第2検出温度の低下の遅れ応答の時定数と、推定対象の電子部品の部品温度の低下の遅れ応答の時定数とが異なっていても、電流制御回路の動作の再開時における電子部品の推定精度を向上できる。この結果、電流制御回路が停止してから動作を再開するときに、再開時における部品温度の推定精度を向上できる。
 (2)初期値設定部は、温度データに基づいて設定された第1推定ゲインの関数によって、第1推定ゲインを第2推定ゲインに変換してよい。上記関数は、温度データに基づいて設定された定数をべき指数とし第1推定ゲインを底とするべき関数であってもよく、温度データに基づいて設定されたルックアップテーブルであってもよい。これにより、部品温度の時間変化を予め実際に測定して得られる温度データと、第1推定ゲインと、に基づいて第2推定ゲインを適切に設定できる。
 (3)温度データに基づいて求めた部品温度の遅れ応答が、電流制御回路が停止した時の第2検出温度の遅れ応答よりも遅い場合に1よりも小さなべき指数を設定し、速い場合に1よりも大きなべき指数を設定してよい。これにより、電流制御回路が停止した時の部品温度の温度低下の遅れ応答特性に応じて、第1推定ゲインを第2推定ゲインに変換するべき関数を適切に設定できる。
 (4)部品温度推定部は、温度検出回路が検出した検出温度に応じた値として温度検出回路が検出した検出温度を第2ローパスフィルタ75に通して得られた値を取得してもよい。このように温度検出回路が検出した検出温度にローパスフィルタ処理を施すことにより、個々の電子部品の近傍の周囲温度の推定値を取得できる。例えば、温度検出回路の付近の電子部品の発熱の影響を抑制することで、他の電子部品の近傍の周囲温度を精度良く推定できる。電子部品がヒートシンクに熱接続されている場合には電子部品の近傍のヒートシンク温度を取得できる。
 (第7実施形態)
 図32(a)~図32(e)はそれぞれ、ECU30がモータ20の第1系統コイルと第2系統コイルの両方を駆動する両系統駆動モードで動作し、且つ第1電流制御回路40Aと第2電流制御回路40Bからモータ20に出力する駆動電流の配分比率を略等しくした場合におけるチョークコイルLa、電源遮断FETQC2、QD2、QC1及びQD1の部品温度の想定値の変化の一例を示す図である。
 両系統駆動モードでは、バッテリ13から第1系統コイルと第2系統コイルとにそれぞれ流れるバッテリ電流Ibat1、Ibat2の両方がチョークコイルLaに流れる。このためチョークコイルLaは高温になり易く、図32(a)に示すように時刻t1においてチョークコイルLaの部品温度は高くなっている。
 これに対し、バッテリ電流Ibat1のみが流れる電源遮断FETQC1及びQC2の部品温度と(図32(d)及び図32(b))、バッテリ電流Ibat2のみが流れる電源遮断FETQD1及びQD2(図32(e)及び図32(c))の発熱量は、チョークコイルLaの発熱量よりも小さい。
 さらに、第1電流制御回路40Aと第2電流制御回路40Bからモータ20に出力する駆動電流の配分比率が略等しい場合には、バッテリ電流Ibat1とIbat2の大きさは略等しい。このため、バッテリ電流Ibat1が流れる電源遮断FETQC1(図32(d))とバッテリ電流Ibat2が流れる電源遮断FETQD1(図32(e))の時刻t1付近の部品温度の差が小さくなっている。
 一方で、バッテリ電流Ibat1が流れる電源遮断FETQC2(図32(b))とバッテリ電流Ibat2が流れる電源遮断FETQD2(図32(c))の部品温度の差も小さくなることが予想されるところ、図32(b)及び図32(c)を比較すると、電源遮断FETQD2の部品温度が電源遮断FETQC2の部品温度よりも、時刻t1付近において有意に高くなっている。
 これは、電源遮断FETQD2が、電源遮断FETQC1、QC2、QD1よりもチョークコイルLaに近接して配置しているため、高温のチョークコイルLaから伝搬する熱量が電源遮断FETQD2の部品温度に影響したことが原因であると考えられる。
 図33(a)は、チョークコイルLaからの放熱経路の第1例の模式図である。図33(a)の例では、電源遮断FETQD2、温度センサ45B1及び45B2、チョークコイルLaが回路基板36の表面ffに実装され、それぞれ熱インタフェース材料38a~38cを介してヒートシンク37に接触している。
 この場合は、チョークコイルLaの熱が熱インタフェース材料38cを通ってヒートシンク37に放熱される放熱経路Pth5と、チョークコイルLaの熱が、回路基板36と電源遮断FETQD2と熱インタフェース材料38aを通ってヒートシンク37に放熱される放熱経路Pth6が想定される。このため、チョークコイルLaから放熱経路Pth6を伝搬する熱が、電源遮断FETQD2の部品温度の上昇を招くと考えられる。
 図33(b)は、チョークコイルLaからの放熱経路の第2例の模式図である。図33(b)の例では、電源遮断FETQD2、温度センサ45B1及び45B2が回路基板36の表面ffに実装され、それぞれ熱インタフェース材料38a及び38bを介してヒートシンク37に接触している。一方でチョークコイルLaは、回路基板36に接続配線Wで電気的に接続され、熱インタフェース材料38cを介してヒートシンク37に接触している。
 この場合は、チョークコイルLaの熱が熱インタフェース材料38cを通ってヒートシンク37に放熱される放熱経路Pth5と、チョークコイルLaの熱が、接続配線Wと回路基板36と電源遮断FETQD2と熱インタフェース材料38aを通ってヒートシンク37に放熱される放熱経路Pth7が想定される。このため、チョークコイルLaから放熱経路Pth7を伝搬する熱が、電源遮断FETQD2の部品温度の上昇を招くと考えられる。
 図33(c)は、チョークコイルLaからの放熱経路の第3例の模式図である。図33(c)の例では、電源遮断FETQD2、温度センサ45B1及び45B2が回路基板36の表面ffに実装され、それぞれ熱インタフェース材料38a及び38bを介してヒートシンク37に接触している。一方でチョークコイルLaは、回路基板36の裏面frに実装され、回路基板36を貫通するビアと熱インタフェース材料38cを介してヒートシンク37に熱的に接続されている。
 この場合は、チョークコイルLaの熱がビアと熱インタフェース材料38cを通ってヒートシンク37に放熱される放熱経路Pth8と、チョークコイルLaの熱が、回路基板36と電源遮断FETQD2と熱インタフェース材料38aを通ってヒートシンク37に放熱される放熱経路Pth9が想定される。このため、チョークコイルLaから放熱経路Pth9を伝搬する熱が、電源遮断FETQD2の部品温度の上昇を招くと考えられる。
 このように、高温になり易いチョークコイルLaに近接して電源遮断FETQD2が配置されている場合には、電源遮断FETQD2はチョークコイルLaの高温の影響を受ける虞がある。この結果、電源遮断FETQD2の実際の部品温度が、電源遮断FET温度推定部61e2による推定値よりも高くなり、部品温度の推定精度が低下する虞がある。以下の説明において、高温になりやすい電子部品を「第1電子部品」と表記し、第1電子部品の部品温度の影響を被り易い電子部品を「第2電子部品」と表記することがある。チョークコイルLaは、「第1電子部品」の一例であり、電源遮断FETQD2は、「第2電子部品」の一例である。
 説明の便宜上、以下の説明において、第2系統コイルを駆動する電流を制御する電流制御回路を構成する第2電力変換回路42BのハイサイドFETQ1、Q3及びQ5、ローサイドFETQ2、Q4及びQ6、電流検出回路39A2、39B2及び39C2のシャント抵抗、相遮断FETQB1、QB2及びQB3、電源遮断FETQD1、QD2、並びに電解コンデンサCB1及びCB2、の部品温度についても、第1系統コイルを駆動する電流を制御する電流制御回路を構成する電子部品の部品温度と同じ符号(すなわち、それぞれTea1~Tea3、Teb1~Teb3、Tec1~Tec3、Ted1~Ted3、Tee1及びTee2、並びにTef1及びTef2)を用いる。
 第7実施形態では、第2電子部品の損失電力Wと、温度検出回路45Bが出力するECU30の温度の検出信号SdBに加えて、第1電子部品の第1部品温度に基づいて第2電子部品の第2部品温度を推定する。例えば、電源遮断FETQD2の損失電力Wと、検出信号SdBと、チョークコイルLaの部品温度Tegとに基づいて電源遮断FETQD2の部品温度Tee2を推定する。
 これにより、第2電子部品の第2部品温度が第1電子部品の第1部品温度の影響を被り易い構成において、第2部品温度の推定値を第1部品温度の推定値に基づいて補正することが可能になるため、第2部品温度の推定精度を向上できる。
 図34(a)は、第7実施形態の制御演算装置31bの第1低減係数設定部60に設けられた電源遮断FET温度推定部61e2の機能構成の第1例のブロック図である。電源遮断FET温度推定部61e2は、電流検出回路39A2、39B2及び39C2でそれぞれ検出したA相電流、B相電流、C相電流の検出値I2ad、I2bd、I2cdと、温度検出回路45Bが検出したECU30の温度の検出信号SdBと、コイル温度推定部61gが推定したチョークコイルLaの部品温度Tegの推定値を受信する。
 損失電力演算部72は、前回の制御サイクルで演算した電源遮断FETQD2の部品温度Tee2の前回値に基づいて電源遮断FETQD2のオン抵抗Rfを推定する。そして、オン抵抗Rfと、A相電流、B相電流、C相電流の検出値I2ad、I2bd、I2cdに基づいてバッテリ13から第2系統コイルに流れるバッテリ電流Ibat2を算出する。そして、次式に基づいて電源遮断FETQD2の損失電力Wを演算する。
 W=Rf×Ibat2
 ゲイン乗算部73は、損失電力Wと所定のゲインG1との積(G1×W)を算出して第1ローパスフィルタ74に出力する。
 第1ローパスフィルタ74は、積(G1×W)にローパスフィルタ処理を行うことにより得られる信号を加算器76に出力する。第2ローパスフィルタ75は、温度検出回路45Bが出力するECU30の温度の検出信号SdBにローパスフィルタ処理を行うことにより得られる信号を加算器76に出力する。
 ゲイン乗算部81は、上記のゲインG1と異なる所定のゲインG2と、チョークコイルLaの部品温度Tegと、の積(G2×Teg)を算出して第3ローパスフィルタ82に出力する。第3ローパスフィルタ82は、積(G2×Teg)にローパスフィルタ処理を行うことにより得られる信号を加算器76に出力する。
 加算器76は、第1ローパスフィルタ74の出力と、第2ローパスフィルタ75の出力と、第3ローパスフィルタ82の出力との和を、電源遮断FETQD2の部品温度Tee2として算出する。
 なお、本明細書では、「第1電子部品」としてチョークコイルLaを例示し、「第2電子部品」として電源遮断FETQD2を例示するが、本実施形態はこのような特定の例に限定されるものではない。本実施形態は、電流制御回路に含まれる複数の電子部品のうち発熱し易い電子部品と、この電子部品に近接して配置される他の部品の組合せに対して広く適用できる。
 図34(b)は、第7実施形態の制御演算装置31bの第1低減係数設定部60に設けられた電源遮断FET温度推定部61e2の機能構成の第2例のブロック図である。
 電流制御回路の動作状態(動作モード)には、電流制御回路に含まれる電子部品が発熱し易い(すなわち高温になり易い)動作状態と、発熱が緩やかな動作状態とが存在する。以下の説明において、電子部品が比較的発熱し易い(すなわち高温になり易い)動作状態を「第1状態」と表記し、発熱が比較的緩やかな動作状態を「第2状態」と表記する。
 例えば第1状態は、電子部品の発熱量の時間平均や電子部品に流れる電流の時間平均が閾値以上である状態であり、第2状態は、電子部品の発熱量の時間平均や電子部品に流れる電流の時間平均が閾値未満である状態であってよい。例えば、第1状態はバッテリ13から流れるバッテリ電流Ibat=(Ibat1+Ibat2)やその時間平均が閾値以上である状態であり、第2状態はバッテリ電流Ibatやその時間平均が閾値未満である状態であってよい。
 スイッチ83は、電流制御回路の動作状態が、第1状態であるか第2状態であるかを判定する。
 例えば、スイッチ83は、バッテリ電流Ibatやその時間平均が閾値以上である場合に電流制御回路の動作状態が第1状態であると判定し、バッテリ電流Ibatやその時間平均が閾値未満である場合に電流制御回路の動作状態が第2状態であると判定してよい。
 また例えば、モータ20の駆動電流を供給する電流制御装置に本発明を適用する場合、モータ20のモータ回転軸の回転速度が閾値以上である場合に第1状態であると判定し、回転速度が閾値未満である場合に第2状態であると判定してよい。また、多相モータのいずれか特定の1相の電流が他の相の電流よりも高い状態が継続して、モータ回転軸の回転が停止した状態を第2状態であると判定し、モータ回転軸が回転している状態を第1状態であると判定してもよい。
 スイッチ83は、電流制御回路の動作状態が第1状態である場合に、第3ローパスフィルタ82の出力を加算器76に出力する。加算器76は、第1ローパスフィルタ74の出力と、第2ローパスフィルタ75の出力と、第3ローパスフィルタ82の出力との和を、電源遮断FETQD2の部品温度Tee2として算出する。
 一方で、電流制御回路の動作状態が第2状態である場合に、スイッチ83は値「0」を加算器76に出力する。加算器76は、第1ローパスフィルタ74の出力と、第2ローパスフィルタ75の出力との和を、電源遮断FETQD2の部品温度Tee2として算出する。すなわち、チョークコイルLaの部品温度Tegに基づかないで電源遮断FETQ2の部品温度Tee2を推定する。
 (第7実施形態の効果)
 (1)電流制御装置は、複数の電子部品を含む電流制御回路と、電流制御回路の付近に配置された温度検出素子を有する温度検出回路と、複数の電子部品の各々に流れる電流値を検出又は推定する電流検出部と、電流検出部が検出又は推定した電流値と、温度検出回路が検出した検出温度と、に基づいて、電子部品の温度である部品温度を複数の電子部品毎に推定する部品温度推定部と、複数の電子部品毎に推定された部品温度に含まれる複数の異なる部品温度に対して複数の異なる低減係数をそれぞれ設定する低減係数設定部と、複数の低減係数のいずれか1つを選択する選択部と、選択された低減係数に基づいて電流制御回路から負荷に出力される出力電流を制限する電流制限部と、を備える。
 複数の電子部品は、少なくとも第1電子部品と第2電子部品とを含み、部品温度推定部は、電流検出部が検出又は推定した電流値と、温度検出回路が検出した検出温度と、に基づいて第1電子部品の部品温度である第1部品温度を推定し、電流検出部が検出又は推定した電流値と、温度検出回路が検出した検出温度と、第1部品温度と、に基づいて第2電子部品の部品温度である第2部品温度を推定する。例えば、第1電子部品と第2電子部品とは互いに近接して配置されている部品であってよい。
 これにより、第2電子部品の第2部品温度が第1電子部品の第1部品温度の影響を被り易い構成において、第2部品温度の推定値を第1部品温度の推定値に基づいて補正することが可能になるため、第2部品温度の推定精度を向上できる。
 (2)部品温度推定部は、第1電子部品において発生する損失電力である第1損失電力と、第2電子部品において発生する損失電力である第2損失電力とを推定し、第1損失電力と所定ゲインとの積をローパスフィルタ処理して得られた値と、温度検出回路が検出した検出温度をローパスフィルタ処理して得られた値と、の和に基づいて、第1部品温度を推定し、第2損失電力と所定ゲインとの積をローパスフィルタ処理して得られた値と、温度検出回路が検出した検出温度をローパスフィルタ処理して得られた値と、第1部品温度と所定ゲインとの積をローパスフィルタ処理して得られた値と、の和に基づいて、第2部品温度を推定してよい。
 損失電力をローパスフィルタ処理して得られた値に基づいて部品温度を推定することにより、部品温度を精度良く推定できる。また、温度検出回路が検出した検出温度にローパスフィルタ処理を施すことにより、個々の電子部品の近傍の周囲温度の推定値を取得できる。電子部品がヒートシンクに熱接続されている場合には電子部品の近傍のヒートシンク温度を取得できる。また、第1部品温度をローパスフィルタ処理して得られた値に基づいて部品温度を推定することにより、第1電子部品の発熱の伝搬が第2部品温度に及ぼす影響を精度良く推定できる。
 (3)部品温度推定部は、電流制御装置が第1状態にある場合に第1部品温度に基づいて第2部品温度を推定し、電流制御装置が第2状態にある場合に第1部品温度に基づかないで第2部品温度を推定してよい。
 これにより、電流制御装置の動作状態に応じて、第2部品温度の推定に第1部品温度を反映させるか否かを切り替えることができる。
 (4)例えば、第1状態は第1電子部品の発熱量が閾値以上である状態であり、第2状態は第1電子部品の発熱量が閾値未満である状態であってよい。例えば第1状態は、電流制御回路に直流電力を供給する直流電源から流れる電源電流が閾値以上である状態であり、第2状態は電源電流が閾値未満である状態であってよい。
 これにより、第1電子部品が高温になり易い状態であるか否かに応じて、第2部品温度の推定に第1部品温度を反映させるか否かを切り替えることができる。
 (変形例)
 (1)図35は、ECU30の第1変形例の概要を示す構成図である。電動パワーステアリング装置は、バッテリ13として、第1電力配線PWaを経由して第1電力変換回路42Aに電力を供給する第1バッテリと、第2電力配線PWbを経由して第2電力変換回路42Bに電力を供給する第2バッテリと、を別個に備えてもよい。
 第1電力配線PWaの正極側電源ラインLpaは、チョークコイルLaとセラミックコンデンサCa1及びCa2により形成されたノイズフィルタ回路を経由して、制御演算装置31aに接続されるとともに、第1電源遮断回路44Aに接続される。
 チョークコイルLaの一端が正極側電源ラインLpaとセラミックコンデンサCa1の一端とに接続され、チョークコイルLaの他端が、セラミックコンデンサCa2の一端と制御演算装置31aに接続され、セラミックコンデンサCa1及びCa2の他端は接地されている。一方で、第1電力配線PWaの負極側ラインは、ECU30の接地線に接続される。
 第2電力配線PWbの正極側電源ラインLpbは、チョークコイルLbとセラミックコンデンサCb1及びCb2により形成されたノイズフィルタ回路を経由して、制御演算装置31bに接続されるとともに、第2電源遮断回路44Bに接続される。
 チョークコイルLbの一端が正極側電源ラインLpbとセラミックコンデンサCb1の一端とに接続され、チョークコイルLbの他端が、セラミックコンデンサCb2の一端と制御演算装置31bに接続され、セラミックコンデンサCb1及びCb2の他端は接地されている。一方で、第2電力配線PWbの負極側ラインは、ECU30の接地線に接続される。
 なお、第1変形例の制御演算装置31bでは、チョークコイルLaに代えてチョークコイルLbのコイル温度Tegを推定してコイル低減係数Kgを設定する。
 また、第2バッテリの出力端子間の電圧であるバッテリ電圧Vbat2に基づいてバッテリ低減係数K4を設定する。
 なお、第6実施形態のように初期値設定部78を設ける場合には、制御演算装置31a及び31bに温度検出器46A及び46Bを設けてもよい。またはECU30のその他の箇所に、温度検出回路45A及び45B以外の温度検出器を設けてもよい。図36のECU30の第2変形例においても同様である。
 (2)図36は、ECU30の第2変形例の概要を示す構成図である。ECU30の第2変形例は、単一のインバータによりモータ20を駆動する。このため、図2に表した構成に含まれる第1モータ電流遮断回路33A及び第2モータ電流遮断回路33Bと、第1ゲート駆動回路41A及び第2ゲート駆動回路41Bと、第1電力変換回路42A及び第2電力変換回路42Bと、第1電源遮断回路44A及び第2電源遮断回路44Bと、温度検出回路45A及び45Bのうち、第1モータ電流遮断回路33Aと、第1ゲート駆動回路41Aと、第1電力変換回路42Aと、第1電源遮断回路44Aと、温度検出回路45Aのみを備えている。
 (3)以上の説明では、本発明の電流制御装置を、いわゆる上流アシスト方式と呼ばれるコラムアシスト方式の電動パワーステアリング装置に適用する例について記載したが、本発明の電流制御装置は、いわゆる下流アシスト方式の電動パワーステアリング装置に適用してもよい。以下、下流アシスト方式の電動パワーステアリング装置の例として、シングルピニオンアシスト方式、ラックアシスト方式、デュアルピニオンアシスト方式の電動パワーステアリング装置に、本発明の電流制御装置を適用する構成例を説明する。
 なお、下流アシスト方式の場合には、防水対策のためモータ20、回転角センサ23a、ECU30は別体ではなく、図37~図39の破線で示すように一体構造のMCU(Motor Control Unit)としてよい。
 図37は、シングルピニオンアシスト方式の電動パワーステアリング装置に、本発明の電流制御装置を適用する構成例を示す。ステアリングホイール1は、操舵軸2を経て、インターミディエイトシャフトの一方のユニバーサルジョイント4aと連結されている。また、他方のユニバーサルジョイント4bには、トーションバー(図示せず)の入力側シャフト4cが連結されている。
 ピニオンラック機構5は、ピニオンギア(ピニオン)5a、ラックバー(ラック)5b及びピニオン軸5cを備える。入力側シャフト4cとピニオンラック機構5とは、入力側シャフト4cとピニオンラック機構5との間の回転角のずれによってねじれるトーションバー(図示せず)によって連結されている。トルクセンサ10は、トーションバーの捩れ角を、ステアリングホイール1の操舵トルクThとして電磁気的に測定する。
 ピニオン軸5cには、ステアリングホイール1の操舵力を補助するモータ20が減速ギア3を介して連結されており、回転角センサ23aは、モータ20のモータ回転軸の回転角情報を算出する。
 (4)図38は、ラックアシスト方式の電動パワーステアリング装置に、本発明の電流制御装置を適用する構成例を示す。ラックバー5bの外周面には螺旋溝(図示せず)が形成され、これと同様のリードの螺旋溝(図示せず)がナット91の内周面にも形成されている。これら螺旋溝によって形成される転動路に複数の転動体が配置されることによりボールネジが形成されている。
 ステアリングホイール1の操舵力を補助するモータ20の回転軸20aに連結する駆動プーリ92と、ナット91に連結する従動プーリ93にはベルト94が巻きかけられており、回転軸20aの回転運動がラックバー5bの直進運動に変換される。回転角センサ23aは、モータ20のモータ回転軸の回転角情報を算出する。
 (5)図39は、デュアルピニオンアシスト方式の電動パワーステアリング装置に、本発明の電流制御装置を適用する構成例を示す。デュアルピニオンアシスト方式の電動パワーステアリング装置は、ピニオン軸5c、ピニオンギア5aに加えて、第2ピニオン軸95、第2ピニオンギア96を有し、ラックバー5bは、ピニオンギア5aと噛合する第1ラック歯(図示せず)と、第2ピニオンギア96と噛合する第2ラック歯(図示せず)を有する。
 第2ピニオン軸95には、ステアリングホイール1の操舵力を補助するモータ20が減速ギア3を介して連結されており、回転角センサ23aは、モータ20のモータ回転軸の回転角情報を算出する。
 (6)第1ローパスフィルタ74及び第2ローパスフィルタ75の各々を、2次遅れフィルタに置き換えてもよい。
 1…ステアリングホイール、2…操舵軸、3…減速ギア、4a、4b…ユニバーサルジョイント、4c…入力側シャフト、5…ピニオンラック機構、5a…ピニオンギア(ピニオン)、5b…ラックバー(ラック)、5c…ピニオン軸、6a、6b…タイロッド、7a、7b…ハブユニット、8L、8R…操向車輪、10…トルクセンサ、11…イグニションスイッチ、12…車速センサ、13…バッテリ、14…操舵角センサ、20…モータ、20a…回転軸、23…モータ回転角検出回路、23a…回転角センサ、30…電子制御ユニット(ECU)、31a、31b…制御演算装置、33A…第1モータ電流遮断回路、33B…第2モータ電流遮断回路、34A、34B…電圧検出回路、35…通信回線、36…回路基板、37…放熱部材(ヒートシンク)、38a~38c…熱インタフェース材料、39A1、39A2、39B1、39B2、39C1、39C2…電流検出回路、41A…第1ゲート駆動回路、41B…第2ゲート駆動回路、42A…第1電力変換回路、42B…第2電力変換回路、44A…第1電源遮断回路、44B…第2電源遮断回路、45A、45B…温度検出回路、46A、46B…温度検出器、50…電流指令値演算部、51…電流制限部、52、53…減算器、54…比例積分(PI)制御部、55…2相/3相変換部、56…3相/2相変換部、57…角速度変換部、60…第1低減係数設定部、61a1、61a2、61a3…ハイサイドFET温度推定部、61b1、61b2、61b3…ローサイドFET温度推定部、61c1、61c2、61c3…シャント抵抗温度推定部、61d1、61d2、61d3…相遮断FET温度推定部、61e1、61e2…電源遮断FET温度推定部、61f1、61f2…コンデンサ温度推定部、61g…コイル温度推定部、62a、62b、62c、62d、62e、62f、64…選択器、63a、63a1、63a2、63a3…ハイサイドFET低減係数設定部、63b、63b1、63b2、63b3…ローサイドFET低減係数設定部、63c、63c1、63c2、63c3…シャント抵抗低減係数設定部、63d、63d1、63d2、63d3…相遮断FET低減係数設定部、63e、63e1、63e2…電源遮断FET低減係数設定部、63f、63f1、63f2…コンデンサ低減係数設定部、63g…コイル低減係数設定部、70…第2低減係数設定部、71…第3低減係数設定部、72…損失電力演算部、73、73a、73b…ゲイン乗算部、74、74a、74b、74c、74d…第1ローパスフィルタ、75…第2ローパスフィルタ、76…加算器、78…初期値設定部、79…減算器、81…ゲイン乗算部、82…第3ローパスフィルタ、83…スイッチ、91…ナット、92…駆動プーリ、93…従動プーリ、94…ベルト、95…第2ピニオン軸、96…第2ピニオンギア、Ca1、Ca2、Cb1、Cb2…セラミックコンデンサ、CA1、CA2、CB1、CB2…電解コンデンサ、CNT…コネクタ、Ct1、Ct2…コンデンサ、Q1、Q3、Q5…ハイサイドFET、Q2、Q4、Q6…ローサイドFET、QA1、QA2、QA3、QB1、QB2、QB3…相遮断FET、QC1、QC2、QD1、QD2…電源遮断FET、La、Lb…チョークコイル、Lpa、Lpb…正極側電源ライン、PWa…第1電力配線、PWb…第2電力配線、SWAa、SWAb、SWAc、SWBa、SWBb、SWBc…スイッチングアーム

Claims (11)

  1.  複数の電子部品を含む電流制御回路と、
     前記電流制御回路の付近に配置された温度検出素子を有する温度検出回路と、
     前記複数の電子部品の各々に流れる電流値を検出又は推定する電流検出部と、
     前記電流検出部が検出又は推定した電流値と、前記温度検出回路が検出した検出温度と、に基づいて、前記電子部品の温度である部品温度を前記複数の電子部品毎に推定する部品温度推定部と、
     前記複数の電子部品毎に推定された前記部品温度に含まれる複数の異なる部品温度に対して複数の異なる低減係数をそれぞれ設定する低減係数設定部と、
     前記複数の低減係数のいずれか1つを選択する選択部と、
     選択された前記低減係数に基づいて前記電流制御回路から負荷に出力される出力電流を制限する電流制限部と、
     を備えることを特徴とする電流制御装置。
  2.  前記複数の電子部品は、発熱態様の異なる電子部品を含み、
     前記部品温度推定部は、前記電子部品の抵抗値と、前記電子部品に流れる電流の電流値及び通電時間と、前記温度検出回路が検出した検出温度と、に基づいて、前記発熱態様の異なる電子部品の各々の部品温度を推定する、
     ことを特徴とする請求項1に記載の電流制御装置。
  3.  前記複数の電子部品は、複数の異なる種類の電子部品を含み、
     前記低減係数設定部は、前記電子部品の種類毎に1つの前記低減係数を設定する、
     ことを特徴とする請求項1又は2に記載の電流制御装置。
  4.  前記複数の電子部品は、複数の異なる種類の電子部品を含み、
     前記複数の異なる種類の電子部品のうち少なくとも1つの種類の電子部品は、前記電流制御回路の異なる場所に配置された複数の電子部品を含み、
     前記電流制御装置は、前記異なる場所に配置された複数の電子部品の各々について推定された前記部品温度のうちいずれか1つを選択する第2の選択部を含み、
     前記低減係数設定部は、前記第2の選択部によって選択された部品温度に基づいて前記少なくとも1つの種類の電子部品の前記低減係数を設定する、
     ことを特徴とする請求項1~3のいずれか一項に記載の電流制御装置。
  5.  前記複数の電子部品は、複数の異なる種類の電子部品を含み、
     前記複数の異なる種類の電子部品のうち少なくとも1つの種類の電子部品は、前記電流制御回路の異なる場所に配置された複数の電子部品を含み、
     前記低減係数設定部は、前記少なくとも1つの種類の電子部品に含まれる前記電流制御回路の異なる場所に配置された複数の電子部品に対して複数の異なる低減係数をそれぞれ設定する、
     ことを特徴とする請求項1~3のいずれか一項に記載の電流制御装置。
  6.  前記部品温度推定部は、
     前記複数の電子部品毎に、前記電子部品において発生する損失電力を推定し、
     前記損失電力と所定ゲインとの積を第1ローパスフィルタ処理して得られた値と、前記温度検出回路が検出した検出温度を第2ローパスフィルタ処理して得られた値と、の和に基づいて、前記複数の電子部品毎に前記部品温度を推定する、
     ことを特徴とする請求項1~5のいずれか一項に記載の電流制御装置。
  7.  前記複数の電子部品は、前記電流制御回路の異なる場所に配置された電子部品を含み、
     前記所定ゲイン、前記第1ローパスフィルタ処理のカットオフ周波数及び前記第2ローパスフィルタ処理のカットオフ周波数の少なくとも1つは、前記異なる場所に配置された電子部品間で異なる値が設定されている、
     ことを特徴とする請求項6に記載の電流制御装置。
  8.  前記電流制限部は、前記低減係数が小さいほど前記電流制御回路から前記負荷に出力される前記出力電流が小さくなるように、前記出力電流を制限し、
     前記低減係数設定部は、前記部品温度が第1温度よりも低い場合に前記低減係数を最大値に設定し、前記低減係数が前記最大値を有する状態で前記部品温度が前記第1温度よりも高い第2温度を超えると前記部品温度が前記第2温度よりも高い第3温度に至るまで前記低減係数を前記最大値から最小値まで低減させ、前記部品温度が前記第3温度よりも高い場合に前記低減係数を最小値に設定し、前記低減係数が前記最小値を有する状態で前記部品温度が前記第3温度よりも低い第4温度未満になると、前記部品温度が前記第1温度に至るまで、前記低減係数を前記最小値から前記最大値まで増加させ、
     前記複数の電子部品は、発熱態様の異なる電子部品を含み、
     前記第1温度、前記第2温度、前記第3温度及び前記第4温度の少なくとも1つは、前記発熱態様の異なる電子部品間で異なる値に設定されている、
     ことを特徴とする請求項1~7のいずれか一項に記載の電流制御装置。
  9.  前記電流制御回路からの発熱を放熱するヒートシンクを備え、
     前記温度検出素子が前記ヒートシンクに熱的に結合されている、
     ことを特徴とする請求項1~8のいずれか一項に記載の電流制御装置。
  10.  請求項1~9のいずれか一項に記載の電流制御装置により、前記負荷として電動モータに供給する電流を制御することを特徴とするモータ制御装置。
  11.  請求項10に記載のモータ制御装置と、
     前記モータ制御装置により制御される電動モータと、を備え、
     前記電動モータによって車両の操舵系に操舵補助力を付与することを特徴とする電動パワーステアリング装置。
PCT/JP2023/045007 2022-12-15 2023-12-15 電流制御装置、モータ制御装置及び電動パワーステアリング装置 WO2024128308A1 (ja)

Applications Claiming Priority (14)

Application Number Priority Date Filing Date Title
JP2022200428 2022-12-15
JP2022-200428 2022-12-15
JP2023008343 2023-01-23
JP2023-008343 2023-01-23
JP2023-078573 2023-05-11
JP2023078573 2023-05-11
JP2023-081635 2023-05-17
JP2023081635 2023-05-17
JP2023104510 2023-06-26
JP2023-104510 2023-06-26
JP2023-121562 2023-07-26
JP2023121562 2023-07-26
JP2023-203138 2023-11-30
JP2023203138 2023-11-30

Publications (1)

Publication Number Publication Date
WO2024128308A1 true WO2024128308A1 (ja) 2024-06-20

Family

ID=91485875

Family Applications (3)

Application Number Title Priority Date Filing Date
PCT/JP2023/045009 WO2024128310A1 (ja) 2022-12-15 2023-12-15 電流制御装置、モータ制御装置及び電動パワーステアリング装置
PCT/JP2023/045008 WO2024128309A1 (ja) 2022-12-15 2023-12-15 電流制御装置、モータ制御装置及び電動パワーステアリング装置
PCT/JP2023/045007 WO2024128308A1 (ja) 2022-12-15 2023-12-15 電流制御装置、モータ制御装置及び電動パワーステアリング装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
PCT/JP2023/045009 WO2024128310A1 (ja) 2022-12-15 2023-12-15 電流制御装置、モータ制御装置及び電動パワーステアリング装置
PCT/JP2023/045008 WO2024128309A1 (ja) 2022-12-15 2023-12-15 電流制御装置、モータ制御装置及び電動パワーステアリング装置

Country Status (1)

Country Link
WO (3) WO2024128310A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011234525A (ja) * 2010-04-28 2011-11-17 Fujitsu Telecom Networks Ltd 電子サーマル保護機能付き電源装置
JP2017028886A (ja) * 2015-07-23 2017-02-02 三菱自動車工業株式会社 モータ制御装置
JP2021118583A (ja) * 2020-01-23 2021-08-10 日本精工株式会社 モータ制御装置、電動アクチュエータ製品及び電動パワーステアリング装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011234525A (ja) * 2010-04-28 2011-11-17 Fujitsu Telecom Networks Ltd 電子サーマル保護機能付き電源装置
JP2017028886A (ja) * 2015-07-23 2017-02-02 三菱自動車工業株式会社 モータ制御装置
JP2021118583A (ja) * 2020-01-23 2021-08-10 日本精工株式会社 モータ制御装置、電動アクチュエータ製品及び電動パワーステアリング装置

Also Published As

Publication number Publication date
WO2024128309A1 (ja) 2024-06-20
WO2024128310A1 (ja) 2024-06-20

Similar Documents

Publication Publication Date Title
JP6274077B2 (ja) モータ制御装置
EP2622739B1 (en) Temperature protection device
US20160241182A1 (en) Controller
JP6555430B2 (ja) 電動パワーステアリング装置
US9013122B2 (en) Electric power steering control device and electric power steering control method
JP2018148695A (ja) 回転電機制御装置、および、これを用いた電動パワーステアリング装置
JP6384634B1 (ja) 電動パワーステアリング装置
US20180037253A1 (en) Rotary electric machine control apparatus and electric power steering apparatus using the same
JP7342718B2 (ja) モータ制御装置、電動アクチュエータ製品及び電動パワーステアリング装置
WO2018155321A1 (ja) 制御装置およびこれを用いた電動パワーステアリング装置
JP2017221039A (ja) 回転電機制御装置、および、これを用いた電動パワーステアリング装置
US10243489B2 (en) Rotary electric machine control apparatus and electric power steering apparatus using the same
WO2019111729A1 (ja) コントローラ、当該コントローラを有するモータ制御システム、および当該モータ制御システムを有する電動パワーステアリングシステム
WO2024128308A1 (ja) 電流制御装置、モータ制御装置及び電動パワーステアリング装置
JP7363516B2 (ja) モータ制御装置、電動アクチュエータ製品及び電動パワーステアリング装置
JP5595436B2 (ja) モータ制御装置
JP7371509B2 (ja) モータ制御装置、電動アクチュエータ製品及び電動パワーステアリング装置
JP7371508B2 (ja) モータ制御装置、電動アクチュエータ製品及び電動パワーステアリング装置
WO2023223631A1 (ja) モータ制御装置及び電動パワーステアリング装置
JP7338816B1 (ja) モータ制御装置及び電動パワーステアリング装置
JP5496307B2 (ja) 電動パワーステアリング制御装置および電動パワーステアリング制御方法
US11063542B2 (en) Motor drive apparatus and electric power steering apparatus
JP2021118582A (ja) モータ制御装置、電動アクチュエータ製品及び電動パワーステアリング装置
WO2019111730A1 (ja) コントローラ、当該コントローラを有するモータ制御システム、および当該モータ制御システムを有する電動パワーステアリングシステム
WO2019111728A1 (ja) コントローラ、当該コントローラを有するモータ制御システム、および当該モータ制御システムを有する電動パワーステアリングシステム