WO2024117281A1 - 더블 포고핀 및 이를 이용하는 테스트 소켓 - Google Patents

더블 포고핀 및 이를 이용하는 테스트 소켓 Download PDF

Info

Publication number
WO2024117281A1
WO2024117281A1 PCT/KR2022/019021 KR2022019021W WO2024117281A1 WO 2024117281 A1 WO2024117281 A1 WO 2024117281A1 KR 2022019021 W KR2022019021 W KR 2022019021W WO 2024117281 A1 WO2024117281 A1 WO 2024117281A1
Authority
WO
WIPO (PCT)
Prior art keywords
pin
barrel
spring
double
insertion hole
Prior art date
Application number
PCT/KR2022/019021
Other languages
English (en)
French (fr)
Inventor
김철군
Original Assignee
김철군
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김철군 filed Critical 김철군
Priority to PCT/KR2022/019021 priority Critical patent/WO2024117281A1/ko
Publication of WO2024117281A1 publication Critical patent/WO2024117281A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer

Definitions

  • the present invention relates to a double pogo pin and a test socket using the same. More specifically, the barrel is first pressed downward through a second spring inserted into the upper end of the barrel, and the first pin is secondarily pushed toward the test board. It relates to a double pogo pin and a test socket using the same for testing a semiconductor through electrical signals between a test board and a semiconductor package by implementing pressurization.
  • a pogo pin is provided between the semiconductor device and the test device for electrical connection.
  • pogo pins are used to electrically connect terminals of semiconductor devices and pads of test devices.
  • This pogo pin includes a cylindrical barrel with holes formed at the top and bottom, a first pin that moves up and down through the upper hole of the barrel and is in contact with the terminal of the semiconductor device, and a first pin that moves up and down through the lower hole of the barrel and performs the test. It consists of a second pin in contact with the pad of the device, and a spring disposed between the first pin and the second pin.
  • the top of the first pin which is in contact with the terminal of the semiconductor device, has a sharp crown shape. Accordingly, when the semiconductor device is lowered and its terminal comes into contact with the top of the first pin, the top of the first pin penetrates the surface of the terminal of the semiconductor device to enable smooth electrical connection.
  • the top of the first pin penetrates the surface of the terminal of the semiconductor device, causing damage to the terminal in a shape corresponding to the shape of the first pin.
  • damage formed on these terminals cannot be restored to their original form. Damaged terminals like this have weakened their structural strength, causing a problem that makes semiconductor devices unusable for a long period of time.
  • the present invention was developed in consideration of the above problems, and the purpose of the present invention is to initially press the barrel downward through the second spring inserted into the upper end of the barrel, and to press the first pin toward the test board.
  • the purpose is to provide a double pogo pin and a test socket using the same for inspecting a semiconductor through an electrical signal between the test board and the semiconductor package.
  • Another object of the present invention is to first pressurize the barrel downward through a second spring inserted into the outer peripheral surface of the barrel and secondarily press the first pin toward the test board, thereby improving the electrical connection between the test board and the semiconductor package.
  • the goal is to provide a double pogo pin and a test socket using it to inspect semiconductors through signals.
  • the present invention includes: a first pin in contact with the upper part of the test board;
  • a barrel connected to the top of the first pin, having a hollow interior, and an open top;
  • a first spring provided inside the barrel
  • the lower part is inserted into the interior of the barrel to support the upper part of the first spring, and the upper part is provided to protrude beyond the upper part of the barrel and is moved in the vertical direction by the elastic force of the first spring to contact the lower part of the semiconductor package. 2nd pin;
  • the second spring may be provided with a double pogo pin that expands the first pin to always press the upper part of the test board.
  • a first pin contacting the upper part of the test board
  • a barrel connected to the top of the first pin, having a hollow interior, and an open top;
  • a first spring provided inside the barrel
  • the lower part is inserted into the interior of the barrel to support the upper part of the first spring, and the upper part is provided to protrude beyond the upper part of the barrel and is moved in the vertical direction by the elastic force of the first spring to contact the lower part of the semiconductor package. 2nd pin;
  • the second spring may be provided with a double pogo pin that expands the first pin to always press the upper part of the test board.
  • a socket cover having a plurality of first insertion holes formed around the circumference
  • a receiving port for accommodating a semiconductor is provided at the upper part, and a coupling port for coupling the socket cover is provided at the lower part.
  • a plurality of second insertion holes are formed around the lower part of the receiving port, and a plurality of second insertion holes are formed in the lower part of the second insertion holes.
  • a test socket using a double pogo pin including a may be provided.
  • a first step is formed between the upper part of the first insertion hole and the lower part of the third insertion hole to support the lower part of the barrel
  • a test socket may be provided using a double pogo pin that supports the upper part of the second spring by forming a second step between the lower part of the second insertion hole and the upper part of the third insertion hole.
  • the barrel is first pressed downward through the second spring inserted into the upper end of the barrel, and the first pin is secondarily pressed toward the test board, It is effective in inspecting semiconductors through electrical signals between the test board and the semiconductor package.
  • the semiconductor is compressed through an electrical signal between the test board and the semiconductor package. It has an inspection effect.
  • Figures 1(a) and (b) are exploded and combined views showing a double pogo pin according to an embodiment of the present invention
  • Figures 2(a) and (b) are exploded and combined views showing a double pogo pin according to another embodiment of the present invention.
  • Figure 3 is a perspective view showing a test socket using a double pogo pin according to an embodiment of the present invention
  • Figure 4 is a bottom perspective view showing a test socket using a double pogo pin according to an embodiment of the present invention
  • Figure 5 is an exploded perspective view showing a test socket using a double pogo pin according to an embodiment of the present invention
  • Figure 6 is a cross-sectional view showing a test socket using a double pogo pin according to an embodiment of the present invention
  • Figure 7(a) is a partial cross-sectional view showing a double pogo pin installed in a test socket according to an embodiment of the present invention
  • Figure 7(b) is a double pogo pin according to another embodiment of the present invention. This is a partial cross-sectional view showing the state installed in the test socket.
  • Embodiments described and illustrated herein also include complementary embodiments thereof.
  • Figures 1(a) and (b) are exploded and assembled views showing a double pogo pin according to an embodiment of the present invention
  • Figures 2(a) and (b) are diagrams showing a double pogo pin according to another embodiment of the present invention.
  • An exploded view and a combined diagram showing a double pogo pin
  • Figure 3 is a perspective view showing a test socket using a double pogo pin according to an embodiment of the present invention
  • Figure 4 is a double pogo pin according to an embodiment of the present invention.
  • Figure 5 is an exploded perspective view showing a test socket using a double pogo pin according to an embodiment of the present invention
  • Figure 6 is a double pogo pin according to an embodiment of the present invention.
  • Figure 7(a) is a partial cross-sectional view showing a state in which a double pogo pin according to an embodiment of the present invention is installed in the test socket
  • Figure 7(b) is a cross-sectional view showing another embodiment of the present invention.
  • This is a partial cross-sectional view showing a double pogo pin installed in a test socket according to another embodiment.
  • the double pogo pin of the present invention largely consists of a first pin 10, a barrel 20, a first spring 30, a second pin 40, and a second spring ( It is a composition that includes 50).
  • a first pin 10 in contact with the upper part of the test board T, a barrel 20 connected to the upper part of the first pin 10, the inside is hollow, and the upper part is open.
  • a first spring 30 provided inside the barrel 20, the lower portion is inserted into the interior of the barrel 20 to support the upper portion of the first spring 30, and the upper portion is inserted into the barrel 20.
  • a second pin 40 that is provided to protrude beyond the upper part of the first spring 30 and moves in the vertical direction by the elastic force of the first spring 30 to contact the lower part of the semiconductor package, and an outer peripheral surface of the second pin 40 It is inserted into the lower end and includes a second spring 50 supporting the upper end of the barrel 20, wherein the second spring 50 connects the first pin 10 to the test board (T ) is configured to expand to always pressurize the upper part of the.
  • the first pin 10 is in contact with the top of the test board (T).
  • the lower end surface of the first pin 10 may be manufactured in a flat or rounded shape and may be in contact with the upper part of the test board T.
  • the upper part of the first pin 10 is connected to the lower part of the barrel 20, which will be described below, and the first pin 10 is pressed by the second spring 50, which will be described below, and presses the barrel 20 in the downward direction. ) is always pressurized in the downward direction.
  • the first pin 10 is used as a means of electrically connecting to the test board (T) by constantly pressing the upper part of the test board (T).
  • the barrel 20 is connected to the top of the first pin 10, has a hollow interior, and has an open top.
  • the lower end of the barrel 20 supports the first step 250 formed inside the test socket 100 of the present invention.
  • the diameter of the barrel 20 is preferably manufactured to be larger than the diameters of the first pin 10 and the second pin 40, which will be described below.
  • the interior of the barrel 20 is hollow, and the interior of the barrel 20 accommodates the first spring 30, which will be described below.
  • the first spring 30 is provided inside the barrel 20.
  • the lower part of the first spring 30 supports the inner lower part of the barrel 20, and the upper part of the first spring 30 supports the lower part of the second pin 40, which will be described below.
  • the first spring 30 presses the second pin 40 from the bottom to the top, that is, toward the semiconductor package.
  • the lower part of the second pin 40 is inserted into the interior of the barrel 20 to support the upper part of the first spring 30, and the upper part is provided to protrude beyond the upper part of the barrel 20 to support the first spring 30. It is a configuration that moves in the vertical direction due to the elastic force of and comes into contact with the lower part of the semiconductor package.
  • the upper end surface of the second pin 40 may be manufactured in a flat or rounded shape and may be in contact with the lower part of the semiconductor package.
  • the lower part of the second pin 10 is inserted into the inside of the barrel 20, and the second pin 40 is always pressed upward by the first spring 30 from the inside of the barrel 20. It becomes a state of pressurization in a certain direction.
  • the second pin 40 is used as a means of electrically connecting to the semiconductor package by constantly pressing the lower part of the semiconductor package.
  • the second spring 50 is inserted into the outer peripheral surface of the second pin 40, and the lower end supports the upper end of the barrel 20.
  • the lower part of the second spring 50 supports the upper end of the barrel 20, and the upper part of the second spring 50 is a second step 260 formed inside the test socket 100, which will be described below. It supports the inner side of the.
  • the second spring 50 presses the first pin 10 from the top to the bottom, that is, toward the test board T.
  • the second pin 40 is pressed toward the semiconductor package through the first spring 30, and the second spring 50 presses the first pin 10 toward the test board T, thereby causing double pogo.
  • Pin shapes can be implemented, and semiconductors can be inspected through electrical signals between the test board (T) and the semiconductor package.
  • the double pogo pin which is another embodiment of the present invention, largely includes a first pin 10, a barrel 20, a first spring 30, a second pin 40, and , which includes a second spring 50.
  • a first spring 30 provided inside the barrel 20 the lower portion is inserted into the interior of the barrel 20 to support the upper portion of the first spring 30, and the upper portion is inserted into the barrel 20.
  • a second pin 40 is provided to protrude beyond the upper part of the first spring 30 and is moved in the vertical direction by the elastic force of the first spring 30 to contact the lower part of the semiconductor package, and is inserted into the outer peripheral surface of the barrel 20.
  • the lower end includes a second spring 50 supporting the upper end of the first pin 10, and the second spring 50 connects the first pin 10 to the test board (T ) is configured to expand to always pressurize the upper part of the.
  • the first pin 10 is in contact with the top of the test board (T).
  • the lower end surface of the first pin 10 may be manufactured in a flat or rounded shape and may be in contact with the upper part of the test board T.
  • the upper part of the first pin 10 is connected to the lower part of the barrel 20, which will be described below.
  • the upper diameter of the first pin 10 is manufactured larger than the diameter of the barrel 20 to form the upper end, and the first pin 10 is a second spring 50 that presses the barrel 20 in the downward direction. This creates a state of constant pressure toward the bottom.
  • the first pin 10 is used as a means of electrically connecting to the test board (T) by constantly pressing the upper part of the test board (T).
  • the barrel 20 is connected to the top of the first pin 10, has a hollow interior, and has an open top.
  • the lower end of the barrel 20 supports the first step 250 formed inside the test socket 100 of the present invention.
  • the diameter of the barrel 20 is preferably made smaller than the diameter of the first pin 10 and larger than the diameter of the second pin 40, which will be described below.
  • the interior of the barrel 20 is hollow, and the interior of the barrel 20 accommodates the first spring 30, which will be described below.
  • the first spring 30 is provided inside the barrel 20.
  • the lower part of the first spring 30 supports the inner lower part of the barrel 20, and the upper part of the first spring 30 supports the lower part of the second pin 40, which will be described below.
  • the first spring 30 presses the second pin 40 from the bottom to the top, that is, toward the semiconductor package.
  • the lower part of the second pin 40 is inserted into the interior of the barrel 20 to support the upper part of the first spring 30, and the upper part is provided to protrude beyond the upper part of the barrel 20 to support the first spring 30. It is a configuration that moves in the vertical direction due to the elastic force of and comes into contact with the lower part of the semiconductor package.
  • the upper end surface of the second pin 40 may be manufactured in a flat or rounded shape and may be in contact with the lower part of the semiconductor package.
  • the lower part of the second pin 10 is inserted into the inside of the barrel 20, and the second pin 40 is always pressed upward by the first spring 30 from the inside of the barrel 20. It becomes a state of pressurization in a certain direction.
  • the second pin 40 is used as a means of electrically connecting to the semiconductor package by constantly pressing the lower part of the semiconductor package.
  • the second spring 50 is inserted into the outer peripheral surface of the barrel 20, and its lower end supports the upper end of the first pin 10.
  • the lower part of the second spring 50 supports the upper end of the first pin 10, and the upper part of the second spring 50 forms a second step ( 260) supports the inner side.
  • the second spring 50 presses the first pin 10 from the top to the bottom, that is, toward the test board T.
  • the second pin 40 is always pressed toward the semiconductor package through the first spring 30, and the first pin 10 is always pressed toward the test board T through the second spring 50.
  • a double pogo pin form can be implemented, and semiconductor inspection can be performed through electrical signals between the test board (T) and the semiconductor package.
  • a test socket using a double pogo pin which is another embodiment of the present invention, largely includes a socket cover 100, a socket housing 200, and a double pogo pin 300. It is a composition.
  • a socket cover 100 is formed with a plurality of first insertion holes 110 on the periphery, a receiving hole 210 for receiving a semiconductor is provided at the upper part, and the socket cover 100 is located at the lower part.
  • a coupler 220 is provided, and a plurality of second insertion holes 230 are formed around the lower portion of the receiving hole 210, and a third insertion hole 230 extends below the second insertion hole 230.
  • the second pin 40 includes a plurality of double pogo pins 300 inserted into the second insertion hole 230.
  • the socket cover 100 is configured to have a plurality of first insertion holes 110 formed around its periphery.
  • This socket cover 100 is made by inserting the double pogo pin 300 into the first insertion hole 110, the second insertion hole 230, and the third insertion hole 240, and then attaching a bolt to the coupler 220. It is coupled to the socket housing 200 by a fixing means such as.
  • first insertion holes 110 are formed around the socket cover 100 into which the first pins 10 are inserted, and are formed to be symmetrical to each other at regular intervals on one side of the socket cover 100. desirable.
  • edges of the socket cover 100 are preferably manufactured in a rounded shape, and the edges of the coupler 220 are preferably manufactured in a rounded shape to correspond to the edges of the socket cover 100.
  • the corners of the socket cover 100 and the coupler 220 are manufactured in a rounded shape, so that when the socket cover 100 is inserted into the coupler 220, the socket cover 100 is connected to the coupler 220. It can be smoothly joined by minimizing the phenomenon of getting caught on the corners of the socket, and the corners of the socket cover 100 and the coupler 220 are made in a rounded shape, so that external force generated on the socket cover 100 can be distributed and cushioned. There is a possible effect.
  • the socket housing 200 is provided with a receiving port 210 in which a semiconductor is accommodated at the upper part, and a coupling port 220 to which the socket cover 100 is coupled to the lower part, and the lower part of the receiving port 210
  • a plurality of second insertion holes 230 are formed around the circumference, and a third insertion hole 240 extending below the second insertion hole 230 is formed.
  • the socket housing 200 can be divided into a first socket housing 201 provided at the bottom and a second socket housing 20 provided at the top of the first socket housing 201.
  • the area of the first socket housing 201 is manufactured to be larger than the area of the second socket housing 202, so that the load can be firmly supported.
  • a coupler 220 is provided inside the lower center of the first socket housing 201, and the socket cover 100 is inserted and coupled to the coupler 220.
  • a receiving port 201 is provided inside the upper center of the second socket housing 202, and a semiconductor package, which is a test object, can be inserted into the receiving port 201 to perform a test.
  • the upper circumference of the receiving port 201 is formed with a taper 211 inclined at a certain angle.
  • a taper 211 inclined at a certain angle is formed around the upper circumference of the receiving port 201, so that when the semiconductor package is inserted into the receiving port 201, the semiconductor package is caught around the upper circumference of the receiving port 201. It can be combined smoothly by minimizing the phenomenon.
  • a plurality of second insertion holes 230 are formed around the lower portion of the receiving port 210 into which the second pins 40 are inserted.
  • the second insertion holes 230 are formed to be symmetrical to each other at regular intervals on one side of the receiving port 210. desirable.
  • the third insertion hole 240 extends in the lower direction of the second insertion hole 230 and extends to the upper end of the coupler 220 to form a plurality into which the barrel 20 is inserted.
  • a first step 250 is formed between the upper part of the first insertion hole 110 and the lower part of the third insertion hole 240.
  • This first step 250 is formed between the upper part of the first insertion hole 110 and the lower part of the third insertion hole 240 to support the lower part of the barrel 20.
  • the first step 250 supports the lower part of the barrel 20, and the second spring 50 always presses the first pin 10 toward the test board T, forming a double pogo pin shape. It can be implemented and the semiconductor can be inspected through the electrical signal between the test board (T) and the semiconductor package.
  • the second step 260 supports the upper part of the second spring 50, and the second spring 50 always presses the first pin 10 toward the test board T, forming a double pogo pin shape. can be implemented, and semiconductors can be inspected through electrical signals between the test board (T) and the semiconductor package.
  • the second pin 40 is always pressed toward the semiconductor package through the first spring 30, and the first pin 10 is always pressed toward the test board T through the second spring 50.
  • a double pogo pin shape can be implemented, and semiconductor inspection can be performed through electrical signals between the test board (T) and the semiconductor package.
  • the barrel is first pressed downward through the second spring inserted into the upper end of the barrel, and the first pin is implemented to secondarily press against the test board. This has the effect of inspecting the semiconductor through the electrical signal between the test board and the semiconductor package.
  • the semiconductor is compressed through an electrical signal between the test board and the semiconductor package. It has an inspection effect.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Connecting Device With Holders (AREA)

Abstract

본 발명은 더블 포고핀 및 이를 이용하는 테스트 소켓에 관한 것으로 보다 상세하게는, 더블 포고핀을 이용하는 테스트 소켓에 있어서, 둘레에 복수의 제1삽입홀이 형성되는 소켓커버; 상부에는 반도체가 수용되는 수용구가 구비되고, 하부에는 상기 소켓커버가 결합되는 결합구가 구비되며, 상기 수용구의 하부 둘레에 복수의 제2삽입홀이 형성되고, 상기 제2삽입홀의 하부로 연장되는 제3삽입홀이 형성되는 소켓하우징; 상기 배럴은 상기 제3삽입홀에 삽입되고, 상기 제1핀은 상기 제1삽입홀에 삽입되며, 상기 제2핀은 상기 제2삽입홀에 삽입되는 복수의 더블 포고핀;을 포함하는 것을 특징으로 한다.

Description

더블 포고핀 및 이를 이용하는 테스트 소켓
본 발명은 더블 포고핀 및 이를 이용하는 테스트 소켓에 관한 것으로, 보다 상세하게는 배럴의 상부단에 삽입되는 제2스프링을 통해 배럴을 하부로 1차 가압하고, 제1핀을 테스트 보드를 향해 2차 가압하도록 구현함으로서, 테스트 보드와 반도체 패키지 간의 전기적인 신호를 통해 반도체를 검사하기 위한 더블 포고핀 및 이를 이용하는 테스트 소켓에 관한 것이다.
일반적으로 반도체 소자의 전기적 특성을 검사하기 위해서는 반도체 소자와 테스트 장치간의 전기적 연결이 원활하게 이루어져야 한다.
통상 반도체 소자와 테스트 장치의 전기적 연결을 위하여 그 사이에 포고핀이 마련된다.
보다 구체적으로, 포고핀은 반도체 소자의 단자와 테스트 장치의 패드를 전기적으로 연결하는 데 사용된다.
이러한 포고핀은, 상하단에 구멍이 형성된 원통형의 배럴과, 상기 배럴의 상측 구멍을 통하여 상하이동하며 상기 반도체 소자의 단자와 접촉되는 제1핀과, 상기 배럴의 하측 구멍을 통하여 상하이동하며 상기 테스트 장치의 패드와 접촉되는 제2핀과, 상기 제1핀과 제2핀 사이에 배치되는 스프링으로 이루어진다.
상기 반도체 소자의 단자와 접촉되는 제1핀의 상단은 날카로운 왕관형태로 되어 있다. 이에 따라 반도체 소자가 하강하여 그 단자가 제1핀의 상단과 접촉하게 되면, 상기 제1핀의 상단은 상기 반도체 소자의 단자의 표면을 파고들어 원활한 전기적 접속이 가능하게 한다.
이러한, 종래기술은 제1핀의 상단이 상기 반도체 소자의 단자의 표면을 파고들면서 단자에는 제1핀의 형태와 대응되는 형태의 손상이 발생된다. 그러나, 이러한 단자에 형성된 손상은 원래의 형태로 복원될 수 없는 단점이 있다. 이와 같은 손상된 단자는 그 구조적인 강도가 약화되어 장기간 반도체 소자를 사용할 수 없게 하는 문제점이 발생되었다.
또한, 반도체 소자의 단자를 파고드는 제1핀의 상단에도 이물질이 쌓이게 되고, 이러한 이물질이 누적적으로 쌓이게 되면, 제1핀이 상기 반도체 소자의 표면내로 파고드는 능력을 저하시키게 하여 전체적인 전기적 연결능력을 감소시킨다. 또한 이러한 이물질을 제거하는 과정에서 포고핀에 기계적인 손상이 가해져서 전체적인 포고핀의 수명을 감소시키는 문제점이 발생되었다.
한편, 종래에는 제작비용이 저렴하고 제작이 간편한 싱글포고핀을 많이 사용되었지만, 싱글포고핀은 핀의 일측을 테스트 보드(PCB)의 상부면에 용접 등의 고정방식을 통해 고정될 수 밖에 없어 유지보수가 용이하지 않은 문제점이 발생되었고, 더블포고핀은 고가의 제작비용이 소요되어 경제적인 문제점이 발생되었다.
본 발명은 상기와 같은 문제점을 감안하여 안출된 것으로, 본 발명의 목적은, 배럴의 상부단에 삽입되는 제2스프링을 통해 배럴을 하부로 1차 가압하고, 제1핀을 테스트 보드를 향해 2차 가압하도록 구현함으로서, 테스트 보드와 반도체 패키지 간의 전기적인 신호를 통해 반도체를 검사하기 위한 더블 포고핀 및 이를 이용하는 테스트 소켓을 제공하는데 있다.
본 발명의 다른 목적은, 배럴의 외주면에 삽입되는 제2스프링을 통해 배럴을 하부로 1차 가압하고, 제1핀을 테스트 보드를 향해 2차 가압하도록 구현함으로서, 테스트 보드와 반도체 패키지 간의 전기적인 신호를 통해 반도체를 검사하기 위한 더블 포고핀 및 이를 이용하는 테스트 소켓을 제공하는데 있다.
본 발명의 실시예들의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기한 바와 같은 목적을 달성하기 위한 특징에 따르면, 본 발명은 테스트 보드의 상부와 접촉되는 제1핀;
상기 제1핀의 상부에 연결되고, 내부가 중공으로 형성되며, 상부가 개방되는 배럴;
상기 배럴의 내부에 구비되는 제1스프링;
하부는 상기 배럴의 내부에 삽입되어 상기 제1스프링의 상부를 지지하고, 상부는 상기 배럴의 상부보다 돌출되도록 구비되어 상기 제1스프링의 탄성력에 의해 상하방향으로 이동되어 반도체 패키지의 하부와 접촉되는 제2핀;
상기 제2핀의 외주면에 삽입되고, 하부단은 상기 배럴의 상부단을 지지하는 제2스프링;
을 포함하되,
상기 제2스프링은, 상기 제1핀을 상기 테스트 보드의 상부를 항시 가압하도록 팽창하는 더블 포고핀이 제공될 수 있다.
또한, 본 발명의 다른 일 실시예에 따르면, 테스트 보드의 상부와 접촉되는 제1핀;
상기 제1핀의 상부에 연결되고, 내부가 중공으로 형성되며, 상부가 개방되는 배럴;
상기 배럴의 내부에 구비되는 제1스프링;
하부는 상기 배럴의 내부에 삽입되어 상기 제1스프링의 상부를 지지하고, 상부는 상기 배럴의 상부보다 돌출되도록 구비되어 상기 제1스프링의 탄성력에 의해 상하방향으로 이동되어 반도체 패키지의 하부와 접촉되는 제2핀;
상기 배럴의 외주면에 삽입되고, 하부단은 상기 제1핀의 상부단을 지지하는 제2스프링;
을 포함하되,
상기 제2스프링은, 상기 제1핀을 상기 테스트 보드의 상부를 항시 가압하도록 팽창하는 더블 포고핀이 제공될 수 있다.
또한, 본 발명의 또 다른 일 실시예에 따르면, 더블 포고핀을 이용하는 테스트 소켓에 있어서,
둘레에 복수의 제1삽입홀이 형성되는 소켓커버;
상부에는 반도체가 수용되는 수용구가 구비되고, 하부에는 상기 소켓커버가 결합되는 결합구가 구비되며, 상기 수용구의 하부 둘레에 복수의 제2삽입홀이 형성되고, 상기 제2삽입홀의 하부로 연장되는 제3삽입홀이 형성되는 소켓하우징;
상기 배럴은 상기 제3삽입홀에 삽입되고, 상기 제1핀은 상기 제1삽입홀에 삽입되며, 상기 제2핀은 상기 제2삽입홀에 삽입되는 복수의 더블 포고핀;
을 포함하는 더블 포고핀을 이용하는 테스트 소켓이 제공될 수 있다.
또한, 본 발명의 실시예에 따르면, 상기 제1삽입홀의 상부와 상기 제3삽입홀의 하부 사이에 제1단차가 형성되어 상기 배럴의 하부를 지지하고,
상기 제2삽입홀의 하부와 상기 제3삽입홀의 상부 사이에 제2단차가 형성되어 상기 제2스프링의 상부를 지지하는 더블 포고핀을 이용하는 테스트 소켓이 제공될 수 있다.
본 발명의 더블 포고핀 및 이를 이용하는 테스트 소켓에 따르면, 배럴의 상부단에 삽입되는 제2스프링을 통해 배럴을 하부로 1차 가압하고, 제1핀을 테스트 보드를 향해 2차 가압하도록 구현함으로서, 테스트 보드와 반도체 패키지 간의 전기적인 신호를 통해 반도체를 검사하는 효과가 있다.
또한, 배럴의 외주면에 삽입되는 제2스프링을 통해 배럴을 하부로 1차 가압하고, 제1핀을 테스트 보드를 향해 2차 가압하도록 구현함으로서, 테스트 보드와 반도체 패키지 간의 전기적인 신호를 통해 반도체를 검사하는 효과가 있다.
도 1(a), (b)는 본 발명의 일 실시예에 따른 더블 포고핀을 도시한 분해도 및 결합도,
도 2(a), (b)는 본 발명의 또 다른 일 실시예에 따른 더블 포고핀을 도시한 분해도 및 결합도,
도 3은 본 발명의 일 실시예에 따른 더블 포고핀을 이용하는 테스트 소켓을 도시한 사시도,
도 4는 본 발명의 일 실시예에 따른 더블 포고핀을 이용하는 테스트 소켓을 도시한 저면 사시도,
도 5는 본 발명의 일 실시예에 따른 더블 포고핀을 이용하는 테스트 소켓을 도시한 분해 사시도,
도 6은 본 발명의 일 실시예에 따른 더블 포고핀을 이용하는 테스트 소켓을 도시한 단면도,
도 7(a)는 본 발명의 일 실시예에 따른 더블 포고핀이 테스트 소켓에 설치된 상태를 도시한 부분 단면도이고, 도 7(b)는 본 발명의 또 다른 일 실시예에 따른 더블 포고핀이 테스트 소켓에 설치된 상태를 도시한 부분 단면도이다.
이하의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다.
오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
이하, 도면을 참조하여 본 발명을 상세히 설명하도록 한다. 아래의 특정 실시예들을 기술하는데 있어서, 여러가지의 특정적인 내용들은 발명을 더 구체적으로 설명하고 이해를 돕기 위해 작성되었다. 하지만 본 발명을 이해할 수 있을 정도로 이 분야의 지식을 갖고 있는 자는 이러한 여러 가지의 특정적인 내용들이 없어도 사용될수 있다는 것을 인지할 수 있다. 어떤 경우에는, 발명을 기술하는 데 있어서 흔히 알려졌으면서 발명과 크게 관련없는 부분들은 본 발명을 설명하는 데 있어 혼돈을 막기 위해 기술하지 않음을 미리 언급해 둔다.
도 1(a), (b)는 본 발명의 일 실시예에 따른 더블 포고핀을 도시한 분해도 및 결합도이고, 도 2(a), (b)는 본 발명의 또 다른 일 실시예에 따른 더블 포고핀을 도시한 분해도 및 결합도이며, 도 3은 본 발명의 일 실시예에 따른 더블 포고핀을 이용하는 테스트 소켓을 도시한 사시도이고, 도 4는 본 발명의 일 실시예에 따른 더블 포고핀을 이용하는 테스트 소켓을 도시한 저면 사시도이며, 도 5는 본 발명의 일 실시예에 따른 더블 포고핀을 이용하는 테스트 소켓을 도시한 분해 사시도이고, 도 6은 본 발명의 일 실시예에 따른 더블 포고핀을 이용하는 테스트 소켓을 도시한 단면도이고, 도 7(a)는 본 발명의 일 실시예에 따른 더블 포고핀이 테스트 소켓에 설치된 상태를 도시한 부분 단면도이고, 도 7(b)는 본 발명의 또 다른 일 실시예에 따른 더블 포고핀이 테스트 소켓에 설치된 상태를 도시한 부분 단면도이다.
도 1에 도시된 바와 같이, 본 발명인 더블 포고핀은 크게, 제1핀(10)과, 배럴(20)과, 제1스프링(30)과, 제2핀(40)과, 제2스프링(50)을 포함하는 구성이다.
더욱 상세하게는, 테스트 보드(T)의 상부와 접촉되는 제1핀(10)과, 상기 제1핀(10)의 상부에 연결되고, 내부가 중공으로 형성되며, 상부가 개방되는 배럴(20)과, 상기 배럴(20)의 내부에 구비되는 제1스프링(30)과, 하부는 상기 배럴(20)의 내부에 삽입되어 상기 제1스프링(30)의 상부를 지지하고, 상부는 상기 배럴(20)의 상부보다 돌출되도록 구비되어 상기 제1스프링(30)의 탄성력에 의해 상하방향으로 이동되어 반도체 패키지의 하부와 접촉되는 제2핀(40)과, 상기 제2핀(40)의 외주면에 삽입되고, 하부단은 상기 배럴(20)의 상부단을 지지하는 제2스프링(50)을 포함하되, 상기 제2스프링(50)은, 상기 제1핀(10)을 상기 테스트 보드(T)의 상부를 항시 가압하도록 팽창하는 구성이다.
먼저, 제1핀(10)은, 테스트 보드(T)의 상부와 접촉되는 구성이다.
이러한, 제1핀(10)의 하부 끝단면은 평평한 형태 또는 라운드진 형태로 제작되어 테스트 보드(T)의 상부와 접촉될 수 있다.
이때, 제1핀(10)의 상부는 이하 설명될 배럴(20)의 하부와 연결되고, 배럴(20)을 하부방향으로 가압하는 이하 설명될 제2스프링(50)에 의해 제1핀(10)은 항시 하부방향을 향해 가압하는 상태가 된다.
이를 통해, 제1핀(10)은 테스트 보드(T)의 상부를 항시 가압함으로서 테스트 보드(T)와 전기적으로 연결하는 수단으로 활용된다.
배럴(20)은, 제1핀(10)의 상부에 연결되고, 내부가 중공으로 형성되며, 상부가 개방되는 구성이다.
이러한, 배럴(20)의 하부단은 본 발명인 테스트 소켓(100)의 내부에 형성된 제1단차(250)를 지지하게 된다.
여기서, 배럴(20)의 지름은, 제1핀(10)과 이하 설명될 제2핀(40)의 지름보다 크게 제작되는 것이 바람직하다.
또한, 배럴(20)의 내부는 중공으로 형성되는데, 배럴(20)의 내부에는 이하 설명될 제1스프링(30)을 수용하게 된다.
제1스프링(30)은, 배럴(20)의 내부에 구비되는 구성이다.
이러한, 제1스프링(30)의 하부는 배럴(20)의 내측 하부를 지지하게 되고, 제1스프링(30)의 상부는 이하 설명될 제2핀(40)의 하부를 지지하게 된다.
이를 통해, 제1스프링(30)은 제2핀(40)을 하부에서 상부 즉, 반도체 패키지를 향해 가압하게 된다.
제2핀(40)은, 하부는 배럴(20)의 내부에 삽입되어 제1스프링(30)의 상부를 지지하고, 상부는 배럴(20)의 상부보다 돌출되도록 구비되어 제1스프링(30)의 탄성력에 의해 상하방향으로 이동되어 반도체 패키지의 하부와 접촉되는 구성이다.
이러한, 제2핀(40)의 상부 끝단면은 평평한 형태 또는 라운드진 형태로 제작되어 반도체 패키지의 하부와 접촉될 수 있다.
이때, 제2핀(10)의 하부는 배럴(20)의 내부에 삽입되는데, 배럴(20)의 내부에서 상부방향으로 가압하는 제1스프링(30)에 의해 제2핀(40)은 항시 상부방향을 향해 가압하는 상태가 된다.
이를 통해, 제2핀(40)은 반도체 패키지의 하부를 항시 가압함으로서 반도체 패키지와의 전기적으로 연결하는 수단으로 활용된다.
제2스프링(50)은, 제2핀(40)의 외주면에 삽입되고, 하부단은 배럴(20)의 상부단을 지지하는 구성이다.
이러한, 제2스프링(50)의 하부는 배럴(20)의 상부단을 지지하게 되고, 제2스프링(50)의 상부는 이하 설명될 테스트 소켓(100)의 내부에 형성된 제2단차(260)의 내측을 지지하게 된다.
이를 통해, 제2스프링(50)은 제1핀(10)을 상부에서 하부 즉, 테스트 보드(T)를 향해 가압하게 된다.
즉, 제1스프링(30)을 통해 제2핀(40)을 반도체 패키지를 향해 가압하게 되고, 제2스프링(50)은 제1핀(10)을 테스트 보드(T)를 향해 가압함으로서 더블포고핀형태를 구현할 수 있고, 테스트 보드(T)와 반도체 패키지 간의 전기적인 신호를 통해 반도체를 검사할 수 있다.
도 2에 도시된 바와 같이, 본 발명의 또 다른 실시예인 더블 포고핀은 크게, 제1핀(10)과, 배럴(20)과, 제1스프링(30)과, 제2핀(40)과, 제2스프링(50)을 포함하는 구성이다.
더욱 상세하게는, 테스트 보드(T)의 상부와 접촉되는 제1핀(10)과, 상기 제1핀(10)의 상부에 연결되고, 내부가 중공으로 형성되며, 상부가 개방되는 배럴(20)과, 상기 배럴(20)의 내부에 구비되는 제1스프링(30)과, 하부는 상기 배럴(20)의 내부에 삽입되어 상기 제1스프링(30)의 상부를 지지하고, 상부는 상기 배럴(20)의 상부보다 돌출되도록 구비되어 상기 제1스프링(30)의 탄성력에 의해 상하방향으로 이동되어 반도체 패키지의 하부와 접촉되는 제2핀(40)과, 상기 배럴(20)의 외주면에 삽입되고, 하부단은 상기 제1핀(10)의 상부단을 지지하는 제2스프링(50)을 포함하되, 상기 제2스프링(50)은, 상기 제1핀(10)을 상기 테스트 보드(T)의 상부를 항시 가압하도록 팽창하는 구성이다.
먼저, 제1핀(10)은, 테스트 보드(T)의 상부와 접촉되는 구성이다.
이러한, 제1핀(10)의 하부 끝단면은 평평한 형태 또는 라운드진 형태로 제작되어 테스트 보드(T)의 상부와 접촉될 수 있다.
이때, 제1핀(10)의 상부는 이하 설명될 배럴(20)의 하부와 연결된다.
제1핀(10)의 상부 지름은 배럴(20)의 지름보다 크게 제작되어 상부단을 형성하게 되는데, 제1핀(10)은 배럴(20)을 하부방향으로 가압하는 제2스프링(50)에 의해 항시 하부방향을 향해 가압하는 상태가 된다.
이를 통해, 제1핀(10)은 테스트 보드(T)의 상부를 항시 가압함으로서 테스트 보드(T)와 전기적으로 연결하는 수단으로 활용된다.
배럴(20)은, 제1핀(10)의 상부에 연결되고, 내부가 중공으로 형성되며, 상부가 개방되는 구성이다.
이러한, 배럴(20)의 하부단은 본 발명인 테스트 소켓(100)의 내부에 형성된 제1단차(250)를 지지하게 된다.
여기서, 배럴(20)의 지름은, 제1핀(10)의 지름보다 작게 형성되고, 이하 설명될 제2핀(40)의 지름보다 크게 제작되는 것이 바람직하다.
또한, 배럴(20)의 내부는 중공으로 형성되는데, 배럴(20)의 내부에는 이하 설명될 제1스프링(30)을 수용하게 된다.
제1스프링(30)은, 배럴(20)의 내부에 구비되는 구성이다.
이러한, 제1스프링(30)의 하부는 배럴(20)의 내측 하부를 지지하게 되고, 제1스프링(30)의 상부는 이하 설명될 제2핀(40)의 하부를 지지하게 된다.
이를 통해, 제1스프링(30)은 제2핀(40)을 하부에서 상부 즉, 반도체 패키지를 향해 가압하게 된다.
제2핀(40)은, 하부는 배럴(20)의 내부에 삽입되어 제1스프링(30)의 상부를 지지하고, 상부는 배럴(20)의 상부보다 돌출되도록 구비되어 제1스프링(30)의 탄성력에 의해 상하방향으로 이동되어 반도체 패키지의 하부와 접촉되는 구성이다.
이러한, 제2핀(40)의 상부 끝단면은 평평한 형태 또는 라운드진 형태로 제작되어 반도체 패키지의 하부와 접촉될 수 있다.
이때, 제2핀(10)의 하부는 배럴(20)의 내부에 삽입되는데, 배럴(20)의 내부에서 상부방향으로 가압하는 제1스프링(30)에 의해 제2핀(40)은 항시 상부방향을 향해 가압하는 상태가 된다.
이를 통해, 제2핀(40)은 반도체 패키지의 하부를 항시 가압함으로서 반도체 패키지와의 전기적으로 연결하는 수단으로 활용된다.
제2스프링(50)은, 배럴(20)의 외주면에 삽입되고, 하부단은 제1핀(10)의 상부단을 지지하는 구성이다.
이러한, 제2스프링(50)의 하부는 제1핀(10)의 상부단을 지지하게 되고, 제2스프링(50)의 상부는 이하 설명될 테스트 소켓(100)의 내부에 형성된 제2단차(260)의 내측을 지지하게 된다.
이를 통해, 제2스프링(50)은 제1핀(10)을 상부에서 하부 즉, 테스트 보드(T)를 향해 가압하게 된다.
즉, 제1스프링(30)을 통해 제2핀(40)을 반도체 패키지를 향해 항시 가압하게 되고, 제2스프링(50)을 통해 제1핀(10)을 테스트 보드(T)를 향해 항시 가압함으로서, 더블포고핀 형태를 구현할 수 있고, 테스트 보드(T)와 반도체 패키지 간의 전기적인 신호를 통해 반도체 검사를 수행할 수 있다.
도 3 내지 7에 도시된 바와 같이, 본 발명의 또 다른 실시예인 더블 포고핀을 이용하는 테스트 소켓은 크게, 소켓커버(100)와, 소켓하우징(200)과, 더블 포고핀(300)을 포함하는 구성이다.
더욱 상세하게는, 둘레에 복수의 제1삽입홀(110)이 형성되는 소켓커버(100)와, 상부에는 반도체가 수용되는 수용구(210)가 구비되고, 하부에는 상기 소켓커버(100)가 결합되는 결합구(220)가 구비되며, 상기 수용구(210)의 하부 둘레에 복수의 제2삽입홀(230)이 형성되고, 상기 제2삽입홀(230)의 하부로 연장되는 제3삽입홀(240)이 형성되는 소켓하우징(200)과, 상기 배럴(20)은 상기 제3삽입홀(240)에 삽입되고, 상기 제1핀(10)은 상기 제1삽입홀(110)에 삽입되며, 상기 제2핀(40)은 상기 제2삽입홀(230)에 삽입되는 복수의 더블 포고핀(300)을 포함하는 구성이다.
소켓커버(100)는, 둘레에 복수의 제1삽입홀(110)이 형성되는 구성이다.
이러한, 소켓커버(100)는 더블 포고핀(300)이 제1삽입홀(110)과 제2삽입홀(230)과 제3삽입홀(240)에 삽입된 후, 결합구(220)에 볼트 등의 고정수단에 의해 소켓하우징(200)과 결합하게 된다.
또한, 제1삽입홀(110)은 소켓커버(100)의 둘레에 복수개 형성되어 제1핀(10)이 삽입되는데, 소켓커버(100)의 일측면에서 일정간격 이격되어 상호 대칭되도록 형성되는 것이 바람직하다.
여기서, 소켓커버(100)의 모서리는 라운드진 형상으로 제작되고, 결합구(220)의 모서리는 소켓커버(100)의 모서리와 대응되도록 라운드진 형상으로 제작되는 것이 바람직하다.
즉, 소켓커버(100)와 결합구(220)의 모서리가 라운드진 형상으로 제작됨으로서, 소켓커버(100)가 결합구(220)에 삽입될 경우, 소켓커버(100)가 결합구(220)의 모서리에 걸림되는 현상을 최소화하여 부드럽게 결합될 수 있으며, 소켓커버(100)와 결합구(220)의 모서리가 라운드진 형상으로 제작됨으로서, 소켓커버(100)에 발생되는 외력을 분산시켜 완충할 수 있는 효과가 있다.
소켓하우징(200)은, 상부에는 반도체가 수용되는 수용구(210)가 구비되고, 하부에는 상기 소켓커버(100)가 결합되는 결합구(220)가 구비되며, 상기 수용구(210)의 하부 둘레에 복수의 제2삽입홀(230)이 형성되고, 상기 제2삽입홀(230)의 하부로 연장되는 제3삽입홀(240)이 형성되는 구성이다.
이러한, 소켓하우징(200)은 하부에 구비되는 제1소켓하우징(201)과, 제1소켓하우징(201)의 상부에 구비되는 제2소켓하우징(20)으로 구분될 수 있다.
여기서, 제1소켓하우징(201)의 면적은 제2소켓하우징(202)의 면적보다 크게 제작되어 하중을 견고하게 지지할 수 있다.
제1소켓하우징(201)의 하부 중앙 내측에는 결합구(220)가 구비되는데, 결합구(220)에는, 소켓커버(100)가 삽입되어 결합하게 된다.
제2소켓하우징(202)의 상부 중앙 내측에는 수용구(201)가 구비되는데, 수용구(201)에는, 시험대상품인 반도체 패키지가 삽입되어 시험을 수행할 수 있다.
이때, 수용구(201)의 상부 둘레는 일정각도 경사진 테이퍼(211)가 형성되는 것이 바람직하다.
즉, 수용구(201)의 상부 둘레에 일정각도 경사진 테이퍼(211)가 형성됨으로서, 반도체 패키지가 수용구(201)에 삽입될 경우, 반도체 패키지가 수용구(201)의 상부 둘레에 걸림되는 현상을 최소화하여 부드럽게 결합될 수 있다.
제2삽입홀(230)은, 수용구(210)의 하부 둘레에 복수개 형성되어 제2핀(40)이 삽입되는데, 수용구(210)의 일측면에서 일정간격 이격되어 상호 대칭되도록 형성되는 것이 바람직하다.
제3삽입홀(240)은, 제2삽입홀(230)의 하부방향으로 연장되되, 결합구(220)의 상부단까지 연장되어 복수개 형성되어 배럴(20)이 삽입된다.
여기서, 제1삽입홀(110)의 상부와 제3삽입홀(240)의 하부 사이에 제1단차(250)가 형성된다.
이러한, 제1단차(250)는 제1삽입홀(110)의 상부와 제3삽입홀(240)의 하부 사이에 형성되어 배럴(20)의 하부를 지지하게 된다.
이를 통해, 제1단차(250)는 배럴(20)의 하부를 지지하게 되고, 제2스프링(50)이 제1핀(10)을 테스트 보드(T)를 향해 항시 가압함으로서 더블포고핀 형태를 구현할 수 있고, 테스트 보드(T)와 반도체 패키지 간의 전기적인 신호를 통해 반도체를 검사할 수 있다.
또한, 제2단차(260)는 제2스프링(50)의 상부를 지지하게 되고, 제2스프링(50)이 제1핀(10)을 테스트 보드(T)를 향해 항시 가압함으로서 더블포고핀 형태를 구현할 수 있고, 테스트 보드(T)와 반도체 패키지 간의 전기적인 신호를 통해 반도체를 검사할 수 있다.
결과적으로, 제1스프링(30)을 통해 제2핀(40)을 반도체 패키지를 향해 항시 가압하게 되고, 제2스프링(50)을 통해 제1핀(10)을 테스트 보드(T)를 향해 항시 가압함으로서, 더블포고핀 형태를 구현할 수 있고, 테스트 보드(T)와 반도체 패키지 간의 전기적인 신호를 통해 반도체 검사를 수행할 수 있다.
따라서, 본 발명의 더블 포고핀 및 이를 이용하는 테스트 소켓에 따르면, 배럴의 상부단에 삽입되는 제2스프링을 통해 배럴을 하부로 1차 가압하고, 제1핀을 테스트 보드를 향해 2차 가압하도록 구현함으로서, 테스트 보드와 반도체 패키지 간의 전기적인 신호를 통해 반도체를 검사하는 효과가 있다.
또한, 배럴의 외주면에 삽입되는 제2스프링을 통해 배럴을 하부로 1차 가압하고, 제1핀을 테스트 보드를 향해 2차 가압하도록 구현함으로서, 테스트 보드와 반도체 패키지 간의 전기적인 신호를 통해 반도체를 검사하는 효과가 있다.
본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.

Claims (4)

  1. 테스트 보드의 상부와 접촉되는 제1핀;
    상기 제1핀의 상부에 연결되고, 내부가 중공으로 형성되며, 상부가 개방되는 배럴;
    상기 배럴의 내부에 구비되는 제1스프링;
    하부는 상기 배럴의 내부에 삽입되어 상기 제1스프링의 상부를 지지하고, 상부는 상기 배럴의 상부보다 돌출되도록 구비되어 상기 제1스프링의 탄성력에 의해 상하방향으로 이동되어 반도체 패키지의 하부와 접촉되는 제2핀;
    상기 제2핀의 외주면에 삽입되고, 하부단은 상기 배럴의 상부단을 지지하는 제2스프링;
    을 포함하되,
    상기 제2스프링은, 상기 제1핀을 상기 테스트 보드의 상부를 항시 가압하도록 팽창하는 것을 특징으로 하는 더블 포고핀.
  2. 테스트 보드의 상부와 접촉되는 제1핀;
    상기 제1핀의 상부에 연결되고, 내부가 중공으로 형성되며, 상부가 개방되는 배럴;
    상기 배럴의 내부에 구비되는 제1스프링;
    하부는 상기 배럴의 내부에 삽입되어 상기 제1스프링의 상부를 지지하고, 상부는 상기 배럴의 상부보다 돌출되도록 구비되어 상기 제1스프링의 탄성력에 의해 상하방향으로 이동되어 반도체 패키지의 하부와 접촉되는 제2핀;
    상기 배럴의 외주면에 삽입되고, 하부단은 상기 제1핀의 상부단을 지지하는 제2스프링;
    을 포함하되,
    상기 제2스프링은, 상기 제1핀을 상기 테스트 보드의 상부를 항시 가압하도록 팽창하는 것을 특징으로 하는 더블 포고핀.
  3. 청구항 1 내지 2 중 어느 한 항으로 구성되는 더블 포고핀을 이용하는 테스트 소켓에 있어서,
    둘레에 복수의 제1삽입홀이 형성되는 소켓커버;
    상부에는 반도체가 수용되는 수용구가 구비되고, 하부에는 상기 소켓커버가 결합되는 결합구가 구비되며, 상기 수용구의 하부 둘레에 복수의 제2삽입홀이 형성되고, 상기 제2삽입홀의 하부로 연장되는 제3삽입홀이 형성되는 소켓하우징;
    상기 배럴은 상기 제3삽입홀에 삽입되고, 상기 제1핀은 상기 제1삽입홀에 삽입되며, 상기 제2핀은 상기 제2삽입홀에 삽입되는 복수의 더블 포고핀;
    을 포함하는 것을 특징으로 하는 더블 포고핀을 이용하는 테스트 소켓.
  4. 청구항 3에 있어서,
    상기 제1삽입홀의 상부와 상기 제3삽입홀의 하부 사이에 제1단차가 형성되어 상기 배럴의 하부를 지지하고,
    상기 제2삽입홀의 하부와 상기 제3삽입홀의 상부 사이에 제2단차가 형성되어 상기 제2스프링의 상부를 지지하는 것을 특징으로 하는 더블 포고핀을 이용하는 테스트 소켓.
PCT/KR2022/019021 2022-11-29 2022-11-29 더블 포고핀 및 이를 이용하는 테스트 소켓 WO2024117281A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2022/019021 WO2024117281A1 (ko) 2022-11-29 2022-11-29 더블 포고핀 및 이를 이용하는 테스트 소켓

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2022/019021 WO2024117281A1 (ko) 2022-11-29 2022-11-29 더블 포고핀 및 이를 이용하는 테스트 소켓

Publications (1)

Publication Number Publication Date
WO2024117281A1 true WO2024117281A1 (ko) 2024-06-06

Family

ID=91323970

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/019021 WO2024117281A1 (ko) 2022-11-29 2022-11-29 더블 포고핀 및 이를 이용하는 테스트 소켓

Country Status (1)

Country Link
WO (1) WO2024117281A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070018666A1 (en) * 2005-07-22 2007-01-25 Nasser Barabi Spring contact pin for an IC chip tester
KR20070064883A (ko) * 2005-12-19 2007-06-22 삼성전자주식회사 자체 클리닝 기능이 있는 검사장치용 소켓핀 및 이를포함하는 검사장치
KR20110065047A (ko) * 2009-12-09 2011-06-15 이재학 테스트 소켓, 그 테스트 소켓의 제작방법 및 포고핀
KR101348206B1 (ko) * 2013-01-08 2014-01-10 주식회사 아이에스시 복수의 스프링부재를 가지는 탐침장치
KR20220043866A (ko) * 2020-09-29 2022-04-05 (주)티에스이 테스트 소켓

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070018666A1 (en) * 2005-07-22 2007-01-25 Nasser Barabi Spring contact pin for an IC chip tester
KR20070064883A (ko) * 2005-12-19 2007-06-22 삼성전자주식회사 자체 클리닝 기능이 있는 검사장치용 소켓핀 및 이를포함하는 검사장치
KR20110065047A (ko) * 2009-12-09 2011-06-15 이재학 테스트 소켓, 그 테스트 소켓의 제작방법 및 포고핀
KR101348206B1 (ko) * 2013-01-08 2014-01-10 주식회사 아이에스시 복수의 스프링부재를 가지는 탐침장치
KR20220043866A (ko) * 2020-09-29 2022-04-05 (주)티에스이 테스트 소켓

Similar Documents

Publication Publication Date Title
WO2022010246A1 (ko) 수직형 프로브 핀 및 이를 구비한 프로브 카드
WO2013165174A1 (ko) 검사용 탐침장치 및 검사용 탐침장치의 제조방법
WO2011152588A1 (ko) 전자부품 검침 프로브
WO2015046786A1 (ko) 반도체 칩 검사장치
WO2014204161A2 (ko) 검사용 인서트
WO2014104497A1 (ko) 무선 통신장비용 커넥터
WO2017196092A1 (ko) 검사용 소켓 및 도전성 입자
WO2017196093A1 (ko) 검사용 소켓 및 도전성 입자
WO2024117281A1 (ko) 더블 포고핀 및 이를 이용하는 테스트 소켓
WO2021045502A1 (en) Test probe, method of manufacturing the same, and test socket supporting the same
WO2018199403A1 (ko) 반도체 장치 검사용 소켓
WO2018208117A1 (ko) 검사용 소켓
WO2021241992A1 (ko) 전기접속용 커넥터
WO2020050645A1 (ko) 전기적 검사용 프로브 카드 및 프로브 카드의 프로브 헤드
WO2017061651A1 (ko) 전기 단자 테스트용 컨택 핀
WO2018097672A1 (ko) 회전이 가능한 커넥터
WO2023136439A1 (ko) 테스트 핀
WO2021045286A1 (ko) 빈 공간이 형성된 테스트 소켓
WO2021033824A1 (ko) 부분 교체가 가능한 테스트 소켓
WO2021118017A1 (ko) 중공형 테스트 핀
WO2019168286A1 (ko) 테스트 소켓 및 그 테스트 소켓을 포함한 테스트 장치
WO2019054578A1 (ko) 전선낙하 방지장치
WO2020022698A1 (ko) 벤딩 내구성이 향상된 전송선로
WO2021045261A1 (ko) 말뚝 연결장치 및 이를 이용한 말뚝 연결방법
WO2022045542A1 (ko) 검사용 소켓