WO2024057636A1 - 積層セラミック電子部品 - Google Patents

積層セラミック電子部品 Download PDF

Info

Publication number
WO2024057636A1
WO2024057636A1 PCT/JP2023/021220 JP2023021220W WO2024057636A1 WO 2024057636 A1 WO2024057636 A1 WO 2024057636A1 JP 2023021220 W JP2023021220 W JP 2023021220W WO 2024057636 A1 WO2024057636 A1 WO 2024057636A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode layer
layer
base electrode
multilayer ceramic
nonmetallic
Prior art date
Application number
PCT/JP2023/021220
Other languages
English (en)
French (fr)
Inventor
諒 錦織
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2024057636A1 publication Critical patent/WO2024057636A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Definitions

  • the present invention relates to a multilayer ceramic electronic component.
  • multilayer ceramic capacitors are known as multilayer ceramic electronic components.
  • a multilayer ceramic capacitor includes a laminate in which a plurality of dielectric layers and internal electrode layers are alternately stacked, and external electrodes provided on both end faces of the laminate.
  • Patent Document 1 discloses a multilayer ceramic capacitor having the above-described structure, in which the external electrode includes a base electrode layer formed by baking.
  • the external electrode has the role of electrically connecting with the internal electrode (internal electrode layer), and in addition, the external electrode (external electrode layer) has the role of electrically connecting with the internal electrode (internal electrode layer). It has the role of preventing infiltration. On the other hand, when force is applied to this external electrode, there is a risk that cracks will occur in the laminate of the multilayer ceramic capacitor.
  • an object of the present invention is to provide a multilayer ceramic electronic component with high crack resistance.
  • a multilayer ceramic electronic component includes a plurality of ceramic layers and a plurality of internal conductor layers alternately stacked in a stacking direction, and has a first main surface and a second main surface facing in the stacking direction. , a first end face and a second end face facing each other in a length direction perpendicular to the lamination direction, and a first side face and a second side face facing each other in a width direction perpendicular to the lamination direction and the length direction. , and a pair of external electrodes disposed at respective longitudinal ends of the laminate at a distance from each other, the internal conductor layer being drawn out to the first end surface.
  • the external electrode includes a first base electrode layer connected to the first internal conductor layer, and a second internal conductor layer drawn out to the second end surface. and a second external electrode including a second base electrode layer connected to the second internal conductor layer.
  • the layer and the second base electrode layer have a metal part and a plurality of non-metal parts present in the metal part, and have a circularity of 0.4 or less in a cross-sectional view perpendicular to the width direction.
  • the average area of the nonmetallic parts in the first population constituted by the nonmetallic parts is 10 ⁇ m 2 or more, and in a cross-sectional view perpendicular to the width direction, the first base electrode layer and the second
  • the proportion of the non-metallic portion in the underlying electrode layer is 8.2% or more.
  • a multilayer ceramic electronic component with high crack resistance can be provided.
  • FIG. 1 is an external perspective view of a multilayer ceramic capacitor according to an embodiment.
  • 2 is a sectional view taken along line II-II in FIG. 1.
  • FIG. 3 is a sectional view taken along line III-III in FIG. 2.
  • FIG. 3 is a sectional view taken along the line IVA-IVA in FIG. 2.
  • FIG. 3 is a sectional view taken along IVB-IVB in FIG. 2.
  • FIG. 3 is an enlarged cross-sectional view based on a SEM photograph of a portion indicated by R1 in FIG. 2.
  • FIG. FIG. 3 is a diagram showing an example of a nonmetallic part with relatively low circularity.
  • FIG. 2 is a diagram showing a multilayer ceramic capacitor with a double-layer structure.
  • FIG. 3 is a diagram showing a multilayer ceramic capacitor with a triple structure.
  • FIG. 3 is a diagram showing a multilayer ceramic capacitor with a quadruple structure.
  • FIG. 2 is a schematic diagram for explaining a weight
  • FIG. 1 is an external perspective view of a multilayer ceramic capacitor 1 according to an embodiment.
  • FIG. 2 is a sectional view taken along line II-II in FIG.
  • FIG. 3 is a cross-sectional view taken along line III--III in FIG.
  • FIG. 4A is a cross-sectional view taken along IVA-IVA in FIG.
  • FIG. 4B is a cross-sectional view taken along IVB-IVB in FIG.
  • the multilayer ceramic capacitor 1 has a substantially rectangular parallelepiped shape.
  • the multilayer ceramic capacitor 1 includes a laminate 10 having a substantially rectangular parallelepiped shape, and a pair of external electrodes 40 disposed at each end of the laminate 10 to be spaced apart from each other.
  • arrow T indicates the stacking direction of multilayer ceramic capacitor 1 and multilayer body 10. This lamination direction T is also the thickness direction and height direction of the laminated ceramic capacitor 1 and the laminated body 10.
  • an arrow L indicates the length direction of the multilayer ceramic capacitor 1 and the multilayer body 10, which is orthogonal to the stacking direction T.
  • an arrow W indicates the width direction perpendicular to the stacking direction T and the length direction L of the multilayer ceramic capacitor 1 and the multilayer body 10.
  • the pair of external electrodes 40 are arranged at one end and the other end of the laminate 10 in the length direction L, respectively.
  • FIGS. 1 to 4B An XYZ orthogonal coordinate system is shown in FIGS. 1 to 4B.
  • the length direction L of the multilayer ceramic capacitor 1 and the multilayer body 10 corresponds to the X direction.
  • the width direction W of the multilayer ceramic capacitor 1 and the multilayer body 10 corresponds to the Y direction.
  • the stacking direction T of the multilayer ceramic capacitor 1 and the multilayer body 10 corresponds to the Z direction.
  • the cross section shown in FIG. 2 is also referred to as an LT cross section.
  • the cross section shown in FIG. 3 is also referred to as a WT cross section.
  • the cross sections shown in FIGS. 4A and 4B are also referred to as LW cross sections.
  • the laminate 10 has a first main surface TS1 and a second main surface TS2 facing in the stacking direction T, and a second main surface TS1 and a second main surface TS2 facing in the length direction L perpendicular to the stacking direction T. 1, and a first side surface WS1 and a second side surface WS2 facing in the width direction W perpendicular to the stacking direction T and the length direction L.
  • the laminate 10 has a substantially rectangular parallelepiped shape. Note that the dimension of the laminate 10 in the length direction L is not necessarily longer than the dimension in the width direction W. It is preferable that the corners and ridges of the laminate 10 be rounded. A corner is a part where three sides of the laminate intersect, and a ridgeline is a part where two sides of the laminate intersect. Incidentally, unevenness may be formed on a part or all of the surface constituting the laminate 10.
  • the dimensions of the laminate 10 are not particularly limited, but if the dimension in the length direction L of the laminate 10 is the L dimension, the L dimension is preferably 0.2 mm or more and 6 mm or less. Furthermore, when the dimension of the laminate 10 in the stacking direction T is defined as the T dimension, the T dimension is preferably 0.05 mm or more and 5 mm or less. Further, when the dimension in the width direction W of the laminate 10 is defined as the W dimension, the W dimension is preferably 0.1 mm or more and 5 mm or less.
  • the laminate 10 includes an inner layer portion 11, an outer layer portion 12 on the first main surface side, and an outer layer portion 12 on the second main surface side, which are arranged to sandwich the inner layer portion 11 in the lamination direction T. It has an outer layer part 13.
  • the inner layer section 11 includes a plurality of dielectric layers 20 as a plurality of ceramic layers and a plurality of internal electrode layers 30 as a plurality of internal conductor layers, which are alternately stacked in the stacking direction T.
  • the inner layer portion 11 includes an internal electrode layer 30 located closest to the first main surface TS1 to an internal electrode layer 30 located closest to the second main surface TS2.
  • a plurality of internal electrode layers 30 are arranged facing each other with the dielectric layer 20 interposed therebetween.
  • the inner layer portion 11 is a portion that generates capacitance and essentially functions as a capacitor.
  • the plurality of dielectric layers 20 are made of dielectric material.
  • the dielectric material may be, for example, a dielectric ceramic containing components such as BaTiO 3 , CaTiO 3 , SrTiO 3 or CaZrO 3 . Further, the dielectric material may be one in which subcomponents such as Mn compounds, Fe compounds, Cr compounds, Co compounds, and Ni compounds are added to these main components. It is particularly preferred that the dielectric material is a material containing BaTiO 3 as a main component.
  • the thickness of the dielectric layer 20 is preferably 0.2 ⁇ m or more and 10 ⁇ m or less.
  • the number of dielectric layers 20 to be laminated is preferably 15 or more and 1200 or less. Note that the number of dielectric layers 20 is determined by the number of dielectric layers 20 in the inner layer section 11 and the number of dielectric layers 20 in each of the first main surface side outer layer section 12 and the second main surface side outer layer section 13. This is the total number including the number of sheets.
  • the plurality of internal electrode layers 30 include a plurality of first internal electrode layers 31 as a plurality of first internal conductor layers, a plurality of second internal electrode layers 32 as a plurality of second internal conductor layers, including.
  • the first internal electrode layers 31 and the second internal electrode layers 32 are alternately arranged in the stacking direction T with the dielectric layer 20 interposed therebetween.
  • the first internal electrode layer 31 is drawn out to the first end surface LS1.
  • the second internal electrode layer 32 is drawn out to the second end surface LS2.
  • the first internal electrode layer 31 and the second internal electrode layer 32 will be explained separately. may be collectively referred to as the internal electrode layer 30.
  • the first internal electrode layer 31 has a first facing portion 31A and a first lead-out portion 31B.
  • the first facing portion 31A is a region facing the second internal electrode layer 32 with the dielectric layer 20 interposed therebetween, and is located inside the stacked body 10.
  • the first drawn-out portion 31B is a portion drawn out from the first opposing portion 31A to the first end surface LS1, and is exposed at the first end surface LS1.
  • the second internal electrode layer 32 has a second opposing portion 32A and a second extended portion 32B.
  • the second facing portion 32A is a region facing the first internal electrode layer 31 with the dielectric layer 20 in between, and is located inside the stacked body 10.
  • the second drawn-out portion 32B is a portion drawn out from the second opposing portion 32A to the second end surface LS2, and is exposed at the second end surface LS2.
  • a capacitance is formed by the first opposing portion 31A and the second opposing portion 32A facing each other with the dielectric layer 20 in between, and the characteristics of a capacitor are exhibited.
  • the shapes of the first opposing portion 31A and the second opposing portion 32A are not particularly limited, but are preferably rectangular. However, the rectangular corner portions may be rounded, or the rectangular corner portions may be formed obliquely.
  • the shapes of the first drawer part 31B and the second drawer part 32B are not particularly limited, but are preferably rectangular. However, the rectangular corner portions may be rounded, or the rectangular corner portions may be formed obliquely.
  • the dimension in the width direction W of the first facing portion 31A and the dimension in the width direction W of the first drawer portion 31B may be formed to be the same dimension, or one of the dimensions may be formed smaller.
  • the dimension in the width direction W of the second facing portion 32A and the dimension in the width direction W of the second drawer portion 32B may be the same, or one of the dimensions may be formed narrower. .
  • the first internal electrode layer 31 and the second internal electrode layer 32 are made of an appropriate conductive material such as a metal such as Ni, Cu, Ag, Pd, or Au, or an alloy containing at least one of these metals. be done. When using an alloy, the first internal electrode layer 31 and the second internal electrode layer 32 may be made of, for example, an Ag--Pd alloy.
  • each of the first internal electrode layer 31 and the second internal electrode layer 32 is preferably, for example, 0.2 ⁇ m or more and 2.0 ⁇ m or less.
  • the total number of first internal electrode layers 31 and second internal electrode layers 32 is preferably 15 or more and 1000 or less.
  • the first main surface side outer layer portion 12 is located on the first main surface TS1 side of the laminate 10.
  • the first main surface side outer layer portion 12 is an aggregate of a plurality of dielectric layers 20 located between the first main surface TS1 and the internal electrode layer 30 closest to the first main surface TS1.
  • the second main surface side outer layer portion 13 is located on the second main surface TS2 side of the laminate 10.
  • the second main surface side outer layer portion 13 is an aggregate of a plurality of dielectric layers 20 located between the second main surface TS2 and the internal electrode layer 30 closest to the second main surface TS2.
  • the dielectric layer 20 used in the first main surface side outer layer section 12 and the second main surface side outer layer section 13 may be the same as the dielectric layer 20 used in the inner layer section 11.
  • the laminate 10 has a counter electrode portion 11E.
  • the counter electrode portion 11E is a portion where the first opposing portion 31A of the first internal electrode layer 31 and the second opposing portion 32A of the second internal electrode layer 32 face each other.
  • the counter electrode section 11E is configured as a part of the inner layer section 11. 4A and 4B show the range in the width direction W and length direction L of the counter electrode portion 11E. Note that the counter electrode portion 11E is also referred to as a capacitor effective portion.
  • the laminate 10 has a side surface side outer layer portion.
  • the side surface side outer layer portion includes a first side surface side outer layer portion WG1 and a second side surface side outer layer portion WG2.
  • the first side surface side outer layer portion WG1 is a portion including the dielectric layer 20 located between the counter electrode portion 11E and the first side surface WS1.
  • the second side surface side outer layer portion WG2 is a portion including the dielectric layer 20 located between the counter electrode portion 11E and the second side surface WS2.
  • FIG. 4A, and FIG. 4B show the range in the width direction W of the first side-side outer layer portion WG1 and the second side-side outer layer portion WG2.
  • the side surface side outer layer portion is also referred to as a W gap or a side gap.
  • the laminate 10 has an outer layer portion on the end surface side.
  • the end surface side outer layer portion includes a first end surface side outer layer portion LG1 and a second end surface side outer layer portion LG2.
  • the first end surface side outer layer portion LG1 is a portion that is located between the counter electrode portion 11E and the first end surface LS1 and includes the dielectric layer 20 and the first extension portion 31B. That is, the first end surface side outer layer portion LG1 is an assembly of the portions of the plurality of dielectric layers 20 on the first end surface LS1 side and the plurality of first lead-out portions 31B.
  • the second end surface side outer layer portion LG2 is a portion that is located between the counter electrode portion 11E and the second end surface LS2 and includes the dielectric layer 20 and the second extension portion 32B.
  • the second end surface side outer layer portion LG2 is an assembly of the portions of the plurality of dielectric layers 20 on the second end surface LS2 side and the plurality of second lead-out portions 32B.
  • FIG. 4A, and FIG. 4B show the range in the length direction L of the first end surface side outer layer portion LG1 and the second end surface side outer layer portion LG2.
  • the end surface side outer layer portion is also referred to as an L gap or an end gap.
  • the external electrodes 40 include a first external electrode 40A disposed on the first end surface LS1 side of the laminate 10 and a first external electrode 40A disposed on the second end surface LS2 side of the laminate 10. and a second external electrode 40B.
  • first external electrode 40A and the second external electrode 40B are the same. Further, the first external electrode 40A and the second external electrode 40B have shapes that are approximately plane symmetrical with respect to the WT cross section at the center of the multilayer ceramic capacitor 1 in the length direction L. Therefore, in the following, when it is not necessary to separately explain the first external electrode 40A and the second external electrode 40B, the first external electrode 40A and the second external electrode 40B will be collectively referred to as external electrodes. There are cases where it is 40.
  • the first external electrode 40A is arranged on the first end surface LS1.
  • the first external electrode 40A is in contact with the first extended portion 31B of each of the plurality of first internal electrode layers 31 exposed on the first end surface LS1. Thereby, the first external electrode 40A is electrically connected to the plurality of first internal electrode layers 31.
  • the first external electrode 40A is also arranged on a part of the first main surface TS1 and a part of the second main surface TS2, as well as a part of the first side surface WS1 and a part of the second side surface WS2. It's okay to stay.
  • the first external electrode 40A extends from above the first end surface LS1 to a part of the first main surface TS1 and a part of the second main surface TS2, and a part of the first side surface WS1 and It is formed to extend to a part of the second side surface WS2.
  • the second external electrode 40B is arranged on the second end surface LS2.
  • the second external electrode 40B is in contact with the second extended portion 32B of each of the plurality of second internal electrode layers 32 exposed on the second end surface LS2. Thereby, the second external electrode 40B is electrically connected to the plurality of second internal electrode layers 32.
  • the second external electrode 40B is also arranged on a part of the first main surface TS1 and a part of the second main surface TS2, as well as a part of the first side surface WS1 and a part of the second side surface WS2. It's okay to stay.
  • the second external electrode 40B extends from above the second end surface LS2 to a part of the first main surface TS1 and a part of the second main surface TS2, and a part of the first side surface WS1 and It is formed to extend to a part of the second side surface WS2.
  • the first opposing portion 31A of the first internal electrode layer 31 and the second opposing portion 32A of the second internal electrode layer 32 are opposed to each other with the dielectric layer 20 in between. By doing so, a capacitance is formed. Therefore, capacitor characteristics are developed between the first external electrode 40A to which the first internal electrode layer 31 is connected and the second external electrode 40B to which the second internal electrode layer 32 is connected.
  • the first external electrode 40A includes a first base electrode layer 50A, a first plating layer 60A disposed on the first base electrode layer 50A, has.
  • the second external electrode 40B includes a second base electrode layer 50B and a second plating layer 60B disposed on the second base electrode layer 50B.
  • the first base electrode layer 50A is arranged on the first end surface LS1.
  • the first base electrode layer 50A is connected to the first lead-out portion 31B of each of the plurality of first internal electrode layers 31 exposed on the first end surface LS1.
  • the first base electrode layer 50A extends from above the first end surface LS1 to a part of the first main surface TS1, a part of the second main surface TS2, and a part of the first side surface WS1. and a part of the second side surface WS2.
  • the second base electrode layer 50B is arranged on the second end surface LS2.
  • the second base electrode layer 50B is in contact with the second extension portion 32B of each of the plurality of second internal electrode layers 32 exposed on the second end surface LS2.
  • the second base electrode layer 50B extends from above the second end surface LS2 to a part of the first main surface TS1, a part of the second main surface TS2, and a part of the first side surface WS1. and a part of the second side surface WS2.
  • the first base electrode layer 50A and the second base electrode layer 50B of this embodiment are baked layers.
  • the baking layer contains a metal component and either a glass component or a ceramic component, or both.
  • the metal component includes, for example, at least one selected from Cu, Ni, Ag, Pd, Ag-Pd alloy, Au, and the like.
  • the glass component includes, for example, at least one selected from B, Si, Ba, Mg, Al, Li, and the like.
  • the ceramic component the same type of ceramic material as the dielectric layer 20 may be used, or a different type of ceramic material may be used.
  • the ceramic component includes, for example, at least one selected from BaTiO 3 , CaTiO 3 , (Ba,Ca)TiO 3 , SrTiO 3 , CaZrO 3 , and the like.
  • the baked layer is, for example, a layer formed by applying a conductive paste containing glass and metal to the laminate 10 and baking it.
  • the baked layer can be formed by simultaneously firing an unfired laminated chip, which is the material of the laminated body 10 having a plurality of internal electrodes and dielectric layers, and a conductive paste applied to the laminated chip.
  • it may be formed by firing the laminated chips to obtain the laminated body 10, and then applying a conductive paste to the laminated body 10 and baking it.
  • the baked layer is formed by baking a ceramic material added instead of a glass component. In that case, it is particularly preferable to use the same type of ceramic material as the dielectric layer 20 as the added ceramic material.
  • the baking layer may be a plurality of layers.
  • the thickness corresponding to the length direction L of the first base electrode layer 50A located on the first end surface LS1 is, for example, 10 ⁇ m at the center of the first base electrode layer 50A in the stacking direction T and the width direction W. It is preferable that the thickness is about 200 ⁇ m or less.
  • the thickness corresponding to the length direction L of the second base electrode layer 50B located on the second end surface LS2 is, for example, 10 ⁇ m at the center of the second base electrode layer 50B in the stacking direction T and width direction W. It is preferable that the thickness is about 200 ⁇ m or less.
  • the first base electrode layer 50A When the first base electrode layer 50A is also provided on a part of at least one of the first main surface TS1 and the second main surface TS2, the first base electrode layer provided on this part
  • the thickness of the first base electrode layer 50A in the stacking direction T is preferably, for example, about 3 ⁇ m or more and 40 ⁇ m or less at the center in the length direction L and width direction W of the first base electrode layer 50A provided in this portion.
  • the first base electrode layer 50A When the first base electrode layer 50A is also provided on a part of at least one of the first side surface WS1 and the second side surface WS2, the first base electrode layer 50A provided on this part is
  • the thickness corresponding to the width direction W is preferably, for example, approximately 3 ⁇ m or more and 40 ⁇ m or less at the central portion in the length direction L and lamination direction T of the first base electrode layer 50A provided in this portion.
  • the second base electrode layer 50B When the second base electrode layer 50B is also provided on a part of at least one of the first main surface TS1 and the second main surface TS2, the second base electrode layer provided on this part
  • the thickness of the second base electrode layer 50B in the stacking direction T is preferably, for example, about 3 ⁇ m or more and 40 ⁇ m or less at the central portion in the length direction L and width direction W of the second base electrode layer 50B provided in this portion.
  • the second base electrode layer 50B When the second base electrode layer 50B is also provided on a part of at least one of the first side surface WS1 and the second side surface WS2, the second base electrode layer 50B provided on this part is
  • the thickness corresponding to the width direction W is preferably, for example, approximately 3 ⁇ m or more and 40 ⁇ m or less in the central portion of the second base electrode layer 50B provided in this portion in the length direction L and the stacking direction T.
  • the first plating layer 60A is arranged to cover the first base electrode layer 50A.
  • the second plating layer 60B is arranged to cover the second base electrode layer 50B.
  • the first plating layer 60A and the second plating layer 60B may contain at least one selected from Cu, Ni, Sn, Ag, Pd, Ag-Pd alloy, Au, etc., for example.
  • the first plating layer 60A and the second plating layer 60B may each be formed of multiple layers.
  • the first plating layer 60A and the second plating layer 60B preferably have a two-layer structure in which a Sn plating layer is formed on a Ni plating layer.
  • the first plating layer 60A is arranged to cover the first base electrode layer 50A.
  • the first plating layer 60A includes a first Ni plating layer 61A and a first Sn plating layer 62A located on the first Ni plating layer 61A.
  • the second plating layer 60B is arranged to cover the second base electrode layer 50B.
  • the second plating layer 60B includes a second Ni plating layer 61B and a second Sn plating layer 62B located on the second Ni plating layer 61B.
  • the Ni plating layer prevents the first base electrode layer 50A and the second base electrode layer 50B from being eroded by solder when the multilayer ceramic capacitor 1 is mounted. Further, the Sn plating layer improves solder wettability when mounting the multilayer ceramic capacitor 1. This facilitates mounting of the multilayer ceramic capacitor 1.
  • the thickness of each of the first Ni plating layer 61A, the first Sn plating layer 62A, the second Ni plating layer 61B, and the second Sn plating layer 62B is preferably 2 ⁇ m or more and 10 ⁇ m or less.
  • the external electrode 40 of this embodiment may have, for example, a conductive resin layer containing conductive particles and a thermosetting resin.
  • the conductive resin layer may be arranged to cover the baking layer.
  • the conductive resin layer is arranged between the baked layer and the plating layer (first plating layer 60A, second plating layer 60B).
  • the conductive resin layer may completely cover the baking layer or may partially cover the baking layer.
  • a conductive resin layer containing a thermosetting resin is more flexible than a conductive layer made of a fired product of a plating film or conductive paste, for example. Therefore, even if the multilayer ceramic capacitor 1 is subjected to a physical impact or an impact caused by a thermal cycle, the conductive resin layer functions as a buffer layer. Therefore, the conductive resin layer suppresses the occurrence of cracks in the multilayer ceramic capacitor 1.
  • the metal constituting the conductive particles may be Ag, Cu, Ni, Sn, Bi, or an alloy containing them.
  • the conductive particles preferably contain Ag.
  • the conductive particles are, for example, Ag metal powder. Ag has the lowest specific resistance among metals, so it is suitable as an electrode material. Furthermore, since Ag is a noble metal, it is difficult to oxidize and has high weather resistance. Therefore, Ag metal powder is suitable as conductive particles.
  • the conductive particles may be metal powder whose surface is coated with Ag.
  • the metal powder is preferably Cu, Ni, Sn, Bi, or an alloy powder thereof. It is preferable to use Ag-coated metal powder in order to make the base metal inexpensive while maintaining the properties of Ag.
  • the conductive particles may be Cu or Ni subjected to anti-oxidation treatment. Further, the conductive particles may be metal powder whose surface is coated with Sn, Ni, or Cu. When using metal powder whose surface is coated with Sn, Ni, or Cu, the metal powder is preferably Ag, Cu, Ni, Sn, Bi, or an alloy powder thereof.
  • the shape of the conductive particles is not particularly limited.
  • the conductive particles may have a spherical shape, a flat shape, or the like, but it is preferable to use a mixture of spherical metal powder and flat metal powder.
  • the conductive particles contained in the conductive resin layer mainly play the role of ensuring the conductivity of the conductive resin layer. Specifically, when a plurality of conductive particles come into contact with each other, a current-carrying path is formed inside the conductive resin layer.
  • the resin constituting the conductive resin layer may include at least one selected from various known thermosetting resins such as epoxy resin, phenol resin, urethane resin, silicone resin, and polyimide resin.
  • epoxy resin is one of the most suitable resins because of its excellent heat resistance, moisture resistance, and adhesion.
  • the resin of the conductive resin layer contains a curing agent together with the thermosetting resin.
  • the curing agent for the epoxy resin may be various known compounds such as phenol type, amine type, acid anhydride type, imidazole type, active ester type, amideimide type, etc.
  • the conductive resin layer may be formed of multiple layers.
  • the thickness of the thickest portion of the conductive resin layer is preferably 10 ⁇ m or more and 150 ⁇ m or less.
  • the L dimension is preferably 0.2 mm or more and 6 mm or less.
  • the T dimension is preferably 0.05 mm or more and 5 mm or less.
  • the W dimension is preferably 0.1 mm or more and 5 mm or less.
  • the inventors of the present application have determined that the base electrode layers that directly contact the laminate, namely the first base electrode layer 50A of this embodiment and the It was found that it is desirable to bring the nonmetallic portion included in the base electrode layer 50B of No. 2 into an appropriate state. This point will be explained below.
  • FIG. 5 is an enlarged cross-sectional view based on an SEM (scanning electron microscope) photograph of the portion indicated by R1 in FIG.
  • FIG. 5 shows a part of the LT cross section of the multilayer ceramic capacitor 1, which is perpendicular to the width direction W of the multilayer body 10.
  • a first base electrode layer 50A, a part of the first Ni plating layer 61A, and a part of the stacked body 10 are shown.
  • FIG. 5 shows the dielectric layer 20 and the plurality of first internal electrode layers 31 in the stacked body 10.
  • the first base electrode layer 50A is in contact with the first internal electrode layer 31 exposed on the first end surface LS1 of the stacked body 10.
  • the second base electrode layer 50B of this embodiment also has a cross-sectional structure similar to that in FIG. 5. Therefore, the configuration of the first base electrode layer 50A described based on FIG. 5 is the configuration of the second base electrode layer 50B. Therefore, in the following, when there is no need to distinguish between the first base electrode layer 50A and the second base electrode layer 50B, the first base electrode layer 50A and the second base electrode layer 50B will be explained separately. They may be collectively referred to as a base electrode layer 50.
  • the base electrode layer 50 includes a metal portion 70 and a plurality of non-metal portions 80 present within the metal portion 70.
  • the metal portion 70 includes at least one metal component selected from Cu, Ni, Ag, Pd, Ag-Pd alloy, Au, etc. contained in the above-mentioned baked layer forming the base electrode layer 50.
  • a plurality of non-metal parts 80 are dispersed within such a metal part 70.
  • the nonmetallic part 80 is mainly voids, it is not all voids and may partially contain a glass component containing Ba or Si. Further, the non-metallic portion 80 may be entirely composed of a glass component containing Ba or Si. The plurality of non-metal parts 80 have different circularity and average area. The non-metallic part 80 has a function of relieving stress caused by force applied to the external electrode.
  • the average area of the nonmetallic portion 80 is 10 ⁇ m 2 or more.
  • the proportion of the nonmetallic portion 80 is preferably 8.2% or more in the LT cross-sectional view perpendicular to the width direction W as shown in FIG.
  • the non-metallic parts 80 with low circularity have a relatively large area.
  • FIG. 6 is an example of a non-metallic part 80 with relatively low circularity.
  • the circularity of this nonmetallic portion 80 is 0.169. If there are a plurality of such nonmetallic parts 80 with low circularity and the size of these nonmetallic parts 80 is large, it is possible to eliminate the need to increase the size of all the nonmetallic parts 80. The effect of stress relaxation can be effectively obtained without increasing the abundance ratio of 80 to a large extent.
  • the first population when a population constituted by the nonmetallic portions 80 having a circularity of 0.4 or less in the LT cross-sectional view of the base electrode layer 50 is defined as the first population, the first population
  • the average area of the plurality of nonmetallic parts 80 constituting the area is 10 ⁇ m 2 or more, and specifically, it is 15 ⁇ m 2 in the region shown in FIG. 5 .
  • the proportion of the nonmetallic portions 80 in the underlying electrode layer 50 is 8.2% or more, and specifically, 18% in the region shown in FIG. 5 .
  • the average area of the plurality of nonmetallic parts 80 constituting the first population is preferably 10 ⁇ m 2 or more and 23 ⁇ m 2 or less, more preferably 10.5 ⁇ m 2 or more and 23 ⁇ m 2 or less. be. This provides the effect of more appropriately improving crack resistance.
  • the proportion of nonmetallic portions 80 in the base electrode layer 50 is preferably 8.2% or more, and more preferably, for example, 8.2% in the LT cross-sectional view. 30% or less. More specifically, the proportion of non-metallic portions 80 in base electrode layer 50 is preferably, for example, 8.2% or more and 25% or less, and more preferably, for example, 11% or more and 25% or less. Even if the base electrode layer 50 includes the nonmetallic portion 80 and the proportion of the nonmetallic portion 80 in the base electrode layer 50 is within such a range, the effect of the present embodiment, that is, the effect of improving crack resistance. is obtained.
  • the multilayer ceramic capacitor 1 is polished from the first side surface WS1 or the second side surface WS2 to a position of 1/2 of the width direction W dimension.
  • the LT cross section at the center position in the width direction W of the multilayer ceramic capacitor 1 is exposed.
  • the LT cross section exposed by polishing is observed by SEM. Specifically, a portion including the base electrode layer 50 in the LT cross section is imaged as a backscattered electron image. In the backscattered electron image, the difference in resistance value is reflected as contrast, and the metal part 70 appears relatively white, and the non-metal part 80 appears blacker than the metal part 70. Note that the photographing magnification is set to 2000 times, and the portion of the base electrode layer 50 in the backscattered electron image is set as the analysis target range.
  • Backscattered electron images are acquired at four locations in total, two locations on the first base electrode layer 50A and two locations on the second base electrode layer 50B.
  • four backscattered electron image acquisition positions are shown as R1, R2, R3, and R4.
  • R1 is a portion of the first base electrode layer 50A that is in contact with the inner layer portion 11 of the laminate 10 and is closest to the first main surface TS1.
  • R2 is a portion of the first base electrode layer 50A that is in contact with the inner layer portion 11 of the laminate 10 and is closest to the second principal surface TS2.
  • R3 is a portion of the second base electrode layer 50B that is in contact with the inner layer portion 11 of the laminate 10 and is closest to the first principal surface TS1.
  • R4 is a portion of the second base electrode layer 50B that is in contact with the inner layer portion 11 of the laminate 10 and is closest to the second principal surface TS2. Note that the lengths of R1, R2, R3, and R4 in the stacking direction T were all 80 ⁇ m.
  • the four regions corresponding to the backscattered electron image acquisition positions R1, R2, R3, and R4 are likely to become structural singularities and have a high influence on crack resistance. Therefore, the condition of the base electrode layer 50 in these parts is important from the viewpoint of crack resistance.
  • the acquired backscattered electron image is binarized using the image analysis software "WinROOF (manufactured by Mitani Shoji Co., Ltd.)", and the metal part 70 and the plurality of non-metal parts 80 present in the metal part 70 are identified.
  • various parameters such as the area of each non-metallic part 80 present in the base electrode layer 50 are calculated.
  • the proportion of nonmetallic portions 80 in the base electrode layer 50 is calculated.
  • the area of the non-metallic portion 80 is calculated based on a binarized image obtained by binarizing a backscattered electron image. Note that if the area of the non-metallic portion 80 is less than 2.0 ⁇ m 2 , there is a possibility that it is not the non-metallic portion 80 but noise. Therefore, in order to exclude the influence of noise, the non-metallic portion 80 of less than 2.0 ⁇ m 2 was excluded from the analysis target.
  • the circularity of the nonmetallic part 80 is calculated using the following formula (1) based on the area of the nonmetallic part 80 and the circumference (length of the contour line) of the nonmetallic part 80. .
  • Circularity 4 ⁇ x (area) / (length of circumference) 2 ... (1)
  • All the non-metal parts 80 identified in the analysis target range of the backscattered electron images acquired at the four backscattered electron image acquisition positions R1, R2, R3, and R4 (as described above, those with an area of less than 2.0 ⁇ m 2 )
  • a set of nonmetallic parts 80 with a circularity of 0.4 or less is set as a first population. Based on the area of each nonmetallic part 80 constituting this first population, the average area of the nonmetallic part 80 in the first population is calculated.
  • the existence ratio of the nonmetallic part 80 in the base electrode layer 50 is calculated using the following equation (2).
  • Existence ratio of non-metallic parts (%) (Area of non-metallic parts / Area of analysis target range) x 100...(2)
  • the abundance ratio of nonmetallic parts 80 is calculated for each of the four analysis target ranges (R1, R2, R3, and R4). Then, the average value is calculated as the existence ratio of the nonmetallic portion 80 of this embodiment.
  • the measurement range for calculating the average area of the nonmetallic parts 80 in the first population constituted by the nonmetallic parts 80 with a circularity of 0.4 or less is the above-mentioned four locations (R1 , R2, R3, R4).
  • the measurement target range includes a portion of the first base electrode layer 50A and the second base electrode layer 50B that are in contact with the inner layer portion 11 of the laminate 10, and the portion on the first main surface TS1 side. 2 on the main surface TS2 side. More specifically, the measurement target range is the laminated layer at the boundary between the inner layer part 11 of the laminate 10 and the first main surface side outer layer part 12 of the first base electrode layer 50A and the second base electrode layer 50B.
  • the manufacturing method of the multilayer ceramic capacitor 1 of this embodiment is not limited as long as it satisfies the above-mentioned requirements.
  • a preferred manufacturing method includes the following steps. Details of each step will be explained below.
  • a dielectric sheet for the dielectric layer 20 and a conductive paste for the internal electrode layer 30 are prepared.
  • the dielectric sheet for the dielectric layer 20 and the conductive paste for the internal electrode layer 30 both contain a binder and a solvent.
  • the binder and solvent may be known.
  • a paste made of a conductive material is, for example, one in which an organic binder and an organic solvent are added to metal powder.
  • a conductive paste for the internal electrode layer 30 is applied onto the dielectric sheet by, for example, screen printing or gravure printing using a printing plate whose pattern is designed to have the shape of the internal electrode layer 30 of this embodiment. Print. As a result, a dielectric sheet on which the pattern of the first internal electrode layer 31 is formed and a dielectric sheet on which the pattern of the second internal electrode layer 32 is formed are prepared.
  • a portion that will become the first main surface side outer layer portion 12 on the first main surface TS1 side is formed.
  • a dielectric sheet on which the pattern of the first internal electrode layer 31 is printed and a dielectric sheet on which the pattern of the second internal electrode layer 32 is printed are sequentially and alternately laminated to form the inner layer part 11. form part.
  • a predetermined number of dielectric sheets on which the pattern of the internal electrode layer 30 is not printed are laminated on the part that will become the inner layer part 11 to form the second main surface side outer layer part 13 on the second main surface TS2 side. form a part. Thereby, a laminated sheet is obtained.
  • a laminated block is produced by pressing the laminated sheet in the lamination direction by means such as a hydrostatic press.
  • a plurality of laminated chips are obtained by cutting the laminated block into pieces of a predetermined size. Thereafter, the laminated chips may be polished by barrel polishing or the like to round the corners and ridges.
  • the firing temperature at this time depends on the materials of the dielectric layer 20 and the internal electrode layer 30, but is preferably, for example, 900° C. or higher and 1400° C. or lower.
  • a conductive paste that will become the base electrode layer 50 is applied to both end surfaces of the laminate 10.
  • the base electrode layer 50 is a baked layer.
  • the baking layer can be formed by applying a conductive paste containing a glass component and a metal to the laminate 10 by, for example, dipping, and then performing a baking process.
  • the temperature of the baking treatment at this time is preferably 700°C or more and 900°C or less.
  • the stacked chip before firing and the conductive paste applied to the stacked chip may be fired at the same time.
  • the baked layer is preferably formed by baking a ceramic material added instead of a glass component.
  • a conductive paste is applied to the laminated chip before firing, and the laminated chip and the conductive paste applied to the laminated chip are simultaneously baked to form the laminated body 10 in which the baked layer is formed.
  • the circularity of the nonmetallic portion 80 present inside the base electrode layer 50 can be controlled.
  • the circularity of the nonmetallic portion 80 improves as spherical powder is used as the copper powder and the particle size distribution of the copper powder becomes sharper.
  • the circularity of the nonmetallic portion 80 decreases as flat copper powder is used as the copper powder and as the particle size distribution of the copper powder becomes broader.
  • the average area of the nonmetallic portion 80 present inside the base electrode layer 50 can be controlled.
  • the composition of the conductive paste includes a copper powder of 50 vol% or more and 80 vol% or less, a glass component of 5 vol% or more and 20 vol% or less, and other solvents and resin components.
  • a plating layer is formed on the surface of the base electrode layer 50 made of a baked layer.
  • a first plating layer 60A is formed on the surface of the first base electrode layer 50A.
  • a second plating layer 60B is formed on the surface of the second base electrode layer 50B.
  • a Ni plating layer and a Sn plating layer are formed as the plating layers.
  • electrolytic plating requires pretreatment with a catalyst or the like in order to improve the plating deposition rate, which has the disadvantage of complicating the process. Therefore, it is usually preferable to employ electrolytic plating.
  • the Ni plating layer and the Sn plating layer are sequentially formed by, for example, barrel plating.
  • the conductive resin layer when providing a conductive resin layer, may be arranged so as to cover the baking layer.
  • a conductive resin paste containing a thermosetting resin and a metal component is applied onto the baking layer, and then heat treated at a temperature of 250 to 550° C. or higher.
  • the thermosetting resin is thermosetted to form a conductive resin layer.
  • the atmosphere during this heat treatment is preferably a N 2 atmosphere.
  • the oxygen concentration is preferably 100 ppm or less.
  • the multilayer ceramic capacitor 1 is manufactured.
  • the configuration of the multilayer ceramic capacitor 1 is not limited to the configurations shown in FIGS. 1 to 4B.
  • the multilayer ceramic capacitor 1 may be a multilayer ceramic capacitor having a double structure, a triple structure, or a quadruple structure, as shown in FIGS. 7A, 7B, and 7C.
  • the multilayer ceramic capacitor 1 shown in FIG. 7A is a double-layered multilayer ceramic capacitor 1, and includes a first end surface as an internal electrode layer 30 in addition to a first internal electrode layer 33 and a second internal electrode layer 34. A floating internal electrode layer 35 that is not drawn out to either LS1 or second end surface LS2 is provided.
  • the multilayer ceramic capacitor 1 shown in FIG. 7B is a triple-structured multilayer ceramic capacitor 1 including a first floating internal electrode layer 35A and a second floating internal electrode layer 35B as the floating internal electrode layer 35.
  • the multilayer ceramic capacitor 1 shown in FIG. 7C has a quadruple structure including a first floating internal electrode layer 35A, a second floating internal electrode layer 35B, and a third floating internal electrode layer 35C as the floating internal electrode layers 35.
  • the multilayer ceramic capacitor 1 has a structure in which the opposing electrode portion is divided into a plurality of parts. As a result, a plurality of capacitor components are formed between the opposing internal electrode layers 30, and these capacitor components are connected in series. Therefore, the voltage applied to each capacitor component is reduced, and the multilayer ceramic capacitor 1 can have a high withstand voltage.
  • the multilayer ceramic capacitor 1 of this embodiment may have a multi-connection structure of four or more units.
  • the multilayer ceramic capacitor 1 may be of a two-terminal type with two external electrodes, or may be of a multi-terminal type with a large number of external electrodes.
  • a multilayer ceramic capacitor in which the dielectric layer 20 made of dielectric ceramic is used as a ceramic layer is exemplified as a multilayer ceramic electronic component.
  • the multilayer ceramic electronic component of the present disclosure is not limited thereto.
  • the ceramic electronic component of the present disclosure is also applicable to various laminated ceramic electronic components such as a piezoelectric component using a piezoelectric ceramic as a ceramic layer and a thermistor using a semiconductor ceramic as a ceramic layer.
  • piezoelectric ceramics include PZT (lead zirconate titanate) ceramics
  • semiconductor ceramics include spinel ceramics.
  • the multilayer ceramic capacitor 1 includes dielectric layers 20 as a plurality of ceramic layers alternately stacked in the stacking direction T and internal electrode layers 30 as a plurality of internal conductor layers, and a first main surface TS1 and a second main surface TS2, a first end surface LS1 and a second end surface LS2 that face each other in the length direction L orthogonal to the stacking direction T, and the stacking direction T and the length direction L.
  • a second internal electrode layer 32 as a second internal conductor layer, and the external electrode 40 is a first external electrode including a first base electrode layer 50A connected to the first internal electrode layer 31.
  • the multilayer ceramic capacitor 1 has The second base electrode layer 50B has a metal part 70 and a plurality of non-metal parts 80 present in the metal part 70, and has a circularity of 0.4 or less in a cross-sectional view perpendicular to the width direction W.
  • the average area of the nonmetallic parts 80 in the first population constituted by the nonmetallic parts 80 is 10 ⁇ m 2 or more, and in a cross-sectional view perpendicular to the width direction, the first base electrode layer and the first
  • the proportion of the nonmetallic portion in the base electrode layer No. 2 is 8.2% or more.
  • a multilayer ceramic capacitor with high crack resistance can be provided by obtaining the effect of stress relaxation against the force applied to the external electrode.
  • the first base electrode layer 50A and the second base electrode layer 50B are preferably baked layers.
  • the first base electrode layer 50A and the second base electrode layer 50B it is possible to form them using a relatively simple method, for example, compared to the case where they are formed by a thin film forming method such as a sputtering method or a vapor deposition method. be able to. Further, by forming the baked layer at the same time as firing the laminate 10, the manufacturing process can be simplified.
  • the present invention is not limited to the configuration of the above-described embodiments, and can be modified and applied as appropriate without changing the gist of the present invention. Note that the present invention also includes a combination of two or more of the individual desirable configurations described in the above embodiments.
  • Examples will be described below.
  • a plurality of lots of multilayer ceramic capacitors were manufactured such that the average area of the nonmetallic portion in the first population in the base electrode layer was different.
  • These samples were prepared as samples for Examples 1 to 6 and Comparative Examples.
  • Examples 1 to 6 are multilayer ceramic capacitors satisfying the present invention, and comparative examples are multilayer ceramic capacitors other than the present invention. Samples from the same lot were manufactured under the same manufacturing conditions, and the specifications of the underlying electrode layer were the same. For each lot (Examples 1 to 6 and Comparative Example), 72 samples were produced.
  • the prepared samples of Examples 1 to 6 and Comparative Example were subjected to a weight drop test. The weight drop test is performed with a configuration as shown in FIG.
  • FIG. 8 is a schematic diagram for explaining a weight drop test in an example. The weight drop test will be described later. Furthermore, 10 samples prepared separately from the samples for the weight drop test and produced in the same lot as each of the samples of Examples 1 to 6 and the comparative example were polished and the nonmetallic parts in the first population were polished. Parameters such as average area were measured using the measurement method described above.
  • each sample was produced according to the following specifications.
  • Table 1 shows the measurement results for the average area of the nonmetallic part in the first population and the proportion of the nonmetallic part in the base electrode layer of the samples of Examples 1 to 6 and the comparative example. Note that this measurement result is an average value of 10 samples prepared separately from the 72 samples tested above.
  • a multilayer ceramic capacitor 1 as a sample is fixed with a fixing jig G on a steel stand D, and a weight W is dropped onto the multilayer ceramic capacitor under the following conditions.
  • the weight W is dropped onto the external electrode on the end face of the laminate.
  • ⁇ Weight 6g (cylindrical stainless steel rod of ⁇ 3.1mm x L100.4mm)
  • ⁇ Weight falling height 4.8mm
  • To observe cracks start polishing from the first side surface or the second side surface of the multilayer ceramic capacitor, and polish it while exposing the LT cross section from the position where the internal electrode layer starts to be exposed to the position where the internal electrode layer ends. , observation was made using a microscope.
  • the number of cracks was counted by distinguishing between the number of cracks in the effective part and those with cracks but no cracks in the effective part.
  • the average area of the non-metallic portion in the first population is less than 10 ⁇ m 2 , there are samples in which the crack reaching the effective part is NG.
  • the average area of the nonmetallic portion in the first population is 10 ⁇ m 2 or more, there is no crack reaching the effective part and the result of crack resistance is good. Therefore, it is preferable that the average area of the nonmetallic parts in the first population is 10 ⁇ m 2 or more in order to ensure crack resistance.
  • the proportion of non-metallic parts in the first population is preferably 8.2% or more in order to ensure crack resistance.
  • Example 1 Although there were no samples in which there were no cracks that reached the effective part and the crack resistance was NG, cracks that did not reach the effective part did occur. Therefore, it can be said that the average area of the non-metallic parts in the first population is more preferably 10.5 ⁇ m 2 or more. It can be said that the proportion of non-metallic parts in the first population is more preferably 11% or more.
  • the average area of the nonmetallic parts constituting the first population is preferably 10 ⁇ m 2 or more and 23 ⁇ m 2 or less, more preferably 10.5 ⁇ m 2 or more and 23 ⁇ m 2 or less. This improves crack resistance.
  • the proportion of nonmetallic parts in the base electrode layer is preferably 8.2% or more and 25% or less.
  • the proportion of nonmetallic parts in the base electrode layer is preferably 11% or more and 25% or less.
  • the present invention is not limited to the configuration of the above-described embodiments, and can be modified and applied as appropriate without changing the gist of the present invention. Note that the present invention also includes a combination of two or more of the individual desirable configurations described in the above embodiments.
  • Multilayer ceramic capacitor (multilayer ceramic electronic component) 10 Laminated body 20 Dielectric layer (ceramic layer) 30 Internal electrode layer (internal conductor layer) 31 First internal electrode layer (first internal conductor layer) 32 Second internal electrode layer (second internal conductor layer) 40 External electrode 40A First external electrode 40B Second external electrode 50 Base electrode layer 50A First base electrode layer 50B Second base electrode layer 70 Metal part 80 Nonmetal part L Length direction T Lamination direction W Width direction LS1 First end surface LS2 Second end surface TS1 First main surface TS2 Second main surface WS1 First side surface WS2 Second side surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

耐クラック性の高い積層セラミック電子コンデンサを提供すること。　本発明に係る積層セラミックコンデンサ１は、積層体１０と、積層体１０の長さ方向Ｌの両端部のそれぞれに、互いに離間して配置された、第１の下地電極層５０Ａを含む第１の外部電極４０Ａと、第２の下地電極層５０Ｂを含む第２の外部電極４０Ｂと、を備える積層セラミックコンデンサ１であって、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂは、金属部７０と、金属部７０内に存在する複数の非金属部８０と、を有し、幅方向Ｗと垂直な断面視において、円形度が０．４以下の非金属部８０によって構成される第１の母集団における当該非金属部８０の平均面積が、１０μｍ２以上であり、幅方向Ｗと垂直な断面視において、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂにおける非金属部８０の存在割合は、８．２％以上である。

Description

積層セラミック電子部品
　本発明は、積層セラミック電子部品に関する。
　従来、積層セラミック電子部品として積層セラミックコンデンサが知られている。一般に、積層セラミックコンデンサは、誘電体層と内部電極層とが交互に複数積層された積層体と、積層体の両端面に設けられた外部電極と、を備えている。例えば特許文献１には、上述の構造を有し、かつ、外部電極が、焼き付けにより形成された下地電極層を含む積層セラミックコンデンサが開示されている。
特開２００３－２４３２４９号公報
　ここで、特許文献１に記載の積層セラミックコンデンサにおいて、外部電極（外部電極層）は、内部電極（内部電極層）と電気的に接続する役割に加えて、外部から積層体の端面に水分が浸入するのを防ぐ役割を有する。一方、この外部電極に力が加わることで積層セラミックコンデンサの積層体にクラックが発生するおそれがあった。
　そこで本発明は、耐クラック性の高い積層セラミック電子部品を提供することを目的とする。
　本発明に係る積層セラミック電子部品は、積層方向に交互に積層された複数のセラミック層および複数の内部導体層を含むとともに、前記積層方向に相対する第１の主面および第２の主面と、前記積層方向に直交する長さ方向に相対する第１の端面および第２の端面と、前記積層方向および前記長さ方向に直交する幅方向に相対する第１の側面および第２の側面と、を含む積層体と、前記積層体の長さ方向両端部のそれぞれに、互いに離間して配置された一対の外部電極と、を備え、前記内部導体層は、前記第１の端面に引き出される第１の内部導体層と、前記第２の端面に引き出される第２の内部導体層と、を含み、前記外部電極は、前記第１の内部導体層に接続される第１の下地電極層を含む第１の外部電極と、前記第２の内部導体層に接続される第２の下地電極層を含む第２の外部電極と、を有する積層セラミック電子部品であって、前記第１の下地電極層および前記第２の下地電極層は、金属部と、前記金属部内に存在する複数の非金属部と、を有し、前記幅方向と垂直な断面視において、円形度が０．４以下の前記非金属部によって構成される第１の母集団における当該非金属部の平均面積が、１０μｍ２以上であり、前記幅方向と垂直な断面視において、前記第１の下地電極層および前記第２の下地電極層における前記非金属部の存在割合は、８．２％以上である。
　本発明によれば、耐クラック性の高い積層セラミック電子部品を提供できる。
実施形態に係る積層セラミックコンデンサの外観斜視図である。 図１のＩＩ－ＩＩ断面図である。 図２のＩＩＩ－ＩＩＩ断面図である。 図２のＩＶＡ－ＩＶＡ断面図である。 図２のＩＶＢ－ＩＶＢ断面図である。 図２のＲ１で示す部分のＳＥＭ写真に基づく拡大断面図である。 円形度が比較的低い非金属部の一例を示す図である。 ２連構造の積層セラミックコンデンサを示す図である。 ３連構造の積層セラミックコンデンサを示す図である。 ４連構造の積層セラミックコンデンサを示す図である。 実施例におけるおもり落下試験を説明するための模式図である。
　以下、図面を参照しながら本開示の実施形態に係る積層セラミック電子部品としての積層セラミックコンデンサ１について説明する。図１は、実施形態に係る積層セラミックコンデンサ１の外観斜視図である。図２は、図１のＩＩ－ＩＩ断面図である。図３は、図２のＩＩＩ－ＩＩＩ断面図である。図４Ａは、図２のＩＶＡ－ＩＶＡ断面図である。図４Ｂは、図２のＩＶＢ－ＩＶＢ断面図である。
　図１に示すように、実施形態に係る積層セラミックコンデンサ１は、略直方体形状を有している。積層セラミックコンデンサ１は、略直方体形状を有する積層体１０と、積層体１０の両端部のそれぞれに互いに離間して配置された一対の外部電極４０と、を備えている。
　図１において、矢印Ｔは、積層セラミックコンデンサ１および積層体１０の積層方向を示している。この積層方向Ｔは、積層セラミックコンデンサ１および積層体１０の厚み方向および高さ方向でもある。図１において、矢印Ｌは、積層セラミックコンデンサ１および積層体１０の、積層方向Ｔに直交する長さ方向を示している。図１において、矢印Ｗは、積層セラミックコンデンサ１および積層体１０の、積層方向Ｔおよび長さ方向Ｌに直交する幅方向を示している。一対の外部電極４０は、積層体１０の長さ方向Ｌの一端部および他端部にそれぞれ配置されている。
　図１～図４Ｂには、ＸＹＺ直交座標系が示されている。積層セラミックコンデンサ１および積層体１０の長さ方向Ｌは、Ｘ方向と対応している。積層セラミックコンデンサ１および積層体１０の幅方向Ｗは、Ｙ方向と対応している。積層セラミックコンデンサ１および積層体１０の積層方向Ｔは、Ｚ方向と対応している。ここで、図２に示す断面は、ＬＴ断面とも称される。図３に示す断面は、ＷＴ断面とも称される。図４Ａおよび図４Ｂに示す断面は、ＬＷ断面とも称される。
　図１～図４Ｂに示すように、積層体１０は、積層方向Ｔに相対する第１の主面ＴＳ１および第２の主面ＴＳ２と、積層方向Ｔに直交する長さ方向Ｌに相対する第１の端面ＬＳ１および第２の端面ＬＳ２と、積層方向Ｔおよび長さ方向Ｌに直交する幅方向Ｗに相対する第１の側面ＷＳ１および第２の側面ＷＳ２と、を含む。
　図１に示すように、積層体１０は、略直方体形状を有している。なお、積層体１０の長さ方向Ｌの寸法は、幅方向Ｗの寸法よりも必ずしも長いとは限らない。積層体１０の角部および稜線部には、丸みがつけられていることが好ましい。角部は、積層体の３面が交わる部分であり、稜線部は、積層体の２面が交わる部分である。なお、積層体１０を構成する表面の一部または全部に凹凸などが形成されていてもよい。
　積層体１０の寸法は、特に限定されないが、積層体１０の長さ方向Ｌの寸法をＬ寸法とすると、Ｌ寸法は、０．２ｍｍ以上６ｍｍ以下であることが好ましい。また、積層体１０の積層方向Ｔの寸法をＴ寸法とすると、Ｔ寸法は、０．０５ｍｍ以上５ｍｍ以下であることが好ましい。また、積層体１０の幅方向Ｗの寸法をＷ寸法とすると、Ｗ寸法は、０．１ｍｍ以上５ｍｍ以下であることが好ましい。
　図２および図３に示すように、積層体１０は、内層部１１と、積層方向Ｔにおいて内層部１１を挟み込むように配置された第１の主面側外層部１２および第２の主面側外層部１３と、を有する。
　内層部１１は、積層方向Ｔに交互に積層される複数のセラミック層としての複数の誘電体層２０および複数の内部導体層としての複数の内部電極層３０を含む。内層部１１は、積層方向Ｔにおいて、最も第１の主面ＴＳ１側に位置する内部電極層３０から最も第２の主面ＴＳ２側に位置する内部電極層３０までを含む。内層部１１では、複数の内部電極層３０が誘電体層２０を介して対向して配置されている。内層部１１は、静電容量を発生させ実質的にコンデンサとして機能する部分である。
　複数の誘電体層２０は、誘電体材料により構成される。誘電体材料は、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、またはＣａＺｒＯ３などの成分を含む誘電体セラミックであってもよい。また、誘電体材料は、これらの主成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加したものであってもよい。誘電体材料は、主成分としてＢａＴｉＯ３を含む材料であることが特に好ましい。
　誘電体層２０の厚みは、０．２μｍ以上１０μｍ以下であることが好ましい。積層される誘電体層２０の枚数は、１５枚以上１２００枚以下であることが好ましい。なお、この誘電体層２０の枚数は、内層部１１の誘電体層２０の枚数と、第１の主面側外層部１２および第２の主面側外層部１３のそれぞれの誘電体層２０の枚数との総数である。
　複数の内部電極層３０は、複数の第１の内部導体層としての複数の第１の内部電極層３１と、複数の第２の内部導体層としての複数の第２の内部電極層３２と、を含む。第１の内部電極層３１と第２の内部電極層３２とが、その間に誘電体層２０を挟んで積層方向Ｔに交互に配置されている。第１の内部電極層３１は、第１の端面ＬＳ１に引き出されている。第２の内部電極層３２は、第２の端面ＬＳ２に引き出されている。なお、以下においては、第１の内部電極層３１と第２の内部電極層３２とを区別して説明する必要のない場合には、第１の内部電極層３１と第２の内部電極層３２とをまとめて内部電極層３０という場合がある。
　図４Ａに示すように、第１の内部電極層３１は、第１の対向部３１Ａと、第１の引き出し部３１Ｂと、を有する。第１の対向部３１Ａは、誘電体層２０を間に挟んで第２の内部電極層３２に対向する領域であり、積層体１０の内部に位置する。第１の引き出し部３１Ｂは、第１の対向部３１Ａから第１の端面ＬＳ１に引き出されている部分であり、第１の端面ＬＳ１に露出している。
　図４Ｂに示すように、第２の内部電極層３２は、第２の対向部３２Ａと、第２の引き出し部３２Ｂと、を有する。第２の対向部３２Ａは、誘電体層２０を間に挟んで第１の内部電極層３１に対向する領域であり、積層体１０の内部に位置する。第２の引き出し部３２Ｂは、第２の対向部３２Ａから第２の端面ＬＳ２に引き出されている部分であり、第２の端面ＬＳ２に露出している。
　本実施形態では、第１の対向部３１Ａと第２の対向部３２Ａとが誘電体層２０を介して互いに対向することにより容量が形成され、コンデンサの特性が発現する。
　第１の対向部３１Ａおよび第２の対向部３２Ａの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、矩形形状のコーナー部が丸められていてもよいし、矩形形状のコーナー部が斜めに形成されていてもよい。第１の引出き出し部３１Ｂおよび第２の引き出し部３２Ｂの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、矩形形状のコーナー部が丸められていてもよいし、矩形形状のコーナー部が斜めに形成されていてもよい。
　第１の対向部３１Ａの幅方向Ｗの寸法と第１の引き出し部３１Ｂの幅方向Ｗの寸法は、同じ寸法で形成されていてもよく、どちらか一方の寸法が小さく形成されていてもよい。第２の対向部３２Ａの幅方向Ｗの寸法と第２の引き出し部３２Ｂの幅方向Ｗの寸法は、同じ寸法で形成されていてもよく、どちらか一方の寸法が狭く形成されていてもよい。
　第１の内部電極層３１および第２の内部電極層３２は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成される。合金を用いる場合、第１の内部電極層３１および第２の内部電極層３２は、例えばＡｇ－Ｐｄ合金等により構成されてもよい。
　第１の内部電極層３１および第２の内部電極層３２のそれぞれの厚みは、例えば、０．２μｍ以上２．０μｍ以下であることが好ましい。第１の内部電極層３１および第２の内部電極層３２の枚数は、合わせて１５枚以上１０００枚以下であることが好ましい。
　図２および図３に示すように、第１の主面側外層部１２は、積層体１０の第１の主面ＴＳ１側に位置している。第１の主面側外層部１２は、第１の主面ＴＳ１と、最も第１の主面ＴＳ１に近い内部電極層３０との間に位置する複数の誘電体層２０の集合体である。一方、第２の主面側外層部１３は、積層体１０の第２の主面ＴＳ２側に位置している。第２の主面側外層部１３は、第２の主面ＴＳ２と、最も第２の主面ＴＳ２に近い内部電極層３０との間に位置する複数の誘電体層２０の集合体である。第１の主面側外層部１２および第２の主面側外層部１３で用いられる誘電体層２０は、いずれも内層部１１で用いられる誘電体層２０と同じものであってもよい。
　なお、積層体１０は、対向電極部１１Ｅを有する。対向電極部１１Ｅは、第１の内部電極層３１の第１の対向部３１Ａと、第２の内部電極層３２の第２の対向部３２Ａとが対向する部分である。対向電極部１１Ｅは、内層部１１の一部として構成されている。図４Ａおよび図４Ｂには、対向電極部１１Ｅの幅方向Ｗおよび長さ方向Ｌの範囲が示されている。なお、対向電極部１１Ｅは、コンデンサ有効部ともいう。
　なお、積層体１０は、側面側外層部を有する。側面側外層部は、第１の側面側外層部ＷＧ１と、第２の側面側外層部ＷＧ２とを有する。第１の側面側外層部ＷＧ１は、対向電極部１１Ｅと、第１の側面ＷＳ１との間に位置する誘電体層２０を含む部分である。第２の側面側外層部ＷＧ２は、対向電極部１１Ｅと第２の側面ＷＳ２との間に位置する誘電体層２０を含む部分である。図３、図４Ａおよび図４Ｂには、第１の側面側外層部ＷＧ１および第２の側面側外層部ＷＧ２の幅方向Ｗの範囲が示されている。なお、側面側外層部は、Ｗギャップまたはサイドギャップともいう。
　なお、積層体１０は、端面側外層部を有する。端面側外層部は、第１の端面側外層部ＬＧ１と、第２の端面側外層部ＬＧ２とを有する。第１の端面側外層部ＬＧ１は、対向電極部１１Ｅと第１の端面ＬＳ１との間に位置する、誘電体層２０および第１の引き出し部３１Ｂを含む部分である。すなわち、第１の端面側外層部ＬＧ１は、複数枚の誘電体層２０の第１の端面ＬＳ１側の部分と複数枚の第１の引き出し部３１Ｂとの集合体である。第２の端面側外層部ＬＧ２は、対向電極部１１Ｅと第２の端面ＬＳ２との間に位置する、誘電体層２０および第２の引き出し部３２Ｂを含む部分である。すなわち、第２の端面側外層部ＬＧ２は、複数枚の誘電体層２０の第２の端面ＬＳ２側の部分と複数枚の第２の引き出し部３２Ｂとの集合体である。図２、図４Ａおよび図４Ｂには、第１の端面側外層部ＬＧ１および第２の端面側外層部ＬＧ２の長さ方向Ｌの範囲が示されている。なお、端面側外層部は、Ｌギャップまたはエンドギャップともいう。
　外部電極４０は、図１および図２に示すように、積層体１０の第１の端面ＬＳ１側に配置された第１の外部電極４０Ａと、積層体１０の第２の端面ＬＳ２側に配置された第２の外部電極４０Ｂと、を有する。
　なお、第１の外部電極４０Ａおよび第２の外部電極４０Ｂの基本的な構成は同じである。また、第１の外部電極４０Ａおよび第２の外部電極４０Ｂは、積層セラミックコンデンサ１の長さ方向Ｌの中央のＷＴ断面に対して概ね面対称の形状を有する。よって以下においては、第１の外部電極４０Ａと第２の外部電極４０Ｂとを区別して説明する必要のない場合には、第１の外部電極４０Ａと第２の外部電極４０Ｂとをまとめて外部電極４０という場合がある。
　第１の外部電極４０Ａは、第１の端面ＬＳ１上に配置されている。第１の外部電極４０Ａは、第１の端面ＬＳ１に露出する複数の第１の内部電極層３１のそれぞれの第１の引き出し部３１Ｂに接触している。これにより、第１の外部電極４０Ａは複数の第１の内部電極層３１に電気的に接続している。第１の外部電極４０Ａは、第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部、ならびに第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部にも配置されていてよい。本実施形態では、第１の外部電極４０Ａは、第１の端面ＬＳ１上から第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部、ならびに第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部にまで延びて形成されている。
　第２の外部電極４０Ｂは、第２の端面ＬＳ２上に配置されている。第２の外部電極４０Ｂは、第２の端面ＬＳ２に露出する複数の第２の内部電極層３２のそれぞれの第２の引き出し部３２Ｂに接触している。これにより、第２の外部電極４０Ｂは複数の第２の内部電極層３２に電気的に接続している。第２の外部電極４０Ｂは、第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部、ならびに第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部にも配置されていてよい。本実施形態では、第２の外部電極４０Ｂは、第２の端面ＬＳ２上から第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部、ならびに第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部にまで延びて形成されている。
　前述のとおり、積層体１０内においては、第１の内部電極層３１の第１の対向部３１Ａと第２の内部電極層３２の第２の対向部３２Ａとが誘電体層２０を介して対向することにより、容量が形成される。そのため、第１の内部電極層３１が接続された第１の外部電極４０Ａと第２の内部電極層３２が接続された第２の外部電極４０Ｂとの間で、コンデンサの特性が発現する。
　図２、図４Ａおよび図４Ｂに示すように、第１の外部電極４０Ａは、第１の下地電極層５０Ａと、第１の下地電極層５０Ａ上に配置された第１のめっき層６０Ａと、を有する。また、第２の外部電極４０Ｂは、第２の下地電極層５０Ｂと、第２の下地電極層５０Ｂ上に配置された第２のめっき層６０Ｂと、を有する。
　第１の下地電極層５０Ａは、第１の端面ＬＳ１上に配置されている。第１の下地電極層５０Ａは、第１の端面ＬＳ１に露出する複数の第１の内部電極層３１のそれぞれの第１の引き出し部３１Ｂに接続している。本実施形態においては、第１の下地電極層５０Ａは、第１の端面ＬＳ１上から第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部、ならびに第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部にまで延びて形成されている。
　第２の下地電極層５０Ｂは、第２の端面ＬＳ２上に配置されている。第２の下地電極層５０Ｂは、第２の端面ＬＳ２に露出する複数の第２の内部電極層３２のそれぞれの第２の引き出し部３２Ｂに接触している。本実施形態においては、第２の下地電極層５０Ｂは、第２の端面ＬＳ２上から第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部、ならびに第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部にまで延びて形成されている。
　本実施形態の第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂは、焼き付け層である。焼き付け層は、金属成分と、ガラス成分もしくはセラミック成分のどちらか一方を含んでいるか、その両方を含んでいることが好ましい。金属成分は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。ガラス成分は、例えば、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉ等から選ばれる少なくとも１つを含む。セラミック成分は、誘電体層２０と同種のセラミック材料を用いてもよいし、異なる種のセラミック材料を用いてもよい。セラミック成分は、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、（Ｂａ，Ｃａ）ＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３等から選ばれる少なくとも１つを含む。
　焼き付け層は、例えば、ガラスおよび金属を含む導電性ペーストを積層体１０に塗布して焼き付けたものである。焼き付け層は、複数の内部電極および誘電体層を有する積層体１０の素材である焼成前の積層チップと、その積層チップに塗布した導電性ペーストとを同時焼成して形成することができる。あるいは、その積層チップを焼成して積層体１０を得た後、その積層体１０に導電性ペーストを塗布して焼き付けることによっても形成してもよい。なお、上記構成の場合には、焼き付け層は、ガラス成分の代わりにセラミック材料を添加したものを焼き付けて形成することが好ましい。その場合、添加するセラミック材料として、誘電体層２０と同種のセラミック材料を用いることが特に好ましい。なお、焼き付け層は、複数層であってもよい。
　第１の端面ＬＳ１上に位置する第１の下地電極層５０Ａの長さ方向Ｌに対応する厚みは、第１の下地電極層５０Ａの積層方向Ｔおよび幅方向Ｗの中央部において、例えば、１０μｍ以上２００μｍ以下程度であることが好ましい。
　第２の端面ＬＳ２上に位置する第２の下地電極層５０Ｂの長さ方向Ｌに対応する厚みは、第２の下地電極層５０Ｂの積層方向Ｔおよび幅方向Ｗの中央部において、例えば、１０μｍ以上２００μｍ以下程度であることが好ましい。
　第１の主面ＴＳ１または第２の主面ＴＳ２のうちの、少なくとも一方の面の一部にも第１の下地電極層５０Ａを設ける場合には、この部分に設けられる第１の下地電極層５０Ａの積層方向Ｔに対応する厚みは、この部分に設けられる第１の下地電極層５０Ａの長さ方向Ｌおよび幅方向Ｗの中央部において、例えば、３μｍ以上４０μｍ以下程度であることが好ましい。
　第１の側面ＷＳ１または第２の側面ＷＳ２のうちの、少なくとも一方の面の一部にも第１の下地電極層５０Ａを設ける場合には、この部分に設けられる第１の下地電極層５０Ａの幅方向Ｗに対応する厚みは、この部分に設けられる第１の下地電極層５０Ａの長さ方向Ｌおよび積層方向Ｔの中央部において、例えば、３μｍ以上４０μｍ以下程度であることが好ましい。
　第１の主面ＴＳ１または第２の主面ＴＳ２のうちの、少なくとも一方の面の一部にも第２の下地電極層５０Ｂを設ける場合には、この部分に設けられる第２の下地電極層５０Ｂの積層方向Ｔに対応する厚みは、この部分に設けられる第２の下地電極層５０Ｂの長さ方向Ｌおよび幅方向Ｗの中央部において、例えば、３μｍ以上４０μｍ以下程度であることが好ましい。
　第１の側面ＷＳ１または第２の側面ＷＳ２のうちの、少なくとも一方の面の一部にも第２の下地電極層５０Ｂを設ける場合には、この部分に設けられる第２の下地電極層５０Ｂの幅方向Ｗに対応する厚みは、この部分に設けられる第２の下地電極層５０Ｂの長さ方向Ｌおよび積層方向Ｔの中央部において、例えば、３μｍ以上４０μｍ以下程度であることが好ましい。
　第１のめっき層６０Ａは、第１の下地電極層５０Ａを覆うように配置されている。
　第２のめっき層６０Ｂは、第２の下地電極層５０Ｂを覆うように配置されている。
　第１のめっき層６０Ａおよび第２のめっき層６０Ｂは、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含んでいてもよい。第１のめっき層６０Ａおよび第２のめっき層６０Ｂは、それぞれ複数層により形成されていてもよい。第１のめっき層６０Ａおよび第２のめっき層６０Ｂは、Ｎｉめっき層の上にＳｎめっき層が形成された２層構造が好ましい。
　第１のめっき層６０Ａは、第１の下地電極層５０Ａを覆うように配置されている。本実施形態においては、第１のめっき層６０Ａは、第１のＮｉめっき層６１Ａと、第１のＮｉめっき層６１Ａ上に位置する第１のＳｎめっき層６２Ａと、を有する。
　第２のめっき層６０Ｂは、第２の下地電極層５０Ｂを覆うように配置されている。本実施形態においては、第２のめっき層６０Ｂは、第２のＮｉめっき層６１Ｂと、第２のＮｉめっき層６１Ｂ上に位置する第２のＳｎめっき層６２Ｂと、を有する。
　Ｎｉめっき層は、積層セラミックコンデンサ１を実装する際に、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂがはんだによって侵食されることを防止する。また、Ｓｎめっき層は、積層セラミックコンデンサ１を実装する際に、はんだの濡れ性を向上させる。これにより、積層セラミックコンデンサ１の実装を容易にする。第１のＮｉめっき層６１Ａ、第１のＳｎめっき層６２Ａ、第２のＮｉめっき層６１Ｂおよび第２のＳｎめっき層６２Ｂのそれぞれの厚みは、２μｍ以上１０μｍ以下であることが好ましい。
　なお、本実施形態の外部電極４０は、例えば、導電性粒子と熱硬化性樹脂を含む導電性樹脂層を有していてもよい。導電性樹脂層は、焼き付け層を覆うように配置されてもよい。導電性樹脂層が焼き付け層を覆うように配置される場合、導電性樹脂層は、焼き付け層とめっき層（第１のめっき層６０Ａ、第２のめっき層６０Ｂ）との間に配置される。導電性樹脂層は、焼き付け層上を完全に覆っていてもよいし、焼き付け層の一部を覆っていてもよい。
　熱硬化性樹脂を含む導電性樹脂層は、例えば、めっき膜や導電性ペーストの焼成物からなる導電層よりも柔軟性に富んでいる。このため、積層セラミックコンデンサ１に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層は、緩衝層として機能する。よって、導電性樹脂層は、積層セラミックコンデンサ１のクラック発生を抑制する。
　導電性粒子を構成する金属は、Ａｇ、Ｃｕ、Ｎｉ、Ｓｎ、Ｂｉまたは、それらを含む合金であってもよい。導電性粒子は、好ましくはＡｇを含む。導電性粒子は、例えばＡｇの金属粉である。Ａｇは、金属の中でもっとも比抵抗が低いため、電極材料に適している。また、Ａｇは貴金属であるため、酸化しにくく、対候性が高い。よって、Ａｇの金属粉は、導電性粒子として好適である。
　また、導電性粒子は、表面がＡｇコーティングされた金属粉であってもよい。金属粉の表面にＡｇコーティングされたものを使用する際には、金属粉は、Ｃｕ、Ｎｉ、Ｓｎ、Ｂｉまたはそれらの合金粉であることが好ましい。Ａｇの特性は保ちつつ、母材の金属を安価なものにするために、Ａｇコーティングされた金属粉を用いることが好ましい。
　さらに、導電性粒子は、Ｃｕ、Ｎｉに酸化防止処理を施したものであってもよい。また、導電性粒子は、金属粉の表面にＳｎ、Ｎｉ、Ｃｕをコーティングした金属粉であってもよい。金属粉の表面にＳｎ、Ｎｉ、Ｃｕをコーティングされたものを使用する際には、金属粉は、Ａｇ、Ｃｕ、Ｎｉ、Ｓｎ、Ｂｉまたはそれらの合金粉であることが好ましい。
　導電性粒子の形状は、特に限定されない。導電性粒子は、球形状、扁平状などの形状を有するものを用いることができるが、球形状金属粉と扁平状金属粉とを混合して用いることが好ましい。
　導電性樹脂層に含まれる導電性粒子は、主に導電性樹脂層の通電性を確保する役割を担う。具体的には、複数の導電性粒子どうしが接触することにより、導電性樹脂層内部に通電経路が形成される。
　導電性樹脂層を構成する樹脂は、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂から選ばれる少なくとも１つを含んでいてもよい。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は、最も適切な樹脂の１つである。また、導電性樹脂層の樹脂は、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂の硬化剤は、フェノール系、アミン系、酸無水物系、イミダゾール系、活性エステル系、アミドイミド系など公知の種々の化合物であってもよい。
　なお、導電性樹脂層は、複数層で形成されていてもよい。導電性樹脂層の最も厚い部分の厚みは、１０μｍ以上１５０μｍ以下であることが好ましい。
　以上が実施形態に係る積層セラミックコンデンサ１の基本構成である。なお、積層体１０と外部電極４０とを含む積層セラミックコンデンサ１の長さ方向の寸法をＬ寸法とすると、Ｌ寸法は、０．２ｍｍ以上６ｍｍ以下であることが好ましい。また、積層セラミックコンデンサ１の積層方向の寸法をＴ寸法とすると、Ｔ寸法は、０．０５ｍｍ以上５ｍｍ以下であることが好ましい。また、積層セラミックコンデンサ１の幅方向の寸法をＷ寸法とすると、Ｗ寸法は、０．１ｍｍ以上５ｍｍ以下であることが好ましい。
　さて、本願発明者は、検討、実験の積み重ねにより、積層セラミックコンデンサの耐クラック性を高めるために、積層体に直接接触する下地電極層、すなわち本実施形態の第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂが含む非金属部を適切な状態にすることが望ましいという知見を得た。この点について、以下に説明する。
　図５は、図２のＲ１で示す部分のＳＥＭ（走査型電子顕微鏡）写真に基づく拡大断面図である。図５は、積層セラミックコンデンサ１において、積層体１０の幅方向Ｗと垂直なＬＴ断面の一部である。図５においては、第１の下地電極層５０Ａ、第１のＮｉめっき層６１Ａの一部、および積層体１０の一部が示されている。図５には、積層体１０における誘電体層２０および複数の第１の内部電極層３１が示されている。積層体１０の第１の端面ＬＳ１に露出する第１の内部電極層３１に、第１の下地電極層５０Ａが接触している。
　本実施形態の第２の下地電極層５０Ｂも、図５と同じような断面構造を有する。よって、図５に基づいて説明する第１の下地電極層５０Ａの構成は、すなわち第２の下地電極層５０Ｂの構成である。そこで以下においては、第１の下地電極層５０Ａと第２の下地電極層５０Ｂとを区別して説明する必要のない場合には、第１の下地電極層５０Ａと第２の下地電極層５０Ｂとをまとめて下地電極層５０という場合がある。
　図５に示すように、下地電極層５０は、金属部７０と、この金属部７０内に存在する複数の非金属部８０と、を有する。
　金属部７０は、下地電極層５０を形成する上述した焼き付け層が含むＣｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つの金属成分を含む。このような金属部７０内に、複数の非金属部８０が分散している。
　非金属部８０は、主に空隙であるが、全てが空隙ではなく、ＢａまたはＳｉを含むガラス成分を一部含んでもいてもよい。また、非金属部８０は、全てがＢａまたはＳｉを含むガラス成分により構成されていてもよい。複数の非金属部８０は、円形度および平均面積が異なっている。非金属部８０は、外部電極に加わった力によって生じる応力を緩和する機能を持つ。
　本実施形態の下地電極層５０においては、図５に示すような幅方向Ｗと垂直なＬＴ断面視において、円形度が０．４以下の非金属部８０によって構成される第１の母集団における当該非金属部８０の平均面積が、１０μｍ２以上であることが好ましい。
　また、本実施形態の下地電極層５０においては、図５に示すような幅方向Ｗと垂直なＬＴ断面視において、非金属部８０の存在割合は、８．２％以上であることが好ましい。
　本実施形態の積層セラミックコンデンサ１においては、下地電極層５０に存在する非金属部８０のうち、円形度が低い非金属部８０は、比較的面積が大きい。
　図６は、円形度が比較的低い非金属部８０の一例である。この非金属部８０の円形度は、０．１６９である。このような円形度の低い非金属部８０が複数存在し、かつ、それら非金属部８０のサイズが大きい場合には、全ての非金属部８０のサイズを大きくすることなく、また、非金属部８０の存在割合をあまり高めることなく、効果的に応力緩和の効果を得ることができる。
　本実施形態においては、下地電極層５０のＬＴ断面視において、円形度が０．４以下の非金属部８０によって構成される母集団を第１の母集団としたとき、その第１の母集団を構成する複数の非金属部８０の平均面積が１０μｍ２以上となっており、図５に示す領域では、具体的には１５μｍ２である。また、本実施形態において、下地電極層５０における非金属部８０の存在割合は８．２％以上であり、図５に示す領域では、具体的には、１８％である。これにより、下地電極層５０に非金属部８０が含まれている場合においても、外部電極に加わった力に対する応力緩和の効果を確保可能である。よって、耐クラック性が向上し、信頼性を高めることができる。
　なお、本実施形態において、第１の母集団を構成する複数の非金属部８０の平均面積は、好ましくは１０μｍ２以上２３μｍ２以下であり、より好ましくは、１０．５μｍ２以上２３μｍ２以下である。これにより、より適切に耐クラック性の向上という効果が得られる。
　本実施形態の積層セラミックコンデンサ１は、ＬＴ断面視において、下地電極層５０における非金属部８０の存在割合は、８．２％以上であることが好ましく、より好ましくは、例えば、８．２％以上３０％以下である。さらにいうならば、下地電極層５０における非金属部８０の存在割合は、例えば、８．２％以上２５％以下が好ましく、より好ましくは、例えば、１１％以上２５％以下である。下地電極層５０に非金属部８０が含まれ、下地電極層５０における非金属部８０の存在割合がこのような範囲内であっても、本実施形態の効果、すなわち耐クラック性の向上という効果が得られる。
　次いで、本実施形態における、非金属部８０の円形度、非金属部８０の平均面積、下地電極層５０における非金属部８０の存在割合といった各種パラメータの測定方法について説明する。
　まず、積層セラミックコンデンサ１を、第１の側面ＷＳ１または第２の側面ＷＳ２から研磨することにより、幅方向Ｗ寸法の１／２の位置まで研磨する。これにより、積層セラミックコンデンサ１の幅方向Ｗにおける真ん中の位置におけるＬＴ断面が露出する。次いで、研磨により露出させたＬＴ断面を、ＳＥＭにより観察する。具体的には、ＬＴ断面における下地電極層５０を含む部分を、反射電子像として撮像する。反射電子像においては、抵抗値の違いがコントラストとして反映され、金属部７０は比較的白く、非金属部８０は金属部７０よりも黒く映る。なお、撮影倍率は２０００倍とし、反射電子像における下地電極層５０の部分を分析対象範囲とする。
　第１の下地電極層５０Ａの２箇所および第２の下地電極層５０Ｂの２箇所、合計４箇所の反射電子像を取得する。図２に、４箇所の反射電子像取得位置を、Ｒ１、Ｒ２、Ｒ３、Ｒ４で示す。Ｒ１は、積層体１０の内層部１１に接触する第１の下地電極層５０Ａのうち、最も第１の主面ＴＳ１側の部分である。Ｒ２は、積層体１０の内層部１１に接触する第１の下地電極層５０Ａのうち、最も第２の主面ＴＳ２側の部分である。Ｒ３は、積層体１０の内層部１１に接触する第２の下地電極層５０Ｂのうち、最も第１の主面ＴＳ１側の部分である。Ｒ４は、積層体１０の内層部１１に接触する第２の下地電極層５０Ｂのうち、最も第２の主面ＴＳ２側の部分である。なお、Ｒ１、Ｒ２、Ｒ３、Ｒ４の積層方向Ｔの長さは、いずれも８０μｍとした。
　下地電極層５０において、反射電子像取得位置Ｒ１、Ｒ２、Ｒ３、Ｒ４のそれぞれに対応する４箇所の領域は、構造的な特異点となりやすく、耐クラック性への影響度が高い。よって、これらの部分の下地電極層５０の状態は、耐クラック性の観点から重要である。
　画像解析ソフト「ＷｉｎＲＯＯＦ（三谷商事社製）」により、取得した反射電子像を２値化し、金属部７０と、金属部７０内に存在する複数の非金属部８０とを識別する。この２値化画像を用いて、下地電極層５０内に存在する個々の非金属部８０の面積等の各種パラメータを算出する。また、下地電極層５０における非金属部８０の存在割合を算出する。
　非金属部８０の面積は、反射電子像を２値化した２値化画像に基づいて算出される。なお、非金属部８０の面積が２．０μｍ２未満の値となった場合、それは非金属部８０ではなくノイズである可能性がある。よって、ノイズの影響を除外するため、２．０μｍ２未満の非金属部８０は分析対象から除外した。
　個々の非金属部８０について、非金属部８０の面積と、非金属部８０の円周（輪郭線の長さ）に基づき、下記の式（１）によって非金属部８０の円形度を算出する。
　円形度＝４π×（面積）／（円周の長さ）２…（１）
　４箇所の反射電子像取得位置Ｒ１、Ｒ２、Ｒ３、Ｒ４で取得した反射電子像の分析対象範囲において識別された全ての非金属部８０（上述のように面積が２．０μｍ２未満の値となったものを除く）のうち、円形度が０．４以下の非金属部８０の集合を、第１の母集団として設定する。この第１の母集団を構成する個々の非金属部８０の面積に基づき、第１の母集団における非金属部８０の平均面積を算出する。
　分析対象範囲の面積と、非金属部８０の面積に基づき、下記の式（２）により、下地電極層５０における非金属部８０の存在割合を算出する。
　非金属部の存在割合（％）＝（非金属部の面積／分析対象範囲の面積）×１００…（２）
　４箇所（Ｒ１、Ｒ２、Ｒ３、Ｒ４）の分析対象範囲について、それぞれ非金属部８０の存在割合を算出する。そして、その平均値を、本実施形態の非金属部８０の存在割合として算出する。
　以上のように、円形度が０．４以下の非金属部８０によって構成される第１の母集団における非金属部８０の平均面積を算出するための測定対象範囲は、上述の４箇所（Ｒ１、Ｒ２、Ｒ３、Ｒ４）の分析対象範囲の集合である。具体的には、測定対象範囲は、積層体１０の内層部１１に接触する第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂのうち、第１の主面ＴＳ１側の部分と、第２の主面ＴＳ２側の部分である。より詳細には、測定対象範囲は、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂのうち、積層体１０の内層部１１と第１の主面側外層部１２の境界部の積層方向の位置から、積層体１０の積層方向中心に向かって８０μｍの位置までの部分と、積層体１０の内層部１１と第２の主面側外層部１３の境界部の積層方向の位置から、積層体１０の積層方向中心に向かって８０μｍの位置までの部分である。
　次に、本実施形態の積層セラミックコンデンサ１の製造方法について説明する。本実施形態の積層セラミックコンデンサ１は、上述した要件を満足する限り、その製造方法は限定されない。しかしながら好適な製造方法は、以下の工程を備える。各工程の詳細を以下に説明する。
　誘電体層２０用の誘電体シートと、内部電極層３０用の導電性ペーストを準備する。誘電体層２０用の誘電体シートおよび内部電極層３０用の導電性ペーストは、いずれもバインダおよび溶剤を含む。バインダおよび溶剤は、公知のものであってよい。導電性材料からなるペーストは、例えば、金属粉末に有機バインダおよび有機溶剤が加えられたものである。
　誘電体シート上に、内部電極層３０用の導電性ペーストを、例えば、スクリーン印刷やグラビア印刷などにより、本実施形態の内部電極層３０の形状になるようにパターン設計された印刷版を用いて印刷する。これにより、第１の内部電極層３１のパターンが形成された誘電体シートと、第２の内部電極層３２のパターンが形成された誘電体シートが準備される。
　内部電極層３０のパターンが印刷されていない誘電体シートを所定枚数積層することにより、第１の主面ＴＳ１側の第１の主面側外層部１２となる部分を形成する。その上に、第１の内部電極層３１のパターンが印刷された誘電体シートおよび第２の内部電極層３２のパターンが印刷された誘電体シートを順次交互に積層して、内層部１１となる部分を形成する。この内層部１１となる部分の上に、内部電極層３０のパターンが印刷されていない誘電体シートを所定枚数積層して、第２の主面ＴＳ２側の第２の主面側外層部１３となる部分を形成する。これにより、積層シートを得る。
　次いで、積層シートを、静水圧プレスなどの手段によって積層方向にプレスすることにより、積層ブロックを作製する。
　次いで、積層ブロックを所定のサイズにカットして個片化することにより、複数の積層チップを得る。この後、バレル研磨などにより積層チップを研磨して、角部および稜線部に丸みをつけてもよい。
　次いで、積層チップを焼成して積層体１０を得る。このときの焼成温度は、誘電体層２０や内部電極層３０の材料にもよるが、例えば９００℃以上１４００℃以下であることが好ましい。
　積層体１０の両端面に、下地電極層５０となる導電性ペーストを塗布する。本実施形態においては、下地電極層５０は、焼き付け層である。焼き付け層は、ガラス成分と金属とを含む導電性ペーストを、例えばディッピングなどの方法によって積層体１０に塗布し、その後、焼き付け処理を行うことにより形成できる。このときの焼き付け処理の温度は、７００℃以上９００℃以下であることが好ましい。
　なお、焼成前の積層チップと、積層チップに塗布した導電性ペーストとを同時に焼成してもよい。その場合、焼き付け層は、ガラス成分の代わりにセラミック材料を添加したものを焼き付けて形成することが好ましい。このとき、添加するセラミック材料として、誘電体層２０と同種のセラミック材料を用いることが特に好ましい。この場合は、焼成前の積層チップに対して、導電性ペーストを塗布し、積層チップと積層チップに塗布した導電性ペーストを同時に焼き付けて、焼き付け層が形成された積層体１０を形成する。
　導電性ペーストに添加する銅粉末の形状および粒度分布を変更することにより、下地電極層５０の内部に存在する非金属部８０の円形度を制御することができる。銅粉末として球形粉を使用し、かつ、銅粉の粒度分布がシャープであるほど、非金属部８０の円形度が向上する。逆に、銅粉末として扁平粉を使用し、かつ、銅粉の粒度分布がブロードであるほど、非金属部８０の円形度は低下する。
　銅粉末およびガラス成分の、粒径および焼成温度を変更することにより、下地電極層５０の内部に存在する非金属部８０の平均面積を制御することができる。銅粉末およびガラス成分の粒径が小さく、かつ、焼成温度が高いほど、非金属部８０の平均面積は小さくなる。逆に、銅粉末およびガラス成分の粒径が大きく、かつ、焼成温度が低いほど、非金属部８０の平均面積は大きくなる。
　ガラス成分の添加量および焼成温度を変更することにより、下地電極層５０における非金属部８０の存在割合を制御することができる。ガラス成分の添加量が多く、かつ、焼成温度が低いほど、非金属部８０の存在割合は高くなる。逆に、ガラス成分の添加量が少なく、かつ、焼成温度が高いほど、非金属部８０の存在割合は低くなる。導電性ペーストの組成としては、銅粉５０ｖｏｌ％以上８０ｖｏｌ％以下、ガラス成分５ｖｏｌ％以上２０ｖｏｌ％以下、その他溶媒および樹脂成分が含まれる。
　その後、焼き付け層からなる下地電極層５０の表面に、めっき層を形成する。本実施形態においては、第１の下地電極層５０Ａの表面に、第１のめっき層６０Ａを形成する。また、第２の下地電極層５０Ｂの表面に、第２のめっき層６０Ｂを形成する。本実施形態では、めっき層として、Ｎｉめっき層およびＳｎめっき層が形成される。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよい。ただし、無電解めっきは、めっき析出速度を向上させるために、触媒などによる前処理が必要となることから、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。Ｎｉめっき層およびＳｎめっき層は、例えばバレルめっきにより、順次形成する。
　なお、導電性樹脂層を設ける場合、導電性樹脂層は、焼き付け層を覆うように配置されてもよい。導電性樹脂層を設ける場合は、熱硬化性樹脂および金属成分を含む導電性樹脂ペーストを焼き付け層上に塗布した後、２５０～５５０℃以上の温度で熱処理する。これにより、熱硬化樹脂が熱硬化して導電性樹脂層が形成される。この熱処理時の雰囲気は、Ｎ２雰囲気であることが好ましい。また、樹脂の飛散を防ぎ、かつ、各種金属成分の酸化を防ぐため、酸素濃度は１００ｐｐｍ以下であることが好ましい。
　以上の製造工程により、積層セラミックコンデンサ１が製造される。
　なお、積層セラミックコンデンサ１の構成は、図１～４Ｂに示す構成に限定されない。例えば、積層セラミックコンデンサ１は、図７Ａ、図７Ｂおよび図７Ｃに示すような、２連構造、３連構造、４連構造の積層セラミックコンデンサであってもよい。
　図７Ａに示す積層セラミックコンデンサ１は、２連構造の積層セラミックコンデンサ１であり、内部電極層３０として、第１の内部電極層３３および第２の内部電極層３４に加えて、第１の端面ＬＳ１および第２の端面ＬＳ２のどちらにも引き出されない浮き内部電極層３５を備える。図７Ｂに示す積層セラミックコンデンサ１は、浮き内部電極層３５として、第１の浮き内部電極層３５Ａおよび第２の浮き内部電極層３５Ｂを備えた、３連構造の積層セラミックコンデンサ１である。図７Ｃに示す積層セラミックコンデンサ１は、浮き内部電極層３５として、第１の浮き内部電極層３５Ａ、第２の浮き内部電極層３５Ｂおよび第３の浮き内部電極層３５Ｃを備えた、４連構造の積層セラミックコンデンサ１である。このように、内部電極層３０として、浮き内部電極層３５を設けることにより、積層セラミックコンデンサ１は、対向電極部が複数に分割された構造となる。これにより、対向する内部電極層３０間において複数のコンデンサ成分が形成され、これらのコンデンサ成分が直列に接続された構成となる。よって、それぞれのコンデンサ成分に印加される電圧が低くなり、積層セラミックコンデンサ１の高耐圧化を図ることができる。なお、本実施形態の積層セラミックコンデンサ１は、４連以上の多連構造であってもよいことはいうまでもない。
　なお、積層セラミックコンデンサ１は、２個の外部電極を備える２端子型のものであってもよいし、多数の外部電極を備える多端子型のものであってもよい。
　なお、上述した実施形態では、積層セラミック電子部品として、誘電体セラミックにより構成される誘電体層２０がセラミック層として用いられている積層セラミックコンデンサを例示した。しかしながら、本開示の積層セラミック電子部品はこれに限定されない。例えば、本開示のセラミック電子部品は、セラミック層として圧電体セラミックを用いた圧電部品、セラミック層として半導体セラミックを用いたサーミスタ等の種々の積層セラミック電子部品にも適用可能である。圧電体セラミックとしてはＰＺＴ（チタン酸ジルコン酸鉛）系セラミック等が挙げられ、半導体セラミックとしてはスピネル系セラミック等が挙げられる。
　以上説明した実施形態に係る積層セラミックコンデンサ１によれば、以下の効果を奏する。
　実施形態に係る積層セラミックコンデンサ１は、積層方向Ｔに交互に積層された複数のセラミック層としての誘電体層２０および複数の内部導体層としての内部電極層３０を含むとともに、積層方向Ｔに相対する第１の主面ＴＳ１および第２の主面ＴＳ２と、積層方向Ｔに直交する長さ方向Ｌに相対する第１の端面ＬＳ１および第２の端面ＬＳ２と、積層方向Ｔおよび長さ方向Ｌに直交する幅方向Ｗに相対する第１の側面ＷＳ１および第２の側面ＷＳ２と、を含む積層体１０と、積層体１０の長さ方向Ｌの両端部のそれぞれに、互いに離間して配置された一対の外部電極４０と、を備え、内部電極層３０は、第１の端面ＬＳ１に引き出される第１の内部導体層としての第１の内部電極層３１と、第２の端面ＬＳ２に引き出される第２の内部導体層としての第２の内部電極層３２と、を含み、外部電極４０は、第１の内部電極層３１に接続される第１の下地電極層５０Ａを含む第１の外部電極４０Ａと、第２の内部電極層３２に接続される第２の下地電極層５０Ｂを含む第２の外部電極４０Ｂと、を有する積層セラミックコンデンサ１であって、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂは、金属部７０と、金属部７０内に存在する複数の非金属部８０と、を有し、幅方向Ｗと垂直な断面視において、円形度が０．４以下の非金属部８０によって構成される第１の母集団における当該非金属部８０の平均面積が、１０μｍ２以上であり、前記幅方向と垂直な断面視において、前記第１の下地電極層および前記第２の下地電極層における前記非金属部の存在割合は、８．２％以上である。
　これにより、外部電極に加わった力に対する応力緩和の効果を得て耐クラック性の高い積層セラミックコンデンサを提供できる。
　実施形態に係る積層セラミックコンデンサ１においては、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂは、焼き付け層であることが好ましい。
　これにより、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂを形成するにあたり、例えばスパッタ法や蒸着法等の薄膜形成法により形成する場合と比べると、比較的簡便な方法で形成することができる。また、積層体１０の焼成と同時に焼き付け層も形成することにより、製造工程の簡素化を図ることができる。
　本発明は、上記実施形態の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、上記実施形態において記載する個々の望ましい構成を２つ以上組み合わせたものもまた本発明である。
　以下に、実施例を説明する。上記実施形態に記載された製造方法にしたがって、下地電極層内の第１の母集団における非金属部の平均面積が異なる値となるように作製された複数のロットの積層セラミックコンデンサを、実施例１～実施例６および比較例の試料として作製した。実施例１～実施例６は本発明を満足する積層セラミックコンデンサであり、比較例は本発明外の積層セラミックコンデンサである。同一ロットの試料は同じ製造条件で作製しており、下地電極層の仕様は同じとなっている。各ロット（実施例１～実施例６および比較例）について、それぞれ７２個の試料を作製した。次いで、作製した実施例１～実施例６および比較例の試料を、おもり落下試験に供した。おもり落下試験は、図８に示すような構成で行われ、機械的ストレスに耐えられるかどうかを判定するための試験である。図８は、実施例におけるおもり落下試験を説明するための模式図である。おもり落下試験については、後述する。さらに、おもり落下試験の試料とは別に準備され実施例１～実施例６および比較例の試料それぞれと同一ロットで作製した１０個の試料について、研磨を行い第１の母集団における非金属部の平均面積等のパラメータを前述の測定方法により測定した。
　なお、製造にあたっては、以下の仕様で各試料を作製した。
・積層セラミックコンデンサの寸法：Ｌ×Ｗ×Ｔ＝１．６ｍｍ×０．８ｍｍ×０．８ｍｍ
・誘電体層：ＢａＴｉＯ３
・容量：１０μＦ
・定格電圧：２５Ｖ
・下地電極層：導電性金属（Ｃｕ）とガラス成分を含む電極（第１の端面、第２の端面それぞれに配置される下地電極層の厚み：３６μｍ）
・めっき層：Ｎｉめっき層（２μｍ）およびＳｎめっき層（４μｍ）の２層形成
・内部電極層：Ｎｉ
　表１に、実施例１～実施例６および比較例の試料の、第１の母集団における非金属部の平均面積と、下地電極層における非金属部の存在割合についての測定結果を示す。なお、この測定結果は、上記試験を行った試料７２個とは別に準備された１０個の試料の平均値である。
　まず、図８に示されるように、試料の積層セラミックコンデンサ１を鋼製の台Ｄの上の固定治具Ｇで固定し、以下の条件でおもりＷを積層セラミックコンデンサの上に落下させる。おもりＷは、積層体の端面上の外部電極の上に落下させる。試験後、内部クラックの確認を行う。
・おもり：６ｇ（Φ３．１ｍｍ×Ｌ１００．４ｍｍの円柱状のステンレス棒）
・おもり落下高さ：４．８ｍｍ
　クラックの観察は、積層セラミックコンデンサの第１の側面または第２の側面から研磨を開始し、内部電極層が露出し始める位置から内部電極層が露出し終わる位置まで、都度ＬＴ断面を露出させながら、顕微鏡により観察を行った。ここで、有効部にクラックが入っている数と、クラックは入っているもの有効部までクラックが入っていないもので区別をしてクラックの数をカウントした。これらの結果を表１に併記する。
Figure JPOXMLDOC01-appb-T000001
　表１によると、比較例で明らかなように、第１の母集団における非金属部の平均面積が１０μｍ２を下回ると、有効部到達クラックがＮＧとなる試料が発生している。一方、実施例１～実施例６のように、第１の母集団における非金属部の平均面積が１０μｍ２以上であれば、有効部到達クラックがなく耐クラック性の結果が良好である。よって、第１の母集団における非金属部の平均面積は、１０μｍ２以上であることが、耐クラック性を確保する上で好ましい。第１の母集団における非金属部の存在割合も、平均面積と同様に、８．２％以上であることが、耐クラック性を確保する上で好ましい。
　なお、実施例１は、有効部到達クラックがなく耐クラック性がＮＧとなる試料は発生していないものの、有効部未達クラックが発生している。よって、第１の母集団における非金属部の平均面積は、１０．５μｍ２以上であることがより好ましいといえる。第１の母集団における非金属部の存在割合は、１１％以上であることがより好ましいといえる。
　例えば、第１の母集団を構成する非金属部の平均面積は、好ましくは、１０μｍ２以上２３μｍ２以下であり、より好ましくは、１０．５μｍ２以上２３μｍ２以下である。これにより、耐クラック性が向上する。
　また、下地電極層における非金属部の存在割合は、８．２％以上２５％以下であることが好ましい。例えば、下地電極層における非金属部の存在割合は、好ましくは、１１％以上２５％以下である。
　本発明は、上記実施形態の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、上記実施形態において記載する個々の望ましい構成を２つ以上組み合わせたものもまた本発明である。
　１　積層セラミックコンデンサ（積層セラミック電子部品）
　１０　積層体
　２０　誘電体層（セラミック層）
　３０　内部電極層（内部導体層）
　３１　第１の内部電極層（第１の内部導体層）
　３２　第２の内部電極層（第２の内部導体層）
　４０　外部電極
　４０Ａ　第１の外部電極
　４０Ｂ　第２の外部電極
　５０　下地電極層
　５０Ａ　第１の下地電極層
　５０Ｂ　第２の下地電極層
　７０　金属部
　８０　非金属部
　Ｌ　長さ方向
　Ｔ　積層方向
　Ｗ　幅方向
　ＬＳ１　第１の端面
　ＬＳ２　第２の端面
　ＴＳ１　第１の主面
　ＴＳ２　第２の主面
　ＷＳ１　第１の側面
　ＷＳ２　第２の側面

Claims (2)

  1. 　積層方向に交互に積層された複数のセラミック層および複数の内部導体層を含むとともに、前記積層方向に相対する第１の主面および第２の主面と、前記積層方向に直交する長さ方向に相対する第１の端面および第２の端面と、前記積層方向および前記長さ方向に直交する幅方向に相対する第１の側面および第２の側面と、を含む積層体と、
    　前記積層体の長さ方向両端部のそれぞれに、互いに離間して配置された一対の外部電極と、を備え、
    　前記内部導体層は、
    　前記第１の端面に引き出される第１の内部導体層と、
    　前記第２の端面に引き出される第２の内部導体層と、を含み、
    　前記外部電極は、
    　前記第１の内部導体層に接続される第１の下地電極層を含む第１の外部電極と、
    　前記第２の内部導体層に接続される第２の下地電極層を含む第２の外部電極と、を有する積層セラミック電子部品であって、
    　前記第１の下地電極層および前記第２の下地電極層は、金属部と、前記金属部内に存在する複数の非金属部と、を有し、
    　前記幅方向と垂直な断面視において、
    　円形度が０．４以下の前記非金属部によって構成される第１の母集団における当該非金属部の平均面積が、１０μｍ２以上であり、
    　前記幅方向と垂直な断面視において、前記第１の下地電極層および前記第２の下地電極層における前記非金属部の存在割合は、８．２％以上である、積層セラミック電子部品。
  2. 　前記第１の下地電極層および前記第２の下地電極層は、焼き付け層である、請求項１に記載の積層セラミック電子部品。
PCT/JP2023/021220 2022-09-12 2023-06-07 積層セラミック電子部品 WO2024057636A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022144856 2022-09-12
JP2022-144856 2022-09-12

Publications (1)

Publication Number Publication Date
WO2024057636A1 true WO2024057636A1 (ja) 2024-03-21

Family

ID=90274814

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/021220 WO2024057636A1 (ja) 2022-09-12 2023-06-07 積層セラミック電子部品

Country Status (1)

Country Link
WO (1) WO2024057636A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162359A (ja) * 1994-12-08 1996-06-21 Murata Mfg Co Ltd チップ型セラミック電子部品
JP2011124542A (ja) * 2009-12-10 2011-06-23 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ
JP2020136553A (ja) * 2019-02-22 2020-08-31 株式会社村田製作所 積層セラミックコンデンサ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162359A (ja) * 1994-12-08 1996-06-21 Murata Mfg Co Ltd チップ型セラミック電子部品
JP2011124542A (ja) * 2009-12-10 2011-06-23 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ
JP2020136553A (ja) * 2019-02-22 2020-08-31 株式会社村田製作所 積層セラミックコンデンサ

Similar Documents

Publication Publication Date Title
US10366838B2 (en) Laminated ceramic electronic component and method for manufacturing same
US8773840B2 (en) Monolithic ceramic electronic component
US11735366B2 (en) Multilayer ceramic electronic component and method for manufacturing the same
US20190027312A1 (en) Multilayer ceramic capacitor
US9478357B2 (en) Multilayer ceramic electronic component
US11114243B2 (en) Multilayer ceramic capacitor and method for producing the same
JP7416021B2 (ja) 積層セラミック電子部品
US20180075968A1 (en) Multilayer ceramic capacitor
JP2021028967A (ja) 積層セラミック電子部品および樹脂電極用導電性ペースト
JP6330484B2 (ja) セラミック電子部品
US20170229244A1 (en) Multilayer ceramic capacitor
US20230187138A1 (en) Ceramic electronic component
US12027316B2 (en) Multilayer ceramic capacitor
JP6848374B2 (ja) 電子部品
WO2024057636A1 (ja) 積層セラミック電子部品
JP2020068222A (ja) 積層セラミックコンデンサ
CN116469685A (zh) 层叠陶瓷电容器
JP7396251B2 (ja) 積層セラミックコンデンサ
JP2022191910A (ja) 積層セラミック電子部品
JP2023157118A (ja) 積層セラミック電子部品
JP2023132198A (ja) 積層セラミックコンデンサ
JP2015043423A (ja) 積層セラミックコンデンサ
WO2024135256A1 (ja) 積層セラミック電子部品
JP2022093198A (ja) 積層セラミック電子部品および樹脂電極用導電性ペースト
JP7517260B2 (ja) 積層セラミック電子部品

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23865000

Country of ref document: EP

Kind code of ref document: A1