WO2024005598A1 - 마이크로 발광 소자 패키지 - Google Patents

마이크로 발광 소자 패키지 Download PDF

Info

Publication number
WO2024005598A1
WO2024005598A1 PCT/KR2023/009247 KR2023009247W WO2024005598A1 WO 2024005598 A1 WO2024005598 A1 WO 2024005598A1 KR 2023009247 W KR2023009247 W KR 2023009247W WO 2024005598 A1 WO2024005598 A1 WO 2024005598A1
Authority
WO
WIPO (PCT)
Prior art keywords
micro light
light emitting
emitting device
package
electrode
Prior art date
Application number
PCT/KR2023/009247
Other languages
English (en)
French (fr)
Inventor
최재혁
송준영
왕윤권
지용인
이성기
Original Assignee
엘씨스퀘어(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘씨스퀘어(주) filed Critical 엘씨스퀘어(주)
Priority claimed from KR1020230084803A external-priority patent/KR20240003429A/ko
Publication of WO2024005598A1 publication Critical patent/WO2024005598A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • the present invention relates to a micro light emitting device package, and more specifically, to a micro light emitting device package that is more compact and has greatly improved productivity in the transfer process.
  • individual elements (or individual components) manufactured based on different technologies are manufactured on a source substrate and then transferred in large quantities to a wiring board (or display board), that is, a target board (or purpose board) without damage (or A transcription method that allows for transcription and integration is very important.
  • the technical problem to be achieved by the present invention is to provide a micro light emitting device package that is more compact and has greatly improved productivity in the transfer process.
  • the present invention includes a package frame including a first main surface and a second main surface extending parallel to each other; a red micro light emitting device, a green micro light emitting device, and a blue micro light emitting device provided on the package frame; a common electrode pad extending from the first major surface to the second major surface of the package frame; individual electrode pads extending at least partially through the package frame from lower portions of each of the red micro light emitting device, green micro light emitting device, and blue micro light emitting device; at least one insulating layer extending along each side of the red micro light emitting device, the green micro light emitting device, and the blue micro light emitting device; and a common electrode provided on an upper portion of the package frame and electrically connecting each of the red micro light emitting device, green micro light emitting device, and blue micro light emitting device to the common electrode pad.
  • each of the red micro light emitting device, the green micro light emitting device, and the blue micro light emitting device includes a p-type semiconductor layer, an active layer, and an n-type semiconductor layer, and each p-type semiconductor layer layer is electrically connected to the common electrode, and each n-type semiconductor layer may be connected to each individual electrode pad.
  • side surfaces of the active layer and the n-type semiconductor layer may be vertically aligned.
  • the common electrode is a transparent electrode and may extend to cover each of the red micro light emitting device, green micro light emitting device, and blue micro light emitting device.
  • the common electrode is a metal electrode and may at least partially expose surfaces of the red micro light emitting device, green micro light emitting device, and blue micro light emitting device.
  • the n-type semiconductor layer may be positioned between the first major surface and the second major surface of the package frame.
  • the height of the individual electrode pads in the thickness direction of the package frame may be smaller than the height of the common electrode pad.
  • the n-type semiconductor layer may be directly connected to each individual electrode pad.
  • each individual electrode pad may only contact its lower surface when in contact with the n-type semiconductor layer.
  • Another aspect of the present invention is a micro light emitting device including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer sequentially stacked in a first direction; an insulating layer covering a side surface of the micro light emitting device; a first electrode positioned on a lower surface of the first conductive semiconductor layer in the first direction; a common electrode positioned on the upper surface of the second conductivity type semiconductor layer in the first direction; a second electrode located lateral to the first electrode in a second direction perpendicular to the first direction and electrically connected to the common electrode; and a package substrate that accommodates the first electrode and the second electrode and separates the first electrode and the second electrode, wherein the micro light emitting device has a maximum dimension in the second direction of about 5 ⁇ m to about 200 ⁇ m. Provides a ⁇ m micro light emitting device package.
  • the first electrode may extend parallel to the first direction away from the micro light emitting device from the lower surface of the first conductive semiconductor layer.
  • the package frame includes a first major surface and a second major surface extending parallel to each other, and the first electrode extends from the first major surface to the second major surface of the package frame. It may be extended.
  • the transparent electrode may extend to the top surface of the second electrode.
  • the first conductivity type semiconductor layer may be a p-type semiconductor layer and the second conductivity type semiconductor layer may be an n-type semiconductor layer.
  • the common electrode is a transparent electrode, and the common electrode may be configured to extend along the main surface of the package substrate and cover the micro light emitting device.
  • the common electrode is a metal electrode, and the common electrode extends along a main surface of the package substrate and may be configured to at least partially expose the micro light emitting device.
  • micro light emitting device package of the present invention three micro light emitting devices corresponding to one pixel are mounted on one package frame, so productivity in the subsequent transfer process can be greatly improved. Additionally, because the three micro light-emitting devices are mounted on a chip scale, a more compact mounting structure can be achieved.
  • Figure 1 is a perspective view schematically showing a micro light emitting device package according to an embodiment of the present invention.
  • FIG. 2 is a schematic cross-sectional view of a micro light-emitting device package according to an embodiment of the present invention, showing a cross-section taken along line II′ of FIG. 1.
  • FIG. 3 is a schematic cross-sectional view of a micro light-emitting device package according to another embodiment of the present invention, showing a cross-section taken along line II′ of FIG. 1.
  • Figures 4A to 4F are side cross-sectional views conceptually explaining a method of manufacturing a micro light emitting device package according to an embodiment of the present invention.
  • first, second, etc. may be used to describe various components, but the components are not limited by the terms. The above terms are used only for the purpose of distinguishing one component from another. For example, a first component may be named a second component, and conversely, a second component may be named a first component without departing from the scope of the present invention concept.
  • a specific process sequence may be performed differently from the described sequence.
  • two processes described in succession may be performed substantially at the same time, or may be performed in an order opposite to the order in which they are described.
  • any term “and/or” includes each and every combination of one or more of the mentioned elements.
  • substrate used in this specification may mean the substrate itself, or a laminated structure including the substrate and a predetermined layer or film formed on the surface.
  • surface of the substrate may mean the exposed surface of the substrate itself, or the outer surface of a predetermined layer or film formed on the substrate.
  • Figure 1 is a perspective view schematically showing a micro light emitting device package 100 according to an embodiment of the present invention.
  • the micro light emitting device package 100 is provided with a red micro light emitting device 110r, a green micro light emitting device 110g, and a blue micro light emitting device 110b on one package frame 102. You can.
  • the package frame 102 may include a first main surface 102u and a second main surface 102d extending parallel to each other.
  • the package frame 102 is a single substrate and may be made of, for example, a polymer, glass, or semiconductor substrate. In some embodiments, the package frame 102 may be provided with sub-pixels that form one pixel in a display device.
  • one pixel may be provided in one package frame 102.
  • one pixel may include one red micro light emitting device 110r, one green micro light emitting device 110g, and one blue micro light emitting device 110b. Each of the red micro light emitting device 110r, green micro light emitting device 110g, and blue micro light emitting device 110b may function as one subpixel.
  • the red micro light emitting device 110r, the green micro light emitting device 110g, and the blue micro light emitting device 110b may be arranged in one line. In some other embodiments, the red micro light emitting device 110r, the green micro light emitting device 110g, and the blue micro light emitting device 110b may be arranged in a grid shape. In some other embodiments, the red micro light emitting device 110r, the green micro light emitting device 110g, and the blue micro light emitting device 110b may be arranged in a triangular shape. In some other embodiments, the red micro light emitting device 110r, the green micro light emitting device 110g, and the blue micro light emitting device 110b may be arranged in a line.
  • a display module is manufactured more quickly for mounting on a display substrate than when the micro light emitting elements forming one subpixel are handled individually. can do.
  • FIG. 2 is a schematic cross-sectional view of a micro light-emitting device package 100 according to an embodiment of the present invention, showing a cross-section taken along line II′ of FIG. 1.
  • the micro light emitting device package 100 includes a common electrode pad 101c extending from the first main surface 102u of the package frame 102 to the second main surface 102d. do.
  • the common electrode pad 101c may include any electrically conductive material, such as aluminum (Al), copper (Cu), nickel (Ni), palladium (Pd), iridium (Ir), and ruthenium (Ru). , magnesium (Mg), platinum (Pt), zinc (Zn), gold (Au), silver (Ag), iron (Fe), cobalt (Co), or an alloy containing one or more of these.
  • the micro light emitting device package 100 includes individual electrode pads 101 extending at least partially through the package frame 102 from the bottom of the light emitting devices 110r, 110g, and 110b.
  • the individual electrode pads 101 may extend at least from the first major surface 102u to the second major surface 102d of the package frame 102. In some embodiments, the individual electrode pads 101 are connected to at least the second electrode from the bottom of each of the red micro light emitting device 110r, the green micro light emitting device 110g, and the blue micro light emitting device 110b. It may extend to the main surface 102d.
  • the individual electrode pads 101 may include any electrically conductive material, such as aluminum (Al), copper (Cu), nickel (Ni), palladium (Pd), iridium (Ir), and ruthenium (Ru). ), magnesium (Mg), platinum (Pt), zinc (Zn), gold (Au), silver (Ag), iron (Fe), cobalt (Co), or an alloy containing one or more of these.
  • Each of the red micro light emitting device (110r), green micro light emitting device (110g), and blue micro light emitting device (110b) includes a first conductive semiconductor layer (111r, 111g, 111b) and an active layer (113r, 113g, 113b). , and second conductive semiconductor layers 115r, 115g, and 115b.
  • the first conductive semiconductor layers 111r, 111g, and 111b may be p-type semiconductor layers, and the second conductive semiconductor layers 115r, 115g, and 115b may be n-type semiconductor layers.
  • the first conductivity type semiconductor layer (111r, 111g, 111b) may be an n-type semiconductor layer and the second conductivity type semiconductor layer (115r, 115g, 115b) may be a p-type semiconductor layer. there is.
  • the description will focus on the case where the first conductivity type semiconductor layers (111r, 111g, 111b) are p-type semiconductor layers and the second conductivity type semiconductor layers (115r, 115g, 115b) are n-type semiconductor layers.
  • Each of the first conductivity type semiconductor layers (111r, 111g, 111b) and the second conductivity type semiconductor layers (115r, 115g, 115b) is a group III nitride semiconductor, such as Al x In y Ga (1-xy) N (0 It may be made of a material having a composition of ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ 1). Of course, the material is not limited to this, and materials such as AlGaInP-based semiconductors or AlGaAs-based semiconductors may also be used.
  • each of the first conductive semiconductor layers (111r, 111g, 111b) and the second conductive semiconductor layers (115r, 115g, 115b) may have a single-layer structure, but, unlike this, may have different compositions or thicknesses as needed. It may have a multi-layer structure, etc.
  • each of the first conductive semiconductor layers (111r, 111g, 111b) and the second conductive semiconductor layers (115r, 115g, 115b) has a carrier injection layer that can improve the injection efficiency of electrons and holes, respectively. It can be provided, and it can also be provided with various types of superlattice structures.
  • the first conductive semiconductor layers 111r, 111g, and 111b may further include a current diffusion layer (not shown) adjacent to the active layers 113r, 113g, and 113b.
  • the current diffusion layer may have a structure in which a plurality of In x A y Ga (1-xy) N layers having different compositions or different impurity contents are repeatedly stacked, or an insulating material layer may be partially formed.
  • the second conductive semiconductor layers 115r, 115g, and 115b may further include an electron blocking layer (not shown) adjacent to the active layers 113r, 113g, and 113b.
  • the electron blocking layer may have a structure in which a plurality of different compositions of In , 113g, 113b), it is possible to prevent electrons from passing to the second conductivity type semiconductor layers (115r, 115g, 115b).
  • the active layers 113r, 113g, and 113b may have a multiple quantum well (MQW) structure in which quantum well layers and quantum barrier layers are alternately stacked, for example, in the case of a nitride semiconductor, a GaN/InGaN structure may be used.
  • MQW multiple quantum well
  • a single quantum well (SQW) structure could also be used.
  • Side surfaces of the active layers 113r, 113g, and 113b and the second conductive semiconductor layers 115r, 115g, and 115b may be aligned.
  • the first conductive semiconductor layers (111r, 111g, 111b), the active layers (113r, 113g, 113b), and the second conductive semiconductor layers (115r, 115g, 115b) have side surfaces. can be aligned with each other.
  • the first conductive semiconductor layers 111r, 111g, and 111b may be electrically connected to the common electrode pad 101c. Specifically, each of the first conductive semiconductor layers 111r, 111g, and 111b of the red micro light emitting device 110r, green micro light emitting device 110g, and blue micro light emitting device 110b is connected to the common electrode 130. and the common electrode 130 may be connected to the common electrode pad 101c.
  • the common electrode 130 may extend laterally across the top of the micro light emitting device package 100. That is, the common electrode 130 may extend along the upper surface of the package frame 102 from the top of one end of the package frame 102 to the top of the other end of the package frame 102.
  • the common electrode 130 may be a transparent electrode.
  • the transparent electrode may include a material that is optically transparent to visible light, such as indium tin oxide (ITO), indium zinc oxide (IZO), etc.
  • ITO indium tin oxide
  • IZO indium zinc oxide
  • the common electrode 130 may be extended to cover the red micro light emitting device 110r, the green micro light emitting device 110g, and the blue micro light emitting device 110b. .
  • the common electrode 130 may include an extremely thin metal, such as copper, gold, silver, iron, cobalt, nickel, or an alloy thereof.
  • the common electrode 130 is made of metal or a metal alloy, if the thickness of the common electrode 130 is sufficiently thin, it becomes almost optically transparent and can have transparency comparable to transparent electrodes such as ITO and IZO.
  • the common electrode 130 includes the red micro light emitting device 110r, the green micro light emitting device 110g, and the blue micro light emitting device.
  • the red micro light emitting device 110r, the green micro light emitting device 110g, and the blue micro light emitting device 110b may be at least partially exposed so that light can be emitted from 110b.
  • a first insulating layer 142 which is a passivation layer, may be provided on the side surfaces of the micro light emitting devices 110r, 110g, and 110b.
  • the first insulating layer 142 may extend along the sides of the active layers 113r, 113g, and 113b and the second conductive semiconductor layers 115r, 115g, and 115b.
  • the first insulating layer 142 includes the first conductive semiconductor layers 111r, 111g, and 111b, the active layers 113r, 113g, and 113b, and the second conductive semiconductor layers 115r, It may extend along the side of 115g, 115b).
  • the first insulating layer 142 includes the first conductive semiconductor layers 111r, 111g, and 111b, the active layers 113r, 113g, and 113b, and the second conductive semiconductor layers 115r, It may extend substantially conformally along the side of 115g, 115b).
  • the fact that the first insulating layer 142 is ‘substantially conformal’ means that the difference between the maximum thickness and the minimum thickness is within 50% of the maximum thickness while the first insulating layer 142 is extended.
  • the first insulating layer 142 may be an electrically insulating material.
  • the first insulating layer 142 may include an inorganic material such as silicon oxide, silicon nitride, silicon oxynitride, etc.
  • the present invention is not limited to these.
  • the first insulating layer 142 extends along the sides of the active layers 113r, 113g, and 113b and the first conductive semiconductor layers 111r, 111g, and 111b, and then 2 It may extend horizontally to a predetermined length from the lower surface of the conductive semiconductor layer (111r, 111g, 111b).
  • an ohmic contact layer may be further provided on the top surface of the first conductive semiconductor layer (111r, 111g, 111b).
  • the ohmic contact layer may include a material that is optically transparent to visible light, such as indium tin oxide (ITO), indium zinc oxide (IZO), etc.
  • the ohmic contact layer may include the same material as the common electrode 130.
  • the ohmic contact layer may be composed of GaN, InGaN, ZnO, or a graphene layer. The ohmic contact layer has a relatively high impurity concentration to lower ohmic contact resistance, thereby lowering the operating voltage of the device and improving device characteristics.
  • the first insulating layer 142 may extend horizontally from the lower surface of the second conductive semiconductor layer 115r, 115g, and 115b to the side of the individual electrode pad 101.
  • the common electrode 130 is connected to the top of the ohmic contact layer and the top of the first conductivity type semiconductor layer (111r, 111g, 111b). It can be extended horizontally.
  • the second conductive semiconductor layer 115 may be located between the first main surface 102u and the second main surface 102d. At this time, the lower surfaces of the second conductive semiconductor layers 115r, 115g, and 115b may directly contact the upper surfaces of the individual electrode pads 101.
  • the individual electrode pads 101 may extend from the lower surfaces of the second conductive semiconductor layers 115r, 115g, and 115b in a direction away from the light emitting device 110. In some embodiments, when the individual electrode pads 101 contact the second conductivity type semiconductor layers 115r, 115g, and 115b, the second conductivity type semiconductor layers 115r, 115g, and 115b Only contact is possible with the lower surface.
  • the entire upper surface of the second conductive semiconductor layer (115r, 115g, 115b) is in contact with the active layer (113r, 113g, 113b) and the second conductive semiconductor layer (115r, 115g, 115b) ) may be in contact with the first insulating layer 142.
  • FIG. 3 is a schematic cross-sectional view of a micro light-emitting device package 100a according to another embodiment of the present invention, showing a cross-section taken along line II′ of FIG. 1.
  • the micro light emitting device package 100a of FIG. 3 is identical to the micro light emitting device package 100 of FIG. 2 except that a transparent electrode 130t is used as a common electrode. Therefore, the structure of the invention will be described below with a focus on these differences.
  • a transparent electrode 130t which is a common electrode, extends along the first main surface 102u of the package frame 102.
  • the transparent electrode 130t may contact the common electrode pad 101c.
  • the transparent electrode 130t may continue to extend along the first main surface 102u and cover the upper surfaces of the micro light emitting elements 110r, 110g, and 110b. Since the transparent electrode 130t is optically transparent, even if it covers the upper surface of the micro light emitting elements 110r, 110g, and 110b, the light generated from the micro light emitting elements 110r, 110g, and 110b is not emitted to the outside. do not disturb
  • FIGS. 4A to 4F are side cross-sectional views conceptually explaining a method of manufacturing a micro light emitting device package 100 according to an embodiment of the present invention.
  • micro light emitting elements 110r, 110g, and 110b may be disposed on the interposer substrate 11.
  • the micro light emitting elements 110r, 110g, and 110b may be manufactured on another substrate and then transferred onto the interposer substrate 11 using a method such as laser transfer.
  • the micro light emitting devices (110r, 110g, 110b) include first conductive semiconductor layers (111r, 111g, 111b), active layers (113r, 113g, 113b), and second conductive semiconductor layers (115r, 115g, 115b). can do. Additionally, a first insulating layer 142 may be formed on the side surfaces of the micro light emitting elements 110r, 110g, and 110b. Since the above configurations have been described with reference to FIG. 2, further description is omitted here.
  • An electrode source layer 101s may be formed on one side of the micro light emitting elements 110r, 110g, and 110b.
  • the electrode source layer 101s includes a conductive material, for example, may include a metal such as copper.
  • the electrode source layer 101s may serve as a seed layer for later electroplating.
  • the present invention is not limited to this.
  • the micro light emitting elements 110r, 110g, and 110b may be attached to the interposer substrate 11 using an adhesive 12.
  • the adhesive 12 includes any adhesive widely used in the art, and may be, for example, an epoxy-based adhesive.
  • a package frame material layer 102m may be formed to surround the side and top surfaces of the micro light emitting devices 110r, 110g, and 110b.
  • the package frame material layer 102m is an electrically insulating material and may include, for example, an electrically insulating polymer material.
  • the frame material layer 102m may include, for example, an epoxy molding compound (EMC).
  • the package frame material layer 102m may be formed by injection molding in a mold. However, the present invention is not limited to this.
  • the contact surface of the package frame material layer 102m with the adhesive layer 12 may form a first main surface 102u, and the surface opposite to it may form a second main surface 102d.
  • the package frame material layer 102m surrounds the side and top surfaces of the micro light emitting elements 110r, 110g, and 110b, and is formed to completely cover the top surface of the electrode source layer 101s. It can be.
  • a first opening 101o1 and a second opening 101o2 may be formed in the package frame material layer 102m to form a space for forming electrode pads.
  • the first opening 101o1 may be formed to expose the electrode source layer 101s of the micro light emitting elements 110r, 110g, and 110b.
  • the width of the first opening 101o1 in the horizontal direction may be determined by considering the resistance of individual electrode pads to be manufactured later. In some embodiments, the horizontal width of the first opening 101o1 may be wider than the horizontal width of the electrode source layer 101s.
  • the entire upper surface of the electrode source layer 101s may be exposed through the first opening 101o1.
  • the second opening 101o2 may be an opening for forming a common electrode pad, and may be formed to expose the adhesive layer 12 at a location where the common electrode pad is to be formed.
  • the width of the second opening 101o2 in the horizontal direction may be determined by considering the resistance of a common electrode pad to be manufactured later.
  • the first opening 101o1 and the second opening 101o2 may be formed in separate processes or in one process.
  • the first opening 101o1 and the second opening 101o2 are disposed with masks exposing positions where the first opening 101o1 and the second opening 101o2 will be formed on the package frame material layer 102m. and can be formed by selectively removing exposed portions of the package frame material layer 102m.
  • the present invention is not limited thereto, and the first opening 101o1 and the second opening 101o2 may be formed by any method known to those skilled in the art.
  • an individual electrode pad 101 may be formed within the first opening 101o1 and a common electrode pad 101c may be formed within the second opening 101o2.
  • the individual electrode pad 101 and the common electrode pad 101c may be formed, for example, by plating.
  • the individual electrode pad 101 and the common electrode pad 101c can be formed by forming a seed layer in the first opening 101o1 and the second opening 101o2 and applying power within the plating bath.
  • the present invention is not limited to this, and those skilled in the art may use other methods such as electroless plating, physical vapor deposition, and chemical vapor deposition to form the individual electrode pad 101 and the common electrode pad 101c. You will understand that it can be done.
  • the vertical height of the individual electrode pad 101 may be smaller than the vertical height of the common electrode pad 101c.
  • the top surface of the individual electrode pad 101 and the top surface of the common electrode pad 101c may be located on substantially the same plane.
  • the individual electrode pad 101 and the common electrode pad 101c may protrude from the second main surface 102d. In some other embodiments, the individual electrode pad 101 and the common electrode pad 101c may be located on substantially the same plane as the second main surface 102d.
  • the interposer substrate 11 and the adhesive layer 12 can be removed.
  • the micro light emitting devices 110r, 110g, and 110b may be exposed.
  • the interposer substrate 11 and the adhesive layer 12 can be removed by any method known in the art, such as peeling or peeling, and are not particularly limited.
  • a common electrode 130 is formed on the first main surface 102u.
  • the common electrode 130 may be an optically transparent transparent electrode or an optically opaque electrode, for example, a metal electrode.
  • the common electrode 130 when the common electrode 130 is optically opaque or not sufficiently transparent, the common electrode 130 may be formed to at least partially expose the micro light emitting elements 110r, 110g, and 110b. there is. However, since the common electrode 130 must be electrically connected to the first conductive semiconductor layers 111r, 111g, and 111b of the micro light-emitting elements 110r, 110g, and 110b, the common electrode 130 is connected to the first conductive semiconductor layer 111r, 111g, and 111b. It may extend to partially contact the conductive semiconductor layers 111r, 111g, and 111b.
  • the common electrode 130 may virtually cover the entire first main surface 102u except for the portion where light from the micro light emitting devices 110r, 110g, and 110b is emitted.
  • the common electrode 130 may be an optically transparent transparent electrode.
  • the common electrode 130 may be formed to cover the micro light emitting elements 110r, 110g, and 110b.
  • the common electrode 130 may be formed to cover the first conductive semiconductor layers 111r, 111g, and 111b of the micro light emitting devices 110r, 110g, and 110b.
  • the common electrode 130 is optically transparent, light is transmitted even if the first conductive semiconductor layers 111r, 111g, and 111b of the micro light emitting elements 110r, 110g, and 110b are covered by the common electrode 130. may be released.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

서로 평행하게 연장되는 제 1 주표면 및 제 2 주표면을 포함하는 패키지 프레임; 상기 패키지 프레임 상에 제공되는 적색 마이크로 발광소자, 녹색 마이크로 발광소자, 및 청색 마이크로 발광소자; 상기 패키지 프레임의 상기 제 1 주표면으로부터 상기 제 2 주표면까지 연장되는 공통 전극 패드; 상기 적색 마이크로 발광소자, 녹색 마이크로 발광소자, 및 청색 마이크로 발광소자의 각각의 하부에서 적어도 부분적으로 상기 패키지 프레임을 관통하여 연장되는 개별 전극 패드들; 상기 적색 마이크로 발광소자, 녹색 마이크로 발광소자, 및 청색 마이크로 발광소자의 각각의 측면을 따라 연장되는 적어도 하나의 절연층; 및 상기 패키지 프레임의 상부에 제공되고, 상기 적색 마이크로 발광소자, 녹색 마이크로 발광소자, 및 청색 마이크로 발광소자의 각각과 상기 공통 전극 패드를 전기적으로 연결하는 공통 전극을 포함하는 마이크로 발광 소자 패키지가 제공된다.

Description

마이크로 발광 소자 패키지
본 발명은 마이크로 발광 소자 패키지에 관한 것으로서, 더욱 구체적으로는 보다 컴팩트하면서도 전사 공정에서의 생산성이 크게 개선된 마이크로 발광 소자 패키지에 관한 것이다.
전기 및 전자 기술들이 급속도로 발전함에 따라, 새로운 시대적 요구 및 다양한 소비자들의 요구에 맞춰 기술적 성격이 서로 다른 다양한 개별 소자들의 융합이 필요할 수 있다.
이에 따라, 상이한 기술 기반으로 제작된 개별 소자들(또는 개별 컴포넌트들)을 소스 기판에서 제조한 후, 배선 기판(또는 디스플레이 기판), 즉 타겟 기판(또는 목적 기판)으로 손상 없이 대량으로 전달(또는 전사)하여 집적할 수 있는 전사 방법이 매우 중요하다.
본 발명이 이루고자 하는 기술적 과제는 보다 컴팩트하면서도 전사 공정에서의 생산성이 크게 개선된 마이크로 발광 소자 패키지를 제공하는 것이다.
본 발명은 상기 기술적 과제를 이루기 위하여, 서로 평행하게 연장되는 제 1 주표면 및 제 2 주표면을 포함하는 패키지 프레임; 상기 패키지 프레임 상에 제공되는 적색 마이크로 발광소자, 녹색 마이크로 발광소자, 및 청색 마이크로 발광소자; 상기 패키지 프레임의 상기 제 1 주표면으로부터 상기 제 2 주표면까지 연장되는 공통 전극 패드; 상기 적색 마이크로 발광소자, 녹색 마이크로 발광소자, 및 청색 마이크로 발광소자의 각각의 하부에서 적어도 부분적으로 상기 패키지 프레임을 관통하여 연장되는 개별 전극 패드들; 상기 적색 마이크로 발광소자, 녹색 마이크로 발광소자, 및 청색 마이크로 발광소자의 각각의 측면을 따라 연장되는 적어도 하나의 절연층; 및 상기 패키지 프레임의 상부에 제공되고, 상기 적색 마이크로 발광소자, 녹색 마이크로 발광소자, 및 청색 마이크로 발광소자의 각각과 상기 공통 전극 패드를 전기적으로 연결하는 공통 전극을 포함하는 마이크로 발광 소자 패키지를 제공한다.
일부 실시예들에 있어서, 상기 적색 마이크로 발광소자, 녹색 마이크로 발광소자, 및 청색 마이크로 발광소자의 각각은 p-형 반도체층, 활성층, 및 n-형 반도체층을 포함하고, 각각의 p-형 반도체층이 상기 공통 전극과 전기적으로 연결되고, 각각의 n-형 반도체층이 각각의 개별 전극 패드와 연결될 수 있다.
일부 실시예들에 있어서, 상기 활성층과 상기 n-형 반도체층의 측면은 수직 정렬될 수 있다.
일부 실시예들에 있어서, 상기 공통 전극은 투명 전극이고 상기 적색 마이크로 발광소자, 녹색 마이크로 발광소자, 및 청색 마이크로 발광소자의 각각을 덮도록 연장될 수 있다.
일부 실시예들에 있어서, 상기 공통 전극은 금속 전극이고 상기 적색 마이크로 발광소자, 녹색 마이크로 발광소자, 및 청색 마이크로 발광소자의 표면을 적어도 부분적으로 노출시킬 수 있다.
일부 실시예들에 있어서, 상기 n-형 반도체층은 상기 패키지 프레임의 상기 제 1 주표면과 상기 제 2 주표면 사이에 위치할 수 있다.
일부 실시예들에 있어서, 상기 패키지 프레임의 두께 방향에 있어서 상기 개별 전극 패드들의 높이는 상기 공통 전극 패드의 높이보다 작을 수 있다.
일부 실시예들에 있어서, 상기 n-형 반도체층이 각각의 개별 전극 패드와 직접 연결될 수 있다.
일부 실시예들에 있어서, 상기 각각의 개별 전극 패드는 상기 n-형 반도체층과 접촉할 때 그의 하부면과만 접촉할 수 있다.
본 발명의 다른 태양은 제 1 방향으로 순차 적층된 제 1 도전형 반도체층, 활성층, 및 제 2 도전형 반도체층을 포함하는 마이크로 발광 소자; 상기 마이크로 발광 소자의 측면을 피복하는 절연층; 상기 제 1 방향으로 상기 제 1 도전형 반도체층의 하부면 상에 위치하는 제 1 전극; 상기 제 1 방향으로 상기 제 2 도전형 반도체층의 상부면 상에 위치하는 공통 전극; 상기 제 1 방향에 수직인 제 2 방향으로 상기 제 1 전극의 측방향에 위치하며 상기 공통 전극과 전기적으로 연결된 제 2 전극; 및 상기 제 1 전극과 상기 제 2 전극을 수용하며, 상기 제 1 전극과 상기 제 2 전극을 분리하는 패키지 기판을 포함하고, 상기 마이크로 발광 소자의 제 2 방향의 최대 치수가 약 5 ㎛ 내지 약 200 ㎛인 마이크로 발광 소자 패키지를 제공한다.
일부 실시예들에 있어서, 상기 제 1 전극은 상기 제 1 도전형 반도체층의 하부면으로부터 상기 마이크로 발광 소자로부터 멀어지도록 제 1 방향과 평행하게 연장될 수 있다.
일부 실시예들에 있어서, 상기 패키지 프레임은 서로 평행하게 연장되는 제 1 주표면 및 제 2 주표면을 포함하고, 상기 제 1 전극은 상기 패키지 프레임의 상기 제 1 주표면으로부터 상기 제 2 주표면까지 연장될 수 있다.
일부 실시예들에 있어서, 상기 투명 전극은 상기 제 2 전극의 상면까지 연장될 수 있다. 일부 실시예들에 있어서, 상기 제 1 도전형 반도체층이 p-형 반도체층이고 상기 제 2 도전형 반도체층이 n-형 반도체층일 수 있다.
일부 실시예들에 있어서, 상기 공통 전극은 투명 전극이고, 상기 공통 전극은 상기 패키지 기판의 주표면을 따라 연장되며 상기 마이크로 발광 소자를 덮도록 구성될 수 있다.
일부 실시예들에 있어서, 상기 공통 전극은 금속 전극이고, 상기 공통 전극은 상기 패키지 기판의 주표면을 따라 연장되며 상기 마이크로 발광 소자을 적어도 부분적으로 노출시키도록 구성될 수 있다.
본 발명의 마이크로 발광 소자 패키지는 하나의 패키지 프레임 상에 하나의 화소에 대응되는 세 개의 마이크로 발광 소자들이 실장되기 때문에 후속 전사 공정에서의 생산성이 크게 개선될 수 있다. 또한 세 개의 마이크로 발광 소자들이 칩 스케일로 실장되기 때문에 보다 컴팩트한 실장 구조를 가질 수 있다.
도 1은 본 발명의 일 실시예에 따른 마이크로 발광 소자 패키지를 개략적으로 나타낸 사시도이다.
도 2는 도 1의 I-I’ 선을 따라 취한 단면을 나타낸 본 발명의 일 실시예에 따른 마이크로 발광 소자 패키지의 개략적인 단면도이다.
도 3은 도 1의 I-I’ 선을 따라 취한 단면을 나타낸 본 발명의 다른 실시예에 따른 마이크로 발광 소자 패키지의 개략적인 단면도이다.
도 4a 내지 도 4f는 본 발명의 일 실시예에 따른 마이크로 발광 소자 패키지의 제조 방법을 개념적으로 설명한 측단면도들이다.
이하, 첨부 도면을 참조하여 본 발명 개념의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명 개념의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명 개념의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명 개념의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명 개념을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명 개념은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되어지지 않는다.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는 데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지 않는다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명 개념의 권리 범위를 벗어나지 않으면서 제 1 구성 요소는 제 2 구성 요소로 명명될 수 있고, 반대로 제 2 구성 요소는 제 1 구성 요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로서, 본 발명 개념을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, “포함한다” 또는 “갖는다” 등의 표현은 명세서에 기재된 특징, 개수, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 개수, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 수행될 수도 있다.
첨부 도면에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예들은 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조 과정에서 초래되는 형상의 변화를 포함하여야 한다. 여기에 사용되는 모든 용어 "및/또는"은 언급된 구성 요소들의 각각 및 하나 이상의 모든 조합을 포함한다. 또한, 본 명세서에서 사용되는 용어 "기판"은 기판 그 자체, 또는 기판과 그 표면에 형성된 소정의 층 또는 막 등을 포함하는 적층 구조체를 의미할 수 있다. 또한, 본 명세서에서 "기판의 표면"이라 함은 기판 그 자체의 노출 표면, 또는 기판 위에 형성된 소정의 층 또는 막 등의 외측 표면을 의미할 수 있다.
도 1은 본 발명의 일 실시예에 따른 마이크로 발광 소자 패키지(100)를 개략적으로 나타낸 사시도이다.
도 1을 참조하면, 상기 마이크로 발광 소자 패키지(100)는 하나의 패키지 프레임(102) 위에 적색 마이크로 발광소자(110r), 녹색 마이크로 발광소자(110g), 및 청색 마이크로 발광소자(110b)가 제공될 수 있다.
상기 패키지 프레임(102)은 서로 평행하게 연장되는 제 1 주표면(102u) 및 제 2 주표면(102d)을 포함할 수 있다.
상기 패키지 프레임(102)은 단일의 기판으로서, 예컨대 폴리머, 유리, 반도체 기판 등으로 이루어질 수 있다. 일부 실시예들에 있어서, 상기 패키지 프레임(102)에는 디스플레이 장치에 있어서 하나의 화소(pixel)를 이루는 부화소들(sub-pixels)이 제공될 수 있다.
일부 실시예들에 있어서, 하나의 패키지 프레임(102)에는 하나의 화소가 제공될 수 있다. 일부 실시예들에 있어서, 하나의 화소는 적색 마이크로 발광소자(110r), 녹색 마이크로 발광소자(110g), 및 청색 마이크로 발광소자(110b)를 각각 하나씩 포함할 수 있다. 상기 적색 마이크로 발광소자(110r), 녹색 마이크로 발광소자(110g), 및 청색 마이크로 발광소자(110b)의 각각은 하나의 부화소로서 작용할 수 있다.
일부 실시예들에 있어서, 상기 적색 마이크로 발광소자(110r), 녹색 마이크로 발광소자(110g), 및 청색 마이크로 발광소자(110b)는 한 줄로 배열될 수 있다. 다른 일부 실시예들에 있어서, 상기 적색 마이크로 발광소자(110r), 녹색 마이크로 발광소자(110g), 및 청색 마이크로 발광소자(110b)는 격자 형태로 배열될 수 있다. 다른 일부 실시예들에 있어서, 상기 적색 마이크로 발광소자(110r), 녹색 마이크로 발광소자(110g), 및 청색 마이크로 발광소자(110b)는 삼각형 형태로 배열될 수 있다. 또 다른 일부 실시예들에 있어서, 상기 적색 마이크로 발광소자(110r), 녹색 마이크로 발광소자(110g), 및 청색 마이크로 발광소자(110b)는 일렬로 배열될 수 있다.
상기 하나의 패키지 프레임(120) 상에 세 개의 부화소들이 실장되기 때문에, 디스플레이 기판 상에 실장하기 위하여, 하나의 부화소를 이루는 마이크로 발광 소자를 개별적으로 취급할 때에 비하여 보다 신속하게 디스플레이 모듈을 제조할 수 있다.
도 2는 도 1의 I-I’ 선을 따라 취한 단면을 나타낸 본 발명의 일 실시예에 따른 마이크로 발광 소자 패키지(100)의 개략적인 단면도이다.
도 2를 참조하면, 상기 마이크로 발광 소자 패키지(100)는 상기 패키지 프레임(102)의 상기 제 1 주표면(102u)으로부터 상기 제 2 주표면(102d)까지 연장되는 공통 전극 패드(101c)를 포함한다. 상기 공통 전극 패드(101c)는 전기 전도성의 임의의 물질을 포함할 수 있으며, 예컨대 알루미늄(Al), 구리(Cu), 니켈(Ni), 팔라듐(Pd), 이리듐(Ir), 루테늄(Ru), 마그네슘(Mg), 백금(Pt), 아연(Zn), 금(Au), 은(Ag), 철(Fe), 코발트(Co), 또는 이들 중 하나 이상을 함유하는 합금일 수 있다.
상기 마이크로 발광 소자 패키지(100)는 발광 소자들(110r, 110g, 110b)의 하부에서 적어도 부분적으로 상기 패키지 프레임(102)을 관통하여 연장되는 개별 전극 패드(101)들을 포함한다.
일부 실시예들에 있어서, 상기 개별 전극 패드들(101)은 적어도 상기 패키지 프레임(102)의 상기 제 1 주표면(102u)으로부터 상기 제 2 주표면(102d)까지 연장될 수 있다. 일부 실시예들에 있어서, 상기 개별 전극 패드들(101)은 상기 적색 마이크로 발광소자(110r), 녹색 마이크로 발광소자(110g), 및 청색 마이크로 발광소자(110b)의 각각의 하부로부터 적어도 상기 제 2 주표면(102d)까지 연장될 수 있다.
상기 개별 전극 패드들(101)은 전기 전도성의 임의의 물질을 포함할 수 있으며, 예컨대 알루미늄(Al), 구리(Cu), 니켈(Ni), 팔라듐(Pd), 이리듐(Ir), 루테늄(Ru), 마그네슘(Mg), 백금(Pt), 아연(Zn), 금(Au), 은(Ag), 철(Fe), 코발트(Co), 또는 이들 중 하나 이상을 함유하는 합금일 수 있다.
상기 적색 마이크로 발광소자(110r), 녹색 마이크로 발광소자(110g), 및 청색 마이크로 발광소자(110b)의 각각은 제 1 도전형 반도체층(111r, 111g, 111b), 활성층(113r, 113g, 113b), 및 제 2 도전형 반도체층(115r, 115g, 115b)을 포함할 수 있다.
일부 실시예들에 있어서, 상기 제 1 도전형 반도체층(111r, 111g, 111b)은 p-형 반도체층이고 상기 제 2 도전형 반도체층(115r, 115g, 115b)은 n-형 반도체층일 수 있다. 다른 일부 실시예들에 있어서, 상기 제 1 도전형 반도체층(111r, 111g, 111b)은 n-형 반도체층이고 상기 제 2 도전형 반도체층(115r, 115g, 115b)은 p-형 반도체층일 수 있다. 여기서는 상기 제 1 도전형 반도체층(111r, 111g, 111b)이 p-형 반도체층이고 상기 제 2 도전형 반도체층(115r, 115g, 115b)이 n-형 반도체층인 경우를 중심으로 설명한다.
제1 도전형 반도체층(111r, 111g, 111b) 및 제2 도전형 반도체층(115r, 115g, 115b)의 각각은 3족 질화물 반도체, 예컨대, AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성을 갖는 물질로 이루어질 수 있다. 물론, 이에 한정되지 않으며, AlGaInP계열 반도체나 AlGaAs계열 반도체와 같은 물질도 이용될 수 있을 것이다.
한편, 제1 도전형 반도체층(111r, 111g, 111b) 및 제2 도전형 반도체층(115r, 115g, 115b)의 각각은 단층 구조로 이루어질 수 있지만, 이와 달리, 필요에 따라 서로 다른 조성이나 두께 등을 갖는 다층 구조를 가질 수 있다. 예를 들어, 제1 도전형 반도체층(111r, 111g, 111b) 및 제2 도전형 반도체층(115r, 115g, 115b)의 각각은 각각 전자 및 정공의 주입 효율을 개선할 수 있는 캐리어 주입층을 구비할 수 있으며, 또한, 다양한 형태의 초격자 구조를 구비할 수도 있다.
상기 제1 도전형 반도체층(111r, 111g, 111b)은 활성층(113r, 113g, 113b)과 인접한 부분에 전류 확산층(미도시)을 더 포함할 수 있다. 상기 전류확산층은 서로 다른 조성을 갖거나, 서로 다른 불순물 함량을 갖는 복수의 InxAlyGa(1-x-y)N층이 반복해서 적층되는 구조 또는 절연 물질 층이 부분적으로 형성될 수 있다.
상기 제2 도전형 반도체층(115r, 115g, 115b)은 활성층(113r, 113g, 113b)과 인접한 부분에 전자 차단층(미도시)을 더 포함할 수 있다. 상기 전자차단층은 복수의 서로 다른 조성의 InxAlyGa(1-x-y)N를 적층한 구조 또는 AlyGa(1-y)N로 구성된 1층 이상의 층을 가질 수 있으며, 활성층(113r, 113g, 113b)보다 밴드갭이 커서 제2 도전형 반도체층(115r, 115g, 115b)으로 전자가 넘어가는 것을 방지할 수 있다.
또한, 활성층(113r, 113g, 113b)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조, 예컨대, 질화물 반도체일 경우, GaN/InGaN 구조가 사용될 수 있으며, 다만, 단일 양자우물(SQW) 구조를 사용할 수도 있을 것이다.
상기 활성층(113r, 113g, 113b)과 상기 제 2 도전형 반도체층(115r, 115g, 115b)은 측면이 정렬될 수 있다. 일부 실시예들에 있어서, 상기 제 1 도전형 반도체층(111r, 111g, 111b), 상기 활성층(113r, 113g, 113b), 및 상기 제 2 도전형 반도체층(115r, 115g, 115b)은 측면이 서로 정렬될 수 있다.
일부 실시예들에 있어서, 상기 제 1 도전형 반도체층(111r, 111g, 111b)은 상기 공통 전극 패드(101c)와 전기적으로 연결될 수 있다. 구체적으로, 상기 적색 마이크로 발광소자(110r), 녹색 마이크로 발광소자(110g), 및 청색 마이크로 발광소자(110b)의 각각의 제 1 도전형 반도체층(111r, 111g, 111b)은 공통 전극(130)과 연결되고 상기 공통 전극(130)은 상기 공통 전극 패드(101c)와 연결될 수 있다.
일부 실시예들에 있어서, 상기 공통 전극(130)은 상기 마이크로 발광 소자 패키지(100)의 상부에 걸쳐 측방향으로 연장될 수 있다. 즉, 상기 공통 전극(130)은 상기 패키지 프레임(102)의 상부 표면을 따라 상기 패키지 프레임(102)의 일측 단부의 상부로부터 타측 단부의 상부까지 연장될 수 있다.
일부 실시예들에 있어서, 상기 공통 전극(130)은 투명 전극일 수 있다. 상기 투명 전극은 예를 들면 인듐 주석 산화물(indium-tin oxide, ITO), 인듐 아연 산화물(indium-zinc oxide, IZO) 등과 같이 가시광에 대하여 광학적으로 투명한 물질을 포함할 수 있다. 상기 공통 전극(130)이 투명 전극인 경우 상기 공통 전극(130)은 상기 적색 마이크로 발광소자(110r), 녹색 마이크로 발광소자(110g), 및 청색 마이크로 발광소자(110b)를 피복하도록 연장될 수 있다.
일부 실시예들에 있어서, 상기 공통 전극(130)은 극히 얇은 금속, 예컨대 구리, 금, 은, 철, 코발트, 니켈, 또는 이들의 합금을 포함할 수 있다. 상기 공통 전극(130)을 금속 또는 금속의 합금으로 구성하는 경우 공통 전극(130)의 두께가 충분히 얇으면 광학적으로 거의 투명하게 되어 ITO, IZO 등과 같은 투명 전극에 필적하는 투명도를 가질 수 있다. 다만, 상기 공통 전극(130)이 광학적으로 불투명하거나 충분히 투명하지 않은 경우에 있어서, 상기 공통 전극(130)은 상기 적색 마이크로 발광소자(110r), 녹색 마이크로 발광소자(110g), 및 청색 마이크로 발광소자(110b)로부터 광이 방출될 수 있도록 상기 적색 마이크로 발광소자(110r), 녹색 마이크로 발광소자(110g), 및 청색 마이크로 발광소자(110b)를 적어도 부분적으로 노출할 수 있다.
상기 마이크로 발광 소자들(110r, 110g, 110b)의 측면에는 패시베이션층인 제 1 절연층(142)이 제공될 수 있다. 상기 제 1 절연층(142)은 상기 활성층(113r, 113g, 113b) 및 제 2 도전형 반도체층(115r, 115g, 115b)의 측면을 따라 연장될 수 있다. 일부 실시예들에 있어서, 상기 제 1 절연층(142)은 상기 제 1 도전형 반도체층(111r, 111g, 111b), 활성층(113r, 113g, 113b), 및 제 2 도전형 반도체층(115r, 115g, 115b)의 측면을 따라 연장될 수 있다. 일부 실시예들에 있어서, 상기 제 1 절연층(142)은 상기 제 1 도전형 반도체층(111r, 111g, 111b), 활성층(113r, 113g, 113b), 및 제 2 도전형 반도체층(115r, 115g, 115b)의 측면을 따라 실질적으로 콘포말하게 연장될 수 있다.
여기서 상기 제 1 절연층(142)이 ‘실질적으로 콘포말’하다는 것은 상기 제 1 절연층(142)이 연장되는 동안 최대 두께와 최소 두께의 차이가 최대 두께의 50% 이내임을 의미한다.
상기 제 1 절연층(142)은 전기절연성의 물질일 수 있다. 일부 실시예들에 있어서, 상기 제 1 절연층(142)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 등과 같은 무기물질을 포함할 수 있다. 그러나 본 발명이 이들에 한정되는 것은 아니다.
일부 실시예들에 있어서, 상기 제 1 절연층(142)은 상기 활성층(113r, 113g, 113b) 및 상기 제 1 도전형 반도체층(111r, 111g, 111b)의 측면을 따라 연장된 후, 상기 제 2 도전형 반도체층(111r, 111g, 111b)의 하면에서 소정 길이로 수평 연장될 수 있다.
일부 실시예들에 있어서, 상기 제 1 도전형 반도체층(111r, 111g, 111b)의 상면에 오믹 콘택층이 더 제공될 수 있다. 상기 오믹 콘택층은 인듐 주석 산화물(indium-tin oxide, ITO), 인듐 아연 산화물(indium-zinc oxide, IZO) 등과 같이 가시광에 대하여 광학적으로 투명한 물질을 포함할 수 있다. 일부 실시예들에 있어서, 상기 오믹 콘택층은 상기 공통 전극(130)과 동일한 물질을 포함할 수 있다. 일부 실시예들에 있어서, 상기 오믹 콘택층은 GaN, InGaN, ZnO, 또는 그래핀층으로 구성될 수 있다. 상기 오믹 콘택층은 불순물 농도를 상대적으로 높게 해서 오믹 컨택 저항을 낮추어 소자의 동작 전압을 낮추고 소자 특성을 향상시킬 수 있다.
일부 실시예들에 있어서, 상기 제 1 절연층(142)은 상기 제 2 도전형 반도체층(115r, 115g, 115b)의 하면에서 상기 개별 전극 패드(101)의 측면까지 수평 연장될 수 있다. 또, 상기 제 1 도전형 반도체층(111r, 111g, 111b)의 상면에서 상기 공통 전극(130)은 상기 오믹 콘택층의 상부 및 상기 제 1 도전형 반도체층(111r, 111g, 111b)의 상부를 따라 수평 연장될 수 있다.
일부 실시예들에 있어서, 상기 제 2 도전형 반도체층(115)은 상기 제 1 주표면(102u)과 제 2 주표면(102d) 사이에 위치할 수 있다. 이 때 상기 제 2 도전형 반도체층(115r, 115g, 115b)의 하면은 상기 개별 전극 패드들(101)의 상면과 직접 접촉할 수 있다. 상기 개별 전극 패드들(101)은 상기 제 2 도전형 반도체층(115r, 115g, 115b)의 하면으로부터 상기 발광 소자(110)로부터 멀어지는 방향으로 연장될 수 있다. 일부 실시예들에 있어서, 상기 개별 전극 패드들(101)은 상기 제 2 도전형 반도체층(115r, 115g, 115b)과 접촉할 때, 상기 제 2 도전형 반도체층(115r, 115g, 115b)의 하부면과만 접촉할 수 있다.
일부 실시예들에 있어서, 상기 제 2 도전형 반도체층(115r, 115g, 115b)의 전체 상면은 상기 활성층(113r, 113g, 113b)과 접촉하고 상기 제 2 도전형 반도체층(115r, 115g, 115b)의 전체 측면은 상기 제 1 절연층(142) 과 접촉할 수 있다.
도 3은 도 1의 I-I’ 선을 따라 취한 단면을 나타낸 본 발명의 다른 실시예에 따른 마이크로 발광 소자 패키지(100a)의 개략적인 단면도이다.
도 3의 마이크로 발광 소자 패키지(100a)는 도 2의 마이크로 발광 소자 패키지(100)에 비하여 공통 전극으로서 투명 전극(130t)을 사용하는 점을 제외하면 서로 동일하다. 따라서 이하에서는 이러한 차이점을 중심으로 발명의 구성을 설명한다.
도 3을 참조하면, 공통 전극인 투명 전극(130t)은 패키지 프레임(102)의 제 1 주표면(102u)을 따라 연장된다. 상기 투명 전극(130t)은 상기 공통 전극 패드(101c)와 접촉할 수 있다. 상기 투명 전극(130t)은 상기 제 1 주표면(102u)을 따라 계속 연장되어 상기 마이크로 발광 소자들(110r, 110g, 110b)의 상부 표면을 덮을 수 있다. 상기 투명 전극(130t)은 광학적으로 투명하므로 상기 마이크로 발광 소자들(110r, 110g, 110b)의 상부 표면을 덮더라도 상기 마이크로 발광 소자들(110r, 110g, 110b)로부터 생성된 광이 외부로 방출되는 것을 방해하지 않는다.
도 4a 내지 도 4f는 본 발명의 일 실시예에 따른 마이크로 발광 소자 패키지(100)의 제조 방법을 개념적으로 설명한 측단면도들이다.
도 4a를 참조하면, 인터포저 기판(11) 상에 마이크로 발광 소자들(110r, 110g, 110b)이 배치될 수 있다.
상기 마이크로 발광 소자들(110r, 110g, 110b)은 다른 기판에서 제조된 다음, 예를 들면, 레이저 전사와 같은 방법을 이용하여 상기 인터포저 기판(11) 상으로 전사될 수 있다. 상기 마이크로 발광 소자들(110r, 110g, 110b)은 제 1 도전성 반도체층(111r, 111g, 111b), 활성층(113r, 113g, 113b), 및 제 2 도전성 반도체층(115r, 115g, 115b)을 포함할 수 있다. 또한 상기 마이크로 발광 소자들(110r, 110g, 110b)의 측면에는 제 1 절연층(142)이 형성되어 있을 수 있다. 이상의 구성들은 도 2를 참조하여 설명하였으므로 여기서는 추가적인 설명을 생략한다.
상기 마이크로 발광 소자들(110r, 110g, 110b)의 일측에는, 전극 소스층(101s)이 형성되어 있을 수 있다. 상기 전극 소스층(101s)는 도전성의 물질을 포함하며, 예를 들면, 구리와 같은 금속을 포함할 수 있다. 일부 실시예들에 있어서, 상기 전극 소스층(101s)은 추후 전기 도금을 위한 시드(seed)층으로서 작용할 수 있다. 그러나 본 발명이 여기에 한정되는 것은 아니다.
상기 마이크로 발광 소자들(110r, 110g, 110b)은 점착제(12)에 의하여 상기 인터포저 기판(11) 상에 부착될 수 있다. 상기 점착제(12)는 당 기술 분야에서 널리 사용되는 임의의 점착제를 포함하며, 예를 들면 에폭시계 점착제일 수 있다.
도 4b를 참조하면, 상기 마이크로 발광 소자들(110r, 110g, 110b)의 측면 및 상면을 둘러싸도록 패키지 프레임 물질층(102m)을 형성할 수 있다. 상기 패키지 프레임 물질층(102m)은 전기절연성의 물질이며, 예를 들면, 전기절연성의 고분자 물질을 포함할 수 있다. 상기 프레임 물질층(102m)은 예를 들면, 에폭시 몰딩 컴파운드(epoxy molding compound, EMC)를 포함할 수 있다.
상기 패키지 프레임 물질층(102m)은 몰드 내에서의 사출 성형에 의하여 형성될 수 있다. 그러나 본 발명이 여기에 한정되는 것은 아니다.
상기 패키지 프레임 물질층(102m)의 상기 점착층(12)과의 접촉면은 제 1 주표면(102u)을 이루고, 그 반대쪽 표면은 제 2 주표면(102d)을 이룰 수 있다.
도 4b에 도시된 바와 같이, 상기 패키지 프레임 물질층(102m)은 상기 마이크로 발광 소자들(110r, 110g, 110b)의 측면 및 상면을 둘러싸고, 나아가 전극 소스층(101s)의 상면도 완전히 덮도록 형성될 수 있다.
도 4c를 참조하면, 전극 패드들을 형성하기 위한 공간을 형성하기 위해 상기 패키지 프레임 물질층(102m) 내에 제 1 개구부(101o1)와 제 2 개구부(101o2)를 형성할 수 있다.
상기 제 1 개구부(101o1)는 상기 마이크로 발광 소자들(110r, 110g, 110b)의 전극 소스층(101s)을 노출시키도록 형성될 수 있다. 상기 제 1 개구부(101o1)의 수평 방향의 폭은 추후 제조될 개별 전극 패드의 저항을 고려하여 결정될 수 있다. 일부 실시예들에 있어서, 상기 제 1 개구부(101o1)의 수평 방향의 폭은 상기 전극 소스층(101s)의 수평 방향의 폭보다 넓을 수 있다.
일부 실시예들에 있어서, 상기 제 1 개구부(101o1)에 의하여 상기 전극 소스층(101s)의 상부면 전체가 노출될 수 있다.
상기 제 2 개구부(101o2)는 공통 전극 패드를 형성하기 위한 개구부일 수 있으며, 상기 공통 전극 패드를 형성하고자 하는 위치에 상기 점착층(12)이 노출되도록 형성될 수 있다. 상기 제 2 개구부(101o2)의 수평 방향의 폭은 추후 제조될 공통 전극 패드의 저항을 고려하여 결정될 수 있다.
상기 제 1 개구부(101o1)와 상기 제 2 개구부(101o2)는 서로 별개의 공정에서 형성될 수도 있고, 하나의 공정에서 형성될 수도 있다. 상기 제 1 개구부(101o1)와 상기 제 2 개구부(101o2)는 상기 패키지 프레임 물질층(102m) 상에 제 1 개구부(101o1) 및 상기 제 2 개구부(101o2)가 형성될 위치를 노출시키는 마스크를 배치하고, 상기 패키지 프레임 물질층(102m)의 노출된 부분을 선택적으로 제거함으로써 형성될 수 있다. 그러나 본 발명이 여기에 한정되는 것은 아니며, 상기 제 1 개구부(101o1)와 상기 제 2 개구부(101o2)는 통상의 기술자에게 알려진 임의의 방법에 의하여 형성될 수 있다.
도 4d를 참조하면, 상기 제 1 개구부(101o1) 내에 개별 전극 패드(101)를 형성하고 상기 제 2 개구부(101o2) 내에 공통 전극 패드(101c)를 형성할 수 있다.
상기 개별 전극 패드(101) 및 상기 공통 전극 패드(101c)는, 예컨대 도금에 의하여 형성될 수 있다. 상기 제 1 개구부(101o1)와 상기 제 2 개구부(101o2) 내에 시드 층을 형성하고 도금조 내에서 전원을 인가함으로써 상기 개별 전극 패드(101) 및 상기 공통 전극 패드(101c)를 형성할 수 있다. 그러나 본 발명이 여기에 한정되는 것은 아니며, 통상의 기술자는 상기 개별 전극 패드(101) 및 상기 공통 전극 패드(101c)를 형성하기 위하여 무전해 도금, 물리 기상 증착, 화학 기상 증착 등 다른 방법이 이용될 수 있음을 이해할 것이다.
상기 개별 전극 패드(101)의 수직 방향의 높이는 상기 공통 전극 패드(101c)의 수직 방향의 높이에 비하여 작을 수 있다. 일부 실시예들에 있어서, 상기 개별 전극 패드(101)의 상부면과 상기 공통 전극 패드(101c)의 상부면은 실질적으로 동일한 평면 상에 위치할 수 있다.
일부 실시예들에 있어서, 상기 개별 전극 패드(101)와 상기 공통 전극 패드(101c)는 상기 제 2 주표면(102d)으로부터 돌출될 수 있다. 다른 일부 실시예들에 있어서, 상기 개별 전극 패드(101)와 상기 공통 전극 패드(101c)는 상기 제 2 주표면(102d)과 실질적으로 동일한 평면 상에 위치할 수 있다.
도 4e를 참조하면, 상기 인터포저 기판(11) 및 점착층(12)을 제거할 수 있다. 상기 인터포저 기판(11) 및 점착층(12)의 제거에 의하여 마이크로 발광 소자들(110r, 110g, 110b)이 노출될 수 있다.
상기 인터포저 기판(11) 및 점착층(12)은 박리, 필링(peeling) 등 본 기술 분야에 알려진 임의의 방법에 의하여 제거될 수 있으며 특별히 한정되지 않는다.
도 4f를 참조하면, 상기 제 1 주표면(102u) 상에 공통 전극(130)을 형성한다. 상기 공통 전극(130)은 광학적으로 투명한 투명 전극일 수도 있고, 광학적으로 불투명한, 예컨대 금속인 전극일 수도 있다.
앞서 설명한 바와 같이 상기 공통 전극(130)이 광학적으로 불투명하거나 충분히 투명하지 않은 경우, 상기 공통 전극(130)은 상기 마이크로 발광 소자들(110r, 110g, 110b)을 적어도 부분적으로 노출시키도록 형성될 수 있다. 다만, 상기 공통 전극(130)은 상기 마이크로 발광 소자들(110r, 110g, 110b)의 제1 도전형 반도체층(111r, 111g, 111b)과 전기적으로 연결되어야 하므로 상기 공통 전극(130)은 제1 도전형 반도체층(111r, 111g, 111b)과 부분적으로 접촉하도록 연장될 수 있다.
상기 공통 전극(130)은 사실상 상기 마이크로 발광 소자들(110r, 110g, 110b)의 광이 방출되는 부분을 제외하고 상기 제 1 주표면(102u)의 전체를 피복할 수 있다.
일부 실시예들에 있어서, 상기 공통 전극(130)은 광학적으로 투명한 투명 전극일 수 있다. 이 경우 상기 공통 전극(130)은 상기 마이크로 발광 소자들(110r, 110g, 110b)을 피복하도록 형성될 수도 있다. 구체적으로, 상기 공통 전극(130)은 상기 마이크로 발광 소자들(110r, 110g, 110b)의 제 1 도전형 반도체층들(111r, 111g, 111b)을 피복하도록 형성될 수 있다.
공통 전극(130)이 광학적으로 투명하므로, 상기 마이크로 발광 소자들(110r, 110g, 110b)의 제 1 도전형 반도체층들(111r, 111g, 111b)이 공통 전극(130)에 의하여 피복되더라도 광이 방출될 수 있다.
이상에서 살펴본 바와 같이 본 발명의 실시예들에 대해 상세히 기술되었지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구 범위에 정의된 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형하여 실시할 수 있을 것이다. 따라서 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.

Claims (16)

  1. 서로 평행하게 연장되는 제 1 주표면 및 제 2 주표면을 포함하는 패키지 프레임;
    상기 패키지 프레임 상에 제공되는 적색 마이크로 발광소자, 녹색 마이크로 발광소자, 및 청색 마이크로 발광소자;
    상기 패키지 프레임의 상기 제 1 주표면으로부터 상기 제 2 주표면까지 연장되는 공통 전극 패드;
    상기 적색 마이크로 발광소자, 녹색 마이크로 발광소자, 및 청색 마이크로 발광소자의 각각의 하부에서 적어도 부분적으로 상기 패키지 프레임을 관통하여 연장되는 개별 전극 패드들;
    상기 적색 마이크로 발광소자, 녹색 마이크로 발광소자, 및 청색 마이크로 발광소자의 각각의 측면을 따라 연장되는 적어도 하나의 절연층; 및
    상기 패키지 프레임의 상부에 제공되고, 상기 적색 마이크로 발광소자, 녹색 마이크로 발광소자, 및 청색 마이크로 발광소자의 각각과 상기 공통 전극 패드를 전기적으로 연결하는 공통 전극;
    을 포함하는 마이크로 발광 소자 패키지.
  2. 제 1 항에 있어서,
    상기 적색 마이크로 발광소자, 녹색 마이크로 발광소자, 및 청색 마이크로 발광소자의 각각은 p-형 반도체층, 활성층, 및 n-형 반도체층을 포함하고,
    각각의 p-형 반도체층이 상기 공통 전극과 전기적으로 연결되고,
    각각의 n-형 반도체층이 각각의 개별 전극 패드와 연결되는 것을 특징으로 하는 마이크로 발광 소자 패키지.
  3. 제 2 항에 있어서,
    상기 활성층과 상기 n-형 반도체층의 측면이 수직 정렬된 것을 특징으로 하는 마이크로 발광 소자 패키지.
  4. 제 2 항에 있어서,
    상기 공통 전극은 투명 전극이고 상기 적색 마이크로 발광소자, 녹색 마이크로 발광소자, 및 청색 마이크로 발광소자의 각각을 덮도록 연장되는 것을 특징으로 하는 마이크로 발광 소자 패키지.
  5. 제 2 항에 있어서,
    상기 공통 전극은 금속 전극이고 상기 적색 마이크로 발광소자, 녹색 마이크로 발광소자, 및 청색 마이크로 발광소자의 표면을 적어도 부분적으로 노출시키는 것을 특징으로 하는 마이크로 발광 소자 패키지.
  6. 제 2 항에 있어서,
    상기 n-형 반도체층이 상기 패키지 프레임의 상기 제 1 주표면과 상기 제 2 주표면 사이에 위치하는 것을 특징으로 하는 마이크로 발광 소자 패키지.
  7. 제 6 항에 있어서,
    상기 패키지 프레임의 두께 방향에 있어서 상기 개별 전극 패드들의 높이는 상기 공통 전극 패드의 높이보다 작은 것을 특징으로 하는 마이크로 발광 소자.
  8. 제 2 항에 있어서,
    상기 n-형 반도체층이 각각의 개별 전극 패드와 직접 연결되는 것을 특징으로 하는 마이크로 발광 소자 패키지.
  9. 제 8 항에 있어서,
    상기 각각의 개별 전극 패드는 상기 n-형 반도체층과 접촉할 때 그의 하부면과만 접촉하는 것을 특징으로 하는 마이크로 발광 소자 패키지.
  10. 제 1 방향으로 순차 적층된 제 1 도전형 반도체층, 활성층, 및 제 2 도전형 반도체층을 포함하는 마이크로 발광 소자;
    상기 마이크로 발광 소자의 측면을 피복하는 절연층;
    상기 제 1 방향으로 상기 제 1 도전형 반도체층의 하부면 상에 위치하는 제 1 전극;
    상기 제 1 방향으로 상기 제 2 도전형 반도체층의 상부면 상에 위치하는 공통 전극;
    상기 제 1 방향에 수직인 제 2 방향으로 상기 제 1 전극의 측방향에 위치하며 상기 공통 전극과 전기적으로 연결된 제 2 전극; 및
    상기 제 1 전극과 상기 제 2 전극을 수용하며, 상기 제 1 전극과 상기 제 2 전극을 분리하는 패키지 기판;
    을 포함하고,
    상기 마이크로 발광 소자의 제 2 방향의 최대 치수가 약 5 ㎛ 내지 약 200 ㎛인 마이크로 발광 소자 패키지.
  11. 제 10 항에 있어서,
    상기 제 1 전극은 상기 제 1 도전형 반도체층의 하부면으로부터 상기 마이크로 발광 소자로부터 멀어지도록 제 1 방향과 평행하게 연장되는 것을 특징으로 하는 마이크로 발광 소자 패키지.
  12. 제 11 항에 있어서,
    상기 패키지 프레임은 서로 평행하게 연장되는 제 1 주표면 및 제 2 주표면을 포함하고,
    상기 제 1 전극은 상기 패키지 프레임의 상기 제 1 주표면으로부터 상기 제 2 주표면까지 연장되는 것을 특징으로 하는 마이크로 발광 소자 패키지.
  13. 제 10 항에 있어서,
    상기 공통 전극은 상기 제 2 전극의 상면까지 연장되는 것을 특징으로 하는 마이크로 발광 소자 패키지.
  14. 제 10 항에 있어서,
    상기 제 1 도전형 반도체층이 p-형 반도체층이고 상기 제 2 도전형 반도체층이 n-형 반도체층인 것을 특징으로 하는 마이크로 발광 소자 패키지.
  15. 제 10 항에 있어서,
    상기 공통 전극은 투명 전극이고,
    상기 공통 전극은 상기 패키지 기판의 주표면을 따라 연장되며 상기 마이크로 발광 소자를 덮도록 구성된 것을 특징으로 하는 마이크로 발광 소자 패키지.
  16. 제 10 항에 있어서,
    상기 공통 전극은 금속 전극이고,
    상기 공통 전극은 상기 패키지 기판의 주표면을 따라 연장되며 상기 마이크로 발광 소자을 적어도 부분적으로 노출시키도록 구성된 것을 특징으로 하는 마이크로 발광 소자 패키지.
PCT/KR2023/009247 2022-06-30 2023-06-30 마이크로 발광 소자 패키지 WO2024005598A1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20220080726 2022-06-30
KR10-2022-0080726 2022-06-30
KR1020230084803A KR20240003429A (ko) 2022-06-30 2023-06-30 마이크로 발광 소자 패키지
KR10-2023-0084803 2023-06-30

Publications (1)

Publication Number Publication Date
WO2024005598A1 true WO2024005598A1 (ko) 2024-01-04

Family

ID=89381068

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2023/009247 WO2024005598A1 (ko) 2022-06-30 2023-06-30 마이크로 발광 소자 패키지

Country Status (1)

Country Link
WO (1) WO2024005598A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180130357A (ko) * 2017-05-29 2018-12-07 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20190007226A (ko) * 2017-07-12 2019-01-22 삼성전자주식회사 발광소자 패키지 및 이를 이용한 디스플레이 장치
KR20190094665A (ko) * 2018-02-05 2019-08-14 주식회사 루멘스 마이크로 엘이디 모듈
KR20200043862A (ko) * 2018-10-18 2020-04-28 주식회사 루멘스 플렉시블 마이크로 엘이디 모듈 및 플렉시블 마이크로 엘이디 모듈 제조 방법
KR20210154104A (ko) * 2020-06-11 2021-12-20 엘씨스퀘어(주) 마이크로 led 칩 패키지 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180130357A (ko) * 2017-05-29 2018-12-07 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20190007226A (ko) * 2017-07-12 2019-01-22 삼성전자주식회사 발광소자 패키지 및 이를 이용한 디스플레이 장치
KR20190094665A (ko) * 2018-02-05 2019-08-14 주식회사 루멘스 마이크로 엘이디 모듈
KR20200043862A (ko) * 2018-10-18 2020-04-28 주식회사 루멘스 플렉시블 마이크로 엘이디 모듈 및 플렉시블 마이크로 엘이디 모듈 제조 방법
KR20210154104A (ko) * 2020-06-11 2021-12-20 엘씨스퀘어(주) 마이크로 led 칩 패키지 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US11302247B2 (en) LED display device
WO2009145502A2 (ko) 발광 소자
WO2020231131A1 (en) Light emitting package
WO2021085935A1 (ko) 디스플레이용 발광 소자 및 그것을 갖는 led 디스플레이 장치
WO2014081159A1 (ko) 백라이트 유닛
WO2020036423A1 (ko) 발광 소자
CN107408606A (zh) 发光元件、发光单元、发光面板装置及驱动发光面板装置的方法
WO2012091245A1 (en) Light emitting module having wafer with integrated power supply device
WO2018101573A1 (ko) 발광 소자 디스플레이 장치 및 이의 제조 방법
WO2020235732A1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
CN106133930B (zh) 半导体单元、半导体器件、发光装置、显示装置和半导体器件制造方法
WO2020096415A1 (en) Mounting structure for mounting micro led
CN109728065A (zh) 显示基板及其制备方法、显示装置
US11086155B2 (en) Flexible device and method of manufacturing the same, and display apparatus
CN109994528A (zh) 显示装置
WO2024005598A1 (ko) 마이크로 발광 소자 패키지
WO2017003115A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2013137554A1 (ko) 발광 소자 및 그 제조 방법
WO2019203403A1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
WO2021107278A1 (ko) 표시 장치 및 표시 장치 제조 방법
EP3970205A1 (en) Light emitting package
WO2011019145A2 (ko) 마스크를 적용하여 측면 반사면을 금속 코팅한 발광 다이오드 패키지 기판 및 그 제조 방법
WO2020054888A1 (ko) 멀티 픽셀 엘이디 패키지
WO2020242175A1 (ko) 캔틸레버 전극을 갖는 발광 소자, 그것을 갖는 디스플레이 패널 및 디스플레이 장치
WO2013019032A2 (en) Optical device package and method of manufacturing the same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23831956

Country of ref document: EP

Kind code of ref document: A1