WO2024005218A1

WO2024005218A1 - Display device

Info

Publication number: WO2024005218A1
Application number: PCT/KR2022/009149
Authority: WO
Inventors: 장재원; 김도한; 박성민
Original assignee: 엘지전자 주식회사; 엘지디스플레이 주식회사
Priority date: 2022-06-27
Filing date: 2022-06-27
Publication date: 2024-01-04

Abstract

A display device comprises: a substrate including a subpixel; a first assembly wire disposed in one direction on the substrate; a second assembly wire disposed parallel to the first assembly wire; a partition wall disposed on the first assembly wire and the second assembly wire and including a first hole in the subpixel; and a semiconductor light-emitting element in the first hole. The second assembly wire may surround a partial area of the first assembly wire. The second assembly wire and the partial area of the first assembly wire have a predetermined gap therebetween in the edge area of the first hole.

Description

디스플레이 장치display device

실시예는 디스플레이 장치에 관한 것이다.Embodiments relate to display devices.

대면적 디스플레이는 액정디스플레이(LCD), OLED 디스플레이, 그리고 마이크로-LED 디스플레이(Micro-LED display) 등이 있다.Large-area displays include liquid crystal displays (LCDs), OLED displays, and Micro-LED displays.

마이크로-LED 디스플레이는 100㎛ 이하의 직경 또는 단면적을 가지는 반도체 발광 소자인 마이크로-LED를 표시소자로 사용하는 디스플레이이다. A micro-LED display is a display that uses micro-LED, a semiconductor light emitting device with a diameter or cross-sectional area of 100㎛ or less, as a display element.

마이크로-LED 디스플레이는 반도체 발광 소자인 마이크로-LED를 표시소자로 사용하기 때문에 명암비, 응답속도, 색 재현율, 시야각, 밝기, 해상도, 수명, 발광효율이나 휘도 등 많은 특성에서 우수한 성능을 가지고 있다.Because micro-LED displays use micro-LED, a semiconductor light-emitting device, as a display device, they have excellent performance in many characteristics such as contrast ratio, response speed, color gamut, viewing angle, brightness, resolution, lifespan, luminous efficiency, and luminance.

특히 마이크로-LED 디스플레이는 화면을 모듈 방식으로 분리, 결합할 수 있어 크기나 해상도 조절이 자유로운 장점 및 플렉서블 디스플레이 구현이 가능한 장점이 있다.In particular, the micro-LED display has the advantage of being able to freely adjust the size and resolution and implement a flexible display because the screen can be separated and combined in a modular manner.

그런데 대형 마이크로-LED 디스플레이는 수백만 개 이상의 마이크로-LED가 필요로 하기 때문에 마이크로-LED를 디스플레이 패널에 신속하고 정확하게 전사하기 어려운 기술적 문제가 있다.However, because large micro-LED displays require more than millions of micro-LEDs, there is a technical problem that makes it difficult to quickly and accurately transfer micro-LEDs to the display panel.

최근 개발되고 있는 전사기술에는 픽앤-플레이스 공법(pick and place process), 레이저 리프트 오프법(Laser Lift-off method) 또는 자가조립 방식(self-assembly method) 등이 있다.Transfer technologies that have been recently developed include the pick and place process, laser lift-off method, or self-assembly method.

이 중에서, 자가조립 방식은 유체 내에서 반도체 발광 소자가 조립위치를 스스로 찾아가는 방식으로서 대화면의 디스플레이 장치의 구현에 유리한 방식이다.Among these, the self-assembly method is a method in which the semiconductor light-emitting device finds its assembly position within the fluid on its own, and is an advantageous method for implementing a large-screen display device.

하지만, 아직 마이크로-LED의 자가조립을 통하여 디스플레이를 제조하는 기술에 대한 연구가 미비한 실정이다.However, there is still insufficient research on technology for manufacturing displays through self-assembly of micro-LEDs.

특히 종래기술에서 대형 디스플레이에 수백만 개 이상의 반도체 발광 소자를 신속하게 전사하는 경우 전사 속도(transfer speed)는 향상시킬 수 있으나 전사 불량률(transfer error rate)이 높아질 수 있어 전사 수율(transfer yield)이 낮아지는 기술적 문제가 있다.In particular, in the case of quickly transferring millions of semiconductor light emitting devices to a large display in the prior art, the transfer speed can be improved, but the transfer error rate can increase, which lowers the transfer yield. There is a technical problem.

관련 기술에서 유전영동(dielectrophoresis, DEP)을 이용한 자가조립 방식의 전사공정이 시도되고 있으나 DEP force의 불균일성 등으로 인해 자가 조립률이 낮은 문제가 있다.In related technologies, a self-assembly transfer process using dielectrophoresis (DEP) is being attempted, but there is a problem with a low self-assembly rate due to non-uniformity of the DEP force.

도 1은 비공개 내부기술에 따라 반도체 발광 소자를 조립하기 위한 조립 배선의 구조를 도시한다.1 shows the structure of assembly wiring for assembling a semiconductor light emitting device according to an undisclosed internal technology.

도 1a에 도시한 바와 같이, 제1 조립 배선(2)과 제2 조립 배선(3)이 나란하게 배치되고, 이들 조립 배선(2, 3) 상에 조립 홀(5H)에 반도체 발광 소자(6)가 조립된다.As shown in FIG. 1A, the first assembly wiring 2 and the second assembly wiring 3 are arranged in parallel, and the semiconductor light emitting device 6 is placed in the assembly hole 5H on these assembly wirings 2 and 3. ) is assembled.

즉, 도 2a에 도시한 바와 같이, 제1 조립 배선(2)과 제2 조립 배선(3) 사이에 DEP force가 형성되고, 이 DEP force에 의해 반도체 발광 소자(6)가 당겨져 조립 홀(5H)에 삽입된다. That is, as shown in FIG. 2A, a DEP force is formed between the first assembly wiring 2 and the second assembly wiring 3, and the semiconductor light emitting device 6 is pulled by this DEP force into the assembly hole 5H. ) is inserted into.

DEP force는 서로 마주보는 제1 조립 배선(2)의 끝단과 제2 조립 배선(3)의 끝단 사이의 갭(GAP)에서 가장 크고, 제1 조립 배선(2)의 끝단에서 멀어지거나 제2 조립 배선(3)의 끝단에서 멀어질수록 DEP force가 작아진다. 다시 말해, DEP force가 X축 방향을 따라 조립 홀(5H)의 중심 영역에서는 크고, 조립 홀(5H)의 가장자리 영역에서는 작게 되어, DEP force가 비균일하다. 또한, 제1 조립 배선(2)과 제2 조립 배선(3) 사이의 갭(GAP)이 반도체 발광 소자(6)의 직경에 비해 매우 작다. 특히 제1 조립 배선(2)과 제2 조립 배선(3) 사이의 갭(GAP)이 Y축 방향과 동일한 방향 상에서 반도체 발광 소자(6)의 중심 선(8)을 따라 위치된다. The DEP force is largest at the gap (GAP) between the ends of the first assembly wiring (2) and the ends of the second assembly wiring (3) facing each other, and is away from the end of the first assembly wiring (2) or at the end of the second assembly wiring (3). The farther away from the end of the wiring (3), the smaller the DEP force becomes. In other words, the DEP force is large in the center area of the assembly hole 5H along the X-axis direction and small in the edge area of the assembly hole 5H, so the DEP force is non-uniform. Additionally, the gap (GAP) between the first assembled wiring 2 and the second assembled wiring 3 is very small compared to the diameter of the semiconductor light emitting device 6. In particular, the gap (GAP) between the first assembly wiring 2 and the second assembly wiring 3 is located along the center line 8 of the semiconductor light emitting device 6 in the same direction as the Y-axis direction.

따라서, DEP force가 조립 홀(5H) 내에서 X축 방향을 따라 비균일하고, Y축 방향을 따라 반도체 발광 소자(6)의 중심 선(8)을 따라서만 강하므로, 반도체 발광 소자(6)가 안정적으로 조립 홀(5H)에 조립되지 못한다. 즉, 반도체 발광 소자(6)의 가장자리 영역에는 DEP force가 작용하지 못하여, 반도체 발광 소자(6)가 비틀리거나 기울어진 상태로 조립되는 불량이 발생된다(도 2b).Therefore, since the DEP force is non-uniform along the X-axis direction within the assembly hole 5H and is strong only along the center line 8 of the semiconductor light-emitting device 6 along the Y-axis direction, cannot be stably assembled in the assembly hole (5H). That is, the DEP force does not act on the edge area of the semiconductor light emitting device 6, resulting in a defect in which the semiconductor light emitting device 6 is assembled in a twisted or tilted state (FIG. 2b).

아울러, 반도체 발광 소자(6)가 조립 홀(5H)에 조립되더라도, 반도체 발광 소자(6)의 가장자리 영역에 DEP force가 작용하지 못해, 반도체 발광 소자(6)에 조립 홀(5H) 내에 고정되지 않고 이탈되는 문제가 있다. In addition, even if the semiconductor light emitting device 6 is assembled in the assembly hole 5H, the DEP force does not act on the edge area of the semiconductor light emitting device 6, so the semiconductor light emitting device 6 is not fixed in the assembly hole 5H. There is a problem with it falling out.

한편, 미설명 부호 1은 기판이고, 4는 절연층이다. Meanwhile, the unexplained symbol 1 is a substrate, and 4 is an insulating layer.

실시예는 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다.The embodiments aim to solve the above-described problems and other problems.

실시예의 다른 목적은 조립 불량을 방지할 수 있는 디스플레이 장치를 제공하는 것이다.Another object of the embodiment is to provide a display device that can prevent assembly defects.

또한, 실시예의 또 다른 목적은 기 조립된 반도체 발광 소자의 이탈을 방지할 수 있는 디스플레이 장치를 제공하는 것이다.Additionally, another purpose of the embodiment is to provide a display device that can prevent the pre-assembled semiconductor light emitting device from being separated.

실시예의 기술적 과제는 본 항목에 기재된 것에 한정되지 않으며, 발명의 설명을 통해 파악될 수 있는 것을 포함한다.The technical problems of the embodiments are not limited to those described in this item and include those that can be understood through the description of the invention.

상기 또는 다른 목적을 달성하기 위해 실시예의 일 측면에 따르면, 디스플레이 장치는, 서브 화소를 포함하는 기판; 상기 기판 상에서 일 방향을 따라 배치된 제1 조립 배선; 상기 제1 조립 배선과 나란하게 배치된 제2 조립 배선; 상기 제1 조립 배선 및 상기 제2 조립 배선 상에 배치되고, 상기 서브 화소에 제1 홀을 포함하는 격벽; 및 상기 제1 홀에 반도체 발광 소자;를 포함하고,According to one aspect of the embodiment to achieve the above or other objects, a display device includes: a substrate including sub-pixels; a first assembly line disposed along one direction on the substrate; a second assembly wiring arranged in parallel with the first assembly wiring; a partition disposed on the first assembly wiring and the second assembly wiring and including a first hole in the sub-pixel; And a semiconductor light emitting device in the first hole,

상기 제2 조립 배선은, 상기 제1 조립 배선의 일부 영역을 둘러싸고, 상기 제1 조립 배선의 상기 일부 영역과 상기 제2 조립 배선은 상기 제1 홀의 가장자리 영역에 소정 갭을 갖는다.The second assembled wiring surrounds a partial region of the first assembled wiring, and the partial region of the first assembled wiring and the second assembled wiring have a predetermined gap at an edge region of the first hole.

상기 갭은 상기 반도체 발광 소자 하측의 가장자리 영역을 따라 위치될 수 있다. The gap may be located along an edge area below the semiconductor light emitting device.

상기 디스플레이 장치는, 상기 제1 조립 배선 상에 절연층;을 포함할 수 있다. 상기 제2 조립 배선은 상기 절연층 상에 배치될 수 있다. The display device may include an insulating layer on the first assembly wiring. The second assembled wiring may be disposed on the insulating layer.

상기 제2 조립 배선은, 메인 전극; 및 상기 서브 화소에서 상기 메인 전극으로부터 연장된 보조 전극;을 포함할 수 있다. 상기 보조 전극은, 상기 제1 홀의 직경보다 작은 직경을 갖는 제2 홀;을 포함할 수 있다. The second assembled wiring includes a main electrode; and an auxiliary electrode extending from the main electrode in the sub-pixel. The auxiliary electrode may include a second hole having a diameter smaller than the diameter of the first hole.

상기 제2 홀은 상기 반도체 발광 소자의 형상에 대응하는 형상을 가질 수 있다. The second hole may have a shape corresponding to the shape of the semiconductor light emitting device.

상기 제1 조립 배선은, 메인 전극; 및 상기 보조 전극의 상기 제2 홀에 돌출 전극;을 포함할 수 있다. The first assembled wiring includes a main electrode; and an electrode protruding from the second hole of the auxiliary electrode.

상기 돌출 전극은 상기 절연층을 통해 상기 메인 전극에 연결될 수 있다. The protruding electrode may be connected to the main electrode through the insulating layer.

상기 보조 전극은 상기 돌출 전극을 둘러쌀 수 있다. The auxiliary electrode may surround the protruding electrode.

상기 돌출 전극의 직경은 상기 반도체 발광 소자의 직경보다 작을 수 있다.The diameter of the protruding electrode may be smaller than the diameter of the semiconductor light emitting device.

상기 돌출 전극과 상기 보조 전극은 상기 갭을 갖고, 상기 갭은 상기 반도체 발광 소자 하측의 가장자리 영역을 따라 위치될 수 있다. The protruding electrode and the auxiliary electrode may have the gap, and the gap may be located along an edge area below the semiconductor light emitting device.

상기 돌출 전극은 상기 제2 조립 배선과 동일한 금속을 포함할 수 있다.The protruding electrode may include the same metal as the second assembly wiring.

상기 제1 조립 배선은, 상기 메인 전극에서 상기 화소 영역에서 상기 제2 조립 배선을 향해 연장된 절곡부;을 포함할 수 있다. The first assembled wiring may include a bent portion extending from the main electrode toward the second assembled wiring in the pixel area.

상기 돌출 전극은 상기 절연층을 통해 상기 절곡부에 연결될 수 있다. The protruding electrode may be connected to the bent portion through the insulating layer.

상기 절곡부의 폭은 상기 상기 메인 전극의 폭보다 작을 수 있다. The width of the bent portion may be smaller than the width of the main electrode.

상기 절곡부의 폭은 상기 제1 홀의 직경보다 작을 수 있다. The width of the bent portion may be smaller than the diameter of the first hole.

상기 절곡부의 폭은 상기 돌출 전극의 직경 이상일 수 있다. The width of the bent portion may be greater than or equal to the diameter of the protruding electrode.

상기 디스플레이 장치는, 상기 제1 홀 내에서 상기 반도체 발광 소자를 둘러싸는 연결 전극; 및 상기 반도체 발광 소자 상에 전극 배선;을 포함할 수 있다. 상기 연결 전극은, 상기 제1 조립 배선 또는 상기 제2 조립 배선 중 적어도 하나의 조립 배선에 연결될 수 있다. The display device includes a connection electrode surrounding the semiconductor light emitting device within the first hole; and electrode wiring on the semiconductor light emitting device. The connection electrode may be connected to at least one assembly wiring of the first assembly wiring or the second assembly wiring.

도 9 및 도 10에 도시한 바와 같이, 서브 화소(PX)에 반도체 발광 소자(150)에 조립되기 위한 제1 홀(340H)이 구비될 수 있다. 제2 조립 배선(322)은 제1 홀(340H) 내에 제1 홀(340H)의 직경(D1)보다 작은 직경(D2)을 갖는 제2 홀(320H)을 포함하는 보조 전극(322-2)을 포함할 수 있다. 이때, 제1 조리 배선(321)의 돌출 전극(321-3)이 수직으로 돌출되어 보조 전극(322-2)의 제2 홀(320H)에 배치될 수 있다. 이러한 경우, 돌출 전극(321-3)과 보조 전극(322-2) 사이에 소정의 갭(G1)이 형성될 수 있다. 해당 갭(G1)은 제1 홀(340H)의 가장자리 영역을 따라 형성될 수 있다. 즉 해당 갭(G1)은 돌출 전극(321-3)의 둘레를 따라 형성될 수 있다. As shown in FIGS. 9 and 10 , the sub-pixel PX may be provided with a first hole 340H for assembly into the semiconductor light emitting device 150. The second assembly wiring 322 is an auxiliary electrode 322-2 including a second hole 320H within the first hole 340H and having a diameter D2 smaller than the diameter D1 of the first hole 340H. may include. At this time, the protruding electrode 321-3 of the first cooking wire 321 may protrude vertically and be disposed in the second hole 320H of the auxiliary electrode 322-2. In this case, a predetermined gap G1 may be formed between the protruding electrode 321-3 and the auxiliary electrode 322-2. The gap G1 may be formed along the edge area of the first hole 340H. That is, the gap G1 may be formed along the circumference of the protruding electrode 321-3.

자가 조립을 위해 제1 조립 배선(321)과 제2 조립 배선(322)에 교류 전압이 인가되는 경우, 해당 갭(G1)에서 가장 큰 DEP force가 형성될 수 있다. 이러한 경우, 반도체 발광 소자(150)가 해당 DEP force에 의해 제1 홀(34H) 내로 당겨질 수 있고, 또한 제1 홀(340H)로 삽입된 반도체 발광 소자(150) 하측 가장자리 영역을 따라 가장 큰 DEP force가 작용하므로, 해당 반도체 발광 소자(150)가 제1 홀(340H)의 바닥부, 즉 제2 절연층(335)의 상면으로 뒤틀리거나 기울어지지 않고 안정적으로 안착될 수 있다. 또한, 반도체 발광 소자(150)가 제1 홀(340H)에 안착된 후에도 반도체 발광 소자(150) 하측의 가장자리 영역을 따라 지속적으로 가장 큰 DEP force가 작용되므로, 상기 안착된 반도체 발광 소자(150)가 제1 홀(340H) 밖으로 이탈되지 않고 제1 홀(340H) 내에 단단하게 고정될 수 있다. 이에 따라, 반도체 발광 소자(150)가 제1 홀(340H) 내에 뒤틀리거나 기울어진 채 안착되거나 제1 홀(340H)에 조립된 후 이탈되는 등과 같은 조립 불량이 방지되어 조립 수율이 획기적으로 향상될 수 있다. When an alternating voltage is applied to the first assembly wiring 321 and the second assembly wiring 322 for self-assembly, the largest DEP force may be formed in the corresponding gap G1. In this case, the semiconductor light emitting device 150 may be pulled into the first hole 34H by the corresponding DEP force, and the largest DEP along the lower edge region of the semiconductor light emitting device 150 inserted into the first hole 340H Because force acts, the semiconductor light emitting device 150 can be stably seated on the bottom of the first hole 340H, that is, the top surface of the second insulating layer 335, without being distorted or tilted. In addition, even after the semiconductor light-emitting device 150 is seated in the first hole 340H, the largest DEP force is continuously applied along the edge area of the lower side of the semiconductor light-emitting device 150, so the seated semiconductor light-emitting device 150 Can be firmly fixed within the first hole 340H without falling out of the first hole 340H. Accordingly, assembly yield, such as the semiconductor light emitting device 150 being seated twisted or tilted in the first hole 340H or being separated after being assembled in the first hole 340H, is prevented, thereby dramatically improving assembly yield. You can.

한편, 도 18 및 도 19에 도시한 바와 같이, 제1 조립 배선(321)에서 연장된 절곡부(321-4)가 서브 화소(PX')에 배치되도록 하여, 제1 조립 배선(321)과 제2 조립 배선(322) 사이의 수직으로의 중첩 면적을 줄여, 기생 커패시턴스의 용량이 줄어들 수 있다. 기생 커패시턴스의 용량이 줄어듦으로써, 제1 조립 배선(321)과 제2 조립 배선(322) 사이의 교류 전압이 기생 커패시턴스에 의해 발생되는 손실이 줄어들 수 있다. 이에 따라, 보다 작은 교류 전압에 의해서도 충분한 크기의 DEP force가 형성될 수 있어, 소비 전력이 줄어들 수 있다. Meanwhile, as shown in FIGS. 18 and 19, the bent portion 321-4 extending from the first assembly wiring 321 is disposed in the sub-pixel PX', so that the first assembly wiring 321 and By reducing the vertical overlap area between the second assembly wires 322, the parasitic capacitance capacity can be reduced. By reducing the capacity of the parasitic capacitance, the loss caused by the parasitic capacitance of the alternating current voltage between the first assembled wiring 321 and the second assembled wiring 322 can be reduced. Accordingly, a DEP force of sufficient size can be formed even with a smaller AC voltage, and power consumption can be reduced.

실시예의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 실시예의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 바람직한 실시예와 같은 특정 실시예는 단지 예시로 주어진 것으로 이해되어야 한다. Additional scope of applicability of the embodiments will become apparent from the detailed description that follows. However, since various changes and modifications within the spirit and scope of the embodiments may be clearly understood by those skilled in the art, the detailed description and specific embodiments, such as preferred embodiments, should be understood as being given by way of example only.

도 2a는 비공개 내부기술에 따른 조립 배선 구조를 이용한 자가 조립시 조립 홀에 반도체 발광 소자가 조립되는 모습을 도시한다.Figure 2a shows a semiconductor light emitting device being assembled in an assembly hole during self-assembly using an assembly wiring structure according to an undisclosed internal technology.

도 2b는 비공개 내부기술에 따른 조립 배선 구조를 이용한 자가 조립시 반도체 발광 소자의 조립 불량을 도시한다. Figure 2b shows assembly defects of a semiconductor light emitting device during self-assembly using an assembly wiring structure according to an undisclosed internal technology.

도 3은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실을 도시한다. Figure 3 shows a living room of a house where a display device according to an embodiment is placed.

도 4는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이다.Figure 4 is a block diagram schematically showing a display device according to an embodiment.

도 5는 도 4의 화소의 일 예를 보여주는 회로도이다.FIG. 5 is a circuit diagram showing an example of the pixel of FIG. 4.

도 6은 도 3의 디스플레이 장치에서 제1 패널영역의 확대도이다.FIG. 6 is an enlarged view of the first panel area in the display device of FIG. 3.

도 7은 도 6의 A2 영역의 확대도이다.Figure 7 is an enlarged view of area A2 in Figure 6.

도 8는 실시예에 따른 발광 소자가 자가 조립 방식에 의해 기판에 조립되는 예를 나타내는 도면이다. Figure 8 is a diagram showing an example in which a light emitting device according to an embodiment is assembled on a substrate by a self-assembly method.

도 9는 제1 실시예에 따른 서브 화소를 도시한 평면도이다.Figure 9 is a plan view showing a sub-pixel according to the first embodiment.

도 10은 도 9의 C1-C2 라인을 따라 절단한 단면도이다.Figure 10 is a cross-sectional view taken along line C1-C2 in Figure 9.

도 11a는 제1 실시예에 따른 서브 화소에서 제1 조립 배선의 돌출 전극과 제2 조립 배선의 보조 전극 사이에서 DEP force가 형성된 모습을 도시한 평면도이다.FIG. 11A is a plan view showing a DEP force formed between the protruding electrode of the first assembled wiring and the auxiliary electrode of the second assembled wiring in the sub-pixel according to the first embodiment.

도 11b는 제1 실시예에 따른 서브 화소에서 제1 조립 배선의 돌출 전극과 제2 조립 배선의 보조 전극 사이에 형성된 DEP force에 의해 반도체 발광 소자가 조립되는 모습을 도시한 단면도이다.FIG. 11B is a cross-sectional view showing a semiconductor light emitting device being assembled by a DEP force formed between the protruding electrode of the first assembly wiring and the auxiliary electrode of the second assembly wiring in the sub-pixel according to the first embodiment.

도 12는 제1 실시예에 따른 서브 화소에서 제1 조립 배선의 돌출 전극과 제2 조립 배선의 보조 전극 사이에 형성된 DEP force에 의해 반도체 발광 소자의 조립이 완료된 모습을 도시한 단면도이다.FIG. 12 is a cross-sectional view showing the completed assembly of the semiconductor light emitting device by the DEP force formed between the protruding electrode of the first assembly wiring and the auxiliary electrode of the second assembly wiring in the sub-pixel according to the first embodiment.

도 13a 및 도 13b는 제1 조립 배선을 형성하는 모습을 도시한다.Figures 13a and 13b show forming the first assembled wiring.

도 14a 및 도 14b는 제2 조립 배선을 형성하는 모습을 도시한다.14A and 14B show forming a second assembly wiring.

도 15a 및 도 15b는 제1 조립 배선과 제2 조립 배선 사이의 DEP force를 이용하여 반도체 발광 소자를 조립하는 모습을 도시한다.FIGS. 15A and 15B show assembling a semiconductor light emitting device using DEP force between the first assembly wiring and the second assembly wiring.

도 16은 반도체 발광 소자의 전기적 연결을 위해 후공정을 수행한 모습을 도시한다. Figure 16 shows a post-process performed for electrical connection of a semiconductor light emitting device.

도 17은 제1 실시예에 따른 디스플레이 장치를 도시한 평면도이다.Figure 17 is a plan view showing a display device according to the first embodiment.

도 18은 제2 실시예에 따른 서브 화소를 도시한 평면도이다.Figure 18 is a plan view showing a sub-pixel according to the second embodiment.

도 19는 도 18의 D1-D2 라인을 따라 절단한 단면도이다.FIG. 19 is a cross-sectional view taken along line D1-D2 in FIG. 18.

도면들에 도시된 구성 요소들의 크기, 형상, 수치 등은 실제와 상이할 수 있다. 또한, 동일한 구성 요소들에 대해서 도면들 간에 서로 상이한 크기, 형상, 수치 등으로 도시되더라도, 이는 도면 상의 하나의 예시일 뿐이며, 동일한 구성 요소들에 대해서는 도면들 간에 서로 동일한 크기, 형상, 수치 등을 가질 수 있다. The size, shape, and dimensions of components shown in the drawings may differ from actual ones. In addition, although the same components are shown in different sizes, shapes, and numbers between the drawings, this is only an example in the drawings, and the same components are shown in the same size, shape, and number across the drawings. You can have it.

이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 '모듈' 및 '부'는 명세서 작성의 용이함이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것이며, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것은 아니다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 '상(on)'에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 다른 중간 요소가 존재할 수도 있는 것을 포함한다.Hereinafter, embodiments disclosed in the present specification will be described in detail with reference to the attached drawings. However, identical or similar components will be assigned the same reference numbers regardless of reference numerals, and duplicate descriptions thereof will be omitted. The suffixes 'module' and 'part' for components used in the following description are given or used interchangeably in consideration of ease of specification preparation, and do not have distinct meanings or roles in themselves. Additionally, the attached drawings are intended to facilitate easy understanding of the embodiments disclosed in this specification, and the technical idea disclosed in this specification is not limited by the attached drawings. Additionally, when an element such as a layer, region or substrate is referred to as being 'on' another component, this includes either directly on the other element or there may be other intermediate elements in between. do.

본 명세서에서 설명되는 디스플레이 장치에는 TV, 샤이니지, 휴대폰, 스마트 폰(smart phone), 자동차용 HUD(head-Up Display), 노트북 컴퓨터(laptop computer)용 백라이트 유닛, VR이나 AR용 디스플레이 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에도 적용될 수 있다.Display devices described in this specification include TVs, shines, mobile phones, smart phones, head-up displays (HUDs) for automobiles, backlight units for laptop computers, displays for VR or AR, etc. You can. However, the configuration according to the embodiment described in this specification can be applied to a device capable of displaying even if it is a new product type that is developed in the future.

이하 실시예에 따른 발광 소자 및 이를 포함하는 디스플레이 장치에 대해 설명한다.Hereinafter, a light emitting device according to an embodiment and a display device including the same will be described.

도 3을 참조하면, 실시예의 디스플레이 장치(100)는 세탁기(101), 로봇 청소기(102), 공기 청정기(103) 등의 각종 전자 제품의 상태를 표시할 수 있고, 각 전자 제품들과 IOT 기반으로 통신할 수 있으며 사용자의 설정 데이터에 기초하여 각 전자 제품들을 제어할 수도 있다.Referring to FIG. 3, the display device 100 of the embodiment can display the status of various electronic products such as a washing machine 101, a robot vacuum cleaner 102, and an air purifier 103, and displays the status of each electronic product and an IOT-based You can communicate with each other and control each electronic product based on the user's setting data.

실시예에 따른 디스플레이 장치(100)는 얇고 유연한 기판 위에 제작되는 플렉서블 디스플레이(flexible display)를 포함할 수 있다. 플렉서블 디스플레이는 기존의 평판 디스플레이의 특성을 유지하면서, 종이와 같이 휘어지거나 말릴 수 있다.The display device 100 according to an embodiment may include a flexible display manufactured on a thin and flexible substrate. Flexible displays can bend or curl like paper while maintaining the characteristics of existing flat displays.

플렉서블 디스플레이에서 시각정보는 매트릭스 형태로 배치되는 단위 화소(unit pixel)의 발광이 독자적으로 제어됨에 의하여 구현될 수 있다. 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다. 플렉서블 디스플레이의 단위 화소는 발광 소자에 의하여 구현될 수 있다. 실시예에서 발광 소자는 Micro-LED나 Nano-LED일 수 있으나 이에 한정되는 것은 아니다.In a flexible display, visual information can be implemented by independently controlling the light emission of unit pixels arranged in a matrix form. A unit pixel refers to the minimum unit for implementing one color. A unit pixel of a flexible display may be implemented by a light-emitting device. In the embodiment, the light emitting device may be Micro-LED or Nano-LED, but is not limited thereto.

도 4는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이고, 도 5는 도 4의 화소의 일 예를 보여주는 회로도이다.FIG. 4 is a block diagram schematically showing a display device according to an embodiment, and FIG. 5 is a circuit diagram showing an example of the pixel of FIG. 4.

도 4 및 도 5를 참조하면, 실시예에 따른 디스플레이 장치는 디스플레이 패널(10), 구동 회로(20), 스캔 구동부(30) 및 전원 공급 회로(50)를 포함할 수 있다. Referring to FIGS. 4 and 5 , a display device according to an embodiment may include a display panel 10, a driving circuit 20, a scan driver 30, and a power supply circuit 50.

실시예의 디스플레이 장치(100)는 액티브 매트릭스(AM, Active Matrix)방식 또는 패시브 매트릭스(PM, Passive Matrix) 방식으로 발광 소자를 구동할 수 있다.The display device 100 of the embodiment may drive the light emitting device in an active matrix (AM) method or a passive matrix (PM) method.

구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.The driving circuit 20 may include a data driver 21 and a timing control unit 22.

디스플레이 패널(10)은 직사각형으로 이루어질 수 있지만, 이에 대해서는 한정하지 않는다. 즉, 디스플레이 패널(10)은 원형 또는 타원형으로 형성될 수 있다. 디스플레이 패널(10)의 적어도 일 측은 소정의 곡률로 구부러지도록 형성될 수 있다.The display panel 10 may be rectangular, but is not limited thereto. That is, the display panel 10 may be formed in a circular or oval shape. At least one side of the display panel 10 may be bent to a predetermined curvature.

디스플레이 패널(10)은 표시 영역(DA)과 표시 영역(DA)의 주변에 배치된 비표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 화소(PX)들이 형성되어 영상을 디스플레이하는 영역이다. 디스플레이 패널(10)은 데이터 라인들(D1~Dm, m은 2 이상의 정수), 데이터 라인들(D1~Dm)과 교차되는 스캔 라인들(S1~Sn, n은 2 이상의 정수), 고전위 전압이 공급되는 고전위 전압 라인(VDDL), 저전위 전압이 공급되는 저전위 전압 라인(VSSL) 및 데이터 라인들(D1~Dm)과 스캔 라인들(S1~Sn)에 접속된 화소(PX)들을 포함할 수 있다.The display panel 10 may be divided into a display area (DA) and a non-display area (NDA) disposed around the display area (DA). The display area DA is an area where pixels PX are formed to display an image. The display panel 10 includes data lines (D1 to Dm, m is an integer greater than 2), scan lines (S1 to Sn, n is an integer greater than 2) that intersect the data lines (D1 to Dm), and a high potential voltage. The pixels (PX) connected to the high-potential voltage line (VDDL) supplied, the low-potential voltage line (VSSL) supplied with the low-potential voltage, and the data lines (D1 to Dm) and scan lines (S1 to Sn). It can be included.

화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 주 파장의 제1 컬러 광을 발광하고, 제2 서브 화소(PX2)는 제2 주 파장의 제2 컬러 광을 발광하며, 제3 서브 화소(PX3)는 제3 주 파장의 제3 컬러 광을 발광할 수 있다. 제1 컬러 광은 적색 광, 제2 컬러 광은 녹색 광, 제3 컬러 광은 청색 광일 수 있으나, 이에 한정되지 않는다. 또한, 도 4에서는 화소(PX)들 각각이 3 개의 서브 화소들을 포함하는 것을 예시하였으나, 이에 한정되지 않는다. 즉, 화소(PX)들 각각은 4 개 이상의 서브 화소들을 포함할 수 있다. Each of the pixels PX may include a first sub-pixel PX1, a second sub-pixel PX2, and a third sub-pixel PX3. The first sub-pixel (PX1) emits a first color light of a first main wavelength, the second sub-pixel (PX2) emits a second color light of a second main wavelength, and the third sub-pixel (PX3) A third color light of a third main wavelength may be emitted. The first color light may be red light, the second color light may be green light, and the third color light may be blue light, but are not limited thereto. Additionally, in FIG. 4, it is illustrated that each pixel PX includes three sub-pixels, but the present invention is not limited thereto. That is, each pixel PX may include four or more sub-pixels.

제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 데이터 라인들(D1~Dm) 중 적어도 하나, 스캔 라인들(S1~Sn) 중 적어도 하나 및 고전위 전압 라인(VDDL)에 접속될 수 있다. 제1 서브 화소(PX1)는 도 5과 같이 발광 소자(LD)들과 발광 소자(LD)들에 전류를 공급하기 위한 복수의 트랜지스터들과 적어도 하나의 커패시터(Cst)를 포함할 수 있다. Each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) includes at least one of the data lines (D1 to Dm), at least one of the scan lines (S1 to Sn), and It can be connected to the above voltage line (VDDL). As shown in FIG. 5 , the first sub-pixel PX1 may include light-emitting devices LD, a plurality of transistors for supplying current to the light-emitting devices LD, and at least one capacitor Cst.

도면에 도시되지 않았지만, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 단지 하나의 발광 소자(LD)와 적어도 하나의 커패시터(Cst)를 포함할 수도 있다. Although not shown in the drawing, each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) may include only one light emitting element (LD) and at least one capacitor (Cst). It may be possible.

발광 소자(LD)들 각각은 제1 전극, 복수의 도전형 반도체층 및 제2 전극을 포함하는 반도체 발광 다이오드일 수 있다. 여기서, 제1 전극은 애노드 전극, 제2 전극은 캐소드 전극일 수 있지만, 이에 대해서는 한정하지 않는다.Each of the light emitting elements LD may be a semiconductor light emitting diode including a first electrode, a plurality of conductive semiconductor layers, and a second electrode. Here, the first electrode may be an anode electrode and the second electrode may be a cathode electrode, but this is not limited.

발광 소자(LD)는 수평형 발광 소자, 플립칩형 발광 소자 및 수직형 발광 소자 중 하나일 수 있다. The light emitting device (LD) may be one of a horizontal light emitting device, a flip chip type light emitting device, and a vertical light emitting device.

복수의 트랜지스터들은 도 5와 같이 발광 소자(LD)들에 전류를 공급하는 구동 트랜지스터(DT), 구동 트랜지스터(DT)의 게이트 전극에 데이터 전압을 공급하는 스캔 트랜지스터(ST)를 포함할 수 있다. 구동 트랜지스터(DT)는 스캔 트랜지스터(ST)의 소스 전극에 접속되는 게이트 전극, 고전위 전압이 인가되는 고전위 전압 라인(VDDL)에 접속되는 소스 전극 및 발광 소자(LD)들의 제1 전극들에 접속되는 드레인 전극을 포함할 수 있다. 스캔 트랜지스터(ST)는 스캔 라인(Sk, k는 1≤k≤n을 만족하는 정수)에 접속되는 게이트 전극, 구동 트랜지스터(DT)의 게이트 전극에 접속되는 소스 전극 및 데이터 라인(Dj, j는 1≤j≤m을 만족하는 정수)에 접속되는 드레인 전극을 포함할 수 있다.As shown in FIG. 5 , the plurality of transistors may include a driving transistor (DT) that supplies current to the light emitting elements (LD) and a scan transistor (ST) that supplies a data voltage to the gate electrode of the driving transistor (DT). The driving transistor DT is connected to a gate electrode connected to the source electrode of the scan transistor ST, a source electrode connected to the high potential voltage line VDDL to which a high potential voltage is applied, and the first electrodes of the light emitting elements LD. It may include a connected drain electrode. The scan transistor (ST) has a gate electrode connected to the scan line (Sk, k is an integer satisfying 1≤k≤n), a source electrode connected to the gate electrode of the driving transistor (DT), and a data line (Dj, j). It may include a drain electrode connected to an integer satisfying 1≤j≤m.

커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이에 형성된다. 스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전압과 소스 전압의 차이값을 충전한다.The capacitor Cst is formed between the gate electrode and the source electrode of the driving transistor DT. The storage capacitor (Cst) charges the difference between the gate voltage and source voltage of the driving transistor (DT).

구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 또한, 도 5에서는 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)가 P 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 본 발명은 이에 한정되지 않는다. 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 N 타입 MOSFET으로 형성될 수도 있다. 이 경우, 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)들 각각의 소스 전극과 드레인 전극의 위치는 변경될 수 있다.The driving transistor (DT) and the scan transistor (ST) may be formed of a thin film transistor. In addition, in FIG. 5, the driving transistor (DT) and the scan transistor (ST) are mainly described as being formed of a P-type MOSFET (Metal Oxide Semiconductor Field Effect Transistor), but the present invention is not limited thereto. The driving transistor (DT) and scan transistor (ST) may be formed of an N-type MOSFET. In this case, the positions of the source and drain electrodes of the driving transistor (DT) and the scan transistor (ST) may be changed.

또한, 도 5에서는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각이 하나의 구동 트랜지스터(DT), 하나의 스캔 트랜지스터(ST) 및 하나의 커패시터(Cst)를 갖는 2T1C (2 Transistor - 1 capacitor)를 포함하는 것을 예시하였으나, 본 발명은 이에 한정되지 않는다. 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 복수의 스캔 트랜지스터(ST)들과 복수의 커패시터(Cst)들을 포함할 수 있다.In addition, in FIG. 5, each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) includes one driving transistor (DT), one scan transistor (ST), and one capacitor ( Although it is exemplified to include 2T1C (2 Transistor - 1 capacitor) with Cst), the present invention is not limited thereto. Each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) may include a plurality of scan transistors (ST) and a plurality of capacitors (Cst).

제2 서브 화소(PX2)와 제3 서브 화소(PX3)는 제1 서브 화소(PX1)와 실질적으로 동일한 회로도로 표현될 수 있으므로, 이들에 대한 자세한 설명은 생략한다.Since the second sub-pixel (PX2) and the third sub-pixel (PX3) can be represented by substantially the same circuit diagram as the first sub-pixel (PX1), detailed descriptions thereof will be omitted.

구동 회로(20)는 디스플레이 패널(10)을 구동하기 위한 신호들과 전압들을 출력한다. 이를 위해, 구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.The driving circuit 20 outputs signals and voltages for driving the display panel 10. For this purpose, the driving circuit 20 may include a data driver 21 and a timing controller 22.

데이터 구동부(21)는 타이밍 제어부(22)로부터 디지털 비디오 데이터(DATA)와 소스 제어 신호(DCS)를 입력 받는다. 데이터 구동부(21)는 소스 제어 신호(DCS)에 따라 디지털 비디오 데이터(DATA)를 아날로그 데이터 전압들로 변환하여 디스플레이 패널(10)의 데이터 라인들(D1~Dm)에 공급한다.The data driver 21 receives digital video data (DATA) and source control signal (DCS) from the timing control unit 22. The data driver 21 converts digital video data (DATA) into analog data voltages according to the source control signal (DCS) and supplies them to the data lines (D1 to Dm) of the display panel 10.

타이밍 제어부(22)는 호스트 시스템으로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들을 입력받는다. 타이밍 신호들은 수직동기신호(vertical sync signal), 수평동기신호(horizontal sync signal), 데이터 인에이블 신호(data enable signal) 및 도트 클럭(dot clock)을 포함할 수 있다. 호스트 시스템은 스마트폰 또는 태블릿 PC의 어플리케이션 프로세서, 모니터, TV의 시스템 온 칩 등일 수 있다.The timing control unit 22 receives digital video data (DATA) and timing signals from the host system. Timing signals may include a vertical sync signal, a horizontal sync signal, a data enable signal, and a dot clock. The host system may be an application processor in a smartphone or tablet PC, a monitor, or a system-on-chip in a TV.

타이밍 제어부(22)는 데이터 구동부(21)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 제어신호들을 생성한다. 제어신호들은 데이터 구동부(21)의 동작 타이밍을 제어하기 위한 소스 제어 신호(DCS)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 스캔 제어 신호(SCS)를 포함할 수 있다.The timing control unit 22 generates control signals to control the operation timing of the data driver 21 and the scan driver 30. The control signals may include a source control signal (DCS) for controlling the operation timing of the data driver 21 and a scan control signal (SCS) for controlling the operation timing of the scan driver 30.

구동 회로(20)는 디스플레이 패널(10)의 일 측에 마련된 비표시 영역(NDA)에서 배치될 수 있다. 구동 회로(20)는 집적회로(integrated circuit, IC)로 형성되어 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 디스플레이 패널(10) 상에 장착될 수 있으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 구동 회로(20)는 디스플레이 패널(10)이 아닌 회로 보드(미도시) 상에 장착될 수 있다.The driving circuit 20 may be disposed in the non-display area (NDA) provided on one side of the display panel 10. The driving circuit 20 may be formed of an integrated circuit (IC) and mounted on the display panel 10 using a chip on glass (COG) method, a chip on plastic (COP) method, or an ultrasonic bonding method. The present invention is not limited to this. For example, the driving circuit 20 may be mounted on a circuit board (not shown) rather than on the display panel 10.

데이터 구동부(21)는 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 디스플레이 패널(10) 상에 장착되고, 타이밍 제어부(22)는 회로 보드 상에 장착될 수 있다.The data driver 21 may be mounted on the display panel 10 using a chip on glass (COG) method, a chip on plastic (COP) method, or an ultrasonic bonding method, and the timing control unit 22 may be mounted on a circuit board. there is.

스캔 구동부(30)는 타이밍 제어부(22)로부터 스캔 제어 신호(SCS)를 입력 받는다. 스캔 구동부(30)는 스캔 제어 신호(SCS)에 따라 스캔 신호들을 생성하여 디스플레이 패널(10)의 스캔 라인들(S1~Sn)에 공급한다. 스캔 구동부(30)는 다수의 트랜지스터들을 포함하여 디스플레이 패널(10)의 비표시 영역(NDA)에 형성될 수 있다. 또는, 스캔 구동부(30)는 집적 회로로 형성될 수 있으며, 이 경우 디스플레이 패널(10)의 다른 일 측에 부착되는 게이트 연성 필름 상에 장착될 수 있다.The scan driver 30 receives a scan control signal (SCS) from the timing control unit 22. The scan driver 30 generates scan signals according to the scan control signal SCS and supplies them to the scan lines S1 to Sn of the display panel 10. The scan driver 30 may include a plurality of transistors and may be formed in the non-display area NDA of the display panel 10. Alternatively, the scan driver 30 may be formed as an integrated circuit, and in this case, it may be mounted on a gate flexible film attached to the other side of the display panel 10.

회로 보드는 이방성 도전 필름(anisotropic conductive film)을 이용하여 디스플레이 패널(10)의 일 측 가장자리에 마련된 패드들 상에 부착될 수 있다. 이로 인해, 회로 보드의 리드 라인들은 패드들에 전기적으로 연결될 수 있다. 회로 보드는 연성 인쇄 회로 보드(flexible printed circuit board), 인쇄 회로 보드(printed circuit board) 또는 칩온 필름(chip on film)과 같은 연성 필름(flexible film)일 수 있다. 회로 보드는 디스플레이 패널(10)의 하부로 벤딩(bending)될 수 있다. 이로 인해, 회로 보드의 일 측은 디스플레이 패널(10)의 일 측 가장자리에 부착되며, 타 측은 디스플레이 패널(10)의 하부에 배치되어 호스트 시스템이 장착되는 시스템 보드에 연결될 수 있다.The circuit board may be attached to pads provided at one edge of the display panel 10 using an anisotropic conductive film. Because of this, the lead lines of the circuit board can be electrically connected to the pads. The circuit board may be a flexible printed circuit board, a printed circuit board, or a flexible film such as a chip on film. The circuit board may be bent toward the bottom of the display panel 10. Because of this, one side of the circuit board is attached to one edge of the display panel 10, and the other side is placed below the display panel 10 and can be connected to a system board on which the host system is mounted.

전원 공급 회로(50)는 시스템 보드로부터 인가되는 메인 전원으로부터 디스플레이 패널(10)의 구동에 필요한 전압들을 생성하여 디스플레이 패널(10)에 공급할 수 있다. 예를 들어, 전원 공급 회로(50)는 메인 전원으로부터 디스플레이 패널(10)의 발광 소자(LD)들을 구동하기 위한 고전위 전압(VDD)과 저전위 전압(VSS)을 생성하여 디스플레이 패널(10)의 고전위 전압 라인(VDDL)과 저전위 전압 라인(VSSL)에 공급할 수 있다. 또한, 전원 공급 회로(50)는 메인 전원으로부터 구동 회로(20)와 스캔 구동부(30)를 구동하기 위한 구동 전압들을 생성하여 공급할 수 있다.The power supply circuit 50 may generate voltages necessary for driving the display panel 10 from the main power supplied from the system board and supply them to the display panel 10. For example, the power supply circuit 50 generates a high potential voltage (VDD) and a low potential voltage (VSS) for driving the light emitting elements (LD) of the display panel 10 from the main power supply to It can be supplied to the high potential voltage line (VDDL) and low potential voltage line (VSSL). Additionally, the power supply circuit 50 may generate and supply driving voltages for driving the driving circuit 20 and the scan driver 30 from the main power supply.

도 6은 도3의 디스플레이 장치에서 제1 패널영역의 확대도이다.FIG. 6 is an enlarged view of the first panel area in the display device of FIG. 3.

도 6을 참조하면, 실시예의 디스플레이 장치(100)는 제1 패널영역(A1)과 같은 복수의 패널영역들이 타일링에 의해 기구적, 전기적 연결되어 제조될 수 있다.Referring to FIG. 6, the display device 100 of the embodiment may be manufactured by mechanically and electrically connecting a plurality of panel areas, such as the first panel area A1, through tiling.

제1 패널영역(A1)은 단위 화소(도 4의 PX) 별로 배치된 복수의 반도체 발광 소자(150)를 포함할 수 있다. The first panel area A1 may include a plurality of semiconductor light emitting devices 150 arranged for each unit pixel (PX in FIG. 4).

예컨대, 단위 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 예컨대, 복수의 적색 반도체 발광 소자(150R)가 제1 서브 화소(PX1)에 배치되고, 복수의 녹색 반도체 발광 소자(150G)가 제2 서브 화소(PX2)에 배치되며, 복수의 청색 반도체 발광 소자(150B)가 제3 서브 화소(PX3)에 배치될 수 있다. 단위 화소(PX)는 반도체 발광 소자가 배치되지 않는 제4 서브 화소를 더 포함할 수도 있지만, 이에 대해서는 한정하지 않는다. For example, the unit pixel PX may include a first sub-pixel PX1, a second sub-pixel PX2, and a third sub-pixel PX3. For example, a plurality of red semiconductor light-emitting devices 150R are disposed in the first sub-pixel PX1, a plurality of green semiconductor light-emitting devices 150G are disposed in the second sub-pixel PX2, and a plurality of blue semiconductor light-emitting devices are disposed in the second sub-pixel PX2. (150B) may be disposed in the third sub-pixel (PX3). The unit pixel PX may further include a fourth sub-pixel in which a semiconductor light-emitting device is not disposed, but this is not limited.

도 7을 참조하면, 실시예의 디스플레이 장치(100)는 기판(200), 조립 배선(201, 202), 절연층(206) 및 복수의 반도체 발광 소자(150)를 포함할 수 있다. 이보다 더 많은 구성 요소들이 포함될 수 있다.Referring to FIG. 7 , the display device 100 of the embodiment may include a substrate 200, assembly wiring 201 and 202, an insulating layer 206, and a plurality of semiconductor light emitting devices 150. More components may be included.

조립 배선은 서로 이격된 제1 조립 배선(201) 및 제2 조립 배선(202)을 포함할 수 있다. 제1 조립 배선(201) 및 제2 조립 배선(202)은 반도체 발광 소자(150)를 조립하기 위해 유전영동 힘(DEP force)을 생성하기 위해 구비될 수 있다. 예컨대, 반도체 발광 소자(150)는 수평형 반도체 발광 소자, 플립칩형 반도체 발광 소자 및 수직형 반도체 발광 소자 중 하나일 수 있다.The assembly wiring may include a first assembly wiring 201 and a second assembly wiring 202 that are spaced apart from each other. The first assembly wiring 201 and the second assembly wiring 202 may be provided to generate dielectrophoresis force (DEP force) to assemble the semiconductor light emitting device 150. For example, the semiconductor light emitting device 150 may be one of a horizontal semiconductor light emitting device, a flip chip type semiconductor light emitting device, and a vertical semiconductor light emitting device.

반도체 발광 소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색 반도체 발광 소자(150), 녹색 반도체 발광 소자(150G) 및 청색 반도체 발광 소자(150B0를 포함할 수 있으나 이에 한정되는 것은 아니며, 적색 형광체와 녹색 형광체 등을 구비하여 각각 적색과 녹색을 구현할 수도 있다.The semiconductor light-emitting device 150 may include, but is not limited to, a red semiconductor light-emitting device 150, a green semiconductor light-emitting device 150G, and a blue semiconductor light-emitting device 150B0 to form a unit pixel (sub-pixel). , red and green phosphors may be provided to implement red and green colors, respectively.

기판(200)은 그 기판(200) 상에 배치되는 구성 요소들을 지지하는 지지 부재이거나 구성 요소들을 보호하는 보호 부재일 수 있다.The substrate 200 may be a support member that supports components disposed on the substrate 200 or a protection member that protects the components.

기판(200)은 리지드(rigid) 기판이거나 플렉서블(flexible) 기판일 수 있다. 기판(200)은 사파이어, 유리, 실리콘이나 폴리이미드(Polyimide)로 형성될 수 있다. 또한 기판(200)은 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등의 유연성 있는 재질을 포함할 수 있다. 또한, 기판(200)은 투명한 재질일 수 있으나 이에 한정되는 것은 아니다. 기판(200)은 디스플레이 패널에서의 지지 기판으로 기능할 수 있으며, 발광 소자의 자가 조립시 조립용 기판으로 기능할 수도 있다.The substrate 200 may be a rigid substrate or a flexible substrate. The substrate 200 may be made of sapphire, glass, silicon, or polyimide. Additionally, the substrate 200 may include a flexible material such as PEN (Polyethylene Naphthalate) or PET (Polyethylene Terephthalate). Additionally, the substrate 200 may be made of a transparent material, but is not limited thereto. The substrate 200 may function as a support substrate in a display panel, and may also function as an assembly substrate when self-assembling a light emitting device.

기판(200)은 도 4 및 도 5에 도시된 서브 화소(PX1, PX2, PX3) 내의 회로, 예컨대 트랜지스터(ST, DT), 커패시터(Cst), 신호 배선 등이 구비된 백플레인(backplane)일 수 있지만, 이에 대해서는 한정하지 않는다.The substrate 200 may be a backplane equipped with circuits in the sub-pixels (PX1, PX2, PX3) shown in FIGS. 4 and 5, such as transistors (ST, DT), capacitors (Cst), signal wires, etc. However, there is no limitation to this.

절연층(206)은 폴리이미드, PAC, PEN, PET, 폴리머 등과 같이 절연성과 유연성 있는 유기물 재질이나 실리콘 옥사이드(SiO2)나 실리콘 나이트라이드 계열(SiNx) 등을 같은 무기물 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.The insulating layer 206 may include an insulating and flexible organic material such as polyimide, PAC, PEN, PET, polymer, etc., or an inorganic material such as silicon oxide (SiO2) or silicon nitride series (SiNx), and may include a substrate. (200) may be integrated to form one substrate.

절연층(206)은 접착성과 전도성을 가지는 전도성 접착층일 수 있고, 전도성 접착층은 연성을 가져서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다. 예를 들어, 절연층(206)은 이방성 전도성 필름(ACF, anisotropy conductive film)이거나 이방성 전도매질, 전도성 입자를 함유한 솔루션(solution) 등의 전도성 접착층일 수 있다. 전도성 접착층은 두께에 대해 수직방향으로는 전기적으로 전도성이나, 두께에 대해 수평방향으로는 전기적으로 절연성을 가지는 레이어일 수 있다.The insulating layer 206 may be a conductive adhesive layer that has adhesiveness and conductivity, and the conductive adhesive layer may be flexible and enable a flexible function of the display device. For example, the insulating layer 206 may be an anisotropic conductive film (ACF) or a conductive adhesive layer such as an anisotropic conductive medium or a solution containing conductive particles. The conductive adhesive layer may be a layer that is electrically conductive in a direction perpendicular to the thickness, but electrically insulating in a direction horizontal to the thickness.

절연층(206)은 반도체 발광 소자(150)가 삽입되기 위한 조립 홀(203)을 포함할 수 있다. 따라서, 자가 조립시, 반도체 발광 소자(150)가 절연층(206)의 조립 홀(203)에 용이하게 삽입될 수 있다. 조립 홀(203)은 삽입 홀, 고정 홀, 정렬 홀 등으로 불릴 수 있다. 조립 홀(203)은 홀로 불릴 수도 있다.The insulating layer 206 may include an assembly hole 203 into which the semiconductor light emitting device 150 is inserted. Therefore, during self-assembly, the semiconductor light emitting device 150 can be easily inserted into the assembly hole 203 of the insulating layer 206. The assembly hole 203 may be called an insertion hole, a fixing hole, an alignment hole, etc. The assembly hall 203 may also be called a hall.

조립 홀(203)은 홀, 홈, 그루브, 리세스, 포켓 등으로 불릴 수 있다. The assembly hole 203 may be called a hole, groove, groove, recess, pocket, etc.

조립 홀(203)은 반도체 발광 소자(150)의 형상에 따라 상이할 수 있다. 예컨대, 적색 반도체 발광 소자, 녹색 반도체 발광 소자 및 청색 반도체 발광 소자 각각은 상이한 형상을 가지며, 이들 반도체 발광 소자 각각의 형상에 대응하는 형상을 갖는 조립 홀(203)을 가질 수 있다. 예컨대, 조립 홀(203)은 적색 반도체 발광 소자가 조립되기 위한 제1 조립 홀, 녹색 반도체 발광 소자가 조립되기 위한 제2 조립 홀 및 청색 반도체 발광 소자가 조립되기 위한 제3 조립 홀을 포함할 수 있다. 예컨대, 적색 반도체 발광 소자는 원형을 가지고, 녹색 반도체 발광 소자는 제1 단축과 제2 장축을 갖는 제1 타원형을 가지며, 청색 반도체 발광 소자는 제2 단축과 제2 장축을 갖는 제2 타원형을 가질 수 있지만, 이에 대해서는 한정하지 않는다. 청색 반도체 발광 소자의 타원형의 제2 장축은 녹색 반도체 발광 소자의 타원형의 제2 장축보다 크고, 청색 반도체 발광 소자의 타원형의 제2 단축은 녹색 반도체 발광 소자의 타원형의 제1 단축보다 작을 수 있다.The assembly hole 203 may be different depending on the shape of the semiconductor light emitting device 150. For example, the red semiconductor light emitting device, the green semiconductor light emitting device, and the blue semiconductor light emitting device each have different shapes, and may have an assembly hole 203 having a shape corresponding to the shape of each of these semiconductor light emitting devices. For example, the assembly hole 203 may include a first assembly hole for assembling a red semiconductor light emitting device, a second assembly hole for assembling a green semiconductor light emitting device, and a third assembly hole for assembling a blue semiconductor light emitting device. there is. For example, the red semiconductor light emitting device has a circular shape, the green semiconductor light emitting device has a first oval shape with a first minor axis and a second major axis, and the blue semiconductor light emitting device has a second oval shape with a second minor axis and a second major axis. However, there is no limitation to this. The second major axis of the oval shape of the blue semiconductor light emitting device may be greater than the second major axis of the oval shape of the green semiconductor light emitting device, and the second minor axis of the oval shape of the blue semiconductor light emitting device may be smaller than the first minor axis of the oval shape of the green semiconductor light emitting device.

한편, 반도체 발광 소자(150)를 기판(200) 상에 장착하는 방식은 예컨대, 자가 조립 방식(도 8)과 전사 방식 등이 있을 수 있다.Meanwhile, methods for mounting the semiconductor light emitting device 150 on the substrate 200 may include, for example, a self-assembly method (FIG. 8) and a transfer method.

도 8은 실시예에 따른 발광 소자가 자가조립 방식에 의해 기판에 조립되는 예를 나타내는 도면이다.Figure 8 is a diagram showing an example in which a light emitting device according to an embodiment is assembled on a substrate by a self-assembly method.

도 8을 바탕으로 실시예에 따른 반도체 발광 소자를 전자기장을 이용한 자가조립 방식에 의해 디스플레이 패널에 조립되는 예를 설명하기로 한다.Based on FIG. 8, an example in which a semiconductor light emitting device according to an embodiment is assembled into a display panel by a self-assembly method using an electromagnetic field will be described.

이후 설명되는 조립 기판(200)은 발광 소자의 조립 후에 디스플레이 장치에서 패널 기판(200a)의 기능도 할 수 있으나, 실시예가 이에 한정되는 것은 아니다.The assembled substrate 200, which will be described later, can also function as the panel substrate 200a in a display device after assembly of the light emitting device, but the embodiment is not limited thereto.

도 8을 참조하면, 반도체 발광 소자(150)는 유체(1200)가 채워진 챔버(1300)에 투입될 수 있으며, 조립 장치(1100)로부터 발생하는 자기장에 의해 반도체 발광 소자(150)는 조립 기판(200)으로 이동할 수 있다. 이때 조립 기판(200)의 조립 홀(207H)에 인접한 발광 소자(150)는 조립 배선들의 전기장에 의한 DEP force에 의해 조립 홀(207H)에 조립될 수 있다. 유체(1200)는 초순수 등의 물일 수 있으나 이에 한정되는 것은 아니다. 챔버는 수조, 컨테이너, 용기 등으로 불릴 수 있다.Referring to FIG. 8, the semiconductor light emitting device 150 may be introduced into the chamber 1300 filled with the fluid 1200, and the semiconductor light emitting device 150 may be placed on the assembly substrate ( 200). At this time, the light emitting device 150 adjacent to the assembly hole 207H of the assembly substrate 200 may be assembled into the assembly hole 207H by DEP force caused by the electric field of the assembly wiring. The fluid 1200 may be water such as ultrapure water, but is not limited thereto. The chamber may be called a water tank, container, vessel, etc.

반도체 발광 소자(150)가 챔버(1300)에 투입된 후, 조립 기판(200)이 챔버(1300) 상에 배치될 수 있다. 실시 예에 따라, 조립 기판(200)은 챔버(1300) 내로 투입될 수도 있다.After the semiconductor light emitting device 150 is input into the chamber 1300, the assembled substrate 200 may be placed on the chamber 1300. Depending on the embodiment, the assembled substrate 200 may be input into the chamber 1300.

반도체 발광 소자(150)는 자성체를 갖는 자성층(미도시)을 포함할 수 있다. 자성층은 니켈(Ni) 등 자성을 갖는 금속을 포함할 수 있다. 유체 내로 투입된 반도체 발광 소자(150)는 자성층을 포함하므로, 조립 장치(1100)로부터 발생하는 자기장에 의해 조립 기판(200)로 이동할 수 있다. 자성층은 발광 소자의 상측 또는 하측 또는 양측에 모두 배치될 수 있다.The semiconductor light emitting device 150 may include a magnetic layer (not shown) containing a magnetic material. The magnetic layer may include a magnetic metal such as nickel (Ni). Since the semiconductor light emitting device 150 introduced into the fluid includes a magnetic layer, it can move to the assembly substrate 200 by the magnetic field generated from the assembly device 1100. The magnetic layer may be disposed on the top or bottom or on both sides of the light emitting device.

반도체 발광 소자(150)는 상면 및 측면을 둘러싸는 패시베이션층을 포함할 수 있다. 패시베이션층은 실리카, 알루미나 등의 무기물 절연체를 PECVD, LPCVD, 스퍼터링 증착법 등을 통해 형성될 수 있다. 또한 패시베이션층은 포토레지스트, 고분자 물질과 같은 유기물을 스핀 코팅하는 방법을 통해 형성될 수 있다.The semiconductor light emitting device 150 may include a passivation layer surrounding the top and side surfaces. The passivation layer can be formed using an inorganic insulator such as silica or alumina through PECVD, LPCVD, sputtering deposition, etc. Additionally, the passivation layer can be formed by spin coating an organic material such as photoresist or polymer material.

반도체 발광 소자(150)는 제1 도전형 반도체층, 제2 도전형 반도체층 및 그 사이에 배치되는 활성층을 포함할 수 있다. 제1 도전형 반도체층은 n형 반도체층일 수 있고, 제2 도전형 반도체층은 p형 반도체층일 수 있으나 이에 한정되는 것은 아니다. 제1 도전형 반도체층, 제2 도전형 반도체층 및 그 사이에 배치되는 활성층은 발광부를 구성할 수 있다. 발광부는 발광층, 발광 영역 등으로 불릴 수 있다.The semiconductor light emitting device 150 may include a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed between them. The first conductive semiconductor layer may be an n-type semiconductor layer, and the second conductive semiconductor layer may be a p-type semiconductor layer, but are not limited thereto. The first conductive semiconductor layer, the second conductive semiconductor layer, and the active layer disposed between them may constitute a light emitting unit. The light emitting part may be called a light emitting layer, a light emitting area, etc.

제1 전극(층)이 제1 도전형 반도체층 아래에 배치될 수 있고, 제2 전극(층)이 제2 도전형 반도체층 상에 배치될 수 있다. 이를 위해서는 제1 도전형 반도체층 또는 제2 도전형 반도체층의 일부 영역이 외부로 노출될 수 있다. 이에 따라 반도체 발광 소자(150)가 조립 기판(200)에 조립된 후에 디스플레이 장치의 제조 공정에서, 패시베이션층 중 일부 영역이 식각될 수 있다. A first electrode (layer) may be disposed under the first conductivity type semiconductor layer, and a second electrode (layer) may be disposed on the second conductivity type semiconductor layer. To this end, a partial area of the first conductivity type semiconductor layer or the second conductivity type semiconductor layer may be exposed to the outside. Accordingly, in the manufacturing process of the display device after the semiconductor light emitting device 150 is assembled on the assembly substrate 200, some areas of the passivation layer may be etched.

제1 전극은 적어도 하나 이상의 층을 포함할 수 있다. 예컨대, 제1 전극은 오믹층, 반사층, 자성층, 전도층, 산화 방지층, 접착층 등을 포함할 수 있다. 오믹층은 Au, AuBe 등을 포함할 수 있다. 반사층은 Al, Ag 등을 포함할 수 있다. 자성층은 Ni, Co 등을 포함할 수 있다. 도전층은 Cu 등을 포함할 수 있다. 산화 방지층은 Mo 등을 포함할 수 있다. 접착층은 Cr, Ti 등을 포함할 수 있다. The first electrode may include at least one layer. For example, the first electrode may include an ohmic layer, a reflective layer, a magnetic layer, a conductive layer, an anti-oxidation layer, an adhesive layer, etc. The ohmic layer may include Au, AuBe, etc. The reflective layer may include Al, Ag, etc. The magnetic layer may include Ni, Co, etc. The conductive layer may include Cu or the like. The anti-oxidation layer may include Mo and the like. The adhesive layer may include Cr, Ti, etc.

제2 전극은 투명한 도전층을 포함할 수 있다. 예컨대, 제2 전극는 ITO, IZO 등을 포함할 수 있다. The second electrode may include a transparent conductive layer. For example, the second electrode may include ITO, IZO, etc.

조립 기판(200)은 조립될 반도체 발광 소자(150) 각각에 대응하는 한 쌍의 제1 조립 배선(201) 및 제2 조립 배선(202)을 포함할 수 있다. 제1 조립 배선(201) 및 제2 조립 배선(202) 각각은 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다. 예를 들어, 제1 조립 배선(201) 및 제2 조립 배선(202) 각각은 Cu, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며 이에 한정되는 않는다. The assembly substrate 200 may include a pair of first assembly wiring lines 201 and second assembly wiring lines 202 corresponding to each of the semiconductor light emitting devices 150 to be assembled. Each of the first assembled wiring 201 and the second assembled wiring 202 may be formed by stacking multiple single metals, metal alloys, metal oxides, etc. For example, the first assembled wiring 201 and the second assembled wiring 202 each have Cu, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf It may be formed including at least one of the following, but is not limited thereto.

제1 조립 배선(201) 및 제2 조립 배선(202)은 교류 전압이 인가됨에 따라 전기장이 형성되고, 이 전기장에 의한 DEP force에 의해 조립 홀(207H)로 투입된 반도체 발광 소자(150)가 고정될 수 있다. 제1 조립 배선(201) 및 제2 조립 배선(202) 간의 간격은 반도체 발광 소자(150)의 폭 및 조립 홀(207H)의 폭보다 작을 수 있으며, 전기장을 이용한 반도체 발광 소자(150)의 조립 위치를 보다 정밀하게 고정할 수 있다. As an alternating voltage is applied to the first assembly wiring 201 and the second assembly wiring 202, an electric field is formed, and the semiconductor light emitting device 150 inserted into the assembly hole 207H is fixed by the DEP force caused by this electric field. It can be. The gap between the first assembly wiring 201 and the second assembly wiring 202 may be smaller than the width of the semiconductor light emitting device 150 and the width of the assembly hole 207H, and the assembly of the semiconductor light emitting device 150 using an electric field. The position can be fixed more precisely.

제1 조립 배선(201) 및 제2 조립 배선(202) 상에는 절연층(215)이 형성되어, 제1 조립 배선(201) 및 제2 조립 배선(202)을 유체(1200)로부터 보호하고, 제1 조립 배선(201) 및 제2 조립 배선(202)에 흐르는 전류의 누출을 방지할 수 있다. 예컨대 절연층(215)은 실리카, 알루미나 등의 무기물 절연체 또는 유기물 절연체가 단일층 또는 다층으로 형성될 수 있다. 절연층(215)은, 반도체 발광 소자(150)의 조립 시 제1 조립 배선(201) 및 제2 조립 배선(202)의 손상을 방지하기 위한 최소 두께를 가질 수 있고, 반도체 발광 소자(150)가 안정적으로 조립되기 위한 최대 두께를 가질 수 있다.An insulating layer 215 is formed on the first assembled wiring 201 and the second assembled wiring 202 to protect the first assembled wiring 201 and the second assembled wiring 202 from the fluid 1200, and Leakage of current flowing through the first assembly wiring 201 and the second assembly wiring 202 can be prevented. For example, the insulating layer 215 may be formed of a single layer or multiple layers of an inorganic insulator such as silica or alumina or an organic insulator. The insulating layer 215 may have a minimum thickness to prevent damage to the first assembly wiring 201 and the second assembly wiring 202 when assembling the semiconductor light emitting device 150. can have a maximum thickness for stable assembly.

절연층(215)의 상부에는 격벽(207)이 형성될 수 있다. 격벽(207)의 일부 영역은 제1 조립 배선(201) 및 제2 조립 배선(202)의 상부에 위치하고, 나머지 영역은 조립 기판(200)의 상부에 위치할 수 있다.A partition 207 may be formed on the insulating layer 215. Some areas of the partition wall 207 may be located on top of the first assembly wiring 201 and the second assembly wiring 202, and the remaining area may be located on the top of the assembly substrate 200.

한편, 조립 기판(200)의 제조 시 절연층(215) 상부에 형성된 격벽 중 일부가 제거됨으로써, 반도체 발광 소자(150)들 각각이 조립 기판(200)에 결합 및 조립되는 조립 홀(207H)이 형성될 수 있다. Meanwhile, when manufacturing the assembly substrate 200, some of the partition walls formed on the insulating layer 215 are removed, thereby creating an assembly hole 207H through which each of the semiconductor light emitting devices 150 is coupled and assembled to the assembly substrate 200. can be formed.

조립 기판(200)에는 반도체 발광 소자(150)들이 결합되는 조립 홀(207H)이 형성되고, 조립 홀(207H)이 형성된 면은 유체(1200)와 접촉할 수 있다. 조립 홀(207H)은 반도체 발광 소자(150)의 정확한 조립 위치를 가이드할 수 있다. An assembly hole 207H where the semiconductor light emitting devices 150 are coupled is formed in the assembly substrate 200, and the surface where the assembly hole 207H is formed may be in contact with the fluid 1200. The assembly hole 207H can guide the exact assembly position of the semiconductor light emitting device 150.

한편, 조립 홀(207H)은 대응하는 위치에 조립될 반도체 발광 소자(150)의 형상에 대응하는 형상 및 크기를 가질 수 있다. 이에 따라, 조립 홀(207H)에 다른 반도체 발광 소자가 조립되거나 복수의 반도체 발광 소자들이 조립되는 것을 방지할 수 있다.Meanwhile, the assembly hole 207H may have a shape and size corresponding to the shape of the semiconductor light emitting device 150 to be assembled at the corresponding location. Accordingly, it is possible to prevent another semiconductor light emitting device from being assembled or a plurality of semiconductor light emitting devices from being assembled into the assembly hole 207H.

다시 도 8을 참조하면, 조립 기판(200)이 챔버에 배치된 후에 자기장을 가하는 조립 장치(1100)가 조립 기판(200)을 따라 이동할 수 있다. 조립 장치(1100)는 영구 자석이거나 전자석일 수 있다.Referring again to FIG. 8 , after the assembled substrate 200 is placed in the chamber, the assembly device 1100 that applies a magnetic field may move along the assembled substrate 200. Assembly device 1100 may be a permanent magnet or an electromagnet.

조립 장치(1100)는 자기장이 미치는 영역을 유체(1200) 내로 최대화하기 위해, 조립 기판(200)과 접촉한 상태로 이동할 수 있다. 실시예에 따라서는, 조립 장치(1100)가 복수의 자성체를 포함하거나, 조립 기판(200)과 대응하는 크기의 자성체를 포함할 수도 있다. 이 경우, 조립 장치(1100)의 이동 거리는 소정 범위 이내로 제한될 수도 있다.The assembly device 1100 may move while in contact with the assembly substrate 200 in order to maximize the area to which the magnetic field is applied within the fluid 1200. Depending on the embodiment, the assembly device 1100 may include a plurality of magnetic materials or may include a magnetic material of a size corresponding to that of the assembly substrate 200. In this case, the moving distance of the assembly device 1100 may be limited to within a predetermined range.

조립 장치(1100)에 의해 발생하는 자기장에 의해 챔버(1300) 내의 반도체 발광 소자(150)는 조립 장치(1100) 및 조립 기판(200)을 향해 이동할 수 있다.The semiconductor light emitting device 150 in the chamber 1300 may move toward the assembly device 1100 and the assembly substrate 200 by the magnetic field generated by the assembly device 1100.

반도체 발광 소자(150)는 조립 장치(1100)를 향해 이동 중 조립 배선(201, 202) 사이의 전기장에 의해 형성되는 DEP force에 의해 조립 홀(207H)로 진입하여 고정될 수 있다.The semiconductor light emitting device 150 may enter the assembly hole 207H and be fixed by the DEP force formed by the electric field between the assembly wires 201 and 202 while moving toward the assembly device 1100.

구체적으로 제1, 제2 조립 배선(201, 202)은 교류 전원에 의해 전기장을 형성하고, 이 전기장에 의해 DEP force이 조립 배선(201, 202) 사이에 형성될 수 있다. 이 DEP force에 의해 조립 기판(200) 상의 조립 홀(207H)에 반도체 발광 소자(150)를 고정시킬 수 있다.Specifically, the first and second assembly wirings 201 and 202 generate an electric field using an AC power source, and a DEP force may be formed between the assembly wirings 201 and 202 due to this electric field. The semiconductor light emitting device 150 can be fixed to the assembly hole 207H on the assembly substrate 200 by this DEP force.

이때 조립 기판(200)의 조립 홀(207H) 상에 조립된 발광 소자(150)와 조립 배선(201, 202) 사이에 소정의 솔더층(미도시)이 형성되어 발광 소자(150)의 결합력을 향상시킬 수 있다.At this time, a predetermined solder layer (not shown) is formed between the light emitting device 150 assembled on the assembly hole 207H of the assembly substrate 200 and the assembly wiring 201 and 202 to improve the bonding force of the light emitting device 150. It can be improved.

또한 조립 후 조립 기판(200)의 조립 홀(207H)에 몰딩층(미도시)이 형성될 수 있다. 몰딩층은 투명 레진이거나 또는 반사물질, 산란물질이 포함된 레진일 수 있다.Additionally, after assembly, a molding layer (not shown) may be formed in the assembly hole 207H of the assembly substrate 200. The molding layer may be a transparent resin or a resin containing a reflective material or a scattering material.

상술한 전자기장을 이용한 자가조립 방식에 의해, 반도체 발광 소자들 각각이 기판에 조립되는 데 소요되는 시간을 급격히 단축시킬 수 있으므로, 대면적 고화소 디스플레이를 보다 신속하고 경제적으로 구현할 수 있다.By using the above-described self-assembly method using an electromagnetic field, the time required to assemble each semiconductor light-emitting device on a substrate can be drastically shortened, making it possible to implement a large-area, high-pixel display more quickly and economically.

이하, 도 9 내지 도 19를 참조하여 상술한 문제를 해결하기 위한 다양한 실시예를 설명한다. 이하에서 누락된 설명은 도1 내지 도 8 및 해당 도면과 관련하여 상술된 설명으로부터 용이하게 이해될 수 있다. Hereinafter, various embodiments for solving the above-described problem will be described with reference to FIGS. 9 to 19. Descriptions omitted below can be easily understood from FIGS. 1 to 8 and the description given above in relation to the corresponding drawings.

[제1 실시예][First Example]

도 9는 제1 실시예에 따른 서브 화소를 도시한 평면도이다. Figure 9 is a plan view showing a sub-pixel according to the first embodiment.

도 9을 참조하면, 제1 실시예에 따른 서브 화소(PX)는 제1 조립 배선(321), 제2 조립 배선(322), 격벽(340) 및 반도체 발광 소자(150)를 포함할 수 있다. Referring to FIG. 9 , the sub-pixel (PX) according to the first embodiment may include a first assembly wiring 321, a second assembly wiring 322, a partition 340, and a semiconductor light-emitting device 150. .

제1 조립 배선(321)과 제2 조립 배선(322)은 서로 나란히 배치될 수 있다. 제1 조립 배선(321)과 제2 조립 배선(322)은 DEP force를 형성하기 위한 전극일 수 있다. 제1 조립 배선(321)과 제2 조립 배선(322) 사이에 형성된 DEP force에 의해 반도체 발광 소자(150)가 격벽(340)의 제1 홀(340H)에 조립될 수 있다.The first assembly wiring 321 and the second assembly wiring 322 may be arranged side by side with each other. The first assembly wiring 321 and the second assembly wiring 322 may be electrodes for forming DEP force. The semiconductor light emitting device 150 may be assembled into the first hole 340H of the partition 340 by the DEP force formed between the first assembly wiring 321 and the second assembly wiring 322.

제1 조립 배선(321)과 제2 조립 배선(322) 사이의 간격이 갭(G1)으로 정의될 수 있다. The gap between the first assembly wiring 321 and the second assembly wiring 322 may be defined as a gap G1.

실시예에서, 갭(G1)은 제1 홀(340H)의 가장자리 영역에 위치될 수 있다. 예컨대, 갭(G1)은 제1 홀(340H)의 가장자리 영역을 따라 위치될 수 있다. 이를 위해, 제2 조립 배선(322)이 제1 조립 배선(321)의 일부 영역을 둘러쌀 수 있다. 예컨대, 제1 조립 배선(321)의 일부 영역은 제1 홀(340H)의 중심 영역에 위치될 수 있다. 제1 조립 배선(321)의 일부 영역은 돌출 전극(321-3)일 수 있고, 나중에 상세히 설명한다. In an embodiment, the gap G1 may be located at an edge area of the first hole 340H. For example, the gap G1 may be located along the edge area of the first hole 340H. To this end, the second assembly wiring 322 may surround a partial area of the first assembly wiring 321. For example, a partial area of the first assembly wiring 321 may be located in the center area of the first hole 340H. Some areas of the first assembly wiring 321 may be protruding electrodes 321-3, which will be described in detail later.

제2 조립 배선(322)은 제1 조립 배선(321)의 일부 영역과 소정의 갭(G1)을 갖고 제1 조립 배선(321)의 일부 영역의 외측면 둘레를 따라, 즉 제1 홀(340H)의 가장자리 영역을 따라 배치될 수 있다. 따라서, 제1 홀(340H)에 반도체 발광 소자(150)가 조립되는 경우, 갭(G1)은 반도체 발광 소자(150) 하측의 가장자리 영역을 따라 위치될 수 있다. 이러한 경우, 제1 조립 배선(321)과 제2 조립 배선(322)에 인가된 교류 전압에 의해 제1 홀(340H)의 가장자리 영역을 따라 DEP force가 형성될 수 있다. The second assembled wiring 322 has a predetermined gap G1 with a partial region of the first assembled wiring 321 and is formed along the outer circumference of the partial region of the first assembled wiring 321, that is, the first hole 340H. ) can be placed along the edge area. Accordingly, when the semiconductor light emitting device 150 is assembled in the first hole 340H, the gap G1 may be located along the edge area of the lower side of the semiconductor light emitting device 150. In this case, DEP force may be formed along the edge area of the first hole 340H by the alternating voltage applied to the first assembly wiring 321 and the second assembly wiring 322.

제1 홀(340H)의 가장자리 영역을 따라 형성된 DEP force가 그대로 반도체 발광 소자(150) 하측의 가장자리 영역에 영향을 주므로, 반도체 발광 소자(150)가 흔들리지 않고 안정적으로 제1 홀(340H)에 조립될 수 있다. 특히, DEP force가 제1 홀(340H)의 가장자리 영역을 따라 가장 크므로, 반도체 발광 소자(150) 하측의 가장자리 영역이 가장 큰 DEP force에 영향을 받아, 제1 홀(340H)의 바닥면으로 강하게 당겨지므로, 뒤틀리거거나 기울어지지 않는다. Since the DEP force formed along the edge area of the first hole 340H directly affects the edge area below the semiconductor light emitting device 150, the semiconductor light emitting device 150 is stably assembled in the first hole 340H without being shaken. It can be. In particular, since the DEP force is greatest along the edge area of the first hole 340H, the edge area on the lower side of the semiconductor light emitting device 150 is affected by the largest DEP force, and is pushed to the bottom of the first hole 340H. Because it is pulled strongly, it does not twist or tilt.

한편, 제2 조립 배선(322)은 제2 홀(320H)를 포함할 수 있다. 제2 홀(320H)은 제2 조립 배선(322)을 관통하여 형성될 수 있다. 즉, 제2 조립 배선(322)의 일부 영역을 상면으로부터 하면을 관통하도록 제거함으로써, 제2 홀(320H)이 형성될 수 있다. Meanwhile, the second assembly wiring 322 may include a second hole 320H. The second hole 320H may be formed through the second assembly wiring 322. That is, the second hole 320H can be formed by removing a portion of the second assembly wiring 322 from the upper surface to the lower surface.

예컨대, 제2 홀(320H)의 직경(D2)은 제1 홀(340H)의 직경(D1)보다 작을 수 있다. 따라서, 제2 홀(320H)은 제1 홀(340H) 내에 형성될 수 있다. 다시 말해, 제1 홀(340H)은 제2 홀(320H)을 둘러쌀 수 있다. For example, the diameter D2 of the second hole 320H may be smaller than the diameter D1 of the first hole 340H. Accordingly, the second hole 320H may be formed within the first hole 340H. In other words, the first hole 340H may surround the second hole 320H.

제2 홀(320H)의 직경(D2)가 제1 홀(340H)의 직경(D1)보다 작은 이유는 제2 홀(320H)에 돌출 전극(321-3)이 배치되기 위해서이다. 즉, 제2 홀(320H) 내에 돌출 전극(321-3)이 배치됨으로써, 돌출 전극(321-3)이 제2 조립 배선(322)에 의해 둘러싸일 수 있다. 이때, 돌출 전극(321-3)과 제2 조립 배선(322) 사이의 간격, 즉 갭(G1)은 돌출 전극(321-3)의 둘레를 따라 위치될 수 있다. 예컨대, 갭(G1)은 돌출 전극(321-3)의 둘레를 따라 폐루프를 구성할 수 있지만, 이에 대해서는 한정하지 않는다. The reason why the diameter D2 of the second hole 320H is smaller than the diameter D1 of the first hole 340H is because the protruding electrode 321-3 is disposed in the second hole 320H. That is, by disposing the protruding electrode 321-3 in the second hole 320H, the protruding electrode 321-3 may be surrounded by the second assembly wiring 322. At this time, the gap between the protruding electrode 321-3 and the second assembled wiring 322, that is, the gap G1, may be located along the circumference of the protruding electrode 321-3. For example, the gap G1 may form a closed loop along the circumference of the protruding electrode 321-3, but this is not limited.

도 9 및 도 10을 참조하면, 실시예에 따른 서브 화소(PX)는 기판(310), 제1 조립 배선(321), 제2 조립 배선(322), 격벽(340) 및 반도체 발광 소자(150)를 포함할 수 있다. 9 and 10, the sub-pixel (PX) according to the embodiment includes a substrate 310, a first assembly wiring 321, a second assembly wiring 322, a partition 340, and a semiconductor light emitting device 150. ) may include.

기판은 그 기판(310) 상에 배치되는 구성 요소들을 지지하는 지지 부재이거나 구성 요소들을 보호하는 보호 부재로서, 도 7에 도시된 기판(200)일 수 있다. The substrate is a support member that supports components disposed on the substrate 310 or a protection member that protects the components, and may be the substrate 200 shown in FIG. 7 .

제1 조립 배선(321) 및 제2 조립 배선(322)은 기판 상에 배치될 수 있다. 예컨대, 제1 조립 배선(321) 및 제2 조립 배선(322)은 전기 전도도가 우수한 금속으로 이루어질 수 있다. The first assembly wiring 321 and the second assembly wiring 322 may be disposed on the substrate. For example, the first assembly wiring 321 and the second assembly wiring 322 may be made of metal with excellent electrical conductivity.

예컨대, 제1 조립 배선(321) 및/또는 제2 조립 배선(322)은 광 반사도가 우수한 적어도 하나의 반사층을 포함할 수 있다. 이러한 경우, 반도체 발광 소자(150)에서 하부 방향으로 진행된 광을 상부 방향으로 반사시켜, 광 효율을 향상시킬 수 있다. For example, the first assembled wiring 321 and/or the second assembled wiring 322 may include at least one reflective layer having excellent light reflectivity. In this case, light traveling downward from the semiconductor light emitting device 150 is reflected upward, thereby improving light efficiency.

예컨대, 제1 조립 배선(321)과 제2 조립 배선(322)은 각각 다층 구조를 가질 수 있지만, 이에 대해서는 한정하지 않는다. For example, the first assembly wiring 321 and the second assembly wiring 322 may each have a multi-layer structure, but this is not limited.

제1 조립 배선(321)은 메인 전극(321-1), 연장 전극(321-2) 및 돌출 전극(321-3)을 포함할 수 있다.The first assembled wiring 321 may include a main electrode 321-1, an extension electrode 321-2, and a protruding electrode 321-3.

메인 전극(321-1)은 Y 방향(이하, 제2 방향이라 함)을 따라 길게 배치될 수 있다. 제1 조립 배선(321)의 메인 전극(321-1)은 외부에서 공급된 제1 전압을 각 서브 화소(PX)로 공급하기 위한 메인 전기적 통로일 수 있다.The main electrode 321-1 may be arranged long along the Y direction (hereinafter referred to as the second direction). The main electrode 321-1 of the first assembly wiring 321 may be a main electrical path for supplying the first voltage supplied from the outside to each sub-pixel PX.

연장 전극(321-2)은 X축 방향(이하, 제1 방향이라 함)을 따라 배치될 수 있다. 연장 전극(321-2)은 각 서브 화소(PX)에서 제1 방향을 따라 배치될 수 있다. 예컨대, 연장 전극(321-2)은 메인 전극(321-1)으로부터 제2 조립 배선(322)을 향해 연장될 수 있다. 메인 전극(321-1)과 연장 전극(321-2)은 일체로 형성될 수 있다. 메인 전극(321-1)과 연장 전극(321-2)은 동일한 층 상에 배치될 수 있다. 메인 전극(321-1)과 연장 전극(321-2)은 동일한 금속을 포함할 수 있다. 메인 전극(321-1)과 연장 전극(321-2)은 동일한 금속을 이용하여 동일한 패터닝 공정에 의해 동시에 형성될 수 있다.The extension electrode 321-2 may be disposed along the X-axis direction (hereinafter referred to as the first direction). The extension electrode 321-2 may be disposed along the first direction in each sub-pixel PX. For example, the extension electrode 321-2 may extend from the main electrode 321-1 toward the second assembly wiring 322. The main electrode 321-1 and the extension electrode 321-2 may be formed integrally. The main electrode 321-1 and the extension electrode 321-2 may be disposed on the same layer. The main electrode 321-1 and the extension electrode 321-2 may include the same metal. The main electrode 321-1 and the extension electrode 321-2 may be formed simultaneously using the same metal and through the same patterning process.

돌출 전극(321-3)은 연장 전극(321-2)에 전기적으로 연결될 수 있다. 예컨대, 돌출 전극(321-3)은 연장 전극(321-2) 상에 배치될 수 있다. 예컨대, 돌출 전극(321-3)은 연장 전극(321-2) 상에서 Z 방향(이하, 제3 방향이라 함)으로 돌출될 수 있다. 따라서, 돌출 전극(321-3)은 수직 방향으로 연장 전극(321-2)에 전기적으로 연결될 수 있다. The protruding electrode 321-3 may be electrically connected to the extension electrode 321-2. For example, the protruding electrode 321-3 may be disposed on the extension electrode 321-2. For example, the protruding electrode 321-3 may protrude in the Z direction (hereinafter referred to as the third direction) on the extension electrode 321-2. Accordingly, the protruding electrode 321-3 may be electrically connected to the extension electrode 321-2 in the vertical direction.

돌출 전극(321-3)은 메인 전극(321-1)과 연장 전극(321-2)과 일체로 형성되지 않을 수 있다. 돌출 전극(321-3)은 메인 전극(321-1)과 연장 전극(321-2)에 포함된 금속과 상이한 금속을 포함할 수 있지만, 이에 대해서는 한정하지 않는다. 돌출 전극(321-3)은 메인 전극(321-1)과 연장 전극(321-2)의 형성을 위한 패터닝 공정과 상이한 패터닝 공정에 의해 형성될 수 있다. The protruding electrode 321-3 may not be formed integrally with the main electrode 321-1 and the extension electrode 321-2. The protruding electrode 321-3 may include a metal different from the metal included in the main electrode 321-1 and the extension electrode 321-2, but is not limited thereto. The protruding electrode 321-3 may be formed through a patterning process that is different from the patterning process for forming the main electrode 321-1 and the extension electrode 321-2.

예컨대, 돌출 전극(321-3)은 제2 조립 배선(322)에 포함된 금속과 동일한 금속을 포함할 수 있다. 돌출 전극(321-3)은 제2 조립 배선(322)과 동일한 층 상에 배치될 수 있다. 돌출 전극(321-3)과 제2 조립 배선(322)은 동일한 금속을 이용하여 동일한 패터닝 공정에 의해 동시에 형성될 수 있다. For example, the protruding electrode 321-3 may include the same metal as the metal included in the second assembly wiring 322. The protruding electrode 321-3 may be disposed on the same layer as the second assembly wiring 322. The protruding electrode 321-3 and the second assembled wiring 322 may be formed simultaneously using the same metal and through the same patterning process.

제1 조립 배선(321)에서 메인 전극(321-1)으로 인가된 제1 전압은 연장 전극(321-2)을 경유하여 돌출 전극(321-3)으로 공급될 수 있다. The first voltage applied from the first assembly wiring 321 to the main electrode 321-1 may be supplied to the protruding electrode 321-3 via the extension electrode 321-2.

한편, 제2 조립 배선(322)은 메인 전극(322-1)과 보조 전극(322-2)을 포함할 수 있다. Meanwhile, the second assembly wiring 322 may include a main electrode 322-1 and an auxiliary electrode 322-2.

메인 전극(322-1)은 제2 방향을 따라 길게 배치될 수 있다. 제2 조립 배선(322)의 메인 전극(322-1)은 제1 조립 배선(321)의 메인 전극(322-1)과 나란하게 배치될 수 있다. 제2 조립 배선(322)의 메인 전극(322-1)은 외부에서 공급된 제2 전압을 각 서브 화소(PX)로 공급하기 위한 전기적 통로일 수 있다. The main electrode 322-1 may be disposed long along the second direction. The main electrode 322-1 of the second assembly wiring 322 may be arranged in parallel with the main electrode 322-1 of the first assembly wiring 321. The main electrode 322-1 of the second assembly wiring 322 may be an electrical path for supplying an externally supplied second voltage to each sub-pixel PX.

제1 전압이 제2 전압을 기준으로 주기적으로 정극성 전압 및 부극성 전압으로 변경되거나 제2 전압이 제1 전압을 기준으로 주기적으로 정극성 전압 및 부극성 전압으로 변경될 수 있다. 또는 제1 전압과 제2 전압이 서로에 대해 반대 극성의 전압으로 변경될 수 있다. 예컨대, 제1 전압이 정극성 전압일 때 제2 전압이 부극성 전압이 되고, 제1 전압이 부극성 전압일 때 제2 전압이 정극성 전압이 될 수 있다. The first voltage may be periodically changed to a positive voltage and a negative voltage based on the second voltage, or the second voltage may be periodically changed to a positive voltage and a negative voltage based on the first voltage. Alternatively, the first voltage and the second voltage may be changed to voltages of opposite polarity to each other. For example, when the first voltage is a positive voltage, the second voltage may be a negative voltage, and when the first voltage is a negative voltage, the second voltage may be a positive voltage.

보조 전극(322-2)은 제1 방향을 따라 배치될 수 있다. 보조 전극(322-2)은 메인 전극(322-1)으로부터 제1 조립 배선(321)을 향해 연장될 수 있다. The auxiliary electrode 322-2 may be disposed along the first direction. The auxiliary electrode 322-2 may extend from the main electrode 322-1 toward the first assembly wiring 321.

제1 조립 배선(321)의 연장 전극(321-2)과 제2 조립 배선(322)의 보조 전극(322-2)은 서브 화소(PX)에 배치될 수 있다. 즉, 제1 조립 배선(321)의 메인 전극(322-1)은 제2 방향을 따라 배열된 각 서브 화소(PX)를 경유하도록 배치되고, 제1 조립 배선(321)의 연장 전극(321-2)은 각 서브 화소(PX)에서 메인 전극(322-1)에서 연장될 수 있다. 제2 조립 배선(322)의 메인 전극(322-1)은 제2 방향을 따라 배열된 각 서브 화소(PX)를 경유하도록 배치되고, 제2 조립 배선(322)의 보조 전극(322-2)은 각 서브 화소(PX)에서 메인 전극(322-1)에서 연장될 수 있다. The extension electrode 321-2 of the first assembled wiring 321 and the auxiliary electrode 322-2 of the second assembled wiring 322 may be disposed in the sub-pixel PX. That is, the main electrode 322-1 of the first assembled wiring 321 is arranged to pass through each sub-pixel PX arranged along the second direction, and the extension electrode 321-1 of the first assembled wiring 321 is disposed. 2) may extend from the main electrode 322-1 in each sub-pixel (PX). The main electrode 322-1 of the second assembly wiring 322 is disposed to pass through each sub-pixel PX arranged along the second direction, and the auxiliary electrode 322-2 of the second assembly wiring 322 may extend from the main electrode 322-1 in each sub-pixel (PX).

보조 전극(322-2)과 제1 조립 배선(321)의 연장 전극(321-2)은 서로 반대 방향으로 연장될 수 있다. 예컨대, 연장 전극(321-2)은 제1 조립 배선(321)으로부터 X(-) 방향을 따라 연장되고, 보조 전극(322-2)은 제2 조립 배선(322)으로부터 X(+) 방향을 따라 연장될 수 있다. The auxiliary electrode 322-2 and the extension electrode 321-2 of the first assembly wiring 321 may extend in opposite directions. For example, the extension electrode 321-2 extends along the X(-) direction from the first assembled wiring 321, and the auxiliary electrode 322-2 extends along the It may be extended accordingly.

메인 전극(322-1)과 보조 전극(322-2)은 일체로 형성될 수 있다. 메인 전극(322-1)과 보조 전극(322-2)은 동일한 층 상에 배치될 수 있다. 메인 전극(322-1)과 보조 전극(322-2)은 동일한 금속을 포함할 수 있다. 메인 전극(322-1)과 보조 전극(322-2)은 동일한 금속을 이용하여 동일한 패터닝 공정에 의해 동시에 형성될 수 있다.The main electrode 322-1 and the auxiliary electrode 322-2 may be formed integrally. The main electrode 322-1 and the auxiliary electrode 322-2 may be disposed on the same layer. The main electrode 322-1 and the auxiliary electrode 322-2 may include the same metal. The main electrode 322-1 and the auxiliary electrode 322-2 may be formed simultaneously using the same metal and using the same patterning process.

아울러, 메인 전극(322-1), 보조 전극(322-2) 및 제1 조립 배선(321)의 돌출 전극(321-3)은 동일한 층 상에 배치될 수 있다. 제1 조리 배선의 돌출 전극(321-3) 또한 메인 전극(322-1) 및/또는 보조 전극(322-2) 각각과 동일한 금속을 포함할 수 있다. 메인 전극(322-1), 보조 전극(322-2) 및 제1 조립 배선(321)의 돌출 전극(321-3)은 동일한 금속을 이용하여 동일한 패터닝 공정에 의해 동시에 형성될 수 있다.In addition, the main electrode 322-1, the auxiliary electrode 322-2, and the protruding electrode 321-3 of the first assembly wiring 321 may be disposed on the same layer. The protruding electrode 321-3 of the first cooking wire may also include the same metal as each of the main electrode 322-1 and/or the auxiliary electrode 322-2. The main electrode 322-1, the auxiliary electrode 322-2, and the protruding electrode 321-3 of the first assembly wiring 321 may be formed simultaneously using the same metal and through the same patterning process.

한편, 제2 조립 배선(322)의 보조 전극(322-2)은 제2 홀(320H)을 포함할 수 있다. 이러한 경우, 제1 조립 배선(321)의 돌출 전극(321-3)은 보조 전극(322-2)의 제2 홀(320H)에 배치될 수 있다. 돌출 전극(321-3)이 보조 전극(322-2)의 제2 홀(320H)에 배치되므로, 보조 전극(322-2)은 돌출 전극(321-3)을 둘러쌀 수 있다. 이때, 제1 조립 배선(321)의 돌출 전극(321-3)과 제2 조립 배선(322)의 보조 전극(322-2) 사이에 소정의 갭(G1)이 형성될 수 있다. 즉, 제1 조립 배선(321)의 돌출 전극(321-3)과 제2 조립 배선(322)의 보조 전극(322-2)은 소정의 갭(G1)만큼 서로 이격될 수 있다.Meanwhile, the auxiliary electrode 322-2 of the second assembly wiring 322 may include a second hole 320H. In this case, the protruding electrode 321-3 of the first assembled wiring 321 may be disposed in the second hole 320H of the auxiliary electrode 322-2. Since the protruding electrode 321-3 is disposed in the second hole 320H of the auxiliary electrode 322-2, the auxiliary electrode 322-2 may surround the protruding electrode 321-3. At this time, a predetermined gap G1 may be formed between the protruding electrode 321-3 of the first assembled wiring 321 and the auxiliary electrode 322-2 of the second assembled wiring 322. That is, the protruding electrode 321-3 of the first assembled wiring 321 and the auxiliary electrode 322-2 of the second assembled wiring 322 may be spaced apart from each other by a predetermined gap G1.

예컨대, 갭(G1)은 제1 홀(340H)의 가장자리 영역을 따라 위치될 수 있다. 따라서, 반도체 발광 소자(150)가 제1 홀(340H)에 조립되는 경우, 반도체 발광 소자(150) 하측의 가장자리 영역을 따라 갭(G1)이 위치될 수 있다. 따라서, 해당 갭(G1)에 강한 DEP force가 형성되고, DEP force가 제1 홀(340H)의 가장자리 영역을 따라 폐루프로 형성되므로, 반도체 발광 소자(150) 하측의 가장자리 영역을 따라 강한 DEP force가 가해져, 반도체 발광 소자(150)가 제1 홀(340H)에 흔들리거나 뒤틀림 없이 안정적으로 조립될 수 있다. For example, the gap G1 may be located along the edge area of the first hole 340H. Accordingly, when the semiconductor light emitting device 150 is assembled in the first hole 340H, a gap G1 may be located along the edge area of the lower side of the semiconductor light emitting device 150. Therefore, a strong DEP force is formed in the gap G1, and since the DEP force is formed as a closed loop along the edge area of the first hole 340H, a strong DEP force is formed along the edge area of the lower side of the semiconductor light emitting device 150. is applied, the semiconductor light emitting device 150 can be stably assembled in the first hole 340H without shaking or distortion.

제2 홀(320H)의 중심은 제1 홀(340H)의 중심과 일치할 수 있다. 제2 홀(320H)의 직경(D2)은 제1 홀(340H)의 직경(D1)보다 작을 수 있다. 예컨대, 돌출 전극(321-3)의 외측면과 보조 전극(322-2)의 내측면 사이의 갭(G1)은 돌출 전극(321-3)의 둘레를 따라 동일할 수 있지만, 이에 대해서는 한정하지 않는다. The center of the second hole 320H may coincide with the center of the first hole 340H. The diameter D2 of the second hole 320H may be smaller than the diameter D1 of the first hole 340H. For example, the gap G1 between the outer surface of the protruding electrode 321-3 and the inner surface of the auxiliary electrode 322-2 may be the same along the circumference of the protruding electrode 321-3, but this is not limited. No.

제2 홀(320H)은 반도체 발광 소자(150)의 형상에 대응할 수 있다. 예컨대, 반도체 발광 소자(150)가 위에서 보았을 때 원형인 경우, 제2 홀(320H) 또한 원형일 수 있다. 예컨대, 반도체 발광 소자(150)의 직경(D11)은 제1 홀(340H)의 직경(D1)보다 작을 수 있다. 예컨대, 반도체 발광 소자(150)의 직경(D11)은 제2 홀(320H)의 직경(D2)과 같거나 클 수 있다. The second hole 320H may correspond to the shape of the semiconductor light emitting device 150. For example, when the semiconductor light emitting device 150 is circular when viewed from above, the second hole 320H may also be circular. For example, the diameter D11 of the semiconductor light emitting device 150 may be smaller than the diameter D1 of the first hole 340H. For example, the diameter D11 of the semiconductor light emitting device 150 may be equal to or larger than the diameter D2 of the second hole 320H.

제2 홀(320H)은 돌출 전극(321-3)의 형상에 대응하는 형상을 가질 수 있다. The second hole 320H may have a shape corresponding to the shape of the protruding electrode 321-3.

돌출 전극(321-3)은 반도체 발과 소자의 형상에 대응하는 형상을 가질 수 있다. 반도체 발광 소자(150)가 원형인 경우, 돌출 전극(321-3) 또한 원형일 수 있다. 이러한 경우, 돌출 전극(321-3)의 직경(D3)은 반도체 발광 소자(150)의 직경(D11)보다 작을 수 있다. 돌출 전극(321-3)의 직경(D3)은 반도체 발광 소자(150)의 직경(D11)보다 작음으로써, 돌출 전극(321-3) 둘레를 따라 돌출 전극(321-3)과 보조 전극(322-2) 사이의 간격에 의해 갭(G1)이 형성될 때, 이 갭(G1)이 반도체 발광 소자(150) 하측의 가장자리 영역에 위치될 수 있다.The protruding electrode 321-3 may have a shape corresponding to the shape of the semiconductor device. When the semiconductor light emitting device 150 is circular, the protruding electrode 321-3 may also be circular. In this case, the diameter D3 of the protruding electrode 321-3 may be smaller than the diameter D11 of the semiconductor light emitting device 150. The diameter D3 of the protruding electrode 321-3 is smaller than the diameter D11 of the semiconductor light emitting device 150, so that the protruding electrode 321-3 and the auxiliary electrode 322 are formed along the circumference of the protruding electrode 321-3. When the gap G1 is formed by the gap between -2), the gap G1 may be located in the edge area of the lower side of the semiconductor light emitting device 150.

도면에는 돌출 전극(321-3)이 플레이트 형상을 갖는 것으로 도시하고 있지만, 중심 영역에서 분기된 복수의 분기 전극이나 링 형상을 갖는 링 전극으로 구성될 수도 있다. Although the protruding electrode 321-3 is shown in the drawing as having a plate shape, it may be composed of a plurality of branch electrodes branched from a central region or a ring electrode having a ring shape.

한편, 격벽(340)은 제1 조립 배선(321) 및 제2 조립 배선(322) 상에 배치될 수 있다. 격벽(340)은 제1 홀(340H)을 포함할 수 있다. 각 서브 화소(PX)에 제1 홀(340H)이 형성되고, 이 제1 홀(340H)은 격벽(340)에 형성될 수 있다. 예컨대, 제1 조립 배선(321) 및 제2 조립 배선(322) 상에 소정의 절연막이 형성된 후, 각 서브 화소(PX) 마다 해당 절연막을 제거함으로써, 제1 홀(340H)이 형성될 수 있다. 제1 홀(340H)은 해당 절연막의 상면부터 하면까지 제거된 관통홀일 수 있다. Meanwhile, the partition wall 340 may be disposed on the first assembly wiring 321 and the second assembly wiring 322. The partition 340 may include a first hole 340H. A first hole 340H may be formed in each sub-pixel PX, and the first hole 340H may be formed in the partition wall 340. For example, after a predetermined insulating film is formed on the first assembled wiring 321 and the second assembled wiring 322, the first hole 340H can be formed by removing the corresponding insulating film for each sub-pixel PX. . The first hole 340H may be a through hole removed from the top to the bottom of the corresponding insulating film.

반도체 발광 소자(150)는 적색 반도체 발광 소자, 녹색 반도체 발광 소자 및 청색 발광 소자 중 하나의 반도체 발광 소자일 수 있다. 인접하는 서브 화소(PX)에 적색 반도체 발광 소자, 녹색 반도체 발광 소자 및 청색 반도체 발광 소자가 배치됨으로써, 이들 적색 반도체 발광 소자, 녹색 반도체 발광 소자 및 청색 반도체 발광 소자 각각에서 발광된 적색 광, 녹색 광 및 청색 광에 의해 영상이 디스플레이될 수 있다. The semiconductor light emitting device 150 may be one of a red semiconductor light emitting device, a green semiconductor light emitting device, and a blue light emitting device. By arranging a red semiconductor light-emitting device, a green semiconductor light-emitting device, and a blue semiconductor light-emitting device in adjacent sub-pixels (PX), red light and green light are emitted from each of the red semiconductor light-emitting device, green semiconductor light-emitting device, and blue semiconductor light-emitting device. And an image may be displayed by blue light.

다시 도 9 및 도 10을 참조하면, 실시예에 따른 서브 화소(PX)는 제1 절연층(330), 제2 절연층(335), 연결 전극(370), 제3 절연층(350) 및 전극 배선(360)을 포함할 수 있다. Referring again to FIGS. 9 and 10, the sub-pixel (PX) according to the embodiment includes a first insulating layer 330, a second insulating layer 335, a connection electrode 370, a third insulating layer 350, and It may include electrode wiring 360.

제1 절연층(330)은 제1 조립 배선(321) 상에 배치될 수 있다. 제2 조립 배선(322)은 제1 절연층(330) 상에 배치될 수 있다. 제2 절연층(335)은 제2 조립 배선(322) 상에 배치될 수 있다.The first insulating layer 330 may be disposed on the first assembly wiring 321. The second assembly wiring 322 may be disposed on the first insulating layer 330 . The second insulating layer 335 may be disposed on the second assembly wiring 322 .

제1 절연층(330)은 제1 조립 배선(321)과 제2 조립 배선(322)을 전기적으로 절연시킬 수 있다. 제2 절연층(335)은 제2 조립 배선(322)이 외부의 이물질로부터 오염되지 않도록 보호할 수 있다. 제2 절연층(335)은 자가조립시 챔버(도 8의 1300) 내의 유체(1200)에 의해 제2 조립 배선(322)이 부식되지 않도록 보호할 수 있다. The first insulating layer 330 may electrically insulate the first assembled wiring 321 and the second assembled wiring 322. The second insulating layer 335 may protect the second assembly wiring 322 from being contaminated by external foreign substances. The second insulating layer 335 can protect the second assembly wiring 322 from being corroded by the fluid 1200 in the chamber (1300 in FIG. 8) during self-assembly.

제1 절연층(330)과 제2 절연층(335)은 절연 물질로 이루어질 수 있다. 예컨대, 제1 절연층(330)과 제2 절연층(335)은 동일한 물질로 이루어질 수 있다. 예컨대, 제1 절연층(330)과 제2 절연층(335)은 SiOx나 SiNx와 같은 무기 물질로 이루어질 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 제1 절연층(330)과 제2 절연층(335)은 상이한 물질로 이루어질 수 있다. The first insulating layer 330 and the second insulating layer 335 may be made of an insulating material. For example, the first insulating layer 330 and the second insulating layer 335 may be made of the same material. For example, the first insulating layer 330 and the second insulating layer 335 may be made of an inorganic material such as SiOx or SiNx, but this is not limited. For example, the first insulating layer 330 and the second insulating layer 335 may be made of different materials.

한편, 제2 절연층(335)은 DEP force와 관련이 높은 유전율을 갖는 절연 물질로 이루어질 수 있다. Meanwhile, the second insulating layer 335 may be made of an insulating material with a high dielectric constant related to DEP force.

한편, 연결 전극(370)이 제1 홀(340H)에 배치될 수 있다. 예컨대, 연결 전극(370)은 제1 홀(340H) 내에서 반도체 발광 소자(150) 둘레에 배치될 수 있다. Meanwhile, the connection electrode 370 may be disposed in the first hole 340H. For example, the connection electrode 370 may be disposed around the semiconductor light emitting device 150 within the first hole 340H.

연결 전극(370)은 반도체 발광 소자(150)의 측부 상에 배치될 수 있다. 연결 전극(370)은 반도체 발광 소자(150)의 제1 전극(154)에 연결될 수 있다. 예컨대, 연결 전극(370)은 반도체 발광 소자(150)의 제1 전극(154)의 측면에 연결될 수 있다. The connection electrode 370 may be disposed on a side of the semiconductor light emitting device 150. The connection electrode 370 may be connected to the first electrode 154 of the semiconductor light emitting device 150. For example, the connection electrode 370 may be connected to the side of the first electrode 154 of the semiconductor light emitting device 150.

연결 전극(370)은 제1 홀(340H) 내에서 반도체 발광 소자(150)의 둘레를 따라 배치될 수 있다. 예컨대, 반도체 발광 소자(150)의 둘레를 따라 연결 전극(370)은 제1 홀(340H)의 내측면과 반도체 발광 소자(150)의 외측면 사이에 배치될 수 있다. 이와 같이, 연결 전극(370)이 제1 홀(340H) 내에서 반도체 발광 소자(150)의 둘레를 따라 배치됨으로써, 연결 전극(370)에 의해 격벽(340)과 반도체 발광 소자(150)가 단단히 고정되어, 고정성이 강화될 수 있다. The connection electrode 370 may be disposed along the perimeter of the semiconductor light emitting device 150 within the first hole 340H. For example, the connection electrode 370 may be disposed along the circumference of the semiconductor light emitting device 150 between the inner surface of the first hole 340H and the outer surface of the semiconductor light emitting device 150. In this way, the connection electrode 370 is disposed along the circumference of the semiconductor light-emitting device 150 within the first hole 340H, so that the partition 340 and the semiconductor light-emitting device 150 are tightly connected by the connection electrode 370. By being fixed, fixation can be strengthened.

아울러, 반도체 영역(150)의 측부가 연결 전극(370)을 통해 제2 조립 배선(322)과 연결될 수 있다. 도시되지 않았지만, 반도체 발광 소자(150)의 측부가 연결 전극(370)을 통해 제1 조립 배선(321)과 연결될 수도 있다. 예컨대, 연결 전극(370)이 제2 조립 배선(322) 및 제1 절연층(330)을 관통하여 제1 조립 배선(321)에 연결될 수도 있다. In addition, the side of the semiconductor region 150 may be connected to the second assembly wiring 322 through the connection electrode 370. Although not shown, the side of the semiconductor light emitting device 150 may be connected to the first assembly wiring 321 through the connection electrode 370. For example, the connection electrode 370 may penetrate the second assembly wiring 322 and the first insulating layer 330 and be connected to the first assembly wiring 321.

한편, 제3 절연층(350)이 제1 홀(340H) 및 격벽(340) 상에 배치될 수 있다. 제3 절연층은 제1 홀(340H)에 배치되어, 제1 홀(340H) 내에 배치된 연결 전극(370)을 외부의 충격이나 외부의 이물질로부터 보호할 수 있다. 제3 절연층(350)은 평탄화층일 수 있다. 즉, 제3 절연층(350)이 평평한 면인 상면을 가지므로, 그 상면 상에 전극 배선(360)이 용이하게 형성될 수 있다. Meanwhile, the third insulating layer 350 may be disposed on the first hole 340H and the partition wall 340. The third insulating layer is disposed in the first hole 340H to protect the connection electrode 370 disposed in the first hole 340H from external shock or external foreign substances. The third insulating layer 350 may be a planarization layer. That is, since the third insulating layer 350 has a flat upper surface, the electrode wiring 360 can be easily formed on the upper surface.

예컨대, 제3 절연층(350)은 두꺼운 두께 형성이 용이하게 유기 물질로 이루어질 수 있지만, 이에 대해서는 한정하지 않는다. For example, the third insulating layer 350 may be made of an organic material to easily form a large thickness, but this is not limited.

한편, 전극 배선(360)은 제3 절연층(350) 상에 배치될 수 있다. 전극 배선(360)은 제3 절연층(350)을 통해 반도체 발광 소자(150)의 상측에 연결될 수 있다. 예컨대, 전극 배선(360)은 절연층(350)을 통해 반도체 발광 소자(150)의 제2 전극(155)에 연결될 수 있다. 이때, 반도체 발광 소자(150)의 패시베이션층(157)은 컨택홀을 형성하기 위해 제3 절연층(350)을 식각할 때 함께 식각될 수 있다. Meanwhile, the electrode wire 360 may be disposed on the third insulating layer 350. The electrode wire 360 may be connected to the upper side of the semiconductor light emitting device 150 through the third insulating layer 350. For example, the electrode wire 360 may be connected to the second electrode 155 of the semiconductor light emitting device 150 through the insulating layer 350. At this time, the passivation layer 157 of the semiconductor light emitting device 150 may be etched together when the third insulating layer 350 is etched to form a contact hole.

반도체 발광 소자(150)의 전기적 연결 공정이 완료되는 경우, 반도체 발광 소자(150)가 발광될 수 있다. 예컨대, 반도체 발광 소자(150)에서 제1 도전형 반도체층(151)이 n형 도펀트를 포함하고 제2 도전형 반도체층(152)이 p형 도펀트를 포함하고, 전극 배선(360)과 제2 조립 배선(322)에 전압이 인가될 수 있다. 이러한 경우, 전극 배선(360), 반도체 발광 소자(150), 연결 전극(370) 및 제2 조립 배선(322)을 통해 전류가 흐르고, 이러한 전류에 의해 반도체 발광 소자(150)가 발광할 수 있다. When the electrical connection process of the semiconductor light emitting device 150 is completed, the semiconductor light emitting device 150 may emit light. For example, in the semiconductor light emitting device 150, the first conductive semiconductor layer 151 includes an n-type dopant, the second conductive semiconductor layer 152 includes a p-type dopant, and the electrode wiring 360 and the second conductive semiconductor layer 152 contain a p-type dopant. Voltage may be applied to the assembly wiring 322. In this case, a current flows through the electrode wiring 360, the semiconductor light emitting device 150, the connection electrode 370, and the second assembly wiring 322, and the semiconductor light emitting device 150 may emit light due to this current. .

도 9에는 제1 조립 배선(321)의 연장 전극(321-2) 및 제2 조립 배선(322)의 보조 전극(322-2) 각각의 끝단이 위에서 보았을 때 라운드 형상을 갖는 것으로 도시되고 있지만, 각진 형상이나 다른 형상을 가질 수도 있다. In FIG. 9, the ends of each of the extension electrode 321-2 of the first assembled wiring 321 and the auxiliary electrode 322-2 of the second assembled wiring 322 are shown as having a round shape when viewed from above. It may have an angular or other shape.

한편, 도 11a 내지 도 12를 참조하여 반도체 발광 소자(150)를 조립하는 방법을 설명한다.Meanwhile, a method of assembling the semiconductor light emitting device 150 will be described with reference to FIGS. 11A to 12.

도 11a는 제1 실시예에 따른 서브 화소에서 제1 조립 배선의 돌출 전극과 제2 조립 배선의 보조 전극 사이에서 DEP force가 형성된 모습을 도시한 평면도이다. 도 11b는 제1 실시예에 따른 서브 화소에서 제1 조립 배선의 돌출 전극과 제2 조립 배선의 보조 전극 사이에 형성된 DEP force에 의해 반도체 발광 소자가 조립되는 모습을 도시한 단면도이다. 도 12는 제1 실시예에 따른 서브 화소에서 제1 조립 배선의 돌출 전극과 제2 조립 배선의 보조 전극 사이에 형성된 DEP force에 의해 반도체 발광 소자의 조립이 완료된 모습을 도시한 단면도이다.FIG. 11A is a plan view showing a DEP force formed between the protruding electrode of the first assembled wiring and the auxiliary electrode of the second assembled wiring in the sub-pixel according to the first embodiment. FIG. 11B is a cross-sectional view showing a semiconductor light emitting device being assembled by a DEP force formed between the protruding electrode of the first assembly wiring and the auxiliary electrode of the second assembly wiring in the sub-pixel according to the first embodiment. FIG. 12 is a cross-sectional view showing the completed assembly of the semiconductor light emitting device by the DEP force formed between the protruding electrode of the first assembly wiring and the auxiliary electrode of the second assembly wiring in the sub-pixel according to the first embodiment.

도 11a 내지 도 12는 설명의 편의를 위해 개략적으로 도시한 것으로서, 도 11a 내지 도 12에서 누락된 구성 요소들은 도 9 및 도 10으로부터 용이하게 이해될 수 있다. FIGS. 11A to 12 are schematic illustrations for convenience of explanation, and components omitted from FIGS. 11A to 12 can be easily understood from FIGS. 9 and 10.

도 9, 도 10 및 도 11b에 도시한 바와 같이, 자가 조립을 위해, 챔버(도 8의 1300) 내의 유체(1200)에 제1 홀(340H)가 구비된 기판(310)이 위치된 후, 제1 조립 배선(321)과 제2 조립 배선(322)에 교류 전압이 인가될 수 있다. 이러한 경우, 제1 조립 배선(321)의 돌출 전극(321-3)과 제2 조립 배선(322)의 보조 전극(322-2) 사이에서 전기장이 발생되고, 이러한 전기장에 의해 DEP force가 형성될 수 있다. 도 11a에 도시한 바와 같이, DEP force가 돌출 전극(321-3) 둘레를 따라 형성될 수 있다. 특히, DEP force는 돌출 전극(321-3)의 끝단과 보조 전극(322-2)의 끝단 사이의 갭(G1)에서 가장 크게 형성될 수 있다. As shown in FIGS. 9, 10, and 11B, for self-assembly, after the substrate 310 with the first hole 340H is placed in the fluid 1200 in the chamber (1300 in FIG. 8), An alternating current voltage may be applied to the first assembly wiring 321 and the second assembly wiring 322. In this case, an electric field is generated between the protruding electrode 321-3 of the first assembly wiring 321 and the auxiliary electrode 322-2 of the second assembly wiring 322, and a DEP force is formed by this electric field. You can. As shown in FIG. 11A, DEP force may be formed along the circumference of the protruding electrode 321-3. In particular, the DEP force may be formed the largest at the gap G1 between the end of the protruding electrode 321-3 and the end of the auxiliary electrode 322-2.

이후, 유체(1200) 내에 이동 중인 반도체 발광 소자(150)가 제1 홀(340H)에 형성된 DEP force에 의해 당겨져 제1 홀(340H) 내로 삽입될 수 있다. 반도체 발광 소자(150) 하측의 가장자리 영역이 제1 홀(340H)의 가장 자리 영역에 대응되고, 제1 홀(340H)의 가장자리 영역을 따라 가장 큰 DEP force가 형성될 수 있다. 따라서, 제1 홀(340H) 내로 반도체 발광 소자(150)가 삽입되는 경우, 제1 홀(340H) 내의 가장자리 영역을 따라 형성된 가장 큰 DEP forced 의해 반도체 발광 소자(150) 하측의 가장자리 영역이 균일하고 강하게 당겨지므로, 반도체 발광 소자(150)가 제1 홀(340H)에 안정적으로 조립될 수 있다. Thereafter, the semiconductor light emitting device 150 moving in the fluid 1200 may be pulled by the DEP force formed in the first hole 340H and inserted into the first hole 340H. The edge area below the semiconductor light emitting device 150 corresponds to the edge area of the first hole 340H, and the largest DEP force may be formed along the edge area of the first hole 340H. Therefore, when the semiconductor light-emitting device 150 is inserted into the first hole 340H, the edge region on the lower side of the semiconductor light-emitting device 150 is uniform due to the largest DEP forced formed along the edge region in the first hole 340H. Because it is strongly pulled, the semiconductor light emitting device 150 can be stably assembled in the first hole 340H.

이후, 도 12에 도시한 바와 같이, 제1 홀(340H)의 가장자리 영역에 형성된 가장 큰 DEP force에 의해 반도체 발광 소자(150)가 당겨지므로, 반도체 발광 소자(150)가 제1 홀(340H) 밖으로 이탈되지 않고 제1 홀(340H) 내에 지속적으로 고정될 수 있다. Thereafter, as shown in FIG. 12, the semiconductor light emitting device 150 is pulled by the largest DEP force formed at the edge area of the first hole 340H, so that the semiconductor light emitting device 150 is pulled into the first hole 340H. It can be continuously fixed within the first hole 340H without falling out.

제1 실시예에 따르면, 반도체 발광 소자(150)가 조립되는 제1 홀(340H)이 구비되고, 제2 조립 배선(322)의 보조 전극(322-2)이 제1 홀(340H)에 배치되며, 보조 전극(322-2)에 제1 홀(340H)의 직경(D1)보다 작은 직경(D2)을 갖는 제2 홀(320H)이 형성될 수 있다. According to the first embodiment, a first hole 340H in which the semiconductor light emitting device 150 is assembled is provided, and the auxiliary electrode 322-2 of the second assembly wiring 322 is disposed in the first hole 340H. A second hole 320H having a diameter D2 smaller than the diameter D1 of the first hole 340H may be formed in the auxiliary electrode 322-2.

제1 조립 배선(321)의 일부 영역을 수직으로 돌출시키고, 제2 조립 배선(322)의 보조 전극(322-2)이 제1 조립 배선(321)의 상기 돌출된 일부 영역을 둘러싸도록 하되, 제1 조립 배선(321)의 일부 영역과 제2 조립 배선(322)의 보조 전극(322-2) 서로 간에 소정의 갭(G1)이 형성될 수 있다. 이러한 경우, 해당 갭(G1)이 상기 돌출된 일부 영역의 둘레를 따라 형성될 수 있다. 즉, 해당 갭(G1)이 제1 홀(340H)의 가장자리 영역을 따라 형성될 수 있다. A portion of the first assembly wiring 321 protrudes vertically, and the auxiliary electrode 322-2 of the second assembly wiring 322 surrounds the protruding portion of the first assembly wiring 321, A predetermined gap G1 may be formed between a partial area of the first assembly wiring 321 and the auxiliary electrode 322-2 of the second assembly wiring 322. In this case, the corresponding gap G1 may be formed along the perimeter of the partial protruding area. That is, the gap G1 may be formed along the edge area of the first hole 340H.

자가 조립을 위해 제1 조립 배선(321)과 제2 조립 배선(322)에 교류 전압이 인가되는 경우, 해당 갭(G1)에서 가장 큰 DEP force가 형성될 수 있다. 이러한 경우, 가장 큰 DEP force가 제1 홀(340H)의 가장자리 영역을 따라 형성될 수 있다. 제1 홀(340H)의 가장자리 영역은 제1 홀(340H) 내에 반도체 발광 소자(150)가 조립되는 경우, 반도체 발광 소자(150) 하측의 가장자리 영역에 대응할 수 있다. When an alternating voltage is applied to the first assembly wiring 321 and the second assembly wiring 322 for self-assembly, the largest DEP force may be formed in the corresponding gap G1. In this case, the largest DEP force may be formed along the edge area of the first hole 340H. The edge area of the first hole 340H may correspond to the edge area below the semiconductor light emitting device 150 when the semiconductor light emitting device 150 is assembled in the first hole 340H.

따라서, 반도체 발광 소자(150) 하측의 가장자리 영역을 따라 가장 큰 DEP force가 작용하므로, 해당 반도체 발광 소자(150)가 제1 홀(340H) 내에 뒤틀리거나 기울어지지 않고 안정적으로 삽입될 수 있을 뿐만 아니라 가장 큰 DEP force에 의해 해당 반도체 발광 소자(150)가 제1 홀(340H) 밖으로 이탈되지 않고 제1 홀(340H) 내에 단단하게 고정될 수 있다. Therefore, since the largest DEP force acts along the edge area of the lower side of the semiconductor light emitting device 150, the semiconductor light emitting device 150 can be stably inserted into the first hole 340H without being distorted or tilted. Due to the largest DEP force, the semiconductor light emitting device 150 may be firmly fixed within the first hole 340H without being separated from the first hole 340H.

[디스플레이 제조 공정][Display manufacturing process]

한편, 도 13a 내지 도 16을 참조하여 제1 실시예에 따른 디스플레이 제조 공정을 설명한다.Meanwhile, the display manufacturing process according to the first embodiment will be described with reference to FIGS. 13A to 16.

도 13a 및 도 13b는 제1 조립 배선(321)을 형성하는 모습을 도시한다.FIGS. 13A and 13B illustrate forming the first assembled wiring 321.

도 13a 및 도 13b를 참조하면, 기판 상에 제1 조립 배선(321)의 일부가 형성될 수 있다. 예컨대, 제1 조립 배선(321)은 메인 전극(321-1)과 메인 전극(321-1)에서 연장된 연장 전극(321-2)을 포함할 수 있다. 연장 전극(321-2)은 서브 화소(도 9의 PX)에 형성될 수 있다. 예컨대, 일 방향을 따라 복수의 서브 화소(PX)가 배열되는 경우, 일 방향을 따라 메인 전극(321-1)이 형성되고, 연장 전극(321-2)이 메인 전극(321-1)에서 연장되어 각 서브 화소(PX)에 형성될 수 있다. Referring to FIGS. 13A and 13B , a portion of the first assembly wiring 321 may be formed on the substrate. For example, the first assembly wiring 321 may include a main electrode 321-1 and an extension electrode 321-2 extending from the main electrode 321-1. The extension electrode 321-2 may be formed in a sub-pixel (PX in FIG. 9). For example, when a plurality of sub-pixels (PX) are arranged along one direction, the main electrode 321-1 is formed along one direction, and the extension electrode 321-2 extends from the main electrode 321-1. may be formed in each sub-pixel (PX).

예컨대, 기판 상에 금속막이 증착되고 해당 금속막이 패터닝됨으로써, 메인 전극(321-1)과 연장 전극(321-2)을 포함하는 제1 조립 배선(321)이 기판 상에 형성될 수 있다. For example, by depositing a metal film on a substrate and patterning the metal film, the first assembled wiring 321 including the main electrode 321-1 and the extension electrode 321-2 can be formed on the substrate.

제1 조립 배선(321)은 전극으로서의 역할을 해야 하므로, 전기 전도성이 우수한 금속으로 이루어질 수 있다. 아울러, 제1 조립 배선(321)은 부식을 방지하기 위한 내구성이 우수한 금속으로 이루어질 수 있다. 제1 조립 배선(321)은 단일층 또는 다층 구조를 가질 수 있다. Since the first assembly wiring 321 must function as an electrode, it may be made of a metal with excellent electrical conductivity. In addition, the first assembly wiring 321 may be made of a metal with excellent durability to prevent corrosion. The first assembly wiring 321 may have a single-layer or multi-layer structure.

도 14a 및 도 14b를 참조하면, 제1 조립 배선(321)을 포함하는 기판 상에 제1 절연층(330)이 형성될 수 있다. 제1 절연층(330)은 절연성이 우수한 절연 물질로 이루어질 수 있다. Referring to FIGS. 14A and 14B , a first insulating layer 330 may be formed on a substrate including the first assembly wiring 321 . The first insulating layer 330 may be made of an insulating material with excellent insulating properties.

이후, 제1 절연층(330) 상에 제2 조립 배선(322)이 형성될 수 있다. 예컨대, 제2 조립 배선(322)은 메인 전극(322-1)과 메인 전극(322-1)에서 연장된 보조 전극(322-2) 을 포함할 수 있다. 보조 전극(322-2)은 서브 화소(PX)에 형성될 수 있다. 예컨대, 일 방향을 따라 복수의 서브 화소(PX)가 배열되는 경우, 일 방향을 따라 메인 전극(322-1)이 형성되고, 보조 전극(322-2)이 메인 전극(322-1)에서 연장되어 각 서브 화소(PX)에 형성될 수 있다. Thereafter, the second assembled wiring 322 may be formed on the first insulating layer 330. For example, the second assembly wiring 322 may include a main electrode 322-1 and an auxiliary electrode 322-2 extending from the main electrode 322-1. The auxiliary electrode 322-2 may be formed in the sub-pixel PX. For example, when a plurality of sub-pixels (PX) are arranged along one direction, the main electrode 322-1 is formed along one direction, and the auxiliary electrode 322-2 extends from the main electrode 322-1. may be formed in each sub-pixel (PX).

제1 조립 배선(321)의 메인 전극(321-1)과 제2 조립 배선(322)의 메인 전극(322-1)은 서로 상이한 층에 배치되고, 서로 수직으로 중첩되지 않는다. 제1 조립 배선(321)의 메인 전극(321-1)과 제2 조립 배선(322)의 메인 전극(322-1)은 일 방향을 따라 서로 평행하게 배치될 수 있다. The main electrode 321-1 of the first assembled wiring 321 and the main electrode 322-1 of the second assembled wiring 322 are disposed in different layers and do not vertically overlap each other. The main electrode 321-1 of the first assembly wiring 321 and the main electrode 322-1 of the second assembly wiring 322 may be arranged parallel to each other along one direction.

제1 조립 배선(321)의 연장 전극(321-2)과 제2 조립 배선(322)의 보조 전극(322-2)은 서로 상이한 층에 배치되고, 서브 화소(PX)에서 수직으로 중첩될 수 있다. 즉, 서브 화소(PX)에서 제1 조립 배선(321)의 제1 절연층(330) 아래에 연장 전극(321-2)이 배치되고, 제1 절연층(330) 상에 제2 조립 배선(322)의 보조 전극(322-2)이 배치될 수 있다. The extension electrode 321-2 of the first assembly wiring 321 and the auxiliary electrode 322-2 of the second assembly wiring 322 are disposed in different layers and may overlap vertically in the sub-pixel PX. there is. That is, in the sub-pixel PX, the extension electrode 321-2 is disposed under the first insulating layer 330 of the first assembled wiring 321, and the second assembled wiring ( The auxiliary electrode 322-2 of 322) may be disposed.

한편, 제2 조립 배선(322)의 보조 전극(322-2)은 제2 홀(320H)를 포함할 수 있다. 제2 홀(320H)은 나중에 형성될 제1 홀(도 15b의 340H) 내에 형성될 수 있다. 예컨대, 제1 홀(340H)은 제2 홀(320H)을 둘러쌀 수 있다. Meanwhile, the auxiliary electrode 322-2 of the second assembly wiring 322 may include a second hole 320H. The second hole 320H may be formed within the first hole (340H in FIG. 15B) to be formed later. For example, the first hole 340H may surround the second hole 320H.

제1 절연층(330) 상에 돌출 전극(321-3)이 배치될 수 있다. 예컨대, 돌출 전극(321-3)은 보조 전극(322-2)의 제2 홀(320H)에 형성될 수 있다. 예컨대, 보조 전극(322-2)은 돌출 전극(321-3)을 둘러쌀 수 있다. A protruding electrode 321-3 may be disposed on the first insulating layer 330. For example, the protruding electrode 321-3 may be formed in the second hole 320H of the auxiliary electrode 322-2. For example, the auxiliary electrode 322-2 may surround the protruding electrode 321-3.

이때, 보조 전극(322-2)의 내측면과 돌출 전극(321-3)의 외측면은 서로 이격될 수 있다. 보조 전극(322-2)의 내측면과 돌출 전극(321-3)의 외측면 사이의 이격 거리가 소정의 갭(G1)으로 정의될 수 있다. At this time, the inner surface of the auxiliary electrode 322-2 and the outer surface of the protruding electrode 321-3 may be spaced apart from each other. The separation distance between the inner surface of the auxiliary electrode 322-2 and the outer surface of the protruding electrode 321-3 may be defined as a predetermined gap G1.

제1 홀(340H)에 반도체 발광 소자(150)가 삽입되어야 하므로, 제1 홀(340H)은 반도체 발광 소자(150)의 형상에 대응하는 형상을 가질 수 있다. 제2 홀(320H)은 반도체 발광 소자(150) 하측의 가장자리 영역에 대응하여 해당 갭(G1)을 형성해야 하므로, 반도체 발광 소자(150)의 형상에 대응하는 형상을 가질 수 있다. 예컨대, 반도체 발광 소자(150)가 위에서 보았을 때, 원형인 경우, 제1 홀(340H) 및 제2 홀(320H)은 각각 원형일 수 있다. Since the semiconductor light emitting device 150 must be inserted into the first hole 340H, the first hole 340H may have a shape corresponding to the shape of the semiconductor light emitting device 150. Since the second hole 320H must form a corresponding gap G1 corresponding to the edge area of the lower side of the semiconductor light-emitting device 150, it may have a shape corresponding to the shape of the semiconductor light-emitting device 150. For example, when the semiconductor light emitting device 150 is circular when viewed from above, the first hole 340H and the second hole 320H may each be circular.

해당 갭(G1)의 크기에 따라 해당 갭(G1)에 형성된 DEP force의 크기가 달라질 수 있다. 실시예에 따르면, 돌출 전극(321-3)의 둘레를 따라 해당 갭(G1)이 형성되고, 이 갭(G1)의 크기가 돌출 전극(321-3)의 둘레를 따라 일정할 수 있다. 이에 따라, 돌출 전극(321-3)은 제2 홀(320H)의 형상에 대응하는 형상을 가질 수 있다. 예컨대, 제2 홀(320H)이 원형을 갖는 경우, 돌출 전극(321-3) 또한 원형을 가질 수 있다. Depending on the size of the gap (G1), the size of the DEP force formed in the gap (G1) may vary. According to the embodiment, a corresponding gap G1 is formed along the circumference of the protruding electrode 321-3, and the size of this gap G1 may be constant along the circumference of the protruding electrode 321-3. Accordingly, the protruding electrode 321-3 may have a shape corresponding to the shape of the second hole 320H. For example, when the second hole 320H has a circular shape, the protruding electrode 321-3 may also have a circular shape.

한편, 돌출 전극(321-3)은 제1 절연층(330)을 관통하여 제1 조립 배선(321)의 연장 전극(321-2)에 연결될 수 있다. 예컨대, 돌출 전극(321-3)과 제1 조립 배선(321)의 연장 전극(321-2)은 수직으로 중첩될 수 있다. 예컨대, 돌출 전극(321-3)의 사이즈(또는 직경)은 제1 조립 배선(321)의 연장 전극(321-2)의 사이즈보다 작을 수 있지만, 이에 대해서는 한정하지 않는다. Meanwhile, the protruding electrode 321-3 may penetrate the first insulating layer 330 and be connected to the extension electrode 321-2 of the first assembled wiring 321. For example, the protruding electrode 321-3 and the extension electrode 321-2 of the first assembly wiring 321 may overlap vertically. For example, the size (or diameter) of the protruding electrode 321-3 may be smaller than the size of the extension electrode 321-2 of the first assembled wiring 321, but this is not limited.

돌출 전극(321-3)은 제2 조립 배선(322)의 메인 전극(322-1) 및 보조 전극(322-2)과 동일한 층 상에 배치될 수 있다. 즉, 제2 조립 배선(322)의 메인 전극(322-1) 및 보조 전극(322-2) 그리고 돌출 전극(321-3)은 제1 절연층(330) 상에 형성될 수 있다. 예컨대, 제2 조립 배선(322)의 메인 전극(322-1) 및 보조 전극(322-2) 그리고 돌출 전극(321-3)은 동일 금속을 이용하여 동일한 공정에 의해 동시에 형성될 수 있다. The protruding electrode 321-3 may be disposed on the same layer as the main electrode 322-1 and the auxiliary electrode 322-2 of the second assembly wiring 322. That is, the main electrode 322-1, the auxiliary electrode 322-2, and the protruding electrode 321-3 of the second assembled wiring 322 may be formed on the first insulating layer 330. For example, the main electrode 322-1, the auxiliary electrode 322-2, and the protruding electrode 321-3 of the second assembly wiring 322 may be formed simultaneously using the same metal and through the same process.

예컨대, 제1 절연층(330)이 기판 상에 형성된 후, 제1 조립 배선(321)의 연장 전극(321-2)에 대응하는 제1 절연층(330)의 일부분이 제거되어 관통홀이 형성될 수 있다. 이후, 금속막이 제1 절연층(330) 상에 증착된 후 패터닝됨으로써, 제2 조립 배선(322)의 메인 전극(322-1) 및 보조 전극(322-2) 그리고 돌출 전극(321-3)이 형성될 수 있다. 이때, 돌출 전극(321-3)은 제1 절연층(330)에 형성된 관통홀을 통해 제1 조립 배선(321)의 연장 전극(321-2)에 연결될 수 있다. For example, after the first insulating layer 330 is formed on the substrate, a portion of the first insulating layer 330 corresponding to the extension electrode 321-2 of the first assembly wiring 321 is removed to form a through hole. It can be. Thereafter, a metal film is deposited on the first insulating layer 330 and patterned, thereby forming the main electrode 322-1, the auxiliary electrode 322-2, and the protruding electrode 321-3 of the second assembly wiring 322. This can be formed. At this time, the protruding electrode 321-3 may be connected to the extension electrode 321-2 of the first assembled wiring 321 through a through hole formed in the first insulating layer 330.

도 15a 및 도 15b를 참조하면, 제2 조립 배선(322)을 포함하는 제1 절연층(330) 상에 제2 절연층(335)이 형성되고, 제2 절연층(335) 상에 격벽(340)이 형성될 수 있다. Referring to FIGS. 15A and 15B, a second insulating layer 335 is formed on the first insulating layer 330 including the second assembly wiring 322, and a partition wall ( 340) can be formed.

제2 절연층(335)은 제2 조립 배선(322)을 보호하기 위해 형성될 수 있다. 제2 절연층(335)은 DEP force를 증대시키기 위해 유전율을 갖는 절연 물질로 형성될 수 있다. The second insulating layer 335 may be formed to protect the second assembly wiring 322. The second insulating layer 335 may be formed of an insulating material with a dielectric constant to increase DEP force.

격벽(340)과 제2 절연층(335)은 서로 상이한 물질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다. The partition 340 and the second insulating layer 335 may be formed of different materials, but are not limited thereto.

이후, 서브 화소(PX)에서 제2 조립 배선(322)의 보조 전극(322-2)에 대응하는 격벽(340)이 제거됨으로써, 제1 홀(340H)이 형성될 수 있다. 즉, 제2 절연층(335)의 상면이 노출되도록 제2 조립 배선(322)의 보조 전극(322-2)에 대응하는 격벽(340)이 제거됨으로써, 제1 홀(340H)이 형성될 수 있다. Thereafter, the partition wall 340 corresponding to the auxiliary electrode 322-2 of the second assembly line 322 is removed in the sub-pixel PX, thereby forming a first hole 340H. That is, the first hole 340H can be formed by removing the partition wall 340 corresponding to the auxiliary electrode 322-2 of the second assembly wiring 322 so that the upper surface of the second insulating layer 335 is exposed. there is.

이와 같이, 제1 홀(340H)이 형성된 기판이 자가 조립을 위해 챔버(도 8의 1300)에 장착될 수 있다. 이때, 유체에 격벽(340)이나 제1 홀(340H)이 접할 수 있다. In this way, the substrate on which the first hole 340H is formed can be mounted in the chamber (1300 in FIG. 8) for self-assembly. At this time, the partition wall 340 or the first hole 340H may be in contact with the fluid.

이후, 제1 조립 배선(321)과 제2 조립 배선(322)에 교류 전압이 인가됨으로써, 제1 홀(340H)의 가장자리 영역을 따라 제1 조립 배선(321)의 돌출 전극(321-3)과 제2 조립 배선(322)의 보조 전극(322-2) 사이에서 DEP force가 형성될 수 있다. 이때, 제1 조립 배선(321)의 돌출 전극(321-3)의 끝단과 제2 조립 배선(322)의 보조 전극(322-2)의 끝단 사이에서 가장 큰 DEP force가 형성될 수 있다. 이에 따라, 유체 내에 이동 중인 반도체 발광 소자(150)가 제1 홀(340H)을 지나다가 제1 홀(340H)의 가장자리 영역을 따라 형성된 DEP force에 의해 제1 홀(340H)로 삽입될 수 있다. 이때, DEP force가 반도체 발광 소자(150) 하측의 가장자리 영역을 따라 작용되어, 반도체 발광 소자(150)가 제1 홀(340H)의 바닥부로 당겨지고 이후 DEP force에 의해 지속적으로 제1 홀(340H)에 단단하게 고정될 수 있다. Thereafter, an alternating current voltage is applied to the first assembled wiring 321 and the second assembled wiring 322, so that the protruding electrode 321-3 of the first assembled wiring 321 is formed along the edge area of the first hole 340H. A DEP force may be formed between the auxiliary electrode 322-2 and the second assembly wiring 322. At this time, the largest DEP force may be formed between the end of the protruding electrode 321-3 of the first assembly wire 321 and the end of the auxiliary electrode 322-2 of the second assembly wire 322. Accordingly, the semiconductor light emitting device 150 moving in the fluid may pass through the first hole 340H and then be inserted into the first hole 340H by the DEP force formed along the edge area of the first hole 340H. At this time, the DEP force is applied along the edge area of the lower side of the semiconductor light-emitting device 150, so that the semiconductor light-emitting device 150 is pulled to the bottom of the first hole 340H, and then continues to be pulled into the first hole 340H by the DEP force. ) can be firmly fixed.

이후, 챔버에서 기판이 탈착되고 건조 공정이 수행될 수 있다.Afterwards, the substrate may be detached from the chamber and a drying process may be performed.

도 16을 참조하면, 제1 홀(340H) 내에 제2 절연층(335)이 제거될 수 있다. 제2 절연층(335)이 제거됨으로써, 제2 조립 배선(322)의 보조 전극(322-2)의 상면이 노출될 수 있다. Referring to FIG. 16, the second insulating layer 335 may be removed from the first hole 340H. By removing the second insulating layer 335, the upper surface of the auxiliary electrode 322-2 of the second assembled wiring 322 may be exposed.

이후, 제1 홀(340H)을 포함하여 격벽(340) 상에 금속막이 증착되고 패터닝됨으로써, 제1 홀(340H) 내에서 반도체 발광 소자(150) 둘레를 따라 연결 전극(370)이 형성될 수 있다. 연결 전극(370)에 의해 반도체 발광 소자(150)의 측부, 즉 제1 전극(154)의 측면과 제2 조립 배선(322)의 보조 전극(322-2)이 전기적으로 연결될 수 있다. Thereafter, a metal film is deposited and patterned on the partition wall 340 including the first hole 340H, so that the connection electrode 370 can be formed along the circumference of the semiconductor light emitting device 150 within the first hole 340H. there is. The side of the semiconductor light emitting device 150, that is, the side of the first electrode 154, and the auxiliary electrode 322-2 of the second assembly wiring 322 may be electrically connected by the connection electrode 370.

이후, 제3 절연층이 반도체 발광 소자(150) 및 격벽(340) 상에 형성될 수 있다. 이후, 반도체 발광 소자(150)의 상측이 노출되도록 격벽(340)이 제거됨으로써, 콘택홀이 형성될 수 있다. 아울러, 제3 절연층의 콘택홀에 대응하는 반도체 발광 소자(150)의 패시베이션층(157)이 제거될 수 있다. Thereafter, a third insulating layer may be formed on the semiconductor light emitting device 150 and the partition wall 340. Thereafter, the barrier rib 340 is removed to expose the upper side of the semiconductor light emitting device 150, thereby forming a contact hole. In addition, the passivation layer 157 of the semiconductor light emitting device 150 corresponding to the contact hole of the third insulating layer may be removed.

이후, 제3 절연층 상에 금속막이 증착되고 패터닝됨으로써, 전극 배선(360)이 형성될 수 있다. 전극 배선(360)은 제3 절연층을 관통하여 반도체 발광 소자(150)의 제2 전극(155)에 전기적으로 연결될 수 있다. Thereafter, the electrode wiring 360 may be formed by depositing and patterning a metal film on the third insulating layer. The electrode wire 360 may penetrate the third insulating layer and be electrically connected to the second electrode 155 of the semiconductor light emitting device 150.

[디스플레이 장치.[Display device.

도 17은 제1 실시예에 따른 디스플레이 장치를 도시한 평면도이다. 도 17에는 반도체 발광 소자들(150-1, 150-2, 150-3)의 전기적 연결은 도시되지 않았지만, 이들 전기적 연결은 도 10에 도시된 전기적 연결과 동일하므로, 도 10으로부터 용이하게 이해될 수 있다. Figure 17 is a plan view showing a display device according to the first embodiment. Although the electrical connections of the semiconductor light emitting elements 150-1, 150-2, and 150-3 are not shown in FIG. 17, these electrical connections are the same as the electrical connections shown in FIG. 10, and can be easily understood from FIG. 10. You can.

도 17을 참조하면, 실시예에 따른 디스플레이 장치(300)는 복수의 서브 화소(PX1, PX2, PX3)이 구비될 수 있다. 도 17에는 대표적으로 3개의 서브 화소(PX1, PX2, PX3)만이 구비되고 있지만, 복수의 서브 화소는 매트릭스로 배열될 수 있다. Referring to FIG. 17, the display device 300 according to an embodiment may be provided with a plurality of sub-pixels (PX1, PX2, and PX3). Although FIG. 17 typically includes only three sub-pixels (PX1, PX2, and PX3), a plurality of sub-pixels may be arranged in a matrix.

예컨대, 3개의 서브 화소(PX1, PX2, PX3)에 의해 단일 화소가 정의될 수 있다. 단위 화소에 의해 컬러 영상이 구현될 수 있다. 단위 화소 내의 제1 내지 제3 서브 화소(PX1, PX2, PX3)은 일 방향을 따라 배열되거나 서로 간에 인접하여 배열될 수 있다. For example, a single pixel may be defined by three sub-pixels (PX1, PX2, and PX3). A color image can be implemented by unit pixels. The first to third sub-pixels (PX1, PX2, and PX3) within a unit pixel may be arranged along one direction or adjacent to each other.

도시되지 않았지만, 단위 화소는 제4 서브 화소를 포함하고, 제4 서브 화소에는 반도체 발광 소자가 배치되지 않을 수도 있다.Although not shown, a unit pixel includes a fourth sub-pixel, and a semiconductor light-emitting device may not be disposed in the fourth sub-pixel.

따라서, 복수의 단위 화소가 매특릭스로 배열됨으로써, 대면적의 영상이 디스플레이될 수 있다. Accordingly, by arranging a plurality of unit pixels in a matrix, a large-area image can be displayed.

예컨대, 제1 서브 화소(PX1)에 제1 반도체 발광 소자(150-1)이 배치되고, 제2 서브 화소(PX2)에 제2 반도체 발광 소자(150-2)가 배치되며, 제3 서브 화소(PX3)에 제3 반도체 발광 소자(150-3)가 배치될 수 있다. For example, the first semiconductor light-emitting device 150-1 is disposed in the first sub-pixel PX1, the second semiconductor light-emitting device 150-2 is disposed in the second sub-pixel PX2, and the third sub-pixel A third semiconductor light emitting device 150-3 may be disposed at (PX3).

예컨대, 제1 반도체 발광 소자(150-1)는 제1 광, 즉 적색 광을 발광하고, 제2 반도체 발광 소자(150-2)는 제2 광, 즉 녹색 광을 발광하며, 제3 반도체 발광 소자(150-3)는 제3 광, 즉 청색 광을 발광할 수 있다. 이에 따라, 제1 반도체 발광 소자(150-1)의 적색 광, 제2 반도체 발광 소자(150-2)의 녹색 광 및 제3 반도체 발광 소자(150-3)의 청색 광에 의해 영상이 디스플레이될 수 있다. For example, the first semiconductor light emitting device 150-1 emits first light, that is, red light, the second semiconductor light emitting device 150-2 emits second light, that is, green light, and the third semiconductor light emitting device 150-2 emits first light, that is, red light. The device 150-3 may emit third light, that is, blue light. Accordingly, the image will be displayed by the red light of the first semiconductor light-emitting device 150-1, the green light of the second semiconductor light-emitting device 150-2, and the blue light of the third semiconductor light-emitting device 150-3. You can.

도 17에 도시한 바와 같이, 제1 서브 화소(PX1)는 제1 조립 배선(321), 제2 조립 배선(322), 제1 홀(340H1) 및 제1 반도체 발광 소자(150-1)를 포함할 수 있다. 제2 서브 화소(PX2)는 제1 조립 배선(323), 제2 조립 배선(324), 제1 홀(340H2) 및 제2 반도체 발광 소자(150-2)를 포함할 수 있다. 제3 서브 화소(PX3)는 제1 조립 배선(325), 제2 조립 배선(326), 제1 홀(340H3) 및 제3 반도체 발광 소자(150-3)를 포함할 수 있다.As shown in FIG. 17, the first sub-pixel (PX1) includes the first assembly wiring 321, the second assembly wiring 322, the first hole 340H1, and the first semiconductor light emitting device 150-1. It can be included. The second sub-pixel PX2 may include a first assembly wiring 323, a second assembly wiring 324, a first hole 340H2, and a second semiconductor light emitting device 150-2. The third sub-pixel PX3 may include a first assembly wiring 325, a second assembly wiring 326, a first hole 340H3, and a third semiconductor light emitting device 150-3.

제1 조립 배선(321, 323, 325)은 메인 전극(321-1, 323-1, 325-1), 메인 전극(321-1, 323-1, 325-1)에서 연장된 연장 전극(321-2, 323-2, 325-2) 및 연장 전극(321-2, 323-2, 325-2)에서 상부 방향으로 돌출된 돌출 전극(321-3, 323-3, 325-3)을 포함할 수 있다. The

first assembly wirings

321, 323, and 325 include main electrodes 321-1, 323-1, and 325-1, and extension electrodes 321 extending from the main electrodes 321-1, 323-1, and 325-1. -2, 323-2, 325-2) and protruding electrodes (321-3, 323-3, 325-3) protruding upward from the extension electrodes (321-2, 323-2, 325-2). can do.

제2 조립 배선(322, 324, 326)은 메인 전극(322-1, 324-1, 326-1) 및 메인 전극(322-1, 324-1, 326-1)에서 연장된 보조 전극(322-2, 324-2, 326-2)을 포함할 수 있다. The second assembly wiring (322, 324, 326) is connected to the main electrode (322-1, 324-1, 326-1) and the auxiliary electrode (322) extending from the main electrode (322-1, 324-1, 326-1). -2, 324-2, 326-2).

예컨대, 제1 조립 배선(321, 323, 325)의 연장 전극(321-2, 323-2, 325-2)과 제2 조립 배선(322, 324, 326)의 보조 전극(322-2, 324-2, 326-2)은 수직으로 중첩될 수 있다. 예컨대, 제1 조립 배선(321, 323, 325)의 돌출 전극(321-3, 323-3, 325-3)과 제2 조립 배선(322, 324, 326)의 메인 전극(322-1, 324-1, 326-1) 및 보조 전극(322-2, 324-2, 326-2)은 동일층 상에 배치될 수 있다. 예컨대, 제1 조립 배선(321, 323, 325)의 돌출 전극(321-3, 323-3, 325-3)과 제2 조립 배선(322, 324, 326)의 메인 전극(322-1, 324-1, 326-1) 및 보조 전극(322-2, 324-2, 326-2)은 동일한 금속을 포함할 수 있다. 예컨대, 배선의 돌출 전극(321-3, 323-3, 325-3)은 제1 조립 배선(321, 323, 325)의 연장 전극(321-2, 323-2, 325-2)에 전기적으로 연결될 수 있다. For example, the extension electrodes 321-2, 323-2, and 325-2 of the

first assembly wirings

321, 323, and 325 and the auxiliary electrodes 322-2, 324 of the

second assembly wirings

322, 324, and 326. -2, 326-2) can be vertically overlapped. For example, the protruding electrodes 321-3, 323-3, and 325-3 of the

first assembly wirings

321, 323, and 325 and the main electrodes 322-1, 324 of the

second assembly wirings

322, 324, and 326. -1, 326-1) and auxiliary electrodes (322-2, 324-2, 326-2) may be disposed on the same layer. For example, the protruding electrodes 321-3, 323-3, and 325-3 of the

first assembly wirings

321, 323, and 325 and the main electrodes 322-1, 324 of the

second assembly wirings

322, 324, and 326. -1, 326-1) and the auxiliary electrodes (322-2, 324-2, 326-2) may include the same metal. For example, the protruding electrodes 321-3, 323-3, and 325-3 of the wires are electrically connected to the extension electrodes 321-2, 323-2, and 325-2 of the first assembled

wires

321, 323, and 325. can be connected

제2 조립 배선(322, 324, 326)의 보조 전극(322-2, 324-2, 326-2)은 제2 홀(320H1, 320H2, 320H3)을 포함하고, 제2 홀(320H1, 320H2, 320H3)에 제1 조립 배선(321, 323, 325)의 돌출 전극(321-3, 323-3, 325-3)이 배치될 수 있다. 이때, 보조 전극(322-2, 324-2, 326-2)은 돌출 전극(321-3, 323-3, 325-3)을 둘러쌀 수 있다. 예컨대, 돌출 전극(321-3, 323-3, 325-3)의 둘레를 따라 돌출 전극(321-3, 323-3, 325-3)과 보조 전극(322-2, 324-2, 326-2) 사이에 소정의 갭(G1, G2, G3)이 형성될 수 있다. The auxiliary electrodes 322-2, 324-2, and 326-2 of the

second assembly wirings

322, 324, and 326 include second holes 320H1, 320H2, and 320H3, and the second holes 320H1, 320H2, and The protruding electrodes 321-3, 323-3, and 325-3 of the

first assembly wirings

321, 323, and 325 may be disposed in 320H3. At this time, the auxiliary electrodes 322-2, 324-2, and 326-2 may surround the protruding electrodes 321-3, 323-3, and 325-3. For example, the protruding electrodes 321-3, 323-3, 325-3 and the auxiliary electrodes 322-2, 324-2, 326- are formed along the circumference of the protruding electrodes 321-3, 323-3, and 325-3. 2) A predetermined gap (G1, G2, G3) may be formed between them.

제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(XP3) 각각의 제1 조립 배선(321, 323, 325) 및 제2 조립 배선(322, 324, 326)에 교류 전압이 인가되는 경우, 제1 홀(340H1, 340H2, 340H3)의 가장자리 영역, 즉 제1 조립 배선(321, 323, 325)의 돌출 전극(321-3, 323-3, 325-3)의 둘레를 따라 DEP force가 형성될 수 있다. 이에 따라, 제1 반도체 발광 소자(150-1), 제2 반도체 발광 소자(150-2) 및 제3 반도체 발광 소자(150-3)가 각각 제1 서브 화소(PX1)의 제1 홀(340H1), 제2 서브 화소(PX2)의 제1 홀(340H2) 및 제3 서브 화소(PX3)의 제1 홀(340H3)에 조립될 수 있다. Alternating current is applied to the

first assembly wirings

321, 323, 325 and the

second assembly wirings

322, 324, and 326 of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (XP3), respectively. When voltage is applied, the edge area of the first holes 340H1, 340H2, and 340H3, that is, the perimeter of the protruding electrodes 321-3, 323-3, and 325-3 of the

first assembly wirings

321, 323, and 325. A DEP force can be formed along the . Accordingly, the first semiconductor light-emitting device 150-1, the second semiconductor light-emitting device 150-2, and the third semiconductor light-emitting device 150-3 are each connected to the first hole 340H1 of the first sub-pixel PX1. ), may be assembled in the first hole 340H2 of the second sub-pixel (PX2) and the first hole 340H3 of the third sub-pixel (PX3).

제1 반도체 발광 소자(150-1), 제2 반도체 발광 소자(150-2) 및 제3 반도체 발광 소자(150-3)는 제1 서브 화소(PX1)의 제1 홀(340H1), 제2 서브 화소(PX2)의 제1 홀(340H2) 및 제3 서브 화소(PX3)의 제1 홀(340H3)에 순차적으로 조립될 수 있다. The first semiconductor light emitting device 150-1, the second semiconductor light emitting device 150-2, and the third semiconductor light emitting device 150-3 are connected to the first hole 340H1 and the second hole 340H1 of the first sub-pixel PX1. It may be sequentially assembled into the first hole 340H2 of the sub-pixel PX2 and the first hole 340H3 of the third sub-pixel PX3.

예컨대, 제1 서브 화소(PX1)의 제1 조립 배선(321)과 제2 조립 배선(322)에 인가된 교류 전압에 의해 형성된 DEP force에 의해 제1 반도체 발광 소자(150-1)가 제1 서브 화소(PX1)의 제1 홀(340H1)에 조립될 수 있다. 이후, 제2 서브 화소(PX2)의 제1 조립 배선(323)과 제2 조립 배선(324)에 인가된 교류 전압에 의해 형성된 DEP force에 의해 제2 반도체 발광 소자(150-2)가 제2 서브 화소(PX2)의 제1 홀(340H2)에 조립될 수 있다. 이후, 제3 서브 화소(PX3)의 제1 조립 배선(325)과 제2 조립 배선(326)에 인가된 교류 전압에 의해 형성된 DEP force에 의해 제3 반도체 발광 소자(150-3)가 제3 서브 화소(PX3)의 제1 홀(340H3)에 조립될 수 있다. For example, the first semiconductor light emitting device 150-1 is formed by the DEP force formed by the alternating voltage applied to the first assembly wiring 321 and the second assembly wiring 322 of the first sub-pixel PX1. It may be assembled in the first hole 340H1 of the sub-pixel PX1. Thereafter, the second semiconductor light emitting device 150-2 is formed by the DEP force formed by the alternating voltage applied to the first assembly wiring 323 and the second assembly wiring 324 of the second sub-pixel PX2. It may be assembled in the first hole 340H2 of the sub-pixel PX2. Thereafter, the third semiconductor light emitting device 150-3 is formed by the DEP force formed by the alternating voltage applied to the first assembly wiring 325 and the second assembly wiring 326 of the third sub-pixel PX3. It may be assembled in the first hole 340H3 of the sub-pixel PX3.

도시되지 않았지만, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각의 제1 홀(340H1, 340H2, 340H3)의 형상이나 사이즈를 달리하고, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각의 제1 홀(340H1, 340H2, 340H3)의 형상이나 사이즈에 대응하는 형상을 갖도록 제1 반도체 발광 소자(150-1), 제2 반도체 발광 소자(150-2) 및 제3 반도체 발광 소자(150-3)가 구비될 수 있다. Although not shown, the shapes and sizes of the first holes 340H1, 340H2, and 340H3 of each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) are different, and the first sub-pixel (PX2) and the third sub-pixel (PX3) each have different shapes and sizes. The first semiconductor light emitting device 150- has a shape corresponding to the shape or size of the first hole 340H1, 340H2, and 340H3 of each of the pixel PX1, the second sub-pixel PX2, and the third sub-pixel PX3. 1), a second semiconductor light emitting device 150-2 and a third semiconductor light emitting device 150-3 may be provided.

이러한 경우, 제1 반도체 발광 소자(150-1), 제2 반도체 발광 소자(150-2) 및 제3 반도체 발광 소자(150-3)는 동일한 자가 조립 공정에 의해 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각에 동시에 조립될 수 있다. 즉 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각의 제1 조립 배선(321, 323, 325) 및 제2 조립 배선(322, 324, 326)에 인가된 교류 전압에 의해 DEP force가 제1 서브 화소(PX1)의 제1 홀(340H1), 제2 서브 화소(PX2)의 제1 홀(340H2) 및 제3 서브 화소(PX3)의 제1 홀(340H3)에 동시에 형성될 수 있다. In this case, the first semiconductor light-emitting device 150-1, the second semiconductor light-emitting device 150-2, and the third semiconductor light-emitting device 150-3 are formed into the first sub-pixel PX1, It may be assembled simultaneously in each of the second sub-pixel (PX2) and the third sub-pixel (PX3). That is, in the first assembly wiring (321, 323, 325) and the second assembly wiring (322, 324, 326) of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3), respectively. Due to the applied AC voltage, the DEP force is applied to the first hole 340H1 of the first sub-pixel (PX1), the first hole 340H2 of the second sub-pixel (PX2), and the first hole of the third sub-pixel (PX3). (340H3) can be formed simultaneously.

즉, 유체(도 8의 1200)에 제1 반도체 발광 소자(150-1), 제2 반도체 발광 소자(150-2) 및 제3 반도체 발광 소자(150-3)가 혼합되어 있더라도, 제1 반도체 발광 소자(150-1)는 제1 반도체 발광 소자(150-1)의 사이즈에 대응하는 사이즈를 갖는 제1 서브 화소(PX1)의 제1 홀(340H1)에 조립되고, 제2 반도체 발광 소자(150-2)는 제2 반도체 발광 소자(150-2)의 사이즈에 대응하는 사이즈를 갖는 제2 서브 화소(PX2)의 제1 홀(340H2)에 조립되며, 제3 반도체 발광 소자(150-3)는 제3 반도체 발광 소자(150-3)의 사이즈에 대응하는 사이즈를 갖는 제3 서브 화소(PX3)의 제1 홀(340H3)에 조립될 수 있다. That is, even if the first semiconductor light emitting device 150-1, the second semiconductor light emitting device 150-2, and the third semiconductor light emitting device 150-3 are mixed in the fluid (1200 in FIG. 8), the first semiconductor light emitting device 150-3 The light emitting device 150-1 is assembled in the first hole 340H1 of the first sub-pixel PX1 having a size corresponding to the size of the first semiconductor light emitting device 150-1, and the second semiconductor light emitting device ( 150-2) is assembled in the first hole 340H2 of the second sub-pixel PX2 having a size corresponding to the size of the second semiconductor light-emitting device 150-2, and the third semiconductor light-emitting device 150-3 ) may be assembled in the first hole 340H3 of the third sub-pixel PX3 having a size corresponding to the size of the third semiconductor light emitting device 150-3.

[제2 실시예][Second Embodiment]

도 18은 제2 실시예에 따른 서브 화소를 도시한 평면도이다. 도 19는 도 18의 D1-D2 라인을 따라 절단한 단면도이다.Figure 18 is a plan view showing a sub-pixel according to the second embodiment. FIG. 19 is a cross-sectional view taken along line D1-D2 in FIG. 18.

제2 실시예는 제1 조립 배선(321)과 제2 조립 배선(322)의 수직으로의 중첩 면적을 줄여, 기생 커패시턴스의 용량을 줄일 수 있다. 이에 따라, 제2 실시예는 제1 조립 배선(321)에 구비된 절곡부(321-4)를 제외하고 제1 실시예(도 9 및 도 10)와 유사하다. 제2 실시예에서 제1 실시예와 동일한 형상, 구조 및 기능을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명을 생략한다.The second embodiment can reduce the parasitic capacitance capacity by reducing the vertical overlap area between the first assembly wiring 321 and the second assembly wiring 322. Accordingly, the second embodiment is similar to the first embodiment (FIGS. 9 and 10) except for the bent portion 321-4 provided in the first assembly wiring 321. In the second embodiment, components having the same shape, structure, and function as those of the first embodiment are given the same reference numerals and detailed descriptions are omitted.

도 18 및 도 19를 참조하면, 제2 실시예에 따른 서브 화소(PX')는 제1 조립 배선(321), 제2 조립 배선(322), 격벽(340) 및 반도체 발광 소자(150)를 포함할 수 있다. 18 and 19, the sub-pixel (PX') according to the second embodiment includes a first assembled wiring 321, a second assembled wiring 322, a partition 340, and a semiconductor light emitting device 150. It can be included.

제2 조립 배선(322), 격벽(340) 및 반도체 발광 소자(150) 각각의 구조는 제1 실시예에서 설명된 바 있으므로, 상세한 설명은 생략한다. Since the structures of each of the second assembly wiring 322, the partition wall 340, and the semiconductor light emitting device 150 have been described in the first embodiment, detailed descriptions are omitted.

제1 조립 배선(321)은 메인 전극(321-1), 연장 전극(321-2), 절곡부(321-4) 및 돌출 전극(321-3)을 포함할 수 있다. The first assembled wiring 321 may include a main electrode 321-1, an extension electrode 321-2, a bent portion 321-4, and a protruding electrode 321-3.

연장 전극(321-2)은 메인 전극(321-1)에서 서브 화소(PX')를 향해 연장될 수 있다. 절곡부는 연장 전극(321-2)에서 연장되어 서브 화소(PX')의 제1 홀(340H)에 배치될 수 있다. The extension electrode 321-2 may extend from the main electrode 321-1 toward the sub-pixel PX'. The bent portion may extend from the extension electrode 321-2 and be disposed in the first hole 340H of the sub-pixel PX'.

연장 전극(321-2)이 절곡부에 포함되거나 절곡부가 연장 전극(321-2)에 포함될 수도 있다. The extension electrode 321-2 may be included in the bent portion, or the bent portion may be included in the extension electrode 321-2.

예컨대, 절곡부는 메인 전극(321-1)에서 화소 영역에서 제2 조립 배선(322)을 향해 연장될 수 있다. 절곡부의 양단에 연장 전극(321-2)이 배치되고, 이 연장 전극(321-2) 각각이 메인 전극(321-1)에 연결될 수 있다. 다시 말해, 메인 전극(321-1)의 두 지점에서 서브 화소(PX')를 향해 연장 전극(321-2)이 절곡되고, 그 절곡된 연장 전극(321-2) 각각이 서브 화소(PX')의 제1 전극(154)에서 만나 절곡부가 형성될 수 있다. 이러한 경우, 절곡부의 폭은 연장 전극(321-2)의 폭과 동일하거나 작을 수 있다. For example, the bent portion may extend from the main electrode 321-1 toward the second assembly wiring 322 in the pixel area. Extension electrodes 321-2 are disposed at both ends of the bent portion, and each of the extension electrodes 321-2 may be connected to the main electrode 321-1. In other words, the extension electrode 321-2 is bent from two points of the main electrode 321-1 toward the sub-pixel PX', and each of the bent extension electrodes 321-2 is bent toward the sub-pixel PX'. ) may meet at the first electrode 154 to form a bent portion. In this case, the width of the bent portion may be equal to or smaller than the width of the extension electrode 321-2.

절곡부의 폭(W12)는 메인 전극(321-1)의 폭(W11)보다 작을 수 있다. 예컨대, 절곡부의 폭(W12)은 메인 전극(321-1)의 폭(W11)의 1/3이하일 수 있다. 이와 같이, 절곡부의 폭(W12)이 작아짐으로써, 절곡부의 제2 조립 배선(322)의 보조 전극(322-2) 간의 수직으로의 중첩 면적이 줄어들 수 있다. The width W12 of the bent portion may be smaller than the width W11 of the main electrode 321-1. For example, the width W12 of the bent portion may be less than 1/3 of the width W11 of the main electrode 321-1. In this way, as the width W12 of the bent portion becomes smaller, the vertical overlap area between the auxiliary electrodes 322-2 of the second assembly wiring 322 of the bent portion may be reduced.

예컨대, 절곡부의 폭(W12)은 제2 조립 배선(322)의 보조 전극(322-2)의 폭보다 작을 수 있다. 이때, 보조 전극(322-2)의 폭은 가로 폭이거나 세로 폭을 의미할 수 있다. 가로 폭은 X 방향에 따른 폭이고, 세로 폭은 Y 방향에 따른 폭일 수 있다. 따라서, 제2 조립 배선(322)의 보조 전극(322-2)의 일부 영역은 제1 조립 배선(321)의 절곡부와 수직으로 중첩되고, 다른 영역은 제1 조립 배선(321)의 절곡부와 수직으로 중첩되지 않을 수 있다. For example, the width W12 of the bent portion may be smaller than the width of the auxiliary electrode 322-2 of the second assembled wiring 322. At this time, the width of the auxiliary electrode 322-2 may mean the horizontal width or the vertical width. The horizontal width may be the width along the X direction, and the vertical width may be the width along the Y direction. Accordingly, some regions of the auxiliary electrode 322-2 of the second assembly wiring 322 vertically overlap the bent portion of the first assembled wiring 321, and other regions overlap the bent portion of the first assembled wiring 321. may not overlap vertically.

예컨대, 절곡부의 폭(W12)은 제1 홀(340H)의 직경(D1)보다 작을 수 있다. 예컨대, 절곡부의 폭(W12)은 제2 홀(320H)의 직경(D2)보다 작을 수 있다. 예컨대, 절곡부의 폭(W12)은 제1 조립 배선(321)의 돌출 전극(321-3)의 직경(D3)보다 클 수 있지만, 돌출 전극(321-3)의 직경(D3)보다 작을 수도 있다.For example, the width W12 of the bent portion may be smaller than the diameter D1 of the first hole 340H. For example, the width W12 of the bent portion may be smaller than the diameter D2 of the second hole 320H. For example, the width W12 of the bent portion may be larger than the diameter D3 of the protruding electrode 321-3 of the first assembled wiring 321, but may also be smaller than the diameter D3 of the protruding electrode 321-3. .

예컨대, 돌출부는 제1 절연층(330)을 통해 절곡부에 연결될 수 있다. For example, the protrusion may be connected to the bent portion through the first insulating layer 330.

이상과 같은 제1 조립 배선(321)의 절곡부의 구조에 의해, 제1 조립 배선(321)과 제2 조립 배선(322) 사이에 수직으로의 중첩 면적이 줄어듦으로써, 기생 커패시턴스의 용량이 줄어들 수 있다. 기생 커패시턴스의 용량이 줄어듦으로써, 제1 조립 배선(321)과 제2 조립 배선(322) 사이의 교류 전압이 기생 커패시턴스에 의해 발생되는 손실이 줄어들 수 있다. 이에 따라, 보다 작은 교류 전압에 의해서도 충분한 크기의 DEP force가 형성될 수 있어, 소비 전력이 줄어들 수 있다. Due to the structure of the bent portion of the first assembly wiring 321 as described above, the vertical overlap area between the first assembly wiring 321 and the second assembly wiring 322 is reduced, thereby reducing the capacity of the parasitic capacitance. there is. By reducing the capacity of the parasitic capacitance, the loss caused by the parasitic capacitance of the alternating current voltage between the first assembled wiring 321 and the second assembled wiring 322 can be reduced. Accordingly, a DEP force of sufficient size can be formed even with a smaller AC voltage, and power consumption can be reduced.

한편, 앞서 기술한 디스플레이 장치는 디스플레이 패널일 수 있다. 즉, 실시예에서, 디스플레이 장치와 디스플레이 패널은 동일한 의미로 이해될 수 있다. 실시예에서, 실질적인 의미에서의 디스플레이 장치는 디스플레이 패널과 영상을 디스플레이하기 위해 디스플레이 패널을 제어할 수 있는 컨트롤러(또는 프로세서)를 포함할 수 있다. Meanwhile, the display device described above may be a display panel. That is, in the embodiment, the display device and the display panel may be understood to have the same meaning. In an embodiment, a display device in a practical sense may include a display panel and a controller (or processor) capable of controlling the display panel to display an image.

상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 실시예의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 실시예의 등가적 범위 내에서의 모든 변경은 실시예의 범위에 포함된다.The above detailed description should not be construed as restrictive in any respect and should be considered illustrative. The scope of the embodiments should be determined by reasonable interpretation of the appended claims, and all changes within the equivalent scope of the embodiments are included in the scope of the embodiments.

실시예는 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다. 실시예는 반도체 발광 소자를 이용하여 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다. 반도체 발광 소자는 마이크로급 반도체 발광 소자나 나노급 반도체 발광 소자일 수 있다. Embodiments may be adopted in the field of displays that display images or information. Embodiments may be adopted in the field of displays that display images or information using semiconductor light-emitting devices. The semiconductor light-emitting device may be a micro-level semiconductor light-emitting device or a nano-level semiconductor light-emitting device.

예컨대, 실시예는 TV, 사이니지, 스마트 폰, 모바일 폰, 이동 단말기, 자동차용 HUD, 노트북용 백라이트 유닛, VR이나 AR용 디스플레이 장치에 채택될 수 있다. For example, embodiments can be adopted in TVs, signage, smart phones, mobile phones, mobile terminals, HUDs for automobiles, backlight units for laptops, and display devices for VR or AR.

Claims

서브 화소를 포함하는 기판;A substrate containing sub-pixels;

상기 기판 상에서 일 방향을 따라 배치된 제1 조립 배선;a first assembly line disposed along one direction on the substrate;

상기 제1 조립 배선과 나란하게 배치된 제2 조립 배선;a second assembly wiring arranged in parallel with the first assembly wiring;

상기 제1 조립 배선 및 상기 제2 조립 배선 상에 배치되고, 상기 서브 화소에 제1 홀을 포함하는 격벽; 및a partition disposed on the first assembly wiring and the second assembly wiring and including a first hole in the sub-pixel; and

상기 제1 홀에 반도체 발광 소자;를 포함하고,Includes a semiconductor light emitting device in the first hole,

상기 제2 조립 배선은,The second assembly wiring is,

상기 제1 조립 배선의 일부 영역을 둘러싸고,Surrounding a portion of the first assembly wiring,

상기 제1 조립 배선의 상기 일부 영역과 상기 제2 조립 배선은 상기 제1 홀의 가장자리 영역에 소정 갭을 갖는,The partial region of the first assembled wiring and the second assembled wiring have a predetermined gap at an edge region of the first hole,

디스플레이 장치.Display device.
제1항에 있어서,According to paragraph 1,

상기 갭은 상기 반도체 발광 소자 하측의 가장자리 영역을 따라 위치되는,The gap is located along the edge area of the lower side of the semiconductor light emitting device,

디스플레이 장치.Display device.
제1항에 있어서,According to paragraph 1,

상기 제1 조립 배선 상에 절연층;을 포함하고,Includes an insulating layer on the first assembled wiring,

상기 제2 조립 배선은 상기 절연층 상에 배치되는,The second assembled wiring is disposed on the insulating layer,

디스플레이 장치.Display device.
제3항에 있어서,According to paragraph 3,

상기 제2 조립 배선은,The second assembly wiring is,

메인 전극; 및main electrode; and

상기 서브 화소에서 상기 메인 전극으로부터 연장된 보조 전극;을 포함하고,Includes an auxiliary electrode extending from the main electrode in the sub-pixel,

상기 보조 전극은,The auxiliary electrode is,

상기 제1 홀의 직경보다 작은 직경을 갖는 제2 홀;을 포함하는,Including, a second hole having a diameter smaller than the diameter of the first hole,

디스플레이 장치.Display device.
제4항에 있어서,According to paragraph 4,

상기 제2 홀은 상기 반도체 발광 소자의 형상에 대응하는 형상을 갖는,The second hole has a shape corresponding to the shape of the semiconductor light emitting device,

디스플레이 장치.Display device.
제4항에 있어서,According to paragraph 4,

상기 제1 조립 배선은,The first assembly wiring is,

메인 전극; 및main electrode; and

상기 보조 전극의 상기 제2 홀에 돌출 전극;을 포함하는,Including a protruding electrode in the second hole of the auxiliary electrode,

디스플레이 장치.Display device.
제6항에 있어서,According to clause 6,

상기 돌출 전극은 상기 절연층을 통해 상기 메인 전극에 연결되는,The protruding electrode is connected to the main electrode through the insulating layer,

디스플레이 장치.Display device.
제6항에 있어서,According to clause 6,

상기 보조 전극은 상기 돌출 전극을 둘러싸는,The auxiliary electrode surrounds the protruding electrode,

디스플레이 장치.Display device.
제6항에 있어서,According to clause 6,

상기 돌출 전극의 직경은 상기 반도체 발광 소자의 직경보다 작은,The diameter of the protruding electrode is smaller than the diameter of the semiconductor light emitting device,

디스플레이 장치.Display device.
제6항에 있어서,According to clause 6,

상기 돌출 전극과 상기 보조 전극은 상기 갭을 갖고,The protruding electrode and the auxiliary electrode have the gap,

상기 갭은 상기 반도체 발광 소자 하측의 가장자리 영역을 따라 위치되는,The gap is located along the edge area of the lower side of the semiconductor light emitting device,

디스플레이 장치.Display device.
제6항에 있어서,According to clause 6,

상기 돌출 전극은 상기 제2 조립 배선과 동일한 금속을 포함하는,The protruding electrode includes the same metal as the second assembled wiring,

디스플레이 장치.Display device.
제6항에 있어서,According to clause 6,

상기 제1 조립 배선은, The first assembly wiring is,

상기 메인 전극에서 상기 화소 영역에서 상기 제2 조립 배선을 향해 연장된 절곡부;을 포함하는,A bent portion extending from the main electrode toward the second assembly wiring in the pixel area,

디스플레이 장치.Display device.
제12항에 있어서,According to clause 12,

상기 돌출 전극은 상기 절연층을 통해 상기 절곡부에 연결되는,The protruding electrode is connected to the bent portion through the insulating layer,

디스플레이 장치.Display device.
제12항에 있어서,According to clause 12,

상기 절곡부의 폭은 상기 상기 메인 전극의 폭보다 작은,The width of the bent portion is smaller than the width of the main electrode,

디스플레이 장치.Display device.
제12항에 있어서,According to clause 12,

상기 절곡부의 폭은 상기 제1 홀의 직경보다 작은,The width of the bent portion is smaller than the diameter of the first hole,

디스플레이 장치.Display device.
제12항에 있어서,According to clause 12,

상기 절곡부의 폭은 상기 돌출 전극의 직경 이상인,The width of the bent portion is greater than or equal to the diameter of the protruding electrode,

디스플레이 장치.Display device.
제1항에 있어서,According to paragraph 1,

상기 제1 홀 내에서 상기 반도체 발광 소자를 둘러싸는 연결 전극; 및a connection electrode surrounding the semiconductor light emitting device within the first hole; and

상기 반도체 발광 소자 상에 전극 배선;을 포함하고,It includes electrode wiring on the semiconductor light emitting device,

상기 연결 전극은,The connection electrode is,

상기 제1 조립 배선 또는 상기 제2 조립 배선 중 적어도 하나의 조립 배선에 연결되는,Connected to at least one assembly wiring of the first assembly wiring or the second assembly wiring,

디스플레이 장치.Display device.