WO2023248335A1 - 半導体装置及び電力変換装置 - Google Patents

半導体装置及び電力変換装置 Download PDF

Info

Publication number
WO2023248335A1
WO2023248335A1 PCT/JP2022/024679 JP2022024679W WO2023248335A1 WO 2023248335 A1 WO2023248335 A1 WO 2023248335A1 JP 2022024679 W JP2022024679 W JP 2022024679W WO 2023248335 A1 WO2023248335 A1 WO 2023248335A1
Authority
WO
WIPO (PCT)
Prior art keywords
current
voltage
semiconductor element
period
power semiconductor
Prior art date
Application number
PCT/JP2022/024679
Other languages
English (en)
French (fr)
Inventor
知洋 河原
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2022/024679 priority Critical patent/WO2023248335A1/ja
Publication of WO2023248335A1 publication Critical patent/WO2023248335A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Definitions

  • the present disclosure relates to a semiconductor device and a power conversion device.
  • a power semiconductor element has a maximum allowable operating temperature defined by its semiconductor material characteristics, etc., and above that temperature, the power semiconductor element may undergo thermal runaway and be destroyed. For this reason, temperature management of power semiconductor elements has become more important in recent years.
  • a method in which, for example, a temperature sensor such as a thermistor is attached to a fin or the like that cools the power semiconductor element to indirectly estimate the temperature of the power semiconductor element.
  • a temperature sensor such as a thermistor
  • this method may not be able to measure sudden changes in the temperature of the power semiconductor element due to short-term load fluctuations.
  • Patent Document 1 Japanese Patent Application Laid-open No. 2020-72569
  • Patent Document 1 information indicating the relationship between the temporal change in gate voltage and the temperature of the power semiconductor element during the switching operation of a semiconductor device is stored in advance, and the temperature of the power semiconductor element is estimated from the gate voltage rise time. be.
  • Patent Document 1 requires a high-precision measurement mechanism and a high-speed processor to measure the gate voltage rise time, and providing such a measurement mechanism requires miniaturization of the power module. This can be a constraint.
  • the present disclosure has been made in consideration of the above-mentioned problems, and one of its objectives is to provide a semiconductor device that drives and controls a power semiconductor element, which does not require a high-precision measurement mechanism and a high-speed processor.
  • An object of the present invention is to provide a semiconductor device having a function of estimating the temperature of a power semiconductor element.
  • a semiconductor device that drives and controls a semiconductor element includes a driver circuit, a current control section, a timing control section, a peak detection circuit, a voltage detection section, and a temperature estimation section.
  • the semiconductor element has a positive terminal, a negative terminal, and a control terminal to which a drive voltage that controls a main current flowing between the positive terminal and the negative terminal is applied.
  • the driver circuit transitions the semiconductor element between an on state and an off state by supplying a drive voltage to a control terminal.
  • the current control section is provided to cause current to flow in a pulsed manner between the control terminal and the negative terminal.
  • the timing control section controls the timing at which the current control section supplies current.
  • the peak detection circuit outputs a peak value of the input voltage, which is a potential difference between the control terminal or the negative terminal and the reference potential with respect to the reference potential, during a current supply period by the current control section.
  • the voltage detection section samples the output voltage of the peak detection circuit.
  • the temperature estimation section calculates the estimated temperature of the semiconductor element based on the voltage detected by the voltage detection section.
  • the timing control unit operates the current control unit to provide a current supply period during at least one of an on period after the semiconductor element transitions to an on state, and an off period after the semiconductor element transitions to an off state.
  • a high-speed measurement mechanism and a high-speed processor are configured based on the peak value of the voltage between the control terminal or the negative terminal and a reference potential when a current is supplied between the control terminal and the negative terminal. Even without this, it is possible to provide a semiconductor device capable of estimating the temperature of a semiconductor element.
  • FIG. 1 is a configuration diagram showing an example of a power module according to Embodiment 1.
  • FIG. 1A is a circuit diagram showing a configuration example of a current control section in FIG. 1A.
  • FIG. 1B is a circuit diagram illustrating a first example of the connection position of the current control section shown in FIG. 1B.
  • FIG. 1B is a circuit diagram illustrating a second example of the connection position of the current control section shown in FIG. 1B.
  • FIG. It is a block diagram which shows the modification of the power module of FIG. 1A.
  • 1A is a circuit diagram illustrating a configuration example of the peak detection circuit shown in FIG. 1A.
  • FIG. 5 is a timing chart for explaining a temperature estimation method using the semiconductor device according to Embodiment 1.
  • FIG. 3 is a circuit diagram illustrating the configuration of a peak detection circuit according to a modification of the first embodiment.
  • 7 is a timing chart for explaining a temperature estimation method using a semiconductor device according to a modification of the first embodiment.
  • FIG. 3 is a circuit diagram illustrating a first configuration example of a peak detection circuit according to a second embodiment.
  • 7 is a circuit diagram illustrating a second configuration example of a peak detection circuit according to a second embodiment.
  • FIG. 12 is a timing chart for explaining a temperature estimation method using a semiconductor device according to a third embodiment.
  • FIG. 12 is a flowchart illustrating processing for calculating thermal resistance and thermal impedance by the semiconductor device according to the fourth embodiment.
  • 1 is a block diagram showing the configuration of a power conversion system to which a power conversion device equipped with a semiconductor element according to the present embodiment is applied.
  • FIG. 1A is a configuration diagram showing an example of a power module 101 according to the first embodiment.
  • FIG. 1B is a circuit diagram showing a configuration example of the current control section 1 of FIG. 1A. The configuration of the power module 101 will be described below with reference to FIGS. 1A and 1B.
  • the power module 101 includes a power semiconductor element 10 and a semiconductor device 100 that drives and controls the power semiconductor element 10.
  • the semiconductor device 100 controls switching of the power semiconductor element 10 and measures the element temperature of the power semiconductor element 10.
  • the power semiconductor element 10 includes a positive terminal (drain) D, a negative terminal (source) S, and a control terminal (gate) G.
  • the main current Imt flowing between the positive terminal D and the negative terminal S is controlled by the drive voltage applied to the control terminal G.
  • the power semiconductor element 10 may be a MOSFET, an IGBT, a MESFET (Metal-Semiconductor Field-Effect Transistor), a bipolar transistor, or the like. In the following, explanation will be given using MOSFET as an example. Further, as the material of the power semiconductor element 10, other than Si, SiC, GaN , Ga2O3 , diamond, etc. may be used.
  • the semiconductor device 100 includes a gate drive section 4, a current control section 1, a gate wiring section 2, a timing control section 3, a peak detection circuit 5, a voltage detection section 6, and a temperature estimation section 7.
  • the gate drive section 4 includes a driver circuit 42 as a drive control section that is connected to the power semiconductor element 10 and drives the power semiconductor element 10, and a main control section 41 that controls the driver circuit 42.
  • the control terminal G of the power semiconductor element 10 is connected to the driver circuit 42 through the resistance element 21 provided in the gate wiring section 2.
  • the gate wiring section 2 represents a series of loop wiring connecting the control terminal G, the negative terminal S, and the driver circuit 42 of the power semiconductor element 10.
  • the resistive element 21 is connected between the driver circuit 42 and the control terminal G of the power semiconductor element 10.
  • the current control unit 1 is connected to the driver circuit 42 and supplies current to a path formed between the control terminal G and the negative terminal S of the power semiconductor element 10 via the driver circuit 42.
  • the current control unit 1 includes a pulse current source 20 for supplying a pulsed current.
  • the pulse current source 20 includes, for example, a current source 11 that supplies a constant current, and a current control switch 12 connected in parallel to the current source 11.
  • the current control switch 12 is turned on or off according to a switch control signal 31 from the timing control section 3.
  • the pulse current source 20 starts outputting current
  • the pulse current source 20 starts outputting current. finish. In this way, the output current of the current control section 1 is controlled in a pulsed manner according to whether the current control switch 12 is turned on or off.
  • each of the current source 11 and the current control switch 12 is connected to a reference potential node 90 that provides a reference potential.
  • the reference potential is, for example, the control ground of the driver circuit 42 or the power supply voltage of the driver circuit 42.
  • the other ends of the current source 11 and the current control switch 12 are directly or indirectly electrically connected to the control terminal G or the negative terminal S of the power semiconductor element 10.
  • the other ends of the current source 11 and the current control switch 12 are connected to the power semiconductor element 10 via other electronic components such as semiconductor switching elements or resistors mounted on the driver circuit 42. It is connected to the control terminal G (gate) or the negative terminal S (source) of.
  • FIG. 2B shows a configuration example in which the other ends of the current source 11 and the current control switch 12 are electrically connected to the control terminal G of the power semiconductor element 10.
  • the current control unit 1 is indirectly connected to the control terminal G via the driver circuit 42, so that it is connected to a position where current is supplied from the control terminal G side of the power semiconductor element 10.
  • the other ends of the current source 11 and the current control switch 12 are electrically connected to the negative terminal S of the power semiconductor element 10 (FIG. 2A).
  • the timing control section 3 and the gate drive section 4 are clearly shown separately for explanation, but the timing control section 3 may be included in the main control section 41. Further, the driver circuit 42 and the timing control section 3 may be mounted on the same board, or the main control section 41, the driver circuit 42, the timing control section 3, and the current control section 1 may all be mounted on the same board. I don't mind if you do.
  • the voltage detection section 6 detects the output voltage of the peak detection circuit 5.
  • the temperature estimation section 7 calculates the estimated temperature of the power semiconductor element 10 from the output voltage value of the peak detection circuit 5 at a predetermined timing based on the detection value of the voltage detection section 6 and the control information 32 of the timing control section 3. calculate. For example, as explained below, the temperature estimator 7 calculates the resistance value of the power semiconductor element 10 from the output voltage value. Furthermore, the temperature estimating unit 7 calculates the newly measured power semiconductor element 10 by comparing it with conversion data indicating the relationship between the resistance value and the element temperature, which is predetermined based on the measured value in the actual experiment in advance. Temperature information 71 is generated that includes an estimated temperature obtained by converting the resistance value of .
  • FIG. 3 is a configuration diagram showing a modification of the power module 101 in FIG. 1A.
  • the resistance element 21 in the gate wiring section 2, is connected not to the wiring connected to the control terminal G (gate wiring) but to the wiring connected to the negative terminal S (source wiring). It differs from the power module 101 in FIG. 1A in that it is connected. In this case as well, the resistance element 21 still causes a voltage drop in the gate wiring portion 2 in accordance with the current flowing between the control terminal G and the negative terminal S. Since the other points in FIG. 3 are the same as those in FIG. 1A, the same or corresponding parts are given the same reference numerals and the description will not be repeated. Further, in each of FIGS. 1A and 3, the resistance element 21 is clearly shown outside the power semiconductor element 10, but depending on the application, there may be cases where no gate resistance is provided outside the power semiconductor element 10.
  • the discharge switch 53 is connected in parallel with the capacitor 52 and turned on and off according to the switch control signal 35 from the timing control section 3.
  • the discharge switch 53 can be configured by, for example, a MOSFET with a small leakage current in order to maintain the potential of the node Ny in an off state.
  • the waveforms up to time t2 are the voltage and signal waveforms during normal switching operation without temperature measurement
  • the waveforms after time t2 are the voltage and signal waveforms when temperature measurement is performed along with the switching operation. show. First, the operation of the semiconductor device 100 during normal switching operation will be described.
  • the driver circuit 42 outputs a positive potential Vcc higher than the threshold voltage and a potential Vee lower than the threshold voltage (usually a negative potential or zero potential) to drive the power semiconductor element 10.
  • the driver circuit 42 applies a positive potential Vcc or a negative or zero potential Vee as a gate voltage to the control terminal G of the power semiconductor element 10 based on the driver input signal 411 from the main control unit 41. Thereby, the driver circuit 42 causes the power semiconductor element 10 to transition between the on state and the off state.
  • the timing control section 3 controls the current control switch 12 of the current control section 1 to always be in the on state. Therefore, when an enhancement type element such as an n-type MOSFET is used in the current control switch 12, a logic high (H) level signal is always input as the switch control signal 31 of the current control switch 12. If a depletion type element such as a p-type MOSFET is used in the current control switch 12, a logic low (L) level signal is always input as the switch control signal 31.
  • the driver input signal 411 changes from H level to L level at time t1.
  • a negative or zero potential Vee is applied to the control terminal G of the power semiconductor element 10, and the gate voltage Vgs decreases.
  • the gate voltage Vgs reaches a negative or zero potential Vee at time t1x after a falling period as in the case of turn-on.
  • the gate current flows through the current control switch 12 to the reference potential node 90.
  • the current from current source 11 flows to reference potential node 90 via current control switch 12 and is not output to driver circuit 42 . Note that a mirror period is also observed during the falling period from time t1 to t1x.
  • the period in which the gate voltage is stable includes a period in which the gate voltage is stable at a positive potential Vcc (hereinafter referred to as an "on period") and a period in which the gate voltage is stable at a negative or zero potential Vee ( (hereinafter referred to as the "off period").
  • this delay time is short, the gate drive current from the driver circuit 42 will also affect the detection voltage of the voltage detection section 6, which will affect the accuracy of temperature measurement.
  • this delay time is long, the time t4 at which the switch control signal 31 is returned to the H level becomes closer to the turn-off start time t5.
  • the gate drive current from the driver circuit 42 also affects the voltage detected by the voltage detection section 6, thereby affecting the accuracy of temperature measurement.
  • Vx (t ⁇ t3) represents the input voltage of the peak detection circuit 5 at time t after time t3.
  • R gint is the value of the gate resistance (built-in gate resistance) present in the power semiconductor element 10.
  • the built-in gate resistor is made of a material such as polysilicon on the power semiconductor element 10, for example.
  • the built-in gate resistance includes a parasitic resistance due to the gate wiring pattern on the power semiconductor element 10.
  • Rg in equation (1) represents the value of the resistance on the driver circuit 42 and the resistance element 21, and represents a resistance component other than the resistance caused by the power semiconductor element 10 itself.
  • R g is provided by a resistor externally attached to the power semiconductor element 10, so selection of the resistance value and temperature characteristics is relatively easy.
  • C die represents the capacitance value seen from the gate side (in the case of FIG. 2A) or the source side (in the case of FIG. 2B) of the power semiconductor element 10.
  • Ig represents the supply current from the current source 11.
  • the input voltage Vx becomes (t -t3) ⁇ I g /C die .
  • the parasitic capacitance C die is constant and the current I g of the current source 11 is a constant value
  • the input voltage Vx of the peak detection circuit 5 increases linearly.
  • the resistance value (R g +R gint ) is calculated using the voltage value V1 of the detected voltage Vdet at time t4, the time difference between times t3 and t4, and the known I g corresponding to the output current of the current source 11. can do.
  • each of the resistance values R g and R gint has temperature dependence. If each of the resistance values R g and R gint has a linear temperature dependence, the resistance values R g (T) and R gint at temperature T can be calculated using the temperature coefficient K, and the resistance values R g (T) ⁇ R It is expressed as g 0 ⁇ (1+K 1 ⁇ T) and R gint (T) ⁇ Rg int 0 ⁇ (1+K 2 ⁇ T).
  • the temperature dependence of the resistance value R g of the power semiconductor element 10 other than the built-in gate resistance is sufficiently smaller than the temperature dependence of the built-in gate resistance value R gint of the power semiconductor element 10 , that is, the resistance value caused by the temperature T is Regarding the difference, if ⁇ R g ⁇ R gint (K 1 ⁇ K 2 ), the temperature dependence of the resistance value (R g +R gint ) represents the temperature dependence of the built-in gate resistance of the power semiconductor element 10. .
  • a resistance element for example, resistance element 21
  • the estimated temperature of the power semiconductor element 10 is calculated by comparing the resistance value (R g +R gint ) obtained by the above calculation with calibration data representing the relationship between the resistance value and temperature recorded in advance.
  • calibration data can be used, for example, when the power module 101 is installed in a constant temperature oven and the element temperature of the power semiconductor element 10 is changed from the outside, and the resistance value (R g +R gint ) is calculated using the same method as above. It can be obtained by asking for .
  • the rate of change in the built-in gate resistance value R gint due to temperature may be obtained in advance as information indicating the relationship between the temperature and the resistance value of the power semiconductor element 10.
  • the temperature of the power semiconductor element 10 may be calculated by calculation using the calculated resistance value (R g +R gint ) and the temperature coefficient K 2 (K 2 >K 1 ) obtained in advance. be.
  • the detection voltage Vdet is as follows.
  • the resistance value (R g +R gint ) is included as a variable. Therefore, the temperature and resistance of the power semiconductor element 10 are calculated so that the estimated temperature is directly calculated from the detected voltage Vdet or V0 extracted from the detected voltage Vdet without going through the calculation of the resistance value (R g +R gint ). It is also possible to set information indicating the relationship with the value in advance.
  • the current control switch 12 of the current control unit 1 (FIG. 1B etc.) is turned off.
  • the current from current source 11 flows not to reference potential node 90 but to power semiconductor element 10 . That is, the current control unit 1 supplies current between the control terminal G and the negative terminal S, and the current supply period is provided during the off period.
  • the voltage value V2 of the detection voltage Vdet from time t7 to t7x, the time difference (length of the current supply period) from time t6 to t7, and the current source 11 Using a known I g corresponding to the output current of , the resistance value (R g +R gint ) can be calculated.
  • the output current (I g ) of the current source 11 and the time difference between times t6 and t7 (the length of the current supply period by the current control unit 1) are each maintained constant. Under these conditions, it is also possible to directly calculate the estimated temperature from the detected voltage Vdet or V0 extracted from the detected voltage Vdet, without calculating the resistance value (R g +R gint ).
  • the timing at which the switch control signal 31 transitions from the H level to the L level (timing to start supplying current from the current source 11) and the timing at which the switch control signal 35 transitions from the H level to the L level ( (corresponding to the start timing of voltage detection), but it is also possible to set a certain time difference between the two.
  • the current Ig from the current source 11 is injected into the path between the control terminal G and the negative terminal S during the on period or the off period of the power semiconductor element 10.
  • the temperature of the power semiconductor element 10 can be stably estimated.
  • the timing to start injection of the above current is determined from the rise and fall timing of the driver voltage, simply after the elapse of a time constant determined by the gate resistance and element capacitance, or a delay time set as a longer time. Can be done.
  • FIG. 6 is a circuit diagram illustrating the configuration of the peak detection circuit 5 according to a modification of the first embodiment.
  • peak detection circuit 5 has the configuration shown in FIG. 6 in semiconductor device 100 of FIG. 1A.
  • the discharge switch 53 in the circuit configuration of FIG. 4 is replaced with a resistive element 54. That is, in the modification of the first embodiment, on/off control of the discharge switch 53 is not necessary, and the configuration of the peak detection circuit 5 is simplified.
  • FIG. 7 is a timing chart for explaining a temperature estimation method using a semiconductor device according to a modification of the first embodiment.
  • the capacitor 52 is discharged via the resistance element 54 from time t4 in the on period and time t7 in the off period when the current control switch 12 of the current control unit 1 is turned off in response to the switch control signal 31. Ru.
  • the detection voltage Vdet gradually decreases according to the RC time constant determined by the capacitance value of the capacitor 52 and the resistance value of the resistive element 54.
  • the sampling timing of the voltage value for calculating the resistance value is set to the detection voltage Vdet shown in FIG. Fix the time so that it remains constant.
  • the power semiconductor element 10 temperature can be determined stably.
  • Embodiment 2 In the second embodiment, a further modification of the configuration of the peak detection circuit 5 will be described.
  • FIG. 8 is a circuit diagram illustrating a first configuration example of the peak detection circuit according to the second embodiment.
  • the peak detection circuit 5 according to the first configuration example of the second embodiment further includes an operational amplifier 55 in addition to the configuration shown in FIG. Operational amplifier 55 is connected between input node Nx and diode 51 (anode).
  • a part of the current from the current control section 1, that is, a part of the supply current (I g ) of the current source 11 is transmitted between the input node Nx and the node Ns that are connected in parallel with the current source 11. It flows into the capacitor 52 and is used to charge the capacitor 52. Therefore, when the temperature is estimated from the relationship in equation (1) above, there is a possibility that the accuracy of temperature estimation may be reduced due to an error corresponding to the current flowing through the peak detection circuit 5.
  • the error in the temperature calculated according to the relationship of equation (1) is reduced, and the temperature estimation accuracy of the power semiconductor element 10 is improved. can be improved.
  • the operational amplifier 58 is connected between the node Ny and the voltage detection section 6.
  • the operational amplifier 58 is connected as a voltage follower and outputs a voltage equivalent to the voltage of the node Ny to the voltage detection section 6 as a detection voltage Vdet.
  • the arrangement of the operational amplifier 58 reduces the output impedance of the peak detection circuit 5. As a result, it is expected that the voltage detection accuracy in the voltage detection section 6 will be improved. Further, since it is possible to prevent the potential of the node Ny from changing due to the influence from the voltage detection section 6, the detection accuracy of the detection voltage Vdet can be improved from this point of view as well.
  • the operational amplifier 58 can be additionally connected between the node Ny and the voltage detection section 6 also in the first configuration example shown in FIG.
  • the operational amplifier 58 also corresponds to an example of an "impedance conversion circuit.”
  • Embodiment 3 a modification of the on/off control of the current control switch 12 of the current control section 1 will be described.
  • the off-period of the current control switch 12 is set once during each of the on-period and off-period as a period in which the gate voltage of the power semiconductor element 10 is stable other than the rising and falling periods.
  • the off period of the current control switch 12 is provided multiple times.
  • FIG. 10 is a timing chart for explaining a temperature estimation method using a semiconductor device according to the third embodiment.
  • the off-period of the current control switch 12 that is, the period of current supply from the current source 11, is provided multiple times.
  • temperature measurement is performed during the off period after time t5 when the power semiconductor element 10 is turned off.
  • the switch control signal 31 is set to the L level from time t6 to time t7, which is after a certain delay period has elapsed from time t5, which corresponds to the turn-off command timing.
  • a current supply period from the current control section 1 is provided. As described in Embodiment 1, in this period, current is supplied from the current source 11 to the power semiconductor element 10 via the gate wiring section 2, so that the peak detection circuit 5 The input voltage Vx of increases.
  • the switch control signal 31 changes from L level to H level.
  • an L level period of the switch control signal 31 is provided again between times t8 and t9. Furthermore, after the switch control signal 31 changes from the L level to the H level at time t9, an L level period of the switch control signal 31 is provided again between times t10 and t11.
  • the switch control signal 31 goes to the L level multiple times from time t6 to t7, time t8 to t9, time t10 to t11, ..., time tk-1 to tk.
  • a period that is, a period in which current is supplied from the current control section 1 by turning off the current control switch 12 is provided.
  • the lengths of the L level periods of the switch control signal 31 are set to be equal. Therefore, the behavior (waveform) of the input voltage Vx is the same in each L level period of the switch control signal 31. Therefore, the input voltage Vx at the end of each L level period of the switch control signal 31 has the same voltage value V2.
  • the current control switch 12 by turning the current control switch 12 on and off a plurality of times and providing a current supply period multiple times, the output voltage of the peak detection circuit 5, that is, the detection of the voltage detection section 6 Attenuation of the voltage Vdet can be canceled out.
  • a simple detector with a slow time response speed can be used as the voltage detection section 6. Note that the on/off operation of the current control switch 12 is repeated throughout the period when the gate voltage of the power semiconductor element 10 is stable other than the rising period and the falling period, that is, the OFF period and the ON period. Can be done.
  • the off-period length of the current control switch 12 may not take exactly the same value due to the influence of controller jitter, etc. If the off-period length varies, the peak value of the input voltage Vx will include a change factor other than the temperature of the power semiconductor element 10, so there is a concern that the temperature estimation accuracy will deteriorate. Even in such a case, as in the third embodiment, by providing an off period for the current control switch 12, that is, a measurement period for the input voltage Vx, within one off period or on period, errors due to jitter can be reduced. The effects can be averaged out. Thereby, it is possible to avoid a decrease in temperature estimation accuracy.
  • Embodiment 4 In Embodiment 4, an example will be described in which the steady thermal resistance or transient thermal resistance of power semiconductor element 10 is calculated using the estimated temperature calculation value of power semiconductor element 10 calculated in Embodiments 1 to 3.
  • the power semiconductor element 10 When calculating the steady-state thermal resistance, the power semiconductor element 10 needs to be in a thermally steady state (thermal equilibrium state).
  • the steady state is, for example, a state in which a certain amount of power loss is generated by passing a certain amount of direct current through the power semiconductor device 10, as in a power cycle test, which is one of the general reliability tests for power semiconductor devices. It can be realized with.
  • a pseudo thermal equilibrium state can be created by continuously switching the power semiconductor element 10 and controlling the current flowing through the power semiconductor element 10 to a constant amount.
  • a full-bridge circuit that uses four power semiconductor devices to control the direction of current conduction, or a half-bridge circuit that uses two power semiconductor devices with a thick inductive load or a resistive load.
  • a pseudo thermal equilibrium state can be created by controlling the current of each power semiconductor element to a constant amount.
  • FIG. 11 is a configuration diagram showing an example of a power module according to the fourth embodiment.
  • power module 103 according to Embodiment 4 has a main power module for measuring main current Imt. It further includes a current detection section 81 and a main voltage detection section 82 for detecting the main voltage (drain-source voltage) Vmt of the power semiconductor element 10 .
  • the main current Imt measured by the main current detection section 81 and the main voltage Vmt detected by the main voltage detection section 82 are input to the main control section 41 .
  • the main control unit 41 can calculate the power loss occurring in the power semiconductor element 10 by the product of the main voltage Vmt and the main current Imt.
  • power semiconductor element 10 is subjected to switching control multiple times to form the above-mentioned thermal equilibrium state until time t5, and then is maintained in the off state after time t5.
  • Embodiment 4 the temperature change of power semiconductor element 10 maintained in an off state for a long period of time is measured by the method described in Embodiment 3, thereby determining the thermal resistance and heat of power semiconductor element 10. Measure impedance.
  • the peak detection circuit 5 Since the power semiconductor element 10 is maintained in the off state after time t5, it is gradually cooled down. Therefore, the peak value of the input voltage Vx and the detection voltage Vdet gradually decrease depending on the temperature element of the power semiconductor element 10. In order to calculate the decrease in temperature Tj by decreasing the detection voltage Vdet, the peak detection circuit 5 needs to have a response speed that can reflect the decrease in the peak value of the input voltage Vx due to the decrease in the temperature of the power semiconductor element 10 on the detection voltage Vdet. There is. For this reason, the response time constant of the peak detection circuit 5 is preferably shorter than the thermal time constant of the power semiconductor element 10.
  • FIG. 13 is a flowchart illustrating processing for calculating thermal resistance and thermal impedance by the semiconductor device according to the fourth embodiment.
  • the series of processes shown in FIG. 13 is executed by the main control unit 41, for example.
  • the main control unit 41 acquires the main voltage Vmt (instantaneous value) of the power semiconductor element 10 measured by the main voltage detection unit 82, and in S120, the main control unit 41 obtains the main voltage Vmt (instantaneous value) of the power semiconductor element 10 measured by the main current detection unit 81. Obtain the main current Imt (instantaneous value). Since the main voltage Vmt acquired in S110 and the main current Imt acquired in S120 are measured values at the same timing, the main control unit 41 calculates the multiplication value of the main voltage Vmt and the main current Imt in S130. From this, the power loss Pls (instantaneous value) generated in the power semiconductor element 10 is calculated.
  • the main control unit 41 makes a NO determination in S140 until the thermal resistance calculation timing arrives.
  • the main control unit 41 determines NO in S140
  • the main control unit 41 executes a process of calculating the power loss Plsc of the power semiconductor element 10 for each switching cycle in S150.
  • the power loss Pls for each switching cycle is calculated by integrating the power losses Pls calculated in S130 within each switching cycle.
  • the integrated value is cleared in response to the end or start of each switching cycle.
  • S140 is determined to be YES at time t5.
  • the processes of S110 to S150 are repeatedly executed until a YES determination is made in S140.
  • a moving average value of the power loss Plsc for the latest X cycles (X: a predetermined integer of 2 or more) may be further calculated.
  • the main control unit 41 When the main control unit 41 makes a YES determination in S140, it advances the process to S160 and starts calculating the thermal resistance. In S160, the main control unit 41 determines the power P (W) used for calculating the thermal resistance Rth.
  • the power P can be the power loss Plsc in the immediately previous switching cycle calculated in S150 at the time when S140 is determined to be YES, or the latest moving average value of the power losses Plsc.
  • the main controller 41 calculates the estimated temperature of the power semiconductor element 10 from the detected voltage Vdet obtained as the peak value of the input voltage Vx every L level period (equal length) of the switch control signal 31. (estimated value of Tj) is calculated.
  • Tj the estimated value of Tj
  • the main control unit 41 calculates the thermal resistance (here, Rth(2) ⁇ Rth(N)), the thermal impedance Zth of the power semiconductor element 10 including the cooling system can be calculated.
  • the thermal resistance calculation section can be configured by the main control section 41 executing the control process shown in FIG. 13.
  • cooling time depends on the thermal time constant of the cooling system of the power semiconductor element 10, but is generally on the order of several [s] to several hundred [s]. Cooling times of this order are difficult to incorporate into the normal operating mode of typical power electronic equipment, but for example, in inverter systems, current control can be used to keep power semiconductor devices off for a certain period of time, or By utilizing the system operation stop timing, it is possible to maintain the off state of the power semiconductor element 10 for a relatively long period of time and perform the thermal impedance calculation process shown in FIG. 13.
  • Embodiment 5 the power modules 101 to 103 according to the first to fourth embodiments described above are applied to a power conversion device.
  • the present disclosure is not limited to a specific power conversion device, a case will be described below as Embodiment 5 in which the present disclosure is applied to a three-phase inverter.
  • FIG. 14 is a block diagram showing the configuration of a power conversion system to which the power conversion device according to the present embodiment is applied.
  • the power conversion system shown in FIG. 14 includes a power source 120, a power conversion device 110, and a load 130.
  • Power supply 120 is a DC power supply and supplies DC power to power conversion device 110.
  • the power source 120 can be composed of various things, for example, it can be composed of a DC system, a solar battery, a storage battery, or it can be composed of a rectifier circuit or an AC/DC converter connected to an AC system. Good too. Further, the power supply 120 may be configured by a DC/DC converter that converts DC power output from a DC system into set power.
  • the load 130 is a three-phase electric motor driven by AC power supplied from the power converter 110.
  • the load 130 is not limited to a specific application, but is a motor installed in various electrical devices, and is used, for example, as a motor for a hybrid vehicle, an electric vehicle, a railway vehicle, an elevator, or an air conditioner.
  • the main conversion circuit 111 includes a switching element and a freewheeling diode (not shown), and when the switching element switches, it converts the DC power supplied from the power supply 120 into AC power, and supplies the AC power to the load 130.
  • the main conversion circuit 111 is a two-level three-phase full bridge circuit, and has six switching elements and each switching element. It can be constructed from six freewheeling diodes arranged in antiparallel. At least one of the switching elements of the main conversion circuit 111 is the power semiconductor element 10 included in the power module 101 of any one of the first to fourth embodiments described above.
  • the six switching elements are connected in series every two switching elements to constitute upper and lower arms, and each upper and lower arm constitutes each phase (U phase, V phase, W phase) of the full bridge circuit.
  • the output terminals of the upper and lower arms that is, the three output terminals of the main conversion circuit 111, are connected to the load 130.
  • the main conversion circuit 111 is a semiconductor device. It is equipped with 100.
  • the semiconductor device 100 generates a drive signal for driving the switching element of the main conversion circuit 111 and supplies it to the control electrode of the switching element of the main conversion circuit 111.
  • a drive signal that turns the switching element on and a drive signal that turns the switching element off are output to the control electrode of each switching element.
  • the drive signal When keeping the switching element in the on state, the drive signal is a voltage signal (on signal) that is greater than or equal to the threshold voltage of the switching element, and when the switching element is kept in the off state, the drive signal is a voltage signal that is less than or equal to the threshold voltage of the switching element. signal (off signal).
  • the control circuit 112 controls the switching elements of the main conversion circuit 111 so that the desired power is supplied to the load 130. Specifically, the time (on time) during which each switching element of the main conversion circuit 111 should be in the on state is calculated based on the power to be supplied to the load 130.
  • the main conversion circuit 111 can be controlled by PWM (Pulse Width Modulation) control that modulates the on-time of the switching element according to the voltage to be output. Then, a control command (control signal ) is output.
  • the semiconductor device 100 outputs an on signal or an off signal as a drive signal to the control electrode of each switching element.
  • the power modules 101 to 103 according to the first to fourth embodiments are applied as the power module 101 constituting the main conversion circuit 111, the The reliability of the power conversion device can be improved.
  • the present disclosure is not limited to this and can be applied to various power conversion devices.
  • a two-level power converter is used, but a three-level or multi-level power converter may also be used, and when supplying power to a single-phase load, the present disclosure may be applied to a single-phase inverter. May be applied.
  • the present disclosure can also be applied to a DC/DC converter or an AC/DC converter.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

半導体素子（１０）を駆動制御する半導体装置（１００）において、半導体素子（１０）の制御端子（Ｇ）と負極端子（Ｓ）との間に電流をパルス状に流すための電流制御部（１）が設けられる。ピーク検出回路（５）は、電流制御部（１）による電流供給期間における、制御端子（Ｇ）又は負極端子（Ｓ）と基準電位との間の電圧のピーク値を検出する。温度推定部（７）は、電圧検出部（６）によってサンプリングされたピーク検出回路（５）の出力電圧に基づいて前記半導体素子の推定温度を算出する。タイミング制御部（３）は、半導体素子がオン状態に遷移した後のオン期間中及びオフ状態に遷移した後のオフ期間中の少なくとも一方に電流供給期間を設ける様に電流制御部（１）を動作させる。

Description

半導体装置及び電力変換装置
　本開示は、半導体装置及び電力変換装置に関する。
　ＩＧＢＴ（Insulated　Gate　Bipolar　Transistor）及びＭＯＳＦＥＴ（Metal　Oxide　Semiconductor　Field-Effect　Transistor）等の電力用半導体素子（パワー半導体素子）を用いた電力変換器においては、小型化のためパワー半導体素子に流れる電流密度の大容量化が進められている。
　しかしながら、電流密度を増加させることはパワー半導体素子のエネルギー損失を増やし、パワー半導体素子の温度上昇を招く。パワー半導体素子にはその半導体材料特性等で規定される最大動作許容温度があり、その温度以上ではパワー半導体素子が熱暴走に至り破壊する可能性がある。このため、近年ではパワー半導体素子の温度管理がより重要となってきている。
　このようなパワー半導体素子の温度管理を行うため、例えばパワー半導体素子を冷却するフィン等にサーミスタ等の温度センサを取り付け、間接的にパワー半導体素子の温度を推定する手法が知られている。しかしながら、パワー半導体素子からフィンまでの熱時定数は一般に大きいため、この手法では短時間の負荷変動によるパワー半導体素子温度の急変を測定できない可能性がある。
　この問題を解決する方法の一つが特開２０２０－７２５６９号公報（特許文献１）に開示されている。本手法は、半導体デバイスのスイッチング動作時におけるゲート電圧の時間変化とパワー半導体素子の温度との関係を示す情報を予め記憶しておき、ゲート電圧上昇時間からパワー半導体素子の温度を推定する方法である。
特開２０２０－７２５６９号公報
　しかしながら、特許文献１で開示された技術では、ゲート電圧上昇の時間を計測するために高精度な測定機構及び高速なプロセッサが必要であり、このような計測機構を備えることはパワーモジュールの小型化の制約となりうる。
　本開示は、上記の問題点を考慮してなされたものであり、その目的の一つは、パワー半導体素子を駆動制御する半導体装置において、高精度な測定機構及び高速なプロセッサが不要である、パワー半導体素子の温度推定機能を有する半導体装置を提供することである。
　本開示のある局面によれば、半導体素子を駆動制御する半導体装置は、ドライバ回路と、電流制御部と、タイミング制御部と、ピーク検出回路と、電圧検出部と、温度推定部とを備える。半導体素子は、正極端子と、負極端子と、正極端子および負極端子間を流れる主電流を制御する駆動電圧が印加される制御端子とを有する。ドライバ回路は、制御端子に駆動電圧を供給することにより、半導体素子をオン状態及びオフ状態の間で遷移させる。電流制御部は、制御端子と負極端子との間に電流をパルス状に流すために設けられる。タイミング制御部は、電流制御部が電流を供給するタイミングを制御する。ピーク検出回路は、電流制御部による電流供給期間における、基準電位に対する制御端子又は負極端子と基準電位の電位差である入力電圧のピーク値を出力する。電圧検出部は、ピーク検出回路の出力電圧をサンプリングする。温度推定部は、電圧検出部による検出電圧に基づいて半導体素子の推定温度を算出する。タイミング制御部は、半導体素子がオン状態に遷移した後のオン期間中、及び、オフ状態に遷移した後のオフ期間中の少なくとも一方に電流供給期間を設ける様に電流制御部を動作させる。
　本開示によれば、制御端子及び負極端子の間に電流が供給されたときの制御端子又は負極端子と基準電位との間の電圧のピーク値に基づいて、高速な測定機構及び高速なプロセッサが無くても、半導体素子の温度を推定することが可能な半導体装置を提供することができる。
実施の形態１によるパワーモジュールの一例を示す構成図である。 図１Ａの電流制御部の構成例を示す回路図である。 図１Ｂに示された電流制御部の接続位置の第１の例を説明する回路図である。 図１Ｂに示された電流制御部の接続位置の第２の例を説明する回路図である。 図１Ａのパワーモジュールの変形例を示す構成図である。 図１Ａに示されたピーク検出回路の構成例を説明する回路図である。 実施の形態１による半導体装置による温度推定手法を説明するためのタイミングチャートである。 実施の形態１の変形例によるピーク検出回路の構成を説明する回路図である。 実施の形態１の変形例による半導体装置による温度推定手法を説明するためのタイミングチャートである。 実施の形態２によるピーク検出回路の第１の構成例を説明する回路図である。 実施の形態２によるピーク検出回路の第２の構成例を説明する回路図である。 実施の形態３による半導体装置による温度推定手法を説明するためのタイミングチャートである。 実施の形態４によるパワーモジュールの一例を示す構成図である。 実施の形態４による半導体装置による熱抵抗及び熱インピーダンスの推定手法を説明するためのタイミングチャートである。 実施の形態４による半導体装置による熱抵抗及び熱インピーダンスの算出処理を説明するフローチャートである。 本実施の形態に係る半導体素子を搭載した電力変換装置を適用した電力変換システムの構成を示すブロック図である。
　以下に、本開示の実施の形態について、図面を参照して詳細に説明する。なお、以下では、図中の同一又は相当部分には同一符号を付して、その説明は原則的に繰返さないものとする。
　実施の形態１．
　　図１Ａは、実施の形態１によるパワーモジュール１０１の一例を示す構成図である。図１Ｂは、図１Ａの電流制御部１の構成例を示す回路図である。以下、図１Ａ及び図１Ｂを参照して、パワーモジュール１０１の構成について説明する。
　図１Ａに示す様に、パワーモジュール１０１は、パワー半導体素子１０と、パワー半導体素子１０を駆動制御する半導体装置１００とを備える。半導体装置１００は、パワー半導体素子１０のスイッチングを制御するとともに、パワー半導体素子１０の素子温度を測定する。
　パワー半導体素子１０は、正極端子（ドレイン）Ｄと、負極端子（ソース）Ｓと、制御端子（ゲート）Ｇとを備える。制御端子Ｇに印加される駆動電圧によって、正極端子Ｄと負極端子Ｓとの間に流れる主電流Ｉｍｔが制御される。
　パワー半導体素子１０は、ＭＯＳＦＥＴ、ＩＧＢＴ、ＭＥＳＦＥＴ（Metal-Semiconductor　Field-Effect　Transistor）、バイポーラトランジスタ等のいずれであってもよい。以下では、ＭＯＳＦＥＴを例に挙げて説明する。また、パワー半導体素子１０の材料としては、Ｓｉの他に、ＳｉＣ、ＧａＮ、Ｇａ２Ｏ３、ダイヤモンド等を用いてもよい。
　半導体装置１００は、ゲート駆動部４と、電流制御部１と、ゲート配線部２と、タイミング制御部３と、ピーク検出回路５と、電圧検出部６と、温度推定部７とを備える。ここで、ゲート駆動部４は、パワー半導体素子１０と接続されてパワー半導体素子１０を駆動する駆動制御部としてのドライバ回路４２と、ドライバ回路４２を制御する主制御部４１とを含む。
　パワー半導体素子１０の制御端子Ｇは、ゲート配線部２に設けられた抵抗素子２１を通してドライバ回路４２と接続される。ゲート配線部２は、パワー半導体素子１０の制御端子Ｇ、負極端子Ｓ、及びドライバ回路４２を接続する一連のループ配線を表す。抵抗素子２１は、図１Ａの例では、ドライバ回路４２とパワー半導体素子１０の制御端子Ｇとの間に接続される。
　電流制御部１は、ドライバ回路４２に接続されて、ドライバ回路４２を介してパワー半導体素子１０の制御端子Ｇと負極端子Ｓとの間に形成される経路に電流を供給する。図１Ｂに示す様に、電流制御部１は、パルス状の電流を供給するためのパルス電流源２０を含む。より具体的には、パルス電流源２０は、例えば、一定電流を供給する電流源１１と、電流源１１に並列に接続された電流制御スイッチ１２とを含む。電流制御スイッチ１２は、タイミング制御部３からのスイッチ制御信号３１に応じてオン又はオフされる。
　電流制御スイッチ１２がオンからオフに切り替えられることにより、パルス電流源２０は、電流の出力を開始し、電流制御スイッチ１２がオフからオンに切り替えられることにより、パルス電流源２０は電流の出力を終了する。この様に、電流制御部１の出力電流は、電流制御スイッチ１２のオンオフに応じたパルス状に制御される。
　電流源１１として、例えばバイポーラトランジスタを用いたり、カレントミラーを用いたり、定電圧源の出力側に抵抗を設けたものを用いたりしてもよく、一般的に知られている様々な電流源を用いることができる。又、電流源１１は、その回路構成に応じて、電流を出力するカレントソースとして構成されてもよいし、電流を吸い込むカレントシンクとして構成されてもよい。電流制御スイッチ１２は、例えばＭＯＳＦＥＴなどの比較的高速動作するスイッチング素子を用いることができる。測定精度が要求される場合には、電流制御スイッチ１２としてＧａＮ　ＨＥＭＴ（High　Electron　Mobility　Transistor）等の超高速デバイスを使用してもよい。
　図１Ｂに示す様に、電流源１１及び電流制御スイッチ１２の各一端は、基準電位を与える基準電位ノード９０に接続される。ここで、基準電位は、例えばドライバ回路４２の制御グラウンド、又は、ドライバ回路４２の電源電圧である。
　電流源１１及び電流制御スイッチ１２の各他端は、直接的又は間接的にパワー半導体素子１０の制御端子Ｇ又は負極端子Ｓに対して電気的に接続される。間接的に接続される場合、電流源１１及び電流制御スイッチ１２の各他端は、ドライバ回路４２に実装されたその他の電子部品である半導体スイッチング素子又は抵抗器などを介して、パワー半導体素子１０の制御端子Ｇ（ゲート）又は負極端子Ｓ（ソース）に対して接続される。
　図２Ａ及び図２Ｂには、電流制御部１の接続位置の第１及び第２の例を説明する回路図が示される。
　より詳細には、図２Ａには、電流源１１及び電流制御スイッチ１２の上記他端（基準電位ノード９０と接続されない側）が、パワー半導体素子１０の負極端子Ｓに対して電気的に接続される構成例が示される。図２Ａでは、電流制御部１は、パワー半導体素子１０の負極端子Ｓ側から電流を供給する位置に接続されている。
　一方で、図２Ｂには、電流源１１及び電流制御スイッチ１２の上記他端が、パワー半導体素子１０の制御端子Ｇに対して電気的に接続される構成例が示される。図２Ｂでは、電流制御部１は、ドライバ回路４２を介して制御端子Ｇに間接的に接続されることで、パワー半導体素子１０の制御端子Ｇ側から電流を供給する位置に接続されている。以下では、一例として、電流源１１及び電流制御スイッチ１２の各他端が、パワー半導体素子１０の負極端子Ｓに電気的に接続された場合（図２Ａ）について説明する。
　再び図１Ａを参照して、タイミング制御部３は、ゲート駆動部４の主制御部４１からの指令４１２に基づいて、電流制御部１の電流制御スイッチ１２を制御するためのスイッチ制御信号３１を出力する。主制御部４１は、既に説明した様に、ドライバ回路４２及びタイミング制御部３を制御する。主制御部４１として、例えば、マイクロプロセッサ、ＡＳＩＣ（Application　Specific　Integrated　Circuit）、ＦＰＧＡ（Field　Programmable　Gate　Array）等の機能デバイスが用いられる。
　尚、図１Ａでは、説明のためにタイミング制御部３及びゲート駆動部４を明示的に区別して示しているが、タイミング制御部３は主制御部４１に内包されていても構わない。また、ドライバ回路４２及びタイミング制御部３を同じ基板上に実装しても構わないし、主制御部４１、ドライバ回路４２、タイミング制御部３、及び、電流制御部１を全て同一の基板上に実装しても構わない。
　ピーク検出回路５は、電流源１１の両端間の電圧（端子間電圧）が入力される様に、ドライバ回路４２に対して接続される。ピーク検出回路５の構成例については後程説明する。
　電圧検出部６は、ピーク検出回路５の出力電圧を検出する。温度推定部７は、電圧検出部６の検出値と、タイミング制御部３の制御情報３２とに基づいて、所定のタイミングでのピーク検出回路５の出力電圧値からパワー半導体素子１０の推定温度を算出する。例えば、以下で説明する様に、温度推定部７は、上記出力電圧値からパワー半導体素子１０の抵抗値を算出する。更に、温度推定部７は、事前の実機実験での計測値に基づいて予め定められた、抵抗値と素子温度との関係を示す換算データとの比較により、新たに測定されたパワー半導体素子１０の抵抗値を温度に換算した推定温度を含む温度情報７１を生成する。
　温度情報７１は主制御部４１にフィードバックされる。主制御部４１は、当該温度が予め定められたある値よりも大きくなった場合に、パワー半導体素子の損失を下げる様に駆動パターンを変更したり、さらに上位のシステムに警告情報を出力したりすることができる。図１Ａでは説明のために、主制御部４１と温度推定部７とを別個の構成として示したが、温度推定部７の機能を主制御部４１に内包させても構わない。
　図３は、図１Ａのパワーモジュール１０１の変形例を示す構成図である。図３に示されたパワーモジュール１０１は、ゲート配線部２において、抵抗素子２１が、制御端子Ｇに接続された配線（ゲート配線）でなく、負極端子Ｓに接続された配線（ソース配線）に接続されている点で、図１Ａのパワーモジュール１０１と異なる。この場合も抵抗素子２１は、ゲート配線部２において、制御端子Ｇ及び負極端子Ｓの間に流れる電流に応じた電圧降下を生じさせることに変わりは無い。図３のその他の点は図１Ａの場合と同様であるので、同一又は相当する部分には同一の参照符号を付して説明を繰り返さない。又、図１Ａ及び図３の各々において、パワー半導体素子１０の外部に抵抗素子２１が明示されているが、アプリケーションによっては、パワー半導体素子１０の外部にゲート抵抗を設けない場合もあり得る。
　［パワー半導体素子の温度推定手法］
　以下、図１Ａの半導体装置１００によるパワー半導体素子１０の温度の推定手法についてより具体的に説明する。図４には、図１Ａのピーク検出回路５の構成例が示される。図５には、図４に示されたピーク検出回路５が配置された半導体装置１００による温度推定方法を説明するためのタイミングチャートが示される。
　図４に示される様に、ピーク検出回路５は、例えば、ダイオード５１、キャパシタ５２、及び、放電スイッチ５３を有する検波回路によって構成することができる。ダイオード５１は、入力ノードＮｘからノードＮｙへの方向を順方向として、入力ノードＮｘ及びノードＮｙの間に接続される。キャパシタ５２は、ノードＮｙとノードＮｓとの間に接続される。ノードＮｓの電位は、Ｖｓｓとも表記する。ノードＮｓは、図１Ｂ等の基準電位ノード９０と同電位であり、ピーク検出回路５の入力電圧Ｖｘは、ノードＮｓに対するノードＮｘの電位差、即ち、基準電位に対する制御端子Ｇ又は負極端子Ｓの電位差に相当する。
　放電スイッチ５３は、キャパシタ５２と並列接続されて、タイミング制御部３からのスイッチ制御信号３５に応じてオンオフされる。放電スイッチ５３は、オフ状態でノードＮｙの電位を保持するために、例えば、漏れ電流の小さいＭＯＳＦＥＴによって構成することができる。
　上述の様に、ピーク検出回路５は、電流源１１の両端間の電圧（端子間電圧）が入力される様に接続されるので、電流制御部１が図２Ａの態様で接続される場合には、ピーク検出回路５の入力ノードＮｘ及びノードＮｓは、パワー半導体素子１０の負極端子Ｓ及び基準電位ノード９０に対して、直接又は間接的に接続される。即ち、入力ノードＮｘは、パワー半導体素子１０の負極端子Ｓに対して電気的に接続される。一方で、電流制御部１が図２Ｂの態様で接続される場合には、ピーク検出回路５の入力ノードＮｘ及びノードＮｓは、パワー半導体素子１０の制御端子Ｇ及び基準電位ノード９０に対して、直接又は間接的に接続される。即ち、入力ノードＮｘは、パワー半導体素子１０の制御端子Ｇに対して電気的に接続される。
　ピーク検出回路５では、入力ノードＮｘの電圧がノードＮｙの電圧より高いとき、入力電圧Ｖｘは、ノードＮｙに伝達されてキャパシタ５２によって保持される。一方で、入力ノードＮｘの電圧がノードＮｙの電圧より低いとき、入力電圧ＶｘはノードＮｙに伝達されないので、キャパシタ５２は、ダイオード５１によってこれまで伝達された電圧のピーク値を保持して出力する。
　図４において、入力ノードＮｘは「第１ノード」、ノードＮｙは「第２ノード」、ダイオード５１は「第１ダイオード」の一実施例にそれぞれ対応する。
　電圧検出部６は、キャパシタ５２の電圧（Ｖｄｅｔ）、即ち、ピーク検出回路５の出力電圧を、サンプリングすることで検出する。以下では、電圧検出部６の入力電圧に相当する、キャパシタ５２の電圧を検出電圧Ｖｄｅｔとも称する。放電スイッチ５３がオン状態であると、検出電圧Ｖｄｅｔはクリアされる（Ｖｄｅｔ＝Ｖｓｓ）。
　図５を参照して、実施の形態１による半導体装置１００（図１Ａ）による温度推定手法を説明する。図５において、時刻ｔ２までの波形は温度測定を行わない通常のスイッチング動作時における電圧波形及び信号波形を示し、時刻ｔ２以降の波形はスイッチング動作とともに温度測定を行う場合の電圧波形及び信号波形を示す。まず、通常のスイッチング動作時における半導体装置１００の動作について説明する。
　（通常時における半導体装置の動作）
　ドライバ回路４２は、パワー半導体素子１０を駆動するために閾値電圧より大きい正電位Ｖｃｃ及び閾値電圧以下の電位Ｖｅｅ（通常、負電位もしくはゼロ電位となる）を出力する。具体的に、ドライバ回路４２は、主制御部４１からのドライバ入力信号４１１に基づいて、パワー半導体素子１０の制御端子Ｇに、ゲート電圧として正電位Ｖｃｃ又は負もしくはゼロ電位Ｖｅｅを印加する。これにより、ドライバ回路４２は、パワー半導体素子１０をオン状態及びオフ状態の間で遷移させる。
　通常動作時では、タイミング制御部３は、電流制御部１の電流制御スイッチ１２を常にオン状態に制御する。従って、電流制御スイッチ１２にｎ型ＭＯＳＦＥＴなどのエンハンスメント型素子が使用されている場合には、電流制御スイッチ１２のスイッチ制御信号３１として常に論理ハイ（Ｈ）レベルの信号が入力される。電流制御スイッチ１２にｐ型ＭＯＳＦＥＴ等のディプレッション型素子が使用されている場合には、スイッチ制御信号３１として常に論理ロー（Ｌ）レベルの信号が入力される。
　具体的に図５を参照して、ターンオン動作の場合には、時刻ｔ０でドライバ回路４２へのドライバ入力信号４１１がＬレベルからＨレベルに変化すると、パワー半導体素子１０の制御端子Ｇに正電位Ｖｃｃが印加され、ゲート電圧Ｖｇｓが上昇する。ゲート電圧Ｖｇｓは、抵抗素子２１の抵抗値とパワー半導体素子１０の素子容量とに依存する時定数による立ち上がり期間を経て、時刻ｔ０ｘの時点で正電位Ｖｃｃに到達する。
　このとき、ドライバ回路４２からパワー半導体素子１０に供給されるゲート電流はそのまま電流制御スイッチ１２を介して基準電位ノード９０へと流れる。また、電流源１１からの電流も同様に電流制御スイッチ１２を介して基準電位ノード９０に流れ、ドライバ回路４２に出力されない。なお、時刻ｔ０と時刻ｔ０ｘとの間の立ち上がり期間では、ゲート電圧Ｖｇｓが一定値となるミラー期間が観測される。
　ターンオフ動作の場合には、時刻ｔ１でドライバ入力信号４１１が、ＨレベルからＬレベルに変化する。これにより、パワー半導体素子１０の制御端子Ｇには負もしくはゼロ電位Ｖｅｅが印加され、ゲート電圧Ｖｇｓが下降する。ゲート電圧Ｖｇｓは、ターンオン時の場合と同様に立下り期間を経て時刻ｔ１ｘの時点で負もしくはゼロ電位Ｖｅｅに到達する。ターンオン動作の場合と同様に、ゲート電流は電流制御スイッチ１２を介して基準電位ノード９０に流れる。電流源１１からの電流は、電流制御スイッチ１２を介して基準電位ノード９０へ流れ、ドライバ回路４２に出力されない。なお、時刻ｔ１～ｔ１ｘの立ち下がり期間においてもミラー期間が観測される。
　（オン期間中での温度測定）
　次に、温度計測を行う場合の半導体装置１００の動作について説明する。温度計測は、ゲート電圧の立ち上がり期間及び立ち下がり期間以外のゲート電圧が安定している期間で行われる。ゲート電圧が安定している期間には、ゲート電圧が正電位Ｖｃｃで安定している期間（以下、「オン期間」と称する）と、ゲート電圧が負もしくはゼロ電位Ｖｅｅで安定している期間（以下、「オフ期間」と称する）とがある。
　まず、オン期間中での温度測定について説明する。図５を参照して、ターンオン指令タイミングに相当する時刻ｔ２でドライバ入力信号４１１がＬレベルからＨレベルに変化する。時刻ｔ２から一定の遅延期間の経過後である時刻ｔ３において、スイッチ制御信号３１及び３５が、ＨレベルからＬレベルに切り替わる。この遅延時間は、簡単には、抵抗素子２１の抵抗値とパワー半導体素子１０の素子容量とによって決まる時定数、又はそれ以上の時間として設定することができる。
　この遅延時間が短いと、ドライバ回路４２からのゲート駆動電流も電圧検出部６の検出電圧に影響するため、温度測定の精度に影響を与える。一方、この遅延時間が長いと、スイッチ制御信号３１をＨレベルに戻す時刻ｔ４が、ターンオフ開始時刻ｔ５に近くなる。この結果、ドライバ回路４２からのゲート駆動電流も電圧検出部６の検出電圧に影響するため、温度測定の精度に影響を与える。
　スイッチ制御信号３１がＬレベルになると（時刻ｔ３）、図１Ｂの電流制御スイッチ１２がオフ状態になる。これにより、電流源１１からの電流は基準電位ノード９０にではなく、パワー半導体素子１０のほうに流れる。即ち、電流制御部１は、制御端子Ｇ及び負極端子Ｓの間に電流を供給する。この電流供給期間において、ピーク検出回路５への入力電圧Ｖｘは、次式（１）で表される。
Figure JPOXMLDOC01-appb-M000001
　式（１）において、Ｖｘ（ｔ－ｔ３）は、時刻ｔ３以降の時刻ｔにおけるピーク検出回路５の入力電圧を表す。Ｒｇｉｎｔは、パワー半導体素子１０に存在するゲート抵抗（内蔵ゲート抵抗）の値である。内蔵ゲート抵抗は、例えば、パワー半導体素子１０上にポリシリコン等の材料で作り込まれる。又は、内蔵ゲート抵抗は、パワー半導体素子１０上のゲート配線パターンによる寄生抵抗を含む。
　式（１）中のＲｇは、ドライバ回路４２上の抵抗及び抵抗素子２１の値を表し、パワー半導体素子１０自体に起因する抵抗以外の抵抗成分を表す。通常、Ｒｇは、パワー半導体素子１０に対して外付けの抵抗によって付与されるので、抵抗値及び温度特性の選定が比較的容易である。又、Ｃｄｉｅは、パワー半導体素子１０のゲート側（図２Ａの場合）又はソース側（図２Ｂの場合）から見た容量値を表す。Ｉｇは電流源１１からの供給電流を表す。
　電流制御部１（図１Ｂ等）において、電流制御スイッチ１２がオフされると、電流源１１からパワー半導体素子１０に対して電流注入が開始される。これにより、ピーク検出回路５には、式（１）に従った入力電圧Ｖｘが入力される。
　具体的には、まず、式（１）の右辺第１項に示す様に、パワー半導体素子１０の内蔵ゲート抵抗、抵抗素子２１、及び、ドライバ回路４２上の抵抗の合計値に電流源１１から供給される電流値を乗じることによって得られる電圧Ｖ０＝（Ｒｇ＋Ｒｇｉｎｔ）・Ｉｇが定常的に生じる。
　更に、式（１）の右辺第２項に示される様に、電流制御スイッチ１２がオフされた時刻ｔ３以降では、パワー半導体素子１０の寄生容量の充電に伴って、入力電圧Ｖｘは、（ｔ－ｔ３）・Ｉｇ／Ｃｄｉｅに従って上昇する。寄生容量Ｃｄｉｅが一定で、電流源１１の電流Ｉｇが一定の値であると、ピーク検出回路５の入力電圧Ｖｘは線形に上昇する。入力電圧Ｖｘが上昇する過程では、入力電圧Ｖｘの変化はノードＮｙを介してキャパシタ５２に伝達されるので、時刻ｔ３以降において、電圧検出部６の検出電圧Ｖｄｅｔは、入力電圧Ｖｘと同等に変化する（Ｖｄｅｔ＝Ｖｘ）。
　時刻ｔ４において、スイッチ制御信号３１がＬレベルからＨレベルに戻されると、電流制御部１において電流制御スイッチ１２がオン状態となるので、電流源１１からの電流は基準電位ノード９０に流れる様になる。同時に、パワー半導体素子１０の寄生容量に蓄えられていた電荷も放電される。電流制御スイッチ１２のオンにより、電流源１１の端子間電圧がゼロになるので、時刻ｔ４では、ピーク検出回路５の入力電圧Ｖｘ＝０となる。
　一方で、スイッチ制御信号３５はＬレベルに維持されるため、ピーク検出回路５において放電スイッチ５３はオフ状態に維持される。従って、時刻ｔ４以降において、電圧検出部６の検出電圧Ｖｄｅｔは、時刻ｔ３での電圧値に維持される。
　時刻ｔ４ｘにおいて、スイッチ制御信号３５がＬレベルからＨレベルに変化すると、ピーク検出回路５（図４）において、放電スイッチ５３がオンされるので、キャパシタ５２の電圧がゼロになる。これに応じて、電圧検出部６の検出電圧Ｖｄｅｔ＝０に変化する。尚、時刻ｔ４ｘは、後述する、ドライバ入力信号４１１がＨレベルからＬレベルに変化するターンオフ指令タイミングと揃えることも可能である。
　この結果、オン期間中での温度測定では、時刻ｔ４～ｔ４ｘの間、下記の入力電圧Ｖｘ（ｔ４）が電圧検出部６によって、検出電圧Ｖｄｅｔとして測定される。
Figure JPOXMLDOC01-appb-M000002
　電流Ｉｇが一定値で、かつ、時刻ｔ３からｔ４までの時間差（即ち、電流供給期間の長さ）が一定である場合、Ｖｘ（ｔ４）から、寄生容量の充電電圧に相当する右辺第２項を除いた値、即ち、右辺第１項のＶ０＝（Ｒｇ＋Ｒｉｎｔ）・Ｉｇは、抵抗値（Ｒｇ＋Ｒｉｎｔ）に依存した値となる。尚、通常、寄生容量は温度依存性が小さいため、寄生容量の充電電圧は一定値と見なすことができる。
　従って、時刻ｔ４での検出電圧Ｖｄｅｔの電圧値Ｖ１、時刻ｔ３～ｔ４の時間差、及び、電流源１１の出力電流に相当する既知のＩｇを用いて、抵抗値（Ｒｇ＋Ｒｇｉｎｔ）を計算することができる。
　ここで、抵抗値Ｒｇ及びＲｇｉｎｔのそれぞれには温度依存性がある。抵抗値Ｒｇ，Ｒｇｉｎｔの各々が線形の温度依存性を持つ場合には、温度Ｔにおける抵抗値Ｒｇ（Ｔ）及びＲｇｉｎｔは、温度係数Ｋを用いて、Ｒｇ（Ｔ）≒Ｒｇ０・（１＋Ｋ１・Ｔ）、Ｒｇｉｎｔ（Ｔ）≒Ｒｇｉｎｔ０・（１＋Ｋ２・Ｔ）として表される。
　パワー半導体素子１０の内蔵ゲート抵抗以外の抵抗値Ｒｇの温度依存性が、パワー半導体素子１０の内蔵ゲート抵抗値Ｒｇｉｎｔの温度依存性よりも十分小さければ、即ち、温度Ｔによって生じる抵抗値の差について、ΔＲｇ＜ΔＲｇｉｎｔ（Ｋ１＜Ｋ２）であれば、抵抗値（Ｒｇ＋Ｒｇｉｎｔ）の温度依存性は、パワー半導体素子１０の内蔵ゲート抵抗の温度依存性を表すことになる。上述の様に、抵抗値Ｒｇを付与するための、パワー半導体素子１０に外付けされる抵抗素子（例えば、抵抗素子２１）の選定により、Ｋ１＜Ｋ２を実現することが可能である。
　従って、上述の計算により得られた抵抗値（Ｒｇ＋Ｒｇｉｎｔ）と、事前に記録された抵抗値と温度との関係を表す校正データとの比較により、パワー半導体素子１０の推定温度を算出することができる。この様な校正データは、例えば、パワーモジュール１０１を恒温槽に設置して、パワー半導体素子１０の素子温度を外部から変化させたときに、上記と同様の方法で抵抗値（Ｒｇ＋Ｒｇｉｎｔ）を求めることにより取得できる。
　或いは、校正データの取得が困難な場合には、温度による内蔵ゲート抵抗値Ｒｇｉｎｔの変化率（温度係数Ｋ２）を、パワー半導体素子１０の温度と抵抗値との関係を示す情報として予め取得しておき、計算された抵抗値（Ｒｇ＋Ｒｇｉｎｔ）と、予め取得した温度係数Ｋ２（Ｋ２＞Ｋ１）を用いた計算によって、パワー半導体素子１０の温度を算出することも可能である。
　尚、電流源１１の出力電流（Ｉｇ）、及び、時刻ｔ３～ｔ４の時間差（電流制御部１による電流供給期間の長さ）がそれぞれ一定に維持された下では、検出電圧Ｖｄｅｔには、パワー半導体素子１０の温度変化に対しては、抵抗値（Ｒｇ＋Ｒｇｉｎｔ）のみが変数として含まれることになる。従って、抵抗値（Ｒｇ＋Ｒｇｉｎｔ）の算出を経ることなく、直接、検出電圧Ｖｄｅｔ、又は、検出電圧Ｖｄｅｔから抽出されたＶ０から推定温度を算出する様に、パワー半導体素子１０の温度と抵抗値との関係を示す情報を予め設定することも可能である。
　（オフ期間中での温度測定）
　次にオフ時間中での温度測定について説明する。図５において、ターンオフ指令タイミングに相当する時刻ｔ５で、ドライバ入力信号４１１がＨレベルからＬレベルに変化すると、時刻ｔ５から一定の遅延期間の経過後である時刻ｔ６において、スイッチ制御信号３１がＨレベルからＬレベルに切り替わる。上述の様に、この遅延時間は、簡単には、抵抗素子２１の抵抗値とパワー半導体素子１０の素子容量とによって決まる時定数、又は、それ以上の時間として設定することができる。
　時刻ｔ６において、スイッチ制御信号３１がＨレベルからＬレベルに変化すると、電流制御部１（図１Ｂ等）の電流制御スイッチ１２がオフ状態になる。これにより、電流源１１からの電流は基準電位ノード９０にではなく、パワー半導体素子１０のほうに流れる。即ち、電流制御部１は、制御端子Ｇ及び負極端子Ｓの間に電流を供給することになり、電流供給期間が、オフ期間中に設けられる。
　電流制御スイッチ１２がオフ状態とされて、電流源１１からパワー半導体素子１０に対して電流注入が始まると、前述の式（１）に従って、ピーク検出回路５の入力電圧Ｖｘが変化する、但し、式（１）中の時刻ｔ３は時刻ｔ６に置き換えられる。
　これにより、時刻ｔ６以降に設けられた電流供給期間においても、上述した時刻ｔ３以降と同様に、ピーク検出回路５の入力電圧Ｖｘ、及び、電圧検出部６の検出電圧Ｖｄｅｔは、定常的に生じる電圧Ｖ０＝（Ｒｇ＋Ｒｇｉｎｔ）・Ｉｇと、パワー半導体素子１０の寄生容量の充電電圧である（ｔ－ｔ６）・Ｉｇ／Ｃｄｉｅとの和となり、時刻ｔ６からの時間経過に伴う当該寄生容量の充電に伴って上昇する。即ち、時刻ｔ６以降での入力電圧Ｖｘ及び検出電圧Ｖｄｅｔの挙動は、時刻ｔ３以降と同様である。
　オン期間中での測定の場合と同様に、時刻ｔ７において、スイッチ制御信号３１をＬレベルからＨレベルに変化すると、電流制御部１での電流制御スイッチ１２のオンにより、ピーク検出回路５の入力電圧Ｖｘ＝０となる。一方で、スイッチ制御信号３１がＬレベルからＨレベルに変化する時刻ｔ７ｘまでの間、ピーク検出回路５では放電スイッチ５３がオフに維持されるので、時刻ｔ７以降において、電圧検出部６の検出電圧Ｖｄｅｔは、時刻ｔ７での電圧値に維持される。
　従って、オフ期間においても、オン期間で説明したのと同様に、時刻ｔ７～ｔ７ｘの検出電圧Ｖｄｅｔの電圧値Ｖ２、時刻ｔ６～ｔ７の時間差（電流供給期間の長さ）、及び、電流源１１の出力電流に相当する既知のＩｇを用いて、抵抗値（Ｒｇ＋Ｒｇｉｎｔ）を計算することができる。
　そして、上述の様に、パワー半導体素子１０の内蔵ゲート抵抗以外の抵抗値Ｒｇの温度依存性が、パワー半導体素子１０の内蔵ゲート抵抗値Ｒｇｉｎｔの温度依存性よりも十分小さくなる様に半導体装置１００を設計することにより、計算により得られた抵抗値（Ｒｇ＋Ｒｇｉｎｔ）と、事前に記録された抵抗値と温度との関係を表す校正データとの比較により、パワー半導体素子１０の推定温度を算出することができる。或いは、上述の様に、予め取得された、内蔵ゲート抵抗値Ｒｇｉｎｔの温度係数Ｋ２（Ｋ２＞Ｋ１）と、計算された抵抗値（Ｒｇ＋Ｒｇｉｎｔ）とを用いて、パワー半導体素子１０の温度を算出することも可能である。
　又、オン期間で説明したのと同様に、電流源１１の出力電流（Ｉｇ）、及び、時刻ｔ６～ｔ７の時間差（電流制御部１による電流供給期間の長さ）がそれぞれ一定に維持された下では、抵抗値（Ｒｇ＋Ｒｇｉｎｔ）を算出することなく、直接、検出電圧Ｖｄｅｔ、又は、検出電圧Ｖｄｅｔから抽出されたＶ０から推定温度を算出することも可能である。
　尚、図５の例では、スイッチ制御信号３１がＨレベルからＬレベルに遷移するタイミング（電流源１１からの電流供給開始タイミング）と、スイッチ制御信号３５がＨレベルからＬレベルに遷移するタイミング（電圧検出の開始タイミングに相当）と揃えているが、両者に一定の時間差を設けることも可能である。
　又、オン期間及びオフ期間での温度測定に要する、時刻ｔ３～ｔ４ｘ及び時刻ｔ６～ｔ７ｘの長さ（即ち、電流供給期間の長さ）は、図５に示される様に、スイッチング時のオン期間もしくはオフ期間の長さから、電流制御スイッチ１２のオンオフ遷移に要する期間長、及び、放電スイッチ５３のオンオフ遷移に要する期間長を減算したものであり、例えば、数（μｓ）～数百（μｓ）程度とすることができる。
　［実施の形態１の効果］
　以上の様に、実施の形態のパワーモジュール１０１では、パワー半導体素子１０のオン期間中又はオフ期間中に、制御端子Ｇ及び負極端子Ｓの間の経路に電流源１１からの電流Ｉｇを注入したときの、制御端子Ｇ又は負極端子Ｓと基準電位ノード９０との間のピーク電圧を測定することにより、パワー半導体素子１０の温度を安定的に推定することができる。上記の電流の注入開始のタイミングは、ドライバ電圧の立ち上がりや立下りタイミングから、簡単にはゲート抵抗と素子容量から決まる時定数、又はそれ以上の時間として設定された遅延時間の経過後として定めることができる。
　実施の形態１の変形例．
　実施の形態１の変形例では、ピーク検出回路５の構成の変形例を説明する。
　図６は、実施の形態１の変形例によるピーク検出回路５の構成を説明する回路図である。実施の形態１の変形例では、図１Ａの半導体装置１００において、ピーク検出回路５が図６に示された構成を有する。
　図６に示される様に、実施の形態１の変形例によるピーク検出回路５では、図４の回路構成での放電スイッチ５３が、抵抗素子５４に置換される。即ち、実施の形態１の変形例では、放電スイッチ５３のオンオフ制御が不要であり、ピーク検出回路５の構成が簡素化される。
　図７は、実施の形態１の変形例による半導体装置による温度推定手法を説明するためのタイミングチャートである。
　図７を参照して、実施の形態１の変形例では、ピーク検出回路５でのキャパシタ５２の電圧波形が変化するので、電圧検出部６の検出電圧Ｖｄｅｔの波形が、実施の形態１（図５）から変化する。図７のその他の信号波形及び電圧波形は図５と同様であるので、詳細な説明は繰り返さない。
　図７では、スイッチ制御信号３１に応じて電流制御部１の電流制御スイッチ１２がオフされたオン期間での時刻ｔ４及びオフ期間での時刻ｔ７より、キャパシタ５２が抵抗素子５４を介して放電される。これにより、検出電圧Ｖｄｅｔは、キャパシタ５２の容量値及び抵抗素子５４の抵抗値によって決まるＲＣ時定数に従って徐々に低下することになる。
　実施の形態１の変形例では、図７に示された検出電圧Ｖｄｅｔに対して、抵抗値（Ｒｇ＋Ｒｇｉｎｔ）を計算するための電圧値のサンプリングタイミングを、時刻ｔ４又はｔ７のからの経過時間が一定となる様に固定する。
　これにより、キャパシタ５２の放電による影響を排除して、パワー半導体素子１０の温度変化によって生じる電圧Ｖ０＝（Ｒｇ＋Ｒｇｉｎｔ）・Ｉｇの変化量を抽出することが可能である。尚、電圧検出部６は、好ましくは、時刻ｔ４又はｔ７と同時又は直後において、検出電圧Ｖｄｅｔをサンプリングすることによって、実施の形態１（図５）での電圧値Ｖ１，Ｖ２を取得することができる。
　これにより、ピーク検出回路５の構成が簡素化された実施の形態１の変形例においても、実施の形態１と同様に、パワー半導体素子１０のオン期間中又はオフ期間中に、パワー半導体素子１０の温度を安定的に求めることができる。
　尚、ピーク検出回路５での上記ＲＣ時定数は、パワー半導体素子１０のスイッチング周期（図７において時刻ｔ０～ｔ２の期間長）から定まる期間内（例えば、スイッチング周期の半分）でキャパシタ５２が放電する様に定めることが必要である。例えば、数（μｓ）～数百（μｓ）でキャパシタ５２の放電が完了する様に、キャパシタ５２及び抵抗素子５４を設計することが好ましい。
　これに対して、実施の形態１によるピーク検出回路５では、時刻ｔ４及びｔ７以降で検出電圧Ｖｄｅｔが一定に維持されるので、時間応答速度の遅い簡便な検出器を用いて、電圧検出部６を実施の形態１の変形例よりも安価に構成することが期待できる。
　実施の形態２．
　実施の形態２では、ピーク検出回路５の構成の更なる変形例を説明する。
　図８は、実施の形態２によるピーク検出回路の第１の構成例を説明する回路図である。
　図８に示される様に、実施の形態２の第１の構成例によるピーク検出回路５は、図４に示された構成に加えて、オペアンプ５５を更に含む。オペアンプ５５は、入力ノードＮｘ及びダイオード５１（アノード）との間に接続される。
　オペアンプ５５は、ボルテージフォロワ接続されて、入力ノードＮｘの電圧を、ダイオード５１のアノードへ伝達する。このため、ダイオード５１に対しては、実施の形態１と同様の入力電圧Ｖｘが入力される。従って、電圧検出部６による検出電圧Ｖｄｅｔについても、実施の形態１と同様であり、実施の形態１と同様の手法で、パワー半導体素子１０のオン期間中又はオフ期間中においてパワー半導体素子１０の温度を安定的に求めることができる。
　図４の回路構成では、電流源１１と並列に接続される入力ノードＮｘ及びノードＮｓの間に、電流制御部１からの電流、即ち、電流源１１の供給電流（Ｉｇ）の一部が流れ込んで、キャパシタ５２の充電に使用される。従って、上述の式（１）の関係から温度を推定した場合に、ピーク検出回路５に流れる電流分の誤差によって、温度推定精度が低下する虞がある。
　これに対して、図８の回路構成では、入力ノードＮｘに対してインピーダンスの大きい入力段を接続することで、電流源１１の供給電流が、ピーク検出回路５に流れることを防止できる。この様に、オペアンプ５５に代表される、入力インピーダンスの大きい能動素子を入力段に使用して、ピーク検出回路５の入力インピーダンスを大きくすることで、電流源１１からの供給電流のほぼ全てをパワー半導体素子１０に流すことができる。即ち、オペアンプ５５は、「インピーダンス変換回路」の一実施例に対応する。
　この結果、実施の形態２の第１の構成例によるピーク検出回路を備えた半導体装置では、式（１）の関係に従って算出された温度の誤差を低減して、パワー半導体素子１０の温度推定精度を向上することができる。
　図９は、実施の形態２によるピーク検出回路の第２の構成例を説明する回路図である。
　図９に示される様に、実施の形態２の第２の構成例によるピーク検出回路５は、図８（第１の構成例）に示された構成に加えて、ダイオード５１と同特性のダイオード５６と、オペアンプ５８とを更に含む。
　ダイオード５６は、ボルテージフォロワ接続されたオペアンプ５５の帰還経路に挿入接続されて、ダイオード５１と同等の電圧降下を生じさせる。ダイオード５６のカソードには、ダイオード５６を安定的に導通させるための負バイアス電圧（Ｖ－）が抵抗素子を介して供給されてもよい。ダイオード５６は、「第２ダイオード」の一実施例に対応する。
　この様に構成すると、ダイオード５１による電圧降下の影響を排除して、ノードＮｙの電圧と、オペアンプ５５の出力電圧（即ち、入力ノードＮｘの電圧）との差を抑制することができる。これにより、電圧検出部６による検出電圧Ｖｄｅｔと、ピーク検出回路５の入力電圧Ｖｘとの差異を抑制することにより、パワー半導体素子１０の温度推定精度を更に向上することができる。
　オペアンプ５８は、ノードＮｙと電圧検出部６との間に接続される。オペアンプ５８はボルテージフォロワ接続されており、ノードＮｙの電圧と同等の電圧を、検出電圧Ｖｄｅｔとして電圧検出部６へ出力する。オペアンプ５８の配置により、ピーク検出回路５の出力インピーダンスが小さくなる。この結果、電圧検出部６での電圧検出精度を高めることが期待される。又、ノードＮｙの電位が、電圧検出部６からの影響によって変化することも防止できるので、この面からも、検出電圧Ｖｄｅｔの検出精度を高めることができる。
　尚、オペアンプ５８は、図８に示された第１の構成例においても、ノードＮｙと電圧検出部６との間に追加接続することが可能である。オペアンプ５８についても「インピーダンス変換回路」の一実施例に対応する。
　この様に、実施の形態２に係るピーク検出回路を用いることで、パワー半導体素子１０の温度変化によって生じる電圧変化が、より明確に直接的に検出電圧Ｖｄｅｔに反映されることになるので、パワー半導体素子１０の温度推定精度を更に向上することができる。尚、図８及び図９の構成例において、図６（実施の形態1の変形例）と同様に、放電スイッチ５３を抵抗素子５４に置換することも可能である。
　実施の形態３．
　実施の形態３では、電流制御部１の電流制御スイッチ１２のオンオフ制御の変形例を説明する。実施の形態１では、立ち上がりや立下り期間以外のパワー半導体素子１０のゲート電圧が安定している期間として、オン期間中及びオフ期間中の各々で、電流制御スイッチ１２のオフ期間を１回ずつ設ける実施例を説明したが、実施の形態３では、電流制御スイッチ１２のオフ期間が複数回設られる。
　図１０は、実施の形態３による半導体装置による温度推定手法を説明するためのタイミングチャートである。図１０では、パワー半導体素子１０のオフ期間において、電流制御スイッチ１２のオフ期間、即ち、電流源１１からの電流供給期間が複数回設られる。
　図１０の例では、パワー半導体素子１０がターンオフされる時刻ｔ５以降のオフ期間中に温度測定が実行される。具体的には、図５と同様に、ターンオフ指令タイミングに相当する時刻ｔ５から一定の遅延期間の経過後である時刻ｔ６から時刻ｔ７までの間、スイッチ制御信号３１がＬレベルに設定されて、電流制御部１からの電流供給期間が設けられる。実施の形態１で説明した様に、当該期間では、ゲート配線部２を経由して電流源１１からパワー半導体素子１０に電流が供給されることで、上述の式（１）に従ってピーク検出回路５の入力電圧Ｖｘが上昇する。
　時刻ｔ７において、スイッチ制御信号３１がＬレベルからＨレベルに変化する。スイッチ制御信号３１のＨレベル期間では、電流制御部１において、電流制御スイッチ１２がオンされることで電流源１１の両端が同電位となるので、入力電圧Ｖｘ＝０となる。
　時刻ｔ７以降では、時刻ｔ８～ｔ９の間に、再び、スイッチ制御信号３１のＬレベル期間が設けられる。更に、時刻ｔ９において、スイッチ制御信号３１がＬレベルからＨレベルに変化した後、時刻ｔ１０～ｔ１１の間に、再び、スイッチ制御信号３１のＬレベル期間が設けられる。
　時刻ｔ８～ｔ９及び時刻ｔ１０～ｔ１１の各々のスイッチ制御信号３１のＬレベル期間では、時刻ｔ６～ｔ７と同様に、上述の式（１）に従ってピーク検出回路５の入力電圧Ｖｘが上昇する。
　この様にして、図１０の例では、オフ期間中に、時刻ｔ６～ｔ７、時刻ｔ８～ｔ９、時刻ｔ１０～ｔ１１、…、時刻ｔｋ－１～ｔｋの複数回にわたってスイッチ制御信号３１のＬレベル期間、即ち、電流制御スイッチ１２のオフによる電流制御部１からの電流供給期間が設けられる。スイッチ制御信号３１のＬレベル期間の各々の時間長は同等に設定される。このため、入力電圧Ｖｘの挙動（波形）は、スイッチ制御信号３１の各Ｌレベル期間で同様となる。このため、スイッチ制御信号３１の各Ｌレベル期間の終了時点での入力電圧Ｖｘは同等の電圧値Ｖ２となっている。
　図５に示されたピーク検出回路５においても、放電スイッチ５３のオフ期間中に、ダイオード５１が非導通になると、実際には、放電スイッチ５３のリーク電流等によって、ノードＮｙの電圧は徐々に低下する。図１０には、この影響による検出電圧Ｖｄｅｔの微小な低下も強調して示されている。例えば、時刻ｔ７以降では、Ｖｘ＝０となってダイオード５１が非導通となるのに伴い、検出電圧ＶｄｅｔがＶ２から徐々に低下している。
　時刻ｔ８～ｔ９において、スイッチ制御信号３１のＬレベル期間が設けられることで、入力電圧Ｖｘが、時刻ｔ６～ｔ７と同様に上昇する。この結果、時刻ｔ７近傍では、再び、入力電圧ＶｘがノードＮｙの電圧（検出電圧Ｖｄｅｔ）よりも高くなると、ダイオード５１の導通により、検出電圧ＶｄｅｔはＶ２に復帰することができる。
　この様に、実施の形態３によれば、電流制御スイッチ１２を複数回オンオフさせて、電流供給期間を複数回繰り返し設けることで、ピーク検出回路５の出力電圧、即ち、電圧検出部６の検出電圧Ｖｄｅｔの減衰を打ち消すことができる。この結果、電圧検出部６には、時間応答速度の遅い簡便な検出器を用いることができる。尚、この電流制御スイッチ１２のオンオフ動作は、立ち上がり期間及び立下り期間以外のパワー半導体素子１０のゲート電圧が安定している期間、即ち、オフ期間中、及び、オン期間中の全体にわたって繰り返すことができる。
　尚、図１０では、表記を簡素化するために、オン期間中には電流制御スイッチ１２のオフ期間（電流制御部１からの電流供給期間）が設けられず、温度測定が非実行とされる例を示したが、オン期間及びオフ期間の両方で温度測定を行う下で、その少なくとも一方の温度測定において、複数回の電流制御スイッチ１２のオフ期間（電流源１１からの電流供給期間）を設けることが可能である。
　又、実施の形態３では、電流制御スイッチ１２のオンオフを複数回繰り返すことで、ピーク検出回路５の応答遅延を緩和することもできる。特に、図６に示されたピーク検出回路５では、キャパシタ５２及び抵抗素子５４によるＲＣ時定数によって応答速度が律速されており、入力電圧Ｖｘのパルスが少ない場合には、入力電圧Ｖｘのピーク値が、ピーク検出回路５の出力電圧（検出電圧Ｖｄｅｔ）よりも高くなるケースが発生する虞がある。これに対して、実施の形態３の様に電流制御スイッチ１２のオンオフを複数回繰り返すことで、入力電圧Ｖｘとして複数のパルス波形を与えることができるので、ピーク検出回路５は、入力電圧Ｖｘのピーク値を、検出電圧Ｖｄｅｔに正確に反映することが可能となる。
　尚、電流制御スイッチ１２のオフ期間長は、コントローラのジッタ等の影響により、全く同一の値をとることができない場合がある。オフ期間長がばらつくと、入力電圧Ｖｘのピーク値に、パワー半導体素子１０の温度以外の変化要因が含まれることになるので、温度推定精度が低下することが懸念される。このような場合でも、実施の形態３の様に、１回のオフ期間又はオン期間内で、電流制御スイッチ１２のオフ期間、即ち、入力電圧Ｖｘの計測期間を設けることで、ジッタによる誤差の影響を平均化することができる。これにより、温度推定精度が低下を回避することができる。
　実施の形態４．
　実施の形態４では、実施の形態１～３により算出されたパワー半導体素子１０の推定温度計算値を用いて、パワー半導体素子１０の定常熱抵抗又は過渡熱抵抗を算出する例について説明する。
　定常熱抵抗を算出する際には、パワー半導体素子１０が熱的に定常状態（熱平衡状態）になっている必要がある。当該定常状態は、例えば、パワー半導体素子の一般的な信頼性試験の一つであるパワーサイクル試験の様に、パワー半導体素子１０に一定の直流電流を流すことで一定の電力損失を発生させることで実現することができる。
　或いは、パワー半導体素子１０を連続的にスイッチングして、パワー半導体素子１０を流れる電流を一定量に制御することで疑似的な熱平衡状態を作り出すこともできる。例えば、フルブリッジ回路の様に、パワー半導体素子を４つ使用して電流の導通方向を制御する構成、又は、パワー半導体素子を２つ使用したハーフブリッジ回路に誘導性負荷厚いは抵抗性負荷を接続した構成において、各パワー半導体素子の電流を一定量に制御して、疑似的な熱平衡状態を作り出すことができる。
　図１１は、実施の形態４によるパワーモジュールの一例を示す構成図である。
　図１１に示される様に、実施の形態４によるパワーモジュール１０３は、実施の形態１によるパワーモジュール１０１又は１０２（図１Ａ，図３）の構成に加えて、主電流Ｉｍｔを計測するための主電流検出部８１と、パワー半導体素子１０の主電圧（ドレインソース間電圧）Ｖｍｔを検出するための主電圧検出部８２とを更に備える。主電流検出部８１によって計測された主電流Ｉｍｔ及び、主電圧検出部８２によって検出された主電圧Ｖｍｔは、主制御部４１に入力される。これにより、主制御部４１は、主電圧Ｖｍｔ及び主電流Ｉｍｔの積によって、パワー半導体素子１０で生じる電力損失を算出することが可能となる。
　図１２は、実施の形態４による半導体装置による熱抵抗及び熱インピーダンスの推定手法を説明するためのタイミングチャートである。図１２に示された制御処理は、例えば、主制御部４１によって実行することができる。
　図１２を参照して、パワー半導体素子１０は、時刻ｔ５までの間で、上述した熱平衡状態を形成する様に複数回スイッチング制御された後、時刻ｔ５以降ではオフ状態に維持される。
　パワー半導体素子１０のオフ期間では、Ｖｍｔが生じる一方で、Ｉｍｔ＝０である。反対に、パワー半導体素子１０のオン期間では、Ｉｍｔが生じ、かつ、パワー半導体素子１０には有限の抵抗（オン抵抗）が生じる。このため、オン期間において、上記オン抵抗に起因して、Ｐｌｓ＝Ｖｍｔ・Ｉｍｔの電力損失（導通損失）が発生する。更に、ターンオン及びターンオフの際には、Ｖｍｔ・Ｉｍｔがゼロとならない期間が発生し、当該期間において、Ｐｌｓ＝Ｖｍｔ・Ｉｍｔの電力損失（スイッチング損失）が発生する。これらの電力損失Ｐｌｓにより、パワー半導体素子１０の温度Ｔｊは上昇する。
　時刻ｔ５以降の期間では、パワー半導体素子１０には電流が流れないので、パワー半導体素子１０及び図示しない冷却器の間の熱インピーダンスと、当該冷却器の冷却能力とに応じて、パワー半導体素子１０の温度Ｔｊは徐々に低下していく。
　この際の温度変化の時定数は、簡略的には、パワー半導体素子１０の放熱経路の熱抵抗及び熱容量から見積もることができる。一般的には、パワー半導体素子１０の近傍では、上記時定数は、数十（μs）～数百（μｓ）程度である。一般的に、この値は、パワー半導体素子１０のスイッチングサイクルと近い値であるか、或いは、スイッチングサイクルよりも少し長い。これまで説明した実施の形態１～３では、オンオフ動作中のパワー半導体素子１０の温度を推定することを想定していたため、温度測定中のパワー半導体素子１０の温度変化は殆ど無視することができた。
　これに対して、実施の形態４では、長期間オフ状態に維持されたパワー半導体素子１０の温度変化、実施の形態３で説明した手法によって測定することで、パワー半導体素子１０の熱抵抗及び熱インピーダンスを測定する。
　具体的には、図１０と同様の時刻ｔ６以降において、スイッチ制御信号３１に予め定められた一定長のＬレベル期間（即ち、電流供給期間）を複数回設ける様に、電流制御スイッチ１２が繰り返しオンオフされる。実施の形態１～３で説明した様に、電流制御スイッチ１２の各オフ期間において、電流制御部１（電流源１１）からの電流供給によって、当該時点での温度Ｔｊが反映された入力電圧Ｖｘが発生される。
　従って、電流制御スイッチ１２がオフされる電流供給期間毎に、入力電圧Ｖｘのピーク値を検出電圧Ｖｄｅｔから取得することによって、各タイミングでのパワー半導体素子１０の推定温度（Ｔｊの推定値）を算出することができる。図１２の例では、時刻ｔ６～ｔ７の第１回のＬレベル期間から時刻ｔｎ－１～ｔｎの第Ｎ回（Ｎ：２以上の整数）のＬレベル期間まで、Ｎ回の温度測定が実行されている。
　パワー半導体素子１０は、時刻ｔ５以降ではオフ状態に維持されるので、徐々に冷却される。このため、入力電圧Ｖｘのピーク値、及び、検出電圧Ｖｄｅｔは、パワー半導体素子１０の温度素子によって徐々に低下する。検出電圧Ｖｄｅｔの低下によって温度Ｔｊの低下を算出するため、ピーク検出回路５は、パワー半導体素子１０の温度低下による入力電圧Ｖｘのピーク値の低下を、検出電圧Ｖｄｅｔに反映できる応答速度を有する必要がある。このため、ピーク検出回路５の応答時定数は、パワー半導体素子１０の熱時定数よりも短いことが好ましい。
　図１３は、実施の形態４による半導体装置による熱抵抗及び熱インピーダンスの算出処理を説明するフローチャートである。図１３に示される一連の処理は、例えば、主制御部４１によって実行される。
　主制御部４１は、パワー半導体素子１０が上述の熱平衡状態である下で、ステップ（以下、単に「Ｓ」と表記する）１１０～Ｓ１５０の処理を実行する。図１２では、時刻ｔ５以前において、Ｓ１１０～Ｓ１５０の処理が実行される。
　主制御部４１は、Ｓ１１０では、主電圧検出部８２によって計測されたパワー半導体素子１０の主電圧Ｖｍｔ（瞬時値）を取得し、Ｓ１２０では、主電流検出部８１によって計測されたパワー半導体素子１０の主電流Ｉｍｔ（瞬時値）を取得する。Ｓ１１０で取得された主電圧Ｖｍｔと、Ｓ１２０で取得された主電流Ｉｍｔとは、同一タイミングでの計測値であるので、主制御部４１は、Ｓ１３０では、主電圧Ｖｍｔ及び主電流Ｉｍｔの乗算値から、パワー半導体素子１０で発生した電力損失Ｐｌｓ（瞬時値）を算出する。
　主制御部４１は、熱抵抗の算出タイミングが到来するまで、Ｓ１４０をＮＯ判定とする。主制御部４１は、Ｓ１４０のＮＯ判定時には、Ｓ１５０により、パワー半導体素子１０のスイッチングサイクル毎の電力損失Ｐｌｓｃを算出する処理を実行する。具体的には、各スイッチングサイクル内で、Ｓ１３０で算出された電力損失Ｐｌｓを積算することによって、スイッチングサイクル毎の電力損失Ｐｌｓｃが算出される。Ｓ１５０において、各スイッチングサイクルの終了又は開始に応じて、積算値はクリアされる。
　Ｓ１４０は、図１２の例では、時刻ｔ５にＹＥＳ判定とされる。Ｓ１４０がＹＥＳ判定とされるまで、Ｓ１１０～Ｓ１５０の処理は繰り返し実行される。尚、Ｓ１５０では、最新のＸサイクル（Ｘ：予め定められた２以上の整数）分の、電力損失Ｐｌｓｃの移動平均値が更に求められてもよい。
　主制御部４１は、Ｓ１４０がＹＥＳ判定になると、Ｓ１６０に処理を進めて、熱抵抗の算出を開始する。主制御部４１は、Ｓ１６０では、熱抵抗Ｒｔｈの算出に用いる電力Ｐ（Ｗ）を決定する。例えば、電力Ｐは、Ｓ１４０がＹＥＳ判定とされた時点での、Ｓ１５０で算出されていた直前のスイッチングサイクルでの電力損失Ｐｌｓｃ、又は、電力損失Ｐｌｓｃの最新の移動平均値とすることができる。
　主制御部４１は、図１２で説明した様に、スイッチ制御信号３１のＬレベル期間（等長）毎に、入力電圧Ｖｘのピーク値として得られる検出電圧Ｖｄｅｔから、パワー半導体素子１０の推定温度（Ｔｊの推定値）を算出する。ここでは、図１２で説明した様に、合計Ｎ回の温度測定が実行されるものとする。
　主制御部４１は、Ｓ１７０において、ｉ回目（ｉ：１～Ｎの自然数）の温度測定を実行して、当該時点での検出電圧Ｖｄｅｔから推定温度Ｔ（ｉ）を算出する、図１２では、ｉ＝１のときには、時刻ｔ６～ｔ７におけるパワー半導体素子１０の推定温度Ｔ（１）が算出される。
　ｉ≧２のときには、Ｓ１８０により、温度変化量ΔＴ（ｉ）＝Ｔ（ｉ）－Ｔ（１）と、Ｓ１６０で決定された電力Ｐとを用いて、熱抵抗Ｒｔｈ＝ΔＴ／Ｐが算出される。Ｓ１８０において、ｉ回目の温度測定（ｉ≧２）では、熱抵抗Ｒｔｈ（ｉ）が算出される。
　主制御部４１は、Ｓ１９０により、測定回数ｉが予め定められた終了条件（Ｎ）に達したか否かを判定する。測定終了条件に達するまで（Ｓ１９０のＮＯ判定時）には、Ｓ１９５により、Ｓ１８０で算出された熱抵抗Ｒｔｈ（ｉ）が記憶される。従って、測定回数ｉがｎに達して測定終了条件が成立する（Ｓ１９０のＹＥＳ判定時）タイミングでは、（Ｎ－１）個の熱抵抗Ｒｔｈ（２）～Ｒｔｈ（Ｎ）が得られていることになる。尚、Ｓ１９０での測定終了条件は、測定回数で定める他、Ｓ１４０がＹＥＳ判定とされてからの経過時間長で定められてもよい。
　主制御部４１は、測定終了条件が成立すると（Ｓ１９０のＹＥＳ判定時）、パワー半導体素子１０の温度Ｔｊの経時変化に対応してこれまでに算出された熱抵抗（ここでは、Ｒｔｈ（２）～Ｒｔｈ（Ｎ））を用いて、冷却系を含めたパワー半導体素子１０の熱インピーダンスＺｔｈを算出することができる。この様に、主制御部４１が図１３に示した制御処理を実行することによって「熱抵抗算出部」の一実施例を構成することができる。
　尚、熱インピーダンスを計算するためには、パワー半導体素子１０の冷却時間を十分確保される様に、Ｓ１９０での測定終了条件を定めることが必要である。必要となる冷却時間は、パワー半導体素子１０の冷却系の熱時定数に依存するが、一般的には、数［ｓ］から数百［ｓ］のオーダである。このオーダの冷却時間を、一般的なパワーエレクトロニクス機器の通常動作モードに組み込むことは難しいが、例えば、インバータシステムにおいて、パワー半導体素子を一定期間オフに維持することができるような電流制御、又は、システムの動作停止タイミングを活用することで、パワー半導体素子１０のオフ状態を比較的長期間維持して、図１３に示された熱インピーダンスの算出処理を行うことが可能である。
　この様に、実施の形態４によれば、実施の形態１～３で説明したパワー半導体素子１０の温度推定手法を用いて、パワー半導体素子１０の熱抵抗Ｒｔｈを算出することができる。更に、温度測定のためのパワー半導体素子１０のオフ期間（冷却期間）を確保できる場合には、冷却系を含めたパワー半導体素子１０の熱インピーダンスＺｔｈを算出することができる。
　実施の形態５．
　実施の形態５は、上述した実施の形態１～４にかかるパワーモジュール１０１～１０３を電力変換装置に適用したものである。本開示は特定の電力変換装置に限定されるものではないが、以下、実施の形態５として、三相のインバータに本開示を適用した場合について説明する。
　図１４は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。
　図１４に示す電力変換システムは、電源１２０、電力変換装置１１０、負荷１３０を備える。電源１２０は、直流電源であり、電力変換装置１１０に直流電力を供給する。電源１２０は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１２０を、直流系統から出力される直流電力を設定された電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
　電力変換装置１１０は、電源１２０及び負荷１３０の間に接続された三相のインバータであり、電源１２０から供給された直流電力を交流電力に変換し、負荷１３０に交流電力を供給する。電力変換装置１１０は、図１４に示す様に、直流電力を交流電力に変換して出力する主変換回路１１１と、主変換回路１１１を制御する制御信号を主変換回路１１１に出力する制御回路１１２とを備えている。
　負荷１３０は、電力変換装置１１０から供給された交流電力によって駆動される三相の電動機である。なお、負荷１３０は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、又は、空調機器向けの電動機として用いられる。
　以下、電力変換装置１１０の詳細を説明する。主変換回路１１１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１２０から供給される直流電力を交流電力に変換し、負荷１３０に供給する。主変換回路１１１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路１１１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路１１１の各スイッチング素子の少なくともいずれかは、上述した実施の形態１～４のいずれかのパワーモジュール１０１が有するパワー半導体素子１０である。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路１１１の３つの出力端子は、負荷１３０に接続される。
　又、上述した実施の形態１～４で説明した様に、各スイッチング素子を駆動する半導体装置１００（図示せず）がパワーモジュール１０１～１０３に内蔵されているため、主変換回路１１１は半導体装置１００を備えている。半導体装置１００は、主変換回路１１１のスイッチング素子を駆動する駆動信号を生成し、主変換回路１１１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路１１２からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
　制御回路１１２は、負荷１３０に所望の電力が供給されるよう主変換回路１１１のスイッチング素子を制御する。具体的には、負荷１３０に供給すべき電力に基づいて主変換回路１１１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ（Pulse　Width　Modulation）制御によって主変換回路１１１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路１１１が備える半導体装置１００に制御指令（制御信号）を出力する。半導体装置１００は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
　本実施の形態に係る電力変換装置では、主変換回路１１１を構成するパワーモジュール１０１として実施の形態１～４にかかるパワーモジュール１０１～１０３を適用するため、パワー半導体素子の温度測定結果に基づいて電力変換装置の信頼性を向上できる。
　本実施の形態では、２レベルの三相インバータに本開示を適用する例を説明したが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本開示を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本開示を適用することも可能である。
　また、本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は、誘導加熱調理器や非接触給電システムの電源装置として用いることも可能である。更に、太陽光発電システム及び蓄電システム等のパワーコンディショナーとして、本開示を適用した電力変換装置を用いることも可能である。
　以上で説明した複数の実施の形態について、明細書内で言及されていない組み合わせを含めて、不整合や矛盾が生じない範囲内で、各実施の形態で説明された構成を適宜組合わせることは出願当初から予定されている点についても、確認的に記載する。
　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
　１　電流制御部、２　ゲート配線部、３　タイミング制御部、４　ゲート駆動部、５　ピーク検出回路、６　電圧検出部、７　温度推定部、１０　パワー半導体素子、１１　電流源、１２　電流制御スイッチ、２０　パルス電流源、２１，５４　抵抗素子、３１，３５　スイッチ制御信号、３２　制御情報、４１　主制御部、４２　ドライバ回路、５１，５６　ダイオード、５２　キャパシタ、５３　放電スイッチ、５５，５８　オペアンプ、７１　温度情報、８１　主電流検出部、８２　主電圧検出部、９０　基準電位ノード、１００　半導体装置、１０１～１０３　パワーモジュール、１１０　電力変換装置、１１１　主変換回路、１１２　制御回路、１２０　電源、１３０　負荷、４１１　ドライバ入力信号、４１２　指令、Ｄ　正極端子、Ｇ　制御端子、Ｉｍｔ　主電流（パワー半導体素子）、Ｎｓ，Ｎｘ，Ｎｙ　ノード、Ｓ　負極端子、Ｖｄｅｔ　検出電圧、Ｖｇｓ　ゲート電圧、Ｖｍｔ　主電圧（パワー半導体素子）、Ｖｘ　入力電圧（ピーク検出回路）。

Claims (10)

  1. 　半導体素子を駆動制御する半導体装置であって、
    　前記半導体素子は、正極端子と、負極端子と、前記正極端子および前記負極端子間を流れる主電流を制御する駆動電圧が印加される制御端子とを有し、
    　前記半導体装置は、
    　前記制御端子に前記駆動電圧を供給することにより、前記半導体素子をオン状態及びオフ状態の間で遷移させるドライバ回路と、
    　前記制御端子と前記負極端子との間に電流をパルス状に流すために設けられた電流制御部と、
    　前記電流制御部が前記電流を供給するタイミングを制御するタイミング制御部と、
    　前記電流制御部による電流供給期間における、基準電位に対する前記制御端子又は前記負極端子の電位差である入力電圧のピーク値を出力するためのピーク検出回路と、
    　前記ピーク検出回路の出力電圧をサンプリングする電圧検出部と、
    　前記電圧検出部による検出電圧に基づいて前記半導体素子の推定温度を算出する温度推定部とを備え、
    　前記タイミング制御部は、前記半導体素子が前記オン状態に遷移した後のオン期間中、及び、前記オフ状態に遷移した後のオフ期間中の少なくとも一方に前記電流供給期間を設ける様に前記電流制御部を動作させる、半導体装置。
  2. 　前記ピーク検出回路は、
    　前記制御端子又は前記負極端子に対して電気的に接続される第１ノードと接続されたアノードを有する第１ダイオードと、
    　前記第１ダイオードのカソードと接続された第２ノードと、前記基準電位を供給するノードとの間に接続されたキャパシタと、
    　前記キャパシタを放電するための放電スイッチ素子又は放電抵抗と含む、請求項１記載の半導体装置。
  3. 　前記ピーク検出回路は、
    　前記第１ノードと前記第１ダイオードの前記アノードとの間、及び、前記第２ノードと前記電圧検出部との間の少なくも一方に配置されたインピーダンス変換回路を更に含む、請求項２記載の半導体装置。
  4. 　前記ピーク検出回路は、
    　前記第１ノードと前記第１ダイオードの前記アノードとの間にボルテージフォロワ接続されたオペアンプを前記インピーダンス変換回路として含み、かつ、
    　前記ボルテージフォロワ接続の帰還経路に挿入接続された、前記第１ダイオードと同等の電圧降下を生じさせる第２ダイオードを更に含む、請求項３記載の半導体装置。
  5. 　前記タイミング制御部は、前記オン期間中及び前記オフ期間中の前記少なくとも一方において、前記電流供給期間を複数回設ける、請求項１～４のいずれか１項に記載の半導体装置。
  6. 　前記タイミング制御部は、前記半導体素子がオフに維持された熱抵抗測定期間内において、前記電流供給期間を複数回繰り返し設け、
    　前記半導体装置は、
    　前記半導体素子の前記主電流を検出する主電流検出部と、
    　前記半導体素子の前記正極端子及び前記負極端子の間の主電圧を検出する主電圧検出部と、
    　前記熱抵抗測定期間の前に前記半導体素子に生じるスイッチング周期毎の電力損失を算出するとともに、算出された前記電力損失と、前記複数回の前記電流供給期間毎に算出された前記推定温度の変化量とに基づいて前記半導体素子の熱抵抗を算出する熱抵抗算出部を更に備える、請求項１～５のいずれか１項に記載の半導体装置。
  7. 　前記電流制御部は、前記半導体素子の前記負極端子側から前記電流を供給する位置に配置される、請求項１～６のいずれか１項に記載の半導体装置。
  8. 　前記電流制御部は、前記半導体素子の前記制御端子側から前記電流を供給する位置に配置される、請求項１～６のいずれか１項に記載の半導体装置。
  9. 　前記パルス状の電流は、予め定められた振幅を有し、
    　前記電流供給期間は、予め定められた時間長を有する様に設けられ、
    　前記温度推定部は、前記電流供給期間における前記検出電圧及び前記電流の前記振幅から求められた抵抗値と、予め求められた前記半導体素子の温度と前記抵抗値との関係を示す情報とを用いて、前記推定温度を算出する、請求項１～８のいずれか１項に記載の半導体装置。
  10. 　請求項１～９のいずれか１項に記載の半導体装置と、当該半導体装置によって駆動制御される半導体素子とを有し、入力される電力を変換して出力する主変換回路と、
    　前記主変換回路による電力変換を制御する制御信号を前記主変換回路に出力する制御回路とを備える、電力変換装置。
PCT/JP2022/024679 2022-06-21 2022-06-21 半導体装置及び電力変換装置 WO2023248335A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/024679 WO2023248335A1 (ja) 2022-06-21 2022-06-21 半導体装置及び電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/024679 WO2023248335A1 (ja) 2022-06-21 2022-06-21 半導体装置及び電力変換装置

Publications (1)

Publication Number Publication Date
WO2023248335A1 true WO2023248335A1 (ja) 2023-12-28

Family

ID=89379499

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/024679 WO2023248335A1 (ja) 2022-06-21 2022-06-21 半導体装置及び電力変換装置

Country Status (1)

Country Link
WO (1) WO2023248335A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013142704A (ja) * 2012-01-11 2013-07-22 Abb Research Ltd Ｉｇｂｔデバイスの動作状態を実時間で監視するシステムと方法
JP2014241672A (ja) * 2013-06-11 2014-12-25 サンケン電気株式会社 半導体装置及びその制御方法
JP2019519182A (ja) * 2016-04-28 2019-07-04 マシイネンフアブリーク・ラインハウゼン・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 結合部の温度と電流の検知
JP2019122107A (ja) * 2017-12-28 2019-07-22 ルネサスエレクトロニクス株式会社 電力変換装置および半導体装置
JP7042991B1 (ja) * 2021-06-29 2022-03-28 三菱電機株式会社 半導体装置および電力変換装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013142704A (ja) * 2012-01-11 2013-07-22 Abb Research Ltd Ｉｇｂｔデバイスの動作状態を実時間で監視するシステムと方法
JP2014241672A (ja) * 2013-06-11 2014-12-25 サンケン電気株式会社 半導体装置及びその制御方法
JP2019519182A (ja) * 2016-04-28 2019-07-04 マシイネンフアブリーク・ラインハウゼン・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 結合部の温度と電流の検知
JP2019122107A (ja) * 2017-12-28 2019-07-22 ルネサスエレクトロニクス株式会社 電力変換装置および半導体装置
JP7042991B1 (ja) * 2021-06-29 2022-03-28 三菱電機株式会社 半導体装置および電力変換装置

Similar Documents

Publication Publication Date Title
KR102294347B1 (ko) 정션 온도 및 전류 감지 기법
US9935577B2 (en) Semiconductor device and fault detecting method
US11709186B2 (en) Methods and circuitry for analyzing voltages
Chen et al. On-line monitoring of the MOSFET device junction temperature by computation of the threshold voltage
Rothmund et al. Accurate transient calorimetric measurement of soft-switching losses of 10kV SiC MOSFETs
US10153696B2 (en) Methods and circuitry for sampling a signal
US10263615B2 (en) Circuit and method for driving a device through drive cycles
Koenig et al. On-line junction temperature measurement of CoolMOS devices
Zhang et al. Online junction temperature monitoring using turn-off delay time for silicon carbide power devices
Yang et al. A method of junction temperature estimation for SiC power MOSFETs via turn-on saturation current measurement
Yang et al. A method for junction temperature estimation utilizing turn-on saturation current for SiC MOSFET
JP2010206699A (ja) ソレノイド電流制御回路
Anurag et al. An accurate calorimetric method for measurement of switching losses in silicon carbide (SiC) MOSFETs
Li et al. Experimental investigation of GaN transistor current collapse on power converter efficiency for electrical vehicles
US11923785B2 (en) Power module for the operation of an electric vehicle drive with improved temperature determination of the power semiconductor
Chen et al. Driver Integrated Online R ds-on Monitoring Method for SiC Power Converters
Pai et al. A new behavioral model for accurate loss calculations in power semiconductors
US11728748B2 (en) Power module for operating an electric vehicle drive with improved temperature determination of the power semiconductors
Weimer et al. Accuracy study of calorimetric switching loss energy measurements for wide bandgap power transistors
WO2023275981A1 (ja) 半導体装置および電力変換装置
WO2023248335A1 (ja) 半導体装置及び電力変換装置
EP3419171A1 (en) Method and apparatus for monitoring a semiconductor switch
KR101531018B1 (ko) 전력반도체소자의 불량 예측 방법
Górecki Investigation of the influence of thermal phenomena on characteristics of IGBTs contained in power modules
US11955771B2 (en) Control device and method for laser device and laser measurement device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22947898

Country of ref document: EP

Kind code of ref document: A1