WO2023219271A1 - 통신 시스템 또는 방송 시스템에서 미래 제약을 이용한 극부호의 복호화를 위한 장치 및 방법 - Google Patents

통신 시스템 또는 방송 시스템에서 미래 제약을 이용한 극부호의 복호화를 위한 장치 및 방법 Download PDF

Info

Publication number
WO2023219271A1
WO2023219271A1 PCT/KR2023/004482 KR2023004482W WO2023219271A1 WO 2023219271 A1 WO2023219271 A1 WO 2023219271A1 KR 2023004482 W KR2023004482 W KR 2023004482W WO 2023219271 A1 WO2023219271 A1 WO 2023219271A1
Authority
WO
WIPO (PCT)
Prior art keywords
bit
decoding
constraint
information
value
Prior art date
Application number
PCT/KR2023/004482
Other languages
English (en)
French (fr)
Inventor
장민
김종환
명세호
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220146143A external-priority patent/KR20230156883A/ko
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Publication of WO2023219271A1 publication Critical patent/WO2023219271A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes

Definitions

  • This disclosure generally relates to an apparatus and method for decoding a signal transmitted using a polar code in a communication system or broadcasting system. Specifically, the present disclosure relates to using at least one future constraint in an apparatus and method for decoding a transmitted signal using polar codes.
  • error detection codes error detection codes
  • ECC error correcting codes
  • FEC forward error correction
  • error correction codes include convolutional code, turbo code, low-density parity-check code (LDPC code), and polar code method.
  • turbo codes, low-density parity check codes, and polar codes are excellent channel codes that have or achieve performance close to theoretical channel capacity and are used in various communication and broadcasting systems today.
  • polar code is a channel code that achieves point-to-point channel capacity in a simple and effective manner by using a phenomenon called channel polarization [1].
  • SC structured generator matrix and sequential cancellation
  • the transmitter can easily and effectively achieve channel capacity for a given channel by transmitting information bits to be transmitted to good channels and allocating frozen bits to bad channels.
  • the SC decoding method for the polar code is modified to a similar maximum likelihood (near-ML or ML-like) decoding method such as SCL (SC-list) decoding, SCS (SC-stack) decoding, and SC-flip (SCF) decoding.
  • SCL near-ML or ML-like decoding method
  • SCS SC-stack
  • SCF SC-flip
  • a method performed by a device in a communication system or broadcasting system may include receiving a signal including bits encoded based on polar codes.
  • the method may include identifying a polar code configuration for at least one information bit and at least one frozen bit of the signal.
  • the method may include performing decoding of the signal based on the configuration of the polar code. Decoding of an information bit among the at least one information bit may be performed based on at least one value of at least one constraint bit.
  • the at least one constraint bit may include at least one of a parity bit or a freeze bit corresponding to a later order than the information bit.
  • a device performed by a device in a communication system or broadcasting system includes: memory; at least one transceiver; And it may include at least one processor.
  • the at least one processor may be configured to receive a signal including bits encoded based on polar codes.
  • the at least one processor may be configured to identify polar code configurations for at least one information bit and at least one frozen bit of the signal.
  • the at least one processor may be configured to decode the signal based on the configuration of the polar code. Decoding of an information bit among the at least one information bit may be performed based on at least one value of at least one constraint bit.
  • the at least one constraint bit may include at least one of a parity bit or a freeze bit corresponding to a later order than the information bit.
  • FIG. 1 illustrates a communication system or broadcasting system according to embodiments of the present disclosure.
  • Figure 2 shows an example of the configuration of a receiving end device in a communication system or broadcasting system according to embodiments of the present disclosure.
  • Figure 3 shows an example of a graph corresponding to a polar sign in a communication system or broadcasting system according to embodiments of the present disclosure.
  • FIG. 4 illustrates an element process for performing log-likelihood ratio (LLR) calculation and sequential removal in a polar code decoding method and device for a communication system or broadcasting system according to an embodiment of the present disclosure.
  • LLR log-likelihood ratio
  • FIG. 5 illustrates an example of a binary decision tree for sequentially decoding and estimating bits in a polar code decoding method and apparatus for a communication system or broadcasting system according to embodiments of the present disclosure.
  • FIG. 6 illustrates an example of a binary decision tree considered in a polar code decoding method and apparatus of a communication system or broadcasting system according to embodiments of the present disclosure.
  • Figure 7 shows the performance of a decoding technique according to embodiments of the present disclosure.
  • FIG. 8 shows an example of a binary decision tree used in a polar code decoding method and apparatus of a communication system or broadcasting system according to embodiments of the present disclosure.
  • FIG. 9 illustrates an example of a graph modified in consideration of future constraints in a polar code decoding method and apparatus for a communication system or broadcasting system according to embodiments of the present disclosure.
  • FIG. 10 illustrates examples of graphs considering future constraints configured when decoding each bit in a polar code decoding method and apparatus for a communication system or broadcasting system according to embodiments of the present disclosure.
  • FIG. 11 illustrates examples of graphs considering future constraints configured when decoding each bit in a polar code decoding method and apparatus for a communication system or broadcasting system according to embodiments of the present disclosure.
  • Figure 12 shows the operational flow of a device for decoding based on future constraints according to embodiments of the present disclosure.
  • FIG. 13 shows an example of a concatenated polar coding system using outer coding according to embodiments of the present disclosure.
  • Figure 14 shows an example of an equivalent model of a concatenated polar code system using external coding according to embodiments of the present disclosure.
  • Figure 15 shows an example of an intermediate codeword vector in embodiments of the present disclosure.
  • each block of the processing flow diagram diagrams and combinations of the flow diagram diagrams can be performed by computer program instructions. Since these computer program instructions can be mounted on a processor of a general-purpose computer, special-purpose computer, or other programmable data processing equipment, the instructions performed through the processor of the computer or other programmable data processing equipment are described in the flowchart block(s). It creates the means to perform functions. These computer program instructions may also be stored in computer-usable or computer-readable memory that can be directed to a computer or other programmable data processing equipment to implement a function in a particular manner, so that the computer-usable or computer-readable memory It is also possible to produce manufactured items containing instruction means that perform the functions described in the flowchart block(s).
  • Computer program instructions can also be mounted on a computer or other programmable data processing equipment, so that a series of operational steps are performed on the computer or other programmable data processing equipment to create a process that is executed by the computer, thereby generating a process that is executed by the computer or other programmable data processing equipment. Instructions that perform processing equipment may also provide steps for executing the functions described in the flow diagram block(s).
  • each block may represent a module, segment, or portion of code that includes one or more executable instructions for executing specified logical function(s).
  • each block may represent a module, segment, or portion of code that includes one or more executable instructions for executing specified logical function(s).
  • the term ' ⁇ unit' used in this embodiment refers to software or hardware components such as FPGA or ASIC, and the ' ⁇ unit' performs certain roles.
  • ' ⁇ part' is not limited to software or hardware.
  • the ' ⁇ part' may be configured to reside in an addressable storage medium and may be configured to reproduce on one or more processors. Therefore, as an example, ' ⁇ part' refers to components such as software components, object-oriented software components, class components, and task components, processes, functions, properties, and procedures. , subroutines, segments of program code, drivers, firmware, microcode, circuitry, data, databases, data structures, tables, arrays, and variables.
  • components and 'parts' may be combined into a smaller number of components and 'parts' or may be further separated into additional components and 'parts'.
  • the components and 'parts' may be implemented to regenerate one or more CPUs within the device or secure multimedia card.
  • Terms referring to signals e.g., signal, information, message, signaling
  • terms referring to resources e.g., and terms for operational states (e.g., step, operation, procedure) used in the following description.
  • terms referring to data e.g. packets, user streams, information, bits, symbols, codewords
  • terms referring to channels e.g. packets, user streams, information, bits, symbols, codewords
  • terms referring to channels e.g. packets, user streams, information, bits, symbols, codewords
  • expressions of more or less may be used to determine whether a specific condition is satisfied or fulfilled, but this is only a description for expressing an example and does not exclude descriptions of more or less. It's not. Conditions written as ‘more than’ can be replaced with ‘more than’, conditions written as ‘less than’ can be replaced with ‘less than’, and conditions written as ‘more than and less than’ can be replaced with ‘greater than and less than’.
  • 'A' to 'B' means at least one of the elements from A to (including A) and B (including B).
  • 'C' and/or 'D' means including at least one of 'C' or 'D', i.e. ⁇ 'C', 'D', 'C' and 'D' ⁇ .
  • the present disclosure describes some embodiments using terms used in some communication standards (e.g., 3rd Generation Partnership Project (3GPP)), but this is only an example for explanation. Various embodiments of the present disclosure may be used in other communication systems Also, it can be easily modified and applied.
  • 3GPP 3rd Generation Partnership Project
  • the basic decoding method for polar codes is sequential cancellation (SC), which is characterized by sequentially decoding the encoded input bit sequence one bit at a time based on the previously estimated values of the bits.
  • SC decoding is being modified and expanded with improved algorithms such as SCL (SC-list) decoding, SCS (SC-stack) decoding, and SCF (SC-flip) decoding. These algorithms also basically sequentially process bits. It is based on a sequential removal method of decoding.
  • the present disclosure relates to a method and device for improving characteristics and performance by realistically overcoming aspects that have not been considered in the conventional SC-based sequential decoding of polar codes.
  • the SC decoding proposed in (2009) is established by assuming that in the step of decoding a specific bit, the bits to be decoded thereafter are unconstrained and can have a value of 0 or 1.
  • SC decoding is not strictly an optimal decoding method because it does not consider the restricted bits that exist after the code is constructed. This disclosure has discovered this aspect, and presents methods and embodiments of improving the SC decoding method and device by considering constraints that exist after the decoding of a specific bit, or future constraints for short, in a realistic manner. .
  • the apparatus and method according to embodiments of the present disclosure can improve error correction performance by performing decoding based on at least one future constraint.
  • FIG. 1 shows a communication system and a broadcasting system according to embodiments of the present disclosure.
  • a transmitting end 110 and a receiving end 120 are illustrated as parts of devices or nodes that use a wireless channel in a wireless communication system.
  • Figure 1 shows one transmitting end 110 and one receiving end 120, but a communication system or a broadcasting system may include a plurality of transmitting ends or a plurality of receiving ends.
  • the transmitting end 110 and the receiving end 120 are described as separate entities, but the functions of the transmitting end 110 and the receiving end 120 may be interchanged.
  • the transmitting end 110 may be a terminal and the receiving end 120 may be a base station.
  • the transmitting end 110 may be a base station and the receiving end 120 may be a terminal.
  • a base station is a network infrastructure that provides wireless access to terminals.
  • a base station has coverage defined based on the distance over which signals can be transmitted.
  • the base station includes MMU (massive MIMO (multiple input multiple output) unit), 'access point (AP)', 'eNodeB (eNB)', and '5G node (5th generation node).
  • MMU massive MIMO (multiple input multiple output) unit
  • AP 'access point
  • eNB 'eNodeB
  • 5G node 5th generation node
  • the base station can transmit a downlink signal or receive an uplink signal.
  • a terminal is a device used by a user and communicates with a base station through a wireless channel. In some cases, the terminal may be operated without user involvement. In other words, the terminal is a device that performs machine type communication (MTC) and may not be carried by the user.
  • the terminal includes 'user equipment (UE)', 'mobile station', 'subscriber station', 'customer premises equipment (CPE)', and 'remote'.
  • UE user equipment
  • CPE customer premises equipment
  • Remote terminal ‘Remote terminal’, ‘wireless terminal’, ‘electronic device’, or ‘vehicle terminal’, ‘user device’ or equivalent technical meaning It may be referred to by other terms.
  • the terminal may also perform direct communication with other terminals.
  • terminal vehicle communication different from the terminal shown in FIG. 1 may be supported.
  • vehicle communication in the LTE system, standardization work on V2X technology based on the device-to-device (D2D) communication structure was completed in 3GPP Release 14 and Release 15, and currently NR V2X in 5G NR Release 16. Standardization work on technology was underway.
  • D2D device-to-device
  • the transmitting end and the receiving end can be defined in various ways.
  • the transmitting end 110 may be a base station, and the receiving end 120 may be a terminal.
  • the receiving end 120 may be a base station and the transmitting end 110 may be a terminal.
  • both the transmitting end and the receiving end may be terminals.
  • the present disclosure describes the subject transmitting the signal as the transmitting end and the subject receiving the signal as the receiving end, but this is only a functional expression to explain the signal processing process and is not interpreted as limiting a specific embodiment.
  • the transmitting end 110 may generate a codeword by encoding information bits based on polar codes, and the receiving end 120 may decode the signal of the received codeword based on the polar codes.
  • Subchannel allocation for input bits may be performed. Each input bit can be interpreted as if it passes through a split channel (sub-channel), a virtual channel of different quality, due to channel polarization. At this time, each subchannel is also called a synthetic channel.
  • the transmitter 110 may perform encoding based on polar codes using a generation matrix.
  • the receiving end 120 may perform decoding based on polar codes through sequential decoding (SC).
  • SC sequential decoding
  • the transmitter 110 may generate a codeword by encoding information bits based on an LDPC code.
  • the receiving end 120 may decode the received codeword signal based on the LDPC code.
  • the receiving end 120 may use the LDPC decoding method according to the present invention and may perform a syndrome check to determine whether the decoding result is normal.
  • the transmitter 110 may perform LDPC encoding using a parity check matrix.
  • the receiving end 120 may perform LDPC decoding using a parity check matrix.
  • the parity check matrix may include a parity check matrix defined in the 3GPP NR standard.
  • Figure 2 shows an example of the configuration of a receiving end device in a communication system or broadcasting system according to embodiments of the present disclosure. That is, the configuration illustrated in FIG. 2 can be understood as the configuration of the receiving end 120.
  • Terms such as '... unit' and '... unit' used hereinafter refer to a unit that processes at least one function or operation, which can be implemented through hardware, software, or a combination of hardware and software. there is.
  • the device may include a communication unit 210, a storage unit 220, and a control unit 230.
  • the communication unit 210 may perform functions for transmitting and receiving signals through a wireless channel. For example, the communication unit 210 may perform a conversion function between a baseband signal and a bit string according to the physical layer standard of the system. For example, when transmitting data, the communication unit 210 may generate complex symbols by encoding and modulating the transmission bit string. Additionally, when receiving data, the communication unit 210 can restore the received bit stream by demodulating and decoding the baseband signal. Additionally, the communication unit 210 may up-convert the baseband signal into a radio frequency (RF) band signal and transmit it through an antenna, and down-convert the RF band signal received through the antenna into a baseband signal.
  • RF radio frequency
  • the communication unit 210 may include a transmission filter, a reception filter, an amplifier, a mixer, an oscillator, a digital to analog convertor (DAC), an analog to digital convertor (ADC), etc. Additionally, the communication unit 210 may include multiple transmission and reception paths. Furthermore, the communication unit 210 may include at least one antenna array composed of multiple antenna elements. In terms of hardware, the communication unit 210 may be composed of a digital unit and an analog unit, and the analog unit is divided into a number of sub-units according to operating power, operating frequency, etc. It can be configured. Additionally, the communication unit 210 may include a decoding unit to perform decryption according to various embodiments of the present disclosure.
  • the communication unit 210 transmits and receives signals as described above. Accordingly, the communication unit 210 may be referred to as a 'transmitter', 'receiver', or 'transceiver'. Additionally, in the following description, transmission and reception performed through a wireless channel are used to mean that the processing as described above is performed by the communication unit 210. Additionally, when the device in FIG. 2 is a base station, the communication unit 210 may further include a backhaul communication unit for communication with other network entities connected through a backhaul network.
  • the storage unit 220 may store data such as basic programs, application programs, and setting information for the operation of the receiving end 120.
  • the storage unit 220 may be comprised of volatile memory, non-volatile memory, or a combination of volatile memory and non-volatile memory. Additionally, the storage unit 220 may provide stored data upon request from the control unit 230.
  • the control unit 230 can control overall operations of the device. For example, the control unit 230 may transmit and receive signals through the communication unit 210. Additionally, the control unit 230 can write or read data into the storage unit 220. To this end, the control unit 230 may include at least one processor or microprocessor, or may be part of a processor. According to various embodiments, the control unit 230 may control the device to perform operations according to various embodiments described later.
  • embodiments are described using terms used in some communication and broadcasting standards (e.g., 3 rd Generation Partnership Project (3GPP)), but this is only an example for explanation, and various embodiments of the present disclosure are used in other communications It can be easily modified and applied to the system as well.
  • 3GPP 3 rd Generation Partnership Project
  • Calligraphic characters (e.g. ) is used to indicate a set.
  • index of the first element of a set, sequence, or vector starts from 0 (zero-based numbering).
  • ⁇ symbol , is used to refer to the set of natural numbers, the set of integers, and the set of real numbers, respectively.
  • ⁇ symbol represents a binary field.
  • Non-negative integer About starts from 0 in succession up to Represents a set of integers. in other words, am.
  • Boldface lowercase letters (e.g. ) is used to indicate vectors, and boldface uppercase letters (e.g. ) is used to indicate a matrix. In the case of vectors, unless otherwise specified, they represent column vectors.
  • ⁇ Vector and two non-negative integers is a vector of from the first element It represents a subvector composed of consecutive elements up to the th element. in other words, Is am.
  • the polar code has low coding/complexity performance that can be implemented with an error correction code proposed by E. Arikan, while also limiting data transmission performance in a binary discrete memoryless channel (B-DMC). It is the first error correction code proven to achieve in-channel capacity [1].
  • Decoding methods based on polar codes and sequential cancellation (SC) enable excellent error-correction performance when transmitting short-length codes compared to other channel codes. Because of these advantages, 3GPP New Radio (NR), the 5th generation (5G) mobile communication standard, uses polar codes to transmit short-length control information.
  • 5G 5th generation
  • B-DMC Channel is the channel input A channel output It is a function for transitioning to .
  • Enter alphabet here is a binary field It's the same.
  • Given channel input and channel output about Is When sending is the transition probability of receiving. length from transmitter In bit vector iid(independent and identically distributed) B-DMC Transmitted through and the receiver Consider receiving. length from here is a power of 2, any natural number About am. In other words, am. In this case the length The vector B-DMC of It can be defined as, Since each channel is independent, the length The transition probability of vector B-DMC is This happens.
  • Bit vectors transmitted in the communication systems and broadcasting systems considered in this disclosure is a codeword vector encoded with a polar sign.
  • the encoder input bit vector is and the transmitter encodes this and obtains an encoded output bit vector. creates .
  • the encoded output bit vector is also called a codeword vector, and in this disclosure, both names are used with the same meaning depending on the context.
  • the encoded input bit vector may include at least one parity bit as a result of being encoded by external encoding.
  • the parity bit of the polar sign is characterized as being causally generated, specifically the parity bit. is the bit with an index smaller than this It is determined by a linear combination of these.
  • encoded input bit vector may include at least one frozen bit (or frozen bit) to perform the target sign expurgation. The value of the freeze bit is pre-determined (i.e., not obtained as a result of the encoding and decoding process) and is usually 0.
  • the encoding process of the polar sign is the encoding input bit vector to generator matrix Multiply by the same length codeword vector of This is the process of creating. Specifically, the codeword vector is generated by [Equation 1].
  • the generation matrix defined in [Equation 3] Assume. However, the content described below and the detailed description of the present invention will be based on the generation matrix defined in [Equation 2] The same can be applied to the system considered by performing a simple additional operation (e.g., applying a bit inversion substitution corresponding to either the encoded input bit vector or the encoded output bit vector). Whether or not a bit inversion permutation is included in the generation matrix does not affect the operation, characteristics, and effects according to embodiments of the present disclosure.
  • Encoded output bit sequence generated by the encoding is transmitted through the channel, and the receiver get alphabet here is the alphabet Unlike necessarily a binary field It doesn't have to be.
  • the target of the decoder in the receiving device is the received vector Information bit vector from is to accurately estimate.
  • the polar code decoding method and device are reception vector can be used as is, or the corresponding log likelihood ratio (LLR) vector It can be converted and used. Bundles a series of processes of encoding and channel transmission at The vector channel of It can be expressed as: channel can be expressed as a vector channel obtained through channel combining.
  • the polar-signed SC decoder encodes the input bit vector is decoded sequentially one by one in ascending order of the index, and the estimated value is get In other words, the SC decoder is Decode the bits in order.
  • the bits that have already been decoded and estimated are the received vectors Alternatively, it may be removed from the corresponding decoding target and used to facilitate decoding of the next bit. Because of these characteristics, the decoding operation may be referred to as sequential cancellation (SC).
  • SC sequential cancellation
  • the vector channel silver is split into binary-input channels for each bit.
  • the channel-separated binary-input channel may be referred to as a sub-channel, split channel, polarized channel, etc.
  • the expression side channel is used in this disclosure.
  • SC decoding second bit The decoding is the observation result of the given channel. and previously estimated It is performed based on Under the premise that the previously estimated bits are accurate (i.e. ),
  • the side channel for is In [1], it is defined as [Equation 4].
  • side channel for This becomes polarization. That is, a set of side channels Some of them become excellent binary-input subchannels with a channel capacity close to 1, and others become bad binary-input subchannels with a channel capacity close to 0. index by side channel
  • the channel capacity of is determined, and when designing a polar code, the channel capacity of the subchannel for each bit is deterministic. Therefore, the most important operating principle of the polar code system is In this case, information bits are allocated to the index with high channel capacity, and the values are fixed without allocating information bits to the remaining indices.
  • a bit to which no information is assigned is called a frozen bit (or frozen bit), and its value is usually fixed to 0.
  • Encoded input vector for polar sign may be composed of a frozen bit (or fixed bit), a parity bit, and an information bit.
  • the bits may be called by various other names.
  • the parity bit is also called a dynamic frozen bit.
  • bits other than frozen bits are also called unfrozen bits.
  • An information bit is a bit carrying information that can have a bit value of 0 or a bit value of 1, and the information bit can be assigned to a subchannel with a high channel capacity in polar codes.
  • Fixed bits are bits with fixed values and can be assigned to subchannels with low channel capacity. The value of the fixed bit is usually determined to be 0, but this is not necessarily restricted (i.e., the value of the fixed bit may be determined to be 1).
  • the parity bit in the polar code is the same as the fixed bit in that it does not carry information, but its value is not fixed to a specific value and is causally generated based on previous bits (bits with small indexes).
  • the causally generated parity bit is used to improve error correction performance or error detection performance by using or checking the decoding result of the previously decoded and estimated information bits in the SC-based decoding method and device to be described later.
  • the parity bit may be a cyclic redundancy check (CRC) bit.
  • the parity bit may further include a parity check (PC) bit defined in 3GPP.
  • each bit of will be an information bit, a parity bit, or a fixed bit
  • subchannel allocation Determining whether each bit of will be an information bit, a parity bit, or a fixed bit
  • the encoding input bit vector is can be decided.
  • the set symbol of the bit index It can be used as sign is used as an index set of encoded input bits to which information bits are assigned, and in the above example, This happens.
  • sign is used as an index set of encoded input bits to which parity bits are assigned, and in the above example, This happens.
  • sign is used as an index set of encoded input bits to which fixed bits are assigned, and in the above example, This happens.
  • Equation 4 for channel polarization is too complex to calculate as is, so it is practically impossible to calculate.
  • the number of additions required to decode one is approximately the set It is about the size of . for example, This is 64, 5 Ramen, set size of Is It becomes. This is not a level that can be handled no matter how high-performance hardware and excellent algorithms are used.
  • SC-based decoding methods and devices encode input bit vectors It is characterized by decoding each bit sequentially, one bit at a time, according to the index order. In ascending order of the indices of the encoded input bit sequence, that is, Decoding is performed for each bit in order.
  • the SC-based decoding method and device operate as follows.
  • the input LLR sequence and the estimated values of the previously decoded bits are Based on Calculate LLR, a probability-based metric for the 0 and 1 of . Based on this value Estimation for Decide.
  • the encoding and decoding processes of polar codes can be understood and implemented based on belief-propagation on a bipartite graph corresponding to the generation matrix in FIG. 3.
  • Figure 3 shows an example of a graph corresponding to a polar sign in a communication system or broadcasting system according to embodiments of the present disclosure.
  • FIG. 3 the size The generation matrix of this 8-member polar sign is An example of a binary graph 310 for is shown.
  • the binary graph consists of variable nodes (331) represented by circles, check nodes (332) represented by squares, and edges (333) connecting these nodes.
  • a variable node represents an individual bit
  • a check node represents a linear constraint on the bits of a connected neighboring variable node. Specifically, the check node indicates that the binary sum (modulo-2 sum) of all bits corresponding to neighboring variable nodes is 0.
  • the connection between the variable node and the check node is the production matrix It is determined by composition.
  • Generation matrix as shown in [Equation 2] and [Equation 3] is the polarized kernel Since it is generated with a Kronecker power of , the entire bipartite graph 310 has a repetitive and regularly connected form with the graph of the polarization kernel 320.
  • the polarization kernel 320 is a linear transformation for input size 2 and output size 2. It describes the relationship between and its shape represents a Z shape.
  • the graph of the polar sign is It consists of stages. sign When using as the stage index of the graph, the stage index for the leftmost variable nodes of the graph is , the step index for the rightmost variable nodes in the graph. It is displayed as Among these, the leftmost step ( )of The variable nodes 340 are encoded input bit vectors. corresponds to the rightmost step ( )'s variable nodes 350 are encoded output bit vectors. corresponds to
  • the generation matrix shown in [Equation 1] The encoding process of polar codes by multiplication can be understood on the graph of FIG. 3.
  • the leftmost step on the graph in Figure 3 ( )of Encoded input bit vector given to variable nodes 340 is assigned.
  • step index The bit values of the variable nodes are determined to satisfy the relational expression of the check node in ascending order (from left to right).
  • the encoding process can be understood as an operation of updating bit values according to the relationship between variable nodes and check nodes sequentially from left to right in the graph shown in FIG. 3.
  • Encoding by generation matrix multiplication of [Equation 1] can be implemented and realized by any method, and the method using the graph also produces the same encoding result.
  • SC-based decoding of polar codes can also be understood as a belief-propagation operation on the graph of FIG. 3.
  • the codeword bit vector (In reception, the reception vector ) is the rightmost step of the graph ( )of Corresponds to or inputs variable nodes 350.
  • the leftmost step of the graph ( ) the encoded input bit vector corresponding to the variable node of The posterior LLR (a-posterior LLR, AP-LLR) of is calculated sequentially one by one.
  • the AP-LLR of each bit is obtained by sequentially calculating and updating the LLR of the variable nodes for each step from the right side of the graph to the left side (i.e., in descending order of the step index). That is, the initial LLR is is given in the steps, from which The LLR values for some variable nodes in each step are calculated in order. through this process
  • the AP-LLR value for the variable node of the step is calculated.
  • the detailed LLR calculation process on the polar sign graph is as follows. As described above, the entire bipartite graph is composed of the Z-shaped polarization kernel 320 as a basic element, and all calculations of log-likelihood ratio (LLR) values are performed on this basic element.
  • LLR log-likelihood ratio
  • FIG. 4 illustrates an element process for performing log-likelihood ratio (LLR) calculation and sequential removal in a polar code decoding method and device for a communication system or broadcasting system according to an embodiment of the present disclosure.
  • LLR log-likelihood ratio
  • bit vectors corresponding to the left two variable nodes in this Z-shaped elementary element graph are , the bit vectors corresponding to the two variable nodes on the right are I decided to write: Polarized Kernel On by and The relationship can be expressed mathematically as follows.
  • Equation 6 is a method of accurately calculating the LLR value according to the relationship between bits, and for simpler calculation and implementation, a function is used as in the equation below: It can be obtained by approximating .
  • the function is a function that returns the sign of the input value. If the input value is greater than 0, 1 is output, and if the input value is less than 0, -1 is output.
  • bits are decoded and estimated sequentially according to the bit index. thus Decoding and estimation must be It is performed after confirming or estimating the value of .
  • the LLR calculation process described using FIG. 4 refers to the basic component of the polarization kernel, and this basic component may be connected to other variable nodes and check nodes as part of the overall graph.
  • the basic component is the leftmost step ( ), the calculated above class is the left side (i.e. the step index is passed on to other Z-shaped primitives connected to 1 (the smaller side). And the steps are equally performed in the delivered basic components. In this way, decoding is done in steps In descending order of the step index, i.e. proceeds in decreasing order).
  • the leftmost side of the graph (step When the LLR value of the encoding input bit of the variable node of ) is obtained, the bit value is estimated based on the LLR value.
  • bit is a fixed bit
  • a pre-determined value e.g., 0
  • the value can be determined based on the previously estimated or determined bit. If the corresponding bit is an information bit, the hard-decision result of the updated LLR value may be substituted into the corresponding bit.
  • Encoded input bit The final calculated AP-LLR for If you write, the decoder makes an estimate based on this value. Decide. For example, if LLR is defined so that positive numbers correspond to bit 0 and negative numbers correspond to bit 1, it is estimated as in the equation below: is decided.
  • the bit value is determined according to a predetermined rule.
  • the predetermined rule method may also be a random decision.
  • the bits estimated as a result of decoding are transferred from the left to the right of the graph to variable nodes in the range possible in the current decoding step, and are used to calculate the LLR of other variable nodes as in the process of [Equation 8].
  • This process can be understood as a sequential removal operation that reflects and removes the results decoded to date from the reception vector or LLR that is the target of decoding to facilitate decoding of the next bit.
  • This sequential removal process is also a function of Figure 4. It can be understood from the basic components of the Z shape, such as (420) and SC (430). Decryption is in progress estimate of When obtained, this is the function we looked at earlier (420) is reflected in the graph through [Equation 8]. Makes calculations possible.
  • Decryption is in progress , estimate of , If obtained, this is reflected in the graph as SC 430.
  • the estimated person of It makes calculation of possible. Specifically, according to the relationship of the polarization kernel , is decided. When the bit corresponding to the right variable node of the basic component is estimated, this value is again calculated on the right side of the graph (i.e., the step index is passed to other Z-shaped primitives connected to 1 (larger side).
  • the encoded input bit vector The bits are decoded one by one in ascending order of the index.
  • the process of sequentially estimating and determining bits in the SC-based decoding process can be understood based on a binary decision tree.
  • FIG. 5 illustrates an example of a binary decision tree for sequentially decoding and estimating bits in a polar code decoding method and apparatus for a communication system or broadcasting system according to embodiments of the present disclosure.
  • FIG. 5 An example of a binary decision tree 500 for the process of sequentially estimating and determining the encoding input bits of this 8-pole code is shown.
  • This embodiment uses the subchannel allocation discussed earlier, specifically encoding the input bit vector at are fixed bits, are the information bits, and Is This is a parity bit generated by .
  • SC-based decoding method and device Decode the bits in ascending order of index.
  • first is a fixed bit, estimated is immediately determined to be 0. Therefore, as shown in Figure 5 No branching occurs for the value of .
  • equally class It is also a fixed bit, and assumes class are all determined to be 0.
  • beat is an information bit, estimated based on the LLR calculated through the above series of processes. is determined as either 0 or 1. Accordingly, a branch occurs in the binary decision tree. Fixed bit in the same way and information bits is decoded and an estimate for it is obtained. parity bit can be processed and decoded in two ways. First, Accordingly, based on the previously estimated values make an estimate for can be decided.
  • the above process is about the SC decoding method and device, and this process can be used with some modification in various variations such as SCL decoding, SCS decoding, and SCF decoding.
  • the transition probability calculated by conventional SC-based decoding methods and devices is ultimately based on [Equation 4].
  • the final calculated value is the same as the value calculated by [Equation 4].
  • encoded input bits as in [Equation 9] AP-LLR calculated for If written, this value is the same as the following equation based on [Equation 4].
  • FIG. 6 illustrates an example of a binary decision tree considered in a polar code decoding method and apparatus of a communication system or broadcasting system according to embodiments of the present disclosure.
  • the binary decision tree 600 is an information bit in the embodiment seen in Figure 5.
  • decoding an example of a binary decision tree considered in a conventional SC-based decoding method and device is shown.
  • Conventional methods and devices are In decoding Assume that all bits of are not constrained.
  • the sub-tree 610 of the binary decision tree 600 in Figure 6 is It contains paths for all 16 combinations that the 4 bits of can have. However, considering the composition of the polar sign, is a fixed bit and Since is a parity bit, each About value The actual number of possible combinations that can be had is less than 16 combinations.
  • Binary decision tree 601 is an information bit When performing decoding for , an example of a binary decision tree derived based on possible combinations is shown.
  • the binary decision tree 600 considered in the conventional method and device is different from the binary decision tree 601 according to the configuration of the actual code, which shows the sub-optimality of the conventional decoding method and device. .
  • the decoder according to embodiments of the present disclosure to solve the above problem uses the conventional [Equation 4] The following equation By accurately modifying it as follows, decoding can be performed.
  • the transition probability that accurately considers the sign configuration is used in embodiments of the present disclosure.
  • the LLR-based SC decoding and its modified method and apparatus according to embodiments of the present disclosure calculate the LLR defined as in the following equation.
  • a decoder may use an LLR defined in [Equation 13] where the numerator and denominator are exchanged.
  • Equation 13 The method using Equation 13 can be understood, implemented, and realized as inverting the sign of LLR.
  • an embodiment of the SC-based decoding method and device of the present disclosure is based on [Equation 11] that sets a margination set based on the actual code configuration.
  • the SC-based decoding method and device of the present disclosure may be referred to as bitwise maximum likelihood-successive cancellation (bitwise ML-SC) decoding.
  • bitwise ML-SC bitwise maximum likelihood-successive cancellation
  • the decoder can sequentially decode bits one by one based on sequential removal.
  • the decoder can perform ML decoding that accurately reflects the configuration of the code for each bit.
  • Figure 7 shows the performance of a decoding technique according to embodiments of the present disclosure.
  • the performance of three decoding techniques for the example discussed in Figure 5 (pole code of length 8 consisting of 3 information bits, 1 parity bit, and 4 fixed bits) is shown.
  • a graph 700 represents the performance of a decoding technique according to embodiments of the present disclosure.
  • the vertical axis 701 represents block error rate (BLER), and the horizontal axis 702 represents signal-to-noise ratio (SNR).
  • the first line 710 represents performance according to the Blockwise ML technique.
  • the second line 720 represents performance according to the SC decoding technique.
  • the third line 730 represents performance according to the Bitwise ML-SC technique.
  • SC decoding is a conventional method based on [Equation 4].
  • “Bitwise ML-SC” decoding is a method realized/implemented/operated based on [Equation 11] according to an embodiment of the present invention.
  • “Blockwise ML” decoding which is the optimal decoding method for linear codes such as polar codes, was also considered.
  • the Blockwise ML method is an exhaustive search method that compares a given received vector with all valid codeword vectors and selects the most likely one.
  • the codeword vector generated in this experiment is modulated with binary phase shift keying (BPSK) and transmitted through an additive white Gaussian noise (AWGN) channel.
  • BPSK binary phase shift keying
  • AWGN additive white Gaussian noise
  • the graph 700 provides a block error rate (BLER) result by comparing the encoding input bit vector and the decoding result when each of the above three methods is used.
  • BLER block error rate
  • sequential cancellation check (SCC) decoding is used to realistically calculate the transition probability and LLR according to [Equation 11].
  • the decoder uses information bits (in other words, When decoding ), calculate metrics such as transition probability or LLR for this estimate of get
  • this value can be substituted or assumed as 0 or 1, respectively.
  • At least one of the bits located behind (in other words, ) the decoder can check or evaluate the validity of the substitution or assumption.
  • the decoder estimates based on the above inspection or evaluation. can be decided.
  • the SCC decoding method and device of the present invention includes at least one information bit ( ), the estimated value of The bit located behind ( ) is processed through a series of processes and then decided. especially, may be a fixed bit or a parity bit.
  • the fixed bit or parity bit with a larger index than the bit to be decoded is called a future constraint, future constrained bit, post-constraint, or post-constrained bit. ), etc. remind
  • the future constraint bits considered for the estimation of may be one or two or more.
  • One embodiment of SCC decoding may consist of the following series of processes.
  • the decoder uses information bits (in other words, ), the target bit index (target bit index) Select .
  • Is An integer greater than or equal to is selected.
  • Is While can be chosen as the smallest integer. in other words, may be the bit immediately before the next information bit. in this case, are all fixed bits or causally generated parity bits, so by definition, the preceding bits If given, its value can be determined immediately.
  • the decoder guesses each and based on Perform decoding.
  • the decoder You can calculate a probability-based metric for and select at least one guess based on it.
  • the decoder At least one guess can be selected by calculating a probability-based metric for .
  • the decoder At least one guess can be selected by calculating a probability-based metric for .
  • the decoder You can check and check the validity of and select at least one guess based on this.
  • the decoder You can check and check the validity of and select at least one guess based on this.
  • the decoder You can check and check the validity of and select at least one guess based on this.
  • the decoder You can check and check the validity of and select at least one guess based on this.
  • a decoder using polar codes can estimate information bits corresponding to a specific bit index after margining using a freeze bit or parity bit located behind the specific bit index. .
  • the SCC decoding method can be expanded and applied to SCL decoding, SCS decoding, etc., which are modifications of the conventional SC decoding.
  • the concept of the SCC decoding method can be applied to a method that considers two or more candidate groups rather than leaving only one candidate group in the sequential decoding and bit determination process. For example, during the decision process of each bit, the maximum The concept of SCC decoding can be applied to SCL decoding, which maintains a group of provisional candidates called a list.
  • the technique in which the SCC decoding is applied to SCL decoding may be referred to as SCCL (SCC-list) decoding.
  • Information bits in the SCL decoding When decoding, the decoding result of the previous bit is list of can be given.
  • the second group of candidates is class It can be decided based on .
  • This candidate group is class decided based on may include.
  • the decoder may perform the SCC decoding based on the candidate group. That is, in decoding each list, The bit estimation of is person It can be determined during or after processing. At this time, a path metric (PM) used in conventional SCL decoding may be used. As a result of decoding, the total From the candidate group of You can select a list and proceed with the subsequent process.
  • the SCC decoding method can be extended and applied to SCS decoding, and in this case, it can be implemented and realized as SCCS (SCC-stack) decoding.
  • FIG. 8 shows an example of a binary decision tree used in a polar code decoding method and apparatus of a communication system or broadcasting system according to embodiments of the present disclosure.
  • binary decision tree 800 illustrates an example of a binary decision tree considered by the SCC decoding method and apparatus in the running example above.
  • the decoder uses information bits Based on the above SCC decoding method, estimate the next information bit Future pharmaceutical bit in front It can be performed in . in this case, The estimate for is fixed bit This is done after the exact value of is reflected in decoding.
  • the SCC decoding method and device have the characteristic of reflecting some future constraint bits close to them when decoding and estimating information bits. This is a feature of an embodiment of the present invention that distinguishes it from conventional SC-based decoding methods and devices.
  • belief-propagation successive-cancellation (BP-SC) decoding can be used to realistically calculate the transition probability and LLR according to [Equation 11].
  • the BP-SC decoding method and device can use the polar code graph introduced in FIG. 3 by modifying it based on future constraints.
  • the decoding method and device using polar codes according to embodiments of the present disclosure can utilize future constraints that were not considered in the conventional SC-based decoding method and device.
  • the process of reflecting future constraints on the bipartite graph used in decoding is as follows.
  • the encoded input bit vector Constraints by the fixed bits and parity bits are the parity-check matrix. It can be expressed in the following mathematical equation.
  • parity check matrix of the first column It is expressed as At this time, parity check matrix
  • Each column of is a encoded input bit vector Depending on the bit configuration, it is structured as follows.
  • the parity check matrix of All elements in the first column consist of 0. That is, the heat vector is the 0 vector.
  • the parity check matrix of The third column is configured to correspond to the parity check equation. For example, the road I keep looking at Example of polar sign ( , , ) in the parity bit go If generated by the relational expression, the column vector is It is given as follows.
  • the decoder uses the parity check matrix The configuration can be confirmed or determined.
  • Equation 14 Based on [Equation 14] and [Equation 16] above, the equation can be defined as follows.
  • FIG. 9 illustrates an example of a graph modified in consideration of future constraints in a polar code decoding method and apparatus for a communication system or broadcasting system according to embodiments of the present disclosure.
  • Constraint 910 is in the above example [Equation 15] On by The five constraints (4 fixation bits, 1 parity bit) are indicated by connection lines related to the test node. For example, parity bit Constraints on 3 variable nodes in a graph It is displayed as a test node connecting .
  • Constraint 920 is in the above example [Equation 18] On by The five constraints above are indicated by connection lines related to the test nodes. For example, constrained by [Equation 17] silver Same as, 4 variable nodes in the polar sign graph 900 It is displayed as test nodes connecting .
  • the decoder uses a codeword vector By checking the constraints on , decoding based on at least one future constraint can be performed.
  • Conventional SC-based decoding methods and devices are Because the bits of are decoded sequentially, The future constraint bit located in could not be considered structurally.
  • parity bit Constraints due to were not considered in conventional SC-based decoding methods and devices.
  • the decoder according to embodiments of the present disclosure as confirmed through [Equation 17] above, The codeword vector for future constraints located at It can be converted to the corresponding constraint in .
  • the decoder according to embodiments of the present disclosure can improve decoding accuracy by performing decoding based on the result of the transformation. As shown in Figure 9, the codeword vector The restrictions on Can be used to decode each bit of.
  • FIG. 10 illustrates examples of graphs considering future constraints configured when decoding each bit in a polar code decoding method and apparatus for a communication system or broadcasting system according to embodiments of the present disclosure.
  • the SC-based decoding method and device according to embodiments of the present disclosure can use a graph with constraints as shown in FIG. 9 interchangeably when processing each bit.
  • the SC-based decoding method and device of the present disclosure necessarily apply future constraints to the rightmost step ( ) located in It can be used in the subcode of the polar code without considering it above.
  • FIG. 11 an example of a decoding process in which future constraints are reflected in an intermediate stage rather than the rightmost stage is described.
  • FIG. 11 illustrates examples of graphs considering future constraints configured when decoding each bit in a polar code decoding method and apparatus for a communication system or broadcasting system according to embodiments of the present disclosure.
  • the future constraints are Parity bit generated by am.
  • the above constraint is It can be expressed again as However, the above constraint formula at and All belong to the second sub-code in the repetitive and stepwise composition of the polar code.
  • the second sub-sign is length generated by It is the sign of .
  • the continued example ( , , ) from the information bits A graph 1100 constructed when decoding is displayed.
  • the decoder enters the variable area 1110 (step ) generates a codeword corresponding to the intermediate variable node in Therefore, the formula by future constraints silver stage in Rather than, step as shown in the inspection node 1120 of Figure 11 in It can be converted and applied.
  • the decoder for the SC-based decoding method and device according to embodiments of the present disclosure can determine the location of a newly added check node according to future constraints by reflecting the structure of the sub-code.
  • the decoding method and apparatus of the present disclosure perform operations based on a graph of polar codes modified in consideration of future constraints.
  • the transformation of the polar sign is at least one of the general transformation methods for a bipartite graph of a linear sign, such as adding a check node and connection line considering future constraints, deleting a node and a connection line, merging two or more nodes, and deleting a duplicate connection line. Includes one.
  • Decoding of polar codes on the modified graph can be performed based on belief-propagation.
  • conventional SC decoding the calculation of LLR is unidirectional on the right side of the graph ( ) to the left ( ) was carried out only.
  • bidirectional LLR calculation becomes possible in the graph.
  • This process is the same as the message passing decoding of the low-density parity-check (LDPC) code or a modified method thereof. Repeated exchange of messages is also possible on this graph.
  • the method of sequentially performing decoding bit by bit through trust-propagation on the modified graph may be referred to as BP-SC decoding.
  • the two embodiments of SCC decoding and BP-SC decoding can be used in combination.
  • the SCC decoding is characterized in that decoding is reserved to reflect some future constraints in the sequential decoding and bit decision process
  • the BP-SC decoding is characterized in that the decoding graph used is modified based on future constraints.
  • the two methods are not mutually exclusive and the two methods can be used together.
  • the SCC decoding and BP-SC decoding can be combined to implement the BP-SCC decoding method.
  • the embodiments of the present disclosure are not exclusive to SCL decoding, SCS decoding, and SCF decoding, which are extension methods of conventional SC decoding, and can be used to extend and apply the embodiments of the present disclosure to these methods.
  • the SCC decoding, BP-SC decoding, and BP-SCC decoding methods can be combined with methods such as list, stack, and flip that consider two or more candidates.
  • other embodiments of the present disclosure include SCC-list, SCC-stack, SCC-flip, BP-SC-list, BP-SC-stack, BP-SC-flip, BP-SCC-list, BP-SCC-stack , BP-SCC-flip, etc. can be realized.
  • the decoding methods of the present disclosure can be implemented by solving a constraint satisfaction problem (CSP) by utilizing future constraints in a search process in a binary decision tree.
  • CSP constraint satisfaction problem
  • SC decoding of polar codes can be understood as DFS (depth-first-search) that proceeds to child nodes for the estimated value for each bit in a binary decision tree.
  • Conventional SC-based decoding selects one with a high probability among child nodes and performs a search based on metrics such as LLR.
  • the newly added check node in the modified graph considering the future constraints can be used to determine the validity of the intermediate results obtained in the trust-propagation process.
  • the SC-based decoding method and device utilizing the future constraints of the present disclosure checks whether the future constraints are satisfied using the SCC, BP-SC, BP-SCC, etc. method, and then searches for a binary decision tree based on this. You can proceed.
  • the search of the binary decision tree for the SC-based decoding of the present disclosure may be performed in the manner of an embodiment as follows.
  • the decoder proceeds with the search to that node.
  • the decoder can select one node according to a predetermined rule and proceed with the search.
  • the predetermined rule may be a method of selecting one node based on a metric calculated or derived during the decoding process.
  • the predetermined rule may be a method of randomly selecting one of the nodes.
  • the predetermined rule may be a method of selecting a fixed node among nodes. The location and information of nodes that are not selected while satisfying the future constraints (or without violating the future constraints) according to the above rules can be stored and managed in memory, etc., and these nodes can be used to prevent any nodes from subjecting the future constraints in subsequent searches. If it is not met (or if all nodes violate future constraints), it may be visited or exploited.
  • the decoder may terminate the search and terminate decoding early.
  • the decoder may perform backtracking to nodes that met future constraints (or did not violate future constraints) but did not proceed or visit during the previous search process. This process can be understood as conflict-directed back jumping (CBJ).
  • CBJ conflict-directed back jumping
  • one of the nodes stored in the memory, etc. can be selected according to a set rule.
  • the set rule may be a method of randomly selecting one of the nodes stored in memory, etc.
  • the above-described rule may be a method of implementing memory in a stack structure and selecting the closest node among the nodes currently being searched.
  • Figure 12 shows the operational flow of a device for decoding based on future constraints according to embodiments of the present disclosure.
  • the device may include a decoder.
  • a receiving device that receives a signal is described as a decoder, but this term is not to be interpreted as excluding the transmission or encoding operation of the receiving device.
  • the receiving device can operate as a transmitting device in relationship with other devices.
  • the device may receive signals encoded with polar codes.
  • the device may be a receiving device.
  • the receiving device can receive a signal encoded with a polar code from the transmitting device.
  • the signal may include a bitstream.
  • the signal may include bit strings.
  • a signal may include multiple bits.
  • the signal may be a signal encoded based on polar signs.
  • the signal may contain information bits.
  • freeze bits may be used in addition to information bits.
  • the signal may include freeze bits.
  • parity bits can be used.
  • the signal may include parity bits.
  • the transmitting device can transmit a signal encoded with a polar code by sorting subchannels based on channel capacity (or reliability) and allocating information bits to channels with relatively large channel capacity (or reliability).
  • the device may identify a polar code configuration including information bits and parity bits.
  • the polar code configuration may include bit index information.
  • Bit index information represents a bit index set of bits of a received signal. Bit index information may indicate the index of each information bit.
  • bit index information is an index set of encoded input bits to which information bits are assigned. can represent.
  • Bit index information may indicate the index of each parity bit.
  • bit index information is an index set of encoded input bits to which parity bits are assigned. can represent.
  • bit index information is a set of indices of encoding input bits to which freeze bits are assigned. can represent.
  • the polar code configuration may include calculation method information.
  • Parity bits can be used for error detection. Parity bits can be determined by specific operations on other bits. According to one embodiment, the parity bits of the polar sign may be generated causally. For example, the parity bit can be determined based on a linear combination of other bits. As an example, in the example shown in Figure 5, the parity bit Is and The operation of the linear combination of (i.e. ) is determined by.
  • the operation method information includes index information (e.g., 3, 5) or operation method (e.g., 3, 5) for the other bits. ) can refer to at least one of:
  • the signal may not include a parity bit. Since the parity bit is used in concatenated polar codes, it may not be used in certain polar codes. Accordingly, embodiments of the present disclosure may include both an operation of decoding a signal including a parity bit and an operation of decoding a signal not including a parity bit. According to one embodiment, if the signal does not include a parity bit, that is, if the parity bit is not used for channel coding, the polar code configuration may not include the parity bit.
  • the device may perform successful cancellation (SC) decoding (i.e., sequential cancellation decoding).
  • SC decoding refers to the operation of sequentially decoding one bit at a time based on previously estimated bits.
  • the device can remove bits for which estimation has been completed from the bit stream and sequentially decode bit by bit starting from the remaining bits.
  • SC decoding can be used.
  • the operation of the device performing SC decoding may include operation 1206.
  • decoding of the information bits may be performed based on constraints determined by at least one of a parity bit or a freeze bit corresponding to an order after the information bit.
  • the parity bit or freeze bit corresponding to the order after the information bit may be referred to as a future constraint (or future constrained bit).
  • decoding of the information bits may be performed based on at least one value of at least one constraint bit.
  • Decoding of the information bit may be performed based on the value of the bit located after the index of the information bit.
  • future constraints on parity bits and/or freeze bits may be used to estimate information bits.
  • the parity bit and/or freeze bit are located after the information bit to be estimated.
  • the index of the parity bit and/or freeze bit may be larger than the index of the information bit.
  • the freeze bit has a fixed value.
  • the values of the freeze bits of the signal may all be 0.
  • the values of the freeze bits of the signal may all be 1.
  • the parity bit has a value determined according to the specified method.
  • the value of the parity bit can be determined through operations on information bits. In this way, freeze bits and parity bits are limited based on rules according to polar code configuration.
  • the posterior-probability of the information bits is used.
  • the device according to the embodiments of the present disclosure does not consider all bit values, but rather determines in advance the value of the constraint bit (i.e., the freeze bit or parity bit corresponding to the subsequent decoding order of the information bit) and then decodes the information bit. can be performed. Since the post-probability calculation is used only for certain candidates, not all candidates (i.e., marginization in [Equation 11]), the decoding results of information bits can be more accurate.
  • SC decoding has been described as an example, it goes without saying that the decoding principle according to the future-constraints of the present disclosure can be applied to other decoding techniques other than SC decoding.
  • the index of the first element of a vector, matrix, or sequence is assumed to start from 0.
  • the symbol Use is used as a shorthand symbol to represent the set of all rows or all columns of a given matrix. In other words, the size phosphorus matrix About and represents.
  • FIG. 13 illustrates an example 1300 of a concatenated polar coding system using outer coding according to embodiments of the present disclosure.
  • the given information vector (information vector) is first encoded by outer encoding, and is called an outer codeword vector. creates .
  • the bits of the external codeword vector have a length of Encoder input vector of is mapped to each location.
  • the bits of the external codeword vector are mapped to the position corresponding to the subchannel with high reliability (or high channel capacity) among the subchannels formed by channel polarization of the polar code, and the remaining bits The values are fixed as frozen bits.
  • the encoding input vector is the generation matrix is multiplied, and the result of the multiplication is an encoder output vector or codeword vector. is created.
  • FIG. 14 shows an example 1400 of an equivalent model of a concatenated polar code system using external coding according to embodiments of the present disclosure.
  • the concatenated polar code system including external encoding described in FIG. 13, can be represented by the equivalent model in FIG. 14.
  • the length is determined through a process called rate profiling.
  • extended vector of is mapped to
  • bit mapping can be performed considering the characteristics and performance of the subchannel by channel differentiation.
  • Extension vector the output of rate profiling By performing precoding on the encoding input vector can be created.
  • Vector extension by precoding A precoding matrix By multiplying with , the encoded input vector is created. For example, the encoding input vector is generated as shown in the following equation.
  • one or more parity bits may be causally generated by external encoding.
  • the subsequent process is the same as the process in FIG. 13 above.
  • the equivalent model 1400 in FIG. 14 is a combination of outer encoding and sub-channel allocation in the process of FIG. 13 and a combination of rate profiling and precoding. It is displayed by changing it to . Since each of the two system models produces the same output for the same input, the two system models are equivalent.
  • the equivalent model 1400 of FIG. 14 i.e., rate profiling and precoding model
  • the equivalent model 1400 of FIG. 14 is advantageous for explaining embodiments of the present disclosure in that external encoding can be expressed as a matrix product. Below, embodiments of the present disclosure are described in detail using the equivalent model 1400 of FIG. 14.
  • each column of the precoding matrix is structured as follows according to the type of the corresponding subchannel.
  • the entire generator matrix composed of a combination of precoding and polar coding is It can be.
  • the overall production matrix above is given by:
  • Equation 22 ( )Is It can be displayed in a simpler form as follows.
  • a simple form such as can be defined and used.
  • Temporal vector above The configuration can be created based on the property that parity bits are causally generated.
  • Devices for SCC decoding include two temporary vectors obtained through the same process as [Equation 24] above. class Based on , each SC decoding can be performed. The decoding process may be accomplished by calculating a metric for probability or determining validity when reflecting each temporary vector. Through this series of processes, the SCC decoding process can be interpreted as performing decoding based on improved transition probability as shown in the following equation.
  • channel obtained through channel combining at refers to the vector channel of Is represents a side channel for .
  • the encoded input bit vector is the parity check matrix About is limited by the relationship.
  • the encoded output vector is created with Using these two relationships, an equivalent parity-check matrix is created for the encoded output vector. is defined by the following equation.
  • the above parity check equation is the generation matrix is an involutory matrix, that is, It is obtained due to the phosphorus properties.
  • Equation 27 When decoding each information bit, the parity check equation [Equation 27] can be modified and used. First, random bits an index set of future constraint bits (which do not have to be information bits) It is written as , and is defined as follows.
  • the modified parity check matrix for decoding is Let's write ., which is given as the following equation.
  • the parity check equation given as [Equation 31] and [Equation 32] above is the target bit. It can be used directly for decoding.
  • the first term of each equation is composed of previously estimated bits and hypothesized bits and can be obtained directly.
  • the second term consists of the transformed encoded output vector of the future constraints. Since the encoded output vector directly corresponds to the decoder input (LLR vector) in the decoder, the device can immediately utilize the relationship. Therefore, since all terms can be used, the device can improve decoding performance by utilizing [Equation 31] and [Equation 32].
  • Figure 15 shows an example of an intermediate codeword vector in embodiments of the present disclosure.
  • first is the encoded input bit Sizes included Represents an intermediate codeword vector generated by a subgraph of .
  • the graph 1500 in which the above example is reflected may include a subgraph 1510 and a subgraph 1520.
  • the subgraph 1510 is represents a subgraph of size 2 containing in vector(1511) can be obtained.
  • the subgraph 1520 is represents a subgraph of size 4 containing in vector(1521) can be obtained.
  • the following relational expression is obtained by recursive generation of polar signs.
  • the encoded input bit Sizes included Represents the intermediate vector generated by the subgraph of . vector and a set of non-negative integers. About, Is The indices are set from the elements of Represents a subvector composed of elements belonging to . in other words, represents. in other words, , encoded input bits Sizes included The encoded set of indices of all bits belonging to the subgraph of the input bit vector, i.e., means a subvector of the input vector. As explained earlier, Is of As a result of the Kronecker power, size It is the same as the polar sign generation matrix of .
  • encoded input bits Sizes included An intermediate codeword vector generated by a subgraph of The parity check matrix for is defined as the following equation.
  • the converted parity check equation for the subgraph can be obtained as in the following equation.
  • a method performed by a device in a communication system or broadcasting system may include receiving a signal including bits encoded based on polar codes.
  • the method may include identifying a polar code configuration for at least one information bit and at least one frozen bit of the signal.
  • the method may include performing decoding of the signal based on the configuration of the polar code. Decoding of an information bit among the at least one information bit may be performed based on at least one value of at least one constraint bit.
  • the at least one constraint bit may include at least one of a parity bit or a freeze bit corresponding to a later order than the information bit.
  • each bit of the at least one constraint bit may be included in at least one parity bit or the at least one freeze bit of the signal.
  • the operation of performing the decoding includes determining the value of a constraint bit corresponding to a subsequent information bit based on a previous decoding result of the information bit and candidate values of the information bit. can do.
  • the operation of performing the decoding may include performing decoding of the information bit based on the value of the constraint bit.
  • the previous decoding result may include a value of a bit corresponding to an order preceding the information bit or a plurality of candidate groups of the bit.
  • the value of the constraint bit when a constraint bit among the at least one constraint bit is a freeze bit, the value of the constraint bit may be determined to be a fixed value.
  • the value of the constraint bit when a constraint bit among the at least one constraint bit is a parity bit, the value of the constraint bit may be determined based on a parity generation method.
  • decoding of the information bit may be performed based on the a-posterior probability of the information bit.
  • the posterior probability may be derived based on the at least one value of the at least one constraint bit.
  • the polar code configuration may include bit index information for identifying each bit index of the at least one information bit and the at least one freeze bit.
  • the polar code configuration may include operation method information for error detection of at least one parity bit of the signal.
  • the polar code configuration may include information related to a parity check matrix for the signal and a generation matrix for the polar code.
  • the SC decoding may be performed based on a belief-propagation technique.
  • a device performed by a device in a communication system or broadcasting system includes: memory; at least one transceiver; And it may include at least one processor.
  • the at least one processor may be configured to receive a signal including bits encoded based on polar codes.
  • the at least one processor may be configured to identify polar code configurations for at least one information bit and at least one frozen bit of the signal.
  • the at least one processor may be configured to decode the signal based on the configuration of the polar code. Decoding of an information bit among the at least one information bit may be performed based on at least one value of at least one constraint bit.
  • the at least one constraint bit may include at least one of a parity bit or a freeze bit corresponding to a later order than the information bit.
  • each bit of the at least one constraint bit may be included in at least one parity bit or the at least one freeze bit of the signal.
  • the at least one processor determines the value of a constraint bit corresponding to a subsequent information bit based on a previous decoding result of the information bit and candidate values of the information bit. It can be configured to determine .
  • the at least one processor may be configured to perform decoding on the information bit based on the value of the constraint bit.
  • the previous decoding result may include a value of a bit corresponding to an order preceding the decoding order of the information bit or a plurality of candidate groups of the bit.
  • the value of the constraint bit when a constraint bit among the at least one constraint bit is a freeze bit, the value of the constraint bit may be determined to be a fixed value.
  • the value of the constraint bit when a constraint bit among the at least one constraint bit is a parity bit, the value of the constraint bit may be determined based on a parity generation method.
  • decoding of the information bit may be performed based on the a-posterior probability of the information bit.
  • the posterior probability may be derived based on the at least one value of the at least one constraint bit.
  • the polar code configuration may include bit index information for identifying each bit index of the at least one information bit and the at least one freeze bit.
  • the polar code configuration may include operation method information for error detection of at least one parity bit of the signal.
  • the polar code configuration may include information related to a parity check matrix for the signal and a generation matrix for the polar code.
  • the SC decoding may be performed based on a belief-propagation technique.
  • an operation method performed by a receiving device in a communication system or broadcasting system includes the process of receiving and processing signals for bits encoded with polar codes to generate input of polar codes, It may include a process of confirming the configuration of a polar code for the input, and a process of performing sequential cancellation (SC)-based decoding with the decoder input based on the determined configuration.
  • SC-based decoding decoding and estimation of at least one bit may be performed by considering the configuration (whether or not it is constrained, how it is constrained, etc.) of the at least one bit to be decoded and estimated later.
  • the sequential decoding of the polar code proposed in this disclosure is performed in consideration of at least one of the so-called future constraint bits, which are constrained bits whose values are not freely determined among the bits to be decoded and estimated later. It is characterized by
  • the 'bit to be decoded and estimated after the bit to be decoded' refers to a bit that is decoded later in time in the sequential decoding process.
  • the sequential decoding process is referred to as an ascending order of bit indices, it refers to a bit having a larger index than the bit to be decoded.
  • the th bit is to be decoded, th, The th bit, etc. are the ‘bits that are later decoded and estimated.’
  • the future constraint bit has an index Among larger bits, it refers to a frozen bit (or fixed bit) or parity bit whose value is restricted.
  • SC-check (SCC) decoding substitutes the value that the bit to be decoded can have, 0 or 1, and replaces the value that the bit to be decoded with in front of the bit to be next decoded. It consists of a process of checking or checking whether all or at least one bit of the future constraint bits (with a small index) has a corresponding constraint value.
  • the decoder may substitute the value that the bit to be decoded (hereinafter referred to as target bit), 0 or 1, to the target bit. Afterwards, the decoder can substitute the correspondingly determined bit values into the future constraint bits.
  • the decoder can estimate the value of the target bit by checking or checking whether a contradiction occurs in the configuration of the polar code. In other words, when 0 is assigned to the bit to be decoded and 1 is assigned to the target bit, the decoder can check whether a contradiction occurs in the correspondingly determined bit values of the future constraint bits. The decoder can estimate the target bit value using bits in which no contradiction occurs.
  • the decoder substitutes the values that the bits to be decoded can have, 0 or 1, into the target bits, and then substitutes correspondingly determined bit values for the future constraint bits, and then uses the polar sign.
  • the value of the target bit can be estimated based on a metric that can be calculated or derived.
  • the decoder determines the likelihood, posterior probability, etc. of the bit values determined correspondingly of the future constraint bits when the bit to be decoded is substituted as 0 and the bit to be decoded is substituted as 1.
  • the estimated value of the target bit can be determined in the direction where the metric value is larger.
  • the specific method of SCC decoding is not limited to the above embodiments.
  • the decoder may not immediately estimate the bit that is the target of decoding, but may substitute 0 and 1 respectively and then make a decision based on at least one of the bits.
  • belief-propagation SC (BP-SC) decoding is a check node corresponding to at least one future constraint in graph-based polar code decoding. This is a method of performing SC decoding by adding a (check node).
  • the decoder can estimate the value of the target bit by performing a corresponding operation on the newly added check node and calculating a metric such as log likelihood ratio (LLR). there is.
  • the decoder performs iterative message passing on a graph to which a check node is added, calculates metrics such as LLR for the bit to be decoded, and calculates the value for the target bit. can be estimated.
  • the SCC decoding and BP-SC decoding can be combined and implemented as a BP-SCC decoding method.
  • the SCC decoding, BP-SC decoding, and BP-SCC decoding methods are combined with methods such as list and stack that consider two or more candidate groups, so that SCC-list, SCC-stack, SCC-flip, It can be realized in the following ways: BP-SC-list, BP-SC-stack, BP-SC-flip, BP-SCC-list, BP-SCC-stack, BP-SCC-flip.
  • the embodiments of the present disclosure can be implemented in any way that utilizes future constraints in SC-based decoding of polar codes and are not limited in any particular way.
  • a method performed by a receiving device in a communication system or broadcasting system may include receiving and processing signals for bits encoded with polar codes to generate an input for polar code decoding.
  • the method may include checking the configuration of the polar code for the input.
  • the method may include performing decoding of the polar code based on the configuration of the polar code.
  • the decoding process of the polar code may be characterized in that when decoding at least one bit, it is performed based on the configuration of at least one next bit.
  • the bit located next to the at least one may be decoded and estimated later in time or order in sequential decoding of the polar code.
  • the value of the bit located next to the at least one may be determined by a pre-determined method or may be a fixed value.
  • the present disclosure relates to a communication system or broadcasting system using polar codes.
  • the operating method of the receiving device can generate an input for polar code decoding by receiving and processing signals for bits encoded with polar codes.
  • the operating method may include a process of checking the configuration of the polar sign for the input.
  • the operating method may include a process of performing decoding based on the determined configuration and the input for decoding the polar code.
  • decoding of at least one bit may be performed by considering the configuration of the bit located next to at least one bit.
  • the bit located next to at least one used in the decoding is characterized as a future constraint bit whose value is a constrained bit.
  • the content of the present disclosure is characterized by being distinguished from conventional polar code decoding methods and devices that do not consider future constraints.
  • a computer-readable storage medium that stores one or more programs (software modules) may be provided.
  • One or more programs stored in a computer-readable storage medium are configured to be executable by one or more processors in an electronic device (configured for execution).
  • One or more programs include instructions that cause the electronic device to execute methods according to embodiments described in the claims or specification of the present disclosure.
  • These programs may include random access memory, non-volatile memory, including flash memory, read only memory (ROM), and electrically erasable programmable ROM. (electrically erasable programmable read only memory, EEPROM), magnetic disc storage device, compact disc-ROM (CD-ROM), digital versatile discs (DVDs), or other types of disk storage. It can be stored in an optical storage device or magnetic cassette. Alternatively, it may be stored in a memory consisting of a combination of some or all of these. Additionally, multiple configuration memories may be included.
  • non-volatile memory including flash memory, read only memory (ROM), and electrically erasable programmable ROM. (electrically erasable programmable read only memory, EEPROM), magnetic disc storage device, compact disc-ROM (CD-ROM), digital versatile discs (DVDs), or other types of disk storage. It can be stored in an optical storage device or magnetic cassette. Alternatively, it may be stored in a memory consisting of a combination of some or all of these. Additionally, multiple configuration memories may
  • the program may be distributed through a communication network such as the Internet, an intranet, a local area network (LAN), a wide area network (WAN), or a storage area network (SAN), or a combination thereof. It may be stored on an attachable storage device that is accessible. This storage device can be connected to a device performing an embodiment of the present disclosure through an external port. Additionally, a separate storage device on a communications network may be connected to the device performing embodiments of the present disclosure.
  • a communication network such as the Internet, an intranet, a local area network (LAN), a wide area network (WAN), or a storage area network (SAN), or a combination thereof. It may be stored on an attachable storage device that is accessible. This storage device can be connected to a device performing an embodiment of the present disclosure through an external port. Additionally, a separate storage device on a communications network may be connected to the device performing embodiments of the present disclosure.

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 개시의 실시예들에 있어서, 통신 시스템 또는 방송 시스템에서 장치에 의해 수행되는 장치는, 메모리(memory); 적어도 하나의 송수신기(transceiver); 및 적어도 하나의 프로세서(processor)를 포함할 수 있다. 상기 적어도 하나의 프로세서는 극부호(polar codes)에 기반하여 부호화된 비트들을 포함하는 신호를 수신하도록 구성될 수 있다. 상기 적어도 하나의 프로세서는 상기 신호의 적어도 하나의 정보 비트(information bit) 및 적어도 하나의 동결 비트(frozen bit)에 대한 극부호 구성을 식별하도록 구성될 수 있다. 상기 적어도 하나의 프로세서는 상기 극부호의 구성에 기반하여, 상기 신호의 복호를 수행하도록 구성될 수 있다.

Description

통신 시스템 또는 방송 시스템에서 미래 제약을 이용한 극부호의 복호화를 위한 장치 및 방법
본 개시(disclosure)는 일반적으로 통신 시스템 또는 방송 시스템에서 극부호를 이용하여 송신된 신호를 복호하기 위한 장치 및 방법에 관한 것이다. 구체적으로 본 개시는 극부호를 이용한 송신된 신호를 복호하는 장치 및 방법에서 적어도 하나의 미래 제약(future constraint)을 사용하는 것에 관한 것이다.
일반적으로 통신 및 방송 시스템에서 송신기와 수신기 사이에 데이터를 송신 및 수신하는 경우, 통신 채널에 존재하는 잡음으로 인해 데이터 오류가 발생할 수 있다. 이처럼 통신 채널에 의해 발생된 오류를 수신기에서 처리할 수 있도록 설계된 부호화 방식으로 오류 검출 부호(error detection codes) 방식 및 오류 정정 부호(error correcting codes, ECC) 방식이 존재한다. 오류 검출 부호 방식은 수신기가 수신한 데이터에 오류가 포함되어 있는지 여부를 확인할 수 있도록 하는 기법이며, 오류 정정 부호 방식은 수신기가 수신한 데이터에 포함된 오류를 스스로 정정할 수 있도록 하는 기법이다. 여기서 오류 정정 부호 방식은 흔히 채널 부호화(channel coding) 혹은 순방향 오류 정정(forward error correction, FEC)라고도 불린다.
오류 정정 부호 기법에는 다양한 방식들이 존재한다. 대표적인 오류 정정 부호로는 컨볼루션 부호(convolutional code), 터보 부호(turbo code), 저밀도 패리티 검사 부호(low-density parity-check code, LDPC code), 및 극부호(polar code) 방식 등이 있다. 특히 터보 부호, 저밀도 패리티 검사 부호, 극부호는 이론적인 채널 용량(channel capacity)에 근접하는 성능을 갖거나 이를 달성하는 우수한 채널 부호로 오늘날 다양한 통신 및 방송 시스템에서 활용되고 있다.
본 개시에서 서술되는 참고 문헌은 다음과 같다.
[1] E. Arikan, "Channel Polarization: a method for constructing capacity-achieving codes for symmetric binary-input memoryless channels," IEEE Trans. Information Theory, vol. 55, no. 7, pp. 3051-3073, July 2009.
[2] 3GPP, NR multiplexing and channel coding(Release 15), TSG RAN TS38.212 v15.0.1, Feb. 2017.
[3] A. Balatsoukas-Stimming, M. B. Parizi, and A. Burg, "LLR-based successive cancellation list decoding of polar codes," IEEE Trans. Sig. Process., vol. 63, no. 19, pp. 5165 - 5179, June 2015.
상기 오류 정정 부호 기법들 중 극부호는 채널 양극화(channel polarization)라는 현상을 이용하여 간단하고 효과적인 방식으로 점대점(point-to-point) 채널 용량을 달성하는 채널 부호이다[1]. 복수의 비트들을 독립적인 비트 채널을 통해 전송하는 과정에서, 구조화된 생성 행렬(generator matrix)을 이용한 부호화와 순차적인 제거(successive cancellation, SC) 복호화를 사용하게 되면, 각 비트에 대한 채널은 가상의 양극화된 합성 채널(synthesized channel)로 변환(transform) 된다. 이 과정에서 일부 합성 채널은 채널 용량이 최대인 1에 가까운 우수한 채널이 되는 반면, 나머지 합성 채널은 채널 용량이 최소인 0에 가까운 열악한 채널이 된다. 합성 채널들의 채널 용량 전체 합은 변화하기 전과 후, 동일하게 유지된다. 그리고 부호 길이가 길어짐에 따라 채널 양극화는 극대화되므로, 우수한 채널은 채널 용량 1을, 열악한 채널은 채널 용량 0을 가진다. 따라서, 송신기는 이론적으로는 전송하고자 하는 정보 비트를 좋은 채널에 전송하고, 나쁜 채널에는 동결 비트(frozen bit)를 할당함으로써 용이하고 효과적으로 주어진 채널에 대한 채널 용량을 달성할 수 있다.
상기 극부호를 위한 SC 복호 방식은 SCL(SC-list) 복호, SCS(SC-stack) 복호, SC-flip(SCF) 복호 등 유사 최대 우도(near-ML 혹은 ML-like) 복호 방식으로 수정 및 확장되기 용이하다. 이러한 개선된 복호 알고리즘은 보다 우수한 오류 정정 성능을 달성한다. 이러한 이유로 5G 통신 표준인 3GPP NR 에서는 짧은 길이의 제어 정보를 전송할 때 극부호를 사용하고 있다[2].
상술한 정보는 본 개시에 대한 이해를 돕기 위한 목적으로 하는 배경 기술(related art)로 제공될 수 있다. 상술한 내용 중 어느 것도 본 개시와 관련된 종래 기술(prior art)로서 적용될 수 있는지에 대하여 어떠한 주장이나 결정이 제기되지 않는다.
본 개시의 실시예들에 따를 때, 통신 시스템 또는 방송 시스템에서 장치에 의해 수행되는 방법은, 극부호(polar codes)에 기반하여 부호화된 비트들을 포함하는 신호를 수신하는 동작을 포함할 수 있다. 상기 방법은 상기 신호의 적어도 하나의 정보 비트(information bit) 및 적어도 하나의 동결 비트(frozen bit)에 대한 극부호 구성을 식별하는 동작을 포함할 수 있다. 상기 방법은 상기 극부호의 구성에 기반하여, 상기 신호의 복호를 수행하는 동작을 포함할 수 있다. 상기 적어도 하나의 정보 비트 중에서 정보 비트에 대한 복호는, 적어도 하나의 제약(constraint) 비트의 적어도 하나의 값에 기반하여 수행될 수 있다. 상기 적어도 하나의 제약 비트는, 상기 정보 비트보다 후의 순서에 대응하는 패리티 비트 또는 동결 비트 중에서 적어도 하나를 포함할 수 있다.
본 개시의 실시예들에 있어서, 통신 시스템 또는 방송 시스템에서 장치에 의해 수행되는 장치는, 메모리(memory); 적어도 하나의 송수신기(transceiver); 및 적어도 하나의 프로세서(processor)를 포함할 수 있다. 상기 적어도 하나의 프로세서는 극부호(polar codes)에 기반하여 부호화된 비트들을 포함하는 신호를 수신하도록 구성될 수 있다. 상기 적어도 하나의 프로세서는 상기 신호의 적어도 하나의 정보 비트(information bit) 및 적어도 하나의 동결 비트(frozen bit)에 대한 극부호 구성을 식별하도록 구성될 수 있다. 상기 적어도 하나의 프로세서는 상기 극부호의 구성에 기반하여, 상기 신호의 복호를 수행하도록 구성될 수 있다. 상기 적어도 하나의 정보 비트 중에서 정보 비트에 대한 복호는, 적어도 하나의 제약(constraint) 비트의 적어도 하나의 값에 기반하여 수행될 수 있다. 상기 적어도 하나의 제약 비트는, 상기 정보 비트보다 후의 순서에 대응하는 패리티 비트 또는 동결 비트 중에서 적어도 하나를 포함할 수 있다.
도 1은 본 개시의 실시예들에 따른 통신 시스템 또는 방송 시스템을 도시한다.
도 2는 본 개시의 실시예들에 따른 통신 시스템 또는 방송 시스템에서 수신단 장치의 구성의 예를 도시한다.
도 3은 본 개시의 실시예들에 따른 통신 시스템 또는 방송 시스템에서 극부호에 대응한 그래프의 일 예를 도시한다.
도 4는 본 개시의 실시예에 따른 통신 시스템 또는 방송 시스템의 극부호 복호 방법 및 장치에서 LLR(log-likelihood ratio) 연산 및 순차적 제거를 수행하는 요소 과정을 도시한다.
도 5는 본 개시의 실시예들에 따른 통신 시스템 또는 방송 시스템의 극부호 복호 방법 및 장치에서 순차적으로 비트를 복호 및 추정하는 이진 결정 트리(binary decision tree)의 일 예를 도시한다.
도 6은 본 개시의 실시예들에 따른 통신 시스템 또는 방송 시스템의 극부호 복호 방법 및 장치에서 간주되는 이진 결정 트리의 일 예를 도시한다.
도 7은 본 개시의 실시예들에 따른 복호 기법의 성능을 도시한다.
도 8은 본 개시의 실시예들에 따른 통신 시스템 또는 방송 시스템의 극부호 복호 방법 및 장치에 사용되는 이진 결정 트리의 일 예를 도시한다.
도 9는 본 개시의 실시예들에 따른 통신 시스템 또는 방송 시스템의 극부호 복호 방법 및 장치에서 미래 제약을 고려하여 변형된 그래프의 일 예를 도시한다.
도 10은 본 개시의 실시예들에 따른 통신 시스템 또는 방송 시스템의 극부호 복호 방법 및 장치에서 각 비트의 복호 시 구성되는 미래 제약을 고려한 그래프의 일 예들을 도시한다.
도 11은 본 개시의 실시예들에 따른 통신 시스템 또는 방송 시스템의 극부호 복호 방법 및 장치에서 각 비트의 복호 시 구성되는 미래 제약을 고려한 그래프의 일 예들을 도시한다.
도 12는 본 개시의 실시예들에 따른 미래 제약에 기반한 복호를 위한 장치의 동작 흐름을 도시한다.
도 13은 본 개시의 실시예들에 따른 외부 부호화(outer code)를 사용하는 연접 극부호 시스템(concatenated polar coding system)의 예를 도시한다.
도 14는 본 개시의 실시예들에 따른 외부 부호화를 사용하는 연접 극부호 시스템의 등가 모델의 예를 도시한다.
도 15는 본 개시의 실시예들에 중간 단계 부호어 벡터(intermediate codeword vector)의 예를 도시한다.
이하, 본 개시의 실시예들이 첨부된 도면과 함께 상세히 서술된다.
실시예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명은 생략된다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
마찬가지 이유로 첨부 도면에 있어서 일부 구성요소는 강조되거나 생략되거나 개략적으로 도시되었다. 또한, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다. 각 도면에서 동일한 또는 대응한 구성요소에는 동일한 참조 번호를 부여하였다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들을 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭할 수 있다.
이 때, 처리 흐름도 도면들의 각 블록과 흐름도 도면들의 조합들은 컴퓨터 프로그램 인스트럭션들에 의해 수행될 수 있음을 이해할 수 있을 것이다. 이들 컴퓨터 프로그램 인스트럭션들은 범용 컴퓨터, 특수용 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서에 탑재될 수 있으므로, 컴퓨터 또한 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서를 통해 수행되는 그 인스트럭션들이 흐름도 블록(들)에서 설명된 기능들을 수행하는 수단을 생성하게 된다. 이들 컴퓨터 프로그램 인스트럭션들은 특정 방식으로 기능을 구현하기 위해 컴퓨터 또는 기타 프로그램 가능 데이터 프로세싱 장비를 지향할 수 있는 컴퓨터 이용 가능 또는 컴퓨터 판독 가능 메모리에 저장되는 것도 가능하므로, 그 컴퓨터 이용 가능 또는 컴퓨터 판독 가능 메모리에 저장된 인스트럭션들은 흐름도 블록(들)에서 설명된 기능을 수행하는 인스트럭션 수단을 내포하는 제조 품목을 생산하는 것도 가능하다. 컴퓨터 프로그램 인스트럭션들은 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에 탑재되는 것도 가능하므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에서 일련의 동작 단계들이 수행되어 컴퓨터로 실행되는 프로세스를 생성해서 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 수행하는 인스트럭션들은 흐름도 블록(들)에서 설명된 기능들을 실행하기 위한 단계들을 제공하는 것도 가능하다.
또한, 각 블록은 특정된 논리적 기능(들)을 실행하기 위한 하나 이상의 실행 가능한 인스트럭션들을 포함하는 모듈, 세그먼트 또는 코드의 일부를 나타낼 수 있다. 또, 몇 가지 대체 실행 예들에서는 블록들에서 언급된 기능들이 순서를 벗어나서 발생하는 것도 가능함을 주목해야 한다. 예컨대, 잇달아 도시되어 있는 두 개의 블록들은 사실 실질적으로 동시에 수행되는 것도 가능하고 또는 그 블록들이 때때로 해당하는 기능에 따라 역순으로 수행되는 것도 가능하다.
이 때, 본 실시예에서 사용되는 '~부'라는 용어는 소프트웨어 또는 FPGA 또는 ASIC과 같은 하드웨어 구성요소를 의미하며, '~부'는 어떤 역할들을 수행한다. 그렇지만 '~부'는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '~부'는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 '~부'는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들, 및 변수들을 포함한다. 구성요소들과 '~부'들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '~부'들로 결합되거나 추가적인 구성요소들과 '~부'들로 더 분리될 수 있다. 뿐만 아니라, 구성 요소들 및 '~부'들은 디바이스 또는 보안 멀티미디어카드 내의 하나 또는 그 이상의 CPU들을 재생시키도록 구현될 수 있다.
이하, 첨부된 도면들을 참조하여 다양한 실시예들을 상세히 설명한다, 이때, 첨부된 도면들에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음에 유의해야 한다. 또한 이하에 첨부된 본 발명의 도면은 본 발명의 이해를 돕기 위해 제공되는 것으로, 본 발명의 도면에 예시된 형태 또는 배치 등에 본 발명이 제한되지 않음에 유의하여야 한다. 또한 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 자세한 설명의 생략할 것이다. 하기의 설명에서는 본 발명의 다양한 실시예들에 따른 동작을 이해하는데 필요한 부분만 설명되며, 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하 설명에서 사용되는 신호를 지칭하는 용어(예: 신호, 정보, 메시지, 시그널링), 자원을 지칭하는 용어, 연산 상태를 위한 용어(예: 단계(step), 동작(operation), 절차(procedure)), 데이터를 지칭하는 용어(예: 패킷, 사용자 스트림, 정보(information), 비트(bit), 심볼(symbol), 코드워드(codeword)), 채널을 지칭하는 용어, 네트워크 객체(network entity)들을 지칭하는 용어, 장치의 구성 요소를 지칭하는 용어 등은 설명의 편의를 위해 예시된 것이다. 따라서, 본 개시가 후술되는 용어들에 한정되는 것은 아니며, 동등한 기술적 의미를 가지는 다른 용어가 사용될 수 있다.
본 개시에서, 특정 조건의 만족(satisfied), 충족(fulfilled) 여부를 판단하기 위해, 초과 또는 미만의 표현이 사용될 수 있으나, 이는 일 예를 표현하기 위한 기재일 뿐 이상 또는 이하의 기재를 배제하는 것이 아니다. '이상'으로 기재된 조건은 '초과', '이하'로 기재된 조건은 '미만', '이상 및 미만'으로 기재된 조건은 '초과 및 이하'로 대체될 수 있다. 또한, 이하, 'A' 내지 'B'는 A부터(A 포함) B까지의(B 포함) 요소들 중 적어도 하나를 의미한다. 이하, 'C' 및/또는 'D'는 'C' 또는 'D' 중 적어도 하나, 즉, {'C', 'D', 'C'와 'D'}를 포함하는 것을 의미한다.
본 개시는, 일부 통신 규격(예: 3GPP(3rd Generation Partnership Project)에서 사용되는 용어들을 이용하여 일부 실시예들을 설명하지만, 이는 설명을 위한 예시일 뿐이다. 본 개시의 다양한 실시예들은, 다른 통신 시스템에서도, 용이하게 변형되어 적용될 수 있다.
본 개시에서는 극부호를 사용하는 통신 및 방송 시스템을 고려한다. 극부호의 기본적인 복호 방식은 순차적 제거(successive-cancellation, SC)로, 부호화 입력 비트 시퀀스를 앞서 추정된 비트들의 값을 기반으로 하여 한 비트씩 순차적으로 복호하는 것을 특징으로 한다. 상기 SC 복호는 SCL(SC-list) 복호, SCS(SC-stack) 복호, SCF(SC-flip) 복호 등의 개선된 알고리즘으로 수정 및 확장되어 사용되고 있는데, 이러한 알고리즘들도 기본적으로는 비트들을 순차적으로 복호하는 순차적 제거 방식을 기반으로 하고 있다.
본 개시는 극부호에 대한 종래의 SC 기반의 순차적인 복호에서 미처 고려되지 않은 부분을 현실적인 방법으로 극복하여 특성 및 성능을 개선하는 방법 및 장치에 관한 것이다. [1](E. Arikan, "Channel Polarization: a method for constructing capacity-achieving codes for symmetric binary-input memoryless channels," IEEE Trans. Information Theory, vol. 55, no. 7, pp. 3051-3073, July 2009.)에서 제안된 SC 복호는 특정 비트를 복호하는 단계에서, 그 이후 복호될 비트들이 제약되지 않고(unconstrained) 0의 값 또는 1의 값을 가질 수 있음을 가정하여 성립된다. 하지만 극부호를 구성하게 되면, 복호하려는 비트 중에는 적어도 하나 이상의 동결 비트(frozen bit)(혹은 고정 비트) 혹은 패리티 비트(parity bit) 등 제약된 비트(constrained bit)가 존재할 수 있다. 따라서 특정 비트를 복호하는 단계에서, 그 이후 복호될 비트 중 적어도 하나 이상의 제약된 비트가 포함될 수 있다. SC 복호는 부호가 구성되었을 때, 이와 같이 이후 존재하는 제약된 비트를 고려하지 않기 때문에, 엄밀하게는 최적의 복호 방식은 아니다. 본 개시에서는 이러한 부분을 발견하였으며, 이처럼 특정 비트의 복호에서 이후에 존재하는 제약, 줄여서 미래 제약(future constraint)을 현실적인 방법으로 고려하여 SC 복호 방법 및 장치를 개선하는 방법들 및 실시예들을 제시한다.
본 개시의 실시예들에 따른 장치 및 방법은, 적어도 하나의 미래 제약(future constraint)에 기반하여 복호(decoding)를 수행함으로써, 오류 정정 성능을 향상시킬 수 있다.
본 개시에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 개시의 실시예들에 따른 통신 시스템 및 방송 시스템을 도시한다.
도 1을 참고하면, 무선 통신 시스템에서 무선 채널을 이용하는 장치(device) 또는 노드(node)들의 일부로서, 송신단(110)과 수신단(120)을 예시한다. 도 1은 하나의 송신단(110) 및 하나의 수신단(120)을 도시하나, 통신 시스템 또는 방송 시스템은 복수의 송신단들 또는 복수의 수신단들을 포함할 수 있다. 또한, 설명의 편의를 위하여, 본 개시에서, 송신단(110)과 수신단(120)이 별개의 개체인 것으로 서술되나, 송신단(110)과 수신단(120)의 기능은 서로 바뀔 수 있다. 예를 들어, 셀룰러 통신 시스템의 상향링크의 경우, 송신단(110)은 단말, 수신단(120)은 기지국이 될 수 있다. 하향링크의 경우, 송신단(110)은 기지국, 수신단(120)이 단말이 될 수 있다.
기지국은 단말에게 무선 접속을 제공하는 네트워크 인프라스트럭쳐(infrastructure)이다. 기지국은 신호를 송신할 수 있는 거리에 기반하여 정의되는 커버리지(coverage)를 가진다. 기지국은 기지국(base station) 외에 MMU(massive MIMO(multiple input multiple output) unit), '액세스 포인트(access point, AP)', '이노드비(eNodeB, eNB)', '5G 노드(5th generation node)', '5G 노드비(5G NodeB, NB)', '무선 포인트(wireless point)', '송수신 포인트(transmission/reception point, TRP)', '액세스 유닛(access unit)', '분산 유닛(distributed unit, DU)', '송수신 포인트(transmission/reception point, TRP)', '무선 유닛(radio unit, RU), 원격 무선 장비(remote radio head, RRH) 또는 이와 동등한 기술적 의미를 가지는 다른 용어로 지칭될 수 있다. 기지국은 하향링크 신호를 송신하거나 상향링크 신호를 수신할 수 있다.
단말은 사용자에 의해 사용되는 장치로서, 기지국과 무선 채널을 통해 통신을 수행한다. 경우에 따라, 단말은 사용자의 관여 없이 운영될 수 있다. 즉, 단말은 기계 타입 통신(machine type communication, MTC)을 수행하는 장치로서, 사용자에 의해 휴대되지 아니할 수 있다. 단말은 단말(terminal) 외 '사용자 장비(user equipment, UE)', '이동국(mobile station)', '가입자국(subscriber station)', '고객 댁내 장치'(customer premises equipment, CPE), '원격 단말(remote terminal)', '무선 단말(wireless terminal)', '전자 장치(electronic device)', 또는 '차량(vehicle)용 단말', '사용자 장치(user device)' 또는 이와 동등한 기술적 의미를 가지는 다른 용어로 지칭될 수 있다.
도 1에는 도시되지 않았으나, 기지국과 단말 간 통신 외에, 단말은 다른 단말과 직접 통신(direction communication)을 수행할 수도 있다. 예를 들어, 도 1에 도시된 단말과 다른 단말 차량 통신을 지원할 수 있다. 차량 통신의 경우, LTE 시스템에서는 장치간 통신(device-to-device, D2D) 통신 구조를 기초로 V2X 기술에 대한 표준화 작업이 3GPP 릴리즈 14과 릴리즈 15에서 완료되었으며, 현재 5G NR Release 16에서 NR V2X 기술에 대한 표준화 작업이 진행되었다.
통신 노드들 간의 형성된 링크에 따라 송신단과 수신단은 다양하게 정의될 수 있다. 일 실시예에 따라, 송신단(110)이 기지국이고, 수신단(120)이 단말일 수 있다. 또한, 다른 일 실시예에 따라, 수신단(120)이 기지국이고, 송신단(110)이 단말일 수 있다. 또한, 다른 일 실시예에 따라, 송신단과 수신단 모두 단말일 수 있다. 이하, 본 개시는 신호를 송신하는 주체를 송신단, 신호를 수신하는 주체를 수신단으로 서술하나, 신호 처리과정을 설명하기 위한 기능적인 표현일 뿐, 특정 실시예를 한정하는 것으로 해석되지 않는다.
실시예들에서, 송신단(110)은 극부호(polar codes)에 기반하여 정보 비트들을 부호화함으로써 부호어를 생성하고, 수신단(120)은 수신된 부호어의 신호를 극부호에 기반하여 복호할 수 있다. 입력 비트들에 대한 부채널 할당이 수행될 수 있다. 각 입력 비트는 채널 양극화(channel polarization)에 의해 서로 다른 품질의 가상 채널인 부채널(split channel, sub-channel)을 통과하는 것처럼 해석될 수 있다. 이 때 각 부채널을 합성 채널(synthetic channel)이라고 일컫기도 한다. 송신단(110)은 부채널 할당 이후, 생성 행렬을 이용하여, 극부호에 기반한 부호화를 수행할 수 있다. 수신단(120)은 순차적 복호(successive decoding, SC)를 통해, 극부호에 기반한 복호화를 수행할 수 있다.
실시예들에서, 송신단(110)은 LDPC 부호에 기반하여 정보 비트들을 부호화함으로써 부호어를 생성할 수 있다. 수신단(120)은 수신된 부호어의 신호를 LDPC 부호에 기반하여 복호할 수 있다. 예를 들어, 수신단(120)은 본 발명에 의한 LDPC 복호 방식을 이용할 수 있고, 복호 결과가 정상적인지 판단하기 위해 신드롬 검사(syndrome check)를 수행할 수 있다. 송신단(110)은 패리티 검사 행렬을 이용하여 LDPC 부호화를 수행할 수 있다. 수신단(120)은 패리티 검사 행렬을 이용하여 LDPC 복호화를 수행할 수 있다. 예를 들어, 패리티 검사 행렬은 3GPP NR 규격에서 정의하는 패리티 검사 행렬을 포함할 수 있다.
도 2는 본 개시의 실시예들에 따른 통신 시스템 또는 방송 시스템에서 수신단 장치의 구성의 예를 도시한다. 즉, 도 2에 예시된 구성은 수신단(120)의 구성으로서 이해될 수 있다. 이하 사용되는 '...부', '...기' 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어, 또는, 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
도 2를 참고하면, 장치는 통신부(210), 저장부(220), 제어부(230)를 포함할 수 있다.
통신부(210)는 무선 채널을 통해 신호를 송수신하기 위한 기능들을 수행할 수 있다. 예를 들어, 통신부(210)는 시스템의 물리 계층 규격에 따라 기저대역 신호 및 비트열 간 변환 기능을 수행할 수 있다. 예를 들어, 데이터 송신 시, 통신부(210)는 송신 비트열을 부호화 및 변조함으로써 복소 심벌들을 생성할 수 있다. 또한, 데이터 수신 시, 통신부(210)는 기저대역 신호를 복조 및 복호화를 통해 수신 비트열을 복원할 수 있다. 또한, 통신부(210)는 기저대역 신호를 RF(radio frequency) 대역 신호로 상향변환한 후 안테나를 통해 송신하고, 안테나를 통해 수신되는 RF 대역 신호를 기저대역 신호로 하향 변환할 수 있다.
이를 위해, 통신부(210)는 송신 필터, 수신 필터, 증폭기, 믹서(mixer), 오실레이터(oscillator), DAC(digital to analog convertor), ADC(analog to digital convertor) 등을 포함할 수 있다. 또한, 통신부(210) 은 다수의 송수신 경로(path) 들을 포함할 수 있다. 나아가, 통신부(210) 은 다수의 안테나 요소들(antenna elements) 로 구성된 적어도 하나의 안테나 어레이(antenna array)를 포함할 수 있다. 하드웨어의 측면에서, 통신부(210)는 디지털 유닛(digital unit) 및 아날로그 유닛(analog unit)으로 구성될 수 있으며, 아날로그 유닛은 동작 전력, 동작 주파수 등에 따라 다수의 서브 유닛(sub-unit) 들로 구성될 수 있다. 또한, 통신부(210)는 본 개시의 다양한 실시예들에 따른 복호화를 수행하기 위해 복호부를 포함할 수 있다.
통신부(210)는 상술한 바와 같이 신호를 송신 및 수신한다. 이에 따라, 통신부(210)는 '송신부', '수신부' 또는 '송수신부(transceiver)'로 지칭될 수 있다. 또한, 이하 설명에서, 무선 채널을 통해 수행되는 송신 및 수신은 통신부(210)에 의해 상술한 바와 같은 처리가 수행되는 것을 포함하는 의미로 사용된다. 또한, 도 2의 장치가 기지국인 경우, 통신부(210)는 백홀(backhaul) 망을 통해 연결된 다른 네트워크 개체와의 통신을 위한 백홀 통신부를 더 포함할 수 있다.
저장부(220)는 수신단(120)의 동작을 위한 기본 프로그램, 응용 프로그램, 설정 정보 등의 데이터를 저장할 수 있다. 저장부(220)는 휘발성 메모리, 비휘발성 메모리 또는 휘발성 메모리와 비휘발성 메모리의 조합으로 구성될 수 있다. 그리고, 저장부(220)는 제어부(230)의 요청에 따라 저장된 데이터를 제공할 수 있다.
제어부(230)는 장치의 전반적인 동작들을 제어할 수 있다. 예를 들어, 제어부(230)는 통신부(210)를 통해 신호를 송신 및 수신할 수 있다. 또한, 제어부(230)는 저장부(220)에 데이터를 기록하거나 읽을 수 있다. 이를 위해, 제어부(230)는 적어도 하나의 프로세서 또는 마이크로(micro) 프로세서를 포함하거나, 또는, 프로세서의 일부일 수 있다. 다양한 실시예들에 따라, 제어부(230)는 장치가 후술하는 다양한 실시예들에 따른 동작들을 수행하도록 제어할 수 있다.
본 개시에서는 일부 통신 및 방송 규격(예: 3rd Generation Partnership Project(3GPP))에서 사용되는 용어들을 이용하여 실시예들을 설명하지만, 이는 설명을 위한 예시일 뿐이며, 본 개시의 다양한 실시예들은 다른 통신 시스템에서도 용이하게 변형되어 적용될 수 있다.
또한, 본 발명에 대해 상세히 설명하는 과정에서는 일반적으로 통용되는 수학적인 기호를 사용한다. 이러한 수학적인 기호는 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다. 대표적으로 본 개시에서는 다음과 같은 수학적인 기호를 사용한다.
● Calligraphic 문자(예,
Figure PCTKR2023004482-appb-img-000001
)는 집합을 가리키기 위해 사용된다.
● 본 개시의 전반에 걸쳐 별도의 언급이 없다면, 집합, 시퀀스, 벡터의 첫 원소의 인덱스는 0 부터 시작함(zero-based numbering)을 가정한다.
● 기호
Figure PCTKR2023004482-appb-img-000002
,
Figure PCTKR2023004482-appb-img-000003
,
Figure PCTKR2023004482-appb-img-000004
는 각각 자연수 집합, 정수 집합, 실수 집합을 가리키기 위해 사용된다.
● 기호
Figure PCTKR2023004482-appb-img-000005
는 이진 필드(binary field)를 나타낸다.
● 음이 아닌 정수(non-negative integer)
Figure PCTKR2023004482-appb-img-000006
에 대해,
Figure PCTKR2023004482-appb-img-000007
은 0 부터
Figure PCTKR2023004482-appb-img-000008
까지의 연속된
Figure PCTKR2023004482-appb-img-000009
개의 정수들의 집합을 나타낸다. 즉,
Figure PCTKR2023004482-appb-img-000010
이다.
● Boldface 소문자(예,
Figure PCTKR2023004482-appb-img-000011
)는 벡터를 가리키기 위해 사용되며, boldface 대문자(예,
Figure PCTKR2023004482-appb-img-000012
)는 행렬을 가리키기 위해 사용된다. 벡터의 경우, 별도의 언급이 없다면 열벡터(column vector)를 나타낸다.
● 벡터
Figure PCTKR2023004482-appb-img-000013
및 행렬
Figure PCTKR2023004482-appb-img-000014
에 대해
Figure PCTKR2023004482-appb-img-000015
와
Figure PCTKR2023004482-appb-img-000016
는 각각의 전치(transpose)를 나타낸다.
● 벡터
Figure PCTKR2023004482-appb-img-000017
와 두 음이 아닌 정수
Figure PCTKR2023004482-appb-img-000018
,
Figure PCTKR2023004482-appb-img-000019
에 대해,
Figure PCTKR2023004482-appb-img-000020
는 벡터
Figure PCTKR2023004482-appb-img-000021
의
Figure PCTKR2023004482-appb-img-000022
번째 원소에서부터
Figure PCTKR2023004482-appb-img-000023
번째 원소까지 연속된 원소로 구성된 부-벡터(subvector)를 나타낸다. 즉,
Figure PCTKR2023004482-appb-img-000024
는
Figure PCTKR2023004482-appb-img-000025
이다.
극부호(polar code)는 E. Arikan에 의해 제안된 오류 정정 부호로 구현 가능한 수준의 낮은 부호화/복잡도 성능을 가지면서 이진 이산 비메모리 채널(binary discrete memoryless channel, B-DMC)에서 데이터 전송 성능 한계인 채널 용량(channel capacity)을 달성하는 것이 증명된 최초의 오류 정정 부호이다[1]. 극부호와 순차적 제거(successive cancellation, SC) 기반의 복호 방법들은 다른 채널 부호들과 비교하여 짧은 길이의 부호 전송 시 우수한 오류-정정 성능 달성을 가능하게 한다. 이러한 장점때문에 5세대(5G)이동통신 표준인 3GPP New Radio(NR)에서는 짧은 길이를 갖는 제어 정보(control information)를 전송하기 위해 극부호(polar code)를 사용하고 있다.
극부호의 동작 원리는 채널 양극화(channel polarization)이다. 이하, [1]에서 기술된 내용에 기반하여 채널 양극화가 소개된다. 입력 알파벳(입력이 가질 수 있는 값의 집합)
Figure PCTKR2023004482-appb-img-000026
, 출력 알파벳(출력이 가질 수 있는 값의 집합)
Figure PCTKR2023004482-appb-img-000027
에 대해서 B-DMC 채널
Figure PCTKR2023004482-appb-img-000028
는 채널 입력
Figure PCTKR2023004482-appb-img-000029
가 채널 출력
Figure PCTKR2023004482-appb-img-000030
로 천이(transition) 하는 것에 대한 함수이다. 여기서 입력 알파벳
Figure PCTKR2023004482-appb-img-000031
는 이진 필드
Figure PCTKR2023004482-appb-img-000032
와 같다. 주어지는 채널 입력
Figure PCTKR2023004482-appb-img-000033
과 채널 출력
Figure PCTKR2023004482-appb-img-000034
에 대해서
Figure PCTKR2023004482-appb-img-000035
는
Figure PCTKR2023004482-appb-img-000036
를 전송하였을 때
Figure PCTKR2023004482-appb-img-000037
를 수신할 천이 확률(transition probability)이다. 송신기에서 길이
Figure PCTKR2023004482-appb-img-000038
인 비트 벡터
Figure PCTKR2023004482-appb-img-000039
를 i.i.d.(independent and identically distribution) B-DMC
Figure PCTKR2023004482-appb-img-000040
을 통해서 전송하여 수신기가
Figure PCTKR2023004482-appb-img-000041
를 수신한 것을 고려한다. 여기에서 길이
Figure PCTKR2023004482-appb-img-000042
은 2의 제곱수로, 임의의 자연수
Figure PCTKR2023004482-appb-img-000043
에 대해
Figure PCTKR2023004482-appb-img-000044
이다. 바꿔 말하면,
Figure PCTKR2023004482-appb-img-000045
이다. 이 경우 길이
Figure PCTKR2023004482-appb-img-000046
의 벡터 B-DMC는
Figure PCTKR2023004482-appb-img-000047
로 정의할 수 있는데, 각 채널이 독립적이기 때문에 길이
Figure PCTKR2023004482-appb-img-000048
의 벡터 B-DMC의 천이 확률은
Figure PCTKR2023004482-appb-img-000049
이 된다.
본 개시에서 고려하는 통신 시스템 및 방송 시스템에서 전송되는 비트 벡터
Figure PCTKR2023004482-appb-img-000050
는 극부호로 부호화된 부호어(codeword) 벡터이다. 부호화 입력 비트 벡터(encoder input bit vector)는
Figure PCTKR2023004482-appb-img-000051
이며, 송신기는 이를 부호화하여 얻은 부호화 출력 비트 벡터(encoder output bit vector)
Figure PCTKR2023004482-appb-img-000052
를 생성한다. 부호화 출력 비트 벡터는 부호어(codeword) 벡터라고도 쓰이며, 본 개시에서는 두 명칭들을 동일한 의미로 문맥에 맞게 사용한다. 여기에서 부호화 입력 비트 벡터
Figure PCTKR2023004482-appb-img-000053
는 외부 부호화에 의해 부호화된 결과로 적어도 하나의 패리티 비트(parity bit)를 포함할 수 있다. 극부호의 패리티 비트는 인과적으로(causally) 생성되는 것을 특징으로 하는데, 구체적으로 패리티 비트
Figure PCTKR2023004482-appb-img-000054
는 이보다 작은 인덱스를 가지는 비트
Figure PCTKR2023004482-appb-img-000055
들의 선형 결합(linear combination)으로 결정된다. 또한 부호화 입력 비트 벡터
Figure PCTKR2023004482-appb-img-000056
는 목표하는 부호 삭제(expurgation)의 수행을 위해 적어도 하나의 동결 비트(frozen bit)(혹은 고정 비트)를 포함할 수 있다. 동결 비트의 값은 기-결정되며(즉, 부호화 및 복호화 과정 및 결과로써 얻어지지 않으며) 보통 0 이다.
극부호의 부호화 과정은 부호화 입력 비트 벡터
Figure PCTKR2023004482-appb-img-000057
에 생성 행렬(generator matrix)
Figure PCTKR2023004482-appb-img-000058
를 곱하여 같은 길이
Figure PCTKR2023004482-appb-img-000059
의 부호어 벡터
Figure PCTKR2023004482-appb-img-000060
를 생성하는 과정이다. 구체적으로 부호어 벡터
Figure PCTKR2023004482-appb-img-000061
는 [수학식 1]에 의해 생성된다.
Figure PCTKR2023004482-appb-img-000062
생성 행렬
Figure PCTKR2023004482-appb-img-000063
는 최초 극부호가 제안된 [1]에서 [수학식 2]과 같이 정의되었다.
Figure PCTKR2023004482-appb-img-000064
상기 [수학식 2]에서
Figure PCTKR2023004482-appb-img-000065
는 양극화 커널(polarization kernel)이라고 불리며
Figure PCTKR2023004482-appb-img-000066
이다. 상기 [수학식 2] 위 첨자
Figure PCTKR2023004482-appb-img-000067
연산은
Figure PCTKR2023004482-appb-img-000068
회의 Kronecker power를 의미한다. Kronecker power는
Figure PCTKR2023004482-appb-img-000069
,
Figure PCTKR2023004482-appb-img-000070
와 같은 반복적인 방식으로 계산된다. 그리고
Figure PCTKR2023004482-appb-img-000071
은 크기
Figure PCTKR2023004482-appb-img-000072
비트 반전 치환(bit-reversal permutation) 행렬이다. 예를 들어 길이 8인 벡터
Figure PCTKR2023004482-appb-img-000073
가
Figure PCTKR2023004482-appb-img-000074
과 곱해지면, 인덱스들이 비트 반전 치환된 벡터
Figure PCTKR2023004482-appb-img-000075
가 생성된다. 최근, 3GPP NR 시스템을 비롯한 다양한 문헌 및 시스템에서는
Figure PCTKR2023004482-appb-img-000076
을 제외한 [수학식 3]의 생성 행렬을 고려한다.
Figure PCTKR2023004482-appb-img-000077
하기에서 별도의 언급이 없으면 [수학식 3]에서 정의된 생성 행렬
Figure PCTKR2023004482-appb-img-000078
을 가정한다. 하지만, 아래 기술할 내용 및 본 발명의 상세한 설명은 [수학식 2]에서 정의된 생성 행렬
Figure PCTKR2023004482-appb-img-000079
를 고려한 시스템에서도 간단한 추가 동작(예를 들어, 부호화 입력 비트 벡터나 부호화 출력 비트 벡터 중 하나에 상응하는 비트 반전 치환을 적용)을 수행함으로써 동일하게 적용될 수 있다. 생성 행렬에 비트 반전 치환이 포함되었는지 여부는 본 개시의 실시예들에 따른 동작, 특성 및 효과에 영향을 미치지 않는다.
상기 부호화에 의해 생성된 부호화 출력 비트 시퀀스
Figure PCTKR2023004482-appb-img-000080
는 채널을 통해 전송되고, 수신기는
Figure PCTKR2023004482-appb-img-000081
를 얻는다. 여기에서 알파벳
Figure PCTKR2023004482-appb-img-000082
는 알파벳
Figure PCTKR2023004482-appb-img-000083
와 달리 꼭 이진 필드
Figure PCTKR2023004482-appb-img-000084
일 필요는 없다. 부호어 비트 시퀀스
Figure PCTKR2023004482-appb-img-000085
에서 수신 벡터
Figure PCTKR2023004482-appb-img-000086
로의 천이에는 채널로의 전송 외에도 부호율 조정(rate matching) 과 부호율 역조정(rate dematching), 인터리빙(interleaving) 과 역-인터리빙(deinterleaving), 변조(modulation)와 복조(demodulation) 등 다양한 동작들이 수행될 수 있다. 간단한 표현을 위해 일반적으로는 이러한 모든 동작들을 고려하여
Figure PCTKR2023004482-appb-img-000087
에서
Figure PCTKR2023004482-appb-img-000088
로의 종단 간의 벡터 채널인
Figure PCTKR2023004482-appb-img-000089
이 고려된다.
수신 장치의 복호기의 목표는 수신 벡터
Figure PCTKR2023004482-appb-img-000090
로부터 정보 비트 벡터
Figure PCTKR2023004482-appb-img-000091
를 정확하게 추정하는 것이다. 극부호의 복호 방법 및 장치는 수신 벡터
Figure PCTKR2023004482-appb-img-000092
를 그대로 사용될 수 있고, 혹은 이에 상응하는 로그 우도 비율(log likelihood ratio, LLR) 벡터
Figure PCTKR2023004482-appb-img-000093
로 변환하여 사용할 수 있다. 상기 부호화와 채널 전송의 일련의 과정을 묶어
Figure PCTKR2023004482-appb-img-000094
에서
Figure PCTKR2023004482-appb-img-000095
로의 벡터 채널은
Figure PCTKR2023004482-appb-img-000096
라고 표현될 수 있다. 채널
Figure PCTKR2023004482-appb-img-000097
은 채널 결합(channel combining)을 통해 얻어진 벡터 채널이라고 표현될 수 있다.
극부호의 SC 복호기는 부호화 입력 비트 벡터
Figure PCTKR2023004482-appb-img-000098
를 인덱스의 오름 차순으로 하나씩 순차적으로 복호하여 추정값
Figure PCTKR2023004482-appb-img-000099
을 얻는다. 즉, SC 복호기는
Figure PCTKR2023004482-appb-img-000100
순서로 비트에 대한 복호를 수행한다. 이미 복호 및 추정된 비트는 수신 벡터
Figure PCTKR2023004482-appb-img-000101
혹은 그에 준하는 복호 대상에서 제거되어 다음 비트의 복호를 용이하게 하기 위해 이용될 수 있다. 이러한 특징 때문에 해당 복호 동작은 순차적 제거(successive cancellation, SC)로 지칭될 수 있다.
상기 SC 복호의 동작에 의해 벡터 채널
Figure PCTKR2023004482-appb-img-000102
은
Figure PCTKR2023004482-appb-img-000103
의 각 비트 별 이진-입력(binary-input) 채널들로 채널 분리(channel splitting) 된다. 상기 채널 분리된 이진-입력 채널은 부채널(sub-channel), 분할 채널(split channel), 양극화 채널(polarized channel) 등으로 지칭될 수 있다. 이하, 본 개시에서는 부채널이라는 표현이 사용된다. SC 복호에서
Figure PCTKR2023004482-appb-img-000104
번째 비트
Figure PCTKR2023004482-appb-img-000105
에 대한 복호는 주어지는 채널의 관찰 결과
Figure PCTKR2023004482-appb-img-000106
와 앞서 추정된
Figure PCTKR2023004482-appb-img-000107
에 기반하여 수행된다. 앞서 추정된 비트들이 정확하다는 전제하에 (즉,
Figure PCTKR2023004482-appb-img-000108
),
Figure PCTKR2023004482-appb-img-000109
에 대한 부채널은
Figure PCTKR2023004482-appb-img-000110
라고 쓰며, [1]에서는 [수학식 4] 와 같이 정의한다.
Figure PCTKR2023004482-appb-img-000111
상기 서술한 채널 결합 및 분리 과정을 통해,
Figure PCTKR2023004482-appb-img-000112
에 대한 부채널
Figure PCTKR2023004482-appb-img-000113
이 양극화(polarization) 된다. 즉, 부채널의 집합
Figure PCTKR2023004482-appb-img-000114
중 일부는 채널 용량이 1에 가까운 우수한 이진-입력 부채널이 되고, 나머지는 채널 용량이 0에 가까운 안 좋은 이진-입력 부채널이 된다. 인덱스
Figure PCTKR2023004482-appb-img-000115
에 의해서 부채널
Figure PCTKR2023004482-appb-img-000116
의 채널 용량이 결정되며, 극부호를 설계함에 있어 비트 별 부채널의 채널 용량은 결정적(deterministic)이다. 따라서 극부호 시스템의 가장 중요한 동작 원리는
Figure PCTKR2023004482-appb-img-000117
에서 채널 용량이 높은 인덱스에 정보 비트를 할당하고, 다른 나머지 인덱스에는 정보 비트를 할당하지 않고 값을 고정한다는 것이다. 정보가 할당되지 않은 비트를 동결 비트(frozen bit)(혹은 고정 비트) 라고 일컬으며, 그 값은 보통 0으로 고정된다.
극부호를 위한 부호화 입력 벡터
Figure PCTKR2023004482-appb-img-000118
는 동결 비트(frozen bit)(혹은 고정 비트), 패리티 비트(parity bit), 정보 비트(information bit)로 구성될 수 있다. 상기 비트들은 다른 다양한 명칭으로 불릴 수 있는데, 대표적으로 패리티 비트를 동적 동결 비트(dynamic frozen bit) 로 부르기도 한다. 또한 고정 비트가 아닌 다른 비트들을 비고정 비트(unfrozen bit) 라고 불리기도 한다. 정보 비트는 비트 값 0 또는 비트 값 1을 가질 수 있는 정보가 실리는 비트이고, 정보 비트는 극부호에서는 채널 용량이 높은 부채널에 할당될 수 있다. 고정 비트는 값이 고정되는 비트로 채널 용량이 낮은 부채널에 할당될 수 있다. 고정 비트의 값은 보통 0으로 결정되지만, 이에 반드시 제약되지는 않는다(즉, 고정 비트의 값은 1로 결정될 수도 있다). 이러한 고정 비트는 채널 양극화를 위해 사용되는 비트로, 비트들을 고정시켜 정보량을 포기하는 대신 다른 부채널의 채널 용량을 향상시키는 것으로 해석될 수 있다. 극부호에서의 패리티 비트는 정보가 실리지 않는다는 측면에서는 고정 비트와 같지만, 그 값이 특정 값을 고정되지 않고 앞선 비트들(인덱스가 작은 비트들)에 기반하여 인과적으로(causally) 생성된다. 인과적으로 생성된 패리티 비트는 후술할 SC 기반 복호 방법 및 장치에서 앞서 복호 및 추정된 정보 비트의 복호 결과를 사용 혹은 검사하여 오류 정정 성능 혹은 오류 검출 성능을 향상시키는데 사용된다. 일 실시예에 따라, 패리티 비트는 CRC(cyclic redundancy check) 비트일 수 있다. 또한, 일 실시예에 따라, 패리티 비트는 3GPP에서 정의되는 PC(parity check) 비트를 더 포함할 수 있다.
길이
Figure PCTKR2023004482-appb-img-000119
이 8인 극부호를 이용하여 주어지는, 3-비트의 정보 비트들
Figure PCTKR2023004482-appb-img-000120
가 부호화되는 실시예를 고려하자. 부호화 입력 비트 벡터
Figure PCTKR2023004482-appb-img-000121
에서 상기 정보 비트들은 각각
Figure PCTKR2023004482-appb-img-000122
에 할당되어 부호화 될 수 있다. 해당 부호화 입력 비트
Figure PCTKR2023004482-appb-img-000123
는
Figure PCTKR2023004482-appb-img-000124
를 임의의 순열(permutation)로 처리하여 결정할 수 있는데, 이 실시예에서는
Figure PCTKR2023004482-appb-img-000125
,
Figure PCTKR2023004482-appb-img-000126
,
Figure PCTKR2023004482-appb-img-000127
와 같이 인덱스 순서대로 매핑되는 것을 가정한다. 패리티 비트는 1 비트이고, 패리티 비트는
Figure PCTKR2023004482-appb-img-000128
에 할당될 수 있다. 패리티 비트는, 패리티 비트의 인덱스(예: 6)보다 인덱스가 작은 비트들의 선형 결합에 의해 생성될 수 있다. 이 실시예에서는
Figure PCTKR2023004482-appb-img-000129
와 같이 결정될 수 있다. 여기에서 기호 '
Figure PCTKR2023004482-appb-img-000130
'는 이진-합(modulo-2 sum)을 나타낸다. 정보 비트와 패리티 비트를 제외한 나머지 비트들
Figure PCTKR2023004482-appb-img-000131
는 고정 비트로 그 값이 0으로 고정될 수 있다. 이처럼
Figure PCTKR2023004482-appb-img-000132
의 각 비트를 정보 비트, 패리티 비트, 고정 비트 중 어떠한 것으로 할지 결정하는 것을 부채널 할당(subchannel allocation), 부호율 프로파일링(rate profiling) 등으로 지칭될 수 있다. 상기 서술한 부채널 할당의 결과, 부호화 입력 비트 벡터는
Figure PCTKR2023004482-appb-img-000133
로 결정될 수 있다.
극부호의 부호 구성을 나타낼 때, 비트 인덱스의 집합 기호
Figure PCTKR2023004482-appb-img-000134
로 사용할 수 있다. 기호
Figure PCTKR2023004482-appb-img-000135
는 정보 비트가 할당된 부호화 입력 비트의 인덱스 집합으로 쓰이며, 상기 예제에서는
Figure PCTKR2023004482-appb-img-000136
이 된다. 기호
Figure PCTKR2023004482-appb-img-000137
는 패리티 비트가 할당된 부호화 입력 비트의 인덱스 집합으로 쓰이며, 상기 예제에서는
Figure PCTKR2023004482-appb-img-000138
이 된다. 기호
Figure PCTKR2023004482-appb-img-000139
는 고정 비트가 할당된 부호화 입력 비트의 인덱스 집합으로 쓰이며, 상기 예제에서는
Figure PCTKR2023004482-appb-img-000140
이 된다.
채널 양극화를 위한 [수학식 4]는 있는 그대로 계산하기에는 복잡도가 매우 커서 현실적으로는 연산이 불가능하다.
Figure PCTKR2023004482-appb-img-000141
번째 비트
Figure PCTKR2023004482-appb-img-000142
하나를 복호함에 있어 필요한 덧셈의 수는 대략 집합
Figure PCTKR2023004482-appb-img-000143
의 크기 정도가 된다. 예를 들어,
Figure PCTKR2023004482-appb-img-000144
이 64이고,
Figure PCTKR2023004482-appb-img-000145
가 5 라면, 집합
Figure PCTKR2023004482-appb-img-000146
의 크기
Figure PCTKR2023004482-appb-img-000147
는
Figure PCTKR2023004482-appb-img-000148
가 된다. 이는 아무리 성능이 좋은 하드웨어와 우수한 알고리즘을 사용하더라도 처리 가능한 수준이 아니다.
현실적인 SC 복호를 위해 [1]에서는 [수학식 4]에 정의된 천이 확률, 혹은 이에 준하는 LLR 등이 간단한 반복(recursion) 연산을 통해 계산될 수 있음을 보였다. 이처럼 반복 연산이 가능한 것은 [수학식 2] 및 [수학식 3]과 같이 극부호의 부호화에 사용한 생성 행렬
Figure PCTKR2023004482-appb-img-000149
가 작은 행렬
Figure PCTKR2023004482-appb-img-000150
로부터 반복적이고 규칙적으로 구성되기 때문이다. 종래의 SC 기반의 복호 방법 및 장치는 천이 확률
Figure PCTKR2023004482-appb-img-000151
나 상기 천이 확률에 상응하는 값을 [수학식 4]에 기술된 연산 그대로 계산하지 않는다. 종래의 SC 기반의 복호 방법 및 장치는 생성 행렬의 구조에 기반하여 간단한 반복 동작을 사용하여 계산한다. 이 경우, SC 복호를 수행하는데 필요한 연산량(덧셈 및 그에 준하는 연산의 수)은
Figure PCTKR2023004482-appb-img-000152
로 구현에 적합하다.
하기 종래 극부호에 대한 SC 복호의 동작 일 실시예에 대해서 서술한다. 이 종래의 실시예에서는 LLR을 이용하는 SC 복호를 고려한다. 하지만, 본 개시의 실시예들의 내용이 LLR 기반의 극부호 복호 방법 및 장치에 국한되는 것은 아니며, 어떠한 방식의 SC 기반 복호 방법 및 장치에도 적용될 수 있다.
먼저 극부호의 복호를 위해 길이
Figure PCTKR2023004482-appb-img-000153
의 입력 LLR 시퀀스
Figure PCTKR2023004482-appb-img-000154
가 주어진다. SC 기반의 복호 방법 및 장치는 부호화 입력 비트 벡터
Figure PCTKR2023004482-appb-img-000155
의 각 비트를 인덱스 순서에 따라 한 비트씩 순차적으로 복호하는 것을 특징으로 한다. 부호화 입력 비트 시퀀스의 인덱스 오름 차순으로, 즉,
Figure PCTKR2023004482-appb-img-000156
순서로 각 비트에 대한 복호를 수행한다. 구체적으로 SC 기반의 복호 방법 및 장치는 다음과 같이 동작한다.
① 복호 비트 인덱스
Figure PCTKR2023004482-appb-img-000157
는 초기 0으로 설정된다.
② 만약
Figure PCTKR2023004482-appb-img-000158
가 정보 비트라면, 입력 LLR 시퀀스와 앞서 복호된 비트들의 추정값
Figure PCTKR2023004482-appb-img-000159
을 기반으로
Figure PCTKR2023004482-appb-img-000160
의 0 과 1에 대한 확률 기반 지표(metric) 인 LLR을 계산한다. 이 값을 기반으로
Figure PCTKR2023004482-appb-img-000161
에 대한 추정(estimation)
Figure PCTKR2023004482-appb-img-000162
를 결정한다.
③ 만약
Figure PCTKR2023004482-appb-img-000163
가 정보 비트가 아닌 고정 비트거나 패리티 비트라면, 상응하는 방식에 의해
Figure PCTKR2023004482-appb-img-000164
의 추정
Figure PCTKR2023004482-appb-img-000165
를 결정할 수 있다.
④ 다음 비트들의 복호를 위해 추정
Figure PCTKR2023004482-appb-img-000166
를 순차적 제거(successive cancellation, SC) 기반으로 복호기에 반영한다.
⑤ 복호 비트 인덱스
Figure PCTKR2023004482-appb-img-000167
를 1 증분하여 과정 ②를 수행한다. 만약 복호 비트 인덱스
Figure PCTKR2023004482-appb-img-000168
가
Figure PCTKR2023004482-appb-img-000169
이 되면, 복호를 종료한다.
극부호의 부호화 과정과 복호 과정은 도 3의 생성 행렬에 대응되는 이분 그래프(bipartite graph) 상에서의 신뢰-전파(belief-propagation)를 기반으로 이해되고 구현될 수 있다.
도 3은 본 개시의 실시예들에 따른 통신 시스템 또는 방송 시스템에서 극부호에 대응한 그래프의 일 예를 도시한다.
도 3을 참고하면, 도 3에서는 크기
Figure PCTKR2023004482-appb-img-000170
이 8인 극부호의 생성 행렬
Figure PCTKR2023004482-appb-img-000171
에 대한 이진 그래프(310)의 예가 도시된다. 이진 그래프는 원으로 표시되는 변수 노드들(variable nodes)(331), 정사각형으로 표시되는 검사 노드들(check nodes)(332), 그리고 이 노드들을 연결하는 연결선들(edges)(333)로 구성된다. 변수 노드는 개개의 비트를 나타내며, 검사 노드는 연결된 이웃 변수 노드의 비트들에 대한 선형 제약(linear constraint)을 나타낸다. 구체적으로는 검사 노드는 이웃한 변수 노드에 대응되는 모든 비트의 이진-합(modulo-2 sum)이 0 임을 나타낸다.
극부호의 이분 그래프에서 변수 노드와 검사 노드 사이의 연결은 생성 행렬
Figure PCTKR2023004482-appb-img-000172
구성에 의해 결정된다. [수학식 2] 및 [수학식 3]에 나타난 것과 같이 생성 행렬
Figure PCTKR2023004482-appb-img-000173
는 양극화 커널
Figure PCTKR2023004482-appb-img-000174
의 Kronecker power로 생성되기 때문에, 전체 이분 그래프(310)는 양극화 커널(320)의 그래프를 반복적이고 규칙적으로 연결된 형태를 갖는다. 구체적으로 기술하면, 양극화 커널(320)은 입력 크기 2, 출력 크기 2에 대한 선형 변환(linear transformation)
Figure PCTKR2023004482-appb-img-000175
의 관계를 기술하고 있으며, 그 모양이 Z 모양의 형태를 나타내고 있다. 생성 행렬
Figure PCTKR2023004482-appb-img-000176
는
Figure PCTKR2023004482-appb-img-000177
의 연속적인 Kronecker power 로 만들어지기 때문에, 전체 이진 그래프(310)의 양극화 커널(320)의 구성은 도 3에 도시된 바와 같이, Z 모양의 그래프의 규칙적인 배열로 이뤄진다.
상기와 같이 구성되는 길이
Figure PCTKR2023004482-appb-img-000178
극부호의 그래프는
Figure PCTKR2023004482-appb-img-000179
개의 단계(stage)로 구성된다. 기호
Figure PCTKR2023004482-appb-img-000180
를 그래프의 단계 인덱스(stage index) 로 사용할 때, 그래프의 가장 왼쪽의 변수 노드들에 대한 단계 인덱스를
Figure PCTKR2023004482-appb-img-000181
, 그래프의 가장 오른쪽의 변수 노드들에 대한 단계 인덱스를
Figure PCTKR2023004482-appb-img-000182
로 표시한다. 이 중, 가장 왼쪽 단계(
Figure PCTKR2023004482-appb-img-000183
)의
Figure PCTKR2023004482-appb-img-000184
개의 변수 노드들(340)은 부호화 입력 비트 벡터
Figure PCTKR2023004482-appb-img-000185
에 대응되고, 가장 오른쪽 단계(
Figure PCTKR2023004482-appb-img-000186
)의 변수 노드들(350)은 부호화 출력 비트 벡터
Figure PCTKR2023004482-appb-img-000187
에 대응된다.
[수학식 1]에 나타난 생성 행렬
Figure PCTKR2023004482-appb-img-000188
곱셈에 의한 극부호의 부호화 과정은 도 3의 그래프 상에서 이해될 수 있다. 도 3의 그래프 상에서 가장 왼쪽 단계(
Figure PCTKR2023004482-appb-img-000189
)의
Figure PCTKR2023004482-appb-img-000190
개의 변수 노드들(340)에 주어지는 부호화 입력 비트 벡터
Figure PCTKR2023004482-appb-img-000191
가 할당된다. 그리고 단계 인덱스
Figure PCTKR2023004482-appb-img-000192
의 오름차순으로(왼쪽에서 오른쪽으로) 검사 노드의 관계식을 만족하도록 변수 노드들의 비트 값들이 결정된다. 다시 말해, 부호화 과정은 도 3에 나타난 그래프의 왼쪽에서 오른쪽 단계로 순차적으로 변수 노드들과 검수 노드들의 관계에 따라 비트 값을 업데이트하는 동작으로 이해될 수 있다. [수학식 1]의 생성 행렬 곱셈에 의한 부호화는 어떠한 방법으로도 구현 및 실현될 수 있으며, 상기 그래프를 이용한 방식도 동일한 부호화 결과를 생성한다.
극부호의 SC 기반 복호 또한 도 3의 그래프 상에서 신뢰-전파(belief-propagation) 동작으로 이해될 수 있다. 복호의 첫 단계로, 부호어 비트 벡터
Figure PCTKR2023004482-appb-img-000193
(수신에서는 수신 벡터
Figure PCTKR2023004482-appb-img-000194
)에 대해 주어지는 LLR을 그래프의 가장 오른쪽 단계(
Figure PCTKR2023004482-appb-img-000195
)의
Figure PCTKR2023004482-appb-img-000196
개의 변수 노드들(350)에 대응 혹은 입력시킨다. 그리고 일련의 동작을 통해 그래프의 가장 왼쪽 단계(
Figure PCTKR2023004482-appb-img-000197
)의 변수 노드에 대응되는 부호화 입력 비트 벡터
Figure PCTKR2023004482-appb-img-000198
의 사후 LLR(a-posteriori LLR, AP-LLR)을 하나씩 순차적으로 계산한다. 각 비트의 AP-LLR은 그래프의 오른쪽 편에 왼편으로(즉, 단계 인덱스의 내림차순으로), 각 단계에 대한 변수 노드의 LLR을 순차적으로 계산 및 업데이트하는 방식으로 얻어진다. 즉, 초기 LLR 은
Figure PCTKR2023004482-appb-img-000199
단계에 주어지며, 이로부터
Figure PCTKR2023004482-appb-img-000200
순서로 각 단계의 일부 변수 노드에 대한 LLR 값이 계산된다. 이러한 과정을 통해
Figure PCTKR2023004482-appb-img-000201
단계의 변수 노드에 대한 AP-LLR 값이 계산된다.
극부호 그래프 상에서의 상세한 LLR 계산 과정은 다음과 같다. 상기 기술한 바와 같이 전체 이분 그래프는 양극화 커널의 Z 모양의 양극화 커널(320)이 기본 요소로 구성되며, 모든 LLR(log-likelihood ratio) 값의 계산은 이 기본 요소 상에서 이뤄진다.
도 4는 본 개시의 실시예에 따른 통신 시스템 또는 방송 시스템의 극부호 복호 방법 및 장치에서 LLR(log-likelihood ratio) 연산 및 순차적 제거를 수행하는 요소 과정을 도시한다.
도 4를 참고하면, 상기 기본 요소 상에서의 LLR 계산 과정이 도시된다. 이 Z 모양의 기본 요소 그래프에서 왼쪽 두 변수 노드들에 해당하는 비트 벡터를
Figure PCTKR2023004482-appb-img-000202
, 오른쪽 두 변수 노드들에 해당하는 비트 벡터를
Figure PCTKR2023004482-appb-img-000203
라고 쓰기로 한다. 양극화 커널
Figure PCTKR2023004482-appb-img-000204
에 의한
Figure PCTKR2023004482-appb-img-000205
와
Figure PCTKR2023004482-appb-img-000206
의 관계를 수학식으로 표현하면 다음과 같다.
Figure PCTKR2023004482-appb-img-000207
비트
Figure PCTKR2023004482-appb-img-000208
에 대응하는 LLR 값을 각각
Figure PCTKR2023004482-appb-img-000209
라고 쓰기로 하자. 각 기본 요소에 대한 복호에서는 오른쪽 두 변수 노드에 해당하는
Figure PCTKR2023004482-appb-img-000210
,
Figure PCTKR2023004482-appb-img-000211
가 주어지며, 복호 과정에 의해
Figure PCTKR2023004482-appb-img-000212
,
Figure PCTKR2023004482-appb-img-000213
중 하나의 LLR 값이 계산된다. 상기 서술한 극부호의 순차적인 복호 방법에 따라,
Figure PCTKR2023004482-appb-img-000214
의 LLR 값이 계산되어 추정된 수, 이를 기반으로
Figure PCTKR2023004482-appb-img-000215
의 LLR 값이 계산되고 추정된다. 먼저
Figure PCTKR2023004482-appb-img-000216
은 도 4의 함수
Figure PCTKR2023004482-appb-img-000217
(410)를 이용하여 계산될 수 있다.
Figure PCTKR2023004482-appb-img-000218
[수학식 6]은 비트들의 관계에 따라 정확하게 LLR 값을 계산하는 방식이며, 보다 간단한 계산 및 구현을 위해 하기의 수학식과 같이 함수
Figure PCTKR2023004482-appb-img-000219
로 근사화되어 얻어질 수 있다.
Figure PCTKR2023004482-appb-img-000220
상기 식에서 함수
Figure PCTKR2023004482-appb-img-000221
는 입력된 값의 부호(sign)를 반환하는 함수로, 입력된 값이 0보다 크면 1을, 0보다 작으면 -1을 출력한다.
복호의 진행에 따라 비트
Figure PCTKR2023004482-appb-img-000222
의 추정
Figure PCTKR2023004482-appb-img-000223
이 얻어지거나 가용해지면, 도 4의 함수
Figure PCTKR2023004482-appb-img-000224
(420)를 통해
Figure PCTKR2023004482-appb-img-000225
를 계산한다.
Figure PCTKR2023004482-appb-img-000226
앞서 기술한 바와 같이 SC 기반의 복호 방법 및 장치에서는 비트 인덱스에 따라 순차적으로 비트의 복호 및 추정이 이뤄진다. 따라서
Figure PCTKR2023004482-appb-img-000227
에 대한 복호 및 추정은 반드시
Figure PCTKR2023004482-appb-img-000228
의 값을 확인 혹은 추정한 후에 수행된다.
상기 도 4를 이용하여 설명한 LLR의 계산 과정은 양극화 커널의 기본 구성 요소에 대한 것으로, 이 기본 구성 요소는 전체 그래프의 일부로써 다른 변수 노드 및 검사 노드와 연결되어 있을 수 있다. 기본 구성 요소가 가장 왼쪽 단계(
Figure PCTKR2023004482-appb-img-000229
)에 위치하지 않으면, 상기 계산된
Figure PCTKR2023004482-appb-img-000230
과
Figure PCTKR2023004482-appb-img-000231
는 왼편(즉, 단계 인덱스
Figure PCTKR2023004482-appb-img-000232
가 1 작은 쪽)에 연결된 다른 Z 모양의 기본 요소들로 전달된다. 그리고 해당 단계들은, 전달된 기본 구성 요소에서도 동일하게 수행된다. 이와 같은 방식으로, 복호는 단계
Figure PCTKR2023004482-appb-img-000233
에서부터 단계 인덱스의 내림차순(즉,
Figure PCTKR2023004482-appb-img-000234
가 작아지는 순서)으로 진행된다. 그래프의 가장 왼편(단계
Figure PCTKR2023004482-appb-img-000235
)의 변수 노드의 부호화 입력 비트의 LLR 값이 얻어지면, 상기 LLR 값에 기반하여 비트 값이 추정된다. 만약 해당 비트가 고정 비트면 계산된 LLR 값에 상관없이 기-결정된 값(예: 0)이 대입될 수 있다. 만약 해당 비트가 패리티 비트면 앞서 추정된 혹은 결정된 비트를 기반으로 값이 결정될 수 있다. 만약 해당 비트가 정보 비트라면, 업데이트된 LLR 값의 경판정(hard-decision) 결과가 해당 비트에 대입될 수 있다. 부호화 입력 비트
Figure PCTKR2023004482-appb-img-000236
에 대해 최종적으로 계산된 AP-LLR을
Figure PCTKR2023004482-appb-img-000237
라고 쓰면, 복호기는 이 값에 기반하여 추정
Figure PCTKR2023004482-appb-img-000238
를 결정한다. 예를 들어, LLR 이 양수가 비트 0, 음수가 비트 1에 대응하도록 정의되었다면, 하기의 수학식과 같이 추정
Figure PCTKR2023004482-appb-img-000239
가 결정된다.
Figure PCTKR2023004482-appb-img-000240
부동-소수점(floating-point) 연산의 경우, LLR 값이 0이라면 기 결정된 규칙에 의해 비트 값을 결정한다. 기 결정된 규칙 방법은 랜덤 결정일 수도 있다.
복호의 결과로써 추정된 비트는 그래프의 왼쪽으로부터 오른쪽으로 현재 복호 단계에서 가능한 범위의 변수 노드로 전달되어, [수학식 8]의 과정과 같이 다른 변수 노드의 LLR 계산에 이용된다. 이 과정은 복호 대상이 되는 수신 벡터 혹은 LLR에서 현재까지 복호된 결과를 반영 및 제거하여 다음 비트의 복호를 원활하게 하는 순차적 제거 동작으로 이해될 수 있다. 이 순차적 제거 과정도 도 4의 함수
Figure PCTKR2023004482-appb-img-000241
(420) 및 SC(430) 과 같이 Z 모양의 기본 구성 요소에서 이해될 수 있다. 복호가 진행되어
Figure PCTKR2023004482-appb-img-000242
의 추정
Figure PCTKR2023004482-appb-img-000243
이 얻어지면, 이는 앞서 살펴본 함수
Figure PCTKR2023004482-appb-img-000244
(420)과 같이 그래프에 반영되어 [수학식 8]을 통한
Figure PCTKR2023004482-appb-img-000245
계산을 가능하게 한다. 복호가 진행되어
Figure PCTKR2023004482-appb-img-000246
,
Figure PCTKR2023004482-appb-img-000247
의 추정
Figure PCTKR2023004482-appb-img-000248
,
Figure PCTKR2023004482-appb-img-000249
을 얻어진다면, 이는 SC(430)과 같이 그래프에 반영되어
Figure PCTKR2023004482-appb-img-000250
,
Figure PCTKR2023004482-appb-img-000251
의 추정인
Figure PCTKR2023004482-appb-img-000252
,
Figure PCTKR2023004482-appb-img-000253
의 계산을 가능하게 한다. 구체적으로는, 양극화 커널의 관계에 따라
Figure PCTKR2023004482-appb-img-000254
,
Figure PCTKR2023004482-appb-img-000255
로 결정된다. 이렇게 기본 구성 요소의 오른쪽 변수 노드에 대응되는 비트가 추정되면, 이 값은 다시 그래프의 오른편(즉, 단계 인덱스
Figure PCTKR2023004482-appb-img-000256
가 1 큰 쪽)에 연결된 다른 Z 모양의 기본 요소들로 전달된다. 상기 복호 절차 및 과정에 따르면, 부호화 입력 비트 벡터
Figure PCTKR2023004482-appb-img-000257
의 비트들이 인덱스의 오름차순으로 하나씩 복호된다. 상기 SC 기반의 복호 과정에서 순차적으로 비트를 추정하고 결정하는 과정은 이진 결정 트리(binary decision tree)를 바탕으로 이해될 수 있다.
도 5는 본 개시의 실시예들에 따른 통신 시스템 또는 방송 시스템의 극부호 복호 방법 및 장치에서 순차적으로 비트를 복호 및 추정하는 이진 결정 트리(binary decision tree)의 일 예를 도시한다.
도 5를 참고하면, 도 5에서는 크기
Figure PCTKR2023004482-appb-img-000258
이 8 인 극부호의 부호화 입력 비트를 순차적으로 추정하고 결정하는 과정에 대한 이진 결정 트리(500)의 예가 도시된다. 이 실시예는 앞서 살펴본 부채널 할당을 사용하며, 구체적으로 부호화 입력 비트 벡터
Figure PCTKR2023004482-appb-img-000259
에서
Figure PCTKR2023004482-appb-img-000260
는 고정 비트들이고,
Figure PCTKR2023004482-appb-img-000261
는 정보 비트들이고, 그리고
Figure PCTKR2023004482-appb-img-000262
는
Figure PCTKR2023004482-appb-img-000263
로 생성되는 패리티 비트이다.
SC 기반의 복호 방법 및 장치는
Figure PCTKR2023004482-appb-img-000264
의 비트를 인덱스의 오름차순으로 복호한다. 먼저
Figure PCTKR2023004482-appb-img-000265
는 고정 비트로, 추정
Figure PCTKR2023004482-appb-img-000266
는 0으로 바로 결정된다. 따라서 도 5에 나타난 것과 같이
Figure PCTKR2023004482-appb-img-000267
의 값에 대해서는 분기가 발생하지 않는다. 동일하게
Figure PCTKR2023004482-appb-img-000268
과
Figure PCTKR2023004482-appb-img-000269
또한 고정 비트이며, 추정
Figure PCTKR2023004482-appb-img-000270
과
Figure PCTKR2023004482-appb-img-000271
는 모두 0으로 결정된다. 비트
Figure PCTKR2023004482-appb-img-000272
은 정보 비트로 상기 일련의 과정을 통해 계산된 LLR에 기반하여 추정
Figure PCTKR2023004482-appb-img-000273
은 0 혹은 1 중에 하나로 결정된다. 이에 따라 이진 결정 트리에서는 분기가 발생한다. 동일한 방법으로 고정 비트
Figure PCTKR2023004482-appb-img-000274
와 정보 비트
Figure PCTKR2023004482-appb-img-000275
가 복호되고 이에 대한 추정을 얻는다. 패리티 비트
Figure PCTKR2023004482-appb-img-000276
은 두 가지 방식들로 처리되어 복호될 수 있다. 첫째,
Figure PCTKR2023004482-appb-img-000277
에 따라, 앞서 추정된 값들에 기반하여
Figure PCTKR2023004482-appb-img-000278
에 대한 추정을
Figure PCTKR2023004482-appb-img-000279
으로 결정할 수 있다. 둘째, 상기 일련의 고정을 통해
Figure PCTKR2023004482-appb-img-000280
에 대한 LLR을 계산하고, 이를 경판정하여
Figure PCTKR2023004482-appb-img-000281
을 얻을 수 있다. 이 추정
Figure PCTKR2023004482-appb-img-000282
은 앞서 복호된 결과에 기반하여
Figure PCTKR2023004482-appb-img-000283
와 동일한지 비교될 수 있다. 만약 두 결과들이 다르다면, 복호 결과가 주어지는 제약 조건을 위배하므로 복호기는 지금까지의 복호 결과가 잘못되었다고 판단할 수 있다. 복호기는 이러한 비교 정보에 기반하여 유효하지 않은 경로를 가지치기(pruning)를 하거나, 복호를 조기 종료(early termination)하는 등, 사용하고 있는 복호 알고리즘에 맞는 후속 동작을 진행할 수 있다. 도 5의 이진 결정 트리에는 앞서 복호된
Figure PCTKR2023004482-appb-img-000284
와
Figure PCTKR2023004482-appb-img-000285
값에 따른 유효한
Figure PCTKR2023004482-appb-img-000286
의 판단 경로만을 표시하였다. 가령
Figure PCTKR2023004482-appb-img-000287
이고
Figure PCTKR2023004482-appb-img-000288
이면,
Figure PCTKR2023004482-appb-img-000289
이 될 수 없으므로 이에 대한 판단 경로는 제외된다.
상기의 과정은 SC 복호 방법 및 장치에 대한 내용으로, 이 과정은 SCL 복호, SCS 복호, SCF 복호 등 다양한 변형(variation)에서 일부 수정을 통해 사용될 수 있다.
이제 종래 SC 기반 복호 방법 장치들의 한계를 확인하고, 이를 극복하는 본 개시의 구체적인 실시예들이 서술된다.
종래의 SC 기반 복호 방법 및 장치들이 계산하는 천이 확률은 결과적으로 [수학식 4]에 기반한다. 즉, SC 기반 복호 방법 및 장치의 반복적인(recursive) 동작에서 사용하는 연산들이 근사화되지(approximate) 않는다면, 최종적으로 계산된 값은 [수학식 4]로 계산한 값과 동일하다. LLR 기반의 복호 방법 및 장치의 경우, [수학식 9] 와 같이 부호화 입력 비트
Figure PCTKR2023004482-appb-img-000290
를 위해 계산된 AP-LLR을
Figure PCTKR2023004482-appb-img-000291
라고 쓰면, 이 값은 [수학식 4]에 근거하여 다음의 식과 동일하다.
Figure PCTKR2023004482-appb-img-000292
여기에서는 LLR 값 양수가 비트 0에 대한 것을 나타내고, 음수가 비트 1에 대한 나타내는 정의를 사용하였다. 이러한 정의가 반대여도 복호 방법 및 장치에서 생성 및 계산하는 LLR 들의 부호를 변경하여 이해되고 구현될 수 있다.
종래 SC 기반 복호 방법 및 장치의 기반이 되는 [수학식 4]의 우변을 살펴보면,
Figure PCTKR2023004482-appb-img-000293
에 대한 부채널의 천이 확률은 이후 모든 비트들
Figure PCTKR2023004482-appb-img-000294
을 가질 수 있는 모든 값(즉,
Figure PCTKR2023004482-appb-img-000295
)에 대해 마진화(marginalization)한 결과이다. 하지만 극부호의 구성 상
Figure PCTKR2023004482-appb-img-000296
에는 고정 비트나 패리티 비트와 같은 값이 제약된 비트(constrained bit)가 존재할 수 있다. 이러한 제약된 비트의 존재는 [수학식 4] 부채널의 천이 확률이 정의된 것이며, 실제 극부호의 구성을 고려했을 때에는 정확하지 않음을 보여준다.
다시 말해, 종래 SC 기반 복호 및 장치에서
Figure PCTKR2023004482-appb-img-000297
에 대해 계산하는 천이 확률 및 LLR은
Figure PCTKR2023004482-appb-img-000298
보다 후에 복호되는
Figure PCTKR2023004482-appb-img-000299
의 구성을 고려하지 않는다. 상기 LLR의 계산 방식은
Figure PCTKR2023004482-appb-img-000300
보다 후에 복호되는 모든 비트들을 순수 잡음(pure noise)으로 취급한다. 이러한 간략화(relaxation)에도 불구하고 [1]에서 증명된 바와 같이 극부호는 길이가 길어짐에 따라 채널 용량을 달성할 수 있다. 하지만, 이러한 간략화는, 비트 값의 제약(constraint)을 고려하지 않기 때문에, 유한 길이의 극부호에 대한 종래의 실질적인 SC 기반 복호 및 장치가 최적이 아님을 보여준다. 이하, 상기 내용은 예시를 통해 시각적으로 서술된다.
도 6은 본 개시의 실시예들에 따른 통신 시스템 또는 방송 시스템의 극부호 복호 방법 및 장치에서 간주되는 이진 결정 트리의 일 예를 도시한다.
도 6을 참고하면, 이진 결정 트리(600)는, 도 5에서 살펴본 실시예에서 정보 비트
Figure PCTKR2023004482-appb-img-000301
에 대한 복호를 수행할 때, 종래의 SC 기반 복호 방법 및 장치에서 간주되는 이진 결정 트리의 예를 나타낸다. 종래의 방법 및 장치는
Figure PCTKR2023004482-appb-img-000302
을 복호함에 있어
Figure PCTKR2023004482-appb-img-000303
의 모든 비트들이 제약되지 않음을 가정한다. 도 6의 이진 결정 트리(600)의 서브-트리(610)는
Figure PCTKR2023004482-appb-img-000304
의 4 개의 비트가 가질 수 있는 모든 16개의 조합들에 대한 경로들을 포함한다. 하지만, 극부호의 구성을 고려하면
Figure PCTKR2023004482-appb-img-000305
는 고정 비트이고
Figure PCTKR2023004482-appb-img-000306
은 패리티 비트이기 때문에, 각
Figure PCTKR2023004482-appb-img-000307
값에 대해서
Figure PCTKR2023004482-appb-img-000308
가 가질 수 있는 실제 가능한 조합들의 개수는16개의 조합들보다 작다. 이진 결정 트리(601)는 정보 비트
Figure PCTKR2023004482-appb-img-000309
에 대한 복호를 수행할 때, 가능한 조합들에 기반하여 도출되는 이진 결정 트리의 예를 나타낸다. 이진 결정 트리(601)의 서브-트리(620)에 나타난 것과 같이, 가능한 조합들의 개수는 4개뿐이다. 따라서, 종래의 방법 및 장치에서 간주하는 이진 결정 트리(600)는 실제 부호의 구성에 따른 이진 결정 트리(601)와 차이가 있으며, 이는 종래 복호 방법 장치의 비-최적(sub-optimality)를 보여준다.
상기와 같은 문제를 해결하기 위한 본 개시의 실시예들에 따른 복호기는 종래 [수학식 4]의
Figure PCTKR2023004482-appb-img-000310
를 하기의 수학식
Figure PCTKR2023004482-appb-img-000311
과 같이 정확하게 수정하여, 복호를 수행할 수 있다.
Figure PCTKR2023004482-appb-img-000312
상기 [수학식 11]에서
Figure PCTKR2023004482-appb-img-000313
는 앞서 복호된
Figure PCTKR2023004482-appb-img-000314
와 조건으로 고려하고 있는
Figure PCTKR2023004482-appb-img-000315
가 주어졌을 때(즉, 합쳐서
Figure PCTKR2023004482-appb-img-000316
),
Figure PCTKR2023004482-appb-img-000317
가 가질 수 있는 모든 조합들의 집합이다. 가령, 도 5에 다루고 있는 예시에서
Figure PCTKR2023004482-appb-img-000318
을 복호한다면,
Figure PCTKR2023004482-appb-img-000319
는 도 6의 서브-트리(620)에 도시된 것과 같으며 구체적으로는 하기 수학식과 같다.
Figure PCTKR2023004482-appb-img-000320
상기 [수학식 11] 같이 본 개시의 실시예들에는 부호 구성을 정확하게 고려한 천이 확률이 사용된다. 본 개시의 실시예들에 따른 LLR 기반의 SC 복호 및 이의 변형 방법 및 장치는 하기의 수학식과 같이 정의된 LLR을 계산한다.
Figure PCTKR2023004482-appb-img-000321
또 다른 실시예에 따른 복호기는 [수학식 13]에서 분자와 분모가 서로 교환된 정의의 LLR을 사용할 수 있다. 수학식 13을 이용하는 방식은 LLR의 부호를 반전하는 것으로 이해되고, 구현 및 실현될 수 있다.
본 개시의 SC 기반 복호 방법 및 장치의 일 실시예는 종래의 방법 및 장치와 달리 실제 부호 구성에 기반한 마진화(marginalization) 집합을 설정한 [수학식 11]을 기반으로 한다. 이러한 측면에서 본 개시의 SC 기반 복호 방법 및 장치는 비트별 최대 우도 순차적 제거(bitwise maximum likelihood - successive cancellation, bitwise ML-SC) 복호라고 지칭될 수 있다. 다시 말해, 본 개시의 상기 일 실시예에서, 복호기는 순차적 제거 기반으로 비트를 하나씩 순차적으로 복호할 수 있다. 상기 복호기는, 각 비트 별로, 부호의 구성을 정확하게 반영하는 ML 복호를 수행할 수 있다.
도 7은 본 개시의 실시예들에 따른 복호 기법의 성능을 도시한다. 도 7에서는, 상기 도 5에서 다룬 예시(정보 비트 3개, 패리티 비트 1개, 고정 비트 4개로 구성되는 길이 8의 극부호)에 대한 세 복호 기법들의 성능이 도시된다.
도 7을 참고하면, 그래프(700)는 본 개시의 실시예들에 따른 복호 기법의 성능을 나타낸다. 세로축(701)은 BLER(block error rate)를 나타내고, 가로축(702)은 신호-대-잡음비(signal-to-noise ratio, SNR)를 나타낸다. 제1 라인(710)은 Blockwise ML 기법에 따른 성능을 나타낸다. 제2 라인(720) SC 복호 기법에 따른 성능을 나타낸다. 제3 라인(730)은 Bitwise ML-SC 기법에 따른 성능을 나타낸다.
"SC" 복호는 [수학식 4]에 기반한 종래의 방식이다. "Bitwise ML-SC" 복호는 본 발명의 일 실시예에 따라 [수학식 11]에 기반하여 실현/구현/운용된 방식이다. 더불어 극부호와 같은 선형 부호(linear code)에 대한 최적의 복호 방법인 "Blockwise ML" 복호도 고려하였다. Blockwise ML 방식에서는 주어진 수신 벡터와 모든 유효한 부호어 벡터들을 비교하여 확률적으로 가장 가능성이 높은 것을 선택하는 철저한 탐색(exhaustive search) 방법이다. 이 실험에서 생성된 부호어 벡터는 BPSK(binary phase shift keying)로 변조되어 AWGN(additive white Gaussian noise) 채널을 통해 전송된다. 이러한 환경에서, 그래프(700)는 상기 세 가지 방식들을 각각 사용했을 때 부호화 입력 비트 벡터와 복호 결과를 비교하여 블록 오류율(block error rate, BLER)의 결과를 제공한다.
Figure PCTKR2023004482-appb-img-000322
는 SNR을 나타내는 파라미터로, 채널 품질의 정량적인 메트릭으로 사용된다.
도 7에 도시된 바와 같이, 종래 SC 복호는 [수학식 4]에서의 비-최적성(sub-optimality) 때문에 최적인 Blockwise ML 복호보다 성능이 낮다. 성능이 낮음은 동일한
Figure PCTKR2023004482-appb-img-000323
에서 BLER 높아 더 많은 블록 오류가 발생함을 의미한다. 또한 성능이 낮음은 동일한 블록 오류율을 달성하기 위해 더 높은 신호 세기, 즉
Figure PCTKR2023004482-appb-img-000324
이 필요한 것을 의미한다. 반면에, [수학식 11]에 기반한 본 개시의 일 실시예에 의한 Bitwise ML-SC 복호는 해당 예시에서 블록 단위의 최적인 Blockwise ML 복호와 동일한 성능을 제공한다. 이를 통해 종래의 방법의 비-최적성과 본 발명의 최적성이 실험적으로 확인될 수 있다.
이제 [수학식 11]에 기반한 SC 복호 방법 및 장치를 효과적으로 구현하는 방법에 대해 기술한다. 앞서 설명한 바와 같이 [수학식 4]를 수식 그대로 계산하는 것은 매우 많은 연산을 요구한다. [1]에서는 생성 행렬의 구조에 기반하여 [수학식 4] 가 양극화 커널들에 대한 반복적(recursive) 연산을 통해 낮은 복잡도로 구현될 수 있음을 보였다. 동일하게 [수학식 11]을 수식 그대로 계산하는 것 또한 매우 많은 연산을 요구하며, 본 발명은 상기의 과정을 효과적으로 실현/구현하고 운용하는 방법을 포함한다.
본 개시의 일 실시예에서는, [수학식 11]에 준하는 천이 확률 및 LLR 등을 현실적으로 계산하기 위해, 순차적 제거 및 검사(successive cancellation check, SCC) 복호가 사용된다. 종래의 SC 기반 복호 방법 및 장치에서, 복호기는 정보 비트
Figure PCTKR2023004482-appb-img-000325
(즉,
Figure PCTKR2023004482-appb-img-000326
)의 복호 시, 이에 대한 천이 확률 혹은 LLR 등 메트릭을 계산하고
Figure PCTKR2023004482-appb-img-000327
의 추정
Figure PCTKR2023004482-appb-img-000328
을 얻는다. 본 개시의 일 실시예에서는 먼저 정보 비트
Figure PCTKR2023004482-appb-img-000329
의 복호 시 이 값을 각각 0 혹은 1 로 대입 혹은 가정할 수 있다. 그 다음,
Figure PCTKR2023004482-appb-img-000330
보다 뒤에 위치한 비트 중 적어도 하나인
Figure PCTKR2023004482-appb-img-000331
(즉,
Figure PCTKR2023004482-appb-img-000332
)에 대한 천이 확률 혹은 LLR 등의 메트릭을 계산하여, 복호기는 상기 대입 혹은 가정의 유효성을 검사하거나 평가할 수 있다. 그리고, 복호기는 상기 검사 혹은 평가에 기반하여 추정
Figure PCTKR2023004482-appb-img-000333
를 결정할 수 있다.
즉, 상기 본 발명의 SCC 복호 방법 및 장치는 적어도 하나의 정보 비트(
Figure PCTKR2023004482-appb-img-000334
)의 추정값을,
Figure PCTKR2023004482-appb-img-000335
보다 뒤에 위치한 비트인
Figure PCTKR2023004482-appb-img-000336
(
Figure PCTKR2023004482-appb-img-000337
)를 일련의 과정으로 처리한 후, 결정한다. 특히,
Figure PCTKR2023004482-appb-img-000338
는 고정 비트이거나 패리티 비트일 수 있다. 이렇게 복호 대상이 되는 비트보다 인덱스가 큰 고정 비트나 패리티 비트는 미래 제약(future constraint), 미래 제약 비트(future constrained bit), 사후-제약(post-constraint), 혹은 사후-제약 비트(post-constrained bit) 등으로 지칭될 수 있다. 상기
Figure PCTKR2023004482-appb-img-000339
의 추정을 위해 고려되는 미래 제약 비트는 하나일 수도 있으며, 둘 이상일 수도 있다.
SCC 복호의 일 실시예는 다음의 일련의 과정으로 구성될 수 있다.
- 복호기는 정보 비트
Figure PCTKR2023004482-appb-img-000340
(즉,
Figure PCTKR2023004482-appb-img-000341
)를 복호함에 있어, 목표 비트 인덱스(target bit index)
Figure PCTKR2023004482-appb-img-000342
를 선택한다.
Figure PCTKR2023004482-appb-img-000343
는
Figure PCTKR2023004482-appb-img-000344
보다 크거나 같은 정수로 선택된다. 일례로,
Figure PCTKR2023004482-appb-img-000345
는
Figure PCTKR2023004482-appb-img-000346
이면서,
Figure PCTKR2023004482-appb-img-000347
인 가장 작은 정수로 선택될 수 있다. 즉,
Figure PCTKR2023004482-appb-img-000348
는 다음 정보 비트 바로 앞 비트일 수 있다. 이 경우,
Figure PCTKR2023004482-appb-img-000349
는 모두 고정 비트 혹은 인과적으로 생성된 패리티 비트이므로, 정의에 따라 앞선 비트들
Figure PCTKR2023004482-appb-img-000350
이 주어진다면 그 값이 바로 결정될 수 있다.
- 복호하려는
Figure PCTKR2023004482-appb-img-000351
의 값을 각각 0 혹은 1로 가정한다. 복호기는 앞서 복호한
Figure PCTKR2023004482-appb-img-000352
과 상기 가정한
Figure PCTKR2023004482-appb-img-000353
에 기반하여
Figure PCTKR2023004482-appb-img-000354
를 결정한다. 결과적으로, 복호기는 각 추측에 대해서 전체
Figure PCTKR2023004482-appb-img-000355
를 확인한다.
기호
Figure PCTKR2023004482-appb-img-000356
는 가정
Figure PCTKR2023004482-appb-img-000357
를 기반으로
Figure PCTKR2023004482-appb-img-000358
(혹은
Figure PCTKR2023004482-appb-img-000359
)가 결정된 추측(hypothesis)을 의미한다.
기호
Figure PCTKR2023004482-appb-img-000360
는 가정
Figure PCTKR2023004482-appb-img-000361
를 기반으로
Figure PCTKR2023004482-appb-img-000362
(혹은
Figure PCTKR2023004482-appb-img-000363
)가 결정된 추측(hypothesis)을 의미한다.
- 복호기는 각 추측
Figure PCTKR2023004482-appb-img-000364
와
Figure PCTKR2023004482-appb-img-000365
에 기반하여
Figure PCTKR2023004482-appb-img-000366
에 대한 복호를 수행한다. 이 복호 과정의 실시예에서는, 복호기는 각 추측에 대해
Figure PCTKR2023004482-appb-img-000367
에 대한 확률 기반의 메트릭을 계산하여 이를 기반으로 적어도 하나의 추측을 선택할 수 있다. 또 다른 실시예에서는, 복호기는 각 추측에 대해
Figure PCTKR2023004482-appb-img-000368
에 대한 확률 기반의 메트릭을 계산하여 적어도 하나의 추측을 선택할 수 있다. 또 다른 실시예에서는, 복호기는 각 추측에 대해
Figure PCTKR2023004482-appb-img-000369
에 대한 확률 기반의 메트릭을 계산하여 적어도 하나의 추측을 선택할 수 있다. 또 다른 실시예에서는, 복호기는 각 추측의
Figure PCTKR2023004482-appb-img-000370
에 대한 유효성을 확인 및 검사하여 이를 기반으로 적어도 하나의 추측을 선택할 수 있다. 또 다른 실시예에서는, 복호기는 각 추측의
Figure PCTKR2023004482-appb-img-000371
에 대한 유효성을 확인 및 검사하여 이를 기반으로 적어도 하나의 추측을 선택할 수 있다. 또 다른 실시예에서는, 복호기는 각 추측의
Figure PCTKR2023004482-appb-img-000372
에 대한 유효성을 확인 및 검사하여 이를 기반으로 적어도 하나의 추측을 선택할 수 있다.
상기와 같이 본 개시의 원리는 다양한 방식으로 실현 및 구현될 수 있다. 본 개시의 실시예들에서 중요한 점은 적어도 하나의 정보 비트
Figure PCTKR2023004482-appb-img-000373
에 대한 추정의 결정 및 판단을
Figure PCTKR2023004482-appb-img-000374
보다 뒤에 위치한 적어도 하나의 다른 비트의 처리 후 수행할 수 있다는 것이다. 일 실시예에 따라, 극부호(polar codes)를 이용하는 복호기는, 특정 비트 인덱스에 대응하는 정보 비트의 추정을, 상기 특정 비트 인덱스 뒤에 위치한 동결 비트 또는 패리티 비트를 이용한 마진화 후, 수행할 수 있다.
상기 SCC 복호 방법은 종래 SC 복호의 변형 방법인 SCL 복호, SCS 복호 등에 확장하여 적용될 수 있다. 다시 말해, 순차적인 복호 및 비트 결정 과정에서 하나의 후보군만 남기는 것이 아니라 둘 이상의 후보군들을 고려하는 방식에도 상기 SCC 복호 방법의 개념은 적용될 수 있다. 예를 들어, 각 비트의 결정 과정에서 최대
Figure PCTKR2023004482-appb-img-000375
개의 리스트(list)라고 부르는 잠정 후보군을 유지하는 SCL 복호에 상기 SCC 복호의 개념이 적용될 수 있다. SCL 복호에 상기 SCC 복호가 적용된 기법은, SCCL(SCC-list) 복호로 지칭될 수 있다. 상기 SCL 복호에서 정보 비트
Figure PCTKR2023004482-appb-img-000376
를 복호할 때, 앞선 비트의 복호 결과에 대한
Figure PCTKR2023004482-appb-img-000377
개의 리스트
Figure PCTKR2023004482-appb-img-000378
가 주어질 수 있다.
Figure PCTKR2023004482-appb-img-000379
개의 리스트와
Figure PCTKR2023004482-appb-img-000380
값 0, 1에 대한 가정의 조합으로
Figure PCTKR2023004482-appb-img-000381
의 총
Figure PCTKR2023004482-appb-img-000382
개의 후보군이 결정될 수 있다. 구체적으로
Figure PCTKR2023004482-appb-img-000383
과
Figure PCTKR2023004482-appb-img-000384
에 대해서,
Figure PCTKR2023004482-appb-img-000385
번째 후보군은
Figure PCTKR2023004482-appb-img-000386
과
Figure PCTKR2023004482-appb-img-000387
를 기반으로 하여 결정될 수 있다. 이 후보군은 상기
Figure PCTKR2023004482-appb-img-000388
과
Figure PCTKR2023004482-appb-img-000389
에 기반하여 결정되는
Figure PCTKR2023004482-appb-img-000390
를 포함할 수 있다. 복호기는, 상기 후보군에 기반하여 상기 SCC 복호를 수행할 수 있다. 즉, 각각의 리스트에 대한 복호에서도
Figure PCTKR2023004482-appb-img-000391
의 비트 추정은
Figure PCTKR2023004482-appb-img-000392
인
Figure PCTKR2023004482-appb-img-000393
의 처리 과정 혹은 처리 후에서 결정될 수 있다. 이 때, 종래 SCL 복호에서 사용되는 경로 메트릭(path metric, PM)등이 사용될 수 있다. 복호의 결과로 총
Figure PCTKR2023004482-appb-img-000394
개의 후보군에서
Figure PCTKR2023004482-appb-img-000395
개의 리스트를 선택하고 후속 과정을 진행할 수 있다. 동일한 방식으로 SCC 복호 방법은 SCS 복호에 확장하여 적용될 수 있고, 이 경우 SCCS(SCC-stack) 복호로 구현 및 실현될 수 있다.
상기의 SCC 복호 방법 및 절차는 [수학식 11]의 개념을 부분적으로 지원한다.
도 8은 본 개시의 실시예들에 따른 통신 시스템 또는 방송 시스템의 극부호 복호 방법 및 장치에 사용되는 이진 결정 트리의 일 예를 도시한다.
도 8을 참고하면, 이진 결정 트리(800)는 상기 계속되는 실시예(running example)에서 SCC 복호 방법 및 장치에 의해 간주되는 이진 결정 트리의 예를 도시한다. 복호기는 정보 비트
Figure PCTKR2023004482-appb-img-000396
의 추정을 상기 SCC 복호 방법에 따라 다음 정보 비트
Figure PCTKR2023004482-appb-img-000397
앞의 미래 제약 비트인
Figure PCTKR2023004482-appb-img-000398
에서 수행할 수 있다. 이 경우,
Figure PCTKR2023004482-appb-img-000399
에 대한 추정은 고정 비트
Figure PCTKR2023004482-appb-img-000400
의 정확한 값이 복호에 반영된 뒤 이뤄진다. 이러한 방식으로 SCC 복호 방법 및 장치는 정보 비트의 복호 및 추정 시 이에 가까운 일부 미래 제약 비트를 반영한다는 특징을 갖는다. 이는 종래의 SC 기반의 복호 방법 및 장치와 구분되는 본 발명 일 실시예의 특징이다.
본 개시의 또 다른 일 실시예에서는, [수학식 11]에 준하는 천이 확률 및 LLR 등을 현실적으로 계산하기 위해, 신뢰-전파 순차적 제거(belief-propagation successive-cancellation, BP-SC) 복호가 이용될 수 있다. BP-SC 복호 방법 및 장치는 도 3에서 소개된 극부호 그래프를 미래 제약을 기반으로 변형하여 사용할 수 있다. 본 개시의 실시예들에 따른 극부호를 이용하는 복호 방법 및 장치는, 종래의 SC 기반 복호 방법 및 장치에서는 고려되지 못한 미래 제약을 이용할 수 있다.
미래 제약을 복호에서 사용하는 이분-그래프에 반영하는 과정은 다음과 같다. 상기 부호화 입력 비트 벡터
Figure PCTKR2023004482-appb-img-000401
의 고정 비트와 패리티 비트에 의한 제약은 패리티 검사 행렬(parity-check matrix)
Figure PCTKR2023004482-appb-img-000402
를 가지고 하기의 수학식으로 표현될 수 있다.
Figure PCTKR2023004482-appb-img-000403
상기 패리티 검사 행렬
Figure PCTKR2023004482-appb-img-000404
의
Figure PCTKR2023004482-appb-img-000405
번째 열(column)을
Figure PCTKR2023004482-appb-img-000406
라고 표현한다. 이 때, 패리티 검사 행렬
Figure PCTKR2023004482-appb-img-000407
의 각 열은 부호화 입력 비트 벡터
Figure PCTKR2023004482-appb-img-000408
의 비트의 구성에 따라 다음과 같이 구성된다.
-
Figure PCTKR2023004482-appb-img-000409
가 정보 비트라면, 패리티 검사 행렬
Figure PCTKR2023004482-appb-img-000410
의
Figure PCTKR2023004482-appb-img-000411
번째 열의 모든 원소는 0으로 구성된다. 즉, 열벡터
Figure PCTKR2023004482-appb-img-000412
는 0 벡터이다.
-
Figure PCTKR2023004482-appb-img-000413
가 동결 비트(혹은 고정 비트)라면, 패리티 검사 행렬
Figure PCTKR2023004482-appb-img-000414
의
Figure PCTKR2023004482-appb-img-000415
번째 열의
Figure PCTKR2023004482-appb-img-000416
번째 행의 원소만 값이 1이고 다른 모든 원소는 0으로 구성된다. 열벡터
Figure PCTKR2023004482-appb-img-000417
는
Figure PCTKR2023004482-appb-img-000418
번째 행 원소만 1이고, 나머지는 0인 벡터이다. 가령, 계속 살펴보고 있는 길이
Figure PCTKR2023004482-appb-img-000419
의 극부호 예제(
Figure PCTKR2023004482-appb-img-000420
,
Figure PCTKR2023004482-appb-img-000421
,
Figure PCTKR2023004482-appb-img-000422
)에서 고정 비트
Figure PCTKR2023004482-appb-img-000423
에 의한 패리티 검사 행렬의 열벡터는
Figure PCTKR2023004482-appb-img-000424
와 같이 주어진다.
-
Figure PCTKR2023004482-appb-img-000425
가 인과적으로 생성된 패리티 비트라면, 패리티 검사 행렬
Figure PCTKR2023004482-appb-img-000426
의
Figure PCTKR2023004482-appb-img-000427
번째 열은 패리티 검사 생성식(parity check equation)에 대응하도록 구성된다. 가령 계속 살펴보고 있는 길이
Figure PCTKR2023004482-appb-img-000428
의 극부호 예제(
Figure PCTKR2023004482-appb-img-000429
,
Figure PCTKR2023004482-appb-img-000430
,
Figure PCTKR2023004482-appb-img-000431
)에서 패리티 비트
Figure PCTKR2023004482-appb-img-000432
가
Figure PCTKR2023004482-appb-img-000433
의 관계식에 의해서 생성된다면, 열벡터는
Figure PCTKR2023004482-appb-img-000434
와 같이 주어진다.
상기와 같이, 극부호의 구성(부호화 입력 비트 벡터
Figure PCTKR2023004482-appb-img-000435
의 생성 방법)이 주어지면, 복호기는 패리티 검사 행렬
Figure PCTKR2023004482-appb-img-000436
의 구성을 확인하거나 결정할 수 있다.
예를 들어, 상기 계속되는 길이
Figure PCTKR2023004482-appb-img-000437
의 극부호 예제(
Figure PCTKR2023004482-appb-img-000438
,
Figure PCTKR2023004482-appb-img-000439
,
Figure PCTKR2023004482-appb-img-000440
)에서의 부호화 입력 비트 벡터
Figure PCTKR2023004482-appb-img-000441
에 대한 패리티 검사 행렬
Figure PCTKR2023004482-appb-img-000442
는 상기의 규칙에 의해 다음과 같이 주어질 수 있다.
Figure PCTKR2023004482-appb-img-000443
상기 [수학식 2] 및 [수학식 3]에서 주어지는 생성 행렬
Figure PCTKR2023004482-appb-img-000444
는 자체 역행렬(self-inverse matrix), 혹은 거듭 행렬(involutory matrix)이다. 즉,
Figure PCTKR2023004482-appb-img-000445
의 관계를 갖는다. 이를 통해 [수학식 1]은 하기의 수학식과 같이 표현될 수 있다.
Figure PCTKR2023004482-appb-img-000446
상기 [수학식 14] 와 [수학식 16]에 기반하여, 다음과 같이 수학식이 정의될 수 있다.
Figure PCTKR2023004482-appb-img-000447
상기 [수학식 17]은
Figure PCTKR2023004482-appb-img-000448
에 의한
Figure PCTKR2023004482-appb-img-000449
의 제약(constraint)으로부터
Figure PCTKR2023004482-appb-img-000450
에 의한
Figure PCTKR2023004482-appb-img-000451
의 제약을 유도할 수 있음을 보여준다. 다시 말해, 부호화 입력 비트 벡터
Figure PCTKR2023004482-appb-img-000452
에 대한 패리티 검사 행렬
Figure PCTKR2023004482-appb-img-000453
로부터 부호어 벡터
Figure PCTKR2023004482-appb-img-000454
에 대한 패리티 검사 행렬
Figure PCTKR2023004482-appb-img-000455
을 확인할 수 있다. 표현의 간결성을 위해서 부호어 벡터
Figure PCTKR2023004482-appb-img-000456
에 대한 패리티 검사 행렬을
Figure PCTKR2023004482-appb-img-000457
라고 쓰기로 한다. 예를 들어, 상기 계속되는 길이
Figure PCTKR2023004482-appb-img-000458
의 극부호 예제(
Figure PCTKR2023004482-appb-img-000459
,
Figure PCTKR2023004482-appb-img-000460
,
Figure PCTKR2023004482-appb-img-000461
)에서의 부호어 벡터
Figure PCTKR2023004482-appb-img-000462
에 대한 패리티 검사 행렬
Figure PCTKR2023004482-appb-img-000463
는 [수학식 17]에 의해 다음과 같이 주어질 수 있다.
Figure PCTKR2023004482-appb-img-000464
상기, [수학식 14]와 [수학식 17]에 나타난
Figure PCTKR2023004482-appb-img-000465
와
Figure PCTKR2023004482-appb-img-000466
에 대한 제약은 극부호 그래프 상에 표현할 수 있다. 이하, 도 9를 통해
Figure PCTKR2023004482-appb-img-000467
와
Figure PCTKR2023004482-appb-img-000468
에 대한 제약이 서술된다.
도 9는 본 개시의 실시예들에 따른 통신 시스템 또는 방송 시스템의 극부호 복호 방법 및 장치에서 미래 제약을 고려하여 변형된 그래프의 일 예를 도시한다.
도 9를 참고하면, 상기 계속되는 길이
Figure PCTKR2023004482-appb-img-000469
의 극부호 예제(
Figure PCTKR2023004482-appb-img-000470
,
Figure PCTKR2023004482-appb-img-000471
,
Figure PCTKR2023004482-appb-img-000472
)에서 나타나는
Figure PCTKR2023004482-appb-img-000473
와
Figure PCTKR2023004482-appb-img-000474
에 대한 제약이 극부호 그래프(900) 상에서 표현될 수 있다. 제약(910)은 상기 예제 [수학식 15]의
Figure PCTKR2023004482-appb-img-000475
에 의한
Figure PCTKR2023004482-appb-img-000476
상의 제약 5개(고정 비트 4개, 패리티 비트 1개)를 검사 노드와 관련된 연결선으로 표시한 것이다. 예를 들어, 패리티 비트
Figure PCTKR2023004482-appb-img-000477
에 대한 제약인
Figure PCTKR2023004482-appb-img-000478
은 그래프에서 3개의 변수 노드들
Figure PCTKR2023004482-appb-img-000479
를 연결하는 검사 노드로 표시된다. 제약(920)은 상기 예제 [수학식 18]의
Figure PCTKR2023004482-appb-img-000480
에 의한
Figure PCTKR2023004482-appb-img-000481
상의 제약 5개를 검사 노드와 관련된 연결선으로 표시한 것이다. 예를 들어, [수학식 17]에 의해 제약
Figure PCTKR2023004482-appb-img-000482
은
Figure PCTKR2023004482-appb-img-000483
과 같으며, 극부호 그래프(900)에서 4개의 변수 노드들
Figure PCTKR2023004482-appb-img-000484
를 연결하는 검사 노드들로 표시된다.
본 개시에서, 복호기는 부호어 벡터
Figure PCTKR2023004482-appb-img-000485
에 대한 제약을 확인함으로써, 적어도 하나의 미래 제약에 기반한 복호를 수행할 수 있다. 종래 SC 기반 복호 방법 및 장치는
Figure PCTKR2023004482-appb-img-000486
의 비트들을 순차적으로 복호하기 때문에,
Figure PCTKR2023004482-appb-img-000487
에 위치한 미래 제약 비트를 구조상 고려할 수가 없었다. 예컨데,
Figure PCTKR2023004482-appb-img-000488
을 복호함에 있어, 패리티 비트
Figure PCTKR2023004482-appb-img-000489
에 의한 제약은 종래 SC 기반 복호 방법 및 장치에서는 고려되지 않았다. 반면, 본 개시의 실시예들에 따른 복호기는, 상기 [수학식 17]을 통해 확인한 것과 같이,
Figure PCTKR2023004482-appb-img-000490
에 위치한 미래 제약을 부호어 벡터
Figure PCTKR2023004482-appb-img-000491
에서의 상응하는 제약으로 변환할 수 있다. 본 개시의 실시예들에 따른 복호기는 상기 변환의 결과에 기반하여 복호를 수행함으로써, 복호의 정확도를 높일 수 있다. 도 9에 도시된 바와 같이, 부호어 벡터
Figure PCTKR2023004482-appb-img-000492
에 대한 제약은
Figure PCTKR2023004482-appb-img-000493
의 각각의 비트 복호를 위해 이용될 수 있다.
도 10은 본 개시의 실시예들에 따른 통신 시스템 또는 방송 시스템의 극부호 복호 방법 및 장치에서 각 비트의 복호 시 구성되는 미래 제약을 고려한 그래프의 일 예들을 도시한다. 본 개시의 실시예들에 따른 SC 기반 복호 방법 및 장치는 도 9와 같이 제약이 표시된 그래프를 각 비트의 처리 시 바꿔서 사용할 수 있다.
도 10을 참고하면, 계속되는 예제(
Figure PCTKR2023004482-appb-img-000494
,
Figure PCTKR2023004482-appb-img-000495
,
Figure PCTKR2023004482-appb-img-000496
)에서 정보 비트
Figure PCTKR2023004482-appb-img-000497
을 복호할 때 구성되는 그래프(1000)가 표시된다. SC 기반 복호 방법 및 장치에서 정보 비트
Figure PCTKR2023004482-appb-img-000498
을 복호할 때에는 이전에 추정된
Figure PCTKR2023004482-appb-img-000499
이 변수 노드(1001), 변수 노드(1002), 변수 노드(1003)와 같이 반영된다. 따라서 이미
Figure PCTKR2023004482-appb-img-000500
에서 반영된 고정 비트, 패리티 비트에 대응하는
Figure PCTKR2023004482-appb-img-000501
에서의 제약은 그래프에서 배제될 수 있다. 다시 말해,
Figure PCTKR2023004482-appb-img-000502
의 복호에서 미래 제약 비트는
Figure PCTKR2023004482-appb-img-000503
와
Figure PCTKR2023004482-appb-img-000504
이며, 이에 대응하는
Figure PCTKR2023004482-appb-img-000505
에서의 제약만 제약(1011), 제약(1012)과 같이 고려될 수 있다.
또한, 본 개시의 SC 기반 복호 방법 및 장치는 미래 제약을 반드시 가장 오른쪽 단계(
Figure PCTKR2023004482-appb-img-000506
)에 위치한
Figure PCTKR2023004482-appb-img-000507
상에서 고려하지 않고, 극부호의 서브 부호(subcode)에서 활용할 수 있다. 이하, 도 11을 통해, 미래 제약이 가장 오른쪽 단계가 아닌, 중간 단계에서 반영되는 복호 과정의 예가 서술된다.
도 11은 본 개시의 실시예들에 따른 통신 시스템 또는 방송 시스템의 극부호 복호 방법 및 장치에서 각 비트의 복호 시 구성되는 미래 제약을 고려한 그래프의 일 예들을 도시한다. 상기 계속되는 예제(
Figure PCTKR2023004482-appb-img-000508
,
Figure PCTKR2023004482-appb-img-000509
,
Figure PCTKR2023004482-appb-img-000510
)에서 정보 비트
Figure PCTKR2023004482-appb-img-000511
를 복호함에 있어, 미래 제약은
Figure PCTKR2023004482-appb-img-000512
으로 생성되는 패리티 비트
Figure PCTKR2023004482-appb-img-000513
이다. 순차적인 SC 복호에 의해
Figure PCTKR2023004482-appb-img-000514
의 추정값
Figure PCTKR2023004482-appb-img-000515
은 이용 가능하므로, 상기 제약은
Figure PCTKR2023004482-appb-img-000516
으로 다시 표현될 수 있다. 그런데 상기 제약 수식
Figure PCTKR2023004482-appb-img-000517
에서
Figure PCTKR2023004482-appb-img-000518
와
Figure PCTKR2023004482-appb-img-000519
는 모두 극부호의 반복적이고 단계적인 구성에서 두 번째 서브 부호에 속한다. 여기서, 두 번째 서브 부호는
Figure PCTKR2023004482-appb-img-000520
에 의해 생성되는 길이
Figure PCTKR2023004482-appb-img-000521
의 부호이다.
도 11을 참고하면, 계속되는 예제(
Figure PCTKR2023004482-appb-img-000522
,
Figure PCTKR2023004482-appb-img-000523
,
Figure PCTKR2023004482-appb-img-000524
)에서 정보 비트
Figure PCTKR2023004482-appb-img-000525
을 복호할 때 구성되는 그래프(1100)가 표시된다. 복호기는, 변수 영역(1110)(단계
Figure PCTKR2023004482-appb-img-000526
)에서의 중간 변수 노드에 해당하는 부호어를 생성한다. 따라서, 미래 제약에 의한 수식
Figure PCTKR2023004482-appb-img-000527
은 단계
Figure PCTKR2023004482-appb-img-000528
에서의
Figure PCTKR2023004482-appb-img-000529
가 아닌, 도 11의 검사 노드(1120)에 표시된 것과 같이 단계
Figure PCTKR2023004482-appb-img-000530
에서의
Figure PCTKR2023004482-appb-img-000531
로 변환되어 적용될 수 있다. 본 개시의 실시예들에 따른 SC 기반 복호 방법 및 장치를 위한 복호기는 이와 같이 서브 부호의 구조를 반영하여 미래 제약에 의해 새롭게 추가되는 검사 노드의 위치를 결정할 수 있다.
상기의 실시예들과 같이, 본 개시의 복호 방법 및 장치는 미래 제약을 고려하여 변형된(modified) 극부호의 그래프를 기반으로 연산을 수행한다. 상기 극부호의 변형은 미래 제약을 고려한 검사 노드 및 연결선 추가, 노드 및 연결선의 삭제, 둘 이상의 노드의 병합(merging) 및 중복된 연결선의 삭제 등, 선형 부호의 이분 그래프에 대한 일반적인 변형 방법 중 적어도 하나를 포함한다.
상기 변형된 그래프 상에서 극부호의 복호는 신뢰-전파(belief-propagation)에 기반하여 수행될 수 있다. 종래의 SC 복호에서 LLR의 계산은 단방향으로 그래프의 오른쪽(
Figure PCTKR2023004482-appb-img-000532
)에서 왼쪽(
Figure PCTKR2023004482-appb-img-000533
)으로만 진행되었다. 하지만 앞서 설명한 바와 같이 새로운 검사 노드가 추가됨에 따라 그래프에서는 양방향 LLR 계산이 가능해진다. 이러한 과정은 저밀도 패리티 검사 부호(low-density parity-check, LDPC) 부호의 메시지 교환(message passing) 복호와 동일하거나 이를 변형한 방법과 같다. 이러한 그래프 상에서는 반복적인 메시지들의 교환도 가능하다. 이러한 측면에서 상기 변형된 그래프 상에서 신뢰-전파를 통해 한 비트씩 순차적으로 복호를 수행하는 방법을 BP-SC 복호라고 지칭될 수 있다.
상기 SCC 복호와 BP-SC 복호의 두 실시예는 결합되어 사용될 수 있다. 상기 SCC 복호는 순차적 복호 및 비트 결정 과정에서 일부 미래 제약을 반영하도록 복호를 유보하는 것을 특징으로 하며, 상기 BP-SC 복호는 사용하는 복호 그래프를 미래 제약에 기반해 변형하여 사용하는 것을 특징으로 한다. 두 방법들은 서로 상호 배타적이지 않으며, 두 방법들이 함께 사용될 수 있다. 예컨데, 상기 SCC 복호와 BP-SC 복호는 결합되어 BP-SCC 복호 방법으로 실현될 수 있다.
또한 본 개시의 실시예들은 종래 SC 복호의 확장 방법인 SCL 복호, SCS 복호, SCF 복호와 배타적이지 않으며, 이러한 방법들에 본 개시의 실시예들을 확장 적용하기 위해 이용될 수 있다. 예컨데, 상기 SCC 복호, BP-SC 복호, BP-SCC 복호 방법은 둘 이상의 후보군을 고려하는 리스트(list), 스택(stack), 플립(flip) 등의 방식과 결합될 수 있다. 따라서, 본 개시의 다른 실시예들은 SCC-list, SCC-stack, SCC-flip, BP-SC-list, BP-SC-stack, BP-SC-flip, BP-SCC-list, BP-SCC-stack, BP-SCC-flip 등의 방식으로 실현될 수 있다.
상기 본 개시의 복호 방식들은 이진 결정 트리(binary decision tree)에서의 탐색 과정에서 미래 제약을 활용하여 제약 충족 문제(constraint satisfaction problem, CSP)를 푸는 과정으로 실현될 수 있다. 앞서 설명한 바와 같이 극부호의 SC 복호는 이진 결정 트리에서 각 비트에 대한 추정값에 대한 자녀 노드로 진행하는 DFS(depth-first-search) 로 이해될 수 있다. 종래 SC 기반의 복호는 LLR 등의 메트릭 등을 기반으로 자녀 노드들 중 확률이 높은 하나를 선택하여 탐색을 진행한다. 반면에, 상기 미래 제약을 고려하여 변형된 그래프에서 새롭게 추가된 검사 노드는 신뢰-전파 과정에서 얻는 중간 결과의 유효성을 판단하는데 사용될 수 있다. 따라서, 본 개시의 미래 제약을 활용하는 SC 기반 복호 방법 및 장치는 미래 제약을 만족하는지 여부를 상기 SCC, BP-SC, BP-SCC 등의 방식으로 확인한 뒤, 이에 기반하여 이진 결정 트리에 대한 탐색을 진행할 수 있다.
상기 본 개시의 SC 기반 복호에 대한 이진 결정 트리의 탐색은 하기와 같은 일 실시예의 방식으로 진행될 수 있다.
- 복호기는 노드 중 하나만이 주어지는 미래 제약을 충족하면(혹은 미래 제약을 위반하지 않으면) 해당 노드로 탐색을 진행한다.
- 복호기는 둘 이상의 노드들이 주어지는 미재 제약을 충족하면(혹은 미래 제약을 위반하지 않으면) 사전에 결정된 규칙에 의해 하나의 노드를 선택하여 탐색을 진행할 수 있다. 상기 사전에 결정된 규칙은 복호 과정에서 계산되거나 도출된 메트릭을 기반으로 하나의 노드를 선택하는 방법일 수 있다. 상기 사전에 결정된 규칙은 노드 중 랜덤하게 하나를 선택하는 방법일 수 있다. 상기 사전에 결정된 규칙은 노드 중 고정된 것을 선택하는 방법일 수 있다. 상기 규칙에 의해 미래 제약을 충족하면서도(혹은 미래 제약을 위반하지 않으면서도) 선택되지 않은 노드의 위치 및 정보 등은 메모리 등에 저장되어 관리될 수 있으며, 이러한 노드들은 이후 탐색에서 어떠한 노드도 미래 제약을 충족하지 못하는 경우(혹은 모든 노드가 미래 제약을 위반한 경우) 방문되거나 활용될 수 있다.
- 모든 자녀 노드들이 주어지는 미래 제약을 충족하지 않는다면(혹은 미래 제약을 위반한다면), 일 실시예에 따라, 복호기는 탐색을 종료하고 복호를 조기 종료(early termination) 할 수 있다. 본 개시의 또 다른 일 실시예에서는, 복호기는 앞선 탐색 과정에서 미래 제약을 충족했지만(혹은 미래 제약을 위반하지 않았지만) 진행 혹은 방문하지 않았던 노드로 퇴각 검색(backtracking)을 수행할 수 있다. 이러한 과정은 충동 기반의 퇴각(conflict-directed back jumping, CBJ)으로 이해될 수 있다. 이 과정에서는 상기 메모리 등에 저장된 노드 중 하나를 정해진 규칙에 따라 선택할 수 있다. 상기 정해진 규칙은 메모리 등에 저장된 노드 중 하나를 랜덤하게 선택하는 방법일 수 있다. 또한 상기 정해진 규칙은 메모리를 스택 구조로 구현하여 현재 탐색 중인 노드 중 가장 가까운 노드를 선택하는 방법일 수 있다.
상술된 설명들은, 본 개시의 실시예들에 따른 미래 제약을 SC 기반 복호 시 이용하는 구현 예들이다. 본 개시의 실시예들은 극 부호의 SC 기반 복호에서 미래 제약을 활용하는 어떠한 방법으로도 실현될 수 있으며, 특정한 방식으로 제한되지 않음에 유의하여야 한다.
도 12는 본 개시의 실시예들에 따른 미래 제약에 기반한 복호를 위한 장치의 동작 흐름을 도시한다. 장치는 복호기를 포함할 수 있다. 도 12에서는 복호기로서, 신호를 수신하는 수신 장치가 서술되나, 이러한 용어가 수신 장치의 송신 동작이나 인코딩 동작을 배제하는 것으로 해석되지 않는다. 수신 장치는, 다른 장치와의 관계에서 송신 장치로 동작할 수 있음은 물론이다.
도 12를 참고하면, 동작(1201)에서, 장치는 극부호(polar codes)로 부호화된 신호를 수신할 수 있다. 장치는 수신 장치일 수 있다. 수신 장치는 송신 장치로부터 극부호로 부호화된 신호를 수신할 수 있다. 신호는 비트스트림을 포함할 수 있다. 신호는 비트열들을 포함할 수 있다. 신호는 복수의 비트들을 포함할 수 있다. 일 실시예에 따라, 신호는 극부호에 기반하여 인코딩된 신호일 수 있다. 신호는 정보 비트를 포함할 수 있다. 지정된 조건(N=2n)에 따른 N의 크기로 인코딩되기 위하여, 정보 비트 외에 동결 비트가 이용될 수 있다. 신호는 동결 비트를 포함할 수 있다. 복호과정에서 오류 검출을 위하여, 패리티 비트가 이용될 수 있다. 신호는 패리티 비트를 포함할 수 있다. 송신 장치는, 채널 용량(혹은 신뢰도)를 기준으로 부채널들을 정렬하고, 상대적으로 채널 용량(혹은 신뢰도)이 큰 채널에 정보 비트들을 할당함으로써, 극부호로 부호화된 신호를 전송할 수 있다.
동작(1203)에서, 장치는 정보 비트, 패리티 비트를 포함하는 극부호 구성을 식별할 수 있다. 일 실시예에 따라, 극부호 구성은 비트 인덱스 정보를 포함할 수 있다. 비트 인덱스 정보란, 수신된 신호의 비트들의 비트 인덱스 집합을 나타낸다. 비트 인덱스 정보는 각 정보 비트의 인덱스를 가리킬 수 있다. 예를 들어, 비트 인덱스 정보는 정보 비트가 할당된 부호화 입력 비트의 인덱스 집합인
Figure PCTKR2023004482-appb-img-000534
를 나타낼 수 있다. 비트 인덱스 정보는 각 패리티 비트의 인덱스를 가리킬 수 있다. 예를 들어, 비트 인덱스 정보는 패리티 비트가 할당된 부호화 입력 비트의 인덱스 집합인
Figure PCTKR2023004482-appb-img-000535
를 나타낼 수 있다. 예를 들어, 비트 인덱스 정보는 동결 비트가 할당된 부호화 입력 비트의 인덱스 집합인
Figure PCTKR2023004482-appb-img-000536
를 나타낼 수 있다.
일 실시예에 따라, 극부호 구성은 연산 방식 정보를 포함할 수 있다. 패리티 비트들은 오류 검출(error detection)을 위해 이용될 수 있다. 패리티 비트들은 다른 비트들의 특정 연산에 의해 결정될 수 있다. 일 실시예에 따라, 극부호의 패리티 비트들은 인과적으로 생성될 수 있다. 예를 들어, 패리티 비트는 다른 비트들의 선형 결합(linear combination)에 기반하여 결정될 수 있다. 일 예로, 도 5에 도시된 예에서 패리티 비트
Figure PCTKR2023004482-appb-img-000537
는
Figure PCTKR2023004482-appb-img-000538
와
Figure PCTKR2023004482-appb-img-000539
의 선형 결합의 연산(즉,
Figure PCTKR2023004482-appb-img-000540
)에 의해 결정된다. 연산 방식 정보는, 상기 다른 비트들에 대한 인덱스 정보(예: 3, 5) 또는 연산 방식(
Figure PCTKR2023004482-appb-img-000541
) 중 적어도 하나를 가리킬 수 있다.
일 실시예에 따라, 상술된 바와 달리, 신호에 패리티 비트가 포함되지 않을 수 있다. 패리티 비트는 연접 극부호에서 사용되기 때문에, 특정 극부호에서는 이용되지 않을 수 있다. 따라서, 본 개시의 실시예들은 패리티 비트가 포함된 신호를 복호하는 동작과 패리티 비트가 포함되지 않은 신호를 복호하는 동작 모두를 포함할 수 있다. 일 실시예예 따라, 신호에 패리티 비트가 포함되지 않는 경우, 다시 말해, 패리티 비트가 채널 코딩에 이용되지 않는 경우, 극부호 구성은 패리티 비트를 포함하지 않을 수 있다.
동작(1205)에서, 장치는 SC(successive cancellation) 복호(즉, 순차적 제거 복호)을 수행할 수 있다. SC 복호는 앞서 추정된 비트들에 기반하여, 한 비트씩 순차적으로 복호하는 동작을 의미한다. 장치는 추정이 완료된 비트를 비트열에서 제거하고, 잔여 비트부터 한 비트식 순차적으로 복호할 수 있다. 극부호를 이용하여 인코딩된 신호를 복호하기 위해, SC 복호가 이용될 수 있다.
실시예들에 따를 때, 장치가 SC 복호를 수행하는 동작은, 동작(1206)을 포함할 수 있다. 동작(1206)에서, 정보 비트에 대한 복호는, 정보 비트보다 후의 순서에 대응하는 패리티 비트 도는 동결 비트의 적어도 하나에 의해 결정되는 제약에 기반하여 수행될 수 있다. 여기서, 정보 비트보다 후의 순서에 대응하는 패리티 비트 도는 동결 비트는 미래 제약(future constraint)(혹은 미래 제약 비트(future constrained bit)) 로 지칭될 수 있다. 이하, 정보 비트에 대한 복호는 적어도 하나의 제약 비트의 적어도 하나의 값에 기반하여 수행될 수 있다.
정보 비트에 대한 복호는 정보 비트의 인덱스 이후에 위치한 비트의 값에 기반하여 수행될 수 있다. SC 복호를 수행함에 있어, 본 개시의 실시예들에 따른, 패리티 비트 및/또는 동결 비트에 대한 미래 제약이 정보 비트의 추정에 이용될 수 있다. 여기서, 상기 패리티 비트 및/또는 동결 비트는 추정하고자 하는 정보 비트보다 이후에 위치한다. 일 예로, 비트들이 오름차순으로 인덱싱되는 경우, 패리티 비트 및/또는 동결 비트의 인덱스는 정보 비트의 인덱스보다 클 수 있다.
동결 비트는, 고정된 값을 갖는다. 예를 들어, 신호의 동결 비트들의 값들은 모두 0일 수 있다. 다른 예를 들어, 신호의 동결 비트들의 값들은 모두 1일 수 있다. 패리티 비트는, 지정된 방식에 따라 결정된 값을 갖는다. 예를 들어, 패리티 비트의 값은, 정보 비트들에 대한 연산을 통해 결정될 수 있다. 이와 같이, 동결 비트나 패리티 비트는, 극부호 구성에 따른 규칙에 기반하여 제한된다.
SC 복호에 있어서, 정보 비트의 사후-확률이 이용된다. 본 개시의 실시예들에 따른 장치는, 모든 비트 값들을 고려하는 것이 아니라, 제약 비트(즉, 정보 비트의 이후 복호 순서에 대응하는 동결 비트나 패리티 비트)의 값을 미리 결정한 뒤, 정보 비트의 복호를 수행할 수 있다. 모든 후보들이 아닌, 확실한 후보들에 대해서만 시후-확률 계산이 이용하기 때문에(즉, [수학식 11]의 마진화(marginalization)), 정보 비트의 복호 결과가 보다 정확해질 수 있다.
SC 복호가 일 실시예로써 서술되었으나, SC 복호 외의 다른 복호 기법에도 본 개시의 미래-제약에 따른 복호 원리가 적용될 수 있음은 물론이다.
이하, 도 1 내지 도 12를 통해 상술된, 상기 미래 제약(future constraint)을 활용하는 복호 기법을 수식을 통해 보다 상세히 설명하도록 한다. 이를 위해 벡터 및 행렬에 대해서 하기의 추가적인 수학적인 기호 및 심볼을 정의하여 사용한다.
- 앞서 설명한 것과 동일하게, 특별한 언급이 없으면 벡터, 행렬, 시퀀스의 첫 원소의 인덱스는 0 부터 시작하는 것을 가정한다.
- 두 음이 아닌 정수(non-negative integer)
Figure PCTKR2023004482-appb-img-000542
,
Figure PCTKR2023004482-appb-img-000543
에 대해,
Figure PCTKR2023004482-appb-img-000544
는
Figure PCTKR2023004482-appb-img-000545
부터
Figure PCTKR2023004482-appb-img-000546
까지의 연속된 정수들의 집합을 나타낸다. 이 기호가 벡터 및 행렬의 원소들의 집합을 나타내기 위해 밑첨자(subscript) 로 사용될 때에는 보다 간결한 표현을 위해 괄호를 생략한 형태
Figure PCTKR2023004482-appb-img-000547
로 사용될 수 있다.
- 벡터
Figure PCTKR2023004482-appb-img-000548
과 두 음이 아닌 정수(non-negative integer)
Figure PCTKR2023004482-appb-img-000549
,
Figure PCTKR2023004482-appb-img-000550
에 대해,
Figure PCTKR2023004482-appb-img-000551
는 벡터
Figure PCTKR2023004482-appb-img-000552
의
Figure PCTKR2023004482-appb-img-000553
번째 원소부터
Figure PCTKR2023004482-appb-img-000554
번째 원소까지로 구성된 부-벡터(subvector)를 나타낸다. 즉,
Figure PCTKR2023004482-appb-img-000555
를 나타내며, 다른 표기로는
Figure PCTKR2023004482-appb-img-000556
로도 쓸 수 있다. 만약
Figure PCTKR2023004482-appb-img-000557
가
Figure PCTKR2023004482-appb-img-000558
보다 작으면
Figure PCTKR2023004482-appb-img-000559
는 크기가 0 인 NULL 벡터이다.
- 행렬
Figure PCTKR2023004482-appb-img-000560
와 두 음이 아닌 정수(non-negative integer)
Figure PCTKR2023004482-appb-img-000561
,
Figure PCTKR2023004482-appb-img-000562
에 대해,
Figure PCTKR2023004482-appb-img-000563
는 행렬
Figure PCTKR2023004482-appb-img-000564
의
Figure PCTKR2023004482-appb-img-000565
번째 행,
Figure PCTKR2023004482-appb-img-000566
번째 열의 원소를 나타낸다.
- 행렬
Figure PCTKR2023004482-appb-img-000567
과 두 음이 아닌 정수(non-negative integer) 들의 집합
Figure PCTKR2023004482-appb-img-000568
,
Figure PCTKR2023004482-appb-img-000569
에 대해,
Figure PCTKR2023004482-appb-img-000570
는 행렬
Figure PCTKR2023004482-appb-img-000571
에서 인덱스가
Figure PCTKR2023004482-appb-img-000572
에 속한 행들과 인덱스가
Figure PCTKR2023004482-appb-img-000573
에 속한 열들로 구성된 부분 행렬을 나타낸다. 상기 정의는 행렬의 슬라이싱(slicing)을 나타내기 위한 것이다.
- 간단한 행렬 슬라이싱 표기를 위해, 기호
Figure PCTKR2023004482-appb-img-000574
를 사용한다. 이 기호는 주어지는 행렬의 모든 행의 집합 혹은 모든 열의 집합을 나타내는 단축 기호로 사용된다. 다시 말해, 크기가
Figure PCTKR2023004482-appb-img-000575
인 행렬
Figure PCTKR2023004482-appb-img-000576
에 대해
Figure PCTKR2023004482-appb-img-000577
와
Figure PCTKR2023004482-appb-img-000578
를 나타낸다.
상기 추가적인 수학적 기호 정의에 기반하여 본 발명의 상세한 설명을 보다 상세하게 설명한다.
도 13은 본 개시의 실시예들에 따른 외부 부호화(outer code)를 사용하는 연접 극부호 시스템(concatenated polar coding system)의 예(1300)를 도시한다.
도 13을 참고하면, 주어지는 정보 벡터(information vector)
Figure PCTKR2023004482-appb-img-000579
는 먼저 외부 부호화에 의해서 부호화되며, 외부 부호어 벡터(outer codeword vector)
Figure PCTKR2023004482-appb-img-000580
를 생성한다. 상기 외부 부호어 벡터의 비트들은 길이
Figure PCTKR2023004482-appb-img-000581
의 부호화 입력 벡터(encoder input vector)
Figure PCTKR2023004482-appb-img-000582
의 각 위치에 매핑된다. 여기서 외부 부호어 벡터의 비트들은 극부호의 채널 분화(channel polarization)에 의해 구성되는 부채널(subchannel)들 중 신뢰도가 높은(혹은 채널 용량이 큰) 부채널에 해당하는 위치에 매핑되며, 나머지 비트들은 고정 비트(frozen bit) 로 값이 고정된다. 이후 부호화 입력 벡터는 생성 행렬
Figure PCTKR2023004482-appb-img-000583
과 곱해지며, 상기 곱의 결과로 부호화 출력 벡터(encoder output vector) 혹은 부호어 벡터(codeword vector)
Figure PCTKR2023004482-appb-img-000584
가 생성된다.
도 14는 본 개시의 실시예들에 따른 외부 부호화를 사용하는 연접 극부호 시스템의 등가 모델의 예(1400)를 도시한다. 도 13에서 서술된, 외부 부호화를 포함한 연접 극부호 시스템은 도 14의 등가 모델(equivalent model)로 표시될 수 있다. 주어지는 정보 벡터(information vector)
Figure PCTKR2023004482-appb-img-000585
는 먼저 레이트 프로파일링(rate profiling) 이라는 과정을 통해 먼저 길이
Figure PCTKR2023004482-appb-img-000586
의 확장 벡터(extended vector)
Figure PCTKR2023004482-appb-img-000587
에 매핑된다. 여기서 비트 매핑은 상기 채널 분화에 의한 부채널의 특성, 성능 등을 고려하여 수행될 수 있다. 레이트 프로파일링의 출력인, 확장 벡터
Figure PCTKR2023004482-appb-img-000588
에 프리코딩이 수행됨으로써, 부호화 입력 벡터
Figure PCTKR2023004482-appb-img-000589
가 생성될 수 있다. 프리코딩(precoding)에 의해 확장 벡터
Figure PCTKR2023004482-appb-img-000590
가 프리코딩 행렬
Figure PCTKR2023004482-appb-img-000591
과 곱해짐으로써, 부호화 입력 벡터
Figure PCTKR2023004482-appb-img-000592
가 생성된다. 예를 들어, 부호화 입력 벡터는 하기의 수학식과 같이 생성된다.
Figure PCTKR2023004482-appb-img-000593
상기 프리코딩 과정에서 외부 부호화에 의한 하나 이상의 패리티 비트(parity bit) 가 인과적으로(causally) 생성될 수 있다. 이후 과정은 상기 도 13에서의 과정과 동일하다.
즉, 도 14의 등가 모델(1400)은 도 13의 과정에서 외부 부호화(outer encoding) 과 부채널 할당(sub-channel allocation)의 조합을 레이트 프로파일링(rate profiling) 과 프리코딩(precoding)의 조합으로 변경하여 표시된 것이다. 두 시스템 모델들 각각은 동일한 입력에 대해 동일한 출력을 생성하므로, 두 시스템 모델들은 등가이다. 단, 도 14의 등가 모델(1400)(즉, 레이트 프로파일링 및 프리코딩 모델)의 경우, 외부 부호화를 행렬 곱으로 표현할 수 있다는 측면에서, 본 개시의 실시예들을 설명하기에 유리하다. 하기에서는 도 14의 등가 모델(1400)을 이용하여 본 개시의 실시예들이 상세하게 서술된다.
앞서 설명한 바와 같이 외부 부호화와 부채널 할당에 의해 패리티 비트는 부호화 입력 벡터
Figure PCTKR2023004482-appb-img-000594
상에서 인과적으로 생성 및 배치될 수 있다. 이러한 과정을 고려하여 프리코딩 행렬의 각 열은 대응되는 부채널의 종류에 따라 다음과 같이 구성된다.
- 정보 비트에 해당하는 인덱스
Figure PCTKR2023004482-appb-img-000595
에 대해서,
Figure PCTKR2023004482-appb-img-000596
번째 열은
Figure PCTKR2023004482-appb-img-000597
,
Figure PCTKR2023004482-appb-img-000598
인
Figure PCTKR2023004482-appb-img-000599
에 대해
Figure PCTKR2023004482-appb-img-000600
으로 구성된다.
- 고정 비트에 해당하는 인덱스
Figure PCTKR2023004482-appb-img-000601
에 대해서,
Figure PCTKR2023004482-appb-img-000602
번째 열의 모든 원소는 0, 즉
Figure PCTKR2023004482-appb-img-000603
로 구성된다.
- 패리티 비트에 해당하는 인덱스
Figure PCTKR2023004482-appb-img-000604
에 대해서,
Figure PCTKR2023004482-appb-img-000605
은 패리티 비트
Figure PCTKR2023004482-appb-img-000606
가
Figure PCTKR2023004482-appb-img-000607
에 의해 인과적으로 생성되는 것을 나타내도록 구성된다. 또한
Figure PCTKR2023004482-appb-img-000608
은 모든 원소가 0이 되도록 구성된다.
예를 들어, 상기 계속되는 길이
Figure PCTKR2023004482-appb-img-000609
의 극부호 예제(
Figure PCTKR2023004482-appb-img-000610
,
Figure PCTKR2023004482-appb-img-000611
,
Figure PCTKR2023004482-appb-img-000612
) 에서의 프리코딩 행렬
Figure PCTKR2023004482-appb-img-000613
는 상기의 규칙에 의해 다음과 같이 주어진다.
Figure PCTKR2023004482-appb-img-000614
프리코딩과 극부호화의 조합에 의해 구성되는 전체 생성 행렬(generator matrix)은
Figure PCTKR2023004482-appb-img-000615
가 될 수 있다. 예를 들어, 상기 전체 생성 행렬은 다음과 같이 주어진다.
Figure PCTKR2023004482-appb-img-000616
프리코딩 행렬
Figure PCTKR2023004482-appb-img-000617
와 상기 설명한 패리티 검사 행렬
Figure PCTKR2023004482-appb-img-000618
는 정의에 의해 서로 곱했을 때, 모든 원소가 0 인 행렬이 된다. 예를 들어, [수학식 19]에 기반하여 하기의 수학식의 관계가 성립한다.
Figure PCTKR2023004482-appb-img-000619
상기 패리티 검사 행렬
Figure PCTKR2023004482-appb-img-000620
에서 정보 비트에 대한 열은 설명한 것과 같이 모두 0으로 구성되므로, 수학식 22(
Figure PCTKR2023004482-appb-img-000621
)는
Figure PCTKR2023004482-appb-img-000622
와 같이 보다 간단한 형태로 표시될 수 있다. 이를 위해
Figure PCTKR2023004482-appb-img-000623
와 같이 간단한 형태가 정의되어 이용될 수 있다.
이제 앞서 설명한 SCC 복호 과정을 수식을 기반으로 조금 더 상세하게 설명하도록 한다. 순차적인 복호에 의해 정보 비트
Figure PCTKR2023004482-appb-img-000624
를 복호하는 단계를 고려하자. 앞서 설명한 것과 같이 SCC 복호기의 장치는
Figure PCTKR2023004482-appb-img-000625
를 바로 추정하지 않고, 다음 정보 비트 사이에 있는 미래 제약 비트를 반영할 수 있다. 효과적인 비트들의 구분을 위해, 추정하려고 하는 비트
Figure PCTKR2023004482-appb-img-000626
는 목표 비트(target bit)로 지칭되며, 이를 위해 실제 처리하려고 하는 비트는 처리 비트(processing bit)로 지칭될 수 있다. 목표 비트
Figure PCTKR2023004482-appb-img-000627
를 위한 처리 비트의 인덱스를
Figure PCTKR2023004482-appb-img-000628
라고 쓰며, 이 값은 하기의 수학식과 같이 결정된다.
Figure PCTKR2023004482-appb-img-000629
만약
Figure PCTKR2023004482-appb-img-000630
라면, 바로 정보 비트가 연달아 배치된 것이며, 상기 장치는 중간에 고려할 미래 제약이 없으므로 일반적인 SC 복호를 수행할 수 있다. 만약
Figure PCTKR2023004482-appb-img-000631
라면, 목표 비트
Figure PCTKR2023004482-appb-img-000632
의 값이 각각 0과 1이라는 가정(hypothesis)이 수립될 수 있다. 목표 비트
Figure PCTKR2023004482-appb-img-000633
의 값이
Figure PCTKR2023004482-appb-img-000634
이라는 가정을
Figure PCTKR2023004482-appb-img-000635
라는 기호로 쓰기로 한다. 가정
Figure PCTKR2023004482-appb-img-000636
의 검증을 위해, 길이
Figure PCTKR2023004482-appb-img-000637
의 임시 벡터
Figure PCTKR2023004482-appb-img-000638
가 생성될 수 있다. 앞서 추정된 벡터
Figure PCTKR2023004482-appb-img-000639
를 기반으로 임시 벡터
Figure PCTKR2023004482-appb-img-000640
는 하기의 수학식에 의해 순차적으로 생성될 수 있다.
Figure PCTKR2023004482-appb-img-000641
상기의 임시 벡터
Figure PCTKR2023004482-appb-img-000642
구성은 패리티 비트가 인과적으로 생성된다는 특성에 기반하여 생성될 수 있다.
실시예들에 따른 SCC 복호를 위한 장치는 상기 [수학식 24]와 같은 과정으로 얻어지는 두 임시 벡터
Figure PCTKR2023004482-appb-img-000643
과
Figure PCTKR2023004482-appb-img-000644
에 기반하여 각각 SC 복호를 수행할 수 있다. 복호 과정은 각 임시 벡터를 반영하였을 때, 확률에 대한 메트릭을 계산하거나, 혹은 유효성을 판단하는 것으로 이뤄질 수 있다. 이러한 일련의 과정에 의해, SCC 복호 과정은 다음의 수학식과 같이 개선된 천이 확률을 기반으로 복호를 수행하는 것으로 해석될 수 있다.
Figure PCTKR2023004482-appb-img-000645
채널
Figure PCTKR2023004482-appb-img-000646
은 채널 결합(channel combining)을 통해 얻어진,
Figure PCTKR2023004482-appb-img-000647
에서
Figure PCTKR2023004482-appb-img-000648
로의 벡터 채널을 의미하며,
Figure PCTKR2023004482-appb-img-000649
는
Figure PCTKR2023004482-appb-img-000650
에 대한 부채널을 나타낸다.
이제 앞서 설명한 BP-SC, BP-SCC 복호를 위한 미래 제약 변환(future constraint conversion) 과정을 수학식을 기반으로 상세히 설명한다. 앞서 설명한 바와 같이, 부호화 입력 비트 벡터
Figure PCTKR2023004482-appb-img-000651
는 패리티 검사 행렬
Figure PCTKR2023004482-appb-img-000652
에 대해
Figure PCTKR2023004482-appb-img-000653
의 관계로 제약된다. 또한 부호화 출력 벡터
Figure PCTKR2023004482-appb-img-000654
로 생성된다. 이 두 관계를 이용하여 부호화 출력 벡터에 대한 등가 패리티 검사 행렬(equivalent parity-check matrix)
Figure PCTKR2023004482-appb-img-000655
는 다음의 수학식으로 정의된다.
Figure PCTKR2023004482-appb-img-000656
이 결과에 의해, 부호화 출력 벡터에 대한 패리티 검사식을 하기의 수학식과 같이 얻을 수 있다.
Figure PCTKR2023004482-appb-img-000657
상기의 패리티 검사식은 생성 행렬
Figure PCTKR2023004482-appb-img-000658
가 대합 행렬(involutory matrix), 즉,
Figure PCTKR2023004482-appb-img-000659
인 특성에 기인하여 얻어진다.
계속되는 길이
Figure PCTKR2023004482-appb-img-000660
의 극부호 예제(
Figure PCTKR2023004482-appb-img-000661
,
Figure PCTKR2023004482-appb-img-000662
,
Figure PCTKR2023004482-appb-img-000663
)에서 부호화 출력 벡터에 대한 패리티 검사 행렬
Figure PCTKR2023004482-appb-img-000664
는 다음과 같이 주어진다.
Figure PCTKR2023004482-appb-img-000665
각 정보 비트에 대한 복호 시, 상기 패리티 검사식 [수학식 27] 은 변형되어가며 사용될 수 있다. 먼저, 임의의 비트
Figure PCTKR2023004482-appb-img-000666
(정보 비트일 필요 없음)에 대한 미래 제약 비트의 인덱스 집합을
Figure PCTKR2023004482-appb-img-000667
로 쓰며, 이는 다음과 같이 정의된다.
Figure PCTKR2023004482-appb-img-000668
정보 비트
Figure PCTKR2023004482-appb-img-000669
에 대한 복호를 위해 변형된 패리티 검사 행렬을
Figure PCTKR2023004482-appb-img-000670
.라고 쓰기로 하며, 이는 다음의 수학식과 같이 주어진다.
Figure PCTKR2023004482-appb-img-000671
상기에 기반하여, 정보 비트
Figure PCTKR2023004482-appb-img-000672
에 대한 복호 시 구성되는 패리티 검사식은 다음과 같이 구성된다.
Figure PCTKR2023004482-appb-img-000673
SCC 복호가 사용되어 목표 비트
Figure PCTKR2023004482-appb-img-000674
의 추정을 위해 처리 비트
Figure PCTKR2023004482-appb-img-000675
를 다루고 있다면, 상기 [수학식 31]은 하기의 수학식과 같이 다시 써질 수 있다.
Figure PCTKR2023004482-appb-img-000676
상기 [수학식 31] 및 [수학식 32] 와 같이 주어지는 패리티 검사식은 목표 비트
Figure PCTKR2023004482-appb-img-000677
의 복호에 바로 활용이 가능하다. 각 수학식의 첫번째 항(first term) 은 앞서 추정된 비트들 및 가정된 비트들에 의해 구성되며 바로 얻어질 수 있다. 두 번째 항(second term) 은 미래 제약의 변환되어 부호화 출력 벡터에 의해 구성된다. 부호화 출력 벡터는 복호기에서 곧 복호기 입력(LLR 벡터)에 대응되므로, 상기 장치는 해당 관계를 바로 활용할 수 있다. 따라서 모든 항이 활용 가능하므로, 상기 장치는 상기 [수학식 31], [수학식 32]를 활용하여 복호의 성능을 향상시킬 수 있다.
이제 서브그래프(subgraph) 기반의 미래 제약 변환을 수식을 통해 보다 상세히 설명하도록 한다. 이를 위해 몇 가지 기호를 추가적으로 정의한다. 먼저 부호화 입력 비트
Figure PCTKR2023004482-appb-img-000678
가 포함된 크기
Figure PCTKR2023004482-appb-img-000679
의 서브 그래프의 시작 인덱스는
Figure PCTKR2023004482-appb-img-000680
로 표현될 수 있다. 이를 기반으로 해당 서브 그래프에 속하는 모든 비트의 인덱스 집합은 다음의 수학식으로 정의될 수 있다.
Figure PCTKR2023004482-appb-img-000681
상기 정의에 의해, 전체 극부호의 관계
Figure PCTKR2023004482-appb-img-000682
에 포함된 크기
Figure PCTKR2023004482-appb-img-000683
의 서브 그래프 관계가 확인될 수 있다.
도 15는 본 개시의 실시예들에 중간 단계 부호어 벡터(intermediate codeword vector)의 예를 도시한다. 먼저
Figure PCTKR2023004482-appb-img-000684
는 부호화 입력 비트
Figure PCTKR2023004482-appb-img-000685
가 포함된 크기
Figure PCTKR2023004482-appb-img-000686
의 서브 그래프에 의해 생성된 중간 단계 부호어 벡터(intermediate codeword vector)를 나타낸다.
도 15를 참고하면, 상기 예제가 반영된 그래프(1500)는 서브 그래프(1510) 및 서브 그래프(1520)를 포함할 수 있다. 서브 그래프(1510)는
Figure PCTKR2023004482-appb-img-000687
가 포함된 크기 2의 서브 그래프를 나타내며, 단계
Figure PCTKR2023004482-appb-img-000688
에서 벡터(1511)
Figure PCTKR2023004482-appb-img-000689
가 획득될 수 있다. 또한, 도 15에서 서브 그래프(1520)는
Figure PCTKR2023004482-appb-img-000690
가 포함된 크기 4의 서브 그래프를 나타내며, 단계
Figure PCTKR2023004482-appb-img-000691
에서 벡터(1521)
Figure PCTKR2023004482-appb-img-000692
가 획득될 수 있다. 극부호의 재귀적 생성에 의해 다음의 관계식이 얻어진다.
Figure PCTKR2023004482-appb-img-000693
Figure PCTKR2023004482-appb-img-000694
는 부호화 입력 비트
Figure PCTKR2023004482-appb-img-000695
가 포함된 크기
Figure PCTKR2023004482-appb-img-000696
의 서브 그래프에 의해 생성된 중간 단계의 벡터를 나타낸다. 벡터
Figure PCTKR2023004482-appb-img-000697
과 음이 아닌 정수(non-negative integer)의 집합
Figure PCTKR2023004482-appb-img-000698
에 대해,
Figure PCTKR2023004482-appb-img-000699
는
Figure PCTKR2023004482-appb-img-000700
의 원소에서 인덱스가 집합
Figure PCTKR2023004482-appb-img-000701
에 속한 원소들로 구성되는 부-벡터(subvector)를 나타낸다. 즉,
Figure PCTKR2023004482-appb-img-000702
를 나타낸다. 즉,
Figure PCTKR2023004482-appb-img-000703
는, 부호화 입력 비트
Figure PCTKR2023004482-appb-img-000704
가 포함된 크기
Figure PCTKR2023004482-appb-img-000705
의 서브 그래프에 속하는 모든 비트의 인덱스 집합의 부호화 입력 비트 벡터, 즉 입력 벡터의 서브 벡터를 의미한다. 앞서 설명한 바와 같이,
Figure PCTKR2023004482-appb-img-000706
는
Figure PCTKR2023004482-appb-img-000707
의
Figure PCTKR2023004482-appb-img-000708
회 Kronecker power 한 결과로, 크기
Figure PCTKR2023004482-appb-img-000709
의 극부호 생성 행렬과 같다.
추가적으로 하기의 수학식들과 같이 두 인덱스 집합들이 정의된다.
Figure PCTKR2023004482-appb-img-000710
Figure PCTKR2023004482-appb-img-000711
상기를 집합에 대한 정의를 바탕으로, 부호화 입력 비트
Figure PCTKR2023004482-appb-img-000712
가 포함된 크기
Figure PCTKR2023004482-appb-img-000713
의 서브 그래프 의해 생성된 중간 단계 부호어 벡터
Figure PCTKR2023004482-appb-img-000714
에 대한 패리티 검사 행렬은 하기의 수학식과 같이 정의된다.
Figure PCTKR2023004482-appb-img-000715
이를 바탕으로, 상기 부호화 입력 비트
Figure PCTKR2023004482-appb-img-000716
가 포함된 크기
Figure PCTKR2023004482-appb-img-000717
의 서브 그래프에 대한 변환된 패리티 검사식은 하기의 수학식과 같이 얻어질 수 있다.
Figure PCTKR2023004482-appb-img-000718
SCC 복호가 사용되어 목표 비트
Figure PCTKR2023004482-appb-img-000719
의 추정을 위해 처리 비트
Figure PCTKR2023004482-appb-img-000720
를 다루고 있다면, 상기 [수학식 38] 은 하기의 수학식과 같이 다시 써질 수 있다.
Figure PCTKR2023004482-appb-img-000721
앞서 살펴본 다른 패리티 검사식과 마찬가지로, [수학식 38] 및 [수학식 39]의 모든 항들은 목표 비트
Figure PCTKR2023004482-appb-img-000722
의 복호 시 확인이 가능하다. 상기 장치의 복호기는 상기 확인의 결과 기반하여 복호의 성능을 향상시킬 수 있다.
본 개시의 실시예들에 따를 때, 통신 시스템 또는 방송 시스템에서 장치에 의해 수행되는 방법은, 극부호(polar codes)에 기반하여 부호화된 비트들을 포함하는 신호를 수신하는 동작을 포함할 수 있다. 상기 방법은 상기 신호의 적어도 하나의 정보 비트(information bit) 및 적어도 하나의 동결 비트(frozen bit)에 대한 극부호 구성을 식별하는 동작을 포함할 수 있다. 상기 방법은 상기 극부호의 구성에 기반하여, 상기 신호의 복호를 수행하는 동작을 포함할 수 있다. 상기 적어도 하나의 정보 비트 중에서 정보 비트에 대한 복호는, 적어도 하나의 제약(constraint) 비트의 적어도 하나의 값에 기반하여 수행될 수 있다. 상기 적어도 하나의 제약 비트는, 상기 정보 비트보다 후의 순서에 대응하는 패리티 비트 또는 동결 비트 중에서 적어도 하나를 포함할 수 있다.
일 실시예에 따라, 상기 적어도 하나의 제약 비트의 각 비트는 상기 신호의 적어도 하나의 패리티 비트 또는 상기 적어도 하나의 동결 비트에 포함될 수 있다.
일 실시예에 따라, 상기 복호를 수행하는 동작은, 상기 정보 비트의 이전 복호 결과 및 상기 정보 비트의 후보 값들에 기반하여, 상기 정보 비트의 이후에 대응하는 제약 비트의 값을 결정하는 동작을 포함할 수 있다. 상기 복호를 수행하는 동작은, 상기 제약 비트의 값에 기반하여, 상기 정보 비트에 대한 복호를 수행하는 동작을 포함할 수 있다.
일 실시예에 따라, 상기 이전 복호 결과는, 상기 정보 비트보다 이전의 순서에 대응하는 비트의 값 또는 상기 비트의 복수의 후보군들을 포함할 수 있다.
일 실시예에 따라, 상기 적어도 하나의 제약 비트 중에서 제약 비트가 동결 비트인 경우, 상기 제약 비트의 값은 고정된 값으로 결정될 수 있다. 상기 적어도 하나의 제약 비트 중에서 제약 비트가 패리티 비트인 경우, 상기 제약 비트의 값은 패리티 생성 방식에 기반하여 결정될 수 있다.
일 실시예에 따라, 상기 정보 비트에 대한 복호는 상기 정보 비트의 사후(a-posteriori) 확률에 기반하여 수행될 수 있다. 상기 사후 확률은, 상기 적어도 하나의 제약 비트의 상기 적어도 하나의 값에 기반하여 도출될 수 있다.
일 실시예에 따라, 상기 극부호 구성은 상기 적어도 하나의 정보 비트 및 상기 적어도 하나의 동결 비트의 각 비트 인덱스를 식별하기 위한 비트 인덱스 정보를 포함할 수 있다.
일 실시예에 따라, 상기 극부호 구성은 상기 신호의 적어도 하나의 패리티 비트의 오류 검출(error detection)을 위한 연산 방식 정보를 포함할 수 있다.
일 실시예에 따라, 상기 극부호 구성은 상기 신호에 대한 패리티 검사 행렬 및 상기 극부호에 대한 생성 행렬(generation matrix)과 관련된 정보를 포함할 수 있다.
일 실시예에 따라, 상기 SC 복호는 신뢰 전파(belief-propagation) 기법에 기반하여 수행될 수 있다.
본 개시의 실시예들에 따를때, 통신 시스템 또는 방송 시스템에서 장치에 의해 수행되는 장치는, 메모리(memory); 적어도 하나의 송수신기(transceiver); 및 적어도 하나의 프로세서(processor)를 포함할 수 있다. 상기 적어도 하나의 프로세서는 극부호(polar codes)에 기반하여 부호화된 비트들을 포함하는 신호를 수신하도록 구성될 수 있다. 상기 적어도 하나의 프로세서는 상기 신호의 적어도 하나의 정보 비트(information bit) 및 적어도 하나의 동결 비트(frozen bit)에 대한 극부호 구성을 식별하도록 구성될 수 있다. 상기 적어도 하나의 프로세서는 상기 극부호의 구성에 기반하여, 상기 신호의 복호를 수행하도록 구성될 수 있다. 상기 적어도 하나의 정보 비트 중에서 정보 비트에 대한 복호는, 적어도 하나의 제약(constraint) 비트의 적어도 하나의 값에 기반하여 수행될 수 있다. 상기 적어도 하나의 제약 비트는, 상기 정보 비트보다 후의 순서에 대응하는 패리티 비트 또는 동결 비트 중에서 적어도 하나를 포함할 수 있다.
일 실시예에 따라, 상기 적어도 하나의 제약 비트의 각 비트는 상기 신호의 적어도 하나의 패리티 비트 또는 상기 적어도 하나의 동결 비트에 포함될 수 있다.
일 실시예에 따라, 상기 복호를 수행하기 위해, 상기 적어도 하나의 프로세서는, 상기 정보 비트의 이전 복호 결과 및 상기 정보 비트의 후보 값들에 기반하여, 상기 정보 비트의 이후에 대응하는 제약 비트의 값을 결정하도록 구성될 수 있다. 상기 복호를 수행하기 위해, 상기 적어도 하나의 프로세서는, 상기 제약 비트의 값에 기반하여, 상기 정보 비트에 대한 복호를 수행하도록 구성될 수 있다.
일 실시예에 따라, 상기 이전 복호 결과는, 상기 정보 비트의 복호 순서보다 이전의 순서에 대응하는 비트의 값 또는 상기 비트의 복수의 후보군들을 포함할 수 있다.
일 실시예에 따라, 상기 적어도 하나의 제약 비트 중에서 제약 비트가 동결 비트인 경우, 상기 제약 비트의 값은 고정된 값으로 결정될 수 있다. 상기 적어도 하나의 제약 비트 중에서 제약 비트가 패리티 비트인 경우, 상기 제약 비트의 값은 패리티 생성 방식에 기반하여 결정될 수 있다.
일 실시예에 따라, 상기 정보 비트에 대한 복호는 상기 정보 비트의 사후(a-posteriori) 확률에 기반하여 수행될 수 있다. 상기 사후 확률은, 상기 적어도 하나의 제약 비트의 상기 적어도 하나의 값에 기반하여 도출될 수 있다.
일 실시예에 따라, 상기 극부호 구성은 상기 적어도 하나의 정보 비트 및 상기 적어도 하나의 동결 비트의 각 비트 인덱스를 식별하기 위한 비트 인덱스 정보를 포함할 수 있다.
일 실시예에 따라, 상기 극부호 구성은 상기 신호의 적어도 하나의 패리티 비트의 오류 검출(error detection)을 위한 연산 방식 정보를 포함할 수 있다.
일 실시예에 따라, 상기 극부호 구성은 상기 신호에 대한 패리티 검사 행렬 및 상기 극부호에 대한 생성 행렬(generation matrix)과 관련된 정보를 포함할 수 있다.
일 실시예에 따라, 상기 SC 복호는 신뢰 전파(belief-propagation) 기법에 기반하여 수행될 수 있다.
본 개시의 실시예들에 따르면, 통신 시스템 또는 방송 시스템에서 수신 장치에 의해 수행되는 동작 방법은, 극부호로 부호화된 비트들에 대한 신호를 수신하고 처리하여 극부호의 입력을 생성하는 과정과, 상기 입력에 대한 극부호의 구성을 확인하는 과정과, 상기 결정된 구성에 기반하여 복호기 입력을 가지고 순차적 제거(successive cancellation, SC) 기반의 복호를 수행하는 과정을 포함할 수 있다. 상기 SC 기반의 복호에서, 적어도 하나의 비트에 대한 복호 및 추정은, 이후 복호 및 추정될 적어도 하나의 비트의 구성(제약 여부, 어떻게 제약되었는지 등)을 고려하여 수행될 수 있다. 특히, 본 개시에서 제안되는 극부호의 순차적인 복호는, 이후 복호 및 추정할 비트 중 그 값이 자유롭게 결정되지 않는 제약된 비트, 소위 미래 제약(future constraint) 비트들 중 적어도 하나를 고려하여 수행되는 것을 특징으로 한다.
상기 '복호 대상이 되는 비트 이후 복호 및 추정이 되는 비트'는 순차적인 복호 과정에서 시간 상 나중에 복호되는 비트를 일컫는다. 일반적인 표기에 따라, 순차적인 복호 과정이 비트 인덱스의 오름차순(ascending order) 로 일컬어진다면, 복호 대상이 되는 비트보다 더 큰 인덱스를 갖는 비트를 일컫는다. 예컨데,
Figure PCTKR2023004482-appb-img-000723
번째 비트가 복호 대상인 경우,
Figure PCTKR2023004482-appb-img-000724
번째,
Figure PCTKR2023004482-appb-img-000725
번째 비트 등이 '이후 복호 및 추정이 되는 비트'이다.
Figure PCTKR2023004482-appb-img-000726
번째 비트의 복호에서 미래 제약 비트는 인덱스가
Figure PCTKR2023004482-appb-img-000727
보다 큰 비트들 중에 그 값이 제약되는 동결 비트(frozen bit)(혹은 고정 비트) 또는 패리티 비트(parity bit) 등을 의미한다.
상기 미래 제약을 고려한 극부호 복호의 일 실시예로써, SC-검사(SC-check, SCC) 복호는 복호 대상인 비트가 가질 수 있는 값, 0 혹은 1을 대입하고 다음 복호 대상이 될 비트보다 앞에 있는(인덱스가 작은) 미래 제약 비트들 전부 혹은 적어도 하나의 비트가 상응하는 제약된 값을 갖는지를 확인 혹은 검사하는 과정으로 구성된다.
SCC 복호의 일 실시예로, 복호기는, 복호 대상인 비트(이하, 대상 비트)가 가질 수 있는 값, 0 혹은 1을 각각 대상 비트에 대입할 수 있다. 이후, 복호기는 미래 제약 비트들은 상응하여 결정되는 비트 값을 대입할 수 있다. 복호기는 극부호의 구성에서 모순이 발생하는지를 확인 혹은 검사하여 대상 비트의 값을 추정할 수 있다. 다시 말해, 복호 대상인 비트에 0으로 대입했을 때와 대상인 비트에 1로 대입했을 때, 복호기는 미래 제약 비트들의 상응하여 결정되는 비트 값에 모순이 발생하는지 여부를 각각 검사할 수 있다. 복호기는 모순이 발생하지 않는 비트로 대상 비트 값을 추정할 수 있다.
SCC 복호의 또 다른 일 실시예로, 복호기는 복호 대상인 비트가 가질 수 있는 값, 0 혹은 1을 각각 대상 비트에 대입하고, 이후 미래 제약 비트들은 상응하여 결정되는 비트 값을 대입한 뒤, 극부호의 구성에서 계산 혹은 도출 가능한 메트릭(metric)에 기반하여 대상 비트의 값을 추정할 수 있다. 다시 말해, 복호기는, 복호 대상인 비트를 0으로 대입했을 때와 복호 대상인 비트를 1로 대입했을 때, 미래 제약 비트들의 상응하여 결정되는 비트 값에 대한 우도(likelihood), 사후 확률(posteriori) 등에 대한 메트릭을 계산하여, 메트릭 값이 큰 쪽으로 대상 비트의 추정값을 결정할 수 있다. SCC 복호의 구체적인 방식은 상기 실시예들에 국한되지 않는다. 복호기는 복호의 대상이 되는 비트를 바로 추정하지 않고, 0과 1을 각각 대입한 후, 이후 비트 중 적어도 하나를 기반으로 결정하는 방법을 수행할 수 있다.
상기 미래 제약을 고려한 극부호 복호의 또 다른 일 실시예로써, 신뢰-전파 SC(belief-propagation SC, BP-SC) 복호는, 그래프 기반의 극부호 복호에서 적어도 하나의 미래 제약에 상응하는 검사 노드(check node)를 추가하여 SC 복호를 수행하는 방법이다. 상기 BP-SC 복호의 일 실시예로써, 복호기는 새롭게 추가된 검사 노드에 대한 상응하는 동작을 수행하여 로그 우도비(log likelihood ratio, LLR) 등 메트릭을 계산하여 대상 비트에 대한 값을 추정할 수 있다. 상기 BP-SC 복호의 또 다른 일 실시예로써, 복호기는 검사 노드가 추가된 그래프 상에서 반복적인 메시지 교환(iterative message passing)을 수행하여 복호 대상인 비트에 대한 LLR 등 메트릭을 계산하여 대상 비트에 대한 값을 추정할 수 있다.
상기 SCC 복호와 BP-SC 복호는 결합되어 BP-SCC 복호 방법으로 실현될 수 있다. 또한 상기 SCC 복호, BP-SC 복호, BP-SCC 복호 방법은 둘 이상의 후보군을 고려하는 리스트(list), 스택(stack) 등의 방식과 결합되어, SCC-list, SCC-stack, SCC-flip, BP-SC-list, BP-SC-stack, BP-SC-flip, BP-SCC-list, BP-SCC-stack, BP-SCC-flip 등의 방식으로 실현될 수 있다. 본 개시의 실시예들은 극 부호의 SC 기반 복호에서 미래 제약을 활용하는 어떠한 방법으로도 실현될 수 있으며, 특정한 방식으로 제한되지 않음에 유의하여야 한다.
통신 시스템 또는 방송 시스템에서 수신 장치에 의해 수행되는 방법은, 극부호로 부호화된 비트들에 대한 신호를 수신하고 처리하여 극부호 복호를 위한 입력을 생성하는 과정을 포함할 수 있다. 상기 방법은 상기 입력에 대한 극부호의 구성을 확인하는 과정을 포함할 수 있다. 상기 방법은 상기 극부호의 구성에 기반하여, 극부호의 복호를 수행하는 과정을 포함할 수 있다. 상기 극부호의 복호 과정은, 적어도 하나의 비트에 대해 복호할 때, 적어도 하나의 다음에 위치한 비트의 구성에 기반하여 수행되는 점을 특징으로 할 수 있다. 일 실시예에 따라, 상기 적어도 하나의 다음에 위치한 비트는, 극부호의 순차적인 복호에서 시간 혹은 순서 상 뒤에 복호 및 추정될 수 있다. 일 실시예에 따라, 상기 적어도 하나의 다음에 위치한 비트의 값은, 기-결정된 방식에 의해 결정되거나 고정된 값일 수 있다.
본 개시는 극부호(polar code)를 이용하는 통신 시스템 또는 방송 시스템에 관련된 것이다. 구체적으로 본 개시는 통신 및 방송 시스템에서 극부호의 복호(decoding)을 위한 것이다. 수신 장치의 동작 방법은, 극부호로 부호화된 비트들에 대한 신호를 수신하고 처리하여 극부호 복호를 위한 입력을 생성할 수 있다. 상기 동작 방법은 상기 입력에 대한 극부호의 구성을 확인하는 과정을 포함할 수 있다. 상기 동작 방법은 상기 결정된 구성 및 상기 극부호 복호를 위한 입력에 기반하여, 복호를 수행하는 과정을 포함할 수 있다. 상기 극부호의 복호 과정에 있어, 적어도 하나의 비트에 대해 복호는, 적어도 하나의 다음에 위치한 비트의 구성을 고려하여 수행될 수 있다. 상기 복호에서 사용되는 적어도 하나의 다음에 위치한 비트는 그 값이 제약된 비트인 미래 제약 비트임을 특징으로 한다. 본 개시의 내용은 미래 제약을 고려하지 않는 종래의 극부호 복호 방법 및 장치와 구분되는 것을 특징으로 한다.
본 개시의 청구항 또는 명세서에 기재된 실시예들에 따른 방법들은 하드웨어, 소프트웨어, 또는 하드웨어와 소프트웨어의 조합의 형태로 구현될(implemented) 수 있다.
소프트웨어로 구현하는 경우, 하나 이상의 프로그램(소프트웨어 모듈)을 저장하는 컴퓨터 판독 가능 저장 매체가 제공될 수 있다. 컴퓨터 판독 가능 저장 매체에 저장되는 하나 이상의 프로그램은, 전자 장치(device) 내의 하나 이상의 프로세서에 의해 실행 가능하도록 구성된다(configured for execution). 하나 이상의 프로그램은, 전자 장치로 하여금 본 개시의 청구항 또는 명세서에 기재된 실시예들에 따른 방법들을 실행하게 하는 명령어(instructions)를 포함한다.
이러한 프로그램(소프트웨어 모듈, 소프트웨어)은 랜덤 액세스 메모리(random access memory), 플래시(flash) 메모리를 포함하는 불휘발성(non-volatile) 메모리, 롬(read only memory, ROM), 전기적 삭제가능 프로그램가능 롬(electrically erasable programmable read only memory, EEPROM), 자기 디스크 저장 장치(magnetic disc storage device), 컴팩트 디스크 롬(compact disc-ROM, CD-ROM), 디지털 다목적 디스크(digital versatile discs, DVDs) 또는 다른 형태의 광학 저장 장치, 마그네틱 카세트(magnetic cassette)에 저장될 수 있다. 또는, 이들의 일부 또는 전부의 조합으로 구성된 메모리에 저장될 수 있다. 또한, 각각의 구성 메모리는 다수 개 포함될 수도 있다.
또한, 프로그램은 인터넷(Internet), 인트라넷(Intranet), LAN(local area network), WAN(wide area network), 또는 SAN(storage area network)과 같은 통신 네트워크, 또는 이들의 조합으로 구성된 통신 네트워크를 통하여 접근(access)할 수 있는 부착 가능한(attachable) 저장 장치(storage device)에 저장될 수 있다. 이러한 저장 장치는 외부 포트를 통하여 본 개시의 실시예를 수행하는 장치에 접속할 수 있다. 또한, 통신 네트워크상의 별도의 저장장치가 본 개시의 실시예를 수행하는 장치에 접속할 수도 있다.
상술한 본 개시의 구체적인 실시예들에서, 개시에 포함되는 구성 요소는 제시된 구체적인 실시예에 따라 단수 또는 복수로 표현되었다. 그러나, 단수 또는 복수의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 본 개시가 단수 또는 복수의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라 하더라도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다.
한편 본 개시의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 개시의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다.

Claims (15)

  1. 통신 시스템 또는 방송 시스템에서 장치에 의해 수행되는 방법에 있어서,
    극부호(polar codes)에 기반하여 부호화된 비트들을 포함하는 신호를 수신하는 동작과,
    상기 신호의 적어도 하나의 정보 비트(information bit) 및 적어도 하나의 동결 비트(frozen bit)에 대한 극부호 구성을 식별하는 동작과,
    상기 극부호의 구성에 기반하여, 상기 신호의 복호를 수행하는 동작을 포함하고,
    상기 적어도 하나의 정보 비트 중에서 정보 비트에 대한 복호는, 적어도 하나의 제약(constraint) 비트의 적어도 하나의 값에 기반하여 수행되고,
    상기 적어도 하나의 제약 비트는, 상기 정보 비트보다 후의 순서에 대응하는 패리티 비트 또는 동결 비트 중에서 적어도 하나를 포함하는 방법.
  2. 청구항 1에 있어서,
    상기 적어도 하나의 제약 비트의 각 비트는 상기 신호의 적어도 하나의 패리티 비트 또는 상기 적어도 하나의 동결 비트에 포함되는 방법.
  3. 청구항 1에 있어서,
    상기 복호를 수행하는 동작은,
    상기 정보 비트의 이전 복호 결과 및 상기 정보 비트의 후보 값들에 기반하여, 상기 정보 비트의 이후에 대응하는 제약 비트의 값을 결정하는 동작과,
    상기 제약 비트의 값에 기반하여, 상기 정보 비트에 대한 복호를 수행하는 동작을 포함하는 방법.
  4. 청구항 3에 있어서,
    상기 이전 복호 결과는, 상기 정보 비트보다 이전의 순서에 대응하는 비트의 값 또는 상기 비트의 복수의 후보군들을 포함하는 방법.
  5. 청구항 1에 있어서,
    상기 적어도 하나의 제약 비트 중에서 제약 비트가 동결 비트인 경우, 상기 제약 비트의 값은 고정된 값으로 결정되고,
    상기 적어도 하나의 제약 비트 중에서 제약 비트가 패리티 비트인 경우, 상기 제약 비트의 값은 패리티 생성 방식에 기반하여 결정되는 방법.
  6. 통신 시스템 또는 방송 시스템에서 장치에 의해 수행되는 장치에 있어서,
    메모리(memory);
    적어도 하나의 송수신기(transceiver); 및
    적어도 하나의 프로세서(processor)를 포함하고,
    상기 적어도 하나의 프로세서는,
    극부호(polar codes)에 기반하여 부호화된 비트들을 포함하는 신호를 수신하고,
    상기 신호의 적어도 하나의 정보 비트(information bit), 및 적어도 하나의 동결 비트(frozen bit)에 대한 극부호 구성을 식별하고,
    상기 극부호의 구성에 기반하여, 상기 신호의 복호를 수행하도록 구성되고,
    상기 적어도 하나의 정보 비트 중에서 정보 비트에 대한 복호는, 적어도 하나의 제약(constraint) 비트의 적어도 하나의 값에 기반하여 수행되고,
    상기 적어도 하나의 제약 비트는, 상기 정보 비트보다 후의 순서에 대응하는 패리티 비트 또는 동결 비트 중에서 적어도 하나를 포함하는 장치.
  7. 청구항 6에 있어서,
    상기 적어도 하나의 제약 비트의 각 비트는 상기 신호의 적어도 하나의 패리티 비트 또는 상기 적어도 하나의 동결 비트에 포함되는 장치.
  8. 청구항 6에 있어서,
    상기 복호를 수행하기 위해, 상기 적어도 하나의 프로세서는,
    상기 정보 비트의 이전 복호 결과 및 상기 정보 비트의 후보 값들에 기반하여, 상기 정보 비트의 이후에 대응하는 제약 비트의 값을 결정하고,
    상기 제약 비트의 값에 기반하여, 상기 정보 비트에 대한 복호를 수행하도록 구성되는 장치.
  9. 청구항 8에 있어서,
    상기 이전 복호 결과는, 상기 정보 비트보다 이전의 순서에 대응하는 비트의 값 또는 상기 비트의 복수의 후보군들을 포함하는 장치.
  10. 청구항 6에 있어서,
    상기 적어도 하나의 제약 비트 중에서 제약 비트가 동결 비트인 경우, 상기 제약 비트의 값은 고정된 값으로 결정되고,
    상기 적어도 하나의 제약 비트 중에서 제약 비트가 패리티 비트인 경우, 상기 제약 비트의 값은 패리티 생성 방식에 기반하여 결정되는 장치.
  11. 청구항 6에 있어서,
    상기 정보 비트에 대한 복호는 상기 정보 비트의 사후(a-posteriori) 확률에 기반하여 수행되고,
    상기 사후 확률은, 상기 적어도 하나의 제약 비트의 상기 적어도 하나의 값에 기반하여 도출되는 장치.
  12. 청구항 6에 있어서,
    상기 극부호 구성은 상기 적어도 하나의 정보 비트 및 상기 적어도 하나의 동결 비트의 각 비트 인덱스를 식별하기 위한 비트 인덱스 정보를 포함하는 장치.
  13. 청구항 6에 있어서,
    상기 극부호 구성은 상기 신호의 적어도 하나의 패리티 비트의 오류 검출(error detection)을 위한 연산 방식 정보를 포함하는 장치.
  14. 청구항 6에 있어서,
    상기 극부호 구성은 상기 신호에 대한 패리티 검사 행렬 및 상기 극부호에 대한 생성 행렬(generation matrix)과 관련된 정보를 포함하는 장치.
  15. 청구항 6에 있어서,
    상기 SC 복호는 신뢰 전파(belief-propagation) 기법에 기반하여 수행되는 장치.
PCT/KR2023/004482 2022-05-08 2023-04-03 통신 시스템 또는 방송 시스템에서 미래 제약을 이용한 극부호의 복호화를 위한 장치 및 방법 WO2023219271A1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR20220056313 2022-05-08
KR10-2022-0056313 2022-05-08
KR20220056917 2022-05-09
KR10-2022-0056917 2022-05-09
KR10-2022-0146143 2022-11-04
KR1020220146143A KR20230156883A (ko) 2022-05-08 2022-11-04 통신 시스템 또는 방송 시스템에서 미래 제약을 이용한 극부호의 복호화를 위한 장치 및 방법

Publications (1)

Publication Number Publication Date
WO2023219271A1 true WO2023219271A1 (ko) 2023-11-16

Family

ID=88730580

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2023/004482 WO2023219271A1 (ko) 2022-05-08 2023-04-03 통신 시스템 또는 방송 시스템에서 미래 제약을 이용한 극부호의 복호화를 위한 장치 및 방법

Country Status (1)

Country Link
WO (1) WO2023219271A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190158222A1 (en) * 2016-07-27 2019-05-23 Huawei Technologies Co., Ltd. Device and method for executing encoding
KR20190138682A (ko) * 2017-04-20 2019-12-13 퀄컴 인코포레이티드 폴라 코드들에 대한 동적 고정 비트들 및 에러 검출
US20210376863A1 (en) * 2020-05-26 2021-12-02 National Taiwan University Method of decoding polar codes based on belief propagation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190158222A1 (en) * 2016-07-27 2019-05-23 Huawei Technologies Co., Ltd. Device and method for executing encoding
KR20190138682A (ko) * 2017-04-20 2019-12-13 퀄컴 인코포레이티드 폴라 코드들에 대한 동적 고정 비트들 및 에러 검출
US20210376863A1 (en) * 2020-05-26 2021-12-02 National Taiwan University Method of decoding polar codes based on belief propagation

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HUAWEI HISILICON: "Details of the Polar code design", 3GPP TSG RAN WG1 MEETING #87, R1-1611254, 13 November 2016 (2016-11-13), XP051175235 *
INTERDIGITAL COMMUNICATIONS: "Performance Evaluation of Channel Coding for URLLC and mMTC", 3GPP TSG RAN WG1 MEETING #86, R1-167565, 21 August 2016 (2016-08-21), XP051140720 *

Similar Documents

Publication Publication Date Title
WO2013055046A2 (ko) 통신/방송 시스템에서 데이터 송수신 장치 및 방법
WO2020067740A1 (en) Method and apparatus for channel state information estimation
WO2019190281A1 (en) Apparatus and method for encoding and decoding using polar code in wireless communication system
WO2011053101A2 (en) Apparatus and method for generating a parity check matrix in a communication system using linear block codes, and a transmission/reception apparatus and method using the same
WO2015160205A1 (ko) 부호어를 생성하는 방법 및 장치 그리고 부호어를 복원하는 방법 및 장치
WO2021006513A1 (en) Device and method to transmit and receive signal in communication system
WO2017082626A1 (ko) 무선 통신 시스템에서 복호화 방법 및 장치
WO2012099398A2 (en) Apparatus and method for transmittng and receiving data in communication/broadcasting system
WO2015115848A1 (en) Method and apparatus for estimating communication channel in mobile communication system
WO2011139133A2 (en) Method and apparatus for channel coding and decoding in a communication system using a low-density parity-check code
WO2017213409A1 (en) Channel decoding method and apparatus using structured priori information of preamble
WO2020242260A1 (ko) 전역적 문맥을 이용하는 기계 학습 기반의 이미지 압축을 위한 방법 및 장치
WO2017176031A1 (en) Receiver and method for processing a signal thereof
WO2017217715A1 (ko) 폴라 코드를 위한 프로즌 비트 결정 방법 및 이를 위한 장치
WO2023219271A1 (ko) 통신 시스템 또는 방송 시스템에서 미래 제약을 이용한 극부호의 복호화를 위한 장치 및 방법
WO2020067637A1 (ko) 무선 통신 시스템에서 극 부호를 이용한 부호화 및 복호화를 위한 장치 및 방법
WO2015037921A1 (en) Transmitter, receiver, and signal processing method thereof
WO2018143717A1 (ko) 폴라 코딩을 이용한 신호 송수신 방법 및 장치
WO2014116077A1 (en) Apparatus and method for supporting time-quadrature amplitude modulation in a wireless communication system
WO2015041481A1 (en) Transmitter and zero bits padding method thereof
WO2020145516A1 (ko) 무선 통신 시스템에서 저밀도 패리티 체크 행렬을 이용한 채널 코딩을 수행하는 방법 및 장치
WO2019004581A1 (ko) 무선 통신 시스템에서 ldpc 부호의 패리티 검사 행렬을 기반으로 부호화를 수행하는 방법 및 이를 이용한 단말
WO2018203661A1 (ko) 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치
WO2023219392A1 (ko) 블록 직교 희소 중첩 코드의 순차적 인코더 및 이를 이용한 인코딩 방법과 2단계 map 디코더와 mmse-a-map 디코더 및 이를 이용한 디코딩 방법
WO2024123014A1 (ko) 개선된 깊이 양극화 기반 인코딩 및 디코딩 방법과, 그 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23803696

Country of ref document: EP

Kind code of ref document: A1