WO2023219217A1 - 저밀도 패리티 검사 부호의 설계 및 부호화 방법 및 장치 - Google Patents

저밀도 패리티 검사 부호의 설계 및 부호화 방법 및 장치 Download PDF

Info

Publication number
WO2023219217A1
WO2023219217A1 PCT/KR2022/018359 KR2022018359W WO2023219217A1 WO 2023219217 A1 WO2023219217 A1 WO 2023219217A1 KR 2022018359 W KR2022018359 W KR 2022018359W WO 2023219217 A1 WO2023219217 A1 WO 2023219217A1
Authority
WO
WIPO (PCT)
Prior art keywords
matrix
proto
code
edge
low
Prior art date
Application number
PCT/KR2022/018359
Other languages
English (en)
French (fr)
Inventor
박호성
노혜진
김정현
박지연
손세희
이현우
한민석
Original Assignee
전남대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전남대학교산학협력단 filed Critical 전남대학교산학협력단
Publication of WO2023219217A1 publication Critical patent/WO2023219217A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/01—Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/01—Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/015—Simulation or testing of codes, e.g. bit error rate [BER] measurements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/203—Details of error rate determination, e.g. BER, FER or WER

Definitions

  • the present invention relates to a method and device for designing and encoding a low-density parity check code, and more specifically, to a method and device for designing and encoding a low-density parity check code in a wireless communication system and a data storage system.
  • the 5G communication system is called a Beyond 4G Network communication system or a Post LTE (Long Term Evolution) system.
  • 5G communication systems are being considered for implementation in ultra-high frequency (mmWave) bands (such as the 60 GHz band).
  • mmWave ultra-high frequency
  • the 5G communication system uses beamforming, massive array multiple input/output (massive MIMO), and full dimension multiple input/output (FD-MIMO). ), array antenna, analog beam-forming, and large scale antenna technologies are being discussed.
  • the 5G communication system uses evolved small cells, advanced small cells, cloud radio access networks (cloud RAN), and ultra-dense networks.
  • D2D Device to Device communication
  • wireless backhaul moving network
  • cooperative communication Coordinated Multi-Points (CoMP)
  • CoMP Coordinated Multi-Points
  • the 5G system uses FQAM (Hybrid Frequency Shift Keying and Quadrature Amplitude Modulation) and SWSC (Sliding Window Superposition Coding), which are advanced coding modulation (ACM) methods, and FBMC (Filter Bank Multi Carrier), which is an advanced access technology. ), NOMA (Non Orthogonal Multiple Access), and SCMA (Sparse Code Multiple Access) are being developed.
  • FQAM Hybrid Frequency Shift Keying and Quadrature Amplitude Modulation
  • SWSC Small Cell Multi Carrier
  • NOMA Non Orthogonal Multiple Access
  • SCMA Synchrom Code Multiple Access
  • error correction technology is used to correct data errors that may occur due to noise present in the communication channel when data is transmitted and received between a transmitting end and a receiving end.
  • the present invention was created to solve the above-mentioned problems, and its purpose is to provide a method and device for designing and encoding a low-density parity check code.
  • the present invention designs an optimal code and performs efficient encoding in a structure that adds edges to improve the protograph-based raptor-like (PBRL) LDPC code suitable for wireless communication and data storage systems.
  • the purpose is to provide a method and device for doing so.
  • the purpose of the present invention is to provide a method and device that enables a dual mode in which existing codes and new codes can be selectively implemented with a single hardware/software.
  • the design and encoding method of a low-density parity check code is (a) a Protograph-Based Raptor-Like (PBRL) Low-Density Parity-Check (LDPC) code. generating a proto-matrix for; (b) adding at least one edge to the proto-matrix; and (c) generating a codeword by performing encoding using the proto-matrix to which the at least one edge is added.
  • PBRL Protograph-Based Raptor-Like
  • LDPC Low-Density Parity-Check
  • the proto-matrix for the PBRL LDPC code may include an HRC proto-matrix of the highest-rate code (HRC), an IRC proto-matrix of an incremental redundancy code (IRC), a zero matrix, and an identity matrix.
  • HRC highest-rate code
  • IRC incremental redundancy code
  • step (b) may include adding the at least one edge to a lower triangular matrix of the unit matrix.
  • step (c) may include generating a codeword by performing fixed code rate or code rate compatible-based encoding using the proto-matrix to which the at least one edge is added.
  • step (b) is performed at a fixed code rate based on an indicator matrix including the IRC proto-matrix, the number of at least one edge, and a set of indicator values for variable nodes in the HRC proto-matrix. It may include generating a unitary matrix to which the at least one edge is added.
  • step (b) includes the IRC proto-matrix, the number of at least one edge, an indicator matrix including a set of indicator values for variable nodes in the HRC proto-matrix, and an indicator matrix at the same position in the indicator matrix. It may include generating a unitary matrix to which the at least one edge for code rate compatibility is added, based on a normalized indicator matrix including a set of values obtained by normalizing the indicator values in a row.
  • an apparatus for designing and encoding a low-density parity check code generates a proto-matrix for a Protograph-Based Raptor-Like (PBRL) Low-Density Parity-Check (LDPC) code, and adds at least one edge to the proto-matrix. and a control unit that generates a codeword by performing encoding using the proto-matrix to which the at least one edge has been added.
  • PBRL Protograph-Based Raptor-Like
  • LDPC Low-Density Parity-Check
  • the proto-matrix for the PBRL LDPC code may include an HRC proto-matrix of the highest-rate code (HRC), an IRC proto-matrix of an incremental redundancy code (IRC), a zero matrix, and an identity matrix.
  • HRC highest-rate code
  • IRC incremental redundancy code
  • control unit may add the at least one edge to a lower triangular matrix of the unit matrix.
  • control unit may generate a codeword by performing fixed code rate or inefficiency compatible-based encoding using the proto-matrix to which the at least one edge is added.
  • control unit based on an indicator matrix including the IRC proto-matrix, the number of the at least one edge, and a set of indicator values for variable nodes in the HRC proto-matrix, the at least one for a fixed code rate You can create an identity matrix with one edge added.
  • control unit includes the IRC proto-matrix, the number of at least one edge, an indicator matrix including a set of indicator values for variable nodes in the HRC proto-matrix, and a row (row) at the same position of the indicator matrix. ), a unitary matrix to which the at least one edge for code rate compatibility is added can be generated based on a normalization index matrix including a set of normalized values of the index values.
  • new additional edges can improve the error rate of weak parts of the existing code, lowering the overall error rate and enabling highly reliable communication.
  • the present invention can be applied to low-connectivity, reliable transmission of wireless communication in which retransmission is not easy.
  • Figure 1 is a diagram showing a prototype of a PBRL LDPC code according to an embodiment of the present invention.
  • FIG. 3A is a diagram illustrating a BLER graph of 5G NR base graph 2 LDPC codes at various code rates according to an embodiment of the present invention.
  • Figure 3b is a diagram showing a BLER graph of PBRL codes of various code rates designed with estBER according to an embodiment of the present invention.
  • Figure 4 is a diagram illustrating the design and encoding method of a low-density parity check code according to an embodiment of the present invention.
  • Figure 5 is a diagram illustrating the design of a low-density parity check code and the functional configuration of an encoding device according to an embodiment of the present invention.
  • a criterion may be used to compensate for the performance of weak parts of the existing code in determining the location of new additional edges.
  • a criterion for selecting a vulnerable variable node of an existing PBRL LDPC code may be used, and these criteria may be used to determine the position of the edge to supplement the selected weak variable node. It can be used separately as a case of operating at a code rate and a case of operating code rate compatiblely.
  • a graph structure can be used on the prototype of the code to encode with low complexity in a situation where additional edges exist.
  • the Protograph-based Raptor-like (PBRL) low-density parity check (LDPC) code has excellent error correction performance and rate-compatibility, but its structure focuses on the waterfall region rather than the error crest region.
  • the addition structure is a structure in which edges are added to the prototype of the existing PBRL LDPC code.
  • the PBRL LDPC code with an additive structure has a lower error floor than the existing code.
  • the added edge serves to increase the reliability of variable nodes with low reliability in the existing PBRL LDPC code. Since edge addition does not change the existing edge connections of the prototype, adaptive use with or without addition structures allows the system to achieve high-speed and reliable communication in an efficient manner while maintaining backward compatibility with the original PBRL LDPC code. It has the effect of implementing two PBRL LDPC codes.
  • Figure 1 is a diagram showing a prototype of a PBRL LDPC code according to an embodiment of the present invention.
  • the PBRL (Protograph-Based Raptor-Like) LDPC (Low-Density Parity-Check) code can be expressed as a proto-matrix, and its structure can be expressed as ⁇ Equation 1>.
  • HRC Highest-rate code
  • IRC Intelligent redundancy code
  • 0 may refer to the zero matrix
  • I may refer to the identity matrix
  • the prototype of IRC is However, because the connection between I is clear, the notation of ⁇ Equation 1> can be used.
  • the notation in the protograph representation is the same as part of Figure 1 and can be mathematically defined as:
  • a protograph can be defined as a set of variable nodes, check nodes, and edges.
  • the protomatrices P, P (HRC) , I (IRC) can be expressed as P, P (HRC) , and P (IRC) in the protograph, respectively.
  • V (1) is a set of variable nodes in HRC
  • V (2) is a set of variable nodes with degree 1, and It can be.
  • C (1) and C (2) are the sets of check nodes in HRC and IRC, respectively, It can be.
  • E (1) , E (2) , and E (3) represent the edge sets between C (1) and V (1) , V (1) and C (2) , and C (2) and V (2), respectively. mean and It can be.
  • the edge is denoted as (c,v) and can mean a check node and a variable node, respectively.
  • P (EXT) (V (2) , C (2) , E (2) ).
  • P (EXT) may correspond to the identity matrix I.
  • class means the number of variable nodes connected to V, V (1) , and V (2) , respectively, class , may mean the number of check nodes connected to C, C (1) , and C (2) , respectively.
  • each proto-matrix P (HRC) , P (IRC) , 0, I(or P (EXT) ) is , , , This can be.
  • the structure according to the present invention adds several edges to the lower triangular part of the identity matrix I(P( EXT) )) and considers parallel edges in the lower triangular part. You may not.
  • the lower triangular portion may be referred to as a ‘lower triangular matrix’ or a term with equivalent technical meaning.
  • the code rate compatibility characteristics of the PBRL LDPC code can be maintained. Since the PBRL LDPC code with the lower triangular matrix is the same as the PBRL LDPC code with the identity matrix I, adding an edge to the lower triangular part can be the same as designing the existing PBRL LDPC code.
  • PBRL LDPC codes are mainly used in communication systems, so their order is basically irregular. Irregular degree distribution causes reliability imbalance between variable nodes and leads to good threshold in asymptotic setting and good waterfall domain performance at finite length.
  • the first variable node may send only the channel reception value to the connected check node in every iteration.
  • the additional edge allows variable nodes to send enhanced messages, making them more reliable than before.
  • adding edges can basically be considered a good way to increase the minimum distance.
  • encoding can be described as a lifted code, so parameter specification may be necessary after lifting. Since only cyclic permutations are considered, each edge of the IRC can become a z x z cyclic permutation matrix (CPM) after lifting.
  • CPM cyclic permutation matrix
  • the ith row of the cyclic permutation matrix can be shifted one space to the right from the (i-1)th row.
  • the shift value of a cyclic permutation matrix can be defined as the column index of 1 in the first row. Column indices range from 0 to z-1.
  • the translation matrix of the zero matrix is It can be defined as: z i,j is , It can represent the shift value of the cyclic permutation matrix by lifting the (i,j)th element of P (IRC) .
  • the shift value of the cyclic permutation matrix lifted from the diagonal elements of ⁇ Equation 1> may always be 0.
  • Coding of the existing PBRL LDPC code can be done in two steps: HRC coding is performed first, and then IRC coding. After HRC encoding, binary row vector It can be assumed that is given.
  • s i is the length z.
  • the parity bit in the extension part is a binary row vector It can be expressed as represents a circular movement operator, and the vector moved circularly i times in s is It can be expressed as am. Then, the encoding for generating p from s can be expressed as ⁇ Equation 2>.
  • two-level coding of PBRL LDPC code with additive structure can be described.
  • encoding of the PBRL LDPC code with an additive structure can be performed in two steps.
  • the HRC may be encoded first, then the same encoding as the existing PBRL LDPC code may be performed as shown in Equation 3, and then additional encoding may be performed based on the added edge.
  • This encoding method fully utilizes existing encoding methods and requires the implementation of some additional logic. Because the result of the first encoding is not final, ' represents an intermediate result and can be expressed as ⁇ Equation 3>.
  • additional encoding may be represented as in ⁇ Table 1>.
  • the number of sequential encoding steps can be determined according to the number of edges added in the maximum length path. In the present invention, for practical use and simple edge addition selection, only one additional edge can be allowed in every path.
  • one or more edges can be added per variable node in the expansion part, but at most one edge is added per check node, assuming that the added edge cannot create a cycle within the lower triangle part. can do.
  • the add-on structure configuration algorithm and metric for a fixed code rate can be shown as ⁇ Table 1>.
  • V c is connected to c Represents a set of variable nodes.
  • C v represents the set of check nodes in C (2) connected to v.
  • C v (low) represents the set of check nodes in C (2) whose index is greater than the v index.
  • C v (low) matches the row below 1 on the main diagonal for the column with a given weight of 1 in the protomatrix.
  • m v represents reliability, and a larger indicator value may mean lower reliability.
  • the empirical bit error rate (BER) per subblock of the code corresponding to the variable node of the protograph can be used as an indicator.
  • the composition algorithm can be implemented to use any indicator.
  • n (e) represents the number of edges to be added to the extension part of the prototype.
  • n v (e) is Indicates the number of edges to be connected to.
  • V (sel) represents a set of variable nodes of selected degree 1 to which one or more additional edges will be connected.
  • C v (sel) represents the set of check nodes selected in IRC. Each check node is connected to an additional edge in v.
  • C (sel) represents the set of check nodes selected in IRC, via additional edges is connected to in other words, am. Since we assumed that the check node in IRC can add at most one edge, all C v (sel) are different and am.
  • additive structure configuration algorithms and metrics for code rate compatibility may be used.
  • Algorithm 1 in ⁇ Table 2> is designed to be used at a fixed code rate, and the added 1 can be located anywhere in the lower triangle. If the added 1s are concentrated in a few rows, edge addition is not effective for some code rates when code rate compatibility is used. Therefore, it may be important to distribute the added 1 for proportional purposes and maintain regular spacing between rows.
  • a method for generating a code design index matrix for code rate compatibility may be described.
  • the BER estimation value from the last row of the corresponding code rate to the last row of the lowest negative efficiency can be accumulated.
  • the value calculated up to this point is the cumulative index matrix M.
  • the values in M may mean the influence (contribution) at the next higher code rate when an edge is added to that position.
  • m i,j can be deleted from M that satisfies at least one of the following four deletion conditions.
  • m i,j is less than half of the variance of all elements in M.
  • a code design method for code rate compatibility may be described.
  • Each position (i,j) is the second primitive position defined in Algorithm 4 It is related to the set of row index candidates.
  • Set B contains the indicator values of variable nodes augmented by additional edges with a second primitive position (a i,j,l ,j ) .
  • Set C contains indicator values of untrusted variable nodes.
  • selection priority criteria may be indicated.
  • the error correction performance of the existing PBRL code and the PBRL code using the proposed additive structure can be compared in terms of BLER (block error rate).
  • BLER block error rate
  • BP belief propagation
  • AWGN additive white gaussian noise
  • the lifting of added edges can use the EMPEG (error minimization progressive edge growth) algorithm, which determines the cycle length and external message order to be maximized.
  • EMPEG error minimization progressive edge growth
  • the two PBRL LDPC codes used are as follows.
  • the first is base graph 2 adopted in 5G NR.
  • Base graph 2 the QC PBRL LDPC code, is a 42x52 proto-matrix and the lowest code rate is 1/5.
  • an example of a lift size of 80 and a length of 4160 is used.
  • the second is a short block length PBRL code.
  • This code can be referred to as PBRL. Because PBRL has multiple edges, it requires two step lifting. Perform pre-lifting 3 on the 17x25 proto-matrix and add 1 to the 51x75 proto-matrix. PBRL has the lowest code rate of 1/3, a second-lifting size of 43, and a length of 3225.
  • the error floor performance of the code with the structure according to the present invention is better than that of the existing code. You can select the appropriate n E depending on the communication situation or required BLER.
  • An indicator based on column weights can be used as an alternative to simBER.
  • estBER an indicator based on column weights
  • estBER according to the present invention may be an indicator that can replace simBER obtained through actual simulation.
  • FIG. 3A is a diagram illustrating a BLER graph of 5G NR base graph 2 LDPC codes at various code rates according to an embodiment of the present invention.
  • Figure 3b is a diagram showing a BLER graph of PBRL codes of various code rates designed with estBER according to an embodiment of the present invention.
  • T is the number of expanded variable nodes (parity part). T is It can have a range of . The higher the code rate, the smaller T can be, and the lower the code rate, the larger T can be.
  • the additive structure for code rate compatibility can show better BLER performance than the additive structure for existing codes and fixed code rates due to the addition of edges even at small T. As T increases, performance can be similar to that of an additive structure for a fixed code rate.
  • the performance of the additive structure for code rate compatibility may have the following characteristics. At high code rates with a small T, it can have better performance than existing codes and codes with an additive structure for a fixed code rate. Nevertheless, at low code rates with a large T, it can have similar BLER performance to existing codes and codes with an additive structure for a fixed code rate.
  • Figure 4 is a diagram illustrating the design and encoding method of a low-density parity check code according to an embodiment of the present invention.
  • step S401 is a step of generating a proto-matrix for a Protograph-Based Raptor-Like (PBRL) Low-Density Parity-Check (LDPC) code.
  • PBRL Protograph-Based Raptor-Like
  • LDPC Low-Density Parity-Check
  • the proto-matrix (P) for the PBRL LDPC code is the HRC proto-matrix (PHRC) of the highest-rate code (HRC), the IRC proto-matrix (PIRC) of the incremental redundancy code (IRC), and zero. It may include a matrix (0) and an identity matrix (I).
  • Step S403 is a step of adding at least one edge to the proto matrix.
  • the at least one edge may be added to a lower triangular matrix of the identity matrix.
  • an indicator matrix comprising an IRC proto-matrix (P(IRC)), a number of at least one edge (n(e)), and a set of indicator values for variable nodes in the HRC proto-matrix. Based on this, an identity matrix to which at least one edge for the fixed inefficiency is added can be generated.
  • an IRC proto-matrix P(IRC)
  • an indicator matrix M comprising a number of at least one edge (n(e)) and a set of indicator values for variable nodes in the HRC proto-matrix
  • M(n) Based on the normalization indicator matrix (M(n)), which includes a set of normalized indicator values in the same position row of the indicator matrix, determines where at least one edge for code rate compatibility will be added.
  • a unit matrix can be generated in which at least one edge for code rate compatibility is added to the determined position.
  • a desired code rate can be obtained by determining the number and location of at least one edge to be added.
  • the location at which at least one edge is added is the location at which the component value of '1' is added among the components of the lower triangular matrix constituting the unit matrix, located at points excluding the main diagonal. May contain information.
  • Step S405 is a step of generating a codeword by performing encoding using a proto-matrix to which at least one edge is added.
  • fixed code rate or code rate compatibility-based encoding can be generated using a proto-matrix to which at least one edge is added.
  • FIG. 5 is a diagram illustrating the functional configuration of a low-density parity check code design and encoding device 500 according to an embodiment of the present invention.
  • the design and encoding device 500 may be included in a transmitting node.
  • the design and encoding device 500 may include a control unit 510, a communication unit 520, and a storage unit 530.
  • the control unit 510 generates a proto-matrix for the PBRL LDPC code, adds at least one edge to the proto-matrix, and performs encoding using the proto-matrix to which at least one edge is added to generate a codeword. ) can be created.
  • control unit 510 may include an encoder.
  • control unit 510 may include at least one processor or microprocessor, or may be part of a processor. Additionally, the control unit 510 may be referred to as a communication processor (CP). The control unit 510 may control the operation of the design and encoding device 500 according to various embodiments of the present invention.
  • CP communication processor
  • the communication unit 520 may transmit the generated codeword to the receiving node.
  • the communication unit 520 may include at least one of a wired communication module and a wireless communication module. All or part of the communication unit 520 may be referred to as a 'transmitter', 'receiver', or 'transceiver'.
  • the storage unit 530 may store a proto-matrix for the PBRL LDPC code.
  • the storage unit 530 may be comprised of volatile memory, non-volatile memory, or a combination of volatile memory and non-volatile memory. Additionally, the storage unit 530 may provide stored data upon request from the control unit 510.
  • the design and encoding device 500 may include a control unit 510, a communication unit 520, and a storage unit 530.
  • the design and coding device 500 has more configurations than the configurations described in FIG. 5, or has fewer configurations than the configurations described in FIG. 5. It can be implemented by having configurations.
  • At least one step may be omitted or added to each drawing described in this specification, may be performed in reverse order, or may be performed simultaneously.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Computational Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 저밀도 패리티 검사 부호의 설계 및 부호화 방법 및 장치에 관한 것이다. 본 발명의 일 실시예에 따른 저밀도 패리티 검사 부호의 설계 및 부호화 방법은, (a) PBRL(Protograph-Based Raptor-Like) LDPC(Low-Density Parity-Check) 부호에 대한 프로토행렬을 생성하는 단계; (b) 상기 프로토행렬에 적어도 하나의 엣지를 추가하는 단계; 및 (c) 상기 적어도 하나의 엣지가 추가된 프로토행렬을 이용하여 부호화(encoding)를 수행하여 부호어(codeword)를 생성하는 단계;를 포함할 수 있다.

Description

저밀도 패리티 검사 부호의 설계 및 부호화 방법 및 장치
본 발명은 저밀도 패리티 검사 부호의 설계 및 부호화 방법 및 장치에 관한 것으로, 더욱 상세하게는 무선 통신 시스템 및 데이터 저장 시스템에서 저밀도 패리티 검사 부호의 설계 및 부호화 방법 및 장치에 관한 것이다.
4G(4th generation) 통신 시스템 상용화 이후 증가 추세에 있는 무선 데이터 트래픽 수요를 충족시키기 위해, 개선된 5G(5th generation) 통신 시스템을 개발하였고 현재 그 성능을 개선하기 위한 노력이 이루어지고 있다. 이러한 이유로, 5G 통신 시스템은 4G 네트워크 이후(Beyond 4G Network) 통신 시스템 또는 LTE(Long Term Evolution) 시스템 이후(Post LTE) 시스템이라 불리어지고 있다.
높은 데이터 전송률을 달성하기 위해, 5G 통신 시스템은 초고주파(mmWave) 대역(예를 들어, 60기가(60GHz) 대역과 같은)에서의 구현이 고려되고 있다. 초고주파 대역에서의 전파의 경로손실 완화 및 전파의 전달 거리를 증가시키기 위해, 5G 통신 시스템에서는 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO), 전차원 다중입출력(Full Dimensional MIMO, FD-MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 및 대규모 안테나(large scale antenna) 기술들이 논의되고 있다.
또한 시스템의 네트워크 개선을 위해, 5G 통신 시스템에서는 진화된 소형 셀, 개선된 소형 셀(advanced small cell), 클라우드 무선 액세스 네트워크(cloud radio access network, cloud RAN), 초고밀도 네트워크(ultra-dense network), 기기 간 통신(Device to Device communication, D2D), 무선 백홀(wireless backhaul), 이동 네트워크(moving network), 협력 통신(cooperative communication), CoMP(Coordinated Multi-Points), 및 수신 간섭제거(interference cancellation) 등의 기술 개발이 이루어지고 있다.
이 밖에도, 5G 시스템에서는 진보된 코딩 변조(Advanced Coding Modulation, ACM) 방식인 FQAM(Hybrid Frequency Shift Keying and Quadrature Amplitude Modulation) 및 SWSC(Sliding Window Superposition Coding)과, 진보된 접속 기술인 FBMC(Filter Bank Multi Carrier), NOMA(Non Orthogonal Multiple Access), 및 SCMA(Sparse Code Multiple Access) 등이 개발되고 있다.
5G 통신 시스템을 비롯한 다양한 통신 시스템들에서, 송신단과 수신단 사이에 데이터를 송신 및 수신하는 경우 통신 채널에 존재하는 잡음으로 인해 발생할 수 있는 데이터 오류를 정정하기 위한 오류 정정 기술이 사용되고 있다.
본 발명은 전술한 문제점을 해결하기 위하여 창출된 것으로, 저밀도 패리티 검사 부호의 설계 및 부호화 방법 및 장치를 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 무선 통신 및 데이터 저장 시스템에 적합한 프로토그래프 기반 랩터 유사 (protograph-based raptor-like: PBRL) LDPC 부호를 개선하기 위해 엣지를 추가하는 구조에서 최적의 부호를 설계하고 효율적인 부호화를 수행하기 위한 방법 및 장치를 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 기존의 부호와 새로운 부호를 하나의 하드웨어/소프트웨어로 선택적으로 구현할 수 있는 이중 모드를 가능하게 하는 방법 및 장치를 제공하는 것을 그 목적으로 한다.
본 발명의 목적들은 이상에서 언급한 목적들로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 명확하게 이해될 수 있을 것이다.
상기한 목적들을 달성하기 위하여, 본 발명의 일 실시예에 따른 저밀도 패리티 검사 부호의 설계 및 부호화 방법은, (a) PBRL(Protograph-Based Raptor-Like) LDPC(Low-Density Parity-Check) 부호에 대한 프로토행렬을 생성하는 단계; (b) 상기 프로토행렬에 적어도 하나의 엣지를 추가하는 단계; 및 (c) 상기 적어도 하나의 엣지가 추가된 프로토행렬을 이용하여 부호화(encoding)를 수행하여 부호어(codeword)를 생성하는 단계;를 포함할 수 있다.
실시예에서, 상기 PBRL LDPC 부호에 대한 프로토행렬은, HRC(Highest-rate code)의 HRC 프로토행렬, IRC(Incremental redundancy code)의 IRC 프로토행렬, 영(zero) 행렬 및 단위 행렬을 포함할 수 있다.
실시예에서, 상기 (b) 단계는, 상기 단위 행렬의 하부 삼각 행렬(lower triangular matrix)에 상기 적어도 하나의 엣지를 추가하는 단계;를 포함할 수 있다.
실시예에서, 상기 (c) 단계는, 상기 적어도 하나의 엣지가 추가된 프로토행렬을 이용하여 고정 부호율 또는 부호율 호환 기반의 부호화를 수행하여 부호어를 생성하는 단계;를 포함할 수 있다.
실시예에서, 상기 (b) 단계는, 상기 IRC 프로토행렬, 상기 적어도 하나의 엣지의 개수 및 HRC 프로토행렬에서의 변수 노드에 대한 지표 값의 집합을 포함하는 지표 행렬에 기반하여, 고정 부호율에 대한 상기 적어도 하나의 엣지가 추가된 단위 행렬을 생성하는 단계;를 포함할 수 있다.
실시예에서, 상기 (b) 단계는, 상기 IRC 프로토행렬, 상기 적어도 하나의 엣지의 개수, HRC 프로토행렬에서의 변수 노드에 대한 지표 값의 집합을 포함하는 지표 행렬 및 상기 지표 행렬의 동일한 위치의 행(row)에서 상기 지표 값을 정규화한 값의 집합을 포함하는 정규화 지표 행렬에 기반하여, 부호율 호환에 대한 상기 적어도 하나의 엣지가 추가된 단위 행렬을 생성하는 단계;를 포함할 수 있다.
실시예에서, 저밀도 패리티 검사 부호의 설계 및 부호화 장치는, PBRL(Protograph-Based Raptor-Like) LDPC(Low-Density Parity-Check) 부호에 대한 프로토행렬을 생성하고, 상기 프로토행렬에 적어도 하나의 엣지를 추가하고, 상기 적어도 하나의 엣지가 추가된 프로토행렬을 이용하여 부호화(encoding)를 수행하여 부호어(codeword)를 생성하는 제어부;를 포함할 수 있다.
실시예에서, 상기 PBRL LDPC 부호에 대한 프로토행렬은, HRC(Highest-rate code)의 HRC 프로토행렬, IRC(Incremental redundancy code)의 IRC 프로토행렬, 영(zero) 행렬 및 단위 행렬을 포함할 수 있다.
실시예에서, 상기 제어부는, 상기 단위 행렬의 하부 삼각 행렬(lower triangular matrix)에 상기 적어도 하나의 엣지를 추가할 수 있다.
실시예에서, 상기 제어부는, 상기 적어도 하나의 엣지가 추가된 프로토행렬을 이용하여 고정 부호율 또는 부효율 호환 기반의 부호화를 수행하여 부호어를 생성할 수 있다.
실시예에서, 상기 제어부는, 상기 IRC 프로토행렬, 상기 적어도 하나의 엣지의 개수 및 HRC 프로토행렬에서의 변수 노드에 대한 지표 값의 집합을 포함하는 지표 행렬에 기반하여, 고정 부호율에 대한 상기 적어도 하나의 엣지가 추가된 단위 행렬을 생성할 수 있다.
실시예에서, 상기 제어부는, 상기 IRC 프로토행렬, 상기 적어도 하나의 엣지의 개수, HRC 프로토행렬에서의 변수 노드에 대한 지표 값의 집합을 포함하는 지표 행렬 및 상기 지표 행렬의 동일한 위치의 행(row)에서 상기 지표 값을 정규화한 값의 집합을 포함하는 정규화 지표 행렬에 기반하여, 부호율 호환에 대한 상기 적어도 하나의 엣지가 추가된 단위 행렬을 생성할 수 있다.
상기한 목적들을 달성하기 위한 구체적인 사항들은 첨부된 도면과 함께 상세하게 후술될 실시예들을 참조하면 명확해질 것이다.
그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 서로 다른 다양한 형태로 구성될 수 있으며, 본 발명의 개시가 완전하도록 하고 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자(이하, "통상의 기술자")에게 발명의 범주를 완전하게 알려주기 위해서 제공되는 것이다.
본 발명의 일 실시예에 의하면, 새로운 추가 엣지들이 기존 부호의 취약한 부분의 오류율을 개선하여 전체적인 오류율을 낮춰서 고신뢰도 통신이 가능하게 할 수 있다.
또한, 본 발명의 일 실시예에 의하면, 재전송이 쉽지 않은 무선통신의 저지연고신뢰 전송에 적용할 수 있다.
본 발명의 효과들은 상술된 효과들로 제한되지 않으며, 본 발명의 기술적 특징들에 의하여 기대되는 잠정적인 효과들은 아래의 기재로부터 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 PBRL LDPC 부호의 프로토그래프를 도시한 도면이다.
도 2a는 본 발명의 일 실시예에 따른 R=1/5인 5G NR base graph 2 LDPC 부호의 BLER 그래프를 도시한 도면이다.
도 2b는 본 발명의 일 실시예에 따른 R=1/3인 PBRL 부호의 BLER 그래프를 도시한 도면이다.
도 3a는 본 발명의 일 실시예에 따른 다양한 부호율의 5G NR base graph 2 LDPC 부호의 BLER 그래프를 도시한 도면이다.
도 3b는 본 발명의 일 실시예에 따른 estBER로 설계한 다양한 부호율의 PBRL 부호의 BLER 그래프를 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 저밀도 패리티 검사 부호의 설계 및 부호화 방법을 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 저밀도 패리티 검사 부호의 설계 및 부호화 장치의 기능적 구성을 도시한 도면이다.
본 발명은 다양한 변경을 가할 수 있고, 여러 가지 실시예들을 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 이를 상세히 설명하고자 한다.
청구범위에 개시된 발명의 다양한 특징들은 도면 및 상세한 설명을 고려하여 더 잘 이해될 수 있을 것이다. 명세서에 개시된 장치, 방법, 제법 및 다양한 실시예들은 예시를 위해서 제공되는 것이다. 개시된 구조 및 기능상의 특징들은 통상의 기술자로 하여금 다양한 실시예들을 구체적으로 실시할 수 있도록 하기 위한 것이고, 발명의 범위를 제한하기 위한 것이 아니다. 개시된 용어 및 문장들은 개시된 발명의 다양한 특징들을 이해하기 쉽게 설명하기 위한 것이고, 발명의 범위를 제한하기 위한 것이 아니다.
본 발명을 설명함에 있어서, 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
이하, 본 발명의 일 실시예에 따른 저밀도 패리티 검사 부호의 설계 및 부호화 방법 및 장치를 설명한다.
일 실시예에서, 본 발명에 따르면, 새로운 추가 엣지들의 위치를 결정하는데 있어서 기존 부호의 취약한 부분의 성능을 보완하기 위한 기준이 사용될 수 있다.
일 실시예에서, 본 발명에 따르면, 기존 PBRL LDPC 부호의 취약한 변수 노드를 선택하는 기준, 선택한 취약 변수 노드를 보충하기 위해 엣지의 위치를 결정하는 기준이 사용될 수 있으며, 이러한 기준을 부호가 고정된 부호율로 동작하는 경우와 부호율 호환적으로 동작하는 경우로 구분하여 사용될 수 있다.
일 실시예에서, 본 발명에 따르면, 추가 엣지가 존재하는 상황에서 낮은 복잡도로 부호화하는 방식을 부호의 프로토그래프 상에서 그래프 구조가 사용될 수 있다.
5G 초신뢰 저지연 통신(URLLC) 시나리오에서는 신뢰할 수 있는 통신의 필요성이 증가하고 있으며 채널 부호의 오류 마루(error floor)가 낮은 것이 중요하다. 프로토그래프 기반 랩터 유사(PBRL) 저밀도 패리티 검사(LDPC) 부호는 오류 수정 성능과 부호율 호환성(rate-compatible)이 우수하지만, 구조는 오류 마루 영역보다는 폭포(waterfall) 영역에 중점을 두었다.
첨가 구조는 기존 PBRL LDPC 부호의 프로토그래프에 엣지를 추가한 구조이다. 첨가 구조를 가지는 PBRL LDPC 부호는 기존 부호에 비해 낮은 오류 마루를 갖는다. 추가된 엣지는 기존 PBRL LDPC 부호에서 신뢰도가 낮은 변수 노드(variable node)의 신뢰도를 높이는 역할을 한다. 엣지 추가는 프로토그래프의 기존 엣지 연결을 변경하지 않기 때문에 첨가 구조를 포함하거나 포함하지 않는 적응적인 사용은 시스템이 원래 PBRL LDPC 부호와 역호환성을 유지하면서 효율적인 방식으로 고속 통신 및 신뢰할 수 있는 통신을 위한 두 개의 PBRL LDPC 부호를 구현하는 효과가 있다.
또한 고정 부호율과 부호율 호환을 위한 2가지 구성 방법과 알고리즘이 있다. 제안하는 구조는 일반적인 PBRL LDPC 부호에 적용 가능하다.
도 1은 본 발명의 일 실시예에 따른 PBRL LDPC 부호의 프로토그래프를 도시한 도면이다.
도 1을 참고하면, PBRL(Protograph-Based Raptor-Like) LDPC(Low-Density Parity-Check) 부호는 프로토행렬로 표현이 가능하며 그 구조는 <수학식 1>과 같이 나타낼 수 있다.
Figure PCTKR2022018359-appb-img-000001
여기서,
Figure PCTKR2022018359-appb-img-000002
는 HRC(Highest-rate code)의 프로토행렬을 의미하고,
Figure PCTKR2022018359-appb-img-000003
는 IRC(Incremental redundancy code)의 프로토행렬을 의미하고, 0은 영행렬, I는 단위행렬을 의미할 수 있다.
일 실시예에서, IRC의 원형은
Figure PCTKR2022018359-appb-img-000004
이지만 I의 연결이 명확하기 때문에 <수학식 1>의 표기법이 사용될 수 있다.
일 실시예에서, 프로토그래프 표현에서 표기법은 도 1의 일부와 같고 수학적으로 다음과 같이 정의될 수 있다. 예를 들어, 프로토그래프는 변수 노드(variable nodes), 체크 노드(check nodes), 엣지(edges)의 집합으로 정의될 수 있다.
이 경우, 프로토행렬 P, P(HRC),I(IRC)는 각각 프로토그래프에서 P, P(HRC),P(IRC) 로 표기될 수 있다.
V(1)은 HRC에서의 변수 노드 집합, V(2)는 차수가 1인 변수 노드 집합이고
Figure PCTKR2022018359-appb-img-000005
일 수 있다.
C(1)과 C(2)는 각각 HRC와 IRC에서의 체크 노드 집합이고
Figure PCTKR2022018359-appb-img-000006
일 수 있다.
E(1)과 E(2),E(3)는 각각 C(1)과 V(1), V(1)과 C(2), C(2)와 V(2)사이의 엣지 집합을 의미하고
Figure PCTKR2022018359-appb-img-000007
일 수 있다.
따라서, P(HRC)=(V(1),C(1),E(1)), P(IRC)=(V(1),C(2),E(2)), P=(V,C,B)이다. 여기서 엣지는 (c,v)로 표기되고 각각 체크 노드, 변수 노드를 의미할 수 있다.
P(EXT)가 프로토그래프의 확장(extension) 부분이라고 가정하고, P(EXT)=(V(2),C(2),E(2))이 될 수 있다. 기존의 PBRL LDPC 부호 (1)에서 P(EXT)는 단위행렬 I에 해당할 수 있다.
Figure PCTKR2022018359-appb-img-000008
과
Figure PCTKR2022018359-appb-img-000009
,
Figure PCTKR2022018359-appb-img-000010
은 각각 V, V(1), V(2)에 연결된 변수 노드의 개수를 의미하고,
Figure PCTKR2022018359-appb-img-000011
과
Figure PCTKR2022018359-appb-img-000012
,
Figure PCTKR2022018359-appb-img-000013
은 각각 C, C(1), C(2)에 연결된 체크 노드의 개수를 의미할 수 있다.
그러므로
Figure PCTKR2022018359-appb-img-000014
,
Figure PCTKR2022018359-appb-img-000015
,
Figure PCTKR2022018359-appb-img-000016
,
Figure PCTKR2022018359-appb-img-000017
,
Figure PCTKR2022018359-appb-img-000018
,
Figure PCTKR2022018359-appb-img-000019
, 일 수 있다. 또한
Figure PCTKR2022018359-appb-img-000020
,
Figure PCTKR2022018359-appb-img-000021
,
Figure PCTKR2022018359-appb-img-000022
일 수 있다. 따라서 프로토행렬 P(HRC), P(IRC), 0, I(or P(EXT)) 각각의 크기는
Figure PCTKR2022018359-appb-img-000023
,
Figure PCTKR2022018359-appb-img-000024
,
Figure PCTKR2022018359-appb-img-000025
,
Figure PCTKR2022018359-appb-img-000026
이 될 수 있다.
집합의 모든 원소(elements)를 나타내는데 소문자를 사용하고 원소의 위첨자가 집합의 위첨자를 상속할 수 있다. 첨자는 각 원소의 순서를 지정할 수 있다. 예를 들어
Figure PCTKR2022018359-appb-img-000027
로 표기될 수 있으며, P(IRC)의 (i, j)번째 원소는 Pi,j (IRC)로 표기될 수 있다.
일 실시예에서, 엣지 추가 효과와 관련하여, 본 발명에 따른 구조는 단위 행렬 I(P(EXT)))의 하부 삼각 부분에 몇 개의 엣지를 추가하고 하부 삼각 부분에는 평행(parallel) 엣지를 고려하지 않을 수 있다.
일 실시예에서, 하부 삼각 부분은 ‘하부 삼각 행렬’또는 이와 동등한 기술적 의미를 갖는 용어로 지칭될 수 있다.
하부 삼각 부분에 엣지를 추가하더라도 PBRL LDPC 부호의 부호율 호환성 특성은 유지될 수 있다. 하부 삼각 행렬을 갖는 PBRL LDPC 부호는 단위 행렬 I를 갖는 PBRL LDPC 부호와 동일하므로 하부 삼각 부분에 엣지를 추가하는 것은 기존의 PBRL LDPC 부호를 설계하는 것과 동일할 수 있다.
하부 삼각 부분에 엣지를 추가하는 효과는 다음과 같다. PBRL LDPC 부호는 주로 통신 시스템에 사용되므로 기본적으로 차수가 불규칙(irregular)하다. 불규칙한 차수 분포는 변수 노드 간의 신뢰성 불균형을 유발하고 점근적 설정(asymptotic setting)에서 좋은 임계값을 갖게 하고 유한한 길이에서 좋은 폭포 영역 성능으로 이어진다.
반면에, 불균형을 줄이고 변수 노드의 신뢰성을 가능한 한 균일하게 함으로써 우수한 오류 마루 성능을 얻을 수 있다. 일 실시예에서, PBRL LDPC 부호가 좋은 폭포 영역 성능을 가지도록 설계되어 불규칙한 차수 분포를 가진다고 가정할 수 있다. 따라서 HRC에서 상대적으로 신뢰할 수 없는 변수 노드에 좋은 영향을 줄 수 있도록 하부 삼각 부분에 엣지를 추가할 수 있다.
반복(iterative) 복호에서 1차 변수 노드는 모든 반복에서 연결된 체크 노드(check node)에 채널 수신값만 보내게 될 수 있다. 그러나 추가 엣지를 통해 변수 노드는 강화된 메시지를 보내게 되어 기존의 경우보다 더 신뢰할 수 있다. 또한 1차 변수 노드는 일반적으로 최소 거리가 작기 때문에 기본적으로 엣지 추가는 최소 거리(minimum distance)를 늘리는 좋은 방법으로 간주할 수 있다.
일 실시예에서, 부호화(encoding)를 참고하면, 부호화는 리프팅(lifting)된 부호로 설명할 수 있으므로 리프팅 후 파라미터 지정이 필요할 수 있다. 주기적 순열(cyclic permutation)만 고려되기 때문에 IRC의 각 엣지는 리프팅 후 z x z 순환 순열 행렬(CPM)이 될 수 있다.
순환 순열 행렬의 i번째 행은 (i-1)번째 행에서 오른쪽으로 한칸씩 이동(shift)할 수 있다. 순환 순열 행렬의 이동 값은 첫 번째 행에 있는 1의 열 인덱스로 정의될 수 있다. 열 인덱스는 0부터 z-1까지의 범위를 가진다. 영 행렬의 이동 행렬은
Figure PCTKR2022018359-appb-img-000028
라고 정의할 수 있다. zi,j는
Figure PCTKR2022018359-appb-img-000029
,
Figure PCTKR2022018359-appb-img-000030
에 대해 P(IRC)의 (i,j)번째 원소를 리프팅한 순환 순열 행렬의 이동 값을 나타낼 수 있다. <수학식 1>의 대각 원소에서 리프팅된 순환 순열 행렬의 이동값은 항상 0일 수 있다.
기존 PBRL LDPC 부호의 부호화는 2 단계로 HRC 부호화를 먼저 수행한 다음 IRC 부호화를 진행할 수 있다. HRC 부호화가 끝나고 이진(binary) 행 벡터
Figure PCTKR2022018359-appb-img-000031
가 주어졌다고 가정할 수 있다.
여기서 si는 길이 z이다. 확장 부분의 패리티 비트는 이진 행 벡터
Figure PCTKR2022018359-appb-img-000032
로 표현될 수 있다.
Figure PCTKR2022018359-appb-img-000033
는 원형(circular) 이동 연산자를 나타내며 s에서 i번 원형 이동한 벡터는
Figure PCTKR2022018359-appb-img-000034
로 표현할 수 있다.
Figure PCTKR2022018359-appb-img-000035
이다. 그런 다음 s에서 p를 생성하기 위한 부호화는 <수학식 2>와 같이 나타낼 수 있다.
Figure PCTKR2022018359-appb-img-000036
GF(2) 위에서 덧셈이 될 수 있다. pi를 순차적으로 생성할 필요가 없으며 병렬 부호화가 될 수 있다.
일 실시예에서, 첨가 구조를 가진 PBRL LDPC 부호의 2단계 부호화가 설명될 수 있다. 이 경우, 첨가 구조를 가진 PBRL LDPC 부호의 부호화는 2 단계로 수행될 수 있다.
HRC를 먼저 부호화하고, 그 후 <수학식 3>과 같이 기존 PBRL LDPC 부호와 동일한 부호화를 먼저 수행한 다음, 추가된 엣지를 기반으로 추가 부호화가 수행될 수 있다.
이 부호화 방법은 기존 부호화 방법을 온전히 활용하며 몇가지 추가 로직을 구현해야 한다. 첫 번째 부호화의 결과가 최종이 아니므로
Figure PCTKR2022018359-appb-img-000037
'은 중간 결과를 나타내며 <수학식 3>과 같이 나타낼 수 있다.
Figure PCTKR2022018359-appb-img-000038
일 실시예에서, 추가적인 부호화는 <표 1>과 같이 나타낼 수 있다.
Figure PCTKR2022018359-appb-img-000039
순차적 부호화 단계의 수는 최대 길이 경로에서 추가된 엣지 수에 따라 결정될 수 있다. 본 발명에서는 실용적인 사용과 간단한 엣지 추가 선택을 위해 모든 경로에서 하나의 추가 엣지만 허용할 수 있다.
또한, 일 실시예에서, 확장 부분에서 변수 노드당 하나 이상의 엣지를 추가할 수 있지만 체크 노드당 최대 하나의 엣지가 추가되어 추가된 엣지가 하부 삼각 부분 내에서 사이클(cycle)을 생성할 수 없다고 가정할 수 있다.
일 실시예에서, 첨가 구조를 가진 PBRL LDPC 부호의 기본 행 연산 기반 부호화가 설명될 수 있다.
확장 부분에 엣지가 추가된 프로토그래프의 프로토행렬 표현에 기본 행 연산을 수행하면 <수학식 1>과 같은 본래 PBRL LDPC 부호의 프로토행렬의 형태를 얻을 수 있다. 이렇게 변환한 후 <수학식 2>의 부호화 과정을 수행하면 첨가 구조를 가진 PBRL LDPC 부호의 2단계 부호화와 같은 결과의 부호어를 얻을 수 있다. 본 방법은 추가한 엣지의 수가 작을 경우 부호화 복잡도가 증가하는 폭이 작아서 유용할 수 있다.
일 실시예에서, 고정 부호율(fixed rate)을 위한 첨가(add-on) 구조 구성 알고리즘 및 지표(metric)는 <표 1>과 같이 나타낼 수 있다.
구성 알고리즘을 명확하게 설명하기 위한 아래와 같은 몇가지 사항들이 고려될 수 있다.
-
Figure PCTKR2022018359-appb-img-000040
인 경우, Vc는 c와 연결된
Figure PCTKR2022018359-appb-img-000041
의 변수 노드 집합을 나타낸다.
-
Figure PCTKR2022018359-appb-img-000042
인 경우, Cv는 v와 연결된 C(2)의 체크 노드 집합을 나타낸다.
-
Figure PCTKR2022018359-appb-img-000043
인 경우, Cv (low)는 인덱스가 v 인덱스보다 큰 C(2)의 체크 노드 집합을 나타낸다.
- 만약 v=vi (2)라면,
Figure PCTKR2022018359-appb-img-000044
이다.
즉, Cv (low)는 프로토행렬에서 주어진 가중치 1인 열에 대한 주 대각선의 1 아래의 행과 일치한다.
HRC의 변수 노드가 신뢰할 수 있는지 여부를 결정하기 위한 지표(metric)을 도입했고, 이 지표는 추가 엣지의 위치 선택의 기준이 될 수 있다.
Figure PCTKR2022018359-appb-img-000045
인 경우, mv는 신뢰도를 나타내고 큰 지표 값일수록 낮은 신뢰도를 의미할 수 있다. M을 모든
Figure PCTKR2022018359-appb-img-000046
에 대한 지표 값의 집합, 즉
Figure PCTKR2022018359-appb-img-000047
에 대한 집합이라고 하고 M을 v 인덱스에 기반한 순서 집합이라고 가정할 수 있다.
프로토그래프의 변수 노드에 해당하는 부호의 서브블록당 empirical bit error rate(BER)을 지표로 사용할 수 있다. 그러나 구성 알고리즘은 어떠한 지표도 사용할 수 있도록 구현될 수 있다.
n(e)가 프로토그래프의 확장(extension) 부분에 추가될 엣지 개수를 나타낸다. nv (e)는
Figure PCTKR2022018359-appb-img-000048
에 연결될 엣지 개수를 나타낸다. V(sel)은 하나 이상의 추가 엣지가 연결될 선택된 차수 1인 변수 노드 집합을 나타낸다.
Figure PCTKR2022018359-appb-img-000049
일 때, Cv (sel)은 IRC에서 선택된 체크 노드 집합을 나타낸다. 각 체크 노드에는 v에서 추가 엣지가 연결된다. C(sel)은 IRC에서 선택된 체크 노드의 집합을 나타내고, 추가 엣지를 통해
Figure PCTKR2022018359-appb-img-000050
과 연결된다. 즉,
Figure PCTKR2022018359-appb-img-000051
이다. IRC의 체크 노드가 최대 한 개의 엣지를 추가할 수 있다고 가정했으므로, 모든 Cv (sel)는 모두 다르고
Figure PCTKR2022018359-appb-img-000052
이다.
Figure PCTKR2022018359-appb-img-000053
Figure PCTKR2022018359-appb-img-000054
- 우선순위가 있는 선정기준은 다음과 같이 요약될 수 있다. (알고리즘 2 : line 10~16)
1)
Figure PCTKR2022018359-appb-img-000055
에 연결된
Figure PCTKR2022018359-appb-img-000056
의 mv의 합이 최대인 것
2)
Figure PCTKR2022018359-appb-img-000057
에 연결된
Figure PCTKR2022018359-appb-img-000058
의 mv의 합이 최대인 것
3) 나머지 후보들 중 임의 선택
Figure PCTKR2022018359-appb-img-000059
- 우선순위가 있는 선정기준은 다음과 같이 나타낼 수 있다. (알고리즘 3 : line 3~19)
1) 프로토그래프 상에서 cycle 4를 피하는 것
2) 선택한 체크 노드가 V(tat)와 연결된 개수가 최대인 것
3) 선택한 체크 노드의 차수가 최대인 것
4) 나머지 후보들 중 임의 선택
일 실시예에서, 부호율 호환성을 위한 첨가 구조 구성 알고리즘 및 지표(metric)가 사용될 수 있다.
<표 2>의 알고리즘 1은 고정 부호율로 사용하기 위해 고안되었으며 추가된 1은 하부 삼각 부분의 어디에나 위치할 수 있다. 추가된 1이 몇 개의 행에 집중되면 엣지 추가는 부호율 호환성 사용 시 일부 부호 전송률에 대해 효과적이지 않다. 따라서 추가된 1을 비율에 맞는 용도로 분배하여 일정한 간격을 행으로 유지하는 것이 중요할 수 잇다.
일 실시예에서, 부호율 호환성을 위한 부호 설계 지표 행렬 생성 방법이 설명될 수 있다.
열 가중치와 서브블록당 empirical (BER)이 밀접한 관계가 있을 것으로 보고 부호율 호환적인 부호를 위한 첨가 구조에서는 메시지 부분의 열 가중치를 기반으로 한 지표를 사용할 수 있다. 부호율마다 열 가중치를 Q-function 계산을 통해 BER estimation value을 구한다. 각각의 영향력을 같도록 하기 위해 구한 값을 평균 0, 분산 1로 정규화(normalize)를 할 수 있다.
그 다음 해당 부호율의 마지막 행부터 최저 부효율의 마지막 행까지의 BER estimation value를 누적할 수 있다. 여기까지 계산한 값이 누적 지표 행렬 M이다.
M에서의 값들은 해당 위치에 엣지를 추가하였을 때 다음 높은 부호율에서의 영향력(기여도)를 의미할 수 있다. 낮은 부호율일수록 기여도가 높고, 높은 부호율일수록 상대적으로 기여도가 낮을 수 있다.
M을 기준으로 첫 번째 primitive position 후보들을 선택하기 위해, 다음 4가지 삭제 조건 중 적어도 하나를 만족하는 M에서 mi,j를 삭제할 수 있다.
1) pi,j (IRC)=1인 i’는 없다.
2) mi,j은 M에 있는 모든 원소 분산의 절반보다 작다.
3) pi,j (IRC)=1
4)
Figure PCTKR2022018359-appb-img-000060
일 때 pi’ (IRC)=pi’’ (IRC)=pi,j’ (IRC)=1, mi’’ (n) > -1.0 또는 mi,j’ (n) > -1.0인 i’가 존재한다.
일 실시예에서, 부호율 호환성을 위한 부호 설계 방법이 설명될 수 있다.
두 번째 primitive position을 결정할 때, 여러 후보가 있을 경우 선택 기준이 필요할 수 있다. 각 위치 (i,j)는 알고리즘 4에서 정의된 두 번째 primitive position
Figure PCTKR2022018359-appb-img-000061
의 행 인덱스 후보 집합과 관련이 있다.
각각의 ai,j,l
Figure PCTKR2022018359-appb-img-000062
에 대해 집합
Figure PCTKR2022018359-appb-img-000063
와
Figure PCTKR2022018359-appb-img-000064
를 정의한다.
집합 B는 두 번째 primitive position (ai,j,l,j)로 추가 엣지에 의해 보강된 변수 노드의 지표값을 포함한다. 집합 C에는 신뢰할 수 없는 변수 노드의 지표 값이 포함된다.
일 실시에에서, 선택 우선순위 기준은 나타낼 수 있다.
1)
Figure PCTKR2022018359-appb-img-000065
2)
Figure PCTKR2022018359-appb-img-000066
3) Ai,j 중에서 임의로 선택
Figure PCTKR2022018359-appb-img-000067
도 2a는 본 발명의 일 실시예에 따른 R=1/5인 5G NR base graph 2 LDPC 부호의 BLER 그래프를 도시한 도면이다. 도 2b는 본 발명의 일 실시예에 따른 R=1/3인 PBRL 부호의 BLER 그래프를 도시한 도면이다.
도 2a 및 2b를 참고하면, 제안하는 첨가 구조를 2가지 PBRL LDPC 부호에 적용시켜 성능을 확인할 수 있다.
기존 PBRL 부호와 제안하는 첨가 구조를 적용한 PBRL 부호의 오류 정정 성능을 BLER(block error rate)로 비교할 수 있다. 이 경우, AWGN(additive white gaussian noise) 채널에서 BPSK 변조와 함께 BP(belief propagation) 디코딩을 사용하고 최대 반복을 50으로 제한할 수 있다.
PBRL LDPC 부호의 프로토그래프에서 몇 개의 고차 변수 노드는 더 나은 임계값을 위해 종종 puncturing 되며, 전체 프로토행렬의 왼쪽 상단부터 모든 서브행렬를 사용하여 부호율 호환성을 구현할 수 있다.
또한 추가한 엣지들의 리프팅은 사이클 길이와 외부 메시지 차수가 최대가 되도록 결정하는 EMPEG(error minimization progressive edge growth) 알고리즘을 사용할 수 있다.
사용하는 2가지 PBRL LDPC 부호는 다음과 같다. 첫 번째로 5G NR에서 채택한 base graph 2이다. QC PBRL LDPC 부호인 base graph 2는 42x52 프로토행렬이고 최저 부호율은 1/5이다. 여기서는 리프트 크기 80으로 길이가 4160인 예를 사용하였다.
두 번째는 짧은 블록 길이 PBRL 부호이다. 이 부호를 PBRL이고 지칭할 수 있다. PBRL는 다중 엣지가 있기때문에 2-스텝 리프팅(two step lifing)을 해야한다. 크기 17x25 프로토행렬을 pre-lifting 3을 수행하여 51x75인 프로토행렬 위에 1을 추가한다. PBRL는 최저 부호율 1/3이고 second-lifting size 43으로 길이가 3225이다.
먼저 고정 부호율을 위한 첨가 구조에서 BLER을 비교해본다. 모의실험을 통해 얻은 block BER(simBER)을 지표로 사용하였다. Base grpah 2는 nE=4,5,6,8, PBRL는 nE=6,8,10,12만큼 추가하여 simBER을 각각의 기존 부호의 BLER과 비교한 것이 도 2a 및 2b의 실선이다.
도 2a 및 2b에서 확인할 수 있듯이 기존 부호보다 본 발명에 따른 구조를 가진 부호의 오류 마루 성능이 좋다. 통신 상황이나 필요로하는 BLER에 따라 적당한 nE를 선택하면 된다.
simBER을 대체할 지표으로 열 가중치를 기반으로 한 지표(estBER)가 사용될 수 있다. simBER과 estBER을 지표로 사용하여 고정 부호율을 위한 첨가 구조로 설계한 부호를 모의실험을 수행한 후 각각의 성능을 BLER로 비교할 수 있다.
Base graph 2는 도 3a와 같이 설명되고, PBRL는 도 3b와 같이 설명될 수 있다. 도 3a 및 3b을 보면 estBER로 설계하여 얻은 BLER이 simBER로 설계하여 얻은 BLER과 굉장히 유사한 값을 가지는 것을 확인할 수 있다. 따라서 본 발명에 따른 estBER이 실제 simulation을 통해 얻은 simBER을 대체할 수 있는 지표일 수 있다.
도 3a는 본 발명의 일 실시예에 따른 다양한 부호율의 5G NR base graph 2 LDPC 부호의 BLER 그래프를 도시한 도면이다. 도 3b는 본 발명의 일 실시예에 따른 estBER로 설계한 다양한 부호율의 PBRL 부호의 BLER 그래프를 도시한 도면이다.
도 3a 및 3b를 참고하면, estBER로 설계한 부호율 호환성을 위한 첨가 구조의 성능을 다양한 부호율에서 확인할 수 있다. 여기서 T는 확장된 변수 노드(패리티 부분)의 개수이다. T는
Figure PCTKR2022018359-appb-img-000068
의 범위를 가질 수 있다. 높은 부호율일수록 T가 작고, 낮은 부호율일수록 T는 클 수 있다. 도 3a는 base graph 2의 nE=5인 부호에서 다양한 T에 대한 BLER 성능을 나타낸 그래프이다. base graph 2는 T가 1부터 38사이의 값을 가질 수 있다.
T=12,15로 작은 T에서는 부호율 호환성을 고려하지 않은 고정 부호율을 위한 첨가 구조에서는 해당 부호율에 추가 엣지가 없어서 기존 부호와 같은 BLER 성능을 보임을 확인할 수 있다.
그러나 부호율 호환성을 위한 첨가 구조는 작은 T에서도 엣지의 추가로 인해 기존 부호와 고정 부호율을 위한 첨가 구조보다 더 좋은 BLER 성능을 보일 수 있다. T가 커질수록 고정 부호율을 위한 첨가 구조와 비슷한 성능을 갖게 될 수 있다.
따라서 부호율 호환성을 위한 첨가 구조의 성능은 다음과 같은 특징을 가질 수 있다. 작은 T를 가지는 높은 부호율에서 기존 부호과 고정 부호율을 위한 첨가 구조를 가지는 부호보다 좋은 성능을 가질 수 있다. 그럼에도 불구하고 큰 T를 가지는 낮은 부호율에서 기존 부호과 고정 부호율을 위한 첨가 구조를 가지는 부호와는 비슷한 BLER 성능을 가질 수 있다.
마찬가지로 PBRL에서도 이와같은 특징을 지닌 BLER 그래프를 볼 수 있다. 도 3b는 nE=6 대한 BLER 그래프이다.
도 4는 본 발명의 일 실시예에 따른 저밀도 패리티 검사 부호의 설계 및 부호화 방법을 도시한 도면이다.
도 4를 참고하면, S401 단계는, PBRL(Protograph-Based Raptor-Like) LDPC(Low-Density Parity-Check) 부호에 대한 프로토행렬을 생성하는 단계이다.
일 실시예에서, PBRL LDPC 부호에 대한 프로토행렬(P)은, HRC(Highest-rate code)의 HRC 프로토행렬(PHRC), IRC(Incremental redundancy code)의 IRC 프로토행렬(PIRC), 영(zero) 행렬(0) 및 단위 행렬(I)을 포함할 수 있다.
S403 단계는, 프로토행렬에 적어도 하나의 엣지를 추가하는 단계이다.
일 실시예에서, 단위 행렬의 하부 삼각 행렬(lower triangular matrix)에 상기 적어도 하나의 엣지를 추가할 수 있다.
일 실시예에서, IRC 프로토행렬(P(IRC)), 적어도 하나의 엣지의 개수(n(e)) 및 HRC 프로토행렬에서의 변수 노드에 대한 지표 값의 집합을 포함하는 지표 행렬(M)에 기반하여, 고정 부효율에 대한 적어도 하나의 엣지가 추가된 단위 행렬을 생성할 수 있다.
일 실시예에서, IRC 프로토행렬(P(IRC)), 적어도 하나의 엣지의 개수(n(e)) 및 HRC 프로토행렬에서의 변수 노드에 대한 지표 값의 집합을 포함하는 지표 행렬(M) 및 지표 행렬의 동일한 위치의 행(row)에서 지표 값을 정규화한 값의 집합을 포함하는 정규화 지표 행렬(M(n))에 기반하여, 부호율 호환에 대한 적어도 하나의 엣지가 추가될 위치를 결정하고, 상기 결정된 위치에 부호율 호환에 대한 적어도 하나의 엣지가 추가된 단위 행렬을 생성할 수 있다. 일 실시예에서, 추가되는 적어도 하나의 엣지의 개수와 위치를 결정함으로써 원하는 부호율을 얻을 수 있다.
일 실시예에서, 적어도 하나의 엣지가 추가되는 위치는 단위 행렬을 구성하는 하부 삼각 행렬의 성분들 중 주 대각선을 제외한 지점에 위치하는 성분들에서 '1'의 성분 값이 추가될 지점에 대한 위치 정보를 포함할 수 있다.
S405 단계는, 적어도 하나의 엣지가 추가된 프로토행렬을 이용하여 부호화(encoding)를 수행하여 부호어(codeword)를 생성하는 단계이다.
일 실시예에서, 적어도 하나의 엣지가 추가된 프로토행렬을 이용하여 고정 부호율 또는 부호율 호환 기반의 부호화를 생성할 수 있다.
도 5는 본 발명의 일 실시예에 따른 저밀도 패리티 검사 부호의 설계 및 부호화 장치(500)의 기능적 구성을 도시한 도면이다. 일 실시예에서, 설계 및 부호화 장치(500)는 송신 노드에 포함될 수 있다.
도 5를 참고하면, 설계 및 부호화 장치(500)는 제어부(510), 통신부(520) 및 저장부(530)를 포함할 수 있다.
제어부(510)는 PBRL LDPC 부호에 대한 프로토행렬을 생성하고, 프로토행렬에 적어도 하나의 엣지를 추가하고, 적어도 하나의 엣지가 추가된 프로토행렬을 이용하여 부호화(encoding)를 수행하여 부호어(codeword)를 생성할 수 있다.
일 실시예에서, 제어부(510)는 부호화기(encoder)를 포함할 수 있다.
일 실시예에서, 제어부(510)는 적어도 하나의 프로세서 또는 마이크로(micro) 프로세서를 포함하거나, 또는, 프로세서의 일부일 수 있다. 또한, 제어부(510)는 CP(communication processor)라 지칭될 수 있다. 제어부(510)는 본 발명의 다양한 실시예에 따른 설계 및 부호화 장치(500)의 동작을 제어할 수 있다.
통신부(520)는 생성된 부호어를 수신 노드에게 송신할 수 있다.
일 실시예에서, 통신부(520)는 유선 통신 모듈 및 무선 통신 모듈 중 적어도 하나를 포함할 수 있다. 통신부(520)의 전부 또는 일부는 '송신부', '수신부' 또는 '송수신부(transceiver)'로 지칭될 수 있다.
저장부(530)는 PBRL LDPC 부호에 대한 프로토행렬을 저장할 수 있다.
일 실시예에서, 저장부(530)는 휘발성 메모리, 비휘발성 메모리 또는 휘발성 메모리와 비휘발성 메모리의 조합으로 구성될 수 있다. 그리고, 저장부(530)는 제어부(510)의 요청에 따라 저장된 데이터를 제공할 수 있다.
도 5를 참고하면, 설계 및 부호화 장치(500)는 제어부(510), 통신부(520) 및 저장부(530)를 포함할 수 있다. 본 발명의 다양한 실시 예들에서 설계 및 부호화 장치(500)는 도 5에 설명된 구성들이 필수적인 것은 아니어서, 도 설계 및 부호화 장치(500)에 설명된 구성들보다 많은 구성들을 가지거나, 또는 그보다 적은 구성들을 가지는 것으로 구현될 수 있다.
이상의 설명은 본 발명의 기술적 사상을 예시적으로 설명한 것에 불과한 것으로, 통상의 기술자라면 본 발명의 본질적인 특성이 벗어나지 않는 범위에서 다양한 변경 및 수정이 가능할 것이다.
본 명세서에 개시된 다양한 실시예들은 순서에 관계없이 수행될 수 있으며, 동시에 또는 별도로 수행될 수 있다.
일 실시예에서, 본 명세서에서 설명되는 각 도면에서 적어도 하나의 단계가 생략되거나 추가될 수 있고, 역순으로 수행될 수도 있으며, 동시에 수행될 수도 있다.
본 명세서에 개시된 실시예들은 본 발명의 기술적 사상을 한정하기 위한 것이 아니라, 설명하기 위한 것이고, 이러한 실시예들에 의하여 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 보호범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 이해되어야 한다.

Claims (12)

  1. (a) PBRL(Protograph-Based Raptor-Like) LDPC(Low-Density Parity-Check) 부호에 대한 프로토행렬을 생성하는 단계;
    (b) 상기 프로토행렬에 적어도 하나의 엣지를 추가하는 단계; 및
    (c) 상기 적어도 하나의 엣지가 추가된 프로토행렬을 이용하여 부호화(encoding)를 수행하여 부호어(codeword)를 생성하는 단계;
    를 포함하는,
    저밀도 패리티 검사 부호의 설계 및 부호화 방법.
  2. 제1항에 있어서,
    상기 PBRL LDPC 부호에 대한 프로토행렬은, HRC(Highest-rate code)의 HRC 프로토행렬, IRC(Incremental redundancy code)의 IRC 프로토행렬, 영(zero) 행렬 및 단위 행렬을 포함하는,
    저밀도 패리티 검사 부호의 설계 및 부호화 방법.
  3. 제2항에 있어서,
    상기 (b) 단계는,
    상기 단위 행렬의 하부 삼각 행렬(lower triangular matrix)에 상기 적어도 하나의 엣지를 추가하는 단계;
    를 포함하는,
    저밀도 패리티 검사 부호의 설계 및 부호화 방법.
  4. 제2항에 있어서,
    상기 (c) 단계는,
    상기 적어도 하나의 엣지가 추가된 프로토행렬을 이용하여 고정 부호율 또는 부호율 호환 기반의 부호화를 수행하여 부호어를 생성하는 단계;
    를 포함하는,
    저밀도 패리티 검사 부호의 설계 및 부호화 방법.
  5. 제2항에 있어서,
    상기 (b) 단계는,
    상기 IRC 프로토행렬, 상기 적어도 하나의 엣지의 개수 및 HRC 프로토행렬에서의 변수 노드에 대한 지표 값의 집합을 포함하는 지표 행렬에 기반하여, 고정 부호율에 대한 상기 적어도 하나의 엣지가 추가된 단위 행렬을 생성하는 단계;
    를 포함하는,
    저밀도 패리티 검사 부호의 설계 및 부호화 방법.
  6. 제2항에 있어서,
    상기 (b) 단계는,
    상기 IRC 프로토행렬, 상기 적어도 하나의 엣지의 개수, HRC 프로토행렬에서의 변수 노드에 대한 지표 값의 집합을 포함하는 지표 행렬 및 상기 지표 행렬의 동일한 위치의 행(row)에서 상기 지표 값을 정규화한 값의 집합을 포함하는 정규화 지표 행렬에 기반하여, 부호율 호환에 대한 상기 적어도 하나의 엣지가 추가된 단위 행렬을 생성하는 단계;
    를 포함하는,
    저밀도 패리티 검사 부호의 설계 및 부호화 방법.
  7. PBRL(Protograph-Based Raptor-Like) LDPC(Low-Density Parity-Check) 부호에 대한 프로토행렬을 생성하고,
    상기 프로토행렬에 적어도 하나의 엣지를 추가하고,
    상기 적어도 하나의 엣지가 추가된 프로토행렬을 이용하여 부호화(encoding)를 수행하여 부호어(codeword)를 생성하는 제어부;
    를 포함하는,
    저밀도 패리티 검사 부호의 설계 및 부호화 장치.
  8. 제7항에 있어서,
    상기 PBRL LDPC 부호에 대한 프로토행렬은, HRC(Highest-rate code)의 HRC 프로토행렬, IRC(Incremental redundancy code)의 IRC 프로토행렬, 영(zero) 행렬 및 단위 행렬을 포함하는,
    저밀도 패리티 검사 부호의 설계 및 부호화 장치.
  9. 제8항에 있어서,
    상기 제어부는,
    상기 단위 행렬의 하부 삼각 행렬(lower triangular matrix)에 상기 적어도 하나의 엣지를 추가하는,
    저밀도 패리티 검사 부호의 설계 및 부호화 장치.
  10. 제8항에 있어서,
    상기 제어부는,
    상기 적어도 하나의 엣지가 추가된 프로토행렬을 이용하여 고정 부호율 또는 부효율 호환 기반의 부호화를 수행하여 부호어를 생성하는,
    저밀도 패리티 검사 부호의 설계 및 부호화 장치.
  11. 제8항에 있어서,
    상기 제어부는,
    상기 IRC 프로토행렬, 상기 적어도 하나의 엣지의 개수 및 HRC 프로토행렬에서의 변수 노드에 대한 지표 값의 집합을 포함하는 지표 행렬에 기반하여, 고정 부호율에 대한 상기 적어도 하나의 엣지가 추가된 단위 행렬을 생성하는,
    저밀도 패리티 검사 부호의 설계 및 부호화 장치.
  12. 제8항에 있어서,
    상기 제어부는,
    상기 IRC 프로토행렬, 상기 적어도 하나의 엣지의 개수, HRC 프로토행렬에서의 변수 노드에 대한 지표 값의 집합을 포함하는 지표 행렬 및 상기 지표 행렬의 동일한 위치의 행(row)에서 상기 지표 값을 정규화한 값의 집합을 포함하는 정규화 지표 행렬에 기반하여, 부호율 호환에 대한 상기 적어도 하나의 엣지가 추가된 단위 행렬을 생성하는,
    저밀도 패리티 검사 부호의 설계 및 부호화 장치.
PCT/KR2022/018359 2022-05-13 2022-11-18 저밀도 패리티 검사 부호의 설계 및 부호화 방법 및 장치 WO2023219217A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0058823 2022-05-13
KR1020220058823A KR20230159005A (ko) 2022-05-13 2022-05-13 저밀도 패리티 검사 부호의 설계 및 부호화 방법 및 장치

Publications (1)

Publication Number Publication Date
WO2023219217A1 true WO2023219217A1 (ko) 2023-11-16

Family

ID=88730495

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/018359 WO2023219217A1 (ko) 2022-05-13 2022-11-18 저밀도 패리티 검사 부호의 설계 및 부호화 방법 및 장치

Country Status (2)

Country Link
KR (1) KR20230159005A (ko)
WO (1) WO2023219217A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013081161A (ja) * 2011-09-30 2013-05-02 Mitsubishi Electric Corp 準巡回低密度パリティ検査符号を求める方法、および準巡回低密度パリティ検査符号に基づいてデータを符号化するためのシステム
JP2017533639A (ja) * 2015-02-11 2017-11-09 三菱電機株式会社 適応変調符号化（ａｍｃ）のための方法及びａｍｃコントローラー
WO2021010512A1 (ko) * 2019-07-16 2021-01-21 엘지전자 주식회사 무선 통신 시스템에서 프로토그래프로부터 생성된 저밀도 패리티 검사 부호의 패리티 검사 행렬에 기초하여 부호화를 수행하는 방법 및 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102270310B1 (ko) 2014-08-26 2021-06-30 한국전자통신연구원 Ldpc 부호화기 및 이를 이용한 ldpc 부호화 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013081161A (ja) * 2011-09-30 2013-05-02 Mitsubishi Electric Corp 準巡回低密度パリティ検査符号を求める方法、および準巡回低密度パリティ検査符号に基づいてデータを符号化するためのシステム
JP2017533639A (ja) * 2015-02-11 2017-11-09 三菱電機株式会社 適応変調符号化（ａｍｃ）のための方法及びａｍｃコントローラー
WO2021010512A1 (ko) * 2019-07-16 2021-01-21 엘지전자 주식회사 무선 통신 시스템에서 프로토그래프로부터 생성된 저밀도 패리티 검사 부호의 패리티 검사 행렬에 기초하여 부호화를 수행하는 방법 및 장치

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
CHEN TSUNG-YI; VAKILINIA KASRA; DIVSALAR DARIUSH; WESEL RICHARD D.: "Protograph-Based Raptor-Like LDPC Codes", IEEE TRANSACTIONS ON COMMUNICATIONS, IEEE SERVICE CENTER, PISCATAWAY, NJ. USA., vol. 63, no. 5, 1 May 2015 (2015-05-01), PISCATAWAY, NJ. USA. , pages 1522 - 1532, XP011581513, ISSN: 0090-6778, DOI: 10.1109/TCOMM.2015.2404842 *
NOAH JACOBSEN ; ROBERT SONI: "Design of Rate-Compatible Irregular LDPC Codes Based on Edge Growth and Parity Splitting", VEHICULAR TECHNOLOGY CONFERENCE, 2007. VTC-2007 FALL. 2007 IEEE 66TH, IEEE, PI, 1 September 2007 (2007-09-01), Pi , pages 1052 - 1056, XP031147566, ISBN: 978-1-4244-0263-2 *
RO, HYEJIN; HO-SEONG PARK : "Design of PBRL LDPC codes with low error floors", 2021 THE KOREAN INSTITUTE OF COMMUNICATIONS AND INFORMATION SCIENCES FALL CONFERENCE; NOVEMBER 17-19, 2021, KOREAN INSTITUTE OF COMMUNICATIONS AND INFORMATION SCIENCES, KOREA, 18 November 2021 (2021-11-18) - 19 November 2021 (2021-11-19), Korea, pages 567 - 568, XP009550672 *

Also Published As

Publication number Publication date
KR20230159005A (ko) 2023-11-21

Similar Documents

Publication Publication Date Title
WO2017209531A1 (en) Apparatus and method for encoding with cyclic redundancy check and polar code
WO2015160205A1 (ko) 부호어를 생성하는 방법 및 장치 그리고 부호어를 복원하는 방법 및 장치
WO2011139133A2 (en) Method and apparatus for channel coding and decoding in a communication system using a low-density parity-check code
WO2019194635A1 (en) Apparatus and method for encoding and decoding using polar code in wireless communication system and broadcasting system
WO2017217711A1 (ko) 폴라 코드를 위한 데이터 재송신 방법 및 이를 위한 장치
WO2016093568A1 (en) Method and apparatus for parallel concatenated ldpc convolutional codes enabling power-efficient decoders
WO2014092502A1 (en) Encoding method and apparatus using crc code and polar
WO2019098677A1 (ko) Pbch 전송 방법 및 전송 장치, 및 pbch 수신 방법 및 수신 장치
WO2009107989A2 (en) Method and apparatus for channel encoding and decoding in a communication system using low-density parity-check codes
WO2018236114A1 (en) METHOD AND APPARATUS FOR FLOW ADAPTATION FOR COMMUNICATION AND BROADCASTING SYSTEMS
WO2018062660A1 (ko) Qc ldpc 코드의 레이트 매칭 방법 및 이를 위한 장치
WO2013032156A1 (en) Method and apparatus for transmitting and receiving information in a broadcasting/communication system
WO2009110722A2 (en) Apparatus and method for channel encoding and decoding in communication system using low-density parity-check codes
EP3625887A1 (en) Method and apparatus of rate-matching for communication and broadcasting systems
WO2009107990A2 (en) Method and apparatus for channel encoding and decoding in a communication system using low-density parity-check codes
WO2010098588A2 (en) Method and apparatus for multiple input multiple output (mimo) transmit beamforming
WO2014098480A1 (en) Communication system with compound coding mechanism and method of operation thereof
WO2018182369A1 (ko) 무선 통신 시스템에서 ldpc 부호의 패리티 검사 행렬을 기반으로 부호화를 수행하는 방법 및 이를 이용한 단말
WO2010101345A2 (en) Signal transmission method and system for transmitting signal by using interference control method and/or transmission power control method
WO2018124779A1 (ko) 폴라 코드에 기반한 harq를 수행하는 방법 및 장치
EP2997666A1 (en) Methods for linear rf beam search in millimeter wave communication system with hybrid beam-forming
WO2011132970A2 (en) Method of reducing peak-to-average power ratio, cubic metric and block error rate in ofdm systems using network coding
WO2019031841A1 (ko) 정보 전송 방법 및 전송 장치 및 정보 수신 방법 및 수신 장치
WO2017217715A1 (ko) 폴라 코드를 위한 프로즌 비트 결정 방법 및 이를 위한 장치
WO2018151555A1 (ko) 정보 전송 방법 및 전송장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22941804

Country of ref document: EP

Kind code of ref document: A1