WO2023189420A1 - 表示装置、及び表示装置の製造方法 - Google Patents

表示装置、及び表示装置の製造方法 Download PDF

Info

Publication number
WO2023189420A1
WO2023189420A1 PCT/JP2023/009301 JP2023009301W WO2023189420A1 WO 2023189420 A1 WO2023189420 A1 WO 2023189420A1 JP 2023009301 W JP2023009301 W JP 2023009301W WO 2023189420 A1 WO2023189420 A1 WO 2023189420A1
Authority
WO
WIPO (PCT)
Prior art keywords
led chip
adhesive layer
pixel circuit
display device
layer
Prior art date
Application number
PCT/JP2023/009301
Other languages
English (en)
French (fr)
Inventor
陽一 上條
佳克 今関
光一 宮坂
修一 大澤
義史 亀井
Original Assignee
株式会社ジャパンディスプレイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジャパンディスプレイ filed Critical 株式会社ジャパンディスプレイ
Publication of WO2023189420A1 publication Critical patent/WO2023189420A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Definitions

  • the present invention relates to a display device and a method for manufacturing the display device.
  • LED displays in which minute LED chips are arranged within pixels arranged in a matrix, are being developed.
  • LEDs are self-luminous elements similar to OLEDs, but unlike OLEDs, they are composed of inorganic compounds containing gallium (Ga), indium (In), and the like. Therefore, compared to OLED displays, it is easier to ensure high reliability with LED displays. Furthermore, LEDs have high luminous efficiency and high brightness. Therefore, LED displays are expected to be next-generation displays with high reliability, high brightness, and high contrast.
  • Patent Document 1 discloses an LED display in which an LED chip is provided in a recess provided in a flattening film.
  • Patent Document 1 wiring connected to the LED chips is routed on the display surface side of the LED display.
  • the wiring connected to the LED chip is reflected by the light emitted by the LED chip. This causes a problem in that the visibility of the LED display is reduced. Furthermore, if the positional accuracy for mounting the LED chip on the circuit board is improved, a problem arises in that the manufacturing takt time is reduced.
  • an embodiment of the present invention aims to provide a display device in which light emitted from an LED chip is suppressed from being reflected by wiring formed of metal, and image visibility is improved. Make it one of the objectives.
  • one of the objects of an embodiment of the present invention is to improve the manufacturing tact in alignment for mounting an LED chip on a circuit board.
  • a display device includes a substrate provided with a drive circuit, an adhesive layer covering the substrate, a first LED chip provided on the adhesive layer, and a space between the first LED chip and the adhesive layer.
  • a pixel circuit provided on the adhesive layer, a first opening provided on the adhesive layer and having substantially the same shape as the first LED chip when viewed from above, and a shape when the pixel circuit is viewed from above when viewed from above.
  • the light-shielding layer has a second opening having substantially the same shape, an insulating layer that covers the drive circuit and the pixel circuit, and a first wiring that is provided on the insulating layer and connects the first LED chip and the pixel circuit. , the first wiring overlaps the light shielding layer.
  • a method for manufacturing a display device includes forming an adhesive layer on a substrate provided with a drive circuit, having a plurality of openings on the adhesive layer, and having a liquid repellent surface.
  • a light shielding layer is formed, a solvent is selectively applied on the adhesive layer in the plurality of openings, a first LED chip is placed so as to be in contact with the solvent in the first opening among the plurality of openings, and The pixel circuit is placed in contact with the solvent in the second opening of the openings, the solvent is evaporated, the adhesive layer and the first LED chip are adhered, the adhesive layer and the pixel circuit are adhered, and the pixel circuit is driven.
  • an insulating layer is formed over the circuit, the first LED chip, and the pixel circuit; a first contact hole reaching the first LED chip and a second contact hole reaching the pixel circuit are formed in the insulating layer; A first wiring is formed to connect the chip and the pixel circuit through the first contact hole and the second contact hole.
  • FIG. 1 is a schematic diagram of a display device according to an embodiment of the present invention.
  • FIG. 2 is an enlarged view of pixels in a display device according to an embodiment of the present invention.
  • FIG. 2 is a schematic cross-sectional view of a pixel in a display device according to an embodiment of the present invention.
  • FIG. 2 is a schematic cross-sectional view of a peripheral area and a display area of a display device according to an embodiment of the present invention.
  • FIG. 1 is a cross-sectional view illustrating a method of manufacturing a display device according to an embodiment of the present invention.
  • FIG. 1 is a cross-sectional view illustrating a method of manufacturing a display device according to an embodiment of the present invention.
  • FIG. 1 is a cross-sectional view illustrating a method of manufacturing a display device according to an embodiment of the present invention.
  • FIG. 1 is a plan view illustrating a method of manufacturing a display device according to an embodiment of the present invention.
  • FIG. 1 is a cross-sectional view illustrating a method of manufacturing a display device according to an embodiment of the present invention.
  • FIG. 1 is a cross-sectional view illustrating a method of manufacturing a display device according to an embodiment of the present invention.
  • FIG. 1 is a cross-sectional view illustrating a method of manufacturing a display device according to an embodiment of the present invention.
  • FIG. 1 is a cross-sectional view illustrating a method of manufacturing a display device according to an embodiment of the present invention.
  • FIG. 1 is a cross-sectional view illustrating a method of manufacturing a display device according to an embodiment of the present invention.
  • FIG. 1 is a cross-sectional view illustrating a method of manufacturing a display device according to an embodiment of the present invention.
  • FIG. 2 is a schematic cross-sectional view of a peripheral area and a display area of a display device according to an embodiment of the present invention.
  • FIG. 2 is a schematic cross-sectional view of a pixel in a display device according to an embodiment of the present invention.
  • FIG. 1 is a cross-sectional view illustrating a method of manufacturing a display device according to an embodiment of the present invention.
  • FIG. 1 is a cross-sectional view illustrating a method of manufacturing a display device according to an embodiment of the present invention.
  • FIG. 1 is a cross-sectional view illustrating a method of manufacturing a display device according to an embodiment of the present invention.
  • the direction from the substrate toward the LED chip is defined as “up”, and the opposite direction is defined as “down”.
  • the expression “above” or “below” merely describes the upper limit relationship of each element.
  • the expression that an LED chip is placed on a substrate also includes the case where another member is interposed between the substrate and the LED chip.
  • the expressions “above” or “below” include not only cases in which each element overlaps in plan view, but also cases in which they do not overlap.
  • elements having the same functions as the elements already described may be denoted by the same reference numerals or the same reference numerals and symbols such as alphabets, and the explanation thereof may be omitted.
  • a symbol R, G, or B is added after the code indicating the element to distinguish it.
  • the reference numeral indicating the element will be used for explanation.
  • FIG. 1 is a schematic diagram of a display device 100 according to an embodiment of the present invention.
  • the display device 100 includes a substrate 101 having a display area 102 and a peripheral area 103 surrounding the display area 102.
  • a plurality of pixels 110 are arranged in an array.
  • Each pixel 110 includes an LED chip and a pixel circuit.
  • a controller 104, a row control circuit 105, and a column control circuit 107 are arranged in the peripheral area 103.
  • the row control circuit 105 and the column control circuit 107 are also referred to as a drive circuit that drives the pixels 110.
  • the column control circuit 107 includes a column driver 108 connected to each column of pixels 110.
  • the column driver 108 is connected to a data line 136 that commonly supplies data signals to all pixels 110 arranged in the column.
  • the row control circuit 105 includes a row driver 106 connected to each row of pixels 110.
  • the row driver 106 is connected to a select line 134 that commonly supplies a select signal to all pixels 110 arranged in a row.
  • the plurality of pixels 110 arranged in an array are controlled by a controller 104 via a row control circuit 105 and a column control circuit 107.
  • FIG. 2 is an enlarged view of the pixel 110 when the display device 100 is viewed from above.
  • the pixel 110 includes a plurality of LED chips 120 and a pixel circuit 130.
  • the plurality of LED chips 120 include, for example, red, green, and blue LEDs that emit red, green, and blue light.
  • a full-color pixel 110 can be configured.
  • the pixel circuit 130 is formed on a substrate different from the substrate 101.
  • the pixel circuit 130 is, for example, a bare chip such as an unpackaged integrated circuit board such as a semiconductor substrate.
  • the LED chip 120 has two terminals.
  • the two terminals of the LED chip 120 are arranged on the upper surface (upper side) of the LED chip 120.
  • One terminal of the LED chip 120R is connected to the pixel circuit 130 via a wiring 118-1.
  • One terminal of the LED chip 120G is connected to the pixel circuit 130 via a wiring 118-2.
  • One terminal of the LED chip 120B is connected to the pixel circuit 130 via a wiring 118-3.
  • the wiring 118-4 connects the other terminal of the LED chip 120R, the other terminal of the LED chip 120G, the other terminal of the LED chip 120B, and the pixel circuit 130, respectively.
  • the wiring 118-5 connects the pixel circuit 130 to the pixel circuits 130 of the pixels 110 adjacent in the row direction.
  • the wiring 118-6 connects the pixel circuit 130 to the pixel circuits 130 of the pixels 110 adjacent in the row direction.
  • the wiring 118-7 connects the pixel circuit 130 and the LED chips 120R, 120G, and 120B of the pixels 110 adjacent in the column direction, respectively.
  • the wirings 118-5 and 118-6 connecting the pixels 110 adjacent in the row direction function as select lines.
  • the select line electrically connects the row driver 106 and the pixel circuit 130 of the pixel 110 adjacent in the row direction.
  • Wirings 118-4 and 118-7 connecting pixels 110 adjacent in the column direction function as data lines.
  • the data line electrically connects the column driver 108 and the LED chip 120 and pixel circuit 130 of the pixel 110 adjacent in the column direction.
  • FIG. 3 is a schematic cross-sectional view of the LED chips 120R, 120G, 120B, and the pixel circuit 130.
  • FIG. 3 corresponds to a cross section of the pixel 110, in order to make the explanation easier to understand, the cross-sectional schematic diagram shown in FIG. 3 does not correspond to the plan view of the pixel 110 shown in FIG. 2.
  • An insulating layer 144 and an insulating layer 152 are provided on the substrate 101.
  • the substrate 101 for example, a glass substrate, a resin substrate, a ceramic substrate, or a metal substrate is used.
  • silicon oxide, silicon nitride, or the like is used as the insulating layer 144 and the insulating layer 152.
  • the insulating layers 144 and 152 will be detailed later.
  • an adhesive layer 112 is provided on the insulating layer 152.
  • the adhesive layer 112 is provided on one surface of the substrate 101. Further, the adhesive layer 112 covers the display area 102 and the peripheral area 103.
  • the adhesive layer 112 fixes the LED chips 120 arranged on the substrate 101.
  • the adhesive layer 112 may be made of a material having sufficient transparency in the visible light region, such as a VPA (vinyl sulfonic acid) adhesive layer, a polyimide adhesive layer, an acrylic adhesive layer, a silicone adhesive layer, a polyester adhesive layer, or a rubber adhesive layer.
  • a photosensitive adhesive layer is used.
  • the thickness of the adhesive layer 112 is, for example, 1 ⁇ m or more and 5 ⁇ m or less. If the thickness is thin, the adhesive force (adhesive force) will be weak, and if the thickness is thick, the cost will increase and the adhesive layer will easily stain the adhesive.
  • LED chips 120R, 120G, 120B, and a pixel circuit 130 are provided on the adhesive layer 112.
  • the LED chip 120 a micro LED or a mini LED is used. Micro LEDs are LEDs with a size of 100 ⁇ m or less, and mini LEDs are LEDs with a size of 100 ⁇ m to 200 ⁇ m. In the display device 100, any size of LED can be used, and the LEDs may be used appropriately depending on the size of the pixel 110.
  • the LED chip 120 is a micro LED, and has, for example, a vertical width of 7 ⁇ m to 150 ⁇ m, a horizontal width of 3 ⁇ m to 100 ⁇ m, and a height of about 3 ⁇ m to 15 ⁇ m.
  • the LED chip 120 is arranged so that the terminals 122-1 and 122-2 are provided on the upper side.
  • the terminals 122-1 and 122-2 are made of a conductive material such as gold (Au), copper (Cu), silver (Ag), tin (Sn), or aluminum (Al).
  • Au gold
  • Cu copper
  • Ag silver
  • Sn tin
  • Al aluminum
  • a light shielding layer 114 is provided on the adhesive layer 112.
  • the light shielding layer 114 is a black film having insulation properties.
  • the light shielding layer 114 is also called a black matrix.
  • the light shielding layer 114 has a plurality of openings 115.
  • the plurality of openings 115 correspond to the positions where the LED chips 120R, 120G, 120B and the pixel circuit 130 are arranged, respectively.
  • an LED chip 120R is arranged in an opening 115R in the light shielding layer 114
  • an LED chip 120G is arranged in an opening 115G
  • an LED chip 120B is arranged in an opening 115B
  • an LED chip 120B is arranged in an opening 115B.
  • a pixel circuit 130 is arranged in the portion 115C.
  • the shape of the opening 115R when viewed from above is approximately the same as the shape when the LED chip 120R is viewed from above.
  • the thickness of the light shielding layer 114 is preferably thinner than the height of the LED chip 120. For example, if the height of the LED is approximately 3 ⁇ m, the thickness of the light shielding layer 114 may also be 3 ⁇ m or less.
  • An insulating layer 116 is provided to cover the light shielding layer 114, the LED chips 120R, 120G, 120B, and the pixel circuit 130. In FIG. 2, illustration of the insulating layer 116 is omitted.
  • an organic resin material such as polyimide, polyamide, acrylic, or epoxy may be used.
  • an inorganic material such as silicon oxide or silicon nitride may be used.
  • the insulating layer 116 may be, for example, SOG (Spin on Glass).
  • SOG Spin on Glass
  • a combination of an inorganic material film and an organic resin material film may be used.
  • the insulating layer 116 When an organic resin material is used as the insulating layer 116, it functions as a flattening film and can alleviate surface irregularities caused by the LED chips 120R, 120G, 120B, and the pixel circuit 130.
  • a plurality of contact holes are provided in the insulating layer 116 to expose the two terminals 122-1 and 122-2 of the LED chip 120 and the terminals 132-1 and 132-2 of the pixel circuit 130.
  • a plurality of wirings 118-1 to 118-6 are provided on the insulating layer 116.
  • the wiring 118-4 connects the terminal 122B-2 of the LED chip 120B and the terminal 132-1 of the pixel circuit 130.
  • the wirings 118-1 to 118-6 will not be described in detail, they connect the LED chip 120 and the pixel circuit 130, as described in FIG.
  • a signal for controlling light emission is supplied to each of the LED chips 120R, 120G, and 120B through the wirings 118-1 to 118-7 shown in FIGS. 2 and 3.
  • FIG. 4 is a cross-sectional view of the peripheral area 103 and the display area 102.
  • FIG. 4 shows the row driver 106 in the peripheral area 103.
  • the row driver 106 and the column driver 108 are, for example, circuits configured with a plurality of transistors 150.
  • a known transistor may be used as the transistor 150.
  • the transistor 150 is a bottom gate type transistor.
  • the transistor 150 includes a gate electrode 142, an insulating layer 144 functioning as a gate insulating layer, a semiconductor layer 146, and source or drain electrodes 148-1 and 148-2. Further, an insulating layer 152 that functions as passivation is provided over the transistor 150.
  • One of the plurality of wirings 118 connects the pixel 110 and the row driver 106.
  • the wiring 118-8 connects the source electrode or drain electrode 148-2 of the transistor 150 constituting the row driver 106 and the pixel circuit 130 of the pixel 110.
  • another one of the plurality of wirings 118 connects the pixel 110 and the column driver 108.
  • the wiring 118 is connected to the source or drain electrode 148-2 of the transistor 150 that constitutes the column driver 108.
  • an adhesive layer 112 and a light shielding layer 114 are also provided in the peripheral region 103.
  • the adhesive layer 112 and the light shielding layer 114 cover the column control circuit 107, the row control circuit 105, and the controller 104.
  • the wiring 118 and the source or drain electrode 148-2 are connected through contact holes formed in the insulating layer 116, the light shielding layer 114, the adhesive layer 112, and the insulating layer 152.
  • FIG. 4 shows an example in which the adhesive layer 112 and the light shielding layer 114 are provided in the peripheral area 103, the embodiment of the present invention is not limited to this.
  • the display area 102 may be provided with the adhesive layer 112 and the light-blocking layer 114, and the peripheral area 103 may be provided with neither the adhesive layer 112 nor the light-blocking layer 114.
  • the display area 102 may be provided with an adhesive layer 112 and a light shielding layer 114, and the peripheral area 103 may be provided with an adhesive layer 112 or a light shielding layer 114.
  • metal such as aluminum or copper is used as the wiring 118.
  • the gate electrode 142, source or drain electrodes 148-1, 148-2, and the wiring for routing the gate electrode 142, source or drain electrodes 148-1, 148-2 are also made of metal such as aluminum or copper. Ru. Wiring formed of such metal reflects light emitted from the LED chip, reducing the visibility of images. Furthermore, the contrast decreases due to color mixing of the light emitted by the LED chips.
  • the light shielding layer 114 is provided in a region other than the area where the LED chips 120R, 120G, 120B and the pixel circuit 130 are provided. That is, in the display area 102, the gaps provided by the LED chips 120, 120G, 120B, and the pixel circuit 130 are filled with the light shielding layer 114. Furthermore, the terminals of the LED chip 120 are provided above. Therefore, a plurality of wiring lines 118 are routed above the light shielding layer 114. Thereby, in the display area 102, wiring provided below the LED chips 120R, 120G, and 120B can be omitted.
  • the plurality of wirings 118 routed in the display area 102 can be shielded from light by the light shielding layer 114. Thereby, it is possible to suppress the light emitted from the LED chips 120R, 120G, and 120B from being reflected by the wiring 118 made of metal, and provide the display device 100 with improved image visibility. Note that since the region where the drive circuit is arranged is separated from the region where the LED chip 120 is arranged, the influence of the light emitted from the LED chip 120 can be reduced.
  • FIG. 5 is a diagram illustrating a process of forming a transistor 150 and an insulating layer 152 that constitute a drive circuit in the peripheral region 103 on the substrate 101.
  • FIG. 5 is a cross-sectional view of the display area 102 and the peripheral area 103.
  • the transistor 150 is formed by applying a known transistor forming method to form the gate electrode 142, the insulating layer 144, the semiconductor layer 146, and the source or drain electrodes 148-1 and 148-2. Through the above steps, a drive circuit is formed. After that, an insulating layer 152 functioning as passivation is formed over the transistor 150.
  • the insulating layer 152 for example, a single layer of silicon oxide or silicon nitride, or a stack of silicon oxide and silicon nitride may be used.
  • the insulating layer 144 and the insulating layer 152 are also provided in the display area 102.
  • an opening 153 is formed in the insulating layer 152 to expose a portion of the source or drain electrode 148-2.
  • FIG. 6 is a diagram illustrating the process of forming the adhesive layer 112 on the insulating layer 152.
  • FIG. 6 is a cross-sectional view of the display area 102.
  • the adhesive layer 112 is formed not only in the display area 102 but also in the peripheral area 103.
  • an adhesive having sufficient light transmittance in the visible light region such as a VPA adhesive layer, a polyimide adhesive layer, an acrylic adhesive layer, a silicone adhesive layer, a polyester adhesive layer, a rubber adhesive layer, etc.
  • Use layers there are no particular limitations on the method of applying the adhesive layer 112, for example, spin coating, slit coating, inkjet coating, roll coating, etc. are used.
  • the thickness of the adhesive layer 112 is, for example, 1 ⁇ m or more and 5 ⁇ m or less.
  • the adhesive layer 112 may be a thermosetting material or an ultraviolet curable material. By using an ultraviolet curable material as the adhesive layer 112, it may be processed into an arbitrary shape by patterning.
  • FIG. 7 and 8 are diagrams illustrating the process of forming the light shielding layer 114 on the adhesive layer 112.
  • FIG. 7 is a plan view of the substrate 101
  • FIG. 8 is a cross-sectional view of the display area 102.
  • the light shielding layer 114 is formed not only in the display area 102 but also in the peripheral area 103. As described above, the thickness of the light shielding layer 114 is determined depending on the height of the LED chip 120.
  • the light shielding layer 114 has a plurality of openings 115R, 115G, 115B, and 115C.
  • Each of the plurality of openings 115R, 115G, and 115B will later be provided with an LED chip 120R, an LED chip 120G, and an LED chip 120B, respectively.
  • a pixel circuit 130 will be provided in the opening 115C later. Therefore, the areas of the openings 115R, 115G, 115B, and 115C are preferably slightly larger than the area of the LED chip 120 and the area of the pixel circuit 130.
  • the shape of the opening 115R when viewed in plan is preferably 1.05 to 1.5 times the shape of the LED chip 120R when viewed in plan.
  • the relationship between the LED chips 120G, 120B and the pixel circuit 130 and the openings 115G, 115B, 115C is also the same as the relationship between the LED chip 120R and the opening 115R.
  • the surface of the light shielding layer 114 preferably has liquid repellency.
  • the surface contact angle of the light shielding layer 114 is preferably larger than the surface contact angle of the adhesive layer 112 inside the opening 115. It is preferable that the surface contact angle of the light shielding layer 114 is, for example, 85° or more. Since the surface of the light shielding layer 114 has liquid repellency, when a solvent is applied later, it becomes easy to apply the solvent to a target area.
  • liquid repellency can be enhanced by incorporating a fluorine-containing compound into a highly insulating black resin (for example, cardo resin, low molecular weight acrylic resin, etc.).
  • the liquid repellency of the light shielding layer 114 can be adjusted depending on the content of the fluorine-containing compound. The more fluorine-containing compounds there are, the more liquid repellent the light shielding layer 114 can be.
  • a fluorine-containing compound is a compound containing a fluorine atom.
  • a liquid repellent component may be added to the black resist.
  • the liquid repellent component refers to a surfactant containing fluorine. Fluorine surfactants are uniformly mixed in liquid form, but when applied or dried, they tend to migrate and segregate in the uppermost layer of the film. Utilizing this property, if a fluorine surfactant is added to the black resist, when the black resist is applied and dried, the liquid repellency of only the upper layer of the light shielding layer 114 can be increased.
  • a fluororesin may be formed on the light shielding layer 114 by a so-called lift-off method. For example, a pattern is formed in the opening 115 using a resist. Next, a fluororesin film is formed on the light shielding layer 114 and the pattern using the resist, and then the resist is removed. In this way, a fluororesin may be formed on the light shielding layer 114.
  • the surface of the light-blocking layer 114 may be subjected to plasma treatment using a gas containing fluorine or a fluorine compound (for example, CF 4 ).
  • a gas containing fluorine or a fluorine compound for example, CF 4
  • the light shielding layer 114 is exposed to an atmosphere containing plasma containing fluorine.
  • a fluorine compound is generated on the surface of the light shielding layer 114 formed of a resin material.
  • the liquid repellency of the surface of the light shielding layer 114 may be made higher than that of the surface of the adhesive layer 112 inside the opening 115.
  • FIG. 9 is a diagram illustrating the process of applying the solvent 117 to the opening 115 of the light shielding layer 114.
  • Solvent 117 includes a flux activator.
  • the flux activator for example, the flux activator described in JP-A No. 2014-57019 can be used.
  • the solvent 117 may be dropped into the opening 115 of the light shielding layer 114 using an inkjet method.
  • an electrostatic dispensing method or a precision dispenser method may be used in addition to the in-jet method.
  • the surface of the light shielding layer 114 has liquid repellency. Therefore, even if the solvent 117 is applied to the surface of the light shielding layer 114, the solvent 117 can be selectively provided inside the opening 115 by repelling the solvent 117 by the surface of the light shielding layer 114.
  • FIG. 10 is a diagram illustrating a process of placing the LED chip 120R, the LED chip 120G, the LED chip 120B, and the pixel circuit 130 in the plurality of openings 115 of the light shielding layer 114.
  • the solvent 117 is selectively provided inside the plurality of openings 115. After picking up the LED chip 120 from the element substrate, the LED chip 120 is released on the solvent 117 and allowed to fall. Further, the timing of release is the timing when the lower surface of the LED chip 120 comes into contact with the solvent 117. At this time, since the solvent 117 and the LED chip 120 are in contact with each other, the LED chip 120 can be smoothly transferred onto the solvent 117.
  • a device eg, a chip mounter, etc.
  • a device that can suction the upper surface of the LED chip 120 and release the suction as necessary is used.
  • the LED chips 120 are separated from the carrier substrate, so that the LED chips can be placed in the opening 115.
  • a chip 120 may also be placed.
  • the pixel circuit 130 is also placed on the solvent 117 in the same manner as the LED chip 120.
  • the position of the LED chip 120 placed on the solvent 117 oscillates for a while as the solvent 117 oscillates. After a certain period of time, the shape of the solvent 117 becomes stable, and the position of the LED chip 120 also converges to a predetermined position.
  • the opening 115 of the light shielding layer 114 in which the solvent 117 is provided is a region onto which the outer shape of each LED chip 120 is projected, as described above. Therefore, the position where each LED chip 120 converges is a position that almost coincides with this opening 115.
  • the LED chip 120 and the pixel circuit 130 By positioning the LED chip 120 and the pixel circuit 130 as described above, it is possible to suppress misalignment when mounting the LED chip 120 or the pixel circuit 130 on the substrate 101. Thereby, it is possible to improve the positional accuracy of the LED chip 120R, the LED chip 120G, the LED chip 120B, and the pixel circuit 130.
  • FIG. 11 is a diagram illustrating the process of drying the solvent 117.
  • the substrate 101 is heated at about 100° C. to evaporate the solvent 117.
  • the flux activator remains between the adhesive layer 112 and the LED chip 120 and between the adhesive layer 112 and the pixel circuit 130.
  • the LED chip 120R, the LED chip 120G, the LED chip 120B, and the pixel circuit 130 can be fixed to the adhesive layer 112.
  • the height of the LED chip 120R, the height of the LED chip 120G, and the height of the LED chip 120B are approximately the same.
  • FIG. 12 is a diagram illustrating the process of forming the insulating layer 116 on the LED chip 120 and the pixel circuit 130.
  • the insulating layer 116 is formed in the display area 102 and the peripheral area 103.
  • As the insulating layer 116 for example, an organic resin material such as acrylic, polyimide, polyamide, or epoxy is used.
  • the thickness of the insulating layer 116 may be sufficient as long as it covers the LED chip 120R, the LED chip 120G, the LED chip 120B, and the pixel circuit 130, and is, for example, 5 ⁇ m or more and 17 ⁇ m or less.
  • contact holes are formed in the insulating layer 116 to expose the terminals 122-1, 122-2 of the LED chip 120.
  • a contact hole is formed in the insulating layer 116, the light shielding layer 114, and the adhesive layer 112 to expose the source or drain electrode 148-2.
  • the depth of the contact hole formed in the display region 102 is different from the depth of the contact hole formed in the peripheral region 103. Therefore, the formation of contact holes in the display region 102 and the formation of contact holes in the peripheral region 103 are preferably performed in different steps. Further, in this embodiment, a case has been described in which the opening 153 is formed in advance in the insulating layer 152, but an embodiment of the present invention is not limited to this. When etching the insulating layer 116, the light-blocking layer 114, the adhesive layer 112, and the insulating layer 152, the contact hole may be formed all at once.
  • the wiring 118 is formed on the insulating layer 116.
  • metal such as aluminum or copper is used as the wiring 118.
  • a conductive film is formed over the insulating layer 116 and patterned appropriately to form the wiring 118. Thereby, the LED chip 120 and the pixel circuit 130 can be connected. Further, the pixel circuit 130 and the drive circuit can be connected.
  • the display device 100 according to an embodiment of the present invention can be manufactured.
  • a contact hole is formed in the insulating layer 116, the light shielding layer 114, and the adhesive layer 112 in the peripheral region 103 to expose the source electrode or drain electrode 148-2 in the step shown in FIG.
  • one embodiment of the present invention is not limited thereto.
  • an opening is formed in the light shielding layer 114 in the peripheral region 103, and in the step shown in FIG. 12, a contact hole is formed to expose the source electrode or drain electrode 148-2 within the opening. may be formed.
  • the solvent 117 applied to the surface of the light-shielding layer is repelled by imparting liquid repellency to the surface of the light-shielding layer.
  • the solvent 117 can be placed within the opening of the light shielding layer with high precision.
  • the positions of the LED chip and the pixel circuit are converged to predetermined positions as the shape of the solvent 117 becomes stable. Thereby, the positioning of the LED chip 120 and the pixel circuit 130 can be performed accurately and in a short time.
  • a circuit including a transistor 150 is used as the row driver 106 or the column driver 108, but an embodiment of the present invention is not limited to this.
  • a bare chip 140 such as an unpackaged integrated circuit board such as a semiconductor substrate, may be used as the row driver 106 and column driver 108.
  • FIG. 13 is a cross-sectional view of the peripheral region 103 and the display region 102 when a bare chip 140 is used as the row driver 106.
  • an adhesive layer 112 and a light shielding layer 114 are provided on the substrate 101.
  • the light shielding layer 114 is provided with an opening 115D.
  • a bare chip 140 is placed in the opening 115 .
  • the bare chip 140 is provided with a plurality of terminals 142-1 to 142-3.
  • the wiring 118-9 connects the terminal 142-1 of the bare chip 140 and the pixel circuit 130 of the pixel 110.
  • the wiring 118-10 connects the terminal 142-2 of the bare chip 140 and the terminal of the bare chip 140 of the adjacent row driver 106.
  • the wiring 118-11 connects the terminal 142-3 of the bare chip 140 and the terminal of the controller 104.
  • the insulating layer 144 and the insulating layer 152 may be omitted as appropriate, and the adhesive layer 112 may be formed on the substrate 101.
  • an opening 115D for arranging the bare chip 140 may be formed. The subsequent steps can be performed in the same manner as the manufacturing steps of the display area 102 described with reference to FIGS. 9 to 11, so that the manufacturing process of the display device 100 can be simplified.
  • the height of the LED chip 120R, the height of the LED chip 120G, and the height of the LED chip 120B are generally the same, but the embodiment of the present invention is not limited to this.
  • the height of the LED chip 120R, the height of the LED chip 120G, and the height of the LED chip 120B may be different for each color.
  • the heights of the LED chips 120R, 120G, and 120B may differ by about 8 ⁇ m to 12 ⁇ m due to differences in structure and the like. Since the heights of the LED chips 120R, 120G, and 120B are different, a problem arises in that the connection surfaces between the terminals 122-1, 122-2 and the wiring 118 are not uniform.
  • the depth of the contact hole formed in the insulating layer 116 is different between the terminal of the LED chip 120 having a small height and the terminal of the LED chip 120 having a large height. Therefore, it may be difficult to form a contact hole corresponding to the height of the LED chip 120 in the insulating layer 116, or there is a risk that the wiring 118 may be disconnected when it is formed.
  • the connection surface between the terminals 122-1, 122-2 and the wiring 118 can be made uniform. It is preferable to
  • FIG. 14 is a cross-sectional view of a pixel 110 in a display device 100A according to an embodiment of the present invention.
  • FIG. 14 corresponds to a cross section of the pixel 110, in order to make the explanation easier to understand, the cross-sectional schematic diagram shown in FIG. 14 does not correspond to the plan view of the pixel 110 shown in FIG. 2.
  • the thickness of the adhesive layer 112 in the area where the LED chips 120R, 120G, 120B are arranged is adjusted so that the connection surfaces between the terminals and the wiring 118 in the LED chips 120R, 120G, 120B are uniform.
  • the thickness of the adhesive layer 112 inside the opening 115R in which the LED chip 120R is provided is defined as a thickness t1.
  • the thickness of the adhesive layer 112 inside the opening 115G in which the LED chip 120G is provided is defined as a thickness t2.
  • the thickness of the adhesive layer 112 inside the opening 115B in which the LED chip 120B is provided is defined as a thickness t3.
  • the thickness of the adhesive layer 112 that overlaps the light shielding layer 114 is defined as a thickness t4.
  • the thickness of the adhesive layer 112 inside the opening 115C in which the pixel circuit 130 is provided is defined as a thickness t5.
  • the thickness of the adhesive layer 112 is adjusted so that the thickness of the adhesive layer 112 increases in the order of thickness t2, thickness t1, and thickness t3. Further, depending on the height of the LED chip 120G, the thickness t2 and the thickness t4 may be the same size, or the thickness t2 may be larger than the thickness t4. Although FIG. 14 shows a case where the thickness t5 is larger than the thickness t3, the thickness t5 may be set as appropriate depending on the height of the pixel circuit 130.
  • the thicknesses t1 to t5 may be adjusted. Thereby, the connection surfaces between the terminals of the LED chips 120R, 120G, 120B and the pixel circuit 130 and the wiring 118 can be made uniform.
  • ⁇ Display device manufacturing method> A method for manufacturing the display device 100A shown in FIG. 14 will be described with reference to FIGS. 4, 5, 9 to 12, and 15 to 17. Note that detailed description of the steps similar to those in the first embodiment will be omitted.
  • the process of forming the transistor 150 and the insulating layer 152 on the substrate 101 is similar to the process shown in FIG. 4.
  • a photoresist having adhesiveness is used as the adhesive layer 112.
  • the adhesive photoresist for example, the above-mentioned VPA (vinyl sulfonic acid) adhesive layer may be used.
  • an adhesive layer 112 having a uniform thickness is formed on the insulating layer 152.
  • adhesive layers 112a, 112b, and 112c are partially formed.
  • a region 113a where the adhesive layer 112a is formed is a region where the LED chip 120R is provided
  • a region 113b where the adhesive layer 112b is formed is a region where the LED chip 120B is provided
  • 113c is a region where the pixel circuit 130 is provided.
  • the thickness is larger in the order of adhesive layer 112a, adhesive layer 112b, and adhesive layer 112c.
  • the thicknesses of the adhesive layer 112a, the adhesive layer 112b, and the adhesive layer 112c differ depending on the heights of the LED chips 120R, 120G, and 120B and the pixel circuit 130 to be placed later. Areas other than this are areas where the light shielding layer 114 and the LED chip 120G are provided.
  • the adhesive layers 112 having different thicknesses can be formed in predetermined regions. Note that, if necessary, an adhesive layer may be partially formed in the area where the LED chip 120G is provided.
  • a method for forming the adhesive layer 112 having different thicknesses is, for example, forming an adhesive layer with a predetermined thickness on each of the regions 113a, 113b, and 113c, and then forming an adhesive layer with a predetermined thickness on each of the regions 113b and 113c. An adhesive layer is formed, and finally, an adhesive layer is formed in the region 113c to a predetermined thickness. Thereby, the adhesive layer 112 provided with the adhesive layers 112a, 112b, and 112c can be formed.
  • FIG. 16 is a diagram illustrating the process of forming the light shielding layer 114 on the adhesive layer 112.
  • the thickness of the light shielding layer 114 is preferably larger than the thickness of the adhesive layer 112c, which is the thickest among the adhesive layers 112a, 112b, and 112c. This is because if the thickness of the light shielding layer 114 is thinner than the thickness of the adhesive layer 112c, the solvent 117 will overflow from the opening 115 of the light shielding layer 114.
  • the process of providing the LED chip 120 and the pixel circuit 130 on the adhesive layer 112 is the same as that described in FIGS. 9 to 11, so a detailed description will be omitted.
  • FIG. 17 is a diagram illustrating the process of forming the insulating layer 116 on the LED chip 120 and the pixel circuit 130.
  • the insulating layer 116 is formed in the display area 102 and the peripheral area 103.
  • the material and thickness of the insulating layer 116 are as described in FIG. 12.
  • contact holes are formed in the insulating layer 116.
  • the terminals 122R-1, 122R-2, 122G-1, 122G-2, 122B-1, 122B-2, 132-1, and 132-2 are exposed from the insulating layer 116.
  • wiring or terminals included in the drive circuit are exposed from the insulating layer 116.
  • wirings 118-1 to 118-8 are formed on the insulating layer 116.
  • a conductive film is formed on the insulating layer 116 and patterned appropriately to form wirings 118-1 to 118-8. Thereby, the LED chip 120 and the pixel circuit 130 can be connected through the wiring 118. Further, the pixel circuit 130 and the driver circuit can be connected through the wiring 118.
  • a display device 100A according to an embodiment of the present invention shown in FIG. 14 can be manufactured.
  • the display device 100A even if the height of the LED chip 120R, the height of the LED chip 120G, and the height of the LED chip 120B are different for each color, the height of the LED chip 120R, the height of the LED chip 120G, and the height of the LED chip 120B are , 122-2 and the wiring 118 can be made uniform. Thereby, the depth of the contact hole formed in the insulating layer 116 can be made approximately the same regardless of the height of the LED chip 120. Therefore, it becomes easy to form a contact hole in the insulating layer 116, and it is possible to suppress disconnection of the wiring when forming the wiring 118.
  • the embodiments described above as embodiments of the present invention can be implemented in appropriate combinations as long as they do not contradict each other.
  • the present invention also applies to display devices in which a person skilled in the art appropriately adds, deletes, or changes the design of components based on the display device of each embodiment, or adds, omit, or changes conditions in a process. As long as it has the gist, it is within the scope of the present invention.
  • 100 Display device, 101: Substrate, 102, 102A: Display area, 103: Peripheral area, 104: Controller, 105: Row control circuit, 106: Row driver, 107: Column control circuit, 108: Column driver, 110: Pixel , 112: Adhesive layer, 114: Light shielding layer, 115, 115R, 115G, 115B, 115C: Opening, 116: Insulating layer, 117: Solvent, 118: Wiring, 120, 120R, 120G, 120B: LED chip, 122R- 1, 122R-2, 122G-1, 122G-2, 122B-1, 122B-2: terminal, 124: photoresist, 130: pixel circuit, 142: gate electrode, 144: insulating layer, 146: semiconductor layer, 148 -1, 148-2: Source electrode or drain electrode, 150: Transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

表示装置は、駆動回路が設けられた基板と、基板を覆う粘着層と、粘着層上に設けられた第１ＬＥＤチップと、粘着層上に、第１ＬＥＤチップと離間して設けられた画素回路と、粘着層上に設けられ、第１ＬＥＤチップを平面視したときの形状と略同じ形状の第１開口部、及び画素回路の平面視を平面視したときの形状と略同じ形状の第２開口部を有する遮光層と、駆動回路及び画素回路を覆う絶縁層と、絶縁層上に設けられ、第１ＬＥＤチップと画素回路とを接続する第１配線と、を有し、第１配線は、遮光層と重畳する。

Description

表示装置、及び表示装置の製造方法
　本発明は、表示装置、及び表示装置の製造方法に関する。
　次世代ディスプレイとして、マトリクス状に配列された画素内に微小なＬＥＤチップを配置した、いわゆるＬＥＤディスプレイの開発が進められている。ＬＥＤは、ＯＬＥＤと同様の自発光型素子であるが、ＯＬＥＤとは異なり、ガリウム（Ｇａ）、インジウム（Ｉｎ）などを含む無機化合物で構成される。そのため、ＯＬＥＤディスプレイと比較すると、ＬＥＤディスプレイは高信頼性を確保しやすい。さらに、ＬＥＤは、発光効率が高く、高輝度である。したがって、ＬＥＤディスプレイは、高信頼性、高輝度、高コントラストの次世代ディスプレイとして期待されている。
　ＬＥＤディスプレイにおいては、ＬＥＤが形成されたサファイア基板（素子基板ともいう）から個々のＬＥＤチップに分離し、個々のＬＥＤチップを回路基板（バックプレーン、ＴＦＴ基板ともいう）の画素内にそれぞれ配置する必要がある。特許文献１には、平坦化膜に設けられた凹部に、ＬＥＤチップが設けられたＬＥＤディスプレイが開示されている。
米国特許第１０９３７８１５号明細書
　特許文献１では、ＬＥＤディスプレイの表示面側に、ＬＥＤチップに接続された配線が引き回されている。この場合、ＬＥＤチップに接続された引き回し配線が、ＬＥＤチップが出射した光によって反射してしまう。これにより、ＬＥＤディスプレイの視認性が低下するという問題が生じる。また、ＬＥＤチップを回路基板に搭載するための位置精度を向上させると、製造タクトが低下するという問題が生じる。
　上記問題に鑑み、本発明の一実施形態は、ＬＥＤチップから出射された光が金属で形成された配線によって反射されるのを抑制し、画像の視認性が向上した表示装置を提供することを目的の一つとする。または、本発明の一実施形態は、ＬＥＤチップを回路基板に搭載するための位置合わせにおける製造タクトを向上させることを目的の一つとする。
　本発明の一実施形態に係る表示装置は、駆動回路が設けられた基板と、基板を覆う粘着層と、粘着層上に設けられた第１ＬＥＤチップと、粘着層上に、第１ＬＥＤチップと離間して設けられた画素回路と、粘着層上に設けられ、第１ＬＥＤチップを平面視したときの形状と略同じ形状の第１開口部、及び画素回路の平面視を平面視したときの形状と略同じ形状の第２開口部を有する遮光層と、駆動回路及び画素回路を覆う絶縁層と、絶縁層上に設けられ、第１ＬＥＤチップと画素回路とを接続する第１配線と、を有し、第１配線は、遮光層と重畳する。
　本発明の一実施形態に係る表示装置の製造方法は、駆動回路が設けられた基板上に粘着層を形成し、粘着層上に、複数の開口部を有し、表面に撥液性を有する遮光層を形成し、複数の開口部内の粘着層上に溶剤を選択的に塗布し、複数の開口部のうち、第１開口部内の溶剤に接するように第１ＬＥＤチップを載置し、複数の開口部のうち、第２開口部内の溶剤に接するように画素回路を載置し、溶剤を蒸発させて、粘着層と第１ＬＥＤチップとを接着、及び粘着層と画素回路とを接着し、駆動回路、第１ＬＥＤチップ、及び画素回路上に絶縁層を形成し、絶縁層に、第１ＬＥＤチップに達する第１コンタクトホール及び画素回路に達する第２コンタクトホールを形成し、絶縁層上に、第１ＬＥＤチップと画素回路とを第１コンタクトホール及び第２コンタクトホールを介して接続する第１配線を形成する。
本発明の一実施形態に係る表示装置の概略図である。 本発明の一実施形態に係る表示装置における画素を拡大した図である。 本発明の一実施形態に係る表示装置における画素の断面模式図である。 本発明の一実施形態に係る表示装置における周辺領域及び表示領域の断面模式図である。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図である。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図である。 本発明の一実施形態に係る表示装置の製造方法を説明する平面図である。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図である。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図である。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図である。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図である。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図である。 本発明の一実施形態に係る表示装置における周辺領域及び表示領域の断面模式図である。 本発明の一実施形態に係る表示装置における画素の断面模式図である。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図である。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図である。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図である。
　以下に、本発明の各実施形態について、図面を参照しつつ説明する。なお、各実施形態はあくまで一例にすぎず、当業者が、発明の主旨を保ちつつ適宜変更することによって容易に想到し得るものについても、当然に本発明の範囲に含まれる。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合がある。しかし、図示された形状はあくまで一例であって、本発明の解釈を限定するものではない。
　本発明の各実施形態において、基板からＬＥＤチップに向かう方向を「上」とし、その逆の方向を「下」とする。ただし、「上に」または「下に」という表現は、単に、各要素の上限関係を説明しているにすぎない。例えば、基板の上にＬＥＤチップが配置されるという表現は、基板とＬＥＤチップとの間に他の部材が介在する場合も含む。さらに、「上に」または「下に」という表現は、平面視において各要素が重畳する場合だけでなく、重畳しない場合をも含む。
　本発明の実施形態を説明する際、既に説明した要素と同様の機能を備えた要素については、同一の符号または同一の符号にアルファベット等の記号を付して、説明を省略することがある。また、ある要素について、ＲＧＢの各色に区別して説明する必要がある場合は、その要素を示す符号の後に、Ｒ、ＧまたはＢの記号を付して区別する。ただし、その要素について、ＲＧＢの各色に区別して説明する必要がない場合は、その要素を示す符号のみを用いて説明する。
（第１実施形態）
　本実施形態では、本発明の一実施形態に係る表示装置１００について、図１～図１３を参照して説明する。
＜表示装置の概要＞
　図１は、本発明の一実施形態に係る表示装置１００の概略図である。表示装置１００は、表示領域１０２、及び表示領域１０２を囲む周辺領域１０３を有する基板１０１を含む。表示領域１０２には、複数の画素１１０がアレイ状に配置されている。各画素１１０は、ＬＥＤチップ及び画素回路を含む。周辺領域１０３には、コントローラ１０４、行制御回路１０５、列制御回路１０７が配置されている。なお、行制御回路１０５及び列制御回路１０７を、画素１１０を駆動する駆動回路ともいう。
　列制御回路１０７は、画素１１０の各列に接続された列ドライバ１０８を含む。列ドライバ１０８は、列に配置された全ての画素１１０に共通してデータ信号を供給するデータ線１３６と接続されている。また、行制御回路１０５は、画素１１０の各行に接続された行ドライバ１０６を含む。行ドライバ１０６は、行に配置された全ての画素１１０に共通してセレクト信号を供給するセレクト線１３４と接続されている。アレイ状の複数の画素１１０は、行制御回路１０５及び列制御回路１０７を介して、コントローラ１０４によって制御される。
＜表示装置の構成＞
　図２は、表示装置１００を平面視したときの画素１１０を拡大した図である。画素１１０は、複数のＬＥＤチップ１２０と、画素回路１３０と、を有する。複数のＬＥＤチップ１２０は、例えば、赤、緑、青の光を発光する赤、緑、青のＬＥＤを含む。ＬＥＤチップ１２０Ｒ、１２０Ｇ、１２０Ｂを制御することで、フルカラーの画素１１０を構成できる。
　画素回路１３０は、基板１０１とは別の基板に形成される。画素回路１３０は、例えば、半導体基板のようなパッケージ化されていない集積回路基板のようなベアチップである。
　図２に図示しないが、ＬＥＤチップ１２０は２つの端子を有している。ＬＥＤチップ１２０の２つの端子は、ＬＥＤチップ１２０の上面（上側）に配置される。ＬＥＤチップ１２０Ｒの一方の端子は、配線１１８－１を介して画素回路１３０と接続される。ＬＥＤチップ１２０Ｇの一方の端子は、配線１１８－２を介して画素回路１３０と接続される。ＬＥＤチップ１２０Ｂの一方の端子は、配線１１８－３を介して画素回路１３０と接続される。配線１１８－４は、ＬＥＤチップ１２０Ｒの他方の端子と、ＬＥＤチップ１２０Ｇの他方の端子と、ＬＥＤチップ１２０Ｂの他方の端子と、画素回路１３０と、をそれぞれ接続する。配線１１８－５は、画素回路１３０と、行方向に隣接する画素１１０の画素回路１３０とを接続する。配線１１８－６は、画素回路１３０と、行方向に隣接する画素１１０の画素回路１３０とを接続する。配線１１８－７は、画素回路１３０と、列方向に隣接する画素１１０のＬＥＤチップ１２０Ｒ、１２０Ｇ、１２０Ｂとをそれぞれ接続する。ここで、行方向に隣接する画素１１０を接続する配線１１８－５、１１８－６は、セレクト線として機能する。セレクト線は、行ドライバ１０６と、行方向に隣接する画素１１０の画素回路１３０とを電気的に接続する。列方向に隣接する画素１１０を接続する配線１１８－４、１１８－７は、データ線として機能する。データ線は、列ドライバ１０８と、列方向に隣接する画素１１０のＬＥＤチップ１２０及び画素回路１３０とを電気的に接続する。
　図３は、ＬＥＤチップ１２０Ｒ、１２０Ｇ、１２０Ｂ、及び画素回路１３０の断面模式図である。図３は、画素１１０の断面に対応するが、説明を分かりやすくするために、図３に示す断面模式図は、図２に示す画素１１０の平面図とは対応させていない。
　基板１０１上に、絶縁層１４４及び絶縁層１５２が設けられている。基板１０１として、例えば、ガラス基板、樹脂基板、セラミックス基板、又は金属基板を用いる。絶縁層１４４、及び絶縁層１５２として、例えば、酸化シリコン、又は窒化シリコンなどを用いる。絶縁層１４４、１５２については、後に詳述する。
　また、絶縁層１５２上に、粘着層１１２が設けられている。粘着層１１２は、基板１０１の一面に設けられている。また、粘着層１１２は、表示領域１０２及び周辺領域１０３を覆っている。粘着層１１２は、基板１０１に配列されたＬＥＤチップ１２０を固定する。粘着層１１２として、例えば、ＶＰＡ（ビニルスルホン酸）系粘着層、ポリイミド系粘着層、アクリル系粘着層、シリコーン系粘着層、ポリエステル系粘着層、ゴム系粘着層などの可視光領域で十分な透光性を有する粘着層を用いる。粘着層１１２の厚さは、例えば、１μｍ以上５μｍ以下である。厚みが薄いと粘着力（接着力）が弱くなり、厚みが厚いとコスト増となる上に、粘着層による糊汚れが発生しやすくなる。
　粘着層１１２上に、ＬＥＤチップ１２０Ｒ、１２０Ｇ、１２０Ｂ、及び画素回路１３０が設けられている。ＬＥＤチップ１２０として、マイクロＬＥＤ又はミニＬＥＤを用いる。マイクロＬＥＤは、サイズが１００μｍ以下のＬＥＤであり、ミニＬＥＤは、サイズが１００μｍ～２００μｍのＬＥＤである。表示装置１００において、いずれのサイズのＬＥＤを用いることができ、画素１１０のサイズに応じて適宜使い分ければよい。本実施形態では、ＬＥＤチップ１２０は、マイクロＬＥＤであり、例えば、縦幅が７μｍ～１５０μｍ、横幅が３μｍ～１００μｍ、高さが３μｍ～１５μｍ程度のサイズを有する。ＬＥＤチップ１２０は、端子１２２－１、１２２－２が上側に設けられるように配置されている。端子１２２－１、１２２－２は、例えば、金（Ａｕ）、銅（Ｃｕ）、銀（Ａｇ）、錫（Ｓｎ）、アルミニウム（Ａｌ）などの導電性材料で形成される。ＬＥＤチップ１２０Ｇ、１２０Ｂ、及び画素回路１３０についても同様である。ＬＥＤチップ１２０は、基板１０１側に光を出射する。そのため、基板１０１側が表示装置１００の表示面となる。
　粘着層１１２上に、遮光層１１４が設けられている。遮光層１１４は、絶縁性を有する黒色の膜である。遮光層１１４は、ブラックマトリクスとも呼ばれる。遮光層１１４は、複数の開口部１１５を有している。複数の開口部１１５は、それぞれＬＥＤチップ１２０Ｒ、１２０Ｇ、１２０Ｂ、及び画素回路１３０が配置される位置に対応している。図２に示すように、遮光層１１４における開口部１１５Ｒには、ＬＥＤチップ１２０Ｒが配置され、開口部１１５ＧにはＬＥＤチップ１２０Ｇが配置され、開口部１１５Ｂには、ＬＥＤチップ１２０Ｂが配置され、開口部１１５Ｃには画素回路１３０が配置される。また、開口部１１５Ｒを平面視したときの形状は、ＬＥＤチップ１２０Ｒを平面視したときの形状と略同じである。遮光層１１４の膜厚は、ＬＥＤチップ１２０の高さよりも薄いことが好ましい。例えば、ＬＥＤの高さが３μｍ程度であれば、遮光層１１４の厚さも３μｍ以下であればよい。
　遮光層１１４、ＬＥＤチップ１２０Ｒ、１２０Ｇ、１２０Ｂ、及び画素回路１３０を覆うように、絶縁層１１６が設けられる。図２においては、絶縁層１１６の図示を省略している。絶縁層１１６として、例えば、ポリイミド、ポリアミド、アクリル、エポキシ等の有機樹脂材料を用いてもよい。また、絶縁層１１６として、例えば、酸化シリコン、窒化シリコンなどの無機材料を用いてもよい。絶縁層１１６は、例えば、ＳＯＧ（Ｓｐｉｎ　ｏｎ　Ｇｌａｓｓ）であってもよい。また、絶縁層１１６として、無機材料の膜と、有機樹脂材料の膜とを組み合わせて用いてもよい。絶縁層１１６として、有機樹脂材料を用いる場合、平坦化膜として機能し、ＬＥＤチップ１２０Ｒ、１２０Ｇ、１２０Ｂ、及び画素回路１３０による表面の凹凸を緩和することができる。絶縁層１１６には、ＬＥＤチップ１２０の２つの端子１２２－１、１２２－２、及び画素回路１３０の端子１３２－１、１３２－２を露出する複数のコンタクトホールが設けられている。
　図３に示すように、絶縁層１１６上には、複数の配線１１８－１～１１８－６が設けられている。図３では、例えば、配線１１８－４は、ＬＥＤチップ１２０Ｂの端子１２２Ｂ－２と、画素回路１３０の端子１３２－１とを接続する。配線１１８－１～１１８－６については詳細に説明しないが、図２において説明した通り、ＬＥＤチップ１２０と画素回路１３０とを接続している。図２及び図３に示す配線１１８－１～１１８－７によって、各ＬＥＤチップ１２０Ｒ、１２０Ｇ、１２０Ｂに発光を制御する信号を供給する。
　図４は、周辺領域１０３及び表示領域１０２における断面図である。図４は、周辺領域１０３における行ドライバ１０６を示している。行ドライバ１０６及び列ドライバ１０８は、例えば、複数のトランジスタ１５０で構成された回路である。トランジスタ１５０は、既知のトランジスタを用いればよい。本実施形態では、トランジスタ１５０は、ボトムゲート型のトランジスタを示している。トランジスタ１５０は、ゲート電極１４２、ゲート絶縁層として機能する絶縁層１４４、半導体層１４６、及びソース電極又はドレイン電極１４８－１、１４８－２を有する。また、トランジスタ１５０上には、パッシベーションとして機能する絶縁層１５２が設けられている。
　複数の配線１１８のうち一つは、画素１１０と行ドライバ１０６とを接続する。例えば、図４に示すように、周辺領域１０３において、配線１１８－８は、行ドライバ１０６を構成するトランジスタ１５０のソース電極又はドレイン電極１４８－２と、画素１１０の画素回路１３０と、を接続する。また、複数の配線１１８のうち他の一つは、画素１１０と列ドライバ１０８とを接続する。周辺領域１０３において、当該配線１１８は、列ドライバ１０８を構成するトランジスタ１５０のソース電極又はドレイン電極１４８－２と接続される。図４に示すように、周辺領域１０３においても、粘着層１１２及び遮光層１１４が設けられている。粘着層１１２及び遮光層１１４は、列制御回路１０７、行制御回路１０５、及びコントローラ１０４上を覆っている。配線１１８とソース電極又はドレイン電極１４８－２とは、絶縁層１１６、遮光層１１４、粘着層１１２、絶縁層１５２に形成されたコンタクトホールを介して接続される。なお、図４において、周辺領域１０３に、粘着層１１２及び遮光層１１４が設けられる例について示したが、本発明の一実施形態はこれに限定されない。表示領域１０２に粘着層１１２及び遮光層１１４が設けられ、周辺領域１０３に粘着層１１２及び遮光層１１４の双方が設けられない構成であっても良い。また、表示領域１０２に粘着層１１２及び遮光層１１４が設けられ、周辺領域１０３に粘着層１１２又は遮光層１１４が設けられる構成であってもよい。
　配線１１８として、例えば、アルミニウム、銅などの金属を用いる。また、ゲート電極１４２、ソース電極又はドレイン電極１４８－１、１４８－２や、ゲート電極１４２、ソース電極又はドレイン電極１４８－１、１４８－２を引き回す配線も、アルミニウム、銅などの金属で形成される。このような金属で形成された配線は、ＬＥＤチップから出射した光を反射して画像の視認性を低下させる。また、ＬＥＤチップが発する光が混色することでコントラストが低下する。
　本発明の一実施形態に係る表示装置１００では、遮光層１１４は、ＬＥＤチップ１２０Ｒ、１２０Ｇ、１２０Ｂ、及び画素回路１３０が設けられる領域以外に設けられる。つまり、表示領域１０２において、ＬＥＤチップ１２０、１２０Ｇ、１２０Ｂ、及び画素回路１３０によって設けられる間隙は、遮光層１１４によって埋められる。また、ＬＥＤチップ１２０の端子は上方に設けられている。そのため、遮光層１１４の上方で、複数の配線１１８が引き回される。これにより、表示領域１０２において、ＬＥＤチップ１２０Ｒ、１２０Ｇ、１２０Ｂの下方に設けられる配線を省略することができる。表示装置１００では、表示面が基板１０１の下側となるため、表示領域１０２において引き回される複数の配線１１８を、遮光層１１４によって遮光することができる。これにより、ＬＥＤチップ１２０Ｒ、１２０Ｇ、１２０Ｂから出射された光が金属で形成された配線１１８によって反射するのを抑制し、画像の視認性が向上した表示装置１００を提供することができる。なお、駆動回路が配置される領域は、ＬＥＤチップ１２０が配置される領域とは離間しているため、ＬＥＤチップ１２０から出射された光の影響を低減できる。
＜表示装置の製造方法＞
　次に、本発明の一実施形態に係る表示装置１００の製造方法について、図５～図１２を参照して説明する。
　図５は、基板１０１上の周辺領域１０３において、駆動回路を構成するトランジスタ１５０と、絶縁層１５２と、を形成する工程を説明する図である。図５は、表示領域１０２及び周辺領域１０３における断面図である。トランジスタ１５０の形成方法は既知のトランジスタの形成方法を適用して、ゲート電極１４２、絶縁層１４４、半導体層１４６、及びソース電極又はドレイン電極１４８－１、１４８－２を形成する。以上の工程により、駆動回路が形成される。その後、トランジスタ１５０上に、パッシベーションとして機能する絶縁層１５２を形成する。絶縁層１５２として、例えば、酸化シリコン若しくは窒化シリコンの単層、又は酸化シリコン及び窒化シリコンの積層を用いればよい。ここで、絶縁層１４４及び絶縁層１５２は、表示領域１０２にも設けられている。次に、絶縁層１５２に、ソース電極又はドレイン電極１４８－２の一部を露出する開口部１５３を形成する。
　図６は、絶縁層１５２上に粘着層１１２を形成する工程を説明する図である。図６では、表示領域１０２における断面図である。粘着層１１２は、表示領域１０２だけでなく、周辺領域１０３にも形成される。粘着層１１２として、例えば、ＶＰＡ系粘着層、ポリイミド系粘着層、アクリル系粘着層、シリコーン系粘着層、ポリエステル系粘着層、ゴム系粘着層などの可視光領域で十分な透光性を有する粘着層を用いる。粘着層１１２の塗布方法として、特に制限はないが、例えば、スピンコート塗布、スリットコート塗布、インクジェット塗布、ロールコート塗布等を用いる。粘着層１１２の膜厚は、例えば、１μｍ以上５μｍ以下である。粘着層１１２は、熱硬化性の材料であっても良いし、紫外線硬化性の材料であってもよい。粘着層１１２として、紫外線硬化性の材料を用いることにより、パターニングにより任意の形状に加工してもよい。
　図７及び図８は、粘着層１１２上に遮光層１１４を形成する工程を説明する図である。図７は、基板１０１を平面視したときの平面図であり、図８は、表示領域１０２を断面視したときの断面図である。遮光層１１４は、表示領域１０２だけでなく、周辺領域１０３にも形成される。上述したように、遮光層１１４の膜厚は、ＬＥＤチップ１２０の高さに応じて決定される。
　図７に示すように、遮光層１１４は、複数の開口部１１５Ｒ、１１５Ｇ、１１５Ｂ、１１５Ｃを有する。複数の開口部１１５Ｒ、１１５Ｇ、１１５Ｂのそれぞれには、後に、ＬＥＤチップ１２０Ｒ、ＬＥＤチップ１２０Ｇ、ＬＥＤチップ１２０Ｂのそれぞれが設けられる。開口部１１５Ｃには、後に、画素回路１３０が設けられる。そのため、開口部１１５Ｒ、１１５Ｇ、１１５Ｂ、１１５Ｃの面積は、ＬＥＤチップ１２０の面積及び画素回路１３０の面積よりもわずかに大きいことが好ましい。例えば、開口部１１５Ｒを平面視したときの形状は、ＬＥＤチップ１２０Ｒを平面視したときの形状の１．０５倍～１．５倍であることが好ましい。ＬＥＤチップ１２０Ｇ、１２０Ｂ、及び画素回路１３０と、開口部１１５Ｇ、１１５Ｂ、１１５Ｃとの関係も、ＬＥＤチップ１２０Ｒと開口部１１５Ｒとの関係と同様である。
　後の工程において、ＬＥＤチップ１２０及び画素回路１３０を基板１０１に接着するための溶剤を塗布する必要がある。しかしながら、遮光層１１４の表面に溶剤が塗布されてしまうと、ＬＥＤチップ１２０及び画素回路１３０を、開口部１１５の内部に精度よく貼り合わせることが困難となる。そのため、遮光層１１４の表面は、撥液性を有することが好ましい。言い換えると、遮光層１１４の表面接触角は、開口部１１５の内部における粘着層１１２の表面接触角よりも大きいことが好ましい。遮光層１１４の表面接触角は、例えば、８５°以上であることが好ましい。遮光層１１４の表面が撥液性を有することにより、後に溶剤を塗布した際に、目的の領域に溶剤を塗布することが容易になる。
　遮光層１１４として、絶縁性が高い黒色樹脂（例えば、カルド樹脂、低分子量のアクリル樹脂など）にフッ素含有化合物を含有させることで撥液性を高めることができる。フッ素含有化合物の含有量により、遮光層１１４の撥液性を調整することができる。フッ素含有化合物が多いほど、遮光層１１４の撥液性を高めることができる。フッ素含有化合物とは、フッ素原子を含む化合物である。
　インジェットにより遮光層１１４を塗布する場合、例えば、ブラックレジスト中に撥液成分を添加しておいてもよい。撥液性分とは、フッ素を含む界面活性剤をいう。フッ素界面活性剤は液状では均一に混ざり合っているが、塗布したり、乾燥させたりすると、移動して膜の最上部層に偏析する性質を有している。この性質を利用して、ブラックレジスト中にフッ素界面活性剤を添加しておくと、ブラックレジストを塗布して、乾燥させると、遮光層１１４の上層のみ撥液性を高めることができる。
　また、遮光層１１４を形成した後、いわゆるリフトオフの手法により、遮光層１１４の上にフッ素樹脂を形成してもよい。例えば、開口部１１５にレジストを用いてパターンを形成する。次に、遮光層１１４及びレジストを用いたパターン上にフッ素樹脂を成膜した後、レジストを除去する。これにより、遮光層１１４の上にフッ素樹脂を形成してもよい。
　また、絶縁性を有する黒色樹脂を遮光層１１４として形成した後、遮光層１１４の表面に対して、フッ素又はフッ素化合物（例えば、ＣＦ４）を含むガスを用いてプラズマ処理してもよい。例えば、開口部１１５に対してマスクを形成した後、フッ素を含むプラズマを形成した雰囲気中に遮光層１１４を曝す。樹脂材料で形成される遮光層１１４の表面にはフッ素化合物が生成される。これにより、開口部１１５の内部における粘着層１１２の表面よりも、遮光層１１４の表面の撥液性を高めてもよい。
　図９は、遮光層１１４の開口部１１５に溶剤１１７を塗布する工程を説明する図である。溶剤１１７は、フラックス活性剤を含む。フラックス活性剤として、例えば、特開２０１４－５７０１９号に記載されたフラックス活性剤を用いることができる。例えば、インクジェット方式により、遮光層１１４の開口部１１５の内部に溶剤１１７を滴下してもよい。また、溶剤１１７を塗布する方法として、インジェット方式以外に、静電分注方式、精密ディスペンサー方式を用いてもよい。
　図８において説明したように、遮光層１１４の表面は撥液性を有している。そのため、遮光層１１４の表面に溶剤１１７が塗布されても、遮光層１１４の表面によって溶剤１１７をはじくことで、溶剤１１７を開口部１１５の内部に選択的に設けることができる。
　図１０は、遮光層１１４の複数の開口部１１５に、ＬＥＤチップ１２０Ｒ、ＬＥＤチップ１２０Ｇ、ＬＥＤチップ１２０Ｂ、及び画素回路１３０を載置する工程を説明する図である。本実施形態では、複数の開口部１１５の内部に選択的に溶剤１１７が設けられている。素子基板からＬＥＤチップ１２０をピックアップした後、ＬＥＤチップ１２０を溶剤１１７上で解放し、落下させる。また、解放するタイミングとしては、ＬＥＤチップ１２０の下面が溶剤１１７に接触したタイミングである。このとき、溶剤１１７とＬＥＤチップ１２０とは互いに接触しているため、ＬＥＤチップ１２０が溶剤１１７上に円滑に移行できる。ＬＥＤチップ１２０の保持、移送、解放等の作業には、ＬＥＤチップ１２０の上面を吸着し、必要に応じて吸着を解除し得る装置（例えば、チップマウンター等）を用いる。また、転写用基板を用いて、素子基板から複数のＬＥＤチップをピックアップし、転写用基板と回路基板とを貼り合わせた後、キャリア基板からＬＥＤチップ１２０を分離することで、開口部１１５にＬＥＤチップ１２０を配置してもよい。なお、画素回路１３０についても、ＬＥＤチップ１２０と同様にして溶剤１１７上に載置する。
　溶剤１１７上に載置されたＬＥＤチップ１２０は、しばらくの間、溶剤１１７の揺動に伴ってその位置が揺れ動く。一定時間後、溶剤１１７の形状が安定化することにより、ＬＥＤチップ１２０の位置も所定の位置に収束する。ここで、溶剤１１７が設けられる遮光層１１４の開口部１１５は、前述したように、各ＬＥＤチップ１２０の外形を投影した領域である。そのため、各ＬＥＤチップ１２０が収束する位置は、この開口部１１５とほぼ一致した位置となる。このようにして、開口部１１５に溶剤１１７を形成することにより、各ＬＥＤチップ１２０の位置を、溶剤１１７の表面張力を利用して自発的にかつ正確に決めることができる。
　以上のようにして、ＬＥＤチップ１２０及び画素回路１３０の位置決めを行うことで、基板１０１にＬＥＤチップ１２０又は画素回路１３０を搭載する際の位置ずれを抑制することができる。これにより、ＬＥＤチップ１２０Ｒ、ＬＥＤチップ１２０Ｇ、ＬＥＤチップ１２０Ｂ、及び画素回路１３０の位置精度の向上を図ることができる。
　図１１は、溶剤１１７を乾燥させる工程を説明する図である。乾燥工程は、例えば、基板１０１を、１００℃程度で加熱することにより、溶剤１１７を蒸発させる。これにより、粘着層１１２とＬＥＤチップ１２０との間、粘着層１１２と画素回路１３０との間には、フラックス活性剤が残存する。これにより、粘着層１１２に、ＬＥＤチップ１２０Ｒ、ＬＥＤチップ１２０Ｇ、ＬＥＤチップ１２０Ｂ、及び画素回路１３０を固定することができる。また、本実施形態では、ＬＥＤチップ１２０Ｒの高さ、ＬＥＤチップ１２０Ｇの高さ、及びＬＥＤチップ１２０Ｂの高さは、概ね同じである。
　図１２は、ＬＥＤチップ１２０及び画素回路１３０上に絶縁層１１６を形成する工程を説明する図である。絶縁層１１６は、表示領域１０２及び周辺領域１０３に形成される。絶縁層１１６として、例えば、アクリル、ポリイミド、ポリアミド、エポキシ等の有機樹脂材料を用いる。絶縁層１１６の膜厚は、ＬＥＤチップ１２０Ｒ、ＬＥＤチップ１２０Ｇ、ＬＥＤチップ１２０Ｂ、及び画素回路１３０を覆う厚さであればよく、例えば、５μｍ以上１７μｍ以下とする。次に、表示領域１０２において、絶縁層１１６に、ＬＥＤチップ１２０の端子１２２－１、１２２－２、を露出するコンタクトホールを形成する。周辺領域１０３において、絶縁層１１６、遮光層１１４、及び粘着層１１２に、ソース電極又はドレイン電極１４８－２を露出させるコンタクトホールを形成する。表示領域１０２において形成するコンタクトホールの深さは、周辺領域１０３において形成するコンタクトホールの深さと異なる。そのため、表示領域１０２におけるコンタクトホールの形成と、周辺領域１０３におけるコンタクトホールの形成とは、異なる工程で行うことが好ましい。また、本実施形態では、絶縁層１５２に予め開口部１５３を形成する場合について説明したが、本発明の一実施形態はこれに限定されない。絶縁層１１６、遮光層１１４、及び粘着層１１２、及び絶縁層１５２をエッチングする際に、一括でコンタクトホールを形成してもよい。
　最後に、絶縁層１１６上に、配線１１８を形成する。配線１１８として、例えば、アルミニウム、銅などの金属を用いる。絶縁層１１６上に導電膜を形成し、適宜パターニングをすることで、配線１１８を形成する。これにより、ＬＥＤチップ１２０と画素回路１３０とを接続することができる。また、画素回路１３０と駆動回路とを接続することができる。
　以上の工程により、本発明の一実施形態に係る表示装置１００を製造することができる。
　本実施形態では、図１２に示す工程で、周辺領域１０３における絶縁層１１６、遮光層１１４、及び粘着層１１２にソース電極又はドレイン電極１４８－２を露出させるコンタクトホールを形成する場合について説明したが、本発明の一実施形態はこれに限定されない。例えば、図７及び図８に示す工程で、周辺領域１０３における遮光層１１４に開口部を形成し、図１２に示す工程で、当該開口部内にソース電極又はドレイン電極１４８－２を露出させるコンタクトホールを形成してもよい。
　本発明の一実施形態に係る表示装置１００の製造方法では、遮光層の表面に撥液性を持たせることにより、遮光層の表面に塗布された溶剤１１７がはじかれる。これにより、溶剤１１７を精度よく遮光層の開口部内に配置させることができる。ＬＥＤチップ１２０及び画素回路１３０が溶剤１１７上に配置された後、溶剤１１７の形状が安定することに伴い、ＬＥＤチップ及び画素回路の位置を所定の位置に収束させる。これにより、ＬＥＤチップ１２０及び画素回路１３０の位置決めを精度よく短時間で行うことができる。以上説明した通り、表示装置１００の製造方法では、ＬＥＤチップ及び画素回路を基板に搭載するための位置合わせにおける製造タクトを向上させることができる。
　また、本実施形態では行ドライバ１０６又は列ドライバ１０８としてトランジスタ１５０で構成された回路を用いる例について説明するが、本発明の一実施形態はこれに限定されない。行ドライバ１０６及び列ドライバ１０８として、例えば、半導体基板のようなパッケージ化されていない集積回路基板のようなベアチップ１４０を用いてもよい。
　図１３は、行ドライバ１０６としてベアチップ１４０を用いた場合の、周辺領域１０３及び表示領域１０２における断面図である。行ドライバ１０６及び列ドライバ１０８のそれぞれに、ベアチップ１４０を用いる場合には、基板１０１の上に、粘着層１１２及び遮光層１１４を設ける。遮光層１１４には、開口部１１５Ｄが設けられている。開口部１１５には、ベアチップ１４０が配置されている。ベアチップ１４０には、複数の端子１４２－１～１４２－３が設けられている。配線１１８－９は、ベアチップ１４０の端子１４２－１と、画素１１０の画素回路１３０とを接続する。配線１１８－１０は、ベアチップ１４０の端子１４２－２と、隣接する行ドライバ１０６のベアチップ１４０の端子とを接続する。配線１１８－１１は、ベアチップ１４０の端子１４２－３と、コントローラ１０４の端子と、を接続する。
　行ドライバ１０６及び列ドライバ１０８のそれぞれに、ベアチップ１４０を用いる場合、基板１０１にトランジスタを形成する必要がなくなる。また、行ドライバ１０６及び列ドライバ１０８のそれぞれに、ベアチップを用いる場合には、絶縁層１４４及び絶縁層１５２を適宜省略してもよく、基板１０１の上に粘着層１１２を形成してもよい。遮光層１１４に複数の開口部１１５Ｒ、１１５Ｇ、１１５Ｂ、１１５Ｃを形成する際に、ベアチップ１４０を配置するための開口部１１５Ｄを形成すればよい。これ以降の工程は、図９～図１１で説明した表示領域１０２の製造工程と同様に行うことができるため、表示装置１００の製造工程を簡略化することができる。
（第２実施形態）
　第１実施形態では、ＬＥＤチップ１２０Ｒの高さ、ＬＥＤチップ１２０Ｇの高さ、及びＬＥＤチップ１２０Ｂの高さが概ね同じであるとして説明したが、本発明の一実施形態はこれに限定されない。ＬＥＤチップ１２０Ｒの高さ、ＬＥＤチップ１２０Ｇの高さ、及びＬＥＤチップ１２０Ｂの高さは、色毎にそれぞれが異なっている場合がある。ＬＥＤチップ１２０Ｒ、１２０Ｇ、１２０Ｂの高さは、構造などの違いに起因して８μｍ～１２μｍ程度異なる場合がある。ＬＥＤチップ１２０Ｒ、１２０Ｇ、１２０Ｂの高さがそれぞれ異なることで、端子１２２－１、１２２－２と、配線１１８との接続面が一様にならないという問題が生じる。また、高さが小さいＬＥＤチップ１２０の端子と、高さが大きいＬＥＤチップ１２０の端子とでは、絶縁層１１６に形成するコンタクトホールの深さが異なる。そのため、絶縁層１１６にＬＥＤチップ１２０の高さに応じたコンタクトホールを形成することが困難となったり、配線１１８を形成する際に配線が断線するおそれがある。
　そこで、ＬＥＤチップ１２０Ｒ、１２０Ｇ、１２０Ｂの高さが色毎に異なる場合は、粘着層１１２の厚さを調節することで、端子１２２－１、１２２－２と配線１１８との接続面を一様にすることが好ましい。
＜表示装置の構成＞
　図１４は、本発明の一実施形態に係る表示装置１００Ａにおける画素１１０の断面図である。図１４は、画素１１０の断面に対応するが、説明を分かりやすくするために、図１４に示す断面模式図は、図２に示す画素１１０の平面図とは対応させていない。
　本実施形態では、図１４に示すように、ＬＥＤチップ１２０Ｂ、ＬＥＤチップ１２０Ｒ、ＬＥＤチップ１２０Ｇの順でＬＥＤチップの高さが高くなる場合について説明する。この場合、ＬＥＤチップ１２０Ｒ、１２０Ｇ、１２０Ｂにおける端子と配線１１８との接続面が一様になるように、ＬＥＤチップ１２０Ｒ、１２０Ｇ、１２０Ｂが配置される領域の粘着層１１２の厚さを調整する。図１４において、ＬＥＤチップ１２０Ｒが設けられる開口部１１５Ｒ内部の粘着層１１２の厚さを厚さｔ１とする。ＬＥＤチップ１２０Ｇが設けられる開口部１１５Ｇ内部の粘着層１１２の厚さを厚さｔ２とする。ＬＥＤチップ１２０Ｂが設けられる開口部１１５Ｂ内部の粘着層１１２の厚さを厚さｔ３とする。遮光層１１４と重畳する粘着層１１２の厚さを厚さｔ４とする。画素回路１３０が設けられる開口部１１５Ｃ内部の粘着層１１２の厚さを厚さｔ５とする。
　上述した通り、本実施形態では、ＬＥＤチップ１２０Ｂ、１２０Ｒ、１２０Ｇの順で高さが大きくなる。そのため、粘着層１１２の厚さは、厚さｔ２、厚さｔ１、厚さｔ３の順で大きくなるように、粘着層１１２の厚さを調節する。また、ＬＥＤチップ１２０Ｇの高さに応じて、厚さｔ２と厚さｔ４とは同じ大きさであってもよいし、厚さｔ２が厚さｔ４よりも大きくてもよい。図１４では、厚さｔ５が厚さｔ３よりも大きい場合について示すが、厚さｔ５は、画素回路１３０の高さに応じて適宜設定されてもよい。そのため、画素回路１３０の端子の高さが、ＬＥＤチップ１２０Ｒ、１２０Ｇ、１２０Ｂの高さと異なる場合には、厚さｔ１～ｔ５の厚さを調整すればよい。これにより、ＬＥＤチップ１２０Ｒ、１２０Ｇ、１２０Ｂ及び画素回路１３０における端子と配線１１８との接続面を一様にすることができる。
＜表示装置の製造方法＞
　図１４に示す表示装置１００Ａの製造方法について、図４、図５、図９～図１２、図１５～図１７を参照して説明する。なお、第１実施形態と同様の工程については、詳細な説明を省略する。
　基板１０１上に、トランジスタ１５０及び絶縁層１５２を形成する工程は、図４に示す工程と同様である。
　本実施形態では、開口部１１５Ｒ、１１５Ｇ、１１５Ｂ、１１５Ｃ内部における粘着層１１２の厚さを調節するために、粘着層１１２として、例えば、粘着性を有するフォトレジストを用いる。粘着性を有するフォトレジストとして、例えば、上述したＶＰＡ（ビニルスルホン酸）系粘着層などを用いればよい。
　まず、図５に示す工程と同様に、絶縁層１５２上に、一様の厚さを有する粘着層１１２を形成する。次に、図１５に示すように、粘着層１１２ａ、１１２ｂ、１１２ｃを部分的に形成する。粘着層１１２ａが形成される領域１１３ａは、ＬＥＤチップ１２０Ｒが設けられる領域であり、粘着層１１２ｂが形成される領域１１３ｂは、ＬＥＤチップ１２０Ｂが設けられる領域であり、粘着層１１２ｃが形成される領域１１３ｃは、画素回路１３０が設けられる領域である。また、図１５において、粘着層１１２ａ、粘着層１１２ｂ、粘着層１１２ｃの順で、厚さが大きい。後に載置されるＬＥＤチップ１２０Ｒ、１２０Ｇ、１２０Ｂ及び画素回路１３０の高さに応じて粘着層１１２ａ、粘着層１１２ｂ、粘着層１１２ｃの厚みが異なっている。これ以外の領域は、遮光層１１４及びＬＥＤチップ１２０Ｇが設けられる領域である。粘着層１１２として、粘着性を有するフォトレジストを用いることにより、所定の領域に、厚さの異なる粘着層１１２を形成することができる。なお、必要に応じて、ＬＥＤチップ１２０Ｇが設けられる領域に、粘着層を部分的に形成してもよい。
　厚さの異なる粘着層１１２の形成方法は、例えば、領域１１３ａ、１１３ｂ、１１３ｃのそれぞれに、所定の厚さで粘着層を形成し、次に、領域１１３ｂ、１１３ｃのそれぞれに所定の厚さで粘着層を形成し、最後に、領域１１３ｃに所定の膜厚で粘着層を形成する。これにより、粘着層１１２ａ、１１２ｂ、１１２ｃが設けられた粘着層１１２を形成することができる。
　図１６は、粘着層１１２上に、遮光層１１４を形成する工程を説明する図である。図１６に示すように、遮光層１１４の厚さは、粘着層１１２ａ、１１２ｂ、１１２ｃのうち一番膜厚が厚い、粘着層１１２ｃの厚さよりも大きいことが好ましい。遮光層１１４の厚さが、粘着層１１２ｃの厚さよりも薄いと、遮光層１１４の開口部１１５から溶剤１１７が溢れてしまうためである。
　粘着層１１２上にＬＥＤチップ１２０及び画素回路１３０を設ける工程については、図９～図１１における説明と同様であるため、詳細な説明を省略する。
　図１７は、ＬＥＤチップ１２０及び画素回路１３０上に絶縁層１１６を形成する工程を説明する図である。絶縁層１１６は、表示領域１０２及び周辺領域１０３に形成される。絶縁層１１６の材料や厚さについては、図１２において説明した通りである。次に、絶縁層１１６にコンタクトホールを形成する。これにより、端子１２２Ｒ－１、１２２Ｒ－２、１２２Ｇ－１、１２２Ｇ－２、１２２Ｂ－１、１２２Ｂ－２、１３２－１、１３２－２を絶縁層１１６から露出させる。また、駆動回路が有する配線又は端子を絶縁層１１６から露出させる。最後に、絶縁層１１６上に、配線１１８－１～１１８－８を形成する。絶縁層１１６上に導電膜を形成し、適宜パターニングをすることで、配線１１８－１～１１８－８を形成する。これにより、配線１１８により、ＬＥＤチップ１２０と画素回路１３０とを接続することができる。また、配線１１８により、画素回路１３０と駆動回路とを接続することができる。
　以上の工程により、図１４に示す本発明の一実施形態に係る表示装置１００Ａを製造することができる。
　本実施形態に係る表示装置１００Ａによれば、ＬＥＤチップ１２０Ｒの高さ、ＬＥＤチップ１２０Ｇの高さ、及びＬＥＤチップ１２０Ｂの高さは、色毎にそれぞれが異なっている場合でも、端子１２２－１、１２２－２と、配線１１８との接続面を一様にすることができる。これにより、ＬＥＤチップ１２０の高さによらず、絶縁層１１６に形成するコンタクトホールの深さを概ね同じとすることができる。したがって、絶縁層１１６にコンタクトホールを形成すること容易となり、配線１１８を形成する際に配線が断線することを抑制することができる。
　本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態の表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
　上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
１００：表示装置、１０１：基板、１０２、１０２Ａ：表示領域、１０３：周辺領域、１０４：コントローラ、１０５：行制御回路、１０６：行ドライバ、１０７：列制御回路、１０８：列ドライバ、１１０：画素、１１２：粘着層、１１４：遮光層、１１５、１１５Ｒ、１１５Ｇ、１１５Ｂ、１１５Ｃ：開口部、１１６：絶縁層、１１７：溶剤、１１８：配線、１２０、１２０Ｒ、１２０Ｇ、１２０Ｂ：ＬＥＤチップ、１２２Ｒ－１、１２２Ｒ－２、１２２Ｇ－１、１２２Ｇ－２、１２２Ｂ－１、１２２Ｂ－２：端子、１２４：フォトレジスト、１３０：画素回路、１４２：ゲート電極、１４４：絶縁層、１４６：半導体層、１４８－１、１４８－２：ソース電極又はドレイン電極、１５０：トランジスタ
 

Claims (15)

  1. 　駆動回路が設けられた基板と、
    　前記基板を覆う粘着層と、
    　前記粘着層上に設けられた第１ＬＥＤチップと、
    　前記粘着層上に、前記第１ＬＥＤチップと離間して設けられた画素回路と、
    　前記粘着層上に設けられ、前記第１ＬＥＤチップを平面視したときの形状と略同じ形状の第１開口部、及び前記画素回路の平面視を平面視したときの形状と略同じ形状の第２開口部を有する遮光層と、
    　前記駆動回路及び前記画素回路を覆う絶縁層と、
    　前記絶縁層上に設けられ、前記第１ＬＥＤチップと前記画素回路とを接続する第１配線と、を有し、
    　前記第１配線は、前記遮光層と重畳する、表示装置。
  2. 　前記絶縁層上に設けられ、前記画素回路と前記駆動回路とを電気的に接続する第２配線をさらに有し、
    　前記第１ＬＥＤチップ及び前記画素回路は、表示領域に設けられ、
    　前記駆動回路は、前記表示領域を囲む周辺領域に設けられ、
    　前記第２配線は、前記周辺領域において、前記絶縁層に設けられたコンタクトホールを介して前記駆動回路と電気的に接続される、請求項１に記載の表示装置。
  3. 　前記画素回路の高さは、前記第１ＬＥＤチップの高さと異なり、
    　前記粘着層において、前記第１ＬＥＤチップが配置される第１領域の厚さは、前記画素回路が配置される第２領域の厚さと異なる、請求項２に記載の表示装置。
  4. 　前記第１ＬＥＤチップにおける前記第１配線との接続面の高さは、前記画素回路における第２配線との接続面の高さと同じである、請求項３に記載の表示装置。
  5. 　前記表示領域において前記粘着層上に設けられ、前記第１ＬＥＤチップと発光色が異なる第２ＬＥＤチップと、
    　前記絶縁層上に設けられ、前記第２ＬＥＤチップと前記画素回路とを接続する第３配線と、をさらに有し、
    　前記遮光層は、前記第２ＬＥＤチップを平面視したときの形状と略同じ形状の第３開口部をさらに有する、請求項２に記載の表示装置。
  6. 　前記第２ＬＥＤチップの高さは、前記第１ＬＥＤチップの高さと異なり、
    　前記粘着層において、前記第１ＬＥＤチップが配置される第１領域の厚さは、前記第２ＬＥＤチップが配置される第３領域の厚さと異なる、請求項５に記載の表示装置。
  7. 　前記第１ＬＥＤチップにおける前記第１配線との接続面の高さは、前記第２ＬＥＤチップにおける前記第３配線との接続面の高さと同じである、請求項６に記載の表示装置。
  8. 　前記遮光層の表面に、フッ素又はフッ素化合物を有する、請求項１に記載の表示装置。
  9. 　前記遮光層の厚さは、前記第１ＬＥＤチップの高さよりも薄い、請求項１に記載の表示装置。
  10. 　駆動回路が設けられた基板上に粘着層を形成し、
    　前記粘着層上に、複数の開口部を有し、表面に撥液性を有する遮光層を形成し、
    　前記複数の開口部内の前記粘着層上に溶剤を選択的に塗布し、
    　前記複数の開口部のうち、第１開口部内の溶剤に接するように第１ＬＥＤチップを載置し、
    　前記複数の開口部のうち、第２開口部内の溶剤に接するように画素回路を載置し、
    　前記溶剤を蒸発させて、前記粘着層と前記第１ＬＥＤチップとを接着、及び前記粘着層と前記画素回路とを接着し、
    　前記駆動回路、前記第１ＬＥＤチップ、及び前記画素回路上に絶縁層を形成し、
    　前記絶縁層に、前記第１ＬＥＤチップに達する第１コンタクトホール及び前記画素回路に達する第２コンタクトホールを形成し、
    　前記絶縁層上に、前記第１ＬＥＤチップと前記画素回路とを前記第１コンタクトホール及び前記第２コンタクトホールを介して接続する第１配線を形成する、表示装置の製造方法。
  11. 　前記第１ＬＥＤチップの高さは、前記画素回路の高さと異なり、
    　前記粘着層を形成することは、
    　前記粘着層を、前記第１ＬＥＤチップが設けられる第１領域の厚さと、前記画素回路が設けられる第２領域の厚さとで異なるように形成する、請求項１０に記載の表示装置の製造方法。
  12. 　前記第１ＬＥＤチップを搭載した後、
    　前記複数の開口部のうち、第３開口部内の溶剤に接するように第２ＬＥＤチップを載置し、
    　前記溶剤を蒸発させて、前記粘着層と前記第２ＬＥＤチップとを接着することをさらに含む、請求項１０に記載の表示装置の製造方法。
  13. 　前記第１ＬＥＤチップの高さは、前記第２ＬＥＤチップの高さと異なり、
    　前記粘着層を形成することは、
    　前記粘着層を、前記第１ＬＥＤチップが設けられる第１領域の厚さと、前記第２ＬＥＤチップが設けられる第３領域に厚さとで異なるように形成することを含む、請求項１２に記載の表示装置の製造方法。
  14. 　前記撥液性を有する遮光層の表面接触角は、９０°以上である、請求項１０に記載の表示装置の製造方法。
  15. 　前記撥液性を有する遮光層を形成することは、
    　前記粘着層上に、絶縁性を有する黒色樹脂を形成した後、フッ素又はフッ素化合物を含むガスを用いてプラズマ処理することを含む、請求項１０に記載の表示装置の製造方法。
PCT/JP2023/009301 2022-03-29 2023-03-10 表示装置、及び表示装置の製造方法 WO2023189420A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-054243 2022-03-29
JP2022054243 2022-03-29

Publications (1)

Publication Number Publication Date
WO2023189420A1 true WO2023189420A1 (ja) 2023-10-05

Family

ID=88200804

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/009301 WO2023189420A1 (ja) 2022-03-29 2023-03-10 表示装置、及び表示装置の製造方法

Country Status (1)

Country Link
WO (1) WO2023189420A1 (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004184978A (ja) * 2002-11-19 2004-07-02 Hideki Matsumura 平面ディスプレイ基板
US10199362B1 (en) * 2018-01-15 2019-02-05 Prilit Optronics, Inc. MicroLED display panel
US20200083280A1 (en) * 2018-09-11 2020-03-12 Prilit Optronics, Inc. Top emission microled display and bottom emission microled display and a method of forming the same
JP2020205336A (ja) * 2019-06-17 2020-12-24 キヤノン株式会社 発光素子、発光素子の製造方法
CN112310142A (zh) * 2020-10-29 2021-02-02 厦门天马微电子有限公司 一种显示装置、显示面板及其制作方法
JP2021032939A (ja) * 2019-08-19 2021-03-01 株式会社ジャパンディスプレイ 表示装置
JP2021056386A (ja) * 2019-09-30 2021-04-08 株式会社ブイ・テクノロジー Ｌｅｄ表示装置の製造方法及びｌｅｄ表示装置
US20210111324A1 (en) * 2019-10-11 2021-04-15 Samsung Electronics Co., Ltd. Display module and manufacturing method thereof
US20210242180A1 (en) * 2020-01-31 2021-08-05 X Display Company Technology Limited Led color displays with multi-led sub-pixels
JP2021136335A (ja) * 2020-02-27 2021-09-13 株式会社ジャパンディスプレイ 表示装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004184978A (ja) * 2002-11-19 2004-07-02 Hideki Matsumura 平面ディスプレイ基板
US10199362B1 (en) * 2018-01-15 2019-02-05 Prilit Optronics, Inc. MicroLED display panel
US20200083280A1 (en) * 2018-09-11 2020-03-12 Prilit Optronics, Inc. Top emission microled display and bottom emission microled display and a method of forming the same
JP2020205336A (ja) * 2019-06-17 2020-12-24 キヤノン株式会社 発光素子、発光素子の製造方法
JP2021032939A (ja) * 2019-08-19 2021-03-01 株式会社ジャパンディスプレイ 表示装置
JP2021056386A (ja) * 2019-09-30 2021-04-08 株式会社ブイ・テクノロジー Ｌｅｄ表示装置の製造方法及びｌｅｄ表示装置
US20210111324A1 (en) * 2019-10-11 2021-04-15 Samsung Electronics Co., Ltd. Display module and manufacturing method thereof
US20210242180A1 (en) * 2020-01-31 2021-08-05 X Display Company Technology Limited Led color displays with multi-led sub-pixels
JP2021136335A (ja) * 2020-02-27 2021-09-13 株式会社ジャパンディスプレイ 表示装置
CN112310142A (zh) * 2020-10-29 2021-02-02 厦门天马微电子有限公司 一种显示装置、显示面板及其制作方法

Similar Documents

Publication Publication Date Title
KR102588594B1 (ko) 표시 장치 및 그 제조 방법
US9698160B2 (en) Method for transferring micro devices and method for manufacturing display panel
US7764013B2 (en) Display device and manufacturing method
US10186569B2 (en) Display device having an auxiliary electrode on the substrate with an end surface contacting an electrode of the organic light emitting element
KR20200047943A (ko) 광학필터 기판 및 이를 포함하는 디스플레이 장치
US10032831B2 (en) Organic EL display device
CN105655346A (zh) 薄膜晶体管阵列基板
US10581031B2 (en) Organic EL display device
US11362075B2 (en) Micro light emitting diode display substrate, device and fabrication method thereof
CN111524933A (zh) 显示设备
KR20180003368A (ko) 유기발광 표시장치 및 그의 제조방법
US8575835B2 (en) Organic luminescent device and method for manufacturing the same
CN110010648A (zh) 电致发光显示器件
US20220181396A1 (en) Electroluminescence Display Apparatus
CN111081140A (zh) 显示面板及显示面板制作方法
JP2010140790A (ja) 発光パネル及び発光パネルの製造方法
WO2023189420A1 (ja) 表示装置、及び表示装置の製造方法
CN116782707A (zh) 显示基板及其制作方法、显示装置
US20240213424A1 (en) Display panel and manufacturing method thereof
CN115132941A (zh) 显示面板的制备方法及显示面板
CN111788865B (zh) 有机el显示装置
KR20220080801A (ko) 디스플레이 장치 및 그 제조 방법
WO2023140003A1 (ja) 表示装置、および表示装置の製造方法
TWI793768B (zh) 微型發光二極體封裝結構與微型發光二極體顯示裝置
US20240172361A1 (en) Electronic device and method for forming the same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23779444

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2024511664

Country of ref document: JP