WO2023026716A1 - アクティブバランサー - Google Patents

アクティブバランサー Download PDF

Info

Publication number
WO2023026716A1
WO2023026716A1 PCT/JP2022/027503 JP2022027503W WO2023026716A1 WO 2023026716 A1 WO2023026716 A1 WO 2023026716A1 JP 2022027503 W JP2022027503 W JP 2022027503W WO 2023026716 A1 WO2023026716 A1 WO 2023026716A1
Authority
WO
WIPO (PCT)
Prior art keywords
active balancer
cells
current
switching element
voltage
Prior art date
Application number
PCT/JP2022/027503
Other languages
English (en)
French (fr)
Inventor
耕一 山野上
正好 高橋
大介 槇尾
Original Assignee
株式会社今仙電機製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社今仙電機製作所 filed Critical 株式会社今仙電機製作所
Priority to CN202280049260.0A priority Critical patent/CN117751504A/zh
Priority to EP22861007.7A priority patent/EP4395116A1/en
Publication of WO2023026716A1 publication Critical patent/WO2023026716A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/02—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries for charging batteries from ac mains by converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/44—Methods for charging or discharging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H02J7/0014—Circuits for equalisation of charge between batteries
    • H02J7/0016—Circuits for equalisation of charge between batteries using shunting, discharge or bypass circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Definitions

  • the present invention relates to an active balancer.
  • the present invention relates to an active balancer for controlling charging and discharging by connecting to a battery module including a plurality of cells connected in series.
  • Battery modules in which multiple cells are connected in series, are widely used as secondary batteries for supplying power at high voltage.
  • variations in the state of charge occur during repeated charging and discharging. Variation in the state of charge reduces the effective capacity of the entire battery module, and causes deterioration of individual cells due to overcharge and overdischarge.
  • a balance control device that is, a balancer, is required for performing charge/discharge control for each cell and equalizing the charged state of the cells.
  • Balancers include active balancers and passive balancers. In recent years, active balancers that regeneratively charge discharge from high-voltage cells to low-voltage cells are often used.
  • the active balancer has multiple switching elements for switching the direction of power supplied to the cells.
  • a soft switching method is known as a method for efficiently turning on and off a switching element.
  • the soft switching method has an LC resonance circuit consisting of an inductance element and a capacitor for determining switching timing.
  • the active balancer controls current or voltage sinusoidally by this LC resonance circuit, and switches each switching element on and off when either the current or voltage flowing through the switching element is substantially zero. This can reduce switching loss and noise.
  • Patent Document 1 discloses a power storage device that reduces the burden on cells when equalizing cell voltages, including a series resonance circuit including a reactor and a capacitor, and a power storage control device that controls the connection state between the cells and the series resonance circuit. , and the power storage control device transmits and receives energy between cells via a series resonance circuit.
  • Fig. 8 shows a circuit diagram showing an example of a circuit configuration for a conventional active balancer to equalize the charged states of two cells.
  • each active balancer in order to detect the resonance of the voltage and current of the LC resonance circuit, each active balancer includes four voltage detection circuits M1, M2, M3, and M4, and C Therefore, one current detection circuit shown in .
  • the present invention has been made in view of the above problems to be solved, and provides a novel resonance circuit configuration for an active balancer, thereby reducing the size and cost of the entire active balancer. It is an issue.
  • the invention according to claim 1 relates to an active balancer that equalizes the voltages of a plurality of cells connected in series.
  • the active balancer of the present invention comprises capacitors and inductances arranged between a plurality of cells, a plurality of switching elements for switching connection states between the plurality of cells, and a detection circuit for detecting the voltage of the switching elements. I have.
  • the active balancer of the present invention is characterized in that the detection circuit detects voltage resonance and current resonance of the switching element.
  • two switching elements are arranged in parallel for one cell, and one detection circuit is arranged for each switching element to detect the current and voltage of the switching element. By doing so, it is preferable to detect the voltage resonance and the current resonance of the switching element.
  • the configuration of the detection circuit can be simplified more than before by the configuration in which the detection circuit detects both voltage resonance and current resonance of the switching element. As a result, it is possible to provide a smaller active balancer at a lower cost.
  • FIG. 1 is a circuit diagram outlining the basic circuit configuration of an active balancer according to an embodiment of the present invention.
  • FIG. 2 is a diagram showing, by arrows, the path of current through the active balancer of the present invention when the active balancer of the present invention charges from the lower cell to the upper cell.
  • FIG. 3 is a diagram showing, with arrows, the path of current through the active balancer of the present invention when the active balancer of the present invention charges from the upper cell to the lower cell in the figure.
  • FIG. 4 is a diagram showing, by arrows, current paths through the active balancer of the present invention when the active balancer of the present invention charges from the upper cell to the lower cell.
  • FIG. 1 is a circuit diagram outlining the basic circuit configuration of an active balancer according to an embodiment of the present invention.
  • FIG. 2 is a diagram showing, by arrows, the path of current through the active balancer of the present invention when the active balancer of the present invention charges from the lower cell to the upper cell.
  • FIG. 5 is a diagram showing, with arrows, current paths through the active balancer of the present invention when the active balancer of the present invention charges from the upper cell to the lower cell in the figure.
  • FIG. 6 is a diagram showing examples of voltage waveforms and current waveforms detected by the detection circuit of the active balancer of the present invention.
  • FIG. 7 is a diagram showing an example of voltage waveforms and current waveforms detected by the detection circuit of the active balancer of the present invention.
  • FIG. 8 is a circuit diagram outlining the basic circuit configuration of a conventional active balancer.
  • FIG. 1 shows an outline of the circuit configuration of an active balancer 1 of the present invention when performing charge/discharge control of two cells 11 and 12 connected in series.
  • the active balancer 1 of this embodiment includes a capacitor 2 and an inductance 3 arranged between the cells 11 and 12 and a plurality of switching elements Q 1 , Q 2 , and Q 3 for switching connection states between the cells 11 and 12 . , Q 4 and detection circuits M 1 , M 2 , M 3 , M 4 for detecting the current and voltage of the switching elements.
  • the cells 11 and 12 for which the active balancer 1 performs charge/discharge control are composed of a positive electrode, a negative electrode, and an electrolyte filled between the electrodes, and are secondary batteries that can be repeatedly charged and discharged.
  • a cell is also defined as a series connection of two or more batteries with a positive terminal and a negative terminal disposed at the terminal end portions. Power can be supplied to an external load from the terminals of the cell.
  • the cells 11 and 12 are preferably lithium ion batteries, lithium ion capacitors, or electrolytic double layer capacitors.
  • the active balancer 1 of the present embodiment performs control such that the power of one of the cells 11 and 12 having a higher state of charge is temporarily stored in the capacitor and redistributed to the other cell having a lower state of charge.
  • the switching elements Q 1 , Q 2 , Q 3 and Q 4 of the active balancer 1 form a switching half bridge circuit.
  • a capacitor that temporarily stores the power of the cell is connected to the cells 11 and 12 via a half bridge circuit.
  • Transistors are generally used as the switching elements Q 1 , Q 2 , Q 3 and Q 4 .
  • the switching elements most preferably used are MOSFETs.
  • the capacitor 2 and the inductance 3 constitute an LC series circuit.
  • voltage resonance and current resonance occur, the current and voltage change in the form of sinusoidal functions, and there occurs a timing at which either the current or the voltage becomes zero.
  • FIG. 2 is a diagram showing an example of a path of current passing through the active balancer 1 when the active balancer 1 of the present embodiment charges the cells 11 from the cells 12 with thick arrows.
  • the switching elements Q1 and Q3 are turned on, and the switching elements Q2 and Q4 are turned off.
  • the number of detection circuits can be reduced by treating the switching element as a shunt resistor and providing a single detection circuit with both current and voltage detection functions.
  • the switching elements Q 1 , Q 2 , Q 3 , Q 4 generate large power losses when switched on and off when the current and voltage are not zero. Therefore, the active balancer 1 switches the switching elements Q 1 , Q 2 , Q 3 , and Q 4 on and off at the timing when either the current or the voltage becomes zero, that is, when the zero cross is detected. Losses can be greatly reduced.
  • Detecting circuits M1 , M2 , M3 and M4 corresponding to the switching elements Q1 , Q2 , Q3 and Q4 on a one-to-one basis are used to detect the ON/OFF switching timing.
  • Operational amplifiers (operational amplifiers) OP1 , OP2 , OP3 , OP4 are connected in parallel to the respective switching elements Q1 , Q2 , Q3 , Q4 .
  • Circuits M 1 , M 2 , M 3 , M 4 are connected.
  • a detection circuit M 1 detects the source-drain voltage of the switching element Q 1 .
  • a detection circuit M 2 detects the source-drain current of the switching element Q 2 .
  • the detection circuit M 2 can also detect the source-drain voltage of the switching element Q 2 .
  • a detection circuit M3 detects the source-drain current of the switching element Q3 .
  • the detection circuit M 3 can also detect the source-drain voltage of the switching element Q 3 .
  • a detection circuit M4 detects the source-drain voltage of the switching element Q4 .
  • detection accuracy can be improved by providing the detection circuits M 2 and M 3 for current detection with operational amplifiers such as operational amplifiers.
  • On/off switching timings of the switching elements are determined based on the detection result of the detection circuit, and the gate voltages G 1 , G 2 , G 3 and G of the switching elements Q 1 , Q 2 , Q 3 and Q 4 are determined. 4 is controlled by control means not shown.
  • FIG. 6 shows examples of voltage waveforms and current waveforms detected by the detection circuits M 1 , M 2 , M 3 , and M 4 when the active balancer 1 of this embodiment charges the cells 12 to 11
  • the detection FIG. 10 shows control results of the gate voltage for switching performed in response to the results
  • FIG. 7 shows examples of voltage waveforms and current waveforms detected by the detection circuits M 1 , M 2 , M 3 , and M 4 when the active balancer 1 of this embodiment charges the cells 11 to 12
  • FIG. 10 shows control results of the gate voltage for switching performed in response to the results
  • I_L indicates the time-dependent change in the current flowing through the coil 3, which is the inductance, detected by the detection circuit M2 .
  • G 1 shows the time-varying waveform of the gate voltage G 1 applied to the switching element Q 1 by the control circuit.
  • VQ 1 shows the time variation of the source-drain voltage of the switching element Q 1 measured by the detection circuit M 1 .
  • G 2 shows the time-varying waveform of the gate voltage G 2 applied to the switching element Q 2 by the control circuit.
  • VQ 2 shows the time variation of the source-drain voltage of the switching element Q 1 measured by the detection circuit M 2 .
  • G3 shows the time-varying waveform of the gate voltage G3 applied to the switching element Q3 by the control circuit.
  • VQ 3 shows the time variation of the source-drain voltage of the switching element Q 3 measured by the detection circuit M 3 .
  • G4 shows the time-varying waveform of the gate voltage G4 applied to the switching element Q4 by the control circuit.
  • VQ 4 shows the time variation of the source-drain voltage of the switching element Q 4 measured by the detection circuit M 4 .
  • the gate voltage G 1 of the switching element Q 1 is set at the timing when the source-drain voltage of the switching element Q 1 becomes zero.
  • switching between ON and OFF is performed at the timing when the current of the coil 3 becomes zero.
  • the gate voltage G 2 of the switching element Q 2 is switched on and off at the timing when the source-drain voltage of the switching element Q 2 becomes zero or the current becomes zero.
  • the gate voltage G 3 of the switching element Q 3 is switched on and off at the timing when the source-drain voltage of the switching element Q 3 becomes zero or the current becomes zero.
  • the gate voltage G4 of the switching element Q4 is switched so that the ON and OFF timings of the switching element Q3 are reversed.
  • FIG. 3 to 5 are diagrams showing current paths through the active balancer 1 when the active balancer 1 of the present embodiment charges the cells 11 to 12 with thick arrows.
  • the active balancer 1 changes the current path in three ways shown in FIGS. 3 to 5 by controlling the switching elements on and off.
  • the switching timing of the switching element is the timing at which the source-drain voltage of the switching element becomes zero, or the timing at which the current in the coil 3 becomes zero, as in the case of charging the cell 11 from the cell 12 . 3 to 5, the current value flowing through the inductor 3 and the current value flowing through the switching element are also equal. Therefore, by treating the switching element as a shunt resistor and arranging the current detection circuit, it is possible to detect both the current and the voltage with one detection circuit.
  • the period A indicated by the letter A in FIG. 7 starts when the current in the coil 3 becomes zero and continues until the source-drain voltage of the switching element Q4 becomes zero.
  • the active balancer 1 turns on the switching elements Q1 and Q3 and turns off the switching elements Q2 and Q4 .
  • the current path through the active balancer 1 during period A is shown in FIG.
  • a period B following the period A in FIG. 7 continues until the current in the coil 3 becomes zero.
  • the active balancer 1 turns on the switching elements Q 1 , Q 3 , and Q 4 during the period B, and turns off the switching element Q 2 .
  • the current path through the active balancer 1 during period B is shown in FIG.
  • Period C following period B in FIG. 7 continues until the timing when the source-drain voltage of switching element Q 4 becomes zero.
  • the active balancer 1 turns on the switching elements Q 2 and Q 4 and turns off the switching elements Q 1 and Q 3 .
  • the current path through the active balancer 1 during period C is shown in FIG.
  • a period D following the period C in FIG. 7 continues until the current in the coil 3 becomes zero again.
  • the active balancer 1 turns on the switching elements Q 1 , Q 3 , and Q 4 and turns off the switching element Q 2 as in the period B.
  • the path of the current passing through the active balancer 1 during the period D is the same path shown in FIG.
  • the active balancer of the present embodiment for example, when performing charge/discharge control of two cells connected in series, controls both current and voltage in one-to-one correspondence with switching elements.
  • efficient switching control can be performed with reduced power loss during switching.
  • the switching control can be sufficiently performed with a smaller number of detection circuits. miniaturization and cost reduction can be achieved.
  • the active balancer of the present invention can also be applied to equalize the voltages of more cells. For example, when equalizing the voltages of four cells, three active balancers are used to form a multistage hierarchical structure, so that the voltages can be equalized when charging and discharging are repeated. can.
  • the active balancer according to the present invention is suitably mounted on various types of vehicles that use secondary batteries as well as any industrial equipment.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

小型化、低価格化が可能なアクティブバランサーを提供する。　本発明のアクティブバランサー１は、複数のセル１１，１２の電圧を均等化する。アクティブバランサー１は、セル１１，１２との間に配置されたコンデンサ２およびインダクタンス３を備えており、さらに、複数のセル１１，１２の間の接続状態を切り替える複数のスイッチング素子Ｑ1，Ｑ2，Ｑ3，Ｑ4と、スイッチング素子Ｑ1，Ｑ2，Ｑ3，Ｑ4　の電圧を検出する検出回路Ｍ1，Ｍ2，Ｍ3，Ｍ4とを備えている。検出回路Ｍ1，Ｍ2，Ｍ3，Ｍ4は、スイッチング素子Ｑ1，Ｑ2，Ｑ3，Ｑ4の電圧共振と電流共振とを検出する。

Description

アクティブバランサー
　本発明は、アクティブバランサーに関する。特に、直列に接続した複数のセルを含む電池モジュールに接続して、充放電制御を行うためのアクティブバランサーに関する。
　高電圧で電力を供給するための二次電池として、複数のセルを直列接続した電池モジュールが広く用いられている。このような電池モジュールでは、充電と放電を繰り返す間に充電状態のばらつきが発生する。充電状態のばらつきは、電池モジュール全体の実効容量を低下させ、また過充電や過放電によって個々のセルの劣化を招く。このため、セルごとに充放電制御を行い、セルの充電状態を均等化するバランス制御装置、すなわちバランサーが必要となる。バランサーには、アクティブバランサーとパッシブバランサーがあるが、近年では、電圧の高いセルからの放電を低いセルに回生充電するアクティブバランサーが多く用いられている。
　アクティブバランサーは、セルに供給する電力の方向を切り替えるための、スイッチング素子を複数備えている。スイッチング素子のオンとオフを効率よく行う方式として、ソフトスイッチング方式が知られている。ソフトスイッチング方式は、スイッチングのタイミングを決定するための、インダクタンス素子とコンデンサからなるＬＣ共振回路を備えている。アクティブバランサーは、このＬＣ共振回路によって、電流または電圧を正弦波状に制御し、スイッチング素子に流れる電流及び電圧のいずれかがほぼ０の状態で、それぞれのスイッチング素子のオンとオフを切り替える。これにより、スイッチング損失及びノイズを低減することができる。特許文献１には、セルの電圧を均等化する際のセルの負担を抑える蓄電装置において、リアクトル及びコンデンサを含む直列共振回路と、セルと直列共振回路との接続状態を制御する蓄電制御装置と、を備え、蓄電制御装置が、直列共振回路を介してセル間でエネルギーを授受させる電源装置が開示されている。
　従来のアクティブバランサーが、２つのセルの充電状態を均等化するための回路構成の例を示す回路図を、図８に示す。従来のアクティブバランサー１０においては、ＬＣ共振回路の電圧と電流の共振を検出するために、一つのアクティブバランサーにつき、符号Ｍ１，Ｍ２，Ｍ３，Ｍ４で示した４個の電圧検出回路と、符号Ｃで示した１個の電流検出回路が必要となっていた。
特開２０１５－６５７９５公報
　近年、アクティブバランサーには、一層の小型化と、製造コストの低減が求められている。そのため、アクティブバランサーの回路の共振を検出するための電流検出回路や電圧検出回路においても、小型化、簡略化が求められている。
　本発明は上記解決すべき課題に鑑みてなされたものであって、アクティブバランサーの新規な共振回路の構成を提供し、これによりアクティブバランサー全体の小型化とコストの削減を行うことを解決すべき課題としている。
　請求項１にかかる発明は、直列に接続された複数のセルの電圧を均等化するアクティブバランサーに関する。本発明のアクティブバランサーは、複数のセルとの間に配置されたコンデンサおよびインダクタンスと、複数のセルの間の接続状態を切り替える複数のスイッチング素子と、スイッチング素子の電圧を検出する検出回路と、を備えている。本発明のアクティブバランサーは、検出回路が、スイッチング素子の電圧共振と電流共振とを検出することを特徴とする。
　本発明のアクティブバランサーは、一個のセルに対して、二個のスイッチング素子が並列に配置され、それぞれのスイッチング素子に対して、検出回路が一個ずつ配置されて、スイッチング素子の電流と電圧を検出することで、スイッチング素子の電圧共振と電流共振とを検出することが好ましい。
　本発明に係るアクティブバランサーは、検出回路がスイッチング素子の電圧共振と電流共振の両方を検出する構成によって、従来よりも検出回路の構成を簡略化することができる。その結果、より低コストで小型化されたアクティブバランサーを提供することができる。
図１は、本発明の実施形態に従ったアクティブバランサーの基本的な回路構成の概要を示す回路図である。 図２は、本発明のアクティブバランサーが図中下側のセルから図中上側のセルを充電する場合に、アクティブバランサーを通る電流の経路を矢印で示した図である。 図３は、本発明のアクティブバランサーが図中上側のセルから図中下側のセルを充電する場合に、アクティブバランサーを通る電流の経路を矢印で示した図である。 図４は、本発明のアクティブバランサーが図中上側のセルから図中下側のセルを充電する場合に、アクティブバランサーを通る電流の経路を矢印で示した図である。 図５は、本発明のアクティブバランサーが図中上側のセルから図中下側のセルを充電する場合に、アクティブバランサーを通る電流の経路を矢印で示した図である。 図６は、本発明のアクティブバランサーの検出回路が検出する電圧波形と電流波形の例を示す図である。 図７は、本発明のアクティブバランサーの検出回路が検出する電圧波形と電流波形の例を示す図である。 図８は、従来のアクティブバランサーの基本的な回路構成の概要を示す回路図である。
　以下、本発明のアクティブバランサー１の好適な実施形態を、図面を参照しつつ説明する。図１に、直列に接続された２つのセル１１，１２の充放電制御を行う場合の、本発明のアクティブバランサー１の回路構成の概要を示す。
　本実施形態のアクティブバランサー１は、セル１１，１２との間に配置されたコンデンサ２およびインダクタンス３と、セル１１，１２の間の接続状態を切り替える複数のスイッチング素子Ｑ1，Ｑ2，Ｑ3，Ｑ4と、スイッチング素子の電流と電圧を検出する検出回路Ｍ1，Ｍ2，Ｍ3，Ｍ4を備えている。
　本実施形態に於いて、アクティブバランサー１が充放電制御を行うセル１１，１２は、正極と、負極と、電極の間に充填される電解質とからなり、充放電を繰り返すことのできる二次電池である。また、本発明に於いては、二以上の電池を直列に接続し、終端部分に正極端子と負極端子を配置したものも、セルと称している。外部負荷への電力の供給は、セルの端子から行うことができる。本実施形態においては、セル１１，１２として、リチウムイオン電池、リチウムイオンキャパシタ、もしくは電解二重層キャパシタが好適に用いられる。
　本実施形態のアクティブバランサー１は、セル１１，１２のうち、充電状態の大きな一方のセルの電力をキャパシタに一時蓄電し、充電状態の小さな他方のセルに再配分するような制御を行う。アクティブバランサー１のスイッチング素子Ｑ1，Ｑ2，Ｑ3，Ｑ4は、スイッチングを行うハーフブリッジ回路を構成する。セルの電力を一時蓄電するキャパシタは、ハーフブリッジ回路を介して、セル１１，１２に接続されている。
　スイッチング素子Ｑ1，Ｑ2，Ｑ3，Ｑ4としては、一般に、トランジスタが用いられる。本実施形態において、最も好適に用いられるスイッチング素子は、ＭＯＳＦＥＴである。
　コンデンサ２およびインダクタンス３は、ＬＣ直列回路を構成している。この回路構成は、電圧共振と電流共振が発生し、電流と電圧がそれぞれ正弦波関数状に変化し、電流と電圧のいずれかがゼロとなるタイミングが発生する。
　図２は、本実施形態のアクティブバランサー１が、セル１２からセル１１を充電する場合に、アクティブバランサー１を通る電流の経路の一例を太線の矢印で示した図である。図２に示した経路で、セル１２からセル１１を充電する場合は、スイッチング素子Ｑ1とスイッチング素子Ｑ3がオンであり、スイッチング素子Ｑ2とスイッチング素子Ｑ4をオフとする。
　図２に示した方向で電流を通電させる場合、インダクタンス３を流れる電流値と、スイッチング素子を流れる電流値は等しくなる。そこで、スイッチング素子をシャント抵抗と見なし、一つの検出回路に電流と電圧の両方の検出機能を持たせることによって、検出回路の削減を行うことができる。
　スイッチング素子Ｑ1，Ｑ2，Ｑ3，Ｑ4は、電流及び電圧がゼロでないときに、オンとオフの切り替えを行うと、大きな電力損失が発生する。そこで、アクティブバランサー１は、電流と電圧のいずれかがゼロとなるタイミング、すなわちゼロクロスの検出タイミングでスイッチング素子Ｑ1，Ｑ2，Ｑ3，Ｑ4のそれぞれのオンとオフを切り替えることで、スイッチング損失を大幅に減らすことができる。
　オンとオフの切り替えタイミングを検出するために、スイッチング素子Ｑ1，Ｑ2，Ｑ3，Ｑ4に一対一で対応している検出回路Ｍ1，Ｍ2，Ｍ3，Ｍ4が用いられる。それぞれのスイッチング素子Ｑ1，Ｑ2，Ｑ3，Ｑ4に対して、オペアンプ（演算増幅器）ＯＰ1，ＯＰ2，ＯＰ3，ＯＰ4が並列に接続されており、オペアンプの出力端子に、検出回路Ｍ1，Ｍ2，Ｍ3，Ｍ4が接続されている。
　検出回路Ｍ1がスイッチング素子Ｑ1のソース－ドレイン間の電圧を検出する。検出回路Ｍ2がスイッチング素子Ｑ2のソース－ドレイン間の電流を検出する。検出回路Ｍ2はスイッチング素子Ｑ2のソース－ドレイン間の電圧を検出することもできる。検出回路Ｍ3がスイッチング素子Ｑ3のソース－ドレイン間の電流を検出する。検出回路Ｍ3は、スイッチング素子Ｑ3のソース－ドレイン間の電圧を検出することもできる。検出回路Ｍ4がスイッチング素子Ｑ4のソース－ドレイン間の電圧を検出する。
　特に、電流検出をする検出回路Ｍ2，Ｍ3は、オペアンプのような演算増幅器を備えることで、検出精度を向上させることができる。
　検出回路の検出結果に基づいて、スイッチング素子のオンとオフの切り替えタイミングが決定され、スイッチング素子Ｑ1，Ｑ2，Ｑ3，Ｑ4のそれぞれのゲート電圧Ｇ1，Ｇ2，Ｇ3，Ｇ4が図示されない制御手段によって制御される。
　図６に、本実施形態のアクティブバランサー１が、セル１２からセル１１を充電する場合の、検出回路Ｍ1，Ｍ2，Ｍ3，Ｍ4が検出した電圧波形及び電流波形の例と、検出結果に対応して行われたスイッチングのためのゲート電圧の制御結果を示す。
　図７に、本実施形態のアクティブバランサー１が、セル１１からセル１２を充電する場合の、検出回路Ｍ1，Ｍ2，Ｍ3，Ｍ4が検出した電圧波形及び電流波形の例と、検出結果に対応して行われたスイッチングのためのゲート電圧の制御結果を示す。
　図６および図７において、Ｉ＿Ｌは、検出回路Ｍ2で検出した、インダクタンスであるコイル３を流れる電流の時間ごとの変化を示している。Ｇ1に、制御回路がスイッチング素子Ｑ1に与えたゲート電圧Ｇ1の時間ごとの波形を示す。ＶＱ1に、検出回路Ｍ1で測定したスイッチング素子Ｑ1のソース－ドレイン間の電圧の時間ごとの変化を示す。Ｇ2に、制御回路がスイッチング素子Ｑ2に与えたゲート電圧Ｇ2の時間ごとの波形を示す。ＶＱ2に、検出回路Ｍ2で測定したスイッチング素子Ｑ1のソース－ドレイン間の電圧の時間ごとの変化を示す。Ｇ3に、制御回路がスイッチング素子Ｑ3に与えたゲート電圧Ｇ3の時間ごとの波形を示す。ＶＱ3に、検出回路Ｍ3で測定したスイッチング素子Ｑ3のソース－ドレイン間の電圧の時間ごとの変化を示す。Ｇ4に、制御回路がスイッチング素子Ｑ4に与えたゲート電圧Ｇ4の時間ごとの波形を示す。ＶＱ4に、検出回路Ｍ4で測定したスイッチング素子Ｑ4のソース－ドレイン間の電圧の時間ごとの変化を示す。
　図６に示したように、セル１２からセル１１を充電する場合のアクティブバランサー１の制御では、スイッチング素子Ｑ1のゲート電圧Ｇ1は、スイッチング素子Ｑ1のソース－ドレイン電圧がゼロとなるタイミング、又は、コイル３の電流がゼロとなるタイミングでオンとオフの切り替えが行われている。スイッチング素子Ｑ2のゲート電圧Ｇ2は、スイッチング素子Ｑ2のソース－ドレイン電圧がゼロとなるタイミング、又は、電流がゼロとなるタイミングでオンとオフの切り替えが行われている。スイッチング素子Ｑ3のゲート電圧Ｇ3は、スイッチング素子Ｑ3のソース－ドレイン電圧がゼロとなるタイミング、又は、電流がゼロとなるタイミングでオンとオフの切り替えが行われている。スイッチング素子Ｑ4のゲート電圧Ｇ4は、スイッチング素子Ｑ3とはオンとオフのタイミングが逆になるように切り替えられている。スイッチング素子Ｑ3とスイッチング素子Ｑ4を同時にオンとすると、コイル３に下のセル１２からエネルギーを蓄えるだけの動作となるため、ＬＣ共振は発生しない。
　図３－５及び図７を参照しつつ、セル１１からセル１２を充電する場合のアクティブバランサー１の制御について説明する。図３から図５は、本実施形態のアクティブバランサー１が、セル１１からセル１２を充電する場合の、アクティブバランサー１を通る電流の経路を太線の矢印で示した図である。アクティブバランサー１は、セル１１からセル１２を充電する場合、スイッチング素子のオンとオフの制御によって、電流の経路を、図３から図５に示した３とおりで変化させる。
　スイッチング素子の切り替えのタイミングは、セル１２からセル１１を充電する場合と同様に、スイッチング素子のソース－ドレイン電圧がゼロとなるタイミング、又は、コイル３の電流がゼロとなるタイミングである。図３から図５に示した方向で電流を通電させる場合もまた、インダクタンス３を流れる電流値と、スイッチング素子を流れる電流値は等しくなる。そこで、スイッチング素子をシャント抵抗と見なして電流検出回路を配置することで、一つの検出回路によって電流と電圧の両方を検出することができる。
　図７中の、符号Ａを付与して示した期間Ａは、コイル３の電流がゼロになったタイミングで開始し、スイッチング素子Ｑ4のソース－ドレイン電圧がゼロとなるタイミングまで継続される。アクティブバランサー１は、期間Ａにおいて、スイッチング素子Ｑ1とＱ3をオンにし、スイッチング素子Ｑ2とＱ4をオフに制御している。期間Ａでアクティブバランサー１を通る電流の経路を図３に示す。
　図７中の、期間Ａに続く期間Ｂは、コイル３の電流がゼロになるタイミングまで継続される。アクティブバランサー１は、期間Ｂにおいて、スイッチング素子Ｑ1、Ｑ3、Ｑ4をオンにし、スイッチング素子Ｑ2をオフに制御している。期間Ｂでアクティブバランサー１を通る電流の経路を図４に示す。
　図７中の、期間Ｂに続く期間Ｃは、スイッチング素子Ｑ4のソース－ドレイン電圧がゼロとなるタイミングまで継続される。アクティブバランサー１は、期間Ｃにおいて、スイッチング素子Ｑ2、Ｑ4をオンにし、スイッチング素子Ｑ1、Ｑ3をオフに制御している。期間Ｃでアクティブバランサー１を通る電流の経路を図５に示す。
　図７中の、期間Ｃに続く期間Ｄは、再びコイル３の電流がゼロになるタイミングまで継続される。アクティブバランサー１は、期間Ｄにおいて、期間Ｂと同様にスイッチング素子Ｑ1、Ｑ3、Ｑ4をオンにし、スイッチング素子Ｑ2をオフに制御している。期間Ｄでアクティブバランサー１を通る電流の経路は、期間Ｂと同一の図４に示した経路となる。
　以上、詳細に説明したとおり、本実施形態のアクティブバランサーは、たとえば、２個の直列に接続されたセルの充放電制御を行う場合に、スイッチング素子と一対一対応して電流と電圧の両方を検出する回路を備えることで、スイッチングの際の電力損失を低減した、効率のよいスイッチング制御を行うことができる。図８に示した、従来のアクティブバランサーと比較すると、同じ２個のセルの充放電制御を行う場合であっても、より少ない数の検出回路によって充分にスイッチング制御をおこなうことができ、アクティブバランサーの小型化と低価格化を達成することができる。
　本発明のアクティブバランサーは、より多くのセルの電圧を均等化する場合にも適用可能である。たとえば、４個のセルの電圧を均等化する場合には、アクティブバランサーを３個用いて、多段の階層構造とすることで、同様に、充放電を繰り返すときの電圧の均等化を行うことができる。
　本発明に係るアクティブバランサーは、二次電池を使用する各種車両のほか、任意の産業用機器に好適に搭載される。
　１，１０　　アクティブバランサー
　２　　コンデンサ
　３　　インダクタンス（コイル）
　１１，１２　　　セル
　Ｑ1，Ｑ2，Ｑ3，Ｑ4　　スイッチング素子
　Ｍ1，Ｍ2，Ｍ3，Ｍ4　　検出回路
　ＯＰ1，ＯＰ2，ＯＰ3，ＯＰ4　　オペアンプ

Claims (2)

  1. 　直列に接続された複数のセルの電圧を均等化するアクティブバランサーであって、
    　前記アクティブバランサーは、
    　複数の前記セルとの間に配置されたコンデンサおよびインダクタンスと、
    　複数の前記セルの間の接続状態を切り替える複数のスイッチング素子と、
    　前記スイッチング素子の電圧を検出する検出回路と、
    　を備えており、
    　前記検出回路が、前記スイッチング素子の電圧共振と電流共振とを検出することを特徴とするアクティブバランサー。
  2. 　一個の前記セルに対して、二個の前記スイッチング素子が並列に配置され、
    　それぞれの前記スイッチング素子に対して、検出回路が一個ずつ配置されて、前記スイッチング素子の電流と電圧を検出することで、前記スイッチング素子の電圧共振と電流共振とを検出することを特徴とする請求項１記載のアクティブバランサー。
PCT/JP2022/027503 2021-08-26 2022-07-13 アクティブバランサー WO2023026716A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202280049260.0A CN117751504A (zh) 2021-08-26 2022-07-13 主动平衡器
EP22861007.7A EP4395116A1 (en) 2021-08-26 2022-07-13 Active balancer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021137879A JP2023032026A (ja) 2021-08-26 2021-08-26 アクティブバランサー
JP2021-137879 2021-08-26

Publications (1)

Publication Number Publication Date
WO2023026716A1 true WO2023026716A1 (ja) 2023-03-02

Family

ID=85322759

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/027503 WO2023026716A1 (ja) 2021-08-26 2022-07-13 アクティブバランサー

Country Status (4)

Country Link
EP (1) EP4395116A1 (ja)
JP (1) JP2023032026A (ja)
CN (1) CN117751504A (ja)
WO (1) WO2023026716A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012034446A (ja) * 2010-07-28 2012-02-16 Toshiba Corp 蓄電装置及びエネルギバランス調整方法
JP2014528692A (ja) * 2011-10-12 2014-10-27 日本テキサス・インスツルメンツ株式会社 バッテリ及び他の電源に対するインダクタベースのアクティブ均衡化
WO2015045660A1 (ja) * 2013-09-26 2015-04-02 ソニー株式会社 蓄電装置、蓄電制御装置および蓄電制御方法
JP2019537409A (ja) * 2016-10-12 2019-12-19 オッポ広東移動通信有限公司 バッテリ管理回路と方法、バランス回路と方法及び被充電機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012034446A (ja) * 2010-07-28 2012-02-16 Toshiba Corp 蓄電装置及びエネルギバランス調整方法
JP2014528692A (ja) * 2011-10-12 2014-10-27 日本テキサス・インスツルメンツ株式会社 バッテリ及び他の電源に対するインダクタベースのアクティブ均衡化
WO2015045660A1 (ja) * 2013-09-26 2015-04-02 ソニー株式会社 蓄電装置、蓄電制御装置および蓄電制御方法
JP2015065795A (ja) 2013-09-26 2015-04-09 ソニー株式会社 蓄電装置、蓄電制御装置および蓄電制御方法
JP2019537409A (ja) * 2016-10-12 2019-12-19 オッポ広東移動通信有限公司 バッテリ管理回路と方法、バランス回路と方法及び被充電機器

Also Published As

Publication number Publication date
JP2023032026A (ja) 2023-03-09
CN117751504A (zh) 2024-03-22
EP4395116A1 (en) 2024-07-03

Similar Documents

Publication Publication Date Title
JP3858893B2 (ja) 電圧バランス回路、電圧検出用回路、電圧バランス方法及び電圧検出方法
KR101174166B1 (ko) 다중 변압기의 1차 권선을 병렬로 연결한 전하 균일 장치
US6538414B1 (en) Electric energy storage device with cell energy control, and method of controlling cell energy
US9318779B2 (en) Electric energy storage units connected in series and selectively charged/discharged via a balancing circuit or directly from a charger or to a load
US20110012559A1 (en) Circuit arrangement and method for transferring electrical charge between accumulators of an accumulator arrangement
US8269455B2 (en) Charge balancing system
WO2007145460A1 (en) Charge equalization apparatus with parallel connection of secondary windings of multiple transformers
JP2013013291A (ja) 電池間電圧均等化回路
US20040212352A1 (en) Voltage equalizer for capacitors
KR20120112072A (ko) 보조 배터리 충전 장치
EP2700141A1 (en) A system and method for balancing energy storage devices
KR102163852B1 (ko) 셀 밸런싱 집적회로, 셀 밸런싱 시스템 및 셀 밸런싱 방법
KR20140135427A (ko) 엘씨 직렬공진을 이용한 배터리셀 모듈의 밸런싱 제어회로
JP2000270483A (ja) 組電池の充電状態制御装置
WO2023026716A1 (ja) アクティブバランサー
US11322947B2 (en) Energy storage apparatus
CN114204647B (zh) 并联电池簇状态管理***及并联电池簇
KR101856037B1 (ko) 단일 인덕터를 이용한 배터리 모듈 밸런싱 방법
JP2016154423A (ja) 電圧バランス装置
JP3713470B2 (ja) 二次電池の充放電制御装置
JP3986211B2 (ja) バッテリ充電装置
KR101473880B1 (ko) 엘씨 직렬공진을 이용한 배터리셀 밸런싱 회로
JP3892752B2 (ja) 電気二重層キャパシタの充電装置
US20220224124A1 (en) Bi-directional active battery cell balancer and method for bi-directional cell balancing
CN110048494B (zh) 一种电池单体电压主动均衡***

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22861007

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18576885

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 202280049260.0

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2022861007

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2022861007

Country of ref document: EP

Effective date: 20240326