WO2023012987A1 - 半導体装置及び集積回路 - Google Patents

半導体装置及び集積回路 Download PDF

Info

Publication number
WO2023012987A1
WO2023012987A1 PCT/JP2021/029194 JP2021029194W WO2023012987A1 WO 2023012987 A1 WO2023012987 A1 WO 2023012987A1 JP 2021029194 W JP2021029194 W JP 2021029194W WO 2023012987 A1 WO2023012987 A1 WO 2023012987A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
switching circuit
relay
output
circuit
Prior art date
Application number
PCT/JP2021/029194
Other languages
English (en)
French (fr)
Inventor
巧 増渕
Original Assignee
日立Astemo株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立Astemo株式会社 filed Critical 日立Astemo株式会社
Priority to JP2023539500A priority Critical patent/JPWO2023012987A1/ja
Priority to CN202180097168.7A priority patent/CN117136481A/zh
Priority to PCT/JP2021/029194 priority patent/WO2023012987A1/ja
Publication of WO2023012987A1 publication Critical patent/WO2023012987A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for dc mains or dc distribution networks

Definitions

  • the present invention relates to a semiconductor device having a semiconductor relay for controlling an electrical conduction state or non-conduction state between two points, and an integrated circuit in which the semiconductor relay is integrated.
  • Patent Document 1 describes a relay circuit that suppresses an increase in the manufacturing cost of the relay circuit when the relay circuit is configured using an expensive semiconductor relay with a large interruptable current.
  • the relay circuit described in Patent Document 1 includes a breaker section having a first relay (mechanical relay) and a second relay (semiconductor relay) that are connected to each other, and a control section that controls the operation of the breaker section. I have. When the current path is interrupted, the control unit turns the first relay from off to on, turns the second relay from on to off, and then turns the first relay from on to off.
  • control unit determines that it is not necessary to turn on the mechanical relay due to the temperature of the semiconductor relay or the current flowing through the semiconductor relay when the current path is interrupted, it turns on the semiconductor relay while keeping the mechanical relay off. I'm trying to turn it off.
  • An object of the present invention is to provide a semiconductor device and an integrated circuit having a semiconductor relay capable of switching to an alternative system without interrupting the function in the event of an abnormality in the main system.
  • the semiconductor device of the present invention includes a first semiconductor relay and a second semiconductor relay connected in parallel with each other; and a second semiconductor relay, an input switching circuit for switching paths of signals input to the first and second semiconductor relays, an output switching circuit for switching paths of signals output from the first and second semiconductor relays, and the first and second semiconductor relays.
  • the semiconductor device according to the present invention it is possible to provide a semiconductor device having a semiconductor relay that constitutes a redundant system and can be switched to an alternative system without interruption of function in the event of an abnormality in the main system.
  • This enables application to functions that require fail operation in vehicle systems.
  • the same semiconductor device to be used as a non-redundant 2-channel semiconductor relay configuration, it is possible to apply it to a system with different requirements depending on the use of the same parts, making it possible to apply it to a wide range of systems. Become. Problems, configurations, and effects other than those described above will be clarified by the following description of exemplary embodiments.
  • FIG. 1 is a block diagram showing an example of the configuration of a semiconductor device according to a first embodiment of the present invention
  • FIG. 1 is a diagram showing an example of the configuration of an input switching circuit 10 in a first embodiment
  • FIG. 3 is a diagram showing an example of the configuration of an output switching circuit 20 in the first embodiment
  • FIG. 3 is a configuration diagram of a table describing details of control of the input switching circuit 10 and the output switching circuit 20 by the control circuit 30 in the first embodiment.
  • FIG. It is a figure showing an example of composition of semiconductor relay 1 in the example of a 1st embodiment.
  • 4 is a flow chart showing the flow of diagnostic processing by a diagnostic unit 70 in the first embodiment.
  • FIG. 1 is a diagram showing an example of the configuration of an input switching circuit 10 in a first embodiment
  • FIG. 3 is a diagram showing an example of the configuration of an output switching circuit 20 in the first embodiment
  • FIG. 3 is a configuration diagram of a table describing details of control of the input switching circuit 10 and the output
  • a semiconductor device comprising a redundant system and having a semiconductor relay capable of switching to an alternative system without interrupting the function in the event of an abnormality in the main system.
  • the semiconductor relay 1 serves as the main system and has a relay function that controls the conduction or non-conduction state between two points.
  • the semiconductor relay 2, as a substitute system for the semiconductor relay 1, is in an operation mode in which it is in a functional standby state in preparation for an abnormality in the main system.
  • the semiconductor relay 1 is assumed to be the main system and the semiconductor relay 2 is assumed to be the alternative system for the sake of simplicity of explanation. There is no problem in making it work.
  • signals for setting and control are assumed to be binary logic. In the following description, it is assumed that the L level or L) is invalid.
  • FIG. 1 is a block diagram showing an example of the configuration of a semiconductor device 100 of this example.
  • the semiconductor device 100 includes two semiconductor relays 1 and 2, an input switching circuit 10, an output switching circuit 20, and a control circuit 30.
  • Signals used for connecting the semiconductor device 100 to the outside include semiconductor relay control signals IN1 and IN2 and two output signal pairs OUT1 and OUT2.
  • a redundant mode setting signal 30a for setting whether or not the semiconductor relays 1 and 2 operate in a redundant mode consisting of a main system and an alternative system, and a semiconductor relay 1 and a semiconductor relay 2 from the outside of the semiconductor device 100, It has emergency stop signals 91a and 92a, which are input signals for emergency stop. That is, it can be said that the redundant mode setting signal 30a is a signal that determines whether the semiconductor relays 1 and 2 are operated in the redundant mode or in the non-redundant mode described later.
  • the semiconductor relay control signals IN1 and IN2 are used as common input signals, and an input/output for setting whether or not to use the output signal pair OUT1 and OUT2 as a common output signal pair. It has a common setting signal 30b.
  • the output signal pair OUT1 consists of two output signals OUT1U and OUT1L
  • the output signal pair OUT2 consists of two signals OUT2U and OUT2L.
  • the input/output common setting signal 30b is a signal for controlling the input switching circuit 10 and the output switching circuit 20 so that the input and output of the semiconductor relays 1 and 2 are in a dual system.
  • the redundancy mode setting signal 30a is called the first setting signal
  • the input/output common setting signal 30b is called the second setting signal.
  • the input switching circuit 10 receives the semiconductor relay control signals IN1 and IN2 and the input section control signal 31 from the control circuit 30, and outputs drive signals 11 and 12 that instruct the semiconductor relays 1 and 2 to drive.
  • the input switching circuit 10 has, for example, switches S1, S2, and S3 as shown in FIG. This is done by the control signal 31 .
  • the output switching circuit 20 receives the semiconductor relay outputs 41a and 41b output from the semiconductor relay 1 and the semiconductor relay outputs 42a and 42b output from the semiconductor relay 2, and outputs an output signal pair OUT1 and OUT2.
  • the output switching circuit 20 in the semiconductor device 100 of this example has a configuration including switches SU11 to SU22, SU3, SL11 to SL22, and SL3, for example, as shown in FIG.
  • the ON/OFF state of each switch of the output switching circuit 20 is controlled by the output section control signal 32 from the control circuit 30 .
  • a redundancy mode setting signal 30 a , an input/output common setting signal 30 b , and an abnormality warning signal 71 b from the semiconductor relay 1 are input to the control circuit 30 .
  • the control circuit 30 outputs an input section control signal 31 and an output section control signal 32 in accordance with a combination of inputs consisting of these three signals. As a result, the control circuit 30 controls the input switching circuit 10 and the output switching circuit 20 to the states shown in FIG. 4, which will be described later.
  • FIG. 4 is a configuration diagram of a table showing details of control when the control circuit 30 controls ON/OFF of each switch included in the input switching circuit 10 and the output switching circuit 20.
  • FIG. The input switching circuit 10 and the output switching circuit 20 of the semiconductor device 100 of this embodiment are configured to switch switches shown in FIG. Setting No. 1 to No. 5 is selected.
  • FIG. 5 is a diagram showing a configuration example of the semiconductor relay 1 used in the semiconductor device 100 of this example.
  • the semiconductor relay 1 includes a switching element 40 , a temperature sensor 50 , a current sensor 60 , a diagnostic section 70 and a drive circuit 80 .
  • the temperature sensor 50 constitutes a temperature detection section
  • the current sensor 60 constitutes a current detection section.
  • the temperature sensor 50 , the current sensor 60 , and the diagnosis section 70 constitute a monitoring section that detects an abnormality in each of the first semiconductor relay 1 and the second semiconductor relay 2 and issues a warning.
  • the components of the two semiconductor relays 1 and 2 are the same, but the signal lines and control lines are given different numbers for the sake of distinction in explanation. Components other than signal lines and control lines are given the same numbers.
  • Each component of the semiconductor relay 1 will be described below, but the description of each component of the semiconductor relay 2 will be omitted because only the numbers assigned to the signal lines and control lines are different from those of the semiconductor relay 1.
  • the switching element 40 is turned on or off based on the switching element control signal 81 output by the drive circuit 80, and controls the conduction state or the non-conduction state between the two points of the semiconductor relay outputs 41a and 41b.
  • the switching element 40 When the switching element 40 is on, the two points of the semiconductor relay outputs 41a and 41b are controlled to be conductive, and when the switching element 40 is off, the two points of the semiconductor relay outputs 41a and 41b are connected. controlled to a non-conducting state.
  • an N-channel MOSFET shown in FIG. 2 is used as an example of the switching element 40 .
  • the temperature sensor 50 detects the temperature of the switching element 40 and supplies the temperature detection result 51 to the diagnosis section 70 . Further, the current sensor 60 detects the current flowing through the switching element 40 and supplies the current detection result 61 to the diagnosis section 70 . Based on the temperature detection result 51 and the current detection result 61 supplied from the temperature sensor 50 and the current sensor 60, the diagnosis unit 70 compares the temperature and current of the switching element 40 with predetermined threshold values, respectively, and performs abnormality diagnosis. It outputs a drive stop signal and/or an abnormality warning signal 71b based on the result 71a.
  • the diagnosis unit 70 also uses the overtemperature warning threshold 51a, the overtemperature diagnosis threshold 51b, the overcurrent warning threshold 61a, and the overcurrent diagnosis threshold 61b as thresholds for comparison.
  • the overtemperature diagnosis threshold 51b is a value larger than the overtemperature warning threshold 51a
  • the overcurrent diagnosis threshold 61b is a value larger than the overcurrent warning threshold 61a.
  • the diagnosis unit 70 compares the temperature detection result 51 with the overtemperature diagnosis threshold value 51b, and if the temperature detection result 51 is equal to or higher than the overtemperature diagnosis threshold value 51b, the switching element 40 is in the overtemperature state. Diagnose there is.
  • the diagnosis unit 70 also compares the current detection result 61 with the overcurrent diagnosis threshold value 61b, and determines that the switching element 40 is in the overcurrent state when the current detection result 61 is equal to or higher than the overcurrent diagnosis threshold value 61b. Diagnose.
  • the diagnosis unit 70 diagnoses that the switching element 40 is in an overtemperature state and/or an overcurrent state, it outputs an abnormality diagnosis result 71a and an abnormality warning signal 71b as diagnostic information.
  • the abnormality diagnosis result 71a is output to the drive circuit 80 here.
  • the drive circuit 80 controls the switching element 40 to be in a non-conducting state based on the abnormality diagnosis result 71a. Also, the abnormality warning signal 71b is supplied to the control circuit 30 of FIG.
  • the overtemperature warning threshold value 51a, the overtemperature diagnostic threshold value 51b, the overcurrent warning threshold value 61a, and the overcurrent diagnostic threshold value 61b may all be generated by providing a circuit inside the diagnostic unit 70, or may be generated by the diagnostic unit 70. An externally generated one may be input to the diagnosis unit 70 . Note that these thresholds may be composed of analog voltage values or digital values consisting of a plurality of bits.
  • the drive signal 11, the abnormality diagnosis result 71a, and the emergency stop signal 91a are input to the drive circuit 80, and the drive circuit 80 outputs the switching element control signal 81.
  • the emergency stop signal 91a is an H-level signal supplied from the load circuit side when an abnormality occurs in the load circuit, which is the object to be driven by the semiconductor relay 1, and self-shutdown on the load circuit side becomes impossible. be.
  • the drive circuit 80 supplies the instruction of the drive signal 11 as it is to the switching element 40 as the switching element control signal 81 to turn the switching element 40 on and off. to control. Further, the drive circuit 80 outputs a switching element control signal 81 that turns off the switching element 40 regardless of the state of the drive signal 11 when at least one of the abnormality diagnosis result 71a and the emergency stop signal 91a is at H level. That is, the abnormality diagnosis result 71a and the emergency stop signal 91a have the function of forcibly turning off the switching element 40.
  • FIG. 6 is a flow chart showing a diagnosis flow by the diagnosis unit 70 of the semiconductor relay 1 in the semiconductor device 100 of this example.
  • the diagnosis unit 70 of the semiconductor relay 1 diagnoses whether the temperature detection result 51 in the switching element 40 of the semiconductor relay 1 is greater than or equal to the overtemperature diagnosis threshold value 51b, or whether the current detection result 61 is greater than or equal to the overcurrent diagnosis threshold value 61b. (ST1).
  • the diagnosis unit 70 diagnoses that the overtemperature or overcurrent state exists (YES in ST1)
  • the diagnosis unit 70 outputs H level to both the abnormality diagnosis result 71a and the abnormality warning signal 71b (ST10).
  • step ST1 if neither overtemperature nor overcurrent applies (NO in ST1), then the diagnosis unit 70 determines whether the temperature detection result 51 is equal to or greater than the overtemperature warning threshold value 51a, or the current detection result 61 is Diagnose whether it is equal to or greater than the overcurrent warning threshold value 61a (ST2).
  • step ST2 when the diagnosis unit 70 determines that the overtemperature warning or overcurrent warning state is present (YES in ST2), the diagnosis unit 70 outputs an H level to the abnormality warning signal 71b. Also, since the overtemperature and overcurrent states are not present, the diagnosis unit 70 outputs the L level to the abnormality diagnosis result 71a (ST11).
  • step ST2 when the diagnosis unit 70 diagnoses that both the temperature and the current are normal (NO in ST2), the diagnosis unit 70 sets both the abnormality diagnosis result 71a and the abnormality warning signal 71b to L level. Output (ST12). After the diagnosis in each state of ST10 to ST12 is confirmed, the diagnostic processing flow of the diagnostic section 70 ends.
  • the semiconductor relay 2 of the alternate system when the semiconductor relay 1 of the main system reaches the overtemperature warning or overcurrent warning state, the semiconductor relay 2 of the alternate system is also turned on. As a result, both the semiconductor relay 1 and the semiconductor relay 2 are temporarily provided with the relay function, and even when the semiconductor relay 1 is finally forcibly turned off due to the overtemperature diagnosis or the overcurrent diagnosis, the semiconductor relay 2 will continue to operate. Therefore, the operation of the semiconductor device 100 can be maintained without interrupting the relay function in terms of time.
  • the configuration and functions of the semiconductor device 100 of this example shown in FIG. 7 and the time chart shown in FIG. 8 will be used below.
  • FIG. 7 is a block diagram showing a modification of the configuration of the semiconductor device 100 of this example.
  • the difference from FIG. 1 is that in the semiconductor device 100, one OUT1U of the relay outputs of the main system is connected to the battery voltage VB, and the other OUT1L is connected to the ground potential GND via the load 90.
  • FIG. 7 For simplification of explanation, it is assumed that OUT1U is at a relatively higher potential than OUT1U and OUT1L. It is also assumed that the redundant mode setting signal 30a as the first setting signal and the input/output common setting signal 30b as the second setting signal are each connected to the power supply and the potential thereof is fixed. As a result, unintended mode changes during operation of the semiconductor device 100 can be suppressed.
  • the redundant mode setting signal 30a is connected to the battery voltage VB, and the input/output common setting signal 30b is connected to the ground potential GND and fixed.
  • FIG. 8 is a time chart showing the current I1 of the semiconductor relay 1, which is a component of the semiconductor device 100, and the current I2 of the semiconductor relay 2.
  • FIG. The horizontal axis is time, which represents arbitrary time.
  • the vertical axis represents the current value, with FIG. 8(a) representing the current I1, FIG. 8(b) representing the current I2, and FIG. 8(c) representing the sum of the currents I1 and I2 (I1+I2).
  • 8A and 8B, overcurrent warning threshold values 61a and 62a and overcurrent diagnosis threshold values 61b and 62b are shown, respectively.
  • the operation mode of the semiconductor device 100 of this example shown in FIG. 8 is set to the redundant mode, the semiconductor relay 1 as the main system performs the relay operation, and the time chart starts from a state in which the switching element 40 is turned on. ing. Since the input/output common setting signal 30b is not directly related to the explanation of this operation, it is at L level here.
  • the setting of each switch included in the input switching circuit 10 and the output switching circuit 20 is the switch setting No. in FIG. 1. Focusing on the output switching circuit 20 in light of the configuration diagram of FIG. Connected.
  • the outputs 42a and 42b of the semiconductor relay 2 which is an alternative system, are electrically insulated from OUT1U and OUT1L by turning off the switches SU21, SU3, SL21 and SL3.
  • the diagnosis unit 70 diagnoses that the semiconductor relay 1 is in an overcurrent warning state, and changes the abnormality warning signal 71b from L level to H level (ST1 ⁇ ST2 ⁇ ST11).
  • the switch setting of the output switching circuit 20 is set to No. in the table of FIG. 1 to No. 2.
  • Switch setting No. 2 the switch setting No. 1, switches SU21, SU3, SL21 and SL3 will turn on more.
  • the outputs 42 a and 42 b of the semiconductor relay 2 as an alternative system are connected to the outputs OUT 1 U and OUT 1 L of the semiconductor device 100 . That is, since the outputs 41a and 41b of the semiconductor relay 1 and the outputs 42a and 42b of the semiconductor relay 2 are both connected to the outputs OUT1U and OUT1L of the semiconductor device 100 at the time t2, the semiconductor relay 1 which is the main system is substituted. Both of the system semiconductor relays 2 are in a state of driving the load 90 .
  • the current of the semiconductor relay 1 continues to increase after time t2 and reaches the overcurrent diagnosis threshold 61b at time t3.
  • the diagnosis unit 70 diagnoses that the semiconductor relay 1 is in an overcurrent state according to the diagnosis flow described in FIG. 6, and changes the abnormality diagnosis result 71a from L level to H level (ST1 ⁇ S10).
  • the switching element 40 of the semiconductor relay 1 is forcibly turned off, and only the semiconductor relay 2 is switched to drive the load 90.
  • the semiconductor relay 1 of the two semiconductor relays which are part of the components of the semiconductor device 100, serves as the main system in the redundancy mode.
  • the semiconductor relay 2 serves as a relay system for controlling the conduction or non-conduction state between them, and the semiconductor relay 2, as an alternative system for the semiconductor relay 1, is set to an operation mode in which it is in a functional standby state in preparation for an abnormality in the main system.
  • the semiconductor relay 1 is assumed to be the main system and the semiconductor relay 2 is assumed to be the alternative system for the sake of simplification. are omitted as appropriate.
  • the configuration differs from the semiconductor device 100 according to the first embodiment in the following three points.
  • the first point is that the input/output common setting signal 30b is connected not to the ground potential GND but to the battery voltage VB to fix the potential.
  • the second point is that the signals IN1 and IN2 are connected to each other outside the semiconductor device 100 in order to use the input of the semiconductor device 100 as a dual system.
  • the third point is that since the output of the semiconductor device 100 is used as a duplex system as well as the input, the output signal pairs OUT1 and OUT2 are connected to each other so that when viewed from the load 90, the outputs OUT1 and OUT2 are in parallel. connected points.
  • the semiconductor device 100 of the present embodiment is configured such that when the semiconductor relay 1 of the main system reaches the overtemperature warning or overcurrent warning state, the semiconductor relay of the alternative system 2 is also turned on, so that both the semiconductor relay 1 and the semiconductor relay 2 temporarily take on the relay function. Further, according to the semiconductor device 100 of the present embodiment, even when the semiconductor relay 1 is finally forcibly turned off due to overtemperature diagnosis or overcurrent diagnosis, the semiconductor relay 2 temporarily interrupts the relay function. You can continue without Since the detailed operation can be explained in the same manner as in the first embodiment, FIGS. Is possible.
  • the input/output common setting signal 30b is at the H level, so that the switch settings of the input switching circuit 10 and the output switching circuit 20 are set to No. 1 shown in FIG. 3 (normal) and No. 4 (main system relay failure).
  • the setting of the switches shown in FIG. 1 (normal) and No. 2 main system relay failure.
  • the input/output unit of the semiconductor device 100 is also made a duplication system, and one input or one output of the duplication system The operation of the semiconductor device 100 can be continued even when a disconnection occurs in .
  • the input of the semiconductor device 100 is also switched. It is characterized in that the semiconductor relay control signals IN1 and IN2 and the output signal pair OUT1 and OUT2, which are the outputs of the semiconductor device 100, are also duplicated to improve reliability.
  • the non-redundant mode in the third embodiment is a relay function in which each of the two semiconductor relays 1 and 2, which are part of the components of the semiconductor device 100, controls conduction or non-conduction between two points.
  • This is an operation mode that is solely responsible for This operation mode corresponds to the case where L level is applied as redundancy mode setting signal 30a.
  • both the semiconductor relays 1 and 2 are the main system and there is no alternative system. Therefore, when an abnormality is diagnosed due to overheating or overcurrent, the relay function is interrupted to stop the operation. can respond.
  • FIG. 10 is a block diagram showing an example configuration of a semiconductor device 100 according to the third embodiment of the present invention.
  • the difference in configuration from the semiconductor device 100 according to the first embodiment is that the redundancy mode setting signal 30a is connected to GND, and that the semiconductor relays 1 and 2 are used independently of each other, so that the load is applied to the output section.
  • the point is that 91 and 92 are provided separately.
  • the switch settings of the input switching circuit 10 and the output switching circuit 20 in the semiconductor device 100 of this embodiment are No. 1 when compared with the switch setting table of FIG. 5. That is, the switches S3, SU3 and SL3 are turned off. As a result, the input of the semiconductor relay 1 is IN1 and the output is OUT1 (a pair of OUT1U and OUT1L), and the input of the semiconductor relay 2 is IN2 and the output is OUT2 (a pair of OUT2U and OUT2L).
  • the semiconductor relays 1 and 2 operate independently, and the operation stop processing at the time of abnormality also operates independently. Moreover, diagnosis for each of the semiconductor relays 1 and 2 follows the diagnosis flow shown in FIG.
  • the semiconductor relays 1 and 2 operate independently of each other, the case where the semiconductor relay 1 malfunctions will be described as an example.
  • FIG. 11 is a time chart drawn as the current I1 of the semiconductor relay 1 and the current I2 of the semiconductor relay 2 in this embodiment. 11(a) shows the current I1, and FIG. 11(b) shows the current I2 on the vertical axis. and 62b are shown respectively.
  • the diagnostic unit 70 determines that the semiconductor relay 1 is in the overcurrent warning state according to the diagnostic flow shown in FIG. 6 at this time t12. Diagnose, and change the abnormality warning signal 71b from L level to H level (ST1 ⁇ ST2 ⁇ ST11).
  • the switch setting table of FIG. 4 since the non-redundant mode (redundancy mode setting signal 30a is L level), the abnormality warning signal 71b is irrelevant to switch control, and the semiconductor relay 1 continues to be on. .
  • the diagnosis unit 70 diagnoses that the semiconductor relay 1 is in an overcurrent state according to the diagnosis flow of FIG. 6, and changes the abnormality diagnosis result 71a from L level to H level (ST1 ⁇ S10).
  • the abnormality diagnosis result 71a becomes H level
  • the switching element 40 of the semiconductor relay 1 is forcibly turned off, and the driving of the load 91 is stopped.
  • the semiconductor relay 2 in the non-redundant mode, the operation is continued regardless of whether there is an abnormality in the semiconductor relay 1 or not. As described above, even when an abnormality occurs in the semiconductor relay in the non-redundant mode, it is possible to immediately stop the relay function.
  • FIG. 12 shows an example of a semiconductor integrated circuit 150 in the fourth embodiment of the invention.
  • a semiconductor integrated circuit 150 of this embodiment has an SOI (Silicon On Insulator) substrate 110, and a semiconductor relay 1, a semiconductor relay 2, an input switching circuit 10, and an output switching circuit 20 are provided on the SOI substrate. , and the control circuit 30 are integrated. Components mounted on the SOI substrate are electrically isolated from each other by an isolation film 200 made of silicon dioxide (SiO 2 ), which is an insulator.
  • SOI Silicon On Insulator
  • each component to be mounted on the SOI substrate 110 is formed on a silicon surface electrically isolated from each other by an isolation film 200 .
  • the semiconductor relay 1 may be electrically destroyed, and electrical damage such as a short circuit may occur on the silicon surface. Conceivable.
  • electrically isolating each component by the element isolation film 200 it is possible to prevent electrical damage of one component from extending to other components on the SOI substrate 110. be able to. Therefore, it is possible to avoid other components leading to common cause failures.
  • a semiconductor integrated circuit 151 which is a modification of the fourth embodiment shown in FIG. It is formed as a semiconductor relay chip 102 integrated on a silicon substrate.
  • FIG. As described above, the modification of the fourth embodiment is characterized by a SIP (System In Package) structure in which the chips 101 to 103 are sealed in the same resin package.
  • SIP System In Package
  • the respective chips 101 to 103 in the SIP structure are mounted at different positions within the resin package, it is possible to achieve both separation by physical distance and electrical separation by different mounting positions. For example, even if the semiconductor relay chip 101 is electrically broken due to the application of electrical stress, propagation of the electrical failure to other chips can be avoided. Also, even if semiconductor relay chip 101 ruptures or burns due to rapid heat generation or large current, it is possible to prevent damage to other chips separated by physical distance. As described above, according to the semiconductor device of the present embodiment, the common cause failure caused by the failure of a certain part, which is a problem when integrating the function of the redundant configuration with the main system and the alternative system, is solved. can be avoided.
  • control line and the information line have shown what is considered to be necessary for description, and do not necessarily show all the control lines and information lines on the product.
  • present invention is not limited to the above-described embodiments, and includes various applications and modifications without departing from the scope of claims.
  • the above-described exemplary embodiments are described in detail to aid understanding of the present invention, and are not necessarily limited to those having all the described configurations.
  • part of the configuration of one embodiment can be replaced with the configuration of another embodiment, and furthermore, the configuration of another embodiment can be added to the configuration of one embodiment.
  • SYMBOLS 100... Semiconductor device, 101, 102... Semiconductor relay chip, 103... Peripheral circuit chip, 110... SOI substrate, 150, 151... Semiconductor integrated circuit, 200... Element isolation film 1, 2... Semiconductor relay, 10...
  • Input switching circuit 11, 12 drive signal 20 output switching circuit 30 control circuit 30a redundant mode setting signal 30b common input/output setting signal 31 input control signal 32 output control signal 40 Switching elements 41a, 41b, 42a, 42b Semiconductor relay output 50 Temperature sensor 51, 52 Temperature detection result 51a Over temperature warning threshold 51 b Over temperature diagnosis threshold 60 Current sensor 61, 62 Current detection result 61a, 62a Overcurrent warning threshold 61b, 62b Overcurrent diagnosis threshold 70 Diagnosis section 71a, 72a Abnormality diagnosis result 71b, 72b Abnormality warning signal 80 Drive circuit 81 , 82... Switching element control signals 90, 91, 92... Load circuits 91a, 92a... Emergency stop signals IN1, IN2...

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electronic Switches (AREA)

Abstract

互いに並列接続される第１の半導体リレー及びと第２の半導体リレーと、第１及び第２の半導体リレーに入力される信号の経路を切り替える入力切替回路と、第１及び第２の半導体リレーより出力される信号の経路を切り替える出力切替回路と、第１及び第２の半導体リレーの異常検知及び警告を行う監視部と、を備える。そして、外部からの第１の設定信号に対応して第１及び第２の半導体リレーの入力を共有するように入力切替回路を制御し、かつ第１及び第２の半導体リレーのうち一方のみを出力するように出力切替回路を制御する冗長モードと、第１及び第２の半導体リレーの入力及び出力がそれぞれ異なるように入力切替回路及び出力切替回路を制御する非冗長モードと、のいずれか一方を実行する。

Description

半導体装置及び集積回路
　本発明は、２点間を電気的な導通状態または非導通状態のいずれかに制御するための半導体リレーを有する半導体装置、及び半導体リレーを集積した集積回路に関する。
　現在、自動車における電気電子アーキテクチャは変革期にある。例えば、従来のフラットな階層構造のアーキテクチャから機能ごとにＥＣＵ（Engine Control Unit）を統合するドメインアーキテクチャを経て、車両内のエリア別にＥＣＵを統合化するゾーンアーキテクチャへ向け、各社で検討が進められている。また、ＥＣＵ統合の流れの中で、部品配置の見直しが検討されており、特に機械式リレーやヒューズに関しては半導体リレー化が具体的に検討され始めている。
　特許文献１には、遮断可能電流が大きい高価な半導体リレーを使用してリレー回路を構成する場合に、リレー回路の製造コストの増大を抑えたリレー回路が記載されている。この特許文献１に記載のリレー回路は、互いに接続される第１のリレー（機械式リレー）及び第２のリレー（半導体リレー）を有する遮断部と、遮断部の動作を制御する制御部とを備えている。そして、制御部は、電流路の遮断時、第１のリレーをオフからオンにした後で第２のリレーをオンからオフにし、その後第１のリレーをオンからオフにする。また、制御部は、電流路の遮断時、半導体リレーの温度または半導体リレーに流れる電流により機械式リレーをオンにする必要がないと判断すると、機械式リレーをオフにしたまま、半導体リレーをオンからオフにするようにしている。
特開２０１７－４６５６４号公報
　しかしながら、特許文献１に示したリレー回路も含めて、従来のヒューズは過電流により溶断することで機能を停止する、いわゆるフェールセーフ型のデバイスである。しかし今後普及が見込まれる自動運転レベル３以上では、一部機能においては異常発生時も機能を継続する、すなわちフェールオペレーションが求められることは容易に想定される。したがって、ヒューズの半導体リレー化に際してはフェールセーフだけでなくフェールオペレーション対応も必須である。
　本発明の目的は、主系統の異常時において機能を途切れさせることなく代替系統へ切り替え可能な半導体リレーを有する半導体装置及び集積回路を提供することにある。
　上記課題を解決するために、例えば請求の範囲に記載の構成を採用する。
　本願は、上記課題を解決する手段を複数含んでいるが、その一例を挙げるならば、本発明の半導体装置は、互いに並列接続される第１の半導体リレー及び第２の半導体リレーと、第１及び第２の半導体リレーに入力される信号の経路を切り替える入力切替回路と、第１及び第２の半導体リレーより出力される信号の経路を切り替える出力切替回路と、第１及び第２の半導体リレーの異常検知及び警告を行う監視部と、外部からの第１の設定信号に対応して第１及び第２の半導体リレーの入力を共有するように入力切替回路を制御し、かつ第１及び第２の半導体リレーのうち一方のみを出力するように出力切替回路を制御する冗長モードと、第１及び第２の半導体リレーの入力及び出力がそれぞれ異なるように入力切替回路及び出力切替回路を制御する非冗長モードと、のいずれか一方を実行する制御回路と、を備える。
本発明による半導体装置を用いれば、冗長系を構成し、主系統の異常時において機能を途切れさせることなく代替系統へ切り替え可能な半導体リレーを有する半導体装置を提供することができる。これにより、車両システムにおいてフェールオペレーションが要求される機能への適用が可能となる。さらに、同一の半導体装置を非冗長の２ｃｈ構成の半導体リレー構成としても使用可能にすることで、同一部品の使い分けにより異なる要求のシステムとして適用することも可能となり、幅広いシステムへの適用が可能となる。
上記した以外の課題、構成及び効果は、以下の実施形態例の説明により明らかにされる。
本発明の第１の実施形態例による半導体装置の構成の一例を示すブロック図である。 第１の実施形態例における入力切替回路１０の構成の一例を示す図である。 第１の実施形態例における出力切替回路２０の構成の一例を示す図である。 第１の実施形態例における制御回路３０による入力切替回路１０及び出力切替回路２０の制御内容を記したテーブルの構成図である。 第１の実施形態例における半導体リレー１の構成の一例を示す図である。 第１の実施形態例における診断部７０による診断処理の流れを示すフローチャートである。 第１の実施形態例における半導体装置１００の構成の変更例を説明するための図である。 第１の実施形態例における過電流診断実施時のタイムチャートである。 本発明の第２の実施形態例による半導体装置１００の構成の一例を示すブロック図である。 本発明の第３の実施形態例による半導体装置１００の構成の一例を示すブロック図である。 第３の実施形態例における過電流診断実施時のタイムチャートである。 本発明の第４の実施形態例実施形態例による半導体集積回路１５０のブロック図である。 本発明の第４の実施形態例における変形例を示す半導体集積回路１５１のブロック図である。
　以下では、本発明の半導体装置の実施形態例として、冗長系を構成し、主系統の異常時において機能を途切れさせることなく代替系統へ切り替え可能な半導体リレーを有する半導体装置について説明する。
　本発明の半導体装置を提供することで、車両システムにおいてフェールオペレーションが要求される機能への適用が可能となり、また、同一の半導体装置を非冗長の２ｃｈ構成の半導体リレー構成としても使用可能にすることで、同一部品で使い方を分けることにより異なる要求のシステムに適用することも可能となる。
＜本発明の第１の実施形態例＞
　本発明の第１の実施形態例（以下、「本例」という）では、半導体装置１００の動作モードが冗長モードに設定された場合において、主系統の半導体リレーに異常が生じた場合に、リレー機能を途切れさせることなく代替系統へ切り替えるようにしているが、以下ではこの切替える際の動作について説明する。
　本発明における冗長モードでは、半導体装置１００の構成要素の一部である２個の半導体リレーのうち、半導体リレー１が主系統として２点間の導通または非導通状態を制御するリレー機能を担い、半導体リレー２は半導体リレー１の代替系統として、主系統の異常時に備え機能的な待機状態にある動作モードとなる。
　すなわち、本例の半導体装置１００では、説明の簡潔化のため半導体リレー１を主系統、半導体リレー２を代替系統と仮定しているが、半導体リレー２を主系統、半導体リレー１を代替系統として動作させることに何ら支障はない。また、本例の半導体装置１００の説明における設定や制御のための信号は二値論理を想定し、ハイレベル（以下、ＨレベルまたはＨ）の場合は、設定及び制御を有効とし、ローレベル（以下、ＬレベルまたはＬ）の場合は無効とするものとして説明する。
＜半導体装置１００の全体構成と機能＞
　図１は、本例の半導体装置１００の構成の一例を示すブロック図である。図１に示すように、半導体装置１００は、２個の半導体リレー１及び２と、入力切替回路１０と、出力切替回路２０と、制御回路３０を備える。
　半導体装置１００とその外部との接続のために使用される信号としては、半導体リレー制御信号ＩＮ１及びＩＮ２と、２個の出力信号ペアＯＵＴ１及びＯＵＴ２を有する。また、半導体リレー１及び２が主系統及び代替系統からなる冗長モードで動作するか否かを設定するための冗長モード設定信号３０ａと、半導体装置１００の外部から半導体リレー１及び半導体リレー２を、緊急停止させるための入力信号である緊急停止信号９１ａ及び９２ａを有する。すなわち、冗長モード設定信号３０ａは、半導体リレー１と半導体リレー２を冗長モードで動作させるか、あるいは後述する非冗長モードで動作させるかを決定する信号であると言える。
　さらに、冗長モードで動作する半導体装置１００において半導体リレー制御信号ＩＮ１及びＩＮ２を共通の入力信号とし、出力信号ペアＯＵＴ１及びＯＵＴ２を共通の出力信号ペアとして使用するか否かを設定するための入出力共通化設定信号３０ｂを有する。また、出力信号ペアＯＵＴ１は、２個の出力信号ＯＵＴ１ＵとＯＵＴ１Ｌからなり、出力信号ペアＯＵＴ２は２個の信号ＯＵＴ２ＵとＯＵＴ２Ｌからなる。すなわち、入出力共通化設定信号３０ｂは、半導体リレー１と半導体リレー２の入力と出力が二重系になるように入力切替回路１０と出力切替回路２０を制御する信号である。ここでは、上位の用語として、冗長モード設定信号３０ａを第１の設定信号とし、入出力共通化設定信号３０ｂを第２の設定信号と呼ぶことにする。
　入力切替回路１０は、半導体リレー制御信号ＩＮ１及びＩＮ２と、制御回路３０からの入力部制御信号３１を入力とし、半導体リレー１及び２に対して駆動を指示する駆動信号１１及び１２を出力する。入力切替回路１０は、例えば、図２に示すようにスイッチＳ１、Ｓ２、Ｓ３を設けた構成とされ、入力切替回路１０の各スイッチのオンまたはオフ状態の制御は、制御回路３０からの入力部制御信号３１により行われる。
　出力切替回路２０は、半導体リレー１より出力される半導体リレー出力４１ａ及び４１ｂと、半導体リレー２より出力される半導体リレー出力４２ａ及び４２ｂと、を入力とし、出力信号ペアＯＵＴ１及びＯＵＴ２を出力する。
　本例の半導体装置１００における出力切替回路２０は、例えば図３に示すようにスイッチＳＵ１１～ＳＵ２２、ＳＵ３、ＳＬ１１～ＳＬ２２、及びＳＬ３を設けた構成とする。出力切替回路２０の各スイッチのオンまたはオフ状態の制御は、制御回路３０からの出力部制御信号３２により行われる。
　制御回路３０には、冗長モード設定信号３０ａと、入出力共通化設定信号３０ｂと、半導体リレー１より異常警告信号７１ｂが入力されている。制御回路３０は、これらの３つの信号からなる入力の組合せに応じて入力部制御信号３１及び出力部制御信号３２を出力する。この結果、制御回路３０は、入力切替回路１０及び出力切替回路２０を、後述する図４に示す状態にそれぞれ制御する。
　図４は、制御回路３０が入力切替回路１０及び出力切替回路２０に含まれる各スイッチのオン、オフを制御する際の制御内容を示したテーブルの構成図である。本例の半導体装置１００の入力切替回路１０及び出力切替回路２０は、冗長モード設定信号３０ａと、入出力共通化設定信号３０ｂと、異常警告信号７１ｂの組合せに対応して、図４に示すスイッチ設定Ｎｏ．１～Ｎｏ．５が選択される。
＜半導体リレーの構成と機能＞
　図５は、本例の半導体装置１００に用いられる半導体リレー１の構成例を示す図である。半導体リレー１は、スイッチング素子４０と、温度センサ５０と、電流センサ６０と、診断部７０と、駆動回路８０とを備える。ここで、温度センサ５０は温度検出部を構成し、電流センサ６０は電流検出部を構成する。そして、これらの温度センサ５０及び電流センサ６０と、診断部７０とにより、第１の半導体リレー１と第２の半導体リレー２それぞれの異常検知及び警告を行う監視部が構成される。
　２個の半導体リレー１及び２の構成要素は同一であるが、信号線や制御線については説明上の区別のためにそれぞれ別の番号を付している。なお、信号線や制御線以外の構成要素に関しては同じ番号を付す。
　以下、半導体リレー１の各構成要素について説明するが、半導体リレー２の各構成要素については、信号線や制御線に付された番号が半導体リレー１のそれと異なるのみなので、説明は省略する。
　スイッチング素子４０は、駆動回路８０が出力するスイッチング素子制御信号８１に基づいてオンまたはオフし、半導体リレー出力４１ａ及び４１ｂの２点間を導通状態または非導通状態に制御する。スイッチング素子４０がオンしている場合は、半導体リレー出力４１ａ及び４１ｂの２点間が導通状態に制御され、スイッチング素子４０がオフしている場合は、半導体リレー出力４１ａ及び４１ｂの２点間が非導通状態に制御される。なお、本例の半導体装置１００においてはスイッチング素子４０の例として、例えば図２に示すＮチャネル型ＭＯＳＦＥＴが用いられる。
　温度センサ５０は、スイッチング素子４０の温度を検出し、温度検出結果５１を診断部７０に供給する。また、電流センサ６０は、スイッチング素子４０に流れる電流を検出し、電流検出結果６１を診断部７０に供給する。
　診断部７０は、温度センサ５０及び電流センサ６０より供給された温度検出結果５１及び電流検出結果６１に基づいて、スイッチング素子４０の温度及び電流をそれぞれ所定の閾値と比較した結果に応じて異常診断結果７１ａに基づいた駆動停止信号及び／または異常警告信号７１ｂを出力する。
　また、診断部７０は、過温度警告閾値５１ａ、過温度診断閾値５１ｂ、過電流警告閾値６１ａ、及び過電流診断閾値６１ｂを比較のための閾値として使用する。ここで、過温度診断閾値５１ｂは、過温度警告閾値５１ａよりも大きい値であり、過電流診断閾値６１ｂは過電流警告閾値６１ａよりも大きい値である。
　具体的には、診断部７０は、温度検出結果５１と過温度診断閾値５１ｂを比較し、温度検出結果５１が過温度診断閾値５１ｂ以上の値である場合に、スイッチング素子４０が過温度状態であると診断する。
　また、診断部７０はまた、電流検出結果６１と過電流診断閾値６１ｂを比較し、電流検出結果６１が過電流診断閾値６１ｂ以上の値にある場合に、スイッチング素子４０が過電流状態であると診断する。
　診断部７０は、スイッチング素子４０が過温度状態及び／または過電流状態にあると診断した時、診断情報として、異常診断結果７１ａ及び異常警告信号７１ｂを出力する。ここで異常診断結果７１ａは、駆動回路８０に出力される。駆動回路８０は、この異常診断結果７１ａに基づいてスイッチング素子４０を非導通状態に制御する。また、異常警告信号７１ｂは、図１の制御回路３０へ供給され、入力切替回路１０及び出力切替回路２０を遮断する制御に使用される。
　過温度警告閾値５１ａ、過温度診断閾値５１ｂ、過電流警告閾値６１ａ、及び過電流診断閾値６１ｂは、いずれも診断部７０の内部に回路を設けて生成してもよいし、あるいは診断部７０の外部で生成したものを診断部７０に入力してもよい。なお、これらの閾値は、アナログ電圧値、あるいは複数のビットからなるデジタル値で構成されていても差し支えない。
　駆動回路８０には、駆動信号１１と、異常診断結果７１ａと、緊急停止信号９１ａとが入力され、駆動回路８０は、スイッチング素子制御信号８１を出力する。ここで緊急停止信号９１ａは、半導体リレー１の駆動対象である負荷回路において異常が発生し、負荷回路側での自己遮断が不能となった場合に負荷回路側より供給されるＨレベルの信号である。
　駆動回路８０は、異常診断結果７１ａと緊急停止信号９１ａのいずれもＬレベルの場合は、駆動信号１１の指示をそのままスイッチング素子制御信号８１としてスイッチング素子４０へ供給し、スイッチング素子４０のオン及びオフを制御する。
　また、駆動回路８０は、異常診断結果７１ａと緊急停止信号９１ａの少なくとも一つがＨレベルの場合は、駆動信号１１の状態に関わらず、スイッチング素子４０をオフするスイッチング素子制御信号８１を出力する。すなわち、異常診断結果７１ａ及び緊急停止信号９１ａは強制的にスイッチング素子４０をオフする機能を有する。
＜半導体リレーの診断部７０における診断処理の流れ＞
　図６は、本例の半導体装置１００における半導体リレー１の診断部７０による診断フローを示したフローチャートである。
　まず、半導体リレー１の診断部７０は、半導体リレー１のスイッチング素子４０における温度検出結果５１が過温度診断閾値５１ｂ以上か、または電流検出結果６１が過電流診断閾値６１ｂ以上であるかを診断する（ＳＴ１）。診断部７０が過温度または過電流状態にあると診断した場合（ＳＴ１のＹＥＳ）には、診断部７０は異常診断結果７１ａと異常警告信号７１ｂの両方にＨレベルを出力する（ＳＴ１０）。
　ステップＳＴ１において、過温度及び過電流のいずれにも当てはまらない場合（ＳＴ１のＮＯ）には、次に診断部７０は、温度検出結果５１が過温度警告閾値５１ａ以上か、または電流検出結果６１が過電流警告閾値６１ａ以上であるかを診断する（ＳＴ２）。
　ステップＳＴ２で、診断部７０が過温度警告または過電流警告状態であると判断した場合（ＳＴ２のＹＥＳ）には、診断部７０は異常警告信号７１ｂにＨレベルを出力する。また、過温度及び過電流状態ではないため、診断部７０は異常診断結果７１ａにＬレベルを出力する（ＳＴ１１）。
　ステップＳＴ２において、診断部７０が温度及び電流に関していずれも正常状態であると診断した場合（ＳＴ２のＮＯ）には、診断部７０は、異常診断結果７１ａと異常警告信号７１ｂの両方にＬレベルを出力する（ＳＴ１２）。ＳＴ１０～ＳＴ１２の各状態での診断が確定した後に、診断部７０の診断処理のフローが終了する。
　本例の半導体装置１００では、主系統の半導体リレー１が過温度警告または過電流警告状態に至った場合に、代替系統の半導体リレー２もオンするようにしている。これにより一時的に半導体リレー１と半導体リレー２の両方にリレーの機能を担わせ、半導体リレー１が最終的に過温度診断または過電流診断により強制的にオフされた際にも、半導体リレー２によりリレー機能を時間的に途切れさせず、半導体装置１００の動作を維持することが可能になる。
　以下、図７に示す本例の半導体装置１００の構成図と図８に示すタイムチャートを用いて、構成と機能について説明する。
　図７は、本例の半導体装置１００の構成の変形例を示すブロック図である。図１と異なるところは、半導体装置１００において主系統のリレー出力のうち一方のＯＵＴ１Ｕをバッテリ電圧ＶＢに接続し、他方のＯＵＴ１Ｌを、負荷９０を介して接地電位ＧＮＤに接続した点である。
　説明の簡略化のため、ＯＵＴ１ＵとＯＵＴ１ＬのうちＯＵＴ１Ｕの方が相対的に高い電位にあるものとする。また、第１の設定信号である冗長モード設定信号３０ａ及び第２の設定信号である入出力共通化設定信号３０ｂは、それぞれ電源に接続されて電位が固定されているものとする。これにより、半導体装置１００の動作中における意図しないモード変更を抑止することができる。
　本例の半導体装置１００においては、冗長モード設定信号３０ａはバッテリ電圧ＶＢに接続され、入出力共通化設定信号３０ｂは接地電位ＧＮＤに接続されて、固定されている。
　図８は、半導体装置１００の構成要素である半導体リレー１の電流をＩ１、半導体リレー２の電流Ｉ２として示したタイムチャートである。横軸は時間であり、任意の時間を表している。縦軸は、電流値であり、図８（ａ）は電流Ｉ１を、図８（ｂ）は電流Ｉ２を、図８（ｃ）は電流Ｉ１と電流Ｉ２の和電流（Ｉ１＋Ｉ２）を表している。なお、図８（ａ）及び図８（ｂ）においては、過電流警告閾値６１ａ及び６２ａ、過電流診断閾値６１ｂ及び６２ｂがそれぞれ記載されている。
　図８に示す本例の半導体装置１００の動作モードは冗長モードに設定されており、主系統として半導体リレー１がリレー動作を担い、さらにスイッチング素子４０がオンしている状態からタイムチャートが開始されている。なお、入出力共通化設定信号３０ｂは本動作の説明には直接関係しないため、ここではＬレベルになっている。
　タイムチャート開始時点では、入力切替回路１０及び出力切替回路２０に含まれる各スイッチの設定は、図４におけるスイッチの設定Ｎｏ．１に該当する。
　図３の構成図と照らし合わせて出力切替回路２０に着目すると、主系統である半導体リレー１の出力４１ａ及び４１ｂは、スイッチＳＵ１１、ＳＵ１２、ＳＬ１１及びＳＬ１２がオンであることにより出力ＯＵＴ１Ｕ、ＯＵＴ１Ｌと接続される。一方、代替系統である半導体リレー２の出力４２ａ及び４２ｂは、スイッチＳＵ２１、ＳＵ３、ＳＬ２１及びＳＬ３がオフであることによりＯＵＴ１Ｕ、ＯＵＴ１Ｌからは電気的に絶縁されている。
　以上の前提の下で図８のタイムチャートを参照すると、時刻ｔ１において半導体リレー１の経時劣化等の原因により電流値が増加を開始したとする。半導体リレー１の電流Ｉ１が増加を続け、時刻ｔ２において過電流警告閾値６１ａに到達する。すると、この時刻ｔ２において図６に示した診断フローに従って診断部７０は半導体リレー１が過電流警告状態にあると診断し、異常警告信号７１ｂをＬレベルからＨレベルに変更する（ＳＴ１→ＳＴ２→ＳＴ１１）。
　異常警告信号７１ｂの出力レベルの変更により、出力切替回路２０のスイッチ設定は図４のテーブルにおけるＮｏ．１からＮｏ．２に遷移する。スイッチ設定Ｎｏ．２においては、スイッチ設定Ｎｏ．１と比較してスイッチＳＵ２１、ＳＵ３、ＳＬ２１及びＳＬ３がさらにオンすることになる。これにより、代替系統である半導体リレー２の出力４２ａ及び４２ｂが半導体装置１００の出力ＯＵＴ１Ｕ及びＯＵＴ１Ｌと接続される。すなわち、時刻ｔ２においては半導体リレー１の出力４１ａ及び４１ｂと、半導体リレー２の出力４２ａ及び４２ｂがいずれも半導体装置１００の出力ＯＵＴ１Ｕ及びＯＵＴ１Ｌに接続されるので、主系統である半導体リレー１と代替系統である半導体リレー２の両方が負荷９０を駆動する状態となる。
　半導体リレー１の電流は、時刻ｔ２以降も増加を続け、時刻ｔ３において過電流診断閾値６１ｂに達する。このとき、図６で説明した診断フローに従って診断部７０は、半導体リレー１が過電流状態にあると診断し、異常診断結果７１ａをＬレベルからＨレベルに変更する（ＳＴ１→Ｓ１０）。このように、異常診断結果７１ａがＨレベルとなることにより、半導体リレー１のスイッチング素子４０は、強制的にオフされ、負荷９０を駆動するのは半導体リレー２のみに切り替わる。
　ここで図８（ｃ）に示す、電流Ｉ１と電流Ｉ２の和電流（Ｉ１＋Ｉ２）に着目すると、上記の動作に伴う電流の遮断はなく、負荷９０は時間軸において連続的に駆動できたことになる。以上説明したように、主系統の半導体リレーに異常が生じた場合でも、リレー機能を途切れさせることなく代替系統への切り替える動作を行うことができる。
＜本発明の第２の実施形態例＞
　次に、図９を参照して、本発明の第２の実施形態例による半導体装置１００の構成と機能について説明する。
　図９に示す本発明の第２の実施形態例では、半導体装置１００の動作モードが冗長モードに設定された場合において、主系統の半導体リレーに異常が生じた場合について説明する。すなわち、本実施形態例では、リレー機能を時間的に途切れさせることなく代替系統へ切り替える動作において、さらに半導体装置１００の入力である半導体リレー制御信号ＩＮ１とＩＮ２、及び半導体装置１００の出力である出力信号ペアＯＵＴ１及びＯＵＴ２についても二重系にして信頼性を高めた構成にしている。
　第２の実施形態例においても、冗長モードは第１の実施形態例と同様に、半導体装置１００の構成要素の一部である２個の半導体リレーのうち、半導体リレー１が主系統として２点間の導通または非導通状態を制御するリレー機能を担い、半導体リレー２は半導体リレー１の代替系統として、主系統の異常時に備え機能的な待機状態にある動作モードとする。
図９に示す第２の実施形態例においても、説明の簡潔化のため半導体リレー１を主系統、半導体リレー２を代替系統と仮定し、図１に示す第１の実施形態例と重複する説明については適宜省略する。
　第１の実施形態例による半導体装置１００との構成の違いは、以下の３点である。１点目は、入出力共通化設定信号３０ｂを接地電位ＧＮＤではなくバッテリ電圧ＶＢに接続し、電位を固定した点である。２点目は、半導体装置１００の入力を二重系にして使用するために、信号ＩＮ１及びＩＮ２を半導体装置１００の外部で互いに接続した点である。３点目は、入力と同様に半導体装置１００の出力も二重系にして使用するため、出力信号ペアＯＵＴ１及びＯＵＴ２を互いに接続し、負荷９０から見たときにＯＵＴ１及びＯＵＴ２が並列となるよう接続した点である。
　図１に示す第１の実施形態例と同様に、本実施形態例の半導体装置１００は、主系統の半導体リレー１が過温度警告または過電流警告状態に至った場合に、代替系統の半導体リレー２もオンすることで一時的に半導体リレー１と半導体リレー２の両方にリレーの機能を担わせるようにする。また、本実施形態例の半導体装置１００によれば、半導体リレー１が最終的に過温度診断または過電流診断により強制的にオフされた際にも、半導体リレー２によりリレー機能を時間的に途切れさせずに継続することができる。なお、詳細な動作の説明は第１の実施形態例と同様に説明できるので、第１の実施形態例での説明において参照した図２～図６及び図８も本実施形態例においてそのまま参照することが可能である。
　図１に示す第１の実施形態例と異なるのは入出力共通化設定信号３０ｂがＨレベルであることにより、入力切替回路１０及び出力切替回路２０のスイッチ設定が、図４に示すＮｏ．３（正常時）及びＮｏ．４（主系統リレー異常時）となる点である。なお、既に説明したように、第１の実施形態例では、図４に示すスイッチの設定はＮｏ．１（正常時）及びＮｏ．２（主系統リレー異常時）であった。これにより、第１の実施形態例で説明したリレー機能の二重化に対して、さらに半導体装置１００の入出力部でも二重系にされ、二重系とされたうちの一方の入力あるいは一方の出力で断線が発生した場合にも半導体装置１００としての動作を継続することができる。
　以上説明したように、第２の実施形態例では、主系統の半導体リレーに異常が生じた場合に、リレー機能を途切れさせることなく代替系統へ切り替える動作に加え、さらに半導体装置１００の入力である半導体リレー制御信号ＩＮ１とＩＮ２、及び半導体装置１００の出力である出力信号ペアＯＵＴ１及びＯＵＴ２についても二重化して信頼性を高めた構成した点に特徴がある。
＜本発明の第３の実施形態例＞
　本発明の第３の実施形態例では、図１０を参照して、半導体装置１００の動作モードが非冗長モードに設定された場合の動作について説明する。
　第３の実施形態例における非冗長モードとは、半導体装置１００の構成要素の一部である２個の半導体リレー１及び２のそれぞれが、２点間の導通または非導通状態を制御するリレー機能を単独で担う動作モードである。この動作モードは、冗長モード設定信号３０ａとしてＬレベルを印加する場合に対応する。
　非冗長モードにおいては、半導体リレー１及び２のいずれも主系統であって代替系統は存在しない。したがって、過温度や過電流により異常と診断した場合は、リレー機能を遮断して動作停止することで、他の実施形態例と同一の構成の半導体装置１００を用いたフェールセーフ要求のあるシステムに対応することができる。
　図１０は本発明の第３の実施形態例による半導体装置１００の構成の一例を示すブロック図である。第１の実施形態例による半導体装置１００との構成の違いは、冗長モード設定信号３０ａをＧＮＤに接続した点と、半導体リレー１と半導体リレー２をそれぞれ独立に使用するために、出力部に負荷９１及び９２を別々に設けた点である。
　本実施形態例の半導体装置１００における入力切替回路１０及び出力切替回路２０のスイッチ設定は、冗長モード設定信号３０ａがＬレベルであることから、図４のスイッチ設定テーブルと照らし合わせるとＮｏ．５となる。すなわち、スイッチＳ３、ＳＵ３及びＳＬ３がオフ状態になる。これにより、半導体リレー１の入力はＩＮ１、出力はＯＵＴ１（ＯＵＴ１ＵとＯＵＴ１Ｌのペア）となり、半導体リレー２の入力はＩＮ２、出力はＯＵＴ２（ＯＵＴ２ＵとＯＵＴ２Ｌのペア）となる。
　次に、本実施形態例において半導体リレーに異常が生じた場合に、リレー機能を直ちに停止する動作について説明する。本実施形態例においては、半導体リレー１と半導体リレー２は独立に動作しており、異常時の動作停止処理についても独立な動作となる。
　また、各々の半導体リレー１及び２に関する診断は、図６に示す診断フローに従う。ここで半導体リレー１及び２は互いに独立に動作するため、半導体リレー１に異常が発生した場合の例として説明する。
　図１１は、本実施形態例における半導体リレー１の電流Ｉ１、半導体リレー２の電流Ｉ２として書いたタイムチャートである。図１１（ａ）は電流Ｉ１を、図１１（ｂ）は電流Ｉ２を縦軸としており、図１１（ａ）及び図１１（ｂ）では、過電流警告閾値６１ａ及び６２ａ、過電流診断閾値６１ｂ及び６２ｂがそれぞれ示されている。
　図１１のタイムチャートの時刻ｔ１１において、半導体リレー１の経時劣化等の原因により電流値が増加を開始したとする。半導体リレー１の電流が増加を続け、時刻ｔ１２において過電流警告閾値６１ａに到達すると、この時刻ｔ１２において、図６に示した診断フローに従って診断部７０は半導体リレー１が過電流警告状態にあると診断し、異常警告信号７１ｂをＬレベルからＨレベルに変更する（ＳＴ１→ＳＴ２→ＳＴ１１）。
　但し、図４のスイッチ設定テーブルにおいては、非冗長モード（冗長モード設定信号３０ａがＬレベル）であるため、異常警告信号７１ｂはスイッチ制御には無関係になり、半導体リレー１のオン状態は継続する。
　時刻ｔ１２以降も半導体リレー１の電流Ｉ１は増加を続け、時刻ｔ１３において過電流診断閾値６１ｂに達する。このとき、図６の診断フローに従って診断部７０は半導体リレー１が過電流状態にあると診断し、異常診断結果７１ａをＬレベルからＨレベルに変更する（ＳＴ１→Ｓ１０）。そして、異常診断結果７１ａがＨレベルとなることにより、半導体リレー１のスイッチング素子４０は強制的にオフされ、負荷９１の駆動は停止する。半導体リレー２に関しては、非冗長モードにおいては半導体リレー１における異常の有無に関係なく動作を継続する。
　以上により、非冗長モードにおいて半導体リレーに異常が生じた場合でも、リレー機能を直ちに停止する動作を行うことが可能になる。
＜本発明の第４の実施形態例＞
　本発明の第４の実施形態例では、第１～第３の実施形態例で説明した半導体装置１００を集積した半導体集積回路について図１２を参照して説明する。ここでは、特に、主系統と代替系統による冗長構成からなる機能を集積回路化した場合に課題となる、共通原因故障となり得る電気的破壊や破裂、燃焼を回避するための手段について説明する。
　本発明の第４の実施形態例における半導体集積回路１５０の例を図１２に示す。本実施形態例の半導体集積回路１５０は、ＳＯＩ（Silicon On Insulator）基板１１０を有し、このＳＯＩ基板上には半導体リレー１と、半導体リレー２と、入力切替回路１０と、出力切替回路２０と、制御回路３０と、を集積している。そして、ＳＯＩ基板上に搭載する各構成要素同士は、絶縁体である二酸化ケイ素（ＳｉＯ２）からなる素子分離膜２００により互いに電気的に分離されている。
　図１２に示すように、ＳＯＩ基板１１０上に搭載する各構成要素は、それぞれが素子分離膜２００によって電気的に分離されたシリコン面に形成される。ここで、半導体リレー１に対して集積回路１５０の外部から電気的ストレスが印加されることで半導体リレー１に電気的破壊が発生し、シリコン面にショート等の電気的な損傷が発生する場合も考えられる。しかし、このような場合でも、各構成要素を素子分離膜２００によって電気的に分離することにより、一つの構成要素の電気的な損傷がＳＯＩ基板１１０上の他の構成要素へ及ぶことを排除することができる。したがって、他の構成要素が共通の原因故障に至るのを回避することができる。
　また、第４の実施形態例における共通原因故障回避手段として、図１３に示す変形例としての別の実施形態例による半導体集積回路１５１も考えられる。図１３に示す第４の実施形態例の変形例である半導体集積回路１５１は、半導体リレー１をシリコン基板上に集積した半導体リレーチップ１０１として形成し、半導体リレー２を半導体リレー１とは別のシリコン基板上に集積した半導体リレーチップ１０２として形成している。そして、半導体リレーチップ１０１及び１０２とは別のシリコン基板上に入力切替回路１０、出力切替回路２０、及び制御回路３０とを集積した周辺回路チップ１０３を設けている。このように、第４の実施形態例の変形例では、チップ１０１～１０３を同一の樹脂パッケージ内に封止したＳＩＰ（System In Package）構造であることを特徴とする。
　ＳＩＰ構造における各チップ１０１～１０３は、樹脂パッケージ内で異なる位置に搭載されることから、搭載位置の違いにより物理距離による分離と電気的分離を両立することが可能である。
　例えば半導体リレーチップ１０１が電気的ストレスの印加により電気的破壊に至った場合でも、他のチップへの電気的な故障の伝搬を回避することができる。また急激な発熱や大電流により半導体リレーチップ１０１に破裂や燃焼といった故障事故が発生した場合でも、物理的距離により分離されている他のチップへの故障を防止することができる。
　以上説明したように、本実施形態例の半導体装置によれば、主系統と代替系統による冗長構成からなる機能を集積回路化した場合の課題である、ある部品の故障を起点とした共通原因故障を回避することが可能になる。
　なお、図面の記載において、制御線や情報線は説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線や情報線を示しているとは限らない。また、本発明は上記の実施形態例に限定されるものではなく、請求の範囲の記載を逸脱しない限りにおいて、様々な応用例及び変形例を含む。
　例えば、上述した実施形態例は本発明に対する理解を助けるために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態例の構成の一部を他の実施例の構成に置き換えることもでき、さらに、ある実施形態例の構成に他の実施形態例の構成を加えることも可能である。また、各実施形態例の構成の一部について、他の構成の追加・削除・置換をすることも可能である。
１００…半導体装置、１０１、１０２…半導体リレーチップ、１０３…周辺回路チップ、１１０…ＳＯＩ基板、１５０，１５１…半導体集積回路、２００…素子分離膜
１，２…半導体リレー、１０…入力切替回路、１１，１２…駆動信号、２０…出力切替回路、３０…制御回路、３０ａ…冗長モード設定信号、３０ｂ…入出力共通化設定信号、３１…入力部制御信号、３２…出力部制御信号、４０…スイッチング素子、４１ａ，４１ｂ，４２ａ，４２ｂ…半導体リレー出力、５０…温度センサ、５１，５２…温度検出結果、５１ａ…過温度警告閾値、５１ｂ…過温度診断閾値、６０…電流センサ、６１，６２…電流検出結果、６１ａ、６２ａ…過電流警告閾値、６１ｂ、６２ｂ…過電流診断閾値、７０…診断部、７１ａ、７２ａ…異常診断結果、７１ｂ，７２ｂ…異常警告信号、８０…駆動回路、８１，８２…スイッチング素子制御信号、９０，９１，９２…負荷回路、９１ａ，９２ａ…緊急停止信号、ＩＮ１，ＩＮ２…半導体リレー制御信号、ＯＵＴ１，ＯＵＴ２…出力信号ペア
Ｓ１，Ｓ２，Ｓ３，ＳＵ１１，ＳＵ１２，ＳＵ２１，ＳＵ２２，ＳＵ３，ＳＵ１１，ＳＵ１２，ＳＵ２１，ＳＵ２２，ＳＵ３…スイッチ

Claims (7)

  1. 　互いに並列接続される第１の半導体リレー及び第２の半導体リレーと、
    　前記第１及び第２の半導体リレーに入力される信号の経路を切り替える入力切替回路と、
    　前記第１及び第２の半導体リレーにより出力される信号の経路を切り替える出力切替回路と、
    　前記第１及び第２の半導体リレーの異常検知及び警告を行う監視部と、
    　外部からの第１の設定信号に対応して前記第１及び第２の半導体リレーの入力を共有するように前記入力切替回路を制御し、かつ前記第１及び第２の半導体リレーのうち一方のみを出力するように前記出力切替回路を制御する冗長モードと、前記第１及び第２の半導体リレーの入力及び出力がそれぞれ異なるように前記入力切替回路及び前記出力切替回路を制御する非冗長モードと、のいずれか一方を実行する制御回路と、
    　を備える半導体装置。
  2. 　前記出力切替回路は、前記冗長モードにおいて、前記監視部の警告に対応して前記第１及び第２の半導体リレーの双方の出力共有するように前記制御回路により制御されることを特徴とする、
    　請求項１に記載の半導体装置。
  3. 　前記第１及び第２の半導体リレーは、
    　スイッチング素子と、
    　前記スイッチング素子を駆動する駆動回路と、
    　前記監視部と、を備え、
    　前記監視部の出力に対応して前記駆動回路により前記スイッチング素子を遮断することを特徴とする、
    　請求項１に記載の半導体装置。
  4. 　前記監視部は、
    　前記第１及び第２の半導体リレーのスイッチング素子の温度を検出する温度検出部と、
    　前記スイッチング素子に流れる電流を検出する電流検出部と、
    　前記温度検出部よる温度情報及び／または前記電流検出部よる電流情報に基づいて前記スイッチング素子の異常として過温度及び／または過電流を検知し、前記温度検出部よる温度情報及び／または前記電流検出部よる電流情報に基づいて前記スイッチング素子が異常に至る前に過温度及び／または過電流を警告する診断部と、
    から構成されることを特徴とする
    　請求項１から３のいずれか一項に記載の半導体装置。
  5. 　さらに、前記制御回路は、冗長モードにおいて外部からの第２の設定信号に対応して前記第１及び第２の半導体リレーの入力及び出力が二重系となるように前記入力切替回路及び前記出力切替回路を制御することを特徴とする
    　請求項４に記載の半導体装置。
  6. 　互いに並列接続される第１の半導体リレー及びと第２の半導体リレーと、
    　前記第１及び第２の半導体リレーに入力される信号の経路を切り替える入力切替回路と、
    　前記第１及び第２の半導体リレーより出力される信号の経路を切り替える出力切替回路と、
    　前記第１及び第２の半導体リレーの異常検知及び警告を行う監視部と、
    　外部からの第１の設定信号に対応して前記第１及び第２の半導体リレーの入力を共有するように前記入力切替回路を制御し、かつ前記第１及び第２の半導体リレーのうち一方のみを出力するように前記出力切替回路を制御する冗長モードと、前記第１及び第２の半導体リレーの入力及び出力がそれぞれ異なるように前記入力切替回路及び前記出力切替回路を制御する非冗長モードと、のいずれか一方を実行する制御回路と、を含む半導体装置において、
    　前記第１の半導体リレーと、前記第２の半導体リレーと、前記入力切替回路と、前記出力切替回路と、前記制御回路と、を１個のＳＯＩ基板に集積するとともに、
    　集積する各部品は互いにＳＯＩ基板上において二酸化ケイ素による素子分離膜により電気的に分離されていることを特徴とする集積回路。
  7. 　互いに並列接続される第１の半導体リレー及びと第２の半導体リレーと、
    　前記第１及び第２の半導体リレーに入力される信号の経路を切り替える入力切替回路と、
    　前記第１及び第２の半導体リレーより出力される信号の経路を切り替える出力切替回路と、
    　前記第１及び第２の半導体リレーの異常検知及び警告を行う監視部と、
    　外部からの第１の設定信号に対応して前記第１及び第２の半導体リレーの入力を共有するように前記入力切替回路を制御し、かつ前記第１及び第２の半導体リレーのうち一方のみを出力するように前記出力切替回路を制御する冗長モードと、前記第１及び第２の半導体リレーの入力及び出力がそれぞれ異なるように前記入力切替回路及び前記出力切替回路を制御する非冗長モードと、のいずれか一方を実行する制御回路と、を含む半導体装置において、
    　前記第１の半導体リレーを集積した第１の半導体リレーチップと、
    　前記第２の半導体リレーを集積した第２の半導体リレーチップと、
    　前記入力切替回路と前記出力切替回路と前記制御回路とを集積した周辺回路チップと、を同一のパッケージに封止したことを特徴とする集積回路。
PCT/JP2021/029194 2021-08-05 2021-08-05 半導体装置及び集積回路 WO2023012987A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2023539500A JPWO2023012987A1 (ja) 2021-08-05 2021-08-05
CN202180097168.7A CN117136481A (zh) 2021-08-05 2021-08-05 半导体器件和集成电路
PCT/JP2021/029194 WO2023012987A1 (ja) 2021-08-05 2021-08-05 半導体装置及び集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/029194 WO2023012987A1 (ja) 2021-08-05 2021-08-05 半導体装置及び集積回路

Publications (1)

Publication Number Publication Date
WO2023012987A1 true WO2023012987A1 (ja) 2023-02-09

Family

ID=85154311

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/029194 WO2023012987A1 (ja) 2021-08-05 2021-08-05 半導体装置及び集積回路

Country Status (3)

Country Link
JP (1) JPWO2023012987A1 (ja)
CN (1) CN117136481A (ja)
WO (1) WO2023012987A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283743A (ja) * 2007-05-08 2008-11-20 Fuji Electric Device Technology Co Ltd 二次電池保護装置及び半導体集積回路装置
JP2019135820A (ja) * 2018-02-05 2019-08-15 矢崎総業株式会社 パワー半導体デバイス、及びそのパワー半導体デバイスを備える車両用電源供給システム
WO2020137506A1 (ja) * 2018-12-26 2020-07-02 株式会社デンソー 通電制御装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283743A (ja) * 2007-05-08 2008-11-20 Fuji Electric Device Technology Co Ltd 二次電池保護装置及び半導体集積回路装置
JP2019135820A (ja) * 2018-02-05 2019-08-15 矢崎総業株式会社 パワー半導体デバイス、及びそのパワー半導体デバイスを備える車両用電源供給システム
WO2020137506A1 (ja) * 2018-12-26 2020-07-02 株式会社デンソー 通電制御装置

Also Published As

Publication number Publication date
JPWO2023012987A1 (ja) 2023-02-09
CN117136481A (zh) 2023-11-28

Similar Documents

Publication Publication Date Title
CN107359869B (zh) 电源断路器装置
US20170036622A1 (en) Power transmission device and vehicle electrical system
JP5845108B2 (ja) パワーデバイス
WO2001031790A1 (en) Multiple redundant reliability enhancement method for integrated circuits and transistors
CN109039132A (zh) 一种具有容错特性的七桥臂五相输出的开关功放电路
CN114175432A (zh) 车辆车载电网和用于保护车辆车载电网的方法
US20080012623A1 (en) Safe output circuit with a one-channel peripheral terminal for the output of a bus user
EP3010137B1 (en) Multilevel inverter
JP2013119270A (ja) 信号出力回路
KR20100091198A (ko) 안전이 최우선인 시스템의 전기적 작동을 위한 디바이스
WO2023012987A1 (ja) 半導体装置及び集積回路
JP4992882B2 (ja) スイッチング装置
US11336281B2 (en) Output module for industrial control system
US20200091714A1 (en) Semiconductor device
US8199448B2 (en) Method and apparatus for protecting against reverse current flow
CN112566830B (zh) 用于机动车的控制***和用于在控制***中进行故障诊断的方法
JP2012080156A (ja) 信号伝送回路、スイッチング素子駆動回路及び電力変換装置
JP7459469B2 (ja) 産業用制御装置の出力モジュール
JP2023009548A (ja) 電源制御装置および半導体故障検出方法
WO2024142801A1 (ja) 車載装置、制御方法及びプログラム
US6614635B2 (en) Circuit provided with a protective function
JP2019193344A (ja) 電力供給装置
WO2024018874A1 (ja) モータ制御装置およびモータ制御システム
JP7348223B2 (ja) 負荷制御装置
JP7158551B1 (ja) 接点出力装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21952811

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023539500

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE