WO2022209750A1 - 高周波モジュール及び通信装置 - Google Patents
高周波モジュール及び通信装置 Download PDFInfo
- Publication number
- WO2022209750A1 WO2022209750A1 PCT/JP2022/010865 JP2022010865W WO2022209750A1 WO 2022209750 A1 WO2022209750 A1 WO 2022209750A1 JP 2022010865 W JP2022010865 W JP 2022010865W WO 2022209750 A1 WO2022209750 A1 WO 2022209750A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- main surface
- electronic components
- frequency module
- high frequency
- circuit
- Prior art date
Links
- 238000004891 communication Methods 0.000 title claims description 36
- 239000000758 substrate Substances 0.000 claims abstract description 103
- 238000000034 method Methods 0.000 claims description 15
- 238000012545 processing Methods 0.000 claims description 11
- 239000011347 resin Substances 0.000 description 27
- 229920005989 resin Polymers 0.000 description 27
- 238000010586 diagram Methods 0.000 description 17
- 230000000694 effects Effects 0.000 description 16
- 239000000463 material Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000010897 surface acoustic wave method Methods 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
- H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
- H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7209—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched from a first band to a second band
Definitions
- the present invention relates to high frequency modules and communication devices.
- Patent Literature 1 discloses a technique for miniaturizing a high-frequency module using two module substrates.
- the present invention provides a high-frequency module and a communication device that can suppress an increase in height while achieving miniaturization.
- a high frequency module has a first module substrate having a first main surface and a second main surface facing each other, a third main surface and a fourth main surface facing each other, and a third main surface a second module substrate having a surface facing the second principal surface; and a plurality of electrons disposed between the second principal surface and the third principal surface and on the first principal surface and the fourth principal surface.
- one is arranged, and one or more second electronic components are not arranged.
- a high frequency module has a first module substrate having a first main surface and a second main surface facing each other, a third main surface and a fourth main surface facing each other, and a third main surface a second module substrate having a surface facing the second principal surface; and a plurality of electrons disposed between the second principal surface and the third principal surface and on the first principal surface and the fourth principal surface.
- a plurality of chip inductors are arranged on one of the surface and the fourth main surface, and are arranged between the second main surface and the third main surface and on the first main surface and the fourth main surface. The remaining two of them do not have chip inductors.
- the high-frequency module it is possible to suppress an increase in height while achieving miniaturization.
- FIG. 1 is a circuit configuration diagram of a high-frequency circuit and a communication device according to an embodiment.
- FIG. 2 is a plan view of the first main surface of the high frequency module according to the first embodiment.
- FIG. 3 is a plan view of the second main surface of the high frequency module according to the first embodiment.
- 4 is a plan view of the fourth main surface of the high frequency module according to the first embodiment.
- FIG. 5 is a cross-sectional view of the high frequency module according to the first embodiment.
- FIG. 6 is a plan view of the first main surface of the high frequency module according to the second embodiment.
- FIG. 7 is a plan view of the second main surface of the high frequency module according to the second embodiment.
- FIG. 8 is a plan view of the fourth main surface of the high frequency module according to the second embodiment.
- FIG. 9 is a cross-sectional view of a high-frequency module according to Example 2.
- FIG. FIG. 10 is a plan view of the first main surface of the high frequency module according to the third embodiment.
- FIG. 11 is a plan view of the second main surface of the high frequency module according to the third embodiment.
- 12 is a plan view of the fourth main surface of the high frequency module according to the third embodiment.
- FIG. 13 is a cross-sectional view of a high-frequency module according to Example 3.
- FIG. FIG. 14 is a plan view of the first main surface of the high frequency module according to the fourth embodiment.
- FIG. 15 is a plan view of the third main surface of the high frequency module according to the fourth embodiment.
- FIG. 16 is a plan view of the fourth main surface of the high frequency module according to the fourth embodiment.
- FIG. 17 is a cross-sectional view of a high-frequency module according to Example 4.
- FIG. FIG. 18 is a plan view of the first main surface of the high frequency module according to the fifth embodiment.
- FIG. 19 is a plan view of the third main surface of the high frequency module according to the fifth embodiment.
- FIG. 20 is a plan view of the fourth main surface of the high frequency module according to the fifth embodiment.
- FIG. 21 is a cross-sectional view of a high-frequency module according to Example 5.
- FIG. FIG. 22 is a plan view of the first main surface of the high-frequency module according to Example 6.
- FIG. 23 is a plan view of the third main surface of the high frequency module according to the sixth embodiment.
- FIG. 24 is a plan view of the fourth main surface of the high frequency module according to the sixth embodiment.
- FIG. 25 is a cross-sectional view of a high-frequency module according to Example 6.
- FIG. FIG. 26 is a plan view of the first main surface of the high frequency module according to the seventh embodiment.
- 27 is a plan view of the second main surface of the high frequency module according to the seventh embodiment.
- FIG. FIG. 28 is a plan view of the fourth main surface of the high frequency module according to the seventh embodiment.
- FIG. 29 is a cross-sectional view of a high-frequency module according to Example 7.
- FIG. FIG. 30 is a plan view of the first main surface of the high frequency module according to the eighth embodiment.
- FIG. 31 is a plan view of the second main surface of the high frequency module according to the eighth embodiment.
- FIG. 32 is a plan view of the fourth main surface of the high frequency module according to the eighth embodiment.
- 33 is a cross-sectional view of a high-frequency module according to Example 8.
- each drawing is a schematic diagram that has been appropriately emphasized, omitted, or adjusted in proportion to show the present invention, and is not necessarily strictly illustrated, and the actual shape, positional relationship, and ratio may differ.
- substantially the same configurations are denoted by the same reference numerals, and redundant description may be omitted or simplified.
- the x-axis and the y-axis are axes orthogonal to each other on a plane parallel to the main surface of the module substrate.
- the x-axis is parallel to the first side of the module substrate
- the y-axis is parallel to the second side orthogonal to the first side of the module substrate.
- the z-axis is an axis perpendicular to the main surface of the module substrate, and its positive direction indicates an upward direction and its negative direction indicates a downward direction.
- connection includes not only direct connection with connection terminals and/or wiring conductors, but also electrical connection via other circuit elements.
- Connected between A and B means connected to both A and B between A and B; It includes parallel connection (shunt connection) between the path and the ground.
- planar view means viewing an object by orthographic projection from the positive side of the z-axis onto the xy plane.
- a overlaps B in plan view means that the area of A orthogonally projected onto the xy plane overlaps the area of B orthogonally projected onto the xy plane.
- a is arranged between B and C means that at least one of a plurality of line segments connecting any point in B and any point in C passes through A.
- a joined to B means that A is physically connected to B.
- the component is placed on the board includes the component being placed on the main surface of the board and the component being placed inside the board.
- a component is arranged on the main surface of the board means that the component is arranged in contact with the main surface of the board, and that the component is arranged on the main surface side without contacting the main surface. (e.g., a component laminated onto another component placed in contact with the major surface).
- the component is arranged on the main surface of the substrate may include that the component is arranged in a concave portion formed in the main surface.
- Components are located within a substrate means that, in addition to encapsulating components within a module substrate, all of the components are located between major surfaces of the substrate, but some of the components are located between major surfaces of the substrate. Including not covered by the substrate and only part of the component being placed in the substrate. "The part is placed between two major surfaces” means that the part is placed in contact with both of the two major surfaces, and that the part is in contact with only one of the two major surfaces. It includes placing and placing the part without contacting either of the two major surfaces.
- FIG. 1 is a circuit configuration diagram of a high-frequency circuit 1 and a communication device 5 according to this embodiment.
- a communication device 5 includes a high frequency circuit 1, an antenna 2, an RFIC (Radio Frequency Integrated Circuit) 3, and a BBIC (Baseband Integrated Circuit) 4.
- RFIC Radio Frequency Integrated Circuit
- BBIC Baseband Integrated Circuit
- the high frequency circuit 1 transmits high frequency signals between the antenna 2 and the RFIC 3 .
- the internal configuration of the high frequency circuit 1 will be described later.
- the antenna 2 is connected to the antenna connection terminal 100 of the high frequency circuit 1, transmits a high frequency signal output from the high frequency circuit 1, and receives a high frequency signal from the outside and outputs it to the high frequency circuit 1.
- the RFIC 3 is an example of a signal processing circuit that processes high frequency signals. Specifically, the RFIC 3 performs signal processing such as down-conversion on the high-frequency received signal input via the receiving path of the high-frequency circuit 1 , and outputs the received signal generated by the signal processing to the BBIC 4 . Further, the RFIC 3 performs signal processing such as up-conversion on the transmission signal input from the BBIC 4 , and outputs the high-frequency transmission signal generated by the signal processing to the transmission path of the high-frequency circuit 1 . Further, the RFIC 3 has a control section that controls the switches, amplifiers, etc. of the high-frequency circuit 1 . Some or all of the functions of the RFIC 3 as a control unit may be implemented outside the RFIC 3, for example, in the BBIC 4 or the high frequency circuit 1. FIG.
- the BBIC 4 is a baseband signal processing circuit that performs signal processing using an intermediate frequency band that is lower in frequency than the high frequency signal transmitted by the high frequency circuit 1 .
- Signals processed by the BBIC 4 include, for example, image signals for image display and/or audio signals for calling through a speaker.
- the antenna 2 and the BBIC 4 are not essential components in the communication device 5 according to the present embodiment.
- the high frequency circuit 1 includes power amplifiers (PA) 11 and 12, low noise amplifiers (LNA) 21 and 22, matching circuits (MN) 401, 411 to 413, 422, 431 to 433, 441 to 443, 452 and 461 to 463, switches (SW) 51 to 55, filters 61 to 66, PA controller (PAC) 71, antenna connection terminal 100, high frequency input terminals 111 and 112, high frequency It has output terminals 121 and 122 and a control terminal 131 .
- PA power amplifiers
- LNA low noise amplifiers
- MN matching circuits
- SW switches
- PAC PA controller
- the antenna connection terminal 100 is connected to the antenna 2 outside the high frequency circuit 1 .
- Each of the high frequency input terminals 111 and 112 is a terminal for receiving a high frequency transmission signal from the outside of the high frequency circuit 1 .
- the high frequency input terminals 111 and 112 are connected to the RFIC 3 outside the high frequency circuit 1 .
- Each of the high-frequency output terminals 121 and 122 is a terminal for supplying a high-frequency received signal to the outside of the high-frequency circuit 1 .
- the high frequency output terminals 121 and 122 are connected to the RFIC 3 outside the high frequency circuit 1 .
- the control terminal 131 is a terminal for transmitting control signals. That is, the control terminal 131 is a terminal for receiving a control signal from the outside of the high frequency circuit 1 and/or a terminal for supplying a control signal to the outside of the high frequency circuit 1 .
- a control signal is a signal relating to control of an electronic circuit included in the high-frequency circuit 1 .
- the control signal is a digital signal for controlling at least one of the power amplifiers 11 and 12, the low noise amplifiers 21 and 22, and the switches 51-55, for example.
- the power amplifier 11 is connected between the high frequency input terminal 111 and the filters 61 and 62, and can amplify the transmission signals of the bands A and B. Specifically, the input terminal of the power amplifier 11 is connected to the high frequency input terminal 111 . On the other hand, the output terminal of the power amplifier 11 is connected to the filter 61 via the matching circuit 413 , the switch 52 and the matching circuit 412 . Furthermore, the output end of the power amplifier 11 is connected to the filter 62 via the matching circuit 413 , the switch 52 and the matching circuit 422 .
- the power amplifier 12 is connected between the high frequency input terminal 112 and the filters 64 and 65, and can amplify the transmission signals of the bands C and D. Specifically, the input end of the power amplifier 12 is connected to the high frequency input terminal 112 . On the other hand, the output terminal of the power amplifier 12 is connected to the filter 64 via the matching circuit 443 , the switch 54 and the matching circuit 442 . Furthermore, the output terminal of the power amplifier 12 is connected to the filter 65 via the matching circuit 443 , the switch 54 and the matching circuit 452 .
- the power amplifiers 11 and 12 are electronic components that obtain an output signal with greater energy than the input signal (transmission signal) based on the power supplied from the power supply.
- Each of power amplifiers 11 and 12 includes an amplification transistor and may further include an inductor and/or capacitor.
- the internal configurations of the power amplifiers 11 and 12 are not particularly limited.
- each of power amplifiers 11 and 12 may be a multi-stage amplifier, a differential amplification type amplifier, or a Doherty amplifier.
- the low noise amplifier 21 is connected between the filters 62 and 63 and the high frequency output terminal 121, and can amplify the received signals of the bands A and B. Specifically, the input terminal of the low noise amplifier 21 is connected to the filter 62 via the matching circuit 433 , switches 53 and 52 and the matching circuit 422 . Furthermore, the input end of the low noise amplifier 21 is connected to the filter 63 via the matching circuit 433 , the switch 53 and the matching circuit 432 . On the other hand, the output end of the low noise amplifier 21 is connected to the high frequency output terminal 121 .
- the low noise amplifier 22 is connected between the filters 65 and 66 and the high frequency output terminal 122 and can amplify the received signals of bands C and D. Specifically, the input terminal of the low noise amplifier 22 is connected to the filter 65 via the matching circuit 463 , the switches 55 and 54 and the matching circuit 452 . Furthermore, the input terminal of the low noise amplifier 22 is connected to the filter 66 via the matching circuit 463 , the switch 55 and the matching circuit 462 . On the other hand, the output end of the low noise amplifier 22 is connected to the high frequency output terminal 122 .
- the low-noise amplifiers 21 and 22 are electronic components that obtain an output signal with greater energy than the input signal (received signal) based on the power supplied from the power supply.
- Each of low noise amplifiers 21 and 22 includes an amplifying transistor and may further include inductors and/or capacitors.
- the internal configurations of the low noise amplifiers 21 and 22 are not particularly limited.
- Each of the matching circuits 401, 411 to 413, 422, 431 to 433, 441 to 443, 452 and 461 to 463 is connected between two circuit elements to perform impedance matching between the two circuit elements. can be done. That is, each of the matching circuits 401, 411-413, 422, 431-433, 441-443, 452 and 461-463 is an impedance matching circuit. Each of matching circuits 401, 411-413, 422, 431-433, 441-443, 452 and 461-463 includes an inductor and may further include a capacitor.
- the switch 51 is connected between the antenna connection terminal 100 and the filters 61-66.
- the switch 51 has terminals 511-517.
- Terminal 511 is connected to antenna connection terminal 100 .
- Terminal 512 is connected to filter 61 via matching circuit 411 .
- Terminal 513 is connected to filter 62 .
- Terminal 514 is connected to filter 63 via matching circuit 431 .
- Terminal 515 is connected to filter 64 via matching circuit 441 .
- Terminal 516 is connected to filter 65 .
- Terminal 517 is connected to filter 66 via matching circuit 461 .
- the switch 51 can connect the terminal 511 to at least one of the terminals 512 to 517 based on a control signal from the RFIC 3, for example. That is, the switch 51 can switch connection and disconnection between the antenna connection terminal 100 and each of the filters 61 to 66 .
- the switch 51 is composed of, for example, a multi-connection switch circuit, and is sometimes called an antenna switch.
- the switch 52 is connected between the output end of the power amplifier 11 and the filters 61 and 62 and between the input end of the low noise amplifier 21 and the filter 62 .
- the switch 52 has terminals 521-524.
- Terminal 521 is connected to filter 61 via matching circuit 412 .
- Terminal 522 is connected to filter 62 via matching circuit 422 .
- Terminal 523 is connected to the output terminal of power amplifier 11 via matching circuit 413 .
- Terminal 524 is connected to the input end of low noise amplifier 21 via switch 53 and matching circuit 433 .
- the switch 52 can connect the terminal 523 to at least one of the terminals 521 and 522 and connect the terminal 522 to either of the terminals 523 and 524 based on a control signal from the RFIC 3, for example. be able to. That is, the switch 52 can switch connection and disconnection between the power amplifier 11 and each of the filters 61 and 62 , and can switch the connection of the filter 62 between the power amplifier 11 and the low noise amplifier 21 .
- the switch 52 is composed of, for example, a multi-connection switch circuit.
- the switch 53 is connected between the input end of the low noise amplifier 21 and the filters 62 and 63 .
- the switch 53 has terminals 531-533.
- Terminal 531 is connected to the input end of low noise amplifier 21 via matching circuit 433 .
- Terminal 532 is connected to terminal 524 of switch 52 and to filter 62 via switch 52 and matching circuit 422 .
- Terminal 533 is connected to filter 63 via matching circuit 432 .
- the switch 53 can connect the terminal 531 to at least one of the terminals 532 and 533 based on a control signal from the RFIC 3, for example. That is, the switch 53 can switch connection and disconnection between the low noise amplifier 21 and each of the filters 62 and 63 .
- the switch 53 is composed of, for example, a multi-connection switch circuit.
- the switch 54 is connected between the output of the power amplifier 12 and the filters 64 and 65 and between the input of the low noise amplifier 22 and the filter 65 .
- the switch 54 has terminals 541-544.
- Terminal 541 is connected to filter 64 via matching circuit 442 .
- Terminal 542 is connected to filter 65 via matching circuit 452 .
- Terminal 543 is connected to the output end of power amplifier 12 via matching circuit 443 .
- Terminal 544 is connected to the input terminal of low noise amplifier 22 via switch 55 and matching circuit 463 .
- the switch 54 can connect the terminal 543 to at least one of the terminals 541 and 542 and connect the terminal 542 to either of the terminals 543 and 544 based on a control signal from the RFIC 3, for example. be able to. That is, the switch 54 can switch connection and disconnection between the power amplifier 12 and each of the filters 64 and 65 , and can switch the connection of the filter 65 between the power amplifier 12 and the low noise amplifier 22 .
- the switch 54 is composed of, for example, a multi-connection switch circuit.
- a switch 55 is connected between the input of the low noise amplifier 22 and the filters 65 and 66 .
- the switch 55 has terminals 551-553.
- Terminal 551 is connected to the input terminal of low noise amplifier 22 via matching circuit 463 .
- Terminal 552 is connected to terminal 544 of switch 54 and to filter 65 via switch 54 and matching circuit 452 .
- Terminal 553 is connected to filter 66 via matching circuit 462 .
- the switch 55 can connect the terminal 551 to at least one of the terminals 552 and 553 based on a control signal from the RFIC 3, for example. That is, the switch 55 can switch connection and disconnection between the low noise amplifier 22 and each of the filters 65 and 66 .
- the switch 55 is composed of, for example, a multi-connection switch circuit.
- the filter 61 (A-Tx) is an example of a first filter and is connected between the power amplifier 11 and the antenna connection terminal 100. Specifically, one end of the filter 61 is connected to the antenna connection terminal 100 via the matching circuit 411 , the switch 51 and the matching circuit 401 . On the other hand, the other end of filter 61 is connected to the output end of power amplifier 11 via matching circuit 412 , switch 52 and matching circuit 413 . Filter 61 has a passband that includes the Band A uplink operation band for Frequency Division Duplex (FDD) and is capable of passing Band A transmitted signals.
- FDD Frequency Division Duplex
- the filter 62 (B-TRx) is an example of a third filter and is connected between the antenna connection terminal 100 and the power amplifier 11 and between the antenna connection terminal 100 and the low noise amplifier 21. Specifically, one end of the filter 62 is connected to the antenna connection terminal 100 via the switch 51 and the matching circuit 401 . On the other hand, the other end of the filter 62 is connected to the output end of the power amplifier 11 via the matching circuit 422, the switches 52 and 413, and is connected to the output end of the power amplifier 11 via the matching circuit 422, the switches 52 and 53, and the matching circuit 433. It is connected to the input terminal of the noise amplifier 21 .
- Filter 62 has a passband that includes Band B for Time Division Duplex (TDD) and is capable of passing Band B transmit and receive signals.
- TDD Time Division Duplex
- the filter 63 (A-Rx) is an example of a second filter and is connected between the low noise amplifier 21 and the antenna connection terminal 100. Specifically, one end of the filter 63 is connected to the antenna connection terminal 100 via the matching circuit 431 , the switch 51 and the matching circuit 401 . On the other hand, the other end of filter 63 is connected to the input end of low noise amplifier 21 via matching circuit 432 , switch 53 and matching circuit 433 . Filter 63 has a passband that includes the Band A downlink operation band for FDD and is capable of passing Band A received signals.
- the filter 64 (C-Tx) is an example of a first filter and is connected between the power amplifier 12 and the antenna connection terminal 100. Specifically, one end of the filter 64 is connected to the antenna connection terminal 100 via the matching circuit 441 , the switch 51 and the matching circuit 401 . On the other hand, the other end of filter 64 is connected to the output end of power amplifier 12 via matching circuit 442 , switch 54 and matching circuit 443 . Filter 64 has a passband that includes the Band C uplink operating band for FDD and is capable of passing Band C transmitted signals.
- the filter 65 (D-TRx) is an example of a third filter and is connected between the antenna connection terminal 100 and the power amplifier 12 and between the antenna connection terminal 100 and the low noise amplifier 22. Specifically, one end of the filter 65 is connected to the antenna connection terminal 100 via the switch 51 and the matching circuit 401 . On the other hand, the other end of the filter 65 is connected to the output end of the power amplifier 12 through the matching circuit 452, the switches 54 and 443, and is connected to the output end of the power amplifier 12 through the matching circuit 452, the switches 54 and 55, and the matching circuit 463. It is connected to the input terminal of the noise amplifier 22 .
- Filter 65 has a passband that includes band D for TDD and can pass band D transmit and receive signals.
- the filter 66 (C-Rx) is an example of a second filter and is connected between the low noise amplifier 22 and the antenna connection terminal 100. Specifically, one end of the filter 66 is connected to the antenna connection terminal 100 via the matching circuit 461 , the switch 51 and the matching circuit 401 . On the other hand, the other end of filter 66 is connected to the input end of low noise amplifier 22 via matching circuit 462 , switch 55 and matching circuit 463 . Filter 66 has a passband that includes the Band C downlink operating band for FDD and is capable of passing Band C received signals.
- the PA controller 71 can control the power amplifiers 11 and 12.
- PA controller 71 receives a digital control signal from RFIC 3 via control terminal 131 and outputs the control signal to power amplifiers 11 and 12 .
- Bands A to D are frequency bands for communication systems built using radio access technology (RAT). Bands A to D are defined in advance by standardization organizations (eg, 3GPP (3rd Generation Partnership Project) and IEEE (Institute of Electrical and Electronics Engineers)). Examples of communication systems include a 5GNR (5th Generation New Radio) system, an LTE (Long Term Evolution) system, and a WLAN (Wireless Local Area Network) system.
- RAT radio access technology
- Bands A to D are defined in advance by standardization organizations (eg, 3GPP (3rd Generation Partnership Project) and IEEE (Institute of Electrical and Electronics Engineers)). Examples of communication systems include a 5GNR (5th Generation New Radio) system, an LTE (Long Term Evolution) system, and a WLAN (Wireless Local Area Network) system.
- 5GNR Fifth Generation New Radio
- LTE Long Term Evolution
- WLAN Wireless Local Area Network
- Bands A and B and bands C and D may be included in different band groups, or may be included in the same band group.
- a band group means a frequency range including a plurality of bands.
- an ultra high band group (3300 to 5000 MHz), a high band group (2300 to 2690 MHz), a mid band group (1427 to 2200 MHz), and a low band group (698 to 960 MHz) can be used. It is not limited to these.
- a band group including unlicensed bands of 5 gigahertz or higher or a band group of millimeter wave bands may be used.
- bands A and B may be included in the high band group, and bands C and D may be included in the mid band group. Also, for example, bands A and B may be included in the mid band group or high band group, and bands C and D may be included in the low band group.
- the high-frequency circuit 1 shown in FIG. 1 is an example and is not limited to this.
- the bands supported by the high-frequency circuit 1 are not limited to bands A to D.
- the high frequency circuit 1 may support five or more bands.
- the high-frequency circuit 1 may comprise filters for bands E, F, G, . . .
- the high-frequency circuit 1 may support only the A and B bands and not support the C and D bands.
- the high frequency circuit 1 does not need to include the power amplifier 12, the low noise amplifier 22, the matching circuits 441 to 443, 452 and 461 to 463, the high frequency input terminal 112, and the high frequency output terminal 122. .
- the high-frequency circuit 1 may be a transmission-only circuit.
- the high frequency circuit 1 does not include low noise amplifiers 21 and 22, matching circuits 431 to 433 and 461 to 463, switches 53 and 55, filters 63 and 66, and high frequency output terminals 121 and 122.
- the high-frequency circuit 1 may be a reception-only circuit. In this case, the high frequency circuit 1 does not have power amplifiers 11 and 12, matching circuits 411 to 413 and 441 to 443, switches 52 and 54, filters 61 and 64, and high frequency input terminals 111 and 112. good too.
- the high-frequency circuit 1 may not include some of the matching circuits 401, 411-413, 422, 431-433, 441-443, 452 and 461-463. Further, for example, the high-frequency circuit 1 may be connected to a plurality of antennas and may include a plurality of antenna connection terminals. Also, the high-frequency circuit 1 may have more high-frequency input terminals. In this case, a switch capable of switching the connection of the power amplifier between the plurality of high frequency input terminals may be inserted between the power amplifier and the plurality of high frequency input terminals. Also, the high-frequency circuit 1 may have more high-frequency output terminals. In this case, a switch capable of switching the connection of the low noise amplifier between the plurality of high frequency output terminals may be inserted between the low noise amplifier and the plurality of high frequency output terminals.
- Example 1 As Example 1 of the high-frequency circuit 1 according to the above embodiment, a high-frequency module 1A in which the high-frequency circuit 1 is mounted will be described with reference to FIGS. 2 to 5.
- FIG. 1 As Example 1 of the high-frequency circuit 1 according to the above embodiment, a high-frequency module 1A in which the high-frequency circuit 1 is mounted will be described with reference to FIGS. 2 to 5.
- FIG. 1 As Example 1 of the high-frequency circuit 1 according to the above embodiment, a high-frequency module 1A in which the high-frequency circuit 1 is mounted will be described with reference to FIGS. 2 to 5.
- FIG. 1 As Example 1 of the high-frequency circuit 1 according to the above embodiment, a high-frequency module 1A in which the high-frequency circuit 1 is mounted will be described with reference to FIGS. 2 to 5.
- FIG. 2 is a plan view of the main surface 91a of the high frequency module 1A according to this embodiment.
- FIG. 3 is a plan view of the main surface 91b of the high-frequency module 1A according to the present embodiment, and is a diagram seen through the main surface 91b side of the module substrate 91 from the z-axis positive side.
- FIG. 4 is a plan view of the main surface 92b of the high-frequency module 1A according to the present embodiment, and is a diagram seen through the main surface 92b side of the module substrate 92 from the z-axis positive side.
- FIG. 5 is a cross-sectional view of a high frequency module 1A according to this embodiment. The cross-section of the high-frequency module 1A in FIG. 5 is taken along line vv in FIGS. 2-4.
- the high-frequency module 1A includes module substrates 91 and 92, resin members 93 to 95, a shield electrode layer 96, and a plurality of external connection terminals in addition to a plurality of electronic components including a plurality of circuit elements shown in FIG. 150 and a plurality of inter-board connection terminals 151 .
- the module substrate 91 is an example of a first module substrate, and has main surfaces 91a and 91b facing each other.
- the main surfaces 91a and 91b are examples of a first main surface and a second main surface, respectively.
- the module board 92 is an example of a second module board, and has main surfaces 92a and 92b facing each other.
- the main surfaces 92a and 92b are examples of a third main surface and a fourth main surface, respectively.
- the module substrates 91 and 92 are arranged such that the main surface 91b of the module substrate 91 faces the main surface 92a of the module substrate 92. Moreover, the module substrates 91 and 92 are arranged apart from each other by a distance that allows electronic components to be arranged between the main surfaces 91b and 92a. A plurality of electronic components are arranged on the two module substrates 91 and 92. Specifically, the electronic components are divided into three layers: between the main surfaces 91b and 92a, on the main surface 91a, and on the main surface 92b. are placed.
- the module substrates 91 and 92 have rectangular shapes of the same size in plan view, but may have different sizes and/or different shapes. Also, the shape of the module substrates 91 and 92 is not limited to a rectangle.
- a low temperature co-fired ceramics (LTCC) substrate having a laminated structure of a plurality of dielectric layers, or a high temperature co-fired ceramics (HTCC) substrate for example, a low temperature co-fired ceramics (LTCC) substrate having a laminated structure of a plurality of dielectric layers, or a high temperature co-fired ceramics (HTCC) substrate.
- LTCC low temperature co-fired ceramics
- HTCC high temperature co-fired ceramics
- a substrate, a component-embedded substrate, a substrate having a redistribution layer (RDL), a printed substrate, or the like can be used, but is not limited to these.
- Power amplifiers 11 and 12 matching circuits 401, 411 to 413, 422, 431 to 433, 441 to 443, 452 and 461 to 463, and filters 61 and 64 are arranged on the main surface 91a (upper layer). It is
- Each of power amplifiers 11 and 12 is an example of a first electronic component having at least a transistor.
- the power amplifiers 11 and 12 are configured using, for example, CMOS (Complementary Metal Oxide Semiconductor), and more specifically, may be manufactured by an SOI (Silicon on Insulator) process. This makes it possible to manufacture the power amplifiers 11 and 12 at low cost.
- Power amplifiers 11 and 12 may be made of at least one of gallium arsenide (GaAs), silicon germanium (SiGe), and gallium nitride (GaN). Thereby, high-quality power amplifiers 11 and 12 can be realized.
- the semiconductor materials of the power amplifiers 11 and 12 are not limited to the materials described above.
- Each of the matching circuits 401, 411 to 413, 422, 431 to 433, 441 to 443, 452 and 461 to 463 is an example of a second electronic component that does not have a transistor and is composed of a chip inductor.
- a chip inductor is a surface mount device (SMD) that constitutes an inductor.
- the chip inductors are arranged on main surface 91a and are not arranged between main surfaces 91b and 92a and on main surface 92b. That is, chip inductors are arranged only in the upper layer among the three layers.
- each matching circuit may include a chip capacitor as well as a chip inductor, and the arrangement of the chip capacitors is not particularly limited. Also, some of the matching circuits may not be surface mounted. For example, inductors and/or capacitors included in matching circuits may be formed in module substrates 91 and/or 92 .
- the filters 61 and 64 may be configured using, for example, a surface acoustic wave (SAW) filter, a bulk acoustic wave (BAW) filter, an LC resonance filter, or a dielectric filter. , and are not limited to these.
- SAW surface acoustic wave
- BAW bulk acoustic wave
- LC resonance filter an LC resonance filter
- dielectric filter a dielectric filter
- the resin member 93 covers the main surface 91a and the electronic components on the main surface 91a.
- the resin member 93 has a function of ensuring reliability such as mechanical strength and moisture resistance of the electronic components on the main surface 91a. Note that the resin member 93 may not be included in the high frequency module 1A.
- Filters 62, 63, 65 and 66 and a plurality of inter-board connection terminals 151 are arranged between the main surfaces 91b and 92a (middle layer).
- a resin member 94 is injected between the main surfaces 91b and 92a to cover the electronic components arranged between the main surfaces 91b and 92a.
- Each of the filters 62, 63, 65 and 66 is an example of a second electronic component that does not have a transistor.
- Filters 62, 63, 65 and 66 may be configured using, for example, SAW filters, BAW filters, LC resonance filters, and dielectric filters, and are not limited to these.
- Each of the plurality of electronic components (here, filters 62, 63, 65 and 66) arranged between main surfaces 91b and 92a is connected to module substrate 91 via electrodes provided on the side facing module substrate 91. electrically connected.
- the plurality of inter-board connection terminals 151 are electrodes for electrically connecting the module boards 91 and 92 . Some of the inter-substrate connection terminals 151 overlap the power amplifiers 11 and 12 in a plan view, are connected to the external connection terminals 150 , and function as heat dissipation electrodes for the power amplifiers 11 and 12 .
- a copper post electrode is used as the inter-substrate connection terminal 151, but the shape and material are not limited to this.
- the resin member 94 covers the main surfaces 91b and 92a and the electronic components between the main surfaces 91b and 92a.
- the resin member 94 has a function of ensuring reliability such as mechanical strength and moisture resistance of the electronic component between the main surfaces 91b and 92a. Note that the resin member 94 may not be included in the high frequency module 1A.
- the integrated circuits 20 and 70, the switch 51, and a plurality of external connection terminals 150 are arranged on the main surface 92b (lower layer).
- Each of integrated circuits 20 and 70 is an example of a first electronic component having at least a transistor.
- Integrated circuit 20 includes low noise amplifiers 21 and 22 and switches 53 and 55 . Circuit elements forming the low noise amplifiers 21 and 22 and the switches 53 and 55 are formed on the circuit surface of the integrated circuit 20 .
- the circuit surface for example, the main surface of the integrated circuit 20 that faces the module substrate 92 is used.
- Integrated circuit 70 includes switches 52 and 54 and PA controller 71 . Circuit elements forming the switches 52 and 54 and the PA controller 71 are formed on the circuit surface of the integrated circuit 70 .
- the circuit surface for example, the main surface of the integrated circuit 70 that faces the module substrate 92 is used.
- the integrated circuits 20 and/or 70 may be configured using CMOS, for example, and specifically manufactured by an SOI process. Also, integrated circuits 20 and/or 70 may be constructed of at least one of GaAs, SiGe, and GaN. It should be noted that the semiconductor materials of integrated circuits 20 and 70 are not limited to the materials described above.
- the switch 51 is an example of a first electronic component having at least a transistor. Circuit elements forming the switch 51 are formed on the circuit surface of the switch device. As the circuit surface, for example, the main surface of the switch device and facing the module substrate 92 is used.
- the switch 51 is configured using CMOS, for example, and may be specifically manufactured by an SOI process. Also, the switch 51 may be made of at least one of GaAs, SiGe and GaN.
- the semiconductor material of switch 51 is not limited to the materials mentioned above. Note that the switch 51 may be included in the integrated circuit 20 .
- the main surface 92b at least the first electronic components having transistors (here, the integrated circuits 20 and 70 and the switch 51) are arranged, and the second electronic components not having transistors (here, , filters 61-66, and matching circuits (chip inductors) 401, 411-413, 422, 431-433, 441-443, 452 and 461-463) are not arranged. That is, only the first electronic component among the plurality of electronic components is arranged on main surface 92b. As a result, the lower surface of the high-frequency module 1A can be machined, and the thickness of each of the resin member 95, the integrated circuits 20 and 70, and the switch 51 can be reduced.
- the plurality of external connection terminals 150 include ground terminals in addition to the antenna connection terminal 100, high frequency input terminals 111 and 112, high frequency output terminals 121 and 122, and control terminal 131 shown in FIG. Each of the plurality of external connection terminals 150 is joined to an input/output terminal and/or a ground terminal or the like on the mother board 1000 arranged in the z-axis negative direction of the high frequency module 1A. Copper post electrodes, for example, can be used as the plurality of external connection terminals 150, but the shape and material are not limited to this. Some of the plurality of external connection terminals 150 overlap the power amplifiers 11 and 12 in plan view, and function as heat radiation electrodes for the power amplifiers 11 and 12 together with the board-to-board connection terminals 151 connected to the power amplifiers 11 and 12. do.
- the resin member 95 covers the main surface 92b and the electronic components on the main surface 92b.
- the resin member 95 has a function of ensuring reliability such as mechanical strength and moisture resistance of the electronic components on the main surface 92b. Note that the resin member 95 may not be included in the high frequency module 1A.
- the shield electrode layer 96 is a metal thin film formed by sputtering, for example, and is formed so as to cover the upper surface of the resin member 93 and the side surfaces of the resin members 93 to 95 and the module substrates 91 and 92 .
- the shield electrode layer 96 is connected to the ground and suppresses external noise from entering the electronic components forming the high frequency module 1A. Note that the shield electrode layer 96 does not have to be included in the high frequency module 1A.
- the high-frequency module 1A has the module substrate 91 having the main surfaces 91a and 91b facing each other, and the main surfaces 92a and 92b facing each other.
- a module substrate 92 arranged facing each other, a plurality of electronic components arranged between and on the main surfaces 91b and 92a, and a plurality of external components arranged on the main surface 92b.
- the plurality of electronic components includes one or more first electronic components each having at least a transistor and one or more second electronic components each not having a transistor, and on the main surface 92b is arranged with at least one of the one or more first electronic components and is not arranged with one or more second electronic components.
- a plurality of electronic components are arranged in three layers between the main surfaces 91b and 92a, on the main surface 91a, and on the main surface 92b. It is possible to reduce the size of the high frequency module 1A. Furthermore, since only the relatively short first electronic component among the plurality of electronic components is arranged on main surface 92b, the thickness of the lower layer of high frequency module 1A can be reduced. Low profile can be achieved. In particular, if the electronic components and the resin member 95 on the main surface 92b are cut out, the thickness of the lower layer can be further reduced.
- one or more second electronic components include a plurality of chip inductors (matching circuits 401, 411 to 413, 422, 431 to 433, 441 to 443, 452 in this embodiment). and 461-463), the plurality of chip inductors may be arranged on the major surface 91a and not arranged between the major surfaces 91b and 92a and on the major surface 92b.
- the relatively tall chip inductors among the plurality of electronic components are collectively arranged on the main surface 91a (upper layer). Therefore, it is possible to reduce the thickness of the two layers (middle layer and lower layer) in which the chip inductor is not arranged, and to reduce the height of the high frequency module 1A.
- the one or more first electronic components include the low noise amplifiers 21 and/or 22, and the low noise amplifiers 21 and/or 22 are arranged on the main surface 92b.
- the one or more first electronic components may include power amplifiers 11 and/or 12, and the power amplifiers 11 and/or 12 may be arranged on the main surface 91a. good.
- one or more first electronic components include a PA controller 71 that controls the power amplifiers 11 and/or 12, and the PA controller 71 is provided on the main surface 92b. may be placed.
- the one or more second electronic components include filters 61 and/or 64 connected to the power amplifiers 11 and/or 12, and the filters 61 and/or 64 are You may arrange
- the one or more second electronic components include filters 63 and/or 66 connected to the low noise amplifiers 21 and/or 22, and the filters 63 and/or 66 , between major surfaces 91b and 92a.
- the one or more second electronic components include the power amplifiers 11 and/or 12 and the filters 62 and/or 64 connected to the low noise amplifiers 21 and/or 22. , and filters 62 and/or 64 may be positioned between major surfaces 91b and 92a.
- the high-frequency module 1A has a module substrate 91 having main surfaces 91a and 91b facing each other, and main surfaces 92a and 92b facing each other, with the main surface 92a facing the main surface 91b.
- the plurality of electronic components includes a plurality of chip inductors, the plurality of chip inductors are arranged on the main surface 91a, and the chip inductors are arranged between the main surfaces 91b and 92a and on the main surface 92b. No inductor is placed.
- a plurality of electronic components are arranged in three layers between the main surfaces 91b and 92a, on the main surface 91a, and on the main surface 92b. It is possible to reduce the size of the high frequency module 1A. Further, chip inductors, which are relatively tall among the plurality of electronic components, are collectively arranged on main surface 91a (upper layer). Therefore, it is possible to reduce the thickness of the two layers (middle layer and lower layer) in which the chip inductor is not arranged, and to reduce the height of the high frequency module 1A.
- the communication device 5 includes an RFIC 3 that processes high frequency signals, and a high frequency module 1A that transmits high frequency signals between the RFIC 3 and the antenna 2 .
- the effect of the high-frequency module 1A can be realized by the communication device 5.
- a high-frequency module 1B in which the high-frequency circuit 1 is mounted will be described as a second embodiment of the high-frequency circuit 1 according to the above embodiment.
- the present embodiment is different from the first embodiment mainly in that at least one of the matching circuits is composed of an integrated passive device (IPD).
- IPD integrated passive device
- FIG. 6 is a plan view of the main surface 91a of the high frequency module 1B according to this embodiment.
- FIG. 7 is a plan view of the main surface 91b of the high-frequency module 1B according to the present embodiment, and is a diagram seen through the main surface 91b side of the module substrate 91 from the z-axis positive side.
- FIG. 8 is a plan view of the main surface 92b of the high-frequency module 1B according to the present embodiment, and is a diagram seen through the main surface 92b side of the module substrate 92 from the z-axis positive side.
- FIG. 9 is a cross-sectional view of a high frequency module 1B according to this embodiment. The cross section of the high frequency module 1B in FIG. 9 is taken along line ix-ix in FIGS.
- Power amplifiers 11 and 12 matching circuits (chip inductors) 401, 411 to 413, 422, 431 to 433, 441, 452 and 461 to 463, and filters 61, 62 and 64 are provided on the main surface 91a (upper layer). and are placed. That is, in this embodiment, instead of the matching circuits 442 and 443, the filter 62 is arranged on the main surface 91a.
- the chip inductors (matching circuits 401, 411-413, 422, 431-433, 441, 452 and 461-463) are arranged on the main surface 91a. At this time, no chip inductor is arranged between the main surfaces 91b and 92a and on the main surface 92b. That is, chip inductors are arranged only in the upper layer among the three layers.
- Filters 63, 65 and 66, an IPD 440, and a plurality of inter-board connection terminals 151 are arranged between the main surfaces 91b and 92a (middle layer). That is, in this embodiment, instead of the filter 62, the IPD 440 is arranged between the main surfaces 91b and 92a.
- IPD 440 is an example of a second electronic component that does not include transistors and includes matching circuits 442 and 443 .
- the integrated circuits 20 and 70, the switch 51, and a plurality of external connection terminals 150 are arranged on the main surface 92b (lower layer), as in the first embodiment. That is, on the main surface 92b, the first electronic component having at least a transistor (here, the integrated circuits 20 and 70 and the switch 51) is arranged, and the second electronic component not having a transistor (here, the matching circuit 401 , 411-413, 422, 431-433, 441-443, 452 and 461-463, and filters 61-66) are not arranged. In other words, only the first electronic component among the plurality of electronic components is arranged on main surface 92b.
- the high-frequency module 1B has the module substrate 91 having the main surfaces 91a and 91b facing each other, the main surfaces 92a 92b, the main surface 92a being arranged facing the main surface 91b; and a plurality of electronic components arranged between the main surfaces 91b and 92a and on the main surfaces 91a and 92b. and a plurality of external connection terminals 150 arranged on the main surface 92b, and the plurality of electronic components are one or more first electronic components each having at least a transistor, and one or more first electronic components each not having a transistor. At least one of the one or more first electronic components is arranged on the major surface 92b, and one or more second electronic components are not arranged.
- a plurality of electronic components are arranged in three layers between the main surfaces 91b and 92a, on the main surface 91a, and on the main surface 92b. It is possible to reduce the size of the high frequency module 1B. Furthermore, since only the relatively short first electronic component among the plurality of electronic components is arranged on the main surface 92b, the thickness of the lower layer of the high frequency module 1B can be reduced. Low profile can be achieved. In particular, if the electronic components and the resin member 95 on the main surface 92b are cut out, the thickness of the lower layer can be further reduced.
- the one or more second electronic components may include an IPD 440, and the IPD 440 may be arranged between the main surfaces 91b and 92a.
- the matching circuits 442 and 443 can be configured with the IPD 440, which is shorter than the chip inductor, so that the height of the high-frequency module 1B can be reduced.
- the high frequency module 1B similarly to the high frequency module 1A according to the first embodiment, has a module substrate 91 having main surfaces 91a and 91b facing each other, and main surfaces 92a and 92b facing each other. a module substrate 92 arranged with its main surface 92a facing the main surface 91b; a plurality of electronic components arranged between the main surfaces 91b and 92a; on the main surfaces 91a and 92b; a plurality of external connection terminals 150 arranged on the surface 92b, the plurality of electronic components including a plurality of chip inductors, the plurality of chip inductors arranged on the main surface 91a, and the main surface 91b and the No chip inductor is arranged between 92a and on main surface 92b.
- a plurality of electronic components are arranged in three layers between the main surfaces 91b and 92a, on the main surface 91a, and on the main surface 92b. It is possible to reduce the size of the high frequency module 1B. Further, chip inductors, which are relatively tall among the plurality of electronic components, are collectively arranged on main surface 91a (upper layer). Therefore, it is possible to reduce the thickness of the two layers (middle layer and lower layer) in which the chip inductor is not arranged, and to reduce the height of the high frequency module 1B.
- the communication device 5 includes an RFIC 3 that processes high frequency signals, and a high frequency module 1B that transmits high frequency signals between the RFIC 3 and the antenna 2 .
- the effect of the high-frequency module 1B can be realized by the communication device 5.
- a high-frequency module 1C in which the high-frequency circuit 1 is mounted will be described as a third embodiment of the high-frequency circuit 1 according to the above embodiment.
- the arrangement of the integrated circuit 70 is mainly different from each of the embodiments described above.
- a high-frequency module 1C according to this embodiment will be described below with reference to FIGS. 10 to 13, focusing on the differences from the above embodiments.
- FIG. 10 is a plan view of the main surface 91a of the high frequency module 1C according to this embodiment.
- FIG. 11 is a plan view of the main surface 91b of the high-frequency module 1C according to the present embodiment, and is a diagram seen through the main surface 91b side of the module substrate 91 from the z-axis positive side.
- FIG. 12 is a plan view of the main surface 92b of the high-frequency module 1C according to the present embodiment, and is a diagram seen through the main surface 92b side of the module substrate 92 from the z-axis positive side.
- FIG. 13 is a cross-sectional view of a high frequency module 1C according to this embodiment. The cross section of the high frequency module 1C in FIG. 13 is taken along line xiii-xiii in FIGS.
- Power amplifiers 11 and 12 matching circuits (chip inductors) 401, 411 to 413, 422, 431 to 433, 441 to 443, 452 and 461 to 463, and filters 61 and 62 are provided on the main surface 91a (upper layer). and 64 are arranged. At this time, no chip inductor is arranged between the main surfaces 91b and 92a and on the main surface 92b. That is, chip inductors are arranged only in the upper layer among the three layers.
- Filters 63, 65 and 66, a plurality of inter-substrate connection terminals 151, and an integrated circuit 70 are arranged between the main surfaces 91b and 92a (middle layer). That is, in this embodiment, instead of the filter 62, the integrated circuit 70 is arranged between the main surfaces 91b and 92a.
- An integrated circuit 20, a switch 51, and a plurality of external connection terminals 150 are arranged on the main surface 92b (lower layer). That is, in this embodiment, the integrated circuit 70 is not arranged on the main surface 92b. However, as in the first and second embodiments, on the main surface 92b, at least the first electronic component having a transistor (the integrated circuit 20 and the switch 51 here) is arranged, and the second electronic component having no transistor is arranged. (here matching circuits 401, 411-413, 422, 431-433, 441-443, 452 and 461-463 and filters 61-66) are not arranged. That is, only the first electronic component among the plurality of electronic components is arranged on main surface 92b.
- the high-frequency module 1C has the module substrate 91 having the main surfaces 91a and 91b facing each other, the main surfaces 92a 92b, the main surface 92a being arranged facing the main surface 91b; and a plurality of electronic components arranged between the main surfaces 91b and 92a and on the main surfaces 91a and 92b. and a plurality of external connection terminals 150 arranged on the main surface 92b, and the plurality of electronic components are one or more first electronic components each having at least a transistor, and one or more first electronic components each not having a transistor. At least one of the one or more first electronic components is arranged on the major surface 92b, and one or more second electronic components are not arranged.
- a plurality of electronic components are arranged in three layers between the main surfaces 91b and 92a, on the main surface 91a, and on the main surface 92b. It is possible to reduce the size of the high frequency module 1C. Furthermore, since only the relatively short first electronic component among the plurality of electronic components is arranged on the main surface 92b, the thickness of the lower layer of the high frequency module 1C can be reduced. Low profile can be achieved. In particular, if the electronic components and the resin member 95 on the main surface 92b are cut out, the thickness of the lower layer can be further reduced.
- the high frequency module 1C similarly to the high frequency module 1A according to the first embodiment, has a module substrate 91 having main surfaces 91a and 91b facing each other, and main surfaces 92a and 92b facing each other. a module substrate 92 arranged with its main surface 92a facing the main surface 91b; a plurality of electronic components arranged between the main surfaces 91b and 92a; on the main surfaces 91a and 92b; a plurality of external connection terminals 150 arranged on the surface 92b, the plurality of electronic components including a plurality of chip inductors, the plurality of chip inductors arranged on the main surface 91a, and the main surface 91b and the No chip inductor is arranged between 92a and on main surface 92b.
- a plurality of electronic components are arranged in three layers between the main surfaces 91b and 92a, on the main surface 91a, and on the main surface 92b. It is possible to reduce the size of the high frequency module 1C. Further, chip inductors, which are relatively tall among the plurality of electronic components, are collectively arranged on main surface 91a (upper layer). Therefore, it is possible to reduce the thickness of the two layers (middle layer and lower layer) in which the chip inductor is not arranged, and to reduce the height of the high frequency module 1C.
- the communication device 5 includes an RFIC 3 that processes high frequency signals, and a high frequency module 1C that transmits high frequency signals between the RFIC 3 and the antenna 2 .
- the effect of the high-frequency module 1C can be realized in the communication device 5.
- a high-frequency module 1D in which the high-frequency circuit 1 is mounted will be described as a fourth embodiment of the high-frequency circuit 1 according to the above embodiment.
- the electronic components on the main surface 91a and the arrangement of the electronic components between the main surfaces 91b and 92a are mainly different from the above embodiments.
- a high-frequency module 1D according to this embodiment will be described below with reference to FIGS. 14 to 17, focusing on differences from the above embodiments.
- FIG. 14 is a plan view of the main surface 91a of the high frequency module 1D according to this embodiment.
- FIG. 15 is a plan view of the main surface 92a of the high-frequency module 1D according to the present embodiment, and is a diagram seen through the main surface 92a side of the module substrate 92 from the z-axis positive side.
- FIG. 16 is a plan view of the main surface 92b of the high-frequency module 1D according to the present embodiment, and is a diagram seen through the main surface 92b side of the module substrate 92 from the z-axis positive side.
- FIG. 17 is a cross-sectional view of a high frequency module 1D according to this embodiment. The cross section of the high frequency module 1D in FIG. 17 is taken along line xvii-xvii in FIGS.
- Filters 61 to 66 are arranged on the main surface 91a (upper layer).
- Power amplifiers 11 and 12 matching circuits (chip inductors) 401, 411 to 413, 422, 431 to 433, 441 to 443, 452 and 461 to 463, and a plurality of and the inter-board connection terminals 151 are arranged.
- a plurality of electronic components (here, power amplifiers 11 and 12, and matching circuits (chip inductors) 401, 411 to 413, 422, 431 to 433, 441 to 443, 452 and 461 to 463) are electrically connected to the module substrate 92 via electrodes provided on the side facing the module substrate 92 .
- Chip inductors (matching circuits 401, 411 to 413, 422, 431 to 433, 441 to 443, 452 and 461 to 463) are arranged between main surfaces 91b and 92a. At this time, no chip inductor is arranged on the main surface 91a and the main surface 92b. That is, chip inductors are arranged only in the middle layer among the three layers.
- the integrated circuits 20 and 70, the switch 51, and a plurality of external connection terminals 150 are arranged on the main surface 92b (lower layer), as in the first and second embodiments. That is, on the main surface 92b, the first electronic component having at least a transistor (here, the integrated circuits 20 and 70 and the switch 51) is arranged, and the second electronic component not having a transistor (here, the matching circuit 401 , 411-413, 422, 431-433, 441-443, 452 and 461-463, and filters 61-66) are not arranged. In other words, only the first electronic component among the plurality of electronic components is arranged on main surface 92b.
- the high-frequency module 1D has the module substrate 91 having the main surfaces 91a and 91b facing each other, the main surfaces 92a 92b, the main surface 92a being arranged facing the main surface 91b; and a plurality of electronic components arranged between the main surfaces 91b and 92a and on the main surfaces 91a and 92b. and a plurality of external connection terminals 150 arranged on the main surface 92b, and the plurality of electronic components are one or more first electronic components each having at least a transistor, and one or more first electronic components each not having a transistor. At least one of the one or more first electronic components is arranged on the major surface 92b, and one or more second electronic components are not arranged.
- a plurality of electronic components are arranged in three layers between the main surfaces 91b and 92a, on the main surface 91a, and on the main surface 92b. It is possible to reduce the size of the high-frequency module 1D. Furthermore, since only the first electronic component, which is relatively short among the plurality of electronic components, is arranged on the main surface 92b, the thickness of the lower layer of the high frequency module 1D can be reduced. Low profile can be achieved. In particular, if the electronic components and the resin member 95 on the main surface 92b are cut out, the thickness of the lower layer can be further reduced.
- one or more second electronic components include a plurality of chip inductors (matching circuits 401, 411 to 413, 422, 431 to 433, 441 to 443, 452 in this embodiment). and 461-463), wherein the plurality of chip inductors may be disposed between major surfaces 91b and 92a and may not be disposed on major surfaces 91a and 92b.
- the relatively tall chip inductors among the plurality of electronic components are collectively arranged between the main surfaces 91b and 92a (middle layer). Therefore, it is possible to reduce the thickness of the two layers (upper layer and lower layer) in which the chip inductor is not arranged, and to reduce the height of the high frequency module 1D.
- the high-frequency module 1D has a module substrate 91 having main surfaces 91a and 91b facing each other, and main surfaces 92a and 92b facing each other, with the main surface 92a facing the main surface 91b.
- the plurality of electronic components includes a plurality of chip inductors, the plurality of chip inductors are arranged between the main surfaces 91b and 92a, and the chip inductors are arranged on the main surfaces 91a and 92b. No inductor is placed.
- a plurality of electronic components are arranged in three layers between the main surfaces 91b and 92a, on the main surface 91a, and on the main surface 92b. It is possible to reduce the size of the high-frequency module 1D. Furthermore, chip inductors, which are relatively tall among the plurality of electronic components, are collectively arranged between main surfaces 91b and 92a (middle layer). Therefore, it is possible to reduce the thickness of the two layers (upper layer and lower layer) in which the chip inductor is not arranged, and to reduce the height of the high frequency module 1D.
- the communication device 5 includes an RFIC 3 that processes high frequency signals, and a high frequency module 1D that transmits high frequency signals between the RFIC 3 and the antenna 2 .
- the effect of the high-frequency module 1D can be realized in the communication device 5.
- a high-frequency module 1E in which the high-frequency circuit 1 is mounted will be described as a fifth embodiment of the high-frequency circuit 1 according to the above embodiment.
- This embodiment differs from each of the above embodiments mainly in the arrangement of the plurality of electronic components.
- the radio frequency module 1E according to this embodiment will be described below with reference to FIGS. 18 to 21, focusing on the differences from the above embodiments.
- FIG. 18 is a plan view of the main surface 91a of the high frequency module 1E according to this embodiment.
- FIG. 19 is a plan view of the main surface 92a of the high-frequency module 1E according to the present embodiment, and is a diagram seen through the main surface 92a side of the module substrate 92 from the z-axis positive side.
- FIG. 20 is a plan view of the main surface 92b of the high-frequency module 1E according to the present embodiment, and is a diagram seen through the main surface 92b side of the module substrate 92 from the z-axis positive side.
- FIG. 21 is a cross-sectional view of a high frequency module 1E according to this embodiment. The cross section of the high-frequency module 1E in FIG. 21 is taken along line xxi-xxi in FIGS. 18-20.
- the integrated circuit 20, the switch 51, and the filters 63 and 66 are arranged on the main surface 91a (upper layer).
- Chip inductors are integrated between the main surfaces 91b and 92a (middle layer).
- a circuit 70 and a plurality of inter-board connection terminals 151 are arranged. At this time, no chip inductors are arranged on main surfaces 91a and 92b. That is, chip inductors are arranged only in the middle layer among the three layers.
- Filters 61 , 62 , 64 and 65 and a plurality of external connection terminals 150 are arranged on the main surface 92 b (lower layer).
- the high-frequency module 1E has the module substrate 91 having the main surfaces 91a and 91b facing each other, and the main surfaces 92a and 92a 92b, the main surface 92a being arranged facing the main surface 91b; and a plurality of electronic components arranged between the main surfaces 91b and 92a and on the main surfaces 91a and 92b. and a plurality of external connection terminals 150 arranged on the main surface 92b, the plurality of electronic components including a plurality of chip inductors, and the plurality of chip inductors arranged between the main surfaces 91b and 92a.
- no chip inductors are arranged on the main surface 91a and the main surface 92b.
- a plurality of electronic components are arranged in three layers between the main surfaces 91b and 92a, on the main surface 91a, and on the main surface 92b. It is possible to reduce the size of the high-frequency module 1E. Furthermore, chip inductors, which are relatively tall among the plurality of electronic components, are collectively arranged between main surfaces 91b and 92a (middle layer). Therefore, it is possible to reduce the thickness of the two layers (upper layer and lower layer) in which the chip inductor is not arranged, and to reduce the height of the high frequency module 1E.
- the communication device 5 includes an RFIC 3 that processes high frequency signals, and a high frequency module 1E that transmits high frequency signals between the RFIC 3 and the antenna 2 .
- the effect of the high-frequency module 1E can be realized in the communication device 5.
- a high-frequency module 1F in which the high-frequency circuit 1 is mounted will be described as a sixth embodiment of the high-frequency circuit 1 according to the above embodiment.
- the arrangement of power amplifiers 11 and 12 is mainly different from that in the fifth embodiment.
- a radio frequency module 1F according to this embodiment will be described below with reference to FIGS.
- FIG. 22 is a plan view of the main surface 91a of the high frequency module 1F according to this embodiment.
- FIG. 23 is a plan view of the main surface 92a of the high-frequency module 1F according to the present embodiment, and is a diagram seen through the main surface 92a side of the module substrate 92 from the z-axis positive side.
- FIG. 24 is a plan view of the main surface 92b of the high-frequency module 1F according to the present embodiment, and is a diagram seen through the main surface 92b side of the module substrate 92 from the z-axis positive side.
- FIG. 25 is a cross-sectional view of a high frequency module 1F according to this embodiment. The cross section of the high frequency module 1F in FIG. 25 is taken along the xxv-xxv line in FIGS. 22-24.
- the power amplifiers 11 and 12, the integrated circuit 20, the switch 51, and the filters 63 and 66 are arranged on the main surface 91a (upper layer). That is, in this embodiment, the power amplifiers 11 and 12 are arranged on the main surface 91a rather than between the main surfaces 91b and 92a.
- Matching circuits (chip inductors) 401, 411 to 413, 422, 431 to 433, 441 to 443, 452 and 461 to 463, an integrated circuit 70, and a plurality of substrates are provided between the main surfaces 91b and 92a (middle layer). Interconnection terminals 151 are arranged. At this time, no chip inductors are arranged on main surface 91a and main surface 92b. That is, chip inductors are arranged only in the middle layer among the three layers.
- Filters 61, 62, 64 and 65 and a plurality of external connection terminals 150 are arranged on the main surface 92b (lower layer), as in the fifth embodiment.
- the main surfaces of the filters 61, 62, 64 and 65 facing the mother substrate 1000 are in contact with the metal member 97.
- the filters 61 , 62 , 64 and 65 can emit heat to the motherboard 1000 side through the metal member 97 . Therefore, the heat dissipation of the filters 61, 62, 64 and 65 can be improved, and the temperature characteristics of the filters 61, 62, 64 and 65 can be improved.
- the metal member 97 does not have to be in direct contact with the mother board 1000, and may be joined to the mother board 1000 via solder or the like.
- the high-frequency module 1F has, like the high-frequency module 1D according to the fourth embodiment, the module substrate 91 having the main surfaces 91a and 91b facing each other, the main surfaces 92a 92b, the main surface 92a being arranged facing the main surface 91b; and a plurality of electronic components arranged between the main surfaces 91b and 92a and on the main surfaces 91a and 92b. and a plurality of external connection terminals 150 arranged on the main surface 92b, the plurality of electronic components including a plurality of chip inductors, and the plurality of chip inductors arranged between the main surfaces 91b and 92a.
- no chip inductors are arranged on the main surface 91a and the main surface 92b.
- the area of the high frequency module 1F can be reduced in plan view, that is, It is possible to reduce the size of the high frequency module 1F.
- chip inductors which are relatively tall among the plurality of electronic components, are collectively arranged between main surfaces 91b and 92a (middle layer). Therefore, it is possible to reduce the thickness of the two layers (upper layer and lower layer) in which the chip inductor is not arranged, and to reduce the height of the high frequency module 1F.
- the communication device 5 includes an RFIC 3 that processes high frequency signals, and a high frequency module 1F that transmits high frequency signals between the RFIC 3 and the antenna 2 .
- the effect of the high-frequency module 1F can be realized by the communication device 5.
- a high-frequency module 1G in which the high-frequency circuit 1 is mounted will be described as a seventh embodiment of the high-frequency circuit 1 according to the above embodiment.
- This embodiment differs from each of the above embodiments mainly in the arrangement of the plurality of electronic components.
- the radio frequency module 1G according to this embodiment will be described below with reference to FIGS. 26 to 29, focusing on the differences from the above embodiments.
- FIG. 26 is a plan view of the main surface 91a of the high frequency module 1G according to this embodiment.
- FIG. 27 is a plan view of the main surface 91b of the high-frequency module 1G according to the present embodiment, and is a diagram seen through the main surface 91b side of the module substrate 91 from the z-axis positive side.
- FIG. 28 is a plan view of the main surface 92b of the high-frequency module 1G according to the present embodiment, and is a perspective view of the main surface 92b side of the module substrate 92 from the z-axis positive side.
- FIG. 29 is a cross-sectional view of a high frequency module 1G according to this embodiment. The cross section of the high-frequency module 1G in FIG. 29 is taken along line xxix-xxix in FIGS.
- the power amplifiers 11 and 12, the integrated circuits 20 and 70, and the switch 51 are arranged on the main surface 91a (upper layer). Circuit elements forming each of the power amplifiers 11 and 12, the integrated circuits 20 and 70, and the switch 51 are formed on the circuit surfaces of the corresponding electronic components.
- the circuit surface for example, the main surface of the electronic component that faces the module substrate 91 is used.
- the main surface 91a at least the first electronic components having transistors (here, the power amplifiers 11 and 12, the integrated circuits 20 and 70, and the switch 51) are arranged, and the second electronic components having no transistors are arranged.
- Components here matching circuits 401, 411-413, 422, 431-433, 441-443, 452 and 461-463 and filters 61-66) are not arranged.
- only the first electronic component among the plurality of electronic components is arranged on main surface 91a.
- the upper surface of the high frequency module 1G can be machined, and the thickness of each of the resin member 93, the power amplifiers 11 and 12, the integrated circuits 20 and 70, and the switch 51 can be reduced.
- Filters 61 to 66 and a plurality of inter-board connection terminals 151 are arranged between the main surfaces 91b and 92a (middle layer).
- Matching circuits (chip inductors) 401, 411 to 413, 422, 431 to 433, 441 to 443, 452 and 461 to 463 and a plurality of external connection terminals 150 are arranged on the main surface 92b (lower layer). ing. At this time, no chip inductor is arranged on main surface 91a and between main surfaces 91b and 92a. That is, chip inductors are arranged only in the lower layer among the three layers. A chip capacitor may be arranged on main surface 92b.
- a metal member 97 is bonded to at least one of the matching circuits (chip inductors) 401, 411 to 413, 422, 431 to 433, 441 to 443, 452 and 461 to 463 on the motherboard 1000 side. It is Thereby, at least one of the matching circuits (chip inductors) 401, 411 to 413, 422, 431 to 433, 441 to 443, 452 and 461 to 463 is electrically connected to the mother board 1000 via the metal member 97. and wiring in the module substrate 92 can be reduced.
- the high-frequency module 1G has the module substrate 91 having the main surfaces 91a and 91b facing each other, and the main surfaces 92a and 92b facing each other.
- a module substrate 92 arranged facing each other, a plurality of electronic components arranged between and on the main surfaces 91b and 92a, and a plurality of external components arranged on the main surface 92b. and a connection terminal 150, and the plurality of electronic components includes one or more first electronic components each having at least a transistor and one or more second electronic components each not having a transistor, and is provided on the main surface 91a. is arranged with at least one of the one or more first electronic components and is not arranged with one or more second electronic components.
- a plurality of electronic components are arranged in three layers between the main surfaces 91b and 92a, on the main surface 91a, and on the main surface 92b.
- the miniaturization of the high frequency module 1G can be achieved.
- the thickness of the upper layer of high frequency module 1G can be reduced. Low profile can be achieved.
- the thickness of the upper layer can be further reduced.
- the one or more second electronic components include a plurality of chip inductors, the plurality of chip inductors are arranged on the main surface 92b, and the main surfaces 91b and 92a and on the main surface 91a.
- the relatively tall chip inductors among the plurality of electronic components are collectively arranged on the main surface 92b (lower layer). Therefore, it is possible to reduce the thickness of the two layers (the upper layer and the middle layer) in which the chip inductor is not arranged, and it is possible to reduce the height of the high frequency module 1G.
- the high-frequency module 1G has a module substrate 91 having main surfaces 91a and 91b facing each other, and main surfaces 92a and 92b facing each other, with the main surface 92a facing the main surface 91b.
- the plurality of electronic components includes a plurality of chip inductors, the plurality of chip inductors are arranged on the main surface 92b, and the chip inductors are arranged between the main surfaces 91b and 92a and on the main surface 91a. No inductor is placed.
- a plurality of electronic components are arranged in three layers between the main surfaces 91b and 92a, on the main surface 91a, and on the main surface 92b.
- the miniaturization of the high frequency module 1G can be achieved.
- chip inductors which are relatively tall among the plurality of electronic components, are collectively arranged on main surface 92b (lower layer). Therefore, it is possible to reduce the thickness of the two layers (the upper layer and the middle layer) in which the chip inductor is not arranged, and it is possible to reduce the height of the high frequency module 1G.
- the communication device 5 includes an RFIC 3 that processes high frequency signals, and a high frequency module 1G that transmits high frequency signals between the RFIC 3 and the antenna 2 .
- the effect of the high-frequency module 1G can be realized by the communication device 5.
- a high-frequency module 1H in which the high-frequency circuit 1 is mounted will be described as an eighth embodiment of the high-frequency circuit 1 according to the above embodiment.
- This embodiment differs from each of the above embodiments mainly in the arrangement of the plurality of electronic components.
- the radio frequency module 1H according to this embodiment will be described below with reference to FIGS. 30 to 33, focusing on the differences from the above embodiments.
- FIG. 30 is a plan view of the main surface 91a of the high frequency module 1H according to this embodiment.
- FIG. 31 is a plan view of the main surface 91b of the high-frequency module 1H according to the present embodiment, and is a diagram seen through the main surface 91b side of the module substrate 91 from the z-axis positive side.
- FIG. 32 is a plan view of the main surface 92b of the high-frequency module 1H according to the present embodiment, and is a perspective view of the main surface 92b side of the module substrate 92 from the z-axis positive side.
- FIG. 33 is a cross-sectional view of a high frequency module 1H according to this embodiment. The cross section of the high-frequency module 1H in FIG. 33 is taken along line xxxiii-xxxiii in FIGS.
- the power amplifiers 11 and 12 and the filters 61 to 66 are arranged on the main surface 91a (upper layer).
- the integrated circuits 20 and 70, the switch 51, and a plurality of inter-substrate connection terminals 151 are arranged.
- Circuit elements forming each of the integrated circuits 20 and 70 and the switch 51 are formed on the circuit surface of the corresponding electronic component.
- the circuit surface for example, the main surface of the electronic component that faces the module substrate 91 is used.
- the first electronic component having transistors here, the integrated circuits 20 and 70 and the switch 51
- the second electronic component not having a transistor here, , the matching circuits 401, 411-413, 422, 431-433, 441-443, 452 and 461-463 and the filters 61-66
- the first electronic component among the plurality of electronic components is arranged between the main surfaces 91b and 92a. Accordingly, before the module substrates 91 and 92 are joined, the resin member 94 and the first electronic components can be cut out from the main surface 91b side of the module substrate 91, and the thickness of the resin member 94 and the first electronic components can be reduced. can be reduced.
- Matching circuits (chip inductors) 401, 411 to 413, 422, 431 to 433, 441 to 443, 452 and 461 to 463 and a plurality of external A connection terminal 150 is arranged. At this time, no chip inductor is arranged on main surface 91a and between main surfaces 91b and 92a. That is, chip inductors are arranged only in the lower layer among the three layers.
- the matching circuits (chip inductors) 401, 411 to 413, 422, 431 to 433, 441 to 443, 452 and 461 to 463 A metal member 97 is joined.
- the matching circuits (chip inductors) 401, 411 to 413, 422, 431 to 433, 441 to 443, 452 and 461 to 463 can be electrically connected to the mother board 1000 via the metal member 97.
- wiring in the module substrate 92 can be reduced.
- the high-frequency module 1H has the module substrate 91 having the main surfaces 91a and 91b facing each other, and the main surfaces 92a and 92b facing each other.
- the plurality of electronic components includes one or more first electronic components each having at least a transistor and one or more second electronic components each not having a transistor, and the main surface 91b and At least one of the one or more first electronic components is arranged between 92a, and one or more second electronic components are not arranged.
- the one or more second electronic components include a plurality of chip inductors, and the plurality of chip inductors are arranged on the main surface 92b and and on the main surface 91a.
- the high frequency module 1H has a module substrate 91 having main surfaces 91a and 91b facing each other, and main surfaces 92a and 92b facing each other.
- a module substrate 92 arranged with its main surface 92a facing the main surface 91b; a plurality of electronic components arranged between the main surfaces 91b and 92a; on the main surfaces 91a and 92b; a plurality of external connection terminals 150 arranged on the surface 92b, the plurality of electronic components including a plurality of chip inductors, the plurality of chip inductors arranged on the main surface 92b, the main surface 91b and the No chip inductor is arranged between 92a and on main surface 91a.
- a plurality of electronic components are arranged in three layers between the main surfaces 91b and 92a, on the main surface 91a, and on the main surface 92b. It is possible to reduce the size of the high frequency module 1H. Further, chip inductors, which are relatively tall among the plurality of electronic components, are collectively arranged on main surface 92b (lower layer). Therefore, it is possible to reduce the thickness of the two layers (upper layer and middle layer) in which the chip inductor is not arranged, and to reduce the height of the high frequency module 1H.
- the effect of the high-frequency module 1H can be realized by the communication device 5.
- another circuit element, wiring, or the like may be inserted between the paths connecting the circuit elements and signal paths disclosed in the drawings.
- matching circuits may be inserted between switch 51 and filter 62 and/or between switch 51 and filter 65 .
- the present invention can be widely used in communication equipment such as mobile phones as a high-frequency module placed in the front end section.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Transceivers (AREA)
Abstract
高周波モジュール(1A)は、互いに対向する主面(91a及び91b)を有するモジュール基板(91)と、互いに対向する主面(92a及び92b)を有し、主面(92a)が主面(91b)に対面して配置されたモジュール基板(92)と、主面(91b及び92a)の間と主面(91a)上と主面(92b)上とに配置された複数の電子部品と、主面(92b)上に配置された複数の外部接続端子(150)と、を備え、複数の電子部品は、少なくともトランジスタをそれぞれ有する1以上の第1電子部品と、トランジスタをそれぞれ有さない1以上の第2電子部品と、を含み、主面(92b)上には、1以上の第1電子部品の少なくとも1つが配置され、かつ、1以上の第2電子部品が配置されていない。
Description
本発明は、高周波モジュール及び通信装置に関する。
携帯電話などの移動体通信機器では、特に、マルチバンド化の進展に伴い、高周波フロントエンドモジュールが複雑化している。特許文献1には、2つのモジュール基板を用いて高周波モジュールを小型化する技術が開示されている。
しかしながら、上記従来の技術では、高周波モジュールの高さが増加してしまう。
そこで、本発明は、小型化を図りつつ、高さの増加を抑制することができる高周波モジュール及び通信装置を提供する。
本発明の一態様に係る高周波モジュールは、互いに対向する第1主面及び第2主面を有する第1モジュール基板と、互いに対向する第3主面及び第4主面を有し、第3主面が第2主面に対面して配置された第2モジュール基板と、第2主面及び第3主面の間と第1主面上と第4主面上とに配置された複数の電子部品と、第4主面上に配置された複数の外部接続端子と、を備え、複数の電子部品は、少なくともトランジスタをそれぞれ有する1以上の第1電子部品と、トランジスタをそれぞれ有さない1以上の第2電子部品と、を含み、第2主面及び第3主面の間と第1主面上と第4主面上とのいずれかには、1以上の第1電子部品の少なくとも1つが配置され、かつ、1以上の第2電子部品が配置されていない。
本発明の一態様に係る高周波モジュールは、互いに対向する第1主面及び第2主面を有する第1モジュール基板と、互いに対向する第3主面及び第4主面を有し、第3主面が第2主面に対面して配置された第2モジュール基板と、第2主面及び第3主面の間と第1主面上と第4主面上とに配置された複数の電子部品と、第4主面上に配置された複数の外部接続端子と、を備え、複数の電子部品は、複数のチップインダクタを含み、第2主面及び第3主面の間と第1主面上と第4主面上とのうちの1つには、複数のチップインダクタが配置され、第2主面及び第3主面の間と第1主面上と第4主面上とのうちの残りの2つには、チップインダクタが配置されていない。
本発明の一態様に係る高周波モジュールによれば、小型化を図りつつ、高さの増加を抑制することができる。
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置及び接続形態などは、一例であり、本発明を限定する主旨ではない。
なお、各図は、本発明を示すために適宜強調、省略、又は比率の調整を行った模式図であり、必ずしも厳密に図示されたものではなく、実際の形状、位置関係、及び比率とは異なる場合がある。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡素化される場合がある。
以下の各図において、x軸及びy軸は、モジュール基板の主面と平行な平面上で互いに直交する軸である。具体的には、平面視においてモジュール基板が矩形状を有する場合、x軸は、モジュール基板の第1辺に平行であり、y軸は、モジュール基板の第1辺と直交する第2辺に平行である。また、z軸は、モジュール基板の主面に垂直な軸であり、その正方向は上方向を示し、その負方向は下方向を示す。
本発明の回路構成において、「接続される」とは、接続端子及び/又は配線導体で直接接続される場合だけでなく、他の回路素子を介して電気的に接続される場合も含む。「A及びBの間に接続される」とは、A及びBの間でA及びBの両方に接続されることを意味し、A及びBを結ぶ経路に直列接続されることに加えて、当該経路とグランドとの間に並列接続(シャント接続)されることを含む。
本発明の部品配置において、「平面視」とは、z軸正側からxy平面に物体を正投影して見ることを意味する。「Aは平面視においてBと重なる」とは、xy平面に正投影されたAの領域が、xy平面に正投影されたBの領域と重なることを意味する。「AがB及びCの間に配置される」とは、B内の任意の点とC内の任意の点とを結ぶ複数の線分のうちの少なくとも1つがAを通ることを意味する。「AがBに接合される」とは、AがBに物理的に接続されることを意味する。また、「平行」及び「垂直」などの要素間の関係性を示す用語、及び、「矩形」などの要素の形状を示す用語、並びに、数値範囲は、厳格な意味のみを表すのではなく、実質的に同等な範囲、例えば数%程度の誤差をも含むことを意味する。
また、本発明の部品配置において、「部品が基板に配置される」とは、部品が基板の主面上に配置されること、及び、部品が基板内に配置されることを含む。「部品が基板の主面上に配置される」とは、部品が基板の主面に接触して配置されることに加えて、部品が主面と接触せずに当該主面側に配置されること(例えば、部品が主面と接触して配置された他の部品上に積層されること)を含む。また、「部品が基板の主面上に配置される」は、主面に形成された凹部に部品が配置されることを含んでもよい。「部品が基板内に配置される」とは、部品がモジュール基板内にカプセル化されることに加えて、部品の全部が基板の両主面の間に配置されているが部品の一部が基板に覆われていないこと、及び、部品の一部のみが基板内に配置されていることを含む。「部品が2つの主面の間に配置される」とは、部品が2つの主面の両方に接触して配置されることに加えて、部品が2つの主面の一方のみに接触して配置されること、及び、部品が2つの主面のいずれにも接触せずに配置されることを含む。
(実施の形態)
[1 高周波回路1及び通信装置5の回路構成]
本実施の形態に係る高周波回路1及び通信装置5の回路構成について、図1を参照しながら説明する。図1は、本実施の形態に係る高周波回路1及び通信装置5の回路構成図である。
[1 高周波回路1及び通信装置5の回路構成]
本実施の形態に係る高周波回路1及び通信装置5の回路構成について、図1を参照しながら説明する。図1は、本実施の形態に係る高周波回路1及び通信装置5の回路構成図である。
[1.1 通信装置5の回路構成]
まず、通信装置5の回路構成について説明する。図1に示すように、本実施の形態に係る通信装置5は、高周波回路1と、アンテナ2と、RFIC(Radio Frequency Integrated Circuit)3と、BBIC(Baseband Integrated Circuit)4と、を備える。
まず、通信装置5の回路構成について説明する。図1に示すように、本実施の形態に係る通信装置5は、高周波回路1と、アンテナ2と、RFIC(Radio Frequency Integrated Circuit)3と、BBIC(Baseband Integrated Circuit)4と、を備える。
高周波回路1は、アンテナ2とRFIC3との間で高周波信号を伝送する。高周波回路1の内部構成については後述する。
アンテナ2は、高周波回路1のアンテナ接続端子100に接続され、高周波回路1から出力された高周波信号を送信し、また、外部から高周波信号を受信して高周波回路1へ出力する。
RFIC3は、高周波信号を処理する信号処理回路の一例である。具体的には、RFIC3は、高周波回路1の受信経路を介して入力された高周波受信信号を、ダウンコンバート等により信号処理し、当該信号処理して生成された受信信号をBBIC4へ出力する。また、RFIC3は、BBIC4から入力された送信信号をアップコンバート等により信号処理し、当該信号処理して生成された高周波送信信号を、高周波回路1の送信経路に出力する。また、RFIC3は、高周波回路1が有するスイッチ及び増幅器等を制御する制御部を有する。なお、RFIC3の制御部としての機能の一部又は全部は、RFIC3の外部に実装されてもよく、例えば、BBIC4又は高周波回路1に実装されてもよい。
BBIC4は、高周波回路1が伝送する高周波信号よりも低周波の中間周波数帯域を用いて信号処理するベースバンド信号処理回路である。BBIC4で処理される信号としては、例えば、画像表示のための画像信号、及び/又は、スピーカを介した通話のために音声信号が用いられる。
なお、本実施の形態に係る通信装置5において、アンテナ2及びBBIC4は、必須の構成要素ではない。
[1.2 高周波回路1の回路構成]
次に、高周波回路1の回路構成について説明する。図1に示すように、高周波回路1は、電力増幅器(PA)11及び12と、低雑音増幅器(LNA)21及び22と、整合回路(MN)401、411~413、422、431~433、441~443、452及び461~463と、スイッチ(SW)51~55と、フィルタ61~66と、PA制御器(PAC)71と、アンテナ接続端子100と、高周波入力端子111及び112と、高周波出力端子121及び122と、制御端子131と、を備える。以下に、高周波回路1の構成要素について順に説明する。
次に、高周波回路1の回路構成について説明する。図1に示すように、高周波回路1は、電力増幅器(PA)11及び12と、低雑音増幅器(LNA)21及び22と、整合回路(MN)401、411~413、422、431~433、441~443、452及び461~463と、スイッチ(SW)51~55と、フィルタ61~66と、PA制御器(PAC)71と、アンテナ接続端子100と、高周波入力端子111及び112と、高周波出力端子121及び122と、制御端子131と、を備える。以下に、高周波回路1の構成要素について順に説明する。
アンテナ接続端子100は、高周波回路1の外部でアンテナ2に接続されている。
高周波入力端子111及び112の各々は、高周波回路1の外部から高周波送信信号を受けるための端子である。本実施の形態では、高周波入力端子111及び112は、高周波回路1の外部でRFIC3に接続されている。
高周波出力端子121及び122の各々は、高周波回路1の外部に高周波受信信号を供給するための端子である。本実施の形態では、高周波出力端子121及び122は、高周波回路1の外部でRFIC3に接続されている。
制御端子131は、制御信号を伝送するための端子である。つまり、制御端子131は、高周波回路1の外部から制御信号を受けるための端子、及び/又は、高周波回路1の外部に制御信号を供給するための端子である。制御信号とは、高周波回路1に含まれる電子回路の制御に関する信号である。具体的には、制御信号は、例えば電力増幅器11及び12と、低雑音増幅器21及び22と、スイッチ51~55とのうちの少なくとも1つを制御するためのデジタル信号である。
電力増幅器11は、高周波入力端子111とフィルタ61及び62との間に接続され、バンドA及びBの送信信号を増幅することができる。具体的には、電力増幅器11の入力端は、高周波入力端子111に接続されている。一方、電力増幅器11の出力端は、整合回路413、スイッチ52、及び、整合回路412を介してフィルタ61に接続される。さらに、電力増幅器11の出力端は、整合回路413、スイッチ52、及び、整合回路422を介してフィルタ62に接続される。
電力増幅器12は、高周波入力端子112とフィルタ64及び65との間に接続され、バンドC及びDの送信信号を増幅することができる。具体的には、電力増幅器12の入力端は、高周波入力端子112に接続されている。一方、電力増幅器12の出力端は、整合回路443、スイッチ54、及び、整合回路442を介してフィルタ64に接続される。さらに、電力増幅器12の出力端は、整合回路443、スイッチ54、及び、整合回路452を介してフィルタ65に接続される。
なお、電力増幅器11及び12は、電源から供給される電力を基に入力信号(送信信号)よりも大きなエネルギーの出力信号を得る電子部品である。電力増幅器11及び12の各々は、増幅トランジスタを含み、さらにインダクタ及び/又はキャパシタを含んでもよい。電力増幅器11及び12の内部構成は、特に限定されない。例えば、電力増幅器11及び12の各々は、多段増幅器であってもよく、差動増幅型の増幅器又はドハティ増幅器であってもよい。
低雑音増幅器21は、フィルタ62及び63と高周波出力端子121との間に接続され、バンドA及びBの受信信号を増幅することができる。具体的には、低雑音増幅器21の入力端は、整合回路433、スイッチ53及び52、並びに、整合回路422を介してフィルタ62に接続される。さらに、低雑音増幅器21の入力端は、整合回路433、スイッチ53、及び、整合回路432を介してフィルタ63に接続される。一方、低雑音増幅器21の出力端は、高周波出力端子121に接続されている。
低雑音増幅器22は、フィルタ65及び66と高周波出力端子122との間に接続されバンドC及びDの受信信号を増幅することができる。具体的には、低雑音増幅器22の入力端は、整合回路463、スイッチ55及び54、並びに、整合回路452を介してフィルタ65に接続される。さらに、低雑音増幅器22の入力端は、整合回路463、スイッチ55、及び、整合回路462を介してフィルタ66に接続される。一方、低雑音増幅器22の出力端は、高周波出力端子122に接続されている。
なお、低雑音増幅器21及び22は、電源から供給される電力を基に入力信号(受信信号)よりも大きなエネルギーの出力信号を得る電子部品である。低雑音増幅器21及び22の各々は、増幅トランジスタを含み、さらにインダクタ及び/又はキャパシタを含んでもよい。低雑音増幅器21及び22の内部構成は、特に限定されない。
整合回路401、411~413、422、431~433、441~443、452及び461~463の各々は、2つの回路素子の間に接続され、当該2つの回路素子の間のインピーダンス整合をとることができる。つまり、整合回路401、411~413、422、431~433、441~443、452及び461~463の各々は、インピーダンス整合回路である。整合回路401、411~413、422、431~433、441~443、452及び461~463の各々は、インダクタを含み、さらにキャパシタを含んでもよい。
スイッチ51は、アンテナ接続端子100とフィルタ61~66との間に接続されている。スイッチ51は、端子511~517を有する。端子511は、アンテナ接続端子100に接続されている。端子512は、整合回路411を介してフィルタ61に接続されている。端子513は、フィルタ62に接続されている。端子514は、整合回路431を介してフィルタ63に接続されている。端子515は、整合回路441を介してフィルタ64に接続されている。端子516は、フィルタ65に接続されている。端子517は、整合回路461を介してフィルタ66に接続されている。
この接続構成において、スイッチ51は、例えばRFIC3からの制御信号に基づいて、端子511を端子512~517の少なくとも1つに接続することができる。つまり、スイッチ51は、アンテナ接続端子100とフィルタ61~66の各々との接続及び非接続を切り替えることができる。スイッチ51は、例えばマルチ接続型のスイッチ回路で構成され、アンテナスイッチと呼ばれる場合もある。
スイッチ52は、電力増幅器11の出力端とフィルタ61及び62との間に接続され、かつ、低雑音増幅器21の入力端とフィルタ62との間に接続される。スイッチ52は、端子521~524を有する。端子521は、整合回路412を介してフィルタ61に接続されている。端子522は、整合回路422を介してフィルタ62に接続されている。端子523は、整合回路413を介して電力増幅器11の出力端に接続されている。端子524は、スイッチ53及び整合回路433を介して低雑音増幅器21の入力端に接続される。
この接続構成において、スイッチ52は、例えばRFIC3からの制御信号に基づいて、端子523を端子521及び522の少なくとも1つに接続することができ、端子522を端子523及び524のいずれかに接続することができる。つまり、スイッチ52は、電力増幅器11とフィルタ61及び62の各々との接続及び非接続を切り替えることができ、フィルタ62の接続を電力増幅器11及び低雑音増幅器21の間で切り替えることができる。スイッチ52は、例えばマルチ接続型のスイッチ回路で構成される。
スイッチ53は、低雑音増幅器21の入力端とフィルタ62及び63との間に接続されている。スイッチ53は、端子531~533を有する。端子531は、整合回路433を介して低雑音増幅器21の入力端に接続されている。端子532は、スイッチ52の端子524に接続され、スイッチ52及び整合回路422を介してフィルタ62に接続される。端子533は、整合回路432を介してフィルタ63に接続されている。
この接続構成において、スイッチ53は、例えばRFIC3からの制御信号に基づいて、端子531を端子532及び533の少なくとも一方に接続することができる。つまり、スイッチ53は、低雑音増幅器21とフィルタ62及び63の各々との接続及び非接続を切り替えることができる。スイッチ53は、例えばマルチ接続型のスイッチ回路で構成される。
スイッチ54は、電力増幅器12の出力端とフィルタ64及び65との間に接続され、かつ、低雑音増幅器22の入力端とフィルタ65の間に接続される。スイッチ54は、端子541~544を有する。端子541は、整合回路442を介してフィルタ64に接続されている。端子542は、整合回路452を介してフィルタ65に接続されている。端子543は、整合回路443を介して電力増幅器12の出力端に接続されている。端子544は、スイッチ55及び整合回路463を介して低雑音増幅器22の入力端に接続される。
この接続構成において、スイッチ54は、例えばRFIC3からの制御信号に基づいて、端子543を端子541及び542の少なくとも1つに接続することができ、端子542を端子543及び544のいずれかに接続することができる。つまり、スイッチ54は、電力増幅器12とフィルタ64及び65の各々との接続及び非接続を切り替えることができ、フィルタ65の接続を電力増幅器12及び低雑音増幅器22の間で切り替えることができる。スイッチ54は、例えばマルチ接続型のスイッチ回路で構成される。
スイッチ55は、低雑音増幅器22の入力端とフィルタ65及び66との間に接続されている。スイッチ55は、端子551~553を有する。端子551は、整合回路463を介して低雑音増幅器22の入力端に接続されている。端子552は、スイッチ54の端子544に接続され、スイッチ54及び整合回路452を介してフィルタ65に接続される。端子553は、整合回路462を介してフィルタ66に接続されている。
この接続構成において、スイッチ55は、例えばRFIC3からの制御信号に基づいて、端子551を端子552及び553の少なくとも一方に接続することができる。つまり、スイッチ55は、低雑音増幅器22とフィルタ65及び66の各々との間の接続及び非接続を切り替えることができる。スイッチ55は、例えばマルチ接続型のスイッチ回路で構成される。
フィルタ61(A-Tx)は、第1フィルタの一例であり、電力増幅器11とアンテナ接続端子100との間に接続される。具体的には、フィルタ61の一端は、整合回路411、スイッチ51及び整合回路401を介して、アンテナ接続端子100に接続される。一方、フィルタ61の他端は、整合回路412、スイッチ52及び整合回路413を介して、電力増幅器11の出力端に接続される。フィルタ61は、周波数分割複信(FDD:Frequency Division Duplex)のためのバンドAのアップリンク動作バンド(uplink operation band)を含む通過帯域を有し、バンドAの送信信号を通過させることができる。
フィルタ62(B-TRx)は、第3フィルタの一例であり、アンテナ接続端子100と電力増幅器11との間に接続され、アンテナ接続端子100と低雑音増幅器21との間に接続される。具体的には、フィルタ62の一端は、スイッチ51及び整合回路401を介してアンテナ接続端子100に接続される。一方、フィルタ62の他端は、整合回路422、スイッチ52及び整合回路413を介して電力増幅器11の出力端に接続され、整合回路422、スイッチ52及び53、並びに、整合回路433を介して低雑音増幅器21の入力端に接続される。フィルタ62は、時分割複信(TDD:Time Division Duplex)のためのバンドBを含む通過帯域を有し、バンドBの送信信号及び受信信号を通過させることができる。
フィルタ63(A-Rx)は、第2フィルタの一例であり、低雑音増幅器21とアンテナ接続端子100との間に接続される。具体的には、フィルタ63の一端は、整合回路431、スイッチ51及び整合回路401を介して、アンテナ接続端子100に接続される。一方、フィルタ63の他端は、整合回路432、スイッチ53及び整合回路433を介して、低雑音増幅器21の入力端に接続される。フィルタ63は、FDDのためのバンドAのダウンリンク動作バンド(downlink operation band)を含む通過帯域を有し、バンドAの受信信号を通過させることができる。
フィルタ64(C-Tx)は、第1フィルタの一例であり、電力増幅器12とアンテナ接続端子100との間に接続される。具体的には、フィルタ64の一端は、整合回路441、スイッチ51及び整合回路401を介して、アンテナ接続端子100に接続される。一方、フィルタ64の他端は、整合回路442、スイッチ54及び整合回路443を介して、電力増幅器12の出力端に接続される。フィルタ64は、FDDのためのバンドCのアップリンク動作バンドを含む通過帯域を有し、バンドCの送信信号を通過させることができる。
フィルタ65(D-TRx)は、第3フィルタの一例であり、アンテナ接続端子100と電力増幅器12との間に接続され、アンテナ接続端子100と低雑音増幅器22との間に接続される。具体的には、フィルタ65の一端は、スイッチ51及び整合回路401を介してアンテナ接続端子100に接続される。一方、フィルタ65の他端は、整合回路452、スイッチ54及び整合回路443を介して電力増幅器12の出力端に接続され、整合回路452、スイッチ54及び55、並びに、整合回路463を介して低雑音増幅器22の入力端に接続される。フィルタ65は、TDDのためのバンドDを含む通過帯域を有し、バンドDの送信信号及び受信信号を通過させることができる。
フィルタ66(C-Rx)は、第2フィルタの一例であり、低雑音増幅器22とアンテナ接続端子100との間に接続される。具体的には、フィルタ66の一端は、整合回路461、スイッチ51及び整合回路401を介して、アンテナ接続端子100に接続される。一方、フィルタ66の他端は、整合回路462、スイッチ55及び整合回路463を介して、低雑音増幅器22の入力端に接続される。フィルタ66は、FDDのためのバンドCのダウンリンク動作バンドを含む通過帯域を有し、バンドCの受信信号を通過させることができる。
PA制御器71は、電力増幅器11及び12を制御することができる。PA制御器71は、RFIC3から制御端子131を介してデジタル制御信号を受けて、電力増幅器11及び12に制御信号を出力する。
バンドA~Dは、無線アクセス技術(RAT:Radio Access Technology)を用いて構築される通信システムのための周波数バンドである。バンドA~Dは、標準化団体など(例えば3GPP(3rd Generation Partnership Project)及びIEEE(Institute of Electrical and Electronics Engineers)等)によって予め定義される。通信システムの例としては、5GNR(5th Generation New Radio)システム、LTE(Long Term Evolution)システム及びWLAN(Wireless Local Area Network)システム等を挙げることができる。
バンドA及びBと、バンドC及びDとは、互いに異なるバンド群に含まれてもよく、同じバンド群に含まれてもよい。ここで、バンド群とは、複数のバンドを含む周波数範囲を意味する。バンド群としては、例えばウルトラハイバンド群(3300~5000MHz)、ハイバンド群(2300~2690MHz)、ミッドバンド群(1427~2200MHz)、及びローバンド群(698~960MHz)等を用いることができるが、これらに限定されない。例えば、バンド群として、5ギガヘルツ以上のアンライセンスバンドを含むバンド群又はミリ波帯域のバンド群が用いられてもよい。
例えば、バンドA及びBは、ハイバンド群に含まれ、バンドC及びDは、ミッドバンド群に含まれてもよい。また例えば、バンドA及びBは、ミッドバンド群又はハイバンド群に含まれ、バンドC及びDは、ローバンド群に含まれてもよい。
なお、図1に表された高周波回路1は、例示であり、これに限定されない。例えば、高周波回路1が対応するバンドは、バンドA~Dに限定されない。例えば、高周波回路1は、5以上のバンドに対応してもよい。この場合、高周波回路1は、バンドE、F、G・・・のためのフィルタを備えてもよい。また例えば、高周波回路1は、バンドA及びBのみに対応し、バンドC及びDに対応しなくてもよい。この場合、高周波回路1は、電力増幅器12と、低雑音増幅器22と、整合回路441~443、452及び461~463と、高周波入力端子112と、高周波出力端子122と、を備えなくてもよい。また例えば、高周波回路1は、送信専用回路であってもよい。この場合、高周波回路1は、低雑音増幅器21及び22と、整合回路431~433及び461~463と、スイッチ53及び55と、フィルタ63及び66と、高周波出力端子121及び122と、を備えなくてもよい。また例えば、高周波回路1は、受信専用回路であってもよい。この場合、高周波回路1は、電力増幅器11及び12と、整合回路411~413及び441~443と、スイッチ52及び54と、フィルタ61及び64と、高周波入力端子111及び112と、を備えなくてもよい。
なお、高周波回路1は、整合回路401、411~413、422、431~433、441~443、452及び461~463のうちのいくつかを備えなくてもよい。また例えば、高周波回路1は、複数のアンテナに接続されてもよく、複数のアンテナ接続端子を備えてもよい。また、高周波回路1は、さらに多くの高周波入力端子を備えてもよい。この場合、電力増幅器の接続を複数の高周波入力端子の間で切り替え可能なスイッチが電力増幅器と複数の高周波入力端子との間に挿入されてもよい。また、高周波回路1は、さらに多くの高周波出力端子を備えてもよい。この場合、低雑音増幅器の接続を複数の高周波出力端子の間で切り替え可能なスイッチが低雑音増幅器と複数の高周波出力端子との間に挿入されてもよい。
[2 高周波回路1の実施例]
[2.1 実施例1]
上記実施の形態に係る高周波回路1の実施例1として、高周波回路1が実装された高周波モジュール1Aを図2~図5を参照しながら説明する。
[2.1 実施例1]
上記実施の形態に係る高周波回路1の実施例1として、高周波回路1が実装された高周波モジュール1Aを図2~図5を参照しながら説明する。
[2.1.1 高周波モジュール1Aの部品配置]
図2は、本実施例に係る高周波モジュール1Aの主面91aの平面図である。図3は、本実施例に係る高周波モジュール1Aの主面91bの平面図であり、z軸正側からモジュール基板91の主面91b側を透視した図である。図4は、本実施例に係る高周波モジュール1Aの主面92bの平面図であり、z軸正側からモジュール基板92の主面92b側を透視した図である。図5は、本実施例に係る高周波モジュール1Aの断面図である。図5における高周波モジュール1Aの断面は、図2~図4のv-v線における断面である。
図2は、本実施例に係る高周波モジュール1Aの主面91aの平面図である。図3は、本実施例に係る高周波モジュール1Aの主面91bの平面図であり、z軸正側からモジュール基板91の主面91b側を透視した図である。図4は、本実施例に係る高周波モジュール1Aの主面92bの平面図であり、z軸正側からモジュール基板92の主面92b側を透視した図である。図5は、本実施例に係る高周波モジュール1Aの断面図である。図5における高周波モジュール1Aの断面は、図2~図4のv-v線における断面である。
なお、図2~図5において、モジュール基板91及び92に配置された複数の電子部品をそれぞれ接続する配線の図示が省略されている。また、図2~図4において、複数の電子部品を覆う樹脂部材93~95及び樹脂部材93~95の表面を覆うシールド電極層96の図示が省略されている。
高周波モジュール1Aは、図1に示された複数の回路素子を含む複数の電子部品に加えて、モジュール基板91及び92と、樹脂部材93~95と、シールド電極層96と、複数の外部接続端子150と、複数の基板間接続端子151と、を備える。
モジュール基板91は、第1モジュール基板の一例であり、互いに対向する主面91a及び91bを有する。主面91a及び91bは、それぞれ第1主面及び第2主面の一例である。
モジュール基板92は、第2モジュール基板の一例であり、互いに対向する主面92a及び92bを有する。主面92a及び92bは、それぞれ第3主面及び第4主面の一例である。
モジュール基板91及び92は、モジュール基板91の主面91bがモジュール基板92の主面92aに対面するように配置されている。また、モジュール基板91及び92は、主面91b及び92aの間に電子部品を配置可能な距離だけ離れて配置されている。複数の電子部品は、2つのモジュール基板91及び92に配置され、具体的には、主面91b及び92aの間と、主面91a上と、主面92b上と、の3つの階層に分けて配置されている。
なお、図2~図5において、モジュール基板91及び92は、平面視において、同一サイズの矩形状を有するが、異なるサイズ及び/又は異なる形状を有してもよい。また、モジュール基板91及び92の形状は、矩形に限定されない。
モジュール基板91及び92としては、例えば、複数の誘電体層の積層構造を有する低温同時焼成セラミックス(LTCC:Low Temperature Co-fired Ceramics)基板もしくは高温同時焼成セラミックス(HTCC:High Temperature Co-fired Ceramics)基板、部品内蔵基板、再配線層(RDL:Redistribution Layer)を有する基板、又は、プリント基板等を用いることができるが、これらに限定されない。
主面91a上(上層)には、電力増幅器11及び12と、整合回路401、411~413、422、431~433、441~443、452及び461~463と、フィルタ61及び64と、が配置されている。
電力増幅器11及び12の各々は、少なくともトランジスタを有する第1電子部品の一例である。電力増幅器11及び12は、例えばCMOS(Complementary Metal Oxide Semiconductor)を用いて構成され、具体的にはSOI(Silicon on Insulator)プロセスにより製造されてもよい。これにより、電力増幅器11及び12を安価に製造することが可能となる。なお、電力増幅器11及び12は、ガリウムヒ素(GaAs)、シリコンゲルマニウム(SiGe)及び窒化ガリウム(GaN)のうちの少なくとも1つで構成されてもよい。これにより、高品質な電力増幅器11及び12を実現することができる。なお、電力増幅器11及び12の半導体材料は、上述した材料に限定されない。
整合回路401、411~413、422、431~433、441~443、452及び461~463の各々は、トランジスタを有さない第2電子部品の一例であり、チップインダクタで構成されている。チップインダクタは、インダクタを構成する表面実装デバイス(SMD:Surface Mount Device)である。チップインダクタは、主面91a上に配置され、主面91b及び92aの間と主面92b上とには配置されていない。つまり、チップインダクタは、3つの階層のうち上層のみに配置されている。
なお、各整合回路は、チップインダクタだけでなく、チップキャパシタを含んでもよく、チップキャパシタの配置は特に限定されない。また、整合回路のいくつかは、表面実装されなくてもよい。例えば、整合回路に含まれるインダクタ及び/又はキャパシタは、モジュール基板91及び/又は92内に形成されてもよい。
フィルタ61及び64は、例えば、弾性表面波(SAW:Surface Acoustic Wave)フィルタ、バルク弾性波(BAW:Bulk Acoustic Wave)フィルタ、LC共振フィルタ、及び誘電体フィルタのいずれを用いて構成されてもよく、さらには、これらには限定されない。
樹脂部材93は、主面91a及び主面91a上の電子部品を覆っている。樹脂部材93は、主面91a上の電子部品の機械強度及び耐湿性等の信頼性を確保する機能を有する。なお、樹脂部材93は、高周波モジュール1Aに含まれなくてもよい。
主面91b及び92aの間(中層)には、フィルタ62、63、65及び66と、複数の基板間接続端子151と、が配置されている。主面91b及び92aの間には、樹脂部材94が注入されており、主面91b及び92aの間に配置された電子部品を覆っている。
フィルタ62、63、65及び66の各々は、トランジスタを有さない第2電子部品の一例である。フィルタ62、63、65及び66は、例えば、SAWフィルタ、BAWフィルタ、LC共振フィルタ、及び誘電体フィルタのいずれを用いて構成されてもよく、さらには、これらには限定されない。
主面91b及び92aの間に配置された複数の電子部品(ここではフィルタ62、63、65及び66)の各々は、モジュール基板91に対面する側に設けられた電極を介してモジュール基板91に電気的に接続されている。
複数の基板間接続端子151は、モジュール基板91及び92を電気的に接続するための電極である。基板間接続端子151のいくつかは、平面視において電力増幅器11及び12と重なっており、外部接続端子150と接続され、電力増幅器11及び12の放熱用電極として機能する。基板間接続端子151としては、例えば銅ポスト電極が用いられるが、形状及び材質はこれに限定されない。
樹脂部材94は、主面91b及び92aと、主面91b及び92aの間の電子部品と、を覆っている。樹脂部材94は、主面91b及び92aの間の電子部品の機械強度及び耐湿性等の信頼性を確保する機能を有する。なお、樹脂部材94は、高周波モジュール1Aに含まれなくてもよい。
主面92b上(下層)には、集積回路20及び70と、スイッチ51と、複数の外部接続端子150と、が配置されている。
集積回路20及び70の各々は、少なくともトランジスタを有する第1電子部品の一例である。集積回路20は、低雑音増幅器21及び22と、スイッチ53及び55と、を含む。低雑音増幅器21及び22とスイッチ53及び55とを構成する回路素子は、集積回路20の回路面に形成されている。回路面としては、例えば、集積回路20の主面であってモジュール基板92に対面する主面が用いられる。集積回路70は、スイッチ52及び54並びにPA制御器71を含む。スイッチ52及び54並びにPA制御器71を構成する回路素子は、集積回路70の回路面に形成されている。回路面としては、例えば、集積回路70の主面であってモジュール基板92に対面する主面が用いられる。
集積回路20及び/又は70は、例えばCMOSを用いて構成され、具体的にはSOIプロセスにより製造されてもよい。また、集積回路20及び/又は70は、GaAs、SiGe及びGaNのうちの少なくとも1つで構成されてもよい。なお、集積回路20及び70の半導体材料は、上述した材料に限定されない。
スイッチ51は、少なくともトランジスタを有する第1電子部品の一例である。スイッチ51を構成する回路素子は、スイッチデバイスの回路面に形成されている。回路面としては、例えば、スイッチデバイスの主面であってモジュール基板92に対面する主面が用いられる。スイッチ51は、例えばCMOSを用いて構成され、具体的にはSOIプロセスにより製造されてもよい。また、スイッチ51は、GaAs、SiGe及びGaNのうちの少なくとも1つで構成されてもよい。スイッチ51の半導体材料は、上述した材料に限定されない。なお、スイッチ51は、集積回路20に含まれてもよい。
このように、主面92b上には、少なくともトランジスタを有する第1電子部品(ここでは、集積回路20及び70、並びに、スイッチ51)が配置され、トランジスタを有さない第2電子部品(ここでは、フィルタ61~66、並びに、整合回路(チップインダクタ)401、411~413、422、431~433、441~443、452及び461~463)が配置されない。すなわち、主面92b上には、複数の電子部品のうち第1電子部品のみが配置されている。これにより、高周波モジュール1Aの下面の削り出しが可能となり、樹脂部材95と、集積回路20及び70と、スイッチ51との各々の厚みを減少させることができる。
複数の外部接続端子150は、図1に示したアンテナ接続端子100、高周波入力端子111及び112、高周波出力端子121及び122、並びに、制御端子131に加えて、グランド端子を含む。複数の外部接続端子150の各々は、高周波モジュール1Aのz軸負方向に配置されたマザー基板1000上の入出力端子及び/又はグランド端子等に接合される。複数の外部接続端子150としては、例えば銅ポスト電極を用いることができるが、形状及び材質はこれに限定されない。複数の外部接続端子150のいくつかは、平面視において電力増幅器11及び12と重なっており、電力増幅器11及び12に接続された基板間接続端子151とともに電力増幅器11及び12の放熱用電極として機能する。
樹脂部材95は、主面92b及び主面92b上の電子部品を覆っている。樹脂部材95は、主面92b上の電子部品の機械強度及び耐湿性等の信頼性を確保する機能を有する。なお、樹脂部材95は、高周波モジュール1Aに含まれなくてもよい。
シールド電極層96は、例えばスパッタ法により形成された金属薄膜であり、樹脂部材93の上面と、樹脂部材93~95並びにモジュール基板91及び92の側面と、を覆うように形成されている。シールド電極層96は、グランドに接続され、外来ノイズが高周波モジュール1Aを構成する電子部品に侵入することを抑制する。なお、シールド電極層96は、高周波モジュール1Aに含まれなくてもよい。
[2.1.2 高周波モジュール1Aの効果]
以上のように、本実施例に係る高周波モジュール1Aは、互いに対向する主面91a及び91bを有するモジュール基板91と、互いに対向する主面92a及び92bを有し、主面92aが主面91bに対面して配置されたモジュール基板92と、主面91b及び92aの間と主面91a上と主面92b上とに配置された複数の電子部品と、主面92b上に配置された複数の外部接続端子150と、を備え、複数の電子部品は、少なくともトランジスタをそれぞれ有する1以上の第1電子部品と、トランジスタをそれぞれ有さない1以上の第2電子部品と、を含み、主面92b上には、1以上の第1電子部品の少なくとも1つが配置され、かつ、1以上の第2電子部品が配置されていない。
以上のように、本実施例に係る高周波モジュール1Aは、互いに対向する主面91a及び91bを有するモジュール基板91と、互いに対向する主面92a及び92bを有し、主面92aが主面91bに対面して配置されたモジュール基板92と、主面91b及び92aの間と主面91a上と主面92b上とに配置された複数の電子部品と、主面92b上に配置された複数の外部接続端子150と、を備え、複数の電子部品は、少なくともトランジスタをそれぞれ有する1以上の第1電子部品と、トランジスタをそれぞれ有さない1以上の第2電子部品と、を含み、主面92b上には、1以上の第1電子部品の少なくとも1つが配置され、かつ、1以上の第2電子部品が配置されていない。
これによれば、複数の電子部品が主面91b及び92aの間と主面91a上と主面92b上との3つの階層に配置されるので、平面視における高周波モジュール1Aの小面積化、つまり高周波モジュール1Aの小型化を図ることができる。さらに、主面92b上には、複数の電子部品の中で比較的背が低い第1電子部品のみが配置されるので、高周波モジュール1Aの下層の厚みを低減することができ、高周波モジュール1Aの低背化を図ることができる。特に、主面92b上の電子部品及び樹脂部材95の削り出しを行えば、下層の厚みをさらに低減することが可能となる。
また例えば、本実施例に係る高周波モジュール1Aにおいて、1以上の第2電子部品は、複数のチップインダクタ(本実施例では整合回路401、411~413、422、431~433、441~443、452及び461~463)を含み、複数のチップインダクタは、主面91a上に配置され、かつ、主面91b及び92aの間と主面92b上とに配置されなくてもよい。
これによれば、複数の電子部品の中で比較的背が高いチップインダクタが主面91a上(上層)にまとめて配置される。したがって、チップインダクタが配置されない2つの階層(中層及び下層)の厚みを低減することができ、高周波モジュール1Aの低背化を図ることができる。
また例えば、本実施例に係る高周波モジュール1Aにおいて、1以上の第1電子部品は、低雑音増幅器21及び/又は22を含み、低雑音増幅器21及び/又は22は、主面92b上に配置されてもよい。また例えば、本実施例に係る高周波モジュール1Aにおいて、1以上の第1電子部品は、電力増幅器11及び/又は12を含み、電力増幅器11及び/又は12は、主面91a上に配置されてもよい。また例えば、本実施例に係る高周波モジュール1Aにおいて、1以上の第1電子部品は、電力増幅器11及び/又は12を制御するPA制御器71を含み、PA制御器71は、主面92b上に配置されてもよい。また例えば、本実施例に係る高周波モジュール1Aにおいて、1以上の第2電子部品は、電力増幅器11及び/又は12に接続されるフィルタ61及び/又は64を含み、フィルタ61及び/又は64は、主面91a上に配置されてもよい。また例えば、本実施例に係る高周波モジュール1Aにおいて、1以上の第2電子部品は、低雑音増幅器21及び/又は22に接続されるフィルタ63及び/又は66を含み、フィルタ63及び/又は66は、主面91b及び92aの間に配置されてもよい。また例えば、本実施例に係る高周波モジュール1Aにおいて、1以上の第2電子部品は、電力増幅器11及び/又は12、並びに、低雑音増幅器21及び/又は22に接続されるフィルタ62及び/又は64を含み、フィルタ62及び/又は64は、主面91b及び92aの間に配置されてもよい。
これによれば、下層に第1電子部品のみを配置するとともに、残りの電子部品を残りの2つの階層にバランスよく配置することができる。その結果、高周波モジュール1Aの小型化を図りつつ、高さの増加を抑制することができる。
また、本実施例に係る高周波モジュール1Aは、互いに対向する主面91a及び91bを有するモジュール基板91と、互いに対向する主面92a及び92bを有し、主面92aが主面91bに対面して配置されたモジュール基板92と、主面91b及び92aの間と主面91a上と主面92b上とに配置された複数の電子部品と、主面92b上に配置された複数の外部接続端子150と、を備え、複数の電子部品は、複数のチップインダクタを含み、主面91a上には、複数のチップインダクタが配置され、主面91b及び92aの間と主面92b上とには、チップインダクタが配置されていない。
これによれば、複数の電子部品が主面91b及び92aの間と主面91a上と主面92b上との3つの階層に配置されるので、平面視における高周波モジュール1Aの小面積化、つまり高周波モジュール1Aの小型化を図ることができる。さらに、複数の電子部品の中で比較的背が高いチップインダクタが主面91a上(上層)にまとめて配置される。したがって、チップインダクタが配置されない2つの階層(中層及び下層)の厚みを低減することができ、高周波モジュール1Aの低背化を図ることができる。
また、本実施例に係る通信装置5は、高周波信号を処理するRFIC3と、RFIC3とアンテナ2との間で高周波信号を伝送する高周波モジュール1Aと、を備える。
これによれば、上記高周波モジュール1Aの効果を通信装置5で実現することができる。
[2.2 実施例2]
次に、上記実施の形態に係る高周波回路1の実施例2として、高周波回路1が実装された高周波モジュール1Bについて説明する。本実施例では、整合回路の少なくとも1つが集積型パッシブデバイス(IPD:Integrated Passive Device)で構成される点が、上記実施例1と主として異なる。以下に、本実施例に係る高周波モジュール1Bについて、上記実施例1と異なる点を中心に図6~図9を参照しながら説明する。
次に、上記実施の形態に係る高周波回路1の実施例2として、高周波回路1が実装された高周波モジュール1Bについて説明する。本実施例では、整合回路の少なくとも1つが集積型パッシブデバイス(IPD:Integrated Passive Device)で構成される点が、上記実施例1と主として異なる。以下に、本実施例に係る高周波モジュール1Bについて、上記実施例1と異なる点を中心に図6~図9を参照しながら説明する。
[2.2.1 高周波モジュール1Bの部品配置]
図6は、本実施例に係る高周波モジュール1Bの主面91aの平面図である。図7は、本実施例に係る高周波モジュール1Bの主面91bの平面図であり、z軸正側からモジュール基板91の主面91b側を透視した図である。図8は、本実施例に係る高周波モジュール1Bの主面92bの平面図であり、z軸正側からモジュール基板92の主面92b側を透視した図である。図9は、本実施例に係る高周波モジュール1Bの断面図である。図9における高周波モジュール1Bの断面は、図6~図8のix-ix線における断面である。
図6は、本実施例に係る高周波モジュール1Bの主面91aの平面図である。図7は、本実施例に係る高周波モジュール1Bの主面91bの平面図であり、z軸正側からモジュール基板91の主面91b側を透視した図である。図8は、本実施例に係る高周波モジュール1Bの主面92bの平面図であり、z軸正側からモジュール基板92の主面92b側を透視した図である。図9は、本実施例に係る高周波モジュール1Bの断面図である。図9における高周波モジュール1Bの断面は、図6~図8のix-ix線における断面である。
主面91a上(上層)には、電力増幅器11及び12と、整合回路(チップインダクタ)401、411~413、422、431~433、441、452及び461~463と、フィルタ61、62及び64と、が配置されている。つまり、本実施例では、整合回路442及び443の代わりにフィルタ62が主面91a上に配置されている。
チップインダクタ(整合回路401、411~413、422、431~433、441、452及び461~463)は、主面91a上に配置されている。このとき、主面91b及び92aの間及び主面92b上には、チップインダクタが配置されていない。つまり、チップインダクタは、3つの階層のうち上層のみに配置されている。
主面91b及び92aの間(中層)には、フィルタ63、65及び66と、IPD440と、複数の基板間接続端子151と、が配置されている。つまり、本実施例では、フィルタ62の代わりにIPD440が主面91b及び92aの間に配置されている。IPD440は、トランジスタを含まない第2電子部品の一例であり、整合回路442及び443を含む。
主面92b上(下層)には、上記実施例1と同様に、集積回路20及び70と、スイッチ51と、複数の外部接続端子150と、が配置されている。つまり、主面92b上には、少なくともトランジスタを有する第1電子部品(ここでは集積回路20及び70、並びに、スイッチ51)が配置され、トランジスタを有さない第2電子部品(ここでは整合回路401、411~413、422、431~433、441~443、452及び461~463、並びに、フィルタ61~66)が配置されない。言い換えると、主面92b上には、複数の電子部品のうち第1電子部品のみが配置されている。
[2.2.2 高周波モジュール1Bの効果]
以上のように、本実施例に係る高周波モジュール1Bは、上記実施例1に係る高周波モジュール1Aと同様に、互いに対向する主面91a及び91bを有するモジュール基板91と、互いに対向する主面92a及び92bを有し、主面92aが主面91bに対面して配置されたモジュール基板92と、主面91b及び92aの間と主面91a上と主面92b上とに配置された複数の電子部品と、主面92b上に配置された複数の外部接続端子150と、を備え、複数の電子部品は、少なくともトランジスタをそれぞれ有する1以上の第1電子部品と、トランジスタをそれぞれ有さない1以上の第2電子部品と、を含み、主面92b上には、1以上の第1電子部品の少なくとも1つが配置され、かつ、1以上の第2電子部品が配置されていない。
以上のように、本実施例に係る高周波モジュール1Bは、上記実施例1に係る高周波モジュール1Aと同様に、互いに対向する主面91a及び91bを有するモジュール基板91と、互いに対向する主面92a及び92bを有し、主面92aが主面91bに対面して配置されたモジュール基板92と、主面91b及び92aの間と主面91a上と主面92b上とに配置された複数の電子部品と、主面92b上に配置された複数の外部接続端子150と、を備え、複数の電子部品は、少なくともトランジスタをそれぞれ有する1以上の第1電子部品と、トランジスタをそれぞれ有さない1以上の第2電子部品と、を含み、主面92b上には、1以上の第1電子部品の少なくとも1つが配置され、かつ、1以上の第2電子部品が配置されていない。
これによれば、複数の電子部品が主面91b及び92aの間と主面91a上と主面92b上との3つの階層に配置されるので、平面視における高周波モジュール1Bの小面積化、つまり高周波モジュール1Bの小型化を図ることができる。さらに、主面92b上には、複数の電子部品の中で比較的背が低い第1電子部品のみが配置されるので、高周波モジュール1Bの下層の厚みを低減することができ、高周波モジュール1Bの低背化を図ることができる。特に、主面92b上の電子部品及び樹脂部材95の削り出しを行えば、下層の厚みをさらに低減することが可能となる。
また例えば、本実施例に係る高周波モジュール1Bにおいて、1以上の第2電子部品は、IPD440を含み、IPD440は、主面91b及び92aの間に配置されてもよい。
これによれば、高周波モジュール1Bは、整合回路442及び443をチップインダクタよりも背が低いIPD440で構成することができるので、高周波モジュール1Bの低背化を図ることができる。
また、本実施例に係る高周波モジュール1Bは、上記実施例1に係る高周波モジュール1Aと同様に、互いに対向する主面91a及び91bを有するモジュール基板91と、互いに対向する主面92a及び92bを有し、主面92aが主面91bに対面して配置されたモジュール基板92と、主面91b及び92aの間と主面91a上と主面92b上とに配置された複数の電子部品と、主面92b上に配置された複数の外部接続端子150と、を備え、複数の電子部品は、複数のチップインダクタを含み、主面91a上には、複数のチップインダクタが配置され、主面91b及び92aの間と主面92b上とには、チップインダクタが配置されていない。
これによれば、複数の電子部品が主面91b及び92aの間と主面91a上と主面92b上との3つの階層に配置されるので、平面視における高周波モジュール1Bの小面積化、つまり高周波モジュール1Bの小型化を図ることができる。さらに、複数の電子部品の中で比較的背が高いチップインダクタが主面91a上(上層)にまとめて配置される。したがって、チップインダクタが配置されない2つの階層(中層及び下層)の厚みを低減することができ、高周波モジュール1Bの低背化を図ることができる。
また、本実施例に係る通信装置5は、高周波信号を処理するRFIC3と、RFIC3とアンテナ2との間で高周波信号を伝送する高周波モジュール1Bと、を備える。
これによれば、上記高周波モジュール1Bの効果を通信装置5で実現することができる。
[2.3 実施例3]
次に、上記実施の形態に係る高周波回路1の実施例3として、高周波回路1が実装された高周波モジュール1Cについて説明する。本実施例では、集積回路70の配置が、上記各実施例と主として異なる。以下に、本実施例に係る高周波モジュール1Cについて、上記各実施例と異なる点を中心に図10~図13を参照しながら説明する。
次に、上記実施の形態に係る高周波回路1の実施例3として、高周波回路1が実装された高周波モジュール1Cについて説明する。本実施例では、集積回路70の配置が、上記各実施例と主として異なる。以下に、本実施例に係る高周波モジュール1Cについて、上記各実施例と異なる点を中心に図10~図13を参照しながら説明する。
[2.3.1 高周波モジュール1Cの部品配置]
図10は、本実施例に係る高周波モジュール1Cの主面91aの平面図である。図11は、本実施例に係る高周波モジュール1Cの主面91bの平面図であり、z軸正側からモジュール基板91の主面91b側を透視した図である。図12は、本実施例に係る高周波モジュール1Cの主面92bの平面図であり、z軸正側からモジュール基板92の主面92b側を透視した図である。図13は、本実施例に係る高周波モジュール1Cの断面図である。図13における高周波モジュール1Cの断面は、図10~図12のxiii-xiii線における断面である。
図10は、本実施例に係る高周波モジュール1Cの主面91aの平面図である。図11は、本実施例に係る高周波モジュール1Cの主面91bの平面図であり、z軸正側からモジュール基板91の主面91b側を透視した図である。図12は、本実施例に係る高周波モジュール1Cの主面92bの平面図であり、z軸正側からモジュール基板92の主面92b側を透視した図である。図13は、本実施例に係る高周波モジュール1Cの断面図である。図13における高周波モジュール1Cの断面は、図10~図12のxiii-xiii線における断面である。
主面91a上(上層)には、電力増幅器11及び12と、整合回路(チップインダクタ)401、411~413、422、431~433、441~443、452及び461~463と、フィルタ61、62及び64と、が配置されている。このとき、主面91b及び92aの間と主面92b上とには、チップインダクタが配置されていない。つまり、チップインダクタは、3つの階層のうち上層のみに配置されている。
主面91b及び92aの間(中層)には、フィルタ63、65及び66と、複数の基板間接続端子151と、集積回路70と、が配置されている。つまり、本実施例では、フィルタ62の代わりに集積回路70が主面91b及び92aの間に配置されている。
主面92b上(下層)には、集積回路20と、スイッチ51と、複数の外部接続端子150と、が配置されている。つまり、本実施例では、集積回路70が主面92b上に配置されていない。ただし、上記実施例1及び2と同様に、主面92b上には、少なくともトランジスタを有する第1電子部品(ここでは集積回路20及びスイッチ51)が配置され、トランジスタを有さない第2電子部品(ここでは整合回路401、411~413、422、431~433、441~443、452及び461~463、並びに、フィルタ61~66)が配置されない。つまり、主面92b上には、複数の電子部品のうち第1電子部品のみが配置されている。
[2.3.2 高周波モジュール1Cの効果]
以上のように、本実施例に係る高周波モジュール1Cは、上記実施例1に係る高周波モジュール1Aと同様に、互いに対向する主面91a及び91bを有するモジュール基板91と、互いに対向する主面92a及び92bを有し、主面92aが主面91bに対面して配置されたモジュール基板92と、主面91b及び92aの間と主面91a上と主面92b上とに配置された複数の電子部品と、主面92b上に配置された複数の外部接続端子150と、を備え、複数の電子部品は、少なくともトランジスタをそれぞれ有する1以上の第1電子部品と、トランジスタをそれぞれ有さない1以上の第2電子部品と、を含み、主面92b上には、1以上の第1電子部品の少なくとも1つが配置され、かつ、1以上の第2電子部品が配置されていない。
以上のように、本実施例に係る高周波モジュール1Cは、上記実施例1に係る高周波モジュール1Aと同様に、互いに対向する主面91a及び91bを有するモジュール基板91と、互いに対向する主面92a及び92bを有し、主面92aが主面91bに対面して配置されたモジュール基板92と、主面91b及び92aの間と主面91a上と主面92b上とに配置された複数の電子部品と、主面92b上に配置された複数の外部接続端子150と、を備え、複数の電子部品は、少なくともトランジスタをそれぞれ有する1以上の第1電子部品と、トランジスタをそれぞれ有さない1以上の第2電子部品と、を含み、主面92b上には、1以上の第1電子部品の少なくとも1つが配置され、かつ、1以上の第2電子部品が配置されていない。
これによれば、複数の電子部品が主面91b及び92aの間と主面91a上と主面92b上との3つの階層に配置されるので、平面視における高周波モジュール1Cの小面積化、つまり高周波モジュール1Cの小型化を図ることができる。さらに、主面92b上には、複数の電子部品の中で比較的背が低い第1電子部品のみが配置されるので、高周波モジュール1Cの下層の厚みを低減することができ、高周波モジュール1Cの低背化を図ることができる。特に、主面92b上の電子部品及び樹脂部材95の削り出しを行えば、下層の厚みをさらに低減することが可能となる。
また、本実施例に係る高周波モジュール1Cは、上記実施例1に係る高周波モジュール1Aと同様に、互いに対向する主面91a及び91bを有するモジュール基板91と、互いに対向する主面92a及び92bを有し、主面92aが主面91bに対面して配置されたモジュール基板92と、主面91b及び92aの間と主面91a上と主面92b上とに配置された複数の電子部品と、主面92b上に配置された複数の外部接続端子150と、を備え、複数の電子部品は、複数のチップインダクタを含み、主面91a上には、複数のチップインダクタが配置され、主面91b及び92aの間と主面92b上とには、チップインダクタが配置されていない。
これによれば、複数の電子部品が主面91b及び92aの間と主面91a上と主面92b上との3つの階層に配置されるので、平面視における高周波モジュール1Cの小面積化、つまり高周波モジュール1Cの小型化を図ることができる。さらに、複数の電子部品の中で比較的背が高いチップインダクタが主面91a上(上層)にまとめて配置される。したがって、チップインダクタが配置されない2つの階層(中層及び下層)の厚みを低減することができ、高周波モジュール1Cの低背化を図ることができる。
また、本実施例に係る通信装置5は、高周波信号を処理するRFIC3と、RFIC3とアンテナ2との間で高周波信号を伝送する高周波モジュール1Cと、を備える。
これによれば、上記高周波モジュール1Cの効果を通信装置5で実現することができる。
[2.4 実施例4]
次に、上記実施の形態に係る高周波回路1の実施例4として、高周波回路1が実装された高周波モジュール1Dについて説明する。本実施例では、主面91a上の電子部品、並びに、主面91b及び92aの間の電子部品の配置が、上記各実施例と主として異なる。以下に、本実施例に係る高周波モジュール1Dについて、上記各実施例と異なる点を中心に図14~図17を参照しながら説明する。
次に、上記実施の形態に係る高周波回路1の実施例4として、高周波回路1が実装された高周波モジュール1Dについて説明する。本実施例では、主面91a上の電子部品、並びに、主面91b及び92aの間の電子部品の配置が、上記各実施例と主として異なる。以下に、本実施例に係る高周波モジュール1Dについて、上記各実施例と異なる点を中心に図14~図17を参照しながら説明する。
[2.4.1 高周波モジュール1Dの部品配置]
図14は、本実施例に係る高周波モジュール1Dの主面91aの平面図である。図15は、本実施例に係る高周波モジュール1Dの主面92aの平面図であり、z軸正側からモジュール基板92の主面92a側を透視した図である。図16は、本実施例に係る高周波モジュール1Dの主面92bの平面図であり、z軸正側からモジュール基板92の主面92b側を透視した図である。図17は、本実施例に係る高周波モジュール1Dの断面図である。図17における高周波モジュール1Dの断面は、図14~図16のxvii-xvii線における断面である。
図14は、本実施例に係る高周波モジュール1Dの主面91aの平面図である。図15は、本実施例に係る高周波モジュール1Dの主面92aの平面図であり、z軸正側からモジュール基板92の主面92a側を透視した図である。図16は、本実施例に係る高周波モジュール1Dの主面92bの平面図であり、z軸正側からモジュール基板92の主面92b側を透視した図である。図17は、本実施例に係る高周波モジュール1Dの断面図である。図17における高周波モジュール1Dの断面は、図14~図16のxvii-xvii線における断面である。
主面91a上(上層)には、フィルタ61~66が配置されている。
主面91b及び92aの間(中層)には、電力増幅器11及び12と、整合回路(チップインダクタ)401、411~413、422、431~433、441~443、452及び461~463と、複数の基板間接続端子151と、が配置されている。主面91b及び92aの間に配置された複数の電子部品(ここでは電力増幅器11及び12、並びに、整合回路(チップインダクタ)401、411~413、422、431~433、441~443、452及び461~463)の各々は、モジュール基板92に対面する側に設けられた電極を介してモジュール基板92に電気的に接続されている。
チップインダクタ(整合回路401、411~413、422、431~433、441~443、452及び461~463)は、主面91b及び92aの間に配置されている。このとき、主面91a上及び主面92b上には、チップインダクタが配置されていない。つまり、チップインダクタは、3つの階層のうち中層のみ配置されている。
主面92b上(下層)には、上記実施例1及び2と同様に、集積回路20及び70と、スイッチ51と、複数の外部接続端子150と、が配置されている。つまり、主面92b上には、少なくともトランジスタを有する第1電子部品(ここでは集積回路20及び70、並びに、スイッチ51)が配置され、トランジスタを有さない第2電子部品(ここでは整合回路401、411~413、422、431~433、441~443、452及び461~463、並びに、フィルタ61~66)が配置されない。言い換えると、主面92b上には、複数の電子部品のうち第1電子部品のみが配置されている。
[2.4.2 高周波モジュール1Dの効果]
以上のように、本実施例に係る高周波モジュール1Dは、上記実施例1に係る高周波モジュール1Aと同様に、互いに対向する主面91a及び91bを有するモジュール基板91と、互いに対向する主面92a及び92bを有し、主面92aが主面91bに対面して配置されたモジュール基板92と、主面91b及び92aの間と主面91a上と主面92b上とに配置された複数の電子部品と、主面92b上に配置された複数の外部接続端子150と、を備え、複数の電子部品は、少なくともトランジスタをそれぞれ有する1以上の第1電子部品と、トランジスタをそれぞれ有さない1以上の第2電子部品と、を含み、主面92b上には、1以上の第1電子部品の少なくとも1つが配置され、かつ、1以上の第2電子部品が配置されていない。
以上のように、本実施例に係る高周波モジュール1Dは、上記実施例1に係る高周波モジュール1Aと同様に、互いに対向する主面91a及び91bを有するモジュール基板91と、互いに対向する主面92a及び92bを有し、主面92aが主面91bに対面して配置されたモジュール基板92と、主面91b及び92aの間と主面91a上と主面92b上とに配置された複数の電子部品と、主面92b上に配置された複数の外部接続端子150と、を備え、複数の電子部品は、少なくともトランジスタをそれぞれ有する1以上の第1電子部品と、トランジスタをそれぞれ有さない1以上の第2電子部品と、を含み、主面92b上には、1以上の第1電子部品の少なくとも1つが配置され、かつ、1以上の第2電子部品が配置されていない。
これによれば、複数の電子部品が主面91b及び92aの間と主面91a上と主面92b上との3つの階層に配置されるので、平面視における高周波モジュール1Dの小面積化、つまり高周波モジュール1Dの小型化を図ることができる。さらに、主面92b上には、複数の電子部品の中で比較的背が低い第1電子部品のみが配置されるので、高周波モジュール1Dの下層の厚みを低減することができ、高周波モジュール1Dの低背化を図ることができる。特に、主面92b上の電子部品及び樹脂部材95の削り出しを行えば、下層の厚みをさらに低減することが可能となる。
また例えば、本実施例に係る高周波モジュール1Dにおいて、1以上の第2電子部品は、複数のチップインダクタ(本実施例では整合回路401、411~413、422、431~433、441~443、452及び461~463)を含み、複数のチップインダクタは、主面91b及び92aの間に配置され、かつ、主面91a上と主面92b上とに配置されなくてもよい。
これによれば、複数の電子部品の中で比較的背が高いチップインダクタが主面91b及び92aの間(中層)にまとめて配置される。したがって、チップインダクタが配置されない2つの階層(上層及び下層)の厚みを低減することができ、高周波モジュール1Dの低背化を図ることができる。
また、本実施例に係る高周波モジュール1Dは、互いに対向する主面91a及び91bを有するモジュール基板91と、互いに対向する主面92a及び92bを有し、主面92aが主面91bに対面して配置されたモジュール基板92と、主面91b及び92aの間と主面91a上と主面92b上とに配置された複数の電子部品と、主面92b上に配置された複数の外部接続端子150と、を備え、複数の電子部品は、複数のチップインダクタを含み、主面91b及び92aの間には、複数のチップインダクタが配置され、主面91a上と主面92b上とには、チップインダクタが配置されていない。
これによれば、複数の電子部品が主面91b及び92aの間と主面91a上と主面92b上との3つの階層に配置されるので、平面視における高周波モジュール1Dの小面積化、つまり高周波モジュール1Dの小型化を図ることができる。さらに、複数の電子部品の中で比較的背が高いチップインダクタが主面91b及び92aの間(中層)にまとめて配置される。したがって、チップインダクタが配置されない2つの階層(上層及び下層)の厚みを低減することができ、高周波モジュール1Dの低背化を図ることができる。
また、本実施例に係る通信装置5は、高周波信号を処理するRFIC3と、RFIC3とアンテナ2との間で高周波信号を伝送する高周波モジュール1Dと、を備える。
これによれば、上記高周波モジュール1Dの効果を通信装置5で実現することができる。
[2.5 実施例5]
次に、上記実施の形態に係る高周波回路1の実施例5として、高周波回路1が実装された高周波モジュール1Eについて説明する。本実施例では、複数の電子部品の配置が、上記各実施例と主として異なる。以下に、本実施例に係る高周波モジュール1Eについて、上記各実施例と異なる点を中心に図18~図21を参照しながら説明する。
次に、上記実施の形態に係る高周波回路1の実施例5として、高周波回路1が実装された高周波モジュール1Eについて説明する。本実施例では、複数の電子部品の配置が、上記各実施例と主として異なる。以下に、本実施例に係る高周波モジュール1Eについて、上記各実施例と異なる点を中心に図18~図21を参照しながら説明する。
[2.5.1 高周波モジュール1Eの部品配置]
図18は、本実施例に係る高周波モジュール1Eの主面91aの平面図である。図19は、本実施例に係る高周波モジュール1Eの主面92aの平面図であり、z軸正側からモジュール基板92の主面92a側を透視した図である。図20は、本実施例に係る高周波モジュール1Eの主面92bの平面図であり、z軸正側からモジュール基板92の主面92b側を透視した図である。図21は、本実施例に係る高周波モジュール1Eの断面図である。図21における高周波モジュール1Eの断面は、図18~図20のxxi-xxi線における断面である。
図18は、本実施例に係る高周波モジュール1Eの主面91aの平面図である。図19は、本実施例に係る高周波モジュール1Eの主面92aの平面図であり、z軸正側からモジュール基板92の主面92a側を透視した図である。図20は、本実施例に係る高周波モジュール1Eの主面92bの平面図であり、z軸正側からモジュール基板92の主面92b側を透視した図である。図21は、本実施例に係る高周波モジュール1Eの断面図である。図21における高周波モジュール1Eの断面は、図18~図20のxxi-xxi線における断面である。
主面91a上(上層)には、集積回路20と、スイッチ51と、フィルタ63及び66と、が配置されている。
主面91b及び92aの間(中層)には、電力増幅器11及び12と、整合回路(チップインダクタ)401、411~413、422、431~433、441~443、452及び461~463と、集積回路70と、複数の基板間接続端子151と、が配置されている。このとき、主面91a上と92b上とには、チップインダクタが配置されていない。つまり、チップインダクタは、3つの階層のうち中層のみに配置されている。
主面92b上(下層)には、フィルタ61、62、64及び65と、複数の外部接続端子150と、が配置されている。
[2.5.2 高周波モジュール1Eの効果]
以上のように、本実施例に係る高周波モジュール1Eは、上記実施例4に係る高周波モジュール1Dと同様に、互いに対向する主面91a及び91bを有するモジュール基板91と、互いに対向する主面92a及び92bを有し、主面92aが主面91bに対面して配置されたモジュール基板92と、主面91b及び92aの間と主面91a上と主面92b上とに配置された複数の電子部品と、主面92b上に配置された複数の外部接続端子150と、を備え、複数の電子部品は、複数のチップインダクタを含み、主面91b及び92aの間には、複数のチップインダクタが配置され、主面91a上と主面92b上とには、チップインダクタが配置されていない。
以上のように、本実施例に係る高周波モジュール1Eは、上記実施例4に係る高周波モジュール1Dと同様に、互いに対向する主面91a及び91bを有するモジュール基板91と、互いに対向する主面92a及び92bを有し、主面92aが主面91bに対面して配置されたモジュール基板92と、主面91b及び92aの間と主面91a上と主面92b上とに配置された複数の電子部品と、主面92b上に配置された複数の外部接続端子150と、を備え、複数の電子部品は、複数のチップインダクタを含み、主面91b及び92aの間には、複数のチップインダクタが配置され、主面91a上と主面92b上とには、チップインダクタが配置されていない。
これによれば、複数の電子部品が主面91b及び92aの間と主面91a上と主面92b上との3つの階層に配置されるので、平面視における高周波モジュール1Eの小面積化、つまり高周波モジュール1Eの小型化を図ることができる。さらに、複数の電子部品の中で比較的背が高いチップインダクタが主面91b及び92aの間(中層)にまとめて配置される。したがって、チップインダクタが配置されない2つの階層(上層及び下層)の厚みを低減することができ、高周波モジュール1Eの低背化を図ることができる。
また、本実施例に係る通信装置5は、高周波信号を処理するRFIC3と、RFIC3とアンテナ2との間で高周波信号を伝送する高周波モジュール1Eと、を備える。
これによれば、上記高周波モジュール1Eの効果を通信装置5で実現することができる。
[2.6 実施例6]
次に、上記実施の形態に係る高周波回路1の実施例6として、高周波回路1が実装された高周波モジュール1Fについて説明する。本実施例では、電力増幅器11及び12の配置が、上記実施例5と主として異なる。以下に、本実施例に係る高周波モジュール1Fについて、上記各実施例と異なる点を中心に図22~図25を参照しながら説明する。
次に、上記実施の形態に係る高周波回路1の実施例6として、高周波回路1が実装された高周波モジュール1Fについて説明する。本実施例では、電力増幅器11及び12の配置が、上記実施例5と主として異なる。以下に、本実施例に係る高周波モジュール1Fについて、上記各実施例と異なる点を中心に図22~図25を参照しながら説明する。
[2.6.1 高周波モジュール1Fの部品配置]
図22は、本実施例に係る高周波モジュール1Fの主面91aの平面図である。図23は、本実施例に係る高周波モジュール1Fの主面92aの平面図であり、z軸正側からモジュール基板92の主面92a側を透視した図である。図24は、本実施例に係る高周波モジュール1Fの主面92bの平面図であり、z軸正側からモジュール基板92の主面92b側を透視した図である。図25は、本実施例に係る高周波モジュール1Fの断面図である。図25における高周波モジュール1Fの断面は、図22~図24のxxv-xxv線における断面である。
図22は、本実施例に係る高周波モジュール1Fの主面91aの平面図である。図23は、本実施例に係る高周波モジュール1Fの主面92aの平面図であり、z軸正側からモジュール基板92の主面92a側を透視した図である。図24は、本実施例に係る高周波モジュール1Fの主面92bの平面図であり、z軸正側からモジュール基板92の主面92b側を透視した図である。図25は、本実施例に係る高周波モジュール1Fの断面図である。図25における高周波モジュール1Fの断面は、図22~図24のxxv-xxv線における断面である。
主面91a上(上層)には、電力増幅器11及び12と、集積回路20と、スイッチ51と、フィルタ63及び66と、が配置されている。つまり、本実施例では、電力増幅器11及び12は、主面91b及び92aの間ではなく、主面91a上に配置されている。
主面91b及び92aの間(中層)には、整合回路(チップインダクタ)401、411~413、422、431~433、441~443、452及び461~463と、集積回路70と、複数の基板間接続端子151と、が配置されている。このとき、主面91a上と主面92b上とには、チップインダクタが配置されていない。つまり、チップインダクタは、3つの階層のうち中層のみに配置されている。
主面92b上(下層)には、上記実施例5と同様に、フィルタ61、62、64及び65と、複数の外部接続端子150と、が配置されている。本実施例では、フィルタ61、62、64及び65のマザー基板1000に対面する主面に金属部材97が接触している。これにより、フィルタ61、62、64及び65は、金属部材97を介してマザー基板1000側に熱を放出することができる。したがって、フィルタ61、62、64及び65の放熱性を向上させることができ、フィルタ61、62、64及び65の温度特性を改善することができる。なお、金属部材97は、マザー基板1000に直接接触しなくてもよく、はんだ等を介してマザー基板1000に接合されてもよい。
[2.6.2 高周波モジュール1Fの効果]
以上のように、本実施例に係る高周波モジュール1Fは、上記実施例4に係る高周波モジュール1Dと同様に、互いに対向する主面91a及び91bを有するモジュール基板91と、互いに対向する主面92a及び92bを有し、主面92aが主面91bに対面して配置されたモジュール基板92と、主面91b及び92aの間と主面91a上と主面92b上とに配置された複数の電子部品と、主面92b上に配置された複数の外部接続端子150と、を備え、複数の電子部品は、複数のチップインダクタを含み、主面91b及び92aの間には、複数のチップインダクタが配置され、主面91a上と主面92b上とには、チップインダクタが配置されていない。
以上のように、本実施例に係る高周波モジュール1Fは、上記実施例4に係る高周波モジュール1Dと同様に、互いに対向する主面91a及び91bを有するモジュール基板91と、互いに対向する主面92a及び92bを有し、主面92aが主面91bに対面して配置されたモジュール基板92と、主面91b及び92aの間と主面91a上と主面92b上とに配置された複数の電子部品と、主面92b上に配置された複数の外部接続端子150と、を備え、複数の電子部品は、複数のチップインダクタを含み、主面91b及び92aの間には、複数のチップインダクタが配置され、主面91a上と主面92b上とには、チップインダクタが配置されていない。
これによれば、複数の電子部品が主面91b及び92aの間と主面91a上と主面92b上との3つの階層に配置されるので、平面視における高周波モジュール1Fの小面積化、つまり高周波モジュール1Fの小型化を図ることができる。さらに、複数の電子部品の中で比較的背が高いチップインダクタが主面91b及び92aの間(中層)にまとめて配置される。したがって、チップインダクタが配置されない2つの階層(上層及び下層)の厚みを低減することができ、高周波モジュール1Fの低背化を図ることができる。
また、本実施例に係る通信装置5は、高周波信号を処理するRFIC3と、RFIC3とアンテナ2との間で高周波信号を伝送する高周波モジュール1Fと、を備える。
これによれば、上記高周波モジュール1Fの効果を通信装置5で実現することができる。
[2.7 実施例7]
次に、上記実施の形態に係る高周波回路1の実施例7として、高周波回路1が実装された高周波モジュール1Gについて説明する。本実施例では、複数の電子部品の配置が、上記各実施例と主として異なる。以下に、本実施例に係る高周波モジュール1Gについて、上記各実施例と異なる点を中心に図26~図29を参照しながら説明する。
次に、上記実施の形態に係る高周波回路1の実施例7として、高周波回路1が実装された高周波モジュール1Gについて説明する。本実施例では、複数の電子部品の配置が、上記各実施例と主として異なる。以下に、本実施例に係る高周波モジュール1Gについて、上記各実施例と異なる点を中心に図26~図29を参照しながら説明する。
[2.7.1 高周波モジュール1Gの部品配置]
図26は、本実施例に係る高周波モジュール1Gの主面91aの平面図である。図27は、本実施例に係る高周波モジュール1Gの主面91bの平面図であり、z軸正側からモジュール基板91の主面91b側を透視した図である。図28は、本実施例に係る高周波モジュール1Gの主面92bの平面図であり、z軸正側からモジュール基板92の主面92b側を透視した図である。図29は、本実施例に係る高周波モジュール1Gの断面図である。図29における高周波モジュール1Gの断面は、図26~図28のxxix-xxix線における断面である。
図26は、本実施例に係る高周波モジュール1Gの主面91aの平面図である。図27は、本実施例に係る高周波モジュール1Gの主面91bの平面図であり、z軸正側からモジュール基板91の主面91b側を透視した図である。図28は、本実施例に係る高周波モジュール1Gの主面92bの平面図であり、z軸正側からモジュール基板92の主面92b側を透視した図である。図29は、本実施例に係る高周波モジュール1Gの断面図である。図29における高周波モジュール1Gの断面は、図26~図28のxxix-xxix線における断面である。
主面91a上(上層)には、電力増幅器11及び12と、集積回路20及び70と、スイッチ51と、が配置されている。電力増幅器11及び12と、集積回路20及び70と、スイッチ51と、の各々を構成する回路素子は、対応する電子部品の回路面に形成されている。回路面としては、例えば、電子部品の主面であってモジュール基板91に対面する主面が用いられる。
このように主面91a上には、少なくともトランジスタを有する第1電子部品(ここでは電力増幅器11及び12、集積回路20及び70、並びに、スイッチ51)が配置され、トランジスタを有さない第2電子部品(ここでは整合回路401、411~413、422、431~433、441~443、452及び461~463、並びに、フィルタ61~66)が配置されない。言い換えると、主面91a上には、複数の電子部品のうち第1電子部品のみが配置されている。これにより、高周波モジュール1Gの上面の削り出しが可能となり、樹脂部材93と、電力増幅器11及び12と、集積回路20及び70と、スイッチ51と、の各々の厚みを減少させることができる。
主面91b及び92aの間(中層)には、フィルタ61~66と、複数の基板間接続端子151と、が配置されている。
主面92b上(下層)には、整合回路(チップインダクタ)401、411~413、422、431~433、441~443、452及び461~463と、複数の外部接続端子150と、が配置されている。このとき、主面91a上と主面91b及び92aの間とには、チップインダクタが配置されていない。つまり、チップインダクタは、3つの階層のうち下層のみに配置されている。なお、主面92b上には、チップキャパシタが配置されてもよい。
また、本実施例では、整合回路(チップインダクタ)401、411~413、422、431~433、441~443、452及び461~463の少なくとも1つのマザー基板1000側には、金属部材97が接合されている。これにより、整合回路(チップインダクタ)401、411~413、422、431~433、441~443、452及び461~463の少なくとも1つを、金属部材97を介してマザー基板1000に電気的に接続することができ、モジュール基板92内の配線を減少させることができる。
[2.7.2 高周波モジュール1Gの効果]
以上のように、本実施例に係る高周波モジュール1Gは、互いに対向する主面91a及び91bを有するモジュール基板91と、互いに対向する主面92a及び92bを有し、主面92aが主面91bに対面して配置されたモジュール基板92と、主面91b及び92aの間と主面91a上と主面92b上とに配置された複数の電子部品と、主面92b上に配置された複数の外部接続端子150と、を備え、複数の電子部品は、少なくともトランジスタをそれぞれ有する1以上の第1電子部品と、トランジスタをそれぞれ有さない1以上の第2電子部品と、を含み、主面91a上には、1以上の第1電子部品の少なくとも1つが配置され、かつ、1以上の第2電子部品が配置されていない。
以上のように、本実施例に係る高周波モジュール1Gは、互いに対向する主面91a及び91bを有するモジュール基板91と、互いに対向する主面92a及び92bを有し、主面92aが主面91bに対面して配置されたモジュール基板92と、主面91b及び92aの間と主面91a上と主面92b上とに配置された複数の電子部品と、主面92b上に配置された複数の外部接続端子150と、を備え、複数の電子部品は、少なくともトランジスタをそれぞれ有する1以上の第1電子部品と、トランジスタをそれぞれ有さない1以上の第2電子部品と、を含み、主面91a上には、1以上の第1電子部品の少なくとも1つが配置され、かつ、1以上の第2電子部品が配置されていない。
これによれば、複数の電子部品が主面91b及び92aの間と主面91a上と主面92b上との3つの階層に配置されるので、平面視における高周波モジュール1Gの小面積化、つまり高周波モジュール1Gの小型化を図ることができる。さらに、主面91a上には、複数の電子部品の中で比較的背が低い第1電子部品のみが配置されるので、高周波モジュール1Gの上層の厚みを低減することができ、高周波モジュール1Gの低背化を図ることができる。特に、主面91a上の電子部品及び樹脂部材93の削り出しを行えば、上層の厚みをさらに低減することが可能となる。
また例えば、本実施例に係る高周波モジュール1Gにおいて、1以上の第2電子部品は、複数のチップインダクタを含み、複数のチップインダクタは、主面92b上に配置され、かつ、主面91b及び92aの間と主面91a上とに配置されなくてもよい。
これによれば、複数の電子部品の中で比較的背が高いチップインダクタが主面92b上(下層)にまとめて配置される。したがって、チップインダクタが配置されない2つの階層(上層及び中層)の厚みを低減することができ、高周波モジュール1Gの低背化を図ることができる。
また、本実施例に係る高周波モジュール1Gは、互いに対向する主面91a及び91bを有するモジュール基板91と、互いに対向する主面92a及び92bを有し、主面92aが主面91bに対面して配置されたモジュール基板92と、主面91b及び92aの間と主面91a上と主面92b上とに配置された複数の電子部品と、主面92b上に配置された複数の外部接続端子150と、を備え、複数の電子部品は、複数のチップインダクタを含み、主面92b上には、複数のチップインダクタが配置され、主面91b及び92aの間と主面91a上とには、チップインダクタが配置されていない。
これによれば、複数の電子部品が主面91b及び92aの間と主面91a上と主面92b上との3つの階層に配置されるので、平面視における高周波モジュール1Gの小面積化、つまり高周波モジュール1Gの小型化を図ることができる。さらに、複数の電子部品の中で比較的背が高いチップインダクタが主面92b上(下層)にまとめて配置される。したがって、チップインダクタが配置されない2つの階層(上層及び中層)の厚みを低減することができ、高周波モジュール1Gの低背化を図ることができる。
また、本実施例に係る通信装置5は、高周波信号を処理するRFIC3と、RFIC3とアンテナ2との間で高周波信号を伝送する高周波モジュール1Gと、を備える。
これによれば、上記高周波モジュール1Gの効果を通信装置5で実現することができる。
[2.8 実施例8]
次に、上記実施の形態に係る高周波回路1の実施例8として、高周波回路1が実装された高周波モジュール1Hについて説明する。本実施例では、複数の電子部品の配置が、上記各実施例と主として異なる。以下に、本実施例に係る高周波モジュール1Hについて、上記各実施例と異なる点を中心に図30~図33を参照しながら説明する。
次に、上記実施の形態に係る高周波回路1の実施例8として、高周波回路1が実装された高周波モジュール1Hについて説明する。本実施例では、複数の電子部品の配置が、上記各実施例と主として異なる。以下に、本実施例に係る高周波モジュール1Hについて、上記各実施例と異なる点を中心に図30~図33を参照しながら説明する。
[2.8.1 高周波モジュール1Hの部品配置]
図30は、本実施例に係る高周波モジュール1Hの主面91aの平面図である。図31は、本実施例に係る高周波モジュール1Hの主面91bの平面図であり、z軸正側からモジュール基板91の主面91b側を透視した図である。図32は、本実施例に係る高周波モジュール1Hの主面92bの平面図であり、z軸正側からモジュール基板92の主面92b側を透視した図である。図33は、本実施例に係る高周波モジュール1Hの断面図である。図33における高周波モジュール1Hの断面は、図30~図32のxxxiii-xxxiii線における断面である。
図30は、本実施例に係る高周波モジュール1Hの主面91aの平面図である。図31は、本実施例に係る高周波モジュール1Hの主面91bの平面図であり、z軸正側からモジュール基板91の主面91b側を透視した図である。図32は、本実施例に係る高周波モジュール1Hの主面92bの平面図であり、z軸正側からモジュール基板92の主面92b側を透視した図である。図33は、本実施例に係る高周波モジュール1Hの断面図である。図33における高周波モジュール1Hの断面は、図30~図32のxxxiii-xxxiii線における断面である。
主面91a上(上層)には、電力増幅器11及び12と、フィルタ61~66と、が配置されている。
主面91b及び92aの間(中層)には、集積回路20及び70と、スイッチ51と、複数の基板間接続端子151と、が配置されている。集積回路20及び70と、スイッチ51と、の各々を構成する回路素子は、対応する電子部品の回路面に形成されている。回路面としては、例えば、電子部品の主面であってモジュール基板91に対面する主面が用いられる。
このように主面91b及び92aの間には、少なくともトランジスタを有する第1電子部品(ここでは集積回路20及び70、並びに、スイッチ51)が配置され、トランジスタを有さない第2電子部品(ここでは整合回路401、411~413、422、431~433、441~443、452及び461~463、並びに、フィルタ61~66)が配置されない。言い換えると、主面91b及び92aの間には、複数の電子部品のうち第1電子部品のみが配置されている。これにより、モジュール基板91及び92が接合される前に、モジュール基板91の主面91b側から樹脂部材94及び第1電子部品の削り出しが可能となり、樹脂部材94及び第1電子部品の厚みを減少させることができる。
主面92b上(下層)には、上記実施例7と同様に、整合回路(チップインダクタ)401、411~413、422、431~433、441~443、452及び461~463と、複数の外部接続端子150と、が配置されている。このとき、主面91a上と主面91b及び92aの間とには、チップインダクタが配置されていない。つまり、チップインダクタは、3つの階層のうち下層のみに配置されている。
また、本実施例では、上記実施例7と同様に、整合回路(チップインダクタ)401、411~413、422、431~433、441~443、452及び461~463のマザー基板1000側には、金属部材97が接合されている。これにより、整合回路(チップインダクタ)401、411~413、422、431~433、441~443、452及び461~463を、金属部材97を介してマザー基板1000に電気的に接続することができ、モジュール基板92内の配線を減少させることができる。
[2.8.2 高周波モジュール1Hの効果]
以上のように、本実施例に係る高周波モジュール1Hは、互いに対向する主面91a及び91bを有するモジュール基板91と、互いに対向する主面92a及び92bを有し、主面92aが主面91bに対面して配置されたモジュール基板92と、主面91b及び92aの間と主面91a上と主面92b上とに配置された複数の電子部品と、主面92b上に配置された複数の外部接続端子150と、を備え、複数の電子部品は、少なくともトランジスタをそれぞれ有する1以上の第1電子部品と、トランジスタをそれぞれ有さない1以上の第2電子部品と、を含み、主面91b及び92aの間には、1以上の第1電子部品の少なくとも1つが配置され、かつ、1以上の第2電子部品が配置されていない。
以上のように、本実施例に係る高周波モジュール1Hは、互いに対向する主面91a及び91bを有するモジュール基板91と、互いに対向する主面92a及び92bを有し、主面92aが主面91bに対面して配置されたモジュール基板92と、主面91b及び92aの間と主面91a上と主面92b上とに配置された複数の電子部品と、主面92b上に配置された複数の外部接続端子150と、を備え、複数の電子部品は、少なくともトランジスタをそれぞれ有する1以上の第1電子部品と、トランジスタをそれぞれ有さない1以上の第2電子部品と、を含み、主面91b及び92aの間には、1以上の第1電子部品の少なくとも1つが配置され、かつ、1以上の第2電子部品が配置されていない。
これによれば、複数の電子部品が主面91b及び92aの間と主面91a上と主面92b上との3つの階層に配置されるので、平面視における高周波モジュール1Hの小面積化、つまり高周波モジュール1Hの小型化を図ることができる。さらに、主面91b及び92aの間には、複数の電子部品の中で比較的背が低い第1電子部品のみが配置されるので、高周波モジュール1Hの上層の厚みを低減することができ、高周波モジュール1Hの低背化を図ることができる。特に、主面91b及び92aの間の電子部品及び樹脂部材94の削り出しを行えば、中層の厚みをさらに低減することが可能となる。
また例えば、本実施例に係る高周波モジュール1Hにおいて、1以上の第2電子部品は、複数のチップインダクタを含み、複数のチップインダクタは、主面92b上に配置され、かつ、主面91b及び92aの間と主面91a上とに配置されなくてもよい。
これによれば、複数の電子部品の中で比較的背が高いチップインダクタが主面92b上(下層)にまとめて配置される。したがって、チップインダクタが配置されない2つの階層(上層及び中層)の厚みを低減することができ、高周波モジュール1Hの低背化を図ることができる。
また、本実施例に係る高周波モジュール1Hは、上記実施例7に係る高周波モジュール1Gと同様に、互いに対向する主面91a及び91bを有するモジュール基板91と、互いに対向する主面92a及び92bを有し、主面92aが主面91bに対面して配置されたモジュール基板92と、主面91b及び92aの間と主面91a上と主面92b上とに配置された複数の電子部品と、主面92b上に配置された複数の外部接続端子150と、を備え、複数の電子部品は、複数のチップインダクタを含み、主面92b上には、複数のチップインダクタが配置され、主面91b及び92aの間と主面91a上とには、チップインダクタが配置されていない。
これによれば、複数の電子部品が主面91b及び92aの間と主面91a上と主面92b上との3つの階層に配置されるので、平面視における高周波モジュール1Hの小面積化、つまり高周波モジュール1Hの小型化を図ることができる。さらに、複数の電子部品の中で比較的背が高いチップインダクタが主面92b上(下層)にまとめて配置される。したがって、チップインダクタが配置されない2つの階層(上層及び中層)の厚みを低減することができ、高周波モジュール1Hの低背化を図ることができる。
また、本実施例に係る通信装置5は、高周波信号を処理するRFIC3と、RFIC3とアンテナ2との間で高周波信号を伝送する高周波モジュール1Hと、を備える。
これによれば、上記高周波モジュール1Hの効果を通信装置5で実現することができる。
(変形例)
以上、本発明に係る高周波モジュール及び通信装置について、実施の形態及び実施例に基づいて説明したが、本発明に係る高周波モジュール及び通信装置は、上記実施の形態及び実施例に限定されるものではない。上記実施例における任意の構成要素を組み合わせて実現される別の実施例や、上記実施の形態及び上記実施例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、上記高周波モジュールを内蔵した各種機器も本発明に含まれる。
以上、本発明に係る高周波モジュール及び通信装置について、実施の形態及び実施例に基づいて説明したが、本発明に係る高周波モジュール及び通信装置は、上記実施の形態及び実施例に限定されるものではない。上記実施例における任意の構成要素を組み合わせて実現される別の実施例や、上記実施の形態及び上記実施例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、上記高周波モジュールを内蔵した各種機器も本発明に含まれる。
例えば、上記実施の形態に係る高周波回路及び通信装置の回路構成において、図面に開示された各回路素子及び信号経路を接続する経路の間に、別の回路素子及び配線などが挿入されてもよい。例えば、スイッチ51とフィルタ62との間、及び/又は、スイッチ51とフィルタ65との間に、整合回路が挿入されてもよい。
なお、上記各実施例における複数の電子部品の配置は、例示であり、上記各実施例に限定されない。例えば、上記の任意の実施例における任意の電子部品の位置を他の実施例における当該電子部品の位置に置き換えてもよい。例えば、各実施例において、PA制御器71を含む集積回路70は、電力増幅器11及び/又は12の上に積層されてもよい。また例えば、実施例1に係る高周波モジュール1Aにおいて、電力増幅器11及び12は、実施例4及び5のように主面91b及び92aの間に配置されてもよい。
なお、上記各実施例において、複数の外部接続端子150として、銅ポスト電極が用いられていたが、これに限定されない。例えば、複数の外部接続端子150として、バンプ電極が用いられてもよい。この場合、高周波モジュールは、樹脂部材95を備えなくてもよい。
本発明は、フロントエンド部に配置される高周波モジュールとして、携帯電話などの通信機器に広く利用できる。
1 高周波回路
1A、1B、1C、1D、1E、1F、1G、1H 高周波モジュール
2 アンテナ
3 RFIC
4 BBIC
5 通信装置
11、12 電力増幅器
20、70 集積回路
21、22 低雑音増幅器
51、52、53、54、55 スイッチ
61、62、63、64、65、66 フィルタ
71 PA制御器
91、92 モジュール基板
91a、91b、92a、92b 主面
93、94、95 樹脂部材
96 シールド電極層
97 金属部材
100 アンテナ接続端子
111、112 高周波入力端子
121、122 高周波出力端子
131 制御端子
150 外部接続端子
151 基板間接続端子
401、411、412、413、422、431、432、433、441、442、443、452、461、462、463 整合回路
440 IPD
511、512、513、514、515、516、517、521、522、523、524、531、532、533、541、542、543、544、551、552、553 端子
1000 マザー基板
1A、1B、1C、1D、1E、1F、1G、1H 高周波モジュール
2 アンテナ
3 RFIC
4 BBIC
5 通信装置
11、12 電力増幅器
20、70 集積回路
21、22 低雑音増幅器
51、52、53、54、55 スイッチ
61、62、63、64、65、66 フィルタ
71 PA制御器
91、92 モジュール基板
91a、91b、92a、92b 主面
93、94、95 樹脂部材
96 シールド電極層
97 金属部材
100 アンテナ接続端子
111、112 高周波入力端子
121、122 高周波出力端子
131 制御端子
150 外部接続端子
151 基板間接続端子
401、411、412、413、422、431、432、433、441、442、443、452、461、462、463 整合回路
440 IPD
511、512、513、514、515、516、517、521、522、523、524、531、532、533、541、542、543、544、551、552、553 端子
1000 マザー基板
Claims (20)
- 互いに対向する第1主面及び第2主面を有する第1モジュール基板と、
互いに対向する第3主面及び第4主面を有し、前記第3主面が前記第2主面に対面して配置された第2モジュール基板と、
前記第2主面及び前記第3主面の間と前記第1主面上と前記第4主面上とに配置された複数の電子部品と、
前記第4主面上に配置された複数の外部接続端子と、を備え、
前記複数の電子部品は、少なくともトランジスタをそれぞれ有する1以上の第1電子部品と、トランジスタをそれぞれ有さない1以上の第2電子部品と、を含み、
前記第2主面及び前記第3主面の間と前記第1主面上と前記第4主面上とのいずれかには、前記1以上の第1電子部品の少なくとも1つが配置され、かつ、前記1以上の第2電子部品が配置されていない、
高周波モジュール。 - 前記第4主面上には、前記1以上の第1電子部品の前記少なくとも1つが配置され、かつ、前記1以上の第2電子部品が配置されていない、
請求項1に記載の高周波モジュール。 - 前記1以上の第2電子部品は、複数のチップインダクタを含み、
前記第1主面上には、前記複数のチップインダクタが配置され、
前記第2主面及び前記第3主面の間と前記第4主面上とには、チップインダクタが配置されていない、
請求項2に記載の高周波モジュール。 - 前記1以上の第1電子部品は、低雑音増幅器を含み、
前記低雑音増幅器は、前記第4主面上に配置されている、
請求項3に記載の高周波モジュール。 - 前記1以上の第1電子部品は、電力増幅器を含み、
前記電力増幅器は、前記第1主面上に配置されている、
請求項4に記載の高周波モジュール。 - 前記1以上の第1電子部品は、前記電力増幅器を制御する制御器を含み、
前記制御器は、前記第4主面上に配置されている、
請求項5に記載の高周波モジュール。 - 前記1以上の第2電子部品は、前記電力増幅器に接続される第1フィルタを含み、
前記第1フィルタは、前記第1主面上に配置されている、
請求項6に記載の高周波モジュール。 - 前記1以上の第2電子部品は、前記低雑音増幅器に接続される第2フィルタを含み、
前記第2フィルタは、前記第2主面及び前記第3主面の間に配置されている、
請求項7に記載の高周波モジュール。 - 前記1以上の第2電子部品は、前記電力増幅器及び前記低雑音増幅器に接続される第3フィルタを含み、
前記第3フィルタは、前記第2主面及び前記第3主面の間に配置されている、
請求項8に記載の高周波モジュール。 - 前記1以上の第2電子部品は、集積型パッシブデバイスを含み、
前記集積型パッシブデバイスは、前記第2主面及び前記第3主面の間に配置されている、
請求項3~9のいずれか1項に記載の高周波モジュール。 - 前記1以上の第2電子部品は、複数のチップインダクタを含み、
前記第2主面及び前記第3主面の間には、前記複数のチップインダクタが配置され、
前記第1主面上と前記第4主面上とには、チップインダクタが配置されていない、
請求項2に記載の高周波モジュール。 - 前記第1主面上には、前記1以上の第1電子部品の前記少なくとも1つが配置され、かつ、前記1以上の第2電子部品が配置されていない、
請求項1に記載の高周波モジュール。 - 前記第2主面及び前記第3主面の間には、前記1以上の第1電子部品の前記少なくとも1つが配置され、かつ、前記1以上の第2電子部品が配置されていない、
請求項1に記載の高周波モジュール。 - 前記1以上の第2電子部品は、複数のチップインダクタを含み、
前記第4主面上には、前記複数のチップインダクタが配置され、
前記第2主面及び前記第3主面の間と前記第1主面上とには、チップインダクタが配置されていない、
請求項12又は13に記載の高周波モジュール。 - 高周波信号を処理する信号処理回路と、
前記信号処理回路とアンテナとの間で前記高周波信号を伝送する、請求項1~14のいずれか1項に記載の高周波モジュールと、を備える、
通信装置。 - 互いに対向する第1主面及び第2主面を有する第1モジュール基板と、
互いに対向する第3主面及び第4主面を有し、前記第3主面が前記第2主面に対面して配置された第2モジュール基板と、
前記第2主面及び前記第3主面の間と前記第1主面上と前記第4主面上とに配置された複数の電子部品と、
前記第4主面上に配置された複数の外部接続端子と、を備え、
前記複数の電子部品は、複数のチップインダクタを含み、
前記第2主面及び前記第3主面の間と前記第1主面上と前記第4主面上とのうちの1つには、前記複数のチップインダクタが配置され、
前記第2主面及び前記第3主面の間と前記第1主面上と前記第4主面上とのうちの残りの2つには、チップインダクタが配置されていない、
高周波モジュール。 - 前記複数のチップインダクタは、前記第1主面上に配置されている、
請求項16に記載の高周波モジュール。 - 前記複数のチップインダクタは、前記第2主面及び前記第3主面の間に配置されている、
請求項16に記載の高周波モジュール。 - 前記複数のチップインダクタは、前記第4主面上に配置されている、
請求項16に記載の高周波モジュール。 - 高周波信号を処理する信号処理回路と、
前記信号処理回路とアンテナとの間で前記高周波信号を伝送する、請求項16~19のいずれか1項に記載の高周波モジュールと、を備える、
通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US18/477,564 US20240030163A1 (en) | 2021-03-31 | 2023-09-29 | Radio-frequency module and communication device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021060341 | 2021-03-31 | ||
JP2021-060341 | 2021-03-31 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
US18/477,564 Continuation US20240030163A1 (en) | 2021-03-31 | 2023-09-29 | Radio-frequency module and communication device |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2022209750A1 true WO2022209750A1 (ja) | 2022-10-06 |
Family
ID=83456060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2022/010865 WO2022209750A1 (ja) | 2021-03-31 | 2022-03-11 | 高周波モジュール及び通信装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20240030163A1 (ja) |
WO (1) | WO2022209750A1 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003132327A (ja) * | 2001-10-24 | 2003-05-09 | Fujitsu Media Device Kk | カード型半導体装置 |
WO2020022180A1 (ja) * | 2018-07-23 | 2020-01-30 | 株式会社村田製作所 | 高周波モジュール |
JP2020507230A (ja) * | 2016-12-21 | 2020-03-05 | インテル コーポレイション | 無線通信技術、装置及び方法 |
JP2021500838A (ja) * | 2017-10-24 | 2021-01-07 | アールエフ360・ヨーロップ・ゲーエムベーハー | Rfフィルタおよびrfフィルタを設計する方法 |
WO2021039068A1 (ja) * | 2019-08-30 | 2021-03-04 | 株式会社村田製作所 | 高周波モジュールおよび通信装置 |
WO2021039014A1 (ja) * | 2019-08-28 | 2021-03-04 | 株式会社村田製作所 | 高周波モジュール及び通信装置 |
-
2022
- 2022-03-11 WO PCT/JP2022/010865 patent/WO2022209750A1/ja active Application Filing
-
2023
- 2023-09-29 US US18/477,564 patent/US20240030163A1/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003132327A (ja) * | 2001-10-24 | 2003-05-09 | Fujitsu Media Device Kk | カード型半導体装置 |
JP2020507230A (ja) * | 2016-12-21 | 2020-03-05 | インテル コーポレイション | 無線通信技術、装置及び方法 |
JP2021500838A (ja) * | 2017-10-24 | 2021-01-07 | アールエフ360・ヨーロップ・ゲーエムベーハー | Rfフィルタおよびrfフィルタを設計する方法 |
WO2020022180A1 (ja) * | 2018-07-23 | 2020-01-30 | 株式会社村田製作所 | 高周波モジュール |
WO2021039014A1 (ja) * | 2019-08-28 | 2021-03-04 | 株式会社村田製作所 | 高周波モジュール及び通信装置 |
WO2021039068A1 (ja) * | 2019-08-30 | 2021-03-04 | 株式会社村田製作所 | 高周波モジュールおよび通信装置 |
Also Published As
Publication number | Publication date |
---|---|
US20240030163A1 (en) | 2024-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2022019182A (ja) | 高周波モジュール及び通信装置 | |
JP2021093607A (ja) | 高周波モジュール及び通信装置 | |
US11463118B2 (en) | Radio frequency module and communication device | |
WO2022209751A1 (ja) | 高周波モジュール及び通信装置 | |
US11431363B2 (en) | Radio frequency module and communication device | |
WO2022153767A1 (ja) | 高周波モジュール及び通信装置 | |
US11528044B2 (en) | Radio frequency module and communication device | |
WO2022024641A1 (ja) | 高周波モジュール及び通信装置 | |
US20210320677A1 (en) | Radio frequency module and communication device | |
WO2022209750A1 (ja) | 高周波モジュール及び通信装置 | |
WO2022209736A1 (ja) | 高周波モジュール及び通信装置 | |
WO2022209741A1 (ja) | 高周波モジュール及び通信装置 | |
WO2022209731A1 (ja) | 高周波モジュール及び通信装置 | |
WO2022209734A1 (ja) | 高周波モジュール及び通信装置 | |
WO2022209728A1 (ja) | 高周波モジュール及び通信装置 | |
WO2022209756A1 (ja) | 高周波モジュール及び通信装置 | |
WO2022209749A1 (ja) | 高周波モジュール及び通信装置 | |
WO2022209738A1 (ja) | 高周波モジュール及び通信装置 | |
WO2022209754A1 (ja) | 高周波モジュール | |
WO2022209740A1 (ja) | 高周波モジュール | |
WO2022209755A1 (ja) | 高周波モジュール | |
WO2022209729A1 (ja) | 高周波モジュール及び通信装置 | |
WO2022209742A1 (ja) | 高周波モジュール及び通信装置 | |
WO2023021792A1 (ja) | 高周波モジュール及び通信装置 | |
WO2022209730A1 (ja) | 高周波モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 22779971 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 22779971 Country of ref document: EP Kind code of ref document: A1 |