WO2022092341A1 - Pulse width modulation control device equalizing switching element heat distribution of dual inverter, and method for controlling same - Google Patents

Pulse width modulation control device equalizing switching element heat distribution of dual inverter, and method for controlling same Download PDF

Info

Publication number
WO2022092341A1
WO2022092341A1 PCT/KR2020/014804 KR2020014804W WO2022092341A1 WO 2022092341 A1 WO2022092341 A1 WO 2022092341A1 KR 2020014804 W KR2020014804 W KR 2020014804W WO 2022092341 A1 WO2022092341 A1 WO 2022092341A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
inverter
command signal
pulse signal
command
Prior art date
Application number
PCT/KR2020/014804
Other languages
French (fr)
Korean (ko)
Inventor
박용순
김기향
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020237011397A priority Critical patent/KR20230062605A/en
Priority to PCT/KR2020/014804 priority patent/WO2022092341A1/en
Publication of WO2022092341A1 publication Critical patent/WO2022092341A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/493—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode the static converters being arranged for operation in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P29/00—Arrangements for regulating or controlling electric motors, appropriate for both AC and DC motors
    • H02P29/60—Controlling or determining the temperature of the motor or of the drive
    • H02P29/68—Controlling or determining the temperature of the motor or of the drive based on the temperature of a drive component or a semiconductor component
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P2207/00—Indexing scheme relating to controlling arrangements characterised by the type of motor
    • H02P2207/07—Doubly fed machines receiving two supplies both on the stator only wherein the power supply is fed to different sets of stator windings or to rotor and stator windings
    • H02P2207/076—Doubly fed machines receiving two supplies both on the stator only wherein the power supply is fed to different sets of stator windings or to rotor and stator windings wherein both supplies are made via converters: especially doubly-fed induction machines; e.g. for starting

Definitions

  • the present disclosure relates to a pulse width modulation (PWM) technique for equalizing heat distribution in a switching element of a double inverter, and is applied to an open winding type motor system.
  • PWM pulse width modulation
  • the double inverter is a device that converts DC power into AC power, and is applied to the drive system of an open winding type induction motor.
  • the double inverter converts power through high-speed switching of a power semiconductor such as an insulated gate bipolar transistor (IGBT). the temperature increases At this time, a difference occurs in the losses of the upper and lower switch transistors of one leg of the dual inverter, which appears as an imbalance in temperature.
  • IGBT insulated gate bipolar transistor
  • 1 is a simulation result for explaining an imbalance in the temperature of a switching element included in a dual inverter.
  • a bright part means a conduction loss
  • a dark part means a switching loss.
  • the losses of the lower switching transistors SIa1, SIb1, SIc1, SIa2, SIb2, and SIc2 are the losses of the upper switching transistors Sa1, Sb1, Sc1, Sa2, Sb2, Sc2. It can be seen that the loss is larger than the loss. Also, it can be seen that there is a large difference in the conduction loss rather than the switching loss.
  • a lot of loss means a lot of heat. When heat imbalance occurs between transistors, it is not easy to derive a heat dissipation method for the transistor, and stress is accumulated in the transistor that generates a lot of heat, which may cause malfunction and reduced lifespan.
  • a pulse width modulation control method is a pulse width modulation (PULSE WIDTH MODULATION; PWM) control method for equalizing heat distribution in a switching element using a first inverter and a second inverter, extracting a signal to obtain a positive command signal; acquiring a first inverter pulse signal to be applied; acquiring a second inverter pulse signal to be applied to a second inverter based on a negative command signal at a first time, and a second triangle wave; Applying an inverter pulse signal and applying a second inverter pulse signal to a second inverter to generate an output signal for a first time, the first inverter based on the negative command signal and the first triangle wave at the second time obtaining a third inverter pulse signal to be applied to, a positive command signal at a second time, and obtaining a fourth inverter pulse signal to be applied to the second inverter based on the second triangle wave, and to the first inverter and applying a third in
  • the command signal of the pulse width modulation control method includes a first command signal, a second command signal, and a third command signal, and a positive command signal is obtained by extracting a positive signal from among the command signals.
  • the acquiring step includes: extracting a positive signal from the first command signal to obtain a first positive command signal; extracting a positive signal from the second command signal to obtain a second positive command signal; and and extracting a positive signal from among the three command signals to obtain a third positive command signal, wherein extracting a negative signal from among the command signals to obtain a negative command signal includes: a negative signal from among the first command signals extracting to obtain a first negative command signal; extracting a negative signal from among the second command signals to obtain a second negative command signal; and acquiring a negative command signal, wherein the first command signal, the second command signal, and the third command signal have a phase difference of 120 degrees from each other.
  • the obtaining of the first inverter pulse signal of the pulse width modulation control method includes: obtaining a first pulse signal by comparing a first positive command signal with a first triangle wave at a first time; comparing the second positive command signal with the first triangle wave at a first time to obtain a second pulse signal, and at a first time comparing the third positive command signal with the first triangle wave to obtain a third pulse signal including the steps of
  • the acquiring of the second inverter pulse signal of the pulse width modulation control method includes: acquiring a fourth pulse signal by comparing the first negative command signal with the second triangle wave at a first time; Comparing the second negative command signal and the second triangle wave at a first time to obtain a fifth pulse signal, and at a first time comparing the third negative command signal with the second triangle wave to obtain a sixth pulse signal including the steps of
  • the generating of the output signal for the first time of the pulse width modulation control method includes applying a first pulse signal to the A-phase input unit of the first inverter, and applying the first pulse signal to the B-phase input unit of the first inverter.
  • a second pulse signal is applied, a third pulse signal is applied to a phase C input of the first inverter, a fourth pulse signal is applied to a phase A input of the second inverter, and a fifth pulse signal is applied to a phase B input of the second inverter.
  • Acquiring the third inverter pulse signal of the pulse width modulation control method includes: acquiring a first level shifting signal based on a first negative command signal; acquiring a second level shifting signal based on the second level shifting signal, acquiring a third level shifting signal based on a third negative command signal, comparing the first level shifting signal with the first triangular wave at a second time for a seventh pulse acquiring a signal, comparing the second level shifting signal with the first triangle wave at a second time to obtain an eighth pulse signal, and comparing the third level shifting signal with the first triangle wave at a second time to obtain a ninth acquiring a pulse signal.
  • Acquiring the fourth inverter pulse signal of the pulse width modulation control method includes: acquiring a fourth level shifting signal based on a first positive command signal; obtaining a fifth level shifting signal based on the fifth level shifting signal, obtaining a sixth level shifting signal based on the third positive command signal, comparing the fourth level shifting signal with the second triangle wave at a second time to obtain a tenth pulse acquiring a signal, comparing the fifth level shifting signal with the second triangle wave at a second time to obtain an eleventh pulse signal, and comparing the sixth level shifting signal with the second triangle wave at a second time to obtain a twelfth acquiring a pulse signal.
  • the generating of the output signal for the second time of the pulse width modulation control method includes applying a seventh pulse signal to the A-phase input unit of the first inverter, and applying the seventh pulse signal to the B-phase input unit of the first inverter.
  • An eighth pulse signal is applied, a ninth pulse signal is applied to a phase C input of the first inverter, a tenth pulse signal is applied to a phase A input of a second inverter, and an eleventh pulse signal is applied to a phase B input of the second inverter.
  • generating an output signal for a second time by applying a pulse signal and applying a twelfth pulse signal to a C-phase input unit of a second inverter.
  • the entire control period of the pulse width modulation control method includes a first time and a second time, and the entire control period is repeated.
  • Acquiring the first level shifting signal of the pulse width modulation control method includes adding a power supply voltage of a first inverter to a first negative command signal, and a second level shifting signal
  • the acquiring includes adding a power supply voltage of the first inverter to the second negative command signal
  • acquiring the third level shifting signal includes adding the power supply voltage of the first inverter to the third negative command signal includes
  • Acquiring the fourth level shifting signal of the pulse width modulation control method includes subtracting a power supply voltage of a second inverter from a first positive command signal, and applying a fifth level shifting signal
  • the acquiring includes subtracting the power supply voltage of the second inverter from the second positive command signal
  • the acquiring the sixth level shifting signal includes subtracting the power supply voltage of the second inverter from the third positive command signal.
  • 1 is a simulation result for explaining an imbalance in the temperature of a switching element included in a dual inverter.
  • FIG. 2 is a diagram illustrating an apparatus for controlling pulse width modulation according to an embodiment of the present disclosure.
  • FIG 3 is a diagram illustrating a dual inverter according to an embodiment of the present disclosure.
  • FIG. 4 is a view for explaining a process of generating a switching signal applied to each inverter according to an embodiment of the present disclosure.
  • FIG. 5 is a view for explaining a signal applied to a switching device and a signal applied to an inverse switching device according to an embodiment of the present disclosure.
  • FIG. 6 is a flowchart illustrating an operation performed by a control device according to an embodiment of the present disclosure.
  • FIG. 7 is a diagram for explaining a step of acquiring a positive command signal and a negative command signal according to an embodiment of the present disclosure.
  • FIG 8 shows an equation for converting a command signal used in a control device into a vector according to an embodiment of the present disclosure.
  • FIG. 9 is a view for explaining a process of generating an inverter pulse signal according to an embodiment of the present disclosure.
  • FIG. 10 shows an equation for calculating a command signal used in a control device according to an embodiment of the present disclosure.
  • FIG. 11 is a view for explaining a process of generating an inverter pulse signal according to an embodiment of the present disclosure.
  • FIG. 12 is a view for explaining a process of generating an inverter pulse signal according to an embodiment of the present disclosure.
  • 13 is a simulation result for explaining the balance of switching element losses included in the dual inverter according to an embodiment of the present disclosure.
  • FIG. 14 is a diagram for explaining an experimental effect according to an embodiment of the present disclosure.
  • 15 is a diagram for explaining an experimental effect according to an embodiment of the present disclosure.
  • the term “unit” refers to a software or hardware component, and “unit” performs certain roles. However, “part” is not meant to be limited to software or hardware. A “unit” may be configured to reside on an addressable storage medium and may be configured to refresh one or more processors. Thus, by way of example, “part” includes components such as software components, object-oriented software components, class components and task components, processes, functions, properties, procedures, subroutines, segments of program code, drivers, firmware, microcode, circuitry, data, databases, data structures, tables, arrays and variables. The functionality provided within components and “parts” may be combined into a smaller number of components and “parts” or further divided into additional components and “parts”.
  • unit may be implemented with a processor and a memory.
  • processor should be interpreted broadly to include general purpose processors, central processing units (CPUs), microprocessors, digital signal processors (DSPs), controllers, microcontrollers, state machines, and the like.
  • processor may refer to an application specific semiconductor (ASIC), a programmable logic device (PLD), a field programmable gate array (FPGA), or the like.
  • ASIC application specific semiconductor
  • PLD programmable logic device
  • FPGA field programmable gate array
  • processor refers to a combination of processing devices, such as, for example, a combination of a DSP and a microprocessor, a combination of a plurality of microprocessors, a combination of one or more microprocessors in combination with a DSP core, or any other such configurations. may refer to.
  • memory should be interpreted broadly to include any electronic component capable of storing electronic information.
  • the term memory includes random access memory (RAM), read-only memory (ROM), non-volatile random access memory (NVRAM), programmable read-only memory (PROM), erase-programmable read-only memory (EPROM), electrical may refer to various types of processor-readable media, such as erasable PROM (EEPROM), flash memory, magnetic or optical data storage, registers, and the like.
  • RAM random access memory
  • ROM read-only memory
  • NVRAM non-volatile random access memory
  • PROM programmable read-only memory
  • EPROM erase-programmable read-only memory
  • electrical may refer to various types of processor-readable media, such as erasable PROM (EEPROM), flash memory, magnetic or optical data storage, registers, and the like.
  • a memory is said to be in electronic communication with the processor if the processor is capable of reading information from and/or writing information to the memory.
  • a memory integrated in the processor is in electronic communication with the processor.
  • FIG. 2 is a diagram illustrating an apparatus for controlling pulse width modulation according to an embodiment of the present disclosure.
  • the control device 200 may include a processor 210 and a memory 220 .
  • the processor 210 may execute instructions stored in the memory 220 .
  • the control device 200 may generate a pulse to be applied to the first inverter and the second inverter in order to equalize the heat distribution of the switching element of the dual inverter based on the command stored in the memory 220 . Also, the control device 200 may apply the generated pulses to the first inverter and the second inverter.
  • control device 200 will be described in more detail below.
  • FIG 3 is a diagram illustrating a dual inverter according to an embodiment of the present disclosure.
  • the dual inverter is a device that converts DC power into one AC power by combining two inverters. It is applied to the drive system of an open winding type induction motor.
  • the double inverter can convert power through high-speed switching of a power semiconductor such as an insulated gate bipolar transistor (IGBT).
  • IGBT insulated gate bipolar transistor
  • such a power semiconductor is referred to as a switching device or a switching transistor.
  • the loss of the switching element may include a conduction loss due to a voltage across the switching element and a current flowing through the element.
  • the loss of the switching element may include a transient state loss that occurs during switching. The operating temperature of the switching element may increase due to such conduction loss and switching loss.
  • the first inverter 310 may include a plurality of switching elements.
  • the first inverter 310 includes a 1a switching element Sa1, a 1a inverse switching element SIa1, a 1b switching element Sb1, a 1b inverse switching element SIb1, a 1c switching element ( Sc1), and a 1c inverse switching element SIc1.
  • the 1a switching device Sa1 and the 1a inverse switching device SIa1 may be switching devices related to the A phase among the three phases.
  • the signal applied to the 1a switching element Sa1 may be complementary to the signal applied to the 1a inverse switching element SIa1 .
  • the 1a A signal applied to the inverse switching element SIa1 may be 1.
  • Signals to turn off both the switching element and the inverse switching element may be applied in the dead time period inserted for actual operation, but signals applied to each switch element are basically complementary to each other in the non-dead time period.
  • the 1b switching device Sb1 and the 1b inverse switching device SIb1 may be switching devices related to the B phase among the three phases.
  • the signal applied to the 1b switching element Sb1 may be complementary to the signal applied to the 1b inverse switching element SIb1. For example, when the signal applied to the 1b first switching device Sb1 is 1, the signal applied to the 1b inverse switching device SIb1 is 0, and when the signal applied to the 1b switching device Sb1 is 0, the 1b first switching device Sb1 is 0.
  • a signal applied to the inverse switching element SIb1 may be 1.
  • the 1c-th switching element Sc1 and the 1c-th inverse switching element SIc1 may be switching elements related to the C phase among the three phases.
  • the signal applied to the 1c first switching element Sc1 may be complementary to the signal applied to the 1c inverse switching element SIc1 .
  • the signal applied to the 1c-th switching element Sc1 is 1, the signal applied to the 1c-th inverse switching element SIc1 is 0, and when the signal applied to the 1c-th switching element Sc1 is 0, the 1c-th switching element Sc1 is 0.
  • a signal applied to the inverse switching element SIc1 may be 1.
  • the second inverter 320 may include a plurality of switching elements.
  • the second inverter 320 includes a 2a switching element Sa2, a 2a inverse switching element SIa2, a 2b switching element Sb2, a 2b inverse switching element SIb2, and a 2c switching element ( Sc2), and a 2c inverse switching element SIc2.
  • 1a switching device Sa1 , 1b switching device Sb1 , 1c switching device Sc1 , 2a switching device Sa2 , 2b switching device Sb2 , and The 2c second switching element Sc2 is referred to as an upper switching element (transistor).
  • 1a inverse switching element SIa1, 1b inverse switching element SIb1, 1c inverse switching element SIc1, 2a inverse switching element SIa2, 2b inverse switching element SIb2, and The 2c-th inverse switching element SIc2 is referred to as a lower switching element (transistor).
  • the 2a switching device Sa2 and the 2a inverse switching device SIa2 may be switching devices related to the A phase among the three phases.
  • the signal applied to the 2a switching element Sa2 may be complementary to the signal applied to the 2a inverse switching element SIa2 .
  • the 2a A signal applied to the inverse switching element SIa2 may be 1.
  • the 2b switching element Sb2 and the 2b inverse switching element SIb2 may be switching elements related to the B phase among the three phases.
  • the signal applied to the 2b switching element Sb2 may be complementary to the signal applied to the 2b inverse switching element SIb2. For example, if the signal applied to the 2b switching device Sb2 is 1, the signal applied to the 2b inverse switching device SIb2 is 0, and when the signal applied to the 2b switching device Sb2 is 0, the 2b second switching device Sb2 is 0.
  • a signal applied to the inverse switching element SIb2 may be 1.
  • the 2c switching element Sc2 and the 2c inverse switching element SIc2 may be switching elements related to the C phase among the three phases.
  • the signal applied to the 2c switching element Sc2 may be complementary to the signal applied to the 2c inverse switching element SIc2 .
  • the signal applied to the 2c second switching element Sc2 is 1
  • the signal applied to the 2c inverse switching element SIc2 is 0,
  • the 2c-th signal applied to the 2c switching element Sc2 is 0.
  • a signal applied to the inverse switching element SIc2 may be 1.
  • the power supply voltage of the first inverter 310 may be V dc1 . Also, the power supply voltage of the second inverter 320 may be V dc2 .
  • Motor 330 may be an open end winding induction machine.
  • V OEW the voltage applied to the winding of the motor 330
  • the sum of the inverter output voltages at both ends is applied, which can be expressed as [Equation 1].
  • phase A here is the switching state for each inverter phase output and has a value of 1 or 0.
  • phase B indicates that the phases of phase A, phase B, and phase C are 120 degrees different from each other.
  • CBPWM Pulse Width Modulation
  • SVM space vector modulation
  • FIG. 4 is a view for explaining a process of generating a switching signal applied to each inverter according to an embodiment of the present disclosure.
  • 4 is a first command signal for phase A ( ), the first triangular wave vcr1, and the second triangular wave vcr2.
  • 2nd command signal for phase B ( ) and the third command signal for C phase ( ) is the first command signal ( ) and the phase are only 120 degrees different, so the first command signal ( ) can be described in the same way.
  • the pulse signal is becomes high(1) when It can be low(0) when .
  • the pulse signal is becomes low(0) when It can be high(1) when .
  • Sa1 of FIG. 4 represents a signal applied to the 1a switching element Sa1 of the first inverter.
  • Sa1 When , high (1) is applied to the 1a switching element (Sa1), When , it can be seen that low (0) is applied to the 1a switching element Sa1.
  • Sa2 of FIG. 4 represents a signal applied to the second switching element Sa2 of the second inverter. Referring to Figure 4, When , low (0) is applied to the 2a switching element Sa2 and When , it can be seen that high (1) is applied to the 2a switching element Sa2.
  • FIG. 5 is a view for explaining a signal applied to a switching device and a signal applied to an inverse switching device according to an embodiment of the present disclosure.
  • the pulse signal is becomes high(1) when It can be low(0) when .
  • the pulse signal is becomes low(0) when It can be high(1) when . 5 is a schematic view of this.
  • the pulse signal is It becomes high (1) when , and in the case of the second inverter, the pulse signal When , it becomes low(0). This is because inversion is made by the inverter 560 .
  • the control device 200 may include comparators 510 and 530 and inverters 520 and 540 .
  • the comparators 510 and 530 and the inverters 520 and 540 included in the control device 200 may be implemented in hardware or software.
  • the comparators 510 and 530 output "1" when the value of the + input signal is greater than the value of the - input signal, and output "0" when the value of the + input signal is smaller than the value of the - input signal.
  • the inverters 520 and 540 may invert the input signal. For example, the inverters 520 and 540 may output “0” when the input signal is “1” and output “1” when the input signal is “0”.
  • the control device 200 may perform a step of comparing the first command signal Van* with the first triangular wave vcr1 by the comparator 510 .
  • the control device 200 may perform a step of generating a signal to be applied to the 1a switching element Sa1 based on the comparator 510 .
  • the control device 200 may perform the step of generating the inverse of the signal to be applied to the 1a switching element Sa1 by the inverter 520 .
  • the control device 200 may apply the inverse of the signal to be applied to the 1a switching device Sa1 to the 1a inverse switching device SIa1.
  • control device 200 may perform a step of comparing the first command signal Van* with the second triangular wave vcr2 by the comparator 530 .
  • the control device 200 may perform a step of generating a signal to be applied to the 2a inverse switching element SIa2 based on the comparator 530 .
  • the control device 200 may perform the step of generating the inverse of the signal to be applied to the 2a inverse switching element SIa2 by the inverter 540 .
  • control device 200 may apply the inverse of the signal to be applied to the 2a inverse switching element SIa2 to the 2a switching element Sa2.
  • the first command signal Van* for the A phase has been described as a reference, but the description for the B phase and the C phase includes the first command signal Van* as the second command signal Vbn * and the third Since it can be described by replacing it with the command signal Vcn * , the overlapping description will be omitted.
  • FIG. 6 is a flowchart illustrating an operation performed by a control device according to an embodiment of the present disclosure.
  • the control device 200 may extract a positive signal from among the command signals to obtain a positive command signal ( 610 ).
  • the positive command signal may also be referred to as a first inverter command signal.
  • the control device 200 may extract a negative signal from among the command signals to obtain a negative command signal ( 620 ).
  • the negative command signal may also be the second inverter command signal. Steps 610 and 620 will be described in conjunction with FIGS. 7 and 8 .
  • FIG. 7 is a diagram for explaining a step of acquiring a positive command signal and a negative command signal according to an embodiment of the present disclosure.
  • the command signal may include a first command signal Van* corresponding to the A phase, a second command signal Vbn* corresponding to the B phase, and a third command signal Vcn* corresponding to the C phase.
  • the first command signal Van*, the second command signal Vbn*, and the third command signal Vcn* may have a phase difference of 120 degrees from each other. In FIG. 7 , the first command signal Van* will be mainly described.
  • the control device 200 may extract a positive signal from the first command signal Van* to obtain the first positive command signal Va1*. Also, the control device 200 may extract a negative signal from the first command signal Van* to obtain the first negative command signal Va2*.
  • the control device 200 may extract a positive signal from the second command signal Vbn* to obtain a second positive command signal Vb1*. Also, the control device 200 may extract a negative signal from the second command signal Vbn* to obtain the second negative command signal Vb2*.
  • the control device 200 may extract a positive signal from the third command signal Vcn* to obtain the third positive command signal Vc1*. Also, the control device 200 may extract a negative signal from the third command signal Vcn* to obtain the third negative command signal Vc2*.
  • the positive command signal may include a first positive command signal Va1*, a second positive command signal Vb1*, and a third positive command signal Vc1*.
  • the negative command signal may include a first negative command signal Va2*, a second negative command signal Vb2*, and a third negative command signal Vc2*.
  • FIG 8 shows an equation for converting a command signal used in a control device into a vector according to an embodiment of the present disclosure.
  • the control device 200 may use a positive command signal.
  • the positive command signal may include a first positive command signal Va1*, a second positive command signal Vb1*, and a third positive command signal Vc1*.
  • the positive command signal may be compared with the first triangular wave vcr1 , and the controller 200 may generate a first inverter pulse signal.
  • the control device 200 converts the positive command signal used by the vector into a vector, can be the same as
  • the control device 200 may use a negative command signal.
  • the negative command signal may include a first negative command signal Va2*, a second negative command signal Vb2*, and a third negative command signal Vc2*.
  • the negative command signal may be compared with the second triangular wave vcr2 , and the controller 200 may generate a second inverter pulse signal.
  • the control device 200 converts the negative command signal used by the vector into a vector, can be the same as
  • the control device 200 may perform an operation 630 of selecting a mode.
  • the mode may include a first mode and a second mode.
  • the first time may mean a time during which the control device 200 operates in the first mode.
  • the first time may be a predetermined time, and may be determined based on a period of a command signal or a period of a triangular wave.
  • the second time may mean a time during which the control device 200 operates in the second mode.
  • the second time may be a predetermined time, and may be determined based on a period of a command signal or a period of a triangular wave.
  • the entire control period may include a first time and a second time. That is, the first time and the second time may alternately arrive.
  • the length of the first time and the second time may be the same or different.
  • the control device 200 may select the first mode when the first time of the entire control cycle arrives, and select the second mode when the second time arrives.
  • control device 200 may select one of the first mode and the second mode according to the temperature of the device. For example, the control device 200 may control the first inverter and the second inverter using the first mode. At this time, when the temperature of the elements included in the first inverter and the second inverter is higher than the threshold temperature, the controller 200 may select the second mode to control the first inverter and the second inverter. Also, when the temperature of the elements included in the first inverter and the second inverter is higher than the threshold temperature, the controller 200 may control the first inverter and the second inverter by using the first mode again.
  • the critical temperature may be a predetermined value.
  • the control device 200 may perform an operation 640 of obtaining a first inverter pulse signal to be applied to the first inverter based on the positive command signal and the first triangle wave.
  • the first triangular wave vcr1 may be compared with a positive command signal among the command signals. Referring briefly to FIG. 4 , the first triangular wave vcr1 may be compared with the first positive command signal Va1 * of the first command signal Van * . Similarly, the first triangular wave vcr1 may be compared with the second positive command signal Vb1 * of the second command signal Vbn * . Also, the first triangular wave vcr1 may be compared with the third positive command signal Vc1 * of the third command signal Vcn * .
  • the control device 200 may perform the following steps in order to perform the step 640 of obtaining the first inverter pulse signal.
  • the control device 200 may perform a step of obtaining the first pulse signal by comparing the first positive command signal Va1 * with the first triangular wave vcr1 at the first time.
  • the control device 200 may compare the second positive command signal Vb1 * with the first triangular wave vcr1 at the first time to obtain the second pulse signal.
  • the control device 200 may perform a step of obtaining a third pulse signal by comparing the third positive command signal Vc1 * with the first triangular wave vcr1 at the first time.
  • the first inverter pulse signal may include a first pulse signal, a second pulse signal, and a third pulse signal.
  • the first pulse signal becomes high (1) when the first positive command signal Va1 * is greater than the first triangle wave vcr1, and the first positive command signal Va1 * becomes the first triangle wave vcr1. It can be low (0) when less than.
  • the second pulse signal becomes high (1) when the second positive command signal Vb1 * is greater than the first triangle wave vcr1, and the second positive command signal Vb1 * becomes the first triangle wave (vcr1). It can be low (0) when less than vcr1).
  • the third pulse signal becomes high (1) when the third positive command signal Vc1 * is greater than the first triangle wave vcr1, and the third positive command signal Vc1 * becomes the first triangle wave (vcr1). It can be low (0) when less than vcr1).
  • the control device 200 may perform an operation 630 of selecting a mode.
  • the control device 200 may select the first mode when the first time of the entire control cycle arrives, and select the second mode when the second time arrives.
  • control device 200 may perform an operation 650 of obtaining a second inverter pulse signal to be applied to the second inverter based on the negative command signal and the second triangle wave.
  • the second triangle wave vcr2 may be compared with a negative command signal among the command signals.
  • the negative command signal may include a first negative command signal Va2 * , a second negative command signal Vb2 * , and a third negative command signal Vc2 * .
  • the first negative command signal will be described.
  • the second triangle wave vcr2 may be compared with the first negative command signal Va2 * among the first command signals Van * .
  • the control device 200 may perform the following steps in order to perform the step 650 of obtaining the second inverter pulse signal.
  • the control device 200 may compare the first negative command signal Va2 * with the second triangular wave vcr2 at the first time to obtain the fourth pulse signal.
  • the control device 200 may compare the second negative command signal Vb2 * with the second triangular wave vcr2 at the first time to obtain a fifth pulse signal.
  • the control device 200 may compare the third negative command signal Vc2 * with the second triangular wave vcr2 at the first time to obtain the sixth pulse signal.
  • the second inverter pulse signal may include a fourth pulse signal, a fifth pulse signal, and a sixth pulse signal.
  • the fourth pulse signal becomes low (0) when the first negative command signal Va2 * is greater than the second triangle wave vcr2, and the first negative command signal Va2 * becomes the second triangle wave vcr2. It can be high(1) when it is less than.
  • the fifth pulse signal becomes low (0) when the second negative command signal Vb2 * is greater than the second triangle wave vcr2, and the second negative command signal Vb2 * becomes the second triangle wave vcr2 ) can be high(1).
  • the sixth pulse signal becomes low (0) when the third negative command signal Vc2 * is greater than the second triangle wave vcr2, and the third negative command signal Vc2 * becomes the second triangle wave vcr2 ) can be high(1).
  • the control device 200 applies the first inverter pulse signal to the first inverter and applies the second inverter pulse signal to the second inverter to generate an output signal for the first time ( 680 ). there is.
  • the control device 200 may apply the first pulse signal to the A-phase input units Sa1 and SIa1 of the first inverter 310 . More specifically, the control device 200 may apply the first pulse signal to the 1a switching element Sa1. The controller 200 may apply an inverse of the first pulse signal to the 1a inverse switching element SIa1 based on FIG. 5 .
  • control device 200 may apply the second pulse signal to the B-phase input units Sb1 and SIb1 of the first inverter 310 . More specifically, the control device 200 may apply the second pulse signal to the 1b switching element Sb1. The control device 200 may apply an inverse of the second pulse signal to the 1b inverse switching element SIb1 based on FIG. 5 .
  • control device 200 may apply the third pulse signal to the C-phase input units Sc1 and SIc1 of the first inverter 310 . More specifically, the control device 200 may apply the third pulse signal to the 1c switching element Sc1. The control device 200 may apply an inverse of the third pulse signal to the 1c inverse switching element SIc1 based on FIG. 5 .
  • control device 200 may apply the fourth pulse signal to the A-phase input units Sa2 and SIa2 of the second inverter 320 . More specifically, the control device 200 may apply the fourth pulse signal to the 2a switching element Sa2. The controller 200 may apply the reverse of the fourth pulse signal to the second inverse switching element SIa2 based on FIG. 5 .
  • control device 200 may apply the fifth pulse signal to the B-phase input units Sb2 and SIb2 of the second inverter 320 . More specifically, the control device 200 may apply the fifth pulse signal to the 2b switching element Sb2. The controller 200 may apply the inverse of the fifth pulse signal to the 2b inverse switching element SIb2 based on FIG. 5 .
  • control device 200 may apply the sixth pulse signal to the C-phase input units Sc2 and SIc2 of the second inverter 320 . More specifically, the control device 200 may apply the sixth pulse signal to the 2c switching element Sc2. The control device 200 may apply the reverse of the sixth pulse signal to the 2c inverse switching element SIc2 based on FIG. 5 .
  • the first inverter 310 and the second inverter 320 may generate an output signal for the first time.
  • step 680 See FIG. 9 for a more detailed description of step 680 .
  • FIG. 9 is a view for explaining a process of generating an inverter pulse signal according to an embodiment of the present disclosure.
  • the figure 910 of FIG. 9 is a diagram illustrating an example of observing the first triangular wave vcr1, the second triangular wave vcr2, and the command signal in a very short time range.
  • the command signal may have a sine wave as shown in FIG. 4 .
  • the reference signal can be approximated as a straight line.
  • the first command signal Van* may have a positive signal in a very short time range. Since the first triangular wave vcr1 is compared with the positive signal, the control device 200 may compare the first positive command signal Va1* with the first triangular wave vcr1 in a very short time range. 7, since the first positive reference signal Va1* and the first negative reference signal Va2* cannot simultaneously appear as non-zero values in a very short time span, the first negative reference signal Va2* ) becomes zero.
  • the control device 200 determines the first pulse signal as high (1), and the first positive command signal Va1 * ) When is less than the first triangular wave vcr1, the first pulse signal may be determined to be low (0).
  • the second command signal Vbn* may have a positive signal. Since the first triangle wave vcr1 is compared with the positive signal, the controller 200 may compare the second positive command signal Vb1* with the first triangle wave vcr1 in a very short time range. 7, since the second positive reference signal Vb1* and the second negative reference signal Vb2* cannot simultaneously appear as non-zero values in a very short time span, the second negative reference signal Vb2* ) becomes zero.
  • the control device 200 determines the second pulse signal as high (1), and the second positive command signal Vb1 * ) When is smaller than the first triangular wave vcr1, the second pulse signal may be determined to be low (0).
  • the third command signal Vcn* may have a negative signal. Since the second triangle wave vcr2 is compared with the negative signal, the controller 200 may compare the third negative command signal Vc2* with the second triangle wave vcr2 in a very short time range. 7, since the third positive reference signal Vc1* and the third negative reference signal Vc2* cannot simultaneously appear non-zero in a very short time span, the third positive reference signal Vc1* ) becomes zero.
  • the control device 200 determines that the sixth pulse signal is low (0) when the third negative command signal Vc2 * is greater than the second triangular wave vcr2, and the third negative command signal Vc2 * is When it is smaller than the second triangular wave vcr2, the sixth pulse signal may be determined to be high (1).
  • the command vector signal 1 may be a command signal corresponding to the first inverter.
  • the second command vector signal may be a command signal corresponding to the second inverter.
  • the first command vector signal and the second command vector signal can be derived by the equation of FIG. 8 .
  • the first command signal (Van*) has a positive signal
  • the second command signal (Vbn*) has a positive signal
  • the third command signal (Vcn*) has a positive signal. has a negative signal, so the first command signal (Van*) and the second command signal (Vbn*) for phase A and B can be used without modification for the first inverter, and the third command signal for phase C
  • the command signal Vcn* can be used without modification for the second inverter.
  • the control device 200 makes the command vector signal (1) into a vector signal corresponding to the second inverter for the second time, and converts the command vector signal (2) corresponding to the first inverter. It can be made into a vector signal. That is, the control device 200 changes the first command signal Van* and the second command signal Vbn* to be used for the second inverter for the second time period, and the third command signal Vcn* It can be changed to be used for the first inverter.
  • the rest of the command signals having a value of zero are also It can be changed appropriately so that there is no distortion in the To this end, in the process of generating the voltage command vectors V1* and V2* applied to each inverter, the control device 200 subtracts or adds Vdc1 or Vdc2 according to FIG. 10 for the positive command signal and the negative command signal.
  • the command vector can be changed.
  • the second time may mean a time during which the control device 200 operates in the second mode.
  • the second time may be a predetermined time, and may be determined based on a period of a command signal or a period of a triangular wave.
  • the entire control period may include a first time and a second time.
  • the length of the first time period and the length of the second time period may be the same. However, the present invention is not limited thereto, and the lengths of the first time period and the second time period may be different from each other.
  • the entire control cycle can be repeated. That is, the first time and the second time may alternately arrive.
  • the total control period may be 2n times the period of the command signal.
  • n may be a natural number.
  • control device 200 may perform an operation 630 of selecting a mode.
  • the control device 200 may select the first mode when the first time of the entire control cycle arrives, and select the second mode when the second time arrives.
  • the control device 200 acquires a third inverter pulse signal to be applied to the first inverter based on the negative command signal and the first triangle wave vcr1 at the second time (660) can be performed.
  • the control device 200 may perform a step of acquiring the first level shifting signal based on the first negative command signal Va2*. For example, the control device 200 may obtain the first level shifting signal by adding the power voltage Vdc1 of the first inverter to the first negative command signal Va2*.
  • control device 200 may perform an operation of acquiring the second level shifting signal based on the second negative command signal Vb2*.
  • the control device 200 may perform the step of obtaining the second level shifting signal by adding the power voltage Vdc1 of the first inverter to the second negative command signal Vb2*.
  • control device 200 may perform an operation of acquiring the third level shifting signal based on the third negative command signal Vc2*. For example, the control device 200 may perform a step of obtaining the third level shifting signal by adding the power voltage Vdc1 of the first inverter to the third negative command signal Vc2*.
  • the control device 200 may compare the first level shifting signal with the first triangular wave at the second time to obtain the seventh pulse signal. Also, the control device 200 may compare the second level shifting signal with the first triangular wave at the second time to obtain the eighth pulse signal. Also, the control device 200 may compare the third level shifting signal with the first triangular wave at the second time to obtain the ninth pulse signal.
  • the third inverter pulse signal may include a seventh pulse signal, an eighth pulse signal, and a ninth pulse signal.
  • the seventh pulse signal becomes high (1) when the first level shifting signal is greater than the first triangular wave vcr1, and becomes low (0) when the first level shifting signal is smaller than the first triangular wave vcr1.
  • the eighth pulse signal becomes high (1) when the second level shifting signal is greater than the first triangle wave vcr1, and becomes low (0) when the second level shifting signal is smaller than the first triangle wave vcr1.
  • the ninth pulse signal becomes high (1) when the third level shifting signal is greater than the first triangle wave vcr1, and becomes low (0) when the third level shifting signal is smaller than the first triangle wave vcr1.
  • control device 200 may perform an operation 630 of selecting a mode.
  • the control device 200 may select the first mode when the first time of the entire control cycle arrives, and select the second mode when the second time arrives.
  • control device 200 When the second time has arrived, the control device 200 performs a step 670 of obtaining a fourth inverter pulse signal to be applied to the second inverter based on the positive command signal and the second triangle wave at the second time. can do.
  • the control device 200 may perform a step of acquiring the fourth level shifting signal based on the first quantity of the command signal. For example, the control device 200 may perform a step of obtaining the fourth level shifting signal by subtracting the power supply voltage Vdc2 of the second inverter from the first positive command signal.
  • control device 200 may perform the step of obtaining the fifth level shifting signal based on the second quantity of the command signal.
  • the control device 200 may perform a step of obtaining the fifth level shifting signal by subtracting the power supply voltage Vdc2 of the second inverter from the second positive command signal.
  • control device 200 may perform the step of acquiring the sixth level shifting signal based on the third quantity of the command signal. For example, the control device 200 may perform a step of obtaining the sixth level shifting signal by subtracting the power supply voltage Vdc2 of the second inverter from the third positive command signal.
  • the control device 200 may compare the fourth level shifting signal with the second triangular wave at the second time to obtain the tenth pulse signal. Also, the control device 200 may compare the fifth level shifting signal with the second triangular wave at the second time to obtain the eleventh pulse signal. The control device 200 may compare the sixth level shifting signal with the second triangular wave at the second time to obtain the twelfth pulse signal.
  • the fourth inverter pulse signal may include a tenth pulse signal, an eleventh pulse signal, and a twelfth pulse signal.
  • the tenth pulse signal becomes low (0) when the fourth level shifting signal is greater than the second triangular wave vcr2, and becomes high (1) when the fourth level shifting signal is smaller than the second triangular wave vcr2. there is. Also, the eleventh pulse signal becomes low (0) when the fifth level shifting signal is greater than the second triangle wave vcr2, and becomes high (1) when the fifth level shifting signal is smaller than the second triangle wave vcr2. can Also, the twelfth pulse signal becomes low (0) when the sixth level shifting signal is larger than the second triangle wave vcr2, and becomes high (1) when the sixth level shifting signal is smaller than the second triangular wave vcr2. can
  • FIG. 10 shows an equation for calculating a command signal used in a control device according to an embodiment of the present disclosure.
  • the controller 200 may use a negative command signal to generate a third inverter pulse signal to be applied to the first inverter.
  • the negative command signal may include a first negative command signal Va2*, a second negative command signal Vb2*, and a third negative command signal Vc2*.
  • the control device 200 level-shifts each of the first negative command signal Va2*, the second negative command signal Vb2*, and the third negative command signal Vc2* to obtain a first level shifting signal, A second level shifting signal and a third level shifting signal may be obtained.
  • the control device 200 provides the first inverter power supply voltage (Va2*) to the first negative command signal (Va2*), the second negative command signal (Vb2*), and the third negative command signal (Vc2*).
  • Vdc1 may be added to obtain a first level shifting signal, a second level shifting signal, and a third level shifting signal, respectively.
  • the first level shifting signal, the second level shifting signal, and the third level shifting signal may be compared with the first triangular wave vcr1 , and the controller 200 may generate a third inverter pulse signal.
  • the command vector signal used by the control device 200 for the first inverter is shown in FIG. can be the same as
  • the controller 200 may use a positive command signal to generate a fourth inverter pulse signal to be applied to the second inverter.
  • the positive command signal may include a first positive command signal Va1*, a second positive command signal Vb1*, and a third positive command signal Vc1*.
  • the control device 200 level-shifts the first positive command signal Va1*, the second positive command signal Vb1*, and the third positive command signal Vc1*, respectively, to obtain a fourth level shifting signal, A fifth level shifting signal and a sixth level shifting signal may be obtained.
  • control device 200 may supply the second inverter power supply voltage ( Vdc2) may be subtracted to obtain the fourth level shifting signal, the fifth level shifting signal, and the sixth level shifting signal, respectively.
  • the fourth level shifting signal, the fifth level shifting signal, and the sixth level shifting signal may be compared with the second triangular wave vcr2 , and the controller 200 may generate a fourth inverter pulse signal.
  • the negative command vector signal used by the control device 200 for the second inverter is shown in FIG. can be the same as
  • FIG. 11 is a view for explaining a process of generating an inverter pulse signal according to an embodiment of the present disclosure.
  • FIG. 11 is a diagram illustrating an example of observing a first triangle wave (vcr1), a second triangle wave (vcr2), and a command signal in a very short time range.
  • the command signal may have a sine wave as shown in FIG. 4 .
  • the reference signal can be approximated as a straight line.
  • the control device 200 may acquire the fourth level shifting signals Va2 and IA* based on the first positive command signal Va1*. Also, the control device 200 may acquire the fifth level shifting signals Vb2 and IA* based on the second positive command signal Vb1*. Also, the control device 200 may acquire the third level shifting signals Vc1 and IA* based on the third negative command signal Vc2*.
  • the fourth level shifting signals Va2,IA* have a negative signal
  • the fifth level shifting signals Vb2,IA* have a negative signal
  • the third level shifting signal Since the signals Vc1 and IA* have a positive signal, the fourth level shifting signals Va2,IA* and the fifth level shifting signals Vb2,IA* for the A and B phases drive the second inverter. and the third level shifting signals Vc1 and IA* for the C phase may be used for the first inverter.
  • Fig. 11 (a) shows a case in which the control device 200 operates in the first mode at a first time
  • Fig. 11 (b) shows a case in which the control device 200 operates in the second mode at a second time. case can be indicated.
  • FIG. 12 is a view for explaining a process of generating an inverter pulse signal according to an embodiment of the present disclosure.
  • the command vector signal (1) may be a command signal corresponding to the second inverter.
  • the second command vector signal may be a command signal corresponding to the first inverter.
  • the first command vector signal and the second command vector signal can be derived by the equation of FIG. 8 .
  • the control device 200 makes the No. 1 command vector signal into a signal corresponding to the first inverter as shown in the figure 920 of FIG. 9 at the first time, and the No. 2 command vector signal to create a signal corresponding to the second inverter. That is, the control device 200 may compare the first command signal (Van*) and the second command signal (Vbn*) for the first time for the first time and then use the third command signal (Vcn) *) can be used after comparison for the second inverter. Also, at the second time, as shown in FIG.
  • the control device 200 may make the command vector signal (1) into a signal corresponding to the second inverter, and make the command vector signal (2) into a signal corresponding to the first inverter. That is, the control device 200 compares the first command signal (Van*) and the second command signal (Vbn*) for the second time to be used after comparison for the second inverter, and the third command signal (Vcn*) ) can be changed to be used after comparison for the first inverter.
  • control device 200 applies the third inverter pulse signal to the first inverter and applies the fourth inverter pulse signal to the second inverter to generate an output signal for a second time. (680) may be performed. As described above, the output signal for the first time and the output signal for the second time may be combined to generate an overall output signal.
  • the control device 200 may apply the seventh pulse signal to the A-phase input units Sa1 and SIa1 of the first inverter 310 . More specifically, the control device 200 may apply the seventh pulse signal to the 1a switching element Sa1. The control device 200 may apply the reverse of the seventh pulse signal to the 1a inverse switching element SIa1 based on FIG. 5 .
  • control device 200 may apply the eighth pulse signal to the B-phase input units Sb1 and SIb1 of the first inverter. More specifically, the control device 200 may apply the eighth pulse signal to the 1b switching element Sb1. The control device 200 may apply an inverse of the eighth pulse signal to the 1b inverse switching element SIb1 based on FIG. 5 .
  • control device 200 may apply the ninth pulse signal to the C-phase input units Sc1 and SIc1 of the first inverter. More specifically, the control device 200 may apply the ninth pulse signal to the 1c switching element Sc1. The controller 200 may apply the inverse of the ninth pulse signal to the 1c inverse switching element SIc1 based on FIG. 5 .
  • control device 200 may apply the tenth pulse signal to the A-phase input units Sa2 and SIa2 of the second inverter. More specifically, the control device 200 may apply the tenth pulse signal to the second a switching element Sa2. The controller 200 may apply the inverse of the tenth pulse signal to the second inverse switching element SIa2 based on FIG. 5 .
  • control device 200 may apply the eleventh pulse signal to the B-phase input units Sb2 and SIb2 of the second inverter.
  • control device 200 may apply the eleventh pulse signal to the 2b switching element Sb2.
  • the control device 200 may apply the inverse of the eleventh pulse signal to the 2b inverse switching element SIb2 based on FIG. 5 .
  • control device 200 may apply the twelfth pulse signal to the C-phase input units Sc2 and SIc2 of the second inverter. More specifically, the control device 200 may apply the twelfth pulse signal to the 2c switching element Sc2. The control device 200 may apply the inverse of the twelfth pulse signal to the 2c inverse switching element SIc2 based on FIG. 5 .
  • the first inverter 310 and the second inverter 320 may generate an output signal for the second time.
  • FIG. 13 is a simulation result for explaining the balance of the temperature of the switching element included in the dual inverter according to an embodiment of the present disclosure.
  • FIG. 14 is a diagram for explaining an experimental effect according to an embodiment of the present disclosure.
  • FIG. 15 is a diagram for explaining an experimental effect according to an embodiment of the present disclosure.
  • a bright part means a conduction loss
  • a dark part means a switching loss
  • the losses of the lower switching transistors SIa1 , SIb1 , SIc1 , SIa2 , SIb2 , SIc2 of the first inverter 310 and the second inverter 320 It can be seen that is the same as the loss of the upper switching transistors (Sa1, Sb1, Sc1, Sa2, Sb2, Sc2). Since the maximum value of the loss is reduced compared to FIG. 1 , the control device 200 according to the present disclosure has an effect of facilitating heat management of the first inverter 310 and the second inverter 320 .
  • FIG. 14 shows a lower switching transistor and an upper switching transistor of the first inverter.
  • Figure 1310 is a diagram showing the heat generation of the inverter when LSWPM, which is the existing method, is applied.
  • the figure 1320 is a figure showing the heat generation of the inverter according to the present disclosure. Referring to the figure 1310, the bright part indicates the part that is overheating. Also, it can be seen from Figure 1310 that the losses of the lower switching transistors SIa1, SIb1, and SIc1 are larger than the losses of the upper switching transistors Sa1, Sb1, and Sc1. In addition, it can be seen that the heat generation of the switching transistor shown in Figure 1320 is lower than that of the switching transistor shown in Figure 1310 . That is, it can be confirmed that the simulation result of FIG. 13 is actually displayed.
  • the 15 is a graph comparing a method of controlling an inverter according to an existing method and a method of controlling an inverter according to the present disclosure.
  • the first time domain 1410 and the third time domain 1430 are results of controlling the inverter according to the existing method.
  • the second time region 1420 is a result of controlling the inverter according to the present disclosure.
  • the vertical axis of FIG. 14 represents the temperature of the switching transistor. It can be seen that the heat generated by the loss of the switching transistor is uniform in the second time region 1420 as a whole compared to the first time region 1410 and the third time region 1430 .
  • the maximum value of the heating temperature due to the loss of the first time region 1410 and the third time region 1430 is greater than the maximum value of the heating temperature due to the loss of the second time region 1420 . Therefore, when using the control device 200 or the control method according to the present disclosure, the user can easily manage the heat of the elements included in the inverter, and it is possible to reduce the cost in designing the heat generating device.
  • the above-described embodiments of the present invention can be written as a program that can be executed on a computer, and can be implemented in a general-purpose digital computer that operates the program using a computer-readable recording medium.
  • the computer-readable recording medium includes a storage medium such as a magnetic storage medium (eg, a ROM, a floppy disk, a hard disk, etc.) and an optically readable medium (eg, a CD-ROM, a DVD, etc.).

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

The present disclosure relates to a pulse width modulation (PWM) technique, for equalizing switching element heat distribution of a dual inverter, comprising the steps of: obtaining a positive command signal by extracting a positive signal from a command signal; obtaining a negative command signal by extracting a negative signal from the command signal; obtaining a first inverter pulse signal to be applied to a first inverter on the basis of the positive command signal and a first triangle wave in first period; obtaining a second inverter pulse signal to be applied to a second inverter on the basis of the negative command signal and a second triangle wave in the first period; and generating an output signal for the first period by applying the first inverter pulse signal to the first inverter and applying the second pulse signal to the second inverter.

Description

이중 인버터의 스위칭 소자 발열 분포를 균등화하는 펄스 폭 변조 제어 장치 및 이의 제어 방법Pulse width modulation control device for equalizing heat distribution of switching element of double inverter and control method thereof
본 개시는 이중 인버터의 스위칭 소자 발열 분포 균등화를 위한 PWM (pulse width modulation) 기법에 관한 것으로, 개방 권선형 전동기 시스템에 적용된다.The present disclosure relates to a pulse width modulation (PWM) technique for equalizing heat distribution in a switching element of a double inverter, and is applied to an open winding type motor system.
이중 인버터는 직류 전력을 교류 전력으로 변환하는 장치로, 개방 권선형 유도 전동기의 구동 시스템에 적용된다. 이중 인버터는 IGBT(insulated gate bipolar transistor)와 같은 전력반도체의 고속 스위칭을 통해 전력 변환을 하는데, 이 때 IGBT의 양단 전압과 소자를 통해 흐르는 전류로 인한 도통 손실과 스위칭 시 발생하는 손실로 인해 소자의 온도가 증가한다. 이 때 이중 인버터 한 상(one leg)의 위쪽 및 아래쪽 스위치 트랜지스터의 손실에 차이가 발생하며 이는 온도의 불균형으로 나타난다.The double inverter is a device that converts DC power into AC power, and is applied to the drive system of an open winding type induction motor. The double inverter converts power through high-speed switching of a power semiconductor such as an insulated gate bipolar transistor (IGBT). the temperature increases At this time, a difference occurs in the losses of the upper and lower switch transistors of one leg of the dual inverter, which appears as an imbalance in temperature.
도 1은 이중 인버터에 포함된 스위칭 소자 온도의 불균형을 설명하기 위한 시뮬레이션 결과이다. 1 is a simulation result for explaining an imbalance in the temperature of a switching element included in a dual inverter.
도 1의 그래프에서 밝은 부분은 도통 손실을 의미하며, 어두운 부분은 스위칭 손실을 의미한다. 도 1을 참조하면, 제 1 인버터와 제 2 인버터 모두 아래쪽 스위칭 트랜지스터(SIa1, SIb1, SIc1, SIa2, SIb2, SIc2)의 손실이 위쪽 스위칭 트랜지스터(Sa1, Sb1, Sc1, Sa2, Sb2, Sc2)의 손실보다 더 크게 나타나는 것을 확인할 수 있다. 또한, 스위칭 손실보다는 도통 손실에서 차이가 많이 발생함을 알 수 있다. 손실이 많다는 것은 발열이 많다는 것을 의미한다. 트랜지스터 간 발열 불균형이 발생하는 경우, 트랜지스터의 방열 방법을 도출하기 쉽지 않으며, 발열이 많은 트랜지스터에 스트레스가 쌓여 오작동 및 수명 저하를 일으킬 가능성이 있어 문제되고 있다.In the graph of FIG. 1 , a bright part means a conduction loss, and a dark part means a switching loss. Referring to FIG. 1 , in both the first inverter and the second inverter, the losses of the lower switching transistors SIa1, SIb1, SIc1, SIa2, SIb2, and SIc2 are the losses of the upper switching transistors Sa1, Sb1, Sc1, Sa2, Sb2, Sc2. It can be seen that the loss is larger than the loss. Also, it can be seen that there is a large difference in the conduction loss rather than the switching loss. A lot of loss means a lot of heat. When heat imbalance occurs between transistors, it is not easy to derive a heat dissipation method for the transistor, and stress is accumulated in the transistor that generates a lot of heat, which may cause malfunction and reduced lifespan.
본 개시의 일 실시예에 따른 펄스 폭 변조 제어 방법은 제 1 인버터 및 제 2 인버터를 이용하여 스위칭 소자 발열 분포 균등화를 위한 펄스 폭 변조(PULSE WIDTH MODULATION; PWM) 제어 방법으로써, 지령 신호 중 양의 신호를 추출하여 양의 지령 신호를 획득하는 단계, 지령 신호 중 음의 신호를 추출하여 음의 지령 신호를 획득하는 단계, 제 1 시간에 양의 지령 신호 및 제 1 삼각파에 기초하여 제 1 인버터에 인가될 제 1 인버터 펄스 신호를 획득하는 단계, 제 1 시간에 음의 지령 신호, 및 제 2 삼각파에 기초하여 제 2 인버터에 인가될 제 2 인버터 펄스 신호를 획득하는 단계, 제 1 인버터에 제 1 인버터 펄스 신호를 인가하고, 제 2 인버터에 제 2 인버터 펄스 신호를 인가하여, 제 1 시간에 대한 출력 신호를 생성하는 단계, 제 2 시간에 음의 지령 신호 및 제 1 삼각파에 기초하여 제 1 인버터에 인가될 제 3 인버터 펄스 신호를 획득하는 단계, 제 2 시간에 양의 지령 신호, 및 제 2 삼각파에 기초하여 제 2 인버터에 인가될 제 4 인버터 펄스 신호를 획득하는 단계, 및 제 1 인버터에 제 3 인버터 펄스 신호를 인가하고, 제 2 인버터에 제 4 인버터 펄스 신호를 인가하여, 제 2 시간에 대한 출력 신호를 생성하는 단계를 포함한다.A pulse width modulation control method according to an embodiment of the present disclosure is a pulse width modulation (PULSE WIDTH MODULATION; PWM) control method for equalizing heat distribution in a switching element using a first inverter and a second inverter, extracting a signal to obtain a positive command signal; acquiring a first inverter pulse signal to be applied; acquiring a second inverter pulse signal to be applied to a second inverter based on a negative command signal at a first time, and a second triangle wave; Applying an inverter pulse signal and applying a second inverter pulse signal to a second inverter to generate an output signal for a first time, the first inverter based on the negative command signal and the first triangle wave at the second time obtaining a third inverter pulse signal to be applied to, a positive command signal at a second time, and obtaining a fourth inverter pulse signal to be applied to the second inverter based on the second triangle wave, and to the first inverter and applying a third inverter pulse signal and applying a fourth inverter pulse signal to the second inverter to generate an output signal for a second time.
본 개시의 일 실시예에 따른 펄스 폭 변조 제어 방법의 지령 신호는 제 1 지령 신호, 제 2 지령 신호, 및 제 3 지령 신호를 포함하고, 지령 신호 중 양의 신호를 추출하여 양의 지령 신호를 획득하는 단계는 제 1 지령 신호 중 양의 신호를 추출하여 제 1 양의 지령신호를 획득하는 단계, 제 2 지령 신호 중 양의 신호를 추출하여 제 2 양의 지령신호를 획득하는 단계, 및 제 3 지령 신호 중 양의 신호를 추출하여 제 3 양의 지령신호를 획득하는 단계를 포함하고, 지령 신호 중 음의 신호를 추출하여 음의 지령 신호를 획득하는 단계는 제 1 지령 신호 중 음의 신호를 추출하여 제 1 음의 지령신호를 획득하는 단계, 제 2 지령 신호 중 음의 신호를 추출하여 제 2 음의 지령신호를 획득하는 단계, 및 제 3 지령 신호 중 음의 신호를 추출하여 제 3 음의 지령신호를 획득하는 단계를 포함하고, 제 1 지령 신호, 제 2 지령 신호, 및 제 3 지령 신호는 서로 120도의 위상차가 있는 것을 특징으로 한다.The command signal of the pulse width modulation control method according to an embodiment of the present disclosure includes a first command signal, a second command signal, and a third command signal, and a positive command signal is obtained by extracting a positive signal from among the command signals. The acquiring step includes: extracting a positive signal from the first command signal to obtain a first positive command signal; extracting a positive signal from the second command signal to obtain a second positive command signal; and and extracting a positive signal from among the three command signals to obtain a third positive command signal, wherein extracting a negative signal from among the command signals to obtain a negative command signal includes: a negative signal from among the first command signals extracting to obtain a first negative command signal; extracting a negative signal from among the second command signals to obtain a second negative command signal; and acquiring a negative command signal, wherein the first command signal, the second command signal, and the third command signal have a phase difference of 120 degrees from each other.
본 개시의 일 실시예에 따른 펄스 폭 변조 제어 방법의 제 1 인버터 펄스 신호를 획득하는 단계는 제 1 시간에 제 1 양의 지령 신호와 제 1 삼각파를 비교하여 제 1 펄스 신호를 획득하는 단계, 제 1 시간에 제 2 양의 지령 신호와 제 1 삼각파를 비교하여 제 2 펄스 신호를 획득하는 단계, 및 제 1 시간에 제 3 양의 지령 신호와 제 1 삼각파를 비교하여 제 3 펄스 신호를 획득하는 단계를 포함한다.The obtaining of the first inverter pulse signal of the pulse width modulation control method according to an embodiment of the present disclosure includes: obtaining a first pulse signal by comparing a first positive command signal with a first triangle wave at a first time; comparing the second positive command signal with the first triangle wave at a first time to obtain a second pulse signal, and at a first time comparing the third positive command signal with the first triangle wave to obtain a third pulse signal including the steps of
본 개시의 일 실시예에 따른 펄스 폭 변조 제어 방법의 제 2 인버터 펄스 신호를 획득하는 단계는 제 1 시간에 제 1 음의 지령 신호와 제 2 삼각파를 비교하여 제 4 펄스 신호를 획득하는 단계, 제 1 시간에 제 2 음의 지령 신호와 제 2 삼각파를 비교하여 제 5 펄스 신호를 획득하는 단계, 및 제 1 시간에 제 3 음의 지령 신호와 제 2 삼각파를 비교하여 제 6 펄스 신호를 획득하는 단계를 포함한다.The acquiring of the second inverter pulse signal of the pulse width modulation control method according to an embodiment of the present disclosure includes: acquiring a fourth pulse signal by comparing the first negative command signal with the second triangle wave at a first time; Comparing the second negative command signal and the second triangle wave at a first time to obtain a fifth pulse signal, and at a first time comparing the third negative command signal with the second triangle wave to obtain a sixth pulse signal including the steps of
본 개시의 일 실시예에 따른 펄스 폭 변조 제어 방법의 제 1 시간에 대한 출력 신호를 생성하는 단계는 제 1 인버터의 A상 입력부에 제 1 펄스 신호를 인가하고, 제 1 인버터의 B상 입력부에 제 2 펄스 신호를 인가하고, 제 1 인버터의 C상 입력부에 제 3 펄스 신호를 인가하고, 제 2 인버터의 A상 입력부에 제 4 펄스 신호를 인가하고, 제 2 인버터의 B상 입력부에 제 5 펄스 신호를 인가하고, 제 2 인버터의 C상 입력부에 제 6 펄스 신호를 인가하여, 제 1 시간에 대한 출력 신호를 생성하는 단계를 포함한다.The generating of the output signal for the first time of the pulse width modulation control method according to an embodiment of the present disclosure includes applying a first pulse signal to the A-phase input unit of the first inverter, and applying the first pulse signal to the B-phase input unit of the first inverter. A second pulse signal is applied, a third pulse signal is applied to a phase C input of the first inverter, a fourth pulse signal is applied to a phase A input of the second inverter, and a fifth pulse signal is applied to a phase B input of the second inverter. and generating an output signal for a first time by applying a pulse signal and applying a sixth pulse signal to a C-phase input unit of the second inverter.
본 개시의 일 실시예에 따른 펄스 폭 변조 제어 방법의 제 3 인버터 펄스 신호를 획득하는 단계는 제 1 음의 지령 신호에 기초하여 제 1 레벨 쉬프팅 신호를 획득하는 단계, 제 2 음의 지령 신호에 기초하여 제 2 레벨 쉬프팅 신호를 획득하는 단계, 제 3 음의 지령 신호에 기초하여 제 3 레벨 쉬프팅 신호를 획득하는 단계, 제 2 시간에 제 1 레벨 쉬프팅 신호와 제 1 삼각파를 비교하여 제 7 펄스 신호를 획득하는 단계, 제 2 시간에 제 2 레벨 쉬프팅 신호와 제 1 삼각파를 비교하여 제 8 펄스 신호를 획득하는 단계, 및 제 2 시간에 제 3 레벨 쉬프팅 신호와 제 1 삼각파를 비교하여 제 9 펄스 신호를 획득하는 단계를 포함한다.Acquiring the third inverter pulse signal of the pulse width modulation control method according to an embodiment of the present disclosure includes: acquiring a first level shifting signal based on a first negative command signal; acquiring a second level shifting signal based on the second level shifting signal, acquiring a third level shifting signal based on a third negative command signal, comparing the first level shifting signal with the first triangular wave at a second time for a seventh pulse acquiring a signal, comparing the second level shifting signal with the first triangle wave at a second time to obtain an eighth pulse signal, and comparing the third level shifting signal with the first triangle wave at a second time to obtain a ninth acquiring a pulse signal.
본 개시의 일 실시예에 따른 펄스 폭 변조 제어 방법의 제 4 인버터 펄스 신호를 획득하는 단계는 제 1 양의 지령 신호에 기초하여 제 4 레벨 쉬프팅 신호를 획득하는 단계, 제 2 양의 지령 신호에 기초하여 제 5 레벨 쉬프팅 신호를 획득하는 단계, 제 3 양의 지령 신호에 기초하여 제 6 레벨 쉬프팅 신호를 획득하는 단계, 제 2 시간에 제 4 레벨 쉬프팅 신호와 제 2 삼각파를 비교하여 제 10 펄스 신호를 획득하는 단계, 제 2 시간에 제 5 레벨 쉬프팅 신호와 제 2 삼각파를 비교하여 제 11 펄스 신호를 획득하는 단계, 및 제 2 시간에 제 6 레벨 쉬프팅 신호와 제 2 삼각파를 비교하여 제 12 펄스 신호를 획득하는 단계를 포함한다.Acquiring the fourth inverter pulse signal of the pulse width modulation control method according to an embodiment of the present disclosure includes: acquiring a fourth level shifting signal based on a first positive command signal; obtaining a fifth level shifting signal based on the fifth level shifting signal, obtaining a sixth level shifting signal based on the third positive command signal, comparing the fourth level shifting signal with the second triangle wave at a second time to obtain a tenth pulse acquiring a signal, comparing the fifth level shifting signal with the second triangle wave at a second time to obtain an eleventh pulse signal, and comparing the sixth level shifting signal with the second triangle wave at a second time to obtain a twelfth acquiring a pulse signal.
본 개시의 일 실시예에 따른 펄스 폭 변조 제어 방법의 제 2 시간에 대한 출력 신호를 생성하는 단계는 제 1 인버터의 A상 입력부에 제 7 펄스 신호를 인가하고, 제 1 인버터의 B상 입력부에 제 8 펄스 신호를 인가하고, 제 1 인버터의 C상 입력부에 제 9 펄스 신호를 인가하고, 제 2 인버터의 A상 입력부에 제 10 펄스 신호를 인가하고, 제 2 인버터의 B상 입력부에 제 11 펄스 신호를 인가하고, 제 2 인버터의 C상 입력부에 제 12 펄스 신호를 인가하여, 제 2 시간에 대한 출력 신호를 생성하는 단계를 포함한다.The generating of the output signal for the second time of the pulse width modulation control method according to an embodiment of the present disclosure includes applying a seventh pulse signal to the A-phase input unit of the first inverter, and applying the seventh pulse signal to the B-phase input unit of the first inverter. An eighth pulse signal is applied, a ninth pulse signal is applied to a phase C input of the first inverter, a tenth pulse signal is applied to a phase A input of a second inverter, and an eleventh pulse signal is applied to a phase B input of the second inverter. and generating an output signal for a second time by applying a pulse signal and applying a twelfth pulse signal to a C-phase input unit of a second inverter.
본 개시의 일 실시예에 따른 펄스 폭 변조 제어 방법의 전체 제어 주기는 제 1 시간 및 제 2 시간을 포함하고 전체 제어 주기는 반복되는 것을 특징으로 한다.The entire control period of the pulse width modulation control method according to an embodiment of the present disclosure includes a first time and a second time, and the entire control period is repeated.
본 개시의 일 실시예에 따른 펄스 폭 변조 제어 방법의 제 1 레벨 쉬프팅 신호를 획득하는 단계는 제 1 음의 지령 신호에 제 1 인버터의 전원 전압을 더하는 단계를 포함하고, 제 2 레벨 쉬프팅 신호를 획득하는 단계는 제 2 음의 지령 신호에 제 1 인버터의 전원 전압을 더하는 단계를 포함하고, 제 3 레벨 쉬프팅 신호를 획득하는 단계는 제 3 음의 지령 신호에 제 1 인버터의 전원 전압을 더하는 단계를 포함한다.Acquiring the first level shifting signal of the pulse width modulation control method according to an embodiment of the present disclosure includes adding a power supply voltage of a first inverter to a first negative command signal, and a second level shifting signal The acquiring includes adding a power supply voltage of the first inverter to the second negative command signal, and acquiring the third level shifting signal includes adding the power supply voltage of the first inverter to the third negative command signal includes
본 개시의 일 실시예에 따른 펄스 폭 변조 제어 방법의 제 4 레벨 쉬프팅 신호를 획득하는 단계는 제 1 양의 지령 신호에 제 2 인버터의 전원 전압을 빼는 단계를 포함하고, 제 5 레벨 쉬프팅 신호를 획득하는 단계는 제 2 양의 지령 신호에 제 2 인버터의 전원 전압을 빼는 단계를 포함하고, 제 6 레벨 쉬프팅 신호를 획득하는 단계는 제 3 양의 지령 신호에 제 2 인버터의 전원 전압을 빼는 단계를 포함한다.Acquiring the fourth level shifting signal of the pulse width modulation control method according to an embodiment of the present disclosure includes subtracting a power supply voltage of a second inverter from a first positive command signal, and applying a fifth level shifting signal The acquiring includes subtracting the power supply voltage of the second inverter from the second positive command signal, and the acquiring the sixth level shifting signal includes subtracting the power supply voltage of the second inverter from the third positive command signal. includes
이중 인버터를 개방 권선형 유도기에 적용할 때 발생하는 스위칭 소자의 손실 불균형을 제거함으로써 모든 스위치의 발열 분포를 균등하게 맞출 수 있다. 또한 손실의 최대치를 감소시킴으로써, 스위치로 구성된 전력변환장치 내부의 온도 최대치를 감소시킬 수 있다.By eliminating the loss imbalance of the switching element that occurs when a double inverter is applied to an open winding type inductor, the heat distribution of all switches can be equalized. In addition, by reducing the maximum value of the loss, it is possible to reduce the maximum temperature value inside the power converter constituted by the switch.
도 1은 이중 인버터에 포함된 스위칭 소자 온도의 불균형을 설명하기 위한 시뮬레이션 결과이다. 1 is a simulation result for explaining an imbalance in the temperature of a switching element included in a dual inverter.
도 2는 본 개시의 일 실시예에 따른 펄스 폭 변조 제어장치를 나타낸 도면이다.2 is a diagram illustrating an apparatus for controlling pulse width modulation according to an embodiment of the present disclosure.
도 3은 본 개시의 일 실시예에 따른 이중 인버터를 나타낸 도면이다.3 is a diagram illustrating a dual inverter according to an embodiment of the present disclosure.
도 4는 본 개시의 일 실시예에 따라 각 인버터에 인가되는 스위칭 신호를 생성하는 과정을 설명하기 위한 도면이다.4 is a view for explaining a process of generating a switching signal applied to each inverter according to an embodiment of the present disclosure.
도 5는 본 개시의 일 실시예에 따른 스위칭 소자에 인가되는 신호 및 인버스 스위칭 소자에 인가되는 신호를 설명하기 위한 도면이다.5 is a view for explaining a signal applied to a switching device and a signal applied to an inverse switching device according to an embodiment of the present disclosure.
도 6은 본 개시의 일 실시예에 따른 제어장치가 수행하는 동작을 나타낸 흐름도이다.6 is a flowchart illustrating an operation performed by a control device according to an embodiment of the present disclosure.
도 7은 본 개시의 일 실시예에 따라 양의 지령 신호 및 음의 지령 신호를 획득하는 단계를 설명하기 위한 도면이다.7 is a diagram for explaining a step of acquiring a positive command signal and a negative command signal according to an embodiment of the present disclosure.
도 8은 본 개시의 일 실시예에 따라 제어장치에서 사용되는 지령 신호를 벡터로 변환하기 위한 식을 나타낸다.8 shows an equation for converting a command signal used in a control device into a vector according to an embodiment of the present disclosure.
도 9는 본 개시의 일 실시예에 따라 인버터 펄스 신호가 생성되는 과정을 설명하기 위한 도면이다.9 is a view for explaining a process of generating an inverter pulse signal according to an embodiment of the present disclosure.
도 10은 본 개시의 일 실시예에 따라 제어장치에서 사용되는 지령 신호를 계산하기 위한 식을 나타낸다.10 shows an equation for calculating a command signal used in a control device according to an embodiment of the present disclosure.
도 11은 본 개시의 일 실시예에 따른 인버터 펄스 신호가 생성되는 과정을 설명하기 위한 도면이다.11 is a view for explaining a process of generating an inverter pulse signal according to an embodiment of the present disclosure.
도 12은 본 개시의 일 실시예에 따른 인버터 펄스 신호가 생성되는 과정을 설명하기 위한 도면이다.12 is a view for explaining a process of generating an inverter pulse signal according to an embodiment of the present disclosure.
도 13는 본 개시의 일 실시예에 따른 이중 인버터에 포함된 스위칭 소자 손실의 균형을 설명하기 위한 시뮬레이션 결과이다. 13 is a simulation result for explaining the balance of switching element losses included in the dual inverter according to an embodiment of the present disclosure.
도 14은 본 개시의 일 실시예에 따른 실험적인 효과를 설명하기 위한 도면이다. 14 is a diagram for explaining an experimental effect according to an embodiment of the present disclosure.
도 15은 본 개시의 일 실시예에 따른 실험적인 효과를 설명하기 위한 도면이다.15 is a diagram for explaining an experimental effect according to an embodiment of the present disclosure.
개시된 실시예의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 개시는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 개시가 완전하도록 하고, 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것일 뿐이다.Advantages and features of the disclosed embodiments, and methods of achieving them, will become apparent with reference to the embodiments described below in conjunction with the accompanying drawings. However, the present disclosure is not limited to the embodiments disclosed below, but may be implemented in various different forms, and only the present embodiments allow the present disclosure to be complete, and those of ordinary skill in the art to which the present disclosure pertains. It is only provided to fully inform the person of the scope of the invention.
본 명세서에서 사용되는 용어에 대해 간략히 설명하고, 개시된 실시예에 대해 구체적으로 설명하기로 한다. Terms used in this specification will be briefly described, and the disclosed embodiments will be described in detail.
본 명세서에서 사용되는 용어는 본 개시에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 관련 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 개시에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 개시의 전반에 걸친 내용을 토대로 정의되어야 한다. The terms used in this specification have been selected as currently widely used general terms as possible while considering the functions in the present disclosure, but these may vary depending on the intention or precedent of a person skilled in the art, the emergence of new technology, and the like. In addition, in a specific case, there is a term arbitrarily selected by the applicant, and in this case, the meaning will be described in detail in the description of the corresponding invention. Therefore, the terms used in the present disclosure should be defined based on the meaning of the term and the contents of the present disclosure, rather than the simple name of the term.
본 명세서에서의 단수의 표현은 문맥상 명백하게 단수인 것으로 특정하지 않는 한, 복수의 표현을 포함한다. 또한 복수의 표현은 문맥상 명백하게 복수인 것으로 특정하지 않는 한, 단수의 표현을 포함한다.References in the singular herein include plural expressions unless the context clearly dictates the singular. Also, the plural expression includes the singular expression unless the context clearly dictates the plural.
명세서 전체에서 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다. In the entire specification, when a part "includes" a certain element, this means that other elements may be further included, rather than excluding other elements, unless otherwise stated.
또한, 명세서에서 사용되는 "부"라는 용어는 소프트웨어 또는 하드웨어 구성요소를 의미하며, "부"는 어떤 역할들을 수행한다. 그렇지만 "부"는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. "부"는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 "부"는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로 코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들 및 변수들을 포함한다. 구성요소들과 "부"들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 "부"들로 결합되거나 추가적인 구성요소들과 "부"들로 더 분리될 수 있다.Also, as used herein, the term “unit” refers to a software or hardware component, and “unit” performs certain roles. However, "part" is not meant to be limited to software or hardware. A “unit” may be configured to reside on an addressable storage medium and may be configured to refresh one or more processors. Thus, by way of example, “part” includes components such as software components, object-oriented software components, class components and task components, processes, functions, properties, procedures, subroutines, segments of program code, drivers, firmware, microcode, circuitry, data, databases, data structures, tables, arrays and variables. The functionality provided within components and “parts” may be combined into a smaller number of components and “parts” or further divided into additional components and “parts”.
본 개시의 일 실시예에 따르면 "부"는 프로세서 및 메모리로 구현될 수 있다. 용어 "프로세서" 는 범용 프로세서, 중앙 처리 장치 (CPU), 마이크로프로세서, 디지털 신호 프로세서 (DSP), 제어기, 마이크로제어기, 상태 머신 등을 포함하도록 넓게 해석되어야 한다. 몇몇 환경에서는, "프로세서" 는 주문형 반도체 (ASIC), 프로그램가능 로직 디바이스 (PLD), 필드 프로그램가능 게이트 어레이 (FPGA) 등을 지칭할 수도 있다. 용어 "프로세서" 는, 예를 들어, DSP 와 마이크로프로세서의 조합, 복수의 마이크로프로세서들의 조합, DSP 코어와 결합한 하나 이상의 마이크로프로세서들의 조합, 또는 임의의 다른 그러한 구성들의 조합과 같은 처리 디바이스들의 조합을 지칭할 수도 있다.According to an embodiment of the present disclosure, “unit” may be implemented with a processor and a memory. The term “processor” should be interpreted broadly to include general purpose processors, central processing units (CPUs), microprocessors, digital signal processors (DSPs), controllers, microcontrollers, state machines, and the like. In some circumstances, a “processor” may refer to an application specific semiconductor (ASIC), a programmable logic device (PLD), a field programmable gate array (FPGA), or the like. The term “processor” refers to a combination of processing devices, such as, for example, a combination of a DSP and a microprocessor, a combination of a plurality of microprocessors, a combination of one or more microprocessors in combination with a DSP core, or any other such configurations. may refer to.
용어 "메모리" 는 전자 정보를 저장 가능한 임의의 전자 컴포넌트를 포함하도록 넓게 해석되어야 한다. 용어 메모리는 임의 액세스 메모리 (RAM), 판독-전용 메모리 (ROM), 비-휘발성 임의 액세스 메모리 (NVRAM), 프로그램가능 판독-전용 메모리 (PROM), 소거-프로그램가능 판독 전용 메모리 (EPROM), 전기적으로 소거가능 PROM (EEPROM), 플래쉬 메모리, 자기 또는 광학 데이터 저장장치, 레지스터들 등과 같은 프로세서-판독가능 매체의 다양한 유형들을 지칭할 수도 있다. 프로세서가 메모리로부터 정보를 판독하고/하거나 메모리에 정보를 기록할 수 있다면 메모리는 프로세서와 전자 통신 상태에 있다고 불린다. 프로세서에 집적된 메모리는 프로세서와 전자 통신 상태에 있다.The term “memory” should be interpreted broadly to include any electronic component capable of storing electronic information. The term memory includes random access memory (RAM), read-only memory (ROM), non-volatile random access memory (NVRAM), programmable read-only memory (PROM), erase-programmable read-only memory (EPROM), electrical may refer to various types of processor-readable media, such as erasable PROM (EEPROM), flash memory, magnetic or optical data storage, registers, and the like. A memory is said to be in electronic communication with the processor if the processor is capable of reading information from and/or writing information to the memory. A memory integrated in the processor is in electronic communication with the processor.
아래에서는 첨부한 도면을 참고하여 실시예에 대하여 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그리고 도면에서 본 개시를 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략한다.Hereinafter, with reference to the accompanying drawings, embodiments will be described in detail so that those of ordinary skill in the art to which the present disclosure pertains can easily implement them. And in order to clearly describe the present disclosure in the drawings, parts not related to the description will be omitted.
도 2는 본 개시의 일 실시예에 따른 펄스 폭 변조 제어장치를 나타낸 도면이다.2 is a diagram illustrating an apparatus for controlling pulse width modulation according to an embodiment of the present disclosure.
제어장치(200)는 프로세서(210) 및 메모리(220)를 포함할 수 있다. 프로세서(210)는 메모리(220)에 저장된 명령어들을 수행할 수 있다. 제어장치(200)는 메모리(220)에 저장되어 있는 명령어에 기초하여, 이중 인버터의 스위칭 소자 발열 분포 균등화를 위하여 제 1 인버터 및 제 2 인버터에 인가할 펄스를 생성할 수 있다. 또한 제어장치(200)는 생성된 펄스를 제 1 인버터 및 제 2 인버터에 인가할 수 있다.The control device 200 may include a processor 210 and a memory 220 . The processor 210 may execute instructions stored in the memory 220 . The control device 200 may generate a pulse to be applied to the first inverter and the second inverter in order to equalize the heat distribution of the switching element of the dual inverter based on the command stored in the memory 220 . Also, the control device 200 may apply the generated pulses to the first inverter and the second inverter.
이하, 제어장치(200)의 동작에 대하여 이하에서 보다 자세히 설명한다.Hereinafter, the operation of the control device 200 will be described in more detail below.
도 3은 본 개시의 일 실시예에 따른 이중 인버터를 나타낸 도면이다.3 is a diagram illustrating a dual inverter according to an embodiment of the present disclosure.
이중 인버터는 직류 전력을 두 개의 인버터들을 결합하여 하나의 교류 전력으로 변환하는 장치이다. 개방 권선형 유도 전동기의 구동 시스템에 적용된다. 이중 인버터는 IGBT(insulated gate bipolar transistor)와 같은 전력반도체의 고속 스위칭을 통해 전력 변환을 할 수 있다. 본 개시에서 이와 같은 전력반도체를 스위칭 소자 또는 스위칭 트랜지스터라고 지칭한다. The dual inverter is a device that converts DC power into one AC power by combining two inverters. It is applied to the drive system of an open winding type induction motor. The double inverter can convert power through high-speed switching of a power semiconductor such as an insulated gate bipolar transistor (IGBT). In the present disclosure, such a power semiconductor is referred to as a switching device or a switching transistor.
이미 설명한 바와 같이 스위칭 소자의 손실은 스위칭 소자의 양단 전압과 소자를 통해 흐르는 전류로 인한 도통 손실을 포함할 수 있다. 또한 스위칭 소자의 손실은 스위칭 시 발생하는 과도 상태 손실을 포함할 수 있다. 이와 같은 도통 손실 및 스위칭 손실에 의해 스위칭 소자의 동작 온도가 증가할 수 있다.As described above, the loss of the switching element may include a conduction loss due to a voltage across the switching element and a current flowing through the element. In addition, the loss of the switching element may include a transient state loss that occurs during switching. The operating temperature of the switching element may increase due to such conduction loss and switching loss.
도 3을 참조하면, 제 1 인버터(310)는 복수의 스위칭 소자를 포함할 수 있다. 예를 들어, 제 1 인버터(310)는 제 1a 스위칭 소자(Sa1), 제 1a 인버스 스위칭 소자(SIa1), 제 1b 스위칭 소자(Sb1), 제 1b 인버스 스위칭 소자(SIb1), 제 1c 스위칭 소자(Sc1), 및 제 1c 인버스 스위칭 소자(SIc1)를 포함할 수 있다. Referring to FIG. 3 , the first inverter 310 may include a plurality of switching elements. For example, the first inverter 310 includes a 1a switching element Sa1, a 1a inverse switching element SIa1, a 1b switching element Sb1, a 1b inverse switching element SIb1, a 1c switching element ( Sc1), and a 1c inverse switching element SIc1.
제 1a 스위칭 소자(Sa1) 및 제 1a 인버스 스위칭 소자(SIa1)는 3상 중 A상에 관련된 스위칭 소자일 수 있다. 또한, 제 1a 스위칭 소자(Sa1)에 인가되는 신호는 제 1a 인버스 스위칭 소자(SIa1)에 인가되는 신호와 상보적일 수 있다. 예를 들어, 제 1a 스위칭 소자(Sa1)에 인가되는 신호가 1 이면 제 1a 인버스 스위칭 소자(SIa1)에 인가되는 신호는 0이고, 제 1a 스위칭 소자(Sa1)에 인가되는 신호가 0 이면 제 1a 인버스 스위칭 소자(SIa1)에 인가되는 신호는 1일 수 있다. 실제적인 동작을 위해 삽입되는 데드타임 구간에서는 스위칭 소자 및 인버스 스위칭 소자 모두 꺼지는 신호가 인가될 수 있지만, 데드타임 구간이 아닌 경우는 기본적으로 각 스위치 소자에 인가되는 신호가 서로 상보적이다.The 1a switching device Sa1 and the 1a inverse switching device SIa1 may be switching devices related to the A phase among the three phases. In addition, the signal applied to the 1a switching element Sa1 may be complementary to the signal applied to the 1a inverse switching element SIa1 . For example, when the signal applied to the 1a first switching element Sa1 is 1, the signal applied to the 1a inverse switching element SIa1 is 0, and when the signal applied to the 1a switching element Sa1 is 0, the 1a A signal applied to the inverse switching element SIa1 may be 1. Signals to turn off both the switching element and the inverse switching element may be applied in the dead time period inserted for actual operation, but signals applied to each switch element are basically complementary to each other in the non-dead time period.
제 1b 스위칭 소자(Sb1) 및 제 1b 인버스 스위칭 소자(SIb1)는 3상 중 B상에 관련된 스위칭 소자일 수 있다. 또한, 제 1b 스위칭 소자(Sb1)에 인가되는 신호는 제 1b 인버스 스위칭 소자(SIb1)에 인가되는 신호와 상보적일 수 있다. 예를 들어, 제 1b 스위칭 소자(Sb1)에 인가되는 신호가 1 이면 제 1b 인버스 스위칭 소자(SIb1)에 인가되는 신호는 0이고, 제 1b 스위칭 소자(Sb1)에 인가되는 신호가 0 이면 제 1b 인버스 스위칭 소자(SIb1)에 인가되는 신호는 1일 수 있다.The 1b switching device Sb1 and the 1b inverse switching device SIb1 may be switching devices related to the B phase among the three phases. Also, the signal applied to the 1b switching element Sb1 may be complementary to the signal applied to the 1b inverse switching element SIb1. For example, when the signal applied to the 1b first switching device Sb1 is 1, the signal applied to the 1b inverse switching device SIb1 is 0, and when the signal applied to the 1b switching device Sb1 is 0, the 1b first switching device Sb1 is 0. A signal applied to the inverse switching element SIb1 may be 1.
제 1c 스위칭 소자(Sc1) 및 제 1c 인버스 스위칭 소자(SIc1)는 3상 중 C상에 관련된 스위칭 소자일 수 있다. 또한, 제 1c 스위칭 소자(Sc1)에 인가되는 신호는 제 1c 인버스 스위칭 소자(SIc1)에 인가되는 신호와 상보적일 수 있다. 예를 들어, 제 1c 스위칭 소자(Sc1)에 인가되는 신호가 1 이면 제 1c 인버스 스위칭 소자(SIc1)에 인가되는 신호는 0이고, 제 1c 스위칭 소자(Sc1)에 인가되는 신호가 0 이면 제 1c 인버스 스위칭 소자(SIc1)에 인가되는 신호는 1일 수 있다.The 1c-th switching element Sc1 and the 1c-th inverse switching element SIc1 may be switching elements related to the C phase among the three phases. In addition, the signal applied to the 1c first switching element Sc1 may be complementary to the signal applied to the 1c inverse switching element SIc1 . For example, when the signal applied to the 1c-th switching element Sc1 is 1, the signal applied to the 1c-th inverse switching element SIc1 is 0, and when the signal applied to the 1c-th switching element Sc1 is 0, the 1c-th switching element Sc1 is 0. A signal applied to the inverse switching element SIc1 may be 1.
도 3을 참조하면, 제 2 인버터(320)는 복수의 스위칭 소자를 포함할 수 있다. 예를 들어, 제 2 인버터(320)는 제 2a 스위칭 소자(Sa2), 제 2a 인버스 스위칭 소자(SIa2), 제 2b 스위칭 소자(Sb2), 제 2b 인버스 스위칭 소자(SIb2), 제 2c 스위칭 소자(Sc2), 및 제 2c 인버스 스위칭 소자(SIc2)를 포함할 수 있다.Referring to FIG. 3 , the second inverter 320 may include a plurality of switching elements. For example, the second inverter 320 includes a 2a switching element Sa2, a 2a inverse switching element SIa2, a 2b switching element Sb2, a 2b inverse switching element SIb2, and a 2c switching element ( Sc2), and a 2c inverse switching element SIc2.
도 3을 참조하면, 본 개시에서 제 1a 스위칭 소자(Sa1), 제 1b 스위칭 소자(Sb1), 제 1c 스위칭 소자(Sc1), 제 2a 스위칭 소자(Sa2), 제 2b 스위칭 소자(Sb2), 및 제 2c 스위칭 소자(Sc2)를 위쪽 스위칭 소자(트랜지스터)라고 한다. 또한 본 개시에서 제 1a 인버스 스위칭 소자(SIa1), 제 1b 인버스 스위칭 소자(SIb1), 제 1c 인버스 스위칭 소자(SIc1), 제 2a 인버스 스위칭 소자(SIa2), 제 2b 인버스 스위칭 소자(SIb2), 및 제 2c 인버스 스위칭 소자(SIc2)를 아래쪽 스위칭 소자(트랜지스터)라고 한다.Referring to FIG. 3 , in the present disclosure, 1a switching device Sa1 , 1b switching device Sb1 , 1c switching device Sc1 , 2a switching device Sa2 , 2b switching device Sb2 , and The 2c second switching element Sc2 is referred to as an upper switching element (transistor). In addition, in the present disclosure, 1a inverse switching element SIa1, 1b inverse switching element SIb1, 1c inverse switching element SIc1, 2a inverse switching element SIa2, 2b inverse switching element SIb2, and The 2c-th inverse switching element SIc2 is referred to as a lower switching element (transistor).
제 2a 스위칭 소자(Sa2) 및 제 2a 인버스 스위칭 소자(SIa2)는 3상 중 A상에 관련된 스위칭 소자일 수 있다. 또한, 제 2a 스위칭 소자(Sa2)에 인가되는 신호는 제 2a 인버스 스위칭 소자(SIa2)에 인가되는 신호와 상보적일 수 있다. 예를 들어, 제 2a 스위칭 소자(Sa2)에 인가되는 신호가 1 이면 제 2a 인버스 스위칭 소자(SIa2)에 인가되는 신호는 0이고, 제 2a 스위칭 소자(Sa2)에 인가되는 신호가 0 이면 제 2a 인버스 스위칭 소자(SIa2)에 인가되는 신호는 1일 수 있다.The 2a switching device Sa2 and the 2a inverse switching device SIa2 may be switching devices related to the A phase among the three phases. In addition, the signal applied to the 2a switching element Sa2 may be complementary to the signal applied to the 2a inverse switching element SIa2 . For example, when the signal applied to the 2a switching element Sa2 is 1, the signal applied to the 2a inverse switching element SIa2 is 0, and when the signal applied to the 2a switching element Sa2 is 0, the 2a A signal applied to the inverse switching element SIa2 may be 1.
제 2b 스위칭 소자(Sb2) 및 제 2b 인버스 스위칭 소자(SIb2)는 3상 중 B상에 관련된 스위칭 소자일 수 있다. 또한, 제 2b 스위칭 소자(Sb2)에 인가되는 신호는 제 2b 인버스 스위칭 소자(SIb2)에 인가되는 신호와 상보적일 수 있다. 예를 들어, 제 2b 스위칭 소자(Sb2)에 인가되는 신호가 1 이면 제 2b 인버스 스위칭 소자(SIb2)에 인가되는 신호는 0이고, 제 2b 스위칭 소자(Sb2)에 인가되는 신호가 0 이면 제 2b 인버스 스위칭 소자(SIb2)에 인가되는 신호는 1일 수 있다.The 2b switching element Sb2 and the 2b inverse switching element SIb2 may be switching elements related to the B phase among the three phases. Also, the signal applied to the 2b switching element Sb2 may be complementary to the signal applied to the 2b inverse switching element SIb2. For example, if the signal applied to the 2b switching device Sb2 is 1, the signal applied to the 2b inverse switching device SIb2 is 0, and when the signal applied to the 2b switching device Sb2 is 0, the 2b second switching device Sb2 is 0. A signal applied to the inverse switching element SIb2 may be 1.
제 2c 스위칭 소자(Sc2) 및 제 2c 인버스 스위칭 소자(SIc2)는 3상 중 C상에 관련된 스위칭 소자일 수 있다. 또한, 제 2c 스위칭 소자(Sc2)에 인가되는 신호는 제 2c 인버스 스위칭 소자(SIc2)에 인가되는 신호와 상보적일 수 있다. 예를 들어, 제 2c 스위칭 소자(Sc2)에 인가되는 신호가 1 이면 제 2c 인버스 스위칭 소자(SIc2)에 인가되는 신호는 0이고, 제 2c 스위칭 소자(Sc2)에 인가되는 신호가 0 이면 제 2c 인버스 스위칭 소자(SIc2)에 인가되는 신호는 1일 수 있다.The 2c switching element Sc2 and the 2c inverse switching element SIc2 may be switching elements related to the C phase among the three phases. In addition, the signal applied to the 2c switching element Sc2 may be complementary to the signal applied to the 2c inverse switching element SIc2 . For example, when the signal applied to the 2c second switching element Sc2 is 1, the signal applied to the 2c inverse switching element SIc2 is 0, and when the signal applied to the 2c second switching element Sc2 is 0, the 2c-th signal applied to the 2c switching element Sc2 is 0. A signal applied to the inverse switching element SIc2 may be 1.
제 1 인버터(310)의 전원 전압은 V dc1일 수 있다. 또한 제 2 인버터(320)의 전원 전압은 V dc2일 수 있다.The power supply voltage of the first inverter 310 may be V dc1 . Also, the power supply voltage of the second inverter 320 may be V dc2 .
모터(330)는 개방 권선형 유도기(Open end winding induction machine)일 수 있다. 모터(330)의 권선에 인가되는 전압을 V OEW라 할 때 양단 인버터 출력 전압의 합이 인가되며 이를 [식 1]과 같이 나타낼 수 있다. Motor 330 may be an open end winding induction machine. When the voltage applied to the winding of the motor 330 is V OEW , the sum of the inverter output voltages at both ends is applied, which can be expressed as [Equation 1].
[식 1][Equation 1]
Figure PCTKR2020014804-appb-img-000001
Figure PCTKR2020014804-appb-img-000001
여기서
Figure PCTKR2020014804-appb-img-000002
및
Figure PCTKR2020014804-appb-img-000003
는 아래 [식 2]와 같이 결정될 수 있다.here
Figure PCTKR2020014804-appb-img-000002
and
Figure PCTKR2020014804-appb-img-000003
can be determined as in [Equation 2] below.
[식 2][Equation 2]
Figure PCTKR2020014804-appb-img-000004
Figure PCTKR2020014804-appb-img-000004
Figure PCTKR2020014804-appb-img-000005
Figure PCTKR2020014804-appb-img-000005
여기서
Figure PCTKR2020014804-appb-img-000006
는 각 인버터 상 출력에 대한 스위칭 상태를 의미하며 1 또는 0의 값을 가진다. 또한
Figure PCTKR2020014804-appb-img-000007
일 수 있다. 즉,
Figure PCTKR2020014804-appb-img-000008
는 A상, B상 및 C상의 위상이 서로 120도 차이가 있음을 나타낸다.here
Figure PCTKR2020014804-appb-img-000006
is the switching state for each inverter phase output and has a value of 1 or 0. In addition
Figure PCTKR2020014804-appb-img-000007
can be in other words,
Figure PCTKR2020014804-appb-img-000008
indicates that the phases of phase A, phase B, and phase C are 120 degrees different from each other.
이중 인버터를 구동시키기 위한 PWM(Pulse Width Modulation) 기법으로는 Carrier-based PWM(CBPWM)과 Space vector modulation (SVM)등의 기법들이 있다. CBPWM이 SVM보다 구현이 비교적 간단하며 섹터(sector)의 판별이나 스위칭 시간의 계산이 필요하지 않을 수 있다. 본 개시에서는 CBPWM을 기준으로 설명되지만 이에 한정되는 것은 아니며 본 개시는 SVM를 기준으로도 설명될 수 있다. 여러 CBPWM 중 LSPWM(Level-shifted Pulse Width Modulation)을 사용하는 경우, 근접 3 벡터(nearest three vector; NTV)의 달성으로 dv/dt 특성 및 전류 고조파 감소에 도움이 될 수 있다. As a PWM (Pulse Width Modulation) technique for driving a dual inverter, there are techniques such as carrier-based PWM (CBPWM) and space vector modulation (SVM). CBPWM is relatively simpler to implement than SVM, and it may not need to determine a sector or calculate a switching time. Although the present disclosure is described based on CBPWM, the present disclosure is not limited thereto, and the present disclosure may also be described based on SVM. Among several CBPWMs, when LSPWM (Level-shifted Pulse Width Modulation) is used, the achievement of the nearest three vector (NTV) can help reduce dv/dt characteristics and current harmonics.
도 4는 본 개시의 일 실시예에 따라 각 인버터에 인가되는 스위칭 신호를 생성하는 과정을 설명하기 위한 도면이다.4 is a view for explaining a process of generating a switching signal applied to each inverter according to an embodiment of the present disclosure.
도 4는 A상에 대한 제 1 지령 신호(
Figure PCTKR2020014804-appb-img-000009
), 제 1 삼각파(vcr1), 및 제 2 삼각파(vcr2)를 나타낸다. B상에 대한 제 2 지령 신호(
Figure PCTKR2020014804-appb-img-000010
) 및 C상에 대한 제 3 지령 신호(
Figure PCTKR2020014804-appb-img-000011
)는 제 1 지령 신호(
Figure PCTKR2020014804-appb-img-000012
)와 위상이 120도 차이가 있을 뿐이므로, 제 1 지령신호(
Figure PCTKR2020014804-appb-img-000013
)와 동일하게 설명될 수 있다.4 is a first command signal for phase A (
Figure PCTKR2020014804-appb-img-000009
), the first triangular wave vcr1, and the second triangular wave vcr2. 2nd command signal for phase B (
Figure PCTKR2020014804-appb-img-000010
) and the third command signal for C phase (
Figure PCTKR2020014804-appb-img-000011
) is the first command signal (
Figure PCTKR2020014804-appb-img-000012
) and the phase are only 120 degrees different, so the first command signal (
Figure PCTKR2020014804-appb-img-000013
) can be described in the same way.
제 1 인버터의 경우 펄스 신호는
Figure PCTKR2020014804-appb-img-000014
일 때 high(1)이 되고
Figure PCTKR2020014804-appb-img-000015
일 때 low(0)이 될 수 있다. 또한, 제 2 인버터의 경우 펄스 신호는
Figure PCTKR2020014804-appb-img-000016
일 때 low(0)이 되고
Figure PCTKR2020014804-appb-img-000017
일 때 high(1)가 될 수 있다.For the first inverter, the pulse signal is
Figure PCTKR2020014804-appb-img-000014
becomes high(1) when
Figure PCTKR2020014804-appb-img-000015
It can be low(0) when . In addition, in the case of the second inverter, the pulse signal is
Figure PCTKR2020014804-appb-img-000016
becomes low(0) when
Figure PCTKR2020014804-appb-img-000017
It can be high(1) when .
예를 들어, 도 4의 Sa1은 제 1 인버터의 제 1a 스위칭 소자(Sa1)에 인가되는 신호를 나타낸다. 도 4를 참조하면,
Figure PCTKR2020014804-appb-img-000018
일 때 제 1a 스위칭 소자(Sa1)에 high(1)가 인가되고,
Figure PCTKR2020014804-appb-img-000019
일 때 제 1a 스위칭 소자(Sa1)에 low(0)가 인가됨을 확인할 수 있다.For example, Sa1 of FIG. 4 represents a signal applied to the 1a switching element Sa1 of the first inverter. Referring to Figure 4,
Figure PCTKR2020014804-appb-img-000018
When , high (1) is applied to the 1a switching element (Sa1),
Figure PCTKR2020014804-appb-img-000019
When , it can be seen that low (0) is applied to the 1a switching element Sa1.
또한, 도 4의 Sa2은 제 2 인버터의 제 2a 스위칭 소자(Sa2)에 인가되는 신호를 나타낸다. 도 4를 참조하면,
Figure PCTKR2020014804-appb-img-000020
일 때 제 2a 스위칭 소자(Sa2)에 low(0)가 인가되고
Figure PCTKR2020014804-appb-img-000021
일 때, 제 2a 스위칭 소자(Sa2)에 high(1)가 인가됨을 확인할 수 있다.In addition, Sa2 of FIG. 4 represents a signal applied to the second switching element Sa2 of the second inverter. Referring to Figure 4,
Figure PCTKR2020014804-appb-img-000020
When , low (0) is applied to the 2a switching element Sa2 and
Figure PCTKR2020014804-appb-img-000021
When , it can be seen that high (1) is applied to the 2a switching element Sa2.
도 5는 본 개시의 일 실시예에 따른 스위칭 소자에 인가되는 신호 및 인버스 스위칭 소자에 인가되는 신호를 설명하기 위한 도면이다.5 is a view for explaining a signal applied to a switching device and a signal applied to an inverse switching device according to an embodiment of the present disclosure.
이미 설명한 바와 같이 제 1 인버터의 경우 펄스 신호는
Figure PCTKR2020014804-appb-img-000022
일 때 high(1)이 되고
Figure PCTKR2020014804-appb-img-000023
일 때 low(0)이 될 수 있다. 또한, 제 2 인버터의 경우 펄스 신호는
Figure PCTKR2020014804-appb-img-000024
일 때 low(0)이 되고
Figure PCTKR2020014804-appb-img-000025
일 때 high(1)가 될 수 있다. 도 5는 이를 도식화한 것이다. 제 1 인버터의 경우 펄스 신호는
Figure PCTKR2020014804-appb-img-000026
일 때 high(1)이 되고, 반대로 제 2 인버터의 경우 펄스 신호는
Figure PCTKR2020014804-appb-img-000027
일 때 low(0)이 된다. 이는 반전기(560)에 의하여 반전이 이루어지기 때문이다.As already described, in the case of the first inverter, the pulse signal is
Figure PCTKR2020014804-appb-img-000022
becomes high(1) when
Figure PCTKR2020014804-appb-img-000023
It can be low(0) when . In addition, in the case of the second inverter, the pulse signal is
Figure PCTKR2020014804-appb-img-000024
becomes low(0) when
Figure PCTKR2020014804-appb-img-000025
It can be high(1) when . 5 is a schematic view of this. For the first inverter, the pulse signal is
Figure PCTKR2020014804-appb-img-000026
It becomes high (1) when , and in the case of the second inverter, the pulse signal
Figure PCTKR2020014804-appb-img-000027
When , it becomes low(0). This is because inversion is made by the inverter 560 .
제어장치(200)는 비교기(510, 530) 및 반전기(520, 540)를 포함할 수 있다. 제어장치(200)에 포함된 비교기(510, 530) 및 반전기(520, 540)는 하드웨어 또는 소프트웨어로 구현될 수 있다. 비교기(510, 530)는 +입력신호의 값이 -입력신호의 값보다 큰 경우, "1"을 출력하고, +입력신호의 값이 -입력신호의 값보다 작은 경우, "0"을 출력할 수 있다. 반전기(520, 540)는 입력신호를 반전시킬 수 있다. 예를 들어 반전기(520, 540)는 입력신호가 "1"이면 "0"을 출력하고, 입력신호가 "0"이면 "1"을 출력할 수 있다.The control device 200 may include comparators 510 and 530 and inverters 520 and 540 . The comparators 510 and 530 and the inverters 520 and 540 included in the control device 200 may be implemented in hardware or software. The comparators 510 and 530 output "1" when the value of the + input signal is greater than the value of the - input signal, and output "0" when the value of the + input signal is smaller than the value of the - input signal. can The inverters 520 and 540 may invert the input signal. For example, the inverters 520 and 540 may output “0” when the input signal is “1” and output “1” when the input signal is “0”.
제어장치(200)는 비교기(510)에 의하여 제 1 지령 신호(Van*)를 제 1 삼각파(vcr1)와 비교하는 단계를 수행할 수 있다. 제어장치(200)는 비교기(510)에 기초하여 제 1a 스위칭 소자(Sa1)에 인가될 신호를 생성하는 단계를 수행할 수 있다. 또한 제어장치(200)는 반전기(520)에 의하여 제 1a 스위칭 소자(Sa1)에 인가될 신호의 역을 생성하는 단계를 수행할 수 있다. 또한 제어장치(200)는 제 1a 스위칭 소자(Sa1)에 인가될 신호의 역을 제 1a 인버스 스위칭 소자(SIa1)에 인가할 수 있다.The control device 200 may perform a step of comparing the first command signal Van* with the first triangular wave vcr1 by the comparator 510 . The control device 200 may perform a step of generating a signal to be applied to the 1a switching element Sa1 based on the comparator 510 . In addition, the control device 200 may perform the step of generating the inverse of the signal to be applied to the 1a switching element Sa1 by the inverter 520 . Also, the control device 200 may apply the inverse of the signal to be applied to the 1a switching device Sa1 to the 1a inverse switching device SIa1.
또한, 제어장치(200)는 비교기(530)에 의하여 제 1 지령 신호(Van*)를 제 2 삼각파(vcr2)와 비교하는 단계를 수행할 수 있다. 제어장치(200)는 비교기(530)에 기초하여 제 2a 인버스 스위칭 소자(SIa2)에 인가될 신호를 생성하는 단계를 수행할 수 있다. 또한 제어장치(200)는 반전기(540)에 의하여 제 2a 인버스 스위칭 소자(SIa2)에 인가될 신호의 역을 생성하는 단계를 수행할 수 있다. 또한 제어장치(200)는 제 2a 인버스 스위칭 소자(SIa2)에 인가될 신호의 역을 제 2a 스위칭 소자(Sa2)에 인가할 수 있다.Also, the control device 200 may perform a step of comparing the first command signal Van* with the second triangular wave vcr2 by the comparator 530 . The control device 200 may perform a step of generating a signal to be applied to the 2a inverse switching element SIa2 based on the comparator 530 . In addition, the control device 200 may perform the step of generating the inverse of the signal to be applied to the 2a inverse switching element SIa2 by the inverter 540 . In addition, the control device 200 may apply the inverse of the signal to be applied to the 2a inverse switching element SIa2 to the 2a switching element Sa2.
도 5에서는 A상에 대한 제 1 지령 신호(Van*)를 기준으로 설명하였으나, B상 및 C상에 대한 설명은 제 1 지령 신호(Van*)를 제 2 지령 신호(Vbn *) 및 제 3 지령 신호(Vcn *)로 대체하여 설명 가능하므로 중복되는 설명은 생략한다.In FIG. 5 , the first command signal Van* for the A phase has been described as a reference, but the description for the B phase and the C phase includes the first command signal Van* as the second command signal Vbn * and the third Since it can be described by replacing it with the command signal Vcn * , the overlapping description will be omitted.
도 6은 본 개시의 일 실시예에 따른 제어장치가 수행하는 동작을 나타낸 흐름도이다.6 is a flowchart illustrating an operation performed by a control device according to an embodiment of the present disclosure.
제어장치(200)는 지령 신호 중 양의 신호를 추출하여 양의 지령 신호를 획득하는 단계(610)를 수행할 수 있다. 양의 지령신호는 제 1 인버터 지령 신호라고도 할 수 있다. 제어장치(200)는 지령 신호 중 음의 신호를 추출하여 음의 지령 신호를 획득하는 단계(620)를 수행할 수 있다. 음의 지령 신호는 제 2 인버터 지령 신호라도 할 수 있다. 단계(610) 및 단계(620)를 도 7 및 도 8과 함께 설명한다. The control device 200 may extract a positive signal from among the command signals to obtain a positive command signal ( 610 ). The positive command signal may also be referred to as a first inverter command signal. The control device 200 may extract a negative signal from among the command signals to obtain a negative command signal ( 620 ). The negative command signal may also be the second inverter command signal. Steps 610 and 620 will be described in conjunction with FIGS. 7 and 8 .
도 7은 본 개시의 일 실시예에 따라 양의 지령 신호 및 음의 지령 신호를 획득하는 단계를 설명하기 위한 도면이다.7 is a diagram for explaining a step of acquiring a positive command signal and a negative command signal according to an embodiment of the present disclosure.
지령 신호는 A상에 대응되는 제 1 지령 신호(Van*), B상에 대응되는 제 2 지령 신호(Vbn*), 및 C상에 대응되는 제 3 지령 신호(Vcn*)를 포함할 수 있다. 제 1 지령 신호(Van*), 제 2 지령 신호(Vbn*), 및 제 3 지령 신호(Vcn*)는 서로 120도의 위상차가 있을 수 있다. 도 7에서는 제 1 지령 신호(Van*)를 중심으로 설명한다.The command signal may include a first command signal Van* corresponding to the A phase, a second command signal Vbn* corresponding to the B phase, and a third command signal Vcn* corresponding to the C phase. . The first command signal Van*, the second command signal Vbn*, and the third command signal Vcn* may have a phase difference of 120 degrees from each other. In FIG. 7 , the first command signal Van* will be mainly described.
제어장치(200)는 제 1 지령 신호(Van*) 중 양의 신호를 추출하여 제 1 양의 지령 신호(Va1*)를 획득하는 단계를 수행할 수 있다. 또한, 제어장치(200)는 제 1 지령 신호(Van*) 중 음의 신호를 추출하여 제 1 음의 지령 신호(Va2*)를 획득하는 단계를 수행할 수 있다. The control device 200 may extract a positive signal from the first command signal Van* to obtain the first positive command signal Va1*. Also, the control device 200 may extract a negative signal from the first command signal Van* to obtain the first negative command signal Va2*.
제어장치(200)는 제 2 지령 신호(Vbn*) 중 양의 신호를 추출하여 제 2 양의 지령 신호(Vb1*)를 획득하는 단계를 수행할 수 있다. 또한, 제어장치(200)는 제 2 지령 신호(Vbn*) 중 음의 신호를 추출하여 제 2 음의 지령 신호(Vb2*)를 획득하는 단계를 수행할 수 있다. The control device 200 may extract a positive signal from the second command signal Vbn* to obtain a second positive command signal Vb1*. Also, the control device 200 may extract a negative signal from the second command signal Vbn* to obtain the second negative command signal Vb2*.
제어장치(200)는 제 3 지령 신호(Vcn*) 중 양의 신호를 추출하여 제 3 양의 지령 신호(Vc1*)를 획득하는 단계를 수행할 수 있다. 또한, 제어장치(200)는 제 3 지령 신호(Vcn*) 중 음의 신호를 추출하여 제 3 음의 지령 신호(Vc2*)를 획득하는 단계를 수행할 수 있다. The control device 200 may extract a positive signal from the third command signal Vcn* to obtain the third positive command signal Vc1*. Also, the control device 200 may extract a negative signal from the third command signal Vcn* to obtain the third negative command signal Vc2*.
양의 지령 신호는 제 1 양의 지령 신호(Va1*), 제 2 양의 지령 신호(Vb1*), 및 제 3 양의 지령 신호(Vc1*)를 포함할 수 있다. 또한, 음의 지령 신호는 제 1 음의 지령 신호(Va2*), 제 2 음의 지령 신호(Vb2*), 및 제 3 음의 지령 신호(Vc2*)를 포함할 수 있다. The positive command signal may include a first positive command signal Va1*, a second positive command signal Vb1*, and a third positive command signal Vc1*. Also, the negative command signal may include a first negative command signal Va2*, a second negative command signal Vb2*, and a third negative command signal Vc2*.
도 8은 본 개시의 일 실시예에 따라 제어장치에서 사용되는 지령 신호를 벡터로 변환하기 위한 식을 나타낸다.8 shows an equation for converting a command signal used in a control device into a vector according to an embodiment of the present disclosure.
제 1 인버터에 인가될 제 1 인버터 펄스 신호를 생성하기 위하여 제어장치(200)는 양의 지령 신호를 이용할 수 있다. 이미 설명한 바와 같이 양의 지령 신호는 제 1 양의 지령 신호(Va1*), 제 2 양의 지령 신호(Vb1*), 및 제 3 양의 지령 신호(Vc1*)를 포함할 수 있다. 양의 지령 신호는 제 1 삼각파(vcr1)와 비교되어, 제어장치(200)는 제 1 인버터 펄스 신호를 생성할 수 있다. 제어장치(200)가 이용하는 양의 지령신호를 벡터로 변환하면 도 8의
Figure PCTKR2020014804-appb-img-000028
와 같을 수 있다. In order to generate a first inverter pulse signal to be applied to the first inverter, the control device 200 may use a positive command signal. As already described, the positive command signal may include a first positive command signal Va1*, a second positive command signal Vb1*, and a third positive command signal Vc1*. The positive command signal may be compared with the first triangular wave vcr1 , and the controller 200 may generate a first inverter pulse signal. When the control device 200 converts the positive command signal used by the vector into a vector,
Figure PCTKR2020014804-appb-img-000028
can be the same as
제 2 인버터에 인가될 제 2 인버터 펄스 신호를 생성하기 위하여 제어장치(200)는 음의 지령 신호를 이용할 수 있다. 이미 설명한 바와 같이, 음의 지령 신호는 제 1 음의 지령 신호(Va2*), 제 2 음의 지령 신호(Vb2*), 및 제 3 음의 지령 신호(Vc2*)를 포함할 수 있다. 음의 지령 신호는 제 2 삼각파(vcr2)와 비교되어, 제어장치(200)는 제 2 인버터 펄스 신호를 생성할 수 있다. 제어장치(200)가 이용하는 음의 지령신호를 벡터로 변환하면 도 8의
Figure PCTKR2020014804-appb-img-000029
와 같을 수 있다. In order to generate a second inverter pulse signal to be applied to the second inverter, the control device 200 may use a negative command signal. As described above, the negative command signal may include a first negative command signal Va2*, a second negative command signal Vb2*, and a third negative command signal Vc2*. The negative command signal may be compared with the second triangular wave vcr2 , and the controller 200 may generate a second inverter pulse signal. When the control device 200 converts the negative command signal used by the vector into a vector,
Figure PCTKR2020014804-appb-img-000029
can be the same as
다시 도 6을 참조하면, 제어장치(200)는 모드를 선택하는 단계(630)를 수행할 수 있다. 모드에는 제 1 모드와 제 2 모드를 포함할 수 있다. 제 1 시간은 제어장치(200)가 제 1 모드로 동작하는 시간을 의미할 수 있다. 제 1 시간은 미리 정해진 시간일 수 있으며, 지령 신호의 주기 또는 삼각파의 주기에 기초하여 결정될 수 있다. 제 2 시간은 제어장치(200)가 제 2 모드로 동작하는 시간을 의미할 수 있다. 제 2 시간은 미리 정해진 시간일 수 있으며, 지령 신호의 주기 또는 삼각파의 주기에 기초하여 결정될 수 있다. 전체 제어 주기는 제 1 시간 및 제 2 시간을 포함할 수 있다. 즉, 제 1 시간 및 제 2 시간은 번갈아가면서 도래할 수 있다. 제 1 시간 및 제 2 시간의 길이는 동일할 수도 있고 다를 수도 있다. 제어장치(200)는 전체 제어 주기 중 제 1 시간이 도래하면 제 1 모드를 선택하고, 제 2 시간이 도래하면 제 2 모드를 선택할 수 있다.Referring back to FIG. 6 , the control device 200 may perform an operation 630 of selecting a mode. The mode may include a first mode and a second mode. The first time may mean a time during which the control device 200 operates in the first mode. The first time may be a predetermined time, and may be determined based on a period of a command signal or a period of a triangular wave. The second time may mean a time during which the control device 200 operates in the second mode. The second time may be a predetermined time, and may be determined based on a period of a command signal or a period of a triangular wave. The entire control period may include a first time and a second time. That is, the first time and the second time may alternately arrive. The length of the first time and the second time may be the same or different. The control device 200 may select the first mode when the first time of the entire control cycle arrives, and select the second mode when the second time arrives.
또한 제어장치(200)는 소자의 온도에 따라 제 1 모드 및 제 2 모드 중 하나의 모드를 선택할 수 있다. 예를 들어 제어장치(200)는 제 1 모드를 이용하여 제 1 인버터 및 제 2 인버터를 제어할 수 있다. 이 때, 제 1 인버터 및 제 2 인버터에 포함된 소자의 온도가 임계온도보다 높은 경우, 제어장치(200)는 제 2 모드를 선택하여 제 1 인버터 및 제 2 인버터를 제어할 수 있다. 또한, 제 1 인버터 및 제 2 인버터에 포함된 소자의 온도가 임계온도보다 높은 경우, 제어장치(200)는 다시 제 1 모드를 이용하여 제 1인버터 및 제 2 인버터를 제어할 수 있다. 여기서 임계온도는 미리 정해진 값일 수 있다.Also, the control device 200 may select one of the first mode and the second mode according to the temperature of the device. For example, the control device 200 may control the first inverter and the second inverter using the first mode. At this time, when the temperature of the elements included in the first inverter and the second inverter is higher than the threshold temperature, the controller 200 may select the second mode to control the first inverter and the second inverter. Also, when the temperature of the elements included in the first inverter and the second inverter is higher than the threshold temperature, the controller 200 may control the first inverter and the second inverter by using the first mode again. Here, the critical temperature may be a predetermined value.
제 1 시간이 도래한 경우, 제어장치(200)는 양의 지령 신호 및 제 1삼각파에 기초하여 제 1 인버터에 인가될 제 1 인버터 펄스 신호를 획득하는 단계(640)를 수행할 수 있다. 제 1 삼각파(vcr1)는 지령 신호 중 양의 지령 신호와 비교될 수 있다. 도 4를 잠시 참조하면, 제 1 삼각파(vcr1)는 제 1 지령 신호(Van *)의 제 1 양의 지령 신호(Va1 *)와 비교될 수 있다. 마찬 가지로, 제 1 삼각파(vcr1)는 제 2 지령 신호(Vbn *)의 제 2 양의 지령 신호(Vb1 *)와 비교될 수 있다. 또한, 제 1 삼각파(vcr1)는 제 3 지령 신호(Vcn *)의 제 3 양의 지령 신호(Vc1 *)와 비교될 수 있다.When the first time has arrived, the control device 200 may perform an operation 640 of obtaining a first inverter pulse signal to be applied to the first inverter based on the positive command signal and the first triangle wave. The first triangular wave vcr1 may be compared with a positive command signal among the command signals. Referring briefly to FIG. 4 , the first triangular wave vcr1 may be compared with the first positive command signal Va1 * of the first command signal Van * . Similarly, the first triangular wave vcr1 may be compared with the second positive command signal Vb1 * of the second command signal Vbn * . Also, the first triangular wave vcr1 may be compared with the third positive command signal Vc1 * of the third command signal Vcn * .
제어장치(200)는 제 1 인버터 펄스 신호를 획득하는 단계(640)를 수행하기 위하여 아래와 같은 단계를 수행할 수 있다. 제어장치(200)는 제 1 시간에 제 1 양의 지령 신호(Va1 *)와 제 1 삼각파(vcr1)를 비교하여 제 1 펄스 신호를 획득하는 단계를 수행할 수 있다. 또한, 제어장치(200)는 제 1 시간에 제 2 양의 지령 신호(Vb1 *)와 제 1 삼각파(vcr1)를 비교하여 제 2 펄스 신호를 획득하는 단계를 수행할 수 있다. 또한 제어장치(200)는 제 1 시간에 제 3 양의 지령 신호(Vc1 *)와 제 1 삼각파(vcr1)를 비교하여 제 3 펄스 신호를 획득하는 단계를 수행할 수 있다.The control device 200 may perform the following steps in order to perform the step 640 of obtaining the first inverter pulse signal. The control device 200 may perform a step of obtaining the first pulse signal by comparing the first positive command signal Va1 * with the first triangular wave vcr1 at the first time. Also, the control device 200 may compare the second positive command signal Vb1 * with the first triangular wave vcr1 at the first time to obtain the second pulse signal. Also, the control device 200 may perform a step of obtaining a third pulse signal by comparing the third positive command signal Vc1 * with the first triangular wave vcr1 at the first time.
제 1 인버터 펄스 신호는 제 1 펄스 신호, 제 2 펄스 신호 및 제 3 펄스 신호를 포함할 수 있다.The first inverter pulse signal may include a first pulse signal, a second pulse signal, and a third pulse signal.
양의 지령 신호 및 제 1 삼각파를 비교하여 제 1 인버터 펄스 신호를 획득하는 단계에 대해서는 도 4 및 도 5와 함께 설명하였으므로 여기서 간단히 설명하면 이하와 같다. 제 1 펄스 신호는 제 1 양의 지령 신호(Va1 *)가 제 1 삼각파(vcr1)보다 클 때, high(1)이 되고, 제 1 양의 지령 신호(Va1 *)가 제 1 삼각파(vcr1)보다 작을 때 low(0)이 될 수 있다. 또한, 제 2 펄스 신호는 제 2 양의 지령 신호(Vb1 *)가 제 1 삼각파(vcr1)보다 클 때, high(1)이 되고, 제 2 양의 지령 신호(Vb1 *)가 제 1 삼각파(vcr1)보다 작을 때 low(0)이 될 수 있다. 또한, 제 3 펄스 신호는 제 3 양의 지령 신호(Vc1 *)가 제 1 삼각파(vcr1)보다 클 때, high(1)이 되고, 제 3 양의 지령 신호(Vc1 *)가 제 1 삼각파(vcr1)보다 작을 때 low(0)이 될 수 있다.Since the step of obtaining the first inverter pulse signal by comparing the positive command signal and the first triangle wave has been described with FIGS. 4 and 5 , a brief description thereof is as follows. The first pulse signal becomes high (1) when the first positive command signal Va1 * is greater than the first triangle wave vcr1, and the first positive command signal Va1 * becomes the first triangle wave vcr1. It can be low (0) when less than. In addition, the second pulse signal becomes high (1) when the second positive command signal Vb1 * is greater than the first triangle wave vcr1, and the second positive command signal Vb1 * becomes the first triangle wave (vcr1). It can be low (0) when less than vcr1). In addition, the third pulse signal becomes high (1) when the third positive command signal Vc1 * is greater than the first triangle wave vcr1, and the third positive command signal Vc1 * becomes the first triangle wave (vcr1). It can be low (0) when less than vcr1).
제어장치(200)는 모드를 선택하는 단계(630)를 수행할 수 있다. 제어장치(200)는 전체 제어 주기 중 제 1 시간이 도래하면 제 1 모드를 선택하고, 제 2 시간이 도래하면 제 2 모드를 선택할 수 있다.The control device 200 may perform an operation 630 of selecting a mode. The control device 200 may select the first mode when the first time of the entire control cycle arrives, and select the second mode when the second time arrives.
제 1 시간이 도래한 경우, 제어장치(200)는 음의 지령 신호 및 제 2삼각파에 기초하여 제 2 인버터에 인가될 제 2 인버터 펄스 신호를 획득하는 단계(650)를 수행할 수 있다.When the first time has arrived, the control device 200 may perform an operation 650 of obtaining a second inverter pulse signal to be applied to the second inverter based on the negative command signal and the second triangle wave.
제 2 삼각파(vcr2)는 지령 신호 중 음의 지령 신호와 비교될 수 있다. 음의 지령 신호는 제 1 음의 지령 신호(Va2 *), 제 2 음의 지령 신호(Vb2 *) 및 제 3 음의 지령 신호(Vc2 *)를 포함할 수 있다. 도 4를 잠시 참조하여 제 1 음의 지령 신호에 대하여 설명하면, 제 2 삼각파(vcr2)는 제 1 지령 신호(Van *) 중 제 1 음의 지령 신호(Va2 *)와 비교될 수 있다.The second triangle wave vcr2 may be compared with a negative command signal among the command signals. The negative command signal may include a first negative command signal Va2 * , a second negative command signal Vb2 * , and a third negative command signal Vc2 * . Referring briefly to FIG. 4 , the first negative command signal will be described. The second triangle wave vcr2 may be compared with the first negative command signal Va2 * among the first command signals Van * .
제어장치(200)는 제 2 인버터 펄스 신호를 획득하는 단계(650)를 수행하기 위하여 아래와 같은 단계를 수행할 수 있다. 제어장치(200)는 제 1 시간에 제 1 음의 지령 신호(Va2 *)와 제 2 삼각파(vcr2)를 비교하여 제 4 펄스 신호를 획득하는 단계를 수행할 수 있다. 제어장치(200)는 제 1 시간에 제 2 음의 지령 신호(Vb2 *)와 제 2 삼각파(vcr2)를 비교하여 제 5 펄스 신호를 획득하는 단계를 수행할 수 있다. 또한 제어장치(200)는 제 1 시간에 제 3 음의 지령 신호(Vc2 *)와 제 2 삼각파(vcr2)를 비교하여 제 6 펄스 신호를 획득하는 단계를 수행할 수 있다.The control device 200 may perform the following steps in order to perform the step 650 of obtaining the second inverter pulse signal. The control device 200 may compare the first negative command signal Va2 * with the second triangular wave vcr2 at the first time to obtain the fourth pulse signal. The control device 200 may compare the second negative command signal Vb2 * with the second triangular wave vcr2 at the first time to obtain a fifth pulse signal. Also, the control device 200 may compare the third negative command signal Vc2 * with the second triangular wave vcr2 at the first time to obtain the sixth pulse signal.
제 2 인버터 펄스 신호는 제 4 펄스 신호, 제 5 펄스 신호 및 제 6 펄스 신호를 포함할 수 있다.The second inverter pulse signal may include a fourth pulse signal, a fifth pulse signal, and a sixth pulse signal.
음의 지령 신호 및 제 2 삼각파를 비교하여 제 2 인버터 펄스 신호를 획득하는 단계에 대해서는 도 4 및 도 5와 함께 설명하였으므로 여기서 간단히 설명하면 이하와 같다. Since the step of obtaining the second inverter pulse signal by comparing the negative command signal and the second triangle wave has been described with FIGS. 4 and 5, a brief description thereof is as follows.
제 4 펄스 신호는 제 1 음의 지령 신호(Va2 *)가 제 2 삼각파(vcr2)보다 클 때, low(0)이 되고, 제 1 음의 지령 신호(Va2 *)가 제 2 삼각파(vcr2)보다 작을 때 high(1)이 될 수 있다. 또한, 제 5 펄스 신호는 제 2 음의 지령 신호(Vb2 *)가 제 2 삼각파(vcr2)보다 클 때 low(0)이 되고, 제 2 음의 지령 신호(Vb2 *)가 제 2 삼각파(vcr2)보다 작을 때 high(1)이 될 수 있다. 또한, 제 6 펄스 신호는 제 3 음의 지령 신호(Vc2 *)가 제 2 삼각파(vcr2)보다 클 때 low(0)이 되고, 제 3 음의 지령 신호(Vc2 *)가 제 2 삼각파(vcr2)보다 작을 때 high(1)이 될 수 있다.The fourth pulse signal becomes low (0) when the first negative command signal Va2 * is greater than the second triangle wave vcr2, and the first negative command signal Va2 * becomes the second triangle wave vcr2. It can be high(1) when it is less than. In addition, the fifth pulse signal becomes low (0) when the second negative command signal Vb2 * is greater than the second triangle wave vcr2, and the second negative command signal Vb2 * becomes the second triangle wave vcr2 ) can be high(1). In addition, the sixth pulse signal becomes low (0) when the third negative command signal Vc2 * is greater than the second triangle wave vcr2, and the third negative command signal Vc2 * becomes the second triangle wave vcr2 ) can be high(1).
제어장치(200)는 제 1 인버터에 제 1 인버터 펄스 신호를 인가하고, 제 2 인버터에 제 2 인버터 펄스 신호를 인가하여, 제 1 시간에 대한 출력 신호를 생성하는 단계(680)를 수행할 수 있다. The control device 200 applies the first inverter pulse signal to the first inverter and applies the second inverter pulse signal to the second inverter to generate an output signal for the first time ( 680 ). there is.
도 3과 함께 설명하면, 제어장치(200)는 제 1 인버터(310)의 A상 입력부(Sa1, SIa1)에 제 1 펄스 신호를 인가할 수 있다. 보다 구체적으로 제어장치(200)는 제 1a 스위칭 소자(Sa1)에 제 1 펄스 신호를 인가할 수 있다. 제어장치(200)는 도 5에 기반하여 제 1a 인버스 스위칭 소자(SIa1)에 제 1 펄스 신호의 역을 인가할 수 있다.Referring to FIG. 3 , the control device 200 may apply the first pulse signal to the A-phase input units Sa1 and SIa1 of the first inverter 310 . More specifically, the control device 200 may apply the first pulse signal to the 1a switching element Sa1. The controller 200 may apply an inverse of the first pulse signal to the 1a inverse switching element SIa1 based on FIG. 5 .
또한 제어장치(200)는 제 1 인버터(310)의 B상 입력부(Sb1, SIb1)에 제 2 펄스 신호를 인가할 수 있다. 보다 구체적으로 제어장치(200)는 제 1b 스위칭 소자(Sb1)에 제 2 펄스 신호를 인가할 수 있다. 제어장치(200)는 도 5에 기반하여 제 1b 인버스 스위칭 소자(SIb1)에 제 2 펄스 신호의 역을 인가할 수 있다.Also, the control device 200 may apply the second pulse signal to the B-phase input units Sb1 and SIb1 of the first inverter 310 . More specifically, the control device 200 may apply the second pulse signal to the 1b switching element Sb1. The control device 200 may apply an inverse of the second pulse signal to the 1b inverse switching element SIb1 based on FIG. 5 .
또한 제어장치(200)는 제 1 인버터(310)의 C상 입력부(Sc1, SIc1)에 제 3 펄스 신호를 인가할 수 있다. 보다 구체적으로 제어장치(200)는 제 1c 스위칭 소자(Sc1)에 제 3 펄스 신호를 인가할 수 있다. 제어장치(200)는 도 5에 기반하여 제 1c 인버스 스위칭 소자(SIc1)에 제 3 펄스 신호의 역을 인가할 수 있다.Also, the control device 200 may apply the third pulse signal to the C-phase input units Sc1 and SIc1 of the first inverter 310 . More specifically, the control device 200 may apply the third pulse signal to the 1c switching element Sc1. The control device 200 may apply an inverse of the third pulse signal to the 1c inverse switching element SIc1 based on FIG. 5 .
또한 제어장치(200)는 제 2 인버터(320)의 A상 입력부(Sa2, SIa2)에 제 4 펄스 신호를 인가할 수 있다. 보다 구체적으로 제어장치(200)는 제 2a 스위칭 소자(Sa2)에 제 4 펄스 신호를 인가할 수 있다. 제어장치(200)는 도 5에 기반하여 제 2a 인버스 스위칭 소자(SIa2)에 제 4 펄스 신호의 역을 인가할 수 있다.Also, the control device 200 may apply the fourth pulse signal to the A-phase input units Sa2 and SIa2 of the second inverter 320 . More specifically, the control device 200 may apply the fourth pulse signal to the 2a switching element Sa2. The controller 200 may apply the reverse of the fourth pulse signal to the second inverse switching element SIa2 based on FIG. 5 .
또한 제어장치(200)는 제 2 인버터(320)의 B상 입력부(Sb2, SIb2)에 제 5 펄스 신호를 인가할 수 있다. 보다 구체적으로 제어장치(200)는 제 2b 스위칭 소자(Sb2)에 제 5 펄스 신호를 인가할 수 있다. 제어장치(200)는 도 5에 기반하여 제 2b 인버스 스위칭 소자(SIb2)에 제 5 펄스 신호의 역을 인가할 수 있다.Also, the control device 200 may apply the fifth pulse signal to the B-phase input units Sb2 and SIb2 of the second inverter 320 . More specifically, the control device 200 may apply the fifth pulse signal to the 2b switching element Sb2. The controller 200 may apply the inverse of the fifth pulse signal to the 2b inverse switching element SIb2 based on FIG. 5 .
또한 제어장치(200)는 제 2 인버터(320)의 C상 입력부(Sc2, SIc2)에 제 6 펄스 신호를 인가할 수 있다. 보다 구체적으로 제어장치(200)는 제 2c 스위칭 소자(Sc2)에 제 6 펄스 신호를 인가할 수 있다. 제어장치(200)는 도 5에 기반하여 제 2c 인버스 스위칭 소자(SIc2)에 제 6 펄스 신호의 역을 인가할 수 있다.Also, the control device 200 may apply the sixth pulse signal to the C-phase input units Sc2 and SIc2 of the second inverter 320 . More specifically, the control device 200 may apply the sixth pulse signal to the 2c switching element Sc2. The control device 200 may apply the reverse of the sixth pulse signal to the 2c inverse switching element SIc2 based on FIG. 5 .
인가된 신호에 기초하여 제 1 인버터(310) 및 제 2 인버터(320)는 제 1 시간에 대한 출력 신호를 생성할 수 있다.Based on the applied signal, the first inverter 310 and the second inverter 320 may generate an output signal for the first time.
단계(680)에 대하여 더 자세히 설명하기 위하여 도 9를 참조한다.See FIG. 9 for a more detailed description of step 680 .
도 9는 본 개시의 일 실시예에 따라 인버터 펄스 신호가 생성되는 과정을 설명하기 위한 도면이다.9 is a view for explaining a process of generating an inverter pulse signal according to an embodiment of the present disclosure.
도 9의 그림(910)은 매우 짧은 시간 범위에서 제 1 삼각파(vcr1), 제 2 삼각파(vcr2) 및 지령 신호를 관찰한 예시를 나타낸 도면이다. 지령 신호는 도 4에 나타난 바와 같이 사인파를 가질 수 있다. 하지만 매우 짧은 시간 범위에서 지령 신호는 직선으로 근사될 수 있다. The figure 910 of FIG. 9 is a diagram illustrating an example of observing the first triangular wave vcr1, the second triangular wave vcr2, and the command signal in a very short time range. The command signal may have a sine wave as shown in FIG. 4 . However, over a very short time span, the reference signal can be approximated as a straight line.
도 9를 참조하면 매우 짧은 시간 범위에서 제 1 지령 신호(Van*)는 양의 신호를 가질 수 있다. 제 1 삼각파(vcr1)는 양의 신호와 비교되므로, 제어장치(200)는 매우 짧은 시간 범위에서 제 1 양의 지령 신호(Va1*)는 제 1 삼각파(vcr1)와 비교될 수 있다. 도 7에 따라, 제 1 양의 지령 신호(Va1*) 및 제 1 음의 지령 신호(Va2*)는 매우 짧은 시간 범위에서 동시에 영이 아닌 값으로 나타날 수 없으므로, 제 1 음의 지령 신호(Va2*)는 영이 된다.Referring to FIG. 9 , the first command signal Van* may have a positive signal in a very short time range. Since the first triangular wave vcr1 is compared with the positive signal, the control device 200 may compare the first positive command signal Va1* with the first triangular wave vcr1 in a very short time range. 7, since the first positive reference signal Va1* and the first negative reference signal Va2* cannot simultaneously appear as non-zero values in a very short time span, the first negative reference signal Va2* ) becomes zero.
제어장치(200)는 제 1 양의 지령 신호(Va1 *)가 제 1 삼각파(vcr1)보다 클 때, 제 1 펄스 신호를 high(1)로 결정하고, 제 1 양의 지령 신호(Va1 *)가 제 1 삼각파(vcr1)보다 작을 때 제 1 펄스 신호를 low(0)로 결정할 수 있다.When the first positive command signal Va1 * is greater than the first triangular wave vcr1, the control device 200 determines the first pulse signal as high (1), and the first positive command signal Va1 * ) When is less than the first triangular wave vcr1, the first pulse signal may be determined to be low (0).
또한 매우 짧은 시간 범위에서 제 2 지령 신호(Vbn*)는 양의 신호를 가질 수 있다. 제 1 삼각파(vcr1)는 양의 신호와 비교되므로, 제어장치(200)는 매우 짧은 시간 범위에서 제 2 양의 지령 신호(Vb1*)는 제 1 삼각파(vcr1)와 비교될 수 있다. 도 7에 따라, 제 2 양의 지령 신호(Vb1*) 및 제 2 음의 지령 신호(Vb2*)는 매우 짧은 시간 범위에서 동시에 영이 아닌 값으로 나타날 수 없으므로, 제 2 음의 지령 신호(Vb2*)는 영이 된다. Also, in a very short time range, the second command signal Vbn* may have a positive signal. Since the first triangle wave vcr1 is compared with the positive signal, the controller 200 may compare the second positive command signal Vb1* with the first triangle wave vcr1 in a very short time range. 7, since the second positive reference signal Vb1* and the second negative reference signal Vb2* cannot simultaneously appear as non-zero values in a very short time span, the second negative reference signal Vb2* ) becomes zero.
제어장치(200)는 제 2 양의 지령 신호(Vb1 *)가 제 1 삼각파(vcr1)보다 클 때, 제 2 펄스 신호를 high(1)로 결정하고, 제 2 양의 지령 신호(Vb1 *)가 제 1 삼각파(vcr1)보다 작을 때 제 2 펄스 신호를 low(0)로 결정할 수 있다.When the second positive command signal Vb1 * is greater than the first triangular wave vcr1, the control device 200 determines the second pulse signal as high (1), and the second positive command signal Vb1 * ) When is smaller than the first triangular wave vcr1, the second pulse signal may be determined to be low (0).
또한 매우 짧은 시간 범위에서 제 3 지령 신호(Vcn*)는 음의 신호를 가질 수 있다. 제 2 삼각파(vcr2)는 음의 신호와 비교되므로, 제어장치(200)는 매우 짧은 시간 범위에서 제 3 음의 지령 신호(Vc2*)는 제 2 삼각파(vcr2)와 비교될 수 있다. 도 7에 따라, 제 3 양의 지령 신호(Vc1*) 및 제 3 음의 지령 신호(Vc2*)는 매우 짧은 시간 범위에서 동시에 영이 아닌 값으로 나타날 수 없으므로, 제 3 양의 지령 신호(Vc1*)는 영이 된다. Also, in a very short time range, the third command signal Vcn* may have a negative signal. Since the second triangle wave vcr2 is compared with the negative signal, the controller 200 may compare the third negative command signal Vc2* with the second triangle wave vcr2 in a very short time range. 7, since the third positive reference signal Vc1* and the third negative reference signal Vc2* cannot simultaneously appear non-zero in a very short time span, the third positive reference signal Vc1* ) becomes zero.
제어장치(200)는 제 3 음의 지령 신호(Vc2 *)가 제 2 삼각파(vcr2)보다 클 때 제 6 펄스 신호를 low(0)로 결정하고, 제 3 음의 지령 신호(Vc2 *)가 제 2 삼각파(vcr2)보다 작을 때 제 6 펄스 신호를 high(1)로 결정할 수 있다.The control device 200 determines that the sixth pulse signal is low (0) when the third negative command signal Vc2 * is greater than the second triangular wave vcr2, and the third negative command signal Vc2 * is When it is smaller than the second triangular wave vcr2, the sixth pulse signal may be determined to be high (1).
도 9의 그림(920)을 참조하면, 매우 짧은 시간 범위에서 ①번 지령 벡터 신호는 제 1 인버터에 대응되는 지령 신호일 수 있다. 또한, ②번 지령 벡터 신호는 제 2 인버터에 대응되는 지령 신호일 수 있다. ①번 지령 벡터 신호 및 ②번 지령 벡터 신호는 도 8의 식에 의하여 도출될 수 있다. Referring to the figure 920 of FIG. 9 , in a very short time range, the command vector signal ① may be a command signal corresponding to the first inverter. Also, the second command vector signal may be a command signal corresponding to the second inverter. The first command vector signal and the second command vector signal can be derived by the equation of FIG. 8 .
그림(910)과 같이 특정한 매우 짧은 시간 범위에서 제 1 지령 신호(Van*)는 양의 신호를 가지고, 제 2 지령 신호(Vbn*)는 양의 신호를 가지고, 제 3 지령 신호(Vcn*)는 음의 신호를 가지므로, A상 및 B상에 대한 제 1 지령 신호(Van*) 및 제 2 지령 신호(Vbn*)는 제 1 인버터를 위하여 변경없이 사용될 수 있고, C상에 대한 제 3 지령 신호(Vcn*)는 제 2 인버터를 위하여 변경없이 사용될 수 있다.As shown in Figure 910, in a specific very short time range, the first command signal (Van*) has a positive signal, the second command signal (Vbn*) has a positive signal, and the third command signal (Vcn*) has a positive signal. has a negative signal, so the first command signal (Van*) and the second command signal (Vbn*) for phase A and B can be used without modification for the first inverter, and the third command signal for phase C The command signal Vcn* can be used without modification for the second inverter.
스위칭 소자의 발열 분포를 균등하게 맞추기 위해서 제어장치(200)는 제 2 시간에 대하여 ①번 지령 벡터 신호를 제 2 인버터에 대응되는 벡터 신호로 만들고, ②번 지령 벡터 신호를 제 1 인버터에 대응되는 벡터 신호로 만들 수 있다. 즉, 제어장치(200)는 제 2 시간에 대하여 제 1 지령 신호(Van*) 및 제 2 지령 신호(Vbn*)를 제 2 인버터를 위하여 사용되도록 변경하고, 제 3 지령 신호(Vcn*)를 제 1 인버터를 위하여 사용되도록 변경할 수 있다. 영의 값을 갖는 나머지 지령 신호들도 식 1의
Figure PCTKR2020014804-appb-img-000030
에 왜곡이 없도록 적절히 변경할 수 있다. 이를 위하여 제어장치(200)는 각 인버터에 인가되는 전압 지령 벡터인 V1* 및 V2*를 생성하는 과정에서, 양의 지령 신호 및 음의 지령 신호에 대해 도 10에 따라 Vdc1 또는 Vdc2를 빼거나 더하여 지령 벡터를 변경할 수 있다.In order to equalize the heat distribution of the switching elements, the control device 200 makes the command vector signal (1) into a vector signal corresponding to the second inverter for the second time, and converts the command vector signal (2) corresponding to the first inverter. It can be made into a vector signal. That is, the control device 200 changes the first command signal Van* and the second command signal Vbn* to be used for the second inverter for the second time period, and the third command signal Vcn* It can be changed to be used for the first inverter. The rest of the command signals having a value of zero are also
Figure PCTKR2020014804-appb-img-000030
It can be changed appropriately so that there is no distortion in the To this end, in the process of generating the voltage command vectors V1* and V2* applied to each inverter, the control device 200 subtracts or adds Vdc1 or Vdc2 according to FIG. 10 for the positive command signal and the negative command signal. The command vector can be changed.
제 2 시간은 제어장치(200)가 제 2 모드로 동작하는 시간을 의미할 수 있다. 제 2 시간은 미리 정해진 시간일 수 있으며, 지령 신호의 주기 또는 삼각파의 주기에 기초하여 결정될 수 있다. The second time may mean a time during which the control device 200 operates in the second mode. The second time may be a predetermined time, and may be determined based on a period of a command signal or a period of a triangular wave.
전체 제어 주기는 제 1 시간 및 제 2 시간을 포함할 수 있다. 제 1 시간의 길이 및 제 2 시간의 길이는 동일할 수 있다. 하지만 이에 한정되는 것은 아니며 제 1 시간과 제 2 시간의 길이는 서로 다를 수 있다. 전체 제어 주기는 반복될 수 있다. 즉, 제 1 시간 및 제 2 시간은 번갈아가면서 도래할 수 있다. 전체 제어 주기는 지령 신호의 주기의 2n 배일 수 있다. 여기서 n은 자연수일 수 있다.The entire control period may include a first time and a second time. The length of the first time period and the length of the second time period may be the same. However, the present invention is not limited thereto, and the lengths of the first time period and the second time period may be different from each other. The entire control cycle can be repeated. That is, the first time and the second time may alternately arrive. The total control period may be 2n times the period of the command signal. Here, n may be a natural number.
제 2 시간에 수행되는 동작에 대해서는 이하에서 보다 자세히 설명한다.An operation performed at the second time will be described in more detail below.
다시 도 6을 참조하면, 제어장치(200)는 모드를 선택하는 단계(630)를 수행할 수 있다. 제어장치(200)는 전체 제어 주기 중 제 1 시간이 도래하면 제 1 모드를 선택하고, 제 2 시간이 도래하면 제 2 모드를 선택할 수 있다.Referring back to FIG. 6 , the control device 200 may perform an operation 630 of selecting a mode. The control device 200 may select the first mode when the first time of the entire control cycle arrives, and select the second mode when the second time arrives.
제 2 시간이 도래한 경우, 제어장치(200)는 제 2 시간에 음의 지령 신호 및 제 1 삼각파(vcr1)에 기초하여 제 1 인버터에 인가될 제 3 인버터 펄스 신호를 획득하는 단계(660)를 수행할 수 있다. When the second time has arrived, the control device 200 acquires a third inverter pulse signal to be applied to the first inverter based on the negative command signal and the first triangle wave vcr1 at the second time (660) can be performed.
단계(660)를 수행하기 위하여 제어장치(200)는 제 1 음의 지령 신호(Va2*)에 기초하여 제 1 레벨 쉬프팅 신호를 획득하는 단계를 수행할 수 있다. 예를 들어, 제어장치(200)는 제 1 음의 지령 신호(Va2*)에 제 1 인버터의 전원 전압(Vdc1)을 더하여 제 1 레벨 쉬프팅 신호를 획득할 수 있다.In order to perform step 660 , the control device 200 may perform a step of acquiring the first level shifting signal based on the first negative command signal Va2*. For example, the control device 200 may obtain the first level shifting signal by adding the power voltage Vdc1 of the first inverter to the first negative command signal Va2*.
또한 제어장치(200)는 제 2 음의 지령 신호(Vb2*)에 기초하여 제 2 레벨 쉬프팅 신호를 획득하는 단계를 수행할 수 있다. 예를 들어, 제어장치(200)는 제 2 음의 지령 신호(Vb2*)에 제 1 인버터의 전원 전압(Vdc1)을 더하여 제 2 레벨 쉬프팅 신호를 획득하는 단계를 수행할 수 있다.Also, the control device 200 may perform an operation of acquiring the second level shifting signal based on the second negative command signal Vb2*. For example, the control device 200 may perform the step of obtaining the second level shifting signal by adding the power voltage Vdc1 of the first inverter to the second negative command signal Vb2*.
또한 제어장치(200)는 제 3 음의 지령 신호(Vc2*)에 기초하여 제 3 레벨 쉬프팅 신호를 획득하는 단계를 수행할 수 있다. 예를 들어, 제어장치(200)는 제 3 음의 지령 신호(Vc2*)에 제 1 인버터의 전원 전압(Vdc1)을 더하여 제 3 레벨 쉬프팅 신호를 획득하는 단계를 수행할 수 있다.Also, the control device 200 may perform an operation of acquiring the third level shifting signal based on the third negative command signal Vc2*. For example, the control device 200 may perform a step of obtaining the third level shifting signal by adding the power voltage Vdc1 of the first inverter to the third negative command signal Vc2*.
제어장치(200)는 제 2 시간에 제 1 레벨 쉬프팅 신호와 제 1 삼각파를 비교하여 제 7 펄스 신호를 획득하는 단계를 수행할 수 있다. 또한, 제어장치(200)는 제 2 시간에 제 2 레벨 쉬프팅 신호와 제 1 삼각파를 비교하여 제 8 펄스 신호를 획득하는 단계를 수행할 수 있다. 또한, 제어장치(200)는 제 2 시간에 제 3 레벨 쉬프팅 신호와 제 1 삼각파를 비교하여 제 9 펄스 신호를 획득하는 단계를 수행할 수 있다.The control device 200 may compare the first level shifting signal with the first triangular wave at the second time to obtain the seventh pulse signal. Also, the control device 200 may compare the second level shifting signal with the first triangular wave at the second time to obtain the eighth pulse signal. Also, the control device 200 may compare the third level shifting signal with the first triangular wave at the second time to obtain the ninth pulse signal.
제 3 인버터 펄스 신호는 제 7 펄스 신호, 제 8 펄스 신호 및 제 9 펄스 신호를 포함할 수 있다.The third inverter pulse signal may include a seventh pulse signal, an eighth pulse signal, and a ninth pulse signal.
지령 신호 및 제 1 삼각파를 비교하여 제 3 인버터 펄스 신호를 획득하는 단계에 대해서는 도 4 및 도 5와 함께 설명하였으므로 여기서 간단히 설명하면 이하와 같다. 제 7 펄스 신호는 제 1 레벨 쉬프팅 신호가 제 1 삼각파(vcr1)보다 클 때, high(1)이 되고, 제 1 레벨 쉬프팅 신호가 제 1 삼각파(vcr1)보다 작을 때 low(0)이 될 수 있다. 또한, 제 8 펄스 신호는 제 2 레벨 쉬프팅 신호가 제 1 삼각파(vcr1)보다 클 때, high(1)이 되고, 제 2 레벨 쉬프팅 신호가 제 1 삼각파(vcr1)보다 작을 때 low(0)이 될 수 있다. 또한, 제 9 펄스 신호는 제 3 레벨 쉬프팅 신호가 제 1 삼각파(vcr1)보다 클 때, high(1)이 되고, 제 3 레벨 쉬프팅 신호가 제 1 삼각파(vcr1)보다 작을 때 low(0)이 될 수 있다.Since the step of obtaining the third inverter pulse signal by comparing the command signal and the first triangle wave has been described with FIGS. 4 and 5, a brief description thereof is as follows. The seventh pulse signal becomes high (1) when the first level shifting signal is greater than the first triangular wave vcr1, and becomes low (0) when the first level shifting signal is smaller than the first triangular wave vcr1. there is. Also, the eighth pulse signal becomes high (1) when the second level shifting signal is greater than the first triangle wave vcr1, and becomes low (0) when the second level shifting signal is smaller than the first triangle wave vcr1. can be Also, the ninth pulse signal becomes high (1) when the third level shifting signal is greater than the first triangle wave vcr1, and becomes low (0) when the third level shifting signal is smaller than the first triangle wave vcr1. can be
도 6을 참조하면, 제어장치(200)는 모드를 선택하는 단계(630)를 수행할 수 있다. 제어장치(200)는 전체 제어 주기 중 제 1 시간이 도래하면 제 1 모드를 선택하고, 제 2 시간이 도래하면 제 2 모드를 선택할 수 있다.Referring to FIG. 6 , the control device 200 may perform an operation 630 of selecting a mode. The control device 200 may select the first mode when the first time of the entire control cycle arrives, and select the second mode when the second time arrives.
제 2 시간이 도래한 경우, 제어장치(200)는 제 2 시간에 양의 지령 신호, 및 제 2 삼각파에 기초하여 제 2 인버터에 인가될 제 4 인버터 펄스 신호를 획득하는 단계(670)를 수행할 수 있다. When the second time has arrived, the control device 200 performs a step 670 of obtaining a fourth inverter pulse signal to be applied to the second inverter based on the positive command signal and the second triangle wave at the second time. can do.
단계(670)를 수행하기 위하여 제어장치(200)는 제 1 양의 지령 신호에 기초하여 제 4 레벨 쉬프팅 신호를 획득하는 단계를 수행할 수 있다. 예를 들어, 제어장치(200)는 제 1 양의 지령 신호에 제 2 인버터의 전원 전압(Vdc2)을 빼서, 제 4 레벨 쉬프팅 신호를 획득하는 단계를 수행할 수 있다.In order to perform step 670 , the control device 200 may perform a step of acquiring the fourth level shifting signal based on the first quantity of the command signal. For example, the control device 200 may perform a step of obtaining the fourth level shifting signal by subtracting the power supply voltage Vdc2 of the second inverter from the first positive command signal.
또한 제어장치(200)는 제 2 양의 지령 신호에 기초하여 제 5 레벨 쉬프팅 신호를 획득하는 단계를 수행할 수 있다. 예를 들어, 제어장치(200)는 제 2 양의 지령 신호에 제 2 인버터의 전원 전압(Vdc2)을 빼서, 제 5 레벨 쉬프팅 신호를 획득하는 단계를 수행할 수 있다.In addition, the control device 200 may perform the step of obtaining the fifth level shifting signal based on the second quantity of the command signal. For example, the control device 200 may perform a step of obtaining the fifth level shifting signal by subtracting the power supply voltage Vdc2 of the second inverter from the second positive command signal.
또한, 제어장치(200)는 제 3 양의 지령 신호에 기초하여 제 6 레벨 쉬프팅 신호를 획득하는 단계를 수행할 수 있다. 예를 들어, 제어장치(200)는 제 3 양의 지령 신호에 제 2 인버터의 전원 전압(Vdc2)을 빼서, 제 6 레벨 쉬프팅 신호를 획득하는 단계를 수행할 수 있다.Also, the control device 200 may perform the step of acquiring the sixth level shifting signal based on the third quantity of the command signal. For example, the control device 200 may perform a step of obtaining the sixth level shifting signal by subtracting the power supply voltage Vdc2 of the second inverter from the third positive command signal.
제어장치(200)는 제 2 시간에 제 4 레벨 쉬프팅 신호와 제 2 삼각파를 비교하여 제 10 펄스 신호를 획득하는 단계를 수행할 수 있다. 또한, 제어장치(200)는 제 2 시간에 제 5 레벨 쉬프팅 신호와 제 2 삼각파를 비교하여 제 11 펄스 신호를 획득하는 단계를 수행할 수 있다. 제어장치(200)는 제 2 시간에 제 6 레벨 쉬프팅 신호와 제 2 삼각파를 비교하여 제 12 펄스 신호를 획득하는 단계를 수행할 수 있다.The control device 200 may compare the fourth level shifting signal with the second triangular wave at the second time to obtain the tenth pulse signal. Also, the control device 200 may compare the fifth level shifting signal with the second triangular wave at the second time to obtain the eleventh pulse signal. The control device 200 may compare the sixth level shifting signal with the second triangular wave at the second time to obtain the twelfth pulse signal.
제 4 인버터 펄스 신호는 제 10 펄스 신호, 제 11 펄스 신호 및 제 12 펄스 신호를 포함할 수 있다.The fourth inverter pulse signal may include a tenth pulse signal, an eleventh pulse signal, and a twelfth pulse signal.
지령 신호 및 제 2 삼각파를 비교하여 제 4 인버터 펄스 신호를 획득하는 단계에 대해서는 도 4 및 도 5와 함께 설명하였으므로 여기서 간단히 설명하면 이하와 같다. Since the step of obtaining the fourth inverter pulse signal by comparing the command signal and the second triangle wave has been described with FIGS. 4 and 5 , a brief description thereof is as follows.
제 10 펄스 신호는 제 4 레벨 쉬프팅 신호가 제 2 삼각파(vcr2)보다 클 때, low(0)이 되고, 제 4 레벨 쉬프팅 신호가 제 2 삼각파(vcr2)보다 작을 때 high(1)이 될 수 있다. 또한, 제 11 펄스 신호는 제 5 레벨 쉬프팅 신호가 제 2 삼각파(vcr2)보다 클 때 low(0)이 되고, 제 5 레벨 쉬프팅 신호가 제 2 삼각파(vcr2)보다 작을 때 high(1)이 될 수 있다. 또한, 제 12 펄스 신호는 제 6 레벨 쉬프팅 신호가 제 2 삼각파(vcr2)보다 클 때 low(0)이 되고, 제 6 레벨 쉬프팅 신호가 제 2 삼각파(vcr2)보다 작을 때 high(1)이 될 수 있다.The tenth pulse signal becomes low (0) when the fourth level shifting signal is greater than the second triangular wave vcr2, and becomes high (1) when the fourth level shifting signal is smaller than the second triangular wave vcr2. there is. Also, the eleventh pulse signal becomes low (0) when the fifth level shifting signal is greater than the second triangle wave vcr2, and becomes high (1) when the fifth level shifting signal is smaller than the second triangle wave vcr2. can Also, the twelfth pulse signal becomes low (0) when the sixth level shifting signal is larger than the second triangle wave vcr2, and becomes high (1) when the sixth level shifting signal is smaller than the second triangular wave vcr2. can
위와 같이 변경하여 제어장치에서 사용되는 지령 신호를 계산하기 위한 식을 도 10과 함께 설명한다.The formula for calculating the command signal used in the control device by changing the above will be described with reference to FIG. 10 .
도 10은 본 개시의 일 실시예에 따라 제어장치에서 사용되는 지령 신호를 계산하기 위한 식을 나타낸다.10 shows an equation for calculating a command signal used in a control device according to an embodiment of the present disclosure.
제 1 시간과 다르게 제 2 시간에서, 제 1 인버터에 인가될 제 3 인버터 펄스 신호를 생성하기 위하여, 제어장치(200)는 음의 지령 신호를 이용할 수 있다. 음의 지령 신호는 제 1 음의 지령 신호(Va2*), 제 2 음의 지령 신호(Vb2*), 및 제 3 음의 지령 신호(Vc2*)를 포함할 수 있다. 제어장치(200)는 제 1 음의 지령 신호(Va2*), 제 2 음의 지령 신호(Vb2*), 및 제 3 음의 지령 신호(Vc2*)를 각각 레벨 쉬프팅하여 제 1 레벨 쉬프팅 신호, 제 2 레벨 쉬프팅 신호 및 제 3 레벨 쉬프팅 신호를 획득할 수 있다. 예를 들어, 제어장치(200)는 제 1 음의 지령 신호(Va2*), 제 2 음의 지령 신호(Vb2*), 및 제 3 음의 지령 신호(Vc2*)에 제 1 인버터 전원 전압(Vdc1)을 더하여 제 1 레벨 쉬프팅 신호, 제 2 레벨 쉬프팅 신호 및 제 3 레벨 쉬프팅 신호를 각각 획득할 수 있다. 제 1 레벨 쉬프팅 신호, 제 2 레벨 쉬프팅 신호 및 제 3 레벨 쉬프팅 신호는 제 1 삼각파(vcr1)와 비교되어, 제어장치(200)는 제 3 인버터 펄스 신호를 생성할 수 있다. 제어장치(200)가 제 1 인버터를 위해 이용하는 지령 벡터 신호는 도 10의
Figure PCTKR2020014804-appb-img-000031
와 같을 수 있다. At the second time different from the first time, the controller 200 may use a negative command signal to generate a third inverter pulse signal to be applied to the first inverter. The negative command signal may include a first negative command signal Va2*, a second negative command signal Vb2*, and a third negative command signal Vc2*. The control device 200 level-shifts each of the first negative command signal Va2*, the second negative command signal Vb2*, and the third negative command signal Vc2* to obtain a first level shifting signal, A second level shifting signal and a third level shifting signal may be obtained. For example, the control device 200 provides the first inverter power supply voltage (Va2*) to the first negative command signal (Va2*), the second negative command signal (Vb2*), and the third negative command signal (Vc2*). Vdc1) may be added to obtain a first level shifting signal, a second level shifting signal, and a third level shifting signal, respectively. The first level shifting signal, the second level shifting signal, and the third level shifting signal may be compared with the first triangular wave vcr1 , and the controller 200 may generate a third inverter pulse signal. The command vector signal used by the control device 200 for the first inverter is shown in FIG.
Figure PCTKR2020014804-appb-img-000031
can be the same as
제 1 시간과 다르게 제 2 시간에서, 제 2 인버터에 인가될 제 4 인버터 펄스 신호를 생성하기 위하여 제어장치(200)는 양의 지령 신호를 이용할 수 있다. 양의 지령 신호는 제 1 양의 지령 신호(Va1*), 제 2 양의 지령 신호(Vb1*), 및 제 3 양의 지령 신호(Vc1*)를 포함할 수 있다. 제어장치(200)는 제 1 양의 지령 신호(Va1*), 제 2 양의 지령 신호(Vb1*), 및 제 3 양의 지령 신호(Vc1*)를 각각 레벨 쉬프팅하여 제 4 레벨 쉬프팅 신호, 제 5 레벨 쉬프팅 신호 및 제 6 레벨 쉬프팅 신호를 획득할 수 있다. 예를 들어, 제어장치(200)는 제 1 양의 지령 신호(Va1*), 제 2 양의 지령 신호(Vb1*), 및 제 3 양의 지령 신호(Vc1*)에 제 2 인버터 전원 전압(Vdc2)을 빼서 제 4 레벨 쉬프팅 신호, 제 5 레벨 쉬프팅 신호 및 제 6 레벨 쉬프팅 신호를 각각 획득할 수 있다. 제 4 레벨 쉬프팅 신호, 제 5 레벨 쉬프팅 신호 및 제 6 레벨 쉬프팅 신호는 제 2 삼각파(vcr2)와 비교되어, 제어장치(200)는 제 4 인버터 펄스 신호를 생성할 수 있다. 제어장치(200)가 제 2 인버터를 위해 이용하는 음의 지령 벡터 신호는 도 10의
Figure PCTKR2020014804-appb-img-000032
와 같을 수 있다. At the second time different from the first time, the controller 200 may use a positive command signal to generate a fourth inverter pulse signal to be applied to the second inverter. The positive command signal may include a first positive command signal Va1*, a second positive command signal Vb1*, and a third positive command signal Vc1*. The control device 200 level-shifts the first positive command signal Va1*, the second positive command signal Vb1*, and the third positive command signal Vc1*, respectively, to obtain a fourth level shifting signal, A fifth level shifting signal and a sixth level shifting signal may be obtained. For example, the control device 200 may supply the second inverter power supply voltage ( Vdc2) may be subtracted to obtain the fourth level shifting signal, the fifth level shifting signal, and the sixth level shifting signal, respectively. The fourth level shifting signal, the fifth level shifting signal, and the sixth level shifting signal may be compared with the second triangular wave vcr2 , and the controller 200 may generate a fourth inverter pulse signal. The negative command vector signal used by the control device 200 for the second inverter is shown in FIG.
Figure PCTKR2020014804-appb-img-000032
can be the same as
도 11은 본 개시의 일 실시예에 따른 인버터 펄스 신호가 생성되는 과정을 설명하기 위한 도면이다.11 is a view for explaining a process of generating an inverter pulse signal according to an embodiment of the present disclosure.
도 11은 매우 짧은 시간 범위에서 제 1 삼각파(vcr1), 제 2 삼각파(vcr2) 및 지령 신호를 관찰한 예시를 나타낸 도면이다. 지령 신호는 도 4에 나타난 바와 같이 사인파를 가질 수 있다. 하지만 매우 짧은 시간 범위에서 지령 신호는 직선으로 근사될 수 있다. 11 is a diagram illustrating an example of observing a first triangle wave (vcr1), a second triangle wave (vcr2), and a command signal in a very short time range. The command signal may have a sine wave as shown in FIG. 4 . However, over a very short time span, the reference signal can be approximated as a straight line.
도 11을 참조하면, 제어장치(200)는 제 1 양의 지령 신호(Va1*)에 기초하여 제 4 레벨 쉬프팅 신호(Va2,IA*)를 획득할 수 있다. 또한 제어장치(200)는 제 2 양의 지령 신호(Vb1*)에 기초하여 제 5 레벨 쉬프팅 신호(Vb2,IA*)를 획득 할 수 있다. 또한, 제어장치(200)는 제 3 음의 지령 신호(Vc2*)에 기초하여 제 3 레벨 쉬프팅 신호(Vc1,IA*)를 획득 할 수 있다.Referring to FIG. 11 , the control device 200 may acquire the fourth level shifting signals Va2 and IA* based on the first positive command signal Va1*. Also, the control device 200 may acquire the fifth level shifting signals Vb2 and IA* based on the second positive command signal Vb1*. Also, the control device 200 may acquire the third level shifting signals Vc1 and IA* based on the third negative command signal Vc2*.
도 11과 같이 특정한 매우 짧은 시간 범위에서 제 4 레벨 쉬프팅 신호(Va2,IA*)는 음의 신호를 가지고, 제 5 레벨 쉬프팅 신호(Vb2,IA*)는 음의 신호를 가지고, 제 3 레벨 쉬프팅 신호(Vc1,IA*)는 양의 신호를 가지므로, A상 및 B상에 대한 제 4 레벨 쉬프팅 신호(Va2,IA*) 및 제 5 레벨 쉬프팅 신호(Vb2,IA*)는 제 2 인버터를 위하여 사용될 수 있고, C상에 대한 제 3 레벨 쉬프팅 신호(Vc1,IA*)는 제 1 인버터를 위하여 사용될 수 있다.As shown in FIG. 11 , in a specific very short time range, the fourth level shifting signals Va2,IA* have a negative signal, the fifth level shifting signals Vb2,IA* have a negative signal, and the third level shifting signal Since the signals Vc1 and IA* have a positive signal, the fourth level shifting signals Va2,IA* and the fifth level shifting signals Vb2,IA* for the A and B phases drive the second inverter. and the third level shifting signals Vc1 and IA* for the C phase may be used for the first inverter.
도 11의 (a)는 제어장치(200)가 제 1 시간에 제 1 모드로 동작하는 경우를 나타내고, 도 11의 (b)는 제어장치(200)가 제 2 시간에 제 2 모드로 동작하는 경우를 나타낼 수 있다.Fig. 11 (a) shows a case in which the control device 200 operates in the first mode at a first time, and Fig. 11 (b) shows a case in which the control device 200 operates in the second mode at a second time. case can be indicated.
도 12는 본 개시의 일 실시예에 따른 인버터 펄스 신호가 생성되는 과정을 설명하기 위한 도면이다.12 is a view for explaining a process of generating an inverter pulse signal according to an embodiment of the present disclosure.
도 12를 참조하면, 매우 짧은 시간 범위에서 ①번 지령 벡터 신호는 제 2 인버터에 대응되는 지령 신호일 수 있다. 또한, ②번 지령 벡터 신호는 제 1 인버터에 대응되는 지령 신호일 수 있다. ①번 지령 벡터 신호 및 ②번 지령 벡터 신호는 도 8의 식에 의하여 도출될 수 있다. Referring to FIG. 12 , in a very short time range, the command vector signal (1) may be a command signal corresponding to the second inverter. Also, the second command vector signal may be a command signal corresponding to the first inverter. The first command vector signal and the second command vector signal can be derived by the equation of FIG. 8 .
스위칭 소자의 발열 분포를 균등하게 맞추기 위해서 제어장치(200)는 제 1 시간에 도 9의 그림(920)과 같이 ①번 지령 벡터 신호를 제 1 인버터에 대응되는 신호로 만들고, ②번 지령 벡터 신호를 제 2 인버터에 대응되는 신호를 만들 수 있다. 즉, 제어장치(200)는 제 1 시간에 대하여 제 1 지령 신호(Van*) 및 제 2 지령 신호(Vbn*)를 제 1 인버터를 위하여 비교 후 사용되도록 할 수 있고, 제 3 지령 신호(Vcn*)를 제 2 인버터를 위하여 비교 후 사용되도록 할 수 있다. 또한 제어장치(200)는 제 2 시간에 도 11과 같이 ①번 지령 벡터 신호를 제 2 인버터에 대응되는 신호로 만들고, ②번 지령 벡터 신호를 제 1 인버터에 대응되는 신호를 만들 수 있다. 즉, 제어장치(200)는 제 2 시간에 대하여 제 1 지령 신호(Van*) 및 제 2 지령 신호(Vbn*)를 제 2 인버터를 위하여 비교 후 사용되도록 변경하고, 제 3 지령 신호(Vcn*)를 제 1 인버터를 위하여 비교 후 사용되도록 변경할 수 있다. In order to uniformly match the heat distribution of the switching elements, the control device 200 makes the No. 1 command vector signal into a signal corresponding to the first inverter as shown in the figure 920 of FIG. 9 at the first time, and the No. 2 command vector signal to create a signal corresponding to the second inverter. That is, the control device 200 may compare the first command signal (Van*) and the second command signal (Vbn*) for the first time for the first time and then use the third command signal (Vcn) *) can be used after comparison for the second inverter. Also, at the second time, as shown in FIG. 11 , the control device 200 may make the command vector signal (1) into a signal corresponding to the second inverter, and make the command vector signal (2) into a signal corresponding to the first inverter. That is, the control device 200 compares the first command signal (Van*) and the second command signal (Vbn*) for the second time to be used after comparison for the second inverter, and the third command signal (Vcn*) ) can be changed to be used after comparison for the first inverter.
다시 도 6을 참조하면, 제어장치(200)는 제 1 인버터에 제 3 인버터 펄스 신호를 인가하고, 제 2 인버터에 제 4 인버터 펄스 신호를 인가하여, 제 2 시간에 대한 출력 신호를 생성하는 단계(680)를 수행할 수 있다. 이와 같이 제 1 시간에 대한 출력 신호 및 제 2 시간에 대한 출력 신호가 결합되어 전체 출력 신호가 생성될 수 있다.Referring back to FIG. 6 , the control device 200 applies the third inverter pulse signal to the first inverter and applies the fourth inverter pulse signal to the second inverter to generate an output signal for a second time. (680) may be performed. As described above, the output signal for the first time and the output signal for the second time may be combined to generate an overall output signal.
도 3과 함께 설명하면, 제어장치(200)는 제 1 인버터(310)의 A상 입력부(Sa1, SIa1)에 제 7 펄스 신호를 인가할 수 있다. 보다 구체적으로 제어장치(200)는 제 1a 스위칭 소자(Sa1)에 제 7 펄스 신호를 인가할 수 있다. 제어장치(200)는 도 5에 기반하여 제 1a 인버스 스위칭 소자(SIa1)에 제 7 펄스 신호의 역을 인가할 수 있다.Referring to FIG. 3 , the control device 200 may apply the seventh pulse signal to the A-phase input units Sa1 and SIa1 of the first inverter 310 . More specifically, the control device 200 may apply the seventh pulse signal to the 1a switching element Sa1. The control device 200 may apply the reverse of the seventh pulse signal to the 1a inverse switching element SIa1 based on FIG. 5 .
또한 제어장치(200)는 제 1 인버터의 B상 입력부(Sb1, SIb1)에 제 8 펄스 신호를 인가할 수 있다. 보다 구체적으로 제어장치(200)는 제 1b 스위칭 소자(Sb1)에 제 8 펄스 신호를 인가할 수 있다. 제어장치(200)는 도 5에 기반하여 제 1b 인버스 스위칭 소자(SIb1)에 제 8 펄스 신호의 역을 인가할 수 있다.Also, the control device 200 may apply the eighth pulse signal to the B-phase input units Sb1 and SIb1 of the first inverter. More specifically, the control device 200 may apply the eighth pulse signal to the 1b switching element Sb1. The control device 200 may apply an inverse of the eighth pulse signal to the 1b inverse switching element SIb1 based on FIG. 5 .
또한 제어장치(200)는 제 1 인버터의 C상 입력부(Sc1, SIc1)에 제 9 펄스 신호를 인가할 수 있다. 보다 구체적으로 제어장치(200)는 제 1c 스위칭 소자(Sc1)에 제 9 펄스 신호를 인가할 수 있다. 제어장치(200)는 도 5에 기반하여 제 1c 인버스 스위칭 소자(SIc1)에 제 9 펄스 신호의 역을 인가할 수 있다.Also, the control device 200 may apply the ninth pulse signal to the C-phase input units Sc1 and SIc1 of the first inverter. More specifically, the control device 200 may apply the ninth pulse signal to the 1c switching element Sc1. The controller 200 may apply the inverse of the ninth pulse signal to the 1c inverse switching element SIc1 based on FIG. 5 .
또한 제어장치(200)는 제 2 인버터의 A상 입력부(Sa2, SIa2)에 제 10 펄스 신호를 인가할 수 있다. 보다 구체적으로 제어장치(200)는 제 2a 스위칭 소자(Sa2)에 제 10 펄스 신호를 인가할 수 있다. 제어장치(200)는 도 5에 기반하여 제 2a 인버스 스위칭 소자(SIa2)에 제 10 펄스 신호의 역을 인가할 수 있다.Also, the control device 200 may apply the tenth pulse signal to the A-phase input units Sa2 and SIa2 of the second inverter. More specifically, the control device 200 may apply the tenth pulse signal to the second a switching element Sa2. The controller 200 may apply the inverse of the tenth pulse signal to the second inverse switching element SIa2 based on FIG. 5 .
또한 제어장치(200)는 제 2 인버터의 B상 입력부(Sb2, SIb2)에 제 11 펄스 신호를 인가할 수 있다. 보다 구체적으로 제어장치(200)는 제 2b 스위칭 소자(Sb2)에 제 11 펄스 신호를 인가할 수 있다. 제어장치(200)는 도 5에 기반하여 제 2b 인버스 스위칭 소자(SIb2)에 제 11 펄스 신호의 역을 인가할 수 있다.Also, the control device 200 may apply the eleventh pulse signal to the B-phase input units Sb2 and SIb2 of the second inverter. In more detail, the control device 200 may apply the eleventh pulse signal to the 2b switching element Sb2. The control device 200 may apply the inverse of the eleventh pulse signal to the 2b inverse switching element SIb2 based on FIG. 5 .
또한, 제어장치(200)는 제 2 인버터의 C상 입력부(Sc2, SIc2)에 제 12 펄스 신호를 인가할 수 있다. 보다 구체적으로 제어장치(200)는 제 2c 스위칭 소자(Sc2)에 제 12 펄스 신호를 인가할 수 있다. 제어장치(200)는 도 5에 기반하여 제 2c 인버스 스위칭 소자(SIc2)에 제 12 펄스 신호의 역을 인가할 수 있다.Also, the control device 200 may apply the twelfth pulse signal to the C-phase input units Sc2 and SIc2 of the second inverter. More specifically, the control device 200 may apply the twelfth pulse signal to the 2c switching element Sc2. The control device 200 may apply the inverse of the twelfth pulse signal to the 2c inverse switching element SIc2 based on FIG. 5 .
인가된 신호에 기초하여 제 1 인버터(310) 및 제 2 인버터(320)는 제 2 시간에 대한 출력 신호를 생성할 수 있다.Based on the applied signal, the first inverter 310 and the second inverter 320 may generate an output signal for the second time.
도 13은 본 개시의 일 실시예에 따른 이중 인버터에 포함된 스위칭 소자 온도의 균형을 설명하기 위한 시뮬레이션 결과이다. 또한 도 14는 본 개시의 일 실시예에 따른 실험적 효과를 설명하기 위한 도면이다. 또한, 도 15는 본 개시의 일 실시예에 따른 실험적 효과를 설명하기 위한 도면이다.13 is a simulation result for explaining the balance of the temperature of the switching element included in the dual inverter according to an embodiment of the present disclosure. Also, FIG. 14 is a diagram for explaining an experimental effect according to an embodiment of the present disclosure. Also, FIG. 15 is a diagram for explaining an experimental effect according to an embodiment of the present disclosure.
도 13의 그래프에서 밝은 부분(conduction)은 도통 손실을 의미하며, 어두운 부분(switching)은 스위칭 손실을 의미한다. 도 13을 참조하면, 본 개시에 따른 제어장치(200)에 의하면, 제 1 인버터(310) 및 제 2 인버터(320)의 아래쪽 스위칭 트랜지스터(SIa1, SIb1, SIc1, SIa2, SIb2, SIc2)의 손실은 위쪽 스위칭 트랜지스터(Sa1, Sb1, Sc1, Sa2, Sb2, Sc2)의 손실과 동일한 것을 확인할 수 있다. 도 1과 비교하여 손실의 최대값이 줄어들었으므로 본 개시에 따른 제어장치(200)는 제 1 인버터(310) 및 제 2 인버터(320)의 발열관리를 쉽게 하는 효과가 있다. In the graph of FIG. 13 , a bright part (conduction) means a conduction loss, and a dark part (switching) means a switching loss. Referring to FIG. 13 , according to the control device 200 according to the present disclosure, the losses of the lower switching transistors SIa1 , SIb1 , SIc1 , SIa2 , SIb2 , SIc2 of the first inverter 310 and the second inverter 320 . It can be seen that is the same as the loss of the upper switching transistors (Sa1, Sb1, Sc1, Sa2, Sb2, Sc2). Since the maximum value of the loss is reduced compared to FIG. 1 , the control device 200 according to the present disclosure has an effect of facilitating heat management of the first inverter 310 and the second inverter 320 .
도 14는 제 1 인버터의 아래쪽 스위칭 트랜지스터 및 위쪽 스위칭 트랜지스터를 나타낸다. 그림(1310)은 기존 방법인 LSWPM을 적용하였을 때의 인버터의 발열을 나타낸 그림이다. 또한 그림(1320)은 본 개시에 따른 인버터의 발열을 나타낸 그림이다. 그림(1310)을 참조하면 밝게 보이는 부분이 과열되고 있는 부분을 나타낸다. 또한, 그림(1310)에서 아래쪽 스위칭 트랜지스터(SIa1, SIb1, SIc1)의 손실이 위쪽 스위칭 트랜지스터(Sa1, Sb1, Sc1)의 손실보다 더 크게 나타나는 것을 확인할 수 있다. 또한, 그림(1320)에 나타난 스위칭 트랜지스터의 발열은 그림(1310)에 기재된 스위칭 트랜지스터의 발열보다 낮음을 알 수 있다. 즉, 도 13의 시뮬레이션 결과가 실제로 나타남을 확인할 수 있다.14 shows a lower switching transistor and an upper switching transistor of the first inverter. Figure 1310 is a diagram showing the heat generation of the inverter when LSWPM, which is the existing method, is applied. Also, the figure 1320 is a figure showing the heat generation of the inverter according to the present disclosure. Referring to the figure 1310, the bright part indicates the part that is overheating. Also, it can be seen from Figure 1310 that the losses of the lower switching transistors SIa1, SIb1, and SIc1 are larger than the losses of the upper switching transistors Sa1, Sb1, and Sc1. In addition, it can be seen that the heat generation of the switching transistor shown in Figure 1320 is lower than that of the switching transistor shown in Figure 1310 . That is, it can be confirmed that the simulation result of FIG. 13 is actually displayed.
도 15는 기존의 방법으로 인버터를 제어하는 방법과 본 개시에 따라 인버터를 제어하는 방법을 비교하는 그래프이다. 제 1 시간 영역(1410) 및 제 3 시간 영역(1430)은 기존 방법에 따라 인버터를 제어한 결과이다. 또한 제 2 시간 영역(1420)은 본 개시에 따라 인버터를 제어한 결과이다. 도 14의 세로축은 스위칭 트랜지스터의 온도를 나타낸다. 제 1 시간 영역(1410) 및 제 3 시간 영역(1430)에 비하여 제 2 시간 영역(1420)은 전체적으로 스위칭 트랜지스터의 손실로 인한 발열이 균일함을 알 수 있다. 또한, 제 1 시간 영역(1410) 및 제 3 시간 영역(1430)의 손실로 인한 발열 온도의 최대 값은 제 2 시간 영역(1420)의 손실로 인한 발열 온도의 최대값보다 큰 것을 알 수 있다. 따라서 본 개시에 따른 제어장치(200) 또는 제어방법을 이용하는 경우 사용자는 인버터에 포함된 소자의 발열관리를 쉽게 할 수 있고, 발열 장치 설계에 있어서 가격적인 절감이 가능하다.15 is a graph comparing a method of controlling an inverter according to an existing method and a method of controlling an inverter according to the present disclosure. The first time domain 1410 and the third time domain 1430 are results of controlling the inverter according to the existing method. Also, the second time region 1420 is a result of controlling the inverter according to the present disclosure. The vertical axis of FIG. 14 represents the temperature of the switching transistor. It can be seen that the heat generated by the loss of the switching transistor is uniform in the second time region 1420 as a whole compared to the first time region 1410 and the third time region 1430 . Also, it can be seen that the maximum value of the heating temperature due to the loss of the first time region 1410 and the third time region 1430 is greater than the maximum value of the heating temperature due to the loss of the second time region 1420 . Therefore, when using the control device 200 or the control method according to the present disclosure, the user can easily manage the heat of the elements included in the inverter, and it is possible to reduce the cost in designing the heat generating device.
이제까지 다양한 실시예들을 중심으로 살펴보았다. 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.So far, various embodiments have been mainly looked at. Those of ordinary skill in the art to which the present disclosure pertains will understand that the present invention can be implemented in modified forms without departing from the essential characteristics of the present invention. Therefore, the disclosed embodiments are to be considered in an illustrative rather than a restrictive sense. The scope of the present invention is indicated in the claims rather than the foregoing description, and all differences within the scope equivalent thereto should be construed as being included in the present invention.
한편, 상술한 본 발명의 실시예들은 컴퓨터에서 실행될 수 있는 프로그램으로 작성가능하고, 컴퓨터로 읽을 수 있는 기록매체를 이용하여 상기 프로그램을 동작시키는 범용 디지털 컴퓨터에서 구현될 수 있다. 상기 컴퓨터로 읽을 수 있는 기록매체는 마그네틱 저장매체(예를 들면, 롬, 플로피 디스크, 하드디스크 등), 광학적 판독 매체(예를 들면, 시디롬, 디브이디 등)와 같은 저장매체를 포함한다.Meanwhile, the above-described embodiments of the present invention can be written as a program that can be executed on a computer, and can be implemented in a general-purpose digital computer that operates the program using a computer-readable recording medium. The computer-readable recording medium includes a storage medium such as a magnetic storage medium (eg, a ROM, a floppy disk, a hard disk, etc.) and an optically readable medium (eg, a CD-ROM, a DVD, etc.).

Claims (11)

  1. 제 1 인버터 및 제 2 인버터를 이용하여 스위칭 소자 발열 분포 균등화를 위한 펄스 폭 변조(PULSE WIDTH MODULATION; PWM) 제어 방법에 있어서,In the pulse width modulation (PULSE WIDTH MODULATION; PWM) control method for equalizing the heat distribution of a switching element using a first inverter and a second inverter,
    지령 신호 중 양의 신호를 추출하여 양의 지령 신호를 획득하는 단계;extracting a positive signal from among the command signals to obtain a positive command signal;
    상기 지령 신호 중 음의 신호를 추출하여 음의 지령 신호를 획득하는 단계;obtaining a negative command signal by extracting a negative signal from among the command signals;
    제 1 시간에 상기 양의 지령 신호 및 제 1 삼각파에 기초하여 제 1 인버터에 인가될 제 1 인버터 펄스 신호를 획득하는 단계;acquiring a first inverter pulse signal to be applied to a first inverter based on the positive command signal and a first triangle wave at a first time;
    상기 제 1 시간에 상기 음의 지령 신호, 및 제 2 삼각파에 기초하여 제 2 인버터에 인가될 제 2 인버터 펄스 신호를 획득하는 단계;acquiring a second inverter pulse signal to be applied to a second inverter based on the negative command signal and a second triangle wave at the first time;
    상기 제 1 인버터에 상기 제 1 인버터 펄스 신호를 인가하고, 상기 제 2 인버터에 상기 제 2 인버터 펄스 신호를 인가하여, 상기 제 1 시간에 대한 출력 신호를 생성하는 단계;generating an output signal for the first time by applying the first inverter pulse signal to the first inverter and the second inverter pulse signal to the second inverter;
    제 2 시간에 상기 음의 지령 신호 및 상기 제 1 삼각파에 기초하여 제 1 인버터에 인가될 제 3 인버터 펄스 신호를 획득하는 단계;acquiring a third inverter pulse signal to be applied to the first inverter based on the negative command signal and the first triangle wave at a second time;
    상기 제 2 시간에 상기 양의 지령 신호, 및 상기 제 2 삼각파에 기초하여 제 2 인버터에 인가될 제 4 인버터 펄스 신호를 획득하는 단계; 및acquiring a fourth inverter pulse signal to be applied to a second inverter based on the positive command signal and the second triangle wave at the second time; and
    상기 제 1 인버터에 상기 제 3 인버터 펄스 신호를 인가하고, 상기 제 2 인버터에 상기 제 4 인버터 펄스 신호를 인가하여, 상기 제 2 시간에 대한 출력 신호를 생성하는 단계를 포함하는 펄스 폭 변조 제어 방법.and applying the third inverter pulse signal to the first inverter and the fourth inverter pulse signal to the second inverter to generate an output signal for the second time. .
  2. 제 1 항에 있어서,The method of claim 1,
    상기 지령 신호는 제 1 지령 신호, 제 2 지령 신호, 및 제 3 지령 신호를 포함하고,The command signal includes a first command signal, a second command signal, and a third command signal,
    상기 지령 신호 중 양의 신호를 추출하여 양의 지령 신호를 획득하는 단계는, The step of obtaining a positive command signal by extracting a positive signal from among the command signals,
    상기 제 1 지령 신호 중 양의 신호를 추출하여 제 1 양의 지령신호를 획득하는 단계;extracting a positive signal from among the first command signals to obtain a first positive command signal;
    상기 제 2 지령 신호 중 양의 신호를 추출하여 제 2 양의 지령신호를 획득하는 단계; 및extracting a positive signal from among the second command signals to obtain a second positive command signal; and
    상기 제 3 지령 신호 중 양의 신호를 추출하여 제 3 양의 지령신호를 획득하는 단계를 포함하고,extracting a positive signal from among the third command signals to obtain a third positive command signal;
    상기 지령 신호 중 음의 신호를 추출하여 음의 지령 신호를 획득하는 단계는,The step of obtaining a negative command signal by extracting a negative signal from the command signal,
    상기 제 1 지령 신호 중 음의 신호를 추출하여 제 1 음의 지령신호를 획득하는 단계;obtaining a first negative command signal by extracting a negative signal from the first command signal;
    상기 제 2 지령 신호 중 음의 신호를 추출하여 제 2 음의 지령신호를 획득하는 단계; 및obtaining a second negative command signal by extracting a negative signal from the second command signal; and
    상기 제 3 지령 신호 중 음의 신호를 추출하여 제 3 음의 지령신호를 획득하는 단계를 포함하고,and extracting a negative signal from among the third command signal to obtain a third negative command signal,
    상기 제 1 지령 신호, 상기 제 2 지령 신호, 및 상기 제 3 지령 신호는 서로 120도의 위상차가 있는 것을 특징으로 하는 펄스 폭 변조 제어 방법.The pulse width modulation control method, characterized in that the first command signal, the second command signal, and the third command signal have a phase difference of 120 degrees from each other.
  3. 제 2 항에 있어서,3. The method of claim 2,
    상기 제 1 인버터 펄스 신호를 획득하는 단계는,Obtaining the first inverter pulse signal comprises:
    상기 제 1 시간에 상기 제 1 양의 지령 신호와 제 1 삼각파를 비교하여 제 1 펄스 신호를 획득하는 단계; comparing the first positive command signal with a first triangle wave at the first time to obtain a first pulse signal;
    상기 제 1 시간에 상기 제 2 양의 지령 신호와 제 1 삼각파를 비교하여 제 2 펄스 신호를 획득하는 단계; 및comparing the second positive command signal with a first triangle wave at the first time to obtain a second pulse signal; and
    상기 제 1 시간에 상기 제 3 양의 지령 신호와 제 1 삼각파를 비교하여 제 3 펄스 신호를 획득하는 단계를 포함하는 펄스 폭 변조 제어 방법.and obtaining a third pulse signal by comparing the third positive command signal with a first triangular wave at the first time.
  4. 제 3 항에 있어서,4. The method of claim 3,
    상기 제 2 인버터 펄스 신호를 획득하는 단계는,Obtaining the second inverter pulse signal comprises:
    상기 제 1 시간에 상기 제 1 음의 지령 신호와 제 2 삼각파를 비교하여 제 4 펄스 신호를 획득하는 단계;obtaining a fourth pulse signal by comparing the first negative command signal with a second triangle wave at the first time;
    상기 제 1 시간에 상기 제 2 음의 지령 신호와 제 2 삼각파를 비교하여 제 5 펄스 신호를 획득하는 단계; 및obtaining a fifth pulse signal by comparing the second negative command signal with a second triangle wave at the first time; and
    상기 제 1 시간에 상기 제 3 음의 지령 신호와 제 2 삼각파를 비교하여 제 6 펄스 신호를 획득하는 단계를 포함하는 펄스 폭 변조 제어 방법.and obtaining a sixth pulse signal by comparing the third negative command signal with a second triangular wave at the first time.
  5. 제 4 항에 있어서,5. The method of claim 4,
    상기 제 1 시간에 대한 출력 신호를 생성하는 단계는,The step of generating an output signal for the first time comprises:
    상기 제 1 인버터의 A상 입력부에 상기 제 1 펄스 신호를 인가하고, 상기 제 1 인버터의 B상 입력부에 상기 제 2 펄스 신호를 인가하고, 상기 제 1 인버터의 C상 입력부에 상기 제 3 펄스 신호를 인가하고, 상기 제 2 인버터의 A상 입력부에 상기 제 4 펄스 신호를 인가하고, 상기 제 2 인버터의 B상 입력부에 상기 제 5 펄스 신호를 인가하고, 상기 제 2 인버터의 C상 입력부에 상기 제 6 펄스 신호를 인가하여, 상기 제 1 시간에 대한 출력 신호를 생성하는 단계를 포함하는 펄스 폭 변조 제어 방법.The first pulse signal is applied to the A-phase input of the first inverter, the second pulse signal is applied to the B-phase input of the first inverter, and the third pulse signal is applied to the C-phase input of the first inverter. , applying the fourth pulse signal to the A-phase input of the second inverter, applying the fifth pulse signal to the B-phase input of the second inverter, and applying the fifth pulse signal to the C-phase input of the second inverter. and generating an output signal for the first time by applying a sixth pulse signal.
  6. 제 2 항에 있어서3. The method of claim 2
    상기 제 3 인버터 펄스 신호를 획득하는 단계는,Obtaining the third inverter pulse signal comprises:
    상기 제 1 음의 지령 신호에 기초하여 제 1 레벨 쉬프팅 신호를 획득하는 단계;obtaining a first level shifting signal based on the first negative command signal;
    상기 제 2 음의 지령 신호에 기초하여 제 2 레벨 쉬프팅 신호를 획득하는 단계;obtaining a second level shifting signal based on the second negative command signal;
    상기 제 3 음의 지령 신호에 기초하여 제 3 레벨 쉬프팅 신호를 획득하는 단계;obtaining a third level shifting signal based on the third negative command signal;
    상기 제 2 시간에 상기 제 1 레벨 쉬프팅 신호와 제 1 삼각파를 비교하여 제 7 펄스 신호를 획득하는 단계;obtaining a seventh pulse signal by comparing the first level shifting signal with a first triangle wave at the second time;
    상기 제 2 시간에 상기 제 2 레벨 쉬프팅 신호와 제 1 삼각파를 비교하여 제 8 펄스 신호를 획득하는 단계; 및obtaining an eighth pulse signal by comparing the second level shifting signal with a first triangular wave at the second time; and
    상기 제 2 시간에 상기 제 3 레벨 쉬프팅 신호와 제 1 삼각파를 비교하여 제 9 펄스 신호를 획득하는 단계를 포함하는 펄스 폭 변조 제어 방법.and obtaining a ninth pulse signal by comparing the third level shifting signal with a first triangular wave at the second time.
  7. 제 6 항에 있어서,7. The method of claim 6,
    상기 제 4 인버터 펄스 신호를 획득하는 단계는,Obtaining the fourth inverter pulse signal comprises:
    상기 제 1 양의 지령 신호에 기초하여 제 4 레벨 쉬프팅 신호를 획득하는 단계;obtaining a fourth level shifting signal based on the first positive command signal;
    상기 제 2 양의 지령 신호에 기초하여 제 5 레벨 쉬프팅 신호를 획득하는 단계;obtaining a fifth level shifting signal based on the second positive command signal;
    상기 제 3 양의 지령 신호에 기초하여 제 6 레벨 쉬프팅 신호를 획득하는 단계;obtaining a sixth level shifting signal based on the third positive command signal;
    상기 제 2 시간에 상기 제 4 레벨 쉬프팅 신호와 제 2 삼각파를 비교하여 제 10 펄스 신호를 획득하는 단계;obtaining a tenth pulse signal by comparing the fourth level shifting signal with a second triangular wave at the second time;
    상기 제 2 시간에 상기 제 5 레벨 쉬프팅 신호와 제 2 삼각파를 비교하여 제 11 펄스 신호를 획득하는 단계; 및obtaining an eleventh pulse signal by comparing the fifth level shifting signal with a second triangular wave at the second time; and
    상기 제 2 시간에 상기 제 6 레벨 쉬프팅 신호와 제 2 삼각파를 비교하여 제 12 펄스 신호를 획득하는 단계를 포함하는 펄스 폭 변조 제어 방법.and obtaining a twelfth pulse signal by comparing the sixth level shifting signal with a second triangular wave at the second time.
  8. 제 7 항에 있어서8. The method of claim 7
    상기 제 2 시간에 대한 출력 신호를 생성하는 단계는,The step of generating an output signal for the second time comprises:
    상기 제 1 인버터의 A상 입력부에 상기 제 7 펄스 신호를 인가하고, 상기 제 1 인버터의 B상 입력부에 상기 제 8 펄스 신호를 인가하고, 상기 제 1 인버터의 C상 입력부에 상기 제 9 펄스 신호를 인가하고, 상기 제 2 인버터의 A상 입력부에 상기 제 10 펄스 신호를 인가하고, 상기 제 2 인버터의 B상 입력부에 상기 제 11 펄스 신호를 인가하고, 상기 제 2 인버터의 C상 입력부에 상기 제 12 펄스 신호를 인가하여, 상기 제 2 시간에 대한 출력 신호를 생성하는 단계를 포함하는 펄스 폭 변조 제어 방법.The seventh pulse signal is applied to the A-phase input unit of the first inverter, the eighth pulse signal is applied to the B-phase input unit of the first inverter, and the ninth pulse signal is applied to the C-phase input unit of the first inverter. and applying the tenth pulse signal to the phase A input of the second inverter, applying the eleventh pulse signal to the phase B input of the second inverter, and applying the eleventh pulse signal to the phase C input of the second inverter. and generating an output signal for the second time by applying a twelfth pulse signal.
  9. 제 1 항에 있어서,The method of claim 1,
    전체 제어 주기는 제 1 시간 및 제 2 시간을 포함하고 상기 전체 제어 주기는 반복되는 것을 특징으로 하는 펄스 폭 변조 제어 방법.A method according to claim 1, wherein the entire control period includes a first time and a second time, and the entire control period is repeated.
  10. 제 6 항에 있어서,7. The method of claim 6,
    상기 제 1 레벨 쉬프팅 신호를 획득하는 단계는,Obtaining the first level shifting signal comprises:
    상기 제 1 음의 지령 신호에 제 1 인버터의 전원 전압을 더하는 단계를 포함하고, adding a power supply voltage of a first inverter to the first negative command signal;
    상기 제 2 레벨 쉬프팅 신호를 획득하는 단계는,Obtaining the second level shifting signal comprises:
    상기 제 2 음의 지령 신호에 제 1 인버터의 전원 전압을 더하는 단계를 포함하고, adding the power supply voltage of the first inverter to the second negative command signal;
    상기 제 3 레벨 쉬프팅 신호를 획득하는 단계는,Obtaining the third level shifting signal comprises:
    상기 제 3 음의 지령 신호에 제 1 인버터의 전원 전압을 더하는 단계를 포함하는 펄스 폭 변조 제어 방법.and adding a power supply voltage of a first inverter to the third negative command signal.
  11. 제 7 항에 있어서,8. The method of claim 7,
    상기 제 4 레벨 쉬프팅 신호를 획득하는 단계는,Obtaining the fourth level shifting signal comprises:
    상기 제 1 양의 지령 신호에 제 2 인버터의 전원 전압을 빼는 단계를 포함하고,subtracting the power supply voltage of a second inverter from the first positive command signal;
    상기 제 5 레벨 쉬프팅 신호를 획득하는 단계는,Obtaining the fifth level shifting signal comprises:
    상기 제 2 양의 지령 신호에 제 2 인버터의 전원 전압을 빼는 단계를 포함하고,subtracting the power supply voltage of a second inverter from the second positive command signal;
    상기 제 6 레벨 쉬프팅 신호를 획득하는 단계는,Obtaining the sixth level shifting signal comprises:
    상기 제 3 양의 지령 신호에 제 2 인버터의 전원 전압을 빼는 단계를 포함하는 펄스 폭 변조 제어 방법.and subtracting a power supply voltage of a second inverter from the third positive command signal.
PCT/KR2020/014804 2020-10-28 2020-10-28 Pulse width modulation control device equalizing switching element heat distribution of dual inverter, and method for controlling same WO2022092341A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020237011397A KR20230062605A (en) 2020-10-28 2020-10-28 Pulse width modulation control device and control method for equalizing heat distribution of switching elements of dual inverters
PCT/KR2020/014804 WO2022092341A1 (en) 2020-10-28 2020-10-28 Pulse width modulation control device equalizing switching element heat distribution of dual inverter, and method for controlling same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2020/014804 WO2022092341A1 (en) 2020-10-28 2020-10-28 Pulse width modulation control device equalizing switching element heat distribution of dual inverter, and method for controlling same

Publications (1)

Publication Number Publication Date
WO2022092341A1 true WO2022092341A1 (en) 2022-05-05

Family

ID=81382631

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/014804 WO2022092341A1 (en) 2020-10-28 2020-10-28 Pulse width modulation control device equalizing switching element heat distribution of dual inverter, and method for controlling same

Country Status (2)

Country Link
KR (1) KR20230062605A (en)
WO (1) WO2022092341A1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090033252A1 (en) * 2007-07-30 2009-02-05 Gm Global Technology Operations, Inc. Double ended inverter system for a vehicle having two energy sources that exhibit different operating characteristics
CN102195511A (en) * 2010-03-10 2011-09-21 株式会社电装 Power converter
JP2019047587A (en) * 2017-08-31 2019-03-22 株式会社デンソー Control device of rotating electric machine
JP2019170044A (en) * 2018-03-22 2019-10-03 トヨタ自動車株式会社 system
JP2020078109A (en) * 2018-11-05 2020-05-21 株式会社Ｓｏｋｅｎ Drive system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090033252A1 (en) * 2007-07-30 2009-02-05 Gm Global Technology Operations, Inc. Double ended inverter system for a vehicle having two energy sources that exhibit different operating characteristics
CN102195511A (en) * 2010-03-10 2011-09-21 株式会社电装 Power converter
JP2019047587A (en) * 2017-08-31 2019-03-22 株式会社デンソー Control device of rotating electric machine
JP2019170044A (en) * 2018-03-22 2019-10-03 トヨタ自動車株式会社 system
JP2020078109A (en) * 2018-11-05 2020-05-21 株式会社Ｓｏｋｅｎ Drive system

Also Published As

Publication number Publication date
KR20230062605A (en) 2023-05-09

Similar Documents

Publication Publication Date Title
Wheeler et al. Enhancement of matrix converter output waveform quality using minimized commutation times
WO2015020416A1 (en) Apparatus and method for wireless power reception
Mandrek et al. Quasi-resonant DC-link inverter with a reduced number of active elements
WO2017043750A1 (en) Inverter device for microgrid, and method for controlling same
WO2016074264A1 (en) Scanning drive circuit
WO2015122655A1 (en) Power system and motor driving apparatus included in power system
EP2591160A2 (en) Washing machine
WO2022092341A1 (en) Pulse width modulation control device equalizing switching element heat distribution of dual inverter, and method for controlling same
WO2012043938A1 (en) System and method for controlling power flow
Zhou et al. Variable turn-OFF gate voltage drive for voltage balancing of high-speed SiC MOSFETs in series-connection
WO2017000360A1 (en) Scan driving circuit
WO2014007432A1 (en) Single-phase full-bridge inverter for providing improved power quality
WO2018124467A1 (en) Motor control device and control method for motor control device
WO2019107871A1 (en) Motor drive apparatus and control method thereof
WO2019139216A1 (en) Pwm control method and apparatus for keeping direct current-side current constant in three-level converter
WO2020116817A1 (en) Power conversion method
WO2016114415A1 (en) Level shifter circuit having improved time response characteristics and control method therefor
WO2013111968A1 (en) Method for current control pulse width modulation of multiphase full bridge voltage source inverter
Liu et al. Optimal gate driving strategy for Si/SiC hybrid switch-based 3L-ANPC inverter with improved output capacity
JP3551672B2 (en) PWM converter
WO2021040197A1 (en) Independent microgrid system and inverter device
WO2020105838A1 (en) Inverter control device
WO2021096309A1 (en) Control system for compensating for voltage synthesis error caused by inverter nonlinearity
Kornegay Design issues in power electronic building block (PEBB) system integration
WO2021095967A1 (en) Method for controlling submodule current and voltage of modular multilevel converter, and control module performing same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20959960

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20237011397

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 03.08.2023)

122 Ep: pct application non-entry in european phase

Ref document number: 20959960

Country of ref document: EP

Kind code of ref document: A1