WO2021213725A1 - Method for producing a microelectronic device - Google Patents

Method for producing a microelectronic device Download PDF

Info

Publication number
WO2021213725A1
WO2021213725A1 PCT/EP2021/055618 EP2021055618W WO2021213725A1 WO 2021213725 A1 WO2021213725 A1 WO 2021213725A1 EP 2021055618 W EP2021055618 W EP 2021055618W WO 2021213725 A1 WO2021213725 A1 WO 2021213725A1
Authority
WO
WIPO (PCT)
Prior art keywords
copper
copper element
carrier substrate
tempering
microelectronic device
Prior art date
Application number
PCT/EP2021/055618
Other languages
German (de)
French (fr)
Inventor
Frank Schatz
Rainer Straub
Timo Schary
Christoph Kaiser
Daniel MONTEIRO DINIZ REIS
Jochen Tomaschko
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Publication of WO2021213725A1 publication Critical patent/WO2021213725A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/04—Optical MEMS
    • B81B2201/042—Micromirrors, not used as optical switches

Definitions

  • a method for producing a microelectronic device in particular a MEMS chip device, with at least one tempering step in which at least one copper element of the microelectronic device is tempered on a carrier substrate of the microelectronic device, and with at least one processing step different from the tempering step, in which at least the carrier substrate of the microelectronic device is thermally treated with at least 300 ° C., in particular 400 ° C., has been proposed.
  • the invention is based on a method for producing a microelectronic device, in particular a MEMS chip device, with at least one tempering step in which at least one copper element of the microelectronic device is tempered on a carrier substrate of the microelectronic device, and with at least one processing step different from the tempering step , in which at least the carrier substrate of the microelectronic device is thermally treated with at least 300 ° C, in particular 400 ° C.
  • the microelectronic device is preferably designed as a MEMS chip device, in particular automotive electronics and / or consumer electronics MEMS chip device, preferably with copper conductor tracks, in particular low-resistance copper conductor tracks, in particular with a specific resistance between 0.010 and 0.020 pOhm-m.
  • the microelectronic device is designed as a MEMS resonator device, in particular as a two-axis micromirror.
  • the two-axis micromirror preferably has a resonant and a quasi-static axis.
  • a silicon wafer is preferably used as the at least one carrier substrate in at least one method step.
  • the at least one carrier substrate is designed as a silicon wafer.
  • the copper element is preferably formed at least for the most part, preferably at least 80%, particularly preferably at least 90%, from, in particular, low-dissipation copper.
  • the copper element is preferably designed as a conductor track and / or as a via.
  • the at least one copper element is preferably tempered at least temporarily at a temperature which occurs as the maximum temperature on the carrier substrate, in particular on the copper element, in the subsequent course of the process.
  • a maximum temperature during the tempering step is preferably above 400 °. In particular, it is also conceivable that the temperature at which the copper element is treated is temporarily below 400 ° during the tempering step.
  • the at least one copper element is at least temporarily at a temperature of at least 425 ° C, in particular of at least 450 ° C, preferably of at least 475 ° C, particularly preferably of at least 500 ° C, and very particularly preferably of at least 525 ° C, in particular special of at least 550 ° C, annealed.
  • the at least one copper element is preferably tempered at a temperature of a maximum of 600.degree. C., in particular a maximum of 575.degree. C., preferably a maximum of 560.degree.
  • the at least one copper element is preferably tempered at least temporarily within a temperature range.
  • the at least one copper element can be tempered at a temperature rising between 300 ° C. and 560 ° C. in the at least one tempering step.
  • the at least one copper element at a defined temperature temperatures, such as 350 ° C., 475 ° C. and / or 525 ° C. for a defined time, such as 30 min, 60 min or 120 min, for example.
  • the at least one copper element can be tempered according to a defined tempering plan with defined tempering times and associated tempering temperatures, at least one tempering temperature being above 400 ° C.
  • At least one further element such as another copper element, a crystal element, and / or at least one layer, is applied to the at least one carrier substrate.
  • a part of the carrier element can be removed from the at least one carrier element in the at least one processing step.
  • the carrier substrate is preferably treated in the at least one processing step together with the copper element thermally at at least 400.degree. C., preferably at least 500.degree. C., particularly preferably at least 550.degree.
  • a maximum temperature of the processing step is preferably less than or equal to a maximum temperature of the tempering step.
  • the at least one copper element is applied to the carrier substrate by means of electroplating, in particular by means of electroplating, preferably by means of a Damascene process, in particular and / or introduced into recesses on the carrier substrate.
  • at least one recess for the at least one copper element is etched into the carrier substrate and / or a layer located on the carrier substrate before the at least one tempering step.
  • a copper seed layer is sputtered onto the at least one carrier substrate, preferably into the at least one recess.
  • the at least one tempering step copper grains of the at least one copper element are energetically rearranged.
  • the at least one annealing step uncontrolled self-annealing processes of the copper element, which can take place at room temperature, are bundled and / or accelerated in one method step.
  • At least one modified, preferably energetically favorable, surface structure of the copper element is preferably achieved in the at least one tempering step.
  • copper grains are rearranged to form an energetically more favorable structure, in particular a bulk and / or surface structure, in particular by introducing heat.
  • a heat input in particular thermal energy input
  • a heat input is carried out to overcome energy barriers in the copper grains.
  • a heat input, in particular thermal energy input is used to overcome energy barriers in the copper grains, whereby the copper grains are used to minimize free energy, in particular a Helmholtz potential, preferably a total energy of a solid, in particular the Relocate copper elements at constant volume and constant temperature, preferably maximum annealing temperature, carried out.
  • an average grain size of the copper grains of the copper element is increased and / or an upper surface roughness of the copper element is increased.
  • the method according to the invention makes it possible to achieve an advantageously thermally robust copper element, in particular with regard to downstream process steps which are carried out at a temperature which corresponds to the maximum temperature of the annealing step.
  • the at least one copper element on the carrier substrate can advantageously be insensitive to temperature, at least up to the maximum temperature of the at least one tempering step.
  • An advantageously energetically favorable surface quality, in particular surface topography, of the copper element can be achieved.
  • An advantageous sequence of process steps can be achieved.
  • high-temperature processes can be applied to the carrier substrate with the copper element, the risk of the copper grains being rearranged to be advantageously low.
  • the copper element can be applied in front of a piezo element.
  • a risk of contamination of a copper area in an ASIC factory can be advantageously reduced.
  • An advantageously stable, in particular thermally stable, microelectronic device can be achieved.
  • An advantageous service life of the microelectronic device can be achieved.
  • a microelectronic device can be produced which can advantageously withstand high operating temperatures.
  • the at least one copper element is passivated in at least one method step after the tempering step.
  • the at least one copper element is passivated with a passivation layer, in particular a silicon nitride layer, a silicon oxide layer and / or another, in particular further, nitride layer and / or oxide layer, in particular as a stack of several passivation layers.
  • the at least one passivation layer in particular a protective layer applied to the at least one passivation layer, can be formed as a transparent and / or nontransparent passivation layer.
  • the risks of chipping of passivation layers on the copper element can advantageously be reduced.
  • the risks of delamination, in particular of passivation layers, on the copper element can be reduced due to thermal rearrangements on a surface of the copper element.
  • the at least one copper element is tempered at a temperature of 300 ° C. in at least one method step before the tempering step.
  • the at least one copper element can be tempered at a temperature of at least 300 ° C.
  • the at least one process step before the tempering step in which the at least one copper element is tempered at a temperature of 300 ° C, can be designed as a substep of the at least one tempering step, in which the at least one copper element is tempered at a temperature of at least 400 ° C is tempered.
  • the at least one copper element is tempered at a temperature above 400 ° C. in at least one further tempering step.
  • the copper element is tempered with the same maximum tempering temperature, preferably above 500 ° C, in particular around the copper element resistant to further process steps with a maximum temperature of at most the maximum tempering temperature, ins special above 500 ° C.
  • the at least one copper element is smoothed in at least one method step.
  • the at least one copper element is smoothed on a surface which is arranged parallel to a surface of the at least one carrier substrate.
  • the at least one copper element is preferably smoothed in at least one method step before or after the tempering step.
  • the copper element can be tempered in at least two different tempering steps before and after the at least one method step in which the at least one copper element is smoothed.
  • the at least one copper element is smoothed by a CMP process, in particular by a chemical-mechanical polishing process.
  • the total energy of the at least one copper element is changed, in particular by the CMP process, in particular mainly on the surface of the at least one copper element.
  • the copper grains are preferably ground on the surface of the copper element.
  • a rearrangement of ground copper grains to form an energetically more favorable structure, in particular a bulk and / or surface structure, is carried out, in particular achieved through an input of heat. An advantageously flat surface of the copper element can be achieved.
  • the at least one copper element is smoothed between two annealing steps in at least one method step.
  • the at least two tempering steps, between which the at least one copper element is smoothed are preferably analogous to one another.
  • the copper element is preferably tempered with the same maximum tempering temperature, in particular in order to make the copper element resistant to further process steps with a maximum temperature of at most the maximum tempering temperature.
  • At least one piezo element is applied to the at least one carrier substrate in the at least one processing step.
  • the at least one processing step is preferably carried out after the at least one tempering step, in particular after at least two tempering steps.
  • at least one piezo element which is designed as a piezoelectric ceramic, in particular with a sum formula A x B y 0 3 , and in particular can be doped with different materials, for example with lanthanum and / or niobium, is on the at least one carrier substrate to which in particular at least one copper element is applied as a conductor track and / or as a via.
  • At least one piezo element which is designed as an ANN, in particular as a potassium sodium niobate, and / or PZT, in particular as a lead zirconium titanate, piezo element, is applied to the at least one carrier substrate, on wel Ches in particular at least one copper element is applied as a conductor track and / or as a via.
  • at least one piezo element is applied at a temperature of at least 480 ° C. to the at least one carrier substrate on which in particular at least one copper element is applied as a conductor track and / or as a via.
  • At least one piezoelectric element is preferably deposited on the at least one carrier substrate in the at least one processing step.
  • the intrinsic conductivity of the at least one copper element can advantageously be retained.
  • a contamination protection of the at least one piezo element can advantageously be dispensed with, in particular because the at least one copper element can be placed on the carrier substrate in front of the at least one piezo element.
  • At least the at least one piezo element is hermetically sealed together with the at least one copper element on the at least one carrier substrate.
  • at least the at least one piezo element is hermetically sealed together with the at least one copper element on the at least one carrier substrate at a temperature of at least, in particular above 430.degree.
  • at least the at least one piezo element is hermetically sealed together with the at least one copper element on the at least one carrier substrate with a cap wafer.
  • the at least one piezo element is hermetically sealed together with the at least one copper element on the at least one carrier substrate with a seal glass, in particular a glass frit paste, and / or with Al / Ge eutectic, in particular by high temperature bonds.
  • a seal glass in particular a glass frit paste
  • Al / Ge eutectic in particular by high temperature bonds.
  • high-temperature bonds are carried out at at least 430 ° C.
  • the at least one piezo element and / or the at least one copper element can be hermetically sealed individually on the at least one carrier substrate with seal glass and / or with Al / Ge eutectic, in particular by high temperature bonds.
  • An advantageously protected microelectronic device such as micromirrors can be achieved.
  • a CMOS substructure be applied to the at least one carrier substrate in at least one method step.
  • a CMOS substructure made of a borosilicate glass and a silicon nitride is preferably applied to the at least one carrier substrate in at least one process step.
  • a borosilicate glass layer is preferably applied to the at least one carrier substrate in at least one process step, in particular especially as part of the CMOS substructure.
  • a silicon nitride layer is preferably applied to the at least one borosilicate glass layer in at least one method step, in particular as part of the CMOS substructure.
  • the silicon nitride layer is preferably applied to the at least one borosilicate glass layer by means of a plasma-assisted chemical vapor deposition in at least one method step.
  • the borosilicate glass layer is preferably provided with W plugs in at least one process step.
  • the at least one carrier substrate is provided with diffusion, in particular in the vicinity of W plugs of the borosilicate glass layer.
  • a silicon oxide layer is preferably applied to the at least one silicon nitride layer, in particular as part of the CMOS sub-structure, in at least one method step, in particular by means of plasma-assisted chemical vapor deposition.
  • a further silicon nitride layer is preferably applied to the at least one silicon oxide layer, in particular as part of the CMOS sub-structure, in at least one method step, preferably by means of plasma-assisted chemical vapor deposition.
  • the recesses are made in the CMOS substructure on the carrier substrate, in particular etched, in particular to receive the copper element.
  • the at least one copper element is applied to the carrier substrate by means of electroplating, in particular by means of electroplating, in particular and / or placed in recesses of the CMOS sub-structure on the carrier substrate.
  • At least one piezo element is applied to the at least one carrier substrate with a CMOS substructure and at least one, in particular low-resistance, copper element.
  • An advantageous integration of a piezo element and a copper element as actuators on a carrier substrate with a CMOS substructure can be achieved.
  • an advantageous integration of an ME MS resonator with a complete CMOS substructure, in particular with hermetic encapsulation, can be achieved.
  • the invention is based on a microelectronic device produced by a method according to the invention.
  • the microelectronic device comprises in particular the at least one carrier substrate.
  • the microelectronic The device comprises in particular the at least one copper element.
  • the microelectronic device comprises in particular the at least one piezo element.
  • the microelectronic device is designed, for example, as a micromirror which in particular has two adjustable axes.
  • One of the two axes is a quasi-static, in particular slow, axis which is adjustable by the copper element, which is in particular designed as a copper coil.
  • One of the two axes is a resonant, in particular fast, axis which is adjustable by the piezo element, which is arranged in particular in a piezo stack.
  • a microelectronic device can be formed which advantageously has a, in particular special unimpaired, preferably uncontaminated with foreign atoms, in particular special from the piezo stack, such as La, Zr, Pb, Ti, Ni, Pt, K, Na,
  • Nb the conductivity of copper with an, in particular unimpaired, piezo expansion of ANN and / or PZT piezo crystals.
  • a favorable manufacturability for novel microelectronic devices can be achieved, in particular by high-temperature process steps, in particular up to the maximum annealing temperature, on the carrier substrate with the copper element, which advantageously leave the properties of the copper element and / or passivation of the copper element unaffected.
  • An advantageously energy-efficient microelectronic device can be achieved, in particular through the combination of copper elements and piezo elements on a carrier substrate.
  • a microelectronic device that can advantageously be manufactured in a flexible manner can be achieved.
  • An advantageously energy-efficient static axis of a micromirror can be achieved, in particular by means of an uncontaminated copper element.
  • An advantageously energy-efficient, fast axis of a micromirror can be achieved, in particular by means of a resonant piezo element.
  • An advantageously inexpensive microelectronic device can be formed, in particular by dispensing with clean fab and / or ASIC process areas.
  • the method according to the invention and / or the microelectronic device according to the invention should / should not be restricted to the application and embodiment described above.
  • the method according to the invention and / or the microelectronic device according to the invention can become a Fulfillment of a mode of operation described herein have a number of individual elements, components and units as well as process steps that differs from a number mentioned herein.
  • values lying within the stated limits should also be considered disclosed and can be used as required.
  • FIG. 1 shows a microelectronic device according to the invention in a schematic representation
  • FIG. 2 shows the microelectronic device according to the invention in a schematic representation
  • FIG. 3 shows a method according to the invention for producing the micro-electronic device.
  • FIG. 1 shows a microelectronic device 10, in particular a MEMS chip device.
  • the microelectronic device 10 comprises a carrier substrate 12. Diffusions 24, in particular n- and / or p-doping atoms, are arranged in the carrier substrate 12.
  • the microelectronic device 10 comprises a copper element 14.
  • the microelectronic device 10 comprises a piezo element 16.
  • the microelectronic device 10 comprises a CMOS substructure 20.
  • the CMOS sub-structure 20 comprises, for example, four layers.
  • the CMOS substructure 20 comprises a borosilicate glass layer 22 arranged directly on the carrier substrate 12, in which one or more W plugs 26 are arranged.
  • the CMOS substructure 20 comprises a silicon nitride layer 40 arranged directly on the borosilicate glass layer 22.
  • the CMOS substructure 20 comprises a silicon oxide layer 28 arranged directly on the silicon nitride layer 40, which in particular has a greater, in particular at least three times as large, thickness than In particular, how the silicon nitride layer 40 and / or the borosilicate glass layer 22.
  • the CMOS substructure 20 comprises a further silicon nitride layer 30 arranged directly on the silicon oxide layer 28.
  • the further silicon nitride layer 30 in particular passivates the copper element 14 on a substrate 12 facing away from the carrier Page.
  • the copper element 14 is integrated in the CMOS substructure 20, in particular arranged in the silicon nitride layer 40 and the silicon oxide layer 28.
  • the Kup ferelement 14 is connected to the diffusions 24 in the carrier substrate 12 via one or more W plugs 26.
  • the copper element 14 can be electrically connected via an electrical contact 36 in the further silicon nitride layer 30, in particular through the further silicon nitride layer 30.
  • the electrical contact 36, 36 ", 36” comprises an aluminum and / or copper layer 34 and a barrier layer 32, which is arranged in particular between the copper element 14 and the aluminum and / or copper layer 34.
  • a piezo stack 18, in particular the piezo element 16, is arranged on the carrier substrate 12, in particular on the CMOS substructure 20.
  • the piezo element 16 is formed in particular from a permoskite ceramic, such as an KNN or a PZT ceramic.
  • the piezo stack 18 comprises an adhesion layer 42, which in particular is arranged directly on the further silicon nitride layer 30.
  • the piezo stack 18 comprises an electrode layer 44, which in particular is arranged directly on the adhesion layer 42.
  • the piezo stack 18 comprises a seed layer 46, which in particular is arranged directly on the electrode layer 44.
  • the electrode layer 44, 44 ' is formed in particular from platinum.
  • the piezo stack 18 is partially formed by the piezo element 16, which in particular is arranged directly on the seed layer 46.
  • the piezo stack 18 comprises a further electrode layer 44, which in particular which is arranged directly on the piezo element 16.
  • the electrode layer 44 can be electrically contacted via a further electrical contact 36 '.
  • the further electrode layer 44 ′ can be electrically contacted via an additional electrical contact 36 ′′.
  • the further electrical contact 36 'and the additional electrical contact 36 "are arranged at a distance from one another, in particular to a contact on different sides of the piezo element 16.
  • the piezo stack 18 is provided with a barrier layer 50 and an additional silicon nitride layer 52, in particular on a side facing away from the carrier element, passivated.
  • the microelectronic device 10 can be designed as a MEMS scanner or MEMS gyro.
  • FIG. 2 shows the microelectronic device 10 in a hermetically sealed state.
  • a cap element 38 is hermetically connected to the carrier substrate 12, in particular to hermetically encapsulate the copper element 14 and the piezo stack 18 with the piezo element 16.
  • the cap element 38 can be designed, for example, as a cap wafer.
  • the cap element 38 is connected to the carrier substrate 12 via a joining means 54.
  • a cavity 48 is formed between the cap element 38 and the carrier substrate 12.
  • FIG. 3 shows a method 56 for producing a microelectronic device 10, in particular a MEMS chip device.
  • the microelectronic device 10 is produced in particular by the method 56 shown in FIG. 3 for producing a microelectronic device 10.
  • the CMOS substructure 20 is applied to the carrier substrate 12, in particular deposited.
  • the copper element 14 is applied to the carrier substrate 12, in particular in recesses in the CMOS substructure 20 on the carrier substrate 12, in particular by means of electroplating, preferably by means of a Damascene process.
  • the copper deposition step 60 is performed after the CMOS step 58.
  • the copper element 14 is processed on the carrier substrate 12.
  • the copper conditioning step 62 can comprise several substeps.
  • FIG. 3 schematically shows a corresponding state of the copper element 14 for each sub-step.
  • the copper conditioning step 62 is carried out after the copper application step 60.
  • the copper conditioning step 62 comprises at least one substep, preferably a tempering step 66.
  • the copper element 14 of the microelectronic device 10 is tempered on the carrier substrate 12 of the microelectronic device 10.
  • the at least one Kup ferelement 14 is tempered at a temperature above 400 ° C, in particular at at least 430 ° C.
  • the at least one copper element 14 can be tempered at a temperature of 300 ° C.
  • the at least one copper element 14 can be tempered in the at least one tempering step 66 at a temperature of 300 ° C. before it is tempered at a temperature of over 400 ° C.
  • the pretempering step 64 and the tempering step 66 can be designed as a substep of the copper conditioning step 62.
  • the pretempering step 64 can be carried out before the tempering step 66.
  • a surface of the copper element 14 is roughened and, in particular, a grain size of copper grains of the copper element 14 is increased (see FIG. 3).
  • the surface of the copper element 14, in particular special again, is roughened and, in particular, a grain size of copper grains of the copper element 14, in particular again, is enlarged (see FIG. 3).
  • the at least one copper element 14 is smoothed, in particular by a CMP process.
  • the smoothing step 68 the surface of the copper element 14 is smoothed (cf. FIG. 3).
  • the copper element 14 can, in particular again, at a temperature above 400 ° C., in particular at least 430 ° C., preferably at 550 ° C.
  • the further tempering step 70 or the tempering step 66 can each be designed as the only tempering steps 66, 70 of the method 56.
  • the surface of the copper element 14, in particular special again, is roughened and, in particular, a grain size of copper grains of the copper element 14, in particular again, is enlarged (see FIG. 3).
  • the at least one copper element 14 is smoothed between two tempering steps 66, 70, in particular between the tempering step 66 and the post-tempering step 72.
  • the method 56 comprises at least one tempering step 66, 70, which is in particular designed as a sub-step of the copper conditioning step 62.
  • the copper conditioning step 62 is carried out in particular after the copper application step 60.
  • a passivation step 74 after the tempering step 66, in particular after the smoothing step 68, in particular after the further tempering step 70, the at least one copper element 14 is passivated, in particular with the further silicon nitride layer 30.
  • the passivation step 74 is carried out in particular after the copper conditioning step 62.
  • the method 56 comprises a processing step 76 different from the tempering step 66, in particular and from the further tempering step 70.
  • the carrier substrate 12 of the microelectronic device 10 is thermally treated at at least 300 ° C., in particular 400 ° C.
  • a piezo element 16 in particular a piezo stack 18, is applied, in particular deposited, to the at least one carrier substrate 12, in particular to the CMOS substructure 20 on the carrier substrate 12 on which in particular the copper element 14 is arranged especially at least 430 ° C.
  • the processing step 76 is carried out in particular after the passivation step 74.
  • a contacting step 78 electrical contacts 36, 36 ′′, 36 ′′ are attached, in particular applied, to the copper element 14 and / or the piezo stack 18.
  • the contacting step 78 is carried out in particular after the processing step 76.
  • the piezo element 16 is hermetically capped together with the copper element 14 on the at least one carrier substrate 12, in particular at at least 430.degree.
  • the capping step 80 is carried out in particular after the processing step 78.
  • the copper element 14 can be designed as an electromagnetic actuator, in particular as a copper coil, for driving a quasi-static axis of the microelectronic device 10.
  • the piezo element 16 can be provided to drive a resonant axis of the microelectronic device 10, whereby “provided” is to be understood in particular as specifically programmed, designed and / or equipped.
  • the fact that an object is provided for a specific function is to be understood in particular to mean that the object fulfills and / or executes this specific function in at least one application and / or operating state.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

The invention relates to a method (56) for producing a microelectronic device (10), more particularly a MEMS chip device, comprising at least one tempering step (66, 70) in which at least one copper element (14) of the microelectronic device (10) on a carrier substrate (12) of the microelectronic device (10) is tempered, and having at least one processing step (76) differing from the tempering step (66, 70), in which processing step at least the carrier substrate (12) of the microelectronic device (10) is thermally treated at at least 300°C, more particularly 400°C. According to the invention the at least one copper element (14) is tempered at a temperature in excess of 400°C in the at least one tempering step (66, 70).

Description

Beschreibung description
Verfahren zur Herstellung einer Mikroelektronikvorrichtung Method of manufacturing a microelectronic device
Stand der Technik State of the art
Es ist bereits ein Verfahren zur Herstellung einer Mikroelektronikvorrichtung, ins besondere einer MEMS-Chipvorrichtung, mit zumindest einem Temperschritt, in welchem zumindest ein Kupferelement der Mikroelektronikvorrichtung auf einem Trägersubstrat der Mikroelektronikvorrichtung getempert wird, und mit zumindest einem von dem Temperschritt verschiedenen Verarbeitungsschritt, in welchem zumindest das Trägersubstrat der Mikroelektronikvorrichtung thermisch mit zu mindest 300°C, insbesondere 400°C, behandelt wird, vorgeschlagen worden. It is already a method for producing a microelectronic device, in particular a MEMS chip device, with at least one tempering step in which at least one copper element of the microelectronic device is tempered on a carrier substrate of the microelectronic device, and with at least one processing step different from the tempering step, in which at least the carrier substrate of the microelectronic device is thermally treated with at least 300 ° C., in particular 400 ° C., has been proposed.
Offenbarung der Erfindung Disclosure of the invention
Die Erfindung geht aus von einem Verfahren zur Herstellung einer Mikroelektro nikvorrichtung, insbesondere einer MEMS-Chipvorrichtung, mit zumindest einem Temperschritt, in welchem zumindest ein Kupferelement der Mikroelektronikvor richtung auf einem Trägersubstrat der Mikroelektronikvorrichtung getempert wird, und mit zumindest einem von dem Temperschritt verschiedenen Verarbeitungs schritt, in welchem zumindest das Trägersubstrat der Mikroelektronikvorrichtung thermisch mit zumindest 300°C, insbesondere 400°C, behandelt wird. The invention is based on a method for producing a microelectronic device, in particular a MEMS chip device, with at least one tempering step in which at least one copper element of the microelectronic device is tempered on a carrier substrate of the microelectronic device, and with at least one processing step different from the tempering step , in which at least the carrier substrate of the microelectronic device is thermally treated with at least 300 ° C, in particular 400 ° C.
Es wird vorgeschlagen, dass in dem zumindest einen Temperschritt das zumin dest eine Kupferelement zumindest zeitweise bei einer Temperatur über 400°C getempert wird. Vorzugsweise ist die Mikroelektronikvorrichtung als eine MEMS-Chipvorrichtung, insbesondere Automotive- Electronics- und/oder Consumer-Electronics-MEMS- Chipvorrichtung, ausgebildet, bevorzugt mit Kupferleiterbahnen, insbesondere niederohmigen Kupferleiterbahnen, insbesondere mit einem spezifischen Wider stand zwischen 0,010 und 0,020 pOhm-m. Beispielsweise ist die Mikroelektronik vorrichtung als eine MEMS-Resonatorvorrichtung, insbesondere als ein zwei achsiger Mikrospiegel, ausgebildet. Bevorzugt weist der zwei-achsige Mikrospie gel eine resonante und eine quasistatische Achse auf. Vorzugsweise wird in zu mindest einem Verfahrensschritt ein Silizium-Wafer als das zumindest eine Trä gersubstrat verwendet. Insbesondere ist das zumindest eine Trägersubstrat als ein Silizium-Wafer ausgebildet. Vorzugsweise ist das Kupferelement zumindest zum Großteil, bevorzugt zumindest zu 80 %, besonders bevorzugt zumindest zu 90 %, aus, insbesondere dissipationsarmem, Kupfer ausgebildet. Vorzugsweise ist das Kupferelement als eine Leiterbahn und/oder als ein Via ausgebildet. It is proposed that the at least one copper element is tempered at least temporarily at a temperature above 400 ° C. in the at least one tempering step. The microelectronic device is preferably designed as a MEMS chip device, in particular automotive electronics and / or consumer electronics MEMS chip device, preferably with copper conductor tracks, in particular low-resistance copper conductor tracks, in particular with a specific resistance between 0.010 and 0.020 pOhm-m. For example, the microelectronic device is designed as a MEMS resonator device, in particular as a two-axis micromirror. The two-axis micromirror preferably has a resonant and a quasi-static axis. A silicon wafer is preferably used as the at least one carrier substrate in at least one method step. In particular, the at least one carrier substrate is designed as a silicon wafer. The copper element is preferably formed at least for the most part, preferably at least 80%, particularly preferably at least 90%, from, in particular, low-dissipation copper. The copper element is preferably designed as a conductor track and / or as a via.
Vorzugsweise wird in dem zumindest einen Temperschritt das zumindest eine Kupferelement zumindest zeitweise bei einer Temperatur getempert, welche im nachfolgenden Verfahrensverlauf als maximale Temperatur an dem Trägersub strat, insbesondere an dem Kupferelement, auftritt. Bevorzugt beträgt eine maxi male Temperatur während des Temperschritts über 400°. Es ist insbesondere auch denkbar, dass die Temperatur, mit welcher das Kupferelement behandelt wird, während des Temperschritts temporär unter 400° beträgt. Vorzugsweise wird in dem zumindest einen Temperschritt das zumindest eine Kupferelement zumindest zeitweise bei einer Temperatur von zumindest 425°C, insbesondere von zumindest 450°C, bevorzugt von zumindest 475°C, besonders bevorzugt von zumindest 500°C, und ganz besonders bevorzugt von zumindest 525°C, insbe sondere von zumindest 550°C, getempert. Vorzugsweise wird in dem zumindest einen Temperschritt das zumindest eine Kupferelement bei einer Temperatur von maximal 600°C, insbesondere von maximal 575°C, bevorzugt maximal 560°C, getempert. Vorzugsweise wird in dem zumindest einen Temperschritt das zumin dest eine Kupferelement zumindest zeitweise innerhalb eines Temperaturbe reichs getempert. Beispielsweise kann in dem zumindest einen Temperschritt das zumindest eine Kupferelement bei einer zwischen 300°C und 560°C anstei genden Temperatur getempert werden. Beispielsweise kann in dem zumindest einen Temperschritt das zumindest eine Kupferelement bei definierten Tempera- turen, wie beispielsweise 350°C, 475°C und/oder 525°C für eine definierte Zeit, wie beispielsweise 30 min, 60 min oder 120 min, getempert werden. In dem zu mindest einen Temperschritt kann das zumindest eine Kupferelement einen defi nierten Temperplan mit definierten Temperzeiten und dazugehörigen Temper temperaturen, getempert werden, wobei zumindest eine Tempertemperatur über 400°C beträgt. In the at least one tempering step, the at least one copper element is preferably tempered at least temporarily at a temperature which occurs as the maximum temperature on the carrier substrate, in particular on the copper element, in the subsequent course of the process. A maximum temperature during the tempering step is preferably above 400 °. In particular, it is also conceivable that the temperature at which the copper element is treated is temporarily below 400 ° during the tempering step. Preferably, in the at least one tempering step, the at least one copper element is at least temporarily at a temperature of at least 425 ° C, in particular of at least 450 ° C, preferably of at least 475 ° C, particularly preferably of at least 500 ° C, and very particularly preferably of at least 525 ° C, in particular special of at least 550 ° C, annealed. In the at least one tempering step, the at least one copper element is preferably tempered at a temperature of a maximum of 600.degree. C., in particular a maximum of 575.degree. C., preferably a maximum of 560.degree. In the at least one tempering step, the at least one copper element is preferably tempered at least temporarily within a temperature range. For example, the at least one copper element can be tempered at a temperature rising between 300 ° C. and 560 ° C. in the at least one tempering step. For example, in the at least one tempering step, the at least one copper element at a defined temperature temperatures, such as 350 ° C., 475 ° C. and / or 525 ° C. for a defined time, such as 30 min, 60 min or 120 min, for example. In the at least one tempering step, the at least one copper element can be tempered according to a defined tempering plan with defined tempering times and associated tempering temperatures, at least one tempering temperature being above 400 ° C.
Vorzugsweise wird in dem zumindest einen Verarbeitungsschritt auf das zumin dest eine Trägersubstrat zumindest ein weiteres Element, wie ein weiteres Kup ferelement, ein Kristallelement, und/oder zumindest eine Schicht, aufgebracht. Alternativ kann in dem zumindest einen Verarbeitungsschritt von dem zumindest einen Trägerelement ein Teil des Trägerelements abgetragen werden. Vorzugs weise wird das Trägersubstrat in dem zumindest einen Verarbeitungsschritt zu sammen mit dem Kupferelement thermisch bei zumindest 400°C, bevorzugt bei zumindest 500°C, besonders bevorzugt bei zumindest 550°C, behandelt. Vor zugsweise ist eine maximale Temperatur des Verarbeitungsschritts kleiner gleich einer maximalen Temperatur des Temperschritts. Preferably, in the at least one processing step, at least one further element, such as another copper element, a crystal element, and / or at least one layer, is applied to the at least one carrier substrate. Alternatively, a part of the carrier element can be removed from the at least one carrier element in the at least one processing step. The carrier substrate is preferably treated in the at least one processing step together with the copper element thermally at at least 400.degree. C., preferably at least 500.degree. C., particularly preferably at least 550.degree. A maximum temperature of the processing step is preferably less than or equal to a maximum temperature of the tempering step.
Vorzugsweise wird in zumindest einem Verfahrensschritt vor dem zumindest ei nem Temperschritt das zumindest eine Kupferelement mittels Galvanik, insbe sondere mittels Elektroplattieren, bevorzugt mittels eines Damascene- Prozesses, auf das Trägersubstrat aufgebracht, insbesondere und/oder in Ausnehmungen an dem Trägersubstrat eingebracht. Vorzugsweise wird in zumindest einem Ver fahrensschritt vor dem zumindest einem Temperschritt zumindest eine Ausneh mung für das zumindest eine Kupferelement in das Trägersubstrat und/oder eine an dem Trägersubstrat befindliche Schicht geätzt. Vorzugsweise wird in zumin dest einem Verfahrensschritt vor dem zumindest einem Temperschritt eine Kup- fer-Seed-Schicht auf das zumindest eine Trägersubstrat, bevorzugt in die zumin dest eine Ausnehmung gesputtert. Preferably, in at least one process step before the at least one tempering step, the at least one copper element is applied to the carrier substrate by means of electroplating, in particular by means of electroplating, preferably by means of a Damascene process, in particular and / or introduced into recesses on the carrier substrate. Preferably, in at least one process step, at least one recess for the at least one copper element is etched into the carrier substrate and / or a layer located on the carrier substrate before the at least one tempering step. Preferably, in at least one method step before the at least one tempering step, a copper seed layer is sputtered onto the at least one carrier substrate, preferably into the at least one recess.
Vorzugsweise werden in dem zumindest einen Temperschritt Kupferkörner des zumindest einen Kupferelements energetisch umgelagert. Vorzugsweise werden in dem zumindest einen Temperschritt unkontrollierte Self-Annealing-Vorgänge des Kupferelements, welche bei Raumtemperatur ablaufen können, in einem Verfahrensschritt gebündelt und/oder beschleunigt. Vorzugsweise wird in dem zumindest einen Temperschritt zumindest eine durch die Kupferkörner gebildete energetisch günstigere Oberflächenstruktur, insbesondere an einer Oberfläche, welche parallel zu einer Oberfläche des zumindest einen Trägersubstrats ange ordnet ist, des Kupferelements erreicht. Vorzugsweise wird in dem zumindest einen Temperschritt zumindest eine veränderte, bevorzugt energetisch günstige re, Oberflächenstruktur des Kupferelements erreicht. Vorzugsweise wird in dem zumindest einen Temperschritt eine Umlagerung von Kupferkörnern zu einem Formen einer energetisch günstigeren Struktur, insbesondere Bulk- und/oder Oberflächenstruktur, durchgeführt, insbesondere durch einen Wärmeeintrag er reicht. Insbesondere wird in dem zumindest einen Temperschritt ein Wärmeein trag, insbesondere thermischer Energieeintrag, zu einem Überwinden von Ener giebarrieren in die Kupferkörner durchgeführt. Insbesondere wird in dem zumin dest einen Temperschritt ein Wärmeeintrag, insbesondere thermischer Energie eintrag, zu einem Überwinden von Energiebarrieren in die Kupferkörner, wodurch die Kupferkörner sich zu einem Minimieren einer Freien Energie, insbesondere eines Helmholtz-Potentials, bevorzugt eine Gesamtenergie eines Festkörpers, insbesondere des Kupferelements, bei konstantem Volumen und konstanter Temperatur, bevorzugt maximaler Tempertemperatur, umlagern, durchgeführt. Insbesondere wird in dem zumindest einen Temperschritt eine Durchschnitts korngröße der Kupferkörner des Kupferelements vergrößert und/oder eine Ober flächenrauigkeit des Kupferelements vergrößert. Preferably, in the at least one tempering step, copper grains of the at least one copper element are energetically rearranged. Preferably, in the at least one annealing step, uncontrolled self-annealing processes of the copper element, which can take place at room temperature, are bundled and / or accelerated in one method step. Preferably in the at least one tempering step of at least one energetically more favorable surface structure formed by the copper grains, in particular on a surface which is arranged parallel to a surface of the at least one carrier substrate, of the copper element. At least one modified, preferably energetically favorable, surface structure of the copper element is preferably achieved in the at least one tempering step. Preferably, in the at least one tempering step, copper grains are rearranged to form an energetically more favorable structure, in particular a bulk and / or surface structure, in particular by introducing heat. In particular, in the at least one tempering step, a heat input, in particular thermal energy input, is carried out to overcome energy barriers in the copper grains. In particular, in the at least one tempering step, a heat input, in particular thermal energy input, is used to overcome energy barriers in the copper grains, whereby the copper grains are used to minimize free energy, in particular a Helmholtz potential, preferably a total energy of a solid, in particular the Relocate copper elements at constant volume and constant temperature, preferably maximum annealing temperature, carried out. In particular, in the at least one tempering step, an average grain size of the copper grains of the copper element is increased and / or an upper surface roughness of the copper element is increased.
Durch das erfindungsgemäße Verfahren kann ein vorteilhaft thermisch robustes Kupferelement erreicht werden, insbesondere in Bezug auf nachgelagerte Ver fahrensschritte, welche bei einer Temperatur durchgeführt werden, welche ma ximal der maximalen Temperatur des Temperschritts entspricht. Es kann eine vorteilhafte Temperaturunempfindlichkeit des zumindest einen Kupferelements auf dem Trägersubstrat zumindest bis zu der maximalen Temperatur des zumin dest einen Temperschritts erreicht werden. Es kann eine vorteilhaft energetisch günstige Oberflächenbeschaffenheit, insbesondere Oberflächentopografie, des Kupferelements erreicht werden. Es kann eine vorteilhafte Verfahrensschrittrei henfolge erreicht werden. Insbesondere können Hochtemperaturprozesse auf das Trägersubstrat mit dem Kupferelement angewendet werden, wobei ein Risiko eines Umlagerns der Kupferkörner vorteilhaft gering ausgebildet ist. Insbesonde re kann das Kupferelement vor einem Piezoelement aufgebracht werden. Insbe- sondere kann eine Kontaminierungsgefahr eines Kupferbereichs einer ASIC- Fabrik vorteilhaft verringert werden. Es kann eine vorteilhaft stabile, insbesonde re thermisch stabile, Mikroelektronikvorrichtung erreicht werden. Es kann eine vorteilhafte Lebensdauer der Mikroelektronikvorrichtung erreicht werden. Insbe sondere kann eine Mikroelektronikvorrichtung hergestellt werden, welche vorteil haft hohe Betriebstemperaturen aushalten kann. The method according to the invention makes it possible to achieve an advantageously thermally robust copper element, in particular with regard to downstream process steps which are carried out at a temperature which corresponds to the maximum temperature of the annealing step. The at least one copper element on the carrier substrate can advantageously be insensitive to temperature, at least up to the maximum temperature of the at least one tempering step. An advantageously energetically favorable surface quality, in particular surface topography, of the copper element can be achieved. An advantageous sequence of process steps can be achieved. In particular, high-temperature processes can be applied to the carrier substrate with the copper element, the risk of the copper grains being rearranged to be advantageously low. In particular, the copper element can be applied in front of a piezo element. Especially In particular, a risk of contamination of a copper area in an ASIC factory can be advantageously reduced. An advantageously stable, in particular thermally stable, microelectronic device can be achieved. An advantageous service life of the microelectronic device can be achieved. In particular, a microelectronic device can be produced which can advantageously withstand high operating temperatures.
Des Weiteren wird vorgeschlagen, dass in zumindest einem Verfahrensschritt nach dem Temperschritt das zumindest eine Kupferelement passiviert wird. Vor zugsweise wird in zumindest einem Verfahrensschritt nach dem Temperschritt das zumindest eine Kupferelement mit einer Passivierungsschicht, insbesondere einer Siliziumnitridschicht, einer Siliziumoxidschicht und/oder einer anderen, ins besondere weiteren, Nitridschicht und/oder Oxidschicht, insbesondere als Stapel von mehreren Passivierungsschichten, passiviert. In zumindest einem Verfah rensschritt kann die zumindest eine Passivierungsschicht, insbesondere eine auf die zumindest eine Passivierungsschicht aufgetragene Schutzschicht, als eine transparente und/oder intransparente Passivierungsschicht ausgebildet werden. Es können vorteilhaft Risiken eines Abplatzens von Passivierungsschichten an dem Kupferelement verringert werden. Insbesondere können Risiken von Dela minierungen, insbesondere von Passivierungsschichten, an dem Kupferelement durch thermische Umlagerungen an einer Oberfläche des Kupferelements vor teilhaft verringert werden. It is also proposed that the at least one copper element is passivated in at least one method step after the tempering step. Preferably, in at least one method step after the annealing step, the at least one copper element is passivated with a passivation layer, in particular a silicon nitride layer, a silicon oxide layer and / or another, in particular further, nitride layer and / or oxide layer, in particular as a stack of several passivation layers. In at least one process step, the at least one passivation layer, in particular a protective layer applied to the at least one passivation layer, can be formed as a transparent and / or nontransparent passivation layer. The risks of chipping of passivation layers on the copper element can advantageously be reduced. In particular, the risks of delamination, in particular of passivation layers, on the copper element can be reduced due to thermal rearrangements on a surface of the copper element.
Ferner wird vorgeschlagen, dass in zumindest einem Verfahrensschritt vor dem Temperschritt das zumindest eine Kupferelement bei einer Temperatur von 300°C getempert wird. In zumindest einem Verfahrensschritt, welcher von dem Temperschritt verschieden ist und welcher vor dem Temperschritt durchgeführt wird, kann das zumindest eine Kupferelement bei einer Temperatur von mindes tens 300°C getempert werden. Alternativ kann der zumindest eine Verfahrens schritt vor dem Temperschritt, in welchem das zumindest eine Kupferelement bei einer Temperatur von 300°C getempert wird, als Teilschritt des zumindest einen Temperschritts ausgebildet sein, in welchem das zumindest eine Kupferelement bei einer Temperatur von zumindest 400°C getempert wird. Es kann eine vorteil haft langsame, insbesondere behutsame und/oder vorsichtige, Umlagerung der Kupferkörner des Kupferelements erreicht werden. Des Weiteren wird vorgeschlagen, dass in zumindest einem weiteren Temper schritt das zumindest eine Kupferelement bei einer Temperatur über 400°C ge tempert wird. Vorzugsweise wird in dem zumindest einen Temperschritt und in dem zumindest einen weiteren Temperschritt das Kupferelement mit der gleichen maximalen Tempertemperatur, bevorzugt über 500°C, getempert, insbesondere um das Kupferelement resistent gegenüber weiteren Verfahrensschritten mit ei ner maximalen Temperatur von maximal der maximalen Tempertemperatur, ins besondere über 500°C, auszubilden. Es kann ein Risiko einer ungewollten Umla gerung des zumindest einen Kupferelements, beispielsweise infolge eines unkon trollierten Abkühlprozesses und oder eines weiteren Verarbeitungsschritts, vor teilhaft verringert werden. It is further proposed that the at least one copper element is tempered at a temperature of 300 ° C. in at least one method step before the tempering step. In at least one method step which is different from the tempering step and which is carried out before the tempering step, the at least one copper element can be tempered at a temperature of at least 300 ° C. Alternatively, the at least one process step before the tempering step, in which the at least one copper element is tempered at a temperature of 300 ° C, can be designed as a substep of the at least one tempering step, in which the at least one copper element is tempered at a temperature of at least 400 ° C is tempered. An advantageously slow, in particular cautious and / or careful, rearrangement of the copper grains of the copper element can be achieved. It is also proposed that the at least one copper element is tempered at a temperature above 400 ° C. in at least one further tempering step. Preferably, in the at least one tempering step and in the at least one further tempering step, the copper element is tempered with the same maximum tempering temperature, preferably above 500 ° C, in particular around the copper element resistant to further process steps with a maximum temperature of at most the maximum tempering temperature, ins special above 500 ° C. The risk of an undesired relocation of the at least one copper element, for example as a result of an uncontrolled cooling process and / or a further processing step, can be advantageously reduced.
Ferner wird vorgeschlagen, dass in zumindest einem Verfahrensschritt das zu mindest eine Kupferelement geglättet wird. Vorzugsweise wird in zumindest ei nem Verfahrensschritt das zumindest eine Kupferelement an einer Oberfläche, welche parallel zu einer Oberfläche des zumindest einen Trägersubstrats ange ordnet ist, geglättet. Vorzugsweise wird in zumindest einem Verfahrensschritt vor oder nach dem Temperschritt das zumindest eine Kupferelement geglättet. Das Kupferelement kann in zumindest zwei voneinander verschiedenen Temper schritten vor und nach dem zumindest einen Verfahrensschritt, in welchem das zumindest eine Kupferelement geglättet wird, getempert werden. Vorzugsweise wird in zumindest einem Verfahrensschritt das zumindest eine Kupferelement durch einen CMP-Prozess, insbesondere durch einen chemisch-mechanischen Polierprozess, geglättet. Vorzugsweise wird in dem zumindest einem Verfah rensschritt, in welchem das zumindest eine Kupferelement geglättet wird, die Gesamtenergie des zumindest einen Kupferelements verändert, insbesondere durch den CMP-Prozess, insbesondere hauptanteilig an der Oberfläche des zu mindest einen Kupferelements. Vorzugsweise werden in dem zumindest einen Verfahrensschritt, in welchem das zumindest eine Kupferelement geglättet wird, die Kupferkörner an der Oberfläche des Kupferelements angeschliffen. Vorzugs weise wird in dem zumindest einen Temperschritt eine Umlagerung von ange schliffenen Kupferkörnern zu einem Formen einer energetisch günstigeren Struk tur, insbesondere Bulk- und/oder Oberflächenstruktur, durchgeführt, insbesonde re durch einen Wärmeeintrag erreicht. Es kann eine vorteilhaft ebene Oberfläche des Kupferelements erreicht werden. Des Weiteren wird vorgeschlagen, dass in zumindest einem Verfahrensschritt das zumindest eine Kupferelement zwischen zwei Temperschritten geglättet wird. Vorzugsweise sind die zumindest zwei Temperschritte, zwischen welchen das zumindest eine Kupferelement geglättet wird, analog zueinander. In den zumin dest zwei Temperschritten, zwischen welchen das zumindest eine Kupferelement geglättet wird, wird das Kupferelement vorzugsweise mit der gleichen maximalen Tempertemperatur getempert, insbesondere um das Kupferelement resistent gegenüber weiteren Verfahrensschritten mit einer maximalen Temperatur von maximal der maximalen Tempertemperatur auszubilden. Es kann eine vorteilhaf te thermische Robustheit des zumindest einen Kupferelements, insbesondere der Oberfläche des zumindest einen Kupferelements, nach einem Glätten der Ober fläche erreicht werden. It is also proposed that the at least one copper element is smoothed in at least one method step. Preferably, in at least one method step, the at least one copper element is smoothed on a surface which is arranged parallel to a surface of the at least one carrier substrate. The at least one copper element is preferably smoothed in at least one method step before or after the tempering step. The copper element can be tempered in at least two different tempering steps before and after the at least one method step in which the at least one copper element is smoothed. Preferably, in at least one method step, the at least one copper element is smoothed by a CMP process, in particular by a chemical-mechanical polishing process. Preferably, in the at least one process step in which the at least one copper element is smoothed, the total energy of the at least one copper element is changed, in particular by the CMP process, in particular mainly on the surface of the at least one copper element. In the at least one method step in which the at least one copper element is smoothed, the copper grains are preferably ground on the surface of the copper element. Preferably, in the at least one tempering step, a rearrangement of ground copper grains to form an energetically more favorable structure, in particular a bulk and / or surface structure, is carried out, in particular achieved through an input of heat. An advantageously flat surface of the copper element can be achieved. It is further proposed that the at least one copper element is smoothed between two annealing steps in at least one method step. The at least two tempering steps, between which the at least one copper element is smoothed, are preferably analogous to one another. In the at least two tempering steps, between which the at least one copper element is smoothed, the copper element is preferably tempered with the same maximum tempering temperature, in particular in order to make the copper element resistant to further process steps with a maximum temperature of at most the maximum tempering temperature. An advantageous thermal robustness of the at least one copper element, in particular the surface of the at least one copper element, can be achieved after the surface has been smoothed.
Ferner wird vorgeschlagen, dass in dem zumindest einen Verarbeitungsschritt zumindest ein Piezoelement auf das zumindest eine Trägersubstrat aufgebracht wird. Vorzugsweise wird der zumindest eine Verarbeitungsschritt nach dem zu mindest einen Temperschritt, insbesondere nach zumindest zwei Temperschrit ten, durchgeführt. Vorzugsweise wird in dem zumindest einen Verarbeitungs schritt zumindest ein Piezoelement, welches als eine piezoelektrische Keramik, insbesondere mit einer Summenformel AxBy03, ausgebildet ist und insbesondere mit verschiedenen Materialien, beispielsweise mit Lanthan und/oder Niob, dotiert sein kann, auf das zumindest eine Trägersubstrat, auf welches insbesondere zumindest ein Kupferelement als Leiterbahn und/oder als Via aufgebracht ist, aufgebracht. Vorzugsweise wird in dem zumindest einen Verarbeitungsschritt zumindest ein Piezoelement, welches als ein KNN, insbesondere als ein Kalium- Natrium-Niobat, und/oder PZT, insbesondere als ein Blei-Zirkonium-Titanat, - Piezoelement ausgebildet ist, auf das zumindest eine Trägersubstrat, auf wel ches insbesondere zumindest ein Kupferelement als Leiterbahn und/oder als Via aufgebracht ist, aufgebracht. Vorzugsweise wird in dem zumindest einen Verar beitungsschritt zumindest ein Piezoelement bei einer Temperatur von mindestens 480°C auf das zumindest eine Trägersubstrat, auf welches insbesondere zumin dest ein Kupferelement als Leiterbahn und/oder als Via aufgebracht ist, aufge bracht. Vorzugsweise wird in dem zumindest einen Verarbeitungsschritt zumin dest ein Piezoelement auf das zumindest eine Trägersubstrat abgeschieden. Es kann eine Kontamierungsgefahr des Kupferelements bei dem Aufbringen des Piezoelements vorteilhaft reduziert werden. Insbesondere kann die intrinsische Leitfähigkeit des zumindest einen Kupferelements vorteilhaft beibehalten werden. Es kann vorteilhaft auf eine Kontamierungsabsicherung des zumindest einen Piezoelements verzichtet werden, insbesondere weil das zumindest eine Kup ferelement vor dem zumindest einen Piezoelement auf das Trägersubstrat auf gebracht werden kann. It is further proposed that at least one piezo element is applied to the at least one carrier substrate in the at least one processing step. The at least one processing step is preferably carried out after the at least one tempering step, in particular after at least two tempering steps. Preferably, in the at least one processing step, at least one piezo element, which is designed as a piezoelectric ceramic, in particular with a sum formula A x B y 0 3 , and in particular can be doped with different materials, for example with lanthanum and / or niobium, is on the at least one carrier substrate to which in particular at least one copper element is applied as a conductor track and / or as a via. Preferably, in the at least one processing step, at least one piezo element, which is designed as an ANN, in particular as a potassium sodium niobate, and / or PZT, in particular as a lead zirconium titanate, piezo element, is applied to the at least one carrier substrate, on wel Ches in particular at least one copper element is applied as a conductor track and / or as a via. Preferably, in the at least one processing step, at least one piezo element is applied at a temperature of at least 480 ° C. to the at least one carrier substrate on which in particular at least one copper element is applied as a conductor track and / or as a via. At least one piezoelectric element is preferably deposited on the at least one carrier substrate in the at least one processing step. There can be a risk of contamination of the copper element when the Piezo element can be advantageously reduced. In particular, the intrinsic conductivity of the at least one copper element can advantageously be retained. A contamination protection of the at least one piezo element can advantageously be dispensed with, in particular because the at least one copper element can be placed on the carrier substrate in front of the at least one piezo element.
Des Weiteren wird vorgeschlagen, dass in zumindest einem Verfahrensschritt zumindest das zumindest eine Piezoelement zusammen mit dem zumindest ei nen Kupferelement auf dem zumindest einen Trägersubstrat hermetisch verkappt wird. Vorzugsweise wird in zumindest einem Verfahrensschritt zumindest das zumindest eine Piezoelement zusammen mit dem zumindest einen Kupferele ment auf dem zumindest einen Trägersubstrat bei einer Temperatur von zumin dest, insbesondere über, 430°C hermetisch verkappt. Vorzugsweise wird in zu mindest einem Verfahrensschritt zumindest das zumindest eine Piezoelement zusammen mit dem zumindest einen Kupferelement auf dem zumindest einen Trägersubstrat mit einem Kappen-Wafer hermetisch verkappt. Vorzugsweise wird in zumindest einem Verfahrensschritt das zumindest eine Piezoelement zusam men mit dem zumindest einen Kupferelement auf dem zumindest einen Trä gersubstrat mit einem Sealglass, insbesondere einer Glas- Frit- Paste, und/oder mit Al/Ge-Eutektikum hermetisch verkappt, insbesondere durch Hochtemperatur bondungen. Insbesondere werden Hochtemperaturbondungen bei mindestens 430°C durchgeführt. Alternativ kann in zumindest einem Verfahrensschritt das zumindest eine Piezoelement und/oder das zumindest eine Kupferelement je weils einzeln auf dem zumindest einen Trägersubstrat mit Sealglass und/oder mit Al/Ge-Eutektikum hermetisch verkappt werden, insbesondere durch Hochtempe raturbondungen. Es kann eine vorteilhaft geschützte Mikroelektronikvorrichtung, wie beispielsweise Mikrospiegel, erreicht werden. It is further proposed that in at least one method step at least the at least one piezo element is hermetically sealed together with the at least one copper element on the at least one carrier substrate. Preferably, in at least one method step, at least the at least one piezo element is hermetically sealed together with the at least one copper element on the at least one carrier substrate at a temperature of at least, in particular above 430.degree. Preferably, in at least one method step, at least the at least one piezo element is hermetically sealed together with the at least one copper element on the at least one carrier substrate with a cap wafer. Preferably, in at least one process step, the at least one piezo element is hermetically sealed together with the at least one copper element on the at least one carrier substrate with a seal glass, in particular a glass frit paste, and / or with Al / Ge eutectic, in particular by high temperature bonds. In particular, high-temperature bonds are carried out at at least 430 ° C. Alternatively, the at least one piezo element and / or the at least one copper element can be hermetically sealed individually on the at least one carrier substrate with seal glass and / or with Al / Ge eutectic, in particular by high temperature bonds. An advantageously protected microelectronic device such as micromirrors can be achieved.
Ferner wird vorgeschlagen, dass in zumindest einem Verfahrensschritt ein CMOS-Unterbau auf das zumindest eine Trägersubstrat aufgebracht wird. Vor zugsweise wird in zumindest einem Verfahrensschritt ein CMOS-Unterbau aus einem Borsilikatglas und einem Siliziumnitrid auf das zumindest eine Trägersub strat aufgebracht. Vorzugsweise wird in zumindest einem Verfahrensschritt eine Borsilikatglasschicht auf das zumindest eine Trägersubstrat aufgebracht, insbe- sondere als Teil des CMOS-Unterbaus. Vorzugsweise wird in zumindest einem Verfahrensschritt eine Siliziumnitridschicht auf die zumindest eine Borsilikatglas schicht aufgebracht, insbesondere als Teil des CMOS-Unterbaus. Vorzugsweise wird in zumindest einem Verfahrensschritt die Siliziumnitridschicht mittels einer plasmaunterstützten chemischen Gasphasenabscheidung auf die zumindest eine Borsilikatglasschicht aufgebracht. Vorzugsweise wird in zumindest einem Verfah rensschritt die Borsilikatglasschicht mit W-Plugs versehen. Vorzugsweise wird in zumindest einem Verfahrensschritt das zumindest eine Trägersubstrat mit Diffu sionen versehen, insbesondere in einem Nahbereich von W-Plugs der Borsilikat glasschicht. Vorzugsweise wird in zumindest einem Verfahrensschritt eine Silizi umoxidschicht, insbesondere mittels einer plasmaunterstützten chemischen Gasphasenabscheidung, auf die zumindest eine Siliziumnitridschicht aufge bracht, insbesondere als Teil des CMOS-Unterbaus. Vorzugsweise wird in zu mindest einem Verfahrensschritt eine weitere Siliziumnitridschicht, bevorzugt mittels einer plasmaunterstützten chemischen Gasphasenabscheidung, auf die zumindest eine Siliziumoxidschicht aufgebracht, insbesondere als Teil des CMOS-Unterbaus. Vorzugsweise werden in zumindest einem Verfahrensschritt die Ausnehmungen in den CMOS-Unterbau an dem Trägersubstrat eingebracht, insbesondere geätzt, insbesondere zu einer Aufnahme des Kupferelements. Vor zugsweise wird in zumindest einem Verfahrensschritt vor dem zumindest einen Temperschritt das zumindest eine Kupferelement mittels Galvanik, insbesondere mittels Elektroplattieren, auf das Trägersubstrat aufgebracht, insbesondere und/oder in Ausnehmungen des CMOS-Unterbaus auf dem Trägersubstrat ein gebracht. Vorzugsweise wird in dem zumindest einen Verarbeitungsschritt zu mindest ein Piezoelement auf das zumindest eine Trägersubstrat mit einem CMOS-Unterbau und zumindest einem, insbesondere niederohmigen, Kup ferelement aufgebracht. Es kann eine vorteilhafte Integration eines Piezoele- ments und eines Kupferelements als Aktoren auf ein Trägersubstrat mit CMOS- Unterbau erreicht werden. Insbesondere kann eine vorteilhafte Integration eines ME MS- Resonators mit vollständigem CMOS-Unterbau, insbesondere mit herme tischer Verkappung, erreicht werden. It is also proposed that a CMOS substructure be applied to the at least one carrier substrate in at least one method step. A CMOS substructure made of a borosilicate glass and a silicon nitride is preferably applied to the at least one carrier substrate in at least one process step. A borosilicate glass layer is preferably applied to the at least one carrier substrate in at least one process step, in particular especially as part of the CMOS substructure. A silicon nitride layer is preferably applied to the at least one borosilicate glass layer in at least one method step, in particular as part of the CMOS substructure. The silicon nitride layer is preferably applied to the at least one borosilicate glass layer by means of a plasma-assisted chemical vapor deposition in at least one method step. The borosilicate glass layer is preferably provided with W plugs in at least one process step. Preferably, in at least one method step, the at least one carrier substrate is provided with diffusion, in particular in the vicinity of W plugs of the borosilicate glass layer. A silicon oxide layer is preferably applied to the at least one silicon nitride layer, in particular as part of the CMOS sub-structure, in at least one method step, in particular by means of plasma-assisted chemical vapor deposition. A further silicon nitride layer is preferably applied to the at least one silicon oxide layer, in particular as part of the CMOS sub-structure, in at least one method step, preferably by means of plasma-assisted chemical vapor deposition. Preferably, in at least one method step, the recesses are made in the CMOS substructure on the carrier substrate, in particular etched, in particular to receive the copper element. Preferably, in at least one method step before the at least one tempering step, the at least one copper element is applied to the carrier substrate by means of electroplating, in particular by means of electroplating, in particular and / or placed in recesses of the CMOS sub-structure on the carrier substrate. Preferably, in the at least one processing step, at least one piezo element is applied to the at least one carrier substrate with a CMOS substructure and at least one, in particular low-resistance, copper element. An advantageous integration of a piezo element and a copper element as actuators on a carrier substrate with a CMOS substructure can be achieved. In particular, an advantageous integration of an ME MS resonator with a complete CMOS substructure, in particular with hermetic encapsulation, can be achieved.
Darüber hinaus geht die Erfindung aus von einer Mikroelektronikvorrichtung, her gestellt durch ein erfindungsgemäßes Verfahren. Die Mikroelektronikvorrichtung umfasst insbesondere das zumindest eine Trägersubstrat. Die Mikroelektronik- Vorrichtung umfasst insbesondere das zumindest eine Kupferelement. Die Mikro elektronikvorrichtung umfasst insbesondere das zumindest eine Piezoelement.In addition, the invention is based on a microelectronic device produced by a method according to the invention. The microelectronic device comprises in particular the at least one carrier substrate. The microelectronic The device comprises in particular the at least one copper element. The microelectronic device comprises in particular the at least one piezo element.
Die Mikroelektronikvorrichtung ist beispielsweise als ein Mikrospiegel ausgebil det, welcher insbesondere zwei verstellbare Achsen aufweist. Eine der zwei Ach sen ist eine quasistatische, insbesondere langsame, Achse, welche von dem Kupferelement, welches insbesondere als Kupferspule ausgebildet ist, verstellbar ist. Eine der zwei Achsen ist eine resonante, insbesondere schnelle, Achse, wel che von dem Piezoelement, welches insbesondere in einem Piezostapel ange ordnet ist, verstellbar ist. Es kann eine vorteilhaft langlebige Mikroelektronikvor richtung, insbesondere MEMS-Chipvorrichtung, erreicht werden. Es kann eine Mikroelektronikvorrichtung ausgebildet werden, welche vorteilhaft eine, insbe sondere unbeeinträchtigte, bevorzugt unkontaminiert mit Fremdatomen, insbe sondere aus dem Piezostapel, wie beispielsweise La, Zr, Pb, Ti, Ni, Pt, K, Na,The microelectronic device is designed, for example, as a micromirror which in particular has two adjustable axes. One of the two axes is a quasi-static, in particular slow, axis which is adjustable by the copper element, which is in particular designed as a copper coil. One of the two axes is a resonant, in particular fast, axis which is adjustable by the piezo element, which is arranged in particular in a piezo stack. An advantageously long-lasting microelectronic device, in particular a MEMS chip device, can be achieved. A microelectronic device can be formed which advantageously has a, in particular special unimpaired, preferably uncontaminated with foreign atoms, in particular special from the piezo stack, such as La, Zr, Pb, Ti, Ni, Pt, K, Na,
Nb, Leitfähigkeit von Kupfer mit einer, insbesondere unbeeinträchtigten, Piezo- ausdehnung von KNN und/oder PZT Piezokristallen verbindet. Es kann eine vor teilhafte Herstellbarkeit für neuartige Mikroelektronikvorrichtungen erreicht wer den, insbesondere durch Hochtemperaturverfahrensschritte, insbesondere bis zu der maximalen Tempertemperatur, an dem Trägersubstrat mit dem Kupferele ment, welche die Eigenschaften des Kupferelements und/oder eine Passivierung des Kupferelements vorteilhaft unbeeinträchtigt lassen. Es kann eine vorteilhaft energieeffiziente Mikroelektronikvorrichtung erreicht werden, insbesondere durch die Kombination von Kupferelementen und Piezoelementen auf einem Trä gersubstrat. Es kann eine vorteilhaft flexibel herstellbare Mikroelektronikvorrich tung erreicht werden. Es kann eine vorteilhaft energieeffiziente statische Achse eines Mikrospiegels erreicht werden, insbesondere durch ein unkontaminiertes Kupferelement. Es kann eine vorteilhaft energieeffiziente schnelle Achse eines Mikrospiegels erreicht werden, insbesondere durch ein resonantes Piezoelement. Es kann eine vorteilhaft kostengünstige Mikroelektronikvorrichtung ausgebildet werden, insbesondere durch den Verzicht auf Clean-Fab- und/oder ASIC- Prozess- Bereiche. Nb, the conductivity of copper with an, in particular unimpaired, piezo expansion of ANN and / or PZT piezo crystals. A favorable manufacturability for novel microelectronic devices can be achieved, in particular by high-temperature process steps, in particular up to the maximum annealing temperature, on the carrier substrate with the copper element, which advantageously leave the properties of the copper element and / or passivation of the copper element unaffected. An advantageously energy-efficient microelectronic device can be achieved, in particular through the combination of copper elements and piezo elements on a carrier substrate. A microelectronic device that can advantageously be manufactured in a flexible manner can be achieved. An advantageously energy-efficient static axis of a micromirror can be achieved, in particular by means of an uncontaminated copper element. An advantageously energy-efficient, fast axis of a micromirror can be achieved, in particular by means of a resonant piezo element. An advantageously inexpensive microelectronic device can be formed, in particular by dispensing with clean fab and / or ASIC process areas.
Das erfindungsgemäße Verfahren und/oder die erfindungsgemäße Mikroelektro nikvorrichtung sollen/soll hierbei nicht auf die oben beschriebene Anwendung und Ausführungsform beschränkt sein. Insbesondere kann das erfindungsgemä ße Verfahren und/oder die erfindungsgemäße Mikroelektronikvorrichtung zu einer Erfüllung einer hierin beschriebenen Funktionsweise eine von einer hierin ge nannten Anzahl von einzelnen Elementen, Bauteilen und Einheiten sowie Verfah rensschritten abweichende Anzahl aufweisen. Zudem sollen bei den in dieser Offenbarung angegebenen Wertebereichen auch innerhalb der genannten Gren zen liegende Werte als offenbart und als beliebig einsetzbar gelten. The method according to the invention and / or the microelectronic device according to the invention should / should not be restricted to the application and embodiment described above. In particular, the method according to the invention and / or the microelectronic device according to the invention can become a Fulfillment of a mode of operation described herein have a number of individual elements, components and units as well as process steps that differs from a number mentioned herein. In addition, in the case of the value ranges specified in this disclosure, values lying within the stated limits should also be considered disclosed and can be used as required.
Zeichnung drawing
Weitere Vorteile ergeben sich aus der folgenden Zeichnungsbeschreibung. In der Zeichnung ist ein Ausführungsbeispiel der Erfindung dargestellt. Die Zeichnung, die Beschreibung und die Ansprüche enthalten zahlreiche Merkmale in Kombina tion. Der Fachmann wird die Merkmale zweckmäßigerweise auch einzeln be trachten und zu sinnvollen weiteren Kombinationen zusammenfassen. Further advantages emerge from the following description of the drawings. An exemplary embodiment of the invention is shown in the drawing. The drawing, the description and the claims contain numerous features in combination. The person skilled in the art will expediently also consider the features individually and combine them into meaningful further combinations.
Es zeigen: Show it:
Fig. 1 eine erfindungsgemäße Mikroelektronikvorrichtung in einer schematischen Darstellung, 1 shows a microelectronic device according to the invention in a schematic representation,
Fig. 2 die erfindungsgemäße Mikroelektronikvorrichtung in einer schematischen Darstellung und 2 shows the microelectronic device according to the invention in a schematic representation, and FIG
Fig. 3 ein erfindungsgemäßes Verfahren zur Herstellung der Mikro elektronikvorrichtung. 3 shows a method according to the invention for producing the micro-electronic device.
Beschreibung des Ausführungsbeispiels Description of the embodiment
Figur 1 zeigt eine Mikroelektronikvorrichtung 10, insbesondere eine MEMS- Chipvorrichtung. Die Mikroelektronikvorrichtung 10 umfasst ein Trägersubstrat 12. In dem Trägersubstrat 12 sind Diffusionen 24, insbesondere n- und/oder p- Dotieratome, angeordnet. Die Mikroelektronikvorrichtung 10 umfasst ein Kup ferelement 14. Die Mikroelektronikvorrichtung 10 umfasst ein Piezoelement 16. Die Mikroelektronikvorrichtung 10 umfasst einen CMOS-Unterbau 20. Der CMOS-Unterbau 20 umfasst beispielhaft vier Schichten. Der CMOS- Unterbau 20 umfasst eine direkt auf dem Trägersubstrat 12 angeordnete Borsili katglasschicht 22, in welcher einer oder mehrere W-Plugs 26 angeordnet sind. Der CMOS-Unterbau 20 umfasst eine direkt auf der Borsilikatglasschicht 22 an geordnete Siliziumnitridschicht 40. Der CMOS-Unterbau 20 umfasst eine direkt auf der Siliziumnitridschicht 40 angeordnete Siliziumoxidschicht 28, welche ins besondere eine größere, insbesondere mindestens dreimal so große, Dicke auf weist, als, insbesondere wie, die Siliziumnitridschicht 40 und/oder die Borsilikat glasschicht 22. Der CMOS-Unterbau 20 umfasst eine direkt auf der Siliziumoxid schicht 28 angeordnete weitere Siliziumnitridschicht 30. Die weitere Silizium nitridschicht 30 passiviert insbesondere das Kupferelement 14 an einer dem Trä gersubstrat 12 abgewandten Seite. FIG. 1 shows a microelectronic device 10, in particular a MEMS chip device. The microelectronic device 10 comprises a carrier substrate 12. Diffusions 24, in particular n- and / or p-doping atoms, are arranged in the carrier substrate 12. The microelectronic device 10 comprises a copper element 14. The microelectronic device 10 comprises a piezo element 16. The microelectronic device 10 comprises a CMOS substructure 20. The CMOS sub-structure 20 comprises, for example, four layers. The CMOS substructure 20 comprises a borosilicate glass layer 22 arranged directly on the carrier substrate 12, in which one or more W plugs 26 are arranged. The CMOS substructure 20 comprises a silicon nitride layer 40 arranged directly on the borosilicate glass layer 22. The CMOS substructure 20 comprises a silicon oxide layer 28 arranged directly on the silicon nitride layer 40, which in particular has a greater, in particular at least three times as large, thickness than In particular, how the silicon nitride layer 40 and / or the borosilicate glass layer 22. The CMOS substructure 20 comprises a further silicon nitride layer 30 arranged directly on the silicon oxide layer 28. The further silicon nitride layer 30 in particular passivates the copper element 14 on a substrate 12 facing away from the carrier Page.
Das Kupferelement 14 ist in den CMOS-Unterbau 20 integriert, insbesondere in der Siliziumnitridschicht 40 und der Siliziumoxidschicht 28 angeordnet. Das Kup ferelement 14 ist über einen oder mehrere W-Plugs 26 mit den Diffusionen 24 in dem Trägersubstrat 12 verbunden. Das Kupferelement 14 ist über einen Elektro- kontakt 36 in der weiteren Siliziumnitridschicht 30 elektrisch, insbesondere durch die weitere Siliziumnitridschicht 30, verbindbar. Der Elektrokontakt 36, 36’, 36” umfasst eine Aluminium- und /oder Kupferschicht 34 und eine Barriereschicht 32, welche insbesondere zwischen dem Kupferelement 14 und der Aluminium- und/oder Kupferschicht 34 angeordnet ist. The copper element 14 is integrated in the CMOS substructure 20, in particular arranged in the silicon nitride layer 40 and the silicon oxide layer 28. The Kup ferelement 14 is connected to the diffusions 24 in the carrier substrate 12 via one or more W plugs 26. The copper element 14 can be electrically connected via an electrical contact 36 in the further silicon nitride layer 30, in particular through the further silicon nitride layer 30. The electrical contact 36, 36 ", 36" comprises an aluminum and / or copper layer 34 and a barrier layer 32, which is arranged in particular between the copper element 14 and the aluminum and / or copper layer 34.
Auf dem Trägersubstrat 12, insbesondere auf dem CMOS-Unterbau 20, ist ein Piezostapel 18, insbesondere das Piezoelement 16, angeordnet. Das Piezoele- ment 16 ist insbesondere von einer Perwoskit- Keramik, wie beispielsweise einer KNN- oder einer PZT-Keramik, gebildet. Der Piezostapel 18 umfasst eine Adhä sionsschicht 42, welche insbesondere direkt auf der weiteren Siliziumnitridschicht 30 angeordnet ist. Der Piezostapel 18 umfasst eine Elektrodenschicht 44, welche insbesondere direkt auf der Adhäsionsschicht 42 angeordnet ist. Der Piezostapel 18 umfasst eine Seed-Schicht 46, welche insbesondere direkt auf der Elektro denschicht 44 angeordnet ist. Die Elektrodenschicht 44, 44’ ist insbesondere aus Platin ausgebildet. Der Piezostapel 18 wird teilweise von dem Piezoelement 16 gebildet, welches insbesondere direkt auf der Seed-Schicht 46 angeordnet ist. Der Piezostapel 18 umfasst eine weitere Elektrodenschicht 44, welche insbeson- dere direkt auf dem Piezoelement 16 angeordnet ist. Die Elektrodenschicht 44 ist über einen weiteren Elektrokontakt 36’ elektrisch kontaktierbar. Die weitere Elekt rodenschicht 44’ ist über einen zusätzlichen Elektrokontakt 36” elektrisch kontak tierbar. Der weitere Elektrokontakt 36’ und der zusätzliche Elektrokontakt 36” sind beabstandet voneinander angeordnet, insbesondere zu einem Kontakt ver schiedener Seiten des Piezoelements 16. Der Piezostapel 18 ist durch eine Bar riereschicht 50 und eine zusätzliche Siliziumnitridschicht 52, insbesondere an einer dem Trägerelement abgewandten Seite, passiviert. A piezo stack 18, in particular the piezo element 16, is arranged on the carrier substrate 12, in particular on the CMOS substructure 20. The piezo element 16 is formed in particular from a permoskite ceramic, such as an KNN or a PZT ceramic. The piezo stack 18 comprises an adhesion layer 42, which in particular is arranged directly on the further silicon nitride layer 30. The piezo stack 18 comprises an electrode layer 44, which in particular is arranged directly on the adhesion layer 42. The piezo stack 18 comprises a seed layer 46, which in particular is arranged directly on the electrode layer 44. The electrode layer 44, 44 'is formed in particular from platinum. The piezo stack 18 is partially formed by the piezo element 16, which in particular is arranged directly on the seed layer 46. The piezo stack 18 comprises a further electrode layer 44, which in particular which is arranged directly on the piezo element 16. The electrode layer 44 can be electrically contacted via a further electrical contact 36 '. The further electrode layer 44 ′ can be electrically contacted via an additional electrical contact 36 ″. The further electrical contact 36 'and the additional electrical contact 36 "are arranged at a distance from one another, in particular to a contact on different sides of the piezo element 16. The piezo stack 18 is provided with a barrier layer 50 and an additional silicon nitride layer 52, in particular on a side facing away from the carrier element, passivated.
Die Mikroelektronikvorrichtung 10 kann als MEMS-Scanner oder MEMS-Gyro ausgebildet sein. The microelectronic device 10 can be designed as a MEMS scanner or MEMS gyro.
Figur 2 zeigt die Mikroelektronikvorrichtung 10 in einem hermetisch verkappten Zustand. Ein Kappenelement 38 ist mit dem Trägersubstrat 12 hermetisch ver bunden, insbesondere zu einem hermetischen Verkappen des Kupferelements 14 und des Piezostapels 18 mit dem Piezoelement 16. Das Kappenelement 38 kann beispielsweise als ein Kappen-Wafer ausgebildet sein. Das Kappenelement 38 ist über ein Fügemittel 54 mit dem Trägersubstrat 12 verbunden. Zwischen dem Kappenelement 38 und dem Trägersubstrat 12 ist eine Kavität 48 ausgebil det. FIG. 2 shows the microelectronic device 10 in a hermetically sealed state. A cap element 38 is hermetically connected to the carrier substrate 12, in particular to hermetically encapsulate the copper element 14 and the piezo stack 18 with the piezo element 16. The cap element 38 can be designed, for example, as a cap wafer. The cap element 38 is connected to the carrier substrate 12 via a joining means 54. A cavity 48 is formed between the cap element 38 and the carrier substrate 12.
Figur 3 zeigt ein Verfahren 56 zur Herstellung einer Mikroelektronikvorrichtung 10, insbesondere einer MEMS-Chipvorrichtung. Die Mikroelektronikvorrichtung 10 ist insbesondere durch das in Figur 3 gezeigte Verfahren 56 zur Herstellung einer Mikroelektronikvorrichtung 10 hergestellt. FIG. 3 shows a method 56 for producing a microelectronic device 10, in particular a MEMS chip device. The microelectronic device 10 is produced in particular by the method 56 shown in FIG. 3 for producing a microelectronic device 10.
In zumindest einem Verfahrensschritt, insbesondere einem CMOS-Schritt 58, wird der CMOS-Unterbau 20 auf das Trägersubstrat 12 aufgebracht, insbesonde re abgeschieden. In at least one method step, in particular a CMOS step 58, the CMOS substructure 20 is applied to the carrier substrate 12, in particular deposited.
In zumindest einem Verfahrensschritt, insbesondere einem Kupferaufbringschritt 60, wird das Kupferelement 14 auf das Trägersubstrat 12, insbesondere in Aus nehmungen in dem CMOS-Unterbau 20 auf dem Trägersubstrat 12, aufgebracht, insbesondere mittels Galvanik, bevorzugt mittels eines Damascene- Prozesses. Insbesondere wird der Kupferaufbringschritt 60 nach dem CMOS-Schritt 58 durchgeführt. In at least one method step, in particular a copper application step 60, the copper element 14 is applied to the carrier substrate 12, in particular in recesses in the CMOS substructure 20 on the carrier substrate 12, in particular by means of electroplating, preferably by means of a Damascene process. In particular, the copper deposition step 60 is performed after the CMOS step 58.
In zumindest einem Verfahrensschritt, insbesondere einem Kupferkonditionier schritt 62, wird das Kupferelement 14 auf dem Trägersubstrat 12 bearbeitet. In at least one method step, in particular a copper conditioning step 62, the copper element 14 is processed on the carrier substrate 12.
In Figur 3 ist gezeigt, dass der Kupferkonditionierschritt 62 mehrere Teilschritte umfassen kann. Figur 3 zeigt schematisch zu jedem Teilschritt einen entspre chenden Zustand des Kupferelements 14. Insbesondere wird der Kupferkonditio nierschritt 62 nach dem Kupferaufbringschritt 60 durchgeführt. In FIG. 3 it is shown that the copper conditioning step 62 can comprise several substeps. FIG. 3 schematically shows a corresponding state of the copper element 14 for each sub-step. In particular, the copper conditioning step 62 is carried out after the copper application step 60.
Der Kupferkonditionierschritt 62 umfasst zumindest einen Teilschritt, bevorzugt einen Temperschritt 66. In dem Temperschritt 66 wird das Kupferelement 14 der Mikroelektronikvorrichtung 10 auf dem Trägersubstrat 12 der Mikroelektronikvor richtung 10 getempert. In dem Temperschritt 66 wird das zumindest eine Kup ferelement 14 bei einer Temperatur über 400°C, insbesondere bei zumindest 430°C, getempert. In zumindest einem Verfahrensschritt, insbesondere einem Teilschritt des Kupferkonditionierschritts 62, insbesondere einem optionalen Pre- temperschritt 64, insbesondere vor dem Temperschritt 66, kann das zumindest eine Kupferelement 14 bei einer Temperatur von 300°C getempert werden. Al ternativ kann das zumindest eine Kupferelement 14 in dem zumindest einen Temperschritt 66 bei einer Temperatur von 300°C getempert werden, bevor es bei einer Temperatur von über 400°C getempert wird. Insbesondere können der Pretemperschritt 64 und der Temperschritt 66 als ein Teilschritt des Kupferkondi tionierschritts 62 ausgebildet sein. Alternativ oder zusätzlich kann der Pretemper schritt 64 vor dem Temperschritt 66 durchgeführt werden. The copper conditioning step 62 comprises at least one substep, preferably a tempering step 66. In the tempering step 66, the copper element 14 of the microelectronic device 10 is tempered on the carrier substrate 12 of the microelectronic device 10. In the tempering step 66, the at least one Kup ferelement 14 is tempered at a temperature above 400 ° C, in particular at at least 430 ° C. In at least one method step, in particular a substep of the copper conditioning step 62, in particular an optional pre-tempering step 64, in particular before the tempering step 66, the at least one copper element 14 can be tempered at a temperature of 300 ° C. Alternatively, the at least one copper element 14 can be tempered in the at least one tempering step 66 at a temperature of 300 ° C. before it is tempered at a temperature of over 400 ° C. In particular, the pretempering step 64 and the tempering step 66 can be designed as a substep of the copper conditioning step 62. Alternatively or in addition, the pretempering step 64 can be carried out before the tempering step 66.
In dem Pretemperschritt 64 wird eine Oberfläche des Kupferelements 14 aufge raut und insbesondere eine Korngröße von Kupferkörnern des Kupferelements 14 vergrößert (vgl. Fig. 3). In the pretempering step 64, a surface of the copper element 14 is roughened and, in particular, a grain size of copper grains of the copper element 14 is increased (see FIG. 3).
In dem Pretemperschritt 64 wird die Oberfläche des Kupferelements 14, insbe sondere erneut, aufgeraut und insbesondere eine Korngröße von Kupferkörnern des Kupferelements 14, insbesondere erneut, vergrößert (vgl. Fig. 3). In zumindest einem Verfahrensschritt, insbesondere einem Teilschritt des Kup ferkonditionierschritts 62, insbesondere einem Glättschritt 68, insbesondere nach dem Temperschritt 66, insbesondere nach dem Pretemperschritt 64, wird das zumindest eine Kupferelement 14 geglättet, insbesondere durch einen CMP- Prozess. In the pretempering step 64, the surface of the copper element 14, in particular special again, is roughened and, in particular, a grain size of copper grains of the copper element 14, in particular again, is enlarged (see FIG. 3). In at least one process step, in particular a substep of the copper conditioning step 62, in particular a smoothing step 68, in particular after the tempering step 66, in particular after the pre-tempering step 64, the at least one copper element 14 is smoothed, in particular by a CMP process.
In dem Glättschritt 68 wird die Oberfläche des Kupferelements 14 geglättet (vgl. Fig. 3). In the smoothing step 68, the surface of the copper element 14 is smoothed (cf. FIG. 3).
In zumindest einem weiteren Temperschritt 70, welcher als ein Teilschritt des Kupferkonditionierschritts 62 ausgebildet ist, insbesondere einem optionalen Posttemperschritt 72, kann das Kupferelement 14, insbesondere erneut, bei einer Temperatur über 400°C, insbesondere bei zumindest 430°C, bevorzugt bei 550°C, getempert werden. Der weitere Temperschritt 70 oder der Temperschritt 66 können jeweils als einzige Temperschritte 66, 70 des Verfahrens 56 ausgebil det sein. In at least one further tempering step 70, which is designed as a substep of the copper conditioning step 62, in particular an optional post tempering step 72, the copper element 14 can, in particular again, at a temperature above 400 ° C., in particular at least 430 ° C., preferably at 550 ° C. The further tempering step 70 or the tempering step 66 can each be designed as the only tempering steps 66, 70 of the method 56.
In dem Posttemperschritt 72 wird die Oberfläche des Kupferelements 14, insbe sondere erneut, aufgeraut und insbesondere eine Korngröße von Kupferkörnern des Kupferelements 14, insbesondere erneut, vergrößert (vgl. Fig. 3). In the post-annealing step 72, the surface of the copper element 14, in particular special again, is roughened and, in particular, a grain size of copper grains of the copper element 14, in particular again, is enlarged (see FIG. 3).
In zumindest einem Verfahrensschritt, insbesondere dem Glättschritt 68, wird das zumindest eine Kupferelement 14 zwischen zwei Temperschritten 66, 70, insbe sondere zwischen dem Temperschritt 66 und dem Posttemperschritt 72, geglät tet. In at least one method step, in particular the smoothing step 68, the at least one copper element 14 is smoothed between two tempering steps 66, 70, in particular between the tempering step 66 and the post-tempering step 72.
Das Verfahren 56 umfasst zumindest einen Temperschritt 66, 70, welcher insbe sondere als Teilschritt des Kupferkonditionierschritts 62 ausgebildet ist. Der Kup ferkonditionierschritt 62 wird insbesondere nach dem Kupferaufbringschritt 60 durchgeführt. The method 56 comprises at least one tempering step 66, 70, which is in particular designed as a sub-step of the copper conditioning step 62. The copper conditioning step 62 is carried out in particular after the copper application step 60.
In zumindest einem Verfahrensschritt, insbesondere einem Passivierungsschritt 74, nach dem Temperschritt 66, insbesondere nach dem Glättschritt 68, insbe sondere nach dem weiteren Temperschritt 70, wird das zumindest eine Kup ferelement 14 passiviert, insbesondere mit der weiteren Siliziumnitridschicht 30. Der Passivierungsschritt 74 wird insbesondere nach dem Kupferkonditionier schritt 62 durchgeführt. In at least one method step, in particular a passivation step 74, after the tempering step 66, in particular after the smoothing step 68, in particular after the further tempering step 70, the at least one copper element 14 is passivated, in particular with the further silicon nitride layer 30. The passivation step 74 is carried out in particular after the copper conditioning step 62.
Das Verfahren 56 umfasst einen von dem Temperschritt 66, insbesondere und von dem weiteren Temperschritt 70, verschiedenen Verarbeitungsschritt 76. In dem Verarbeitungsschritt 76 wird das Trägersubstrat 12 der Mikroelektronikvor richtung 10 thermisch mit zumindest 300°C, insbesondere 400°C, behandelt. The method 56 comprises a processing step 76 different from the tempering step 66, in particular and from the further tempering step 70. In the processing step 76, the carrier substrate 12 of the microelectronic device 10 is thermally treated at at least 300 ° C., in particular 400 ° C.
In dem Verarbeitungsschritt 76 wird ein Piezoelement 16, insbesondere ein Pie- zostapel 18, auf das zumindest eine Trägersubstrat 12, insbesondere auf den CMOS-Unterbau 20 auf dem Trägersubstrat 12, auf welchem insbesondere das Kupferelement 14 angeordnet ist, aufgebracht, insbesondere abgeschieden, ins besondere bei zumindest 430°C. Der Verarbeitungsschritt 76 wird insbesondere nach dem Passivierungsschritt 74 durchgeführt. In processing step 76, a piezo element 16, in particular a piezo stack 18, is applied, in particular deposited, to the at least one carrier substrate 12, in particular to the CMOS substructure 20 on the carrier substrate 12 on which in particular the copper element 14 is arranged especially at least 430 ° C. The processing step 76 is carried out in particular after the passivation step 74.
In zumindest einem Verfahrensschritt, insbesondere einem Kontaktierschritt 78, werden Elektrokontakte 36, 36’, 36” an dem Kupferelement 14 und/oder dem Piezostapel 18 angebracht, insbesondere aufgetragen. Der Kontaktierschritt 78 wird insbesondere nach dem Verarbeitungsschritt 76 durchgeführt. In at least one method step, in particular a contacting step 78, electrical contacts 36, 36 ″, 36 ″ are attached, in particular applied, to the copper element 14 and / or the piezo stack 18. The contacting step 78 is carried out in particular after the processing step 76.
In zumindest einem Verfahrensschritt, insbesondere einem Verkappungsschritt 80, wird das Piezoelement 16 zusammen mit dem Kupferelement 14 auf dem zumindest einen Trägersubstrat 12 hermetisch verkappt, insbesondere bei zu mindest 430°C. Der Verkappungsschritt 80 wird insbesondere nach dem Verar beitungsschritt 78 durchgeführt. In at least one method step, in particular a capping step 80, the piezo element 16 is hermetically capped together with the copper element 14 on the at least one carrier substrate 12, in particular at at least 430.degree. The capping step 80 is carried out in particular after the processing step 78.
Das Kupferelement 14 kann als elektromagnetischer Aktor, insbesondere als Kupferspule, ausgebildet sein, zu einem Antrieb einer quasistatischen Achse der Mikroelektronikvorrichtung 10 vorgesehen sein. Das Piezoelement 16 kann zu einem Antrieb einer resonanten Achse der Mikroelektronikvorrichtung 10 vorge sehen sein, wobei unter „vorgesehen“ insbesondere speziell programmiert, aus gelegt und/oder ausgestattet verstanden werden soll. Darunter, dass ein Objekt zu einer bestimmten Funktion vorgesehen ist, soll insbesondere verstanden wer den, dass das Objekt diese bestimmte Funktion in zumindest einem Anwen- dungs- und/oder Betriebszustand erfüllt und/oder ausführt. The copper element 14 can be designed as an electromagnetic actuator, in particular as a copper coil, for driving a quasi-static axis of the microelectronic device 10. The piezo element 16 can be provided to drive a resonant axis of the microelectronic device 10, whereby “provided” is to be understood in particular as specifically programmed, designed and / or equipped. The fact that an object is provided for a specific function is to be understood in particular to mean that the object fulfills and / or executes this specific function in at least one application and / or operating state.

Claims

Ansprüche Expectations
1. Verfahren zur Herstellung einer Mikroelektronikvorrichtung (10), insbeson dere einer MEMS-Chipvorrichtung, mit zumindest einem Temperschritt (66, 70), in welchem zumindest ein Kupferelement (14) der Mikroelektronikvor richtung (10) auf einem Trägersubstrat (12) der Mikroelektronikvorrichtung (10) getempert wird, und mit zumindest einem von dem Temperschritt (66, 70) verschiedenen Verarbeitungsschritt (76), in welchem zumindest das Trägersubstrat (12) der Mikroelektronikvorrichtung (10) thermisch mit zu mindest 300°C, insbesondere 400°C, behandelt wird, dadurch gekennzeichnet, dass in dem zumindest einen Temperschritt (66, 70) das zumin dest eine Kupferelement (14) bei einer Temperatur über 400°C getempert wird. 1. A method for producing a microelectronic device (10), in particular a MEMS chip device, with at least one tempering step (66, 70) in which at least one copper element (14) of the microelectronic device (10) on a carrier substrate (12) of the microelectronic device (10) is tempered, and with at least one processing step (76) different from the tempering step (66, 70), in which at least the carrier substrate (12) of the microelectronic device (10) is thermally at least 300 ° C, in particular 400 ° C, is treated, characterized in that in the at least one tempering step (66, 70) the at least one copper element (14) is tempered at a temperature above 400 ° C.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass in zumindest einem Verfahrensschritt nach dem Temperschritt (66, 70) das zumindest eine Kupferelement (14) passiviert wird. 2. The method according to claim 1, characterized in that the at least one copper element (14) is passivated in at least one method step after the tempering step (66, 70).
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass in zumindest einem Verfahrensschritt vor dem Temperschritt (66, 70) das zu mindest eine Kupferelement (14) bei einer Temperatur von 300°C getem pert wird. 3. The method according to claim 1 or 2, characterized in that in at least one method step before the annealing step (66, 70) the at least one copper element (14) is tempered at a temperature of 300 ° C.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass in zumindest einem weiteren Temperschritt (66, 70) das zumindest eine Kupferelement (14) bei einer Temperatur über 400°C ge tempert wird. 4. The method according to any one of the preceding claims, characterized in that in at least one further tempering step (66, 70) the at least one copper element (14) is tempered at a temperature above 400 ° C GE.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass in zumindest einem Verfahrensschritt das zumindest eine Kupferelement geglättet wird. 5. The method according to any one of the preceding claims, characterized in that the at least one copper element is smoothed in at least one method step.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass in zumindest einem Verfahrensschritt das zumindest eine Kupferelement zwischen zwei Temperschritten (66, 70) geglättet wird. 6. The method according to any one of the preceding claims, characterized in that the at least one copper element is smoothed between two annealing steps (66, 70) in at least one method step.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass in dem zumindest einen Verarbeitungsschritt (76) zumin dest ein Piezoelement (16) auf das zumindest eine Trägersubstrat (12) aufgebracht wird. 7. The method according to any one of the preceding claims, characterized in that in the at least one processing step (76) at least one piezo element (16) is applied to the at least one carrier substrate (12).
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass in zumindest einem Verfahrensschritt zumindest das zumindest eine Piezoelement (16) zusammen mit dem zumindest einen Kupferelement (14) auf dem zumin dest einen Trägersubstrat (12) hermetisch verkappt wird. 8. The method according to claim 7, characterized in that in at least one method step at least the at least one piezo element (16) is hermetically sealed together with the at least one copper element (14) on the at least one carrier substrate (12).
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass in zumindest einem Verfahrensschritt ein CMOS-Unterbau (20) auf das zumindest eine Trägersubstrat (12) aufgebracht wird. 9. The method according to any one of the preceding claims, characterized in that a CMOS substructure (20) is applied to the at least one carrier substrate (12) in at least one method step.
10. Mikroelektronikvorrichtung, hergestellt durch ein Verfahren (56) nach einem der vorhergehenden Ansprüche. 10. Microelectronic device made by a method (56) according to any one of the preceding claims.
PCT/EP2021/055618 2020-04-20 2021-03-05 Method for producing a microelectronic device WO2021213725A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102020204960.2A DE102020204960A1 (en) 2020-04-20 2020-04-20 Method of manufacturing a microelectronic device
DE102020204960.2 2020-04-20

Publications (1)

Publication Number Publication Date
WO2021213725A1 true WO2021213725A1 (en) 2021-10-28

Family

ID=74867520

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2021/055618 WO2021213725A1 (en) 2020-04-20 2021-03-05 Method for producing a microelectronic device

Country Status (2)

Country Link
DE (1) DE102020204960A1 (en)
WO (1) WO2021213725A1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1069213A2 (en) * 1999-07-12 2001-01-17 Applied Materials, Inc. Optimal anneal technology for micro-voiding control and self-annealing management of electroplated copper
WO2002101817A2 (en) * 2001-06-13 2002-12-19 Advanced Micro Devices, Inc. Method and apparatus for controlling a thickness of a copper film
US20040009654A1 (en) * 2002-07-15 2004-01-15 Kazuhide Abe Method of forming metal wiring
US20070141822A1 (en) * 2005-12-15 2007-06-21 Jiann-Fu Chen Multi-step anneal method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6693343B2 (en) 2000-12-28 2004-02-17 Infineon Technologies Ag Self-passivating Cu laser fuse
US9522822B2 (en) 2014-05-13 2016-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Sensor integration with an outgassing barrier and a stable electrical signal path
US10461026B2 (en) 2016-06-30 2019-10-29 International Business Machines Corporation Techniques to improve reliability in Cu interconnects using Cu intermetallics

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1069213A2 (en) * 1999-07-12 2001-01-17 Applied Materials, Inc. Optimal anneal technology for micro-voiding control and self-annealing management of electroplated copper
WO2002101817A2 (en) * 2001-06-13 2002-12-19 Advanced Micro Devices, Inc. Method and apparatus for controlling a thickness of a copper film
US20040009654A1 (en) * 2002-07-15 2004-01-15 Kazuhide Abe Method of forming metal wiring
US20070141822A1 (en) * 2005-12-15 2007-06-21 Jiann-Fu Chen Multi-step anneal method

Also Published As

Publication number Publication date
DE102020204960A1 (en) 2021-10-21

Similar Documents

Publication Publication Date Title
DE112015003436T5 (en) Semiconductor element, process for its production, semiconductor substrate and crystal layer structure
DE112010002662B4 (en) Method for manufacturing a piezoelectric component
DE112018000336T5 (en) CAPACITOR
DE102014215009B4 (en) Manufacturing method for a piezoelectric layer arrangement and corresponding piezoelectric layer arrangement
DE112007000825T5 (en) Method for bonding a semiconductor substrate to a metal substrate
DE102012213548A1 (en) Bond pad for thermocompression bonding, method of making a bond pad and device
DE102009055283A1 (en) Semiconductor device and method for its production
EP4208698A1 (en) Sensor element and method for producing a sensor element
DE102017104752B4 (en) Process for transferring semiconductor bodies and semiconductor chip
WO2014048502A1 (en) Method for coating and bonding substrates
WO2021213725A1 (en) Method for producing a microelectronic device
DE102018122261B4 (en) INTEGRATION METHOD FOR WAFER LEVEL PACKAGING AND MICROELECTROMECHANICAL SYSTEM, MEMS, COMPONENT
DE102020204961A1 (en) Method of manufacturing a microelectronic device
WO2019158416A1 (en) Method for producing a semiconductor component, and semiconductor component
DE102015121056A1 (en) Method for producing a plurality of components and component
DE19915078A1 (en) Process for processing a monocrystalline semiconductor wafer and partially processed semiconductor wafer
CN100428504C (en) Semiconductor device and its preparing method
DE102012014428B4 (en) METHOD OF MAKING CONTACT TERMINAL AND INTEGRATED CIRCUIT CHIP
EP1732123A2 (en) Method of fabricating a metal-semiconductor contact in semiconductor devices
DE10103529B4 (en) Ferroelectric capacitor, method of manufacturing and using the capacitor
DE102018101815A1 (en) Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component
DE102009046081B4 (en) Eutectic bonding of thin chips on a carrier substrate
DE102020204969A1 (en) Microelectronic device and method of making a microelectronic device
DE102006025959B4 (en) Power semiconductor device with front-soldered clip and method for producing such
DE102021213028A1 (en) Micromechanical component and method for its production

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21710915

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21710915

Country of ref document: EP

Kind code of ref document: A1