WO2021165098A1 - Optoelektronischer halbleiterchip und dessen herstellungsverfahren - Google Patents

Optoelektronischer halbleiterchip und dessen herstellungsverfahren Download PDF

Info

Publication number
WO2021165098A1
WO2021165098A1 PCT/EP2021/053077 EP2021053077W WO2021165098A1 WO 2021165098 A1 WO2021165098 A1 WO 2021165098A1 EP 2021053077 W EP2021053077 W EP 2021053077W WO 2021165098 A1 WO2021165098 A1 WO 2021165098A1
Authority
WO
WIPO (PCT)
Prior art keywords
carrier
semiconductor chip
electrically conductive
contact
front side
Prior art date
Application number
PCT/EP2021/053077
Other languages
English (en)
French (fr)
Inventor
Massimo DRAGO
Luca HAIBERGER
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of WO2021165098A1 publication Critical patent/WO2021165098A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H01L2224/06182—On opposite sides of the body with specially adapted redistribution layers [RDL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29291—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32105—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33183—On contiguous sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector

Definitions

  • An optoelectronic semiconductor chip, a semiconductor component and a method for producing an optoelectronic semiconductor chip are specified.
  • One problem to be solved consists in specifying an optoelectronic semiconductor chip which can be designed to be particularly compact. Further objects to be solved consist in specifying a semiconductor component with such an optoelectronic semiconductor chip and a method for producing such an optoelectronic semiconductor chip.
  • the optoelectronic semiconductor chip is specified.
  • the optoelectronic semiconductor chip comprises a carrier with a front side and a rear side opposite the front side.
  • the carrier preferably forms the stabilizing component of the semiconductor chip.
  • the front and the rear preferably run parallel within the scope of the manufacturing tolerance.
  • a thickness of the carrier measured from the Front to back is, for example, at least 50 mpi or at least 100 pm.
  • the thickness of the carrier can be a maximum of 500 ⁇ m or a maximum of 250 ⁇ m or a maximum of 150 ⁇ m.
  • the rear side of the carrier forms in particular at least part of the rear side of the semiconductor chip, which is exposed in the unmounted state of the semiconductor chip.
  • the optoelectronic semiconductor chip comprises one
  • Semiconductor layer sequence with an active layer for generating or absorbing electromagnetic radiation is arranged on the front side of the carrier.
  • the semiconductor layer sequence is based, for example, on a III-V compound semiconductor material.
  • the semiconductor material is, for example, a nitride compound semiconductor material, such as Al n In ] __ nm Ga m N, or a phosphide compound semiconductor material, such as Al n In ] __ nm Ga m P, or an arsenide
  • Compound semiconductor material such as Al n In ] __ nm Ga m As or Al n In ] __ nm Ga m AsP, where 0 ⁇ n ⁇ 1, 0 ⁇ m ⁇ 1 and m + n ⁇ 1 in each case.
  • the semiconductor layer sequence can have dopants and additional components. For the sake of simplicity, however, only the essential components of the crystal lattice are shown in FIG.
  • the semiconductor layer sequence is preferably based on AlInGaN.
  • the active layer of the semiconductor layer sequence contains in particular at least one pn junction and / or at least one quantum well structure in the form of a single quantum well, SQW for short, or in the form of a multi-quantum well structure, MQW for short.
  • the semiconductor chip preferably comprises one, in particular precisely one, contiguous active layer. Alternatively, the active layer can also be segmented.
  • the active layer can, for example, generate electromagnetic radiation in the blue or green or red spectral range or in the UV range or in the IR range during normal operation.
  • a semiconductor chip is understood here and below to mean an element that can be handled separately and electrically contacted.
  • a semiconductor chip is created in particular by separation from a composite wafer. In particular, side surfaces of such a semiconductor chip then have, for example, traces from the singulation process of the wafer assembly.
  • a semiconductor chip preferably comprises exactly one originally contiguous region of the semiconductor layer sequence grown in the wafer assembly.
  • the semiconductor layer sequence of the semiconductor chip is preferably formed contiguously.
  • the lateral dimensions of the semiconductor chip in the x and y directions, measured perpendicular to one another and parallel to the front side of the carrier, are, for example, at most 1% or at most 5% or at most 10% greater than the lateral dimensions of the active layer or the semiconductor layer sequence in x- and y-direction.
  • the semiconductor chip also includes, for example Growth substrate on which the entire semiconductor layer sequence has grown.
  • Lateral dimensions of the semiconductor chip in the x and y directions are, for example, at least 10 gm and at most 500 gm, for example at most 350 ⁇ m.
  • the lateral dimensions of the semiconductor layer sequence in the x and y directions correspond in particular essentially to the lateral dimensions of the carrier in the x and y directions, for example with a maximum deviation of 10% or 5%.
  • the optoelectronic semiconductor chip comprises a first and a second contact surface on outer surfaces of the carrier for external electrical contacting of the semiconductor chip. In the unassembled state, the contact surfaces are therefore exposed on the outer surfaces of the carrier.
  • the first contact surface has a different electrical potential than the second contact surface.
  • the first contact area forms, for example, an anode, the second contact area a cathode of the semiconductor chip, or vice versa.
  • the first contact area is electrically conductively connected to an n-doped or p-doped layer of the semiconductor layer sequence and the second contact area is connected to an oppositely doped, that is to say p-doped or n-doped, layer.
  • the first and the second contact area are in particular made of metal.
  • electrically conductive connections from the contact surfaces to the front side of the wearer.
  • the electrically conductive connections are preferably led, starting from the contact surfaces, through the carrier to the front.
  • the electrically conductive connections are preferably also made of metal.
  • the semiconductor layer sequence is electrically connected to the electrically conductive connections on the front side via its side facing the carrier.
  • a side of the semiconductor layer sequence facing away from the carrier is preferably free of electrical connection regions.
  • Semiconductor layer sequence thus preferably only supplied charge carriers via the side facing the carrier.
  • the region of the semiconductor layer sequence that lies on a side of the active layer facing away from the carrier can be electrically contacted via vias that extend through the active layer from the side of the semiconductor layer sequence facing the carrier.
  • the semiconductor layer sequence has contact structures both for the supply of electrons and for the supply of holes.
  • the contact structures of the semiconductor layer sequence has contact structures both for the supply of electrons and for the supply of holes.
  • Semiconductor layer sequences are on the one hand each connected in an electrically conductive manner to a semiconductor layer of the semiconductor layer sequence.
  • the contact structures are on the front side of the carrier each connected to one of the electrically conductive connections to the contact surfaces.
  • At least the first contact surface is formed on a transverse side of the carrier running transversely to the front side.
  • the transverse side of the carrier runs in particular perpendicular or substantially perpendicular to the front and / or rear of the carrier.
  • the transverse side connects the front with the back.
  • the second contact surface can also be formed on a transverse side of the carrier or on the rear side of the carrier.
  • the carrier is created in particular from a larger carrier in a composite by a separation process.
  • the transverse sides of the carrier can therefore have traces of physical or chemical material removal, for example saw grooves.
  • the optoelectronic semiconductor chip comprises a carrier with a front side and a rear side opposite the front side and a semiconductor layer sequence with an active layer for generating or absorbing electromagnetic radiation on the front side of the carrier. Furthermore, the semiconductor chip comprises a first and a second contact area on outer surfaces of the carrier for external electrical contacting of the semiconductor chip. Electrically conductive connections are made from the contact surfaces to the front of the carrier.
  • Semiconductor layer sequence is electrically connected to the electrically conductive connections on the front side via its side facing the carrier.
  • At least the first Contact surface is formed on a transverse side of the carrier running transversely to the front side.
  • the present invention is based in particular on the knowledge that in many semiconductor chips, in particular in flip chips, the contact areas for external electrical contacting are formed on the rear side of a carrier. In order to avoid short circuits, however, there must be a certain minimum distance between the contact surfaces. As a result, a minimum size of the semiconductor chips is specified. However, there is a desire for ever smaller semiconductor chips.
  • one of the contact surfaces is formed on a transverse side of the carrier running transversely to the rear side.
  • the second contact surface is also formed on a transverse side of the carrier running transversely to the front side.
  • the second contact surface is preferably formed on a different transverse side of the carrier than the first contact surface.
  • the two contact surfaces are formed on opposite transverse sides of the carrier.
  • the carrier has, for example, the geometric shape of a cuboid with four transverse sides, which each connect the front to the back of the carrier.
  • a rear side of the semiconductor chip is at least partially, preferably largely or almost completely, formed by the back of the carrier. For example, at least 90% or at least 95% of the rear side of the semiconductor chip is formed by the rear side of the carrier.
  • the back of the semiconductor chip is exposed in the unmounted state of the semiconductor chip.
  • the semiconductor chip also comprises a front side which is opposite the rear side and via which, for example, the radiation generated is coupled out during operation of the semiconductor chip.
  • the rear side of the carrier is free from the first contact surface.
  • the first contact surface is therefore not drawn onto the rear side of the carrier and does not cover any areas of the rear side of the carrier.
  • the rear side of the carrier is preferably also not interrupted by contact areas which are electrically conductively connected to the first contact area.
  • the first contact area can, however, terminate flush with the rear side of the carrier on the rear side of the semiconductor chip.
  • the rear side of the carrier is preferably also free of the second contact surface.
  • the rear side of the carrier is preferably also not interrupted by contact areas which are electrically conductively connected to the second contact area.
  • the electrically conductive connections each have a first section in the form of a contact pin which, starting from the front side, extends into the carrier in the direction towards the rear side.
  • the contact pins are in particular elongated, with a longitudinal axis that runs transversely, especially perpendicular to the front.
  • the contact pins are preferably spaced apart from the transverse sides of the carrier. At least the contact pin of the electrically conductive connection, which is connected to the first contact surface, does not extend to the rear of the carrier, but ends inside the carrier.
  • the contact pins are laterally completely surrounded by the material of the carrier. “Lateral” refers to directions parallel to the front side. That is, the contact pins are not exposed on any of the transverse sides of the carrier. In other words, the contact pins run in the interior of the carrier.
  • the electrically conductive connection to the first contact surface has a second section which extends parallel to the front side and electrically connects the contact pin to the first contact surface.
  • the second section preferably also runs in the interior of the carrier, that is to say between the rear side and the front side of the carrier.
  • the second section is therefore spaced apart from the rear and preferably also from the front.
  • a distance of the second section from the front side and / or from the rear side is between 30% and 90%, inclusive, of the thickness of the carrier.
  • the second section is formed in particular as a layer, the main plane of extent of which runs parallel to the front side.
  • the electrically conductive connection to the second contact surface preferably also has a second section which extends parallel to the front side and electrically conductively connects the associated contact pin to the second contact surface. All features that are disclosed in connection with the electrically conductive connection to the first contact surface are also disclosed for the electrically conductive connection to the second contact surface.
  • the rear side of the carrier is electrically insulated from the semiconductor layer sequence.
  • the entire rear side of the carrier can then preferably be fastened to the connection carrier via an adhesive with high thermal conductivity. This enables a particularly high shear value to be achieved.
  • an improved thermal connection of the semiconductor chip to the connection carrier can also be achieved.
  • the rear side of the carrier is formed from dielectric material.
  • the rear side of the carrier is a simply coherent area made of dielectric material. The back of the carrier is therefore not pierced or interrupted by electrically conductive surfaces.
  • the dielectric material of the rear side of the carrier can, for example, be an inorganic material such as silicon dioxide or silicon nitride or silicon carbide or aluminum oxide or aluminum nitride.
  • the rear side of the carrier is formed from an organic, dielectric material.
  • the dielectric material of the rear side has a thermal conductivity of at least 10 W / (mK) or at least 30 W / (mK) or at least 100 W / (m ⁇ K).
  • the semiconductor chip is a flip chip.
  • the semiconductor chip can also comprise the growth substrate for the semiconductor layer sequence or the growth substrate of the semiconductor layer sequence can be completely detached. If the semiconductor chip also includes the growth substrate, this is arranged on a side of the semiconductor layer sequence facing away from the carrier.
  • the semiconductor chip is then a volume emitter. If the growth substrate is detached, the semiconductor chip is a surface emitter.
  • the carrier consists of dielectric material.
  • the carrier preferably comprises or consists of an epoxy.
  • the carrier comprises a first region between the front side and the second section or sections of the electrically conductive connections. This first region is preferably formed by a shaped body, for example made of organic, dielectric material, in particular epoxy. This molded body laterally surrounds the contact pins.
  • the carrier can comprise a second region which is formed between the rear side of the carrier and the second section or sections of the electrically conductive connections.
  • This second area can be formed from a different material than the first area.
  • this second area is formed by an inorganic, dielectric material.
  • the electrically conductive connections to the contact surfaces, which can run through the carrier, are not considered to be part of the carrier.
  • a height of the first contact surface measured as the extent of the first contact surface in a direction from the rear of the carrier to the front of the carrier, is between 30% and 100% inclusive, preferably between 50% and 100% inclusive, particularly preferably between including 50% and 90% of the distance between the front and back of the wearer.
  • the first contact surface can cover a large part, that is to say at least 50%, of the assigned transverse side.
  • the first contact surface preferably extends to the rear of the carrier, that is to say is flush with the rear of the carrier.
  • the first contact surface is preferably withdrawn from the front side of the carrier, for example by at least 10 ⁇ m or at least 30 ⁇ m.
  • the second contact surface is also formed on a transverse side of the carrier, the information just given regarding the height and size of the first contact surface and the distance to the front or rear also apply accordingly to the second contact surface.
  • the semiconductor component comprises an optoelectronic semiconductor chip described here.
  • the semiconductor component further comprises a connection carrier.
  • the connection carrier has connection areas.
  • the semiconductor chip is attached to the connection carrier.
  • the first contact surface is wetted with an electrically conductive connecting means, which is an electrical Establishes connection between a first connection area and the first contact surface.
  • the second contact area is electrically conductively connected to a second connection area.
  • connection carrier can be a ceramic carrier or a printed circuit board or an encapsulated lead frame.
  • a lateral extension of the connection carrier, measured parallel to the front side of the semiconductor chip, is preferably greater than that of the semiconductor chip.
  • a lateral extension of the connection carrier is at least twice as large as that of the semiconductor chip.
  • the back side of the semiconductor chip is attached to the connection carrier.
  • the connection areas of the connection carrier are preferably metallic surfaces of the connection carrier.
  • the electrically conductive connecting means between the first contact surface and the first connection area is, for example, a solder material.
  • the second contact area is preferably electrically conductively connected to the second connection area via a solder material.
  • the rear side of the carrier is connected to the connection carrier via a further connecting means, in particular an adhesive.
  • the further connecting means preferably covers the entire rear side of the carrier.
  • the further connecting means between the rear side and the connection carrier is based on a silicone.
  • the further connecting means can be electrically insulating.
  • the further connecting means comprises a matrix material and thermally conductive filler particles embedded therein.
  • the matrix material can be a silicone.
  • the filler particles can be metallic filler particles, for example made of silver, or filler particles made of a dielectric, inorganic material such as silicon nitride, or silicon carbide or aluminum oxide or aluminum nitride. In particular, the filler particles have a higher thermal conductivity than the matrix material.
  • a particularly good thermal connection between the semiconductor chip and the connection carrier is achieved through the use of such a connecting means. Because at least the first contact area, but preferably also the second contact area, are not formed on the rear side of the semiconductor chip, but rather on transverse sides, the entire rear side of the carrier can be covered with the further connecting means and thus a large-area thermal connection to the connection carrier can be realized . A large-area connection between the rear side and the connection carrier is also advantageous with regard to the stability of the semiconductor component.
  • the semiconductor chip and / or the semiconductor component can be used, for example, in a headlight of a motor vehicle or in a screen or in a mobile phone.
  • the method comprises a step A) in which an electrically conductive layer, in particular a metal layer, is applied to a substrate.
  • a step B) a carrier is formed on the substrate.
  • trenches are produced which extend into the carrier and through the electrically conductive layer.
  • step D) transverse sides of the carrier that are exposed within the trenches are coated with electrically conductive material, the electrically conductive material being connected in an electrically conductive manner to the electrically conductive layer.
  • a semiconductor layer sequence which comprises an active layer is connected in an electrically conductive manner to the electrically conductive layer.
  • the carrier and / or the semiconductor layer sequence are severed in the region of the trenches, as a result of which an optoelectronic semiconductor chip is produced.
  • the substrate is preferably a wafer.
  • the electrically conductive layer and the carrier are formed on the same side of the substrate.
  • the trenches are in particular made in the carrier from a side facing away from the substrate.
  • the transverse sides within the trenches run transversely, in particular perpendicularly, to the
  • steps A) and B) are preferably carried out before step C).
  • the shape and size of the semiconductor chip are preferably also defined.
  • step C) a network of trenches is produced which surrounds at least a section of the carrier in a frame-like manner.
  • an optoelectronic semiconductor chip is produced.
  • This semiconductor chip comprises, as a carrier, part of the severed carrier and the severed semiconductor layer sequence.
  • the electrically conductive material applied in the area of the trenches forms the contact areas which are exposed on the transverse sides of the carrier of the semiconductor chip.
  • a first and a second electrically conductive contact pin are produced on the substrate before step A).
  • the contact pins are preferably produced galvanically.
  • an initial layer is first applied, which defines the shape of the contact pins.
  • the contact pins are then lengthened on this starting layer by means of galvanic waxing.
  • the contact pins each have, for example, an aspect ratio of at least 2 or at least 5 or at least 10.
  • the contact pins can be cylindrical.
  • the formation of the carrier comprises reshaping the contact pins with a molded body.
  • the shaped body preferably consists of a dielectric material, in particular an organic, dielectric material, for example epoxy.
  • the shaped body is applied laterally completely around the contact pins, so that the contact pins are embedded in the shaped body.
  • the molded body forms at least part of the carrier.
  • the electrically conductive layer is applied to a side of the shaped body facing away from the substrate. For example, the electrically conductive layer is first applied flatly to the shaped body and then structured photolithographically.
  • the contact pins are connected to the electrically conductive layer.
  • the contact pins are exposed on a side of the molded body facing away from the substrate.
  • the contact pins are flush with the shaped body before the electrically conductive layer is applied.
  • the electrically conductive layer is preferably structured in such a way that the first contact pin and the second contact pin are connected to different sections of the electrically conductive layer, the different sections of the electrically conductive layer being separated from one another and electrically insulated .
  • step E) the semiconductor layer sequence is conductively connected to the ends of the contact pins facing away from the electrically conductive layer.
  • the substrate comprises the semiconductor layer sequence.
  • Step E) is then carried out together or simultaneously with step A).
  • the substrate is a growth substrate with the one epitaxially grown thereon Semiconductor layer sequence.
  • the growth substrate can be partially or completely detached after the carrier has been formed.
  • step E) is carried out after step A) or after step B).
  • the substrate on which the carrier is formed then does not include the semiconductor layer sequence and is detached, for example, before or after the singulation.
  • the molded body initially covers the contact pins. This means that the contact pins are completely embedded in the molded body. The shaped body is then removed until the ends of the contact pins facing away from the substrate are exposed. For example, the shaped body is ground off for this purpose.
  • a dielectric layer is applied to the side of the electrically conductive layer facing away from the molded body.
  • the dielectric layer can be formed from an organic or inorganic material.
  • the dielectric layer is preferably applied to the electrically conductive layer before the trenches are formed. The trenches are then formed through the dielectric layer. The dielectric layer then forms part of the carrier.
  • the method is used to produce a plurality of semiconductor chips. These are initially connected to one another and are separated in step G).
  • the trenches introduced preferably form a Network that surrounds a multiplicity of meshes, each mesh being assigned a semiconductor chip.
  • FIG. 1 shows an exemplary embodiment of the optoelectronic semiconductor chip in a cross-sectional view
  • FIG. 2 shows an exemplary embodiment of the semiconductor component in cross-sectional view
  • FIGS. 3A to 31 different positions in an exemplary embodiment of the method for producing an optoelectronic semiconductor chip.
  • FIG. 1 shows an exemplary embodiment of the optoelectronic semiconductor chip 100 in a cross-sectional view.
  • the semiconductor chip 100 is a flip chip.
  • the semiconductor chip 100 comprises a semiconductor layer sequence 1 with an active layer 10 for generating or absorbing electromagnetic radiation.
  • the semiconductor layer sequence 1 is based, for example, on a nitride compound semiconductor material.
  • a growth substrate for the semiconductor layer sequence 10 has been replaced in the present case.
  • the semiconductor layer sequence 1 is applied to the front side 20 of a carrier 2.
  • the semiconductor layer sequence 1 is electrically contacted via the side facing the front side 20.
  • a rear side 22 of the carrier 2 opposite the front side 20 also forms almost the entire rear side of the semiconductor chip 100.
  • the front side 20 and the rear side 22 of the carrier 2 are connected to one another via transverse sides 21 of the carrier 2.
  • the transverse sides 21 and the rear side 22 form outer surfaces of the carrier 2.
  • the carrier 2 comprises a molded body 25 and a dielectric layer 26.
  • the molded body 25 consists, for example, of epoxy
  • the dielectric layer 26 consists, for example, of an inorganic material such as SiN.
  • a first contact surface 31a and a second contact surface 32a are arranged on the transverse sides 21 of the carrier 2.
  • the contact areas 31a, 32a are exposed in the shown, unmounted state of the semiconductor chip 100 and are used for external electrical contacting of the semiconductor chip 100.
  • Electrically conductive connections 31, 32 are routed from the contact areas 31a, 32a to the front side 20 of the carrier 2.
  • the electrically conductive connections 31, 32 each comprise a first section 31b, 32b in the form of contact pins, which extend from the front side 20 in FIG Extend towards the rear 22.
  • the contact pins 31b, 32b are arranged in an inner region of the carrier 2 and laterally completely surrounded by the molded body 25.
  • second sections 31c, 32c of the electrically conductive connections 31, 32 are guided from the contact pins 31b, 32b to the contact surfaces 31a, 32a.
  • the second sections 31c, 32c run parallel to the front side 20 and are spaced apart from the rear side 22.
  • the contact surfaces 31a, 32a extend to the rear side 22 of the carrier 2 and are flush with the rear side 22.
  • the contact surfaces 31a, 32a are spaced from or withdrawn from the front side 20.
  • the contact surfaces 31a, 32a and the electrical connections 31, 32 are preferably made of metal, for example aluminum.
  • FIG. 2 shows an exemplary embodiment of the semiconductor component in a cross-sectional view.
  • the semiconductor chip 100 shown in FIG. 1 is mounted with the rear side 22 first on a connection carrier 200.
  • the connection carrier 200 is, for example, a printed circuit board.
  • the connection carrier 200 comprises a first connection area 201a and a second connection area 202a.
  • the connection areas 201a, 202a are, for example, metallic surfaces of the connection carrier 200.
  • the lateral contact surfaces 31a, 32a of the semiconductor chip 100 are wetted with an electrically conductive connecting means 8, for example a solder material, and are electrically conductive to the via this connecting means 8 Connection areas 201a, 202a connected.
  • a further connecting means 9 is arranged between the rear side of the semiconductor chip 100 and the connection carrier 200. In the present case, this completely covers the rear side 22 of the carrier 2 and produces a large-area mechanical connection between the connection carrier 200 and the semiconductor chip 100.
  • the further connecting means 9 can be electrically insulating. For example, it is an adhesive, such as a silicone adhesive. In the further connecting means 9, filler particles can be embedded to increase the thermal conductivity.
  • a substrate 4 which comprises a semiconductor layer sequence 1.
  • the substrate 4 comprises, for example, the growth substrate on which the semiconductor layer sequence 1 has grown epitaxially.
  • Contact pins 31b, 32b which are electrically conductively connected to the semiconductor layer sequence 1, are applied to the substrate 4.
  • the contact pins 31b, 32b were produced by electroplating, for example.
  • the first contact pins 31b are, for example, connected in an electrically conductive manner to an n-doped layer of the semiconductor layer sequence 1.
  • the second contact pins 32b are connected to a p-doped layer of the semiconductor layer sequence 1, for example.
  • a pair of a first contact pin 31b and a second contact pin 32b is clearly assigned to each semiconductor chip to be produced.
  • FIG. 3B shows a second position in the method in which a molded body 25, for example made of a dielectric material such as epoxy, is placed on the substrate 4. is upset. The molded body 25 reshapes the contact pins 31b, 32b and covers them.
  • FIG. 3C A third position of the method is shown in FIG. 3C, in which part of the previously applied molded body 25 is removed so that the contact pins 31b, 32b are exposed at the ends facing away from the substrate 4. On the side of the molded body 25 facing away from the substrate 4, the contact pins 31b, 32b are thus flush with the molded body 22.
  • the part of the shaped body 25 was removed, for example, by grinding.
  • FIG. 3D shows a fourth position in the method in which an electrically conductive layer 33 is applied to the side of the molded body 25 facing away from the substrate 4.
  • the electrically conductive layer 33 is, for example, a metal layer.
  • the electrically conductive layer 33 is first applied over the entire surface and thereby brought into electrical contact with the contact pins 31b, 32b. Through the electrically conductive layer 33, the contact pins 31b,
  • FIG. 3E shows a fifth position in which the electrically conductive layer 33 is structured, so that pairs each consisting of a first contact pin 31b and a second contact pin 32b that are no longer short-circuited via the electrically conductive layer 33 are formed.
  • FIG. 3F A sixth position in the method is shown in FIG. 3F, in which a dielectric layer 26 is applied to the side of the electrically conductive layer 33 facing away from the molded body 25.
  • the dielectric layer 26 is made of an inorganic material, for example educated.
  • the dielectric layer 26 and the molded body 25 together form a carrier 2.
  • the dielectric layer 26 initially completely covers the electrically conductive layer 33.
  • FIG. 3G shows a seventh position of the method in which trenches 5 are introduced in the area between adjacent pairs of contact pins 31b, 32b.
  • the trenches 5 are led from a side facing away from the substrate 4 through the dielectric layer 26, the electrically conductive layer 33 and into the molded body 25. This is where the trenches 5 end within the molded body 25.
  • the trenches 5 define the shape and size of the semiconductor chips that are created later.
  • FIG. 3H An eighth position in the method is shown in FIG. 3H, in which transverse sides 21 of the carrier 2 that are exposed within the trenches 5 are coated with an electrically conductive material 34, in particular a metal.
  • the electrically conductive material 34 is connected to the electrically conductive layer 33 in an electrically conductive manner.
  • FIG. 31 A ninth position of the method is shown in FIG. 31, in which the carrier 2 in the region of the trenches 5 and also the semiconductor layer sequence 1 are completely severed, as a result of which individual optoelectronic semiconductor chips are produced.
  • the previously applied, electrically conductive material 34 on the transverse sides 21 of the carrier 2 exposed in the region of the trenches 5 then forms the contact areas of the semiconductor chips.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

In mindestens einer Ausführungsform umfasst der optoelektronische Halbleiterchip (100) einen Träger (2) mit einer Vorderseite (20) und einer der Vorderseite gegenüberliegenden Rückseite (22) sowie eine Halbleiterschichtenfolge (1) mit einer aktiven Schicht (10) zur Erzeugung oder Absorption elektromagnetischer Strahlung auf der Vorderseite des Trägers. Ferner umfasst der Halbleiterchip eine erste (31a) und eine zweite (32a) Kontaktfläche an Außenflächen des Trägers zur externen elektrischen Kontaktierung des Halbleiterchips. Elektrisch leitende Verbindungen (31, 32) sind von den Kontaktflächen zur Vorderseite des Trägers geführt. Die Halbleiterschichtenfolge ist über ihre dem Träger zugewandte Seite elektrisch an die elektrisch leitenden Verbindungen an der Vorderseite angeschlossen. Zumindest die erste Kontaktfläche ist an einer quer zur Vorderseite verlaufenden Querseite (21) des Trägers ausgebildet.

Description

Beschreibung
OPTOELEKTRONISCHER HALBLEITERCHIP UND DESSEN HERSTELLUNGSVERFAHREN
Es werden ein optoelektronischer Halbleiterchip, ein Halbleiterbauteil und ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips angegeben.
Eine zu lösende Aufgabe besteht darin, einen optoelektronischen Halbleiterchip anzugeben, der besonders kompakt ausgeführt werden kann. Weitere zu lösende Aufgaben bestehen darin, ein Halbleiterbauteil mit einem solchen optoelektronischen Halbleiterchip und ein Verfahren zur Herstellung eines solchen optoelektronischen Halbleiterchips anzugeben .
Diese Aufgaben werden unter anderem durch die Gegenstände der Patentansprüche 1, 10 und 13 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen sind Gegenstand der übrigen abhängigen Patentansprüche und gehen weiterhin aus der nachfolgenden Beschreibung und den Figuren hervor.
Zunächst wird der optoelektronische Halbleiterchip angegeben.
Gemäß zumindest einer Ausführungsform umfasst der optoelektronische Halbleiterchip einen Träger mit einer Vorderseite und einer der Vorderseite gegenüberliegenden Rückseite. Der Träger bildet bevorzugt die stabilisierende Komponente des Halbleiterchips. Die Vorderseite und die Rückseite verlaufen im Rahmen der Herstellungstoleranz bevorzugt parallel. Eine Dicke des Trägers, gemessen von der Vorderseite zur Rückseite, beträgt beispielsweise zumindest 50 mpi oder zumindest 100 pm. Alternativ oder zusätzlich kann die Dicke des Trägers höchstens 500 pm oder höchstens 250 pm oder höchstens 150 pm betragen. Die Rückseite des Trägers bildet insbesondere zumindest einen Teil der Rückseite des Halbleiterchips, welche im unmontierten Zustand des Halbleiterchips frei liegt.
Gemäß zumindest einer Ausführungsform umfasst der optoelektronische Halbleiterchip eine
Halbleiterschichtenfolge mit einer aktiven Schicht zur Erzeugung oder Absorption elektromagnetischer Strahlung. Die Halbleiterschichtenfolge ist auf der Vorderseite des Trägers angeordnet .
Die Halbleiterschichtenfolge basiert zum Beispiel auf einem III-V-Verbindungshalbleitermaterial . Bei dem Halbleitermaterial handelt es sich zum Beispiel um ein Nitrid-Verbindungshalbleitermaterial, wie AlnIn]__n-mGamN, oder um ein Phosphid-Verbindungshalbleitermaterial, wie AlnIn]__n-mGamP, oder um ein Arsenid-
Verbindungshalbleitermaterial , wie AlnIn]__n-mGamAs oder AlnIn]__n-mGamAsP, wobei jeweils 0 < n < 1, 0 < m < 1 und m + n < 1 ist. Dabei kann die Halbleiterschichtenfolge Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters der
Halbleiterschichtenfolge, also Al, As, Ga, In, N oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können. Bevorzugt basiert die Halbleiterschichtenfolge auf AlInGaN. Die aktive Schicht der Halbleiterschichtenfolge beinhaltet insbesondere wenigstens einen pn-Übergang und/oder mindestens eine QuantentopfStruktur in Form eines einzelnen Quantentopfs, kurz SQW, oder in Form einer Multi- QuantentopfStruktur, kurz MQW. Bevorzugt umfasst der Halbleiterchip eine, insbesondere genau eine, zusammenhängende aktive Schicht. Alternativ kann die aktive Schicht auch segmentiert sein.
Die aktive Schicht kann zum Beispiel im bestimmungsgemäßen Betrieb elektromagnetische Strahlung im blauen oder grünen oder roten Spektralbereich oder im UV-Bereich oder im IR- Bereich erzeugen.
Unter einem Halbleiterchip wird hier und im Folgenden ein separat handhabbares und elektrisch kontaktierbares Element verstanden. Ein Halbleiterchip entsteht insbesondere durch Vereinzelung aus einem Waferverbund. Insbesondere weisen Seitenflächen eines solchen Halbleiterchips dann zum Beispiel Spuren aus dem Vereinzelungsprozess des Waferverbunds auf.
Ein Halbleiterchip umfasst bevorzugt genau einen ursprünglich zusammenhängenden Bereich der im Waferverbund gewachsenen Halbleiterschichtenfolge. Die Halbleiterschichtenfolge des Halbleiterchips ist bevorzugt zusammenhängend ausgebildet.
Die lateralen Ausdehnungen des Halbleiterchips in x- und y- Richtung, gemessen senkrecht zueinander und parallel zur Vorderseite des Trägers, sind beispielsweise höchstens 1 % oder höchstens 5 % oder höchstens 10 % größer als die lateralen Ausdehnungen der aktiven Schicht oder der Halbleiterschichtenfolge in x- und y-Richtung. Der Halbleiterchip umfasst beispielsweise noch das Aufwachsubstrat, auf dem die gesamte Halbleiterschichtenfolge gewachsen ist.
Laterale Ausdehnungen des Halbleiterchips in x- und y- Richtung betragen beispielsweise zumindest 10 gm und höchstens 500 gm, zum Beispiel höchstens 350 pm. Die lateralen Ausdehnungen der Halbleiterschichtenfolge in x- und y- Richtung entsprechen insbesondere im Wesentlichen den lateralen Ausdehnungen des Trägers in x- und y-Richtung, beispielsweise mit einer maximalen Abweichung von 10 % oder 5 %.
Gemäß zumindest einer Ausführungsform umfasst der optoelektronische Halbleiterchip eine erste und eine zweite Kontaktfläche an Außenflächen des Trägers zur externen elektrischen Kontaktierung des Halbleiterchips. Im unmontierten Zustand liegen die Kontaktflächen also an den Außenflächen des Trägers frei.
Im bestimmungsgemäßen Betrieb liegt die erste Kontaktfläche auf einem anderen elektrischen Potenzial als die zweite Kontaktfläche . Die erste Kontaktfläche bildet zum Beispiel eine Anode, die zweite Kontaktfläche eine Kathode des Halbleiterchips oder umgekehrt. Insbesondere ist die erste Kontaktfläche elektrisch leitend mit einer n-dotierten oder p-dotierten Schicht der Halbleiterschichtenfolge verbunden und die zweite Kontaktfläche ist mit einer entgegengesetzt dotierten, also p-dotierten oder n-dotierten, Schicht verbunden. Die erste und die zweite Kontaktfläche sind insbesondere aus Metall.
Gemäß zumindest einer Ausführungsform sind elektrisch leitende Verbindungen von den Kontaktflächen zur Vorderseite des Trägers geführt. Die elektrisch leitenden Verbindungen sind dabei bevorzugt ausgehend von den Kontaktflächen durch den Träger hindurch bis zur Vorderseite geführt. Die elektrisch leitenden Verbindungen sind bevorzugt ebenfalls aus Metall gebildet.
Gemäß zumindest einer Ausführungsform ist die Halbleiterschichtenfolge über ihre dem Träger zugewandte Seite elektrisch an die elektrisch leitenden Verbindungen an der Vorderseite angeschlossen. Bevorzugt ist eine dem Träger abgewandte Seite der Halbleiterschichtenfolge frei von elektrischen Anschlussbereichen. Bevorzugt sind auch quer zur Vordersite verlaufende Querseiten der
Halbleiterschichtenfolge frei elektrischen Anschlussbereichen oder elektrischen Verbindungen.
Im bestimmungsgemäßen Betrieb werden der
Halbleiterschichtenfolge also bevorzugt Ladungsträger nur über die dem Träger zugewandten Seite zugeführt. Insbesondere kann dazu der Bereich der Halbleiterschichtenfolge, der auf einer dem Träger abgewandten Seite der aktiven Schicht liegt, über Durchkontaktierungen, die sich ausgehend von der dem Träger zugewandten Seite der Halbleiterschichtenfolge durch die aktive Schicht erstrecken, elektrisch kontaktiert sein.
Mit anderen Worten weist die Halbleiterschichtenfolge auf der dem Träger zugewandten Seite Kontaktstrukturen sowohl für die Zuführung von Elektronen als auch für die Zuführung von Löchern auf. Die Kontaktstrukturen der
Halbleiterschichtenfolge sind einerseits jeweils mit einer Halbleiterschicht der Halbleiterschichtenfolge elektrisch leitend verbunden. Andererseits sind die Kontaktstrukturen an der Vorderseite des Trägers jeweils mit einer der elektrisch leitenden Verbindungen zu den Kontaktflächen verbunden.
Gemäß zumindest einer Ausführungsform ist zumindest die erste Kontaktfläche an einer quer zur Vorderseite verlaufenden Querseite des Trägers ausgebildet. Die Querseite des Trägers verläuft insbesondere senkrecht oder im Wesentlichen senkrecht zur Vorderseite und/oder Rückseite des Trägers. Die Querseite verbindet die Vorderseite mit der Rückseite. Die zweite Kontaktfläche kann ebenfalls an einer Querseite des Trägers oder an der Rückseite des Trägers ausgebildet sein.
Der Träger entsteht insbesondere aus einem größeren Träger in einem Verbund durch einen Vereinzelungsprozess. Die Querseiten des Trägers können deshalb Spuren eines physikalischen oder chemischen Materialabtrags, zum Beispiel Sägerillen, aufweisen.
In mindestens einer Ausführungsform umfasst der optoelektronische Halbleiterchip einen Träger mit einer Vorderseite und einer der Vorderseite gegenüberliegenden Rückseite sowie eine Halbleiterschichtenfolge mit einer aktiven Schicht zur Erzeugung oder Absorption elektromagnetischer Strahlung auf der Vorderseite des Trägers. Ferner umfasst der Halbleiterchip eine erste und eine zweite Kontaktfläche an Außenflächen des Trägers zur externen elektrischen Kontaktierung des Halbleiterchips. Elektrisch leitende Verbindungen sind von den Kontaktflächen zur Vorderseite des Trägers geführt. Die
Halbleiterschichtenfolge ist über ihre dem Träger zugewandte Seite elektrisch an die elektrisch leitenden Verbindungen an der Vorderseite angeschlossen. Zumindest die erste Kontaktfläche ist an einer quer zur Vorderseite verlaufenden Querseite des Trägers ausgebildet.
Der vorliegenden Erfindung liegt insbesondere die Erkenntnis zu Grunde, dass bei vielen Halbleiterchips, insbesondere bei Flip-Chips, die Kontaktflächen zur externen elektrischen Kontaktierung an der Rückseite eines Trägers ausgebildet sind. Um Kurzschlüsse zu vermeiden, muss zwischen den Kontaktflächen aber ein gewisser Mindestabstand vorhanden sein. Dadurch ist eine Mindestgröße der Halbleiterchips vorgegeben. Es besteht jedoch ein Wunsch nach immer kleineren Halbleiterchips .
Bei der vorliegenden Erfindung wird eine der Kontaktflächen auf einer quer zur Rückseite verlaufenden Querseite des Trägers gebildet. Dadurch ist die Forderung nach einem Mindestabstand zwischen Kontaktflächen an der Rückseite nicht mehr gegeben und der Halbleiterchip kann noch kleiner gestaltet werden.
Gemäß zumindest einer Ausführungsform ist auch die zweite Kontaktfläche an einer quer zur Vorderseite verlaufenden Querseite des Trägers ausgebildet. Bevorzugt ist die zweite Kontaktfläche dabei an einer anderen Querseite des Trägers ausgebildet als die erste Kontaktfläche. Beispielsweise sind die beiden Kontaktflächen an einander gegenüberliegenden Querseiten des Trägers ausgebildet. Der Träger hat beispielsweise die geometrische Form eines Quaders mit vier Querseiten, die jeweils die Vorderseite mit der Rückseite des Trägers verbinden.
Gemäß zumindest einer Ausführungsform ist eine Rückseite des Halbleiterchips zumindest teilweise, bevorzugt größtenteils oder nahezu vollständig, durch die Rückseite des Trägers gebildet. Zum Beispiel ist die Rückseite des Halbleiterchips zu zumindest 90 % oder zumindest 95 % durch die Rückseite des Trägers gebildet. Die Rückseite des Halbleiterchips liegt im unmontierten Zustand des Halbleiterchips frei. Der Halbleiterchip umfasst auch eine Vorderseite, die der Rückseite gegenüberliegt, und über die im Betrieb des Halbleiterchips zum Beispiel die erzeugte Strahlung ausgekoppelt wird.
Gemäß zumindest einer Ausführungsform ist die Rückseite des Trägers frei von der ersten Kontaktfläche. Insbesondere ist die erste Kontaktfläche also nicht auf die Rückseite des Trägers gezogen und überdeckt keine Bereiche der Rückseite des Trägers. Die Rückseite des Trägers ist bevorzugt auch nicht von Kontaktflächen unterbrochen, die mit der ersten Kontaktfläche elektrisch leitend verbunden sind. Die erste Kontaktfläche kann an der Rückseite des Halbleiterchips aber bündig mit der Rückseite des Trägers abschließen.
Ist auch die zweite Kontaktfläche an einer Querseite des Trägers angeordnet, so ist die Rückseite des Trägers bevorzugt auch frei von der zweiten Kontaktfläche. In diesem Fall ist die Rückseite des Trägers bevorzugt auch nicht von Kontaktflächen unterbrochen, die mit der zweiten Kontaktfläche elektrisch leitend verbunden sind.
Gemäß zumindest einer Ausführungsform weisen die elektrisch leitenden Verbindungen jeweils einen ersten Abschnitt in Form eines Kontaktstiftes auf, der sich ausgehend von der Vorderseite in Richtung hin zur Rückseite in den Träger hinein erstreckt. Die Kontaktstifte sind insbesondere länglich ausgebildet, mit einer Längsachse, die quer, insbesondere senkrecht, zur Vorderseite verläuft. An der Vorderseite des Trägers sind die Kontaktstifte bevorzugt von den Querseiten des Trägers beabstandet. Zumindest der Kontaktstift der elektrisch leitenden Verbindung, die mit der ersten Kontaktfläche verbunden ist, reicht nicht bis zur Rückseite des Trägers, sondern endet innerhalb des Trägers.
Gemäß zumindest einer Ausführungsform sind die Kontaktstifte lateral vollständig vom Material des Trägers umgeben. „Lateral" bezieht sich dabei auf Richtungen parallel zur Vorderseite. Das heißt, die Kontaktstifte sind an keiner der Querseiten des Trägers freigelegt. Mit anderen Worten verlaufen die Kontaktstifte im Inneren des Trägers.
Gemäß zumindest einer Ausführungsform weist die elektrisch leitende Verbindung zur ersten Kontaktfläche einen zweiten Abschnitt auf, der sich parallel zur Vorderseite erstreckt und den Kontaktstift mit der ersten Kontaktfläche elektrisch verbindet. Der zweite Abschnitt verläuft bevorzugt ebenfalls im Inneren des Trägers, also zwischen der Rückseite und der Vorderseite des Trägers. Der zweite Abschnitt ist also von der Rückseite und bevorzugt auch von der Vorderseite beabstandet. Beispielsweise beträgt ein Abstand des zweiten Abschnitts von der Vorderseite und/oder von der Rückseite zwischen einschließlich 30 % und 90 % der Dicke des Trägers. Der zweite Abschnitt ist insbesondere als eine Schicht gebildet, deren Haupterstreckungsebene parallel zur Vorderseite verläuft.
Ist die zweite Kontaktfläche ebenfalls an einer Querseite des Trägers ausgebildet, weist bevorzugt auch die elektrisch leitende Verbindung zur zweiten Kontaktfläche einen zweiten Abschnitt auf, der sich parallel zur Vorderseite erstreckt und den zugehörigen Kontaktstift mit der zweiten Kontaktfläche elektrisch leitend verbindet. Alle Merkmale, die im Zusammenhang mit der elektrisch leitenden Verbindung zur ersten Kontaktfläche offenbart sind, sind auch für die elektrisch leitende Verbindung zur zweiten Kontaktfläche offenbart .
Gemäß zumindest einer Ausführungsform ist die Rückseite des Trägers von der Halbleiterschichtenfolge elektrisch isoliert. Bevorzugt kann dann bei der Montage des Halbleiterchips auf einem Anschlussträger die gesamte Rückseite des Trägers über einen Kleber mit hoher thermischer Leitfähigkeit an dem Anschlussträger befestigt werden. Dadurch kann ein besonders hoher Scherwert erzielt werden. Durch das Kleben der gesamten Rückseite des Trägers kann auch eine verbesserte thermische Anbindung des Halbleiterchips an den Anschlussträger erreicht werden.
Gemäß zumindest einer Ausführungsform ist die Rückseite des Trägers aus dielektrischem Material gebildet. Insbesondere ist die Rückseite des Trägers eine einfach zusammenhängende Fläche aus dielektrischem Material. Die Rückseite des Trägers ist also nicht von elektrisch leitfähigen Flächen durchbrochen beziehungsweise unterbrochen. Das dielektrische Material der Rückseite des Trägers kann beispielsweise ein anorganisches Material, wie Siliziumdioxid oder Siliziumnitrid oder Siliziumcarbid oder Aluminiumoxid oder Aluminiumnitrid, sein. Alternativ ist auch denkbar, dass die Rückseite des Trägers aus einem organischen, dielektrischen Material gebildet ist.
Gemäß zumindest einer Ausführungsform weist das dielektrische Material der Rückseite eine thermische Leitfähigkeit von zumindest 10 W/(m-K) oder zumindest 30 W/(m-K) oder zumindest 100 W/(m·K) auf.
Gemäß zumindest einer Ausführungsform ist der Halbleiterchip ein Flip-Chip. Der Halbleiterchip kann noch das Aufwachsubstrat für die Halbleiterschichtenfolge umfassen oder das Aufwachsubstrat der Halbleiterschichtenfolge kann vollständig abgelöst sein. Umfasst der Halbleiterchip noch das Aufwachsubstrat, so ist dieses auf einer dem Träger abgewandten Seite der Halbleiterschichtenfolge angeordnet.
Der Halbleiterchip ist dann ein Volumenemitter. Ist das Aufwachssubstrat abgelöst, so ist der Halbleiterchip ein Oberflächenemitter .
Gemäß zumindest einer Ausführungsform besteht der Träger aus dielektrischem Material. Bevorzugt umfasst der Träger ein Epoxid oder besteht daraus. Insbesondere umfasst der Träger einen ersten Bereich zwischen der Vorderseite und dem oder den zweiten Abschnitten der elektrisch leitenden Verbindungen. Dieser erste Bereich ist bevorzugt durch einen Formkörper, zum Beispiel aus organischem, dielektrischem Material, insbesondere Epoxid, gebildet. Dieser Formkörper umgibt die Kontaktstifte lateral.
Ferner kann der Träger einen zweiten Bereich umfassen, der zwischen der Rückseite des Trägers und dem oder den zweiten Abschnitten der elektrisch leitenden Verbindungen gebildet ist. Dieser zweite Bereich kann aus einem anderen Material als der erste Bereich gebildet sein. Insbesondere ist dieser zweite Bereich durch ein anorganisches, dielektrisches Material gebildet. Im vorliegenden Fall werden die elektrisch leitenden Verbindungen zu den Kontaktflächen, die durch den Träger verlaufen können, nicht als Teil des Trägers betrachtet.
Gemäß zumindest einer Ausführungsform beträgt eine Höhe der ersten Kontaktfläche, gemessen als Ausdehnung der ersten Kontaktfläche in einer Richtung von der Rückseite des Trägers zur Vorderseite des Trägers, zwischen einschließlich 30 % und 100 %, bevorzugt zwischen einschließlich 50 % und 100 %, besonders bevorzugt zwischen einschließlich 50 % und 90 %, des Abstandes zwischen der Vorderseite und der Rückseite des Trägers. Die erste Kontaktfläche kann einen Großteil, also zumindest 50 %, der zugeordneten Querseite bedecken.
Bevorzugt reicht die erste Kontaktfläche bis an die Rückseite des Trägers, schließt also bündig mit der Rückseite des Trägers ab. Von der Vorderseite des Trägers ist die erste Kontaktfläche bevorzugt zurückgezogen, beispielsweise um zumindest 10 gm oder zumindest 30 gm.
Ist auch die zweite Kontaktfläche an einer Querseite des Trägers ausgebildet, so gelten die eben gemachten Angaben bezüglich der Höhe und Größe der ersten Kontaktfläche und des Abstandes zur Vorderseite beziehungsweise Rückseite entsprechend auch für die zweite Kontaktfläche.
Als nächstes wird das Halbleiterbauteil angegeben. In mindestens einer Ausführungsform des Halbleiterbauteils umfasst dieses einen hier beschriebenen optoelektronischen Halbleiterchip. Ferner umfasst das Halbleiterbauteil einen Anschlussträger . Der Anschlussträger weist Anschlussbereiche auf. Der Halbleiterchip ist auf dem Anschlussträger befestigt. Die erste Kontaktfläche ist mit einem elektrisch leitenden Verbindungsmittel benetzt, welches eine elektrische Verbindung zwischen einem ersten Anschlussbereich und der ersten Kontaktfläche herstellt. Die zweite Kontaktfläche ist mit einem zweiten Anschlussbereich elektrisch leitend verbunden .
Bei dem Anschlussträger kann es sich um einen Keramikträger oder eine Leiterplatte oder einen vergossenen Leiterrahmen handeln. Eine laterale Ausdehnung des Anschlussträgers, gemessen parallel zur Vorderseite des Halbleiterchips, ist bevorzugt größer als die des Halbleiterchips. Zum Beispiel ist eine laterale Ausdehnung des Anschlussträgers zumindest doppelt so groß wie die des Halbeiterchips. Der Halbleiterchip ist mit der Rückseite voran auf den Anschlussträger aufgebracht. Die Anschlussbereiche des Anschlussträgers sind bevorzugt metallische Flächen des Anschlussträgers .
Das elektrisch leitende Verbindungsmittel zwischen der ersten Kontaktfläche und dem ersten Anschlussbereich ist zum Beispiel ein Lotmaterial. Ebenso ist die zweite Kontaktfläche bevorzugt über ein Lotmaterial mit dem zweiten Anschlussbereich elektrisch leitend verbunden.
Gemäß zumindest einer Ausführungsform ist die Rückseite des Trägers über ein weiteres Verbindungsmittel, insbesondere einen Kleber, mit dem Anschlussträger verbunden. Das weitere Verbindungsmittel bedeckt bevorzugt die gesamte Rückseite des Trägers. Beispielsweise basiert das weitere Verbindungsmittel zwischen der Rückseite und dem Anschlussträger auf einem Silikon. Das weitere Verbindungsmittel kann elektrisch isolierend sein. Gemäß zumindest einer Ausführungsform umfasst das weitere Verbindungsmittel ein Matrixmaterial und darin eingebettete, thermisch leitfähige Füllpartikel. Das Matrixmaterial kann ein Silikon sein. Bei den Füllpartikeln kann es sich um metallische Füllpartikel, zum Beispiel aus Silber, oder um Füllpartikel aus einem dielektrischen, anorganischen Material, wie Siliziumnitrid, oder Siliziumcarbid oder Aluminiumoxid oder Aluminiumnitrid handeln. Insbesondere weisen die Füllpartikel eine höhere thermische Leitfähigkeit auf als das Matrixmaterial.
Durch die Verwendung eines solchen Verbindungsmittels ist eine besonders gute thermische Verbindung zwischen dem Halbleiterchip und dem Anschlussträger realisiert. Dadurch dass zumindest die erste Kontaktfläche, bevorzugt aber auch die zweite Kontaktfläche, nicht an der Rückseite des Halbleiterchips, sondern an Querseiten ausgebildet sind, kann die ganze Rückseite des Trägers mit dem weiteren Verbindungsmittel bedeckt werden und so eine großflächige thermische Anbindung an den Anschlussträger realisiert werden. Eine großflächige Verbindung zwischen Rückseite und Anschlussträger ist auch im Hinblick auf die Stabilität des Halbleiterbauteils vorteilhaft.
Der Halbleiterchip und/oder das Halbleiterbauteil können beispielsweise in einem Scheinwerfer eines Kraftfahrzeuges oder in einem Bildschirm oder in einem Mobiltelefon verwendet werden.
Als nächstes wird das Verfahren zur Herstellung eines optoelektronischen Halbleiterchips angegeben. Das Verfahren eignet sich insbesondere zur Herstellung eines hier beschriebenen optoelektronischen Halbleiterchips. Alle im Zusammenhang mit dem optoelektronischen Halbleiterchip offenbarten Merkmale sind daher auch für das Verfahren offenbart und umgekehrt.
In mindestens einer Ausführungsform umfasst das Verfahren einen Schritt A), in dem eine elektrisch leitende Schicht, insbesondere eine Metallschicht, auf einem Substrat aufgebracht wird. In einem Schritt B) wird ein Träger auf dem Substrat ausgebildet. In einem Schritt C) werden Gräben erzeugt, die sich in den Träger hinein und durch die elektrisch leitende Schicht erstrecken. In einem Schritt D) werden innerhalb der Gräben freiliegende Querseiten des Trägers mit elektrisch leitendem Material beschichtet, wobei das elektrisch leitende Material elektrisch leitend mit der elektrisch leitenden Schicht verbunden wird. In einem Schritt
E) wird eine Halbleiterschichtenfolge, die eine aktive Schicht umfasst, elektrisch leitend mit der elektrisch leitenden Schicht verbunden. In einem Schritt F) werden der Träger und/oder die Halbleiterschichtenfolge im Bereich der Gräben durchtrennt, wodurch ein optoelektronischer Halbleiterchip entsteht.
Bei dem Substrat handelt es sich bevorzugt um einen Wafer.
Die elektrisch leitende Schicht und der Träger werden auf derselben Seite des Substrats ausgebildet. Die Gräben werden insbesondere von einer dem Substrat abgewandten Seite in den Träger eingebracht. Die Querseiten innerhalb der Gräben verlaufen quer, insbesondere senkrecht, zur
Haupterstreckungsebene des Trägers. Die Schritte C), D) und
F) werden bevorzugt in der angegebenen Reihenfolge nacheinander ausgeführt. Ferner werden die Schritte A) und B) bevorzugt vor dem Schritt C) ausgeführt. Mit dem Einbringen der Gräben wird bevorzugt auch die Form und Größe des Halbleiterchips definiert. Insbesondere wird im Schritt C) ein Netz aus Gräben erzeugt, das zumindest einen Abschnitt des Trägers rahmenförmig umgibt. Mit dem Durchtrennen im Bereich der Gräben wird ein optoelektronischer Halbleiterchip erzeugt. Dieser Halbleiterchip umfasst als Träger einen Teil des durchtrennten Trägers und der durchtrennten Halbleiterschichtenfolge. Das im Bereich der Gräben aufgebrachte elektrisch leitende Material bildet die Kontaktflächen, die an den Querseiten des Trägers des Halbleiterchips freiliegen.
Gemäß zumindest einer Ausführungsform werden vor dem Schritt A) ein erster und ein zweiter elektrisch leitender Kontaktstift auf dem Substrat erzeugt. Die Kontaktstifte werden bevorzugt galvanisch erzeugt. Dazu wird zunächst eine Ausgangsschicht aufgebracht, die die Form der Kontaktstifte vorgibt. Auf dieser Ausgangsschicht werden die Kontaktstifte dann durch galvanisches Wachsen verlängert. Die Kontaktstifte haben zum Beispiel jeweils ein Aspektverhältnis von zumindest 2 oder zumindest 5 oder zumindest 10. Die Kontaktstifte können zylinderförmig sein.
Gemäß zumindest einer Ausführungsform umfasst das Ausbilden des Trägers ein Umformen der Kontaktstifte mit einem Formkörper. Der Formkörper besteht bevorzugt aus einem dielektrischen Material, insbesondere einem organischen, dielektrischen Material, beispielsweise Epoxid. Der Formkörper wird lateral vollständig um die Kontaktstifte aufgebracht, so dass die Kontaktstifte in dem Formkörper eingebettet werden. Der Formkörper bildet zumindest einen Teil des Trägers. Gemäß zumindest einer Ausführungsform wird die elektrisch leitende Schicht auf eine dem Substrat abgewandte Seite des Formkörpers aufgebracht. Beispielsweise wird die elektrisch leitende Schicht zunächst flächig auf den Formkörper aufgebracht und anschließend fotolithografisch strukturiert.
Gemäß zumindest einer Ausführungsform werden die Kontaktstifte mit der elektrisch leitenden Schicht verbunden. Insbesondere liegen die Kontaktstifte beim Aufbringen der elektrisch leitenden Schicht an einer dem Substrat abgewandten Seite des Formkörpers frei. Zum Beispiel schließen die Kontaktstifte an der dem Substrat abgewandten Seite des Formkörpers bündig mit dem Formkörper ab, bevor die elektrisch leitende Schicht aufgebracht wird.
Nach oder mit dem Aufbringen der elektrisch leitenden Schicht wird die elektrisch leitende Schicht bevorzugt so strukturiert, dass der erste Kontaktstift und der zweite Kontaktstift mit unterschiedlichen Abschnitten der elektrisch leitenden Schicht verbunden sind, wobei die unterschiedlichen Abschnitte der elektrisch leitenden Schicht voneinander getrennt und elektrisch isoliert sind.
Gemäß zumindest einer Ausführungsform wird im Schritt E) die Halbleiterschichtenfolge mit den der elektrisch leitenden Schicht abgewandten Enden der Kontaktstifte leitend verbunden .
Gemäß zumindest einer Ausführungsform umfasst das Substrat die Halbleiterschichtenfolge. Der Schritt E) wird dann zusammen oder gleichzeitig mit dem Schritt A) ausgeführt. Insbesondere handelt es sich bei dem Substrat um ein Aufwachsubstrat mit der darauf epitaktisch gewachsenen Halbleiterschichtenfolge. Das Aufwachsubstrat kann nach dem Ausbilden des Trägers teilweise oder vollständig abgelöst werden.
Alternativ ist aber auch denkbar, dass der Schritt E) nach dem Schritt A) oder nach dem Schritt B) ausgeführt wird. Das Substrat, auf dem der Träger ausgebildet wird, umfasst dann nicht die Halbleiterschichtenfolge und wird zum Beispiel vor oder nach der Vereinzelung abgelöst.
Gemäß zumindest einer Ausführungsform überdeckt der Formkörper zunächst die Kontaktstifte. Das heißt, die Kontaktstifte werden vollständig in dem Formkörper eingebettet. Anschließend wird der Formkörper soweit abgetragen, bis Enden der Kontaktstifte, die vom Substrat abgewandt sind, freigelegt sind. Beispielsweise wird dazu der Formkörper abgeschliffen.
Gemäß zumindest einer Ausführungsform wird eine dielektrische Schicht auf die vom Formkörper abgewandte Seite der elektrisch leitenden Schicht aufgebracht. Die dielektrische Schicht kann aus einem organischen oder anorganischen Material gebildet sein. Die dielektrische Schicht wird bevorzugt vor dem Ausbilden der Gräben auf die elektrisch leitende Schicht aufgebracht. Die Gräben werden dann durch die dielektrische Schicht hindurch ausgebildet. Die dielektrische Schicht bildet dann einen Teil des Trägers.
Gemäß zumindest einer Ausführungsform wird mit dem Verfahren eine Mehrzahl von Halbleiterchips hergestellt. Diese sind zunächst miteinander verbunden und werden im Schritt G) vereinzelt. Die eingebrachten Gräben bilden bevorzugt ein Netz, das eine Vielzahl von Maschen umgibt, wobei jeder Masche ein Halbleiterchip zugeordnet ist.
Weitere vorteilhafte Ausführungsformen und Weiterbildungen des optoelektronischen Halbleiterchips, des
Halbleiterbauteils und des Verfahrens zur Herstellung eines optoelektronischen Halbleiterchips ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen Ausführungsbeispielen. Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen. Die Figuren und die
Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten. Vielmehr können einzelne Elemente, insbesondere Schichtdicken, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein.
Es zeigen:
Figur 1 ein Ausführungsbeispiel des optoelektronischen Halbleiterchips in Querschnittsansicht,
Figur 2 ein Ausführungsbeispiel des Halbleiterbauteils in Querschnittsansicht,
Figuren 3A bis 31 verschiedene Positionen in einem Ausführungsbeispiel des Verfahrens zur Herstellung eines optoelektronischen Halbleiterchips.
Figur 1 zeigt ein Ausführungsbeispiel des optoelektronischen Halbleiterchips 100 in Querschnittsansicht. Bei dem Halbleiterchip 100 handelt es sich um einen Flip-Chip. Der Halbleiterchip 100 umfasst eine Halbleiterschichtenfolge 1 mit einer aktiven Schicht 10 zur Erzeugung oder zur Absorption elektromagnetischer Strahlung. Die Halbleiterschichtenfolge 1 basiert beispielsweise auf einem Nitrid-Verbindungshalbleitermaterial. Ein Aufwachsubstrat für die Halbleiterschichtenfolge 10 ist im vorliegenden Fall abgelöst .
Die Halbleiterschichtenfolge 1 ist auf der Vorderseite 20 eines Trägers 2 aufgebracht. Die Halbleiterschichtenfolge 1 ist über die der Vorderseite 20 zugewandte Seite elektrisch kontaktiert. Eine der Vorderseite 20 gegenüberliegende Rückseite 22 des Trägers 2 bildet auch nahezu die gesamte Rückseite des Halbleiterchips 100. Die Vorderseite 20 und die Rückseite 22 des Trägers 2 sind über Querseiten 21 des Trägers 2 miteinander verbunden. Die Querseiten 21 und die Rückseite 22 bilden Außenflächen des Trägers 2.
Der Träger 2 umfasst einen Formkörper 25 und eine dielektrische Schicht 26. Der Formkörper 25 besteht beispielsweise aus Epoxid, die dielektrische Schicht 26 besteht beispielsweise aus einem anorganischen Material, wie etwa SiN.
An den Querseiten 21 des Trägers 2 sind eine erste Kontaktfläche 31a und eine zweite Kontaktfläche 32a angeordnet. Die Kontaktflächen 31a, 32a liegen im gezeigten, unmontierten Zustand des Halbleiterchips 100 frei und dienen zur externen elektrischen Kontaktierung des Halbleiterchips 100. Elektrisch leitende Verbindungen 31, 32 sind von den Kontaktflächen 31a, 32a zur Vorderseite 20 des Trägers 2 geführt. Die elektrisch leitenden Verbindungen 31, 32 umfassen jeweils einen ersten Abschnitt 31b, 32b in Form von Kontaktstiften, die sich ausgehend von der Vorderseite 20 in Richtung hin zur Rückseite 22 erstrecken. Die Kontaktstifte 31b, 32b sind dabei in einem inneren Bereich des Trägers 2 angeordnet und von dem Formkörper 25 lateral vollständig umgeben. In einem Bereich zwischen der Vorderseite 20 und der Rückseite 22 des Trägers 2 sind zweite Abschnitte 31c, 32c der elektrisch leitenden Verbindungen 31, 32 von den Kontaktstiften 31b, 32b zu den Kontaktflächen 31a, 32a geführt. Die zweiten Abschnitte 31c, 32c verlaufen dabei parallel zur Vorderseite 20 und sind von der Rückseite 22 beabstandet .
Wie in der Figur 1 zu sehen ist, reichen die Kontaktflächen 31a, 32a bis an die Rückseite 22 des Trägers 2 und schließen mit der Rückseite 22 bündig ab. Von der Vorderseite 20 sind die Kontaktflächen 31a, 32a beabstandet beziehungsweise zurückgezogen. Die Kontaktflächen 31a, 32a sowie die elektrischen Verbindungen 31, 32 sind bevorzugt aus Metall, zum Beispiel Aluminium, gebildet.
Figur 2 zeigt ein Ausführungsbeispiel des Halbleiterbauteils in Querschnittsansicht. Dabei ist der in Figur 1 dargestellte Halbleiterchip 100 mit der Rückseite 22 voran auf einen Anschlussträger 200 montiert. Bei dem Anschlussträger 200 handelt es sich beispielsweise um eine Leiterplatte. Der Anschlussträger 200 umfasst einen ersten Anschlussbereich 201a und einen zweiten Anschlussbereich 202a. Bei den Anschlussbereichen 201a, 202a handelt es sich beispielsweise um metallische Flächen des Anschlussträgers 200.
Die seitlichen Kontaktflächen 31a, 32a des Halbleiterchips 100 sind mit einem elektrisch leitenden Verbindungsmittel 8, beispielsweise einem Lotmaterial, benetzt und über dieses Verbindungsmittel 8 elektrisch leitend an die Anschlussbereiche 201a, 202a angeschlossen. Zwischen der Rückseite des Halbleiterchips 100 und dem Anschlussträger 200 ist ein weiteres Verbindungsmittel 9 angeordnet. Dieses bedeckt vorliegend die Rückseite 22 des Trägers 2 vollständig und stellt eine großflächige mechanische Verbindung zwischen dem Anschlussträger 200 und dem Halbleiterchip 100 her. Das weitere Verbindungsmittel 9 kann elektrisch isolierend sein. Beispielsweise handelt es sich um einen Kleber, wie einen Silikonkleber. In dem weiteren Verbindungsmittel 9 können Füllpartikel zur Erhöhung der thermischen Leitfähigkeit eingebettet sein.
In der Figur 3A ist eine erste Position in einem Ausführungsbeispiel des Verfahrens dargestellt. Es ist ein Substrat 4 bereitgestellt, das eine Halbleiterschichtenfolge 1 umfasst. Das Substrat 4 umfasst zum Beispiel das Aufwachsubstrat, auf dem die Halbleiterschichtenfolge 1 epitaktisch gewachsen ist. Auf das Substrat 4 sind Kontaktstifte 31b, 32b aufgebracht, die elektrisch leitend mit der Halbleiterschichtenfolge 1 verbunden sind. Die Kontaktstifte 31b, 32b wurden zum Beispiel galvanisch erzeugt. Die ersten Kontaktstifte 31b werden zum Beispiel mit einer n-dotierten Schicht der Halbleiterschichtenfolge 1 elektrisch leitend verbunden. Die zweiten Kontaktstifte 32b werden zum Beispiel mit einer p-dotierten Schicht der Halbleiterschichtenfolge 1 verbunden. Jedem zu erzeugenden Halbleiterchip wird ein Paar aus einem ersten Kontaktstift 31b und einem zweiten Kontaktstift 32b eindeutig zugeordnet.
In der Figur 3B ist eine zweite Position in dem Verfahren gezeigt, bei der auf das Substrat 4 ein Formkörper 25, beispielsweise aus einem dielektrischen Material, wie Epoxid, aufgebracht ist. Der Formkörper 25 umformt dabei die Kontaktstifte 31b, 32b und überdeckt diese.
In der Figur 3C ist eine dritte Position des Verfahrens gezeigt, bei dem ein Teil des zuvor aufgebrachten Formkörpers 25 abgetragen ist, so dass die Kontaktstifte 31b, 32b an den dem Substrat 4 abgewandten Enden freigelegt sind. An der dem Substrat 4 abgewandten Seite des Formkörpers 25 schließen die Kontaktstifte 31b, 32b also bündig mit dem Formkörper 22 ab. Der Teil des Formkörpers 25 wurde beispielsweise durch Schleifen abgetragen.
Figur 3D zeigt eine vierte Position in dem Verfahren, bei dem auf die dem Substrat 4 abgewandte Seite des Formkörpers 25 eine elektrisch leitende Schicht 33 aufgebracht wird. Die elektrisch leitende Schicht 33 ist beispielsweise eine Metallschicht. Hier wird die elektrisch leitende Schicht 33 zunächst ganzflächig aufgetragen und dabei in elektrischen Kontakt zu den Kontaktstiften 31b, 32b gebracht. Durch die elektrisch leitende Schicht 33 sind die Kontaktstifte 31b,
32b zunächst kurzgeschlossen.
In der Figur 3E ist eine fünfte Position gezeigt, bei der die elektrisch leitende Schicht 33 strukturiert ist, so dass Paare jeweils aus einem ersten Kontaktstift 31b und einem zweiten Kontaktstift 32b entstehen, die nicht mehr über die elektrisch leitende Schicht 33 kurzgeschlossen sind.
In der Figur 3F ist eine sechste Position in dem Verfahren gezeigt, in der auf die dem Formkörper 25 abgewandte Seite der elektrisch leitenden Schicht 33 eine dielektrische Schicht 26 aufgebracht wird. Die dielektrische Schicht 26 wird beispielsweise aus einem anorganischen Material gebildet. Die dielektrische Schicht 26 und der Formkörper 25 zusammen bilden einen Träger 2. Die dielektrische Schicht 26 überdeckt die elektrisch leitende Schicht 33 zunächst vollständig .
In der Figur 3G ist eine siebte Position des Verfahrens gezeigt, bei der im Bereich zwischen benachbarten Paaren aus Kontaktstiften 31b, 32b Gräben 5 eingebracht werden. Die Gräben 5 werden von einer dem Substrat 4 abgewandten Seite durch die dielektrische Schicht 26, die elektrisch leitende Schicht 33 und in den Formkörper 25 geführt. Hier enden die Gräben 5 innerhalb des Formkörpers 25. Die Gräben 5 definieren dabei die Form und Größe der später entstehenden Halbleiterchips .
In der Figur 3H ist eine achte Position in dem Verfahren gezeigt, bei der innerhalb der Gräben 5 freiliegende Querseiten 21 des Trägers 2 mit einem elektrisch leitenden Material 34, insbesondere einem Metall, beschichtet werden. Dabei wird das elektrisch leitende Material 34 elektrisch leitend mit der elektrisch leitenden Schicht 33 verbunden.
In der Figur 31 ist eine neunte Position des Verfahrens gezeigt, bei der der Träger 2 im Bereich der Gräben 5 und auch die Halbleiterschichtenfolge 1 vollständig durchtrennt werden, wodurch einzelne, optoelektronische Halbleiterchips entstehen. Das zuvor aufgebrachte, elektrisch leitende Material 34 an den im Bereich der Gräben 5 freiliegenden Querseiten 21 des Trägers 2 bildet dann die Kontaktflächen der Halbleiterchips.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn diese Merkmale oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 102020104396.1, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Bezugszeichenliste
1 Halbleiterschichtenfolge
2 Träger
4 Substrat
5 Graben
8 elektrisch leitendes Verbindungsmittel
9 weiteres Verbindungsmittel
10 aktive Schicht
20 Vorderseite
21 Querseite
22 Rückseite
25 Formkörper
26 dielektrische Schicht
31 elektrisch leitende Verbindung
32 elektrisch leitende Verbindung
33 elektrisch leitende Schicht
34 elektrisch leitendes Material 31a erste Kontaktflächen
32a zweite Kontaktfläche 31b Kontaktstift 32b Kontaktstift
31c zweiter Abschnitt der elektrisch leitenden Verbindung 31
32c zweiter Abschnitt der elektrisch leitenden Verbindung 32
100 optoelektronischer Halbleiterchip
200 Anschlussträger
201a erster Anschlussbereich
202a zweiter Anschlussbereich

Claims

Patentansprüche
1. Optoelektronischer Halbleiterchip (100) umfassend
- einen Träger (2) mit einer Vorderseite (20) und einer der Vorderseite (20) gegenüberliegenden Rückseite (22),
- eine Halbleiterschichtenfolge (1) mit einer aktiven Schicht (10) zur Erzeugung oder Absorption elektromagnetischer Strahlung auf der Vorderseite (20) des Trägers (2),
- eine erste (31a) und eine zweite (32a) Kontaktfläche an Außenflächen des Trägers (2) zur externen elektrischen Kontaktierung des Halbleiterchips (1), wobei
- elektrisch leitende Verbindungen (31, 32) von den Kontaktflächen (31a, 32a) zur Vorderseite (20) des Trägers (2) geführt sind,
- die Halbleiterschichtenfolge (1) über ihre dem Träger (2) zugewandte Seite an die elektrisch leitenden Verbindungen (31, 32) an der Vorderseite (20) angeschlossen ist,
- zumindest die erste Kontaktfläche (31a) an einer quer zur Vorderseite (20) verlaufenden Querseite (21) des Trägers (2) ausgebildet ist.
2. Halbleiterchip (100) nach Anspruch 1, wobei die zweite Kontaktfläche (32a) an einer quer zur Vorderseite (20) verlaufenden Querseite (21) des Trägers (2) ausgebildet ist.
3. Halbleiterchip (100) nach Anspruch 1 oder 2, wobei
- eine Rückseite des Halbleiterchips (100) zumindest teilweise durch die Rückseite (22) des Trägers (2) gebildet ist,
- die Rückseite (22) des Trägers (2) frei von der ersten Kontaktfläche (31a) ist.
4. Halbleiterchip (100) nach einem der vorhergehenden Ansprüche, wobei
- die elektrisch leitenden Verbindungen (31, 32) jeweils einen ersten Abschnitt in Form eines Kontaktstiftes (31b, 32b) aufweisen, der sich ausgehend von der Vorderseite (20) in Richtung hin zur Rückseite (22) in den Träger (2) hinein erstreckt,
- die Kontaktstifte (31b, 32b) lateral vollständig vom Material des Trägers (2) umgeben sind,
- die elektrisch leitende Verbindung (31) zur ersten Kontaktfläche (31a) einen zweiten Abschnitt (31c) aufweist, der sich parallel zur Vorderseite (20) erstreckt und den Kontaktstift (31b) mit der ersten Kontaktfläche (31a) verbindet .
5. Halbleiterchip (100) nach dem vorhergehenden Anspruch, wobei der Kontaktstift (31b) der elektrisch leitenden Verbindung (31), die mit der ersten Kontaktfläche (31a) verbunden ist, nicht bis zur Rückseite (22) des Trägers (2) reicht.
6. Halbleiterchip (100) nach einem der vorhergehenden Ansprüche, wobei die Rückseite (22) des Trägers (2) von der Halbleiterschichtenfolge (1) elektrisch isoliert ist.
7. Halbleiterchip (100) nach Anspruch 4, wobei
- die Rückseite (22) des Trägers (2) aus dielektrischem Material gebildet ist,
- das dielektrische Material eine thermische Leitfähigkeit von mindestens 10 W/(m-K) aufweist.
8. Halbleiterchip (100) nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip (100) ein Flip-Chip ist.
9. Halbleiterchip (100) nach einem der vorhergehenden Ansprüche, wobei der Träger (2) aus dielektrischem Material besteht.
10. Halbleiterchip (100) nach einem der vorhergehenden Ansprüche, wobei eine Höhe der ersten Kontaktfläche (31a), gemessen als Ausdehnung der ersten Kontaktfläche (31a) in einer Richtung von der Rückseite (22) des Trägers (2) zur Vorderseite (20), zwischen einschließlich 30 % und 100 % des Abstandes zwischen der Vorderseite (20) und der Rückseite (22) des Trägers (2) beträgt .
11. Halbleiterbauteil (1000) umfassend
- einen optoelektronischen Halbleiterchip (100) nach einem der vorhergehenden Ansprüche,
- einen Anschlussträger (200), wobei
- der Anschlussträger (200) Anschlussbereiche (201a, 202a) aufweist,
- der Halbleiterchip (100) auf dem Anschlussträger (200) befestigt ist,
- die erste Kontaktfläche (31a) mit einem elektrisch leitenden Verbindungsmittel (8) benetzt ist, welches eine elektrische Verbindung zwischen einem ersten Anschlussbereich (201a) und der ersten Kontaktfläche (31a) herstellt,
- die zweite Kontaktfläche (32a) mit einem zweiten Anschlussbereich (202a) elektrisch leitend verbunden ist.
12. Halbleiterbauteil (1000) nach Anspruch 11, wobei die Rückseite (22) des Trägers (2) über ein weiteres Verbindungsmittel (9) mit dem Anschlussträger (200) verbunden ist.
13. Halbleiterbauteil (1000) nach Anspruch 12, wobei das weitere Verbindungsmittel (9) ein Matrixmaterial und darin eingebettete, thermisch leitfähige Füllpartikel umfasst .
14. Verfahren zur Herstellung eines optoelektronischen Halbleiterchips (100) umfassend die Schritte:
A) Aufbringen einer elektrisch leitenden Schicht (33) auf ein Substrat (4);
B) Ausbilden eines Trägers (2) auf dem Substrat (4);
C) Erzeugen von Gräben (5), die sich in den Träger (2) hinein und durch die elektrisch leitende Schicht (33) erstrecken;
D) Beschichten von innerhalb der Gräben (5) freilegenden Querseiten (21) des Trägers (2) mit elektrisch leitendem Material (34), wobei das elektrisch leitende Material (34) elektrisch leitend mit der elektrisch leitenden Schicht (33) verbunden wird;
E) elektrisches Verbinden einer Halbleiterschichtenfolge (1), die eine aktive Schicht (10) umfasst, mit der elektrisch leitenden Schicht (33);
F) Durchtrennen des Trägers (2) und/oder der Halbleiterschichtenfolge (1) im Bereich der Gräben (5), wodurch ein optoelektronischer Halbleiterchip (100) entsteht.
15. Verfahren nach Anspruch 14, wobei
- vor dem Schritt A) ein erster (31b) und ein zweiter (32b) elektrisch leitendender Kontaktstift auf dem Substrat (4) erzeugt werden, - das Ausbilden des Trägers (2) ein Uniformen der Kontaktstifte (31b, 32b) mit einem Formkörper (25) umfasst,
- die elektrisch leitende Schicht (33) auf eine dem Substrat (4) abgewandte Seite des Formkörpers (25) aufgebracht wird,
- die Kontaktstifte (31b, 32b) mit der elektrisch leitenden Schicht (33) verbunden werden,
- im Schritt E) die Halbleiterschichtenfolge (1) mit den der elektrisch leitenden Schicht (33) abgewandten Enden der Kontaktstifte (31b, 32b) leitend verbunden wird.
16. Verfahren nach Anspruch 14 oder 15, wobei das Substrat (4) die Halbleiterschichtenfolge (1) umfasst und der Schritt E) zusammen mit dem Schritt A) ausgeführt wird.
17. Verfahren nach Anspruch 15, wobei
- der Formkörper (25) die Kontaktstifte (31b, 32b) zunächst überdeckt,
- anschließend der Formkörper (25) soweit abgetragen wird, bis Enden der Kontaktstifte (31b, 32b), die vom Substrat (4) abgewandt sind, freigelegt sind.
18. Verfahren nach Anspruch 15 oder nach einem der Ansprüche 16 bis 17 in ihrem jeweiligen Rückbezug auf Anspruch 15, wobei eine dielektrische Schicht (26) auf die vom Formkörper (25) abgewandte Seite der elektrisch leitenden Schicht (33) aufgebracht wird.
19. Verfahren nach einem der vorhergehenden Ansprüche 14 bis 18, wobei mit dem Verfahren eine Mehrzahl von Halbleiterchips (100) hergestellt wird, die zunächst miteinander verbunden sind und durch den Schritt G) vereinzelt werden.
PCT/EP2021/053077 2020-02-19 2021-02-09 Optoelektronischer halbleiterchip und dessen herstellungsverfahren WO2021165098A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102020104396.1A DE102020104396A1 (de) 2020-02-19 2020-02-19 Optoelektronischer halbleiterchip, halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102020104396.1 2020-02-19

Publications (1)

Publication Number Publication Date
WO2021165098A1 true WO2021165098A1 (de) 2021-08-26

Family

ID=74587041

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2021/053077 WO2021165098A1 (de) 2020-02-19 2021-02-09 Optoelektronischer halbleiterchip und dessen herstellungsverfahren

Country Status (2)

Country Link
DE (1) DE102020104396A1 (de)
WO (1) WO2021165098A1 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008062767A1 (en) * 2006-11-22 2008-05-29 Shinkawa Ltd. Semiconductor chip provided with side surface electrode, method for manufacturing the semiconductor chip, and three-dimensional mounting module wherein the semiconductor chip is laminated
EP2110866A1 (de) * 2007-02-15 2009-10-21 Panasonic Electric Works Co., Ltd Led-kapselung und struktur zur anbringung einer dreidimensionalen schaltungskomponente
US20150162497A1 (en) * 2013-12-10 2015-06-11 Advanced Optoelectronic Technology, Inc. Light emitting diode package and method for manufacuring the same
US20170133557A1 (en) * 2014-09-30 2017-05-11 Xiamen Sanan Optoelectronics Technology Co., Ltd. Flip-chip Light Emitting Device and Fabrication Method
WO2017167792A1 (de) * 2016-03-31 2017-10-05 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer vielzahl von halbleiterchips, solcher halbleiterchip und modul mit einem solchen halbleiterchip
WO2019002098A1 (de) * 2017-06-30 2019-01-03 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und anordnung mit einem optoelektronischen halbleiterbauteil

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017113020B4 (de) 2017-06-13 2021-07-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Herstellung von Halbleiterbauelementen
DE102018119538A1 (de) 2018-08-10 2020-02-13 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und herstellungsverfahren für optoelektronische halbleiterbauteile

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008062767A1 (en) * 2006-11-22 2008-05-29 Shinkawa Ltd. Semiconductor chip provided with side surface electrode, method for manufacturing the semiconductor chip, and three-dimensional mounting module wherein the semiconductor chip is laminated
EP2110866A1 (de) * 2007-02-15 2009-10-21 Panasonic Electric Works Co., Ltd Led-kapselung und struktur zur anbringung einer dreidimensionalen schaltungskomponente
US20150162497A1 (en) * 2013-12-10 2015-06-11 Advanced Optoelectronic Technology, Inc. Light emitting diode package and method for manufacuring the same
US20170133557A1 (en) * 2014-09-30 2017-05-11 Xiamen Sanan Optoelectronics Technology Co., Ltd. Flip-chip Light Emitting Device and Fabrication Method
WO2017167792A1 (de) * 2016-03-31 2017-10-05 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer vielzahl von halbleiterchips, solcher halbleiterchip und modul mit einem solchen halbleiterchip
WO2019002098A1 (de) * 2017-06-30 2019-01-03 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und anordnung mit einem optoelektronischen halbleiterbauteil

Also Published As

Publication number Publication date
DE102020104396A1 (de) 2021-08-19

Similar Documents

Publication Publication Date Title
DE102010025320B4 (de) Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
EP1774599B1 (de) Verfahren zur herstellung von halbleiterchips in dünnfilmtechnik und halbleiterchip in dünnfilmtechnik
WO2017036841A1 (de) Optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung
DE102013111496A1 (de) Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102013112549A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102007062046A1 (de) Lichtemittierende Bauelementeanordnung, lichtemittierendes Bauelementes sowie Verfahren zum Herstellen einer Bauelementeanordnung
DE102017128457A1 (de) Herstellung optoelektronischer bauelemente
DE102012212968A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
WO2010040337A1 (de) Optoelektronischer halbleiterkörper
DE102008028886B4 (de) Strahlungsemittierendes Bauelement und Verfahren zur Herstellung eines strahlungsemittierenden Bauelements
DE102015106444A1 (de) Optoelektronische Bauelementanordnung und Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementanordnungen
DE102017129924B4 (de) Verkapseltes, anschlussleiterloses package mit zumindest teilweise freiliegender innenseitenwand eines chipträgers, elektronische vorrichtung, verfahren zum herstellen eines anschlussleiterlosen packages und verfahren zum herstellen einer elektronischen vorrichtung
DE102012109995A1 (de) Halbleiterbauelement mit Kontakt, Halbleitervorrichtung und Verfahren zur Herstellung einer externen elektrischen Kontaktierung eines Halbleiterbauelements
EP2580792B1 (de) Strahlungsemittierender halbleiterkörper, verfahren zur herstellung eines strahlungsemittierenden halbleiterkörpers und strahlungsemittierendes halbleiterbauelement
DE10214210B4 (de) Lumineszenzdiodenchip zur Flip-Chip-Montage auf einen lotbedeckten Träger und Verfahren zu dessen Herstellung
EP2304816B1 (de) Elektrolumineszierende vorrichtung und verfahren zur herstellung einer elektrolumineszierenden vorrichtung
WO2021165098A1 (de) Optoelektronischer halbleiterchip und dessen herstellungsverfahren
WO2022248247A1 (de) Optoelektronisches halbleiterbauteil und paneel
WO2016091759A1 (de) Halbleiterbauelement und verfahren zur herstellung einer mehrzahl von halbleiterbauelementen
DE102004036962A1 (de) Verfahren zur Herstellung von Halbleiterchips in Dünnfilmtechnik und Halbleiterchip in Dünnfilmtechnik
DE102015107591B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102004047061B4 (de) Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102015104144A1 (de) Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
DE102007002156A1 (de) Halbleiteranordnung mit Wärmesenke
DE102018131775A1 (de) Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21704505

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21704505

Country of ref document: EP

Kind code of ref document: A1