WO2021033887A1 - 발광 소자 및 이를 포함하는 표시 장치 - Google Patents

발광 소자 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
WO2021033887A1
WO2021033887A1 PCT/KR2020/007233 KR2020007233W WO2021033887A1 WO 2021033887 A1 WO2021033887 A1 WO 2021033887A1 KR 2020007233 W KR2020007233 W KR 2020007233W WO 2021033887 A1 WO2021033887 A1 WO 2021033887A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electrode
light emitting
emitting device
disposed
Prior art date
Application number
PCT/KR2020/007233
Other languages
English (en)
French (fr)
Inventor
문수미
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to EP20854236.5A priority Critical patent/EP4020570A4/en
Priority to CN202080059842.8A priority patent/CN114303253A/zh
Priority to US17/636,480 priority patent/US20220302350A1/en
Publication of WO2021033887A1 publication Critical patent/WO2021033887A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Definitions

  • the present invention relates to a light emitting device and a display device including the same.
  • OLED organic light emitting display
  • LCD liquid crystal display
  • a device that displays an image of a display device includes a display panel such as an organic light emitting display panel or a liquid crystal display panel.
  • the light emitting display panel may include a light emitting device.
  • a light emitting diode LED
  • OLED organic light emitting diode
  • an inorganic material as a fluorescent material Inorganic light emitting diodes.
  • the problem to be solved by the present invention is to provide a light-emitting device with improved electrical polarity further including a doping layer.
  • an object to be solved by the present invention is to provide a display device including the light-emitting element with improved alignment of light-emitting elements.
  • the light emitting device includes a first semiconductor layer doped with a first polarity, a second semiconductor layer doped with a second polarity different from the first polarity, the first semiconductor layer and the second semiconductor layer. 2 an active layer disposed between the semiconductor layers and including a first surface facing the first semiconductor layer and a second surface facing the second semiconductor layer, and formed on the first surface or the second surface of the active layer, And a doped layer having ions of the first polarity or the second polarity.
  • the doped layer may include a first doped layer having the first polarity and formed on the first semiconductor layer.
  • a concentration of ions having the first polarity may be greater than a concentration of ions having the first polarity of the first semiconductor layer.
  • the first doped layer may contact the first surface of the active layer.
  • the first doped layer may be formed to be spaced apart from the first surface of the active layer.
  • the doped layer may include a second doped layer having the second polarity and formed on the second semiconductor layer.
  • the second doped layer may be directly formed on the upper surface of the second semiconductor layer.
  • the second doped layer may contact the second surface of the active layer.
  • An electrode layer disposed on the second semiconductor layer may be further included, and the doped layer may include a third doped layer formed on the electrode layer.
  • the third doped layer may be formed on the upper surface of the electrode layer.
  • the electrode layer may contain indium (In), and the indium content of the third doped layer may be greater than the indium content of the electrode layer.
  • It may further include a sub-semiconductor layer disposed on the electrode layer and having the second polarity.
  • the first semiconductor layer, the second semiconductor layer, and an insulating layer surrounding an outer surface of the active layer may be further included, and the insulating layer may be disposed to cover at least a portion of the electrode layer.
  • the insulating layer includes a first surface, which is an area surrounding the electrode layer, of an outer surface, and a second surface connected to the first surface and in contact with the electrode layer, and the second surface may have a curved shape in at least a portion of the outer surface. have.
  • a display device for solving the above problem includes a substrate, a first electrode disposed on the substrate, a second electrode spaced apart from the first electrode, and disposed between the first electrode and the second electrode. And at least one light-emitting device electrically connected to the first electrode and the second electrode, wherein the light-emitting device includes a first semiconductor layer doped with a first polarity and a second polarity doped with a second polarity different from the first polarity.
  • the light-emitting device may further include an electrode layer disposed on the second semiconductor layer, and may include a first light-emitting device in which the doping layer is disposed on the electrode layer.
  • the doped layer may be formed on an upper surface of the electrode layer.
  • a first contact electrode in contact with one end of the light emitting device and the first electrode; And a second contact electrode in contact with the other end of the light-emitting device and the second electrode, wherein the doping layer of the first light-emitting device may contact the first contact electrode.
  • the light emitting device may further include an insulating layer surrounding the first semiconductor layer, the second semiconductor layer, and the active layer.
  • the light-emitting device may further include a second light-emitting device having a thickness of at least a portion of the insulating layer different from that of another area.
  • a first diameter of a first end and a second diameter of a second end may be smaller than a third diameter between the first end and the second end.
  • a first insulating layer disposed under the light emitting element between the first electrode and the second electrode; And a second insulating layer disposed on the light emitting device and exposing the first end and the second end of the light emitting device.
  • the light-emitting device may further include a third light-emitting device from which the doped layer is removed.
  • the light-emitting device may include a doped layer including ions having an arbitrary polarity.
  • the doped layer may be formed on the semiconductor layer or the electrode layer of the light emitting device, and may contain ions having a higher concentration than the layer in which the doped layer is formed.
  • the display device includes light-emitting elements aligned with a high degree of alignment, thereby minimizing light-emitting defects in light-emitting elements and improving light-emitting reliability of each pixel.
  • FIG. 1 is a schematic plan view of a display device according to an exemplary embodiment.
  • FIG. 2 is a schematic plan view of one pixel of a display device according to an exemplary embodiment.
  • FIG. 3 is a plan view illustrating one sub-pixel of FIG. 2.
  • FIG. 4 is a cross-sectional view taken along lines Xa-Xa', Xb-Xb', and Xc-Xc' of FIG. 3.
  • FIG. 5 is a cross-sectional view illustrating a part of a display device according to another exemplary embodiment.
  • FIG. 6 is a schematic diagram of a light emitting device according to an exemplary embodiment.
  • FIG. 7 is a cross-sectional view taken along line IX-IX' of FIG. 6.
  • FIG. 8 is a schematic diagram illustrating an alignment process of a light emitting device according to an exemplary embodiment.
  • FIG. 9 is a cross-sectional view taken along line Xd-Xd' of FIG. 3.
  • FIG. 10 is a cross-sectional view taken along line Xe-Xe' of FIG. 3.
  • 11 to 18 are cross-sectional views illustrating a manufacturing process of a light emitting device according to an exemplary embodiment.
  • 19 is a cross-sectional view of a light emitting device according to another embodiment.
  • 20 is a cross-sectional view of a light emitting device according to another embodiment.
  • 21 and 22 are cross-sectional views illustrating a part of a manufacturing process of the light emitting device of FIG. 20.
  • FIG. 23 is a cross-sectional view of a light emitting device according to another embodiment.
  • FIG. 24 is a cross-sectional view illustrating a part of a manufacturing process of the light emitting device of FIG. 23.
  • 25 to 28 are cross-sectional views of a light emitting device according to another embodiment.
  • 29 is a schematic diagram of a light emitting device according to another embodiment.
  • FIG. 30 is a cross-sectional view taken along line III-III' of FIG. 29;
  • 31 is a plan view illustrating one sub-pixel of a display device according to another exemplary embodiment.
  • FIG. 32 is a plan view illustrating one pixel of a display device according to another exemplary embodiment.
  • FIG. 1 is a schematic plan view of a display device according to an exemplary embodiment.
  • the display device 10 displays a moving image or a still image.
  • the display device 10 may refer to all electronic devices that provide a display screen. For example, televisions, notebooks, monitors, billboards, Internet of Things, mobile phones, smart phones, tablet PCs (Personal Computers), electronic watches, smart watches, watch phones, head mounted displays, mobile communication terminals, which provide display screens, An electronic notebook, an electronic book, a portable multimedia player (PMP), a navigation device, a game machine, a digital camera, a camcorder, and the like may be included in the display device 10.
  • PMP portable multimedia player
  • the display device 10 includes a display panel that provides a display screen.
  • Examples of the display panel include an LED display panel, an organic light emitting display panel, a quantum dot emission display panel, a plasma display panel, and a field emission display panel.
  • a display panel a case in which an LED display panel is applied is exemplified, but is not limited thereto, and if the same technical idea is applicable, it may be applied to other display panels.
  • the shape of the display device 10 may be variously modified.
  • the display device 10 may have a shape such as a long horizontal rectangle, a long vertical rectangle, a square, a square with a round corner (vertex), other polygons, and circles.
  • the shape of the display area DA of the display device 10 may also be similar to the overall shape of the display device 10. In FIG. 1, a display device 10 and a display area DA having an elongated rectangular shape are illustrated.
  • the display device 10 may include a display area DA and a non-display area NDA.
  • the display area DA is an area in which a screen can be displayed
  • the non-display area NDA is an area in which the screen is not displayed.
  • the display area DA may be referred to as an active area
  • the non-display area NDA may be referred to as an inactive area.
  • the display area DA may generally occupy the center of the display device 10.
  • the display area DA may include a plurality of pixels PX.
  • the plurality of pixels PX may be arranged in a matrix direction.
  • the shape of each pixel PX may be a rectangle or a square in a plane, but is not limited thereto, and each side may be a rhombus shape inclined with respect to one direction.
  • Each of the pixels PX may include one or more light-emitting elements 300 that emit light of a specific wavelength band to display a specific color.
  • FIG. 2 is a schematic plan view of one pixel of a display device according to an exemplary embodiment.
  • 3 is a plan view illustrating one sub-pixel of FIG. 2.
  • each of the plurality of pixels PX may include a first sub-pixel PX1, a second sub-pixel PX2, and a third sub-pixel PX3.
  • the first sub-pixel PX1 emits light of a first color
  • the second sub-pixel PX2 emits light of a second color
  • the third sub-pixel PX3 emits light of a third color.
  • the first color may be blue
  • the second color may be green
  • the third color may be red
  • each sub-pixel PXn may emit light of the same color.
  • FIG. 2 illustrates that the pixel PX includes three sub-pixels PXn, the present invention is not limited thereto, and the pixel PX may include a larger number of sub-pixels PXn.
  • Each of the sub-pixels PXn of the display device 10 may include an area defined as a light emitting area EMA.
  • the first sub-pixel PX1 is the first emission area EMA1
  • the second sub-pixel PX2 is the second emission area EMA2
  • the third sub-pixel PX3 is the third emission area EMA2.
  • the light-emitting area EMA may be defined as an area in which the light-emitting element 300 included in the display device 10 is disposed to emit light of a specific wavelength band.
  • the light-emitting device 300 includes an active layer 360, and the active layer 360 may emit light of a specific wavelength band without direction.
  • each sub-pixel PXn includes an area in which the light-emitting element 300 is disposed, and is a region adjacent to the light-emitting element 300 and includes a region in which light emitted from the light-emitting element 300 is emitted. can do. Further, the present invention is not limited thereto, and the light emitting area EMA may also include a region in which light emitted from the light emitting device 300 is reflected or refracted by another member to be emitted.
  • the plurality of light-emitting elements 300 may be disposed in each sub-pixel PXn, and may form a light-emitting area EMA including an area in which they are disposed and an area adjacent thereto.
  • each of the sub-pixels PXn of the display device 10 may include a non-emission area defined as an area other than the emission area EMA.
  • the non-emission area may be a region in which the light emitting device 300 is not disposed and the light emitted from the light emitting device 300 does not reach and thus does not emit light.
  • Each sub-pixel PXn of the display device 10 is a plurality of electrodes 210 and 220, a light emitting element 300, a plurality of contact electrodes 260, and a plurality of banks 410, 420, and 430, as shown in FIG. ) And at least one insulating layer 510, 520, 550 (shown in FIG. 4).
  • the plurality of electrodes 210 and 220 may be electrically connected to the light emitting devices 300 and may receive a predetermined voltage so that the light emitting device 300 emits light of a specific wavelength range. In addition, at least a portion of each of the electrodes 210 and 220 may be utilized to form an electric field in the sub-pixel PXn to align the light emitting device 300.
  • the plurality of electrodes 210 and 220 may include a first electrode 210 and a second electrode 220.
  • the first electrode 210 may be a pixel electrode separated for each sub-pixel PXn
  • the second electrode 220 may be a common electrode connected in common along each sub-pixel PXn.
  • One of the first electrode 210 and the second electrode 220 may be an anode electrode of the light emitting device 300, and the other may be a cathode electrode of the light emitting device 300.
  • the present invention is not limited thereto, and vice versa.
  • the first electrode 210 and the second electrode 220 extend in the first direction DR1 and are disposed in the first direction DR1 in the electrode stem portions 210S and 220S and the electrode stem portions 210S and 220S, respectively. It may include at least one electrode branch portion 210B and 220B extending and branching in the second direction DR2, which is a direction crossing the.
  • the first electrode 210 extends in the first direction DR1 and is branched from the first electrode stem 210S and the first electrode stem 210S and extends in the second direction DR2. It may include a first electrode branch portion 210B.
  • Both ends of the first electrode stem 210S of an arbitrary pixel are spaced apart between the sub-pixels PXn and terminate, but the adjacent sub-pixels in the same row (e.g., adjacent in the first direction DR1)
  • the first electrode stem part 210S may be substantially on the same straight line. Since both ends of the first electrode stem portions 210S disposed in each sub-pixel PXn are spaced apart from each other, different electrical signals may be applied to each of the first electrode branch portions 210B, and the first electrode branch portions ( 210B) can each be driven separately.
  • the first electrode branch portion 210B is branched from at least a portion of the first electrode stem portion 210S and is disposed to extend in the second direction DR2, and the second electrode branch portion 210B is disposed to face the first electrode stem portion 210S. It may be terminated in a state spaced apart from the electrode stem part 220S.
  • the second electrode 220 extends in the first direction DR1 and is spaced apart from the first electrode stem portion 210S and the second direction DR2 to face the second electrode stem portion 220S and the second electrode stem portion.
  • a second electrode branch portion 220B branched at 220S and extending in the second direction DR2 may be included.
  • the second electrode stem portion 220S may be connected to the second electrode stem portion 220S of another sub-pixel PXn whose other end portion is adjacent in the first direction DR1. That is, unlike the first electrode stem portion 210S, the second electrode stem portion 220S extends in the first direction DR1 and may be disposed to cross each sub-pixel PXn.
  • the second electrode stem 220S crossing each sub-pixel PXn is formed at the outer portion of the display area DA where each pixel PX or the sub-pixels PXn is disposed, or in the non-display area NDA. It can be connected to a portion extending in the direction.
  • the second electrode branch portion 220B may be spaced apart from and faced with the first electrode branch portion 210B, and may be terminated while being spaced apart from the first electrode stem portion 210S.
  • the second electrode branch portion 220B may be connected to the second electrode stem portion 220S, and an end portion in an extended direction may be disposed in the sub-pixel PXn in a state spaced apart from the first electrode stem portion 210S. .
  • the first electrode 210 and the second electrode 220 each pass through a contact hole, for example, a first electrode contact hole CNTD and a second electrode contact hole CNTS, respectively, through the circuit element layer PAL of the display device 10. 22) and may be electrically connected.
  • a first electrode contact hole CNTD is formed for each first electrode stem 210S of each sub-pixel PXn, and a second electrode contact hole CNTS crosses each sub-pixel PXn. It is shown that only one is formed in the second electrode stem 220S.
  • the present invention is not limited thereto, and in some cases, the second electrode contact hole CNTS may also be formed for each sub-pixel PXn.
  • first electrode branch portions 210B are disposed in each sub-pixel PXn, and one second electrode branch portion 220B is disposed therebetween, but is not limited thereto.
  • first electrode 210 and the second electrode 220 do not necessarily have only a shape extending in one direction, and may be disposed in various structures.
  • the first electrode 210 and the second electrode 220 may have a partially curved or bent shape, and one electrode may be disposed to surround the other electrode.
  • the first electrode 210 and the second electrode 220 are at least partially spaced apart from each other to face each other, so that if a space in which the light emitting element 300 is disposed is formed therebetween, the structure or shape in which they are disposed is not particularly limited. I can.
  • the electrode stem portions 210S and 220S may be omitted for the first electrode 210 and the second electrode 220, respectively.
  • the first electrode 210 and the second electrode 220 have only a shape extending in one direction, and may be disposed to be spaced apart from each other in each sub-pixel PXn. For a description of this, reference is made to other embodiments.
  • the plurality of banks 410, 420, and 430 are external banks 430 disposed at a boundary between each sub-pixel PXn, and disposed under each electrode 210, 220 adjacent to the center of each sub-pixel PXn.
  • a plurality of internal banks 410 and 420 may be included. Although the plurality of internal banks 410 and 420 are not shown in the drawing, the first internal bank 410 and the second internal bank 420 are respectively under the first electrode branch part 210B and the second electrode branch part 220B. ) Can be placed.
  • the outer bank 430 may be disposed at a boundary between each sub-pixel PXn. Each end portion of the plurality of first electrode stem portions 210S may be spaced apart from each other with respect to the external bank 430 to end.
  • the outer bank 430 may extend in the second direction DR2 and may be disposed at the boundary of the sub-pixels PXn arranged in the first direction DR1. However, the present invention is not limited thereto, and the outer bank 430 may be disposed at the boundary of the sub-pixels PXn extending in the first direction DR1 and arranged in the second direction DR2.
  • the outer bank 430 may include the same material as the inner banks 410 and 420 and may be formed at the same time in one process.
  • the light emitting device 300 may be disposed between the first electrode 210 and the second electrode 220.
  • the light emitting device 300 may have one end electrically connected to the first electrode 210 and the other end electrically connected to the second electrode 220.
  • the light emitting device 300 may be electrically connected to the first electrode 210 and the second electrode 220, respectively, through a contact electrode 260 to be described later.
  • the plurality of light emitting devices 300 are disposed to be spaced apart from each other and may be substantially aligned in parallel with each other.
  • the interval at which the light-emitting elements 300 are separated is not particularly limited.
  • a plurality of light-emitting devices 300 may be arranged adjacent to each other to form a group, and other plurality of light-emitting devices 300 may be grouped in a state spaced apart at a predetermined interval, and have non-uniform density but oriented in one direction. Can also be aligned.
  • the light-emitting element 300 has a shape extending in one direction, and the direction in which each electrode, for example, the first electrode branch 210B and the second electrode branch 220B, is extended and the light emitting device
  • the direction in which 300 extends may be substantially vertical.
  • the present invention is not limited thereto, and the light emitting device 300 may be disposed at an angle without being perpendicular to the direction in which the first electrode branch portion 210B and the second electrode branch portion 220B extend.
  • the light emitting device 300 may include an active layer 360 including different materials to emit light of different wavelength bands to the outside.
  • the display device 10 may include light-emitting elements 300 that emit light of different wavelength bands.
  • the light-emitting element 300 of the first sub-pixel PX1 has a center wavelength band.
  • the light emitting device 300 of the second sub-pixel PX2 emits a second light L2 having a second wavelength of the center wavelength band.
  • the light emitting device 300 of the third sub-pixel PX3 may include an active layer 360 that emits third light L3 having a third wavelength in a center wavelength band. .
  • the first light L1 is emitted from the first sub-pixel PX1, the second light L2 is emitted from the second sub-pixel PX2, and the third light L1 is emitted from the third sub-pixel PX3. L3) can be emitted.
  • the first light L1 is blue light having a central wavelength band ranging from 450 nm to 495 nm
  • the second light L2 is green light having a central wavelength band ranging from 495 nm to 570 nm
  • the third light (L3) may be red light having a central wavelength band ranging from 620 nm to 752 nm.
  • each of the first sub-pixel PX1, the second sub-pixel PX2, and the third sub-pixel PX3 may include the same type of light emitting device 300 and emit light of substantially the same color. have.
  • the light emitting device 300 may include a doping layer 390 (shown in FIG. 6) having a specific polarity.
  • the light-emitting element 300 includes semiconductor layers having different polarities, and receives electrical signals from the first electrode 210 and the second electrode 220 of the display device 10 to emit light of a specific wavelength range. have.
  • the light-emitting element 300 receives an electric force by an electric field generated by an electric signal transmitted to each of the electrodes 210 and 220 and changes the orientation direction and position, and the first electrode 210 and the second electrode 220 Can be placed between.
  • the light emitting device 300 may further include a doping layer 390 having a specific polarity, and receive a stronger electric force from an electric field generated by an electric signal transmitted to each electrode 210 and 220. have.
  • the doping layer 390 the dipole moment between semiconductor layers having different polarities increases, so that the electric force transmitted by the electric field may increase.
  • the plurality of light emitting devices 300 may be arranged with a high degree of alignment between the electrodes 210 and 220. This will be described later.
  • the display device 10 may include a first insulating layer 510 covering at least a portion of the first electrode 210 and the second electrode 220.
  • the first insulating layer 510 may be disposed on each sub-pixel PXn of the display device 10.
  • the first insulating layer 510 may be disposed to substantially cover each sub-pixel PXn entirely, and may extend and be disposed in other adjacent sub-pixels PXn.
  • the first insulating layer 510 may be disposed to cover at least a portion of the first electrode 210 and the second electrode 220.
  • the first insulating layer 510 is a part of the first electrode 210 and the second electrode 220, specifically, the first electrode branch 210B and the second electrode branch It may be arranged to expose a partial area of 220B.
  • the plurality of contact electrodes 260 may have a shape in which at least a partial region extends in one direction.
  • the plurality of contact electrodes 260 may contact the light emitting device 300 and the electrodes 210 and 220, respectively, and the light emitting devices 300 may be connected to the first electrode 210 and the second electrode through the contact electrode 260. Electrical signals may be received from the electrode 220.
  • the contact electrode 260 may include a first contact electrode 261 and a second contact electrode 262.
  • the first contact electrode 261 and the second contact electrode 262 may be disposed on the first electrode branch portion 210B and the second electrode branch portion 220B, respectively.
  • the first contact electrode 261 is disposed on the first electrode 210 or the first electrode branch 210B to extend in the second direction DR2 and may contact one end of the light emitting device 300. have.
  • the second contact electrode 262 is spaced apart from the first contact electrode 261 in the first direction DR1 and is disposed on the second electrode 220 or the second electrode branch 220B to be disposed in the second direction ( DR2), and may contact the other end of the light emitting device 300.
  • the first contact electrode 261 and the second contact electrode 262 may contact the first electrode 210 and the second electrode 220 exposed through the opening of the first insulating layer 510.
  • the light emitting device 300 may be electrically connected to the first electrode 210 and the second electrode 220 through the first contact electrode 261 and the second contact electrode 262.
  • the first contact electrode 261 and the second contact electrode 262 have a width measured in one direction, respectively, the first electrode 210 and the second electrode 220, or the first electrode branch ( 210B) and the second electrode branch 220B may be larger than the measured width in one direction.
  • the first and second contact electrodes 261 and 262 are side portions of the first electrode 210 and the second electrode 220, or the first electrode branch 210B and the second electrode branch 220B. Can be arranged to cover them.
  • the present invention is not limited thereto, and in some cases, the first and second contact electrodes 261 and 262 are disposed to cover only one side of the first and second electrode branches 210B and 220B. It could be.
  • first contact electrodes 261 and one second contact electrode 262 are disposed in one sub-pixel PXn, but the present invention is not limited thereto.
  • the number of the first and second contact electrodes 261 and 262 is the first electrode 210 and the second electrode 220 disposed in each sub-pixel PXn, or the first electrode branch 210B. And the number of second electrode branches 220B.
  • the display device 10 includes a circuit element layer PAL positioned under each of the electrodes 210 and 220, and each of the electrodes 210 and 220 and the light emitting element 300. It may include a second insulating layer 520 (shown in FIG. 4) and a passivation layer 550 (shown in FIG. 4) disposed to cover at least a portion.
  • a circuit element layer PAL positioned under each of the electrodes 210 and 220, and each of the electrodes 210 and 220 and the light emitting element 300. It may include a second insulating layer 520 (shown in FIG. 4) and a passivation layer 550 (shown in FIG. 4) disposed to cover at least a portion.
  • FIG. 4 the structure of the display device 10 will be described in detail with reference to FIG. 4.
  • FIG. 4 is a cross-sectional view taken along lines Xa-Xa', Xb-Xb', and Xc-Xc' of FIG. 3.
  • 4 illustrates only a cross section of the first sub-pixel PX1, the same may be applied to the other pixel PX or the sub-pixel PXn.
  • 4 is a cross-sectional view illustrating one end and the other end of the light emitting device 300 disposed in the first sub-pixel PX1.
  • the display device 10 may include a circuit element layer PAL and an emission layer EML.
  • the circuit element layer PAL includes the substrate 110, the buffer layer 115, the light blocking layer BML, the first and second transistors 120 and 140, and the emission layer EML is the first and second transistors. It may include a plurality of electrodes 210 and 220 disposed above the 120 and 140, a light emitting device 300, and a plurality of insulating layers 510, 520, 550, and the like.
  • the substrate 110 may be an insulating substrate.
  • the substrate 110 may be made of an insulating material such as glass, quartz, or polymer resin. Further, the substrate 110 may be a rigid substrate, but may be a flexible substrate capable of bending, folding, rolling, or the like.
  • the light blocking layer BML may be disposed on the substrate 110.
  • the light blocking layer BML may include a first light blocking layer BML1 and a second light blocking layer BML2.
  • the first light blocking layer BML1 may be electrically connected to the first drain electrode 123 of the first transistor 120 to be described later.
  • the second light blocking layer BML2 may be electrically connected to the second drain electrode 143 of the second transistor 140.
  • the first light blocking layer BML1 and the second light blocking layer BML2 overlap with the first active material layer 126 of the first transistor 120 and the second active material layer 146 of the second transistor 140, respectively Are arranged to be
  • the first and second light blocking layers BML1 and BML2 may include a light-blocking material to prevent light from entering the first and second active material layers 126 and 146.
  • the first and second light blocking layers BML1 and BML2 may be formed of an opaque metal material that blocks light transmission.
  • the present invention is not limited thereto, and in some cases, the light blocking layer BML may be omitted.
  • the buffer layer 115 is disposed on the light blocking layer BML and the substrate 110.
  • the buffer layer 115 may be disposed to cover the entire substrate 110 including the light blocking layer BML.
  • the buffer layer 115 may prevent diffusion of impurity ions, prevent penetration of moisture or outside air, and may perform a surface planarization function.
  • the buffer layer 115 may insulate the light blocking layer BML and the first and second active material layers 126 and 146 from each other.
  • a semiconductor layer is disposed on the buffer layer 115.
  • the semiconductor layer may include a first active material layer 126 of the first transistor 120, a second active material layer 146 of the second transistor 140, and an auxiliary layer 163.
  • the semiconductor layer may include polycrystalline silicon, single crystal silicon, or oxide semiconductor.
  • the first active material layer 126 may include a first doped region 126a, a second doped region 126b, and a first channel region 126c.
  • the first channel region 126c may be disposed between the first doped region 126a and the second doped region 126b.
  • the second active material layer 146 may include a third doped region 146a, a fourth doped region 146b, and a second channel region 146c.
  • the second channel region 146c may be disposed between the third doped region 146a and the fourth doped region 146b.
  • the first active material layer 126 and the second active material layer 146 may include polycrystalline silicon. Polycrystalline silicon may be formed by crystallizing amorphous silicon.
  • the crystallization method examples include RTA (Rapid thermal annealing) method, SPC (Solid phase crystallization) method, ELA (Excimer laser annealing) method, MILC (Metal induced crystallization) method, SLS (Sequential lateral solidification) method, etc. , but is not limited thereto.
  • the first active material layer 126 and the second active material layer 146 may include single crystal silicon, low-temperature polycrystalline silicon, amorphous silicon, or the like.
  • the first doped region 126a, the second doped region 126b, the third doped region 146a, and the fourth doped region 146b are formed of the first active material layer 126 and the second active material layer 146. Some regions may be regions doped with impurities. However, it is not limited thereto.
  • the first active material layer 126 and the second active material layer 146 are not necessarily limited to those described above.
  • the first active material layer 126 and the second active material layer 146 may include an oxide semiconductor.
  • the first doped region 126a and the third doped region 146a may be a first conductive region
  • the second doped region 126b and the fourth doped region 146b are second conductive regions. I can.
  • the oxide semiconductor may be an oxide semiconductor containing indium (In).
  • the oxide semiconductor is Indium-Tin Oxide (ITO), Indium-Zinc Oxide (IZO), Indium-Galium Oxide (IGO), Indium- Indium-Zinc-Tin Oxide (IZTO), Indium-Galium-Tin Oxide (IGTO), Indium-Galium-Zinc-Tin Oxide, IGZTO), etc.
  • ITO Indium-Tin Oxide
  • IZO Indium-Zinc Oxide
  • IGO Indium-Galium Oxide
  • IZTO Indium-Indium-Zinc-Tin Oxide
  • IGTO Indium-Galium-Zinc-Tin Oxide
  • IGZTO Indium-Galium-Zinc-Tin Oxide
  • a first gate insulating layer 150 is disposed on the semiconductor layer.
  • the first gate insulating layer 150 may be disposed to cover the buffer layer 115 including a semiconductor layer.
  • the first gate insulating layer 150 may function as a gate insulating layer of the first and second transistors 120 and 140.
  • a first conductive layer is disposed on the first gate insulating layer 150.
  • the first conductive layer is a first gate electrode 121 disposed on the first active material layer 126 of the first transistor 120 on the first gate insulating layer 150 and a second active layer of the second transistor 140
  • a second gate electrode 141 disposed on the material layer 146 and a power line 161 disposed on the auxiliary layer 163 may be included.
  • the first gate electrode 121 overlaps the first channel region 126c of the first active material layer 126
  • the second gate electrode 141 is a second channel region of the second active material layer 146 ( 146c).
  • An interlayer insulating layer 170 is disposed on the first conductive layer.
  • the interlayer insulating layer 170 may function as an insulating layer between the first conductive layer and other layers disposed thereon.
  • the interlayer insulating layer 170 may include an organic insulating material and may perform a surface planarization function.
  • a second conductive layer is disposed on the interlayer insulating layer 170.
  • the second conductive layer includes a first drain electrode 123 and a first source electrode 124 of the first transistor 120, and a second drain electrode 143 and a second source electrode 144 of the second transistor 140. , And a power electrode 162 disposed on the power line 161.
  • the first drain electrode 123 and the first source electrode 124 are formed in the first doped region of the first active material layer 126 through a contact hole penetrating the interlayer insulating layer 170 and the first gate insulating layer 150. 126a) and the second doped region 126b, respectively.
  • the second drain electrode 143 and the second source electrode 144 are formed in a third doped region of the second active material layer 146 through a contact hole penetrating the interlayer insulating layer 170 and the first gate insulating layer 150. 146a) and the fourth doped region 146b, respectively.
  • the first drain electrode 123 and the second drain electrode 143 may be electrically connected to the first light blocking layer BML1 and the second light blocking layer BML2, respectively, through another contact hole.
  • the via layer 200 is disposed on the second conductive layer.
  • the via layer 200 may include an organic insulating material and may perform a surface planarization function.
  • a plurality of banks 410, 420, 430, a plurality of electrodes 210, 220, and a light emitting device 300 may be disposed on the via layer 200.
  • the plurality of banks 410, 420, and 430 include inner banks 410 and 420 that are spaced apart from each other in each sub-pixel PXn and an outer bank 430 that is disposed at the boundary of neighboring sub-pixels PXn. can do.
  • the outer bank 430 may extend in the first direction DR1 or the second direction DR2 and may be disposed at the boundary of the sub-pixels PXn. That is, the outer bank 430 may divide the boundary of each sub-pixel PXn.
  • the external bank 430 has a function of preventing ink from crossing the boundary of the sub-pixel PXn when the light emitting element 300 sprays dispersed ink using an inkjet printing device. Can be done.
  • the external bank 430 may separate the different light emitting elements 300 for each of the sub-pixels PXn so that the dispersed ink is not mixed with each other. However, it is not limited thereto.
  • the plurality of internal banks 410 and 420 may include a first internal bank 410 and a second internal bank 420 disposed adjacent to the center of each sub-pixel PXn.
  • the first internal bank 410 and the second internal bank 420 are disposed to face each other while being spaced apart.
  • the first electrode 210 may be disposed on the first inner bank 410 and the second electrode 220 may be disposed on the second inner bank 420. 3 and 4, it may be understood that a first electrode branch 210B is disposed on the first internal bank 410 and a second electrode branch 220B is disposed on the second internal bank 420. .
  • the first internal bank 410 and the second internal bank 420 may be disposed to extend in the second direction DR2 within each sub-pixel PXn. Although not shown in the drawing, as the first internal bank 410 and the second internal bank 420 extend in the second direction DR2, they may extend toward the neighboring sub-pixel PXn in the second direction DR2. I can. However, the present invention is not limited thereto, and the first internal bank 410 and the second internal bank 420 may be disposed for each sub-pixel PXn to form a pattern on the front surface of the display device 10.
  • the plurality of banks 410, 420, and 430 may include polyimide (PI), but are not limited thereto.
  • the first internal bank 410 and the second internal bank 420 may have a structure in which at least a portion of the via layer 200 protrudes.
  • the first inner bank 410 and the second inner bank 420 may protrude upward based on a plane on which the light emitting element 300 is disposed, and at least a portion of the protruded portion may have an inclination.
  • the protruding shapes of the first inner bank 410 and the second inner bank 420 are not particularly limited. Since the inner banks 410 and 420 protrude from the via layer 200 and have an inclined side, the light emitted from the light emitting device 300 may be reflected from the inclined side of the inner banks 410 and 420. have.
  • the electrodes 210 and 220 disposed on the inner banks 410 and 420 contain a material having a high reflectance
  • the light emitted from the light emitting device 300 is transmitted from the inner banks 410 and 420. It is reflected from the electrodes 210 and 220 located on the inclined side and may proceed to the upper direction of the via layer 200.
  • the outer bank 430 divides adjacent sub-pixels PXn and at the same time performs a function of preventing ink from overflowing into the adjacent sub-pixels PXn in the inkjet process, while the inner banks 410 and 420 They have a structure protruding within each sub-pixel PXn, and thus may perform a function of a reflective partition wall reflecting light emitted from the light emitting device 300 toward the top of the via layer 200.
  • the plurality of electrodes 210 and 220 may be disposed on the via layer 200 and the internal banks 410 and 420.
  • each of the electrodes 210 and 220 includes electrode stem portions 210S and 220S and electrode branch portions 210B and 220B.
  • Lines Xa-Xa' of FIG. 3 denote the first electrode stem portion 210S
  • line Xb-Xb' of FIG. 3 denotes the first electrode branch portion 210B and the second electrode branch portion of the first area AA1 ( 220B)
  • lines Xc-Xc' of FIG. 3 are lines crossing the second electrode stem 220S. That is, the first electrode 210 disposed in the area Xa-Xa′ of FIG.
  • the electrode 220 is a first electrode branch portion 210B and a second electrode branch portion 220B, respectively, and the second electrode 220 disposed in the area Xc-Xc' of FIG. 4 is a second electrode stem portion 220S.
  • Each of the electrode stem portions 210S and 220S and each of the electrode branch portions 210B and 220B may form the first electrode 210 and the second electrode 220.
  • Part of the first electrode 210 and the second electrode 220 may be disposed on the via layer 200, and some regions may be disposed on the first inner bank 410 and the second inner bank 420. have. That is, the widths of the first electrode 210 and the second electrode 220 may be larger than the widths of the inner banks 410 and 420. Part of the lower surfaces of the first electrode 210 and the second electrode 220 may contact the via layer 200, and another part may contact the internal banks 410 and 420.
  • first electrode stem 210S and the second electrode stem 220S extending in the first direction DR1 of the first electrode 210 and the second electrode 220 It may partially overlap with the bank 410 and the second internal bank 420.
  • the present invention is not limited thereto, and the first electrode stem portion 210S and the second electrode stem portion 220S may not overlap with the first inner bank 410 and the second inner bank 420.
  • a first electrode contact hole CNDT partially exposing the first drain electrode 123 of the first transistor 120 through the via layer 200 in the first electrode stem 210S of the first electrode 210 Can be formed.
  • the first electrode 210 may contact the first drain electrode 123 through the first electrode contact hole CNTD.
  • the first electrode 210 is electrically connected to the first drain electrode 123 of the first transistor 120 to receive a predetermined electric signal.
  • a second electrode contact hole CNTS may be formed in the second electrode stem 220S of the second electrode 220 to penetrate through the via layer 200 to expose a part of the power electrode 162.
  • the second electrode 220 may contact the power electrode 162 through the second electrode contact hole CNTS.
  • the second electrode 220 may be electrically connected to the power electrode 162 to receive a predetermined electric signal from the power electrode 162.
  • Partial regions of the first electrode 210 and the second electrode 220 for example, the first electrode branch portion 210B and the second electrode branch portion 220B, respectively, the first internal bank 410 and the second internal It may be disposed on the bank 420.
  • the first electrode branch part 210B may be disposed to cover the first internal bank 410
  • the second electrode branch part 220B may be disposed to cover the second internal bank 420.
  • the first electrode branch portion 210B and the second electrode branch portion 220B are disposed to be spaced apart from each other, and a plurality of light emitting devices 300 may be disposed therebetween.
  • each of the electrodes 210 and 220 may include a transparent conductive material.
  • each of the electrodes 210 and 220 may include a material such as Indium Tin Oxide (ITO), Indium Zinc Oxide (IZO), and Indium Tin-Zinc Oxide (ITZO), but is not limited thereto.
  • each of the electrodes 210 and 220 may include a conductive material having high reflectivity.
  • each of the electrodes 210 and 220 may include a metal such as silver (Ag), copper (Cu), or aluminum (Al) as a material having a high reflectance. In this case, light incident on each of the electrodes 210 and 220 may be reflected to emit light in the upper direction of each sub-pixel PXn.
  • the electrodes 210 and 220 may have a structure in which one or more layers of a transparent conductive material and a metal layer having a high reflectivity are stacked, or may be formed as one layer including them.
  • each of the electrodes 210 and 220 has a stacked structure of ITO/silver (Ag)/ITO/IZO, or an alloy containing aluminum (Al), nickel (Ni), lanthanum (La), etc. Can be However, it is not limited thereto.
  • the first insulating layer 510 is disposed on the via layer 200, the first electrode 210 and the second electrode 220.
  • the first insulating layer 510 is disposed to partially cover the first electrode 210 and the second electrode 220.
  • the first insulating layer 510 is disposed to cover most of the upper surfaces of the first electrode 210 and the second electrode 220, and an opening exposing a portion of the first electrode 210 and the second electrode 220 ( Not shown) may be formed.
  • the opening of the first insulating layer 510 may be positioned so that relatively flat top surfaces of the first electrode 210 and the second electrode 220 are exposed.
  • a step may be formed between the first insulating layer 510 and the second electrode 220 so that a portion of the upper surface thereof is depressed.
  • the first insulating layer 510 includes an inorganic insulating material, and the first insulating layer 510 disposed to cover the first electrode 210 and the second electrode 220 is disposed below. A part of the upper surface may be depressed by the step of the member.
  • the light emitting device 300 disposed on the first insulating layer 510 between the first electrode 210 and the second electrode 220 may form an empty space between the recessed upper surfaces of the first insulating layer 510. I can.
  • the light emitting device 300 may be disposed to be partially spaced apart from the top surface of the first insulating layer 510, and a material constituting the second insulating layer 520 to be described later may be filled in the space.
  • the first insulating layer 510 may form a flat top surface so that the light emitting device 300 is disposed.
  • the upper surface may extend in one direction toward the first electrode 210 and the second electrode 220 and may end at the inclined side of the first electrode 210 and the second electrode 220. That is, the first insulating layer 510 may be disposed in a region where each of the electrodes 210 and 220 overlaps the inclined side surfaces of the first internal bank 410 and the second internal bank 420.
  • the contact electrode 260 to be described later makes contact with the exposed regions of the first electrode 210 and the second electrode 220 and smoothly with the end of the light emitting element 300 on the flat upper surface of the first insulating layer 510. I can contact you.
  • the first insulating layer 510 may protect the first electrode 210 and the second electrode 220 and insulate them from each other. In addition, it is possible to prevent the light emitting device 300 disposed on the first insulating layer 510 from being damaged by direct contact with other members.
  • the shape and structure of the first insulating layer 510 is not limited thereto.
  • the light emitting device 300 may be disposed on the first insulating layer 510 between the electrodes 210 and 220.
  • at least one light emitting device 300 may be disposed on the first insulating layer 510 disposed between the respective electrode branches 210B and 220B.
  • the present invention is not limited thereto, and although not shown in the drawing, at least some of the light emitting devices 300 disposed in each sub-pixel PXn may be disposed in a region other than between the respective electrode branches 210B and 220B.
  • the light-emitting device 300 may be disposed so that some regions overlap the electrodes 210 and 220.
  • the light-emitting device 300 may be disposed on each end of the first electrode branch portion 210B and the second electrode branch portion 220B facing each other.
  • a plurality of layers may be disposed in a horizontal direction on the via layer 200.
  • the light emitting element 300 of the display device 10 may have a shape extending in one direction, and may have a structure in which a plurality of semiconductor layers are sequentially disposed in one direction.
  • the first semiconductor layer 310, the active layer 360, the second semiconductor layer 320, and the electrode layer 370 are sequentially disposed along one direction, and the outer surface thereof is The insulating layer 380 may be surrounded.
  • the light-emitting element 300 disposed in the display device 10 is disposed so that one extended direction is parallel to the via layer 200, and a plurality of semiconductor layers included in the light-emitting element 300 is a top surface of the via layer 200. It may be arranged sequentially along a direction parallel to the. However, it is not limited thereto. In some cases, when the light emitting device 300 has a different structure, a plurality of layers may be disposed in a direction perpendicular to the via layer 200. As described above, the light emitting device 300 further includes a doped layer 390. This will be described later with reference to other drawings.
  • one end of the light emitting device 300 may contact the first contact electrode 261 and the other end may contact the second contact electrode 262.
  • the first contact electrode 261 and the second contact since the insulating layer 380 is not formed on the extended end surface of the light emitting element 300 but is exposed, the first contact electrode 261 and the second contact to be described later in the exposed area It may be in contact with the electrode 262. However, it is not limited thereto. In some cases, at least a portion of the insulating layer 380 may be removed from the light emitting device 300, and the insulating layer 380 may be removed to partially expose both end sides of the light emitting device 300.
  • the insulating layer 380 may be partially removed.
  • the exposed side surface of the light emitting device 300 may contact the first contact electrode 261 and the second contact electrode 262.
  • the second insulating layer 520 may be partially disposed on the light emitting device 300 disposed between the first electrode 210 and the second electrode 220.
  • the second insulating layer 520 is disposed to partially cover the outer surface of the light-emitting element 300 to protect the light-emitting element 300 and fix the light-emitting element 300 during the manufacturing process of the display device 10 You can also do according to an embodiment, the second insulating layer 520 is disposed on the light emitting device 300, and one end and the other end of the light emitting device 300 may be exposed.
  • the light emitting device 300 may have one exposed end and the other end in contact with the contact electrode 260 and receive electrical signals from the electrodes 210 and 220.
  • the shape of the second insulating layer 520 may be formed by a patterning process using a material forming the second insulating layer 520 using a conventional mask process.
  • the mask for forming the second insulating layer 520 has a width narrower than the length of the light-emitting element 300, and the material forming the second insulating layer 520 is patterned to expose both ends of the light-emitting element 300. I can. However, it is not limited thereto.
  • the materials of the second insulating layer 520 may be disposed between the lower surface of the light emitting device 300 and the first insulating layer 510.
  • the second insulating layer 520 may be formed to fill a space between the first insulating layer 510 and the light emitting element 300 formed during the manufacturing process of the display device 10. Accordingly, the second insulating layer 520 may be formed to surround the outer surface of the light emitting device 300. However, it is not limited thereto.
  • the second insulating layer 520 may be disposed to extend in the second direction DR2 between the first electrode branch portion 210B and the second electrode branch portion 220B on a plane.
  • the second insulating layer 520 may have a planar island shape or a linear shape on the via layer 200.
  • the first contact electrode 261 and the second contact electrode 262 are disposed on the electrodes 210 and 220 and the second insulating layer 520, respectively.
  • a second insulating layer 520 is disposed between the first contact electrode 261 and the second contact electrode 262, and the second insulating layer 520 includes the first contact electrode 261 and the second contact electrode 262. ) Can be insulated from each other to prevent direct contact.
  • the first contact electrode 261 and the second contact electrode 262 may contact at least one end of the light emitting element 300, and the first contact electrode 261 and the second contact electrode 262 ) May be electrically connected to the first electrode 210 or the second electrode 220 to receive an electric signal.
  • the first contact electrode 261 may contact the exposed area of the first electrode 210 on the first internal bank 410, and the second contact electrode 262 is formed on the second inner bank 420.
  • the exposed area of the electrode 220 may be in contact.
  • the first and second contact electrodes 261 and 262 may transmit electrical signals transmitted from the respective electrodes 210 and 220 to the light emitting device 300.
  • the contact electrode 260 may include a conductive material.
  • it may include ITO, IZO, ITZO, aluminum (Al), and the like. However, it is not limited thereto.
  • the passivation layer 550 may be disposed on the contact electrode 260 and the second insulating layer 520.
  • the passivation layer 550 may function to protect members disposed on the via layer 200 from an external environment.
  • first insulating layer 510, second insulating layer 520, and passivation layer 550 may include an inorganic insulating material or an organic insulating material.
  • first insulating layer 510, the second insulating layer 520, and the passivation layer 550 are silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy), and aluminum oxide ( Inorganic insulating materials such as Al 2 O 3 ) and aluminum nitride (AlN) may be included.
  • the first insulating layer 510, the second insulating layer 520 and the passivation layer 550 are organic insulating materials, such as acrylic resin, epoxy resin, phenol resin, polyamide resin, polyimide resin, unsaturated polyester resin. , Polyphenylene resin, polyphenylene sulfide resin, benzocyclobutene, cardo resin, siloxane resin, silsesquioxane resin, polymethyl methacrylate, polycarbonate, polymethyl methacrylate-polycarbonate synthetic resin, etc. I can. However, it is not limited thereto.
  • the display device 10 may include a greater number of insulating layers. According to an exemplary embodiment, the display device 10 may further include a third insulating layer 530 disposed to protect the first contact electrode 261.
  • FIG. 5 is a cross-sectional view illustrating a part of a display device according to another exemplary embodiment.
  • the display device 10 may further include a third insulating layer 530 disposed on the first contact electrode 261.
  • the display device 10 according to the present exemplary embodiment further includes a third insulating layer 530 and at least a part of the second contact electrode 262 is disposed on the third insulating layer 530.
  • the display device 10 of FIG. 5 is disposed on the first contact electrode 261 and includes a third insulating layer 530 that electrically insulates the first contact electrode 261 and the second contact electrode 262 from each other.
  • Can include.
  • the third insulating layer 530 is disposed so as to cover the first contact electrode 261, but does not overlap with a partial area of the light emitting device 300 so that the light emitting device 300 can be connected to the second contact electrode 262.
  • the third insulating layer 530 may partially contact the first contact electrode 261 and the second insulating layer 520 on the upper surface of the second insulating layer 520.
  • the third insulating layer 530 may be disposed on the second insulating layer 520 to cover one end of the first contact electrode 261. Accordingly, the third insulating layer 530 may protect the first contact electrode 261 and electrically insulate it from the second contact electrode 262.
  • a side surface of the third insulating layer 530 in a direction in which the second contact electrode 262 is disposed may be aligned with one side surface of the second insulating layer 520.
  • the third insulating layer 530 may include an inorganic insulating material like the first insulating layer 510.
  • the first contact electrode 261 may be disposed between the first electrode 210 and the third insulating layer 530, and the second contact electrode 262 may be disposed on the third insulating layer 530.
  • the second contact electrode 262 may partially contact the first insulating layer 510, the second insulating layer 520, the third insulating layer 530, the second electrode 220, and the light emitting element 300. have.
  • One end of the second contact electrode 262 in the direction in which the first electrode 210 is disposed may be disposed on the third insulating layer 530.
  • the passivation layer 550 may be disposed on the third insulating layer 530 and the second contact electrode 262 and may be disposed to protect them. Hereinafter, redundant descriptions will be omitted.
  • the display device 10 may include a light emitting device 300 in which a doped layer 390 is formed on at least one surface of the active layer 360.
  • a light emitting device 300 in which a doped layer 390 is formed on at least one surface of the active layer 360.
  • an electric field is generated on the first electrode 210 and the second electrode 220 so that the light emitting element 300 is interposed between the first electrode 210 and the second electrode 220. It may include a process of aligning.
  • the light-emitting device 300 includes a doped layer 390 to increase a dipole moment, and an electric force transmitted by an electric field may increase.
  • the light emitting device 300 according to an exemplary embodiment will be described in detail with reference to other drawings.
  • FIG. 6 is a schematic diagram of a light emitting device according to an exemplary embodiment.
  • 7 is a cross-sectional view taken along line IX-IX' of FIG. 6.
  • the light-emitting device 300 may be a light-emitting diode, and specifically, the light-emitting device 300 has a size in a micrometer or nano-meter unit, and is an inorganic material made of an inorganic material. It may be a light emitting diode. Inorganic light emitting diodes may be aligned between the two electrodes that form a polarity when an electric field is formed in a specific direction between two electrodes facing each other. The light emitting device 300 may be aligned between the electrodes by an electric field formed on the two electrodes.
  • the light emitting device 300 may have a shape extending in one direction.
  • the light-emitting device 300 may have a shape such as a rod, a wire, or a tube.
  • the light emitting device 300 may be cylindrical or rod-shaped.
  • the shape of the light-emitting device 300 is not limited thereto, and has a shape of a polygonal column such as a regular cube, a rectangular parallelepiped, or a hexagonal column, or extends in one direction but has a partially inclined outer surface. 300) may have various forms.
  • a plurality of semiconductors included in the light-emitting device 300 to be described later may have a structure that is sequentially disposed or stacked along the one direction.
  • the light emitting device 300 may include a semiconductor layer doped with an arbitrary conductivity type (eg, p-type or n-type) impurity.
  • the semiconductor layer may receive an electric signal applied from an external power source and emit it as light in a specific wavelength band.
  • the light emitting device 300 may emit light of a specific wavelength band.
  • the active layer 360 may emit blue light having a central wavelength band ranging from 450 nm to 495 nm.
  • the center wavelength band of blue light is not limited to the above-described range, and includes all wavelength ranges that can be recognized as blue in the art.
  • light emitted from the active layer 360 of the light emitting device 300 is not limited thereto, and green light having a central wavelength band in the range of 495 nm to 570 nm or green light having a central wavelength band in the range of 620 nm to 750 nm. It may be red light.
  • the light emitting device 300 that emits blue light will be described as an example.
  • the light emitting device 300 includes a first semiconductor layer 310, a second semiconductor layer 320, an active layer 360, an insulating layer 380, and a doping layer 390 can do.
  • the light emitting device 300 may further include an electrode layer 370 disposed on one surface of the first semiconductor layer 310 or the second semiconductor layer 320.
  • the first semiconductor layer 310 may be an n-type semiconductor.
  • the first semiconductor layer 310 when the light-emitting device 300 emits light in a blue wavelength band, the first semiconductor layer 310 is AlxGayIn1-x-yN (0 ⁇ x ⁇ 1,0 ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ It may include a semiconductor material having the formula 1).
  • it may be any one or more of n-type doped AlGaInN, GaN, AlGaN, InGaN, AlN, and InN.
  • the first semiconductor layer 310 may be doped with an n-type dopant.
  • the n-type dopant may be Si, Ge, Sn, or the like.
  • the first semiconductor layer 310 may be n-GaN doped with n-type Si.
  • the length of the first semiconductor layer 310 may range from 1.5 ⁇ m to 5 ⁇ m, but is not limited thereto.
  • the second semiconductor layer 320 is disposed on the active layer 360 to be described later.
  • the second semiconductor layer 320 may be a p-type semiconductor.
  • the second semiconductor layer 320 when the light emitting device 300 emits light in a blue or green wavelength band, the second semiconductor layer 320 is AlxGayIn1-x-yN (0 ⁇ A semiconductor material having a formula of x ⁇ 1,0 ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ 1) may be included.
  • it may be any one or more of AlGaInN, GaN, AlGaN, InGaN, AlN, and InN doped with p-type.
  • the second semiconductor layer 320 may be doped with a p-type dopant.
  • the p-type dopant may be Mg, Zn, Ca, Se, Ba, or the like.
  • the second semiconductor layer 320 may be p-GaN doped with p-type Mg.
  • the length of the second semiconductor layer 320 may range from 0.05 ⁇ m to 0.10 ⁇ m, but is not limited thereto.
  • the first semiconductor layer 310 and the second semiconductor layer 320 are configured as one layer, but the present invention is not limited thereto. According to some embodiments, depending on the material of the active layer 360, the first semiconductor layer 310 and the second semiconductor layer 320 may have a larger number of layers, such as a clad layer or a tensile strain barrier reducing (TSBR). It may further include a layer. A description of this will be described later with reference to other drawings.
  • TSBR tensile strain barrier reducing
  • the active layer 360 is disposed between the first semiconductor layer 310 and the second semiconductor layer 320.
  • the active layer 360 may include a material having a single or multiple quantum well structure.
  • the active layer 360 includes a material having a multiple quantum well structure, a plurality of quantum layers and well layers may be alternately stacked with each other.
  • the active layer 360 may emit light by combining an electron-hole pair according to an electric signal applied through the first semiconductor layer 310 and the second semiconductor layer 320.
  • the active layer 360 may include a material such as AlGaN or AlGaInN.
  • the active layer 360 when the active layer 360 has a multi-quantum well structure in which quantum layers and well layers are alternately stacked, the quantum layer may include a material such as AlGaN or AlGaInN, and the well layer may include a material such as GaN or AlInN.
  • the active layer 360 includes AlGaInN as a quantum layer and AlInN as a well layer, and as described above, the active layer 360 is a blue light having a center wavelength band in the range of 450 nm to 495 nm. Can emit
  • the active layer 360 may have a structure in which a semiconductor material having a large band gap energy and a semiconductor material having a small band gap energy are alternately stacked with each other, or the wavelength band of the emitted light.
  • Other Group 3 to 5 semiconductor materials may be included according to the present invention.
  • the light emitted by the active layer 360 is not limited to light in the blue wavelength band, and in some cases, light in the red and green wavelength bands may be emitted.
  • the length of the active layer 360 may have a range of 0.05 ⁇ m to 0.10 ⁇ m, but is not limited thereto.
  • light emitted from the active layer 360 may be emitted not only to the outer surface of the light emitting device 300 in the longitudinal direction, but also to both side surfaces.
  • the light emitted from the active layer 360 is not limited in directionality in one direction.
  • the electrode layer 370 may be an ohmic contact electrode. However, the present invention is not limited thereto, and may be a Schottky contact electrode.
  • the light-emitting device 300 may include at least one electrode layer 370. 6 illustrates that the light emitting device 300 includes one electrode layer 370, but is not limited thereto. In some cases, the light emitting device 300 may include or be omitted in a larger number of electrode layers 370. The description of the light-emitting device 300 to be described later may be equally applied even if the number of electrode layers 370 is changed or other structures are further included.
  • the electrode layer 370 may reduce resistance between the light emitting element 300 and the electrode or contact electrode.
  • the electrode layer 370 may include a conductive metal.
  • the electrode layer 370 is aluminum (Al), titanium (Ti), indium (In), gold (Au), silver (Ag), ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), and ITZO ( Indium Tin-Zinc Oxide) may contain at least any one.
  • the electrode layer 370 may include a semiconductor material doped with n-type or p-type.
  • the electrode layer 370 may include the same material or different materials, but is not limited thereto.
  • the insulating layer 380 is disposed to surround the outer surfaces of the plurality of semiconductor layers and electrode layers described above.
  • the insulating layer 380 may be disposed to surround at least an outer surface of the active layer 360, and may extend in one direction in which the light emitting device 300 extends.
  • the insulating layer 380 may perform a function of protecting the members.
  • the insulating layer 380 may be formed to surround side surfaces of the members, and both ends of the light emitting device 300 in the longitudinal direction may be exposed.
  • the insulating layer 380 is formed to extend in the longitudinal direction of the light emitting device 300 to cover from the first semiconductor layer 310 to the side surface of the electrode layer 370, but is not limited thereto.
  • the insulating layer 380 may cover only the outer surface of some of the semiconductor layers including the active layer 360, or may cover only a part of the outer surface of the electrode layer 370 to partially expose the outer surface of each electrode layer 370.
  • the insulating layer 380 may be formed to have a rounded top surface in cross section in a region adjacent to at least one end of the light emitting device 300.
  • the thickness of the insulating layer 380 may range from 10 nm to 1.0 ⁇ m, but is not limited thereto. Preferably, the thickness of the insulating layer 380 may be about 40 nm.
  • the insulating layer 380 is a material having insulating properties, for example, silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy), aluminum nitride (AlN), It may contain aluminum oxide (Aluminum oxide, Al 2 O 3 ). Accordingly, an electrical short that may occur when the active layer 360 directly contacts an electrode through which an electrical signal is transmitted to the light emitting device 300 can be prevented. In addition, since the insulating layer 380 includes the active layer 360 and protects the outer surface of the light-emitting device 300, it is possible to prevent a decrease in luminous efficiency.
  • the outer surface of the insulating layer 380 may be surface-treated.
  • the light emitting element 300 may be sprayed onto the electrode in a state dispersed in a predetermined ink to be aligned.
  • the surface of the insulating layer 380 may be hydrophobic or hydrophilic.
  • the light emitting device 300 includes a doped layer 390.
  • the doped layer 390 may be formed on the first semiconductor layer 310, the second semiconductor layer 320, or the electrode layer 370.
  • the doped layer 390 is formed on or on the first surface on which the first semiconductor layer 310 is disposed, or the second semiconductor layer 320 is disposed on the basis of the active layer 360. It can be formed on two sides or on top of it.
  • the doped layer 390 is disposed on the upper surface of the electrode layer 370 that is on the second surface of the active layer 360.
  • the present invention is not limited thereto, and the position of the doped layer 390 in the light emitting device 300 may be variously changed based on the active layer 360.
  • a description will be made based on that the doped layer 390 is formed on the upper surface of the electrode layer 370, and descriptions of various locations of the doped layer 390 will be described later with reference to other embodiments.
  • the doped layer 390 may have ions of a first polarity or a second polarity.
  • the doped layer 390 includes substantially the same material as the layer in which the doped layer 390 is formed, but may further include ions having a first polarity or a second polarity.
  • the doped layer 390 may include the same material as the electrode layer 370, but may have ions of a second polarity and formed on the upper surface of the electrode layer 370.
  • the doped layer 390 according to an exemplary embodiment may not be formed by further depositing or disposing a separate material on the formed semiconductor layer or electrode layer, but may be formed by further doping ions into the semiconductor layer or the material constituting the electrode layer.
  • a doped layer 390 may be formed by doping ions having a second polarity in a partial region of the electrode layer 370. That is, substantially the doped layer 390 may include the same material as the electrode layer 370. However, the present invention is not limited thereto, and the doped layer 390 is a layer separate from the semiconductor layer or the electrode layer, and may be a layer doped with ions having polarity.
  • the position of the doped layer 390 may be changed with respect to the active layer 360 according to the polarity of ions.
  • the active layer 360 When the doped layer 390 has ions of the first polarity, the active layer 360 is formed on the first surface opposite to the first semiconductor layer 310, and when the doped layer 390 has ions of the second polarity, the active layer 360 ) May be formed on the second surface facing the second semiconductor layer 320.
  • the thickness of the doped layer 390 may range from 10 nm to 100 nm. However, it is not limited thereto.
  • the light emitting device 300 includes a first semiconductor layer 310 that is an n-type semiconductor having a first polarity based on the active layer 360, and a second semiconductor layer 320 that is a p-type semiconductor having a second polarity. Includes.
  • a dipole moment may be formed between the first semiconductor layer 310 and the second semiconductor layer 320 having different polarities, and the light emitting device 300 is electrically connected by the dipole moment when placed in an electric field. You can receive power.
  • the light emitting device 300 according to an embodiment further includes a doped layer 390 including ions of a first polarity or a second polarity, and between the first semiconductor layer 310 and the second semiconductor layer 320. The dipole moment formed can be increased.
  • the doped layer 390 is an electric force transmitted by an electric field generated on the electrodes 210 and 220. Can increase
  • FIG. 8 is a schematic diagram illustrating an alignment process of a light emitting device according to an exemplary embodiment.
  • FIG. 8 schematically shows that the light emitting devices 300 are aligned on the first electrode 210 and the second electrode 220 disposed on an arbitrary target substrate SUB.
  • a first region 101 and a second region 102 are defined on the target substrate SUB, and each of the first region 101 and the second region 102 extends in one direction.
  • the first electrode 210 and the second electrode 220 may be disposed.
  • a light emitting device 300 including a doping layer 390 according to an embodiment is disposed on the first electrode 210 and the second electrode 220 of the first region 101, and the second region 102
  • a light emitting device 300 ′ not including the doped layer 390 may be disposed.
  • the light emitting element 300 may be sprayed onto the first electrode 210 and the second electrode 220 while being dispersed in a predetermined ink.
  • an electric signal is applied to the first electrode 210 and the second electrode 220, and the electric signal is the first electrode 210 and the second electrode 220
  • An electric field (IEL) may be generated in the phase.
  • the electric field (IEL) can transmit a dielectrophoretic force to the light-emitting element 300 dispersed in the ink, and the light-emitting element 300 receives the dielectrophoretic force to change the orientation direction and position, and the first electrode ( It is disposed between 210 and the second electrode 220.
  • the light emitting device 300 disposed between the electrodes 210 and 220 in the first region 101 includes a doping layer 390 and is disposed between the electrodes 210 and 220 in the second region 102
  • the light emitting device 300 ′ may not include the doped layer 390.
  • the light emitting element 300 of the first region 101 may have a greater dipole moment than the light emitting element 300 ′ of the second region 102, and the light emitting element 300 of the first region 101 may have an electric field ( The first force Fa received by the IEL may be greater than the second force Fb received by the light emitting device 300 of the second region 102 by the electric field IEL.
  • the light-emitting elements 300 disposed between the electrodes 210 and 220 in the first region 101 may be aligned with a higher degree of alignment than the light-emitting elements 300 ′ in the second region 102.
  • the light emitting devices 300 in the first region 101 have an angle between the one extending direction and the extending direction of each of the electrodes 210 and 220 being oriented close to the vertical, and these are between the electrodes 210 and 220.
  • the placed position may be uniform. Positions where both ends of each light emitting device 300 are placed on each of the electrodes 210 and 220 may be substantially the same.
  • the light-emitting elements 300 ′ disposed between the electrodes 210 and 220 in the second region 102 may have a lower degree of alignment than the light-emitting elements 300 in the first region 101.
  • the light-emitting elements 300 ′ receiving a relatively small second force Fb are oriented with a large error in an angle between one extended direction and the extended direction of each electrode 210, 220, and each electrode ( 210 and 220) may not be uniform.
  • the dipole moment is increased by including the doped layer 390, and the dielectrophoretic force transmitted by the electric field IEL is increased, so that the alignment may be improved.
  • the display device 10 includes the light-emitting elements 300 aligned with a high degree of alignment, thereby minimizing the light emission defect of the light-emitting element 300 and improving the light-emitting reliability of each pixel PX or sub-pixel PXn. have.
  • the doping layer 390 may be formed by doping ions on a specific semiconductor layer using a laser or the like during the manufacturing process of the light emitting device 300. However, it is not limited thereto. Even if ions are not necessarily doped through an external process, the doped layer 390 may be formed by increasing the concentration of ions in a specific region by adjusting the composition ratio of materials constituting them when forming each semiconductor layer. This will be described later.
  • the light emitting device 300 may have a length h of 1 ⁇ m to 10 ⁇ m or 2 ⁇ m to 6 ⁇ m, and preferably 3 ⁇ m to 5 ⁇ m.
  • the diameter of the light emitting device 300 may be in the range of 300 nm to 700 nm, and the aspect ratio of the light emitting device 300 may be 1.2 to 100.
  • the present invention is not limited thereto, and the plurality of light emitting devices 300 included in the display device 10 may have different diameters according to a composition difference of the active layer 360.
  • the diameter of the light emitting device 300 may have a range of about 500 nm.
  • 9 is a cross-sectional view taken along line Xd-Xd' of FIG. 3.
  • 10 is a cross-sectional view taken along line Xe-Xe' of FIG. 3.
  • 9 is a cross-section crossing both ends of the second light emitting device 302 of the display device 10
  • FIG. 10 is a cross-section crossing both ends of the third light-emitting device 303.
  • the display device 10 includes a plurality of light-emitting elements 300, and the light-emitting element 300 includes a first light-emitting element ( 301), a second light emitting device 302, and a third light emitting device 303 may be included.
  • the first light emitting device 301 includes a first semiconductor layer 310, a second semiconductor layer 320, an active layer 360, an electrode layer 370, and a doping layer 390. And an insulating film 380 surrounding them.
  • the first end of the first light emitting device 301 may have a doped layer 390 disposed on the upper surface of the electrode layer 370, and the upper surface of the doped layer 390 may contact the first contact electrode 261.
  • a first semiconductor layer 310 may be disposed at a second end of the first light emitting device 301, and a lower surface of the first semiconductor layer 310 may contact the second contact electrode 262.
  • the insulating layer 380 of the first light emitting device 301 may have a smooth outer surface extending in one direction in which the semiconductor layers of the light emitting device 300 are disposed.
  • the insulating film 380 of the first light-emitting element 301 is not damaged and is uniform according to the position of the surrounding semiconductor layer. It can have a thickness. That is, the diameter of the center of the first light emitting device 301 overlapping with the second insulating layer 520, the diameter of the first end and the diameter of the second end exposed without the second insulating layer 520 It can be substantially the same.
  • the display device 10 may include a second light emitting element 302 in which at least a partial region of the insulating layer 380 ′ has a thickness different from that of another region. have.
  • the second light-emitting device 302 partially includes the exposed first end and the insulating film 380 ′ positioned at the second end without the second insulating layer 520 disposed thereon. Can be etched.
  • the insulating layer 380 ′ of the second light emitting element 302 has a thickness of a portion of the region, for example, the thickness of the insulating layer 380 ′ of the region in contact with the second insulating layer 520 is thicker than that of other regions. I can.
  • the second light emitting element 302 has a first diameter (Db) of a first end and a second diameter (Dc) of the second end being a third diameter (Dc) between the first end and the second end. Can be smaller than ).
  • the first and second end portions exposed by the second insulating layer 520 are etched, so that the insulating layer 380 ′ positioned below the cross section is not etched. May not. That is, the insulating layer 380 ′ in contact with the first insulating layer 510 disposed under the second light emitting device 302 may not be etched.
  • the display device 10 may further include a third light emitting element 303 from which the doped layer 390 has been removed.
  • a doped layer 390 formed on the upper surface of the electrode layer 370 may be removed.
  • the third light-emitting device 303 may also remove the doped layer 390 at the same time while the insulating layer 380 ′ is partially etched in a process in which the second insulating layer 520 is etched. have.
  • the light emitting device 300 is disposed between the first electrode 210 and the second electrode 220 including a doping layer 390 with a high degree of alignment, and in a subsequent process, the doped layers of some light emitting devices 300 ( As the 390 is removed, the third light emitting device 303 may be formed. In this case, the electrode layer 370 at the first end of the third light emitting device 303 may contact the first contact electrode 261. However, it is not limited thereto.
  • 11 to 18 are cross-sectional views illustrating a manufacturing process of a light emitting device according to an exemplary embodiment.
  • the base substrate 1100 may include a sapphire substrate (Al 2 O 3 ) and a transparent substrate such as glass.
  • the present invention is not limited thereto, and may be formed of a conductive substrate such as GaN, SiC, ZnO, Si, GaP, and GaAs.
  • a case where the base substrate 1100 is a sapphire substrate (Al 2 O 3 ) will be described.
  • the thickness of the base substrate 1100 is not particularly limited, but for example, the base substrate 1100 may have a thickness ranging from 400 ⁇ m to 1500 ⁇ m.
  • a plurality of semiconductor layers are formed on the base substrate 1100.
  • a plurality of semiconductor layers grown by an epitaxial method may be formed by growing a seed crystal.
  • the method of forming the semiconductor layer includes electron beam deposition, physical vapor deposition (PVD), chemical vapor deposition (CVD), plasma laser deposition (PLD), and dual thermal evaporation (Dual -type thermal evaporation), sputtering, metal-organic chemical vapor deposition (Metal organic chemical vapor deposition, MOCVD), and the like, and preferably, metal-organic chemical vapor deposition (MOCVD).
  • PVD physical vapor deposition
  • CVD chemical vapor deposition
  • PLD plasma laser deposition
  • dual thermal evaporation Dual evaporation
  • sputtering metal-organic chemical vapor deposition
  • MOCVD metal-organic chemical vapor deposition
  • MOCVD metal-organic chemical vapor deposition
  • MOCVD metal-organic chemical vapor deposition
  • the precursor material for forming a plurality of semiconductor layers is not particularly limited within a range that can be normally selected to form a target material.
  • the precursor material may be a metal precursor including an alkyl group such as a methyl group or an ethyl group.
  • it may be a compound such as trimethyl gallium (Ga(CH 3 ) 3 ), trimethyl aluminum (Al(CH 3 ) 3 ), triethyl phosphate ((C 2 H 5 ) 3 PO 4 ), but is not limited thereto. Does not.
  • a method of forming a plurality of semiconductor layers, a process condition, etc. will be omitted and described, and a sequence and a stacked structure of a method of manufacturing the light emitting device 300 will be described in detail.
  • a buffer material layer 1200 is formed on the base substrate 1100. Although the drawing shows that one layer of the buffer material layer 1200 is stacked, it is not limited thereto, and a plurality of layers may be formed.
  • the buffer material layer 1200 may be disposed to reduce a difference in lattice constant between the first semiconductor 3100 and the base substrate 1100.
  • the buffer material layer 1200 may include an undoped semiconductor, and may include substantially the same material as the first semiconductor 3100, but may be a material that is not doped with n-type or p-type. .
  • the buffer material layer 1200 may be at least one of undoped InAlGaN, GaN, AlGaN, InGaN, AlN, and InN, but is not limited thereto.
  • the buffer material layer 1200 may be omitted depending on the base substrate 1100.
  • the buffer material layer 1200 including an undoped semiconductor is formed on the base substrate 1100 will be described.
  • the semiconductor structure 3000 may include a first semiconductor 3100, an active layer 3600, a second semiconductor 3200, and an electrode material layer 3700.
  • the plurality of material layers included in the semiconductor structure 3000 may be formed by performing a conventional process as described above, and the plurality of layers included in the semiconductor structure 3000 may be the light emitting device 300 according to an embodiment. It may correspond to each of the layers included in the. That is, these may include the same materials as the first semiconductor layer 310, the active layer 360, the second semiconductor layer 320, and the electrode layer 370 of the light emitting device 300, respectively.
  • a doped region 3900 is formed on the upper surface of the electrode material layer 3700 of the semiconductor structure 3000.
  • the doped region 3900 may be formed by irradiating a laser onto an arbitrary region of the semiconductor structure 3000.
  • the doped region 3900 is formed in the semiconductor structure 3000. May be.
  • the doped layer 390 of the light emitting device 300 is formed on the first semiconductor layer 310 or the second semiconductor layer 320, the first semiconductor 3100 or the second semiconductor 3200 A doped region 3900 may be formed by irradiating a laser on the surface.
  • the electrode material layer 3700 When a laser is irradiated on the electrode material layer 3700, some of the materials constituting the electrode material layer 3700 may react with the laser to form ions having polarity.
  • the electrode material layer 3700 disposed on the second semiconductor 3200 may have the same polarity as the second semiconductor 3200, and the doped region 3900 formed in the electrode material layer 3700 may also be a second semiconductor ( 3200) and ions having the same polarity may be formed. Accordingly, in the light emitting device 300 finally manufactured, the polarity of the second semiconductor layer 320 and the electrode layer 370 positioned thereon with respect to the active layer 360 increases, and the polarity of the light emitting device 300 is increased. The dipole moment can increase.
  • the thickness of the doped region 3900 formed on the electrode material layer 3700 of the semiconductor structure 3000 may be greater than the thickness of the doped layer 390 of the light emitting device 300.
  • a part of the doped region 3900 may be etched during a process for forming the insulating layer 380.
  • the doped region 3900 may be formed to be thicker than the thickness of the doped layer 390 of the light emitting device 300 to prevent the doped layer 390 from being finally removed from the light emitting device 300.
  • the thickness of the doped region 3900 may range from 50 nm to 150 nm.
  • the semiconductor structure 3000 in which the doped region 3900 is formed is etched to form a semiconductor crystal 3000 ′.
  • the etching mask layer 1600 and the first pattern layer 1700 are formed on the semiconductor structure 3000, and the semiconductor structure 3000 is perpendicular to the lower substrate 1000. It includes etching in the direction.
  • an etching mask layer 1600 and a first pattern layer 1700 are formed on the semiconductor structure 3000.
  • the etch mask layer 1600 is formed on the doped region 3900, and the first pattern layer 1700 is formed on the etch mask layer 1600.
  • the etch mask layer 1600 may serve as a mask for continuously etching a plurality of layers of the semiconductor structure 3000.
  • the etch mask layer 1600 may include a first etch mask layer 1610 including an insulating material and a second etch mask layer 1620 including a metal.
  • the first etch mask layer 1610 may include oxide or nitride as an insulating material.
  • the insulating material may be, for example, silicon oxide (SiOx), silicon nitride (SiNx), or silicon oxynitride (SiOxNy).
  • the thickness of the first etching mask layer 1610 may range from 0.5 ⁇ m to 1.5 ⁇ m, but is not limited thereto.
  • the second etch mask layer 1620 is disposed on the first etch mask layer 1620.
  • the second etch mask layer 1620 may be a hard mask layer.
  • the second etch mask layer 1620 may include a material capable of performing the role of a mask for continuous etching of the semiconductor structure 3000, and for example, may include a metal such as chromium (Cr).
  • the thickness of the second etch mask layer 1620 may range from 30 nm to 150 nm, but is not limited thereto.
  • the first pattern layer 1700 may be disposed on the etch mask layer 1600.
  • the first pattern layer 1700 may include mask patterns spaced apart from each other and may serve as a mask for continuous etching of the semiconductor structure 3000.
  • the first pattern layer 1700 may include polymers, polystyrene spheres, silica spheres, or the like, but is not particularly limited as long as it is a material capable of forming a pattern.
  • the first pattern layer 1700 when the first pattern layer 1700 includes a polymer, a conventional method capable of forming a pattern using a polymer may be employed.
  • the first pattern layer 1700 including a polymer may be formed by a method such as photolithography, e-beam lithography, and nanoimprint lithography.
  • the first pattern layer 1700 may be formed by nanoimprint lithography.
  • the mask pattern of the first pattern layer 1700 may include nanoimprint resin.
  • the resin is a fluorinated monomer, an acrylate monomer, dipentaerythritol hexaacrylate, dipropylene glycol diacrylate, polyethylene glycol phenyl ether acrylate ( poly(ethylene glycol) phenyletheracrylate), butylated hydroxy toluene (BHT), 1-hydroxy-cyclohexylphenylketone (Irgacure 184), and the like, but are limited thereto. It is not.
  • the semiconductor structure 3000 is etched along the first pattern layer 1700 to form a semiconductor crystal 3000 ′.
  • the etching mask layer 1600 and the electrode material layer 3700 are formed in a direction perpendicular to the lower substrate 1000 in a region where the mask patterns of the first pattern layer 1700 are spaced apart.
  • a first etching step of etching, a second etching step of etching from the second semiconductor 3200 to the first semiconductor 3100, and removing the first pattern layer 1700 and the etching mask layer 1600 I can.
  • the process of etching the semiconductor structure 3000 may be performed by a conventional method.
  • the etching process may be a dry etching method, a wet etching method, a reactive ion etching method (Reactive ion etching, RIE), an inductively coupled plasma reactive ion etching method (ICP-RIE), or the like.
  • reactive ion etching Reactive ion etching, RIE
  • ICP-RIE inductively coupled plasma reactive ion etching method
  • the etching etchant may be Cl 2 or O 2. However, it is not limited thereto.
  • etching of the semiconductor structure 3000 may be performed by using a dry etching method and a wet etching method. For example, first, etching in the depth direction by dry etching may be performed, and then sidewalls etched through wet etching, which is an isotropic etching method, may lie on a plane perpendicular to the surface.
  • the step of removing the etching mask layer 1600 or the first pattern layer 1700 may be performed by a conventional process.
  • the process may include reactive ion etching (RIE), inductively coupled plasma reactive ion It may be an etching method (inductively coupled plasma reactive ion etching, ICP-RIE). However, it is not limited thereto.
  • the semiconductor crystal 3000 ′ formed through the above-described process includes the first semiconductor layer 310, the active layer 360, the second semiconductor layer 320, and the electrode layer 370 of the light emitting device 300 according to an exemplary embodiment.
  • the doped layer 390 in a subsequent process, the doped region 390 ′ may be partially further etched to be formed.
  • a device rod ROD including an insulating layer 380 partially surrounding the outer surface of the semiconductor crystal 3000 ′ is formed.
  • the insulating film 380 is formed by forming an insulating film 3800 surrounding the outer surface of the semiconductor crystal 3000', and then forming the insulating film 3800 so that the doped region 390' is exposed. It can be formed by partially removing it. Since the insulating film 3800 is formed on the outer surface of the semiconductor crystal 3000 ′ including the electrode layer 370 and the doped region 390 ′, the insulating film 380 of the light emitting device 300 is formed of the electrode layer 370 and the doped layer. It may also be formed on the outer surface of the 390.
  • the insulating film 3800 is an insulating material formed on the outer surface of the semiconductor crystal 3000 ′, and may be formed by applying or immersing an insulating material on the outer surface of the vertically etched semiconductor crystal 3000 ′. .
  • the insulating film 3800 may be formed by atomic layer deposition (ALD).
  • the insulating film 3800 may also be formed on the side surface and the upper surface of the semiconductor crystal 3000 ′, and on the lower substrate 1000 exposed in a region where the semiconductor crystal 3000 ′ is spaced apart. A portion of the upper portion of the insulating film 3800 may be removed to expose the upper surface of the doped region 390 ′.
  • the process of partially removing the insulating film 3800 may be performed by dry etching, which is anisotropic etching, or etching back.
  • the upper surface of the insulating film 3800 is removed to expose the doped region 390 ′, and in this process, the doped region 390 ′ is partially removed to form the doped layer 390. That is, the thickness of the doped layer 390 of the light emitting device 300 finally manufactured may be smaller than the thickness of the doped region 390 ′ formed during the manufacturing process of the light emitting device 300.
  • an outer surface of the insulating layer 380 may be formed to be partially curved in a region surrounding the electrode layer 370.
  • the insulating film 380 surrounding the plurality of layers is formed with the end surface partially etched. Can be.
  • the outer surface of the insulating film 380 adjacent to the electrode layer 370 in the light emitting device 300 may be partially removed.
  • the device rod ROD on which the insulating layer 380 is formed is separated from the lower substrate 1000 to form the light emitting device 300.
  • the light emitting device 300 may be manufactured through the process described above.
  • the manufacturing method of the light emitting device 300 includes forming a doped region 3900 in a partial region of the semiconductor structure 3000, and the finally manufactured light emitting device 300 may include a doped layer 390. have.
  • the doped layer 390 may form an area rich in charge in some of the plurality of layers constituting the light emitting device 300. Accordingly, during the manufacturing process of the display device 10, the light emitting element 300 may transmit an electric force transmitted by an electric field more strongly, and alignment reactivity may be improved.
  • the display device 10 includes the light-emitting element 300 that is aligned with a high degree of alignment to minimize the light emission defect of the light-emitting element 300 and improves the light-emitting reliability of each pixel PX and sub-pixel PXn. I can.
  • 19 is a cross-sectional view of a light emitting device according to another embodiment.
  • an end surface of the insulating layer 380_1 may have a partially curved shape.
  • the light-emitting device 300_1 of FIG. 19 is different from the light-emitting device 300 of FIG. 6 in that the end surface of the insulating layer 380_1 has a curved shape.
  • the arrangement and structure of the electrode layer 370, the first semiconductor layer 310, and the active layer 360 are the same as those of FIG. 6, overlapping descriptions will be omitted and the differences will be mainly described below.
  • the insulating layer 380_1 extends in one direction and is connected to the first surface 380S_1 and the first surface 380S_1, which is an area surrounding the electrode layer 370, of the outer surface, and contacts the electrode layer 370. It may include a second surface 380ck_1 that is a surface. The second surface 380ck_1 may have a partially curved shape. The thickness of the first region surrounding the side surface of the active layer 360 may be greater than the thickness of the second region surrounding the side surface of the electrode layer 370 or the doped layer 390.
  • the top surface of the electrode layer 370 or the doped layer 390 is a surface exposed by partially removing the insulating film 3800 in the manufacturing process of the light emitting device 300_1.
  • the insulating layer 380_1 may include a first surface 380S_1 extending in one direction and forming an outer surface of the light emitting device 300_1.
  • the outer surface of the first surface 380S_1 may be curved or flat depending on the shape of the light emitting device 300_1, but may form a flat surface in cross section as shown in the drawing.
  • the side surface of the insulating film 3800 may be partially etched in a process in which the upper surface of the doped layer 390 is exposed.
  • the light emitting device 300 formed through this may include a second surface 380ck_1 partially curved by etching the insulating layer 380_1.
  • the process of removing the insulating film 3800 may be performed by etching in a direction perpendicular to the lower substrate 1000. Accordingly, the insulating film 380_1 of the light emitting device 300 may be formed in a state in which at least one end surface of the insulating film 3800 is partially removed by a process of partially removing the insulating film 3800.
  • 20 is a cross-sectional view of a light emitting device according to another embodiment.
  • an electrode layer 370_2 is formed of a plurality of layers, and each layer may have a different composition ratio.
  • the electrode layer 370_2 of FIG. 20 may include a first layer 371_2 and a second layer 372_2, and the second layer 372_2 may have a high polarity concentration included in the first layer 371_2. That is, the second layer 372_2 may function as the doped layer 390 of the light emitting device 300.
  • the process of forming the electrode material layer 3700 may be performed by a conventional sputtering method or an atomic layer deposition method. As shown in FIG. 12, when the electrode material layer 3700 is formed as a single layer and formed in one process, the material constituting the electrode material layer 3700 is distributed in a relatively uniform concentration within one layer. Can be. Thereafter, a doped region 3900 may be formed through a process of irradiating a laser onto the electrode material layer 3700.
  • the electrode material layer 3700 is formed by performing different processes, thereby forming a plurality of layers.
  • the plurality of layers of the electrode material layer 3700 may have different composition ratios, and a difference in concentration of ions or charges may occur between each layer.
  • the finally manufactured light emitting device 300_2 may include a second layer 372_2 in which the electrode layer 370_2 has a higher ion concentration than the first layer 371_2. Even if the light emitting device 300_2 of FIG. 20 does not include a separate doping layer 390, the second layer 372_2 performing the function of the doped layer 390 by adjusting the composition ratio according to the position of the electrode layer 370_2 It may include.
  • 21 and 22 are cross-sectional views illustrating a part of a manufacturing process of the light emitting device of FIG. 20.
  • the process of forming the electrode material layer 3700_2 includes a first deposition process SP1 of forming the first layer 3710_2 and a second deposition process of forming the second layer 3720_2. It may include a process (SP2).
  • the first layer 3710_2 formed through the first deposition process SP1 may have a higher concentration of ions having an arbitrary polarity than the second layer 3720_2 formed through the second deposition process SP2.
  • the electrode layer 370_2 includes indium-tin oxide (ITO)
  • ITO indium-tin oxide
  • a region having a large ion concentration may be formed by controlling the content of indium (In) and tin (Sn).
  • the first layer 371_2 and the second layer 372_2 of the electrode layer 370_2 may have different amounts of indium (In), and the content of indium (In) of the second layer 372_2 Silver may be greater than the indium content of the first layer 371_2.
  • the second layer 372_2 may contain a higher content of indium than the first layer 371_2 and may partially have ions or charges, and may function as the doped layer 390 of the light emitting device 300_2. .
  • the second deposition process SP2 of forming the second layer 3720_2 has a higher concentration of indium precursor than the first deposition process SP1 of forming the first layer 3710_2. It can be big.
  • the electrode material layer 3700_2 may partially include the second layer 3720_2 having a large concentration of ions or charges, and the finally manufactured light emitting device 300_2 performs the function of the doping layer 390 A second layer 372_2 to be formed may be included.
  • the light-emitting device 300 may further include another layer that performs the function of the doped layer 390 like the light-emitting device 300_2 of FIG. 20.
  • FIG. 23 is a cross-sectional view of a light emitting device according to another embodiment.
  • 24 is a cross-sectional view illustrating a part of a manufacturing process of the light emitting device of FIG. 23.
  • the light emitting device 300_3 may further include a sub-semiconductor layer 321_3 disposed on the electrode layer 370_3 and having a second polarity, for example, p-type. have.
  • the light emitting device 300_3 may further include a sub-semiconductor layer 321_3 disposed on the electrode layer 370_3 in addition to the second semiconductor layer 320_3 disposed between the electrode layer 370_3 and the active layer 360_3.
  • the doped layer 390 may be formed on the first or second surface with respect to the active layer 360, and may include a first polarity or a second polarity according to the position thereof.
  • the doped layer 390 When the doped layer 390 is formed on one side of the active layer 360 on which the second semiconductor layer 320 is disposed, the doped layer 390 has the same second polarity as the second semiconductor layer 320. It may contain ions.
  • the light emitting device 300_3 may further include a sub semiconductor layer 321_3 having a second polarity on the electrode layer 370_3.
  • the sub semiconductor layer 321_3 may include substantially the same material as the second semiconductor layer 320_3.
  • the light emitting device 300_3 may further include a sub-semiconductor layer 321_3 having a second polarity with respect to the active layer 360, so that a dipole moment may increase.
  • the sub-semiconductor layer 3210_3 may be formed without performing a process of irradiating a laser on the semiconductor structure 3000.
  • the sub semiconductor layer 3210_3 may include the same material as the second semiconductor 3200_3. The description thereof is the same as described above, and a detailed description thereof will be omitted.
  • the doped layer 390 of the light emitting device 300 may not necessarily be disposed on the upper surface of the electrode layer 370.
  • the doped layer 390 may be disposed on the lower surface of the electrode layer 370, or may be disposed on other semiconductor layers, such as the first semiconductor layer 310 and the second semiconductor layer 320.
  • 25 to 28 are cross-sectional views of a light emitting device according to another embodiment.
  • FIGS. 25 to 28 are different from the light emitting device 300 of FIG. 7 in that the doped layer 390 is positioned differently.
  • the doped layer 390 may be formed in various positions based on the active layer 360, and may include ions having different polarities depending on the position of the doped layer 390.
  • overlapping descriptions will be omitted and will be described focusing on differences.
  • a doped layer 390_4 may be formed on a lower surface of the electrode layer 370_4 or between the electrode layer 370_4 and the second semiconductor layer 320. have. That is, the doped layer 390_4 may be formed on the upper surface of the second semiconductor layer 320.
  • the light emitting device 300_4 is formed with the doped layer 390_4 ) May be formed under the electrode layer 370_4. In the light emitting device 300_4 of FIG. 25, the position of the doped layer 390_4 is different.
  • a doped layer 390_5 may be disposed on the second semiconductor layer 320_5. Accordingly, in the light emitting device 300_5, the doped layer 390_5 may directly contact the second surface of the active layer 360 facing the second semiconductor layer 320_5.
  • the doped layer 390_5 is disposed on the lower surface of the second semiconductor layer 320_5 or between the second semiconductor layer 320_5 and the active layer 360.
  • the present invention is not limited thereto, and the doped layer 390_5 according to the present exemplary embodiment may be disposed between the upper surface of the second semiconductor layer 320_5 or between the second semiconductor layer 320_5 and the electrode layer 370.
  • a doped layer 390_6 may be disposed on the first semiconductor layer 310_6. Accordingly, in the light emitting device 300_6, the doped layer 390_6 may directly contact the first surface of the active layer 360 facing the first semiconductor layer 310_6. In FIG. 27, it is shown that the doped layer 390_6 is disposed between the top surface of the first semiconductor layer 310_6 or between the first semiconductor layer 310_6 and the active layer 360. However, it is not limited thereto.
  • the doped layer 390_6 formed on the first semiconductor layer 310_6 may include substantially the same material as the first semiconductor layer 310_6, and includes ions having the same first polarity as the first semiconductor layer 310_6 can do.
  • a doped layer 390_7 may be disposed to be spaced apart from a first surface in contact with the first semiconductor layer 310_7 of the active layer 360. That is, the doped layer 390_7 may be disposed at an intermediate position of the first semiconductor layer 310_7.
  • the light emitting devices 300 of FIGS. 25 to 28 are the same as the light emitting device 300 of FIG. 7 except that the doping layer 390 is positioned differently.
  • the process of forming the doped layer 390 is not necessarily performed as a process of irradiating a laser as shown in FIG. 13, and each semiconductor layer is formed as shown in FIGS. 21 and 22. It may be performed by adjusting the concentration of the material deposited in the forming process. The description thereof is the same as described above, and a duplicate description will be omitted.
  • the structure of the light emitting device 300 is not limited to that shown in FIG. 6, and may have other structures.
  • 29 is a schematic diagram of a light emitting device according to another embodiment.
  • 30 is a cross-sectional view taken along line III-III' of FIG. 29;
  • the light emitting device 300_8 includes a third semiconductor layer 330_8, an active layer 360_8, and a third semiconductor layer 330_8 disposed between the first semiconductor layer 310_8 and the active layer 360_8. 2 A fourth semiconductor layer 340_8 and a fifth semiconductor layer 350_8 disposed between the semiconductor layers 320_8 may be further included.
  • the light emitting device 300_8 of FIGS. 29 and 30 is different from the embodiment of FIG. 6 in that a plurality of semiconductor layers 330_8, 340_8, and 350_8 are further disposed, and the active layer 360_8 contains other elements.
  • descriptions of the electrode layer 370_8, the insulating layer 380_8, and the doped layer 390_8 are substantially the same as in FIG. 6. Hereinafter, overlapping descriptions will be omitted and will be described focusing on differences.
  • the active layer 360 includes nitrogen (N) to emit blue or green light.
  • the light emitting device 300_8 of FIGS. 29 and 30 may be a semiconductor in which the active layer 360_8 and other semiconductor layers each contain at least phosphorus (P). That is, the light emitting device 300_8 according to an exemplary embodiment may emit red light having a center wavelength band ranging from 620 nm to 750 nm.
  • the central wavelength band of red light is not limited to the above-described range, and includes all wavelength ranges that can be recognized as red in the art.
  • the first semiconductor layer 310_8 is an n-type semiconductor layer, and when the light emitting device 300_8 emits red light, the first semiconductor layer 310_8 is In x Al y Ga 1-xy P (0 ⁇ A semiconductor material having a formula of x ⁇ 1,0 ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ 1) may be included.
  • the first semiconductor layer 310_8 may be any one or more of n-type doped InAlGaP, GaP, AlGaP, InGaP, AlP, and InP.
  • the first semiconductor layer 310_8 may be doped with an n-type dopant.
  • the n-type dopant may be Si, Ge, Sn, or the like.
  • the first semiconductor layer 310_8 may be n-AlGaInP doped with n-type Si.
  • the length of the first semiconductor layer 310_8 may range from 1.5 ⁇ m to 5 ⁇ m, but is not limited thereto.
  • the second semiconductor layer 320_8 is a p-type semiconductor layer, and when the light emitting device 300_8 emits red light, the second semiconductor layer 320_8 is In x Al y Ga 1-xy P (0 ⁇ x ⁇ 1 , 0 ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ 1).
  • the second semiconductor layer 320_8 may be any one or more of p-type doped InAlGaP, GaP, AlGaNP, InGaP, AlP, and InP.
  • the second semiconductor layer 320_8 may be doped with a p-type dopant.
  • the p-type dopant may be Mg, Zn, Ca, Se, Ba, or the like.
  • the second semiconductor layer 320_8 may be p-GaP doped with p-type Mg.
  • the length of the second semiconductor layer 320_8 may range from 0.08 ⁇ m to 0.25 ⁇ m, but is not limited thereto.
  • the active layer 360_8 may be disposed between the first semiconductor layer 310_8 and the second semiconductor layer 320_8. Like the active layer 360 of FIG. 6, the active layer 360_8 of FIGS. 29 and 30 may include a material having a single or multiple quantum well structure to emit light of a specific wavelength band. For example, when the active layer 360_8 emits light in a red wavelength band, the active layer 360_8 may include a material such as AlGaP or AlInGaP.
  • the active layer 360_8 when the active layer 360_8 has a multi-quantum well structure and a quantum layer and a well layer are alternately stacked, the quantum layer may include a material such as AlGaP or AlInGaP, and the well layer may include a material such as GaP or AlInP.
  • the active layer 360_8 may emit red light having a central wavelength band of 620 nm to 750 nm including AlGaInP as a quantum layer and AlInP as a well layer.
  • the light emitting device 300_8 of FIGS. 29 and 30 may include a clad layer disposed adjacent to the active layer 360_8. As shown in the drawing, the third semiconductor layer 330_8 and the fourth semiconductor layer 340_8 disposed between the first semiconductor layer 310_8 and the second semiconductor layer 320_8 above and below the active layer 360_8 are clad. It can be a layer.
  • the third semiconductor layer 330_8 may be disposed between the first semiconductor layer 310_8 and the active layer 360_8. Like the first semiconductor layer 310_8, the third semiconductor layer 330_8 may be an n-type semiconductor.
  • the third semiconductor layer 330_8 is In x Al y Ga 1-xy P (0 ⁇ x ⁇ 1, A semiconductor material having a formula of 0 ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ 1) may be included.
  • the first semiconductor layer 310_8 may be n-AlGaInP
  • the third semiconductor layer 330_8 may be n-AlInP. However, it is not limited thereto.
  • the fourth semiconductor layer 340_8 may be disposed between the active layer 360_8 and the second semiconductor layer 320_8.
  • the fourth semiconductor layer 340_8 may be an n-type semiconductor.
  • the fourth semiconductor layer 340_8 is In x Al y Ga 1-xy P (0 ⁇ x ⁇ 1, A semiconductor material having a formula of 0 ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ 1) may be included.
  • the second semiconductor layer 320_8 may be p-GaP
  • the fourth semiconductor layer 340_8 may be p-AlInP.
  • the fifth semiconductor layer 350_8 may be disposed between the fourth semiconductor layer 340_8 and the second semiconductor layer 320_8.
  • the fifth semiconductor layer 350_8 may be a semiconductor doped in a p-type, such as the second semiconductor layer 320_8 and the fourth semiconductor layer 340_8.
  • the fifth semiconductor layer 350_8 may perform a function of reducing a difference in lattice constant between the fourth semiconductor layer 340_8 and the second semiconductor layer 320_8. That is, the fifth semiconductor layer 350_8 may be a tensile strain barrier reducing (TSBR) layer.
  • TSBR tensile strain barrier reducing
  • the fifth semiconductor layer 350_8 may include p-GaInP, p-AlInP, p-AlGaInP, but is not limited thereto.
  • the doped layer 390_8 is formed on the upper surface of the electrode layer 370_8, but is not limited thereto.
  • the doped layer 390_8 may be formed on a semiconductor layer other than the upper surface of the electrode layer 370_8 as described above with reference to FIGS. 25 to 28. have. A detailed description of this is substantially the same as described above, and will be omitted.
  • the electrode stem portions 210S and 220S extending in the first direction DR1 may be omitted for the first electrode 210 and the second electrode 220.
  • 31 is a plan view illustrating one sub-pixel of a display device according to another exemplary embodiment.
  • a first electrode 210 and a second electrode 220 may be disposed to extend in one direction, that is, in a second direction DR2.
  • electrode stem portions 210S and 220S extending in the first direction DR1 may be omitted.
  • the display device 10 of FIG. 31 is different from the display device 10 of FIG. 3 in that the electrode stem portions 210S and 220S are omitted and one second electrode 220 is further included.
  • overlapping descriptions will be omitted and will be described focusing on differences.
  • the plurality of first electrodes 210 and the second electrodes 220 may extend in the second direction DR2 within each sub-pixel PXn.
  • the external bank 430 may also extend in the second direction DR2.
  • the second electrode 220 and the external bank 430 may extend to other sub-pixels PXn adjacent in the second direction DR2. Accordingly, each of the sub-pixels PXn adjacent in the second direction DR2 may receive the same electric signal from the second electrode 220.
  • a second electrode contact hole CNTS may be disposed for each second electrode 220.
  • the second electrode 220 may be electrically connected to the power electrode 162 of the circuit element layer PAL through the second electrode contact hole CNTS positioned for each sub-pixel PXn.
  • a second electrode contact hole CNTS is formed in each of the two second electrodes 220, but the present invention is not limited thereto.
  • the first electrode 210 may extend in the second direction DR2 but may end at the boundary of each sub-pixel PXn.
  • Each of the sub-pixels PXn adjacent in the second direction DR2 includes a first electrode 210 spaced apart from each other, and they may receive different electrical signals through the first electrode contact hole CNTD. .
  • the shape of the first electrode 210 may be formed by extending and disposing in the second direction DR2 and then disconnecting at the boundary of the adjacent sub-pixel PXn during the manufacturing process of the display device 10.
  • the light emitting devices 300 between one first electrode 210 and one second electrode 220 and between the other first electrode 210 and the other second electrode 220 The light-emitting elements 300 may be connected in parallel.
  • some electrodes 210 and 220 are not electrically connected to the circuit element layer PAL through electrode contact holes CNTD and CNTS, but are disposed as a floating electrode. It could be.
  • the electrode contact holes CNTD, CNTS only electrodes located on the outer side can receive electrical signals through the electrode contact holes (CNTD, CNTS), and the electrodes 210 and 220 disposed between them They may not receive electrical signals directly.
  • the second electrodes 220 for example, the second electrode 220 disposed between the different first electrodes 210 extend in the second direction DR2, but other sub-pixels PXn Like the first electrode 210, it may be terminated at the boundary of each sub-pixel PXn so that it is not disposed at ).
  • the light emitting elements 300 disposed therebetween may be partially connected in series in addition to parallel connection.
  • the outer bank 430 may be disposed at the boundary of the sub-pixels PXn adjacent in the first direction DR1 to extend in the second direction DR2.
  • the external bank 430 may be disposed at the boundary of the sub-pixels PXn adjacent in the second direction DR2 to extend in the first direction DR1.
  • the description of the external bank 430 is the same as described above with reference to FIG. 3.
  • the first and second contact electrodes 261 and 262 included in the display device 10 of FIG. 31 are substantially the same as the display device 10 of FIG. 3.
  • FIG. 31 it is shown that the two first electrodes 210 and the two second electrodes 220 are disposed, and they are alternately spaced apart from each other.
  • the present invention is not limited thereto, and in the display device 10, some electrodes may be omitted or a larger number of electrodes may be disposed.
  • the display device 10 may not have a shape in which the first electrode 210 and the second electrode 220 necessarily extend in one direction.
  • the shape of the first electrode 210 and the second electrode 220 of the display device 10 is not particularly limited as long as they are spaced apart from each other to provide a space in which the light emitting elements 300 are disposed.
  • FIG. 32 is a plan view illustrating one pixel of a display device according to another exemplary embodiment.
  • At least a partial region of the first electrode 210 and the second electrode 225 of the display device 10 has a curved shape, and the first electrode 210 has a curved shape.
  • the region may be spaced apart from and opposite to the curved region of the second electrode 220.
  • the display device 10 of FIG. 32 is different from the display device 10 of FIG. 2 in that the first electrode 210 and the second electrode 220 have different shapes.
  • overlapping descriptions will be omitted and will be described focusing on differences.
  • the first electrode 210 of the display device 10 may include a plurality of holes HOL.
  • the first electrode 210 may include a first hole HOL1, a second hole HOL2, and a third hole HOL3 arranged along the second direction DR2. have.
  • the present invention is not limited thereto, and the first electrode 210 may include a larger number of holes HOL, a smaller number, or only one hole HOL.
  • a description will be made by illustrating that the first electrode 210 includes a first hole HOL1, a second hole HOL2, and a third hole HOL3.
  • each of the first hole HOL1, the second hole HOL2, and the third hole HOL3 may have a circular planar shape.
  • the first electrode 210 may include a curved region formed by each of the holes HOL, and may face the second electrode 220 in the curved region.
  • this is exemplary and is not limited thereto.
  • Each of the first hole HOL1, the second hole HOL2, and the third hole HOL3 is not limited in shape as long as it can provide a space in which the second electrode 220 is disposed, as described later, For example, it may have a planar shape such as an ellipse, a polygon of a rectangle or more.
  • a plurality of second electrodes 220 may be disposed in each sub-pixel PXn.
  • three second electrodes 220 may be disposed corresponding to the first to third holes HOL1, HOL2, and HOL3 of the first electrode 210.
  • the second electrode 220 may be positioned in each of the first to third holes HOL1, HOL2, and HOL3, and may be surrounded by the first electrode 210.
  • the holes HOL of the first electrode 210 have a curved outer surface
  • the second electrodes 220 correspondingly disposed within the hole HOL of the first electrode 210_5 are It has this curved shape and may be spaced apart from and facing the first electrode 210.
  • the first electrode 210 may include holes HOL having a circular shape in plan view
  • the second electrode 220 may have a circular shape in plan view.
  • the first electrode 210 may face the curved surface of the area where the hole HOL is formed is spaced apart from the curved outer surface of the second electrode 220.
  • the first electrode 210 may be disposed to surround the outer surface of the second electrode 220.
  • the light emitting devices 300 may be disposed between the first electrode 210 and the second electrode 220_5.
  • the display device 10 includes a second electrode 220 having a circular shape and a first electrode 210 disposed to surround the second electrode 220, and the plurality of light emitting devices 300 are second electrodes. It may be arranged along the curved outer surface of 220.
  • the light emitting elements 300 since the light emitting elements 300 have a shape extending in one direction, the light emitting elements 300 arranged along the curved outer surface of the second electrode 220 in each sub-pixel PXn are extended. The directions may be arranged to face different directions.
  • Each of the sub-pixels PXn may have various emission directions according to a direction in which the extended direction of the light emitting device 300 is directed.
  • the first electrode 210 and the second electrode 220 are arranged to have a curved shape, so that the light emitting elements 300 disposed therebetween face different directions. It is disposed, and the side visibility of the display device 10 may be improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

발광 소자 및 이를 포함하는 표시 장치가 제공된다. 발광 소자는 제1 극성으로 도핑된 제1 반도체층, 상기 제1 극성과 다른 제2 극성으로 도핑된 제2 반도체층, 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치되고, 상기 제1 반도체층과 대향하는 제1 면 및 상기 제2 반도체층과 대향하는 제2 면을 포함하는 활성층 및 상기 활성층의 제1 면 또는 제2 면 상에 형성되고, 상기 제1 극성 또는 상기 제2 극성의 이온을 갖는 도핑층을 포함한다.

Description

발광 소자 및 이를 포함하는 표시 장치
본 발명은 발광 소자 및 이를 포함하는 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 도핑층을 더 포함하여 전기적 극성이 향상된 발광 소자를 제공하고자 하는 것이다.
또한, 본 발명이 해결하고자 하는 과제는 상기 발광 소자를 포함하여 발광 소자의 정렬도가 개선된 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 발광 소자는 제1 극성으로 도핑된 제1 반도체층, 상기 제1 극성과 다른 제2 극성으로 도핑된 제2 반도체층, 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치되고, 상기 제1 반도체층과 대향하는 제1 면 및 상기 제2 반도체층과 대향하는 제2 면을 포함하는 활성층 및 상기 활성층의 제1 면 또는 제2 면 상에 형성되고, 상기 제1 극성 또는 상기 제2 극성의 이온을 갖는 도핑층을 포함한다.
상기 도핑층은 상기 제1 극성을 갖고 상기 제1 반도체층에 형성된 제1 도핑층을 포함할 수 있다.
상기 제1 도핑층은 상기 제1 극성을 갖는 이온의 농도가 상기 제1 반도체층의 상기 제1 극성을 갖는 이온의 농도보다 클 수 있다.
상기 제1 도핑층은 상기 활성층의 상기 제1 면과 접촉할 수 있다.
상기 제1 도핑층은 상기 활성층의 상기 제1 면과 이격되어 형성될 수 있다.
상기 도핑층은 상기 제2 극성을 갖고 상기 제2 반도체층에 형성된 제2 도핑층을 포함할 수 있다.
상기 제2 도핑층은 상기 제2 반도체층의 상면에 직접 형성될 수 있다.
상기 제2 도핑층은 상기 활성층의 상기 제2 면과 접촉할 수 있다.
상기 제2 반도체층 상에 배치된 전극층을 더 포함하고, 상기 도핑층은 상기 전극층에 형성된 제3 도핑층을 포함할 수 있다.
상기 제3 도핑층은 상기 전극층의 상면에 형성될 수 있다.
상기 전극층은 인듐(In)을 포함하고, 상기 제3 도핑층의 인듐 함량은 상기 전극층의 인듐 함량보다 클 수 있다.
상기 전극층 상에 배치되고 상기 제2 극성을 갖는 서브 반도체층을 더 포함할 수 있다.
상기 제1 반도체층, 상기 제2 반도체층 및 상기 활성층의 외면을 둘러싸는 절연막을 더 포함하고, 상기 절연막은 상기 전극층의 적어도 일부를 덮도록 배치될 수 있다.
상기 절연막은 외면 중 상기 전극층을 둘러싸는 영역인 제1 면, 및 상기 제1 면과 연결되어 상기 전극층과 접하는 제2 면을 포함하고, 상기 제2 면은 적어도 일부 영역이 곡률진 형상을 가질 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치된 제1 전극 및 상기 제1 전극과 이격된 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이에 배치되어 상기 제1 전극 및 상기 제2 전극과 전기적으로 연결된 적어도 하나의 발광 소자를 포함하고, 상기 발광 소자는, 제1 극성으로 도핑된 제1 반도체층, 상기 제1 극성과 다른 제2 극성으로 도핑된 제2 반도체층, 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층 및 상기 활성층의 제1 면 또는 제2 면 상에 형성되고, 상기 제1 극성 또는 상기 제2 극성의 이온을 갖는 도핑층을 포함할 수 있다.
상기 발광 소자는 상기 제2 반도체층 상에 배치된 전극층을 더 포함하고, 상기 도핑층이 상기 전극층에 배치된 제1 발광 소자를 포함할 수 있다.
상기 제1 발광 소자는 상기 도핑층이 상기 전극층의 상면에 형성될 수 있다.
상기 발광 소자의 일 단부 및 상기 제1 전극과 접촉하는 제1 접촉 전극; 및 상기 발광 소자의 타 단부 및 상기 제2 전극과 접촉하는 제2 접촉 전극을 더 포함하고, 상기 제1 발광 소자는 상기 도핑층이 상기 제1 접촉 전극과 접촉할 수 있다.
상기 발광 소자는 상기 제1 반도체층, 상기 제2 반도체층 및 상기 활성층을 둘러싸는 절연막을 더 포함할 수 있다.
상기 발광 소자는 상기 절연막의 적어도 일부 영역의 두께가 다른 영역의 두께와 다른 제2 발광 소자를 더 포함할 수 있다.
상기 제2 발광 소자는 제1 단부의 제1 직경 및 제2 단부의 제2 직경이 상기 제1 단부와 상기 제2 단부 사이의 제3 직경보다 작을 수 있다.
상기 제1 전극과 상기 제2 전극 사이에서 상기 발광 소자의 하부에 배치된 제1 절연층; 및 상기 발광 소자 상에 배치되되 상기 발광 소자의 제1 단부 및 제2 단부를 노출하는 제2 절연층을 더 포함할 수 있다.
상기 발광 소자는 상기 도핑층이 제거된 제3 발광 소자를 더 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 발광 소자는 임의의 극성을 갖는 이온을 포함한 도핑층을 포함할 수 있다. 도핑층은 발광 소자의 반도체층 또는 전극층에 형성될 수 있으며, 도핑층이 형성된 층보다 높은 농도의 이온을 포함할 수 있다.
이에 따라, 발광 소자는 쌍극자 모멘트가 커지게되고, 전계에 의해 전달되는 유전영동힘이 증가하여 정렬도가 개선될 수 있다. 표시 장치는 높은 정렬도로 정렬되는 발광 소자들을 포함하여, 발광 소자 발광 불량을 최소화하고 각 화소의 발광 신뢰도를 향상시킬 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소의 개략적인 평면도이다.
도 3은 도 2의 일 서브 화소를 나타내는 평면도이다.
도 4는 도 3의 Xa-Xa’선, Xb-Xb’선 및 Xc-Xc’선을 따라 자른 단면도이다.
도 5는 다른 실시예에 따른 표시 장치의 일부를 나타내는 단면도이다.
도 6은 일 실시예에 따른 발광 소자의 개략도이다.
도 7은 도 6의 Ⅸ-Ⅸ’선을 따라 자른 단면도이다.
도 8은 일 실시예에 따른 발광 소자의 정렬 공정을 나타내는 개략도이다.
도 9는 도 3의 Xd-Xd'선을 따라 자른 단면도이다.
도 10은 도 3의 Xe-Xe'선을 따라 자른 단면도이다.
도 11 내지 도 18는 일 실시예에 따른 발광 소자의 제조 공정을 나타내는 단면도들이다.
도 19는 다른 실시예에 따른 발광 소자의 단면도이다.
도 20은 또 다른 실시예에 따른 발광 소자의 단면도이다.
도 21 및 도 22는 도 20의 발광 소자의 제조 공정 중 일부를 나타내는 단면도들이다.
도 23은 또 다른 실시예에 따른 발광 소자의 단면도이다.
도 24는 도 23의 발광 소자의 제조 공정 중 일부를 나타내는 단면도이다.
도 25 내지 도 28은 또 다른 실시예에 따른 발광 소자의 단면도들이다.
도 29는 또 다른 실시예에 따른 발광 소자의 개략도이다.
도 30은 도 29의 Ⅲ-Ⅲ' 선을 따라 자른 단면도이다.
도 31은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 32는 또 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(Elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 LED 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, LED 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(10)의 표시 영역(DA)의 형상 또한 표시 장치(10)의 전반적인 형상과 유사할 수 있다. 도 1에서는 가로가 긴 직사각형 형상의 표시 장치(10) 및 표시 영역(DA)이 예시되어 있다.
표시 장치(10)는 표시 영역(DA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다.
표시 영역(DA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다. 표시 영역(DA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자(300)를 하나 이상 포함하여 특정 색을 표시할 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소의 개략적인 평면도이다. 도 3은 도 2의 일 서브 화소를 나타내는 평면도이다.
도 2 및 도 3을 참조하면, 복수의 화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 색의 광을 발광하고, 제2 서브 화소(PX2)는 제2 색의 광을 발광하며, 제3 서브 화소(PX3)는 제3 색의 광을 발광할 수 있다. 제1 색은 청색, 제2 색은 녹색, 제3 색은 적색일 수 있으나, 이에 제한되지 않고, 각 서브 화소(PXn)들이 동일한 색의 광을 발광할 수도 있다. 또한, 도 2에서는 화소(PX)가 3개의 서브 화소(PXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(PXn)들을 포함할 수 있다.
표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역(EMA)으로 정의되는 영역을 포함할 수 있다. 제1 서브 화소(PX1)는 제1 발광 영역(EMA1)을, 제2 서브 화소(PX2)는 제2 발광 영역(EMA2)을, 제3 서브 화소(PX3)는 제3 발광 영역(EMA2)을 포함할 수 있다. 발광 영역(EMA)은 표시 장치(10)에 포함되는 발광 소자(300)가 배치되어 특정 파장대의 광이 출사되는 영역으로 정의될 수 있다. 발광 소자(300)는 활성층(360)을 포함하고, 활성층(360)은 특정 파장대의 광을 방향성 없이 방출할 수 있다. 즉, 발광 소자(300)의 활성층(360)에서 방출된 광들은 발광 소자(300)의 양 단부 방향을 포함하여, 발광 소자(300)의 측면 방향으로도 방출될 수 있다. 각 서브 화소(PXn)의 발광 영역(EMA)은 발광 소자(300)가 배치된 영역을 포함하여, 발광 소자(300)와 인접한 영역으로 발광 소자(300)에서 방출된 광들이 출사되는 영역을 포함할 수 있다. 또한, 이에 제한되지 않고, 발광 영역(EMA)은 발광 소자(300)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역도 포함할 수 있다. 복수의 발광 소자(300)들은 각 서브 화소(PXn)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역(EMA)을 형성할 수 있다.
도면에 도시되지 않았으나, 표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역(EMA) 이외의 영역으로 정의된 비발광 영역을 포함할 수 있다. 비발광 영역은 발광 소자(300)가 배치되지 않고, 발광 소자(300)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역일 수 있다.
표시 장치(10)의 각 서브 화소(PXn)는 복수의 전극(210, 220), 발광 소자(300), 복수의 접촉 전극(260), 복수의 뱅크(410, 420, 430, 도 4에 도시) 및 적어도 하나의 절연층(510, 520, 550, 도 4에 도시)을 포함할 수 있다.
복수의 전극(210, 220)은 발광 소자(300)들과 전기적으로 연결되고, 발광 소자(300)가 특정 파장대의 광을 방출하도록 소정의 전압을 인가 받을 수 있다. 또한, 각 전극(210, 220)의 적어도 일부는 발광 소자(300)를 정렬하기 위해 서브 화소(PXn) 내에 전기장을 형성하는 데에 활용될 수 있다.
복수의 전극(210, 220)은 제1 전극(210) 및 제2 전극(220)을 포함할 수 있다. 예시적인 실시예에서, 제1 전극(210)은 각 서브 화소(PXn) 마다 분리된 화소 전극이고, 제2 전극(220)은 각 서브 화소(PXn)를 따라 공통으로 연결된 공통 전극일 수 있다. 제1 전극(210)과 제2 전극(220) 중 어느 하나는 발광 소자(300)의 애노드(Anode) 전극이고, 다른 하나는 발광 소자(300)의 캐소드(Cathode) 전극일 수 있다. 다만, 이에 제한되지 않으며 그 반대의 경우일 수도 있다.
제1 전극(210)과 제2 전극(220)은 각각 제1 방향(DR1)으로 연장되어 배치되는 전극 줄기부(210S, 220S)와 전극 줄기부(210S, 220S)에서 제1 방향(DR1)과 교차하는 방향인 제2 방향(DR2)으로 연장되어 분지되는 적어도 하나의 전극 가지부(210B, 220B)를 포함할 수 있다.
제1 전극(210)은 제1 방향(DR1)으로 연장되어 배치되는 제1 전극 줄기부(210S)와 제1 전극 줄기부(210S)에서 분지되어 제2 방향(DR2)으로 연장된 적어도 하나의 제1 전극 가지부(210B)를 포함할 수 있다.
임의의 일 화소의 제1 전극 줄기부(210S)는 양 단이 각 서브 화소(PXn) 사이에서 이격되어 종지하되, 동일 행(예컨대, 제1 방향(DR1)으로 인접한)에서 이웃하는 서브 화소의 제1 전극 줄기부(210S)와 실질적으로 동일 직선 상에 놓일 수 있다. 각 서브 화소(PXn)에 배치되는 제1 전극 줄기부(210S)들은 양 단이 상호 이격됨으로써 각 제1 전극 가지부(210B)에 서로 다른 전기 신호를 인가할 수 있고, 제1 전극 가지부(210B)는 각각 별개로 구동될 수 있다.
제1 전극 가지부(210B)는 제1 전극 줄기부(210S)의 적어도 일부에서 분지되고 제2 방향(DR2)으로 연장되어 배치되되, 제1 전극 줄기부(210S)와 대향하여 배치된 제2 전극 줄기부(220S)와 이격된 상태에서 종지할 수 있다.
제2 전극(220)은 제1 방향(DR1)으로 연장되어 제1 전극 줄기부(210S)와 제2 방향(DR2)으로 이격되어 대향하는 제2 전극 줄기부(220S)와 제2 전극 줄기부(220S)에서 분지되고 제2 방향(DR2)으로 연장된 제2 전극 가지부(220B)를 포함할 수 있다. 제2 전극 줄기부(220S)는 타 단부가 제1 방향(DR1)으로 인접한 다른 서브 화소(PXn)의 제2 전극 줄기부(220S)와 연결될 수 있다. 즉, 제2 전극 줄기부(220S)는 제1 전극 줄기부(210S)와 달리 제1 방향(DR1)으로 연장되어 각 서브 화소(PXn)들을 가로지르도록 배치될 수 있다. 각 서브 화소(PXn)를 가로지르는 제2 전극 줄기부(220S)는 각 화소(PX) 또는 서브 화소(PXn)들이 배치된 표시 영역(DA)의 외곽부, 또는 비표시 영역(NDA)에서 일 방향으로 연장된 부분과 연결될 수 있다.
제2 전극 가지부(220B)는 제1 전극 가지부(210B)와 이격되어 대향하고, 제1 전극 줄기부(210S)와 이격된 상태에서 종지될 수 있다. 제2 전극 가지부(220B)는 제2 전극 줄기부(220S)와 연결되고, 연장된 방향의 단부는 제1 전극 줄기부(210S)와 이격된 상태로 서브 화소(PXn) 내에 배치될 수 있다.
제1 전극(210)과 제2 전극(220)은 각각 컨택홀, 예컨대 제1 전극 컨택홀(CNTD) 및 제2 전극 컨택홀(CNTS)을 통해 표시 장치(10)의 회로소자층(PAL, 도 22에 도시)과 전기적으로 연결될 수 있다. 도면에는 제1 전극 컨택홀(CNTD)은 각 서브 화소(PXn)의 제1 전극 줄기부(210S)마다 형성되고, 제2 전극 컨택홀(CNTS)은 각 서브 화소(PXn)들을 가로지르는 하나의 제2 전극 줄기부(220S)에 하나만이 형성된 것을 도시하고 있다. 다만, 이에 제한되지 않으며, 경우에 따라서는 제2 전극 컨택홀(CNTS)의 경우에도 각 서브 화소(PXn) 마다 형성될 수 있다.
도면에서는 각 서브 화소(PXn)에 두 개의 제1 전극 가지부(210B)가 배치되고, 그 사이에 하나의 제2 전극 가지부(220B)가 배치된 것을 도시하고 있으나, 이에 제한되지 않는다. 또한, 제1 전극(210)과 제2 전극(220)은 반드시 일 방향으로 연장된 형상만을 갖지 않고, 다양한 구조로 배치될 수 있다. 예를 들어, 제1 전극(210)과 제2 전극(220)은 부분적으로 곡률지거나, 절곡된 형상을 가질 수 있고, 어느 한 전극이 다른 전극을 둘러싸도록 배치될 수도 있다. 제1 전극(210)과 제2 전극(220)은 적어도 일부 영역이 서로 이격되어 대향함으로써, 그 사이에 발광 소자(300)가 배치될 공간이 형성된다면 이들이 배치되는 구조나 형상은 특별히 제한되지 않을 수 있다.
또한, 몇몇 실시예에서 제1 전극(210)과 제2 전극(220)은 각각 전극 줄기부(210S, 220S)가 생략될 수도 있다. 제1 전극(210)과 제2 전극(220)은 일 방향으로 연장된 형상만을 갖고, 각 서브 화소(PXn) 내에서 상호 이격되어 배치될 수도 있다. 이에 대한 설명은 다른 실시예가 참조된다.
복수의 뱅크(410, 420, 430)는 각 서브 화소(PXn)간의 경계에 배치되는 외부 뱅크(430), 각 서브 화소(PXn)의 중심부와 인접하여 각 전극(210, 220) 하부에 배치되는 복수의 내부 뱅크(410, 420)를 포함할 수 있다. 도면에서는 복수의 내부 뱅크(410, 420)가 도시되지 않았으나, 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 하부에는 각각 제1 내부 뱅크(410)와 제2 내부 뱅크(420)가 배치될 수 있다.
외부 뱅크(430)는 각 서브 화소(PXn)간의 경계에 배치될 수 있다. 복수의 제1 전극 줄기부(210S)는 각 단부가 외부 뱅크(430)를 기준으로 서로 이격되어 종지할 수 있다. 외부 뱅크(430)는 제2 방향(DR2)으로 연장되어 제1 방향(DR1)으로 배열된 서브 화소(PXn)들의 경계에 배치될 수 있다. 다만 이에 제한되지 않으며, 외부 뱅크(430)는 제1 방향(DR1)으로 연장되어 제2 방향(DR2)으로 배열된 서브 화소(PXn)들의 경계에도 배치될 수 있다. 외부 뱅크(430)는 내부 뱅크(410, 420)들과 동일한 재료를 포함하여 하나의 공정에서 동시에 형성될 수 있다.
발광 소자(300)는 제1 전극(210)과 제2 전극(220) 사이에 배치될 수 있다. 발광 소자(300)는 일 단부가 제1 전극(210)과 전기적으로 연결되고, 타 단부가 제2 전극(220)과 전기적으로 연결될 수 있다. 발광 소자(300)는 후술하는 접촉 전극(260)을 통해 각각 제1 전극(210)과 제2 전극(220)에 전기적으로 연결될 수 있다.
복수의 발광 소자(300)들은 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(300)들이 이격되는 간격은 특별히 제한되지 않는다. 경우에 따라서 복수의 발광 소자(300)들이 인접하게 배치되어 무리를 이루고, 다른 복수의 발광 소자(300)들은 일정 간격 이격된 상태로 무리를 이룰 수도 있으며, 불균일한 밀집도를 가지되 일 방향으로 배향되어 정렬될 수도 있다. 또한, 예시적인 실시예에서 발광 소자(300)는 일 방향으로 연장된 형상을 가지며, 각 전극, 예컨대 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 연장된 방향과 발광 소자(300)가 연장된 방향은 실질적으로 수직을 이룰 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(300)는 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 연장된 방향에 수직하지 않고 비스듬히 배치될 수도 있다.
일 실시예에 따른 발광 소자(300)는 서로 다른 물질을 포함하는 활성층(360)을 포함하여 서로 다른 파장대의 광을 외부로 방출할 수 있다. 일 실시예에 따른 표시 장치(10)는 서로 다른 파장대의 광을 방출하는 발광 소자(300)들을 포함할 수 있다.. 제1 서브 화소(PX1)의 발광 소자(300)는 중심 파장대역이 제1 파장인 제1 광(L1)을 방출하는 활성층(360)을 포함하고, 제2 서브 화소(PX2)의 발광 소자(300)는 중심 파장대역이 제2 파장인 제2 광(L2)을 방출하는 활성층(360)을 포함하고, 제3 서브 화소(PX3)의 발광 소자(300)는 는 중심 파장대역이 제3 파장인 제3 광(L3)을 방출하는 활성층(360)을 포함할 수 있다.
이에 따라 제1 서브 화소(PX1)에서는 제1 광(L1)이 출사되고, 제2 서브 화소(PX2)에서는 제2 광(L2)이 출사되고, 제3 서브 화소(PX3)에서는 제3 광(L3)이 출사될 수 있다. 몇몇 실시예에서, 제1 광(L1)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색광이고, 제2 광(L2)은 중심 파장대역이 495nm 내지 570nm의 범위를 갖는 녹색광이고, 제3 광(L3)은 중심 파장대역이 620nm 내지 752nm의 범위를 갖는 적색광 일 수 있다.
다만, 이에 제한되지 않는다. 경우에 따라서는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 동일한 종류의 발광 소자(300)를 포함하여 실질적으로 동일한 색의 광을 방출할 수도 있다.
한편, 일 실시예에 따른 발광 소자(300)는 특정 극성을 갖는 도핑층(390, 도 6에 도시)을 포함할 수 있다. 발광 소자(300)는 서로 다른 극성을 갖는 반도체층을 포함하고, 표시 장치(10)의 제1 전극(210)과 제2 전극(220)으로부터 전기 신호를 전달 받아 특정 파장대의 광을 방출할 수 있다. 이러한 발광 소자(300)는 각 전극(210, 220)에 전달되는 전기 신호가 생성하는 전계에 의해 전기적인 힘을 받아 배향 방향 및 위치가 변하면서 제1 전극(210)과 제2 전극(220) 사이에 배치될 수 있다. 일 실시예에 따른 발광 소자(300)는 특정 극성을 갖는 도핑층(390)을 더 포함하여, 각 전극(210, 220)에 전달된 전기 신호가 생성하는 전계로부터 더 강한 전기적인 힘을 받을 수 있다. 도핑층(390)을 포함하는 발광 소자(300)는 서로 다른 극성을 갖는 반도체층 사이의 쌍극자 모멘트(dipole moment)가 증가하여 상기 전계에 의해 전달 받는 전기적인 힘이 커질 수 있다. 이에 따라, 복수의 발광 소자(300)들은 각 전극(210, 220) 사이에서 높은 정렬도를 갖고 배치될 수 있다. 이에 대한 설명은 후술하기로 한다.
도 2 및 도 3에서는 도시하지 않았으나, 표시 장치(10)는 제1 전극(210) 및 제2 전극(220)의 적어도 일부를 덮는 제1 절연층(510)을 포함할 수 있다.
제1 절연층(510)은 표시 장치(10)의 각 서브 화소(PXn)에 배치될 수 있다. 제1 절연층(510)은 실질적으로 각 서브 화소(PXn)를 전면적으로 덮도록 배치될 수 있으며, 이웃한 다른 서브 화소(PXn)에도 연장되어 배치될 수 있다. 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)의 적어도 일부를 덮도록 배치될 수 있다. 도 2 및 도 3에 도시되지 않았으나, 제1 절연층(510)은 제1 전극(210) 및 제2 전극(220)의 일부, 구체적으로 제1 전극 가지부(210B)와 제2 전극 가지부(220B)의 일부 영역을 노출하도록 배치될 수 있다.
복수의 접촉 전극(260)들은 적어도 일부 영역이 일 방향으로 연장된 형상을 가질 수 있다. 복수의 접촉 전극(260)들은 각각 발광 소자(300) 및 전극(210, 220)들과 접촉할 수 있고, 발광 소자(300)들은 접촉 전극(260)을 통해 제1 전극(210)과 제2 전극(220)으로부터 전기 신호를 전달 받을 수 있다.
접촉 전극(260)은 제1 접촉 전극(261) 및 제2 접촉 전극(262)을 포함할 수 있다. 제1 접촉 전극(261)과 제2 접촉 전극(262)은 각각 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 상에 배치될 수 있다.
제1 접촉 전극(261)은 제1 전극(210), 또는 제1 전극 가지부(210B) 상에 배치되어 제2 방향(DR2)으로 연장되고, 발광 소자(300)의 일 단부와 접촉할 수 있다. 제2 접촉 전극(262)은 제1 접촉 전극(261)과 제1 방향(DR1)으로 이격되고, 제2 전극(220), 또는 제2 전극 가지부(220B) 상에 배치되어 제2 방향(DR2)으로 연장되며, 발광 소자(300)의 타 단부와 접촉할 수 있다. 제1 접촉 전극(261)과 제2 접촉 전극(262)은 제1 절연층(510)의 개구부를 통해 노출된 제1 전극(210) 및 제2 전극(220)과 접촉할 수 있다. 발광 소자(300)는 제1 접촉 전극(261) 및 제2 접촉 전극(262)을 통해 제1 전극(210) 및 제2 전극(220)과 전기적으로 연결될 수 있다.
몇몇 실시예에서, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 일 방향으로 측정된 폭이 각각 제1 전극(210)과 제2 전극(220), 또는 제1 전극 가지부(210B)와 제2 전극 가지부(220B)의 상기 일 방향으로 측정된 폭보다 클 수 있다. 제1 접촉 전극(261)과 제2 접촉 전극(262)은 제1 전극(210)과 제2 전극(220), 또는 제1 전극 가지부(210B)와 제2 전극 가지부(220B)의 측부들을 덮도록 배치될 수 있다. 다만, 이에 제한되지 않고, 경우에 따라서 제1 접촉 전극(261) 및 제2 접촉 전극(262)은 제1 전극 가지부(210B)와 제2 전극 가지부(220B)의 일 측부만을 덮도록 배치될 수도 있다.
도면에서는 하나의 서브 화소(PXn)에 2개의 제1 접촉 전극(261)과 하나의 제2 접촉 전극(262)이 배치된 것이 도시되어 있으나, 이에 제한되지 않는다. 제1 접촉 전극(261)과 제2 접촉 전극(262)의 개수는 각 서브 화소(PXn)에 배치된 제1 전극(210)과 제2 전극(220), 또는 제1 전극 가지부(210B)와 제2 전극 가지부(220B)의 수에 따라 달라질 수 있다.
한편, 표시 장치(10)는 제1 절연층(510) 이외에도 각 전극(210, 220)의 하부에 위치하는 회로소자층(PAL)과, 각 전극(210, 220) 및 발광 소자(300)의 적어도 일부를 덮도록 배치되는 제2 절연층(520, 도 4에 도시) 및 패시베이션층(550, 도 4에 도시)을 포함할 수 있다. 이하에서는 도 4를 참조하여 표시 장치(10)의 구조에 대하여 자세히 설명하도록 한다.
도 4는 도 3의 Xa-Xa'선, Xb-Xb'선 및 Xc-Xc'선을 따라 자른 단면도이다.
도 4는 제1 서브 화소(PX1)의 단면만을 도시하고 있으나, 다른 화소(PX) 또는 서브 화소(PXn)의 경우에도 동일하게 적용될 수 있다. 도 4는 제1 서브 화소(PX1)에 배치된 발광 소자(300)의 일 단부와 타 단부를 가로지르는 단면을 도시하고 있다.
도 2 및 도 3을 결부하여 도 4를 참조하면, 표시 장치(10)는 회로소자층(PAL)과 발광층(EML)을 포함할 수 있다. 회로소자층(PAL)은 기판(110), 버퍼층(115), 차광층(BML), 제1 및 제2 트랜지스터(120, 140) 등을 포함하고, 발광층(EML)은 제1 및 제2 트랜지스터(120, 140)의 상부에 배치된 복수의 전극(210, 220), 발광 소자(300), 복수의 절연층(510, 520, 550) 등을 포함할 수 있다.
기판(110)은 절연 기판일 수 있다. 기판(110)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 기판(110)은 리지드 기판일 수 있지만, 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수도 있다.
차광층(BML)은 기판(110) 상에 배치될 수 있다. 차광층(BML)은 제1 차광층(BML1) 및 제2 차광층(BML2)을 포함할 수 있다. 제1 차광층(BML1)은 후술하는 제1 트랜지스터(120)의 제1 드레인 전극(123)과 전기적으로 연결될 수 있다. 제2 차광층(BML2)은 제2 트랜지스터(140)의 제2 드레인 전극(143)과 전기적으로 연결될 수 있다.
제1 차광층(BML1)과 제2 차광층(BML2)은 각각 제1 트랜지스터(120)의 제1 활성물질층(126) 및 제2 트랜지스터(140)의 제2 활성물질층(146)과 중첩하도록 배치된다. 제1 및 제2 차광층(BML1, BML2)은 광을 차단하는 재료를 포함하여, 제1 및 제2 활성물질층(126, 146)에 광이 입사되는 것을 방지할 수 있다. 일 예로, 제1 및 제2 차광층(BML1, BML2)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다. 다만, 이에 제한되지 않으며 경우에 따라서 차광층(BML)은 생략될 수 있다.
버퍼층(115)은 차광층(BML)과 기판(110) 상에 배치된다. 버퍼층(115)은 차광층(BML)을 포함하여 기판(110)을 전면적으로 덮도록 배치될 수 있다. 버퍼층(115)은 불순물 이온이 확산되는 것을 방지하고 수분이나 외기의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다. 또한, 버퍼층(115)은 차광층(BML)과 제1 및 제2 활성물질층(126, 146)을 상호 절연시킬 수 있다.
버퍼층(115) 상에는 반도체층이 배치된다. 반도체층은 제1 트랜지스터(120)의 제1 활성물질층(126), 제2 트랜지스터(140)의 제2 활성물질층(146) 및 보조층(163)을 포함할 수 있다. 반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다.
제1 활성물질층(126)은 제1 도핑 영역(126a), 제2 도핑 영역(126b) 및 제1 채널 영역(126c)을 포함할 수 있다. 제1 채널 영역(126c)은 제1 도핑 영역(126a)과 제2 도핑 영역(126b) 사이에 배치될 수 있다. 제2 활성물질층(146)은 제3 도핑 영역(146a), 제4 도핑 영역(146b) 및 제2 채널 영역(146c)을 포함할 수 있다. 제2 채널 영역(146c)은 제3 도핑 영역(146a)과 제4 도핑 영역(146b) 사이에 배치될 수 있다. 제1 활성물질층(126) 및 제2 활성물질층(146)은 다결정 실리콘을 포함할 수 있다. 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있다. 상기 결정화 방법의 예로는 RTA(Rapid thermal annealing)법, SPC(Solid phase crystallization)법, ELA(Excimer laser annealing)법, MILC(Metal induced crystallization)법, SLS(Sequential lateral solidification)법 등을 들 수 있으나, 이에 제한되는 것은 아니다. 다른 예로, 제1 활성물질층(126) 및 제2 활성물질층(146)은 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘 등을 포함할 수도 있다. 제1 도핑 영역(126a), 제2 도핑 영역(126b), 제3 도핑 영역(146a) 및 제4 도핑 영역(146b)은 제1 활성물질층(126) 및 제2 활성물질층(146)의 일부 영역이 불순물로 도핑된 영역일 수 있다. 다만, 이에 제한되지 않는다.
다만, 제1 활성물질층(126) 및 제2 활성물질층(146)이 반드시 상술한 바에 제한되는 것은 아니다. 예시적인 실시예에서, 제1 활성물질층(126) 및 제2 활성물질층(146)은 산화물 반도체를 포함할 수도 있다. 이 경우, 제1 도핑 영역(126a)과 제3 도핑 영역(146a)은 제1 도체화 영역일 수 있고, 제2 도핑 영역(126b)과 제4 도핑 영역(146b)은 제2 도체화 영역일 수 있다. 제1 활성물질층(126) 및 제2 활성물질층(146)이 산화물 반도체를 포함하는 경우, 상기 산화물 반도체는 인듐(In)을 함유하는 산화물 반도체일 수 있다. 몇몇 실시예에서, 상기 산화물 반도체는 인듐-주석 산화물(Indium-Tin Oxide, ITO), 인듐-아연 산화물(Indium-Zinc Oxide, IZO), 인듐-갈륨 산화물(Indium-Galium Oxide, IGO), 인듐-아연-주석 산화물(Indium-Zinc-Tin Oxide, IZTO), 인듐-갈륨-주석 산화물(Indium-Galium-Tin Oxide, IGTO), 인듐-갈륨-아연-주석 산화물(Indium-Galium-Zinc-Tin Oxide, IGZTO) 등일 수 있다. 다만, 이에 제한되지 않는다.
반도체층 상에는 제1 게이트 절연막(150)이 배치된다. 제1 게이트 절연막(150)은 반도체층을 포함하여 버퍼층(115)을 전면적으로 덮도록 배치될 수 있다. 제1 게이트 절연막(150)은 제1 및 제2 트랜지스터(120, 140)의 게이트 절연막으로 기능할 수 있다.
제1 게이트 절연막(150) 상에는 제1 도전층이 배치된다. 제1 도전층은 제1 게이트 절연막(150) 상에서 제1 트랜지스터(120)의 제1 활성물질층(126) 상에 배치된 제1 게이트 전극(121), 제2 트랜지스터(140)의 제2 활성물질층(146) 상에 배치된 제2 게이트 전극(141) 및 보조층(163) 상에 배치된 전원 배선(161)을 포함할 수 있다. 제1 게이트 전극(121)은 제1 활성물질층(126)의 제1 채널 영역(126c)과 중첩하고, 제2 게이트 전극(141)은 제2 활성물질층(146)의 제2 채널 영역(146c)과 중첩할 수 있다.
제1 도전층 상에는 층간절연막(170)이 배치된다. 층간절연막(170)은 제1 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다. 또한, 층간절연막(170)은 유기 절연 물질을 포함하고 표면 평탄화 기능을 수행할 수도 있다.
층간절연막(170) 상에는 제2 도전층이 배치된다. 제2 도전층은 제1 트랜지스터(120)의 제1 드레인 전극(123)과 제1 소스 전극(124), 제2 트랜지스터(140)의 제2 드레인 전극(143)과 제2 소스 전극(144), 및 전원 배선(161) 상부에 배치된 전원 전극(162)을 포함한다.
제1 드레인 전극(123)과 제1 소스 전극(124)은 층간절연막(170)과 제1 게이트 절연막(150)을 관통하는 컨택홀을 통해 제1 활성물질층(126)의 제1 도핑 영역(126a) 및 제2 도핑 영역(126b)과 각각 접촉될 수 있다. 제2 드레인 전극(143)과 제2 소스 전극(144)은 층간절연막(170)과 제1 게이트 절연막(150)을 관통하는 컨택홀을 통해 제2 활성물질층(146)의 제3 도핑 영역(146a) 및 제4 도핑 영역(146b)과 각각 접촉될 수 있다. 또한, 제1 드레인 전극(123)과 제2 드레인 전극(143)은 또 다른 컨택홀을 통해 각각 제1 차광층(BML1) 및 제2 차광층(BML2)과 전기적으로 연결될 수 있다.
제2 도전층 상에는 비아층(200)이 배치된다. 비아층(200)은 유기 절연 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
비아층(200) 상에는 복수의 뱅크(410, 420, 430)와 복수의 전극(210, 220) 및 발광 소자(300)가 배치될 수 있다.
복수의 뱅크(410, 420, 430)는 각 서브 화소(PXn) 내에서 이격되어 배치되는 내부 뱅크(410, 420) 및 이웃한 서브 화소(PXn)의 경계에 배치되는 외부 뱅크(430)를 포함할 수 있다.
상술한 바와 같이, 외부 뱅크(430)는 제1 방향(DR1) 또는 제2 방향(DR2)으로 연장되어 서브 화소(PXn)들의 경계에 배치될 수 있다. 즉, 외부 뱅크(430)는 각 서브 화소(PXn)의 경계를 구분할 수 있다.
외부 뱅크(430)는 표시 장치(10)의 제조 시, 잉크젯 프린팅 장치를 이용하여 발광 소자(300)가 분산된 잉크를 분사할 때 잉크가 서브 화소(PXn)의 경계를 넘는 것을 방지하는 기능을 수행할 수 있다. 외부 뱅크(430)는 서로 다른 서브 화소(PXn)마다 다른 발광 소자(300)들이 분산된 잉크가 서로 혼합되지 않도록 이들을 분리시킬 수 있다. 다만, 이에 제한되는 것은 아니다.
복수의 내부 뱅크(410, 420)는 각 서브 화소(PXn)의 중심부에 인접하여 배치된 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)를 포함할 수 있다.
제1 내부 뱅크(410) 및 제2 내부 뱅크(420)는 서로 이격되어 대향하도록 배치된다. 제1 내부 뱅크(410) 상에는 제1 전극(210)이, 제2 내부 뱅크(420) 상에는 제2 전극(220)이 배치될 수 있다. 도 3 및 도 4를 참조하면 제1 내부 뱅크(410) 상에는 제1 전극 가지부(210B)가, 제2 내부 뱅크(420) 상에는 제2 전극 가지부(220B)가 배치된 것으로 이해될 수 있다.
제1 내부 뱅크(410)와 제2 내부 뱅크(420)는 각 서브 화소(PXn) 내에서 제2 방향(DR2)으로 연장되어 배치될 수 있다. 도면으로 도시하지 않았으나, 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)는 제2 방향(DR2)으로 연장됨에 따라 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)를 향해 연장될 수 있다. 다만, 이에 제한되지 않으며, 제1 내부 뱅크(410)와 제2 내부 뱅크(420)는 각 서브 화소(PXn) 마다 배치되어 표시 장치(10) 전면에 있어서 패턴을 이룰 수 있다. 복수의 뱅크(410, 420, 430)들은 폴리이미드(Polyimide, PI)를 포함할 수 있으나, 이에 제한되지 않는다.
제1 내부 뱅크(410) 및 제2 내부 뱅크(420)는 비아층(200)을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)는 발광 소자(300)가 배치된 평면을 기준으로 상부로 돌출될 수 있고, 상기 돌출된 부분은 적어도 일부가 경사를 가질 수 있다. 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)의 돌출된 형상은 특별히 제한되지 않는다. 내부 뱅크(410, 420)는 비아층(200)을 기준으로 돌출되어 경사진 측면을 갖기 때문에, 발광 소자(300)에서 방출된 광이 내부 뱅크(410, 420)의 경사진 측면에서 반사될 수 있다. 후술할 바와 같이, 내부 뱅크(410, 420) 상에 배치되는 전극(210, 220)들이 반사율이 높은 재료를 포함하는 경우, 발광 소자(300)에서 방출된 광은 내부 뱅크(410, 420)의 경사진 측면 상에 위치하는 전극(210, 220)에서 반사되어 비아층(200)의 상부 방향으로 진행할 수 있다.
다시 말해, 외부 뱅크(430)는 이웃하는 서브 화소(PXn)들을 구분함과 동시에 잉크젯 공정에서 잉크가 인접한 서브 화소(PXn)로 넘치는 것을 방지하는 기능을 수행하는 반면, 내부 뱅크(410, 420)들은 각 서브 화소(PXn) 내에서 돌출된 구조를 가짐으로써 발광 소자(300)에서 방출된 광을 비아층(200)의 상부 방향으로 반사시키는 반사격벽의 기능을 수행할 수 있다. 다만, 이에 제한되는 것은 아니다.
복수의 전극(210, 220)은 비아층(200) 및 내부 뱅크(410, 420) 상에 배치될 수 있다. 상술한 바와 같이, 각 전극(210, 220)은 전극 줄기부(210S, 220S)와 전극 가지부(210B, 220B)를 포함한다. 도 3의 Xa-Xa'선은 제1 전극 줄기부(210S)를, 도 3의 Xb-Xb'선은 제1 영역(AA1)의 제1 전극 가지부(210B)와 제2 전극 가지부(220B)를, 도 3의 Xc-Xc'선은 제2 전극 줄기부(220S)를 가로지르는 선이다. 즉, 도 4의 Xa-Xa' 영역에 배치된 제1 전극(210)은 제1 전극 줄기부(210S)이고, 도 4의 Xb-Xb' 영역에 배치된 제1 전극(210) 및 제2 전극(220)은 각각 제1 전극 가지부(210B) 및 제2 전극 가지부(220B)이고, 도 4의 Xc-Xc' 영역에 배치된 제2 전극(220)은 제2 전극 줄기부(220S)인 것으로 이해될 수 있다. 각 전극 줄기부(210S, 220S)와 각 전극 가지부(210B, 220B)는 제1 전극(210) 및 제2 전극(220)을 이룰 수 있다.
제1 전극(210)과 제2 전극(220)은 일부 영역은 비아층(200) 상에 배치되고, 일부 영역은 제1 내부 뱅크(410) 및 제2 내부 뱅크(420) 상에 배치될 수 있다. 즉, 제1 전극(210)과 제2 전극(220)의 폭은 내부 뱅크(410, 420)의 폭보다 클 수 있다. 제1 전극(210)과 제2 전극(220)의 하면의 일부는 비아층(200)과 접촉하고, 다른 일부는 내부 뱅크(410, 420)와 접촉할 수 있다.
도면으로 도시하지 않았으나, 제1 전극(210) 및 제2 전극(220)의 제1 방향(DR1)으로 연장된 제1 전극 줄기부(210S)와 제2 전극 줄기부(220S)는 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)와 부분적으로 중첩할 수 있다. 다만, 이에 제한되는 것은 아니며, 제1 전극 줄기부(210S)와 제2 전극 줄기부(220S)는 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)와 중첩하지 않을 수도 있다.
제1 전극(210)의 제1 전극 줄기부(210S)에는 비아층(200)을 관통하여 제1 트랜지스터(120)의 제1 드레인 전극(123)을 일부 노출하는 제1 전극 컨택홀(CNDT)이 형성될 수 있다. 제1 전극(210)은 제1 전극 컨택홀(CNTD)을 통해 제1 드레인 전극(123)과 접촉할 수 있다. 제1 전극(210)은 제1 트랜지스터(120)의 제1 드레인 전극(123)과 전기적으로 연결되어 소정의 전기 신호를 전달 받을 수 있다.
제2 전극(220)의 제2 전극 줄기부(220S)에는 비아층(200)을 관통하여 전원 전극(162)의 일부를 노출하는 제2 전극 컨택홀(CNTS)이 형성될 수 있다. 제2 전극(220)은 제2 전극 컨택홀(CNTS)을 통해 전원 전극(162)과 접촉할 수 있다. 제2 전극(220)은 전원 전극(162)과 전기적으로 연결되어 전원 전극(162)으로부터 소정의 전기 신호를 전달 받을 수 있다.
제1 전극(210)과 제2 전극(220)의 일부 영역, 예를 들어 제1 전극 가지부(210B)와 제2 전극 가지부(220B)는 각각 제1 내부 뱅크(410) 및 제2 내부 뱅크(420) 상에 배치될 수 있다. 제1 전극 가지부(210B)는 제1 내부 뱅크(410)를 덮도록 배치되고, 제2 전극 가지부(220B)는 제2 내부 뱅크(420)를 덮도록 배치될 수 있다. 제1 전극 가지부(210B)와 제2 전극 가지부(220B)는 서로 이격되어 배치되고, 이들 사이에는 복수의 발광 소자(300)들이 배치될 수 있다.
각 전극(210, 220)은 투명성 전도성 물질을 포함할 수 있다. 일 예로, 각 전극(210, 220)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 각 전극(210, 220)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 각 전극(210, 220)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함할 수 있다. 이 경우, 각 전극(210, 220)으로 입사되는 광을 반사시켜 각 서브 화소(PXn)의 상부 방향으로 출사시킬 수도 있다.
또한, 전극(210, 220)은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예시적인 실시예에서, 각 전극(210, 220)은 ITO/은(Ag)/ITO/IZO의 적층구조를 갖거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 절연층(510)은 비아층(200), 제1 전극(210) 및 제2 전극(220) 상에 배치된다. 제1 절연층(510)은 제1 전극(210) 및 제2 전극(220)을 부분적으로 덮도록 배치된다. 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)의 상면을 대부분 덮도록 배치되되, 제1 전극(210)과 제2 전극(220)의 일부를 노출시키는 개구부(미도시)가 형성될 수 있다. 제1 절연층(510)의 개구부는 제1 전극(210)과 제2 전극(220)의 비교적 평탄한 상면이 노출되도록 위치할 수 있다.
예시적인 실시예에서, 제1 절연층(510)은 제1 전극(210)과 제2 전극(220) 사이에서 상면의 일부가 함몰되도록 단차가 형성될 수 있다. 몇몇 실시예에서, 제1 절연층(510)은 무기물 절연성 물질을 포함하고, 제1 전극(210)과 제2 전극(220)을 덮도록 배치된 제1 절연층(510)은 하부에 배치되는 부재의 단차에 의해 상면의 일부가 함몰될 수 있다. 제1 전극(210)과 제2 전극(220) 사이에서 제1 절연층(510) 상에 배치되는 발광 소자(300)는 제1 절연층(510)의 함몰된 상면 사이에서 빈 공간을 형성할 수 있다. 발광 소자(300)는 제1 절연층(510)의 상면과 부분적으로 이격된 상태로 배치될 수 있고, 후술하는 제2 절연층(520)을 이루는 재료가 상기 공간에 채워질 수도 있다.
다만, 이에 제한되지 않는다. 제1 절연층(510)은 발광 소자(300)가 배치되도록 평탄한 상면을 형성할 수 있다. 상기 상면은 제1 전극(210)과 제2 전극(220)을 향해 일 방향으로 연장되어 제1 전극(210)과 제2 전극(220)의 경사진 측면에서 종지할 수 있다. 즉, 제1 절연층(510)은 각 전극(210, 220)이 제1 내부 뱅크(410)와 제2 내부 뱅크(420)의 경사진 측면과 중첩하는 영역에 배치될 수 있다. 후술하는 접촉 전극(260)은 제1 전극(210) 및 제2 전극(220)의 노출된 영역과 접촉하고, 제1 절연층(510)의 평탄한 상면에서 발광 소자(300)의 단부와 원활하게 접촉할 수 있다.
제1 절연층(510)은 제1 전극(210)과 제2 전극(220)을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제1 절연층(510) 상에 배치되는 발광 소자(300)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다. 다만, 제1 절연층(510)의 형상 및 구조는 이에 제한되지 않는다.
발광 소자(300)는 각 전극(210, 220) 사이에서 제1 절연층(510) 상에 배치될 수 있다. 예시적으로, 발광 소자(300)는 각 전극 가지부(210B, 220B) 사이에 배치된 제1 절연층(510) 상에 적어도 하나 배치될 수 있다. 다만, 이에 제한되지 않으며, 도면에 도시되지 않았으나 각 서브 화소(PXn) 내에 배치된 발광 소자(300)들 중 적어도 일부는 각 전극 가지부(210B, 220B) 사이 이외의 영역에 배치될 수도 있다. 또한 발광 소자(300)는 일부 영역이 전극(210, 220)과 중첩하도록 배치될 수 있다. 발광 소자(300)는 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 서로 대향하는 각 단부 상에 배치될 수 있다.
발광 소자(300)는 비아층(200)에 수평한 방향으로 복수의 층들이 배치될 수 있다. 일 실시예에 따른 표시 장치(10)의 발광 소자(300)는 일 방향으로 연장된 형상을 갖고, 복수의 반도체층들이 일 방향으로 순차적으로 배치된 구조를 가질 수 있다. 후술할 바와 같이, 발광 소자(300)는 제1 반도체층(310), 활성층(360), 제2 반도체층(320) 및 전극층(370)이 일 방향을 따라 순차적으로 배치되고, 이들의 외면을 절연막(380)이 둘러쌀 수 있다. 표시 장치(10)에 배치된 발광 소자(300)는 연장된 일 방향이 비아층(200)과 평행하도록 배치되고, 발광 소자(300)에 포함된 복수의 반도체층들은 비아층(200)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서는 발광 소자(300)가 다른 구조를 갖는 경우, 복수의 층들은 비아층(200)에 수직한 방향으로 배치될 수도 있다. 상술한 바와 같이, 발광 소자(300)는 도핑층(390)을 더 포함한다. 이에 대한 설명은 다른 도면을 참조하여 후술한다.
또한, 발광 소자(300)의 일 단부는 제1 접촉 전극(261)과 접촉하고, 타 단부는 제2 접촉 전극(262)과 접촉할 수 있다. 일 실시예에 따르면, 발광 소자(300)는 연장된 일 방향측 단부면에는 절연막(380)이 형성되지 않고 노출되기 때문에, 상기 노출된 영역에서 후술하는 제1 접촉 전극(261) 및 제2 접촉 전극(262)과 접촉할 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서 발광 소자(300)는 절연막(380) 중 적어도 일부 영역이 제거되고, 절연막(380)이 제거되어 발광 소자(300)의 양 단부 측면이 부분적으로 노출될 수 있다. 표시 장치(10)의 제조 공정 중, 발광 소자(300)의 외면을 덮는 제2 절연층(520)을 형성하는 단계에서 절연막(380)은 부분적으로 제거될 수 있다. 발광 소자(300)의 노출된 측면은 제1 접촉 전극(261) 및 제2 접촉 전극(262)과 접촉할 수 있다. 다만, 이에 제한되지 않는다.
제2 절연층(520)은 제1 전극(210)과 제2 전극(220) 사이에 배치된 발광 소자(300) 상에 부분적으로 배치될 수 있다. 제2 절연층(520)은 발광 소자(300)의 외면을 부분적으로 감싸도록 배치되어 발광 소자(300)를 보호함과 동시에 표시 장치(10)의 제조 공정 중 발광 소자(300)를 고정시키는 기능을 수행할 수도 있다. 일 실시예에 따르면, 제2 절연층(520)은 발광 소자(300) 상에 배치되되, 발광 소자(300)의 일 단부 및 타 단부를 노출할 수 있다. 발광 소자(300)는 노출된 일 단부 및 타 단부가 접촉 전극(260)과 접촉하며, 각 전극(210, 220)으로부터 전기 신호를 전달 받을 수 있다. 이러한 제2 절연층(520)의 형상은 통상적인 마스크 공정을 이용하여 제2 절연층(520)을 이루는 재료를 이용한 패터닝 공정으로 형성된 것일 수 있다. 제2 절연층(520)을 형성하기 위한 마스크는 발광 소자(300)의 길이보다 좁은 폭을 갖고, 제2 절연층(520)을 이루는 재료가 패터닝되어 발광 소자(300)의 양 단부가 노출될 수 있다. 다만, 이에 제한되는 것은 아니다.
또한, 예시적인 실시예에서, 제2 절연층(520)의 재료 중 일부는 발광 소자(300)의 하면과 제1 절연층(510) 사이에 배치될 수도 있다. 제2 절연층(520)은 표시 장치(10)의 제조 공정 중에 형성된 제1 절연층(510)과 발광 소자(300) 사이의 공간을 채우도록 형성될 수도 있다. 이에 따라 제2 절연층(520)은 발광 소자(300)의 외면을 감싸도록 형성될 수도 있다. 다만, 이에 제한되지 않는다.
제2 절연층(520)은 평면상 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이에서 제2 방향(DR2)으로 연장되어 배치될 수 있다. 일 예로, 제2 절연층(520)은 비아층(200) 상에서 평면상 섬형 또는 선형의 형상을 가질 수 있다.
제1 접촉 전극(261)과 제2 접촉 전극(262)은 각각 전극(210, 220) 및 제2 절연층(520) 상에 배치된다. 제1 접촉 전극(261)과 제2 접촉 전극(262) 사이에는 제2 절연층(520)이 배치되고, 제2 절연층(520)은 제1 접촉 전극(261)과 제2 접촉 전극(262)이 직접 접촉하지 않도록 상호 절연시킬 수 있다.
상술한 바와 같이, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 발광 소자(300)의 적어도 일 단부와 접촉할 수 있으며, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 제1 전극(210) 또는 제2 전극(220)과 전기적으로 연결되어 전기 신호를 인가 받을 수 있다.
제1 접촉 전극(261)은 제1 내부 뱅크(410) 상에서 제1 전극(210)의 노출된 영역과 접촉할 수 있고, 제2 접촉 전극(262)은 제2 내부 뱅크(420) 상에서 제2 전극(220)의 노출된 영역과 접촉할 수 있다. 제1 접촉 전극(261)과 제2 접촉 전극(262)은 각 전극(210, 220)으로부터 전달되는 전기 신호를 발광 소자(300)에 전달할 수 있다.
접촉 전극(260)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
패시베이션층(550)은 접촉 전극(260) 및 제2 절연층(520) 상에 배치될 수 있다. 패시베이션층(550)은 비아층(200) 상에 배치되는 부재들을 외부 환경에 대하여 보호하는 기능을 할 수 있다.
상술한 제1 절연층(510), 제2 절연층(520) 및 패시베이션층(550) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예시적인 실시예에서, 제1 절연층(510), 제2 절연층(520) 및 패시베이션층(550)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al 2O 3), 질화 알루미늄(AlN)등과 같은 무기물 절연성 물질을 포함할 수 있다. 또한, 제1 절연층(510), 제2 절연층(520) 및 패시베이션층(550)은 유기물 절연성 물질로써, 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아마이드 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지, 폴리페닐렌 수지, 폴리페닐렌설파이드 수지, 벤조사이클로부텐, 카도 수지, 실록산 수지, 실세스퀴옥산 수지, 폴리메틸메타크릴레이트, 폴리카보네이트, 폴리메틸메타크릴레이트-폴리카보네이트 합성수지 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
한편, 표시 장치(10)는 더 많은 수의 절연층을 포함할 수 있다. 일 실시예에 따르면, 표시 장치(10)는 제1 접촉 전극(261)을 보호하도록 배치되는 제3 절연층(530)을 더 포함할 수 있다.
도 5는 다른 실시예에 따른 표시 장치의 일부를 나타내는 단면도이다.
도 5를 참조하면, 일 실시예에 따른 표시 장치(10)는 제1 접촉 전극(261) 상에 배치된 제3 절연층(530)을 더 포함할 수 있다. 본 실시예에 따른 표시 장치(10)는 제3 절연층(530)을 더 포함하여 제2 접촉 전극(262)의 적어도 일부가 제3 절연층(530) 상에 배치된 점에서 도 4의 표시 장치(10)와 차이점이 있다. 이하에서는 중복되는 설명은 생략하고, 차이점을 중심으로 서술하기로 한다.
도 5의 표시 장치(10)는 제1 접촉 전극(261) 상에 배치되고, 제1 접촉 전극(261)과 제2 접촉 전극(262)을 전기적으로 상호 절연시키는 제3 절연층(530)을 포함할 수 있다. 제3 절연층(530)은 제1 접촉 전극(261)을 덮도록 배치되되, 발광 소자(300)가 제2 접촉 전극(262)과 연결될 수 있도록 발광 소자(300)의 일부 영역에는 중첩되지 않도록 배치될 수 있다. 제3 절연층(530)은 제2 절연층(520)의 상면에서 제1 접촉 전극(261) 및 제2 절연층(520)과 부분적으로 접촉할 수 있다. 제3 절연층(530)은 제2 절연층(520)의 상에서 제1 접촉 전극(261)의 일 단부를 커버하도록 배치될 수 있다. 이에 따라 제3 절연층(530)은 제1 접촉 전극(261)을 보호함과 동시에, 이를 제2 접촉 전극(262)과 전기적으로 절연시킬 수 있다.
제3 절연층(530)의 제2 접촉 전극(262)이 배치된 방향의 측면은 제2 절연층(520)의 일 측면과 정렬될 수 있다. 다만, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 제3 절연층(530)은 제1 절연층(510)과 같이 무기물 절연성 물질을 포함할 수 있다.
제1 접촉 전극(261)은 제1 전극(210)과 제3 절연층(530) 사이에 배치되고, 제2 접촉 전극(262)은 제3 절연층(530) 상에 배치될 수 있다. 제2 접촉 전극(262)은 부분적으로 제1 절연층(510), 제2 절연층(520), 제3 절연층(530), 제2 전극(220) 및 발광 소자(300)와 접촉할 수 있다. 제2 접촉 전극(262)의 제1 전극(210)이 배치된 방향의 일 단부는 제3 절연층(530) 상에 배치될 수 있다.
패시베이션층(550)은 제3 절연층(530) 및 제2 접촉 전극(262) 상에 배치되어, 이들을 보호하도록 배치될 수 있다. 이하, 중복되는 설명은 생략한다.
한편, 일 실시예에 따른 표시 장치(10)는 활성층(360)의 적어도 일 면 상에 도핑층(390)이 형성된 발광 소자(300)를 포함할 수 있다. 표시 장치(10)의 제조 공정 중, 제1 전극(210)과 제2 전극(220) 상에 전계를 생성하여 발광 소자(300)를 제1 전극(210)과 제2 전극(220) 사이에 정렬시키는 공정을 포함할 수 있다. 발광 소자(300)는 도핑층(390)을 포함하여 쌍극자 모멘트가 증가하고, 전계에 의해 전달되는 전기적인 힘이 커질 수 있다. 이하에서는 다른 도면을 참조하여 일 실시예에 따른 발광 소자(300)에 대하여 구체적으로 설명하기로 한다.
도 6은 일 실시예에 따른 발광 소자의 개략도이다. 도 7은 도 6의 Ⅸ-Ⅸ’선을 따라 자른 단면도이다.
발광 소자(300)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(300)는 마이크로 미터(micro-meter) 또는 나노미터(nano-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다. 발광 소자(300)는 두 전극 상에 형성된 전계에 의해 전극 사이에 정렬될 수 있다.
일 실시예에 따른 발광 소자(300)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(300)는 로드, 와이어, 튜브 등의 형상을 가질 수 있다. 예시적인 실시예에서, 발광 소자(300)는 원통형 또는 로드형(rod)일 수 있다. 다만, 발광 소자(300)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상을 갖는 등 발광 소자(300)는 다양한 형태를 가질 수 있다. 후술하는 발광 소자(300)에 포함되는 복수의 반도체들은 상기 일 방향을 따라 순차적으로 배치되거나 적층된 구조를 가질 수 있다.
발광 소자(300)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호를 전달 받고, 이를 특정 파장대의 광으로 방출할 수 있다.
일 실시예에 따른 발광 소자(300)는 특정 파장대의 광을 방출할 수 있다. 예시적인 실시예에서, 활성층(360)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다. 다만, 청색(Blue) 광의 중심 파장대역이 상술한 범위에 제한되는 것은 아니며, 본 기술분야에서 청색으로 인식될 수 있는 파장 범위를 모두 포함하는 것으로 이해되어야 한다. 또한, 발광 소자(300)의 활성층(360)에서 방출되는 광은 이에 제한되지 않고, 중심 파장대역이 495nm 내지 570nm의 범위를 갖는 녹색(Green)광 또는 중심 파장대역이 620nm 내지 750nm의 범위를 갖는 적색(Red)광일 수도 있다. 이하에서는 청색(blue)광을 방출하는 발광 소자(300)를 예시하여 설명하기로 한다.
도 6 및 도 7을 참조하면 참조하면, 발광 소자(300)는 제1 반도체층(310), 제2 반도체층(320), 활성층(360), 절연막(380) 및 도핑층(390)을 포함할 수 있다. 또한, 일 실시예에 따른 발광 소자(300)는 제1 반도체층(310) 또는 제2 반도체층(320)의 일 면 상에 배치되는 전극층(370)을 더 포함할 수 있다.
제1 반도체층(310)은 n형 반도체일 수 있다. 일 예로, 발광 소자(300)가 청색 파장대의 광을 방출하는 경우, 제1 반도체층(310)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(310)은 n형 도펀트가 도핑될 수 있으며, 일 예로 n형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체층(310)은 n형 Si로 도핑된 n-GaN일 수 있다. 제1 반도체층(310)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 반도체층(320)은 후술하는 활성층(360) 상에 배치된다. 제2 반도체층(320)은 p형 반도체일 수 있으며 일 예로, 발광 소자(300)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2 반도체층(320)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(320)은 p형 도펀트가 도핑될 수 있으며, 일 예로 p형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예시적인 실시예에서, 제2 반도체층(320)은 p형 Mg로 도핑된 p-GaN일 수 있다. 제2 반도체층(320)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 도면에서는 제1 반도체층(310)과 제2 반도체층(320)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에 따르면 활성층(360)의 물질에 따라 제1 반도체층(310)과 제2 반도체층(320)은 더 많은 수의 층, 예컨대 클래드층(clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다. 이에 대한 설명은 다른 도면을 참조하여 후술하기로 한다.
활성층(360)은 제1 반도체층(310)과 제2 반도체층(320) 사이에 배치된다. 활성층(360)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(360)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수개 적층된 구조일 수도 있다. 활성층(360)은 제1 반도체층(310) 및 제2 반도체층(320)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 일 예로, 활성층(360)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 활성층(360)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다. 예시적인 실시예에서, 활성층(360)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함하여 상술한 바와 같이, 활성층(360)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다.
다만, 이에 제한되는 것은 아니며, 활성층(360)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 활성층(360)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 활성층(360)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 활성층(360)에서 방출되는 광은 발광 소자(300)의 길이방향 외부면뿐만 아니라, 양 측면으로 방출될 수 있다. 활성층(360)에서 방출되는 광은 하나의 방향으로 방향성이 제한되지 않는다.
전극층(370)은 오믹(Ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 발광 소자(300)는 적어도 하나의 전극층(370)을 포함할 수 있다. 도 6에서는 발광 소자(300)가 하나의 전극층(370)을 포함하는 것을 도시하고 있으나, 이에 제한되지 않는다. 경우에 따라서 발광 소자(300)는 더 많은 수의 전극층(370)을 포함하거나, 생략될 수도 있다. 후술하는 발광 소자(300)에 대한 설명은 전극층(370)의 수가 달라지거나 다른 구조를 더 포함하더라도 동일하게 적용될 수 있다.
전극층(370)은 일 실시예에 따른 표시 장치(10)에서 발광 소자(300)가 전극 또는 접촉 전극과 전기적으로 연결될 때, 발광 소자(300)와 전극 또는 접촉 전극 사이의 저항을 감소시킬 수 있다. 전극층(370)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(370)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 또한 전극층(370)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다. 전극층(370)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있으며, 이에 제한되는 것은 아니다.
절연막(380)은 상술한 복수의 반도체층 및 전극층들의 외면을 둘러싸도록 배치된다. 예시적인 실시예에서, 절연막(380)은 적어도 활성층(360)의 외면을 둘러싸도록 배치되고, 발광 소자(300)가 연장된 일 방향으로 연장될 수 있다. 절연막(380)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 일 예로, 절연막(380)은 상기 부재들의 측면부를 둘러싸도록 형성되되, 발광 소자(300)의 길이방향의 양 단부는 노출되도록 형성될 수 있다.
도면에서는 절연막(380)이 발광 소자(300)의 길이방향으로 연장되어 제1 반도체층(310)으로부터 전극층(370)의 측면까지 커버하도록 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 절연막(380)은 활성층(360)을 포함하여 일부의 반도체층의 외면만을 커버하거나, 전극층(370) 외면의 일부만 커버하여 각 전극층(370)의 외면이 부분적으로 노출될 수도 있다. 또한, 절연막(380)은 발광 소자(300)의 적어도 일 단부와 인접한 영역에서 단면상 상면이 라운드지게 형성될 수도 있다.
절연막(380)의 두께는 10nm 내지 1.0㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 바람직하게는 절연막(380)의 두께는 40nm 내외일 수 있다.
절연막(380)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al 2O 3) 등을 포함할 수 있다. 이에 따라 활성층(360)이 발광 소자(300)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(380)은 활성층(360)을 포함하여 발광 소자(300)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
또한, 몇몇 실시예에서, 절연막(380)은 외면이 표면처리될 수 있다. 발광 소자(300)는 표시 장치(10)의 제조 시, 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(300)가 잉크 내에서 인접한 다른 발광 소자(300)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(380)은 표면이 소수성 또는 친수성 처리될 수 있다.
발광 소자(300)는 도핑층(390)을 포함한다. 도핑층(390)은 제1 반도체층(310), 제2 반도체층(320) 또는 전극층(370)에 형성될 수 있다. 일 실시예에 따르면, 도핑층(390)은 활성층(360)을 기준으로, 제1 반도체층(310)이 배치된 제1 면 또는 그 상부에 형성되거나 제2 반도체층(320)이 배치된 제2 면 또는 그 상부에 형성될 수 있다. 도면에서는 도핑층(390)이 활성층(360)의 제2 면 상부인 전극층(370)의 상면에 배치된 것이 도시되어 있다. 다만, 이에 제한되지 않으며 발광 소자(300) 내에서 도핑층(390)의 위치는 활성층(360)을 기준으로 다양하게 변형될 수 있다. 이하에서는 도핑층(390)이 전극층(370) 상면에 형성된 것을 기준으로 설명하기로 하며, 도핑층(390)의 다양한 위치에 대한 설명은 다른 실시예를 참조하여 후술하기로 한다.
도핑층(390)은 제1 극성 또는 제2 극성의 이온을 가질 수 있다. 도핑층(390)은 도핑층(390)이 형성되는 층과 실질적으로 동일한 재료를 포함하되, 제1 극성 또는 제2 극성의 이온을 더 포함할 수 있다. 도 6 및 도 7에 도시된 발광 소자(300)는 도핑층(390)이 전극층(370)과 동일한 재료를 포함하되, 제2 극성의 이온을 갖고 전극층(370) 상면에 형성된 것일 수 있다. 일 실시예에 따른 도핑층(390)은 형성된 반도체층 또는 전극층에 별도의 재료가 더 증착되거나 배치되어 형성되는 것이 아니고, 상기 반도체층 또는 전극층을 이루는 재료에 이온이 더 도핑되어 형성된 것일 수 있다. 도 6 및 도 7의 발광 소자(300)는 전극층(370)의 일부 영역에 제2 극성을 갖는 이온이 도핑되어 도핑층(390)이 형성된 것일 수 있다. 즉, 실질적으로 도핑층(390)은 전극층(370)과 동일한 재료를 포함하는 것일 수 있다. 다만, 이에 제한되지 않으며, 도핑층(390)은 반도체층 또는 전극층과 별개의 층으로, 극성을 갖는 이온이 도핑된 층이 배치된 것일 수도 있다.
도핑층(390)은 이온의 극성에 따라 활성층(360)을 기준으로 형성되는 위치가 달라질 수 있다. 도핑층(390)이 제1 극성의 이온을 갖는 경우, 활성층(360)이 제1 반도체층(310)과 대향하는 제1 면 상에 형성되고, 제2 극성의 이온을 갖는 경우, 활성층(360)이 제2 반도체층(320)과 대향하는 제2 면 상에 형성될 수 있다. 다만, 이에 제한되지 않는다. 몇몇 실시예에서, 도핑층(390)의 두께는 10nm 내지 100nm의 범위를 가질 수 있다. 다만, 이에 제한되는 것은 아니다.
상술한 바와 같이, 발광 소자(300)는 활성층(360)을 기준으로 제1 극성인 n형 반도체인 제1 반도체층(310)과, 제2 극성인 p형 반도체인 제2 반도체층(320)을 포함한다. 서로 다른 극성을 갖는 제1 반도체층(310)과 제2 반도체층(320) 사이에는 쌍극자 모멘트(dipole moment)가 형성될 수 있고, 발광 소자(300)는 전계에 놓일 때 쌍극자 모멘트에 의해 전기적인 힘을 전달 받을 수 있다. 일 실시예에 따른 발광 소자(300)는 제1 극성 또는 제2 극성의 이온을 포함하는 도핑층(390)을 더 포함하여, 제1 반도체층(310)과 제2 반도체층(320) 사이에 형성되는 쌍극자 모멘트를 증가시킬 수 있다. 이러한 도핑층(390)은 발광 소자(300)가 제1 전극(210)과 제2 전극(220) 사이에 배치될 때, 전극(210, 220) 상에 생성되는 전계에 의해 전달받는 전기적인 힘을 증가시킬 수 있다.
도 8은 일 실시예에 따른 발광 소자의 정렬 공정을 나타내는 개략도이다.
도 8은 임의의 대상 기판(SUB) 상에 배치된 제1 전극(210)과 제2 전극(220) 상에 발광 소자(300)들이 정렬되는 것을 개략적으로 도시하고 있다. 도 8을 참조하면, 대상 기판(SUB) 상에 제1 영역(101)과 제2 영역(102)이 정의되고, 제1 영역(101)과 제2 영역(102)에는 각각 일 방향으로 연장된 제1 전극(210)과 제2 전극(220)이 배치될 수 있다. 제1 영역(101)의 제1 전극(210)과 제2 전극(220) 상에는 일 실시예에 따른 도핑층(390)으 포함하는 발광 소자(300)가 배치되고, 제2 영역(102)에는 도핑층(390)을 포함하지 않는 발광 소자(300')가 배치될 수 있다.
도면으로 도시하지 않았으나, 표시 장치(10)의 제조 공정 중 발광 소자(300)는 소정의 잉크에 분산된 상태로 제1 전극(210)과 제2 전극(220) 상에 분사될 수 있다. 발광 소자(300)가 분산된 잉크가 분사되면, 제1 전극(210)과 제2 전극(220)에 전기 신호가 인가되고, 상기 전기 신호는 제1 전극(210)과 제2 전극(220) 상에 전계(IEL)를 생성할 수 있다. 전계(IEL)는 잉크에 분산된 발광 소자(300)에 유전영동힘(Dielectrophoretic force)을 전달할 수 있고, 발광 소자(300)는 유전영동힘을 전달 받아 배향 방향 및 위치가 변하면서 제1 전극(210)과 제2 전극(220) 사이에 배치된다.
제1 영역(101)에서 각 전극(210, 220) 사이에 배치되는 발광 소자(300)는 도핑층(390)을 포함하고, 제2 영역(102)에서 각 전극(210, 220) 사이에 배치되는 발광 소자(300')는 도핑층(390)을 포함하지 않을 수 있다. 제1 영역(101)의 발광 소자(300)는 제2 영역(102)의 발광 소자(300')보다 쌍극자 모멘트가 더 클 수 있고, 제1 영역(101)의 발광 소자(300)가 전계(IEL)에 의해 전달받는 제1 힘(Fa)은 제2 영역(102)의 발광 소자(300)가 전계(IEL)에 의해 전달받는 제2 힘(Fb)보다 클 수 있다.
이에 따라, 제1 영역(101)에서 각 전극(210, 220) 사이에서 배치되는 발광 소자(300)들은 제2 영역(102)의 발광 소자(300')들에 비해 높은 정렬도를 갖고 정렬될 수 있다. 제1 영역(101)의 발광 소자(300)들은 연장된 일 방향과 각 전극(210, 220)이 연장된 방향이 이루는 사이각이 수직에 가깝게 배향되고, 이들이 각 전극(210, 220) 사이에서 배치된 위치가 균일할 수 있다. 각 발광 소자(300)들의 양 단부가 각 전극(210, 220) 상에 놓인 위치가 거의 동일할 수 있다.
반면에, 제2 영역(102)에서 각 전극(210, 220) 사이에 배치되는 발광 소자(300')들은 제1 영역(101)의 발광 소자(300)들에 비해 낮은 정렬도를 가질 수 있다. 비교적 작은 크기의 제2 힘(Fb)을 받는 발광 소자(300')들은 연장된 일 방향과 각 전극(210, 220)이 연장된 방향이 이루는 사이각이 큰 오차를 갖게 배향되고, 각 전극(210, 220) 사이에서 배치된 위치가 균일하지 않을 수 있다. 일 실시예에 따른 발광 소자(300)는 도핑층(390)을 포함하여 쌍극자 모멘트가 커지게되고, 전계(IEL)에 의해 전달되는 유전영동힘이 증가하여 정렬도가 개선될 수 있다. 표시 장치(10)는 높은 정렬도로 정렬되는 발광 소자(300)들을 포함하여, 발광 소자(300)의 발광 불량을 최소화하고 각 화소(PX), 또는 서브 화소(PXn)들의 발광 신뢰도를 향상시킬 수 있다.
도핑층(390)은 발광 소자(300)의 제조 공정 중 특정 반도체층에 레이저 등을 이용하여 이온을 도핑하여 형성될 수 있다. 다만, 이에 제한되지 않는다. 반드시 외부의 공정을 통해 이온을 도핑하지 않더라도, 각 반도체층을 형성할 때 이들을 이루는 재료의 조성 비율을 조절하여 특정 영역의 이온 농도를 증가시켜 도핑층(390)을 형성할 수도 있다. 이에 대한 설명은 후술하기로 한다.
한편, 발광 소자(300)는 길이(h)가 1㎛ 내지 10㎛ 또는 2㎛ 내지 6㎛의 범위를 가질 수 있으며, 바람직하게는 3㎛ 내지 5㎛의 길이를 가질 수 있다. 또한, 발광 소자(300)의 직경은 300nm 내지 700nm의 범위를 갖고, 발광 소자(300)의 종횡비(Aspect ratio)는 1.2 내지 100일 수 있다. 다만, 이에 제한되지 않고, 표시 장치(10)에 포함되는 복수의 발광 소자(300)들은 활성층(360)의 조성 차이에 따라 서로 다른 직경을 가질 수도 있다. 바람직하게는 발광 소자(300)의 직경은 500nm 내외의 범위를 가질 수 있다.
도 9는 도 3의 Xd-Xd'선을 따라 자른 단면도이다. 도 10은 도 3의 Xe-Xe'선을 따라 자른 단면도이다. 도 9는 표시 장치(10)의 제2 발광 소자(302)의 양 단부를 가로지르는 단면이고, 도 10은 제3 발광 소자(303)의 양 단부를 가로지르는 단면이다.
도 4, 도 6을 결부하여 도 9 및 도 10을 참조하면, 일 실시예에 따른 표시 장치(10)는 복수의 발광 소자(300)를 포함하고, 발광 소자(300)는 제1 발광 소자(301), 제2 발광 소자(302) 및 제3 발광 소자(303)를 포함할 수 있다.
먼저, 도 4에 도시된 바와 같이, 제1 발광 소자(301)는 제1 반도체층(310), 제2 반도체층(320), 활성층(360), 전극층(370) 및 도핑층(390)을 포함하고, 이들을 둘러싸는 절연막(380)을 더 포함할 수 있다. 제1 발광 소자(301)의 제1 단부는 도핑층(390)이 전극층(370)의 상면에 배치되고, 도핑층(390)의 상면은 제1 접촉 전극(261)과 접촉할 수 있다. 제1 발광 소자(301)의 제2 단부는 제1 반도체층(310)이 배치되고, 제1 반도체층(310)의 하면은 제2 접촉 전극(262)과 접촉할 수 있다.
또한, 제1 발광 소자(301)의 절연막(380)은 발광 소자(300)의 반도체층들이 배치된 방향인 일 방향으로 연장된 외면이 매끄러운 형상을 가질 수 있다. 제1 발광 소자(301) 상에 배치된 제2 절연층(520)이 형성되는 공정에서, 제1 발광 소자(301)의 절연막(380)은 손상되지 않고 둘러싸는 반도체층의 위치에 따라 균일한 두께를 가질 수 있다. 즉, 제1 발광 소자(301)는 제2 절연층(520)과 중첩하는 중심부의 직경과, 제2 절연층(520)이 배치되지 않고 노출된 제1 단부의 직경 및 제2 단부의 직경이 실질적으로 동일할 수 있다.
반면, 도 9에 도시된 바와 같이, 일 실시예에 따른 표시 장치(10)는 절연막(380')의 적어도 일부 영역의 두께가 다른 영역의 두께와 다른 제2 발광 소자(302)를 포함할 수 있다. 제2 절연층(520)이 형성되는 공정에서 제2 발광 소자(302)는 제2 절연층(520)이 배치되지 않고 노출된 제1 단부와 제2 단부에 위치하는 절연막(380')이 부분적으로 식각될 수 있다. 이에 따라, 제2 발광 소자(302)의 절연막(380')은 일부 영역의 두께, 예를 들어 제2 절연층(520)과 접촉하는 영역의 절연막(380')의 두께는 다른 영역보다 더 두꺼울 수 있다. 예시적인 실시예에서, 제2 발광 소자(302)는 제1 단부의 제1 직경(Db) 및 제2 단부의 제2 직경(Dc)이 제1 단부와 제2 단부 사이의 제3 직경(Dc)보다 작을 수 있다. 제2 발광 소자(302)의 절연막(380')은 제2 절연층(520)이 노출시키는 제1 단부와 제2 단부 부분이 식각되기 때문에, 단면상 하부에 위치하는 절연막(380')은 식각되지 않을 수 있다. 즉, 제2 발광 소자(302)는 하부에 배치된 제1 절연층(510)과 접촉하는 절연막(380')은 식각되지 않을 수 있다.
한편, 일 실시예에 따른 표시 장치(10)는 도핑층(390)이 제거된 제3 발광 소자(303)를 더 포함할 수 있다. 도 10에 도시된 바와 같이, 제3 발광 소자(303)는 전극층(370) 상면에 형성된 도핑층(390)이 제거될 수 있다. 제2 발광 소자(302)와 같이, 제3 발광 소자(303)는 제2 절연층(520)이 식각되는 공정에서 절연막(380')이 부분적으로 식각되면서 도핑층(390)도 동시에 제거될 수도 있다. 발광 소자(300)는 도핑층(390)을 포함하여 제1 전극(210)과 제2 전극(220) 사이에서 높은 정렬도로 배치되고, 이후의 후속 공정에서 일부 발광 소자(300)들의 도핑층(390)이 제거됨에 따라 제3 발광 소자(303)가 형성될 수 있다. 이 경우, 제3 발광 소자(303)는 제1 단부의 전극층(370)이 제1 접촉 전극(261)과 접촉할 수 있다. 다만, 이에 제한되지 않는다.
이하에서는 일 실시예에 따른 발광 소자(300)의 제조 공정에 대하여 설명하기로 한다.
도 11 내지 도 18는 일 실시예에 따른 발광 소자의 제조 공정을 나타내는 단면도들이다.
먼저, 도 11을 참조하면, 베이스 기판(1100) 및 베이스 기판(1100) 상에 형성된 버퍼 물질층(1200)을 포함하는 하부기판(1000)을 준비한다. 베이스 기판(1100)은 사파이어 기판(Al 2O 3) 및 유리와 같은 투명성 기판을 포함할 수 있다. 다만, 이에 제한되는 것은 아니며, GaN, SiC, ZnO, Si, GaP 및 GaAs 등과 같은 도전성 기판으로 이루어질 수도 있다. 이하에서는, 베이스 기판(1100)이 사파이어 기판(Al 2O 3)인 경우를 예시하여 설명한다. 베이스 기판(1100)의 두께는 특별히 제한되지 않으나, 일 예로 베이스 기판(1100)은 두께가 400㎛ 내지 1500㎛의 범위를 가질 수 있다.
베이스 기판(1100) 상에는 복수의 반도체층들이 형성된다. 에피택셜법에 의해 성장되는 복수의 반도체층들은 시드 결정을 성장시켜 형성될 수 있다. 여기서, 반도체층을 형성하는 방법은 전자빔 증착법, 물리적 기상 증착법(Physical vapor deposition, PVD), 화학적 기상 증착법(Chemical vapor deposition, CVD), 플라즈마 레이저 증착법(Plasma laser deposition, PLD), 이중형 열증착법(Dual-type thermal evaporation), 스퍼터링(Sputtering), 금속-유기물 화학기상 증착법(Metal organic chemical vapor deposition, MOCVD) 등일 수 있으며, 바람직하게는, 금속-유기물 화학기상 증착법(MOCVD)에 의해 형성될 수 있다. 다만, 이에 제한되지 않는다.
복수의 반도체층을 형성하기 위한 전구체 물질은 대상 물질을 형성하기 위해 통상적으로 선택될 수 있는 범위 내에서 특별히 제한되지 않는다. 일 예로, 전구체 물질은 메틸기 또는 에틸기와 같은 알킬기를 포함하는 금속 전구체일 수 있다. 예를 들어, 트리메틸 갈륨(Ga(CH 3) 3), 트리메틸 알루미늄(Al(CH 3) 3), 트리에틸 인산염((C 2H 5) 3PO 4)과 같은 화합물일 수 있으나, 이에 제한되지 않는다. 이하에서는, 복수의 반도체층을 형성하는 방법이나 공정 조건 등에 대하여는 생략하여 설명하며, 발광 소자(300)의 제조방법의 순서나 적층 구조에 대하여 상세히 설명하기로 한다.
베이스 기판(1100) 상에는 버퍼 물질층(1200)이 형성된다. 도면에서는 버퍼 물질층(1200)이 한층 적층된 것을 도시하고 있으나, 이에 제한되지 않으며, 복수의 층을 형성할 수도 있다. 버퍼 물질층(1200)은 제1 반도체(3100)와 베이스 기판(1100)의 격자 상수 차이를 줄이기 위해 배치될 수 있다.
일 예로, 버퍼 물질층(1200)은 언도프드(Undoped) 반도체를 포함할 수 있으며, 실질적으로 제1 반도체(3100)와 동일한 물질을 포함하되, n형 또는 p형으로 도핑되지 않은 물질일 수 있다. 예시적인 실시예에서, 버퍼 물질층(1200)은 도핑되지 않은 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중 적어도 어느 하나일 수 있으나, 이에 제한되지 않는다. 또한, 버퍼 물질층(1200)은 베이스 기판(1100)에 따라 생략될 수도 있다. 이하에서는, 베이스 기판(1100) 상에 언도프드 반도체를 포함하는 버퍼 물질층(1200)이 형성된 경우를 예시하여 설명하기로 한다.
다음으로, 도 12를 참조하면, 하부 기판(1000) 상에 반도체 구조물(3000)을 형성한다. 반도체 구조물(3000)은 제1 반도체(3100), 활성층(3600), 제2 반도체(3200) 및 전극물질층(3700)을 포함할 수 있다. 반도체 구조물(3000)에 포함되는 복수의 물질층들은 상술한 바와 같이 통상적인 공정을 수행하여 형성될 수 있고, 반도체 구조물(3000)에 포함된 복수의 층들은 일 실시예에 따른 발광 소자(300)에 포함된 각 층들에 대응될 수 있다. 즉, 이들은 각각 발광 소자(300)의 제1 반도체층(310), 활성층(360), 제2 반도체층(320) 및 전극층(370)과 동일한 물질들을 포함할 수 있다.
이어, 도 13에 도시된 바와 같이, 반도체 구조물(3000)의 전극물질층(3700) 상면에 도핑영역(3900)을 형성한다. 도핑영역(3900)은 반도체 구조물(3000)에서 임의의 영역에 레이저(Laser)를 조사하여 형성될 수 있다. 도면에서는 전극물질층(3700) 상면에 형성된 것이 도시되어 있으나, 이에 제한되지 않는다. 다른 도면을 참조하여 후술할 바와 같이, 발광 소자(300)의 도핑층(390)이 전극층(370)이 아닌 다른 반도체층에 형성되는 경우, 도핑영역(3900)은 반도체 구조물(3000) 내에 형성될 수도 있다. 예를 들어, 발광 소자(300)의 도핑층(390)이 제1 반도체층(310) 또는 제2 반도체층(320)에 형성되는 경우, 제1 반도체(3100) 또는 제2 반도체(3200) 상에 레이저를 조사하여 도핑영역(3900)을 형성할 수도 있다.
전극물질층(3700) 상에 레이저를 조사하면, 전극물질층(3700)을 이루는 재료 중 일부는 레이저와 반응하여 극성을 갖는 이온이 형성될 수 있다. 제2 반도체(3200) 상에 배치된 전극물질층(3700)은 제2 반도체(3200)와 동일한 극성을 가질 수 있고, 전극물질층(3700)에 형성되는 도핑 영역(3900)도 제2 반도체(3200)와 동일한 극성의 이온이 형성될 수 있다. 이에 따라 최종적으로 제조된 발광 소자(300)는 활성층(360)을 기준으로 그 상부에 위치하는 제2 반도체층(320) 및 전극층(370)이 갖는 극성이 커지게 되고, 발광 소자(300)의 쌍극자 모멘트가 증가할 수 있다.
한편, 반도체 구조물(3000)의 전극물질층(3700) 상에 형성되는 도핑영역(3900)의 두께는 발광 소자(300)의 도핑층(390)의 두께보다 클 수 있다. 후속 공정에서, 절연막(380)을 형성하기 위한 공정 중 도핑영역(3900)의 일부가 식각될 수 있다. 도핑영역(3900)은 발광 소자(300)의 도핑층(390)의 두께보다 더 두껍게 형성되어 최종적으로 제조된 발광 소자(300)에서 도핑층(390)이 제거되는 것을 방지할 수 있다. 몇몇 실시예에서, 도핑영역(3900)의 두께는 50nm 내지 150nm의 범위를 가질 수 있다.
이어, 도 14 및 도 15를 참조하면, 도핑영역(3900)이 형성된 반도체 구조물(3000)을 식각하여 반도체 결정(3000')을 형성한다. 반도체 결정(3000')을 형성하는 방법은 반도체 구조물(3000) 상에 식각 마스크층(1600) 및 제1 패턴층(1700)을 형성하고, 반도체 구조물(3000)을 하부 기판(1000)에 수직한 방향으로 식각하는 단계를 포함한다.
도 14에 도시된 바와 같이 반도체 구조물(3000) 상에 식각 마스크층(1600) 및 제1 패턴층(1700)을 형성한다. 식각 마스크층(1600)은 도핑영역(3900) 상에 형성되고, 제1 패턴층(1700)은 식각 마스크층(1600) 상에 형성된다. 식각 마스크층(1600)은 반도체 구조물(3000)의 복수의 층들을 연속적으로 에칭하기 위한 마스크의 역할을 수행할 수 있다. 식각 마스크층(1600)은 절연성 물질을 포함하는 제1 식각 마스크층(1610)과 금속을 포함하는 제2 식각 마스크층(1620)을 포함할 수도 있다.
제1 식각 마스크층(1610)은 절연성 물질로 산화물 또는 질화물을 포함할 수 있다. 절연성 물질은 일 예로 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy) 등일 수 있다. 제1 식각 마스크층(1610)의 두께는 0.5㎛ 내지 1.5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 식각 마스크층(1620)은 제1 식각 마스크층(1620) 상에 배치된다. 일 예로 제2 식각 마스크층(1620)은 하드 마스크층일 수 있다. 제2 식각 마스크층(1620)은 반도체 구조물(3000)의 연속적인 식각을 위해 마스크의 역할을 수행할 수 있는 재료를 포함할 수 있으며, 일 예로 크롬(Cr) 등과 같은 금속을 포함할 수도 있다. 제2 식각 마스크층(1620)의 두께는 30nm 내지 150nm의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제1 패턴층(1700)은 식각 마스크층(1600) 상에 배치될 수 있다. 제1 패턴층(1700)은 서로 이격된 마스크 패턴을 포함하여 반도체 구조물(3000)의 연속적인 식각을 위해 마스크의 역할을 수행할 수 있다. 제1 패턴층(1700)은 폴리머, 폴리스티렌 스피어, 실리카 스피어 등을 포함할 수 있으나, 패턴을 형성할 수 있는 재료이면 특별히 제한되지 않는다.
일 예로, 제1 패턴층(1700)이 폴리머를 포함하는 경우, 폴리머를 이용하여 패턴을 형성할 수 있는 통상적인 방법이 채용될 수 있다. 예를 들어, 포토리소그래피, e-빔 리소그래피, 나노 임프린트 리소그래피 등의 방법으로 폴리머를 포함하는 제1 패턴층(1700)을 형성할 수 있다.
예시적인 실시예에서, 제1 패턴층(1700)은 나노 임프린트 리소그래피로 형성될 수 있다. 제1 패턴층(1700)의 마스크 패턴은 나노 임프린트 수지를 포함할 수 있다. 상기 수지는 불화 단량체(Fluorinated monomer), 아크릴레이트 단량체(Acrylate monomer), 디펜타에리트리톨 헥사아크릴레이트(Dipentaerythritol hexaacrylate), 디프로필렌글리콜 디아크릴레이트(Dipropylene glycol diacrylate), 폴리에틸렌글리콜 페닐에터아크릴레이트(poly(ethylene glycol) phenyletheracrylate), 뷰틸레이트하이드록시톨루엔(Butylated hydroxy toluene, BHT), 1-하이드록시-사이클로헥실페닐케톤(1-hydroxy-cyclohexylphenylketone, Irgacure 184) 등을 포함할 수 있으나, 이에 제한되는 것은 아니다.
다음으로, 도 15에 도시된 바와 같이, 제1 패턴층(1700)을 따라 반도체 구조물(3000)을 식각하여 반도체 결정(3000')을 형성한다. 반도체 결정(3000')을 형성하는 단계는 제1 패턴층(1700)의 마스크 패턴들이 이격된 영역을 하부 기판(1000)에 수직한 방향으로 식각 마스크층(1600) 및 전극물질층(3700)을 식각하는 제1 식각 단계, 이후 제2 반도체(3200)부터 제1 반도체(3100)까지 식각하는 제2 식각 단계 및 제1 패턴층(1700) 및 식각 마스크층(1600)을 제거하는 단계를 포함할 수 있다.
반도체 구조물(3000)을 식각하는 공정은 통상적인 방법으로 수행될 수 있다. 예를 들어, 식각공정은 건식식각법, 습식식각법, 반응성 이온 에칭법(Reactive ion etching, RIE), 유도 결합 플라즈마 반응성 이온 에칭법(Inductively coupled plasma reactive ion etching, ICP-RIE) 등일 수 있다. 건식 식각법의 경우 이방성 식각이 가능하여 수직 식각에 적합할 수 있다. 상술한 방법의 식각법을 이용할 경우, 식각 에천트(Etchant)는 Cl 2 또는 O 2 등일 수 있다. 다만, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 반도체 구조물(3000)의 식각은 건식 식각법과 습식 식각법을 혼용하여 이루어질 수 있다. 예를 들어, 먼저 건식 식각법에 의해 깊이 방향의 식각을 한 후, 등방성 식각인 습식 식각법을 통해 식각된 측벽이 표면과 수직한 평면에 놓이도록 할 수 있다.
식각 마스크층(1600) 또는 제1 패턴층(1700)을 제거하는 단계는 통상적인 공정에 의해 수행될 수 있으며, 일 예로 상기 공정은 반응성 이온 에칭(Reactive ion etching, RIE), 유도 결합 플라즈마 반응성 이온 에칭법(Inductively coupled plasma reactive ion etching, ICP-RIE) 등일 수 있다. 다만, 이에 제한되지 않는다.
상술한 공정을 통해 형성된 반도체 결정(3000')은 일 실시예에 따른 발광 소자(300)의 제1 반도체층(310), 활성층(360), 제2 반도체층(320) 및 전극층(370)을 포함할 수 있다. 도핑층(390)의 경우, 후속 공정에서 도핑영역(390')이 부분적으로 더 식각되어 형성될 수 있다.
다음으로, 반도체 결정(3000')의 외면을 부분적으로 둘러싸는 절연막(380)을 포함하는 소자 로드(ROD)를 형성한다.
도 16 및 도 17을 참조하면, 절연막(380)은 반도체 결정(3000')의 외면을 둘러싸는 절연피막(3800)을 형성한 뒤, 도핑영역(390')이 노출되도록 절연피막(3800)을 부분적으로 제거함으로써 형성될 수 있다. 절연피막(3800)은 전극층(370) 및 도핑영역(390')을 포함하는 반도체 결정(3000')의 외면에 형성되므로, 발광 소자(300)의 절연막(380)은 전극층(370) 및 도핑층(390)의 외측면에도 형성될 수 있다.
절연피막(3800)은 반도체 결정(3000')의 외면에 형성되는 절연물질로서, 수직으로 식각된 반도체 결정(3000')의 외면에 절연물질을 도포하거나 침지시키는 방법 등을 이용하여 형성될 수 있다. 다만, 이에 제한되는 것은 아니다. 일 예로, 절연피막(3800)은 원자층 증착법(Atomic layer depsotion, ALD)으로 형성될 수 있다.
절연피막(3800)은 반도체 결정(3000')의 측면, 상면 및 반도체 결정(3000')이 이격된 영역에서 노출된 하부 기판(1000) 상에도 형성될 수 있다. 절연피막(3800)은 도핑영역(390')의 상면을 노출하도록 상부 일부가 제거될 수 있다. 절연피막(3800)을 부분적으로 제거하는 공정은 이방성 식각인 건식 식각이나 에치백 등의 공정이 수행될 수 있다. 도면에서는 절연피막(3800)의 상부면이 제거되어 도핑영역(390')이 노출되고, 이 과정에서 도핑영역(390')이 부분적으로 제거되어 도핑층(390)이 형성될 수 있다. 즉, 발광 소자(300)는 제조 공정 중에 형성되는 도핑영역(390')의 두께보다 최종적으로 제조된 발광 소자(300)의 도핑층(390)의 두께가 더 작을 수 있다. 다만, 이에 제한되는 것은 아니다.
또한, 도면에서는 도핑층(390)의 상면이 노출되고, 절연막(380)의 상부면이 평탄한 것으로 도시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 절연막(380)은 전극층(370)을 둘러싸는 영역에서 외면이 부분적으로 곡률지게 형성될 수 있다. 절연피막(3800)을 부분적으로 제거하는 공정에서, 절연피막(3800)의 상부면 뿐만 아니라 측면도 부분적으로 제거됨에 따라, 복수의 층들을 둘러싸는 절연막(380)은 단부면이 일부 식각된 상태로 형성될 수 있다. 특히, 절연피막(3800)의 상부면을 제거함에 따라 발광 소자(300)에서 전극층(370)과 인접한 절연막(380)의 외면이 부분적으로 제거된 상태로 형성될 수 있다.
마지막으로, 도 18에 도시된 바와 같이, 절연막(380)이 형성된 소자 로드(ROD)를 하부 기판(1000)으로부터 분리하여 발광 소자(300)를 형성한다.
이상에서 설명한 공정을 통해 일 실시예에 따른 발광 소자(300)를 제조할 수 있다. 발광 소자(300)의 제조 방법은 반도체 구조물(3000)의 일부 영역에 도핑영역(3900)을 형성하는 단계를 포함하고, 최종적으로 제조된 발광 소자(300)는 도핑층(390)을 포함할 수 있다. 도핑층(390)은 발광 소자(300)를 이루는 복수의 층들 중 일부 영역에 전하가 풍부한 영역을 형성할 수 있다. 이에 따라 발광 소자(300)는 표시 장치(10)의 제조 공정 중 전계에 의해 전달되는 전기적인 힘이 더 강하게 전달될 수 있으며, 정렬 반응성이 향상될 수 있다. 표시 장치(10)는 높은 정렬도를 갖고 정렬되는 발광 소자(300)를 포함하여 발광 소자(300)의 발광 불량을 최소화하고, 각 화소(PX) 및 서브 화소(PXn)의 발광 신뢰도를 개선할 수 있다.
이하에서는 다른 실시예에 따른 발광 소자(300) 및 표시 장치(10)에 대하여 설명하기로 한다.
도 19는 다른 실시예에 따른 발광 소자의 단면도이다.
도 19를 참조하면, 일 실시예에 따른 발광 소자(300_1)는 절연막(380_1)의 단부면이 부분적으로 곡률진 형상을 가질 수 있다. 도 19의 발광 소자(300_1)는 절연막(380_1)의 단부면이 곡률진 형상을 갖는 점에서 도 6의 발광 소자(300)와 차이가 있다. 그 외에 전극층(370), 제1 반도체층(310), 활성층(360) 등의 배치 및 구조는 도 6과 동일하므로, 이하에서는 중복되는 설명은 생략하고 차이점을 중심으로 서술하기로 한다.
일 실시예에 따르면, 절연막(380_1)은 일 방향으로 연장되어 외면 중 전극층(370)을 둘러싸는 영역인 제1 면(380S_1) 및, 제1 면(380S_1)과 연결되어 전극층(370)과 접하는 면인 제2 면(380ck_1)을 포함할 수 있다. 제2 면(380ck_1)은 부분적으로 곡률진 형상을 가질 수 있다. 절연막(380_1)은 활성층(360)의 측면을 둘러싸는 제1 영역의 두께가 전극층(370) 또는 도핑층(390)의 측면을 둘러싸는 제2 영역의 두께보다 클 수 있다.
전극층(370) 또는 도핑층(390)의 상면은 발광 소자(300_1)의 제조 공정에서 절연피막(3800)이 부분적으로 제거되어 노출된 면이다. 절연막(380_1)은 일 방향으로 연장되어 발광 소자(300_1)의 외면을 이루는 제1 면(380S_1)을 포함할 수 있다. 제1 면(380S_1)은 발광 소자(300_1)의 형상에 따라 외면이 곡률지거나 평탄할 수 있으나, 도면에 도시된 바와 같이 단면상 평탄한 면을 형성할 수 있다. 발광 소자(300)의 제조 공정 중, 절연피막(3800)은 도핑층(390)의 상면이 노출되도록 식각되는 공정에서 측면이 부분적으로 식각될 수 있다. 이를 통해 형성된 발광 소자(300)는 절연막(380_1)이 식각되어 부분적으로 곡률진 제2 면(380ck_1)을 포함할 수 있다. 절연피막(3800)을 제거하는 공정은 하부 기판(1000)에 수직한 방향으로 식각하는 방법으로 수행될 수 있다. 이에 따라 발광 소자(300)의 절연막(380_1)은 절연피막(3800)을 부분적으로 제거하는 공정에 의해 적어도 일 측 단부면이 부분적으로 제거된 상태로 형성될 수 있다. 다만, 이에 제한되지 않는다.
도 20은 또 다른 실시예에 따른 발광 소자의 단면도이다.
도 20을 참조하면, 일 실시예에 따른 발광 소자(300_2)는 전극층(370_2)이 복수의 층으로 이루어지고, 각 층은 서로 다른 조성비율을 가질 수 있다. 도 20의 전극층(370_2)은 제1 층(371_2) 및 제2 층(372_2)을 포함하고, 제2 층(372_2)은 제1 층(371_2)에 포함된 극성의 농도가 클 수 있다. 즉, 제2 층(372_2)은 발광 소자(300)의 도핑층(390)의 기능을 수행할 수 있다.
발광 소자(300)의 제조 공정 중, 전극물질층(3700)을 형성하는 공정은 통상적인 스퍼터링법 또는 원자층 증착법으로 수행될 수 있다. 도 12에 도시된 바와 같이, 전극물질층(3700)이 하나의 층으로 형성되어 1회의 공정으로 형성되는 경우, 전극물질층(3700)을 이루는 재료는 하나의 층 내에서 비교적 균일한 농도로 분포될 수 있다. 이후, 전극물질층(3700)에 레이저를 조사하는 공정을 통해 도핑영역(3900)을 형성할 수 있다.
반면에, 도 20의 발광 소자(300_2)와 같이 전극층(370_2)이 복수의 층(371_2, 372_2)을 포함하는 경우, 전극물질층(3700)이 서로 다른 공정을 수행하여 형성됨으로써 복수의 층을 포함할 수 있다. 전극물질층(3700)의 복수의 층은 서로 다른 조성 비율을 가질 수 있고, 각 층 간에 이온 또는 전하의 농도차이가 발생할 수 있다. 최종적으로 제조된 발광 소자(300_2)는 전극층(370_2)이 제1 층(371_2)보다 이온의 농도가 큰 제2 층(372_2)을 포함할 수 있다. 도 20의 발광 소자(300_2)는 별도의 도핑층(390)을 포함하지 않더라도, 전극층(370_2)의 위치에 따른 조성 비율을 조절하여 도핑층(390)의 기능을 수행하는 제2 층(372_2)을 포함할 수 있다.
도 21 및 도 22는 도 20의 발광 소자의 제조 공정 중 일부를 나타내는 단면도들이다.
도 21 및 도 22를 참조하면, 전극물질층(3700_2)을 형성하는 공정은, 제1 층(3710_2)을 형성하는 제1 증착공정(SP1) 및 제2 층(3720_2)을 형성하는 제2 증착공정(SP2)을 포함할 수 있다. 제1 증착공정(SP1)을 통해 형성된 제1 층(3710_2)은 제2 증착공정(SP2)을 통해 형성된 제2 층(3720_2)보다 임의의 극성을 갖는 이온의 농도가 클 수 있다. 몇몇 실시예에서, 전극층(370_2)이 인듐-주석 산화물(ITO)을 포함하는 경우, 인듐(In)과 주석(Sn)의 함량을 조절하여 부분적으로 이온의 농도가 큰 영역을 형성할 수 있다. 일 실시예에 따르면, 전극층(370_2)의 제1 층(371_2)과 제2 층(372_2)은 인듐(In)의 함량이 서로 다를 수 있고, 제2 층(372_2)의 인듐(In)의 함량은 제1 층(371_2)의 인듐의 함량보다 클 수 있다. 제2 층(372_2)은 제1 층(371_2)보다 고함량의 인듐을 포함하여 부분적으로 이온, 또는 전하를 가질 수 있고, 발광 소자(300_2)의 도핑층(390)의 기능을 수행할 수 있다. 발광 소자(300_2)의 제조 공정 중, 제2 층(3720_2)을 형성하는 제2 증착공정(SP2)은 제1 층(3710_2)을 형성하는 제1 증착공정(SP1)보다 인듐 전구체의 농도가 더 클 수 있다. 이를 통해, 전극물질층(3700_2)은 부분적으로 이온 또는 전하의 농도가 큰 제2 층(3720_2)을 포함할 수 있고, 최종적으로 제조된 발광 소자(300_2)는 도핑층(390)의 기능을 수행하는 제2 층(372_2)을 포함할 수 있다.
한편, 발광 소자(300)는 도 20의 발광 소자(300_2)와 같이 도핑층(390)의 기능을 수행하는 다른 층을 더 포함할 수 있다.
도 23은 또 다른 실시예에 따른 발광 소자의 단면도이다. 도 24는 도 23의 발광 소자의 제조 공정 중 일부를 나타내는 단면도이다.
도 23 및 도 24를 참조하면, 일 실시예에 따른 발광 소자(300_3)는 전극층(370_3) 상에 배치되고 제2 극성, 예를 들어 p형을 갖는 서브 반도체층(321_3)을 더 포함할 수 있다. 발광 소자(300_3)는 전극층(370_3)과 활성층(360_3) 사이에 배치된 제2 반도체층(320_3)에 더하여 전극층(370_3) 상에 배치된 서브 반도체층(321_3)을 더 포함할 수 있다. 상술한 바와 같이, 도핑층(390)은 활성층(360)을 기준으로 제1 면 또는 제2 면 상에 형성될 수 있고, 그 위치에 따라 제1 극성 또는 제2 극성을 포함할 수 있다. 도핑층(390)이 활성층(360)을 기준으로 제2 반도체층(320)이 배치된 일 측에 형성되는 경우, 도핑층(390)은 제2 반도체층(320)과 동일한 제2 극성을 갖는 이온을 포함할 수 있다. 이와 동일하게, 발광 소자(300_3)는 전극층(370_3) 상에 제2 극성을 갖는 서브 반도체층(321_3)을 더 포함할 수 있다. 서브 반도체층(321_3)은 실질적으로 제2 반도체층(320_3)과 동일한 재료를 포함할 수 있다. 발광 소자(300_3)는 활성층(360)을 기준으로 제2 극성을 갖는 서브 반도체층(321_3)을 더 포함하여, 쌍극자 모멘트가 커질 수 있다.
도 24에 도시된 바와 같이, 반도체 구조물(3000) 상에 레이저를 조사하는 공정을 수행하지 않고, 서브 반도체층(3210_3)을 형성할 수 있다. 서브 반도체층(3210_3)은 제2 반도체(3200_3)와 동일한 재료를 포함할 수 있다. 이에 대한 설명은 상술한 바와 동일한 바, 자세한 설명은 생략하기로 한다.
한편, 발광 소자(300)의 도핑층(390)은 반드시 전극층(370)의 상면에 배치되지 않을 수 있다. 도핑층(390)은 전극층(370)의 하면에 배치되거나, 다른 반도체층, 예컨대 제1 반도체층(310) 및 제2 반도체층(320)에 배치될 수도 있다.
도 25 내지 도 28은 또 다른 실시예에 따른 발광 소자의 단면도들이다.
도 25 내지 도 28의 실시예들은 도핑층(390)의 위치가 다른 점에서 도 7의 발광 소자(300)와 차이가 있다. 도핑층(390)은 활성층(360)을 기준으로 형성되는 위치가 다양하게 변형될 수 있고, 도핑층(390)이 위치에 따라 서로 다른 극성의 이온을 포함할 수 있다. 이하에서는 중복되는 설명은 생략하고 차이점을 중심으로 설명하기로 한다.
먼저, 도 25를 참조하면, 일 실시예에 따른 발광 소자(300_4)는 도핑층(390_4)이 전극층(370_4)의 하면, 또는 전극층(370_4)과 제2 반도체층(320) 사이에 형성될 수 있다. 즉, 도핑층(390_4)은 제2 반도체층(320)의 상면에 형성될 수 있다. 발광 소자(300_4)의 제조 공정 중 전극물질층(3700)을 형성하는 공정에서 도핑영역(3900)을 형성한 뒤에 전극물질층(3700)을 형성하는 경우, 발광 소자(300_4)는 도핑층(390_4)이 전극층(370_4)의 하부에 형성될 수 있다. 도 25의 발광 소자(300_4)는 도핑층(390_4)의 위치가 다른 점에서
다음으로, 도 26을 참조하면, 일 실시예에 따른 발광 소자(300_5)는 도핑층(390_5)이 제2 반도체층(320_5)에 배치될 수 있다. 이에 따라, 발광 소자(300_5)는 도핑층(390_5)이 활성층(360)의 제2 반도체층(320_5)과 대향하는 제2 면과 직접 접촉할 수 있다. 도 26에서는 도핑층(390_5)이 제2 반도체층(320_5)의 하면, 또는 제2 반도체층(320_5)과 활성층(360) 사이에 배치된 것이 도시되어 있다. 다만, 이에 제한되지 않으며, 본 실시예의 도핑층(390_5)은 제2 반도체층(320_5)의 상면, 또는 제2 반도체층(320_5)과 전극층(370) 사이에 배치될 수도 있다.
이어, 도 27을 참조하면, 일 실시예에 따른 발광 소자(300_6)는 도핑층(390_6)이 제1 반도체층(310_6)에 배치될 수 있다. 이에 따라, 발광 소자(300_6)는 도핑층(390_6)이 활성층(360)의 제1 반도체층(310_6)과 대향하는 제1 면과 직접 접촉할 수 있다. 도 27에서는 도핑층(390_6)이 제1 반도체층(310_6)의 상면, 또는 제1 반도체층(310_6)과 활성층(360) 사이에 배치된 것이 도시되어 있다. 다만, 이에 제한되지 않는다. 제1 반도체층(310_6)에 형성된 도핑층(390_6)은 실질적으로 제1 반도체층(310_6)과 동일한 재료를 포함할 수 있으며, 제1 반도체층(310_6)과 동일한 제1 극성을 갖는 이온을 포함할 수 있다.
도 28을 참조하면, 일 실시예에 따른 발광 소자(300_7)는 도핑층(390_7)이 활성층(360)의 제1 반도체층(310_7)과 접하는 제1 면과 이격되어 배치될 수 있다. 즉, 도핑층(390_7)은 제1 반도체층(310_7)의 중간위치에 배치될 수도 있다.
도 25 내지 도 28의 발광 소자(300)들은 도핑층(390)의 위치가 다른 점을 제외하고는 도 7의 발광 소자(300)와 동일하다. 특히, 도 25 내지 도 28의 발광 소자(300)들은 도핑층(390)을 형성하는 공정이 반드시 도 13과 같이 레이저를 조사하는 공정으로 수행되지 않고, 도 21 및 도 22와 같이 각 반도체층을 형성하는 공정에서 증착되는 재료의 농도를 조절하여 수행될 수도 있다. 이에 대한 설명은 상술한 바와 동일한 바, 중복된 설명은 생략하기로 한다.
한편, 발광 소자(300)의 구조는 도 6에 도시된 바에 제한되지 않고, 다른 구조를 가질 수도 있다.
도 29는 또 다른 실시예에 따른 발광 소자의 개략도이다. 도 30은 도 29의 Ⅲ-Ⅲ' 선을 따라 자른 단면도이다.
도 29 및 도 30을 참조하면, 일 실시예에 따른 발광 소자(300_8)는 제1 반도체층(310_8)과 활성층(360_8) 사이에 배치된 제3 반도체층(330_8), 활성층(360_8)과 제2 반도체층(320_8) 사이에 배치된 제4 반도체층(340_8) 및 제5 반도체층(350_8)을 더 포함할 수 있다. 도 29 및 도 30의 발광 소자(300_8)는 복수의 반도체층(330_8, 340_8, 350_8)들이 더 배치되고, 활성층(360_8)이 다른 원소를 함유하는 점에서 도 6의 실시예와 차이가 있다. 그 외에 전극층(370_8), 절연막(380_8) 및 도핑층(390_8)에 대한 설명은 도 6과 실질적으로 동일하다. 이하에서는 중복되는 설명은 생략하고 차이점을 중심으로 서술하기로 한다.
상술한 바와 같이, 도 6의 발광 소자(300)는 활성층(360)이 질소(N)를 포함하여 청색(blue) 또는 녹색(green)의 광을 방출할 수 있다. 반면에, 도 29 및 도 30의 발광 소자(300_8)는 활성층(360_8) 및 다른 반도체층들이 각각 적어도 인(P)을 포함하는 반도체일 수 있다. 즉, 일 실시예에 따른 발광 소자(300_8)는 중심 파장 대역이 620nm 내지 750nm의 범위를 갖는 적색(Red)의 광을 방출할 수 있다. 다만, 적색(red) 광의 중심 파장대역이 상술한 범위에 제한되는 것은 아니며, 본 기술분야에서 적색으로 인식될 수 있는 파장 범위를 모두 포함하는 것으로 이해되어야 한다.
구체적으로, 제1 반도체층(310_8)은 n형 반도체층으로, 발광 소자(300_8)가 적색의 광을 방출하는 경우 제1 반도체층(310_8)은 In xAl yGa 1-x-yP(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제1 반도체층(310_8)은 n형으로 도핑된 InAlGaP, GaP, AlGaP, InGaP, AlP 및 InP 중에서 어느 하나 이상일 수 있다. 제1 반도체층(310_8)은 n형 도펀트가 도핑될 수 있으며, 일 예로 n형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체층(310_8)은 n형 Si로 도핑된 n-AlGaInP일 수 있다. 제1 반도체층(310_8)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 반도체층(320_8)은 p형 반도체층으로, 발광 소자(300_8)가 적색의 광을 방출하는 경우 제2 반도체층(320_8)은 In xAl yGa 1-x-yP(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제2 반도체층(320_8)은 p형으로 도핑된 InAlGaP, GaP, AlGaNP, InGaP, AlP 및 InP 중에서 어느 하나 이상일 수 있다. 제2 반도체층(320_8)은 p형 도펀트가 도핑될 수 있으며, 일 예로 p형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예시적인 실시예에서, 제2 반도체층(320_8)은 p형 Mg로 도핑된 p-GaP일 수 있다. 제2 반도체층(320_8)의 길이는 0.08㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
활성층(360_8)은 제1 반도체층(310_8)과 제2 반도체층(320_8) 사이에 배치될 수 있다. 도 6의 활성층(360)과 같이 도 29 및 도 30의 활성층(360_8)도 단일 또는 다중 양자 우물 구조의 물질을 포함하여 특정 파장대의 광을 방출할 수 있다. 일 예로, 활성층(360_8)이 적색 파장대의 광을 방출하는 경우, 활성층(360_8)은 AlGaP, AlInGaP 등의 물질을 포함할 수 있다. 특히, 활성층(360_8)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaP 또는 AlInGaP, 우물층은 GaP 또는 AlInP 등과 같은 물질을 포함할 수 있다. 예시적인 실시예에서, 활성층(360_8)은 양자층으로 AlGaInP를, 우물층으로 AlInP를 포함하여 620nm 내지 750nm의 중심 파장대역을 갖는 적색(Red)광을 방출할 수 있다.
도 29 및 도 30의 발광 소자(300_8)는 활성층(360_8)과 인접하여 배치되는 클래드층(clad layer)을 포함할 수 있다. 도면에 도시된 바와 같이, 활성층(360_8)의 상하에서 제1 반도체층(310_8) 및 제2 반도체층(320_8) 사이에 배치된 제3 반도체층(330_8)과 제4 반도체층(340_8)은 클래드층일 수 있다.
제3 반도체층(330_8)은 제1 반도체층(310_8)과 활성층(360_8) 사이에 배치될 수 있다. 제3 반도체층(330_8)은 제1 반도체층(310_8)과 같이 n형 반도체일 수 있으며, 일 예로 제3 반도체층(330_8)은 In xAl yGa 1-x-yP(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예시적인 실시예에서, 제1 반도체층(310_8)은 n-AlGaInP이고, 제3 반도체층(330_8)은 n-AlInP일 수 있다. 다만, 이에 제한되는 것은 아니다.
제4 반도체층(340_8)은 활성층(360_8)과 제2 반도체층(320_8) 사이에 배치될 수 있다. 제4 반도체층(340_8)은 제2 반도체층(320_8)과 같이 n형 반도체일 수 있으며, 일 예로 제4 반도체층(340_8)은 In xAl yGa 1-x-yP(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예시적인 실시예에서, 제2 반도체층(320_8)은 p-GaP이고, 제4 반도체층(340_8)은 p-AlInP 일 수 있다.
제5 반도체층(350_8)은 제4 반도체층(340_8)과 제2 반도체층(320_8) 사이에 배치될 수 있다. 제5 반도체층(350_8)은 제2 반도체층(320_8) 및 제4 반도체층(340_8)과 같이 p형으로 도핑된 반도체일 수 있다. 몇몇 실시예에서, 제5 반도체층(350_8)은 제4 반도체층(340_8)과 제2 반도체층(320_8) 사이의 격자 상수(Lattice constant) 차이를 줄여주는 기능을 수행할 수 있다. 즉, 제5 반도체층(350_8)은 TSBR(Tensile strain barrier reducing)층일 수 있다. 일 예로, 제5 반도체층(350_8)은 p-GaInP, p-AlInP, p-AlGaInP 등을 포함할 수 있으나, 이에 제한되지 않는다.
도 29 및 도 30에서는 도핑층(390_8)이 전극층(370_8)의 상면에 형성된 것이 도시되어 있으나, 이에 제한되지 않는다. 적색(Red)의 광을 방출하는 도 29의 발광 소자(300_8)의 경우에도, 도 25 내지 도 28을 상술한 바와 같이 도핑층(390_8)은 전극층(370_8) 상면 이외에 다른 반도체층에 형성될 수도 있다. 이에 대한 자세한 설명은 실질적으로 상술한 바와 동일한 바, 생략하기로 한다.
한편, 몇몇 실시예에 따르면 제1 전극(210)과 제2 전극(220)은 제1 방향(DR1)으로 연장된 전극 줄기부(210S, 220S)가 생략될 수 있다.
도 31은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 31을 참조하면, 표시 장치(10)는 제1 전극(210)과 제2 전극(220)이 일 방향, 즉 제2 방향(DR2)으로 연장되어 배치될 수 있다. 제1 전극(210)과 제2 전극(220)은 제1 방향(DR1)으로 연장된 전극 줄기부(210S, 220S)들이 생략될 수 있다. 도 31의 표시 장치(10)는 전극 줄기부(210S, 220S)가 생략되고 하나의 제2 전극(220)을 더 포함하는 점에서 도 3의 표시 장치(10)와 차이가 있다. 이하에서는 중복되는 설명은 생략하고 차이점을 중심으로 설명하기로 한다.
도 31에 도시된 바와 같이, 복수의 제1 전극(210)과 제2 전극(220)은 각 서브 화소(PXn) 내에서 제2 방향(DR2)으로 연장될 수 있다. 외부 뱅크(430)의 경우에도 제2 방향(DR2)으로 연장될 수 있다. 예를 들어, 제2 전극(220)과 외부 뱅크(430)는 제2 방향(DR2)으로 이웃하는 다른 서브 화소(PXn)에도 연장될 수 있다. 이에 따라 제2 방향(DR2)으로 이웃하는 각 서브 화소(PXn)들은 제2 전극(220)으로부터 동일한 전기 신호를 전달 받을 수 있다.
도 3의 표시 장치(10)와 달리, 도 31의 표시 장치(10)는 제2 전극(220) 마다 제2 전극 컨택홀(CNTS)이 배치될 수 있다. 각 서브 화소(PXn) 마다 위치하는 제2 전극 컨택홀(CNTS)을 통해 제2 전극(220)은 회로소자층(PAL)의 전원 전극(162)과 전기적으로 연결될 수 있다. 도면에서는 2개의 제2 전극(220) 각각 제2 전극 컨택홀(CNTS)이 형성된 것이 도시되어 있으나, 이에 제한되지 않는다.
반면에, 제1 전극(210)은 제2 방향(DR2)으로 연장되되 각 서브 화소(PXn)의 경계에서 종지할 수 있다. 제2 방향(DR2)으로 이웃하는 각 서브 화소(PXn)들은 서로 이격된 제1 전극(210)을 각각 포함하고, 이들은 제1 전극 컨택홀(CNTD)을 통해 서로 다른 전기 신호를 전달 받을 수 있다. 이러한 제1 전극(210)의 형상은 제2 방향(DR2)으로 연장되어 배치되었다가 표시 장치(10)의 제조 공정 중 이웃하는 서브 화소(PXn)의 경계에서 단선됨으로써 형성된 것일 수 있다. 도 31의 실시예는 하나의 제1 전극(210)과 하나의 제2 전극(220) 사이의 발광 소자(300)들과, 다른 제1 전극(210)과 다른 제2 전극(220) 사이의 발광 소자(300)들이 병렬 연결을 이룰 수 있다.
한편, 도 31의 표시 장치(10)는 일부 전극(210, 220)이 전극 컨택홀(CNTD, CNTS)을 통해 회로소자층(PAL)과 전기적으로 연결되지 않고, 플로팅 전극(Floating electrode)으로 배치될 수도 있다. 예를 들어, 복수의 전극(210, 220)들 중 외곽부에 위치한 전극들만 전극 컨택홀(CNTD, CNTS)을 통해 전기 신호를 전달 받을 수 있고, 이들 사이에 배치된 전극(210, 220)들은 전기 신호를 직접 전달받지 않을 수도 있다. 이 경우, 제2 전극(220)들 중 일부, 예를 들어 서로 다른 제1 전극(210) 사이에 배치된 제2 전극(220)은 제2 방향(DR2)으로 연장되되, 다른 서브 화소(PXn)에 배치되지 않도록 제1 전극(210)과 같이 각 서브 화소(PXn)의 경계에서 종지할 수 있다. 복수의 전극(210, 220)들 중 일부가 플로팅 전극인 경우, 이들 사이에 배치된 발광 소자(300)들은 병렬 연결에 더하여 부분적으로 직렬 연결을 이룰 수도 있다. 외부 뱅크(430)는 제1 방향(DR1)으로 이웃한 서브 화소(PXn)들의 경계에 배치되어 제2 방향(DR2)으로 연장될 수 있다. 도면에 도시하지 않았으나, 외부 뱅크(430)는 제2 방향(DR2)으로 이웃한 서브 화소(PXn)들의 경계에 배치되어 제1 방향(DR1)으로 연장될 수도 있다. 외부 뱅크(430)에 대한 설명은 도 3을 참조하여 상술한 바와 동일하다. 또한, 도 31의 표시 장치(10)에 포함된 제1 접촉 전극(261) 및 제2 접촉 전극(262)은 실질적으로 도 3의 표시 장치(10)와 동일하다.
도 31에서는 2개의 제1 전극(210)과 2개의 제2 전극(220)이 배치되고, 이들이 서로 교번적으로 이격된 것이 도시되어 있다. 다만, 이에 제한되지 않고 표시 장치(10)는 일부 전극들이 생략되거나 더 많은 수의 전극이 배치될 수 있다.
한편, 표시 장치(10)는 제1 전극(210) 및 제2 전극(220)이 반드시 일 방향으로 연장된 형상을 갖지 않을 수도 있다. 표시 장치(10)의 제1 전극(210) 및 제2 전극(220)은 발광 소자(300)들이 배치되는 공간을 제공하도록 서로 이격되어 배치된다면 그 형상은 특별히 제한되지 않는다.
도 32는 또 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 32를 참조하면, 일 실시예에 따른 표시 장치(10)의 제1 전극(210) 및 제2 전극(225)은 적어도 일부 영역이 곡률진 형상을 갖고, 제1 전극(210)의 곡률진 영역은 제2 전극(220)의 곡률진 영역과 서로 이격되어 대향할 수 있다. 도 32의 따른 표시 장치(10)는 제1 전극(210)과 제2 전극(220)의 형상이 다른 점에서 도 2의 표시 장치(10)와 차이점이 있다. 이하에서는 중복되는 설명은 생략하고 차이점을 중심으로 설명하기로 한다.
표시 장치(10)의 제1 전극(210)은 복수의 홀(HOL)들을 포함할 수 있다. 일 예로, 도면에 도시된 바와 같이 제1 전극(210)은 제2 방향(DR2)을 따라 배열된 제1 홀(HOL1), 제2 홀(HOL2) 및 제3 홀(HOL3)을 포함할 수 있다. 다만, 이에 제한되는 것은 아니며 제1 전극(210)은 더 많은 수의 홀(HOL)을 포함하거나 더 적은 수, 또는 하나의 홀(HOL)만을 포함할 수도 있다. 이하에서는 제1 전극(210)이 제1 홀(HOL1), 제2 홀(HOL2) 및 제3 홀(HOL3)을 포함하는 것을 예시하여 설명하기로 한다.
예시적인 실시예에서, 제1 홀(HOL1), 제2 홀(HOL2) 및 제3 홀(HOL3) 각각은 원형의 평면 형상을 가질 수 있다. 이에 따라, 제1 전극(210)은 각 홀(HOL)들에 의해 형성된 곡률진 영역을 포함할 수 있고, 상기 곡률진 영역에서 제2 전극(220)과 대향할 수 있다. 다만, 이는 예시적인 것으로 이에 제한되는 것은 아니다. 제1 홀(HOL1), 제2 홀(HOL2) 및 제3 홀(HOL3) 각각은 후술할 바와 같이 제2 전극(220)이 배치되는 공간을 제공할 수 있다면, 그 형상이 제한되는 것은 아니며, 예를 들어, 타원, 사각형 이상의 다각형 등의 평면 형상을 가질 수도 있다.
제2 전극(220)은 각 서브 화소(PXn) 내에 복수 개가 배치될 수 있다. 예를 들어, 각 서브 화소(PXn)에서는 제1 전극(210)의 제1 내지 제3 홀들(HOL1, HOL2, HOL3)에 대응하여 3개의 제2 전극(220)이 배치될 수 있다. 제2 전극(220)은 제1 내지 제3 홀들(HOL1, HOL2, HOL3) 내에 각각 위치하여 제1 전극(210)에 의해 둘러싸일 수 있다.
예시적인 실시예에서, 제1 전극(210)의 홀(HOL)들은 외면이 곡률진 형상을 갖고, 제1 전극(210_5)의 홀(HOL) 내에 대응하여 배치된 제2 전극(220)들은 외면이 곡률진 형상을 갖고 제1 전극(210)과 이격되어 대향할 수 있다. 도 32에 도시된 바와 같이, 제1 전극(210)은 평면상 원형의 형상을 갖는 홀(HOL)들을 포함하고, 제2 전극(220)은 평면상 원형의 형상을 가질 수 있다. 제1 전극(210)은 홀(HOL)이 형성된 영역의 곡률진 면이 제2 전극(220)의 곡률진 외면과 이격되어 대향할 수 있다. 일 예로, 제1 전극(210)은 제2 전극(220)의 외면을 둘러싸도록 배치될 수 있다.
상술한 바와 같이, 발광 소자(300)들은 제1 전극(210)과 제2 전극(220_5) 사이에 배치될 수 있다. 본 실시예에 따른 표시 장치(10)는 원형의 형상을 갖는 제2 전극(220)과, 이를 둘러싸도록 배치된 제1 전극(210)을 포함하고, 복수의 발광 소자(300)들은 제2 전극(220)의 곡률진 외면을 따라 배열될 수 있다. 상술한 바와 같이 발광 소자(300)들은 일 방향으로 연장된 형상을 가지므로, 각 서브 화소(PXn) 내에서 제2 전극(220)의 곡률진 외면을 따라 배열되는 발광 소자(300)들은 연장된 방향이 서로 다른 방향을 향하도록 배치될 수 있다. 각 서브 화소(PXn)들은 발광 소자(300)의 연장된 방향이 향하는 방향에 따라 다양한 출광 방향을 가질 수 있다. 본 실시예에 따른 표시 장치(10)는 제1 전극(210)과 제2 전극(220)이 곡률진 형상을 갖도록 배치됨으로써, 이들 사이에 배치된 발광 소자(300)들은 서로 다른 방향을 향하도록 배치되고, 표시 장치(10)의 측면 시인성을 향상시킬 수도 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (23)

  1. 제1 극성으로 도핑된 제1 반도체층;
    상기 제1 극성과 다른 제2 극성으로 도핑된 제2 반도체층;
    상기 제1 반도체층과 상기 제2 반도체층 사이에 배치되고, 상기 제1 반도체층과 대향하는 제1 면 및 상기 제2 반도체층과 대향하는 제2 면을 포함하는 활성층; 및
    상기 활성층의 제1 면 또는 제2 면 상에 형성되고, 상기 제1 극성 또는 상기 제2 극성의 이온을 갖는 도핑층을 포함하는 발광 소자.
  2. 제1 항에 있어서,
    상기 도핑층은 상기 제1 극성을 갖고 상기 제1 반도체층에 형성된 제1 도핑층을 포함하는 발광 소자.
  3. 제2 항에 있어서,
    상기 제1 도핑층은 상기 제1 극성을 갖는 이온의 농도가 상기 제1 반도체층의 상기 제1 극성을 갖는 이온의 농도보다 큰 발광 소자.
  4. 제3 항에 있어서,
    상기 제1 도핑층은 상기 활성층의 상기 제1 면과 접촉하는 발광 소자.
  5. 제3 항에 있어서,
    상기 제1 도핑층은 상기 활성층의 상기 제1 면과 이격되어 형성된 발광 소자.
  6. 제1 항에 있어서,
    상기 도핑층은 상기 제2 극성을 갖고 상기 제2 반도체층에 형성된 제2 도핑층을 포함하는 발광 소자.
  7. 제6 항에 있어서,
    상기 제2 도핑층은 상기 제2 반도체층의 상면에 직접 형성된 발광 소자.
  8. 제6 항에 있어서,
    상기 제2 도핑층은 상기 활성층의 상기 제2 면과 접촉하는 발광 소자.
  9. 제1 항에 있어서,
    상기 제2 반도체층 상에 배치된 전극층을 더 포함하고, 상기 도핑층은 상기 전극층에 형성된 제3 도핑층을 포함하는 발광 소자.
  10. 제9 항에 있어서,
    상기 제3 도핑층은 상기 전극층의 상면에 형성된 발광 소자.
  11. 제10 항에 있어서,
    상기 전극층은 인듐(In)을 포함하고, 상기 제3 도핑층의 인듐 함량은 상기 전극층의 인듐 함량보다 큰 발광 소자.
  12. 제9 항에 있어서,
    상기 전극층 상에 배치되고 상기 제2 극성을 갖는 서브 반도체층을 더 포함하는 발광 소자.
  13. 제9 항에 있어서,
    상기 제1 반도체층, 상기 제2 반도체층 및 상기 활성층의 외면을 둘러싸는 절연막을 더 포함하고,
    상기 절연막은 상기 전극층의 적어도 일부를 덮도록 배치된 발광 소자.
  14. 제13 항에 있어서,
    상기 절연막은 외면 중 상기 전극층을 둘러싸는 영역인 제1 면, 및 상기 제1 면과 연결되어 상기 전극층과 접하는 제2 면을 포함하고,
    상기 제2 면은 적어도 일부 영역이 곡률진 형상을 갖는 발광 소자.
  15. 기판;
    상기 기판 상에 배치된 제1 전극 및 상기 제1 전극과 이격된 제2 전극; 및
    상기 제1 전극과 상기 제2 전극 사이에 배치되어 상기 제1 전극 및 상기 제2 전극과 전기적으로 연결된 적어도 하나의 발광 소자를 포함하고,
    상기 발광 소자는,
    제1 극성으로 도핑된 제1 반도체층;
    상기 제1 극성과 다른 제2 극성으로 도핑된 제2 반도체층;
    상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층; 및
    상기 활성층의 제1 면 또는 제2 면 상에 형성되고, 상기 제1 극성 또는 상기 제2 극성의 이온을 갖는 도핑층을 포함하는 표시 장치.
  16. 제15 항에 있어서,
    상기 발광 소자는 상기 제2 반도체층 상에 배치된 전극층을 더 포함하고, 상기 도핑층이 상기 전극층에 배치된 제1 발광 소자를 포함하는 표시 장치.
  17. 제16 항에 있어서,
    상기 제1 발광 소자는 상기 도핑층이 상기 전극층의 상면에 형성된 표시 장치.
  18. 제17 항에 있어서,
    상기 발광 소자의 일 단부 및 상기 제1 전극과 접촉하는 제1 접촉 전극 및 상기 발광 소자의 타 단부 및 상기 제2 전극과 접촉하는 제2 접촉 전극을 더 포함하고,
    상기 제1 발광 소자는 상기 도핑층이 상기 제1 접촉 전극과 접촉하는 표시 장치.
  19. 제15 항에 있어서,
    상기 발광 소자는 상기 제1 반도체층, 상기 제2 반도체층 및 상기 활성층을 둘러싸는 절연막을 더 포함하는 표시 장치.
  20. 제19 항에 있어서,
    상기 발광 소자는 상기 절연막의 적어도 일부 영역의 두께가 다른 영역의 두께와 다른 제2 발광 소자를 더 포함하는 표시 장치.
  21. 제20 항에 있어서,
    상기 제2 발광 소자는 제1 단부의 제1 직경 및 제2 단부의 제2 직경이 상기 제1 단부와 상기 제2 단부 사이의 제3 직경보다 작은 표시 장치.
  22. 제20 항에 있어서,
    상기 제1 전극과 상기 제2 전극 사이에서 상기 발광 소자의 하부에 배치된 제1 절연층; 및
    상기 발광 소자 상에 배치되되 상기 발광 소자의 제1 단부 및 제2 단부를 노출하는 제2 절연층을 더 포함하는 표시 장치.
  23. 제15 항에 있어서,
    상기 발광 소자는 상기 도핑층이 제거된 제3 발광 소자를 더 포함하는 표시 장치.
PCT/KR2020/007233 2019-08-20 2020-06-03 발광 소자 및 이를 포함하는 표시 장치 WO2021033887A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP20854236.5A EP4020570A4 (en) 2019-08-20 2020-06-03 ELECTROLUMINESCENT ELEMENT AND DISPLAY DEVICE COMPRISING SAME
CN202080059842.8A CN114303253A (zh) 2019-08-20 2020-06-03 发光元件和包括该发光元件的显示装置
US17/636,480 US20220302350A1 (en) 2019-08-20 2020-06-03 Light emitting element and display device comprising same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190101612A KR20210022800A (ko) 2019-08-20 2019-08-20 발광 소자 및 이를 포함하는 표시 장치
KR10-2019-0101612 2019-08-20

Publications (1)

Publication Number Publication Date
WO2021033887A1 true WO2021033887A1 (ko) 2021-02-25

Family

ID=74660511

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/007233 WO2021033887A1 (ko) 2019-08-20 2020-06-03 발광 소자 및 이를 포함하는 표시 장치

Country Status (5)

Country Link
US (1) US20220302350A1 (ko)
EP (1) EP4020570A4 (ko)
KR (1) KR20210022800A (ko)
CN (1) CN114303253A (ko)
WO (1) WO2021033887A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7741197B1 (en) * 2005-12-29 2010-06-22 Nanosys, Inc. Systems and methods for harvesting and reducing contamination in nanowires
US20110284380A1 (en) * 2006-11-09 2011-11-24 Samuel Martin Methods for Nanowire Alignment and Deposition
KR20170057818A (ko) * 2015-11-17 2017-05-25 피에스아이 주식회사 초소형 led 전극어셈블리를 포함하는 디스플레이용 백라이트유닛 및 이를 포함하는 디스플레이
KR20180007025A (ko) * 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
KR20180007376A (ko) * 2016-07-12 2018-01-23 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8653550B2 (en) * 2010-12-17 2014-02-18 The United States Of America, As Represented By The Secretary Of The Navy Inverted light emitting diode having plasmonically enhanced emission
KR101436123B1 (ko) * 2013-07-09 2014-11-03 피에스아이 주식회사 초소형 led를 포함하는 디스플레이 및 이의 제조방법
KR20160025455A (ko) * 2014-08-27 2016-03-08 서울바이오시스 주식회사 발광 소자 및 이의 제조 방법
US10693035B2 (en) * 2015-10-23 2020-06-23 Sensor Electronic Technology, Inc. Optoelectronic device with a nanowire semiconductor layer
KR101874993B1 (ko) * 2016-12-28 2018-07-05 피에스아이 주식회사 전기적 컨택이 향상된 초소형 led 전극 어셈블리 및 이의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7741197B1 (en) * 2005-12-29 2010-06-22 Nanosys, Inc. Systems and methods for harvesting and reducing contamination in nanowires
US20110284380A1 (en) * 2006-11-09 2011-11-24 Samuel Martin Methods for Nanowire Alignment and Deposition
KR20170057818A (ko) * 2015-11-17 2017-05-25 피에스아이 주식회사 초소형 led 전극어셈블리를 포함하는 디스플레이용 백라이트유닛 및 이를 포함하는 디스플레이
KR20180007025A (ko) * 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
KR20180007376A (ko) * 2016-07-12 2018-01-23 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법

Also Published As

Publication number Publication date
CN114303253A (zh) 2022-04-08
KR20210022800A (ko) 2021-03-04
EP4020570A4 (en) 2023-09-27
EP4020570A1 (en) 2022-06-29
US20220302350A1 (en) 2022-09-22

Similar Documents

Publication Publication Date Title
WO2021049725A1 (ko) 발광 소자, 이의 제조 방법 및 이를 포함하는 표시 장치
WO2020036271A1 (ko) 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
WO2020111452A1 (ko) 표시 장치
WO2021149863A1 (ko) 표시 장치
WO2020242116A1 (ko) 표시 장치
WO2021162180A1 (ko) 표시 장치
WO2020027397A1 (ko) 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
WO2021125704A1 (ko) 표시 장치
WO2020197080A1 (ko) 표시 장치 및 이의 제조 방법
WO2021241937A1 (ko) 표시 장치 및 이의 제조 방법
WO2021040162A1 (ko) 발광 소자, 이의 제조 방법 및 이를 포함하는 표시 장치
WO2020111453A1 (ko) 표시 장치
WO2021242074A1 (ko) 표시 장치
WO2021066287A1 (ko) 표시 장치 및 이의 제조 방법
WO2021002599A1 (ko) 발광 소자, 이의 제조 방법 및 표시 장치
WO2021054551A1 (ko) 발광 소자 및 이를 포함하는 표시 장치
WO2022164168A1 (ko) 발광 소자, 발광 소자를 포함하는 발광 소자 유닛, 및 표시 장치
WO2021118182A1 (ko) 발광 소자 및 이를 포함하는 표시 장치
WO2022045698A1 (ko) 표시 장치
WO2021235689A1 (ko) 표시 장치
WO2021091062A1 (ko) 표시 장치
WO2020235803A1 (ko) 표시 장치 및 이의 제조 방법
WO2021006486A1 (ko) 발광 소자, 이의 제조 방법 및 표시 장치
WO2021246572A1 (ko) 발광 소자, 이의 제조 방법 및 표시 장치
WO2023003320A1 (ko) 표시 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20854236

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020854236

Country of ref document: EP

Effective date: 20220321