WO2020246029A1 - ドハティ増幅器 - Google Patents

ドハティ増幅器 Download PDF

Info

Publication number
WO2020246029A1
WO2020246029A1 PCT/JP2019/022751 JP2019022751W WO2020246029A1 WO 2020246029 A1 WO2020246029 A1 WO 2020246029A1 JP 2019022751 W JP2019022751 W JP 2019022751W WO 2020246029 A1 WO2020246029 A1 WO 2020246029A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
output
amplifier
doherty amplifier
impedance
Prior art date
Application number
PCT/JP2019/022751
Other languages
English (en)
French (fr)
Inventor
啓 福永
優治 小松崎
新庄　真太郎
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2021524641A priority Critical patent/JP7003329B2/ja
Priority to DE112019007283.8T priority patent/DE112019007283T5/de
Priority to PCT/JP2019/022751 priority patent/WO2020246029A1/ja
Priority to CN201980097069.1A priority patent/CN113906671A/zh
Publication of WO2020246029A1 publication Critical patent/WO2020246029A1/ja
Priority to US17/522,082 priority patent/US20220069776A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Definitions

  • the present invention relates to a Doherty amplifier.
  • PAPR Peak to Average Power Radio
  • the efficiency in the back-off operating state is lower than the efficiency in the operating state due to saturated output power (hereinafter referred to as "saturated operating state"). More specifically, the efficiency gradually decreases as the output power decreases. On the other hand, by using the Doherty amplifier, it is possible to improve the efficiency in the back-off operating state.
  • the Doherty amplifier has a main amplifier, a so-called “carrier amplifier”.
  • the Doherty amplifier also has an auxiliary amplifier, a so-called “peak amplifier”.
  • the carrier amplifier is set to the on state and the peak amplifier is set to the on state.
  • the carrier amplifier is set to the on state and the peak amplifier is set to the off state.
  • the efficiency equivalent to the efficiency in the saturated operating state is realized. More specifically, in the back-off operating state with an output power about 6 decibels (hereinafter referred to as “dB”) lower than the saturated output power, the efficiency equivalent to the efficiency in the saturated operating state is realized. As a result, it is possible to correspond to PAPR of about 6 dB.
  • Patent Document 1 discloses a technique for increasing the backoff amount of the Doherty amplifier to be larger than 6 dB.
  • a phase line (21) is provided between the carrier amplifier (3) and the output synthesis point (13) (see FIG. 1 and the like in Patent Document 1). Further, a phase line (23) is provided between the peak amplifier (7) and the output synthesis point (13) (see FIG. 1 and the like in Patent Document 1).
  • the electrical length ( ⁇ 1 ) of the phase line (21) is set to a value based on a predetermined mathematical expression (see the equation (1) of Patent Document 1). Further, the electrical length ( ⁇ 2 ) of the phase line (23) is set to a value based on another predetermined mathematical expression (see the equation (2) of Patent Document 1). As a result, a backoff amount larger than 6 dB is realized (see FIG. 4 and the like in Patent Document 1).
  • the impedance on the output side with respect to the main amplifier fluctuates greatly depending on the frequency, especially when the auxiliary amplifier is set to the off state. Due to such impedance fluctuation, there is a problem that the operable frequency band (hereinafter referred to as "operating frequency band”) is narrow.
  • the present invention has been made to solve the above-mentioned problems, and in the Doherty amplifier, it is intended to achieve both an increase in the amount of backoff and an increase in the operating frequency band (hereinafter referred to as "wide band"). With the goal.
  • the Doherty amplifier of the present invention includes an amplifier including a main amplifier and an auxiliary amplifier, and a first output circuit provided between the main amplifier and an output synthesizer by the amplifier and having a first electric length.
  • An output circuit for expanding the amount of backoff including a second output circuit provided between the auxiliary amplifier and the output synthesizer and having a second electric length, and electricity with respect to the first output circuit. It is provided with a frequency characteristic compensating circuit for widening the band, which is provided in parallel and compensates for the frequency characteristic of impedance in the output circuit.
  • FIG. It is a circuit diagram which shows the main part of the Doherty amplifier which concerns on Embodiment 1.
  • FIG. It is a circuit diagram which shows the main part of the Doherty amplifier for comparison.
  • It is explanatory drawing which shows the impedance when the auxiliary amplifier in the Doherty amplifier for comparison is set to the off state.
  • FIG. 1 is a circuit diagram showing a main part of the Doherty amplifier according to the first embodiment.
  • the Doherty amplifier according to the first embodiment will be described with reference to FIG.
  • the value of the electric length shall be the value at a predetermined frequency (hereinafter referred to as “reference frequency”) f_ref.
  • the reference frequency f_ref is set to a value equivalent to the center frequency f_center in the used frequency band (hereinafter referred to as “used frequency band”), for example.
  • 1 is the input terminal.
  • the input terminal 1 is electrically connected to a signal source (not shown).
  • the input terminal 1 receives a signal input to the Doherty amplifier 100.
  • An input matching circuit 2 is provided between the input terminal 1 and the distributor 3 (“IMN” in the figure).
  • the input matching circuit 2 is a circuit that performs impedance matching between the input terminal 1 and the distributor 3.
  • the input matching circuit 2 is composed of, for example, a lumped constant circuit, a distributed constant circuit, a composite circuit based on a lumped constant and a distributed constant, an LC type matching circuit, or a circuit using one or more ⁇ / 4 lines.
  • the distributor 3 distributes the output signal from the input matching circuit 2 to the two paths P1 and P2.
  • the distributor 3 outputs the distributed signal.
  • One of the two paths P1 and P2 (hereinafter, may be referred to as "first path") P1 is a path including the main amplifier 8.
  • the other path (hereinafter, sometimes referred to as "second path”) P2 of the two paths P1 and P2 is a path including the auxiliary amplifier 9.
  • the distributor 3 is composed of, for example, a Wilkinson distributor or a hybrid circuit.
  • Each circuit in the hybrid circuit is composed of, for example, a lumped constant circuit, a distributed constant circuit, a composite circuit with a lumped constant and a distributed constant, an LC type matching circuit, or a circuit using one or more ⁇ / 4 lines. ..
  • the first input matching circuit 4 is a circuit that performs input matching with respect to the main amplifier 8.
  • the first input matching circuit 4 is composed of, for example, a lumped constant circuit, a distributed constant circuit, a composite circuit based on a lumped constant and a distributed constant, an LC type matching circuit, or a circuit using one or more ⁇ / 4 lines. ..
  • a phase correction circuit 5 is provided between the distributor 3 and the auxiliary amplifier 9.
  • the phase correction circuit 5 is a circuit that makes the electric length of the second path P2 equal to the electric length of the first path P1.
  • the phase correction circuit 5 is composed of, for example, a transmission line 6.
  • the transmission line 6 has an electric length equivalent to the difference value of the electric length between the paths P1 and P2.
  • An input matching circuit (hereinafter referred to as "second input matching circuit") 7 is provided between the distributor 3 and the auxiliary amplifier 9. More specifically, a second input matching circuit 7 is provided between the phase correction circuit 5 and the auxiliary amplifier 9.
  • the second input matching circuit 7 is a circuit that performs input matching with respect to the auxiliary amplifier 9.
  • the second input matching circuit 7 is composed of, for example, a lumped constant circuit, a distributed constant circuit, a composite circuit with a lumped constant and a distributed constant, an LC type matching circuit, or a circuit using one or more ⁇ / 4 lines. There is.
  • the main amplifier 8 amplifies the output signal from the first input matching circuit 4.
  • the main amplifier 8 outputs the amplified signal.
  • the main amplifier 8 is composed of transistors.
  • the main amplifier 8 is composed of a FET (Field Effect Transistor), an HBT (Heterojunction Bipolar Transistor), or a HEMT (High Electron Mobility Transistor).
  • the gate bias of the main amplifier 8 is set to a value corresponding to the so-called "class A", a value corresponding to the so-called "class B", or a value between the class A and the class B.
  • the auxiliary amplifier 9 amplifies the output signal from the second input matching circuit 7.
  • the auxiliary amplifier 9 outputs the amplified signal.
  • the auxiliary amplifier 9 is composed of transistors. Specifically, for example, the auxiliary amplifier 9 is composed of FET, HBT, or HEMT.
  • the gate bias of the auxiliary amplifier 9 is set to a value corresponding to the so-called “class C”.
  • the main amplifier 8 and the auxiliary amplifier 9 may be collectively referred to simply as "amplifier".
  • the amplifiers 8 and 9 have the same output electrical characteristics (for example, output resistance and output amplitude) with respect to the bias amount. Therefore, if the bias amounts of the amplifiers 8 and 9 are set to the same values as each other, the electrical characteristics of the output by the main amplifier 8 are equivalent to the electrical characteristics of the output by the auxiliary amplifier 9. Further, in this case, the saturated output power of the main amplifier 8 becomes equivalent to the saturated output power of the auxiliary amplifier 9.
  • a first output circuit 10 is provided between the main amplifier 8 and the output synthesizer 18.
  • the first output circuit 10 is composed of, for example, two transmission lines 11 and 12.
  • One of the two transmission lines 11 and 12 (hereinafter referred to as "first transmission line") 11 has an electric length of 90 degrees or approximately 90 degrees.
  • the other transmission line (hereinafter referred to as "second transmission line”) 12 of the two transmission lines 11 and 12 has an electric length of less than 90 degrees.
  • a second output circuit 13 is provided between the auxiliary amplifier 9 and the output synthesizer 18.
  • the second output circuit 13 is composed of, for example, a transmission line (hereinafter referred to as “third transmission line line”) 14.
  • the third transmission line 14 has an electrical length of less than 90 degrees.
  • the first output circuit 10 and the second output circuit 13 may be collectively referred to simply as an “output circuit”.
  • first electric length the electric length of the first output circuit 10 (hereinafter referred to as "first electric length") ⁇ 1
  • the total electric length of the first transmission line 11 and the second transmission line 12 is based on the following equation (1). It is set to a value. Further, the characteristic impedance of the first output circuit 10 is set to a value equivalent to the optimum load impedance Rot1 in the saturated operation state of the main amplifier 8.
  • the electric length of the second output circuit 13 (hereinafter referred to as "second electric length") ⁇ 2, that is, the electric length of the third transmission line 14 is set to a value based on the following equation (2).
  • the characteristic impedance of the second output circuit 13 is set to a value equivalent to the optimum load impedance Rot2 in the saturated operation state of the auxiliary amplifier 9.
  • the ⁇ in the above equations (1) and (2) is a value corresponding to the backoff amount (hereinafter referred to as “required backoff amount”) OBO required for the Doherty amplifier 100. More specifically, ⁇ is a value based on the following equation (3).
  • the total electric length of the second transmission line 12 and the third transmission line 14 is set to 90 degrees or approximately 90 degrees. Therefore, the total electrical length of the first transmission line 11, the second transmission line 12, and the third transmission line 14 is set to 180 degrees or approximately 180 degrees. In other words, the total electrical length of the first output circuit 10 and the second output circuit 13 is set to 180 degrees or approximately 180 degrees.
  • the parasitic component of the main amplifier 8 is compensated by an inductor (not shown). Alternatively, the parasitic component of the main amplifier 8 is taken into the first output circuit 10 on the circuit. Therefore, from the viewpoint of electrical length, the first output circuit 10 is directly connected to the output unit of the main amplifier 8. Further, the parasitic component of the auxiliary amplifier 9 is compensated by another inductor (not shown). Alternatively, the parasitic component of the auxiliary amplifier 9 is taken into the second output circuit 13 on the circuit. Therefore, from the viewpoint of electrical length, the second output circuit 13 is directly connected to the output unit of the auxiliary amplifier 9.
  • the Doherty amplifier 100 has a frequency characteristic compensation circuit 15.
  • the frequency characteristic compensation circuit 15 is a circuit that compensates for the frequency characteristics in the output circuits 10 and 13 particularly when the auxiliary amplifier 9 is set to the off state. The frequency characteristic compensation by the frequency characteristic compensation circuit 15 will be described later with reference to FIGS. 1 to 7.
  • the frequency characteristic compensation circuit 15 is provided electrically in parallel with the first output circuit 10.
  • the frequency characteristic compensation circuit 15 is composed of, for example, an open stub 16 having an electric length of 180 degrees or approximately 180 degrees.
  • reference numeral 17 denotes a portion (hereinafter referred to as “connection portion”) to which the first transmission line 11, the second transmission line 12, and the open stub 16 are connected.
  • the so-called “isolation” is not performed in the output side part (hereinafter referred to as "partial path") P3 of the paths P1 and P2 with respect to the amplifiers 8 and 9.
  • the partial path P3 is a portion of the paths P1 and P2 including the first output circuit 10, the second output circuit 13, and the output synthesis unit 18.
  • An output matching circuit 19 is provided between the output synthesizer 18 and the output terminal 20 (“OMN” in the figure).
  • the output matching circuit 19 is a circuit that performs impedance matching between the output combining unit 18 and the output terminal 20.
  • the output matching circuit 19 is composed of, for example, a lumped constant circuit, a distributed constant circuit, a composite circuit based on a lumped constant and a distributed constant, an LC type matching circuit, or a circuit using one or more ⁇ / 4 lines.
  • the output terminal 20 is electrically connected to the load 21.
  • Input terminal 1 input matching circuit 2, distributor 3, first input matching circuit 4, phase correction circuit 5, second input matching circuit 7, main amplifier 8, auxiliary amplifier 9, first output circuit 10, second output circuit
  • the main part of the Doherty amplifier 100 is composed of 13, the frequency characteristic compensation circuit 15, the output matching circuit 19, and the output terminal 20.
  • FIG. 2 shows a Doherty amplifier 100'for comparison with the Doherty amplifier 100.
  • the Doherty amplifier 100'does not have the frequency characteristic compensation circuit 15. That is, the Doherty amplifier 100'corresponds to the conventional Doherty amplifier described in Patent Document 1 and the like.
  • FIG. 3 shows the impedance of the Doherty amplifier 100 when the auxiliary amplifier 9 is set to the off state.
  • ⁇ 1 indicates the impedance when the output terminal 20 side is viewed from the output synthesis unit 18.
  • ⁇ 2 indicates the impedance when the output terminal 20 side is viewed from the output unit of the second transmission line 12.
  • ⁇ 3 indicates the impedance when the output terminal 20 side is viewed from the connection portion 17.
  • ⁇ 4 indicates the impedance when the output terminal 20 side is viewed from the output unit of the first transmission line 11.
  • ⁇ 5 indicates the impedance when the output terminal 20 side is viewed from the output unit of the main amplifier 8.
  • FIG. 4 shows the impedance in the Doherty amplifier 100'when the auxiliary amplifier 9 is set to the off state.
  • ⁇ 1' indicates the impedance when the output terminal 20 side is viewed from the output synthesis unit 18.
  • ⁇ 2' indicates the impedance when the output terminal 20 side is viewed from the output unit of the second transmission line 12.
  • ⁇ 4' indicates the impedance when the output terminal 20 side is viewed from the output unit of the first transmission line 11.
  • ⁇ 5' indicates the impedance when the output terminal 20 side is viewed from the output unit of the main amplifier 8.
  • FIG. 5 is a Smith chart in which ⁇ 2, ⁇ 4 and ⁇ 5 are plotted.
  • arrow A1 indicates the impedance conversion from ⁇ 2 to ⁇ 4.
  • the arrow A2 indicates the impedance conversion from ⁇ 4 to ⁇ 5.
  • each of ⁇ 2, ⁇ 4 and ⁇ 5 fluctuates according to the frequency.
  • FIG. 6 is a Smith chart in which ⁇ 2', ⁇ 4' and ⁇ 5' are plotted.
  • the arrow A1' indicates the impedance conversion from ⁇ 2'to ⁇ 4'.
  • the arrow A2' indicates the impedance conversion from ⁇ 4'to ⁇ 5'.
  • each of ⁇ 2', ⁇ 4'and ⁇ 5' fluctuates according to the frequency.
  • the frequency region f_high higher than the center frequency f_center in the used frequency band that is, the frequency region f_high higher than the reference frequency f_ref is referred to as "high frequency region”.
  • a frequency region f_low lower than the center frequency f_center in the frequency band used that is, a frequency region f_low lower than the reference frequency f_ref is referred to as a "low frequency region”.
  • the main amplifier 8 When the required output power for the Doherty amplifier 100 is equal to or greater than a predetermined value, the main amplifier 8 is set to the on state and the auxiliary amplifier 9 is set to the on state. On the other hand, when the required output power for the Doherty amplifier 100 is less than a predetermined value, the main amplifier 8 is set to the on state and the auxiliary amplifier 9 is set to the off state. This also applies to the Doherty amplifier 100'.
  • the second output circuit 13 functions as an open stub when the auxiliary amplifier 9 is set to the off state.
  • the electrical length of the second output circuit 13 is less than 90 degrees, the second output circuit 13 functions as a capacitive load when the auxiliary amplifier 9 is set to the off state. ..
  • ⁇ 1 in the Doherty amplifier 100 has an impedance equivalent to 0.5 ⁇ Rot. Further, ⁇ 1'in the Doherty amplifier 100'also has an impedance equivalent to 0.5 ⁇ Rot. This is because the output matching circuit 19 is provided.
  • ⁇ 2 in the Doherty amplifier 100 has a capacitive impedance (see FIG. 5). Further, ⁇ 2'in the Doherty amplifier 100'also has a capacitive impedance (see FIG. 6). This is because the second output circuit 13 functions as a capacitive load.
  • ⁇ 2 is converted to ⁇ 3 because the second transmission line 12 is provided. Further, since the frequency characteristic compensation circuit 15 is provided, ⁇ 3 is converted into ⁇ 4. That is, ⁇ 2 is converted to ⁇ 4 by providing the second transmission line 12 and the frequency characteristic compensation circuit 15 (see FIG. 5).
  • ⁇ 3 has an impedance smaller than 0.5 ⁇ Rot at the center frequency f_center, an inductive impedance in the high frequency region f_high, and a capacitive impedance in the low frequency region f_low.
  • ⁇ 4 has a capacitive impedance in the high frequency region f_high and an inductive impedance in the low frequency region f_low (see FIG. 5). This is due to the frequency characteristics in the frequency characteristic compensation circuit 15. The frequency characteristics in the frequency characteristic compensation circuit 15 will be described later.
  • ⁇ 2' is converted to ⁇ 4' because the second transmission line 12 is provided (see FIG. 6).
  • ⁇ 4' has an inductive impedance in the high frequency region f_high and a capacitive impedance in the low frequency region f_low (see FIG. 6).
  • the second transmission line 12 in the Doherty amplifier 100 fulfills the function of bringing ⁇ 3 closer to the real axis Re than ⁇ 2, thereby bringing ⁇ 4 closer to the real axis Re than ⁇ 2.
  • the second transmission line 12 in the Doherty amplifier 100 functions to return the impedance away from the real axis Re ( ⁇ 1 ⁇ ⁇ 2) by the second output circuit 13 to near the real axis Re ( ⁇ 2). ⁇ ⁇ 3).
  • the second transmission line 12 in the Doherty amplifier 100' functions to bring ⁇ 4' closer to the real axis Re than ⁇ 2'.
  • the second transmission line 12 in the Doherty amplifier 100' functions to return the impedance away from the real axis Re ( ⁇ 1' ⁇ ⁇ 2') by the second output circuit 13 to near the real axis Re. There is ( ⁇ 2' ⁇ ⁇ 4').
  • ⁇ 4 is converted to ⁇ 5 because the first transmission line 11 is provided (see FIG. 5). Further, in the Doherty amplifier 100', ⁇ 4' is converted into ⁇ 5' by providing the first transmission line 11 (see FIG. 6).
  • ⁇ 5 has an impedance larger than 2 ⁇ Rot (see FIG. 5). Therefore, by using the Doherty amplifier 100, a backoff amount larger than 6 dB can be realized. Further, ⁇ 5'has an impedance larger than 2 ⁇ Rot (see FIG. 6). Therefore, by using the Doherty amplifier 100', a backoff amount larger than 6 dB can be realized.
  • the amount of fluctuation of ⁇ 5'with respect to frequency is larger than the amount of fluctuation of ⁇ 5 with respect to frequency. Therefore, the operating frequency band of the Doherty amplifier 100'is narrower than the operating frequency band of the Doherty amplifier 100.
  • the amount of fluctuation of ⁇ 5 with respect to frequency is smaller than the amount of fluctuation of ⁇ 5'with respect to frequency. Therefore, the operating frequency band of the Doherty amplifier 100 is wider than the operating frequency band of the Doherty amplifier 100'. This is because the frequency characteristic compensation circuit 15 is provided to compensate the frequency characteristic in the output circuits 10 and 13.
  • the frequency characteristic of the first transmission line 11 is that the impedance becomes inductive in the high frequency region f_high and the impedance becomes capacitive in the low frequency region f_low. Further, as for the frequency characteristics in the circuit composed of the second transmission line 12 and the third transmission line 14 (hereinafter referred to as "synthesis circuit"), the impedance becomes inductive in the high frequency region f_high and the low frequency region f_low Impedance becomes capacitive.
  • the inductive impedance by the first transmission line 11 and the inductive impedance by the synthesis circuit are in a mutually strengthening relationship.
  • the capacitive impedance of the first transmission line 11 and the capacitive impedance of the synthesis circuit are in a mutually strengthening relationship. Therefore, the ⁇ 5'in the Doherty amplifier 100' fluctuates greatly depending on the frequency.
  • the impedance becomes capacitive in the high frequency region f_high, the impedance becomes infinite in the center frequency f_center, and the impedance is induced in the low frequency region f_low. It is a sex.
  • the capacitive impedance of the frequency characteristic compensation circuit 15 cancels the inductive impedance of the output circuits 10 and 13.
  • the inductive impedance of the frequency characteristic compensation circuit 15 cancels out the capacitive impedance of the output circuits 10 and 13. Therefore, the variation of ⁇ 5 with respect to frequency is smaller than the variation of ⁇ 5'with respect to frequency.
  • the Doherty amplifier 100 is provided with the output circuits 10 and 13, the backoff amount can be expanded in the same manner as the Doherty amplifier 100'.
  • the Doherty Amplifier 100 is provided with the frequency characteristic compensation circuit 15, so that the operating frequency band can be expanded as compared with the Doherty Amplifier 100'.
  • FIG. 7 is a characteristic diagram showing the amount of reflection of the output power by the main amplifier 8 with respect to the frequency.
  • the characteristic line I shows the amount of reflection when the auxiliary amplifier 9 in the Doherty amplifier 100 is set to the off state.
  • the characteristic line II shows the amount of reflection when the auxiliary amplifier 9 in the Doherty amplifier 100'is set to the off state.
  • the Doherty amplifier 100 As shown in FIG. 7, by using the Doherty amplifier 100, the amount of reflection is reduced over a wide frequency range as compared with the case where the Doherty amplifier 100'is used. Therefore, by using the Doherty amplifier 100, the operating frequency band can be expanded as compared with the case where the Doherty amplifier 100'is used.
  • the impedance in the Doherty amplifier 100 when the auxiliary amplifier 9 is set to the ON state will be described. More specifically, the impedance in the saturated operating state will be described.
  • ⁇ 5 indicates the impedance when the output terminal 20 side is viewed from the output unit of the main amplifier 8. Further, ⁇ 6 indicates the impedance when the output terminal 20 side is viewed from the output unit of the auxiliary amplifier 9.
  • ⁇ 5 When the auxiliary amplifier 9 is set to the ON state, ⁇ 5 has an impedance equivalent to that of Rot.
  • Ropt1 Ropt. Therefore, ⁇ 5 is in a state of being matched with the optimum load impedance Rot1 of the main amplifier 8.
  • ⁇ 6 has an impedance equivalent to that of Rot.
  • Ropt2 Ropt. Therefore, ⁇ 6 is in a state of being matched with the optimum load impedance Rot2 of the auxiliary amplifier 9.
  • the phase correction circuit 5 is not limited to the transmission line 6.
  • the phase correction circuit 5 is composed of a lumped constant circuit, a distributed constant circuit, a composite circuit based on a lumped constant and a distributed constant, an LC type matching circuit, or a circuit using one or more ⁇ / 4 lines. There may be.
  • the first output circuit 10 is not limited to the first transmission line 11 and the second transmission line 12.
  • the first output circuit 10 may be composed of one transmission line (not shown) having an electric length of 90 degrees or more.
  • the second output circuit 13 is not limited to the third transmission line 14.
  • the second output circuit 13 is composed of a lumped constant circuit, a distributed constant circuit, a composite circuit based on a lumped constant and a distributed constant, an LC type matching circuit, or a circuit using one or more ⁇ / 4 lines. It may be.
  • the frequency characteristic compensation circuit 15 is not limited to the open stub 16.
  • the frequency characteristic compensation circuit 15 is composed of a lumped constant circuit, a distributed constant circuit, a composite circuit based on a lumped constant and a distributed constant, an LC type matching circuit, or a transmission line having an electric length of 90 degrees or approximately 90 degrees. It may be a thing. That is, the frequency characteristic compensation circuit 15 may be configured by a short stub.
  • the Doherty amplifier 100 is provided between the amplifiers 8 and 9 including the main amplifier 8 and the auxiliary amplifier 9, and the output synthesizer 18 by the main amplifier 8 and the amplifiers 8 and 9.
  • a first output circuit 10 having a first electric length ⁇ 1 and a second output circuit 13 provided between the auxiliary amplifier 9 and the output synthesizer 18 and having a second electric length ⁇ 2 are provided.
  • the frequency characteristic compensation circuit 15 of the above is provided. As a result, it is possible to achieve both an increase in the amount of backoff and a wide band.
  • the second output circuit 13 functions as an open stub, so that the second output circuit 13 functions as a capacitive load. As a result, the amount of backoff can be increased.
  • the capacitive impedance by the frequency characteristic compensation circuit 15 cancels the inductive impedance by the output circuits 10 and 13, and in the low frequency region f_low with respect to the reference frequency f_ref.
  • the inductive impedance of the frequency characteristic compensation circuit 15 cancels out the capacitive impedance of the output circuits 10 and 13.
  • the first output circuit 10 is composed of the first transmission line 11 and the second transmission line 12
  • the second output circuit 13 is composed of the third transmission line 14, and the second transmission line 12 and
  • the combined circuit is composed of the third transmission line 14, and the electric length of the first transmission line 11 is set to 90 degrees, and the electric length of the combined circuit is set to 90 degrees, so that the output is output.
  • the electrical length of the circuits 10 and 13 is set to 180 degrees. As a result, the amount of backoff can be increased.
  • the frequency characteristic compensation circuit 15 can be provided electrically in parallel with the first output circuit 10.
  • the frequency characteristic compensation circuit 15 is composed of an open stub having an electric length of 180 degrees. As a result, the frequency characteristic compensation circuit 15 can be realized.
  • FIG. 9 is a circuit diagram showing a main part of the Doherty amplifier according to the second embodiment.
  • the Doherty amplifier according to the second embodiment will be described with reference to FIG.
  • the same components as those shown in FIG. 1 are designated by the same reference numerals, and the description thereof will be omitted.
  • the Doherty amplifier 100a has a main amplifier 8a and an auxiliary amplifier 9a.
  • the main part of the Doherty amplifier 100a is composed of 13, the frequency characteristic compensation circuit 15, the output matching circuit 19, and the output terminal 20.
  • the amplifiers 8 and 9 in the Doherty amplifier 100 had the same output electrical characteristics (for example, output resistance and output amplitude) with respect to the bias amount. Therefore, if the bias amounts of the amplifiers 8 and 9 are set to the same values as each other, the electrical characteristics of the output of the main amplifier 8 are equivalent to the electrical characteristics of the output of the auxiliary amplifier 9. Further, in this case, the saturated output power of the main amplifier 8 is equivalent to the saturated output power of the auxiliary amplifier 9.
  • the amplifiers 8a and 9a in the Doherty amplifier 100a have different electrical characteristics of the output with respect to the bias amount. Therefore, if the bias amounts of the amplifiers 8a and 9a are set to the same values, the electrical characteristics of the output by the main amplifier 8a are different from the electrical characteristics of the output by the auxiliary amplifier 9a. Further, in this case, the saturated output power of the main amplifier 8a is different from the saturated output power of the auxiliary amplifier 9a.
  • the optimum load impedance Ropt1 in the saturated operating state of the main amplifier 8 was equivalent to the optimum load impedance Ropt2 in the saturated operating state of the auxiliary amplifier 9.
  • the optimum load impedance Ropt1 in the saturated operating state of the main amplifier 8a is different from the optimum load impedance Ropt2 in the saturated operating state of the auxiliary amplifier 9a.
  • Rott1 Rott
  • Rott2 Rott'.
  • the characteristic impedance of the first output circuit 10 is set to a value equivalent to the optimum load impedance Rot1 in the saturated operation state of the main amplifier 8a. That is, such characteristic impedance is set to a value equivalent to that of Rot.
  • the characteristic impedance of the second output circuit 13 is set to a value equivalent to the optimum load impedance Rot2 in the saturated operation state of the auxiliary amplifier 9a. That is, such characteristic impedance is set to a value equivalent to Rot'.
  • the output matching circuit 19 performs impedance matching between the output combining unit 18 and the output terminal 20 so that the impedance R on the output terminal 20 side becomes the value shown in the following equation (4). ..
  • the saturated output power of the main amplifier 8a is different from the saturated output power of the auxiliary amplifier 9a. Even in such a case, it is possible to achieve both an increase in the backoff amount and a wide band by the same operation as the operation of the Doherty amplifier 100.
  • FIG. 10 is a circuit diagram showing a main part of the Doherty amplifier according to the third embodiment.
  • the Doherty amplifier according to the third embodiment will be described with reference to FIG.
  • the same components as those shown in FIG. 1 are designated by the same reference numerals, and the description thereof will be omitted.
  • an output matching circuit (hereinafter referred to as “first output matching circuit”) 31 is provided between the main amplifier 8 and the first output circuit 10.
  • the first output matching circuit 31 is composed of, for example, a lumped constant circuit, a distributed constant circuit, a composite circuit based on a lumped constant and a distributed constant, an LC type matching circuit, or a circuit using one or more ⁇ / 4 lines. ..
  • the electrical length of the first output matching circuit 31 is set to a value that is an integral multiple of 180 degrees or an integral multiple of approximately 180 degrees when viewed from the output unit of the main amplifier 8.
  • an output matching circuit (hereinafter referred to as "second output matching circuit") 32 is provided between the auxiliary amplifier 9 and the second output circuit 13.
  • the second output matching circuit 32 is composed of, for example, a lumped constant circuit, a distributed constant circuit, a composite circuit based on a lumped constant and a distributed constant, an LC type matching circuit, or a circuit using one or more ⁇ / 4 lines. ..
  • the electrical length of the second output matching circuit 32 is set to a value that is an integral multiple of 180 degrees or an integral multiple of approximately 180 degrees when viewed from the output unit of the auxiliary amplifier 9.
  • Input terminal 1 input matching circuit 2, distributor 3, first input matching circuit 4, phase correction circuit 5, second input matching circuit 7, main amplifier 8, auxiliary amplifier 9, first output circuit 10, second output circuit
  • the main part of the Doherty amplifier 100b is composed of 13, the frequency characteristic compensation circuit 15, the output matching circuit 19, the output terminal 20, the first output matching circuit 31 and the second output matching circuit 32.
  • the Doherty amplifier 100b is provided with the first amplifier 33 having the optimum load impedance Rot1'in place of the main amplifier 8 having the optimum load impedance Rot1 for the Doherty amplifier 100. Further, the Doherty amplifier 100b can be regarded as a Doherty amplifier 100 provided with a second amplifier 34 having an optimum load impedance Ropt 2'instead of the auxiliary amplifier 9 having an optimum load impedance Ropt 2.
  • the operation of the Doherty amplifier 100b can be regarded as the same as the operation of the Doherty amplifier 100.
  • the Doherty Amplifier 100b it is possible to achieve both an increase in the amount of backoff and a wide band as in the case of using the Doherty Amplifier 100.
  • Doherty amplifier 100b may have amplifiers 8a and 9a instead of the amplifiers 8 and 9.
  • the Doherty amplifier 100b may have only one of the first output matching circuit 31 and the second output matching circuit 32.
  • the Doherty amplifier 100b is provided between the main amplifier 8 and the first output circuit 10, and has the first output matching circuit 31 having an electric length that is an integral multiple of 180 degrees and the auxiliary amplifier.
  • a second output matching circuit 32 which is provided between the 9 and the second output circuit 13 and has an electric length that is an integral multiple of 180 degrees, is provided. Even in such a case, it is possible to achieve both an increase in the backoff amount and a wide band by the same operation as the operation of the Doherty amplifier 100.
  • 180 degrees As mentioned above, the meaning of the term “180 degrees” described in the claims of the present application includes not only perfect 180 degrees but also approximately 180 degrees.
  • FIG. 11 is a circuit diagram showing a main part of the Doherty amplifier according to the fourth embodiment.
  • the Doherty amplifier according to the fourth embodiment will be described with reference to FIG. In FIG. 11, the same components as those shown in FIG. 1 are designated by the same reference numerals, and the description thereof will be omitted.
  • a circuit (hereinafter referred to as “first circuit”) 41 is provided between the first output circuit 10 and the output synthesizer 18.
  • the electric length of the first circuit 41 is set to a value that is an integral multiple of 180 degrees or a value that is an integral multiple of approximately 180 degrees.
  • the first circuit 41 is composed of, for example, a transmission line 42.
  • a circuit (hereinafter referred to as "second circuit") 43 is provided between the second output circuit 13 and the output synthesizer 18.
  • the electric length of the second circuit 43 is set to a value that is an integral multiple of 180 degrees or a value that is an integral multiple of approximately 180 degrees.
  • the second circuit 43 is composed of, for example, a transmission line 44.
  • Input terminal 1 input matching circuit 2, distributor 3, first input matching circuit 4, phase correction circuit 5, second input matching circuit 7, main amplifier 8, auxiliary amplifier 9, first output circuit 10, second output circuit
  • the main part of the Doherty amplifier 100c is composed of 13, the frequency characteristic compensation circuit 15, the output matching circuit 19, the output terminal 20, the first circuit 41 and the second circuit 43.
  • the operation of the Doherty amplifier 100c is the same as the operation of the Doherty amplifier 100.
  • the Doherty Amplifier 100c it is possible to achieve both an increase in the amount of backoff and a wide band as in the case of using the Doherty Amplifier 100.
  • the Doherty amplifier 100c may have amplifiers 8a and 9a instead of the amplifiers 8 and 9.
  • the Doherty amplifier 100c may have at least one of the first output matching circuit 31 and the second output matching circuit 32.
  • the Doherty amplifier 100c may have only one of the first circuit 41 and the second circuit 43.
  • the Doherty amplifier 100c is provided between the first output circuit 10 and the output synthesizer 18, and has an electric length that is an integral multiple of 180 degrees, and a second output.
  • a second circuit 43 which is provided between the circuit 13 and the output synthesizer 18 and has an electric length that is an integral multiple of 180 degrees, is provided. Even in such a case, it is possible to achieve both an increase in the backoff amount and a wide band by the same operation as the operation of the Doherty amplifier 100.
  • 180 degrees As mentioned above, the meaning of the term “180 degrees” described in the claims of the present application includes not only perfect 180 degrees but also approximately 180 degrees.
  • FIG. 12 is a circuit diagram showing a main part of the Doherty amplifier according to the fifth embodiment.
  • the Doherty amplifier according to the fifth embodiment will be described with reference to FIG. In FIG. 12, the same components as those shown in FIG. 1 are designated by the same reference numerals, and the description thereof will be omitted.
  • the Doherty amplifier 100d has an input terminal (hereinafter, may be referred to as “first input terminal”) 51 for the main amplifier 8. That is, the first input matching circuit 4 is provided between the first input terminal 51 and the main amplifier 8. The first input terminal 51 receives a signal input to the first path P1.
  • the Doherty amplifier 100d has an input terminal (hereinafter, may be referred to as “second input terminal”) 52 for the auxiliary amplifier 9. That is, the second input matching circuit 7 is provided between the second input terminal 52 and the auxiliary amplifier 9. The second input terminal 52 receives a signal input to the second path P2.
  • the signal source 53 is composed of, for example, an inverter, a DAC (Digital-to-Analog Converter) or a DDS (Direct Digital Synthesizer).
  • the main part of the Doherty amplifier 100d is composed of the 1 input terminal 51 and the 2nd input terminal 52.
  • the gate bias of each of the main amplifier 8 and the auxiliary amplifier 9 is set to a value close to the threshold value for the gate bias.
  • the main amplifier 8 is switched on and off depending on whether or not a signal is input to the first input terminal 51.
  • the auxiliary amplifier 9 is turned on and off depending on whether or not a signal is input to the second input terminal 52.
  • the main amplifier 8 when the required output power is equal to or higher than a predetermined value, a signal is input to each of the first input terminal 51 and the second input terminal 52 by the signal source 53. As a result, the main amplifier 8 is set to the on state and the auxiliary amplifier 9 is set to the on state. On the other hand, when the required output power is less than a predetermined value, the signal source 53 inputs the signal only to the first input terminal 51. As a result, the main amplifier 8 is set to the on state and the auxiliary amplifier 9 is set to the off state.
  • the Doherty Amplifier 100d can achieve both an increase in the backoff amount and a wide band by the same operation as the operation of the Doherty Amplifier 100.
  • the on / off of the individual amplifiers 8 and 9 can be appropriately controlled by using the dedicated input terminals 51 and 52 for the individual amplifiers 8 and 9.
  • the efficiency of the Doherty amplifier 100d can be further improved.
  • the gain of the Doherty amplifier 100d can be further improved.
  • the Doherty amplifier 100d may have a phase correction circuit 5.
  • the phase correction circuit 5 may be provided between the second input terminal 52 and the second input matching circuit 7.
  • the Doherty amplifier 100d may have amplifiers 8a and 9a instead of the amplifiers 8 and 9.
  • the Doherty amplifier 100d may have at least one of the first output matching circuit 31 and the second output matching circuit 32.
  • the Doherty amplifier 100d may have at least one of the first circuit 41 and the second circuit 43.
  • the Doherty amplifier 100d includes a first input terminal 51 for the main amplifier 8 and a second input terminal 52 for the auxiliary amplifier 9, and each of the first input terminal 51 and the second input terminal 52. Is electrically connected to the signal source 53.
  • the on / off of the individual amplifiers 8 and 9 can be appropriately controlled.
  • the efficiency of the Doherty amplifier 100d can be further improved.
  • the gain of the Doherty amplifier 100d can be further improved.
  • the Doherty amplifier of the present invention can be used, for example, in a communication device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Abstract

ドハティ増幅器（１００）は、主増幅器（８）と、補助増幅器（９）と、を含む増幅器（８，９）と、主増幅器（８）と増幅器（８，９）による出力合成部（１８）との間に設けられており、かつ、第１電気長（θ１）を有する第１出力回路（１０）と、補助増幅器（９）と出力合成部（１８）との間に設けられており、かつ、第２電気長（θ２）を有する第２出力回路（１３）と、を含むバックオフ量拡大用の出力回路（１０，１３）と、第１出力回路（１０）に対して電気的に並列に設けられており、かつ、出力回路（１０，１３）におけるインピーダンスの周波数特性を補償する広帯域化用の周波数特性補償回路（１５）と、を備える。

Description

ドハティ増幅器
　本発明は、ドハティ増幅器に関する。
　近年、通信量の増加により、通信用の変調信号におけるＰＡＰＲ（Ｐｅａｋ　ｔｏ　Ａｖｅｒａｇｅ　Ｐｏｗｅｒ　Ｒａｔｉｏ）が拡大している。ＰＡＰＲの拡大に対応する観点から、通信装置用の増幅器において、飽和出力電力よりも低い出力電力による動作状態（以下「バックオフ動作状態」という。）における効率の向上が求められている。
　通常の増幅器において、バックオフ動作状態における効率は、飽和出力電力による動作状態（以下「飽和動作状態」という。）における効率よりも低い。より具体的には、出力電力が低下するにつれて次第に効率が低下する。これに対して、ドハティ増幅器を用いることにより、バックオフ動作状態における効率の向上を図ることができる。
　すなわち、ドハティ増幅器は、主増幅器、いわゆる「キャリア増幅器」を有している。また、ドハティ増幅器は、補助増幅器、いわゆる「ピーク増幅器」を有している。ドハティ増幅器に要求される出力電力（以下「要求出力電力」という。）が所定値以上であるときは、キャリア増幅器がオン状態に設定されるとともに、ピーク増幅器がオン状態に設定される。他方、要求出力電力が所定値未満であるときは、キャリア増幅器がオン状態に設定されるとともに、ピーク増幅器がオフ状態に設定される。
　これにより、かかる所定値に対応する出力電力によるバックオフ動作状態にて、飽和動作状態における効率と同等の効率が実現される。より具体的には、飽和出力電力よりも６デシベル（以下「ｄＢ」と記載する。）程度低い出力電力によるバックオフ動作状態にて、飽和動作状態における効率と同等の効率が実現される。この結果、６ｄＢ程度のＰＡＰＲに対応することができる。
　以下、飽和出力電力とバックオフ動作状態にて飽和動作状態における効率と同等の効率が実現される出力電力との差分値を「バックオフ量」という。すなわち、ドハティ増幅器は、バックオフ量に応じたＰＡＰＲに対応可能なものである。そこで、特許文献１には、ドハティ増幅器のバックオフ量を６ｄＢよりも大きくする技術が開示されている。
　すなわち、キャリア増幅器（３）と出力合成点（１３）間に位相線路（２１）が設けられている（特許文献１の図１等参照。）。また、ピーク増幅器（７）と出力合成点（１３）間に位相線路（２３）が設けられている（特許文献１の図１等参照。）。ここで、位相線路（２１）の電気長（θ１）は、所定の数式に基づく値に設定されている（特許文献１の式（１）参照。）。また、位相線路（２３）の電気長（θ２）は、他の所定の数式に基づく値に設定されている（特許文献１の式（２）参照。）。これにより、６ｄＢよりも大きいバックオフ量が実現される（特許文献１の図４等参照。）。
国際公開第２００７／０１５４６２号
　図１～図７を参照して後述するように、従来のドハティ増幅器においては、特に補助増幅器がオフ状態に設定されているとき、主増幅器に対する出力側のインピーダンスが周波数に応じて大きく変動する。かかるインピーダンスの変動により、動作可能な周波数帯域（以下「動作周波数帯域」という。）が狭いという問題があった。
　本発明は、上記のような課題を解決するためになされたものであり、ドハティ増幅器において、バックオフ量の拡大と動作周波数帯域の拡大（以下「広帯域化」という。）との両立を図ることを目的とする。
　本発明のドハティ増幅器は、主増幅器と、補助増幅器と、を含む増幅器と、主増幅器と増幅器による出力合成部との間に設けられており、かつ、第１電気長を有する第１出力回路と、補助増幅器と出力合成部との間に設けられており、かつ、第２電気長を有する第２出力回路と、を含むバックオフ量拡大用の出力回路と、第１出力回路に対して電気的に並列に設けられており、かつ、出力回路におけるインピーダンスの周波数特性を補償する広帯域化用の周波数特性補償回路と、を備えるものである。
　本発明によれば、上記のように構成したので、バックオフ量の拡大と広帯域化との両立を図ることができる。
実施の形態１に係るドハティ増幅器の要部を示す回路図である。 比較用のドハティ増幅器の要部を示す回路図である。 実施の形態１に係るドハティ増幅器における補助増幅器がオフ状態に設定されているときのインピーダンスを示す説明図である。 比較用のドハティ増幅器における補助増幅器がオフ状態に設定されているときのインピーダンスを示す説明図である。 実施の形態１に係るドハティ増幅器における補助増幅器がオフ状態に設定されているときのインピーダンス変換を示す説明図である。 比較用のドハティ増幅器における補助増幅器がオフ状態に設定されているときのインピーダンス変換を示す説明図である。 周波数に対する反射量を示す特性図である。 実施の形態１に係るドハティ増幅器における補助増幅器がオン状態に設定されているときのインピーダンスを示す説明図である。 実施の形態２に係るドハティ増幅器の要部を示す回路図である。 実施の形態３に係るドハティ増幅器の要部を示す回路図である。 実施の形態４に係るドハティ増幅器の要部を示す回路図である。 実施の形態５に係るドハティ増幅器の要部を示す回路図である。
　以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
　図１は、実施の形態１に係るドハティ増幅器の要部を示す回路図である。図１を参照して、実施の形態１に係るドハティ増幅器について説明する。
　以下、特に断りのない限り、電気長の値は、所定の周波数（以下「基準周波数」という。）ｆ＿ｒｅｆにおける値であるものとする。基準周波数ｆ＿ｒｅｆは、例えば、使用される周波数帯域（以下「使用周波数帯域」という。）における中心周波数ｆ＿ｃｅｎｔｅｒと同等の値に設定されている。
　図中、１は入力端子である。入力端子１は、信号源（不図示）と電気的に接続されている。入力端子１は、ドハティ増幅器１００に対する信号の入力を受け付けるものである。入力端子１と分配器３間に入力整合回路２が設けられている（図中「ＩＭＮ」）。入力整合回路２は、入力端子１と分配器３間のインピーダンス整合をとる回路である。入力整合回路２は、例えば、集中定数回路、分布定数回路、集中定数及び分布定数による複合回路、ＬＣ型整合回路、又は１個以上のλ／４線路を用いた回路により構成されている。
　分配器３は、入力整合回路２による出力信号を２本の経路Ｐ１，Ｐ２に分配するものである。分配器３は、当該分配された信号を出力するものである。２本の経路Ｐ１，Ｐ２のうちの一方の経路（以下「第１経路」ということがある。）Ｐ１は、主増幅器８を含む経路である。２本の経路Ｐ１，Ｐ２のうちの他方の経路（以下「第２経路」ということがある。）Ｐ２は、補助増幅器９を含む経路である。
　分配器３は、例えば、ウィルキンソン分配器又はハイブリッド回路により構成されている。ハイブリッド回路における個々の回路は、例えば、集中定数回路、分布定数回路、集中定数及び分布定数による複合回路、ＬＣ型整合回路、又は１個以上のλ／４線路を用いた回路により構成されている。
　分配器３と主増幅器８間に入力整合回路（以下「第１入力整合回路」という。）４が設けられている。第１入力整合回路４は、主増幅器８に対する入力整合をとる回路である。第１入力整合回路４は、例えば、集中定数回路、分布定数回路、集中定数及び分布定数による複合回路、ＬＣ型整合回路、又は１個以上のλ／４線路を用いた回路により構成されている。
　分配器３と補助増幅器９間に位相補正回路５が設けられている。位相補正回路５は、第２経路Ｐ２の電気長を第１経路Ｐ１の電気長と同等にする回路である。位相補正回路５は、例えば、伝送線路６により構成されている。伝送線路６は、経路Ｐ１，Ｐ２間の電気長の差分値と同等の電気長を有している。
　分配器３と補助増幅器９間に入力整合回路（以下「第２入力整合回路」という。）７が設けられている。より具体的には、位相補正回路５と補助増幅器９間に第２入力整合回路７が設けられている。第２入力整合回路７は、補助増幅器９に対する入力整合をとる回路である。第２入力整合回路７は、例えは、集中定数回路、分布定数回路、集中定数及び分布定数による複合回路、ＬＣ型整合回路、又は１個以上のλ／４線路を用いた回路により構成されている。
　主増幅器８は、第１入力整合回路４による出力信号を増幅するものである。主増幅器８は、当該増幅された信号を出力するものである。主増幅器８は、トランジスタにより構成されている。具体的には、例えば、主増幅器８は、ＦＥＴ（Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）、ＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）又はＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）により構成されている。主増幅器８のゲートバイアスは、いわゆる「Ａ級」に対応する値、いわゆる「Ｂ級」に対応する値、又はＡ級とＢ級間の値に設定されている。
　補助増幅器９は、第２入力整合回路７による出力信号を増幅するものである。補助増幅器９は、当該増幅された信号を出力するものである。補助増幅器９は、トランジスタにより構成されている。具体的には、例えば、補助増幅器９は、ＦＥＴ、ＨＢＴ又はＨＥＭＴにより構成されている。補助増幅器９のゲートバイアスは、いわゆる「Ｃ級」に対応する値に設定されている。
　以下、主増幅器８及び補助増幅器９を総称して単に「増幅器」ということがある。増幅器８，９は、バイアス量に対する出力の電気的特性（例えば出力抵抗及び出力振幅）が互いに同等なものである。したがって、仮に増幅器８，９のバイアス量が互いに同等の値に設定されている場合、主増幅器８による出力の電気的特性が補助増幅器９による出力の電気的特性と同等となる。また、この場合、主増幅器８の飽和出力電力が補助増幅器９の飽和出力電力と同等となる。
　図中、１８は、増幅器８，９による出力が合成される部位（以下「出力合成部」という。）を示している。主増幅器８と出力合成部１８間に第１出力回路１０が設けられている。第１出力回路１０は、例えば、２本の伝送線路１１，１２により構成されている。２本の伝送線路１１，１２のうちの一方の伝送線路（以下「第１伝送線路」という。）１１は、９０度又は略９０度の電気長を有している。２本の伝送線路１１，１２のうちの他方の伝送線路（以下「第２伝送線路」という。）１２は、９０度未満の電気長を有している。
　また、補助増幅器９と出力合成部１８間に第２出力回路１３が設けられている。第２出力回路１３は、例えば、伝送線路（以下「第３伝送線線路」という。）１４により構成されている。第３伝送線路１４は、９０度未満の電気長を有している。以下、第１出力回路１０及び第２出力回路１３を総称して単に「出力回路」ということがある。
　ここで、第１出力回路１０の電気長（以下「第１電気長」という。）θ１、すなわち第１伝送線路１１及び第２伝送線路１２の合計電気長は、以下の式（１）に基づく値に設定されている。また、第１出力回路１０の特性インピーダンスは、主増幅器８の飽和動作状態における最適負荷インピーダンスＲｏｐｔ１と同等の値に設定されている。

Figure JPOXMLDOC01-appb-I000001
　また、第２出力回路１３の電気長（以下「第２電気長」という。）θ２、すなわち第３伝送線路１４の電気長は、以下の式（２）に基づく値に設定されている。また、第２出力回路１３の特性インピーダンスは、補助増幅器９の飽和動作状態における最適負荷インピーダンスＲｏｐｔ２と同等の値に設定されている。ここで、Ｒｏｐｔ２は、Ｒｏｐｔ１と同等の値に設定されている。例えば、Ｒｏｐｔ１＝Ｒｏｐｔであり、かつ、Ｒｏｐｔ２＝Ｒｏｐｔである。

Figure JPOXMLDOC01-appb-I000002
　上記式（１）及び上記式（２）におけるγは、ドハティ増幅器１００に要求されるバックオフ量（以下「要求バックオフ量」という。）ＯＢＯに対応する値である。より具体的には、γは、以下の式（３）に基づく値である。

Figure JPOXMLDOC01-appb-I000003
　すなわち、第２伝送線路１２及び第３伝送線路１４の合計電気長は、９０度又は略９０度に設定されている。したがって、第１伝送線路１１、第２伝送線路１２及び第３伝送線路１４の合計電気長は、１８０度又は略１８０度に設定されている。換言すれば、第１出力回路１０及び第２出力回路１３の合計電気長は、１８０度又は略１８０度に設定されている。
　なお、主増幅器８の寄生成分は、インダクタ（不図示）により補償される。または、主増幅器８の寄生成分は、回路上、第１出力回路１０に取り込まれる。このため、電気長の観点においては、第１出力回路１０が主増幅器８の出力部と直結されている。また、補助増幅器９の寄生成分は、他のインダクタ（不図示）により補償される。または、補助増幅器９の寄生成分は、回路上、第２出力回路１３に取り込まれる。このため、電気長の観点においては、第２出力回路１３が補助増幅器９の出力部と直結されている。
　以下、周波数に対するインピーダンスを示す特性を「周波数特性」という。ドハティ増幅器１００は、周波数特性補償回路１５を有している。周波数特性補償回路１５は、特に補助増幅器９がオフ状態に設定されているとき、出力回路１０，１３における周波数特性を補償する回路である。周波数特性補償回路１５による周波数特性の補償については、図１～図７を参照して後述する。
　周波数特性補償回路１５は、第１出力回路１０に対して電気的に並列に設けられている。周波数特性補償回路１５は、例えば、１８０度又は略１８０度の電気長を有するオープンスタブ１６により構成されている。図中、１７は、第１伝送線路１１、第２伝送線路１２及びオープンスタブ１６が接続されている部位（以下「接続部」という。）を示している。
　経路Ｐ１，Ｐ２のうちの増幅器８，９に対する出力側の部位（以下「部分経路」という。）Ｐ３においては、いわゆる「アイソレーション」がなされていない。図１に示す如く、部分経路Ｐ３は、経路Ｐ１，Ｐ２のうちの第１出力回路１０、第２出力回路１３及び出力合成部１８を含む部位である。
　出力合成部１８と出力端子２０間に出力整合回路１９が設けられている（図中「ＯＭＮ」）。出力整合回路１９は、出力合成部１８と出力端子２０間のインピーダンス整合をとる回路である。出力整合回路１９は、例えば、集中定数回路、分布定数回路、集中定数及び分布定数による複合回路、ＬＣ型整合回路、又は１個以上のλ／４線路を用いた回路により構成されている。出力端子２０は、負荷２１と電気的に接続されている。
　入力端子１、入力整合回路２、分配器３、第１入力整合回路４、位相補正回路５、第２入力整合回路７、主増幅器８、補助増幅器９、第１出力回路１０、第２出力回路１３、周波数特性補償回路１５、出力整合回路１９及び出力端子２０により、ドハティ増幅器１００の要部が構成されている。
　次に、図１～図７を参照して、ドハティ増幅器１００の動作について、補助増幅器９がオフ状態に設定されているときのインピーダンス変換を中心に説明する。併せて、ドハティ増幅器１００の効果について説明する。なお、Ｒｏｐｔ１＝Ｒｏｐｔであり、かつ、Ｒｏｐｔ２＝Ｒｏｐｔであるものとする。
　図２は、ドハティ増幅器１００に対する比較用のドハティ増幅器１００’を示している。図２に示す如く、ドハティ増幅器１００’は、周波数特性補償回路１５を有しないものである。すなわち、ドハティ増幅器１００’は、特許文献１等に記載されている従来のドハティ増幅器に対応するものである。
　図３は、補助増幅器９がオフ状態に設定されているときのドハティ増幅器１００におけるインピーダンスを示している。図中、Γ１は、出力合成部１８から出力端子２０側を見たインピーダンスを示している。また、Γ２は、第２伝送線路１２の出力部から出力端子２０側を見たインピーダンスを示している。また、Γ３は、接続部１７から出力端子２０側を見たインピーダンスを示している。また、Γ４は、第１伝送線路１１の出力部から出力端子２０側を見たインピーダンスを示している。また、Γ５は、主増幅器８の出力部から出力端子２０側を見たインピーダンスを示している。
　図４は、補助増幅器９がオフ状態に設定されているときのドハティ増幅器１００’におけるインピーダンスを示している。図中、Γ１’は、出力合成部１８から出力端子２０側を見たインピーダンスを示している。また、Γ２’は、第２伝送線路１２の出力部から出力端子２０側を見たインピーダンスを示している。また、Γ４’は、第１伝送線路１１の出力部から出力端子２０側を見たインピーダンスを示している。また、Γ５’は、主増幅器８の出力部から出力端子２０側を見たインピーダンスを示している。
　図５は、Γ２、Γ４及びΓ５がプロットされたスミスチャートである。図中、矢印Ａ１は、Γ２からΓ４へのインピーダンス変換を示している。また、矢印Ａ２は、Γ４からΓ５へのインピーダンス変換を示している。図５に示す如く、Γ２、Γ４及びΓ５の各々は、周波数に応じて変動するものである。
　図６は、Γ２’、Γ４’及びΓ５’がプロットされたスミスチャートである。図中、矢印Ａ１’は、Γ２’からΓ４’へのインピーダンス変換を示している。また、矢印Ａ２’は、Γ４’からΓ５’へのインピーダンス変換を示している。図６に示す如く、Γ２’、Γ４’及びΓ５’の各々は、周波数に応じて変動するものである。
　以下、使用周波数帯域における中心周波数ｆ＿ｃｅｎｔｅｒよりも高い周波数領域ｆ＿ｈｉｇｈ、すなわち基準周波数ｆ＿ｒｅｆよりも高い周波数領域ｆ＿ｈｉｇｈを「高周波領域」という。また、使用周波数帯域における中心周波数ｆ＿ｃｅｎｔｅｒよりも低い周波数領域ｆ＿ｌｏｗ、すなわち基準周波数ｆ＿ｒｅｆよりも低い周波数領域ｆ＿ｌｏｗを「低周波領域」という。
　ドハティ増幅器１００に対する要求出力電力が所定値以上であるときは、主増幅器８がオン状態に設定されるとともに、補助増幅器９がオン状態に設定される。他方、ドハティ増幅器１００に対する要求出力電力が所定値未満であるときは、主増幅器８がオン状態に設定されるとともに、補助増幅器９がオフ状態に設定される。これは、ドハティ増幅器１００’においても同様である。
　補助増幅器９がオフ状態に設定されているときは、補助増幅器９の出力部から補助増幅器９側を見たインピーダンスが無限大となる（図中「Ｏｐｅｎ」）。したがって、第２出力回路１３は、補助増幅器９がオフ状態に設定されているとき、オープンスタブの機能を果たすものである。ここで、第２出力回路１３の電気長が９０度未満であるため、第２出力回路１３は、補助増幅器９がオフ状態に設定されているとき、容量性の負荷の機能を果たすものである。
　ドハティ増幅器１００におけるΓ１は、０．５×Ｒｏｐｔと同等のインピーダンスとなる。また、ドハティ増幅器１００’におけるΓ１’も、０．５×Ｒｏｐｔと同等のインピーダンスとなる。これは、出力整合回路１９が設けられていることによるものである。
　これに対して、ドハティ増幅器１００におけるΓ２は、容量性のインピーダンスとなる（図５参照）。また、ドハティ増幅器１００’におけるΓ２’も、容量性のインピーダンスとなる（図６参照）。これは、第２出力回路１３が容量性の負荷の機能を果たすことによるものである。
　ドハティ増幅器１００においては、第２伝送線路１２が設けらていることにより、Γ２がΓ３に変換される。また、周波数特性補償回路１５が設けられていることにより、Γ３がΓ４に変換される。すなわち、第２伝送線路１２及び周波数特性補償回路１５が設けられていることにより、Γ２がΓ４に変換される（図５参照）。
　Γ３は、中心周波数ｆ＿ｃｅｎｔｅｒにて０．５×Ｒｏｐｔよりも小さいインピーダンスとなり、かつ、高周波領域ｆ＿ｈｉｇｈにて誘導性のインピーダンスとなり、かつ、低周波領域ｆ＿ｌｏｗにて容量性のインピーダンスとなる。これに対して、Γ４は、高周波領域ｆ＿ｈｉｇｈにて容量性のインピーダンスとなり、かつ、低周波領域ｆ＿ｌｏｗにて誘導性のインピーダンスとなる（図５参照）。これは、周波数特性補償回路１５における周波数特性によるものである。周波数特性補償回路１５における周波数特性については後述する。
　他方、ドハティ増幅器１００’においては、第２伝送線路１２が設けられていることにより、Γ２’がΓ４’に変換される（図６参照）。Γ４’は、高周波領域ｆ＿ｈｉｇｈにて誘導性のインピーダンスとなり、かつ、低周波領域ｆ＿ｌｏｗにて容量性のインピーダンスとなる（図６参照）。
　すなわち、ドハティ増幅器１００における第２伝送線路１２は、Γ３をΓ２よりも実軸Ｒｅに近づけることにより、Γ４をΓ２よりも実軸Ｒｅに近づける機能を果たすものである。換言すれば、ドハティ増幅器１００における第２伝送線路１２は、第２出力回路１３により実軸Ｒｅから離れたインピーダンスを（Γ１→Γ２）、実軸Ｒｅの近くに戻す機能を果たすものである（Γ２→Γ３）。
　また、ドハティ増幅器１００’における第２伝送線路１２は、Γ４’をΓ２’よりも実軸Ｒｅに近づける機能を果たすものである。換言すれば、ドハティ増幅器１００’における第２伝送線路１２は、第２出力回路１３により実軸Ｒｅから離れたインピーダンスを（Γ１’→Γ２’）、実軸Ｒｅの近くに戻す機能を果たすものである（Γ２’→Γ４’）。
　ドハティ増幅器１００においては、第１伝送線路１１が設けられていることにより、Γ４がΓ５に変換される（図５参照）。また、ドハティ増幅器１００’においては、第１伝送線路１１が設けられていることにより、Γ４’がΓ５’に変換される（図６参照）。
　Γ５は、２×Ｒｏｐｔよりも大きいインピーダンスとなる（図５参照）。したがって、ドハティ増幅器１００を用いることにより、６ｄＢよりも大きいバックオフ量を実現することができる。また、Γ５’は、２×Ｒｏｐｔよりも大きいインピーダンスとなる（図６参照）。したがって、ドハティ増幅器１００’を用いることにより、６ｄＢよりも大きいバックオフ量を実現することができる。
　ここで、図５及び図６に示す如く、周波数に対するΓ５’の変動量は、周波数に対するΓ５の変動量よりも大きい。このため、ドハティ増幅器１００’の動作周波数帯域は、ドハティ増幅器１００の動作周波数帯域よりも狭い。
　換言すれば、周波数に対するΓ５の変動量は、周波数に対するΓ５’の変動量よりも小さい。このため、ドハティ増幅器１００の動作周波数帯域は、ドハティ増幅器１００’の動作周波数帯域よりも広い。これは、周波数特性補償回路１５が設けられていることにより、出力回路１０，１３における周波数特性が補償されるためである。
　すなわち、第１伝送線路１１における周波数特性は、高周波領域ｆ＿ｈｉｇｈにてインピーダンスが誘導性となり、かつ、低周波領域ｆ＿ｌｏｗにてインピーダンスが容量性となるものである。また、第２伝送線路１２及び第３伝送線路１４により構成されている回路（以下「合成回路」という。）における周波数特性も、高周波領域ｆ＿ｈｉｇｈにてインピーダンスが誘導性となり、かつ、低周波領域ｆ＿ｌｏｗにてインピーダンスが容量性となるものである。
　したがって、高周波領域ｆ＿ｈｉｇｈにおいては、主増幅器８の出力部から出力端子２０側を見たとき、第１伝送線路１１による誘導性インピーダンスと合成回路による誘導性インピーダンスとが互いに強め合う関係にある。他方、低周波領域ｆ＿ｌｏｗにおいては、主増幅器８の出力部から出力端子２０側を見たとき、第１伝送線路１１による容量性インピーダンスと合成回路による容量性インピーダンスとが互いに強め合う関係にある。このため、ドハティ増幅器１００’におけるΓ５’は、周波数に応じて大きく変動する。
　これに対して、周波数特性補償回路１５における周波数特性は、高周波領域ｆ＿ｈｉｇｈにてインピーダンスが容量性となり、かつ、中心周波数ｆ＿ｃｅｎｔｅｒにてインピーダンスが無限大となり、かつ、低周波領域ｆ＿ｌｏｗにてインピーダンスが誘導性となるものである。
　したがって、高周波領域ｆ＿ｈｉｇｈにおいては、主増幅器８の出力部から出力端子２０側を見たとき、周波数特性補償回路１５による容量性インピーダンスが出力回路１０，１３による誘導性インピーダンスを打ち消す機能を果たす。他方、低周波領域ｆ＿ｌｏｗにおいては、主増幅器８の出力部から出力端子２０側を見たとき、周波数特性補償回路１５による誘導性インピーダンスが出力回路１０，１３による容量性インピーダンスを打ち消す機能を果たす。このため、周波数に対するΓ５の変動は、周波数に対するΓ５’の変動よりも小さくなる。
　このように、ドハティ増幅器１００は、出力回路１０，１３が設けられていることにより、ドハティ増幅器１００’と同様にバックオフ量を拡大することができる。これに加えて、ドハティ増幅器１００は、周波数特性補償回路１５が設けられていることにより、ドハティ増幅器１００’に比して動作周波数帯域を拡大することができる。
　図７は、周波数に対する主増幅器８による出力電力の反射量を示す特性図である。図中、特性線Ｉは、ドハティ増幅器１００における補助増幅器９がオフ状態に設定されているときの反射量を示している。他方、特性線ＩＩは、ドハティ増幅器１００’における補助増幅器９がオフ状態に設定されているときの反射量を示している。
　図７に示す如く、ドハティ増幅器１００を用いることにより、ドハティ増幅器１００’を用いた場合に比して、広い周波数範囲に亘り反射量が低減される。したがって、ドハティ増幅器１００を用いることにより、ドハティ増幅器１００’を用いた場合に比して、動作周波数帯域を拡大することができる。
　次に、図８を参照して、補助増幅器９がオン状態に設定されているときのドハティ増幅器１００におけるインピーダンスについて説明する。より具体的には、飽和動作状態におけるインピーダンスについて説明する。
　図中、Γ５は、主増幅器８の出力部から出力端子２０側を見たインピーダンスを示している。また、Γ６は、補助増幅器９の出力部から出力端子２０側を見たインピーダンスを示している。
　補助増幅器９がオン状態に設定されているとき、Γ５は、Ｒｏｐｔと同等のインピーダンスとなる。ここで、上記のとおり、Ｒｏｐｔ１＝Ｒｏｐｔである。したがって、Γ５は、主増幅器８の最適負荷インピーダンスＲｏｐｔ１と整合された状態となる。
　また、このとき、Γ６は、Ｒｏｐｔと同等のインピーダンスとなる。ここで、上記のとおり、Ｒｏｐｔ２＝Ｒｏｐｔである。したがって、Γ６は、補助増幅器９の最適負荷インピーダンスＲｏｐｔ２と整合された状態となる。
　次に、ドハティ増幅器１００の変形例について説明する。
　位相補正回路５は、伝送線路６に限定されるものではない。例えば、位相補正回路５は、集中定数回路、分布定数回路、集中定数及び分布定数による複合回路、ＬＣ型整合回路、又は１個以上のλ／４線路を用いた回路により構成されているものであっても良い。
　第１出力回路１０は、第１伝送線路１１及び第２伝送線路１２に限定されるものではない。例えば、第１出力回路１０は、９０度以上の電気長を有する１本の伝送線路（不図示）により構成されているものであっても良い。
　第２出力回路１３は、第３伝送線路１４に限定されるものではない。例えば、第２出力回路１３は、集中定数回路、分布定数回路、集中定数及び分布定数による複合回路、ＬＣ型整合回路、又は１個以上のλ／４線路を用いた回路により構成されているものであっても良い。
　周波数特性補償回路１５は、オープンスタブ１６に限定されるものではない。例えば、周波数特性補償回路１５は、集中定数回路、分布定数回路、集中定数及び分布定数による複合回路、ＬＣ型整合回路、又は９０度若しくは略９０度の電気長を有する伝送線路により構成されているものであっても良い。すなわち、周波数特性補償回路１５は、ショートスタブにより構成されているものであっても良い。
　以上のように、ドハティ増幅器１００は、主増幅器８と、補助増幅器９と、を含む増幅器８，９と、主増幅器８と増幅器８，９による出力合成部１８との間に設けられており、かつ、第１電気長θ１を有する第１出力回路１０と、補助増幅器９と出力合成部１８との間に設けられており、かつ、第２電気長θ２を有する第２出力回路１３と、を含むバックオフ量拡大用の出力回路１０，１３と、第１出力回路１０に対して電気的に並列に設けられており、かつ、出力回路１０，１３におけるインピーダンスの周波数特性を補償する広帯域化用の周波数特性補償回路１５と、を備える。これにより、バックオフ量の拡大と広帯域化との両立を図ることができる。
　また、補助増幅器９がオフ状態に設定されているとき、第２出力回路１３がオープンスタブの機能を果たすことにより、第２出力回路１３が容量性の負荷の機能を果たすものである。これにより、バックオフ量の拡大を実現することができる。
　また、基準周波数ｆ＿ｒｅｆに対する高周波領域ｆ＿ｈｉｇｈにて、周波数特性補償回路１５による容量性インピーダンスが出力回路１０，１３による誘導性インピーダンスを打ち消すものであり、かつ、基準周波数ｆ＿ｒｅｆに対する低周波領域ｆ＿ｌｏｗにて、周波数特性補償回路１５による誘導性インピーダンスが出力回路１０，１３による容量性インピーダンスを打ち消すものである。これにより、広帯域化を実現することができる。
　また、第１電気長θ１は、要求バックオフ量ＯＢＯに対応する値γを用いて、数式θ１＝ａｒｃｔａｎ（－√（（γ（γ－１））／（γ－４）））に基づく値に設定されており、第２電気長θ２は、要求バックオフ量ＯＢＯに対応する値γを用いて、数式θ２＝ａｒｃｔａｎ（√（（（γ－４）（γ－１））／γ））に基づく値に設定されている。すなわち、第１電気長θ１が上記式（１）に基づく値に設定されており、かつ、第２電気長θ２が上記式（２）に基づく値に設定されている。これにより、バックオフ量の拡大を実現することができる。
　また、第１出力回路１０は、第１伝送線路１１及び第２伝送線路１２により構成されており、第２出力回路１３は、第３伝送線路１４により構成されており、第２伝送線路１２及び第３伝送線路１４により合成回路が構成されており、第１伝送線路１１の電気長が９０度に設定されており、かつ、合成回路の電気長が９０度に設定されていることにより、出力回路１０，１３の電気長が１８０度に設定されている。これにより、バックオフ量の拡大を実現することができる。また、周波数特性補償回路１５を第１出力回路１０に対して電気的に並列に設けることができる。
　また、周波数特性補償回路１５は、１８０度の電気長を有するオープンスタブにより構成されている。これにより、周波数特性補償回路１５を実現することができる。
　なお、本願の請求の範囲に記載された「９０度」の用語の意義は、完全な９０度はもちろんのこと、略９０度も包含するものである。また、本願の請求の範囲に記載された「１８０度」の用語の意義は、完全な１８０度はもちろんのこと、略１８０度も包含するものである。
実施の形態２．
　図９は、実施の形態２に係るドハティ増幅器の要部を示す回路図である。図９を参照して、実施の形態２に係るドハティ増幅器について説明する。なお、図９において、図１に示す構成部材等と同様の構成部材等には同一符号を付して説明を省略する。
　図９に示す如く、ドハティ増幅器１００ａは、主増幅器８ａ及び補助増幅器９ａを有している。入力端子１、入力整合回路２、分配器３、第１入力整合回路４、位相補正回路５、第２入力整合回路７、主増幅器８ａ、補助増幅器９ａ、第１出力回路１０、第２出力回路１３、周波数特性補償回路１５、出力整合回路１９及び出力端子２０により、ドハティ増幅器１００ａの要部が構成されている。
　ドハティ増幅器１００における増幅器８，９は、バイアス量に対する出力の電気的特性（例えば出力抵抗及び出力振幅）が互いに同等なものであった。したがって、仮に増幅器８，９のバイアス量が互いに同等の値に設定されている場合、主増幅器８による出力の電気的特性が補助増幅器９による出力の電気的特性と同等となるものであった。また、この場合、主増幅器８の飽和出力電力が補助増幅器９の飽和出力電力と同等となるものであった。
　これに対して、ドハティ増幅器１００ａにおける増幅器８ａ，９ａは、バイアス量に対する出力の電気的特性が互いに異なるものである。したがって、仮に増幅器８ａ，９ａのバイアス量が互いに同等の値に設定されている場合、主増幅器８ａによる出力の電気的特性が補助増幅器９ａによる出力の電気的特性と異なるものである。また、この場合、主増幅器８ａの飽和出力電力が補助増幅器９ａの飽和出力電力と異なるものである。
　また、ドハティ増幅器１００において、主増幅器８の飽和動作状態における最適負荷インピーダンスＲｏｐｔ１は、補助増幅器９の飽和動作状態における最適負荷インピーダンスＲｏｐｔ２と同等なものであった。例えば、Ｒｏｐｔ１＝Ｒｏｐｔであり、かつ、Ｒｏｐｔ２＝Ｒｏｐｔであった。これに対して、ドハティ増幅器１００ａにおいて、主増幅器８ａの飽和動作状態における最適負荷インピーダンスＲｏｐｔ１は、補助増幅器９ａの飽和動作状態における最適負荷インピーダンスＲｏｐｔ２と異なるものである。例えば、Ｒｏｐｔ１＝Ｒｏｐｔであるのに対して、Ｒｏｐｔ２＝Ｒｏｐｔ’である。
　ドハティ増幅器１００ａにおいて、第１出力回路１０の特性インピーダンスは、主増幅器８ａの飽和動作状態における最適負荷インピーダンスＲｏｐｔ１と同等の値に設定されている。すなわち、かかる特性インピーダンスは、Ｒｏｐｔと同等の値に設定されている。また、ドハティ増幅器１００ａにおいて、第２出力回路１３の特性インピーダンスは、補助増幅器９ａの飽和動作状態における最適負荷インピーダンスＲｏｐｔ２と同等の値に設定されている。すなわち、かかる特性インピーダンスは、Ｒｏｐｔ’と同等の値に設定されている。
　ドハティ増幅器１００ａにおいて、出力整合回路１９は、出力端子２０側のインピーダンスＲが以下の式（４）に示す値となるように、出力合成部１８と出力端子２０間のインピーダンス整合をとるものである。
　Ｒ＝（Ｒｏｐｔ×Ｒｏｐｔ’）／（Ｒｏｐｔ＋Ｒｏｐｔ’）　　（４）
　以上のように、ドハティ増幅器１００ａにおいては、主増幅器８ａの飽和出力電力が補助増幅器９ａの飽和出力電力と異なるものである。このような場合であっても、ドハティ増幅器１００の動作と同様の動作により、バックオフ量の拡大と広帯域化との両立を図ることができる。
実施の形態３．
　図１０は、実施の形態３に係るドハティ増幅器の要部を示す回路図である。図１０を参照して、実施の形態３に係るドハティ増幅器について説明する。なお、図１０において、図１に示す構成部材等と同様の構成部材等には同一符号を付して説明を省略する。
　図１０に示す如く、主増幅器８と第１出力回路１０間に出力整合回路（以下「第１出力整合回路」という。）３１が設けられている。第１出力整合回路３１は、例えば、集中定数回路、分布定数回路、集中定数及び分布定数による複合回路、ＬＣ型整合回路、又は１個以上のλ／４線路を用いた回路により構成されている。第１出力整合回路３１の電気長は、主増幅器８の出力部から見たとき、１８０度に対する整数倍の値、又は略１８０度に対する整数倍の値に設定されている。
　また、補助増幅器９と第２出力回路１３間に出力整合回路（以下「第２出力整合回路」という。）３２が設けられている。第２出力整合回路３２は、例えば、集中定数回路、分布定数回路、集中定数及び分布定数による複合回路、ＬＣ型整合回路、又は１個以上のλ／４線路を用いた回路により構成されている。第２出力整合回路３２の電気長は、補助増幅器９の出力部から見たとき、１８０度に対する整数倍の値、又は略１８０度に対する整数倍の値に設定されている。
　入力端子１、入力整合回路２、分配器３、第１入力整合回路４、位相補正回路５、第２入力整合回路７、主増幅器８、補助増幅器９、第１出力回路１０、第２出力回路１３、周波数特性補償回路１５、出力整合回路１９、出力端子２０、第１出力整合回路３１及び第２出力整合回路３２により、ドハティ増幅器１００ｂの要部が構成されている。
　第１出力整合回路３１が設けられていることにより、主増幅器８の飽和動作状態における最適負荷インピーダンスＲｏｐｔ１は、主増幅器８及び第１出力整合回路３１により構成されている増幅器（以下「第１増幅器」という。）３３の最適負荷インピーダンスＲｏｐｔ１’に変換される。すなわち、最適負荷インピーダンスＲｏｐｔ１’は、最適負荷インピーダンスＲｏｐｔ１と異なる値である。例えば、Ｒｏｐｔ１＝Ｒｏｐｔであるのに対して、Ｒｏｐｔ１’＝Ｒｏｐｔ”である。
　第２出力整合回路３２が設けられていることにより、補助増幅器９の飽和動作状態における最適負荷インピーダンスＲｏｐｔ２は、補助増幅器９及び第２出力整合回路３２により構成されている増幅器（以下「第２増幅器」という。）３４の最適負荷インピーダンスＲｏｐｔ２’に変換される。すなわち、最適負荷インピーダンスＲｏｐｔ２’は、最適負荷インピーダンスＲｏｐｔ２と異なる値である。例えば、Ｒｏｐｔ２＝Ｒｏｐｔであるのに対して、Ｒｏｐｔ２’＝Ｒｏｐｔ”である。
　したがって、ドハティ増幅器１００ｂは、ドハティ増幅器１００に対して、最適負荷インピーダンスＲｏｐｔ１を有する主増幅器８に代えて最適負荷インピーダンスＲｏｐｔ１’を有する第１増幅器３３が設けられたものであるとみなすことができる。また、ドハティ増幅器１００ｂは、ドハティ増幅器１００に対して、最適負荷インピーダンスＲｏｐｔ２を有する補助増幅器９に代えて最適負荷インピーダンスＲｏｐｔ２’を有する第２増幅器３４が設けられたものであるとみなすことができる。
　これにより、ドハティ増幅器１００ｂの動作は、ドハティ増幅器１００の動作と同様であるとみなすことができる。ドハティ増幅器１００ｂを用いることにより、ドハティ増幅器１００を用いた場合と同様に、バックオフ量の拡大と広帯域化との両立を図ることができる。
　なお、ドハティ増幅器１００ｂは、増幅器８，９に代えて増幅器８ａ，９ａを有するものであっても良い。
　また、ドハティ増幅器１００ｂは、第１出力整合回路３１又は第２出力整合回路３２のうちのいずれか一方のみを有するものであっても良い。
　以上のように、ドハティ増幅器１００ｂは、主増幅器８と第１出力回路１０との間に設けられており、かつ、１８０度に対する整数倍の電気長を有する第１出力整合回路３１と、補助増幅器９と第２出力回路１３との間に設けられており、かつ、１８０度に対する整数倍の電気長を有する第２出力整合回路３２と、を備える。このような場合であっても、ドハティ増幅器１００の動作と同様の動作により、バックオフ量の拡大と広帯域化との両立を図ることができる。
　なお、上記のとおり、本願の請求の範囲に記載された「１８０度」の用語の意義は、完全な１８０度はもちろんのこと、略１８０度も包含するものである。
実施の形態４．
　図１１は、実施の形態４に係るドハティ増幅器の要部を示す回路図である。図１１を参照して、実施の形態４に係るドハティ増幅器について説明する。なお、図１１において、図１に示す構成部材等と同様の構成部材等には同一符号を付して説明を省略する。
　図１１に示す如く、第１出力回路１０と出力合成部１８間に回路（以下「第１回路」という。）４１が設けられている。第１回路４１の電気長は、１８０度に対する整数倍の値、又は略１８０度に対する整数倍の値に設定されている。第１回路４１は、例えば、伝送線路４２により構成されている。
　また、第２出力回路１３と出力合成部１８間に回路（以下「第２回路」という。）４３が設けられている。第２回路４３の電気長は、１８０度に対する整数倍の値、又は略１８０度に対する整数倍の値に設定されている。第２回路４３は、例えば、伝送線路４４により構成されている。
　入力端子１、入力整合回路２、分配器３、第１入力整合回路４、位相補正回路５、第２入力整合回路７、主増幅器８、補助増幅器９、第１出力回路１０、第２出力回路１３、周波数特性補償回路１５、出力整合回路１９、出力端子２０、第１回路４１及び第２回路４３により、ドハティ増幅器１００ｃの要部が構成されている。
　ドハティ増幅器１００ｃの動作は、ドハティ増幅器１００の動作と同様である。ドハティ増幅器１００ｃを用いることにより、ドハティ増幅器１００を用いた場合と同様に、バックオフ量の拡大と広帯域化との両立を図ることができる。
　なお、ドハティ増幅器１００ｃは、増幅器８，９に代えて増幅器８ａ，９ａを有するものであっても良い。
　また、ドハティ増幅器１００ｃは、第１出力整合回路３１又は第２出力整合回路３２のうちの少なくとも一方を有するものであっても良い。
　また、ドハティ増幅器１００ｃは、第１回路４１又は第２回路４３のうちのいずれか一方のみを有するものであっても良い。
　以上のように、ドハティ増幅器１００ｃは、第１出力回路１０と出力合成部１８との間に設けられており、かつ、１８０度に対する整数倍の電気長を有する第１回路４１と、第２出力回路１３と出力合成部１８との間に設けられており、かつ、１８０度に対する整数倍の電気長を有する第２回路４３と、を備える。このような場合であっても、ドハティ増幅器１００の動作と同様の動作により、バックオフ量の拡大と広帯域化との両立を図ることができる。
　なお、上記のとおり、本願の請求の範囲に記載された「１８０度」の用語の意義は、完全な１８０度はもちろんのこと、略１８０度も包含するものである。
実施の形態５．
　図１２は、実施の形態５に係るドハティ増幅器の要部を示す回路図である。図１２を参照して、実施の形態５に係るドハティ増幅器について説明する。なお、図１２において、図１に示す構成部材等と同様の構成部材等には同一符号を付して説明を省略する。
　図１に示す如く、ドハティ増幅器１００ｄは、主増幅器８用の入力端子（以下「第１入力端子」ということがある。）５１を有している。すなわち、第１入力整合回路４は、第１入力端子５１と主増幅器８間に設けられている。第１入力端子５１は、第１経路Ｐ１に対する信号の入力を受け付けるものである。
　また、ドハティ増幅器１００ｄは、補助増幅器９用の入力端子（以下「第２入力端子」ということがある。）５２を有している。すなわち、第２入力整合回路７は、第２入力端子５２と補助増幅器９間に設けられている。第２入力端子５２は、第２経路Ｐ２に対する信号の入力を受け付けるものである。
　第１入力端子５１及び第２入力端子５２の各々は、信号源５３と電気的に接続されている。信号源５３は、例えば、インバータ、ＤＡＣ（Ｄｉｇｉｔａｌ－ｔｏ－Ａｎａｌｏｇ　Ｃｏｎｖｅｒｔｅｒ）又はＤＤＳ（Ｄｉｒｅｃｔ　Ｄｉｇｉｔａｌ　Ｓｙｎｔｈｅｓｉｚｅｒ）により構成されている。
　第１入力整合回路４、第２入力整合回路７、主増幅器８、補助増幅器９、第１出力回路１０、第２出力回路１３、周波数特性補償回路１５、出力整合回路１９、出力端子２０、第１入力端子５１及び第２入力端子５２により、ドハティ増幅器１００ｄの要部が構成されている。
　ドハティ増幅器１００ｄにおいて、主増幅器８及び補助増幅器９の各々のゲートバイアスは、ゲートバイアス用の閾値に対する近傍の値に設定される。これにより、第１入力端子５１に対する信号入力の有無に応じて、主増幅器８のオンオフが切り替わる状態となる。また、第２入力端子５２に対する信号入力の有無に応じて、補助増幅器９のオンオフが切り替わる状態となる。
　そこで、要求出力電力が所定値以上であるときは、信号源５３により第１入力端子５１及び第２入力端子５２の各々に信号が入力される。これにより、主増幅器８がオン状態に設定されるとともに、補助増幅器９がオン状態に設定される。他方、要求出力電力が所定値未満であるときは、信号源５３により第１入力端子５１のみに信号が入力される。これにより、主増幅器８がオン状態に設定されるとともに、補助増幅器９がオフ状態に設定される。
　すなわち、ドハティ増幅器１００ｄは、ドハティ増幅器１００の動作と同様の動作により、バックオフ量の拡大と広帯域化との両立を図ることができる。これに加えて、個々の増幅器８，９が専用の入力端子５１，５２を用いることにより、個々の増幅器８，９のオンオフを適切に制御することができる。この結果、ドハティ増幅器１００ｄの効率の更なる向上を図ることができる。また、ドハティ増幅器１００ｄの利得の更なる向上を図ることができる。
　なお、ドハティ増幅器１００ｄは、位相補正回路５を有するものであっても良い。この場合、位相補正回路５は、第２入力端子５２と第２入力整合回路７間に設けられているものであっても良い。
　また、ドハティ増幅器１００ｄは、増幅器８，９に代えて増幅器８ａ，９ａを有するものであっても良い。
　また、ドハティ増幅器１００ｄは、第１出力整合回路３１又は第２出力整合回路３２のうちの少なくとも一方を有するものであっても良い。
　また、ドハティ増幅器１００ｄは、第１回路４１又は第２回路４３のうちの少なくとも一方を有するものであっても良い。
　以上のように、ドハティ増幅器１００ｄは、主増幅器８用の第１入力端子５１と、補助増幅器９用の第２入力端子５２と、を備え、第１入力端子５１及び第２入力端子５２の各々が信号源５３と電気的に接続されている。これにより、個々の増幅器８，９のオンオフを適切に制御することができる。この結果、ドハティ増幅器１００ｄの効率の更なる向上を図ることができる。また、ドハティ増幅器１００ｄの利得の更なる向上を図ることができる。
　なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
　本発明のドハティ増幅器は、例えば、通信装置に用いることができる。
　１　入力端子、２　入力整合回路、３　分配器、４　第１入力整合回路、５　位相補正回路、６　伝送線路、７　第２入力整合回路、８，８ａ　主増幅器、９，９ａ　補助増幅器、１０　第１出力回路、１１　第１伝送線路、１２　第２伝送線路、１３　第２出力回路、１４　第３伝送線路、１５　周波数特性補償回路、１６　オープンスタブ、１７　接続部、１８　出力合成部、１９　出力整合回路、２０　出力端子、２１　負荷、３１　第１出力整合回路、３２　第２出力整合回路、３３　第１増幅器、３４　第２増幅器、４１　第１回路、４２　伝送線路、４３　第２回路、４４　伝送線路、５１　第１入力端子、５２　第２入力端子、５３　信号源、１００，１００ａ，１００ｂ，１００ｃ，１００ｄ　ドハティ増幅器。

Claims (10)

  1. 　主増幅器と、補助増幅器と、を含む増幅器と、
    　前記主増幅器と前記増幅器による出力合成部との間に設けられており、かつ、第１電気長を有する第１出力回路と、前記補助増幅器と前記出力合成部との間に設けられており、かつ、第２電気長を有する第２出力回路と、を含むバックオフ量拡大用の出力回路と、
    　前記第１出力回路に対して電気的に並列に設けられており、かつ、前記出力回路におけるインピーダンスの周波数特性を補償する広帯域化用の周波数特性補償回路と、
    　を備えるドハティ増幅器。
  2. 　前記補助増幅器がオフ状態に設定されているとき、前記第２出力回路がオープンスタブの機能を果たすことにより、前記第２出力回路が容量性の負荷の機能を果たすものであることを特徴とする請求項１記載のドハティ増幅器。
  3. 　基準周波数に対する高周波領域にて、前記周波数特性補償回路による容量性インピーダンスが前記出力回路による誘導性インピーダンスを打ち消すものであり、かつ、前記基準周波数に対する低周波領域にて、前記周波数特性補償回路による誘導性インピーダンスが前記出力回路による容量性インピーダンスを打ち消すものであることを特徴とする請求項１記載のドハティ増幅器。
  4. 　前記第１電気長θ１は、要求バックオフ量に対応する値γを用いて、数式θ１＝ａｒｃｔａｎ（－√（（γ（γ－１））／（γ－４）））に基づく値に設定されており、
    　前記第２電気長θ２は、前記要求バックオフ量に対応する値γを用いて、数式θ２＝ａｒｃｔａｎ（√（（（γ－４）（γ－１））／γ））に基づく値に設定されている
    　ことを特徴とする請求項１記載のドハティ増幅器。
  5. 　前記第１出力回路は、第１伝送線路及び第２伝送線路により構成されており、
    　前記第２出力回路は、第３伝送線路により構成されており、
    　前記第２伝送線路及び前記第３伝送線路により合成回路が構成されており、
    　前記第１伝送線路の電気長が９０度に設定されており、かつ、前記合成回路の電気長が９０度に設定されていることにより、前記出力回路の電気長が１８０度に設定されている
    　ことを特徴とする請求項１記載のドハティ増幅器。
  6. 　前記周波数特性補償回路は、１８０度の電気長を有するオープンスタブにより構成されていることを特徴とする請求項１記載のドハティ増幅器。
  7. 　前記主増幅器の飽和出力電力が前記補助増幅器の飽和出力電力と異なるものであることを特徴とする請求項１記載のドハティ増幅器。
  8. 　前記主増幅器と前記第１出力回路との間に設けられており、かつ、１８０度に対する整数倍の電気長を有する第１出力整合回路と、
    　前記補助増幅器と前記第２出力回路との間に設けられており、かつ、１８０度に対する整数倍の電気長を有する第２出力整合回路と、
    　を備えることを特徴とする請求項１記載のドハティ増幅器。
  9. 　前記第１出力回路と前記出力合成部との間に設けられており、かつ、１８０度に対する整数倍の電気長を有する第１回路と、
    　前記第２出力回路と前記出力合成部との間に設けられており、かつ、１８０度に対する整数倍の電気長を有する第２回路と、
    　を備えることを特徴とする請求項１記載のドハティ増幅器。
  10. 　前記主増幅器用の第１入力端子と、前記補助増幅器用の第２入力端子と、を備え、
    　前記第１入力端子及び前記第２入力端子の各々が信号源と電気的に接続されている
    　ことを特徴とする請求項１記載のドハティ増幅器。
PCT/JP2019/022751 2019-06-07 2019-06-07 ドハティ増幅器 WO2020246029A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021524641A JP7003329B2 (ja) 2019-06-07 2019-06-07 ドハティ増幅器
DE112019007283.8T DE112019007283T5 (de) 2019-06-07 2019-06-07 Doherty-verstärker
PCT/JP2019/022751 WO2020246029A1 (ja) 2019-06-07 2019-06-07 ドハティ増幅器
CN201980097069.1A CN113906671A (zh) 2019-06-07 2019-06-07 多赫蒂放大器
US17/522,082 US20220069776A1 (en) 2019-06-07 2021-11-09 Doherty amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/022751 WO2020246029A1 (ja) 2019-06-07 2019-06-07 ドハティ増幅器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/522,082 Continuation US20220069776A1 (en) 2019-06-07 2021-11-09 Doherty amplifier

Publications (1)

Publication Number Publication Date
WO2020246029A1 true WO2020246029A1 (ja) 2020-12-10

Family

ID=73652200

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/022751 WO2020246029A1 (ja) 2019-06-07 2019-06-07 ドハティ増幅器

Country Status (5)

Country Link
US (1) US20220069776A1 (ja)
JP (1) JP7003329B2 (ja)
CN (1) CN113906671A (ja)
DE (1) DE112019007283T5 (ja)
WO (1) WO2020246029A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019578A (ja) * 2005-07-05 2007-01-25 Hitachi Ltd 電力増幅器およびそれを用いた送信機
JP2010536224A (ja) * 2007-08-06 2010-11-25 ウィパム，インコーポレイテッド 広帯域増幅装置
JP2018113670A (ja) * 2017-01-13 2018-07-19 株式会社東芝 調和同調の負荷被変調増幅器
WO2018138763A1 (ja) * 2017-01-24 2018-08-02 三菱電機株式会社 ドハティ増幅器
WO2019097609A1 (ja) * 2017-11-15 2019-05-23 三菱電機株式会社 ドハティ増幅器及びドハティ増幅回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7649412B2 (en) 2005-08-01 2010-01-19 Mitsubishi Electric Corporation High efficiency amplifier
KR20090043853A (ko) * 2007-10-30 2009-05-07 주식회사 웨이브일렉트로닉스 도허티 전력 증폭 장치
KR20090071834A (ko) * 2007-12-28 2009-07-02 성균관대학교산학협력단 고조파 동조를 이용한 도허티 증폭기
US20180152148A1 (en) * 2016-11-30 2018-05-31 Sumitomo Electric Device Innovations, Inc. Doherty amplifier
CN107425814B (zh) * 2017-08-07 2021-01-29 杭州电子科技大学 一种基于补偿寄生电容的宽带Doherty功率放大器
US10673386B2 (en) * 2017-12-05 2020-06-02 Nxp Usa, Inc. Wideband power amplifiers with harmonic traps

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019578A (ja) * 2005-07-05 2007-01-25 Hitachi Ltd 電力増幅器およびそれを用いた送信機
JP2010536224A (ja) * 2007-08-06 2010-11-25 ウィパム，インコーポレイテッド 広帯域増幅装置
JP2018113670A (ja) * 2017-01-13 2018-07-19 株式会社東芝 調和同調の負荷被変調増幅器
WO2018138763A1 (ja) * 2017-01-24 2018-08-02 三菱電機株式会社 ドハティ増幅器
WO2019097609A1 (ja) * 2017-11-15 2019-05-23 三菱電機株式会社 ドハティ増幅器及びドハティ増幅回路

Also Published As

Publication number Publication date
CN113906671A (zh) 2022-01-07
JP7003329B2 (ja) 2022-01-20
JPWO2020246029A1 (ja) 2021-09-30
DE112019007283T5 (de) 2022-02-03
US20220069776A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
US8988147B2 (en) Multi-way Doherty amplifier
CN107112953B (zh) 用于放大射频信号的功率放大器
US9614480B2 (en) Wide-band multi stage doherty power amplifier
JP4773199B2 (ja) 非対称電力駆動を用いた電力増幅装置
US8421539B2 (en) Multi-mode high efficiency linear power amplifier
EP2145385B1 (en) N-way doherty distributed power amplifier
US8305141B2 (en) Distributed Doherty power amplifier
EP1912328B1 (en) Highly efficient amplifier
JP4793807B2 (ja) 増幅器
CN108462477B (zh) 功率放大电路
US7315207B2 (en) Doherty amplifier and its distortion characteristic compensation method
US20200136564A1 (en) Doherty amplifier and amplification circuit
JP2009213090A (ja) 電力増幅回路
JP2008125044A (ja) 増幅器
US20230029039A1 (en) Doherty amplifier
JP7281933B2 (ja) 増幅装置
CN112020826B (zh) 放大器
JP7003329B2 (ja) ドハティ増幅器
JP2007019570A (ja) ドハティ増幅回路
WO2020217319A1 (ja) ドハティ増幅器及び通信装置
JP2008167300A (ja) ドハティ増幅器
CN117121372A (zh) 多赫蒂放大器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19932002

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021524641

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 19932002

Country of ref document: EP

Kind code of ref document: A1