WO2020238432A1 - 显示基板、显示基板制备方法和显示面板 - Google Patents

显示基板、显示基板制备方法和显示面板 Download PDF

Info

Publication number
WO2020238432A1
WO2020238432A1 PCT/CN2020/084076 CN2020084076W WO2020238432A1 WO 2020238432 A1 WO2020238432 A1 WO 2020238432A1 CN 2020084076 W CN2020084076 W CN 2020084076W WO 2020238432 A1 WO2020238432 A1 WO 2020238432A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
area
sub
pixels
driving circuit
Prior art date
Application number
PCT/CN2020/084076
Other languages
English (en)
French (fr)
Inventor
黄耀
周洋
张跳梅
Original Assignee
京东方科技集团股份有限公司
成都京东方光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 成都京东方光电科技有限公司 filed Critical 京东方科技集团股份有限公司
Publication of WO2020238432A1 publication Critical patent/WO2020238432A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes

Definitions

  • the embodiments of the present disclosure relate to a display substrate, a method for manufacturing the display substrate, and a display panel.
  • the second area includes a plurality of first block areas and a plurality of second block areas, the plurality of first block areas and the plurality of second block areas are arranged at intervals, and the scan driving circuit is arranged in all In the plurality of first block areas, the pixel driving circuits of sub-pixels in the second pixel unit are arranged in the plurality of second block areas.
  • the light-emitting structure layer of the sub-pixel in the second pixel unit is formed on the upper layer of the pixel driving circuit of the sub-pixel in the second pixel unit, or the sub-pixel in the scan driving circuit and the second pixel unit
  • the upper layer of the pixel driving circuit forms a light-emitting structure layer of a sub-pixel in the second pixel unit.
  • the size of the sub-pixel in the second pixel unit formed in the second area is n times the size of the sub-pixel in the first pixel unit formed in the first area, and n is a positive integer greater than 1.
  • each second pixel unit includes two green sub-pixels, one red sub-pixel and one blue sub-pixel, the area of the red sub-pixel is twice the area of the green sub-pixel, and the blue sub-pixel The area of the color sub-pixel is twice the area of the red sub-pixel.
  • the scan driving circuit is an array substrate row driving GOA circuit.
  • Figure 1 is a schematic diagram of the effective display area and the GOA circuit distribution in the related art
  • FIG. 2 is a schematic diagram of the positions of the first area and the second area according to the embodiment of the disclosure
  • FIG. 3 is an example of arrangement of pixel units and scan driving circuits according to an embodiment of the disclosure
  • FIG. 5 is another example of arrangement of pixel units and scan driving circuits according to the embodiments of the disclosure.
  • FIG. 7 is an example of increasing the pixel unit interval by adopting the Pentile arrangement in the embodiment of the disclosure.
  • FIG. 8 is an example of increasing the sub-pixel interval by adopting the Pentile arrangement in the embodiment of the disclosure.
  • FIG. 9 is a schematic diagram of the second area of the embodiment of the disclosure adopting different implementation modes.
  • the display panel includes a display area 10 and a second area 20 located at the periphery of the display area 10.
  • the second area 20 may be a frame area.
  • the first area includes a plurality of first pixel units arranged in an array, and the plurality of first pixel units form a display with a first resolution;
  • the second area includes a plurality of scan driving circuits and a plurality of second pixel units, and the plurality of second pixel units form a display with a second resolution;
  • pixel units are provided in the second area 20 to form a display with a resolution lower than that of the first area. Since the resolution of the second area is lower than that of the first area, the second area 20 has more blank areas than the first area 10.
  • the second area 20 may be provided on one or more sides of the first area.
  • the second area is symmetrically arranged with respect to the first area 10, that is, the second area 20 is arranged on the left and right edges of the first area 10.
  • FIG. 2 shows an example of the relationship between the first area 10 and the second area 20.
  • the second area 20 is located at the left and right edges of the first area 10.
  • the second area 20 can also be arranged on one side, for example, the second area 20 is arranged at a single side edge of the first area 10.
  • the scan driving circuit can be arranged in the second area where there is no second pixel unit, for example, at an interval between adjacent pixel units. Since the total area of the second area is determined, that is, the sum of the area of the pixel display device and the area of the blank area is fixed.
  • the design can be based on the design size of the scan drive circuit and the low resolution size of the second area to consider, and design the required arrangement of various products.
  • the size of the sub-pixel in the second pixel unit is set to n times the size of the sub-pixel in the first pixel unit, and n is a positive integer greater than 1.
  • each second pixel unit is set to include two green sub-pixels, one red sub-pixel and one blue sub-pixel, where the red sub-pixel is twice the size of the green sub-pixel, and the blue sub-pixel is the red sub-pixel. 2 times the pixel size.
  • Another alternative is to increase the interval between two adjacent second pixel units or increase the interval between sub-pixels in each second pixel unit. For example, the interval between the light-emitting structure layers of two adjacent groups of sub-pixels in the second area is greater than the interval between the light-emitting structure layers of two adjacent groups of sub-pixels in the first area, and a group of sub-pixels forms a first area.
  • Two pixel unit is greater than the interval between the light-emitting structure layers of two adjacent groups of sub-pixels in the first area, and a group of sub-pixels forms a first area.
  • the arrangement of the pixel drive circuit P and the scan drive circuit GOA can be the same as described above.
  • Column arrangement or block arrangement, other arrangements can also be used, for example, all scan drive circuits are arranged together, and all pixel drive circuits are arranged together.
  • the arrangement of the pixel drive circuit and the scan drive circuit can be unlimited.
  • each pixel unit in the second area includes several sub-pixels, each sub-pixel includes a light-emitting structure layer and a pixel drive circuit, and the light-emitting structure layer of each sub-pixel They are all arranged on the upper layer of the pixel driving circuit.
  • the pixel units in the second area are arranged in columns, and spaces for accommodating the scan driving circuit are arranged between the columns.
  • the part of the second area in the figure Indicates the scan driving circuit 210, which can be one or multiple, Representing the pixel unit 22, the scan driving circuit is arranged between any two columns of pixel units.
  • the structure of the second pixel unit in the second area is also not changed, the pixel units in the second area are arranged at block intervals, and the scan driving circuit is split into the blanks of these intervals.
  • the pixel units in the second area may be arranged in the shape of a "pin", and the scan driving circuit is arranged in the space area between the pixel units forming the shape of the "pin".
  • the part of the second area is shown in Figure 4.
  • Indicates the scan driving circuit 210 Represents the pixel unit 22, " ⁇ " represents the blank area 21, and the scan driving circuit is arranged in a blank position between each pixel unit.
  • the arrangement of blocks can ensure higher PPI than the arrangement of columns.
  • each pixel unit includes three sub-pixels, red (R), green (G), and blue (B), and the sub-pixels can be arranged in standard RGB arrangement, or Pentile arrangement, or RGB Delta arrangement, etc. .
  • the display panel further includes a substrate 100, a scan driving circuit 110 located on the substrate 100, and a pixel driving circuit 120, a light emitting structure layer 200 located on the scan driving circuit 110 and the pixel driving circuit 120, located on the light emitting structure layer
  • the color film layer 150 on 200, and the cathode 300 on the color film layer 150 may further include a planarization layer 50 on the scan driving circuit 110 and the pixel driving circuit 120, and a passivation layer 60 on the light emitting structure layer 200.
  • a base substrate is provided, a plurality of first pixel units 12 arranged in an array are formed in a first area 10 of the base substrate, and a plurality of scan driving circuits and a plurality of scan drive circuits are formed in a second area 20 of the base substrate.
  • forming a plurality of scan driving circuits and a plurality of second pixel units in the second region of the base substrate includes:
  • the light-emitting structure layer of the sub-pixel in the second pixel unit is formed on the upper layer of the pixel driving circuit of the sub-pixel in the second pixel unit, or the pixel of the sub-pixel in the scan driving circuit and the second pixel unit
  • the upper layer of the driving circuit forms the light-emitting structure layer of the sub-pixel in the second pixel unit.
  • the size of the sub-pixel in the second pixel unit formed in the second area is n times the size of the sub-pixel in the first pixel unit formed in the first area, and n is a positive integer greater than 1.
  • the interval between the light-emitting structure layers of two adjacent groups of sub-pixels formed in the second area is greater than that of the light-emitting structure layers of adjacent two groups of sub-pixels formed in the first area.
  • the interval between two adjacent sub-pixels having the same color light-emitting structure layer formed in the second area is greater than that of the color light-emitting structure formed in the first area The interval between two adjacent sub-pixels of the layer.
  • the second region includes a plurality of first column regions and second column regions sequentially arranged, the scan driving circuit is formed in the first column region, and the scan driving circuit is formed in the second column region.
  • the area forms the pixel driving circuit of the sub-pixel in the second pixel unit.
  • the second area includes a plurality of first block areas and second block areas, the first block areas and the second block areas are arranged at intervals, and the scan is formed in the first block area.
  • a driving circuit forming a pixel driving circuit for sub-pixels in the second pixel unit in the second block area.
  • the second pixel unit adopts an RGB arrangement, or a Pentile arrangement, or an RGB Delta arrangement.
  • each second pixel unit includes two green sub-pixels, one red sub-pixel and one blue sub-pixel.
  • the red sub-pixel is twice the size of the green sub-pixel, and the blue sub-pixel The sub-pixel is twice the red sub-pixel.
  • the scan driving circuit is an array substrate row driving GOA circuit.
  • the embodiments of the present disclosure utilize high-resolution plus low-resolution (H+L) technology on one screen to design the areas on both sides of the display panel to be a second display area that is different from the effective display area in the middle.
  • the resolution of is lower than the first display area, that is, the effective display area is a high-resolution area, and the second area is a low-resolution area.
  • the GOA circuit in is set in the blank area in the second area, that is, no pixel area, so as to save the wiring area of GOA, or re-arrange the pixel definition layer (PDL) of the low-resolution area on both sides to cover the upper part of GOA , Even the GOA area will have EL devices.
  • the area of the non-luminous frame area on the left and right sides of the OLED can be reduced, and the effect of a narrow frame can be achieved. Since only the few lines on both sides of the display panel are used, it has little effect on the display, but it can greatly reduce the distance between the borders.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种显示基板、显示基板制备方法和显示面板。所述显示基板包括：第一区域(10)以及位于所述第一区域(10)一侧或多侧的第二区域(20)。所述第一区域(10)包括阵列排布的多个第一像素单元(12)，所述多个第一像素单元(12)形成具有第一分辨率的显示；所述第二区域(20)包括多个扫描驱动电路和多个第二像素单元(22)，所述多个第二像素单元(22)形成具有第二分辨率的显示；所述第一分辨率大于所述第二分辨率。

Description

显示基板、显示基板制备方法和显示面板
相关申请的交叉引用
本申请要求于2019年05月31日向CNIPA提交的名称为“一种显示基板、显示基板制备方法和显示面板”的中国专利申请No.201910469291.1的优先权，其全文为所有目的通过引用合并于本文。
技术领域
本公开的实施例涉及一种显示基板、显示基板制备方法和显示面板。
背景技术
有机发光二极管(Organic Light-Emitting Diode，OLED)设计将阵列基板行驱动(Gate Driver On Array，GOA)电路分布在显示面板(Panel)的两端，进行逐行驱动，如图1所示，图中AA区域为有效显示区域，AA区域两侧是放置GOA电路的不发光的边框区域。由于OLED的GOA单元复杂，占据的空间较大，这样使得左右边框不发光的区域比较大，从而无法实现全面屏的设计。
发明内容
本公开的实施例提供了一种显示基板和显示面板。
本公开的至少一个实施例提供一种显示基板，包括：第一区域以及位于所述第一区域一侧或多侧的第二区域，其中：所述第一区域包括阵列排布的多个第一像素单元，所述多个第一像素单元形成具有第一分辨率的显示；所述第二区域包括多个扫描驱动电路和多个第二像素单元，所述多个第二像素单元形成具有第二分辨率的显示；以及所述第一分辨率大于所述第二分辨率。
例如，所述第二像素单元中子像素的发光结构层设置于所述第二像素单元中子像素的像素驱动电路的上层；或者所述第二像素单元中子像素的发光结构层设置于所述扫描驱动电路与所述第二像素单元中子像素的所述像素 驱动电路的上层。
例如，所述第二像素单元中子像素的大小是所述第一像素单元中子像素大小的n倍，n为大于1的正整数。
例如，所述第二区域中相邻两组子像素的发光结构层之间的间隔大于所述第一区域中相邻两组子像素的发光结构层之间的间隔，一组子像素组成一个像素单元；或者，所述第二区域中两个相邻的具有相同颜色发光结构层的子像素之间的间隔大于所述第一区域中具有所述颜色发光结构层的相邻两个子像素之间的间隔。
例如，所述第二区域中包括多个依次设置的第一列区域和第二列区域，所述扫描驱动电路设置在第一列区域，所述第二像素单元中子像素的所述像素驱动电路设置在第二列区域。
例如，所述第二区域包括多个第一块区域和多个第二块区域，所述多个第一块区域和所述多个第二块区域间隔设置，所述扫描驱动电路设置在所述多个第一块区域，所述第二像素单元中子像素的所述像素驱动电路设置在所述多个第二块区域。
例如，所述第二像素单元采用RGB排列方式，或者采用Pentile排列方式，或者采用RGB Delta排列方式。
例如，每个第二像素单元包括两个绿色子像素、一个红色子像素和一个蓝色子像素，所述红色子像素的面积是绿色子像素的面积的2倍，所述蓝色子像素的面积是所述红色子像素面积的2倍。
例如，所述扫描驱动电路为阵列基板行驱动(GOA)电路。
本公开的至少一个实施例还提供一种显示基板制备方法，包括：提供衬底基板，在所述衬底基板的第一区域内形成阵列排布的多个第一像素单元；以及在所述第一区域的一侧或多侧的第二区域内形成多个扫描驱动电路和多个第二像素单元；其中，所述多个第一像素单元形成具有第一分辨率的显示，所述多个第二像素单元形成具有第二分辨率的显示，所述第一分辨率大于所述第二分辨率。
例如，在所述第一区域的一侧或多侧的所述第二区域内形成所述多个扫描驱动电路和所述多个第二像素单元，包括：
在所述第二区域内形成多个扫描驱动电路和第二像素单元中子像素的像素驱动电路；以及
在所述第二像素单元中子像素的所述像素驱动电路的上层形成所述第二像素单元中子像素的发光结构层，或者在所述扫描驱动电路与所述第二像素单元中子像素的所述像素驱动电路的上层形成所述第二像素单元中子像素的发光结构层。
例如，在所述第二区域形成的所述第二像素单元中子像素的大小是所述第一区域形成的第一像素单元中子像素大小的n倍，n为大于1的正整数。
例如，在所述第二区域形成的相邻两组子像素的发光结构层之间的间隔大于在所述第一区域中形成的相邻两组子像素的发光结构层之间的间隔；或者，在所述第二区域中形成的两个相邻的具有相同颜色发光结构层的子像素之间的间隔大于在所述第一区域中形成的具有所述颜色发光结构层的相邻两个子像素之间的间隔。
例如，所述第二区域包括多个依次设置的第一列区域和第二列区域，在所述第一列区域形成所述扫描驱动电路，在所述第二列区域形成所述所述第二像素单元中子像素的所述像素驱动电路。
例如，所述第二区域包括多个第一块区域和第二块区域，所述多个第一块区域和所述多个第二块区域间隔设置，在所述第一块区域中形成所述扫描驱动电路，在所述第二块区域中形成所述第二像素单元中子像素的像素驱动电路。
例如，所述第二像素单元采用RGB排列方式，Pentile排列方式，或者RGB Delta排列方式之一的排列方式。
例如，每个所述第二像素单元包括两个绿色子像素、一个红色子像素和一个蓝色子像素，所述红色子像素的面积是所述绿色子像素面积的2倍，以及所述蓝色子像素的面积是所述红色子像素面积的2倍。
例如，所述扫描驱动电路为阵列基板行驱动GOA电路。
本公开的至少一个实施例还提供一种显示面板，包括所述显示基板。
附图说明
以下将结合附图对本公开的实施例进行更详细的说明，以使本领域普通技术人员更加清楚地理解本公开的实施例，其中：
图1为相关技术中有效显示区域与GOA电路分布示意图；
图2为本公开的实施例第一区域与第二区域位置示意图；
图3为本公开的实施例一种像素单元与扫描驱动电路的排布示例；
图4为本公开的实施例另一种像素单元与扫描驱动电路的排布示例；
图5为本公开的实施例再一种像素单元与扫描驱动电路的排布示例；
图6为本公开的实施例增加了子像素间隔的排布示例；
图7为本公开的实施例采用Pentile排列方式的增加了像素单元间隔的示例；
图8为本公开的实施例采用Pentile排列方式的增加了子像素间隔的示例；
图9为本公开的实施例第二区域分别采用不同实现方式的示意图；
图10为本公开实施例提供的显示面板的结构示意图。
具体实施方式
下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本公开一部分实施例，并不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在无需做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要注意的是，自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本公开，而不能理解为对本公开的限制。
除非另外定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“上”、“下”等仅用于表示相对位置关系，当被描述对 象的绝对位置改变后，则该相对位置关系也可能相应地改变。
此外，在描述示例性的实施例时，说明书可能已经将方法和/或过程呈现为某种步骤序列。然而，该方法或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的，其它的步骤顺序也是可能的。因此，说明书中阐述的步骤的特定顺序不应被解释为对权利要求的限制。此外，对于该方法和/或过程的权利要求不应限于按照所写顺序执行它们的步骤，本领域技术人员可以容易地理解，这些顺序可以变化，并且仍然属于本申请的范围。
如图1所示，显示面板包括显示区域10以及位于显示区域10周边的第二区域20，第二区域20可以为边框区。
本公开的实施例提供一种显示基板，所述显示基板包括：第一区域以及位于所述第一区域一侧或多侧的第二区域，其中：
所述第一区域包括阵列排布的多个第一像素单元，所述多个第一像素单元形成具有第一分辨率的显示；
所述第二区域包括多个扫描驱动电路和多个第二像素单元，所述多个第二像素单元形成具有第二分辨率的显示；
所述第一分辨率大于所述第二分辨。
在本公开的实施例中，在第二区域20中设置像素单元，形成低于第一区域分辨率的显示。由于第二区域的分辨率低于第一区域的分辨率，因此第二区域20较第一区域10有更多的空白区域，通过将扫描驱动电路设置在第二区域20中无像素单元的位置，使扫描驱动电路与所述第二区域20中的像素单元共用同一区域，使得原本用于容纳不发光器件的边框区域也能进行显示。以此方式，达到不发光的边框区域也能发光的目的。
所述第二区域20可以设置在第一区域的一侧或多侧。例如，第二区域相对于第一区域10对称设置，即，第二区域20设置在所述第一区域10的左右边缘。图2示出一种第一区域10与第二区域20的关系示例，在图2中，所述第二区域20位于所述第一区域10的左右边缘。在其他示例中，第二区域20也可以单侧设置，如设置第二区域20位于所述第一区域10的单一侧边缘。
由于第二区域的分辨率低于第一区域的分辨率，即第二区域中第二像素单元的排列不如第一区域中第一像素单元的排列紧凑，会留出空白区域21， 而这些空白区域21并没有进行任何的布线设计，因此，可以将扫描驱动电路设置在第二区域中无第二像素单元的位置，如设置于相邻像素单元之间的间隔位置。由于第二区域的总面积是确定的，即像素显示器件的排布区域与空白区域的面积总和是一定的，因此，如果第二区域中像素单元排布多，显示效果相对较好，那么可设置扫描驱动电路的区域就较少；如果第二区域中像素单元排布少，则可设置扫描驱动电路的区域就较多。因此设计时可以根据扫描驱动电路的设计大小以及第二区域的低分辨大小来进行考虑，设计各种产品需要的排布方式。
例如，为了实现第二区域的显示，一种可选的方式是不改变第二区域中第二像素单元的结构，即所述第二像素单元中子像素的发光结构层仍设置于所述第二像素单元中子像素的像素驱动电路的上层，通过第二像素单元的排布方式实现第二区域的显示。另一种可选的方式是改变第二区域中第二像素单元的结构，将第二像素单元中子像素的发光结构层设置于扫描驱动电路与所述第二像素单元中子像素的像素驱动电路的上层。
当不改变第二像素单元结构时，像素单元与扫描驱动电路可以通过间隔排布实现显示，间隔排布的方式有多种，例如按列排布：在第二区域中设置多个依次排布的第一列区域和第二列区域，所述扫描驱动电路设置在第一列区域，所述第二像素单元设置在第二列区域。其中，第一列区域中可以设置有一列或多列扫描驱动电路；第二列区域中可以设置有一列或多列像素单元。再例如按块排布：在第二区域中设置多个第一块区域和第二块区域，第一块区域和第二块区域相邻设置，所述扫描驱动电路设置在第一块区域，所述第二像素单元设置在第二块区域。其中，第一块区域中可以设置有一个或多个扫描驱动电路；第二块区域中可以设置有一个或多个像素单元。
当改变第二区域中第二像素单元的结构时，为了使第二像素单元中子像素的发光结构层设置于扫描驱动电路与所述第二像素单元中子像素的像素驱动电路的上层，一种可选的方式是可以改变(如增大)第二像素单元中子像素发光结构层的大小。例如，将第二像素单元中子像素的大小设置为第一像素单元中子像素大小的n倍，n为大于1的正整数。再例如，设置每个第二像素单元中包括两个绿色子像素、一个红色子像素和一个蓝色子像素，其 中红色子像素是绿色子像素的大小的2倍，蓝色子像素是红色子像素大小的2倍。另一种可选的方式是通过增加相邻两个第二像素单元的间隔或者增加每个第二像素单元中各子像素的间隔来实现。例如，使第二区域中相邻两组子像素的发光结构层之间的间隔大于所述第一区域中相邻两组子像素的发光结构层之间的间隔，一组子像素组成一个第二像素单元。或者，使第二区域中两个相邻的具有相同颜色发光结构层的子像素之间的间隔大于所述第一区域中具有所述颜色发光结构层的相邻两个子像素之间的间隔。无论采用哪种发光结构层的设置方式，该发光结构层都应与相应的像素驱动电路保持电连接。
例如，在不改变第二像素单元结构时，还可以结合上述改变第二像素单元中子像素发光结构层的大小或者增加相邻两个第二像素单元的间隔或者增加每个第二像素单元中各子像素的间隔的方式来实现第二区域的显示。
上面描述了当改变第二区域中第二像素单元的结构时发光结构层的设置，在发光结构层200的下层，像素驱动电路P与扫描驱动电路GOA的排布可以采用上文中所述的按列排布或按块排布，也可以采用其他排布方式，例如将所有的扫描驱动电路设置在一起，所有的像素驱动电路设置在一起。在此种结构方式下，像素驱动电路与扫描驱动电路的排布可以不受限制。
下面按实施例进行说明。
在本公开的一些实施例中，不改变第二区域中第二像素单元的结构，每个像素单元包括若干子像素，每个子像素包括发光结构层和像素驱动电路，每个子像素的发光结构层均设置于所述像素驱动电路上层。设置第二区域中的像素单元按列排布，且各列之间设置有用于容纳扫描驱动电路的间隔。如图3所示第二区域的局部，图中
Figure PCTCN2020084076-appb-000001
表示扫描驱动电路210，可以是一个也可以是多个，
Figure PCTCN2020084076-appb-000002
表示像素单元22，所述扫描驱动电路设置于任意两列像素单元之间。
在本公开的一些实施例中，同样不改变第二区域中第二像素单元的结构，设置第二区域中的像素单元按块间隔排布，将扫描驱动电路进行拆分放入这些间隔的空白区域21中，例如，第二区域中的像素单元可以按照“品”字形排布，扫描驱动电路设置在组成“品”字形的像素单元间的间隔区域。如图4 所示第二区域的局部，图中
Figure PCTCN2020084076-appb-000003
表示扫描驱动电路210，
Figure PCTCN2020084076-appb-000004
表示像素单元22，“□”表示空白区域21，所述扫描驱动电路设置于各像素单元间空白的位置。采用按块排布的方式相较按列排布的方式可以保证高的PPI。
在其他实施例中，还可以结合按列排布和按块排布，增加一列像素单元中各像素单元间的间隔，以使各像素单元间的间隔能够容纳扫描驱动电路，如图5所示。
在本公开的一些实施例中，每个像素单元包含红(R)绿(G)蓝(B)三个子像素，子像素的排列可以采用标准RGB排列，或者Pentile排列，或者RGB Delta排列等方式。
在本实施例中，分别设置像素单元中的发光结构层与像素驱动电路。设置像素驱动电路与扫描驱动电路排布在发光结构层的下层。为了使发光结构层覆盖像素驱动电路与扫描驱动电路。可以以像素单元为单位增加间隔，如图6所示，图中“□”表示一个像素单元(一组子像素)的发光结构层200。以子像素采用Pentile排列为例，增大像素单元发光结构层间隔的实现如图7所示，图7左侧示出了三个像素单元，右侧为增加间隔后的示例，图7左侧的未增加间隔的排布方式即为第一区域即AA区域中的排布方式。
图8示出了另一个实施例，其与图7示出的实施例的区别在于图8的实施例中以子像素为单位增加间隔。仍以子像素采用Pentile排列为例，增大子像素发光结构层间隔实现如图8所示的结构，图8左侧示出了三个像素单元，右侧为增加子像素发光结构层间隔后的示例。
在图7和图8的实施例中，均通过增加间隔的方式来实现发光结构层200覆盖像素驱动电路与扫描驱动电路。而在发光结构层的下层，像素驱动电路与扫描驱动电路的排布可以采用图3-4中所述的任意一种排列方式。
图9示例中设置两个第二区域20，其中右侧的第二区域20采用图6-7所示的实施例中的发光结构层排布方式，左侧的第二区域20采用图8所示的实施例中的发光结构层排布方式。
如图10所示，显示面板还包括基板100，位于基板100上的扫描驱动电路110，与像素驱动电路120，位于扫描驱动电路110与像素驱动电路120上的发光结构层200，位于发光结构层200上的彩膜层150，以及位于彩膜层150 上的阴极300。显示面板还可以包括位于扫描驱动电路110和像素驱动电路120上的平坦化层50，位于发光结构层200上的钝化层60。
在上述各实施例中，扫描驱动电路可以为阵列基板行驱动(GOA)电路，发光结构层可以为电致发光(EL)器件。在上述实施例的基础上，还可以通过减小GOA的尺寸，或者只在第二区域中放入栅线(Gate)GOA保留有效(EM)GOA在边框区的方法来实现窄边框，以减小不发光的边框区域。
在像素单元布线的空白区域进行GOA layout设计时，对各种信号线之间的走线提出了较高的需求，可以适当的增加相关的金属层来满足信号线走线需求。
本公开的一些实施例还提供了一种显示基板的制备方法，所述方法包括：
提供衬底基板，在所述衬底基板的第一区域内10形成阵列排布的多个第一像素单元12，在所述衬底基板的第二区域内20形成多个扫描驱动电路和多个第二像素单元22，所述多个第一像素单元12形成具有第一分辨率的显示，所述多个第二像素单元22形成具有第二分辨率的显示，所述第一分辨率大于所述第二分辨率。
在一示例性实施例中，在所述衬底基板的第二区域内形成多个扫描驱动电路和多个第二像素单元，包括：
在所述衬底的所述第二区域内形成多个扫描驱动电路和第二像素单元中子像素的像素驱动电路；
在所述第二像素单元中子像素的像素驱动电路的上层形成所述第二像素单元中子像素的发光结构层，或者在所述扫描驱动电路与所述第二像素单元中子像素的像素驱动电路的上层形成第二像素单元中子像素的发光结构层。
在一示例性实施例中，在第二区域形成的第二像素单元中子像素的大小是第一区域形成的第一像素单元中子像素大小的n倍，n为大于1的正整数。
在一示例性实施例中，在所述第二区域形成的相邻两组子像素的发光结构层之间的间隔大于在所述第一区域中形成的相邻两组子像素的发光结构层之间的间隔；或者，在所述第二区域中形成的两个相邻的具有相同颜色发 光结构层的子像素之间的间隔大于在所述第一区域中形成的具有所述颜色发光结构层的相邻两个子像素之间的间隔。
在一示例性实施例中，所述第二区域中包括多个依次设置的第一列区域和第二列区域，在所述第一列区域形成所述扫描驱动电路，在所述第二列区域形成所述所述第二像素单元中子像素的像素驱动电路。
在一示例性实施例中，所述第二区域包括多个第一块区域和第二块区域，第一块区域和第二块区域间隔设置，在所述第一块区域中形成所述扫描驱动电路，在所述第二块区域中形成所述第二像素单元中子像素的像素驱动电路。
在一示例性实施例中，所述第二像素单元采用RGB排列方式，或者采用Pentile排列方式，或者采用RGB Delta排列方式。
在一示例性实施例中，每个第二像素单元中包括两个绿色子像素、一个红色子像素和一个蓝色子像素，所述红色子像素是绿色子像素的2倍，所述蓝色子像素是所述红色子像素的2倍。
在一示例性实施例中，所述扫描驱动电路为阵列基板行驱动GOA电路。
本公开实施例为了实现窄边框，在一个屏幕上利用高分辨率加低分辨率(H+L)技术，将显示面板两边区域设计成不同于中间有效显示区域的第二显示区域，第二区域的分辨率低于第一显示区域，即有效显示区域为高分辨率区域，第二区域为低分辨率区域。由于低分辨率区域其像素单元的排布相较于高分辨率区域会留出较多的空白区域(即没有布线区域)，因此可以将这些空白区域利用起来，将原边框区(GOA区域)中的GOA电路设置在第二区域中的空白区域即无像素区域，从而节省GOA的布线区域，或者将两边的低分辨率区域的像素定义层(PDL)重新排布，将其覆盖于GOA上部，即使得GOA区域也会存在EL器件。通过上述方式可以减小OLED左右两边不发光的边框区域面积，实现窄边框的效果。由于只利用了显示面板两边极少的行数，对显示影响不大，但能够极大地缩小边框的距离。
以下几点需要说明：
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例，而这些新的实施例都应属于本公开的范围。
以上所述，仅为本公开的示例实施例，本公开的保护范围并不局限于此，任何熟悉本技术领域的普通技术人员在本公开实施例揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本公开的保护范围之内。

Claims (19)

  1. 一种显示基板，包括：第一区域以及位于所述第一区域一侧或多侧的第二区域，其中：
    所述第一区域包括阵列排布的多个第一像素单元，所述多个第一像素单元形成具有第一分辨率的显示；
    所述第二区域包括多个扫描驱动电路和多个第二像素单元，所述多个第二像素单元形成具有第二分辨率的显示；以及
    所述第一分辨率大于所述第二分辨率。
  2. 根据权利要求1所述的显示基板，其中，
    所述第二像素单元中子像素的发光结构层设置于所述第二像素单元中子像素的像素驱动电路的上层；或者
    所述第二像素单元中子像素的发光结构层设置于所述扫描驱动电路与所述第二像素单元中子像素的所述像素驱动电路的上层。
  3. 根据权利要求2所述的显示基板，其中，
    所述第二像素单元中子像素的大小是所述第一像素单元中子像素大小的n倍，n为大于1的正整数。
  4. 根据权利要求2所述的显示基板，其中，
    所述第二区域中相邻两组子像素的发光结构层之间的间隔大于所述第一区域中相邻两组子像素的发光结构层之间的间隔，一组子像素组成一个像素单元；或者，
    所述第二区域中两个相邻的具有相同颜色发光结构层的子像素之间的间隔大于所述第一区域中具有所述颜色发光结构层的相邻两个子像素之间的间隔。
  5. 根据权利要求1-4中任一项所述的显示基板，其中，
    所述第二区域中包括多个依次设置的第一列区域和第二列区域，所述扫描驱动电路设置在第一列区域，所述第二像素单元中子像素的所述像素驱动电路设置在第二列区域。
  6. 根据权利要求1-4中任一项所述的显示基板，其中，
    所述第二区域包括多个第一块区域和多个第二块区域，所述多个第一块区域和所述多个第二块区域间隔设置，所述扫描驱动电路设置在所述多个第一块区域，所述第二像素单元中子像素的所述像素驱动电路设置在所述多个第二块区域。
  7. 根据权利要求1-4中任一项所述的显示基板，其中，
    所述第二像素单元采用RGB排列方式，或者采用Pentile排列方式，或者采用RGB Delta排列方式。
  8. 根据权利要求7所述的显示基板，其中，
    每个第二像素单元包括两个绿色子像素、一个红色子像素和一个蓝色子像素，所述红色子像素的面积是绿色子像素的面积的2倍，所述蓝色子像素的面积是所述红色子像素面积的2倍。
  9. 根据权利要求1所述的显示基板，其中，
    所述扫描驱动电路为阵列基板行驱动(GOA)电路。
  10. 一种显示基板制备方法，包括：
    提供衬底基板，
    在所述衬底基板的第一区域内形成阵列排布的多个第一像素单元；以及
    在所述第一区域的一侧或多侧的第二区域内形成多个扫描驱动电路和多个第二像素单元；其中，
    所述多个第一像素单元形成具有第一分辨率的显示，所述多个第二像素单元形成具有第二分辨率的显示，所述第一分辨率大于所述第二分辨率。
  11. 根据权利要求10所述的方法，其中，在所述第一区域的一侧或多侧的所述第二区域内形成所述多个扫描驱动电路和所述多个第二像素单元，包括：
    在所述第二区域内形成多个扫描驱动电路和第二像素单元中子像素的像素驱动电路；以及
    在所述第二像素单元中子像素的所述像素驱动电路的上层形成所述第二像素单元中子像素的发光结构层，或者在所述扫描驱动电路与所述第二像素单元中子像素的所述像素驱动电路的上层形成所述第二像素单元中子像素的发光结构层。
  12. 根据权利要求11所述的方法，其中，在所述第二区域形成的所述第二像素单元中子像素的大小是所述第一区域形成的第一像素单元中子像素大小的n倍，n为大于1的正整数。
  13. 根据权利要求11所述的方法，其中，在所述第二区域形成的相邻两组子像素的发光结构层之间的间隔大于在所述第一区域中形成的相邻两组子像素的发光结构层之间的间隔；或者，在所述第二区域中形成的两个相邻的具有相同颜色发光结构层的子像素之间的间隔大于在所述第一区域中形成的具有所述颜色发光结构层的相邻两个子像素之间的间隔。
  14. 根据权利要求11所述的方法，其中，所述第二区域包括多个依次设置的第一列区域和第二列区域，在所述第一列区域形成所述扫描驱动电路，在所述第二列区域形成所述所述第二像素单元中子像素的所述像素驱动电路。
  15. 根据权利要求11所述的方法，其中，所述第二区域包括多个第一块区域和第二块区域，所述多个第一块区域和所述多个第二块区域间隔设置，在所述第一块区域中形成所述扫描驱动电路，在所述第二块区域中形成所述第二像素单元中子像素的像素驱动电路。
  16. 根据权利要求11所述的方法，其中，所述第二像素单元采用RGB排列方式，Pentile排列方式，或者RGB Delta排列方式之一的排列方式。
  17. 根据权利要求11所述的方法，其中，每个所述第二像素单元包括两个绿色子像素、一个红色子像素和一个蓝色子像素，所述红色子像素的面积是所述绿色子像素面积的2倍，以及所述蓝色子像素的面积是所述红色子像素面积的2倍。
  18. 根据权利要求11所述的方法，其中，所述扫描驱动电路为阵列基板行驱动GOA电路。
  19. 一种显示面板，包括权利要求1-9中任一项所述的显示基板。
PCT/CN2020/084076 2019-05-31 2020-04-10 显示基板、显示基板制备方法和显示面板 WO2020238432A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910469291.1A CN110164382B (zh) 2019-05-31 2019-05-31 一种显示基板、显示基板制备方法和显示面板
CN201910469291.1 2019-05-31

Publications (1)

Publication Number Publication Date
WO2020238432A1 true WO2020238432A1 (zh) 2020-12-03

Family

ID=67630474

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2020/084076 WO2020238432A1 (zh) 2019-05-31 2020-04-10 显示基板、显示基板制备方法和显示面板

Country Status (2)

Country Link
CN (1) CN110164382B (zh)
WO (1) WO2020238432A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110164382B (zh) * 2019-05-31 2021-08-17 京东方科技集团股份有限公司 一种显示基板、显示基板制备方法和显示面板
EP4123632A4 (en) * 2020-03-16 2023-03-22 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE, METHOD FOR MAKING IT AND DISPLAY DEVICE

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110109531A1 (en) * 2009-11-06 2011-05-12 Sang-Moo Choi Pixel and organic light emitting display device using the same
CN103123927A (zh) * 2013-01-24 2013-05-29 昆山维信诺显示技术有限公司 用于oled显示屏的像素结构及其金属掩膜板
CN104537993A (zh) * 2014-12-29 2015-04-22 厦门天马微电子有限公司 阵列基板、液晶显示面板和有机发光显示面板
CN107342045A (zh) * 2017-08-25 2017-11-10 武汉华星光电半导体显示技术有限公司 Amoled显示面板及显示装置
CN109448566A (zh) * 2018-09-27 2019-03-08 上海天马微电子有限公司 一种显示面板及显示装置
CN110164382A (zh) * 2019-05-31 2019-08-23 京东方科技集团股份有限公司 一种显示基板、显示基板制备方法和显示面板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104037203A (zh) * 2014-06-27 2014-09-10 上海和辉光电有限公司 像素阵列以及显示器
CN105405865A (zh) * 2015-12-31 2016-03-16 昆山工研院新型平板显示技术中心有限公司 Amoled显示屏及像素排列方法
CN106782416B (zh) * 2017-03-02 2019-12-13 上海天马微电子有限公司 一种显示面板及显示装置
CN107238989A (zh) * 2017-07-31 2017-10-10 广东欧珀移动通信有限公司 阵列基板、显示面板和电子设备
CN107610645B (zh) * 2017-10-26 2020-04-28 上海天马有机发光显示技术有限公司 一种oled显示面板、其驱动方法及显示装置
CN107819020A (zh) * 2017-11-03 2018-03-20 武汉天马微电子有限公司 一种有机发光显示面板及显示装置
CN108922900B (zh) * 2018-06-28 2022-01-25 厦门天马微电子有限公司 一种显示装置及其显示方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110109531A1 (en) * 2009-11-06 2011-05-12 Sang-Moo Choi Pixel and organic light emitting display device using the same
CN103123927A (zh) * 2013-01-24 2013-05-29 昆山维信诺显示技术有限公司 用于oled显示屏的像素结构及其金属掩膜板
CN104537993A (zh) * 2014-12-29 2015-04-22 厦门天马微电子有限公司 阵列基板、液晶显示面板和有机发光显示面板
CN107342045A (zh) * 2017-08-25 2017-11-10 武汉华星光电半导体显示技术有限公司 Amoled显示面板及显示装置
CN109448566A (zh) * 2018-09-27 2019-03-08 上海天马微电子有限公司 一种显示面板及显示装置
CN110164382A (zh) * 2019-05-31 2019-08-23 京东方科技集团股份有限公司 一种显示基板、显示基板制备方法和显示面板

Also Published As

Publication number Publication date
CN110164382B (zh) 2021-08-17
CN110164382A (zh) 2019-08-23

Similar Documents

Publication Publication Date Title
US11716876B2 (en) Display panel, manufacture method thereof and display apparatus
CN107452778B (zh) 显示基板、显示装置及其显示方法、掩模板
US11004907B2 (en) Organic light-emitting display panel and pixel arrangement thereof
KR101700558B1 (ko) 유기 발광 표시 장치
CN103472608B (zh) 显示面板的像素与子像素配置
US9343511B1 (en) Pixel arrangement structure for organic light-emitting diode
US11211430B2 (en) Display panel for improving display effect in low-resolution area, manufacturing method thereof, and display device
US9892680B2 (en) Display device having display cells capable of being independently driven
US10460633B2 (en) Pixel array, display substrate and display device
CN107610644B (zh) 像素结构、显示面板、显示装置及显示面板的驱动方法
CN110751926B (zh) 显示面板及显示装置
KR102568777B1 (ko) 디스플레이장치
US9312310B2 (en) Display panel, fabricating method thereof and display device
US10062311B2 (en) Display substrate and fabricating method thereof, and display device
CN109449183B (zh) 像素结构、显示面板及显示面板的控制方法
WO2018077006A1 (zh) 一种像素阵列、显示面板、显示装置及驱动方法
US10810925B2 (en) Pixel unit, display substrate and method for manufacturing display substrate
TWI550847B (zh) 畫素結構及具有其之電激發光顯示器
CN109143708B (zh) 像素结构、阵列基板及显示装置
WO2020143213A1 (zh) 像素结构、显示基板和显示装置
TW201941469A (zh) 透光ｏｌｅｄ基板及ｏｌｅｄ基板
WO2020238432A1 (zh) 显示基板、显示基板制备方法和显示面板
US10937836B2 (en) Pixel arrangement structure and display device
CN108598106B (zh) 有机发光二极管像素排列结构及显示面板
US11195882B2 (en) Pixel arrangement structure, display substrate and display device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20814203

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20814203

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 20814203

Country of ref document: EP

Kind code of ref document: A1

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 25.07.2022)

122 Ep: pct application non-entry in european phase

Ref document number: 20814203

Country of ref document: EP

Kind code of ref document: A1