WO2020109333A1 - Method for determining a sheet resistance of a semiconductor substrate after plasma-immersion ion implantation and thermal annealing - Google Patents

Method for determining a sheet resistance of a semiconductor substrate after plasma-immersion ion implantation and thermal annealing Download PDF

Info

Publication number
WO2020109333A1
WO2020109333A1 PCT/EP2019/082633 EP2019082633W WO2020109333A1 WO 2020109333 A1 WO2020109333 A1 WO 2020109333A1 EP 2019082633 W EP2019082633 W EP 2019082633W WO 2020109333 A1 WO2020109333 A1 WO 2020109333A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor substrate
thermal annealing
square resistance
ion implantation
reflection factor
Prior art date
Application number
PCT/EP2019/082633
Other languages
French (fr)
Inventor
Adeline LANTERNE
Sébastien Dubois
Original Assignee
Commissariat A L'energie Atomique Et Aux Energies Alternatives
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat A L'energie Atomique Et Aux Energies Alternatives filed Critical Commissariat A L'energie Atomique Et Aux Energies Alternatives
Priority to JP2021529398A priority Critical patent/JP2022511762A/en
Priority to EP19806279.6A priority patent/EP3888117A1/en
Publication of WO2020109333A1 publication Critical patent/WO2020109333A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32412—Plasma immersion ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • TITLE METHOD FOR DETERMINING A SQUARE RESISTANCE OF A SEMICONDUCTOR SUBSTRATE AFTER ION IMPLANTATION BY PLASMA IMMERSION AND THERMAL ANNEAL
  • the present invention relates to a technique for doping a semiconductor substrate by implantation, implemented during the manufacture of solar cells (also called photovoltaic cells) or other electronic devices.
  • the present invention relates to a method for determining a square resistance of a semiconductor substrate after ion implantation by plasma immersion and thermal annealing, a method of establishing a correspondence table between reflection factor of a semiconductor substrate after implantation ionic by plasma immersion and before thermal annealing, and square resistance of the semiconductor substrate after thermal annealing, a method of doping semiconductor substrates implementing a calculation of square resistance of a semiconductor substrate after ion implantation by plasma immersion and annealing thermal.
  • a method of manufacturing solar cells includes a step of doping a semiconductor substrate, which in turn includes:
  • any variation in the dose of implanted dopants induces, after the thermal annealing step, a variation in the square resistance of the doped area.
  • it is sought to control the square resistance of doped semiconductor substrates so as to reduce the variability of the square resistance on the scale of a production chain.
  • the layer is square in the sense that its width equals its length. Since the layer has a resistivity p for conduction according to the reference plane, its square resistance Rcar is defined by:
  • plasma immersion PIM from the English “Plasma Immersion Ion Implantation”
  • plasma immersion PIM from the English “Plasma Immersion Ion Implantation”
  • the positive ions present in the plasma are then accelerated towards the surface of the substrate where they are implanted.
  • the dose of implanted dopants is accessed by measuring the implantation current, knowing that all of the ions implanted are dopants. This makes it possible to calculate the square resistance during implantation and / or at the end of implantation, instead of having to wait for the end of the activation thermal annealing to measure it.
  • document US 2008/0318345 A1 proposes initially to establish a correspondence table between reflection factor and dose of implanted dopants. It is then possible to exercise surveillance during implantation and / or control at the end of implantation, by means of one or more reflection factor measurements.
  • the value of surveillance in During implantation is to stop implantation as soon as the right dose is reached, without exceeding it.
  • the advantage of a control at the end of implantation is to send to the next step of thermal annealing only substrates having the right dose, the others being thrown away or returned to the implantation step.
  • the initial step of establishing the correspondence table between reflection factor and dose of implanted dopants can prove to be long, complex and costly to implement.
  • the invention offers a solution to this problem by proposing to use a correspondence table directly between reflection factor after implantation but before annealing and square resistance after annealing, without going through a measurement of the dose of implanted dopants. In this way, it is not necessary during the establishment of the correspondence table to implement an advanced characterization technique of the SIMS type for measuring doses of implanted dopants.
  • the invention offers a solution which uses only characterizations which can be implemented on an industrial production chain, for example of solar cells.
  • the term “industrial production line for solar cells” is understood to mean a line typically capable of processing more than 1500 semiconductor substrates per hour, and more precisely of the order of 3000 semiconductor substrates per hour.
  • a first aspect of the invention thus relates to a method for determining a square resistance of a semiconductor substrate after ion implantation by plasma immersion and thermal annealing, comprising a step of calculating the square resistance of the semiconductor substrate by means a reflection factor of the semiconductor substrate after its ion implantation by plasma immersion and before its thermal annealing, and of a table of correspondence between reflection factor before thermal annealing and square resistance after thermal annealing, the calculation step being implemented by means of a computer comprising a memory in which the table is recorded of correspondence.
  • square resistance of a semiconductor substrate after ion implantation by plasma immersion and thermal annealing and “square resistance after annealing” refer to the square resistance of a semiconductor substrate doped by ion implantation by PIM plasma immersion and thermal annealing, in other words the square resistance of a semiconductor substrate having undergone an ion implantation step by PIM plasma immersion and then an activation step by thermal annealing.
  • the expressions “reflection factor of the semiconductor substrate after its ion implantation by plasma immersion and before its thermal annealing” and “reflection factor before thermal annealing” refer to the reflection factor (or reflectivity) of the semiconductor substrate having undergone only the ion implantation step by PMI plasma immersion.
  • the determination method according to the first aspect of the invention can easily be introduced on an industrial production line, simply by adding the computer, this computer being able to receive as input a value of reflection factor (before annealing) and return a square resistance value (after annealing), using the correspondence table.
  • the modification to the industrial production chain is very inexpensive, either in time (for measurement and calculation) or in money (price of additional equipment).
  • the method of determination offers the possibility of modifying the implantation conditions to adjust the final square resistance without waiting for the end of the activation thermal annealing to measure it.
  • the final square resistance of several substrates introduced later in the production line can thus be adjusted without interrupting the production chain.
  • the determination method according to the first aspect of the invention comprises a step of measuring the reflection factor of the semiconductor substrate after its ion implantation by plasma immersion and before its thermal annealing.
  • the addition of a light source and a light sensor suitable for measuring a reflection factor of the semiconductor substrate is an easy modification to introduce on an industrial production chain. The modification made to the industrial production chain remains very inexpensive, whether in time (for measurement and calculation) or in money (price of additional equipment).
  • a second aspect of the invention relates to a method for establishing a correspondence table between reflection factor of a semiconductor substrate after ion implantation by plasma immersion and before thermal annealing, and square resistance of the semiconductor substrate after annealing thermal, the process comprising, for any natural integer N of an interval [1; n] with n greater than or equal to 2:
  • the method of establishing a correspondence table according to the second aspect of the invention makes several semiconductor substrates go through the conventional cycle of an industrial production chain to produce the table, by simply using a configuration of separate implantation for each semiconductor substrate so as to implant a separate dose in each semiconductor substrate, and by adding a measurement of the reflectance of each semiconductor substrate after its implantation.
  • the method of establishing the correspondence table according to the second aspect of the invention is also an inexpensive process and compatible with an industrial production chain. It can for example be implemented by means of a 4-point type measurement.
  • the method of establishing a correspondence table according to the second aspect of the invention may also have one or more of the characteristics below, considered individually or in all technically possible combinations:
  • - n is greater than or equal to 3, each of the steps being carried out at least for first, second and third separate semiconductor substrates, with first, second and third separate doses respectively.
  • Each step of measuring a reflection factor is carried out at several wavelengths. This makes it possible to obtain several correspondence tables and to choose among them the one which has the best correlation, with the lowest error, between reflection factor and square resistance. Thereafter, each measurement of a reflection factor for the determination of a square resistance is carried out at the same wavelength as that used to establish the correspondence table.
  • a third aspect of the invention relates to a method for doping semiconductor substrates comprising:
  • a step of ion implantation by plasma immersion of a second semiconductor substrate with a setting adjusted as a function of a result of the previous comparison step: setting adjusted identical to the initial setting if the square resistance calculated for the first substrate semiconductor is equal to the target square resistance; adjusted setting different from the initial setting otherwise.
  • the doping method according to the third aspect of the invention sets up a feedback loop: ion implantation by plasma immersion of the substrate semiconductor (n + 1) benefits from the control carried out at the end of the ion implantation by plasma immersion of the semiconductor substrate n.
  • the doping method according to the third aspect of the invention may also have one or more of the characteristics below, considered individually or in all technically possible combinations:
  • the reflectance of the first semiconductor substrate is measured at a single wavelength. This simplifies the equipment to be inserted into the production line and speeds up the measurement step. We use the wavelength used to establish the correspondence table.
  • the measurement wavelength is preferably between 280 nm and 390 nm. Experimentally, there is a very good correspondence between reflection factor and square resistance, with a small margin of error, for this interval of wavelengths.
  • the doping process also includes:
  • the doping process is implemented during the manufacture of solar cells.
  • the method of determining a square resistance according to the first aspect of the invention is preferably not applied to all the semiconductor substrates passing over the line of production, in order to favor faster throughput. It is preferable to apply the method according to the first aspect of the invention to only part of the semiconductor substrates, for example one per batch (“run” in English) or one per minute, in order to verify that there is no derivative.
  • the setting is preferably adjusted for the following batches, allowing the semiconductor substrates that have started to suffer drift to continue their journey on the production line.
  • the correspondence table is updated during the doping process according to the third aspect of the invention, the production chain is preferably not interrupted, so that many semiconductor substrates are implanted between the implantation of the first semiconductor substrate and updating of the correspondence table.
  • FIG. 2 shows a diagram of the steps of a method for establishing a correspondence table between reflection factor of a semiconductor substrate after ion implantation by plasma immersion and before thermal annealing, and square resistance of the semiconductor substrate after thermal annealing, according to a second aspect of the invention.
  • FIG. 3a shows a diagram of the steps of a method for doping semiconductor substrates, according to a first embodiment of a third aspect of the invention.
  • FIG. 3b shows a diagram of the steps of a process for doping semiconductor substrates, according to a second embodiment of the third aspect of the invention.
  • a first aspect of the invention relates to a method 1 for determining a square resistance of a semiconductor substrate after ion implantation by PIM plasma immersion and after thermal annealing, by means of a reflection factor of the semiconductor substrate after its ion implantation by plasma immersion and before its thermal annealing, and a correspondence table between reflection factor before thermal annealing and square resistance after thermal annealing.
  • Method 1 therefore comprises at least one step 12 of determining, or calculating, a square resistance of the semiconductor substrate by means of a reflection factor and a correspondence table between reflection factor before thermal annealing and square resistance after thermal annealing.
  • Step 12 is implemented by means of a computer, for example a processor, comprising a memory, for example a RAM memory, on which the correspondence table is recorded.
  • the computer is configured to receive a reflection factor value as an input and to return a corresponding square resistance value as output, according to the correspondence table.
  • the method 1 may include a step 1 1 for measuring a reflection factor of the semiconductor substrate, after its ion implantation by PIM plasma immersion and before its thermal annealing; and step 12 of calculating the square resistance of the semiconductor substrate using the measured reflection factor and the correspondence table between reflection factor before thermal annealing and square resistance after thermal annealing, as shown diagrammatically in the diagram of the figure 1.
  • Step 1 1 is implemented by means of a light source, for example a laser source, configured to illuminate the semiconductor substrate at a certain wavelength or range of wavelengths of interest, and a light sensor configured to measure a reflection factor of the semiconductor substrate.
  • the implanted dopants are not activated.
  • the doping of the semiconductor substrate is therefore not yet effective and it is not possible to measure a square resistance of the doped substrate.
  • the reflection factor of the semiconductor substrate with a single wavelength is preferably measured during step 1 1.
  • the wavelength is preferably between 280 nm and 390 nm, for example 350 nm. Indeed, we observe experimentally a very good correspondence between reflection factor and square resistance at these wavelengths, allowing a small error on the determination of the square resistance.
  • FIG. 3a shows a diagram of the steps of a method 3 for doping semiconductor substrates, according to a first embodiment of a third aspect of the invention.
  • method 3 comprises a step 10 of ion implantation by plasma immersion of a first semiconductor substrate, with an initial configuration; followed by step 11 of measuring a reflection factor of the first semiconductor substrate; then from step 12 of calculating the square resistance of the first semiconductor substrate, using the measured reflection factor and the correspondence table.
  • Method 3 then includes a step 13 of comparing the square resistance calculated for the first semiconductor substrate with a target square resistance; then a step 20 of ion implantation by plasma immersion of a second semiconductor substrate, with a setting adjusted as a function of the result of the previous comparison step.
  • the adjusted setting is identical to the initial setting in step 10. Otherwise, the adjusted setting is different from the initial setting in step 10. In parallel with step 13 of comparison and step 20 of ion implantation of the second semiconductor substrate, the first semiconductor substrate typically continues its course on the production line.
  • step 20 is then followed by a step 21 for measuring a reflection factor of the second semiconductor substrate; then a step 22 of calculating the square resistance of the second semiconductor substrate, using the measured reflection factor and the correspondence table; then from step 23 of comparing the square resistance calculated for the second semiconductor substrate with the target square resistance; then a step 30 of ion implantation by plasma immersion of a third semiconductor substrate, with a setting adjusted as a function of the result of the preceding comparison step (adjusted setting equal to the adjusted setting of step 20 if the resistance square calculated for the second semiconductor substrate is equal to the target square resistance; adjusted setting different from the adjusted setting in step 20 otherwise); etc.
  • step 23 of comparison and step 30 of ion implantation of the third semiconductor substrate the second semiconductor substrate typically continues its journey on the production line.
  • Steps 10 and 20 are implemented by means of a PIM plasma immersion ion implantation system, while step 13 is implemented by means of the previously described computer, the target square resistance being recorded in the computer memory.
  • FIG. 3b shows a diagram of the steps of a method 3 for doping semiconductor substrates, according to a second embodiment of the third aspect of the invention.
  • method 3 comprises, in addition to the steps previously described, following step 13 of comparing the square resistance calculated for the first semiconductor substrate with the target square resistance, a step 14 of activation by thermal annealing of the first semiconductor substrate; then a step 15 of measuring the square resistance of the first semiconductor substrate; then a step 16 of updating the correspondence table with the reflection factor and the square resistance measured for the first semiconductor substrate.
  • This allows to continue to feed the correspondence table, beyond its initial establishment.
  • the correspondence table is not frozen and can evolve. In particular, it may adapt to a change in operating conditions over time.
  • “Operating conditions” means the conditions specific to a given production line: surface condition of semiconductor substrates before implantation, implantation parameters, thermal annealing parameters.
  • step 20 is then followed by step 21 of measuring a reflection factor of the second semiconductor substrate; then step 22 of calculating the square resistance of the second semiconductor substrate, at using the measured reflectance and the correspondence table; then step 23 of comparing the square resistance calculated for the second semiconductor substrate with the target square resistance. Step 23 is then followed at the same time:
  • step 24 of activation by thermal annealing of the second semiconductor substrate then a step 25 of measuring the square resistance of the second semiconductor substrate; then a step 26 of updating the correspondence table with the reflection factor and the square resistance measured for the second semiconductor substrate.
  • steps 14 of activation by thermal annealing of the first semiconductor substrate, and 20 of ion implantation by plasma immersion of the second semiconductor substrate are both consecutive to the step 13 for comparing the square resistance calculated for the first semiconductor substrate with the target square resistance.
  • Step 14 can start before or after step 20, or steps 14 and 20 can start simultaneously.
  • the timing of steps 14 and 20 does not prejudge that of steps 15 and 16 on the one hand, vis- compared to that of steps 21 to 26 on the other hand, since steps 14 and 20 are not of the same duration: thermal annealing is much longer than ion implantation by plasma immersion.
  • step 24 of activation by thermal annealing of the second semiconductor substrate can begin before or after step 30 of ion implantation by plasma immersion of the third semiconductor substrate, or steps 24 and 30 can start simultaneously.
  • Steps 14 and 24 are implemented by means of a thermal annealing oven; steps 15 and 25 are implemented using square resistance measuring equipment, for example 4-point type measuring equipment; steps 16 and 26 are implemented using the computer described above.
  • each step 10, 20, 30 of ion implantation by plasma immersion of a semiconductor substrate can be carried out for a single face or for the two sides of the semiconductor substrate.
  • Method 3 according to any one of the modes of embodiment of the invention may further comprise, before each step 10, 20, 30 of ion implantation by plasma immersion of a semiconductor substrate, a step of preparing the semiconductor substrate, for example by texturing and / or polishing, then cleaning , one side or both sides of the semiconductor substrate.
  • Step 10, 20, 30 of ion implantation by plasma immersion is then carried out on one or two of the faces of the semiconductor substrate. When the two faces of the semiconductor substrate are implanted, the front face and the rear face are implanted in two stages. These two steps can be immediately consecutive or not.
  • Each semiconductor substrate is generally a silicon wafer.
  • the silicon in the wafer may already be doped or, on the contrary, intrinsic.
  • the step 10, 20, 30 of ion implantation by plasma immersion can be an implantation of boron or phosphorus or arsenic ions, for example directly in crystalline silicon or in a chemical or thermal oxide previously produced on the surface or in a layer of polysilicon present on the surface.
  • the polysilicon layer can be obtained either by chemical vapor deposition LPCVD (from English “Low Pressure Chemical Vapor Deposition”), or by chemical vapor deposition assisted by plasma PECVD (from English “Plasma-Enhanced Chemical Vapor Déposition ”), either from a thin layer of amorphous silicon.
  • each semiconductor substrate is automatically arranged within the ion implantation system by PIM plasma immersion, then vis-à-vis the source and the light sensor for the measurement of a factor of reflection, then in a thermal annealing oven, then with respect to a square resistance measurement equipment.
  • the industrial production line is preferably a production line for solar cells.
  • the methods 1, 2 and 3 according to the invention can be implemented during the manufacture of other electronic devices, for example for the formation of thin junction (“shallow junction” in English) in ULSI MOS systems ( "Metal-oxide-semiconductor ultralarge-scale-integration").
  • FIG. 2 shows a diagram of the steps of a method 2 of establishing a correspondence table between reflection factor of a semiconductor substrate after ion implantation by plasma immersion and before thermal annealing, and square resistance of the semiconductor substrate after thermal annealing, according to a second aspect of the invention.
  • Method 2 comprises, for any natural integer N of an interval [1; n] with n greater than or equal to 2 and preferably n greater than or equal to 3: a step 100 of ion implantation by plasma immersion of an N-th distinct dose in an N-th distinct semiconductor substrate; then a step 1 10 for measuring a reflection factor of the N th semiconductor substrate; then a step 140 of activating the dopants by thermal annealing of the N th semiconductor subtrate, in order to form for example an n + or p + overdoping; then a step 150 of measuring a square resistance of the N-th semiconductor substrate; then a step 160 of updating the correspondence table with the reflection factor and the square resistance measured for the N-th semiconductor substrate.
  • Steps 100, 110, 140, 150 and 160 are therefore iterated at least for first and second separate semiconductor substrates, with first and second separate doses respectively, and preferably at least for first, second and third separate semiconductor substrates , with first, second and third separate doses, respectively.
  • Step 100 is implemented by means of a PIM plasma immersion ion implantation system; step 1 10 is implemented by means of the light source and the light sensor previously described; step 140 is implemented by means of a thermal annealing furnace, for example a conventional oxidation furnace such as a quartz tube furnace, or in an RTP rapid annealing furnace. Rapid Thermal Processing ”) such as a lamp oven, etc. ; step 150 is implemented using square resistance measuring equipment, for example 4-point type measuring equipment; step 160 is implemented using the computer described above.
  • a thermal annealing furnace for example a conventional oxidation furnace such as a quartz tube furnace, or in an RTP rapid annealing furnace. Rapid Thermal Processing ”) such as a lamp oven, etc.
  • step 150 is implemented using square resistance measuring equipment, for example 4-point type measuring equipment
  • step 160 is implemented using the computer described above.
  • each step 1 10 of measurement of a reflection factor in the context of method 2 for establishing the correspondence table is preferably carried out at several wavelengths. This makes it possible to obtain several correspondence tables, each at a given wavelength, and to choose from among them the one which has the best correlation between reflection factor and square resistance.
  • Step 11 of measuring a reflection factor in the context of method 1 of determining a square resistance or the method 3 of doping semiconductor substrates is then preferably carried out at the wavelength having given the correspondence table having the best correlation.
  • Method 2 of establishing the correspondence table can be carried out before method 1 of determining a square resistance or method 3 of doping semiconductor substrates.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Photovoltaic Devices (AREA)

Abstract

One aspect of the invention relates to a method for determining a sheet resistance of a semiconductor substrate after plasma-immersion ion implantation and thermal annealing, by means of a reflectance of the semiconductor substrate after its plasma-immersion ion implantation and before its thermal annealing, and of a lookup table indexing reflectance before thermal annealing and sheet resistance after thermal annealing.

Description

DESCRIPTION DESCRIPTION
TITRE : PROCEDE DE DETERMINATION D’UNE RESISTANCE CARREE D’UN SUBSTRAT SEMICONDUCTEUR APRES IMPLANTATION IONIQUE PAR IMMERSION PLASMA ET RECUIT THERMIQUE TITLE: METHOD FOR DETERMINING A SQUARE RESISTANCE OF A SEMICONDUCTOR SUBSTRATE AFTER ION IMPLANTATION BY PLASMA IMMERSION AND THERMAL ANNEAL
DOMAINE TECHNIQUE TECHNICAL AREA
[0001] La présente invention est relative à une technique de dopage d’un substrat semi-conducteur par implantation, mise en œuvre lors de la fabrication de cellules solaires (également appelées cellules photovoltaïques) ou d’autres dispositifs électroniques. La présente invention concerne un procédé de détermination d’une résistance carrée d’un substrat semiconducteur après implantation ionique par immersion plasma et recuit thermique, un procédé d’établissement d’une table de correspondance entre facteur de réflexion d’un substrat semiconducteur après implantation ionique par immersion plasma et avant recuit thermique, et résistance carrée du substrat semiconducteur après recuit thermique, un procédé de de dopage de substrats semi-conducteurs mettant en œuvre un calcul de résistance carrée d’un substrat semiconducteur après implantation ionique par immersion plasma et recuit thermique. The present invention relates to a technique for doping a semiconductor substrate by implantation, implemented during the manufacture of solar cells (also called photovoltaic cells) or other electronic devices. The present invention relates to a method for determining a square resistance of a semiconductor substrate after ion implantation by plasma immersion and thermal annealing, a method of establishing a correspondence table between reflection factor of a semiconductor substrate after implantation ionic by plasma immersion and before thermal annealing, and square resistance of the semiconductor substrate after thermal annealing, a method of doping semiconductor substrates implementing a calculation of square resistance of a semiconductor substrate after ion implantation by plasma immersion and annealing thermal.
ÉTAT DE LA TECHNIQUE STATE OF THE ART
[0002] Un procédé de fabrication de cellules solaires comporte une étape de dopage d’un substrat semiconducteur, qui comporte à son tour : A method of manufacturing solar cells includes a step of doping a semiconductor substrate, which in turn includes:
- une sous-étape d’implantation ionique des dopants, relativement rapide, c’est-à-dire de quelques secondes à quelques minutes, et - a sub-step of ion implantation of dopants, relatively rapid, that is to say from a few seconds to a few minutes, and
- une sous-étape d’activation des dopants par recuit thermique, relativement longue, c’est-à-dire de quelques minutes à plusieurs heures. - a relatively long activation step of dopants by thermal annealing, that is to say from a few minutes to several hours.
[0003] Toute variation de la dose de dopants implantés induit, après l’étape de recuit thermique, une variation de la résistance carrée de la zone dopée. Dans le cadre de la fabrication de cellules solaires, on cherche à contrôler la résistance carrée des substrats semiconducteurs dopés de manière à réduire la variabilité de la résistance carrée à l’échelle d’une chaîne de production. Any variation in the dose of implanted dopants induces, after the thermal annealing step, a variation in the square resistance of the doped area. In the context of the manufacture of solar cells, it is sought to control the square resistance of doped semiconductor substrates so as to reduce the variability of the square resistance on the scale of a production chain.
[0004] La notion de résistance carrée est définie ci-après. Soit une couche s’étendant dans un plan de référence et présentant : - une épaisseur W mesurée normalement au plan de référence, The concept of square resistance is defined below. Or a layer extending in a reference plane and having: - a thickness W normally measured at the reference plane,
- une longueur mesurée perpendiculairement à l’épaisseur W et - a length measured perpendicular to the thickness W and
- une largeur mesurée perpendiculairement à l’épaisseur W et à la longueur, - a width measured perpendicular to the thickness W and to the length,
[0005] La couche est carrée au sens où sa largeur égale sa longueur. La couche présentant une résistivité p pour une conduction selon le plan de référence, on définit sa résistance carrée Rcar par : The layer is square in the sense that its width equals its length. Since the layer has a resistivity p for conduction according to the reference plane, its square resistance Rcar is defined by:
[0006] [Math. 1 ]
Figure imgf000003_0001
[Math6. 1]
Figure imgf000003_0001
[0007] Il existe deux techniques d’implantation ionique : There are two techniques for ion implantation:
- l’implantation ionique classique par faisceaux d’ions, qui consiste à accélérer des ions de masse et d’énergie sélectionnées en direction de la surface du matériau à doper, et - conventional ion implantation using ion beams, which consists in accelerating selected mass and energy ions towards the surface of the material to be doped, and
- l’implantation ionique par immersion plasma PIM (de l’anglais « Plasma Immersion Ion Implantation »), qui consiste à appliquer des impulsions négatives haute tension à un substrat conducteur plongé dans un plasma. Les ions positifs présents dans le plasma sont alors accélérés vers la surface du substrat où ils sont implantés. - ion implantation by plasma immersion PIM (from the English “Plasma Immersion Ion Implantation”), which consists in applying high voltage negative pulses to a conductive substrate immersed in a plasma. The positive ions present in the plasma are then accelerated towards the surface of the substrate where they are implanted.
[0008] Avec la première technique d’implantation ionique classique par faisceaux d’ions, on accède à la dose de dopants implantés en mesurant le courant d’implantation, sachant que tous les ions implantés sont des dopants. Cela permet de calculer la résistance carrée en cours d’implantation et/ou en fin d’implantation, au lieu de devoir attendre la fin du recuit thermique d’activation pour la mesurer. With the first conventional ion implantation technique using ion beams, the dose of implanted dopants is accessed by measuring the implantation current, knowing that all of the ions implanted are dopants. This makes it possible to calculate the square resistance during implantation and / or at the end of implantation, instead of having to wait for the end of the activation thermal annealing to measure it.
[0009] Mais avec la deuxième technique d’implantation ionique par PIM, on ne dispose pas d’une méthode de dosimétrie suffisamment précise, fiable et répétable pour accéder à la dose de dopants implantés. Une raison à cela est notamment que la dose d’ions implantés n’est pas égale à la dose de dopants implantés car tous les ions du plasma sont implantés et pas seulement les ions dopants. But with the second technique of ion implantation by PIM, we do not have a dosimetry method precise enough, reliable and repeatable to access the dose of implanted dopants. One reason for this is in particular that the dose of implanted ions is not equal to the dose of implanted dopants because all the plasma ions are implanted and not only the dopant ions.
[0010] Afin d’améliorer le contrôle de l’implantation ionique par PMI, le document US 2008/0318345 A1 propose d’établir initialement une table de correspondance entre facteur de réflexion et dose de dopants implantés. On peut ensuite exercer une surveillance en cours d’implantation et/ou un contrôle en fin d’implantation, au moyen d’une ou plusieurs mesures de facteur de réflexion. L’intérêt d’une surveillance en cours d’implantation est d’arrêter l’implantation dès que la bonne dose est atteinte, sans la dépasser. L’intérêt d’un contrôle en fin d’implantation est de n’envoyer à l’étape suivante de recuit thermique que des substrats ayant la bonne dose, les autres étant jetés ou renvoyés à l’étape d’implantation. Toutefois, l’étape initiale d’établissement de la table de correspondance entre facteur de réflexion et dose de dopants implantés peut s’avérer longue, complexe et coûteuse à mettre en œuvre. Elle requiert en effet l’utilisation de techniques de caractérisation avancées, comme la spectrométrie de masse à ionisation secondaire SIMS (de l’anglais « Secondary Ion Mass Spectrometry »). Cet inconvénient est d’autant plus problématique que la table finalement établie n’est valable que pour certaines conditions opératoires : dès que les conditions opératoires varient, une nouvelle table doit être établie. Pour toutes ces raisons, cet art antérieur n’est pas compatible avec une exploitation industrielle. In order to improve the control of ion implantation by PMI, document US 2008/0318345 A1 proposes initially to establish a correspondence table between reflection factor and dose of implanted dopants. It is then possible to exercise surveillance during implantation and / or control at the end of implantation, by means of one or more reflection factor measurements. The value of surveillance in During implantation is to stop implantation as soon as the right dose is reached, without exceeding it. The advantage of a control at the end of implantation is to send to the next step of thermal annealing only substrates having the right dose, the others being thrown away or returned to the implantation step. However, the initial step of establishing the correspondence table between reflection factor and dose of implanted dopants can prove to be long, complex and costly to implement. It requires the use of advanced characterization techniques, such as secondary ionization mass spectrometry SIMS (from the English "Secondary Ion Mass Spectrometry"). This drawback is all the more problematic since the table finally established is only valid for certain operating conditions: as soon as the operating conditions vary, a new table must be established. For all these reasons, this prior art is not compatible with industrial exploitation.
[0011] [0011]
RÉSUMÉ DE L’INVENTION SUMMARY OF THE INVENTION
[0012] On constate qu’il existe un besoin de contrôler plus facilement et rapidement la résistance carrée de substrats semiconducteurs dopés par implantation ionique par immersion plasma PIM et recuit thermique. L’invention offre une solution à ce problème en proposant d’utiliser une table de correspondance directement entre facteur de réflexion après implantation mais avant recuit et résistance carrée après recuit, sans passer par une mesure de la dose de dopants implantés. De cette manière, il n’est pas nécessaire lors de l’établissement de la table de correspondance de mettre en œuvre une technique de caractérisation avancée de type SIMS pour mesurer des doses de dopants implantés. L’invention offre une solution qui n’utilise que des caractérisations pouvant être mises en œuvre sur une chaîne de production industrielle, par exemple de cellules solaires. On entend par chaîne de production industrielle de cellules solaires, une chaîne typiquement capable de traiter plus de 1500 substrats semiconducteurs par heure, et plus précisément de l’ordre de 3000 substrats semiconducteurs par heure. We see that there is a need to more easily and quickly control the square resistance of semiconductor substrates doped by ion implantation by PIM plasma immersion and thermal annealing. The invention offers a solution to this problem by proposing to use a correspondence table directly between reflection factor after implantation but before annealing and square resistance after annealing, without going through a measurement of the dose of implanted dopants. In this way, it is not necessary during the establishment of the correspondence table to implement an advanced characterization technique of the SIMS type for measuring doses of implanted dopants. The invention offers a solution which uses only characterizations which can be implemented on an industrial production chain, for example of solar cells. The term “industrial production line for solar cells” is understood to mean a line typically capable of processing more than 1500 semiconductor substrates per hour, and more precisely of the order of 3000 semiconductor substrates per hour.
[0013] Un premier aspect de l’invention concerne ainsi un procédé de détermination d’une résistance carrée d’un substrat semiconducteur après implantation ionique par immersion plasma et recuit thermique, comprenant une étape de calcul de la résistance carrée du substrat semiconducteur au moyen d’un facteur de réflexion du substrat semiconducteur après son implantation ionique par immersion plasma et avant son recuit thermique, et d’une table de correspondance entre facteur de réflexion avant recuit thermique et résistance carrée après recuit thermique, l’étape de calcul étant mise en œuvre au moyen d’un calculateur comportant une mémoire dans laquelle est enregistrée la table de correspondance. A first aspect of the invention thus relates to a method for determining a square resistance of a semiconductor substrate after ion implantation by plasma immersion and thermal annealing, comprising a step of calculating the square resistance of the semiconductor substrate by means a reflection factor of the semiconductor substrate after its ion implantation by plasma immersion and before its thermal annealing, and of a table of correspondence between reflection factor before thermal annealing and square resistance after thermal annealing, the calculation step being implemented by means of a computer comprising a memory in which the table is recorded of correspondence.
[0014] Les expressions « résistance carrée d’un substrat semiconducteur après implantation ionique par immersion plasma et recuit thermique » et « résistance carrée après recuit » font référence à la résistance carrée d’un substrat semiconducteur dopé par implantation ionique par immersion plasma PIM et recuit thermique, autrement dit à la résistance carrée d’un substrat semiconducteur ayant subi une étape d’implantation ionique par immersion plasma PIM puis une étape d’activation par recuit thermique. De la même façon, les expressions « facteur de réflexion du substrat semiconducteur après son implantation ionique par immersion plasma et avant son recuit thermique » et « facteur de réflexion avant recuit thermique » font référence au facteur de réflexion (ou réflectivité) du substrat semiconducteur ayant subi uniquement l’étape d’implantation ionique par immersion plasma PMI. The expressions “square resistance of a semiconductor substrate after ion implantation by plasma immersion and thermal annealing” and “square resistance after annealing” refer to the square resistance of a semiconductor substrate doped by ion implantation by PIM plasma immersion and thermal annealing, in other words the square resistance of a semiconductor substrate having undergone an ion implantation step by PIM plasma immersion and then an activation step by thermal annealing. Similarly, the expressions “reflection factor of the semiconductor substrate after its ion implantation by plasma immersion and before its thermal annealing” and “reflection factor before thermal annealing” refer to the reflection factor (or reflectivity) of the semiconductor substrate having undergone only the ion implantation step by PMI plasma immersion.
[0015] Le procédé de détermination selon le premier aspect de l’invention peut facilement être introduit sur une chaîne de production industrielle, simplement par l’ajout du calculateur, ce calculateur étant apte à recevoir en entrée une valeur de facteur de réflexion (avant recuit) et à renvoyer en sortie une valeur de résistance carrée (après recuit), grâce à la table de correspondance. La modification apportée à la chaîne de production industrielle est très peu coûteuse, que ce soit en temps (de mesure et de calcul) ou en argent (prix de l’équipement additionnel). The determination method according to the first aspect of the invention can easily be introduced on an industrial production line, simply by adding the computer, this computer being able to receive as input a value of reflection factor (before annealing) and return a square resistance value (after annealing), using the correspondence table. The modification to the industrial production chain is very inexpensive, either in time (for measurement and calculation) or in money (price of additional equipment).
[0016] En déterminant de cette façon la résistance carrée après recuit du substrat semi-conducteur, autrement dit la résistance carrée « finale » (le recuit active au moins une partie des ions dopants implantés et modifie la résistance carrée du substrat), le procédé de détermination offre la possibilité de modifier les conditions d’implantation pour ajuster la résistance carrée finale sans attendre la fin du recuit thermique d’activation pour la mesurer. La résistance carrée finale de plusieurs substrats introduits ultérieurement dans la chaîne de production peut ainsi être ajustée sans interrompre la chaîne de production. By determining in this way the square resistance after annealing of the semiconductor substrate, in other words the “final” square resistance (annealing activates at least part of the implanted doping ions and modifies the square resistance of the substrate), the method of determination offers the possibility of modifying the implantation conditions to adjust the final square resistance without waiting for the end of the activation thermal annealing to measure it. The final square resistance of several substrates introduced later in the production line can thus be adjusted without interrupting the production chain.
[0017] De préférence, le procédé de détermination selon le premier aspect de l’invention comporte une étape de mesure du facteur de réflexion du substrat semiconducteur après son implantation ionique par immersion plasma et avant son recuit thermique. [0018] L’ajout d’une source de lumière et d’un capteur de lumière adaptés pour la mesure d’un facteur de réflexion du substrat semiconducteur est une modification facile à introduire sur une chaîne de production industrielle. La modification apportée à la chaîne de production industrielle reste très peu coûteuse, que ce soit en temps (de mesure et de calcul) ou en argent (prix de l’équipement additionnel). Preferably, the determination method according to the first aspect of the invention comprises a step of measuring the reflection factor of the semiconductor substrate after its ion implantation by plasma immersion and before its thermal annealing. The addition of a light source and a light sensor suitable for measuring a reflection factor of the semiconductor substrate is an easy modification to introduce on an industrial production chain. The modification made to the industrial production chain remains very inexpensive, whether in time (for measurement and calculation) or in money (price of additional equipment).
[0019] Un deuxième aspect de l’invention concerne un procédé d’établissement d’une table de correspondance entre facteur de réflexion d’un substrat semiconducteur après implantation ionique par immersion plasma et avant recuit thermique, et résistance carrée du substrat semiconducteur après recuit thermique, le procédé comportant, pour tout entier naturel N d’un intervalle [1 ; n] avec n supérieur ou égal à 2 : A second aspect of the invention relates to a method for establishing a correspondence table between reflection factor of a semiconductor substrate after ion implantation by plasma immersion and before thermal annealing, and square resistance of the semiconductor substrate after annealing thermal, the process comprising, for any natural integer N of an interval [1; n] with n greater than or equal to 2:
- une étape d’implantation ionique par immersion plasma d’une N-ième dose distincte dans un N-ième substrat semiconducteur distinct ; - a step of ion implantation by plasma immersion of a Nth distinct dose in an Nth distinct semiconductor substrate;
- une étape de mesure d’un facteur de réflexion du N-ième substrat semiconducteur après son implantation ionique par immersion plasma ; - a step of measuring a reflection factor of the N th semiconductor substrate after its ion implantation by plasma immersion;
- une étape d’activation par recuit thermique du N-ième substrat semiconducteur ; - an activation step by thermal annealing of the N th semiconductor substrate;
- une étape de mesure d’une résistance carrée du N-ième substrat semiconducteur après son activation par recuit thermique ; - a step of measuring a square resistance of the N th semiconductor substrate after its activation by thermal annealing;
- une étape de mise à jour de la table de correspondance avec le facteur de réflexion et la résistance carrée mesurés pour le N-ième substrat semiconducteur. - a step of updating the correspondence table with the reflection factor and the square resistance measured for the N th semiconductor substrate.
[0020] Le procédé d’établissement d’une table de correspondance selon le deuxième aspect de l’invention fait parcourir à plusieurs substrats semiconducteur le cycle classique d’une chaîne de production industrielle pour réaliser la table, en utilisant simplement un paramétrage d’implantation distinct pour chaque substrat semiconducteur de manière à implanter une dose distincte dans chaque substrat semiconducteur, et en ajoutant une mesure du facteur de réflexion de chaque substrat semiconducteur après son implantation. De même que le procédé selon le premier aspect de l’invention, le procédé d’établissement de la table de correspondance selon le deuxième aspect de l’invention est également un procédé peu coûteux et compatible avec une chaîne de production industrielle. Il peut par exemple être mis en œuvre au moyen d’une mesure de type 4 pointes. The method of establishing a correspondence table according to the second aspect of the invention makes several semiconductor substrates go through the conventional cycle of an industrial production chain to produce the table, by simply using a configuration of separate implantation for each semiconductor substrate so as to implant a separate dose in each semiconductor substrate, and by adding a measurement of the reflectance of each semiconductor substrate after its implantation. Like the method according to the first aspect of the invention, the method of establishing the correspondence table according to the second aspect of the invention is also an inexpensive process and compatible with an industrial production chain. It can for example be implemented by means of a 4-point type measurement.
[0021 ] Le procédé d’établissement d’une table de correspondance selon le deuxième aspect de l’invention peut également présenter une ou plusieurs des caractéristiques ci-dessous, considérées individuellement ou selon toutes les combinaisons techniquement possibles : The method of establishing a correspondence table according to the second aspect of the invention may also have one or more of the characteristics below, considered individually or in all technically possible combinations:
- n est supérieur ou égal à 3, chacune des étapes étant réalisée au moins pour des premier, deuxième et troisième substrats semiconducteurs distincts, avec respectivement des première, deuxième et troisième doses distinctes. - n is greater than or equal to 3, each of the steps being carried out at least for first, second and third separate semiconductor substrates, with first, second and third separate doses respectively.
- Chaque étape de mesure d’un facteur de réflexion est réalisée à plusieurs longueurs d’onde. Cela permet d’obtenir plusieurs tables de correspondances et de choisir parmi elles celle qui présente la meilleure corrélation, avec la plus faible erreur, entre facteur de réflexion et résistance carrée. Par la suite, chaque mesure d’un facteur de réflexion pour la détermination d’une résistance carrée est réalisée à la même longueur d’onde que celle ayant servi à établir la table de correspondance. - Each step of measuring a reflection factor is carried out at several wavelengths. This makes it possible to obtain several correspondence tables and to choose among them the one which has the best correlation, with the lowest error, between reflection factor and square resistance. Thereafter, each measurement of a reflection factor for the determination of a square resistance is carried out at the same wavelength as that used to establish the correspondence table.
[0022] Un troisième aspect de l’invention concerne un procédé de dopage de substrats semi-conducteurs comprenant : A third aspect of the invention relates to a method for doping semiconductor substrates comprising:
- une étape d’implantation ionique par immersion plasma d’un premier substrat semiconducteur, avec un paramétrage initial ; - a step of ion implantation by plasma immersion of a first semiconductor substrate, with an initial configuration;
- une étape de mesure d’un facteur de réflexion du premier substrat semiconducteur après son implantation ionique par immersion plasma ; - a step of measuring a reflection factor of the first semiconductor substrate after its ion implantation by plasma immersion;
- une étape de calcul de la résistance carrée du premier substrat semiconducteur au moyen du facteur de réflexion mesuré et d’une table de correspondance entre facteur de réflexion avant recuit thermique et résistance carrée après recuit thermique ; - a step of calculating the square resistance of the first semiconductor substrate using the measured reflection factor and a correspondence table between reflection factor before thermal annealing and square resistance after thermal annealing;
- une étape de comparaison de la résistance carrée calculée pour le premier substrat semiconducteur avec une résistance carrée cible ; a step of comparing the square resistance calculated for the first semiconductor substrate with a target square resistance;
- une étape d’implantation ionique par immersion plasma d’un deuxième substrat semiconducteur, avec un paramétrage ajusté en fonction d’un résultat de l’étape de comparaison précédente : paramétrage ajusté identique au paramétrage initial si la résistance carrée calculée pour le premier substrat semiconducteur est égale à la résistance carrée cible ; paramétrage ajusté différent du paramétrage initial sinon. a step of ion implantation by plasma immersion of a second semiconductor substrate, with a setting adjusted as a function of a result of the previous comparison step: setting adjusted identical to the initial setting if the square resistance calculated for the first substrate semiconductor is equal to the target square resistance; adjusted setting different from the initial setting otherwise.
[0023] Le procédé de dopage selon le troisième aspect de l’invention met en place une boucle de contre-réaction : l’implantation ionique par immersion plasma du substrat semiconducteur (n+1 ) bénéficie du contrôle réalisé à l’issue de l’implantation ionique par immersion plasma du substrat semiconducteur n. The doping method according to the third aspect of the invention sets up a feedback loop: ion implantation by plasma immersion of the substrate semiconductor (n + 1) benefits from the control carried out at the end of the ion implantation by plasma immersion of the semiconductor substrate n.
[0024] Le procédé de dopage selon le troisième aspect de l’invention peut également présenter une ou plusieurs des caractéristiques ci-dessous, considérées individuellement ou selon toutes les combinaisons techniquement possibles : The doping method according to the third aspect of the invention may also have one or more of the characteristics below, considered individually or in all technically possible combinations:
- Le facteur de réflexion du premier substrat semiconducteur est mesuré à une seule longueur d’onde. Cela permet de simplifier l’équipement à insérer dans la ligne de production et d’accélérer l’étape de mesure. On utilise la longueur d’onde ayant servi à établir la table de correspondance. - The reflectance of the first semiconductor substrate is measured at a single wavelength. This simplifies the equipment to be inserted into the production line and speeds up the measurement step. We use the wavelength used to establish the correspondence table.
- La longueur d’onde de mesure est comprise de préférence entre 280 nm et 390 nm. On constate expérimentalement une très bonne correspondance entre facteur de réflexion et résistance carrée, avec une faible marge d’erreur, pour cet intervalle de longueurs d’onde. - The measurement wavelength is preferably between 280 nm and 390 nm. Experimentally, there is a very good correspondence between reflection factor and square resistance, with a small margin of error, for this interval of wavelengths.
- Le procédé de dopage comporte en outre : - The doping process also includes:
- une étape d’activation par recuit thermique du premier substrat semiconducteur ; - a step of activation by thermal annealing of the first semiconductor substrate;
- une étape de mesure de la résistance carrée du premier substrat semiconducteur après son activation par recuit thermique ; a step of measuring the square resistance of the first semiconductor substrate after its activation by thermal annealing;
- une étape de mise à jour de la table de correspondance avec le facteur de réflexion et la résistance carrée mesurés pour le premier substrat semiconducteur. a step of updating the correspondence table with the reflection factor and the square resistance measured for the first semiconductor substrate.
- Le procédé de dopage comporte une étape initiale d’établissement de la table de correspondance entre facteur de réflexion avant recuit thermique et résistance carrée après recuit thermique, selon le deuxième aspect de l’invention. - The doping process includes an initial step of establishing the correspondence table between reflection factor before thermal annealing and square resistance after thermal annealing, according to the second aspect of the invention.
- Le procédé de dopage est mis en œuvre lors de la fabrication de cellules solaires. - The doping process is implemented during the manufacture of solar cells.
[0025] Un quatrième aspect de l’invention concerne une chaîne de production industrielle comportant des moyens aptes et destinés à mettre en œuvre un procédé selon l’un quelconque des premier, deuxième ou troisième aspects de l’invention. La chaîne de production est avantageusement une chaîne de production de cellules solaires. [0026] D’une manière générale, les étapes listées dans les différents procédés ne sont pas exhaustives. En particulier, l’étape de mesure de la résistance carrée du N-ième substrat semiconducteur n’est pas nécessairement immédiatement consécutive à l’étape d’activation par recuit thermique du N-ième substrat semiconducteur : il peut y avoir des étapes intermédiaires, par exemple de nettoyage et/ou dépôt de couches de passivation et/ou anti-reflet et/ou dépôt de lignes métalliques. A la limite, la mesure de résistance carrée peut être réalisée sur cellule solaire finie. A fourth aspect of the invention relates to an industrial production chain comprising suitable means and intended to implement a method according to any one of the first, second or third aspects of the invention. The production line is advantageously a production line for solar cells. In general, the steps listed in the different methods are not exhaustive. In particular, the step of measuring the square resistance of the Nth semiconductor substrate is not necessarily immediately following the activation step by thermal annealing of the Nth semiconductor substrate: there may be intermediate steps, for example cleaning and / or depositing passivation and / or anti-reflection layers and / or depositing metal lines. Ultimately, the square resistance measurement can be performed on a finished solar cell.
[0027] Par ailleurs, sur une chaîne de production industrielle de cellules solaires, le procédé de détermination d’une résistance carrée selon le premier aspect de l’invention n’est de préférence pas appliqué à tous les substrats semiconducteurs passant sur la ligne de production, afin de privilégier un débit plus rapide. On préfère appliquer le procédé selon le premier aspect de l’invention à une partie seulement des substrats semiconducteurs, par exemple un par lot (« run » en anglais) ou un par minute, afin de vérifier qu’il n’y a pas de dérive. Lorsqu’une dérive est détectée, le paramétrage est ajusté de préférence pour les lots suivants, en laissant les substrats semiconducteurs ayant commencé à subir une dérive poursuivre leur parcours sur la ligne de production. De même, lorsque la table de correspondance est mise à jour au cours du procédé de dopage selon le troisième aspect de l’invention, la chaîne de production n’est de préférence pas interrompue, de sorte que de nombreux substrats semiconducteurs sont implantés entre l’implantation du premier substrat semiconducteur et la mise à jour de la table de correspondance. Furthermore, on an industrial production line of solar cells, the method of determining a square resistance according to the first aspect of the invention is preferably not applied to all the semiconductor substrates passing over the line of production, in order to favor faster throughput. It is preferable to apply the method according to the first aspect of the invention to only part of the semiconductor substrates, for example one per batch (“run” in English) or one per minute, in order to verify that there is no derivative. When a drift is detected, the setting is preferably adjusted for the following batches, allowing the semiconductor substrates that have started to suffer drift to continue their journey on the production line. Similarly, when the correspondence table is updated during the doping process according to the third aspect of the invention, the production chain is preferably not interrupted, so that many semiconductor substrates are implanted between the implantation of the first semiconductor substrate and updating of the correspondence table.
BRÈVE DESCRIPTION DES FIGURES BRIEF DESCRIPTION OF THE FIGURES
[0028] D'autres caractéristiques et avantages de l'invention ressortiront clairement de la description qui en est donnée ci-dessous, à titre indicatif et nullement limitatif, en référence aux figures annexées listées ci-après. Other features and advantages of the invention will emerge clearly from the description which is given below, for information and in no way limitative, with reference to the appended figures listed below.
[0029] [Fig. 1 ] montre un diagramme des étapes d’un procédé de détermination d’une résistance carrée d’un substrat semiconducteur après implantation ionique par immersion plasma et recuit thermique, selon un premier aspect de l’invention. [Fig. 1] shows a diagram of the steps of a method for determining a square resistance of a semiconductor substrate after ion implantation by plasma immersion and thermal annealing, according to a first aspect of the invention.
[0030] [Fig. 2] montre un diagramme des étapes d’un procédé d’établissement d’une table de correspondance entre facteur de réflexion d’un substrat semiconducteur après implantation ionique par immersion plasma et avant recuit thermique, et résistance carrée du substrat semiconducteur après recuit thermique, selon un deuxième aspect de l’invention. [0031 ] [Fig. 3a] montre un diagramme des étapes d’un procédé de dopage de substrats semiconducteurs, selon un premier mode de réalisation d’un troisième aspect de l’invention. [Fig. 2] shows a diagram of the steps of a method for establishing a correspondence table between reflection factor of a semiconductor substrate after ion implantation by plasma immersion and before thermal annealing, and square resistance of the semiconductor substrate after thermal annealing, according to a second aspect of the invention. [Fig. 3a] shows a diagram of the steps of a method for doping semiconductor substrates, according to a first embodiment of a third aspect of the invention.
[0032] [Fig. 3b] montre un diagramme des étapes d’un procédé de dopage de substrats semiconducteurs, selon un deuxième mode de réalisation du troisième aspect de l’invention. [Fig. 3b] shows a diagram of the steps of a process for doping semiconductor substrates, according to a second embodiment of the third aspect of the invention.
[0033] Pour plus de clarté, les éléments identiques ou similaires sont repérés par des signes de référence identiques sur l’ensemble des figures. For clarity, identical or similar elements are identified by identical reference signs in all of the figures.
DESCRIPTION DÉTAILLÉE DETAILED DESCRIPTION
[0034] Un premier aspect de l’invention concerne un procédé 1 de détermination d’une résistance carrée d’un substrat semiconducteur après implantation ionique par immersion plasma PIM et après recuit thermique, au moyen d’un facteur de réflexion du substrat semiconducteur après son implantation ionique par immersion plasma et avant son recuit thermique, et d’une table de correspondance entre facteur de réflexion avant recuit thermique et résistance carrée après recuit thermique. Le procédé 1 comporte donc au moins une étape 12 de détermination, ou calcul, d’une résistance carrée du substrat semiconducteur au moyen d’un facteur de réflexion et d’une table de correspondance entre facteur de réflexion avant recuit thermique et résistance carrée après recuit thermique. L’étape 12 est mise en œuvre au moyen d’un calculateur, par exemple un processeur, comportant une mémoire, par exemple une mémoire RAM, sur laquelle est enregistrée la table de correspondance. Le calculateur est configuré pour recevoir en entrée une valeur de facteur de réflexion et pour renvoyer en sortie une valeur de résistance carrée correspondante, selon la table de correspondance. A first aspect of the invention relates to a method 1 for determining a square resistance of a semiconductor substrate after ion implantation by PIM plasma immersion and after thermal annealing, by means of a reflection factor of the semiconductor substrate after its ion implantation by plasma immersion and before its thermal annealing, and a correspondence table between reflection factor before thermal annealing and square resistance after thermal annealing. Method 1 therefore comprises at least one step 12 of determining, or calculating, a square resistance of the semiconductor substrate by means of a reflection factor and a correspondence table between reflection factor before thermal annealing and square resistance after thermal annealing. Step 12 is implemented by means of a computer, for example a processor, comprising a memory, for example a RAM memory, on which the correspondence table is recorded. The computer is configured to receive a reflection factor value as an input and to return a corresponding square resistance value as output, according to the correspondence table.
[0035] Plus précisément, le procédé 1 peut comporter une étape 1 1 de mesure d’un facteur de réflexion du substrat semiconducteur, après son implantation ionique par immersion plasma PIM et avant son recuit thermique ; et l’étape 12 de calcul de la résistance carrée du substrat semiconducteur au moyen du facteur de réflexion mesuré et de la table de correspondance entre facteur de réflexion avant recuit thermique et résistance carrée après recuit thermique, comme le montre schématiquement le diagramme de la figure 1. L’étape 1 1 est mise en œuvre au moyen d’une source de lumière, par exemple une source laser, configurée pour éclairer le substrat semiconducteur à une certaine longueur d’onde ou plage de longueurs d’onde d’intérêt, et d’un capteur de lumière configuré pour mesurer un facteur de réflexion du substrat semiconducteur. More specifically, the method 1 may include a step 1 1 for measuring a reflection factor of the semiconductor substrate, after its ion implantation by PIM plasma immersion and before its thermal annealing; and step 12 of calculating the square resistance of the semiconductor substrate using the measured reflection factor and the correspondence table between reflection factor before thermal annealing and square resistance after thermal annealing, as shown diagrammatically in the diagram of the figure 1. Step 1 1 is implemented by means of a light source, for example a laser source, configured to illuminate the semiconductor substrate at a certain wavelength or range of wavelengths of interest, and a light sensor configured to measure a reflection factor of the semiconductor substrate.
[0036] Au moment où le facteur de réflexion est mesuré, les dopants implantés ne sont pas activés. Le dopage du substrat semiconducteur n’est donc pas encore effectif et il n’est pas possible de mesurer une résistance carrée du substrat dopé. When the reflection factor is measured, the implanted dopants are not activated. The doping of the semiconductor substrate is therefore not yet effective and it is not possible to measure a square resistance of the doped substrate.
[0037] On mesure de préférence le facteur de réflexion du substrat semiconducteur à une seule longueur d’onde lors de l’étape 1 1 . La longueur d’onde est de préférence comprise entre 280 nm et 390 nm, par exemple 350 nm. En effet, on observe expérimentalement une très bonne correspondance entre facteur de réflexion et résistance carrée à ces longueurs d’onde, permettant une faible erreur sur la détermination de la résistance carrée. The reflection factor of the semiconductor substrate with a single wavelength is preferably measured during step 1 1. The wavelength is preferably between 280 nm and 390 nm, for example 350 nm. Indeed, we observe experimentally a very good correspondence between reflection factor and square resistance at these wavelengths, allowing a small error on the determination of the square resistance.
[0038] La figure 3a montre un diagramme des étapes d’un procédé 3 de dopage de substrats semiconducteurs, selon un premier mode de réalisation d’un troisième aspect de l’invention. Selon le premier mode de réalisation, le procédé 3 comporte une étape 10 d’implantation ionique par immersion plasma d’un premier substrat semiconducteur, avec un paramétrage initial ; suivie de l’étape 1 1 de mesure d’un facteur de réflexion du premier substrat semiconducteur ; puis de l’étape 12 de calcul de la résistance carrée du premier substrat semiconducteur, au moyen du facteur de réflexion mesuré et de la table de correspondance. Le procédé 3 comporte ensuite une étape 13 de comparaison de la résistance carrée calculée pour le premier substrat semiconducteur avec une résistance carrée cible ; puis une étape 20 d’implantation ionique par immersion plasma d’un deuxième substrat semiconducteur, avec un paramétrage ajusté en fonction du résultat de l’étape de comparaison précédente. Si la résistance carrée calculée pour le premier substrat semiconducteur est égale à la résistance carrée cible, le paramétrage ajusté est identique au paramétrage initial de l’étape 10. Sinon, le paramétrage ajusté est différent du paramétrage initial de l’étape 10. Parallèlement à l’étape 13 de comparaison et à l’étape 20 d’implantation ionique du deuxième substrat semiconducteur, le premier substrat semiconducteur poursuit typiquement son parcours sur la ligne de production. FIG. 3a shows a diagram of the steps of a method 3 for doping semiconductor substrates, according to a first embodiment of a third aspect of the invention. According to the first embodiment, method 3 comprises a step 10 of ion implantation by plasma immersion of a first semiconductor substrate, with an initial configuration; followed by step 11 of measuring a reflection factor of the first semiconductor substrate; then from step 12 of calculating the square resistance of the first semiconductor substrate, using the measured reflection factor and the correspondence table. Method 3 then includes a step 13 of comparing the square resistance calculated for the first semiconductor substrate with a target square resistance; then a step 20 of ion implantation by plasma immersion of a second semiconductor substrate, with a setting adjusted as a function of the result of the previous comparison step. If the square resistance calculated for the first semiconductor substrate is equal to the target square resistance, the adjusted setting is identical to the initial setting in step 10. Otherwise, the adjusted setting is different from the initial setting in step 10. In parallel with step 13 of comparison and step 20 of ion implantation of the second semiconductor substrate, the first semiconductor substrate typically continues its course on the production line.
[0039] Le procédé 3 selon le premier mode de réalisation peut être itéré au sein d’une chaîne de production industrielle : l’étape 20 est alors suivie d’une étape 21 de mesure d’un facteur de réflexion du deuxième substrat semiconducteur ; puis d’une étape 22 de calcul de la résistance carrée du deuxième substrat semiconducteur, au moyen du facteur de réflexion mesuré et de la table de correspondance ; puis d’une étape 23 de comparaison de la résistance carrée calculée pour le deuxième substrat semiconducteur avec la résistance carrée cible ; puis d’une étape 30 d’implantation ionique par immersion plasma d’un troisième substrat semiconducteur, avec un paramétrage ajusté en fonction du résultat de l’étape de comparaison précédente (paramétrage ajusté égal au paramétrage ajusté de l’étape 20 si la résistance carrée calculée pour le deuxième substrat semiconducteur est égale à la résistance carrée cible ; paramétrage ajusté différent du paramétrage ajusté de l’étape 20 sinon) ; etc. Parallèlement à l’étape 23 de comparaison et à l’étape 30 d’implantation ionique du troisième substrat semiconducteur, le deuxième substrat semiconducteur poursuit typiquement son parcours sur la ligne de production. The method 3 according to the first embodiment can be iterated within an industrial production chain: step 20 is then followed by a step 21 for measuring a reflection factor of the second semiconductor substrate; then a step 22 of calculating the square resistance of the second semiconductor substrate, using the measured reflection factor and the correspondence table; then from step 23 of comparing the square resistance calculated for the second semiconductor substrate with the target square resistance; then a step 30 of ion implantation by plasma immersion of a third semiconductor substrate, with a setting adjusted as a function of the result of the preceding comparison step (adjusted setting equal to the adjusted setting of step 20 if the resistance square calculated for the second semiconductor substrate is equal to the target square resistance; adjusted setting different from the adjusted setting in step 20 otherwise); etc. In parallel with step 23 of comparison and step 30 of ion implantation of the third semiconductor substrate, the second semiconductor substrate typically continues its journey on the production line.
[0040] Les étapes 10 et 20 sont mises en œuvre au moyen d’un système d’implantation ionique par immersion plasma PIM, tandis que l’étape 13 est mise en œuvre au moyen du calculateur précédemment décrit, la résistance carrée cible étant enregistrée dans la mémoire du calculateur. Steps 10 and 20 are implemented by means of a PIM plasma immersion ion implantation system, while step 13 is implemented by means of the previously described computer, the target square resistance being recorded in the computer memory.
[0041 ] La figure 3b montre un diagramme des étapes d’un procédé 3 de dopage de substrats semiconducteurs, selon un deuxième mode de réalisation du troisième aspect de l’invention. Selon le deuxième mode de réalisation, le procédé 3 comporte, en plus des étapes précédemment décrites, suite à l’étape 13 de comparaison de la résistance carrée calculée pour le premier substrat semiconducteur avec la résistance carrée cible, une étape 14 d’activation par recuit thermique du premier substrat semiconducteur ; puis une étape 15 de mesure de la résistance carrée du premier substrat semiconducteur ; puis une étape 16 de mise à jour de la table de correspondance avec le facteur de réflexion et la résistance carrée mesurés pour le premier substrat semiconducteur. Cela permet de continuer à alimenter la table de correspondance, au-delà de son établissement initial. Ainsi, la table de correspondance n’est pas figée et peut évoluer. Elle pourra notamment s’adapter à une modification des conditions opératoires au cours du temps. On entend par « conditions opératoires » les conditions propres à une chaîne de production donnée : état de surface des substrats semiconducteurs avant implantation, paramètres d’implantation, paramètres du recuit thermique. FIG. 3b shows a diagram of the steps of a method 3 for doping semiconductor substrates, according to a second embodiment of the third aspect of the invention. According to the second embodiment, method 3 comprises, in addition to the steps previously described, following step 13 of comparing the square resistance calculated for the first semiconductor substrate with the target square resistance, a step 14 of activation by thermal annealing of the first semiconductor substrate; then a step 15 of measuring the square resistance of the first semiconductor substrate; then a step 16 of updating the correspondence table with the reflection factor and the square resistance measured for the first semiconductor substrate. This allows to continue to feed the correspondence table, beyond its initial establishment. Thus, the correspondence table is not frozen and can evolve. In particular, it may adapt to a change in operating conditions over time. "Operating conditions" means the conditions specific to a given production line: surface condition of semiconductor substrates before implantation, implantation parameters, thermal annealing parameters.
[0042] Le procédé 3 selon le deuxième mode de réalisation peut être itéré au sein d’une chaîne de production industrielle : l’étape 20 est alors suivie de l’étape 21 de mesure d’un facteur de réflexion du deuxième substrat semiconducteur ; puis de l’étape 22 de calcul de la résistance carrée du deuxième substrat semiconducteur, au moyen du facteur de réflexion mesuré et de la table de correspondance ; puis de l’étape 23 de comparaison de la résistance carrée calculée pour le deuxième substrat semiconducteur avec la résistance carrée cible. L’étape 23 est alors suivie à la fois : The method 3 according to the second embodiment can be iterated within an industrial production chain: step 20 is then followed by step 21 of measuring a reflection factor of the second semiconductor substrate; then step 22 of calculating the square resistance of the second semiconductor substrate, at using the measured reflectance and the correspondence table; then step 23 of comparing the square resistance calculated for the second semiconductor substrate with the target square resistance. Step 23 is then followed at the same time:
- de l’étape 30 d’implantation ionique par immersion plasma du troisième substrat semiconducteur, précédemment décrite ; et - of step 30 of ion implantation by plasma immersion of the third semiconductor substrate, previously described; and
- d’une étape 24 d’activation par recuit thermique du deuxième substrat semiconducteur ; puis d’une étape 25 de mesure de la résistance carrée du deuxième substrat semiconducteur ; puis d’une étape 26 de mise à jour de la table de correspondance avec le facteur de réflexion et la résistance carrée mesurés pour le deuxième substrat semiconducteur. - a step 24 of activation by thermal annealing of the second semiconductor substrate; then a step 25 of measuring the square resistance of the second semiconductor substrate; then a step 26 of updating the correspondence table with the reflection factor and the square resistance measured for the second semiconductor substrate.
[0043] Selon le deuxième mode de réalisation du procédé 3, les étapes 14 d’activation par recuit thermique du premier substrat semiconducteur, et 20 d’implantation ionique par immersion plasma du deuxième substrat semiconducteur, sont toutes les deux consécutives à l’étape 13 de comparaison de la résistance carrée calculée pour le premier substrat semiconducteur avec la résistance carrée cible. L’étape 14 peut débuter avant ou après l’étape 20, ou les étapes 14 et 20 peuvent débuter simultanément. Lorsque le procédé 3 selon le deuxième mode de réalisation de l’invention est itéré au sein d’une chaîne de production industrielle, le minutage des étapes 14 et 20 ne préjuge pas de celui des étapes 15 et 16 d’une part, vis-à-vis de celui des étapes 21 à 26 d’autre part, puisque les étapes 14 et 20 ne sont pas de même durée : le recuit thermique est beaucoup plus long que l’implantation ionique par immersion plasma. De même, l’étape 24 d’activation par recuit thermique du deuxième substrat semiconducteur peut débuter avant ou après l’étape 30 d’implantation ionique par immersion plasma du troisième substrat semiconducteur, ou les étapes 24 et 30 peuvent débuter simultanément. According to the second embodiment of method 3, steps 14 of activation by thermal annealing of the first semiconductor substrate, and 20 of ion implantation by plasma immersion of the second semiconductor substrate, are both consecutive to the step 13 for comparing the square resistance calculated for the first semiconductor substrate with the target square resistance. Step 14 can start before or after step 20, or steps 14 and 20 can start simultaneously. When the method 3 according to the second embodiment of the invention is iterated within an industrial production chain, the timing of steps 14 and 20 does not prejudge that of steps 15 and 16 on the one hand, vis- compared to that of steps 21 to 26 on the other hand, since steps 14 and 20 are not of the same duration: thermal annealing is much longer than ion implantation by plasma immersion. Likewise, step 24 of activation by thermal annealing of the second semiconductor substrate can begin before or after step 30 of ion implantation by plasma immersion of the third semiconductor substrate, or steps 24 and 30 can start simultaneously.
[0044] Les étapes 14 et 24 sont mises en œuvre au moyen d’un four de recuit thermique ; les étapes 15 et 25 sont mises en œuvre au moyen d’un équipement de mesure de résistance carrée, par exemple un équipement de mesure de type 4 pointes ; les étapes 16 et 26 sont mises en œuvre au moyen du calculateur précédemment décrit. Steps 14 and 24 are implemented by means of a thermal annealing oven; steps 15 and 25 are implemented using square resistance measuring equipment, for example 4-point type measuring equipment; steps 16 and 26 are implemented using the computer described above.
[0045] Dans le procédé 3 selon l’un quelconque des modes de réalisation de l’invention, chaque étape 10, 20, 30 d’implantation ionique par immersion plasma d’un substrat semiconducteur peut être réalisée pour une seule face ou pour les deux faces du substrat semiconducteur. Le procédé 3 selon l’un quelconque des modes de réalisation de l’invention peut en outre comporter, avant chaque étape 10, 20, 30 d’implantation ionique par immersion plasma d’un substrat semiconducteur, une étape de préparation du substrat semiconducteur, par exemple par texturation et/ou polissage, puis nettoyage, d’une face ou des deux faces du substrat semiconducteur. L’étape 10, 20, 30 d’implantation ionique par immersion plasma est ensuite réalisée sur une ou deux des faces du substrat semiconducteur. Lorsque les deux faces du substrat semiconducteur sont implantées, on implante en deux étapes la face avant et la face arrière. Ces deux étapes peuvent être immédiatement consécutives ou non. In method 3 according to any one of the embodiments of the invention, each step 10, 20, 30 of ion implantation by plasma immersion of a semiconductor substrate can be carried out for a single face or for the two sides of the semiconductor substrate. Method 3 according to any one of the modes of embodiment of the invention may further comprise, before each step 10, 20, 30 of ion implantation by plasma immersion of a semiconductor substrate, a step of preparing the semiconductor substrate, for example by texturing and / or polishing, then cleaning , one side or both sides of the semiconductor substrate. Step 10, 20, 30 of ion implantation by plasma immersion is then carried out on one or two of the faces of the semiconductor substrate. When the two faces of the semiconductor substrate are implanted, the front face and the rear face are implanted in two stages. These two steps can be immediately consecutive or not.
[0046] Chaque substrat semiconducteur est généralement une plaquette de silicium. Le silicium de la plaquette peut être déjà dopé ou au contraire intrinsèque. L’étape 10, 20, 30 d’implantation ionique par immersion plasma peut être une implantation d’ions Bore ou Phosphore ou Arsenic, par exemple directement dans le silicium cristallin ou dans un oxyde chimique ou thermique préalablement réalisé en surface ou dans une couche de polysilicium présente en surface. La couche de polysilicium peut être obtenue soit par dépôt chimique en phase vapeur LPCVD (de l’anglais « Low Pressure Chemical Vapor Déposition »), soit par dépôt chimique en phase vapeur assisté par plasma PECVD (de l’anglais « Plasma-Enhanced Chemical Vapor Déposition »), soit à partir d’une couche mince de silicium amorphe. Each semiconductor substrate is generally a silicon wafer. The silicon in the wafer may already be doped or, on the contrary, intrinsic. The step 10, 20, 30 of ion implantation by plasma immersion can be an implantation of boron or phosphorus or arsenic ions, for example directly in crystalline silicon or in a chemical or thermal oxide previously produced on the surface or in a layer of polysilicon present on the surface. The polysilicon layer can be obtained either by chemical vapor deposition LPCVD (from English “Low Pressure Chemical Vapor Deposition”), or by chemical vapor deposition assisted by plasma PECVD (from English “Plasma-Enhanced Chemical Vapor Déposition ”), either from a thin layer of amorphous silicon.
[0047] Les différents équipements sollicités à chaque étape des procédés 1 et 3 précédemment décrits, éventuellement précédés du procédé 2 précédemment décrit, sont par ailleurs intégrés au sein d’une chaîne de production industrielle. Ainsi, dans le cas le plus complet, chaque substrat semiconducteur est automatiquement agencé au sein du système d’implantation ionique par immersion plasma PIM, puis vis-à-vis de la source et du capteur de lumière pour la mesure d’un facteur de réflexion, puis dans un four de recuit thermique, puis vis-à-vis d’un équipement de mesure de résistance carrée. The different equipment used at each stage of the methods 1 and 3 previously described, possibly preceded by the method 2 previously described, are also integrated within an industrial production chain. Thus, in the most complete case, each semiconductor substrate is automatically arranged within the ion implantation system by PIM plasma immersion, then vis-à-vis the source and the light sensor for the measurement of a factor of reflection, then in a thermal annealing oven, then with respect to a square resistance measurement equipment.
[0048] La chaîne de production industrielle est de préférence une chaîne de production de cellules solaires. Cependant, les procédés 1 , 2 et 3 selon l’invention peuvent être mis en œuvre lors de la fabrication d’autres dispositifs électroniques, par exemple pour la formation de jonction mince (« shallow junction » en anglais) dans les systèmes MOS ULSI (« metal-oxide-semiconductor ultralarge-scale-integration »). The industrial production line is preferably a production line for solar cells. However, the methods 1, 2 and 3 according to the invention can be implemented during the manufacture of other electronic devices, for example for the formation of thin junction (“shallow junction” in English) in ULSI MOS systems ( "Metal-oxide-semiconductor ultralarge-scale-integration").
[0049] La figure 2 montre un diagramme des étapes d’un procédé 2 d’établissement d’une table de correspondance entre facteur de réflexion d’un substrat semiconducteur après implantation ionique par immersion plasma et avant recuit thermique, et résistance carrée du substrat semiconducteur après recuit thermique, selon un deuxième aspect de l’invention. Le procédé 2 comporte, pour tout entier naturel N d’un intervalle [1 ; n] avec n supérieur ou égal à 2 et de préférence n supérieur ou égale à 3 : une étape 100 d’implantation ionique par immersion plasma d’une N-ième dose distincte dans un N-ième substrat semiconducteur distinct ; puis une étape 1 10 de mesure d’un facteur de réflexion du N-ième substrat semiconducteur ; puis une étape 140 d’activation des dopants par recuit thermique du N-ième subtrat semiconducteur, afin de former par exemple un surdopage n+ ou p+ ; puis une étape 150 de mesure d’une résistance carrée du N-ième substrat semiconducteur ; puis une étape 160 de mise à jour de la table de correspondance avec le facteur de réflexion et la résistance carrée mesurés pour le N-ième substrat semiconducteur. Les étapes 100, 1 10, 140, 150 et 160 sont donc itérées au moins pour des premier et deuxième substrats semiconducteurs distincts, avec respectivement des première et deuxième doses distinctes, et de préférence au moins pour des premier, deuxième et troisième substrats semiconducteurs distincts, avec respectivement des première, deuxième et troisième doses distinctes. FIG. 2 shows a diagram of the steps of a method 2 of establishing a correspondence table between reflection factor of a semiconductor substrate after ion implantation by plasma immersion and before thermal annealing, and square resistance of the semiconductor substrate after thermal annealing, according to a second aspect of the invention. Method 2 comprises, for any natural integer N of an interval [1; n] with n greater than or equal to 2 and preferably n greater than or equal to 3: a step 100 of ion implantation by plasma immersion of an N-th distinct dose in an N-th distinct semiconductor substrate; then a step 1 10 for measuring a reflection factor of the N th semiconductor substrate; then a step 140 of activating the dopants by thermal annealing of the N th semiconductor subtrate, in order to form for example an n + or p + overdoping; then a step 150 of measuring a square resistance of the N-th semiconductor substrate; then a step 160 of updating the correspondence table with the reflection factor and the square resistance measured for the N-th semiconductor substrate. Steps 100, 110, 140, 150 and 160 are therefore iterated at least for first and second separate semiconductor substrates, with first and second separate doses respectively, and preferably at least for first, second and third separate semiconductor substrates , with first, second and third separate doses, respectively.
[0050] L’étape 100 est mise en œuvre au moyen d’un système d’implantation ionique par immersion plasma PIM ; l’étape 1 10 est mise en œuvre au moyen de la source de lumière et du capteur de lumière précédemment décrits ; l’étape 140 est mise en œuvre au moyen d’un four de recuit thermique, par exemple un four d’oxydation classique tel qu’un four à tube de quartz, ou dans un four à recuit rapide RTP (de l’anglais « Rapid Thermal Processing ») tel qu’un four à lampes, etc. ; l’étape 150 est mise en œuvre au moyen d’un équipement de mesure de résistance carrée, par exemple un équipement de mesure de type 4 pointes ; l’étape 160 est mise en œuvre au moyen du calculateur précédemment décrit. Step 100 is implemented by means of a PIM plasma immersion ion implantation system; step 1 10 is implemented by means of the light source and the light sensor previously described; step 140 is implemented by means of a thermal annealing furnace, for example a conventional oxidation furnace such as a quartz tube furnace, or in an RTP rapid annealing furnace. Rapid Thermal Processing ”) such as a lamp oven, etc. ; step 150 is implemented using square resistance measuring equipment, for example 4-point type measuring equipment; step 160 is implemented using the computer described above.
[0051 ] Contrairement à l’étape 1 1 de mesure d’un facteur de réflexion précédemment décrite dans le cadre du procédé 1 de détermination d’une résistance carrée ou du procédé 3 de dopage de substrats semi-conducteurs, chaque étape 1 10 de mesure d’un facteur de réflexion dans le cadre du procédé 2 d’établissement de la table de correspondance est préférentiellement réalisée à plusieurs longueurs d’onde. Cela permet d’obtenir plusieurs tables de correspondance, chacune à une longueur d’onde donnée, et de choisir parmi elles celle qui présente la meilleure corrélation entre facteur de réflexion et résistance carrée. L’étape 1 1 de mesure d’un facteur de réflexion dans le cadre du procédé 1 de détermination d’une résistance carrée ou du procédé 3 de dopage de substrats semi-conducteurs est ensuite préférentiellement réalisée à la longueur d’onde ayant donné la table de correspondance ayant la meilleure corrélation. Unlike step 1 1 of measuring a reflection factor previously described in the context of method 1 of determining a square resistance or of method 3 of doping semiconductor substrates, each step 1 10 of measurement of a reflection factor in the context of method 2 for establishing the correspondence table is preferably carried out at several wavelengths. This makes it possible to obtain several correspondence tables, each at a given wavelength, and to choose from among them the one which has the best correlation between reflection factor and square resistance. Step 11 of measuring a reflection factor in the context of method 1 of determining a square resistance or the method 3 of doping semiconductor substrates is then preferably carried out at the wavelength having given the correspondence table having the best correlation.
[0052] Le procédé 2 d’établissement de la table de correspondance peut être réalisé avant le procédé 1 de détermination d’une résistance carrée ou le procédé 3 de dopage de substrats semi-conducteurs. Method 2 of establishing the correspondence table can be carried out before method 1 of determining a square resistance or method 3 of doping semiconductor substrates.
[0053] Naturellement, l’invention n’est pas limitée aux modes de réalisation décrits en référence aux figures et des variantes pourraient être envisagées sans sortir du cadre de l’invention. Naturally, the invention is not limited to the embodiments described with reference to the figures and variants could be envisaged without departing from the scope of the invention.

Claims

REVENDICATIONS
1. Procédé (1 ) de détermination d’une résistance carrée d’un substrat semiconducteur après implantation ionique par immersion plasma et recuit thermique, comprenant une étape (12) de calcul de la résistance carrée du substrat semiconducteur au moyen d’un facteur de réflexion du substrat semiconducteur après son implantation ionique par immersion plasma et avant son recuit thermique, et d’une table de correspondance entre facteur de réflexion avant recuit thermique et résistance carrée après recuit thermique, l’étape de calcul (12) étant mise en œuvre au moyen d’un calculateur comportant une mémoire dans laquelle est enregistrée la table de correspondance. 1. Method (1) for determining a square resistance of a semiconductor substrate after ion implantation by plasma immersion and thermal annealing, comprising a step (12) of calculating the square resistance of the semiconductor substrate by means of a factor of reflection of the semiconductor substrate after its ion implantation by plasma immersion and before its thermal annealing, and of a correspondence table between reflection factor before thermal annealing and square resistance after thermal annealing, the calculation step (12) being implemented by means of a computer comprising a memory in which the correspondence table is recorded.
2. Procédé (1 ) de détermination selon la revendication précédente, caractérisé en ce qu’il comporte en outre une étape (11 ) de mesure du facteur de réflexion du substrat semiconducteur après son implantation ionique par immersion plasma et avant son recuit thermique. 2. Method (1) of determination according to the preceding claim, characterized in that it further comprises a step (11) of measurement of the reflection factor of the semiconductor substrate after its ion implantation by plasma immersion and before its thermal annealing.
3. Procédé (2) d’établissement d’une table de correspondance entre facteur de réflexion d’un substrat semiconducteur après implantation ionique par immersion plasma et avant recuit thermique, et résistance carrée du substrat semiconducteur après recuit thermique, le procédé (2) comportant, pour tout entier naturel N d’un intervalle [1 ; n] avec n supérieur ou égal à 2 : 3. Method (2) of establishing a correspondence table between reflection factor of a semiconductor substrate after ion implantation by plasma immersion and before thermal annealing, and square resistance of the semiconductor substrate after thermal annealing, the method (2) comprising, for any natural integer N of an interval [1; n] with n greater than or equal to 2:
- une étape (100) d’implantation ionique par immersion plasma d’une N-ième dose distincte dans un N-ième substrat semiconducteur distinct ; - a step (100) of ion implantation by plasma immersion of a N-th distinct dose in an N-th distinct semiconductor substrate;
- une étape (110) de mesure d’un facteur de réflexion du N-ième substrat semiconducteur après son implantation ionique par immersion plasma ; - a step (110) of measuring a reflection factor of the N th semiconductor substrate after its ion implantation by plasma immersion;
- une étape (140) d’activation par recuit thermique du N-ième substrat semiconducteur ; - A step (140) of activation by thermal annealing of the N th semiconductor substrate;
- une étape (150) de mesure d’une résistance carrée du N-ième substrat semiconducteur après son activation par recuit thermique ; - a step (150) of measuring a square resistance of the N th semiconductor substrate after its activation by thermal annealing;
- une étape (160) de mise à jour de la table de correspondance avec le facteur de réflexion et la résistance carrée mesurés pour le N-ième substrat semiconducteur. - A step (160) of updating the correspondence table with the reflection factor and the square resistance measured for the N-th semiconductor substrate.
4. Procédé (2) d’établissement selon la revendication précédente, caractérisé en ce que n est supérieur ou égal à 3, chacune des étapes (100, 110, 140, 150, 160) étant réalisée au moins pour des premier, deuxième et troisième substrats semiconducteurs distincts, avec respectivement des première, deuxième et troisième doses distinctes. 4. Method (2) of establishment according to the preceding claim, characterized in that n is greater than or equal to 3, each of the steps (100, 110, 140, 150, 160) being produced at least for first, second and third separate semiconductor substrates, with first, second and third separate doses respectively.
5. Procédé (2) d’établissement selon l’une quelconque des revendications 3 ou 4, caractérisé en ce que chaque étape (110) de mesure d’un facteur de réflexion est réalisée à plusieurs longueurs d’onde. 5. Method (2) of establishment according to any one of claims 3 or 4, characterized in that each step (110) of measurement of a reflection factor is carried out at several wavelengths.
6. Procédé (3) de dopage de substrats semi-conducteurs comprenant 6. Method (3) for doping semiconductor substrates comprising
- une étape (10) d’implantation ionique par immersion plasma d’un premier substrat semiconducteur, avec un paramétrage initial ; - a step (10) of ion implantation by plasma immersion of a first semiconductor substrate, with an initial configuration;
- une étape (11 ) de mesure d’un facteur de réflexion du premier substrat semiconducteur après son implantation ionique par immersion plasma ; - a step (11) of measuring a reflection factor of the first semiconductor substrate after its ion implantation by plasma immersion;
- une étape (12) de calcul de la résistance carrée du premier substrat semiconducteur au moyen du facteur de réflexion mesuré et d’une table de correspondance entre facteur de réflexion avant recuit thermique et résistance carrée après recuit thermique ; - a step (12) of calculating the square resistance of the first semiconductor substrate using the measured reflection factor and a correspondence table between reflection factor before thermal annealing and square resistance after thermal annealing;
- une étape (13) de comparaison de la résistance carrée calculée pour le premier substrat semiconducteur avec une résistance carrée cible ; - a step (13) of comparing the square resistance calculated for the first semiconductor substrate with a target square resistance;
- une étape (20) d’implantation ionique par immersion plasma d’un deuxième substrat semiconducteur, avec un paramétrage ajusté en fonction d’un résultat de l’étape de comparaison précédente : paramétrage ajusté identique au paramétrage initial si la résistance carrée calculée pour le premier substrat semiconducteur est égale à la résistance carrée cible ; paramétrage ajusté différent du paramétrage initial sinon. a step (20) of ion implantation by plasma immersion of a second semiconductor substrate, with a setting adjusted as a function of a result of the preceding comparison step: adjusted setting identical to the initial setting if the square resistance calculated for the first semiconductor substrate is equal to the target square resistance; adjusted setting different from the initial setting otherwise.
7. Procédé (10) de dopage selon la revendication précédente, caractérisé en ce que le facteur de réflexion du premier substrat semiconducteur est mesuré à une seule longueur d’onde. 7. A doping method (10) according to the preceding claim, characterized in that the reflection factor of the first semiconductor substrate is measured at a single wavelength.
8. Procédé (10) de dopage selon la revendication précédente, caractérisé en ce que la longueur d’onde de mesure est comprise entre 280 nm et 390 nm. 8. A doping method (10) according to the preceding claim, characterized in that the measurement wavelength is between 280 nm and 390 nm.
9. Procédé (10) de dopage selon l’une quelconque des revendications 6 à 8, caractérisé en ce qu’il comporte en outre : 9. A doping method (10) according to any one of claims 6 to 8, characterized in that it further comprises:
- une étape (14) d’activation par recuit thermique du premier substrat semiconducteur ; - une étape (15) de mesure de la résistance carrée du premier substrat semiconducteur après son activation par recuit thermique ; - A step (14) of activation by thermal annealing of the first semiconductor substrate; - a step (15) of measuring the square resistance of the first semiconductor substrate after its activation by thermal annealing;
- une étape (16) de mise à jour de la table de correspondance avec le facteur de réflexion et la résistance carrée mesurés pour le premier substrat semiconducteur. - A step (16) of updating the correspondence table with the reflection factor and the square resistance measured for the first semiconductor substrate.
10. Procédé (10) de dopage selon l’une quelconque des revendications 6 à 9, caractérisé en ce qu’il comporte une étape initiale d’établissement de la table de correspondance entre facteur de réflexion avant recuit thermique et résistance carrée après recuit thermique, selon l’une quelconque des revendications 3 à 5. 10. A doping method (10) according to any one of claims 6 to 9, characterized in that it comprises an initial step of establishing the correspondence table between reflection factor before thermal annealing and square resistance after thermal annealing according to any one of claims 3 to 5.
11. Procédé (10) de dopage selon l’une quelconque des revendications 6 à 10, mis en œuvre lors de la fabrication de cellules solaires. 11. A doping method (10) according to any one of claims 6 to 10, implemented during the manufacture of solar cells.
12. Chaîne de production industrielle comportant des moyens aptes et destinés à mettre en œuvre un procédé selon l’une quelconque des revendications précédentes. 12. Industrial production line comprising suitable means and intended to implement a process according to any one of the preceding claims.
PCT/EP2019/082633 2018-11-26 2019-11-26 Method for determining a sheet resistance of a semiconductor substrate after plasma-immersion ion implantation and thermal annealing WO2020109333A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021529398A JP2022511762A (en) 2018-11-26 2019-11-26 Methods for determining sheet resistance of semiconductor substrates after plasma immersion ion implantation and thermal annealing
EP19806279.6A EP3888117A1 (en) 2018-11-26 2019-11-26 Method for determining a sheet resistance of a semiconductor substrate after plasma-immersion ion implantation and thermal annealing

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1871842A FR3089014B1 (en) 2018-11-26 2018-11-26 METHOD FOR DETERMINING A SQUARE RESISTANCE OF A SEMICONDUCTOR SUBSTRATE AFTER ION IMPLANTATION BY PLASMA IMMERSION AND BEFORE THERMAL ANNEALING
FR1871842 2018-11-26

Publications (1)

Publication Number Publication Date
WO2020109333A1 true WO2020109333A1 (en) 2020-06-04

Family

ID=68072450

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2019/082633 WO2020109333A1 (en) 2018-11-26 2019-11-26 Method for determining a sheet resistance of a semiconductor substrate after plasma-immersion ion implantation and thermal annealing

Country Status (4)

Country Link
EP (1) EP3888117A1 (en)
JP (1) JP2022511762A (en)
FR (1) FR3089014B1 (en)
WO (1) WO2020109333A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5861632A (en) * 1997-08-05 1999-01-19 Advanced Micro Devices, Inc. Method for monitoring the performance of an ion implanter using reusable wafers
US20050200850A1 (en) * 2002-03-01 2005-09-15 Borden Peter G. Apparatus and method for measuring a property of a layer in a multilayered structure
US20080318345A1 (en) 2007-06-22 2008-12-25 Persing Harold M Plasma ion implantation process control using reflectometry

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5861632A (en) * 1997-08-05 1999-01-19 Advanced Micro Devices, Inc. Method for monitoring the performance of an ion implanter using reusable wafers
US20050200850A1 (en) * 2002-03-01 2005-09-15 Borden Peter G. Apparatus and method for measuring a property of a layer in a multilayered structure
US20080318345A1 (en) 2007-06-22 2008-12-25 Persing Harold M Plasma ion implantation process control using reflectometry

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ANTOINE VEAU ET AL: "Plasma immersion ion implantation (PIII): New path for optimizing doping profiles of advanced phosphorus emitters", AIP CONFERENCE PROCEEDINGS, vol. 1999, 10 August 2018 (2018-08-10), NEW YORK, US, pages 110007, XP055637960, ISSN: 0094-243X, DOI: 10.1063/1.5049316 *

Also Published As

Publication number Publication date
JP2022511762A (en) 2022-02-01
FR3089014B1 (en) 2022-08-05
EP3888117A1 (en) 2021-10-06
FR3089014A1 (en) 2020-05-29

Similar Documents

Publication Publication Date Title
EP2786425B1 (en) P-n diode having a controlled heterostructure self-positioned on hgcdte, for infrared imagers
EP0801419A1 (en) Process of making a thin semiconductor film comprising electronic devices
FR3049763A1 (en)
EP3660930A1 (en) Method for manufacturing a photodiode array made of germanium and with low dark current
EP2184769B1 (en) Method for preparing a layer comprising a nickel monosilicide NiSi on a substrate containing silicon
EP3084402A2 (en) Method and system for monitoring the quality of photovoltaic cells
EP2337076A1 (en) Microelectronic device, in particular back illuminated imaging device and method for manufacturing same
EP3888117A1 (en) Method for determining a sheet resistance of a semiconductor substrate after plasma-immersion ion implantation and thermal annealing
FR2974240A1 (en) REAR-SIDED LIGHT-SENSING SENSOR BY JUNCTION
EP4030467B1 (en) Method for direct hydrophilic bonding of substrates
EP2216809A1 (en) A method of characterizing an ionic implantation process
FR3048819A1 (en) LASER IRRADIATION DOPING COMPENSATION FOR THE MANUFACTURE OF HETEROJUNCTION SOLAR CELLS
EP3660928B1 (en) Method for manufacturing photovoltaic cells
EP4174474A1 (en) Method for determining the position of at least one defectivity on semiconductor substrates, associated detection method and device
EP3841618B1 (en) Creation of n+ and n++ doped regions for a solar cell
FR3139939A1 (en) Solid phase crystallization process of an amorphous layer
EP3242335B1 (en) Process for manufacturing a heterojunction photovoltaic cell
EP2032974A1 (en) Method and apparatus for optically characterizing the doping of a substrate
EP3826077A1 (en) Method for manufacturing a photovoltaic cell
EP1440467A2 (en) Method of characterising an implantation step in a substrate of material
EP4199118A1 (en) Method for thermally activating a passivation layer
EP4262082A1 (en) System for processing a photovoltaic module to increase the efficiency thereof
WO2023170363A1 (en) Method for correcting the thickness of a piezoelectric layer
FR3027733A1 (en) PROCESS FOR PRODUCING A PHOTOVOLTAIC CELL
FR3091000A1 (en) METHOD FOR MANUFACTURING A SUBSTRATE FOR A FRONT SIDE IMAGE SENSOR

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19806279

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021529398

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019806279

Country of ref document: EP

Effective date: 20210628