WO2020090423A1 - 太陽電池の製造方法、太陽電池、および太陽電池モジュール - Google Patents

太陽電池の製造方法、太陽電池、および太陽電池モジュール Download PDF

Info

Publication number
WO2020090423A1
WO2020090423A1 PCT/JP2019/040249 JP2019040249W WO2020090423A1 WO 2020090423 A1 WO2020090423 A1 WO 2020090423A1 JP 2019040249 W JP2019040249 W JP 2019040249W WO 2020090423 A1 WO2020090423 A1 WO 2020090423A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode layer
metal electrode
type semiconductor
solar cell
layer
Prior art date
Application number
PCT/JP2019/040249
Other languages
English (en)
French (fr)
Inventor
正典 兼松
足立　大輔
Original Assignee
株式会社カネカ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社カネカ filed Critical 株式会社カネカ
Priority to JP2020553739A priority Critical patent/JP7356445B2/ja
Priority to CN201980057021.8A priority patent/CN112640133B/zh
Publication of WO2020090423A1 publication Critical patent/WO2020090423A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Definitions

  • the present invention relates to a method of manufacturing a back electrode type (back contact type) solar cell, a back electrode type solar cell, and a solar cell module including the solar cell.
  • Patent Document 1 discloses a back electrode type solar cell.
  • the solar cell described in Patent Document 1 has a semiconductor substrate, a first conductivity type semiconductor layer and a first electrode layer sequentially laminated on the back surface side of the semiconductor substrate, and another portion on the back surface side of the semiconductor substrate in order.
  • the second conductive type semiconductor layer and the second electrode layer are provided.
  • the first electrode layer and the second electrode layer are separated from each other to prevent a short circuit.
  • each of the first electrode layer and the second electrode layer includes a transparent electrode layer and a metal electrode layer.
  • the metal electrode layer can be formed relatively easily by a screen printing method using a silver paste, for example.
  • the transparent electrode layer needs to be formed separately by, for example, a photolithography method using a mask, and the forming process is relatively complicated.
  • An object of the present invention is to provide a method for manufacturing a solar cell, a solar cell, and a solar cell module capable of simplifying the formation of a transparent electrode layer.
  • a method for manufacturing a solar cell according to the present invention includes a semiconductor substrate having two main surfaces, a first conductive type semiconductor layer and a second conductive type semiconductor layer arranged on one main surface side of the semiconductor substrate, and a first conductive type.
  • a back electrode type solar cell including a first transparent electrode layer and a first metal electrode layer corresponding to the second semiconductor layer and a second transparent electrode layer and a second metal electrode layer corresponding to the second conductivity type semiconductor layer
  • a method for forming a first conductivity type semiconductor layer on a part of one main surface side of a semiconductor substrate, and forming a second conductivity type semiconductor layer on another part of one main surface side of a semiconductor substrate A forming step, a transparent conductive film forming step of forming a transparent conductive film over the first conductive type semiconductor layer and the second conductive type semiconductor layer, and a transparent conductive film forming step of the first conductive type semiconductor layer via the transparent conductive film.
  • a first metal electrode layer is formed on top of the second conductive type semiconductive
  • a printing material containing a particulate metal material, a resin material and a solvent is printed and cured to form a first metal electrode layer and a second metal electrode layer.
  • the resin of the first metal electrode layer and the periphery thereof is formed.
  • the transparent conductive film is patterned using the film, the second metal electrode layer, and the resin film around the second metal electrode layer as a mask.
  • a solar cell according to the present invention includes a semiconductor substrate having two main surfaces, a first conductivity type semiconductor layer and a second conductivity type semiconductor layer arranged on one main surface side of the semiconductor substrate, and a first conductivity type semiconductor layer.
  • a back electrode type solar cell comprising a first transparent electrode layer and a first metal electrode layer corresponding to, and a second transparent electrode layer and a second metal electrode layer corresponding to a second conductivity type semiconductor layer, The first transparent electrode layer and the first metal electrode layer have a strip shape, the width of the first transparent electrode layer is narrower than that of the first metal electrode layer, and the second transparent electrode layer and the second metal electrode layer have a strip shape.
  • the band width of the second transparent electrode layer is narrower than the band width of the second metal electrode layer, and the first metal electrode layer and the second metal electrode layer are formed on the periphery of the first metal electrode layer and the periphery of the second metal electrode layer.
  • a resin film is formed in which the resin material in the printing material of the electrode layer is unevenly distributed.
  • the solar cell module according to the present invention includes the above-mentioned solar cell.
  • the formation of the transparent electrode layer of the solar cell can be simplified.
  • FIG. 3 is a sectional view taken along line III-III in the solar cell of FIG. 2. It is a figure which shows the semiconductor layer forming process in the manufacturing method of the solar cell which concerns on this embodiment. It is a figure which shows the transparent conductive film formation process in the manufacturing method of the solar cell which concerns on this embodiment. It is a figure which shows the metal electrode layer forming process in the manufacturing method of the solar cell which concerns on this embodiment. It is a figure which shows the transparent electrode layer forming process in the manufacturing method of the solar cell which concerns on this embodiment.
  • 5A is a result of observing a portion A between the metal electrode layers in FIG. 5A using a SEM at a magnification of 450 times.
  • 5B is a result of observing a portion B between the metal electrode layers in FIG. 5B using an SEM at a magnification of 5000 times.
  • FIG. 1 is a side view showing an example of a solar cell module according to this embodiment.
  • the solar cell module 100 includes a plurality of solar cells 1 arranged two-dimensionally.
  • the solar cells 1 are connected in series and / or in parallel by the wiring member 2.
  • the wiring member 2 is connected to the bus bar portion (described later) in the electrode layer of the solar cell 1.
  • the wiring member 2 is, for example, a known interconnector such as a tab.
  • the solar cell 1 and the wiring member 2 are sandwiched by the light receiving surface protection member 3 and the back surface protection member 4.
  • a liquid or solid encapsulating material 5 is filled between the light-receiving surface protection member 3 and the back surface protection member 4, whereby the solar cell 1 and the wiring member 2 are sealed.
  • the light-receiving surface protection member 3 is, for example, a glass substrate
  • the back surface protection member 4 is a glass substrate or a metal plate.
  • the sealing material 5 is, for example, a transparent resin.
  • the solar battery cell (hereinafter, referred to as a solar battery) 1 will be described in detail.
  • FIG. 2 is a view of the solar cell according to the present embodiment as viewed from the back surface side.
  • the solar cell 1 shown in FIG. 2 is a back electrode type solar cell.
  • the solar cell 1 includes a semiconductor substrate 11 having two main surfaces, and has a first conductivity type region 7 and a second conductivity type region 8 on the main surface of the semiconductor substrate 11.
  • the first conductivity type region 7 has a so-called comb shape, and has a plurality of finger portions 7f corresponding to comb teeth and a bus bar portion 7b corresponding to a comb tooth supporting portion.
  • the bus bar portion 7b extends in the first direction (X direction) along one side of the semiconductor substrate 11, and the finger portion 7f extends from the bus bar portion 7b in the second direction (Y direction) intersecting the first direction. ).
  • the second conductivity type region 8 has a so-called comb shape, and has a plurality of finger portions 8f corresponding to comb teeth and a bus bar portion 8b corresponding to a supporting portion of the comb teeth.
  • the bus bar portion 8b extends in the first direction (X direction) along the other side portion facing one side portion of the semiconductor substrate 11, and the finger portion 8f extends from the bus bar portion 8b in the second direction (Y direction).
  • the finger portions 7f and the finger portions 8f have a strip shape extending in the second direction (Y direction) and are alternately provided in the first direction (X direction).
  • the first conductivity type region 7 and the second conductivity type region 8 may be formed in a stripe shape.
  • FIG. 3 is a sectional view taken along line III-III of the solar cell of FIG.
  • the solar cell 1 includes a passivation layer 13 laminated on the light receiving surface side which is the main surface of the semiconductor substrate 11 on the light receiving side. Further, the solar cell 1 is sequentially laminated on a part (mainly, the first conductivity type region 7) on the back surface side which is a main surface (one main surface) opposite to the light receiving surface of the main surface of the semiconductor substrate 11.
  • the passivation layer 23, the first conductivity type semiconductor layer 25, and the first electrode layer 27 are provided.
  • the solar cell 1 includes a passivation layer 33, a second conductivity type semiconductor layer 35, and a second electrode which are sequentially stacked on another part (mainly, the second conductivity type region 8) on the back surface side of the semiconductor substrate 11.
  • the layer 37 is provided.
  • the semiconductor substrate 11 is formed of a crystalline silicon material such as single crystal silicon or polycrystalline silicon.
  • the semiconductor substrate 11 is, for example, an n-type semiconductor substrate in which a crystalline silicon material is doped with an n-type dopant.
  • the semiconductor substrate 11 may be, for example, a p-type semiconductor substrate obtained by doping a crystalline silicon material with a p-type dopant.
  • Examples of the n-type dopant include phosphorus (P).
  • Examples of p-type dopants include boron (B).
  • the semiconductor substrate 11 functions as a photoelectric conversion substrate that absorbs incident light from the light receiving surface side and generates photocarriers (electrons and holes).
  • the semiconductor substrate 11 may have a pyramid-shaped fine uneven structure called a texture structure on the back surface side. As a result, the efficiency of collecting the light that has passed through the semiconductor substrate 11 without being absorbed is improved. Further, the semiconductor substrate 11 may have a pyramid-shaped fine uneven structure called a texture structure on the light-receiving surface side. Thereby, the reflection of incident light on the light receiving surface is reduced, and the light confinement effect in the semiconductor substrate 11 is improved.
  • the passivation layer 13 is formed on the light receiving surface side of the semiconductor substrate 11.
  • the passivation layer 23 is formed in the first conductivity type region 7 on the back surface side of the semiconductor substrate 11.
  • the passivation layer 33 is formed in the second conductivity type region 8 on the back surface side of the semiconductor substrate 11.
  • the passivation layers 13, 23, 33 are made of, for example, an intrinsic (i-type) amorphous silicon material.
  • the passivation layers 13, 23 and 33 suppress recombination of carriers generated in the semiconductor substrate 11 and improve carrier recovery efficiency.
  • An antireflection layer made of a material such as SiO, SiN, or SiON may be provided on the passivation layer 13 on the light receiving surface side of the semiconductor substrate 11.
  • the first conductivity type semiconductor layer 25 is formed on the passivation layer 23, that is, in the first conductivity type region 7 on the back surface side of the semiconductor substrate 11.
  • the first conductivity type semiconductor layer 25 is formed of, for example, an amorphous silicon material.
  • the first conductivity type semiconductor layer 25 is, for example, a p-type semiconductor layer in which an amorphous silicon material is doped with a p-type dopant (for example, the above-mentioned boron (B)).
  • the second conductivity type semiconductor layer 35 is formed on the passivation layer 33, that is, in the second conductivity type region 8 on the back surface side of the semiconductor substrate 11.
  • the second conductivity type semiconductor layer 35 is formed of, for example, an amorphous silicon material.
  • the second conductivity type semiconductor layer 35 is, for example, an n-type semiconductor layer in which an amorphous silicon material is doped with an n-type dopant (for example, phosphorus (P) described above).
  • the first conductive type semiconductor layer 25 may be an n type semiconductor layer and the second conductive type semiconductor layer 35 may be a p type semiconductor layer.
  • the first conductivity type semiconductor layer 25 and the passivation layer 23, and the second conductivity type semiconductor layer 35 and the passivation layer 33 are in the form of a strip extending in the second direction (Y direction), and the first direction (X direction). ) Are lined up alternately. Part of the second conductivity type semiconductor layer 35 and the passivation layer 33 may overlap a part of the adjacent first conductivity type semiconductor layer 25 and the passivation layer 23 (not shown).
  • the first electrode layer 27 is formed corresponding to the first conductivity type semiconductor layer 25, specifically, on the first conductivity type semiconductor layer 25 in the first conductivity type region 7 on the back surface side of the semiconductor substrate 11.
  • the second electrode layer 37 is formed corresponding to the second conductivity type semiconductor layer 35, specifically, on the second conductivity type semiconductor layer 35 in the second conductivity type region 8 on the back surface side of the semiconductor substrate 11.
  • the first electrode layer 27 includes a first transparent electrode layer 28 and a first metal electrode layer 29, which are sequentially stacked on the first conductivity type semiconductor layer 25.
  • the second electrode layer 37 includes a second transparent electrode layer 38 and a second metal electrode layer 39 which are sequentially stacked on the second conductivity type semiconductor layer 35.
  • the first transparent electrode layer 28 and the second transparent electrode layer 38 are formed of a transparent conductive material.
  • the transparent conductive material include ITO (Indium Tin Oxide: composite oxide of indium oxide and tin oxide).
  • the first metal electrode layer 29 and the second metal electrode layer 39 are formed of a particulate metal material such as silver, copper, or aluminum, an insulating resin material, and a conductive paste material containing a solvent.
  • the first electrode layer 27 and the second electrode layer 37 that is, the first transparent electrode layer 28, the second transparent electrode layer 38, the first metal electrode layer 29, and the second metal electrode layer 39 are arranged in the second direction (Y direction).
  • the strips extend and are arranged alternately in the first direction (X direction).
  • the first transparent electrode layer 28 and the second transparent electrode layer 38 are separated from each other, and the first metal electrode layer 29 and the second metal electrode layer 39 are also separated from each other.
  • the band width of the first transparent electrode layer 28 in the first direction (X direction) is narrower than the band width of the first metal electrode layer 29 in the first direction (X direction), and is smaller than the band width of the second transparent electrode layer 38 in the first direction.
  • the band width in the (X direction) is narrower than the band width in the first direction (X direction) of the second metal electrode layer 39.
  • a film 40 is formed (details will be described later).
  • a part of the first conductivity type semiconductor layer 25 and a part of the second conductivity type semiconductor layer 35 between the first metal electrode layer 29 and the second metal electrode layer 39 are covered with the resin film 40.
  • the valley portion of the uneven structure (texture structure) of the first conductivity type semiconductor layer 25 and the uneven structure of the second conductivity type semiconductor layer 35 is covered with the resin film 40.
  • the top of the concavo-convex structure of the first conductivity type semiconductor layer 25 and the top of the concavo-convex structure of the second conductivity type semiconductor layer 35 are the resin film 40. It is not covered with and is exposed.
  • the conductive film 48 is arranged in an island shape (not continuously). More specifically, a transparent conductive layer is provided between the trough portion of the concavo-convex structure of the first conductivity type semiconductor layer 25 and the resin film 40 and between the trough portion of the concavo-convex structure of the second conductivity type semiconductor layer 35 and the resin film 40. Membranes 48 are arranged in islands.
  • the contact area between the first metal electrode layer 29 and the first conductivity type semiconductor layer 25 is less than half the contact area between the first transparent electrode layer 28 and the first conductivity type semiconductor layer 25, and the second metal electrode layer 39.
  • the contact area between the second conductive type semiconductor layer 35 and the second conductive type semiconductor layer 35 is half or less than the contact area between the second transparent electrode layer 38 and the second conductive type semiconductor layer 35.
  • FIG. 4A is a diagram showing a semiconductor layer forming step in the method for manufacturing a solar cell according to the present embodiment
  • FIG. 4B is a diagram showing a transparent conductive layer forming step in the method for manufacturing a solar cell according to the present embodiment.
  • FIG. 4C is a diagram showing a metal electrode layer forming step in the method for manufacturing a solar cell according to the present embodiment
  • FIG. 4D is a diagram showing a transparent electrode layer forming step in the method for manufacturing a solar cell according to the present embodiment. is there. 4A to 4D, the back surface side of the semiconductor substrate 11 is shown, and the front surface side of the semiconductor substrate 11 is omitted.
  • the conductive type semiconductor layer 25 is formed (semiconductor layer forming step). For example, a CVD or PVD method is used to form a passivation film and a first-conductivity-type semiconductor film on the entire back surface of the semiconductor substrate 11, and then a mask or metal mask generated by using photolithography is used.
  • the passivation layer 23 and the first conductivity type semiconductor layer 25 may be patterned by using an etching method.
  • the etching solution for the p-type semiconductor film may be, for example, an acidic solution such as hydrofluoric acid containing ozone or a mixed solution of nitric acid and hydrofluoric acid, and the etching solution for the n-type semiconductor film may be, for example, hydroxide.
  • An alkaline solution such as an aqueous potassium solution may be mentioned.
  • a mask is used to form the passivation layer 23 and the p-type semiconductor layer 25. And patterning may be performed simultaneously.
  • the passivation layer 33 and the second conductivity type semiconductor layer 35 are formed on another part of the back surface side of the semiconductor substrate 11, specifically in the second conductivity type region 8 (semiconductor layer forming step).
  • a CVD or PVD method is used to form a passivation film and a second conductivity type semiconductor film on the entire back surface side of the semiconductor substrate 11, and then a mask or metal is formed using a photolithography technique.
  • the passivation layer 33 and the second conductivity type semiconductor layer 35 may be patterned by using an etching method using a mask.
  • the passivation layer and the second conductivity type semiconductor layer are stacked on the back surface side of the semiconductor substrate 11 using the CVD method or the PVD method, a mask is used to form the passivation layer 33 and the second conductivity type semiconductor layer 35. Film formation and patterning may be performed simultaneously.
  • the passivation layer 13 may be formed on the entire light-receiving surface side of the semiconductor substrate 11 (not shown).
  • a transparent conductive film 28Z is formed on the first conductive type semiconductor layer 25 and the second conductive type semiconductor layer 35 so as to extend over them (transparent conductive film forming step).
  • a method of forming the transparent conductive film 28Z for example, a CVD method or a PVD method is used.
  • the first metal electrode layer 29 is formed on the first conductive type semiconductor layer 25 via the transparent conductive film 28Z, and the second conductive type semiconductor layer 35 is interposed via the transparent conductive film 28Z.
  • the second metal electrode layer 39 is formed thereon (metal electrode layer forming step).
  • the first metal electrode layer 29 and the second metal electrode layer 39 are formed by printing a printing material (for example, ink). Examples of the method of forming the first metal electrode layer 29 and the second metal electrode layer 39 include a screen printing method, an inkjet method, a gravure coating method, a dispenser method, and the like. Among these, the screen printing method is preferable.
  • the printing material includes a particulate (for example, spherical) metal material in an insulating resin material.
  • the printing material may contain a solvent or the like in order to adjust the viscosity or coatability.
  • the insulating resin material include matrix resin. More specifically, the insulating resin is preferably a polymer compound, particularly preferably a thermosetting resin or an ultraviolet curable resin, and a typical example is an epoxy, urethane, polyester or silicone resin.
  • the metal material include silver, copper, aluminum and the like. Among these, silver paste containing silver particles is preferable.
  • the ratio of the metal material contained in the printing material is 85% or more and 95% or less as a weight ratio with respect to the entire printing material.
  • the insulating resin in the first metal electrode layer 29 and the second metal electrode layer 39 is cured by heat treatment or ultraviolet irradiation treatment. At this time, the insulating resin material oozes out to the peripheral edges of the first metal electrode layer 29 and the second metal electrode layer 39, and the insulating resin material permeates the peripheral edges of the first metal electrode layer 29 and the second metal electrode layer 39.
  • the resin film 40 in which the material is unevenly distributed is formed.
  • the valley portion of the uneven structure (texture structure) of the transparent conductive film 28Z between the first metal electrode layer 29 and the second metal electrode layer 39 is covered with the resin film 40.
  • the top of the concavo-convex structure of the transparent conductive film 28Z between the first metal electrode layer 29 and the second metal electrode layer 39 is not covered with the resin film 40 and is exposed.
  • the first metal electrode layer 29 and the second metal electrode layer 39 thus formed of the conductive paste may have a urethane bond.
  • urethane resin has a smaller shrinkage at the time of cross-linking, and the resin is less likely to crack.
  • the etching solution can be prevented from soaking into the metal electrode layer, and the metal electrode layer can be peeled off due to the transparent conductive film under the metal electrode layer being etched, and long-term reliability can be improved. It can prevent the deterioration.
  • the etching method include a wet etching method, and examples of the etching solution include an acidic solution such as hydrochloric acid (HCl).
  • the etching of the transparent conductive film 28Z proceeds from the top to the valley of the concavo-convex structure (texture structure).
  • the transparent conductive film between them is not continuous, and the transparent conductive film 48 is formed in the valley portion of the uneven structure. It may remain on the island.
  • the resin film 40 in the valleys of the concavo-convex structure remains on the first conductive type semiconductor layer 25 and the second conductive type semiconductor layer 35.
  • the conventional solar cell manufacturing method includes a transparent electrode layer forming step after the transparent conductive film forming step and before the metal electrode layer forming step.
  • the transparent electrode layer forming step the first transparent electrode layer and the second transparent electrode layer which are separated from each other are formed by patterning the transparent conductive film using, for example, a photolithography method.
  • ⁇ Apply resist on the transparent conductive film, -By exposing the resist to light, an opening is formed in the resist, -By forming a first transparent electrode layer and a second transparent electrode layer which are separated from each other by etching the transparent conductive film exposed in the opening using the resist as a mask, -Remove the resist.
  • a metal electrode layer forming step and a transparent electrode layer forming step are included in this order.
  • the transparent conductive film 28Z using the first metal electrode layer 29 and the second metal electrode layer 39 formed in the electrode layer forming step as a mask, the first transparent electrode layer 28 and the second transparent electrode layer 28 separated from each other are formed.
  • the transparent electrode layer 38 is formed.
  • the transparent conductive film 28Z when the transparent conductive film 28Z is patterned using the first metal electrode layer 29 and the second metal electrode layer 39 as a mask, the first metal electrode layer 29 and the second metal electrode are etched when the transparent conductive film 28Z is etched.
  • the transparent conductive film 28Z below the layer 39 may also be etched, and the first transparent electrode layer 28 and the first metal electrode layer 29, and the second transparent electrode layer 38 and the second metal electrode layer 39 may peel off. is there.
  • a printing material containing a particulate metal material, a resin material and a solvent is printed and cured, whereby the first metal A resin film 40 in which a resin material is unevenly distributed is formed on the periphery of the electrode layer 29 and the periphery of the second metal electrode layer 39, and in the transparent electrode layer forming step, the first metal electrode layer 29 and the resin film 40 on the periphery thereof, Then, the transparent conductive film 28Z is patterned using the second metal electrode layer 39 and the resin film 40 on the periphery thereof as a mask.
  • etching of the transparent conductive film 28Z under the first metal electrode layer 29 and the second metal electrode layer 39 is suppressed, the first transparent electrode layer 28 and the first metal electrode layer 29 are separated, and the second transparent electrode 28 is removed.
  • the peeling of the electrode layer 38 and the second metal electrode layer 39 is suppressed.
  • the band width of the first transparent electrode layer 28 is narrower than the band width of the first metal electrode layer 29, and the band width of the second transparent electrode layer 38 is the second metal.
  • the resin material in the printing material of the first metal electrode layer 29 and the second metal electrode layer 39 is narrower than the band width of the electrode layer 39 and is formed on the periphery of the first metal electrode layer 29 and the periphery of the second metal electrode layer 39. An unevenly distributed resin film is formed.
  • the band width of the transparent electrode layer is generally wider than the band width of the metal electrode layer.
  • the solar cell 1 manufactured by the manufacturing method of the present embodiment a part of the first conductivity type semiconductor layer 25 and the second conductivity type semiconductor between the first metal electrode layer 29 and the second metal electrode layer 39.
  • a part of the layer 35 is covered with the resin film 40.
  • the valley portion of is covered with the resin film 40.
  • the same material as that of the first transparent electrode layer 28 and the second transparent electrode layer 38 is provided between the first conductive type semiconductor layer 25 and the resin film 40 and between the second conductive type semiconductor layer 35 and the resin film 40.
  • Transparent conductive films 48 are arranged in an island shape (not continuous). More specifically, a transparent conductive layer is provided between the trough portion of the concavo-convex structure of the first conductivity type semiconductor layer 25 and the resin film 40 and between the trough portion of the concavo-convex structure of the second conductivity type semiconductor layer 35 and the resin film 40. Membranes 48 are arranged in islands. This reduces the exposed area of the first conductivity type semiconductor layer 25 and the second conductivity type semiconductor layer 35. Therefore, deterioration of the solar cell and the solar cell module is suppressed, and the reliability (for example, long-term durability) of the solar cell and the solar cell module is improved.
  • the present invention is not limited to the above-described embodiments, and various changes and modifications are possible.
  • the heterojunction type solar cell 1 is illustrated as shown in FIG. 3, but the present invention is not limited to the heterojunction type solar cell and various homojunction type solar cells and the like. It can be applied to solar cells.
  • a solar cell having the crystalline silicon substrate is illustrated, but the present invention is not limited to this.
  • a solar cell may have a gallium arsenide (GaAs) substrate.
  • GaAs gallium arsenide
  • the solar cell 1 shown in FIGS. 2 and 3 was manufactured according to the steps shown in FIGS. 4A to 4D.
  • anisotropic etching was performed on the back surface side of the single crystal silicon substrate to obtain a semiconductor substrate 11 having a pyramid type texture structure formed on the back surface side.
  • a CVD method is used to form a passivation film and a first-conductivity-type semiconductor film on the entire back surface of the semiconductor substrate 11, and then etching is performed using a photoresist (mask) generated using a photolithography technique.
  • a photoresist mask generated using a photolithography technique.
  • the passivation layer 23 and the first conductivity type semiconductor layer 25 were formed on a part of the back surface side of the semiconductor substrate 11 (semiconductor layer forming step).
  • a CVD method is used to form a passivation film and a second conductivity type semiconductor film on the entire back surface of the semiconductor substrate 11, and then etching is performed using a photoresist (mask) generated using a photolithography technique.
  • Method is used to form the passivation layer 33 and the second conductivity type semiconductor layer 35 on the other part on the back surface side of the semiconductor substrate 11 (semiconductor layer forming step).
  • the transparent conductive film 28Z was formed over the first conductive type semiconductor layer 25 and the second conductive type semiconductor layer 35 by using the CVD method (transparent conductive film forming step).
  • a screen printing method using a silver paste is used to form a first metal electrode layer 29 on the first conductive type semiconductor layer 25 via the transparent conductive film 28Z and a second metal electrode layer 29 via the transparent conductive film 28Z.
  • the second metal electrode layer 39 was formed on the conductivity type semiconductor layer 35 (metal electrode layer forming step).
  • the first metal electrode layer 29 and the second metal electrode layer 39 were heat-treated in an oven at 180 ° C. for 1 hour.
  • the insulating resin material in the printing material oozes out to the periphery of the first metal electrode layer 29 and the periphery of the second metal electrode layer 39, and the periphery of the first metal electrode layer 29 and the periphery of the second metal electrode layer 39.
  • the resin film 40 was formed on the surface.
  • the transparent conductive film 28Z is patterned by an etching method using the first metal electrode layer 29 and the resin film 40 on the periphery thereof and the second metal electrode layer 39 and the resin film 40 on the periphery thereof as a mask.
  • the first transparent electrode layer 28 and the second transparent electrode layer 38 separated from each other were formed (transparent electrode layer forming step).
  • Hydrochloric acid (HCl) was used as the etching solution.
  • the back surface side of the solar cell after the transparent conductive film forming step and the metal electrode layer forming step and before the transparent electrode layer forming step was subjected to SEM (field emission type). It was observed using a scanning electron microscope S4800, manufactured by Hitachi High-Technologies Corporation. The results are shown in FIGS. 5A to 5C.
  • FIG. 5A is a result of observing the metal electrode layer and the metal electrode layer on the back surface side of the solar cell of the example with an SEM at a magnification of 100 times
  • FIG. 5B is a portion A between the metal electrode layers in FIG. 5A. Is the result of observation using SEM at a magnification of 450 times
  • FIG. 5C is a result of observing a portion B between the metal electrode layers in FIG. 5B with an SEM at a magnification of 5000 times.
  • the resin film 40 black portion in which the insulating resin material is unevenly distributed is formed on the peripheral edge of the first metal electrode layer 29 and the peripheral edge of the second metal electrode layer 39. It was confirmed. Also, it is confirmed that the valley portion of the uneven structure (texture structure) of the transparent conductive film 28Z between the first metal electrode layer 29 and the second metal electrode layer 39 is covered with the resin film 40 (black portion). Was done. On the other hand, it was confirmed that the top of the concavo-convex structure of the transparent conductive film 28Z between the first metal electrode layer 29 and the second metal electrode layer 39 was not covered with the resin film 40 and was exposed. As a result, it is expected that in the subsequent etching in the transparent electrode layer forming step, the etching of the transparent conductive film 28Z proceeds from the top to the bottom of the uneven structure.
  • the back surface side of the produced solar cell of the example was observed using an SEM, and the first transparent electrode layer 28, the first metal electrode layer 29, and the second transparent electrode layer 38 were observed. It was confirmed that the second metal electrode layer 39 was not peeled off. It was also confirmed that the resin film 40 remained without being peeled off in the valley portion of the uneven structure between the first metal electrode layer 29 and the second metal electrode layer 39. Furthermore, a short circuit between electrodes was checked to confirm that there was no short circuit between the electrode layers.
  • the resin film 40 Since the resin film 40 is not peeled off and there is no short circuit between the electrode layers, the valley portion of the uneven structure of the first conductivity type semiconductor layer 25 and the uneven structure of the resin film 40 and the uneven structure of the second conductivity type semiconductor layer 35. It is expected that the transparent conductive film 48 remains in the form of an island between the valley portion and the resin film 40, and the resin film 40 is held.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

透明電極層の形成の簡略化が可能な太陽電池の製造方法を提供する。太陽電池の製造方法は、基板１１の裏面側に導電型半導体層２５，３５を形成する工程と、導電型半導体層２５，３５上に透明導電膜を形成する工程と、透明導電膜を介して導電型半導体層２５，３５上にそれぞれ金属電極層２９，３９を形成する工程と、透明導電膜をパターニングして互いに分離された透明電極層２８，３８を形成する工程とをこの順で含む。金属電極層形成工程では、金属材料、樹脂材料および溶媒を含む印刷材料を印刷して硬化させ、金属電極層２９，３９を形成し、金属電極層２９，３９の周縁に樹脂材料が偏在してなる樹脂膜４０を形成し、透明電極層形成工程では、金属電極層２９およびその周縁の樹脂膜４０、および、金属電極層３９およびその周縁の樹脂膜４０をマスクとして、透明導電膜をパターニングする。

Description

太陽電池の製造方法、太陽電池、および太陽電池モジュール
　本発明は、裏面電極型（バックコンタクト型）の太陽電池の製造方法、裏面電極型の太陽電池、および、その太陽電池を備えた太陽電池モジュールに関する。
　半導体基板を用いた太陽電池として、受光面側および裏面側の両面に電極が形成された両面電極型の太陽電池と、裏面側のみに電極が形成された裏面電極型の太陽電池とがある。両面電極型の太陽電池では、受光面側に電極が形成されるため、この電極により太陽光が遮蔽されてしまう。一方、裏面電極型の太陽電池では、受光面側に電極が形成されないため、両面電極型の太陽電池と比較して太陽光の受光率が高い。特許文献１には、裏面電極型の太陽電池が開示されている。
　特許文献１に記載の太陽電池は、半導体基板と、半導体基板の裏面側に順に積層された第１導電型半導体層および第１電極層と、半導体基板の裏面側の他の一部に順に積層された第２導電型半導体層および第２電極層とを備える。第１電極層と第２電極層とは、短絡を防止するために互いに分離される。
特開２０１３－１３１５８６号公報
　一般に、第１電極層および第２電極層の各々は、透明電極層と金属電極層とを含む。金属電極層は、例えば銀ペーストを用いたスクリーン印刷法により、比較的に容易に分離して形成できる。一方、透明電極層は、マスクを用いた例えばフォトリソグラフィ法により分離して形成する必要があり、その形成工程が比較的に複雑であった。
　本発明は、透明電極層の形成の簡略化が可能な太陽電池の製造方法、太陽電池、および、太陽電池モジュールを提供することを目的とする。
　本発明に係る太陽電池の製造方法は、２つの主面を有する半導体基板と、半導体基板の一方主面側に配置された第１導電型半導体層および第２導電型半導体層と、第１導電型半導体層に対応する第１透明電極層および第１金属電極層と、第２導電型半導体層に対応する第２透明電極層および第２金属電極層とを備える裏面電極型の太陽電池の製造方法であって、半導体基板の一方主面側の一部に第１導電型半導体層を形成し、半導体基板の一方主面側の他の一部に第２導電型半導体層を形成する半導体層形成工程と、第１導電型半導体層および第２導電型半導体層の上にこれらに跨って透明導電膜を形成する透明導電膜形成工程と、透明導電膜を介して第１導電型半導体層の上に第１金属電極層を形成し、透明導電膜を介して第２導電型半導体層の上に第２金属電極層を形成する金属電極層形成工程と、透明導電膜をパターニングすることにより、互いに分離された第１透明電極層および第２透明電極層を形成する透明電極層形成工程とをこの順で含み、金属電極層形成工程では、粒子状の金属材料、樹脂材料および溶媒を含む印刷材料を印刷して硬化させることにより、第１金属電極層および第２金属電極層を形成し、第１金属電極層の周縁および第２金属電極層の周縁に樹脂材料が偏在してなる樹脂膜を形成し、透明電極層形成工程では、第１金属電極層およびその周縁の樹脂膜、および、第２金属電極層およびその周縁の樹脂膜をマスクとして用いて、透明導電膜をパターニングする。
　本発明に係る太陽電池は、２つの主面を有する半導体基板と、半導体基板の一方主面側に配置された第１導電型半導体層および第２導電型半導体層と、第１導電型半導体層に対応する第１透明電極層および第１金属電極層と、第２導電型半導体層に対応する第２透明電極層および第２金属電極層とを備える裏面電極型の太陽電池であって、第１透明電極層および第１金属電極層は帯状をなし、第１透明電極層の帯幅は第１金属電極層の帯幅よりも狭く、第２透明電極層および第２金属電極層は帯状をなし、第２透明電極層の帯幅は第２金属電極層の帯幅よりも狭く、第１金属電極層の周縁および第２金属電極層の周縁には、第１金属電極層および第２金属電極層の印刷材料における樹脂材料が偏在してなる樹脂膜が形成されている。
　本発明に係る太陽電池モジュールは、上記した太陽電池を備える。
　本発明によれば、太陽電池の透明電極層の形成の簡略化が可能となる。
本実施形態に係る太陽電池モジュールの一例を示す側面図である。 本実施形態に係る太陽電池を裏面側からみた図である。 図２の太陽電池におけるIII-III線断面図である。 本実施形態に係る太陽電池の製造方法における半導体層形成工程を示す図である。 本実施形態に係る太陽電池の製造方法における透明導電膜形成工程を示す図である。 本実施形態に係る太陽電池の製造方法における金属電極層形成工程を示す図である。 本実施形態に係る太陽電池の製造方法における透明電極層形成工程を示す図である。 実施例の太陽電池の裏面側の金属電極層および金属電極層間を、ＳＥＭを用いて１００倍の倍率で観測した結果である。 図５Ａにおける金属電極層間の部分Ａを、ＳＥＭを用いて４５０倍の倍率で観測した結果である。 図５Ｂにおける金属電極層間の部分Ｂを、ＳＥＭを用いて５０００倍の倍率で観測した結果である。
　以下、添付の図面を参照して本発明の実施形態の一例について説明する。なお、各図面において同一または相当の部分に対しては同一の符号を附すこととする。また、便宜上、ハッチングや部材符号等を省略する場合もあるが、かかる場合、他の図面を参照するものとする。
（太陽電池モジュール）
　図１は、本実施形態に係る太陽電池モジュールの一例を示す側面図である。太陽電池モジュール１００は、二次元状に配列された複数の太陽電池セル１を備える。
　太陽電池セル１は、配線部材２によって直列および／または並列に接続される。具体的には、配線部材２は、太陽電池セル１の電極層におけるバスバー部（後述）に接続される。配線部材２は、例えば、タブ等の公知のインターコネクタである。
　太陽電池セル１および配線部材２は、受光面保護部材３と裏面保護部材４とによって挟み込まれている。受光面保護部材３と裏面保護部材４との間には、液体状または固体状の封止材５が充填されており、これにより、太陽電池セル１および配線部材２は封止される。受光面保護部材３は、例えばガラス基板であり、裏面保護部材４はガラス基板または金属板である。封止材５は、例えば透明樹脂である。
　以下、太陽電池セル（以下、太陽電池という。）１について詳細に説明する。
（太陽電池）
　図２は、本実施形態に係る太陽電池を裏面側からみた図である。図２に示す太陽電池１は、裏面電極型の太陽電池である。太陽電池１は、２つの主面を備える半導体基板１１を備え、半導体基板１１の主面において第１導電型領域７と第２導電型領域８とを有する。
　第１導電型領域７は、いわゆる櫛型の形状をなし、櫛歯に相当する複数のフィンガー部７ｆと、櫛歯の支持部に相当するバスバー部７ｂとを有する。バスバー部７ｂは、半導体基板１１の一方の辺部に沿って第１方向（Ｘ方向）に延在し、フィンガー部７ｆは、バスバー部７ｂから、第１方向に交差する第２方向（Ｙ方向）に延在する。
　同様に、第２導電型領域８は、いわゆる櫛型の形状であり、櫛歯に相当する複数のフィンガー部８ｆと、櫛歯の支持部に相当するバスバー部８ｂとを有する。バスバー部８ｂは、半導体基板１１の一方の辺部に対向する他方の辺部に沿って第１方向（Ｘ方向）に延在し、フィンガー部８ｆは、バスバー部８ｂから、第２方向（Ｙ方向）に延在する。
　フィンガー部７ｆとフィンガー部８ｆとは、第２方向（Ｙ方向）に延在する帯状をなしており、第１方向（Ｘ方向）に交互に設けられている。
　なお、第１導電型領域７および第２導電型領域８は、ストライプ状に形成されてもよい。
　図３は、図２の太陽電池におけるIII-III線断面図である。図３に示すように、太陽電池１は、半導体基板１１の主面のうちの受光する側の主面である受光面側に積層されたパッシベーション層１３を備える。また、太陽電池１は、半導体基板１１の主面のうちの受光面の反対側の主面（一方主面）である裏面側の一部（主に、第１導電型領域７）に順に積層されたパッシベーション層２３、第１導電型半導体層２５、および第１電極層２７を備える。また、太陽電池１は、半導体基板１１の裏面側の他の一部（主に、第２導電型領域８）に順に積層されたパッシベーション層３３、第２導電型半導体層３５、および第２電極層３７を備える。
　半導体基板１１は、単結晶シリコンまたは多結晶シリコン等の結晶シリコン材料で形成される。半導体基板１１は、例えば結晶シリコン材料にｎ型ドーパントがドープされたｎ型の半導体基板である。なお、半導体基板１１は、例えば結晶シリコン材料にｐ型ドーパントがドープされたｐ型の半導体基板であってもよい。ｎ型ドーパントとしては、例えばリン（Ｐ）が挙げられる。ｐ型ドーパントとしては、例えばホウ素（Ｂ）が挙げられる。
　半導体基板１１は、受光面側からの入射光を吸収して光キャリア（電子および正孔）を生成する光電変換基板として機能する。
　半導体基板１１の材料として結晶シリコンが用いられることにより、暗電流が比較的に小さく、入射光の強度が低い場合であっても比較的高出力（照度によらず安定した出力）が得られる。
　半導体基板１１は、裏面側に、テクスチャ構造と呼ばれるピラミッド型の微細な凹凸構造を有していてもよい。これにより、半導体基板１１に吸収されず通過してしまった光の回収効率が高まる。
　また、半導体基板１１は、受光面側に、テクスチャ構造と呼ばれるピラミッド型の微細な凹凸構造を有していてもよい。これにより、受光面において入射光の反射が低減し、半導体基板１１における光閉じ込め効果が向上する。
　パッシベーション層１３は、半導体基板１１の受光面側に形成されている。パッシベーション層２３は、半導体基板１１の裏面側の第１導電型領域７に形成されている。パッシベーション層３３は、半導体基板１１の裏面側の第２導電型領域８に形成されている。パッシベーション層１３，２３，３３は、例えば真性（ｉ型）アモルファスシリコン材料で形成される。
　パッシベーション層１３，２３，３３は、半導体基板１１で生成されたキャリアの再結合を抑制し、キャリアの回収効率を高める。
　半導体基板１１の受光面側のパッシベーション層１３上には、例えばＳｉＯ、ＳｉＮ、またはＳｉＯＮ等の材料で形成される反射防止層が設けられていてもよい。
　第１導電型半導体層２５は、パッシベーション層２３上に、すなわち半導体基板１１の裏面側の第１導電型領域７に形成されている。第１導電型半導体層２５は、例えばアモルファスシリコン材料で形成される。第１導電型半導体層２５は、例えばアモルファスシリコン材料にｐ型ドーパント（例えば、上述したホウ素（Ｂ））がドープされたｐ型の半導体層である。
　第２導電型半導体層３５は、パッシベーション層３３上に、すなわち半導体基板１１の裏面側の第２導電型領域８に形成されている。第２導電型半導体層３５は、例えばアモルファスシリコン材料で形成される。第２導電型半導体層３５は、例えばアモルファスシリコン材料にｎ型ドーパント（例えば、上述したリン（Ｐ））がドープされたｎ型の半導体層である。
　なお、第１導電型半導体層２５がｎ型の半導体層であり、第２導電型半導体層３５がｐ型の半導体層であってもよい。
　第１導電型半導体層２５およびパッシベーション層２３と、第２導電型半導体層３５およびパッシベーション層３３とは、第２方向（Ｙ方向）に延在する帯状をなしており、第１方向（Ｘ方向）に交互に並んでいる。
　第２導電型半導体層３５およびパッシベーション層３３の一部は、隣接する第１導電型半導体層２５およびパッシベーション層２３の一部の上に重なっていてもよい（図示省略）。
　第１電極層２７は、第１導電型半導体層２５に対応して、具体的には半導体基板１１の裏面側の第１導電型領域７における第１導電型半導体層２５の上に形成されている。第２電極層３７は、第２導電型半導体層３５に対応して、具体的には半導体基板１１の裏面側の第２導電型領域８における第２導電型半導体層３５の上に形成されている。
　第１電極層２７は、第１導電型半導体層２５上に順に積層された第１透明電極層２８と第１金属電極層２９とを有する。第２電極層３７は、第２導電型半導体層３５上に順に積層された第２透明電極層３８と第２金属電極層３９とを有する。
　第１透明電極層２８および第２透明電極層３８は、透明な導電性材料で形成される。透明導電性材料としては、ＩＴＯ（Indium Tin Oxide：酸化インジウムおよび酸化スズの複合酸化物）等が挙げられる。
　第１金属電極層２９および第２金属電極層３９は、銀、銅、アルミニウム等の粒子状の金属材料、絶縁性の樹脂材料および溶媒を含有する導電性ペースト材料で形成される。
　第１電極層２７および第２電極層３７、すなわち第１透明電極層２８，第２透明電極層３８，第１金属電極層２９および第２金属電極層３９は、第２方向（Ｙ方向）に延在する帯状をなしており、第１方向（Ｘ方向）に交互に並んでいる。
　第１透明電極層２８と第２透明電極層３８とは互いに分離されており、第１金属電極層２９と第２金属電極層３９とも互いに分離されている。
　第１透明電極層２８の第１方向（Ｘ方向）の帯幅は、第１金属電極層２９の第１方向（Ｘ方向）の帯幅よりも狭く、第２透明電極層３８の第１方向（Ｘ方向）の帯幅は、第２金属電極層３９の第１方向（Ｘ方向）の帯幅よりも狭い。
　第１金属電極層２９の周縁および第２金属電極層３９の周縁には、第１金属電極層２９および第２金属電極層３９の導電性ペースト材料における絶縁性の樹脂材料が偏在してなる樹脂膜４０が形成されている（詳細は後述する）。
　第１金属電極層２９と第２金属電極層３９との間における第１導電型半導体層２５の一部および第２導電型半導体層３５の一部は、樹脂膜４０で覆われている。詳説すれば、第１金属電極層２９と第２金属電極層３９との間における、第１導電型半導体層２５の凹凸構造（テクスチャ構造）の谷部および第２導電型半導体層３５の凹凸構造の谷部は、樹脂膜４０で覆われている。
　一方、第１金属電極層２９と第２金属電極層３９との間における、第１導電型半導体層２５の凹凸構造の頂部および第２導電型半導体層３５の凹凸構造の頂部は、樹脂膜４０で覆われておらず、露出している。
　第１導電型半導体層２５と樹脂膜４０との層間および第２導電型半導体層３５と樹脂膜４０との層間には、第１透明電極層２８および第２透明電極層３８と同一材料の透明導電膜４８が島状に（連続せずに）配置されている。詳説すれば、第１導電型半導体層２５の凹凸構造の谷部と樹脂膜４０との層間および第２導電型半導体層３５の凹凸構造の谷部と樹脂膜４０との層間には、透明導電膜４８が島状に配置されている。
　第１金属電極層２９と第１導電型半導体層２５との接触面積は、第１透明電極層２８と第１導電型半導体層２５との接触面積の半分以下であり、第２金属電極層３９と第２導電型半導体層３５との接触面積は、第２透明電極層３８と第２導電型半導体層３５との接触面積の半分以下である。
　次に、図４Ａ～図４Ｄを参照して、本実施形態に係る太陽電池の製造方法について説明する。図４Ａは、本実施形態に係る太陽電池の製造方法における半導体層形成工程を示す図であり、図４Ｂは、本実施形態に係る太陽電池の製造方法における透明導電層形成工程を示す図である。図４Ｃは、本実施形態に係る太陽電池の製造方法における金属電極層形成工程を示す図であり、図４Ｄは、本実施形態に係る太陽電池の製造方法における透明電極層形成工程を示す図である。図４Ａ～図４Ｄでは、半導体基板１１の裏面側を示し、半導体基板１１の表面側を省略する。
　まず、図４Ａに示すように、少なくとも裏面側に凹凸構造（テクスチャ構造）を有する半導体基板１１の裏面側の一部に、具体的には第１導電型領域７に、パッシベーション層２３および第１導電型半導体層２５を形成する（半導体層形成工程）。
　例えば、ＣＶＤ法またはＰＶＤ法を用いて、半導体基板１１の裏面側の全てにパッシベーション膜および第１導電型半導体膜を製膜した後、フォトリソグラフィ技術を用いて生成するマスクまたはメタルマスクを利用したエッチング法を用いて、パッシベーション層２３および第１導電型半導体層２５をパターニングしてもよい。なお、ｐ型半導体膜に対するエッチング溶液としては、例えばオゾンを含有するフッ酸や、硝酸とフッ酸の混合液のような酸性溶液が挙げられ、ｎ型半導体膜に対するエッチング溶液としては、例えば水酸化カリウム水溶液のようなアルカリ性溶液が挙げられる。
　または、ＣＶＤ法またはＰＶＤ法を用いて、半導体基板１１の裏面側にパッシベーション層および第１導電型半導体層を積層する際に、マスクを用いて、パッシベーション層２３およびｐ型半導体層２５の製膜およびパターニングを同時に行ってもよい。
　次に、半導体基板１１の裏面側の他の一部に、具体的には第２導電型領域８に、パッシベーション層３３および第２導電型半導体層３５を形成する（半導体層形成工程）。
　例えば、上述同様に、ＣＶＤ法またはＰＶＤ法を用いて、半導体基板１１の裏面側の全てにパッシベーション膜および第２導電型半導体膜を製膜した後、フォトリソグラフィ技術を用いて生成するマスクまたはメタルマスクを利用したエッチング法を用いて、パッシベーション層３３および第２導電型半導体層３５をパターニングしてもよい。
　または、ＣＶＤ法またはＰＶＤ法を用いて、半導体基板１１の裏面側にパッシベーション層および第２導電型半導体層を積層する際に、マスクを用いて、パッシベーション層３３および第２導電型半導体層３５の製膜およびパターニングを同時に行ってもよい。
　なお、この半導体層形成工程において、半導体基板１１の受光面側の全面に、パッシベーション層１３を形成してもよい（図示省略）。
　次に、図４Ｂに示すように、第１導電型半導体層２５および第２導電型半導体層３５上にこれらに跨って透明導電膜２８Ｚを形成する（透明導電膜形成工程）。透明導電膜２８Ｚの形成方法としては、例えばＣＶＤ法またはＰＶＤ法等が用いられる。
　次に、図４Ｃに示すように、透明導電膜２８Ｚを介して第１導電型半導体層２５上に第１金属電極層２９を形成し、透明導電膜２８Ｚを介して第２導電型半導体層３５上に第２金属電極層３９を形成する（金属電極層形成工程）。
　第１金属電極層２９および第２金属電極層３９は、印刷材料（例えば、インク）を印刷することにより形成される。第１金属電極層２９および第２金属電極層３９の形成方法としては、スクリーン印刷法、インクジェット法、グラビアコーティング法、またはディスペンサー法等が挙げられる。これらの中でも、スクリーン印刷法が好ましい。
　印刷材料は、絶縁性の樹脂材料中に、粒子状（例えば、球状）の金属材料を含む。印刷材料は、粘度または塗工性の調整のために、溶媒等を含んでもよい。
　絶縁性の樹脂材料としては、マトリクス樹脂等が挙げられる。詳説すると、絶縁性樹脂としては、高分子化合物であると好ましく、特に熱硬化型樹脂または紫外線硬化型樹脂であると好ましく、エポキシ、ウレタン、ポリエステルまたはシリコーン系の樹脂等が代表例である。
　金属材料としては、銀、銅、アルミニウム等が挙げられる。これらの中でも、銀粒子を含む銀ペーストが好ましい。
　例えば、印刷材料に含有される金属材料の割合は、印刷材料全体に対する重量比として８５％以上９５％以下である。
　次に、第１金属電極層２９および第２金属電極層３９の印刷後、加熱処理または紫外線照射処理により、第１金属電極層２９および第２金属電極層３９における絶縁性樹脂を硬化させる。このとき、絶縁性樹脂材料が第１金属電極層２９および第２金属電極層３９の周縁に染み出し、第１金属電極層２９の周縁および第２金属電極層３９の周縁に、絶縁性の樹脂材料が偏在してなる樹脂膜４０が形成される。
　このとき、第１金属電極層２９と第２金属電極層３９との間における透明導電膜２８Ｚの凹凸構造（テクスチャ構造）の谷部は、樹脂膜４０で覆われる。一方、第１金属電極層２９と第２金属電極層３９との間における透明導電膜２８Ｚの凹凸構造の頂部は、樹脂膜４０で覆われず、露出する。
　なお、このように導電性ペーストで形成された第１金属電極層２９および第２金属電極層３９はウレタン結合を有していてもよい。例えばエポキシ樹脂に比べて、ウレタン樹脂は架橋時の収縮が小さく、樹脂にクラックが発生し難い。樹脂にクラックが発生し難いと、エッチング溶液が金属電極層へ染み込むことを防止でき、金属電極層の下の透明導電膜がエッチングされることに起因する金属電極層の剥がれや、長期信頼性の悪化を防止できる。
　次に、図４Ｄに示すように、第１金属電極層２９およびその周縁の樹脂膜４０、および、第２金属電極層３９およびその周縁の樹脂膜４０をマスクとして用いたエッチング法を用いて、透明導電膜２８Ｚをパターニングすることにより、互いに分離された第１透明電極層２８および第２透明電極層３８を形成する（透明電極層形成工程）。エッチング法としては例えばウェットエッチング法が挙げられ、エッチング溶液としては塩酸（ＨＣｌ）等の酸性溶液が挙げられる。
　このとき、第１金属電極層２９と第２金属電極層３９との間では、凹凸構造（テクスチャ構造）の頂部から谷部に向かって透明導電膜２８Ｚのエッチングが進行する。
　ここで、第１透明電極層２８と第２透明電極層３８とを分離するためには、これらの間の透明導電膜が連続していなければよく、透明導電膜４８が凹凸構造の谷部に島状に残っていてもよい。透明導電膜４８が凹凸構造の谷部に島状に残ると、凹凸構造の谷部における樹脂膜４０が第１導電型半導体層２５および第２導電型半導体層３５上に残る。
　以上の工程により、本実施形態の裏面電極型の太陽電池１が完成する。
　ここで、従来の太陽電池の製造方法では、透明導電膜形成工程の後であって金属電極層形成工程の前に、透明電極層形成工程を含む。
　透明電極層形成工程では、例えばフォトリソグラフィ法を用いて透明導電膜をパターニングすることにより、互いに分離された第１透明電極層および第２透明電極層を形成する。フォトリソグラフィ法では、
・透明導電膜の上にレジストを塗布し、
・レジストを感光させることにより、レジストに開口を形成し、
・レジストをマスクとして開口において露出した透明導電膜をエッチングすることにより、互いに分離された第１透明電極層および第２透明電極層を形成し、
・レジストを除去する。
　これに対し、本実施形態の太陽電池の製造方法によれば、透明導電膜形成工程の後に、金属電極層形成工程および透明電極層形成工程をこの順で含み、透明電極層形成工程では、金属電極層形成工程によって形成された第１金属電極層２９および第２金属電極層３９をマスクとして用いて、透明導電膜２８Ｚをパターニングすることにより、互いに分離された第１透明電極層２８および第２透明電極層３８を形成する。これにより、本実施形態の太陽電池の製造方法によれば、従来のように、マスクを用いたフォトリソグラフィ法等を用いる必要がなく、透明電極層の形成の簡略化および短縮化が可能である。その結果、太陽電池および太陽電池モジュールの低コスト化が可能である。
　ここで、第１金属電極層２９および第２金属電極層３９をマスクとして用いて透明導電膜２８Ｚをパターニングすると、透明導電膜２８Ｚのエッチングの際に、第１金属電極層２９および第２金属電極層３９の下の透明導電膜２８Ｚもエッチングされ、第１透明電極層２８および第１金属電極層２９、および、第２透明電極層３８および第２金属電極層３９が剥離してしまう可能性がある。
　この点に関し、本実施形態の太陽電池の製造方法によれば、金属電極層形成工程において、粒子状の金属材料、樹脂材料および溶媒を含む印刷材料を印刷して硬化させることにより、第１金属電極層２９の周縁および第２金属電極層３９の周縁に樹脂材料が偏在してなる樹脂膜４０を形成し、透明電極層形成工程において、第１金属電極層２９およびその周縁の樹脂膜４０、および、第２金属電極層３９およびその周縁の樹脂膜４０をマスクとして用いて、透明導電膜２８Ｚをパターニングする。これにより、第１金属電極層２９および第２金属電極層３９の下の透明導電膜２８Ｚのエッチングが抑制され、第１透明電極層２８および第１金属電極層２９の剥離、および、第２透明電極層３８および第２金属電極層３９の剥離が抑制される。
　このような製造方法によって製造された太陽電池１では、第１透明電極層２８の帯幅は第１金属電極層２９の帯幅よりも狭く、第２透明電極層３８の帯幅は第２金属電極層３９の帯幅よりも狭く、第１金属電極層２９の周縁および第２金属電極層３９の周縁には、第１金属電極層２９および第２金属電極層３９の印刷材料における樹脂材料が偏在してなる樹脂膜が形成されている。
　なお、従来の太陽電池の製造方法によって製造された太陽電池では、一般に、透明電極層の帯幅は金属電極層の帯幅よりも広い。
　また、本実施形態の製造方法によって製造された太陽電池１では、第１金属電極層２９と第２金属電極層３９との間における第１導電型半導体層２５の一部および第２導電型半導体層３５の一部は、樹脂膜４０で覆われている。詳説すれば、第１金属電極層２９と第２金属電極層３９との間における、第１導電型半導体層２５の凹凸構造（テクスチャ構造）の谷部および第２導電型半導体層３５の凹凸構造の谷部は、樹脂膜４０で覆われている。
　また、第１導電型半導体層２５と樹脂膜４０との層間および第２導電型半導体層３５と樹脂膜４０との層間には、第１透明電極層２８および第２透明電極層３８と同一材料の透明導電膜４８が島状に（連続せずに）配置されている。詳説すれば、第１導電型半導体層２５の凹凸構造の谷部と樹脂膜４０との層間および第２導電型半導体層３５の凹凸構造の谷部と樹脂膜４０との層間には、透明導電膜４８が島状に配置されている。
　これにより、第１導電型半導体層２５および第２導電型半導体層３５が露出する面積が小さくなる。そのため、太陽電池および太陽電池モジュールの劣化が抑制され、太陽電池および太陽電池モジュールの信頼性（例えば、長期耐久性）が向上する。
　以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、種々の変更および変形が可能である。例えば、上述した実施形態では、図３に示すようにヘテロ接合型の太陽電池１を例示したが、本発明は、ヘテロ接合型の太陽電池に限らず、ホモ接合型の太陽電池等の種々の太陽電池に適用可能である。
　また、上述した実施形態では、結晶シリコン基板を有する太陽電池を例示したが、これに限定されない。例えば、太陽電池は、ガリウムヒ素（ＧａＡｓ）基板を有していてもよい。
　以下、実施例に基づいて本発明を具体的に説明するが、本発明は以下の実施例に限定されるものではない。
　以下のとおり、図２および図３に示す太陽電池１を、図４Ａ～図４Ｄに示す工程に従って作製した。
　まず、単結晶シリコン基板の裏面側に異方性エッチングを行うことにより、裏面側にピラミッド型のテクスチャ構造が形成された半導体基板１１を得た。
　次に、ＣＶＤ法を用いて、半導体基板１１の裏面側の全てにパッシベーション膜および第１導電型半導体膜を製膜した後、フォトリソグラフィ技術を用いて生成したフォトレジスト（マスク）を利用したエッチング法を用いて、半導体基板１１の裏面側の一部に、パッシベーション層２３および第１導電型半導体層２５を形成した（半導体層形成工程）。
　次に、ＣＶＤ法を用いて、半導体基板１１の裏面側の全てにパッシベーション膜および第２導電型半導体膜を製膜した後、フォトリソグラフィ技術を用いて生成したフォトレジスト（マスク）を利用したエッチング法を用いて、半導体基板１１の裏面側の他の一部に、パッシベーション層３３および第２導電型半導体層３５を形成した（半導体層形成工程）。
　次に、ＣＶＤ法を用いて、第１導電型半導体層２５および第２導電型半導体層３５上にこれらに跨って透明導電膜２８Ｚを形成した（透明導電膜形成工程）。
　次に、銀ペーストを用いたスクリーン印刷法を用いて、透明導電膜２８Ｚを介して第１導電型半導体層２５上に第１金属電極層２９を形成し、透明導電膜２８Ｚを介して第２導電型半導体層３５上に第２金属電極層３９を形成した（金属電極層形成工程）。
　その後、第１金属電極層２９および第２金属電極層３９を１８０℃のオーブンで１時間加熱処理した。これにより、印刷材料における絶縁性の樹脂材料が第１金属電極層２９の周縁および第２金属電極層３９の周縁に染み出し、第１金属電極層２９の周縁および第２金属電極層３９の周縁に樹脂膜４０が形成された。
　次に、第１金属電極層２９およびその周縁の樹脂膜４０、および、第２金属電極層３９およびその周縁の樹脂膜４０をマスクとして用いたエッチング法を用いて、透明導電膜２８Ｚをパターニングすることにより、互いに分離された第１透明電極層２８および第２透明電極層３８を形成した（透明電極層形成工程）。エッチング溶液としては塩酸（ＨＣｌ）を使用した。
　以上のように実施例の太陽電池を作製する過程において、透明導電膜形成工程および金属電極層形成工程の後であって透明電極層形成工程前の太陽電池の裏面側を、ＳＥＭ（フィールドエミッション型走査型電子顕微鏡Ｓ４８００、日立ハイテクノロジーズ社製）を用いて観測した。その結果を図５Ａ～図５Ｃに示す。
　図５Ａは、実施例の太陽電池の裏面側の金属電極層および金属電極層間を、ＳＥＭを用いて１００倍の倍率で観測した結果であり、図５Ｂは、図５Ａにおける金属電極層間の部分Ａを、ＳＥＭを用いて４５０倍の倍率で観測した結果である。図５Ｃは、図５Ｂにおける金属電極層間の部分Ｂを、ＳＥＭを用いて５０００倍の倍率で観測した結果である。
　図５Ａ～図５Ｃによれば、第１金属電極層２９の周縁および第２金属電極層３９の周縁に、絶縁性の樹脂材料が偏在してなる樹脂膜４０（黒い部分）が形成されていることが確認された。
　また、第１金属電極層２９と第２金属電極層３９との間における透明導電膜２８Ｚの凹凸構造（テクスチャ構造）の谷部は、樹脂膜４０（黒い部分）で覆われていることが確認された。一方、第１金属電極層２９と第２金属電極層３９との間における透明導電膜２８Ｚの凹凸構造の頂部は、樹脂膜４０で覆われず、露出していることが確認された。これにより、その後の透明電極層形成工程におけるエッチングにおいて、凹凸構造の頂部から底部に向かって透明導電膜２８Ｚのエッチングが進行することが予想される。
　次に、透明電極形成工程の後、作製した実施例の太陽電池の裏面側をＳＥＭを用いて観測し、第１透明電極層２８および第１金属電極層２９、および、第２透明電極層３８および第２金属電極層３９が剥離されていないことを確認した。また、第１金属電極層２９と第２金属電極層３９との間における凹凸構造の谷部に樹脂膜４０が剥離されずに残っていることを確認した。
　更に、電極間の短絡チェックを行い、電極層間の短絡がないことを確認した。
　樹脂膜４０が剥離されておらず、電極層間の短絡がないことから、第１導電型半導体層２５の凹凸構造の谷部と樹脂膜４０との層間および第２導電型半導体層３５の凹凸構造の谷部と樹脂膜４０との層間に透明導電膜４８が島状に残り、樹脂膜４０が保持されていることが予想される。
　１　太陽電池
　２　配線部材
　３　受光面保護部材
　４　裏面保護部材
　５　封止材
　７　第１導電型領域
　８　第２導電型領域
　７ｂ，８ｂ　バスバー部
　７ｆ，８ｆ　フィンガー部
　１１　半導体基板
　１３，２３，３３　パッシベーション層
　２５　第１導電型半導体層
　２７　第１電極層
　２８　第１透明電極層
　２８Ｚ　透明導電膜
　２９　第１金属電極層
　３５　第２導電型半導体層
　３７　第２電極層
　３８　第２透明電極層
　３９　第２金属電極層
　４０　樹脂膜
　４８　透明導電膜
　１００　太陽電池モジュール

Claims (15)

  1. 　２つの主面を有する半導体基板と、前記半導体基板の一方主面側に配置された第１導電型半導体層および第２導電型半導体層と、前記第１導電型半導体層に対応する第１透明電極層および第１金属電極層と、前記第２導電型半導体層に対応する第２透明電極層および第２金属電極層とを備える裏面電極型の太陽電池の製造方法であって、
    　前記半導体基板の前記一方主面側の一部に前記第１導電型半導体層を形成し、前記半導体基板の前記一方主面側の他の一部に前記第２導電型半導体層を形成する半導体層形成工程と、
    　前記第１導電型半導体層および前記第２導電型半導体層の上にこれらに跨って透明導電膜を形成する透明導電膜形成工程と、
    　前記透明導電膜を介して前記第１導電型半導体層の上に前記第１金属電極層を形成し、前記透明導電膜を介して前記第２導電型半導体層の上に前記第２金属電極層を形成する金属電極層形成工程と、
    　前記透明導電膜をパターニングすることにより、互いに分離された前記第１透明電極層および前記第２透明電極層を形成する透明電極層形成工程と、
    をこの順で含み、
    　前記金属電極層形成工程では、粒子状の金属材料、樹脂材料および溶媒を含む印刷材料を印刷して硬化させることにより、前記第１金属電極層および前記第２金属電極層を形成し、前記第１金属電極層の周縁および前記第２金属電極層の周縁に前記樹脂材料が偏在してなる樹脂膜を形成し、
    　前記透明電極層形成工程では、前記第１金属電極層およびその周縁の前記樹脂膜、および、前記第２金属電極層およびその周縁の前記樹脂膜をマスクとして用いて、前記透明導電膜をパターニングする、
    太陽電池の製造方法。
  2. 　前記透明電極層形成工程では、エッチング溶液を用いたウェットエッチング法を用いて、前記透明導電膜をパターニングする、請求項１に記載の太陽電池の製造方法。
  3. 　前記金属電極層形成工程では、スクリーン印刷法を用いて、前記印刷材料を印刷する、請求項１または２に記載の太陽電池の製造方法。
  4. 　前記印刷材料に含有する前記金属材料の割合は、前記印刷材料全体に対する重量比として８５％以上９５％以下である、請求項１～３のいずれか１項に記載の太陽電池の製造方法。
  5. 　２つの主面を有する半導体基板と、前記半導体基板の一方主面側に配置された第１導電型半導体層および第２導電型半導体層と、前記第１導電型半導体層に対応する第１透明電極層および第１金属電極層と、前記第２導電型半導体層に対応する第２透明電極層および第２金属電極層とを備える裏面電極型の太陽電池であって、
    　前記第１透明電極層および前記第１金属電極層は帯状をなし、前記第１透明電極層の帯幅は前記第１金属電極層の帯幅よりも狭く、
    　前記第２透明電極層および前記第２金属電極層は帯状をなし、前記第２透明電極層の帯幅は前記第２金属電極層の帯幅よりも狭く、
    　前記第１金属電極層の周縁および前記第２金属電極層の周縁には、前記第１金属電極層および前記第２金属電極層の印刷材料における樹脂材料が偏在してなる樹脂膜が形成されている、
    太陽電池。
  6. 　前記第１金属電極層と前記第２金属電極層との間における前記第１導電型半導体層の一部および前記第２導電型半導体層の一部は、前記樹脂膜で覆われている、請求項５に記載の太陽電池。
  7. 　前記第１導電型半導体層と前記樹脂膜との層間および前記第２導電型半導体層と前記樹脂膜との層間には、前記第１透明電極層および前記第２透明電極層と同一材料の透明導電膜が島状に配置されている、請求項６に記載の太陽電池。
  8. 　前記半導体基板の２つの主面のうち少なくとも前記一方主面側は、凹凸構造を有し、
    　前記第１金属電極層と前記第２金属電極層との間における前記第１導電型半導体層の谷部および前記第２導電型半導体層の谷部は、前記樹脂膜で覆われており、
    　前記第１金属電極層と前記第２金属電極層との間における前記第１導電型半導体層の頂部および前記第２導電型半導体層の頂部は、前記樹脂膜で覆われておらず、露出している、
    請求項６または７に記載の太陽電池。
  9. 　前記第１導電型半導体層の谷部と前記樹脂膜との層間および前記第２導電型半導体層の谷部と前記樹脂膜との層間には、前記第１透明電極層および前記第２透明電極層と同一材料の透明導電膜が島状に配置されている、請求項８に記載の太陽電池。
  10. 　前記印刷材料は金属ペーストであり、
    　前記樹脂膜は、前記印刷材料に含有する樹脂材料が染み出してなる、
    請求項５～９のいずれか１項に記載の太陽電池。
  11. 　前記第１金属電極層および前記第２金属電極層は、前記印刷材料に含有する金属材料である銀を含む、請求項１０に記載の太陽電池。
  12. 　前記第１金属電極層および前記第２金属電極層は、前記印刷材料に含有する粒子状の金属材料を含む、請求項１０または１１に記載の太陽電池。
  13. 　前記印刷材料から形成される前記第１金属電極層および前記第２金属電極層は、ウレタン結合を有する、請求項１０～１２のいずれか１項に記載の太陽電池。
  14. 　前記第１金属電極層と前記第１導電型半導体層との接触面積は、前記第１透明電極層と前記第１導電型半導体層との接触面積の半分以下であり、
    　前記第２金属電極層と前記第２導電型半導体層との接触面積は、前記第２透明電極層と前記第２導電型半導体層との接触面積の半分以下である、
    請求項５～１３のいずれか１項に記載の太陽電池。
  15. 　請求項５～１４のいずれか１項に記載の太陽電池を備える、太陽電池モジュール。
PCT/JP2019/040249 2018-10-31 2019-10-11 太陽電池の製造方法、太陽電池、および太陽電池モジュール WO2020090423A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020553739A JP7356445B2 (ja) 2018-10-31 2019-10-11 太陽電池の製造方法、太陽電池、および太陽電池モジュール
CN201980057021.8A CN112640133B (zh) 2018-10-31 2019-10-11 太阳能电池的制造方法、太阳能电池以及太阳能电池模块

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-205004 2018-10-31
JP2018205004 2018-10-31

Publications (1)

Publication Number Publication Date
WO2020090423A1 true WO2020090423A1 (ja) 2020-05-07

Family

ID=70462277

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/040249 WO2020090423A1 (ja) 2018-10-31 2019-10-11 太陽電池の製造方法、太陽電池、および太陽電池モジュール

Country Status (4)

Country Link
JP (1) JP7356445B2 (ja)
CN (1) CN112640133B (ja)
TW (1) TWI816920B (ja)
WO (1) WO2020090423A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021060261A1 (ja) * 2019-09-26 2021-04-01
WO2021201030A1 (ja) * 2020-03-30 2021-10-07 株式会社カネカ 太陽電池および太陽電池の製造方法
US20220376124A1 (en) * 2022-06-08 2022-11-24 Zhejiang Jinko Solar Co., Ltd. Solar cell and photovoltaic module

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100154869A1 (en) * 2008-12-24 2010-06-24 Min-Seok Oh Photoelectric conversion device and manufacturing method thereof
JP2013030659A (ja) * 2011-07-29 2013-02-07 Sanyo Electric Co Ltd 光起電力モジュール
JP2013131586A (ja) * 2011-12-21 2013-07-04 Sharp Corp 裏面電極型太陽電池の製造方法
JP2013239476A (ja) * 2012-05-11 2013-11-28 Mitsubishi Electric Corp 光起電力装置およびその製造方法、光起電力モジュール
WO2014185537A1 (ja) * 2013-05-17 2014-11-20 株式会社カネカ 太陽電池およびその製造方法、ならびに太陽電池モジュール

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10566470B2 (en) * 2015-01-07 2020-02-18 Kaneka Corporation Solar cell, method for manufacturing same and solar cell module
CN107408588B (zh) * 2015-03-30 2019-12-13 松下知识产权经营株式会社 太阳能电池单元和太阳能电池单元的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100154869A1 (en) * 2008-12-24 2010-06-24 Min-Seok Oh Photoelectric conversion device and manufacturing method thereof
JP2013030659A (ja) * 2011-07-29 2013-02-07 Sanyo Electric Co Ltd 光起電力モジュール
JP2013131586A (ja) * 2011-12-21 2013-07-04 Sharp Corp 裏面電極型太陽電池の製造方法
JP2013239476A (ja) * 2012-05-11 2013-11-28 Mitsubishi Electric Corp 光起電力装置およびその製造方法、光起電力モジュール
WO2014185537A1 (ja) * 2013-05-17 2014-11-20 株式会社カネカ 太陽電池およびその製造方法、ならびに太陽電池モジュール

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021060261A1 (ja) * 2019-09-26 2021-04-01
WO2021060261A1 (ja) * 2019-09-26 2021-04-01 株式会社カネカ 太陽電池の製造方法および太陽電池
JP7288968B2 (ja) 2019-09-26 2023-06-08 株式会社カネカ 太陽電池の製造方法および太陽電池
WO2021201030A1 (ja) * 2020-03-30 2021-10-07 株式会社カネカ 太陽電池および太陽電池の製造方法
US20220376124A1 (en) * 2022-06-08 2022-11-24 Zhejiang Jinko Solar Co., Ltd. Solar cell and photovoltaic module
US11799040B2 (en) 2022-06-08 2023-10-24 Zhejiang Jinko Solar Co., Ltd. Solar cell and photovoltaic module
AU2022209227A1 (en) * 2022-06-08 2024-01-04 Jinko Solar Co., Ltd. Solar Cell and Photovoltaic Module
AU2022209227B2 (en) * 2022-06-08 2024-01-11 Jinko Solar Co., Ltd. Solar Cell and Photovoltaic Module

Also Published As

Publication number Publication date
JP7356445B2 (ja) 2023-10-04
JPWO2020090423A1 (ja) 2021-09-16
TWI816920B (zh) 2023-10-01
CN112640133B (zh) 2024-03-12
TW202027290A (zh) 2020-07-16
CN112640133A (zh) 2021-04-09

Similar Documents

Publication Publication Date Title
WO2020090423A1 (ja) 太陽電池の製造方法、太陽電池、および太陽電池モジュール
JP6055787B2 (ja) 太陽電池及びその製造方法
JP2015029126A (ja) 太陽電池及びその製造方法
JP2013089766A (ja) 太陽電池
JP2019169599A (ja) 太陽電池の製造方法、および、太陽電池
WO2020149128A1 (ja) 太陽電池の製造方法
CN114365294B (zh) 太阳能电池和太阳能电池的制造方法
JP7436299B2 (ja) 太陽電池の製造方法
JP7433152B2 (ja) 太陽電池および太陽電池の製造方法
WO2020218000A1 (ja) 太陽電池および太陽電池の製造方法
TW201442260A (zh) 太陽能電池及其製造方法
CN114450808B (zh) 太阳能电池的制造方法和太阳能电池
JP2023121604A (ja) 太陽電池の製造方法および太陽電池
WO2021106526A1 (ja) 太陽電池の製造方法
WO2022210611A1 (ja) 太陽電池および太陽電池の製造方法
CN114830357B (zh) 太阳能电池的制造方法
CN114649441B (zh) 太阳能电池的制造方法
JP7459059B2 (ja) 太陽電池の製造方法および太陽電池
WO2020035987A1 (ja) 光電変換素子および光電変換素子の製造方法
KR101122048B1 (ko) 태양 전지 및 그 제조 방법
WO2020217999A1 (ja) 太陽電池の製造方法および太陽電池
JP2022098248A (ja) 太陽電池の製造方法、および製膜方法
JP2023111632A (ja) 太陽電池の製造方法および太陽電池
JP2023104311A (ja) 太陽電池の製造方法
JP2023104310A (ja) 太陽電池の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19880524

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020553739

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19880524

Country of ref document: EP

Kind code of ref document: A1