WO2020003634A1 - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- WO2020003634A1 WO2020003634A1 PCT/JP2019/010388 JP2019010388W WO2020003634A1 WO 2020003634 A1 WO2020003634 A1 WO 2020003634A1 JP 2019010388 W JP2019010388 W JP 2019010388W WO 2020003634 A1 WO2020003634 A1 WO 2020003634A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- gate
- power
- clamp
- power converter
- circuit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
Definitions
- the present invention relates to a power converter.
- Recent power converters have realized higher-speed switching operations and reduced the loss generated by the power semiconductors due to technological innovation of power semiconductor modules, which are the main components.
- the cooler can be downsized, and as a result, the power converter can be downsized. Further, by reducing the loss of the power semiconductor, the efficiency of the power converter can be improved.
- a wide band gap device such as SiC or GaN has an electron saturation speed that is about twice or more that of Si, so that a high-speed SW (Switching) operation can reduce SW loss and a high-frequency inverter SW operation can be performed.
- the SiC-MOSFET has a lower negative gate breakdown voltage and a lower threshold voltage than the Si-IGBT. That is, in the SiC-MOSFET, the allowable oscillation range of the gate voltage for avoiding false firing (turn-on) and exceeding the rating is narrow.
- the gate voltage jump / bounce voltage has a trade-off relationship with the high-speed SW operation.
- Patent Document 1 discloses a structure in which gate source terminals are individually provided to suppress gate oscillation caused by common source inductance.
- Patent Document 1 is a four-terminal package product of a gate, a source, a drain, and a gate source, and it is difficult to replace the gate, the source, and the drain with a general-purpose three-terminal device.
- An object of the present invention is to provide a power converter capable of suppressing gate voltage oscillation accompanying high-speed driving of a power device.
- a power converter includes a bridge circuit including a first power device and a second power device connected in series to the first power device, and a capacity of a gate of the second power device.
- the clamp circuit includes a switching element and a first resistor connected in series to the switching element.
- FIG. 1 is a schematic configuration diagram of a power conversion device to which an embodiment of the present invention is applied.
- FIG. 2 is a schematic internal configuration diagram of a converter, an inverter, and a chopper illustrated in FIG. 1.
- FIG. 3 is an equivalent circuit diagram illustrating a configuration of a converter.
- FIG. 3 is an equivalent circuit diagram showing a configuration of an inverter.
- FIG. 3 is an equivalent circuit diagram illustrating a configuration of a chopper.
- FIG. 2 is a diagram illustrating an appearance of a power device. It is a figure showing appearance of a cooling fin.
- FIG. 1 is a configuration diagram of a single-phase bridge circuit according to a first embodiment of the present invention.
- FIG. 5 is a diagram illustrating an operation when the upper arm is turned on in the single-phase bridge circuit according to the first embodiment of the present invention.
- FIG. 4 is a diagram illustrating an operation when the upper arm is turned off in the single-phase bridge circuit according to the first embodiment of the present invention. It is a figure showing a single phase bridge circuit of a 2nd embodiment of the present invention. It is a figure showing a single phase bridge circuit of a 3rd embodiment of the present invention. It is a figure showing a single phase bridge circuit of a 4th embodiment of the present invention. It is a figure showing the single phase bridge circuit of a 5th embodiment of the present invention.
- FIG. 1 is a diagram illustrating an example of a circuit configuration of a power conversion device to which the present invention has been applied.
- FIG. 14 is a diagram illustrating a layout (top view) in which the circuit of the power conversion device in FIG. 13 is mounted on a substrate.
- FIG. 15 is a diagram illustrating an example of a wiring layout (L1 layer) in the circuit configuration illustrated in FIG. 14.
- FIG. 15 is a diagram illustrating an example of a wiring layout (L2 layer) in the circuit configuration illustrated in FIG. 14.
- FIG. 15 is a diagram illustrating an example of a wiring layout (L3 layer) in the circuit configuration illustrated in FIG. 14.
- FIG. 15 is a diagram illustrating an example of a wiring layout (L4 layer) in the circuit configuration illustrated in FIG. 14.
- FIG. 15B is a sectional view taken along the line B-B ′ of FIG. 15A.
- an uninterruptible power converter will be described as an example of a power converter having a plurality of operating states.
- the purpose of the present embodiment partially overlaps with the above-described object, for example, a high-efficiency and small-sized power conversion device that suppresses gate oscillation due to high-speed driving of a power semiconductor device and reduces power semiconductor device loss is realized. It is to be.
- FIG. 1 is a schematic configuration diagram of a power conversion device 100 to which an embodiment of the present invention is applied.
- the power conversion device 100 includes a converter 102, an inverter 103, a chopper 104, and a higher-level control circuit 105 for controlling these.
- the converter 102 is a three-phase converter that converts three-phase AC power supplied from a commercial power supply (AC power supply) 106 to DC power and supplies the DC power to the inverter 103.
- AC power supply AC power supply
- the inverter 103 is a three-phase inverter that converts the DC power supplied from the converter 102 into three-phase AC power again and supplies it to the load 108.
- the chopper 104 raises or lowers the DC power supplied from the storage battery (DC power supply) 107 to a predetermined voltage, converts the DC power to a predetermined DC power, and supplies the DC power to the inverter 103.
- the host control circuit 105 controls the converter 102, the inverter 103, and the chopper 104.
- the host control circuit 105 is, for example, a microcomputer and includes a processor, a memory, an input / output circuit, and the like.
- the chopper 104 supplies the power stored in the storage battery 107 to the inverter 103 as DC power.
- the inverter 103 converts the DC power supplied from the chopper 104 into AC power and supplies the AC power to the load 108. Thereby, the power converter 100 can supply power to the load 108 without interruption.
- FIG. 2 is a schematic internal configuration diagram of the converter 102, the inverter 103, and the chopper 104. As shown in FIG. 2, the converter 102, the inverter 103, and the chopper 104 include a plurality of rectifying elements and switching elements.
- FIG. 3 is an equivalent circuit diagram of the internal configuration of the converter 102.
- the converter 102 includes three half-bridge circuits 201, 202, and 203 (power conversion units), and these half-bridge circuits 201, 202, and 203 include a converter control unit (a power conversion unit driving unit). 204.
- the converter 102 converts three-phase AC power supplied from the R, S, and T terminals from the three-phase AC commercial power supply 106 into DC power between the positive terminal P and the negative terminal N.
- the half-bridge circuit 201 includes an upper arm switching element 21 and a rectifying element 23, and a lower arm switching element 22 and a rectifying element 24.
- IGBTs Insulated Gate Bipolar Transistors
- diodes are used for the rectifying elements 23 and 24, but the switching elements 21 and 22 are not limited to these.
- the rectifier 23 is connected in the direction from the emitter to the collector of the switching element 21.
- the emitter of the switching element 21 is connected to the collector of the switching element 22 and the AC terminal R.
- Capacitors 25 and 26 are connected in parallel between the collector of switching element 21 and the emitter of switching element 22. In the circuit diagram of FIG. 3, the parallel connection of the capacitor 25 and the capacitor 26 is omitted and the symbol of a single capacitor is shown for easy viewing of the drawing.
- the gate of the switching element 21 is connected to the converter control unit 204.
- the rectifying element 24 is connected in the direction from the emitter to the collector of the switching element 22.
- the gate of the switching element 22 is connected to the converter control unit 204.
- the half-bridge circuit 202 is configured similarly to the half-bridge circuit 201 (power conversion unit) except that the connection node between the emitter of the switching element 21 and the collector of the switching element 22 is connected to the AC terminal S. .
- the half-bridge circuit 203 is configured similarly to the half-bridge circuit 201 (power conversion unit) except that the connection node between the emitter of the switching element 21 and the collector of the switching element 22 is connected to the AC terminal T. .
- the three-phase AC power supplied from the commercial power supply 106 is supplied to the half-bridge circuits 201, 202, and 203 of each phase of the converter 102 via the AC terminals R, S, and T.
- the switching timing of the upper-arm switching elements 21 and rectifiers 23 and the lower-arm switching elements 22 and rectifiers 24 of the half-bridge circuits 201, 202, and 203 are controlled by a converter control unit 204 to rectify the AC power. I do.
- FIG. 4 is an equivalent circuit diagram showing a configuration of the inverter 103.
- the inverter 103 includes three half-bridge circuits 301, 302, and 303 (power conversion units), and is further controlled by an inverter control unit (power conversion unit driving unit) 304. Inverter 103 converts DC power between the P terminal and the N terminal into three-phase AC power.
- the half-bridge circuit 301 is configured similarly to the half-bridge circuit 201 (see FIG. 3) except that a connection node between the emitter of the switching element 21 and the collector of the switching element 22 is connected to the AC terminal U. .
- the half-bridge circuit 302 is configured similarly to the half-bridge circuit 201 (see FIG. 3) except that a connection node between the emitter of the switching element 21 and the collector of the switching element 22 is connected to the AC terminal V. .
- the half-bridge circuit 303 is configured similarly to the half-bridge circuit 201 (see FIG. 3) except that a connection node between the emitter of the switching element 21 and the collector of the switching element 22 is connected to the AC terminal W. .
- the DC power converted by the converter 102 is supplied between the terminal P and the terminal N.
- the switching timing of the switching element 21 and the rectifying element 23 of the upper arm and the switching element 22 and the rectifying element 24 of the lower arm of the half-bridge circuits 301, 302, 303 are controlled by the inverter control unit 304 so that the DC power is It is converted to AC power and output to AC terminals U, V, W.
- FIG. 5 is an equivalent circuit diagram showing the configuration of the chopper 104.
- the chopper 104 includes a half-bridge circuit 401 (power conversion unit) and a reactor 406, and is controlled by a chopper control unit (power conversion unit driving unit) 405.
- the chopper 104 mutually converts a low DC voltage from the storage battery 107 and a high DC voltage between the terminal P and the terminal N.
- the half-bridge circuit 401 is configured similarly to the half-bridge circuit 201 (see FIG. 3) except that the connection node between the emitter of the switching element 21 and the collector of the switching element 22 is connected to the terminal C.
- Reactor 406 connects the positive electrode of storage battery 107 and terminal C.
- the converter 102, the inverter 103, and the chopper 104 mounted on the power conversion device 100 to which the embodiment of the present invention is applied are each composed of the upper-arm switching element 21 and the rectifier element 23 and the lower-arm switching element.
- a two-level half-bridge circuit 20 in which a rectifying element 22 and a rectifying element 24 are connected in series has a basic configuration.
- the power device 30 is composed of IGBTs (switching elements 21 and 22) and diodes (rectifiers 23 and 24), but is not limited thereto, and is not limited thereto.
- SiC-MOSFET Metal-Oxide-Semiconductor @ Field-
- Other power devices such as Effect @ Transistor may be used.
- FIG. 6 (6A, 6B) shows the power device 30 (the switching element and the rectifying element (21 and 23, 22 and 24) in the half bridge circuits 201 to 203, 301 to 303, and 401) according to the embodiment of the present invention.
- FIG. 3 is a diagram illustrating an appearance of a cooling fin 40 connected to a power device 30.
- the power device 30 in FIG. 6A is, for example, a SiC-MOSFET and has a form in which a switching element and a diode are included in one package.
- FIG. 6A shows the appearance of the power device 30, and FIG. 6B shows the appearance of the power device 30 with the cooling fins 40 connected thereto.
- FIG. 7A shows a single-phase bridge circuit according to the first embodiment of the present invention.
- the single-phase bridge circuit of FIG. 7A includes two power semiconductor elements and a separate gate drive circuit.
- the single-phase bridge circuit (bridge circuit) includes an upper arm device 30H (first power device) and a lower arm device 30L (second power device) connected in series thereto.
- the individual gate drive circuits 50H and 50L each include a clamp SW (SWc) for connecting the gate and the source when the gate is off, a clamp SW control circuit, and a clamp resistor circuit (Rc) in series with the clamp SW.
- the clamp SW means a switch for clamping (switching element).
- GDS in FIG. 7A indicates a gate drive signal (gate signal).
- the gate drive circuit 50L charges and discharges the capacitance of the gate of the lower arm device 30L (second power device).
- the clamp switch SWc (switching element) and the clamp resistor circuit Rc (first resistor) form a clamp circuit.
- the clamp circuit conducts between the gate of the lower arm device 30L and the source of the lower arm device 30L.
- the clamp switch SWc (switching element) is a bidirectional switching element capable of flowing a current bidirectionally in an ON state. Thereby, the gate voltage oscillation can be suppressed in both directions.
- FIG. 7B ⁇ Operation of the single-phase bridge circuit of FIG. 7A when the upper arm is turned on is shown in FIG. 7B.
- the upper arm turns on Ph.
- the gate signal VgsH of the upper arm is in the Hi state
- the gate signal VgsL of the lower arm is in the Low state.
- the clamp SW control signal SWc of the lower arm is in the Hi state
- the gate-source of the lower arm is conductive through the clamp SW and the clamp resistor circuit.
- the gate current IgL of the lower arm flows in the direction of discharging Cgs. If this gate current is bypassed by the low impedance line of the clamp SW to which the clamp resistance circuit is not connected, the clamp line voltage VcL does not change. As a result, the lower arm gate-source voltage VgsL (VcLV ⁇ VssL) becomes Oscillates to the negative side due to the voltage VssL across the common source inductance. When the negative peak voltage of the gate-source voltage exceeds the negative rating of the gate, the gate oxide film is deteriorated and the life is shortened.
- FIG. 7B shows the operation for two periods.
- FIG. 8 shows a first embodiment of the present invention, similar to FIG. 7 (7A, 7B).
- Each of the individual gate drive circuits comprises a clamp SW (SWc) for connecting between a gate and a source when off, and a clamp SW (SWc).
- An SW control circuit and a clamp resistance circuit (Rc) in series with the clamp SW are included.
- the upper arm turns off Ph.
- the gate signal VgsH of the upper arm is in a low state
- the gate signal VgsL of the lower arm is in a low state.
- the clamp SW control signal SWc of the lower arm is in the Hi state
- the gate-source of the lower arm is conductive through the clamp SW and the clamp resistor circuit.
- the gate oscillation caused by the mirror current increases, while the gate oscillation caused by the common source inductance can be reduced.
- the first embodiment of the present invention it is possible to reduce the gate voltage oscillation of the non-drive arm caused by the common source inductance in the turn-on and turn-off operations. That is, according to the present embodiment, it is possible to suppress the gate voltage oscillation accompanying the high-speed driving of the power device.
- FIG. 9 shows a single-phase bridge circuit according to the second embodiment of the present invention.
- the single-phase bridge circuit of FIG. 9 includes two power semiconductor elements and a separate gate drive circuit.
- the individual gate drive circuit includes a clamp SW (SWc) for connecting between the gate and the source when turned off, a clamp SW control circuit, a clamp resistance circuit (Rc) in series with the clamp SW, and a parallel connection with the clamp resistance circuit. Includes diode Dc.
- the clamp circuit further includes a diode Dc (first diode) connected in parallel to the clamp resistance circuit Rc (first resistor).
- the cathode of the diode Dc (first diode) is connected to the gate of the lower arm device 30L (second power device).
- the clamp switch SWc is turned on.
- the mirror current (Ph1 period in FIG. 8) due to the VdsL fluctuation and the gate current (Ph2 period in FIG. 8) due to the common source inductance voltage fluctuation VssL due to the IsL fluctuation pass through the clamp diode Dc. Through this, the signal is bypassed to the source by the clamp switch SWc. Therefore, even at the time of turn-off, negative gate vibration is reduced.
- the gate oscillation on the negative side can be reduced for both turn-on and turn-off. Therefore, it is particularly effective when the gate negative breakdown voltage of the power semiconductor device is small.
- the load on the gate oxide film can be reduced, and the length of the power semiconductor device can be reduced. It has the effect of extending the life.
- FIG. 10 shows a single-phase bridge circuit according to the third embodiment of the present invention.
- the single-phase bridge circuit of FIG. 10 includes two power semiconductor devices and a separate gate drive circuit.
- the individual gate drive circuit includes a clamp SW (SWc) for connecting between the gate and the source when turned off, a clamp SW control circuit, a clamp resistance circuit (Rc) in series with the clamp SW, and a parallel connection with the clamp resistance circuit. Includes diode Dc.
- the anode of the diode Dc (first diode) is connected to the gate of the lower arm device 30L (second power device).
- the clamp switch SWc is turned on.
- the mirror current (Ph1 period in FIG. 8) due to the VdsL fluctuation and the gate current (Ph2 period in FIG. 8) due to the common source inductance voltage fluctuation VssL due to the IsL fluctuation are caused by the clamp resistor Rc.
- the signal is bypassed to the source by the clamp switch SWc. Therefore, the gate vibration on the positive side is reduced even at the time of turn-off.
- the gate vibration on the positive side can be reduced for both turn-on and turn-off. Therefore, it is particularly effective when the threshold voltage of the power semiconductor device is low, and by suppressing the positive side gate vibration in the non-drive arm, the short-circuit current caused by the simultaneous turning on of the upper and lower arms causes Element destruction can be prevented.
- FIG. 11 shows a single-phase bridge circuit according to a fourth embodiment of the present invention.
- the single-phase bridge circuit of FIG. 11 includes two power semiconductor devices and a separate gate drive circuit.
- the individual gate drive circuit includes a clamp SW (SWc) that connects between the gate and the source when turned off, a clamp SW control circuit, a clamp resistor circuit (Rc1, Rc2) in series with the clamp SW, and the clamp resistor circuit. Includes series clamp diodes (Dc1, Dc2).
- the clamp circuit includes a clamp diode Dc1 (first diode) connected in series to a clamp resistor circuit Rc1 (first resistor), and a clamp resistor circuit Rc2 (second circuit) connected in series to a clamp switch SWc (switching element). And a clamp diode Dc2 (second diode) connected in series to the clamp resistor circuit Rc2.
- the anode of the clamp diode Dc1 is connected to the gate of the lower arm device 30L
- the cathode of the clamp diode Dc2 is connected to the gate of the lower arm device 30L.
- the clamp line voltage VcL can be individually adjusted by turning on and turning off.
- the gate oscillation caused by the common source inductance can be individually reduced according to the switching speed at the time of turn-off and at the time of turn-on.
- FIG. 12 shows a single-phase bridge circuit according to a fifth embodiment of the present invention.
- the single-phase bridge circuit of FIG. 12 includes two power semiconductor devices and a separate gate drive circuit.
- the individual gate drive circuit includes a clamp SW (SWc) that connects between the gate and the source when off, a gate capacitance charge current adjustment resistor Rgon when turned on, a gate capacitance discharge current adjustment resistor Rgoff when turned off, and a gate drive circuit. Circuit BUF.
- the wiring inductance Lp2 from the power semiconductor device to the clamp circuit is mounted so as to be smaller than the wiring inductance Lp1 from the power semiconductor device to the gate drive circuit.
- the inductance Lp2 of the clamp circuit wiring indicating the wiring connecting the gate of the lower arm device 30L (second power device) and the clamp circuit is equal to that of the lower arm device 30L (second power device). It is smaller than the inductance Lp1 of the drive circuit wiring indicating the wiring connecting the gate and the gate drive circuit.
- FIG. 13 is a diagram illustrating an example of a circuit configuration of a power conversion device (power converter) to which the present invention has been applied.
- the DC link capacitor of FIG. 2 is composed of two capacitors 601 and 602 connected in series with each other.
- the connection point between 601 and 602 is connected to the R, S, and T terminals via a capacitor 2100 (first AC filter capacitor) connected to the AC power supply side, and the output side of the inverter 103 (load 108 Side) via a capacitor 2000 (second AC filter capacitor) connected to the U, V, and W terminals.
- connection point between the capacitors 601 and 602 is connected to the capacitor 2000 and the capacitor 2100, and has an intermediate potential 4000.
- Reactor 406A is connected to a connection midpoint (connection point) between upper arm switching element 104-1B and lower arm switching element 104-2B of chopper 104, and upper arm switching element 104-1A and lower arm switching element 104- are connected.
- Reactor 406B is connected to the midpoint of connection with 2A.
- FIG. 14 is a diagram showing a layout (top view) in which the circuit of the power conversion device of FIG. 13 is mounted on a substrate.
- a DC link condenser 600 is arranged upstream (upwind) of the cooling air from the converter 102 and the inverter 103, and a DCAC reactor 800 is arranged downstream (downwind) of the chopper 104.
- the DC link capacitor 600 is disposed on the upstream side of the cooling air of the converter 102 and the inverter 103, the influence of the heat generated by the operation of the converter 102 and the inverter 103 on the DC link capacitor 600 (the influence of the tilt heat) is reduced. Can be removed. Further, since the converter and the chopper do not generate the maximum heat at the same time, the tilt heat between the two can be reduced.
- the DCAC reactor 800 is arranged downstream of the cooling air of the converter 102, the inverter 103 and the chopper 104, the influence of the heat generated by the DCAC reactor 800 on the converter 102, the inverter 103 and the chopper 104 (the influence of the tilting heat) is eliminated. be able to.
- Gate drive circuits 102U1D, 102U2D, 102V1D, 102V2D, 102W1D, and 102W2D (converter control units (power conversion unit drive units) 204) that drive the power devices 30 of the converters 102U, 102V, and 102W are located near the respective power devices 30. Deploy.
- the converter 102 has two sets of the power device 30 and the cooling fin 40 for each of the U phase, the V phase, and the W phase, but the U phase and the V phase are arranged at positions adjacent to each other.
- the respective power devices 30 are arranged to face each other, and the gate drive circuits 102U2D and 102V1D are arranged to face each other.
- a set of the power device 30 and the cooling fin 40 in which the V phase and the W phase are arranged at positions adjacent to each other is such that the respective power devices 30 are arranged to face each other and the gate drive circuits 102V2D and 102W1D Are arranged to face each other.
- the gate drive circuits 103U1D, 103U2D, 103V1D, 103V2D, 103W1D, and 103W2D (the inverter control unit (power conversion unit drive unit) 304) that drive the power devices 30 of the inverters 103U, 103V, and 103W are connected to the respective power devices 30. Place it near.
- the inverter 103 has two sets each including the power device 30 and the cooling fin 40 for each of the U phase, the V phase, and the W phase, but the U phase and the V phase are arranged at positions adjacent to each other.
- the respective power devices 30 are arranged to face each other, and the gate drive circuits 103U2D and 103V1D are arranged to face each other.
- the set of the power device 30 and the cooling fin 40 in which the V phase and the W phase are arranged at positions adjacent to each other is such that the respective power devices 30 are arranged to face each other and the gate drive circuits 103V2D and 103W1D Are arranged to face each other.
- the W phase of the converter 102 and the U phase of the inverter 103 are arranged adjacent to each other, and a set of the power device 30 and the cooling fin 40 arranged at positions adjacent to each other is such that the respective power devices 30 Gate drive circuits 102W2D and 103U1D are arranged to face each other.
- the gate drive circuits 104-1D1, 104-1D2, 104-2D1, and 104-2D2 (chopper control unit (power conversion unit drive unit) 405) for driving the power devices 30 of the choppers 104-1 and 104-2 are provided. It is arranged near each power device 30.
- the chopper 104 has a set of the power device 30 and the cooling fins 40, and each of the choppers 104-1 and 104-2 has two sets.
- the pair of the power device 30 and the cooling fin 40 in which the choppers 104-1 and 104-2 are arranged adjacent to each other is such that the respective power devices 30 are arranged to face each other and the gate drive circuit 104- 1D2 and 104-2D1 are arranged to face each other.
- the power device 30 and its gate drive circuits (102U1D to 102W1D, 103U1D to 103W2D, 104-1D1 to 104-2D2) are arranged close to each other, the wiring inductance of the gate drive circuit is reduced and unnecessary. The resonance can be suppressed, and the power device 30 can be driven at high speed.
- FIG. 15 is a diagram showing an example of a wiring layout in the circuit configuration shown in FIG.
- the wiring example shown in FIG. 15 includes the L1 layer (AC wiring of the converter 102 and the inverter 103), the L2 layer (P wiring), the L3 layer (N wiring), and the L4 layer (AC wiring of the chopper 104, intermediate wiring). (Intermediate electrode wiring with a potential of 4000).
- the power conversion device 100 includes a multilayer substrate including at least a first layer, a second layer, and a third layer in order from the surface.
- the wirings 1021, 1022, and 1023 of the converter 102 are formed in the L1 layer. Further, AC wirings 1031, 1032 and 1033 of the inverter 103 are formed.
- the AC wirings (1031, 1032, 1033) indicating the wirings connected to the AC terminals (U, V, W) of the power converter 100 are arranged in the L1 layer (first layer). Thereby, the cooling efficiency of the AC wiring can be improved.
- the P2 wiring 3000P is formed in the L2 layer. That is, P-pole wiring 3000P indicating a wiring connected to the DC positive terminal (P) of power conversion device 100 is arranged in one of L2 layer (second layer) and L3 layer (third layer).
- the N3 layer has an N-pole wiring 2000N formed thereon. That is, N-pole wiring 2000N indicating a wiring connected to the DC negative terminal (N) of power conversion device 100 is arranged on the other of the L2 layer (second layer) and the L3 layer (third layer).
- FIG. 16 is a cross-sectional view (schematic view) taken along the line B-B ′ of FIG. 15A.
- the gate drive wiring 5000GL4 and the AC intermediate potential wiring 5000ML4 are formed in the L4 layer, and the gate drive wiring 5000GL3 and the N pole wiring 5000ML3 are formed in the L3 layer.
- a gate drive wiring 5000GL2 and a P-pole wiring 5000ML2 are formed, and in the L1 layer, a gate drive wiring 5000GL1 and an AC wiring 5000ML1 are formed.
- An insulating layer 5000I is arranged between the layers to insulate each other. Further, a via 6200 is formed through the L1 layer to the L4 layer, and a lead 6100 is arranged in the via 6200. Above the L1 layer, a lower arm device 30L and an upper arm device 30H connected to the lead 6100 are connected. A gate drive circuit and a gate clamp circuit (clamp circuit) are arranged above the gate drive wiring 5000GL1 in the L1 layer.
- the gate drive wiring 5000G and the main circuit wiring 5000M can be separated in the layer direction to reduce noise.
- the main circuit wiring 5000M has a multilayer wiring structure (laminate wiring structure), the inductance can be reduced, and the jump of the main circuit voltage accompanying the switching operation can be suppressed.
- the source lead of the power device and the source wiring of the gate drive circuit are connected in the L1 layer.
- a gate source line indicating a line connecting the gate drive circuit 50L and the source of the lower arm device 30L (second power device) is arranged in the L1 layer (first layer).
- the source wiring of the gate drive circuit is wired by Lp1
- the gate wiring of the gate drive circuit is wired by Lp2
- both have a laminated structure, thereby reducing the wiring inductance of the gate drive circuit. Gate vibration in the non-drive arm can be reduced.
- the present invention is not limited to the above-described embodiment, and includes various modifications.
- the above-described embodiments have been described in detail for easy understanding of the present invention, and are not necessarily limited to those having all the described configurations.
- a part of the configuration of one embodiment can be replaced with the configuration of another embodiment, and the configuration of one embodiment can be added to the configuration of another embodiment.
- AC power supply 107: Storage battery (DC power supply) 108 Load 201 Half bridge circuit 202 Half bridge circuit 203 Half bridge circuit 204 Converter control unit (power conversion unit drive unit) 301 half bridge circuit 302 half bridge circuit 303 half bridge circuit 304 inverter control unit (power conversion unit drive unit) 401: half bridge circuit 405: chopper control unit (power conversion unit drive unit) 406 reactor 406A reactor 406B reactor 600 link capacitor 601 capacitor 602 capacitor 800 ... reactor 2000 ... capacitor 2100 ... capacitor 5000I ... insulating layer 6100 ... lead 6200 ... via
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
単相ブリッジ回路(ブリッジ回路)は、上ア-ムデバイス30H(第1のパワーデバイス)とそれに直列接続された下アームデバイス30L(第2のパワーデバイス)とを含む。ゲート駆動回路50Lは、下アームデバイス30L(第2のパワーデバイス)のゲートの容量を充放電する。クランプ回路は、下アームデバイス30L(第2のパワーデバイス)のゲート・ソース間の電圧VgsLが所定値Vthcより小さい場合、下アームデバイス30Lのゲートと下アームデバイス30Lのソースとを導通する。クランプ回路は、クランプスイッチSWc(スイッチング素子)とクランプ抵抗回路Rc(第1の抵抗)から構成される。
Description
本発明は、電力変換装置に関する。
近年の電力変換装置は、その主要部品であるパワー半導体モジュールの技術革新によって、より高速なスイッチング動作を実現し、このパワー半導体から発する損失を低減させている。これにより、特に冷却器を小型化することができ、その結果、電力変換装置を小型化可能である。また、パワー半導体の損失を低減することにより、電力変換装置の効率を向上することができる。
例えば、SiCやGaN等のワイドバンドギャップデバイスは、電子飽和速度がSiに対し約2倍以上あることから高速SW(Switching)動作によるSW損失低減、さらに高周波インバータSW動作が可能となる。
一方、Si-IGBTに対し、SiC-MOSFETでは、負側ゲート耐圧が低く、閾値電圧も低い。すなわち、SiC-MOSFETでは、誤点弧(ターンオン)や定格超過を回避するゲート電圧の許容振動範囲が狭い。そして、このゲート電圧の跳ね上がり/跳ね下がり電圧は高速SW動作とトレードオフの関係にある。
特許文献1には、共通ソースインダクタンス起因のゲート振動を抑制するため、ゲートソース端子を個別に設けた構造が開示されている。
しかしながら、特許文献1に記載の技術は、ゲート、ソース、ドレイン、ゲートソースの4端子パッケージ品となり、ゲート、ソース、ドレインの汎用3端子デバイスからの置き換えが困難である。
本発明の目的は、パワーデバイスの高速駆動に伴うゲート電圧振動を抑制することができる電力変換装置を提供することにある。
上記目的を達成するために、本発明の電力変換装置は、第1のパワーデバイスとそれに直列接続された第2のパワーデバイスとを含むブリッジ回路と、前記第2のパワーデバイスのゲートの容量を充放電するゲート駆動回路と、前記第2のパワーデバイスのゲート・ソース間の電圧が所定値より小さい場合、前記第2のパワーデバイスのゲートと前記第2のパワーデバイスのソースとを導通するクランプ回路と、を備え、前記クランプ回路は、スイッチング素子とそれに直列接続された第1の抵抗から構成される。
本発明によれば、パワーデバイスの高速駆動に伴うゲート電圧振動を抑制することができる。上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
以下、添付図面を参照して本発明を実施するための形態について説明する。なお、以下の説明では、複数の運転状態を有する電力変換装置の一例として無停電電力変換装置について説明する。本実施形態の目的は、前述した目的と一部重複するが、例えば、パワー半導体デバイスの高速駆動に伴うゲート振動を抑制し、パワー半導体デバイス損失を低減した高効率・小型な電力変換装置を実現することである。
(概略構成)
図1は、本発明の実施形態が適用される電力変換装置100の概略構成図である。
図1は、本発明の実施形態が適用される電力変換装置100の概略構成図である。
図1において、電力変換装置100は、コンバータ102と、インバータ103と、チョッパ104と、これらを制御する上位制御回路105とを備える。
コンバータ102は、商用電源(交流電源)106から供給される三相交流電力を直流電力に変換して、インバータ103に供給する三相のコンバータである。
インバータ103は、コンバータ102から供給された直流電力を再び三相交流電力に変換して負荷108に供給する三相のインバータである。
チョッパ104は、蓄電池(直流電源)107からの供給される直流電力を、所定電圧に昇圧または降圧し、所定の直流電力に変換して、インバータ103に供給する。
上位制御回路105は、コンバータ102と、インバータ103と、チョッパ104とを制御する。なお、上位制御回路105は、例えば、マイコンであり、プロセッサ、メモリ、入出力回路等から構成される。
商用電源106が何らかの理由で停電した場合、チョッパ104は、蓄電池107に蓄えた電力をインバータ103に直流電力として供給する。インバータ103は、チョッパ104から供給された直流電力を交流電力に変換して負荷108に供給する。これにより、電力変換装置100は、負荷108へ途切れることなく給電することができる。
図2は、コンバータ102、インバータ103及びチョッパ104の概略内部構成図である。図2に示すように、コンバータ102、インバータ103及びチョッパ104は、複数の整流素子及びスイッチング素子を備えている。
図3は、コンバータ102の内部構成における等価回路図である。
図3において、コンバータ102は、3つのハーフブリッジ回路201、202、203(電力変換ユニット)を備えており、これらハーフブリッジ回路201、202、203は、コンバータ制御部(電力変換ユニットの駆動部)204によって制御される。コンバータ102は、R、S、T端子から供給される三相交流の商用電源106からの三相交流電力を、正側端子Pと負側端子Nとの間の直流電力に変換する。
ハーフブリッジ回路201は、上アームのスイッチング素子21および整流素子23と、下アームのスイッチング素子22および整流素子24とを備えている。図3の例では、スイッチング素子21、22は、IGBT(Insulated Gate Bipolar Transistor)が用いられ、整流素子23、24は、ダイオードが用いられているが、これらに限定されるものではない。
整流素子23は、スイッチング素子21のエミッタからコレクタへの方向に接続される。スイッチング素子21のエミッタは、スイッチング素子22のコレクタと、交流端子Rとに接続される。コンデンサ25と26とは、スイッチング素子21のコレクタとスイッチング素子22のエミッタとの間に並列接続される。なお、図3の回路図では、図面を見やすくするため、コンデンサ25とコンデンサ26の並列接続を省略して、単一のコンデンサの記号で示している。スイッチング素子21のゲートは、コンバータ制御部204に接続される。
整流素子24は、スイッチング素子22のエミッタからコレクタへの方向に接続される。スイッチング素子22のゲートは、コンバータ制御部204に接続される。
ハーフブリッジ回路202は、スイッチング素子21のエミッタとスイッチング素子22のコレクタとの接続ノードが、交流端子Sに接続されることを除き、ハーフブリッジ回路201(電力変換ユニット)と同様に構成されている。
ハーフブリッジ回路203は、スイッチング素子21のエミッタとスイッチング素子22のコレクタとの接続ノードが、交流端子Tに接続されることを除き、ハーフブリッジ回路201(電力変換ユニット)と同様に構成されている。
以下、図3を適宜参照して、コンバータ102の動作を説明する。
商用電源106から供給された三相の交流電力は、交流端子R、S、Tを介して、コンバータ102の各相のハーフブリッジ回路201、202、203に供給される。ハーフブリッジ回路201、202、203の上アームのスイッチング素子21および整流素子23と、下アームのスイッチング素子22および整流素子24は、コンバータ制御部204でスイッチングタイミングを制御されて、この交流電力を整流する。
図4は、インバータ103の構成を示す等価回路図である。
図4において、インバータ103は、3つのハーフブリッジ回路301、302、303(電力変換ユニット)を備えており、更にインバータ制御部(電力変換ユニットの駆動部)304によって制御される。インバータ103は、P端子及びN端子間の直流電力を三相交流電力に変換する。
ハーフブリッジ回路301は、スイッチング素子21のエミッタとスイッチング素子22のコレクタとの接続ノードが、交流端子Uに接続されることを除き、ハーフブリッジ回路201(図3参照)と同様に構成されている。
ハーフブリッジ回路302は、スイッチング素子21のエミッタとスイッチング素子22のコレクタとの接続ノードが、交流端子Vに接続されることを除き、ハーフブリッジ回路201(図3参照)と同様に構成されている。
ハーフブリッジ回路303は、スイッチング素子21のエミッタとスイッチング素子22のコレクタとの接続ノードが、交流端子Wに接続されることを除き、ハーフブリッジ回路201(図3参照)と同様に構成されている。
以下、図4を適宜参照して、インバータ103の動作を説明する。
コンバータ102により変換された直流電力は、端子Pと端子Nとの間に供給される。ハーフブリッジ回路301、302、303の上アームのスイッチング素子21および整流素子23と、下アームのスイッチング素子22および整流素子24とは、インバータ制御部304でスイッチングタイミングを制御されて、この直流電力を交流電力に変換し、交流端子U、V、Wに出力する。
図5は、チョッパ104の構成を示す等価回路図である。
図5において、チョッパ104は、ハーフブリッジ回路401(電力変換ユニット)とリアクトル406とを備えており、チョッパ制御部(電力変換ユニットの駆動部)405によって制御される。チョッパ104は、蓄電池107による低圧の直流電圧と、端子Pと端子Nとの間の高圧の直流電圧とを相互に変換するものである。
ハーフブリッジ回路401は、スイッチング素子21のエミッタとスイッチング素子22のコレクタとの接続ノードが端子Cに接続されることを除き、ハーフブリッジ回路201(図3参照)と同様に構成されている。
リアクトル406は、蓄電池107の正極と端子Cとを接続する。
以下、図5を参照して、チョッパ104の動作を説明する。
ハーフブリッジ回路401の下アームのスイッチング素子22がオンしている間に、蓄電池107と端子Cとの間に接続されたリアクトル406にエネルギーが蓄積される。次に、スイッチング素子22がオフした際に、リアクトル406が発する逆起電圧により上アームの整流素子23がオンする。これより、チョッパ104の出力端には、蓄電池107の直流電圧とリアクトル406の逆起電圧とを加算した電圧が生じる。これにより、チョッパ104は、蓄電池107の直流電圧を昇圧する。チョッパ制御部405は、ハーフブリッジ回路401のスイッチングタイミングを制御することにより、昇圧比を任意に設定可能である。
以上より、本発明の実施形態が適用される電力変換装置100に搭載されるコンバータ102、インバータ103、チョッパ104は、いずれも、上アームのスイッチング素子21および整流素子23と、下アームのスイッチング素子22および整流素子24とが直列に接続された2レベルのハーフブリッジ回路20を基本構成としている。
なお、上記の例では、パワーデバイス30は、IGBT(スイッチング素子21、22)とダイオード(整流素子23、24)から構成されるが、それに限らず、SiC-MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)等他のパワーデバイスでもよい。
図6(6A、6B)は、本発明の実施形態におけるパワーデバイス30(ハーフブリッジ回路201~203、301~303、401におけるスイッチング素子と整流素子(21と23、22と24))と、このパワーデバイス30に接続される冷却フィン40との外観を示す図である。
図6Aのパワーデバイス30は、例えばSiC-MOSFETであり、スイッチング素子とダイオードがひとつのパッケージに含まれた形態を有している。
図6Aはパワーデバイス30の外観を示し、図6Bは、パワーデバイス30に冷却フィン40が接続された状態の外観を示している。
図6Aに示すようなドレイン、ソース、ゲートの電極端子が3つで構成された標準パッケージ(例えばTO-247)では、ソース端子が1つで構成されているため、共通ソースインダクタンスの増大が課題となる。
(第1の実施形態)
次に、単相ブリッジ回路におけるパワーデバイスのSW動作について示す。
次に、単相ブリッジ回路におけるパワーデバイスのSW動作について示す。
図7Aは本発明の第1の実施形態の単相ブリッジ回路を示している。
図7Aの単相ブリッジ回路は2つのパワー半導体素子と、個別のゲート駆動回路を含む。換言すれば、単相ブリッジ回路(ブリッジ回路)は、上ア-ムデバイス30H(第1のパワーデバイス)とそれに直列接続された下アームデバイス30L(第2のパワーデバイス)とを含む。
前記個別のゲート駆動回路50H、50Lは、オフ時にゲートとソース間を接続するクランプSW(SWc)と、クランプSW制御回路と、クランプSWと直列のクランプ抵抗回路(Rc)を含む。なお、クランプSWは、クランプ用のスイッチ(スイッチング素子)を意味する。また、図7AのGDSは、ゲート駆動信号(ゲート信号)を示す。
ゲート駆動回路50Lは、下アームデバイス30L(第2のパワーデバイス)のゲートの容量を充放電する。クランプスイッチSWc(スイッチング素子)とクランプ抵抗回路Rc(第1の抵抗)はクランプ回路を構成する。クランプ回路は、下アームデバイス30L(第2のパワーデバイス)のゲート・ソース間の電圧VgsLが所定値Vthcより小さい場合、下アームデバイス30Lのゲートと下アームデバイス30Lのソースとを導通する。クランプスイッチSWc(スイッチング素子)は、オン状態で双方向に電流を流すことができる双方向スイッチング素子である。これにより、双方向にゲート電圧振動を抑制することができる。
次に図7Aの単相ブリッジ回路において、上アームがターンオンするときの動作を図7Bに示す。
上アームがターンオンするPh.1の期間において、上アームのゲート信号VgsHはHi状態となり、一方、下アームのゲート信号VgsLはLow状態となる。また、下アームのクランプSW制御信号SWcはHi状態となり、下アームのゲート-ソース間はクランプSWとクランプ抵抗回路を介して導通状態となっている。
上アームのターンオン動作に伴い、上アームのドレイン-ソース電流IsHは増加し、下アームのドレイン-ソース電流IsL(ダイオード電流)は減少方向に電流変化する。このとき、ダイオード電流の変化に応じて、下アームのコモンソースインダクタンスLCMの両端電圧(VssL = LCM×dIsL/dt)が跳ね上がる。
コモンソースインダクタンスの両端電圧VssLの上昇に伴い、下アームのゲート電流IgLは、Cgsを放電する方向に流れる。このゲート電流を、クランプ抵抗回路が接続されていないクランプSWの低インピーダンスラインでバイパスすると、クランプライン電圧VcLは変動せず、その結果、下アームのゲートソース間電圧VgsL(VcL - VssL)が、コモンソースインダクタンスの両端電圧VssL起因で負側に振動する。このゲートソース間電圧の負側ピーク電圧が、ゲート負側定格を超過すると、ゲート酸化膜が劣化し寿命が短くなる。
一方、クランプラインに直列抵抗Rc(クランプ抵抗回路)があるとき、クランプライン電圧VcLは直列抵抗Rcの影響で、VssLに対し同位相で正側に跳ね上がる。対アームのゲート振動VgsLは、VcL - VssLで定義されるため、クランプライン直列抵抗Rc起因の跳ね上がり電圧VcLを増大することで、コモンソース起因の負側ピークを低減(キャンセル)でき、ゲートソース間電圧の負側振動を抑制することで、ゲート酸化膜にかかる負担を軽減でき、長寿命化の効果がある。
次に図7Aの単相ブリッジ回路において、Ph.2期間の動作を図7Bに示す。
上アームのSWオン動作に伴い、下アームのドレイン-ソース間電圧VdsLが上昇する。このとき、VdsL上昇速度をdV/dtとすると、下アームのゲートにはミラー容量Cdgを介して、ミラー電流(IgL = Cdg × dV/dt)が流れ込む。このミラー電流がクランプSWを介してソースに流れるとき、デバイス直近のゲート-ソース間電圧に跳ね上がり電圧ΔVgsL(IgL × Rc)が発生する。この跳ね上がり電圧ΔVgsLがゲート閾値電圧以上になると、上下アームが同時オンとなり、短絡電流による素子破壊が起こる。
クランプSWにクランプライン直列抵抗を接続する本実施の形態では、ミラー電流起因のゲート振動が増大する一方、コモンソースインダクタンス起因のゲート振動を低減することが可能となる。
次に図8の単相ブリッジ回路において、上アームがターンオフするときの動作を示す。図8は図7(7A、7B)と同様に本発明の第1の実施形態であり、前記各個別のゲート駆動回路は、オフ時にゲートとソース間を接続するクランプSW(SWc)と、クランプSW制御回路と、クランプSWと直列のクランプ抵抗回路(Rc)を含む。
上アームがターンオフするPh.1の期間において、上アームのゲート信号VgsHはLow状態となり、また、下アームのゲート信号VgsLはLow状態となる。また、下アームのクランプSW制御信号SWcはHi状態となり、下アームのゲート-ソース間はクランプSWとクランプ抵抗回路を介して導通状態となっている。
上アームのターンオフ動作に伴い、上アームのドレイン-ソース間電圧VdsHは増加し、下アームのドレイン-ソース間電圧VdsLは減少方向に電流変化する。このとき、VdsL上昇速度をdV/dtとすると、下アームのゲートにはミラー容量Cdgを介して、ミラー電流(IgL = Cdg × dV/dt)が流れ込む。このミラー電流がクランプSWを介してソースに流れるとき、デバイス直近のゲート-ソース間電圧に跳ね下がり電圧ΔVgsL(IgL × Rc)が発生する。この跳ね下がり電圧ΔVgsLがゲート負側定格を超過すると、ゲート酸化膜が劣化し寿命が短くなる。
次に図8の単相ブリッジ回路において、Ph.2期間の動作について示す。
上アームのターンオフ動作に伴い、上アームのドレイン-ソース電流IdsHは減少し、下アームのドレイン-ソース電流IsL(ダイオード電流)は増加方向に電流変化する。このとき、ダイオード電流の変化に応じて、下アームのコモンソースインダクタンスの両端電圧(VssL = LCM×dIsL/dt)が跳ね下がる。
コモンソースインダクタンスの両端電圧VssLの減少に伴い、下アームのゲート電流IgLは、Cgsを充電する方向に流れる。このゲート電流を、クランプ抵抗回路が接続されていないクランプSWの低インピーダンスラインでバイパスすると、クランプライン電圧Vcは変動せず、その結果、下アームのゲートソース間電圧VgsL(VcL - VssL)が、コモンソースインダクタンスの両端電圧VssL起因で正側に振動する。この跳ね上がり電圧VgsLがゲート閾値電圧以上になると、上下アームが同時オンとなり、短絡電流による素子破壊が起こる。
一方、クランプラインに直列抵抗Rc(クランプ抵抗回路)があるとき、クランプライン電圧VcLは直列抵抗Rcの影響で、VssLに対し同位相で負側に跳ね下がる。対アームのゲート振動VgsLは、VcL - VssLで定義されるため、クランプライン直列抵抗Rc起因の跳ね下がり電圧VcLを増大することで、コモンソース起因の正側ピークを低減(キャンセル)でき、誤オン防止の効果がある。
ターンオフ動作においても、クランプSWにクランプライン直列抵抗を接続する本実施の形態では、ミラー電流起因のゲート振動が増大する一方、コモンソースインダクタンス起因のゲート振動を低減することが可能となる。
以上のように本発明の第1の実施形態によれば、ターンオン、およびターンオフ動作における、コモンソースインダクタンス起因の非駆動アームのゲート電圧振動を低減可能となる。すなわち、本実施形態によれば、パワーデバイスの高速駆動に伴うゲート電圧振動を抑制することができる。
(第2の実施形態)
図9は本発明の第2の実施形態の単相ブリッジ回路を示している。
図9は本発明の第2の実施形態の単相ブリッジ回路を示している。
図9の単相ブリッジ回路は2つのパワー半導体素子と、個別のゲート駆動回路を含む。
前記個別のゲート駆動回路は、オフ時にゲートとソース間を接続するクランプSW(SWc)と、クランプSW制御回路と、クランプSWと直列のクランプ抵抗回路(Rc)と、前記クランプ抵抗回路と並列のダイオードDcを含む。換言すれば、クランプ回路は、クランプ抵抗回路Rc(第1の抵抗)に並列接続されるダイオードDc(第1のダイオード)をさらに備える。図9の例では、ダイオードDc(第1のダイオード)のカソードは、下アームデバイス30L(第2のパワーデバイス)のゲートに接続される。
図9の構成では、上アームがターンオン時、クランプスイッチSWcは導通状態となる。このとき、ターンオン期間において、VdsL変動に伴うミラー電流(図7BのPh2期間)、及びIsL変動に伴うコモンソースインダクタンス両端電圧変動VssLに起因するゲート電流(図7BのPh1期間)はクランプ抵抗Rcを介して、クランプスイッチSWcでソースにバイパスされる。よって、ターンオン時の負側のゲート振動が低減される。
一方、上アームがターンオフ時、クランプスイッチSWcは導通状態となる。このとき、ターンオフ期間において、VdsL変動に伴うミラー電流(図8のPh1期間)、及びIsL変動に伴うコモンソースインダクタンス両端電圧変動VssLに起因するゲート電流(図8のPh2期間)はクランプダイオードDcを介して、クランプスイッチSWcでソースにバイパスされる。よって、ターンオフ時においても負側のゲート振動が低減される。
以上の構成では、ターンオン、及びターンオフともに負側のゲート振動が低減できる。よって、特にパワー半導体デバイスのゲート負側耐圧が小さい場合に効果的であり、非駆動アームにおける負側のゲート振動を抑制することで、ゲート酸化膜にかかる負担を軽減でき、パワー半導体デバイスの長寿命化の効果がある。
(第3の実施形態)
図10は本発明の第3の実施形態の単相ブリッジ回路を示している。
図10は本発明の第3の実施形態の単相ブリッジ回路を示している。
図10の単相ブリッジ回路は2つのパワー半導体素子と、個別のゲート駆動回路を含む。
前記個別のゲート駆動回路は、オフ時にゲートとソース間を接続するクランプSW(SWc)と、クランプSW制御回路と、クランプSWと直列のクランプ抵抗回路(Rc)と、前記クランプ抵抗回路と並列のダイオードDcを含む。
図10の例では、ダイオードDc(第1のダイオード)のアノードは、下アームデバイス30L(第2のパワーデバイス)のゲートに接続される。
図10の構成では、上アームがターンオン時、クランプスイッチSWcは導通状態となる。このとき、ターンオン期間において、VdsL変動に伴うミラー電流(図7BのPh2期間)、及びIsL変動に伴うコモンソースインダクタンス両端電圧変動VssLに起因するゲート電流(図7BのPh1期間)はクランプダイオードDcを介して、クランプスイッチSWcでソースにバイパスされる。よって、ターンオン時の正側のゲート振動が低減される。
一方、上アームがターンオフ時、クランプスイッチSWcは導通状態となる。このとき、ターンオフ期間において、VdsL変動に伴うミラー電流(図8のPh1期間)、及びIsL変動に伴うコモンソースインダクタンス両端電圧変動VssLに起因するゲート電流(図8のPh2期間)はクランプ抵抗Rcを介して、クランプスイッチSWcでソースにバイパスされる。よって、ターンオフ時においても正側のゲート振動が低減される。
以上の構成では、ターンオン、及びターンオフともに正側のゲート振動が低減できる。よって、特にパワー半導体デバイスのしきい値電圧が低い場合に効果的であり、非駆動アームにおける正側のゲート振動を抑制することで、上下アームが同時オンとなることに起因する、短絡電流による素子破壊を防ぐことが可能となる。
(第4の実施形態)
図11は本発明の第4の実施形態の単相ブリッジ回路を示している。
図11は本発明の第4の実施形態の単相ブリッジ回路を示している。
図11の単相ブリッジ回路は2つのパワー半導体素子と、個別のゲート駆動回路を含む。前記個別のゲート駆動回路は、オフ時にゲートとソース間を接続するクランプSW(SWc)と、クランプSW制御回路と、クランプSWと直列のクランプ抵抗回路(Rc1、Rc2)と、前記クランプ抵抗回路と直列のクランプダイオード(Dc1、Dc2)を含む。
クランプ回路は、クランプ抵抗回路Rc1(第1の抵抗)に直列接続されるクランプダイオードDc1(第1のダイオード)と、クランプスイッチSWc(スイッチング素子)に直列接続されるクランプ抵抗回路Rc2(第2の抵抗)と、クランプ抵抗回路Rc2に直列接続されるクランプダイオードDc2(第2のダイオード)と、をさらに備える。図11の例では、クランプダイオードDc1のアノードは、下アームデバイス30Lのゲートに接続され、クランプダイオードDc2のカソードは、下アームデバイス30Lのゲートに接続される。
図11の構成では、上アームがターンオン時、VdsL変動に伴うミラー電流(図7BのPh2期間)、及びIsL変動に伴うコモンソースインダクタンス両端電圧変動VssLに起因するゲート電流(図7BのPh1期間)はクランプダイオードDc1とクランプ抵抗Rc1を介して、クランプスイッチSWcでソースにバイパスされる。
一方、上アームがターンオフ時、VdsL変動に伴うミラー電流(図8のPh1期間)、及びIsL変動に伴うコモンソースインダクタンス両端電圧変動VssLに起因するゲート電流(図8のPh2期間)はクランプ抵抗Rc2と、クランプダイオードDc2を介して、クランプスイッチSWcでソースにバイパスされる。
以上の構成では、ターンオン、及びターンオフで個別にクランプライン電圧VcLを調整可能となる。ターンオフ時、およびターンオン時のスイッチング速度にあわせて、コモンソースインダクタンス起因のゲート振動を個別に低減可能となる。
(第5の実施形態)
図12は本発明の第5の実施形態の単相ブリッジ回路を示している。
図12は本発明の第5の実施形態の単相ブリッジ回路を示している。
図12の単相ブリッジ回路は2つのパワー半導体素子と、個別のゲート駆動回路を含む。前記個別のゲート駆動回路は、オフ時にゲートとソース間を接続するクランプSW(SWc)と、ターンオン時のゲート容量チャージ電流調整抵抗Rgonと、ターンオフ時のゲート容量ディスチャージ電流調整抵抗Rgoffと、ゲートドライブ回路BUFとを含む。
本実施の形態によれば、パワー半導体デバイスからクランプ回路までの配線インダクタンスLp2は、パワー半導体デバイスからゲートドライブ回路までの配線インダクタンスLp1よりも小さくなるように実装される。
図12に示すように、下アームデバイス30L(第2のパワーデバイス)のゲートとクランプ回路とを接続する配線を示すクランプ回路配線のインダクタンスLp2は、下アームデバイス30L(第2のパワーデバイス)のゲートとゲート駆動回路とを接続する配線を示すドライブ回路配線のインダクタンスLp1よりも小さい。
クランプ回路配線インダクタンスLp2を、ドライブ回路配線インダクタンスLp1より小さくすることで、非駆動アームにおいて、ドライブ回路抵抗Rgon/Rgoffに流れるゲート電流を低減でき、非駆動アームのゲート振動を低減できる。
(第6の実施形態)
図13は、本発明を適用した電力変換装置(電力変換器)の回路構成の一例を示す図である。
図13は、本発明を適用した電力変換装置(電力変換器)の回路構成の一例を示す図である。
図13を図2に示した第1の実施形態の回路構成と比較すると、図13の例では、図2のDCリンクコンデンサが互いに直列接続された2つのコンデンサ601とコンデンサ602から構成され、コンデンサ601と602との接続点が、交流電源側に接続されるコンデンサ2100(第1のACフィルタコンデンサ)を介して、R、S、T端子に接続されるとともに、インバータ103の出力側(負荷108側)に接続されるコンデンサ2000(第2のACフィルタコンデンサ)を介して、U、V、W端子に接続される。
コンデンサ601と602との接続点は、コンデンサ2000及びコンデンサ2100に接続され、中間電位4000となっている。また、チョッパ104の上アームスイッチング素子104-1Bと下アームスイッチング素子104-2Bとの接続中点(接続点)にリアクトル406Aが接続され、上アームスイッチング素子104-1Aと下アームスイッチング素子104-2Aとの接続中点にリアクトル406Bが接続されている。
図14は図13の電力変換装置の回路を基板上に実装したレイアウト(上面図)を示す図である。
コンバータ102及びインバータ103の冷却風の上流側(風上側)にDCリンクコンデンサ600が配置され、チョッパ104の下流側(風下側)にDCACリアクトル800が配置されている。
この構成により、コンバータ102及びインバータ103の冷却風の上流側にDCリンクコンデンサ600が配置されているので、DCリンクコンデンサ600に対するコンバータ102及びインバータ103の動作による発熱の影響(あおり熱の影響)を除去することができる。さらにコンバータとチョッパは同時に最大発熱とならないため、双方間のあおり熱を低減することができる。
さらに、DCACリアクトル800をコンバータ102、インバータ103及びチョッパ104の冷却風の下流側に配置したので、コンバータ102、インバータ103及びチョッパ104対するDCACリアクトル800による発熱の影響(あおり熱の影響)を除去することができる。
コンバータ102U、102V、102Wの各パワーデバイス30を駆動するゲートドライブ回路102U1D、102U2D、102V1D、102V2D、102W1D及び102W2D(コンバータ制御部(電力変換ユニット駆動部)204)をそれぞれのパワーデバイス30の近傍に配置する。
そして、コンバータ102は、U相、V相、W相毎に、パワーデバイス30及び冷却フィン40との組を2組有しているが、U相とV相とが互いに隣接する位置に配置されたパワーデバイス30及び冷却フィン40との組は、それぞれのパワーデバイス30が互いに対向して配置され、かつ、ゲートドライブ回路102U2Dと102V1Dとが互いに対向して配置される。さらに、V相とW相とが互いに隣接する位置に配置されたパワーデバイス30及び冷却フィン40との組は、それぞれのパワーデバイス30が互いに対向して配置され、かつ、ゲートドライブ回路102V2Dと102W1Dとが互いに対向して配置されている。
また、インバータ103U、103V、103Wの各パワーデバイス30を駆動するゲートドライブ回路103U1D、103U2D、103V1D、103V2D、103W1D及び103W2D(インバータ制御部(電力変換ユニット駆動部)304)をそれぞれのパワーデバイス30の近傍に配置する。そして、インバータ103は、U相、V相、W相毎に、パワーデバイス30及び冷却フィン40との組を2組有しているが、U相とV相とが互いに隣接する位置に配置されたパワーデバイス30及び冷却フィン40との組は、それぞれのパワーデバイス30が互いに対向して配置され、かつ、ゲートドライブ回路103U2Dと103V1Dとが互いに対向して配置される。さらに、V相とW相とが互いに隣接する位置に配置されたパワーデバイス30及び冷却フィン40との組は、それぞれのパワーデバイス30が互いに対向して配置され、かつ、ゲートドライブ回路103V2Dと103W1Dとが互いに対向して配置されている。
コンバータ102のW相とインバータ103のU相とは、互いに隣接して配置されており、互いに隣接する位置に配置されたパワーデバイス30及び冷却フィン40との組は、それぞれのパワーデバイス30が互いに対向して配置され、かつ、ゲートドライブ回路102W2Dと103U1Dとが互いに対向して配置される。
また、チョッパ104-1、104-2の各パワーデバイス30を駆動するゲートドライブ回路104-1D1、104-1D2、104-2D1、104-2D2(チョッパ制御部(電力変換ユニット駆動部)405)をそれぞれのパワーデバイス30の近傍に配置する。
チョッパ104は、パワーデバイス30及び冷却フィン40との組を有し、チョッパ104-1と104-2のそれぞれが2組有している。チョッパ104-1と104-2とが互いに隣接する位置に配置されたパワーデバイス30及び冷却フィン40との組は、それぞれのパワーデバイス30が互いに対向して配置され、かつ、ゲートドライブ回路104-1D2と104-2D1とが互いに対向して配置される。
本構成によれば、パワーデバイス30とそのゲートドライブ回路(102U1D~102W1D、103U1D~103W2D、104-1D1~104-2D2)とを互いに近傍に配置したので、ゲートドライブ回路の配線インダクタンスを低減し不要共振を抑制でき、かつ、パワーデバイス30を高速に駆動することができる。
(第7の実施形態)
図15は、図14に示した回路構成における配線レイアウトの一例を示す図である。
図15は、図14に示した回路構成における配線レイアウトの一例を示す図である。
図15に示した配線例は、L1層(コンバータ102とインバ-タ103のAC配線)、L2層(P極配線)、L3層(N極配線)、L4層(チョッパ104のAC配線、中間電位4000の中間電極配線)の多層構造となっている。換言すれば、電力変換装置100は、表面から順に第1層、第2層、及び第3層を少なくとも含む多層基板を備える。
図15Aに示すように、L1層は、コンバータ102の配線1021、1022、1023が形成されている。さらに、インバータ103のAC配線1031、1032、1033が形成されている。
すなわち、電力変換装置100の交流側端子(U、V、W)にそれぞれ接続される配線を示すAC配線(1031、1032、1033)は、L1層(第1層)に配置される。これにより、AC配線の冷却効率を向上することができる。
また、図15Bに示すように、L2層は、P極配線3000Pが形成されている。すなわち、電力変換装置100の直流正側端子(P)に接続される配線を示すP極配線3000Pは、L2層(第2層)とL3層(第3層)の一方に配置される。
また、図15Cに示すように、L3層は、N極配線2000Nが形成されている。すなわち、電力変換装置100の直流負側端子(N)に接続される配線を示すN極配線2000Nは、L2層(第2層)とL3層(第3層)の他方に配置される。
さらに、図15Dに示すように、L4層は、チョッパAC配線1041、1042が形成されるとともに、中間電位配線4000Lが形成されている。
図16は、図15AのB-B’線に沿った断面図(模式図)である。
図16において、L4層は、ゲートドライブ配線5000GL4、及びAC中間電位配線5000ML4が形成され、L3層は、ゲートドライブ配線5000GL3、及びN極配線5000ML3が形成されている。
また、L2層は、ゲートドライブ配線5000GL2、及びP極配線5000ML2が形成され、L1層は、ゲートドライブ配線5000GL1、AC配線5000ML1が形成されている。
各層の間には、絶縁層5000Iが配置され、互いに絶縁が図られている。また、L1層~L4層を通じてビア6200が形成され、ビア6200内にリード6100が配置されている。L1層の上方には、リード6100に接続された下アームデバイス30L、上ア-ムデバイス30Hが接続されている。また、L1層のゲートドライブ配線5000GL1の上部には、ゲートドライブ回路とゲートクランプ回路(クランプ回路)が配置されている。
上記構成とすることにより、ゲートドライブ配線5000Gと、主回路配線5000Mとを層方向に分離し、低ノイズ化を図ることができる。また、主回路配線5000Mを多層配線構造(ラミネート配線構造)とすることで、低インダクタンス化して、スイッチング動作に伴う主回路電圧の跳ね上がりを抑制することができる。
また図16の配線構成では、パワーデバイスのソースリードと、ゲート駆動回路のソース配線はL1層で接続される。換言すれば、ゲート駆動回路50Lと下アームデバイス30L(第2のパワーデバイス)のソースとを接続する配線を示すゲートソース配線は、L1層(第1層)に配置される。この構成により、共通ソースインダクタンスLCMを低減でき、非駆動アームにおいて、共通ソースインダクタンス起因のゲート振動を低減できる。
更に図16の配線構成のように、ゲート駆動回路のソース配線をLp1で配線し、ゲート駆動回路のゲート配線をLp2で配線し、双方をラミネート構造とすることで、ゲート駆動回路の配線インダクタンスを低減し、非駆動アームにおけるゲート振動を低減できる。
なお、本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、上述した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
20…ハーフブリッジ回路
21、22…スイッチング素子
23、24…整流素子
25、26…コンデンサ
30…パワーデバイス
30H…上ア-ムデバイス
30L…下アームデバイス
40…冷却フィン
50H、50L…ゲート駆動回路
100…電力変換装置
102…コンバータ
102U…コンバータ
102U1D…ゲートドライブ回路
102U2D…ゲートドライブ回路
102V…コンバータ
102V1D…ゲートドライブ回路
102V2D…ゲートドライブ回路
102W…コンバータ
102W1D…~
102W1D…ゲートドライブ回路
102W2D…ゲートドライブ回路
103…インバ-タ
103U…インバータ
103U1D…ゲートドライブ回路
103U2D…ゲートドライブ回路
103V…インバータ
103V1D…ゲートドライブ回路
103V2D…ゲートドライブ回路
103W…インバータ
103W1D…ゲートドライブ回路
104…チョッパ
104-1…チョッパ
104-1A…上アームスイッチング素子
104-1B…上アームスイッチング素子
104-1D1…ゲートドライブ回路
104-1D2…ゲートドライブ回路
104-2…チョッパ
104-2A…下アームスイッチング素子
104-2B…下アームスイッチング素子
104-2D1…ゲートドライブ回路
104-2D2…ゲートドライブ回路
105…上位制御回路
106…商用電源(交流電源)
107…蓄電池(直流電源)
108…負荷
201…ハーフブリッジ回路
202…ハーフブリッジ回路
203…ハーフブリッジ回路
204…コンバータ制御部(電力変換ユニット駆動部)
301…ハーフブリッジ回路
302…ハーフブリッジ回路
303…ハーフブリッジ回路
304…インバータ制御部(電力変換ユニット駆動部)
401…ハーフブリッジ回路
405…チョッパ制御部(電力変換ユニット駆動部)
406…リアクトル
406A…リアクトル
406B…リアクトル
600…リンクコンデンサ
601…コンデンサ
602…コンデンサ
800…リアクトル
2000…コンデンサ
2100…コンデンサ
5000I…絶縁層
6100…リード
6200…ビア
21、22…スイッチング素子
23、24…整流素子
25、26…コンデンサ
30…パワーデバイス
30H…上ア-ムデバイス
30L…下アームデバイス
40…冷却フィン
50H、50L…ゲート駆動回路
100…電力変換装置
102…コンバータ
102U…コンバータ
102U1D…ゲートドライブ回路
102U2D…ゲートドライブ回路
102V…コンバータ
102V1D…ゲートドライブ回路
102V2D…ゲートドライブ回路
102W…コンバータ
102W1D…~
102W1D…ゲートドライブ回路
102W2D…ゲートドライブ回路
103…インバ-タ
103U…インバータ
103U1D…ゲートドライブ回路
103U2D…ゲートドライブ回路
103V…インバータ
103V1D…ゲートドライブ回路
103V2D…ゲートドライブ回路
103W…インバータ
103W1D…ゲートドライブ回路
104…チョッパ
104-1…チョッパ
104-1A…上アームスイッチング素子
104-1B…上アームスイッチング素子
104-1D1…ゲートドライブ回路
104-1D2…ゲートドライブ回路
104-2…チョッパ
104-2A…下アームスイッチング素子
104-2B…下アームスイッチング素子
104-2D1…ゲートドライブ回路
104-2D2…ゲートドライブ回路
105…上位制御回路
106…商用電源(交流電源)
107…蓄電池(直流電源)
108…負荷
201…ハーフブリッジ回路
202…ハーフブリッジ回路
203…ハーフブリッジ回路
204…コンバータ制御部(電力変換ユニット駆動部)
301…ハーフブリッジ回路
302…ハーフブリッジ回路
303…ハーフブリッジ回路
304…インバータ制御部(電力変換ユニット駆動部)
401…ハーフブリッジ回路
405…チョッパ制御部(電力変換ユニット駆動部)
406…リアクトル
406A…リアクトル
406B…リアクトル
600…リンクコンデンサ
601…コンデンサ
602…コンデンサ
800…リアクトル
2000…コンデンサ
2100…コンデンサ
5000I…絶縁層
6100…リード
6200…ビア
Claims (10)
- 第1のパワーデバイスとそれに直列接続された第2のパワーデバイスとを含むブリッジ回路と、
前記第2のパワーデバイスのゲートの容量を充放電するゲート駆動回路と、
前記第2のパワーデバイスのゲート・ソース間の電圧が所定値より小さい場合、前記第2のパワーデバイスのゲートと前記第2のパワーデバイスのソースとを導通するクランプ回路と、を備え、
前記クランプ回路は、
スイッチング素子とそれに直列接続された第1の抵抗から構成される
ことを特徴とする電力変換装置。 - 請求項1に記載の電力変換装置であって、
前記クランプ回路は、
前記第1の抵抗に並列接続される第1のダイオードをさらに備える
ことを特徴とする電力変換装置。 - 請求項2に記載の電力変換装置であって、
前記第1のダイオードのカソードは、
前記第2のパワーデバイスのゲートに接続される
ことを特徴とする電力変換装置。 - 請求項2に記載の電力変換装置であって、
前記第1のダイオードのアノードは、
前記第2のパワーデバイスのゲートに接続される
ことを特徴とする電力変換装置。 - 請求項1に記載の電力変換装置であって、
前記クランプ回路は、
前記第1の抵抗に直列接続される第1のダイオードと、
前記スイッチング素子に直列接続される第2の抵抗と、
前記第2の抵抗に直列接続される第2のダイオードと、をさらに備え、
前記第1のダイオードのアノードは、
前記第2のパワーデバイスのゲートに接続され、
前記第2のダイオードのカソードは、
前記第2のパワーデバイスのゲートに接続される
ことを特徴とする電力変換装置。 - 請求項1に記載の電力変換装置であって、
前記第2のパワーデバイスのゲートと前記クランプ回路とを接続する配線を示すクランプ回路配線のインダクタンスLp2は、前記第2のパワーデバイスのゲートと前記ゲート駆動回路とを接続する配線を示すドライブ回路配線のインダクタンスLp1よりも小さい
ことを特徴とする電力変換装置。 - 請求項6に記載の電力変換装置であって、
パワーデバイスが搭載される側を表面とし、
表面から順に第1層、及び第2層を少なくとも含む多層基板をさらに備え、
前記ゲート駆動回路と前記第2のパワーデバイスのソースとを接続する配線を示すゲートソース配線は、前記第1層に配置される
ことを特徴とする電力変換装置。 - 請求項7に記載の電力変換装置であって、
前記多層基板は、第1層、第2層、及び第3層を少なくとも含む多層基板であり、
前記電力変換装置の交流側端子に接続される配線を示すAC配線は、前記第1層に配置される
ことを特徴とする電力変換装置。 - 請求項8に記載の電力変換装置であって、
前記電力変換装置の直流正側端子に接続される配線を示すP極配線は、
前記第2層と前記第3層の一方に配置され、
前記電力変換装置の直流負側端子に接続される配線を示すN極配線は、
前記第2層と前記第3層の他方に配置され、
ことを特徴とする電力変換装置。 - 請求項1に記載の電力変換装置であって、
前記スイッチング素子は、
オン状態で双方向に電流を流すことができる双方向スイッチング素子である
ことを特徴とする電力変換装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018-123032 | 2018-06-28 | ||
JP2018123032A JP7011544B2 (ja) | 2018-06-28 | 2018-06-28 | 電力変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2020003634A1 true WO2020003634A1 (ja) | 2020-01-02 |
Family
ID=68986937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2019/010388 WO2020003634A1 (ja) | 2018-06-28 | 2019-03-13 | 電力変換装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7011544B2 (ja) |
WO (1) | WO2020003634A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021143450A1 (zh) * | 2020-01-14 | 2021-07-22 | 北京集创北方科技股份有限公司 | 开关控制电路、多路选择开关电路以及多路选择开关控制电路的控制方法 |
WO2023037635A1 (ja) * | 2021-09-13 | 2023-03-16 | オムロン株式会社 | スイッチング回路および電力変換器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013013051A (ja) * | 2011-06-01 | 2013-01-17 | Denso Corp | パワーmosfetの駆動回路およびその素子値決定方法 |
JP2014075694A (ja) * | 2012-10-04 | 2014-04-24 | Renesas Electronics Corp | ゲートドライバ、及びスイッチング方法 |
-
2018
- 2018-06-28 JP JP2018123032A patent/JP7011544B2/ja active Active
-
2019
- 2019-03-13 WO PCT/JP2019/010388 patent/WO2020003634A1/ja active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013013051A (ja) * | 2011-06-01 | 2013-01-17 | Denso Corp | パワーmosfetの駆動回路およびその素子値決定方法 |
JP2014075694A (ja) * | 2012-10-04 | 2014-04-24 | Renesas Electronics Corp | ゲートドライバ、及びスイッチング方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021143450A1 (zh) * | 2020-01-14 | 2021-07-22 | 北京集创北方科技股份有限公司 | 开关控制电路、多路选择开关电路以及多路选择开关控制电路的控制方法 |
WO2023037635A1 (ja) * | 2021-09-13 | 2023-03-16 | オムロン株式会社 | スイッチング回路および電力変換器 |
Also Published As
Publication number | Publication date |
---|---|
JP7011544B2 (ja) | 2022-02-10 |
JP2020005411A (ja) | 2020-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10715053B2 (en) | Power conversion apparatus in which an inductance of a last off closed circuit is smaller than an inductance of a non-last off closed circuit | |
JP3598933B2 (ja) | 電力変換装置 | |
JPH03107328A (ja) | 電力変換装置のスナバ回路 | |
KR101038175B1 (ko) | 3 레벨 전력 변환 장치 | |
JPH07297358A (ja) | 半導体パワーモジュールおよび電力変換装置 | |
JPH11234104A (ja) | 半導体モジュール及びインバータ装置 | |
US12003188B2 (en) | Modular parallel half-bridge integrated assembly with annular layout | |
US20170117820A1 (en) | Semiconductor device | |
WO2020003634A1 (ja) | 電力変換装置 | |
JP2019017112A (ja) | パワー回路 | |
WO2020105414A1 (ja) | 電力変換装置 | |
US11863166B2 (en) | Power semiconductor module and power converter | |
US11539361B2 (en) | Semiconductor device signal transmission circuit for drive-control, method of controlling semiconductor device signal transmission circuit for drive-control, semiconductor device, power conversion device, and electric system for railway vehicle | |
JP3793700B2 (ja) | 電力変換装置 | |
JP5571013B2 (ja) | 半導体スイッチ、及び電力変換装置 | |
JP6289577B2 (ja) | 電力変換装置 | |
JP2004048945A (ja) | 共振回路およびこれを用いた電力変換システム | |
JP2004274801A (ja) | インバータ回路 | |
JP7276006B2 (ja) | スナバ回路および電力変換装置 | |
JPH07231669A (ja) | 高周波インバータ装置 | |
JPH01209951A (ja) | 電力変換装置 | |
JPH10174424A (ja) | 電力変換装置 | |
JP2004063687A (ja) | パワーモジュールのゲート駆動回路 | |
JP4156258B2 (ja) | 共振型インバータ | |
JP4487682B2 (ja) | コンデンサとその設置方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 19826369 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 19826369 Country of ref document: EP Kind code of ref document: A1 |