WO2019202862A1 - ゲート駆動回路および電力変換装置 - Google Patents
ゲート駆動回路および電力変換装置 Download PDFInfo
- Publication number
- WO2019202862A1 WO2019202862A1 PCT/JP2019/008553 JP2019008553W WO2019202862A1 WO 2019202862 A1 WO2019202862 A1 WO 2019202862A1 JP 2019008553 W JP2019008553 W JP 2019008553W WO 2019202862 A1 WO2019202862 A1 WO 2019202862A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- switching element
- gate
- reactor
- period
- power
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
Definitions
- the present application relates to a gate drive circuit that drives a switching element, and a power conversion device that is switching-controlled using the gate drive circuit.
- Voltage-driven switching elements such as MOSFETs (metal-oxide-semiconductor field-effect transistors) and IGBTs (Insulated Gate Bipolar Transistors) are driven and controlled by a gate drive circuit by applying a voltage to the gates of the switching elements.
- MOSFETs metal-oxide-semiconductor field-effect transistors
- IGBTs Insulated Gate Bipolar Transistors
- SiC Silicon Carbide
- the power regeneration type gate drive circuit regenerates energy stored in the gate of the switching element to a DC power source using a reactor, and can suppress an increase in the size of the gate drive circuit due to higher frequency of the switching element.
- Patent Document 1 discloses the following resonant drive circuit, which is a conventional gate drive circuit.
- the resonant drive circuit includes a charging inductance element Lr1, a discharging inductance element Lr2, a regenerative diode D1, a regenerative diode D2, and switch elements SW1 to SW4.
- the charging inductance element Lr1 and the discharging inductance element Lr2 perform charge / discharge LC resonance with respect to the input capacitance C of the main switch element to be driven.
- the input capacitance of the main switch element is charged through the charging inductance element Lr1, and then the voltage is fixed by switching on the switch element SW3. Further, the charging energy of the input capacitor of the main switch element is discharged through the discharging inductance element Lr2, and then the voltage of the input capacitor is fixed to 0 by switching on the switch element SW4.
- the switching element In the turn-on of synchronous rectification in which the switching element is turned on when the parasitic diode is turned on, the switching element is turned on while a voltage of several volts, which is the forward voltage of the parasitic diode, is applied to the switching element. It is known that the input capacitance of the switching element varies according to the applied voltage. For example, when the applied voltage is several volts, the input capacity is several tens of times larger than when the applied voltage is several hundred volts.
- the synchronous rectification is intended to reduce the conduction loss of the switching element. However, due to the voltage dependency, the input capacity of the switching element increases rapidly when the synchronous rectification is turned on.
- the switching element to be driven is turned on using the conventional gate driving circuit described above, power is supplied to the input capacity of the switching element that has been rapidly increased via the charging inductance element when the synchronous rectification is turned on. There was a problem of increasing.
- the present application discloses a technique for solving the above-described problems, and provides a small gate drive circuit with low power consumption and reduced power consumption at the time of turning on synchronous rectification of a switching element. Objective. Another object of the present invention is to reduce the power loss and reduce the size and cost of the device in the power conversion device to which the gate drive circuit is applied.
- a gate driving circuit disclosed in the present application is driven by a DC power supply to drive a switching element, and includes a first node connected to a gate terminal of the switching element, a positive electrode of the DC power supply, and the first node.
- a first switching element connected between the first node, a second switching element connected between the negative electrode of the DC power source and the first node, and a first terminal connected to the first node.
- a fourth switching element connected between the negative electrode of the second reactor and the second terminal of the second reactor; and a second switching element connected between the positive electrode of the DC power source and the second terminal of the second reactor.
- a switching element a diode having an anode connected to the negative electrode of the DC power source, a cathode connected to the second terminal of the first reactor, and the first to fifth switching elements based on a drive signal to the switching element.
- a control circuit that performs switching control.
- the power conversion device disclosed in the present application includes at least one leg 13 formed by connecting two switching elements in series between the DC buses, and a load is connected from the connection point of the two switching elements via an inductance component.
- the gate driving circuit is provided.
- the gate drive circuit disclosed in the present application it is possible to reduce power consumption at the time of turning on the synchronous rectification of the switching element, and to obtain a small gate drive circuit with low power consumption.
- the power conversion device disclosed in the present application it is possible to reduce the power loss and to reduce the size and cost of the device configuration.
- FIG. 6 is a waveform diagram of each part for explaining the operation of the gate drive circuit according to the first embodiment
- FIG. 3 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 2.
- FIG. 3 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 2.
- FIG. 3 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 2.
- FIG. 3 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 2.
- FIG. 3 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 2.
- FIG. 3 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG.
- FIG. 3 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 2.
- FIG. 3 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 2.
- 6 is a waveform diagram of each part for explaining the operation of the gate drive circuit according to the first embodiment;
- FIG. 11 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 10.
- FIG. 11 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 10.
- FIG. 11 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 10.
- FIG. 10 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 10.
- FIG. 11 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 10.
- FIG. 11 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 10.
- FIG. 11 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 10.
- FIG. 11 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 10.
- FIG. It is a figure which shows the structure of the gate drive circuit and power converter device by Embodiment 3.
- FIG. 10 is a waveform diagram of each part for explaining the operation of the gate drive circuit according to the third embodiment.
- FIG. 10 is a waveform diagram of each part for explaining the operation of the gate drive circuit according to the third embodiment.
- FIG. 21 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 20.
- FIG. 21 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 20.
- FIG. 21 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 20.
- FIG. 21 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 20.
- FIG. 21 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 20.
- FIG. 21 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 20.
- FIG. 21 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 20.
- FIG. 21 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 20. It is a figure which shows the structure of the gate drive circuit and power converter device by Embodiment 4.
- FIG. FIG. 10 is a current path diagram of a gate drive circuit and a power conversion device in one operation period in a fourth embodiment.
- FIG. 10 is a current path diagram of a gate drive circuit and a power conversion device in one operation period in a fourth embodiment.
- FIG. 10 is a current path diagram of a gate drive circuit and a power conversion device in one operation period in a fourth embodiment.
- FIG. 10 is a current path diagram of a gate drive circuit and a power conversion device in one operation period in a fourth embodiment.
- FIG. 1 is a diagram showing a configuration of a gate drive circuit according to the first embodiment and a power conversion device that is switching-controlled using the gate drive circuit.
- the gate drive circuits GD1 and GD2 drive the switching elements M1 and M2 on / off with voltage-driven switching elements M1 and M2 made of, for example, MOSFETs as driving targets.
- the power conversion device 10 includes a leg 13 formed by connecting two switching elements M1 and M2 in series between the DC buses 11A and 11B, and further, gate driving for driving the switching elements M1 and M2. Circuits GD1 and GD2 are provided. Then, electric power is supplied from the connection point of the two switching elements M1 and M2 to the battery 12 as a load through an inductance component L such as an external coil. Further, in this case, the power conversion device 10 performs a charge / discharge operation of the battery 12 as a DC / DC converter that performs power conversion between the DC power between the DC buses 11 ⁇ / b> A and 11 ⁇ / b> B and the DC power of the battery 12.
- the switching elements M1 and M2 have diodes connected in antiparallel.
- parasitic diodes (body diodes) of the switching elements M1 and M2 are used, but separate diodes may be connected in reverse parallel to the switching elements M1 and M2, respectively.
- the gate drive circuit GD1 includes a main circuit 1 that is supplied with power from the DC power supply 3 and drives the switching element M1 on / off, and a control circuit 2 that controls the main circuit 1. Further, the negative electrode of the DC power supply 3 is connected to the source terminal S of the switching element M1. In this case, the gate drive circuit GD1 includes the DC power supply 3, but the DC power supply 3 may be provided outside the gate drive circuit GD1.
- the gate drive circuit GD1 includes first to fifth switching elements SW1 to SW5 made of, for example, MOSFETs, a diode D1, and first and second reactors L1 and L2.
- the first switching element SW1 and the second switching element SW2 are connected in series, and the first node N1, which is the connection point, is connected to the gate terminal G of the switching element M1. That is, the first switching element SW1 is connected between the positive electrode of the DC power supply 3 and the first node N1, and the second switching element SW2 is connected between the negative electrode of the DC power supply 3 and the first node N1.
- the third switching element SW3 has one end connected to the positive electrode of the DC power supply 3 and the other end connected to the first node N1 via the first reactor L1.
- the fourth switching element SW4 has one end connected to the negative electrode of the DC power supply 3 and the other end connected to the first node N1 via the second reactor L2.
- a connection point between the third switching element SW3 and the first reactor L1 is a second node N2, and a connection point between the fourth switching element SW4 and the second reactor L2 is a third node N3.
- the fifth switching element SW5 has one end connected to the positive electrode of the DC power supply 3 and the other end connected to the third node N3.
- the diode D1 has an anode connected to the negative electrode of the DC power supply 3 and a cathode connected to the second node N2.
- MOSFETs having parasitic diodes are used as the first to fifth switching elements SW1 to SW5.
- IGBTs having diodes connected in antiparallel may be used, and the diodes are connected in antiparallel.
- a thyristor or GTO (Gate Turn-Off thyristor) may be used.
- the DC voltage of the DC power supply 3 (hereinafter referred to as power supply voltage) is Vdc
- the current flowing through the first reactor L1 (hereinafter referred to as reactor current) is iL1
- the current flowing through the second reactor L2 is iL2.
- the voltage between the DC buses 11A and 11B (hereinafter referred to as main voltage) is Vdd
- the voltage applied between the gate terminal G and the source terminal S of the switching element M1 (hereinafter referred to as gate voltage) is Vg1.
- the gate voltage of the element M2 is Vg2, the voltage applied between the drain terminal D and the source terminal S of the switching element M1 (hereinafter referred to as the drain voltage) is Vds1, the drain voltage of the switching element M2 is Vds2, and the drain of the switching element M1 A current flowing through the terminal D (hereinafter referred to as a drain current) is Id1, a drain current of the switching element M2 is Id2, and a current flowing through the inductance component L is IL.
- the drive signals of the first to fifth switching elements SW1 to SW5 are GSW1, GSW2, GSW3, GSW4, and GSW5, and an ON command that is a drive signal to the switching elements M1 and M2 transmitted from a host control device such as a microcomputer.
- the signals are Sin1 and Sin2.
- the control circuit 2 receives an ON command signal Sin1, drain currents Id1 and Id2 of the switching elements M1 and M2, current information based on the current IL flowing through the inductance component L, and voltage information based on the drain voltages Vds1 and Vds2 of the switching elements M1 and M2.
- the drive signals GSW1 to GSW5 for the first to fifth switching elements SW1 to SW5 are generated and output. Note that only one of the current information and the voltage information may be input to the control circuit 2.
- L1 be the inductance value of the first reactor L1
- L2 be the inductance value of the second reactor L2.
- the inductance L2 is set larger than the inductance L1.
- the inductances L1 and L2 are set to be small so that the switching loss when the main voltage Vdd between the DC buses 11A and 11B is applied between the drain terminal D and the source terminal S of the switching element M1 is small.
- the inductances L1 and L2 are set so that these surge voltages do not exceed the breakdown voltage of the switching elements M1 and M2.
- FIG. 2 is a waveform diagram of each part for one cycle of the drive cycle T when the switching element M1 performs synchronous rectification. As shown in FIG. 2, one period is divided into seven operation periods T1 to T7 at times t0 to t6. Current paths in the operation periods T1 to T7 are shown in FIGS.
- the operation period T3 in which the first switching element SW1 is in the on state and the second to fifth switching elements SW2 to SW5 are in the off state is referred to as an on-fixing period of the switching element M1.
- the operation periods T6, T7, T1 in which the second switching element SW2 is in the on state and the first, third to fifth switching elements SW1, SW3 to SW5 are in the off state are referred to as the fixed off period of the switching element M1.
- the operation periods T1 to T3 indicating the operation from the fixed off period to the fixed on period are set as turn-on periods.
- the operation periods T4 to T7 indicating the operation from the on-fixed period to the off-fixed period are set as turn-off periods.
- the switching element when the switching element is turned on or off, it means that the switch is on or off.
- the parasitic diode of the switching element When the switching element is off, the parasitic diode of the switching element is turned on and the source terminal S of the switching element is drained from the drain. The case of flowing to the terminal D is included. Further, the forward voltages of the parasitic diodes of the switching elements M1 and M2 are Vf1 and Vf2, and the absolute value of the current IL flowing from the power converter 10 to the inductance component L is Id.
- the operation period T1 from time t0 to t1 is a period before the ON command signal Sin1 of the switching element M1 changes from Lo to Hi after the ON command signal Sin2 of the switching element M2 changes from Hi to Lo. This is a short-circuit prevention period for preventing M1 and M2 from being simultaneously turned on.
- the operation period T1 is a fixed period during which the switching element M1 is off and a determination period for determining the state of the switching element M1. During this operation period T1, the switching element M1 continues to be in an OFF state, but when the switching element M2 is turned OFF at time t0 due to a change in the ON command signal Sin2, the inductance component L acts to continuously flow current. Therefore, the parasitic diode of the switching element M1 is turned on. That is, the switching element M1 enters a diode rectification state in which current flows through the parasitic diode (FIG. 3).
- the current IL and the drain current Id1 have absolute values equal to Id, and the drain current Id2 of the switching element M2 becomes zero. Further, the drain voltage Vds1 changes to ⁇ Vf1, and the drain voltage Vds2 of the switching element M2 changes to Vdd + Vf1, respectively.
- the control circuit 2 it is determined whether or not the state of the switching element M1 is diode rectification. The determination is made based on the ON command signal Sin1, the drain currents Id1 and Id2 of the switching elements M1 and M2, and the current information based on the current IL of the inductance component L.
- control circuit 2 can determine whether or not the diode rectification is performed with high accuracy based on the ON command signal Sin1 and the three types of current information. In this case, the control circuit 2 determines that the state of the switching element M1 is diode rectification.
- the control circuit 2 may determine whether or not the state of the switching element M1 is diode rectification based on the ON command signal Sin1 and voltage information based on the drain voltages Vds1 and Vds2 of the switching elements M1 and M2. . In that case, the control can be simplified with fewer parameters than when current information is used. In general, the forward voltage Vf1 of the parasitic diode is several volts, the main voltage Vdd is several hundred volts, and the two drain voltages Vds1 and Vds2 are greatly different, so whether the state of the switching element M1 is diode rectification. It is possible to easily determine whether or not.
- an operation period T2 between times t1 and t2 is a gate charging period in which the gate terminal G of the switching element M1 is charged.
- the on command signal Sin1 of the switching element M1 changes from Lo to Hi at time t1
- the second switching element SW2 is turned off to end the on-fixing period of the switching element M2, and the state of the switching element M1 is diode rectification.
- the fifth switching element SW5 is turned on for the first set time ta.
- a current flows from the positive electrode of the DC power supply 3 to the second reactor L2 via the fifth switching element SW5.
- the current flows from the second reactor L2 to the gate terminal G of the switching element M1 (FIG. 4).
- the gate terminal G is charged via the second reactor L2, and the gate voltage Vg1 increases in the positive direction.
- the switching element M1 exceeds the threshold voltage, the switching element M1 is turned on, and the current flowing through the parasitic diode of the switching element M1 changes to flow through the switching element M1 body and flows from the source terminal S to the drain terminal D.
- the drain voltage Vds1 changes from ⁇ Vf1 to zero, and the drain voltage Vds2 of the switching element M2 changes from Vdd + Vf1 to Vdd.
- an operation period T3 between times t2 and t3 is an on-fixed period during which the switching element M1 is kept on.
- the fifth switching element SW5 is turned off and the first switching element SW1 is turned on.
- a current flows from the positive electrode of the DC power supply 3 to the gate terminal G through the first switching element SW1.
- the gate voltage Vg1 becomes equal to the power supply voltage Vdc
- the flow of current stops and the switching element M1 continues to be on.
- the current flowing through the switching element M1 continues to flow from the source terminal S to the drain terminal D through the switching element M1 body (FIG. 5).
- the synchronous rectification in which the switching element M1 is turned on and current flows from the source terminal S to the drain terminal D can reduce conduction loss compared to diode rectification.
- an operation period T4 from time t3 to t4 is an excitation period for exciting the second reactor L2.
- the on command signal Sin1 of the switching element M1 changes from Hi to Lo at time t3
- the first switching element SW1 is turned off to end the on-fixing period of the switching element M1, and the fourth switching element SW4 is set to the third setting. Turns on only for time tb.
- an operation period T5 from time t4 to t5 is a regeneration period in which the stored energy of the second reactor L2 is regenerated to the DC power source 3.
- the fourth switching element SW4 is turned off and the fifth switching element SW5 is turned on for the fourth set time tc. Since the second reactor L2 acts to continuously flow current, the current flows from the second reactor L2 to the positive electrode of the DC power supply 3 via the fifth switching element SW5 during the operation period T5. And it returns to the 2nd reactor L2 via the parasitic diode of 2nd switching element SW2 from the negative electrode of DC power supply 3. FIG. Then, the current iL2 flowing through the second reactor L2 approaches zero. Further, the switching element M1 continues the diode rectification state (FIG. 7).
- the drain voltage Vds1 is ⁇ Vf1
- the drain voltage Vds2 of the switching element M2 is Vdd + Vf1.
- the accumulated energy of the second reactor L2 is regenerated to the DC power source 3 in the operation period T5. That is, in the operation period T4 and the operation period T5, the energy due to the gate accumulated charge of the switching element M1 is regenerated to the DC power source 3 by the second reactor L2.
- the current passes through the parasitic diode of the second switching element SW2, but the second switching element SW2 may be turned on to flow through the main body of the second switching element SW2. In that case, conduction loss is reduced.
- an operation period T6 from time t5 to t6 is a fixed off period of the switching element M1.
- the fifth switching element SW5 is turned off and the second switching element SW2 is turned on. If the gate accumulated charge of the switching element M1 remains, a current flows from the gate terminal G of the switching element M1 to the source terminal S of the switching element M1 via the second switching element SW2 (FIG. 8). By this current path, in the operation period T5, the gate voltage Vg1 is fixed to zero, and the switching element M1 continues to be turned off.
- the operation period T7 from time t6 to t0 is the off-fixing period of the switching element M1.
- the on command signal Sin2 of the switching element M2 changes from Lo to Hi at time t6
- the gate terminal G of the switching element M2 is charged and turned on.
- the current flowing from the drain terminal D to the source terminal S of the switching element M2 flows into the inductance component L (FIG. 9).
- the drain voltage Vds1 of the switching element M1 changes from ⁇ Vf1 to Vdd.
- the drain voltage Vds2 of the switching element M2 changes from Vdd + Vf1 to zero.
- the switching element M1 repeats turn-on and turn-off by synchronous rectification.
- the power converter 10 supplies power to the battery 12 from the DC power between the DC buses 11A and 11B.
- FIG. 10 shows a waveform diagram of each part in the gate drive circuit GD1 for one drive period T when the switching element M1 is normally turned on. As shown in FIG. 10, one period is divided into seven operation periods S1 to S7 at times s0 to s6. Current paths in the respective operation periods S1 to S7 are shown in FIGS.
- the operation period S3 in which the first switching element SW1 is in the on state and the second to fifth switching elements SW2 to SW5 are in the off state is the on-fixed period of the switching element M1.
- the operation periods S6, S7, and S1 in which the second switching element SW2 is on and the first, third to fifth switching elements SW1 and SW3 to SW5 are off are the fixed off periods of the switching element M1.
- the operation periods S1 to S3 indicating the operation from the fixed off period to the fixed on period are set as the turn-on period.
- the operation periods S4 to S7 indicating the operation from the on-fixed period to the off-fixed period are set as turn-off periods.
- the operation period S1 from time s0 to s1 is a period before the ON command signal Sin1 of the switching element M1 changes from Lo to Hi after the ON command signal Sin2 of the switching element M2 changes from Hi to Lo. This is a short-circuit prevention period for preventing M1 and M2 from being simultaneously turned on.
- the operation period S1 is a fixed off period of the switching element M1 and a determination period for determining the state of the switching element M1. In the operation period S1, the switching element M1 continues to be in the off state.
- the inductance component L acts to continuously flow current, so that the parasitic diode of the switching element M2 is turned on and the parasitic element of the switching element M2 is turned on. A current flows through the diode. No current flows through the parasitic diode of the switching element M1 (FIG. 11).
- the absolute value of the current IL and the drain current Id2 of the switching element M2 is equal to Id, and the drain current Id1 of the switching element M1 becomes zero.
- the parasitic diode of the switching element M2 is turned on, the drain voltage Vds2 of the switching element M2 changes to ⁇ Vf2, and the drain voltage Vds1 of the switching element M1 changes to Vdd + Vf2.
- the control circuit 2 it is determined whether or not the state of the switching element M1 is diode rectification. As described above, the determination method is performed based on the ON command signal Sin1, the drain currents Id1 and Id2 of the switching elements M1 and M2, and the current information based on the current IL of the inductance component L. Alternatively, it is performed based on the ON command signal Sin1 and voltage information based on the drain voltages Vds1 and Vds2 of the switching elements M1 and M2. In this case, the control circuit 2 determines that the state of the switching element M1 is not diode rectification.
- an operation period S2 between times s1 and s2 is a gate charging period in which the gate terminal G of the switching element M1 is charged.
- the on command signal Sin1 of the switching element M1 changes from Lo to Hi at time s1
- the second switching element SW2 is turned off to end the on-fixing period of the switching element M2, and the state of the switching element M1 is not diode rectification.
- the third switching element SW3 is turned on for the second set time ta1.
- a current flows from the positive electrode of the DC power supply 3 to the first reactor L1 via the third switching element SW3.
- the current flows from the first reactor L1 to the gate terminal G of the switching element M1 (FIG. 12).
- the gate terminal G is charged through the first reactor L1, and the gate voltage Vg1 increases in the positive direction.
- the switching element M1 is turned on, a current flows from the drain terminal D of the switching element M1 to the source terminal S, and the drain current Id1 of the switching element M1 changes from zero to Id.
- the drain voltage Vds1 changes from Vdd + Vf2 to zero, and the drain voltage Vds2 of the switching element M2 changes to Vdd.
- the operation period S3 from time s2 to s3 is an on-fixed period during which the switching element M1 is kept on.
- the third switching element SW3 is turned off and the first switching element SW1 is turned on.
- the gate voltage Vg1 is less than the power supply voltage Vdc
- a current flows from the positive electrode of the DC power supply 3 to the gate terminal G through the first switching element SW1.
- the gate voltage Vg1 becomes equal to the power supply voltage Vdc
- the switching element M1 continues to be on.
- current continues to flow from the drain terminal D to the source terminal S (FIG. 13).
- an operation period S4 from time s3 to s4 is an excitation period for exciting the second reactor L2.
- the on command signal Sin1 of the switching element M1 changes from Hi to Lo at time s3
- the first switching element SW1 is turned off to end the on-fixing period of the switching element M1, and the fourth switching element SW4 is set to the third setting. Turns on only for time tb.
- a current flows from the gate terminal G of the switching element M1 into the fourth switching element SW4 via the second reactor L2 (FIG. 14).
- the switching element M1 when the gate voltage Vg1 becomes equal to or lower than the threshold voltage, the switching element M1 is turned off, and the inductance component L acts to continuously flow the current, so that the parasitic diode of the switching element M2 is turned on.
- the drain current Id1 of the switching element M1 changes from Id to zero
- the drain current Id2 of the switching element M2 changes from zero to -Id.
- the operation period S5 from time s4 to s5 is a regeneration period in which the stored energy of the second reactor L2 is regenerated to the DC power source 3.
- the fourth switching element SW4 is turned off and the fifth switching element SW5 is turned on for the fourth set time tc. Since the second reactor L2 acts to continuously flow current, in this operation period S5, the current flows from the second reactor L2 to the positive electrode of the DC power supply 3 via the fifth switching element SW5. And it returns to the 2nd reactor L2 via the parasitic diode of 2nd switching element SW2 from the negative electrode of DC power supply 3.
- the drain current Id1 of the switching element M1 continues to be 0, and in the switching element M2, the parasitic diode is kept on and the drain current Id2 flows (FIG. 15).
- the accumulated energy of the second reactor L2 is regenerated to the DC power source 3 in the operation period S5. That is, in the operation period S4 and the operation period S5, the energy generated by the gate accumulated charge of the switching element M1 is regenerated to the DC power source 3 by the second reactor L2.
- the current passes through the parasitic diode of the second switching element SW2, but the second switching element SW2 may be turned on to flow through the main body of the second switching element SW2. In that case, conduction loss is reduced.
- an operation period S6 from time s5 to s6 is a fixed OFF period of the switching element M1.
- the fifth switching element SW5 is turned off and the second switching element SW2 is turned on. If the gate accumulated charge of the switching element M1 remains, a current flows from the gate terminal G of the switching element M1 to the source terminal S of the switching element M1 via the second switching element SW2 (FIG. 16). With this current path, in the operation period S6, the gate voltage Vg1 is fixed to zero, and the switching element M1 continues to be turned off.
- the operation period S7 from time s6 to s0 is a period during which the switching element M1 is fixed off.
- the on command signal Sin2 of the switching element M2 changes from Lo to Hi at time s6, the gate terminal G of the switching element M2 is charged and turned on.
- the current flowing in the parasitic diode of the switching element M2 changes so as to flow through the switching element M2 body and flows from the source terminal S to the drain terminal D (FIG. 17).
- the drain voltage Vds1 changes from Vdd + Vf2 to Vdd
- the drain voltage Vds2 of the switching element M2 changes from ⁇ Vf2 to zero.
- the switching element M1 repeats turn-on and turn-off when normally turned on.
- the power converter 10 transmits the DC power of the battery 12 between the DC buses 11A and 11B.
- the switching element M2 is operated to repeat the turn-on and turn-off due to synchronous rectification.
- the switching element M1 is repeatedly turned on and turned off by synchronous rectification to charge the battery 12, the switching element M2 is normally turned on and turned off when turned on.
- the first terminal of the first reactor L1 and the first terminal of the second reactor L2 are connected to the first node N1 connected to the gate terminal G of the switching element M1.
- the second terminal of the first reactor L1 is connected to the positive electrode of the DC power supply 3 via the third switching element SW3.
- the second terminal of the second reactor L2 is connected to the negative electrode of the DC power supply 3 via the fourth switching element SW4 and is connected to the positive electrode of the DC power supply 3 via the fifth switching element SW5.
- the gate drive circuit GD1 When the gate drive circuit GD1 turns on the switching element M1, the gate terminal G is charged through the charging inductance element, that is, the input capacitance of the switching element M1 is charged. Thereafter, the first switching element SW1 is turned on to fix the gate voltage Vg1. When the gate drive circuit GD1 turns off the switching element M1, the charging energy of the input capacitance of the switching element M1 is discharged through the discharging inductance element, and then the second switching element SW2 is turned on to turn on the gate voltage Vg1. Is fixed to 0.
- the second reactor L2 which is a discharging inductance element, can also be used as a charging inductance element. That is, the discharging inductance element is the second reactor L2, and both the first reactor L1 and the second reactor L2 can be used as the charging inductance element.
- the second reactor L2 is a discharging inductance element used for power regeneration when the switching element M1 is turned off, and has an inductance value higher than that of the first reactor L1.
- the gate driving circuit GD1 turns on the first switching element SW1 and continues the ON state of the switching element M1, and prior to the on-fixing period T3, S3, the gate charging period T2, which charges the gate terminal G of the switching element M1,
- the switching element M1 is turned on with S2 and determination periods T1 and S1 for determining whether or not the state of the switching element M1 is diode rectification.
- the determination period T1 when it is determined that the state of the switching element M1 is diode rectification, in the subsequent gate charging period T2, the fifth switching element SW5 is turned on and the gate terminal G is turned on via the second reactor L2.
- the third switching element SW3 is turned on and the gate terminal G is charged via the first reactor L1. To do.
- the input capacitance of the switching element varies depending on the applied voltage. For example, when the applied voltage is several volts, it is widely known that the input capacitance is several tens of times larger than when the applied voltage is several hundred volts. ing. Since the drain voltage becomes ⁇ Vf of several volts when the parasitic diode of the switching element is rectified, the input capacitance of the switching element is much higher than when a high voltage, for example, the main voltage Vdd is applied to the switching element. growing.
- the fifth switching element SW5 is turned on for the first set time ta in the gate charging period T2, and the input capacitance of the switching element M1 is set via the second reactor L2.
- the current iL2 when charging the input capacitance Ciss via the second reactor L2 can be expressed by the following formula (1) using a trigonometric function.
- the current iL2 flowing through the second reactor L2 has a positive direction as the direction of current flowing through the DC power source 3 during power regeneration.
- the input capacitance Ciss of the switching element M1 is charged through the second reactor L2 having an inductance value higher than that of the first reactor L1.
- the input capacitance Ciss increases, the input capacitance Ciss is charged using the high inductance L2, so that the charging current ( ⁇ iL2) is suppressed, the conduction loss of the gate drive circuit GD1 is reduced, and the power consumption is reduced. Reduction is possible.
- the input capacitor Ciss of the switching element M1 is charged through the first reactor L1 when the parasitic diode of the switching element M1 is rectifying. In this case, the maximum value of the charging current and the conduction time increase, and the conduction loss and switching loss of the gate drive circuit GD1 increase, leading to an increase in power consumption.
- the gate drive circuit GD1 can reduce the power consumption when the synchronous rectification of the switching element M1 is turned on, and a small circuit configuration with low power consumption can be obtained.
- the fifth switching element SW5 provided between the second reactor L2 and the positive electrode of the DC power supply 3 can reduce loss by being used during power regeneration. That is, by turning on the fifth switching element SW5 during the regeneration periods T5 and S5 in which the stored energy of the second reactor L2 is regenerated to the DC power source 3, the conduction loss can be reduced and the power consumption can be reduced.
- the power consumption of the gate drive circuits GD1 and GD2 of the switching elements M1 and M2 can be reduced, the power loss of the power conversion device 10 can be reduced, and the device configuration can be reduced in size and cost.
- the recovery surge voltage at turn-on can be greatly reduced as compared with the case of the Si element. This is because, for example, when the switching element M1 is turned on, the recovery surge voltage generated in the switching element M2 directly connected to the switching element M1 is greatly reduced.
- the surge voltage at turn-off increases with an increase in the current flowing through the switching element body, regardless of the difference between the Si element and the SiC element.
- the inductance L1 of the first reactor L1 can be set smaller than in the case of the Si element.
- the inductance L2 is set so that the surge voltage does not exceed the breakdown voltage of the switching elements M1 and M2 regardless of the Si element and the SiC element.
- the inductance L2 is set higher than the inductance L1. For this reason, the SiC element that can reduce the recovery surge voltage at turn-on and set the inductance L1 can be effectively applied to the switching elements M1 and M2, and the above-described effect, that is, the power consumption of the gate drive circuit GD1 is reduced. Can be effectively achieved.
- the first setting time ta during which the fifth switching element SW5 is turned on in the gate charging period T2 such that the gate voltage Vg1 becomes equal to or higher than the power supply voltage Vdc by charging.
- the power supply voltage Vdc is equal to the voltage between the positive electrode of the DC power supply 3 and the source terminal S.
- the gate voltage Vg1 becomes equal to or higher than the power supply voltage Vdc
- the parasitic diode of the first switching element SW1 and the parasitic diode of the fourth switching element SW4 are turned on.
- a current flows from the second reactor L2 to the positive electrode of the DC power supply 3 through the parasitic diode of the first switching element SW1.
- the current is fed back from the negative electrode of the DC power source 3 to the second reactor L2 via the parasitic diode of the fourth switching element SW4.
- the gate voltage Vg1 is clamped to the power supply voltage Vdc.
- the gate voltage Vg1 of the switching element M1 can be prevented from becoming an overvoltage.
- the ON state of the switching element M1 can be continued while efficiently connecting to the subsequent ON-fixed period T3. Reduction of power consumption of the gate drive circuit GD1 can be realized.
- the second setting time ta1 when the third switching element SW3 is turned on in the gate charging period S2 is set so that the gate voltage Vg1 becomes equal to or higher than the power supply voltage Vdc by charging. It is desirable to do. Thereby, it is possible to prevent an inrush current from flowing into the gate terminal G from the positive electrode of the DC power supply 3 via the first switching element SW1 in the subsequent ON-fixed period S3.
- the gate voltage Vg1 becomes equal to or higher than the power supply voltage Vdc
- the parasitic diode and the diode D1 of the first switching element SW1 are turned on.
- a current flows from the first reactor L1 to the positive electrode of the DC power supply 3 through the parasitic diode of the first switching element SW1.
- the current is fed back from the negative electrode of the DC power supply 3 to the first reactor L1 via the diode D1.
- the gate voltage Vg1 can be prevented from being clamped to the power supply voltage Vdc and becoming an overvoltage.
- the ON state of the switching element M1 can be continued while efficiently connecting to the subsequent ON-fixed period S3. Reduction of power consumption of the gate drive circuit GD1 can be realized.
- the third set time tb when the fourth switching element SW4 is turned on in the excitation period T4 for exciting the second reactor L2 will be described.
- the input capacitance Ciss of the switching element M1 is discharged through the second reactor L2, and the gate voltage Vg1 can be expressed by the following equation (2) using a trigonometric function.
- the fourth set time tc in which the fifth switching element SW5 is turned on in the regeneration period T5 in which the stored energy of the second reactor L2 is regenerated to the DC power supply 3 will be described.
- the regeneration period T5 power is regenerated from the second reactor L2 to the DC power source 3 via the fifth switching element SW5, and the current iL2 of the second reactor L2 at this time is expressed by the following equation (5) using a trigonometric function. I can express.
- the energy that has moved to the second reactor L2 at the third set time tb (1/4 of the resonance period TR) is DC via the fifth switching element SW5 at the subsequent equivalent time (1/4 of the resonance period TR). Power is regenerated by the power source 3. For this reason, the fourth set time tc is set to 1 ⁇ 4 of the resonance period TR determined by the inductance L2 of the second reactor L2 and the input capacitance Ciss of the switching element M1, similarly to the third set time tb. .
- the current iL2 of the second reactor L2 can be made zero, and the energy due to the gate accumulated charge of the switching element M1 can be regenerated to the DC power source 3 through the second reactor L2 without waste, and in the subsequent off-fixing period T6
- the switching element M1 can be kept in the OFF state by connecting efficiently.
- the third set time tb and the fourth set time tc are each set to 1 ⁇ 4 of the resonance period TR, whereby the energy generated by the gate accumulated charge of the switching element M1 is efficiently regenerated to the DC power source 3. Therefore, the power consumption of the gate drive circuit GD1 can be reduced.
- the switching element M1 when the switching element M1 is normally turned on, similarly, the third set time tb in the excitation period S4 and the fourth set time tc in the regeneration period S5 are set to the inductance L2 of the second reactor L2 and the switching element M1.
- the same effect can be obtained by setting the resonance period TR to be determined by the input capacitance Ciss.
- FIG. FIG. 18 is a diagram illustrating a configuration of a gate drive circuit according to the second embodiment and a power conversion device that is switching-controlled using the gate drive circuit.
- the main circuit 1A of the gate drive circuit GD1 includes a first resistor R1 connected in series to the first switching element SW1 between the positive electrode of the DC power supply 3 and the first node N1, and A second resistor R2 connected in series to the second switching element SW2 is provided between the negative electrode of the DC power supply 3 and the first node N1.
- Other configurations are the same as those shown in FIG. 1 of the first embodiment, and the same reference numerals are given to components corresponding to or corresponding to those in FIG.
- the control circuit 2 of the gate drive circuit GD1 controls the first to fifth switching elements SW1 to SW5 in the main circuit 1A as in the first embodiment, and the main circuit 1A operates similarly.
- the same effect as in the first embodiment can be obtained.
- inrush current based on the potential difference between the gate voltage Vg1 and the power supply voltage Vdc when the gate charging periods T2 and S2 shift to the on-fixed periods T3 and S3 can be prevented by the first resistor R1.
- the inrush current based on the potential difference between the gate voltage Vg1 and the zero voltage when the regeneration period T5, S5 is shifted to the off-fixed period T6, S6 can be prevented by the second resistor R2.
- inrush current described above can also be suppressed by using the internal resistance of the first switching element SW1 instead of the first resistance R1 and using the internal resistance of the second switching element SW2 instead of the second resistance R2. Can do. In this embodiment, inrush current can be reliably prevented by providing the first and second resistors R1 and R2 separately.
- FIG. 19 is a diagram illustrating a configuration of a gate drive circuit according to the third embodiment and a power conversion device that is switching-controlled using the gate drive circuit.
- the gate drive circuit GD1 includes a main circuit 1B that is powered by the DC power supply 4 to drive the switching element M1 on / off, and a control circuit 2 that controls the main circuit 1B.
- the DC power supply 4 is configured by connecting a first DC power supply 4A and a second DC power supply 4B in series, and a connection point between the first DC power supply 4A and the second DC power supply 4B is a switching element M1.
- Other configurations are the same as those shown in FIG. 1 of the first embodiment, and the same reference numerals are given to components corresponding to or corresponding to those in FIG.
- the DC voltage of the first DC power supply 4A (hereinafter referred to as the first power supply voltage) is Vdc1
- the DC voltage of the second DC power supply 4B (hereinafter referred to as the second power supply voltage) is Vdc2.
- the voltage of the DC power supply 4 that is the power supply voltage Vdc is Vdc1 + Vdc2.
- Most of the power supply voltage Vdc is the first power supply voltage Vdc1, and the second power supply voltage Vdc2 may be about 10%, for example.
- the gate drive circuit GD1 includes the DC power supply 4, but the DC power supply 4 may be provided outside the gate drive circuit GD1.
- FIG. 20 shows a waveform diagram of each part for one drive period T when the switching element M1 performs synchronous rectification.
- the switching element M1 is turned on by synchronous rectification and then turned off.
- one period is divided into seven operation periods T1 to T7 at times t0 to t6.
- Current paths in the respective operation periods T1 to T7 are shown in FIGS.
- the control circuit 2 of the gate drive circuit GD1 controls the first to fifth switching elements SW1 to SW5 in the main circuit 1B as in the first embodiment.
- the operation including is different from that of the first embodiment.
- the operation periods T1 to T3 indicating the operation from the off-fixed period to the on-fixed period are turn-on periods.
- the operation periods T4 to T7 indicating the operation from the on-fixed period to the off-fixed period are set as turn-off periods.
- the operation period T1 from time t0 to t1 is a fixed off period of the switching element M1 and a determination period for determining the state of the switching element M1.
- the switching element M1 continues to be in an OFF state, but when the switching element M2 is turned OFF at time t0 due to a change in the ON command signal Sin2, the inductance component L acts to continuously flow current. Therefore, the parasitic diode of the switching element M1 is turned on. That is, the switching element M1 enters a diode rectification state in which a current flows through a parasitic diode.
- the control circuit 2 determines whether the state of the switching element M1 is diode rectification in the same manner as in the first embodiment. In this case, the control circuit 2 determines that the state of the switching element M1 is diode rectification.
- an operation period T2 between times t1 and t2 is a gate charging period in which the gate terminal G of the switching element M1 is charged.
- the on command signal Sin1 of the switching element M1 changes from Lo to Hi at time t1
- the second switching element SW2 is turned off to end the on-fixing period of the switching element M2, and the state of the switching element M1 is diode rectification.
- the fifth switching element SW5 is turned on for the first set time ta.
- a current flows from the positive electrode of the first DC power supply 4A into the second reactor L2 via the fifth switching element SW5.
- the current flows from the second reactor L2 to the gate terminal G of the switching element M1, and returns to the negative electrode of the first DC power supply 4A (FIG. 22).
- the gate terminal G is charged via the second reactor L2, and the gate voltage Vg1 changes from ⁇ Vdc2 in the positive direction and shifts to the positive electrode.
- the gate voltage Vg1 exceeds the threshold voltage
- the switching element M1 is turned on, and the current flowing through the parasitic diode of the switching element M1 changes to flow through the switching element M1 body and flows from the source terminal S to the drain terminal D.
- the drain voltage Vds1 changes from ⁇ Vf1 to zero
- the drain voltage Vds2 of the switching element M2 changes from Vdd + Vf1 to Vdd.
- the first set time ta when the fifth switching element SW5 is turned on is desirably set so that the gate voltage Vg1 becomes equal to or higher than the first power supply voltage Vdc1 by charging.
- the first power supply voltage Vdc1 is equal to the voltage between the positive electrode of the DC power supply 4 and the source terminal S.
- an operation period T3 between times t2 and t3 is an on-fixed period during which the switching element M1 is kept on.
- the fifth switching element SW5 is turned off and the first switching element SW1 is turned on.
- a current flows from the positive electrode of the DC power supply 4 (the positive electrode of the first DC power supply 4A) to the gate terminal G through the first switching element SW1.
- the current is fed back from the source terminal S of the switching element M1 to the negative electrode of the first DC power supply 4A.
- the gate voltage Vg1 of the switching element M1 is fixed to the first power supply voltage Vdc1.
- an operation period T4 from time t3 to t4 is an excitation period for exciting the second reactor L2.
- the on command signal Sin1 of the switching element M1 changes from Hi to Lo at time t3
- the first switching element SW1 is turned off to end the on-fixing period of the switching element M1, and the fourth switching element SW4 is set to the third setting.
- the third set time tb is set in the same manner as in the first embodiment.
- an operation period T5 from time t4 to t5 is a regeneration period in which the stored energy of the second reactor L2 is regenerated to the DC power source 4.
- the fourth switching element SW4 is turned off and the fifth switching element SW5 is turned on for the fourth set time tc.
- the fourth set time tc is set in the same manner as in the first embodiment. Since the second reactor L2 acts so as to continuously flow current, in this operation period T5, the current flows from the second reactor L2 to the positive electrode of the first DC power supply 4A via the fifth switching element SW5.
- the drain voltage Vds1 is ⁇ Vf1
- the drain voltage Vds2 of the switching element M2 is Vdd + Vf1.
- the current flowing from the second reactor L2 to the positive electrode of the first DC power supply 4A via the fifth switching element SW5 also flows through the following path. That is, a path is formed that returns from the connection point between the first DC power supply 4A and the second DC power supply 4B to the second reactor L2 via the source terminal S of the switching element M1.
- the gate voltage Vg1 changes to the negative electrode. Note that the gate voltage Vg1 never becomes lower than ⁇ Vdc2. Even if the gate voltage Vg1 becomes lower than ⁇ Vdc2, the parasitic diode of the second switching element SW2 is turned on, and the gate voltage Vg1 is clamped to ⁇ Vdc2.
- an operation period T6 from time t5 to t6 is a fixed off period of the switching element M1.
- the fifth switching element SW5 is turned off and the second switching element SW2 is turned on.
- a current flows from the gate terminal G of the switching element M1 to the negative electrode of the second DC power supply 4B via the second switching element SW2.
- the current is fed back from the positive electrode of the second DC power supply 4B to the source terminal S of the switching element M1 (FIG. 26).
- the gate voltage Vg1 is fixed to ⁇ Vdc2, and the switching element M1 continues to be turned off.
- the operation period T7 from time t6 to t0 is the off-fixing period of the switching element M1.
- the on command signal Sin2 of the switching element M2 changes from Lo to Hi at time t6
- the gate terminal G of the switching element M2 is charged and turned on.
- the current flowing from the drain terminal D to the source terminal S of the switching element M2 flows into the inductance component L (FIG. 27).
- the drain voltage Vds1 of the switching element M1 changes from ⁇ Vf1 to Vdd.
- the drain voltage Vds2 of the switching element M2 changes from Vdd + Vf1 to zero.
- the gate voltage Vg1 continues to be fixed at ⁇ Vdc2.
- the switching element M1 repeats turn-on and turn-off by synchronous rectification.
- the power converter 10 supplies power to the battery 12 from the DC power between the DC buses 11A and 11B.
- the DC power source 4 is configured by connecting a first DC power source 4A and a second DC power source 4B in series, and the connection point between the first DC power source 4A and the second DC power source 4B is the switching element M1.
- the gate drive circuit GD1 can hold the negative voltage of the gate voltage Vg1 when the switching element M1 is turned off.
- the switching element M1 may be erroneously ignited due to fluctuations in the drain voltage of the switching element M2 connected in series to the switching element M1, and such erroneous ignition can be prevented.
- the power consumption of the gate drive circuits GD1 and GD2 of the switching elements M1 and M2 can be reduced and the reliability is further improved, the power loss of the power conversion device 10 is reduced and the device configuration is reduced in size and cost. And the reliability is further improved.
- FIG. 28 is a diagram illustrating the configuration of the gate drive circuit and the power conversion device according to the fourth embodiment.
- the DC / DC converter that performs the charging / discharging operation of the battery 12 is shown as the power conversion device 10, but in this embodiment, an inverter is used as the power conversion device 10A.
- the power converter 10A is an inverter having a three-phase (U, V, W) configuration, and three legs 13U, 13V, 13W are connected in parallel between the DC buses 11A, 11B. Prepare. Each leg 13U, 13V, 13W is formed by connecting two switching elements M1, M2 in series.
- the power conversion device 10A includes gate drive circuits GD1 and GD2 for driving the switching elements M1 and M2, respectively. Then, electric power is supplied from the connection point of the two switching elements M1 and M2 to the motor 12A as a load. In this case, the power conversion device 10A supplies power to the motor 12A via the inductance components LU, LV, and LW of the respective phase coils of the motor 12A.
- the currents ILU, ILV, and ILW that flow through the inductance components LU, LV, and LW are phase currents.
- the power conversion device 10A is not limited to three phases, and may be, for example, a single-phase full bridge inverter.
- the gate drive circuits GD1 and GD2 operate in the same manner with the same configuration as in the first embodiment.
- power converter 10A has a three-phase (U, V, W) configuration
- leg 13U, 13V, 13W of each phase is output so as to output an alternating waveform shifted by (2 ⁇ / 3) for each phase. Is driven.
- the turn-on operation of the U-phase leg 13U by the synchronous rectification of the switching elements M1 and M2 will be described below with reference to FIGS. 29 and 30 show the case where the phase current ILU is positive, and FIGS. 31 and 32 show the case where the phase current ILU is negative.
- the absolute value of the current ILU flowing from the U-phase leg 13U to the inductance component LU is Id.
- moves similarly about V phase and W phase description is abbreviate
- the phase current ILU flows from the DC bus 11A to the motor 12A via the switching element M1 ( FIG. 29).
- a short-circuit prevention period (corresponding to the operation period T1 of the gate drive circuit GD1) for preventing the switching elements M1 and M2 from being turned on simultaneously is entered.
- This period is a period before the ON command signal Sin1 of the switching element M1 changes from Lo to Hi after the ON command signal Sin2 of the switching element M2 changes from Hi to Lo, and is a fixed OFF period of the switching element M1.
- the switching element M1 continues to be in the off state, when the switching element M2 is turned off, the inductance component LU of the motor 12A acts so as to continuously pass the current, so that the parasitic diode of the switching element M1 is turned on. That is, the switching element M1 enters a diode rectification state in which a current flows through the parasitic diode (FIG. 30).
- the phase current ILU and the drain current Id1 have absolute values equal to Id, and the drain current Id2 of the switching element M2 becomes zero. Further, the drain voltage Vds1 changes to ⁇ Vf1, and the drain voltage Vds2 of the switching element M2 changes to Vdd + Vf1, respectively.
- the control circuit 2 of the gate drive circuit GD1 it is determined whether or not the state of the switching element M1 is diode rectification. The determination is made based on the ON command signal Sin1, the drain currents Id1 and Id2 of the switching elements M1 and M2, and the current information based on the phase current ILU.
- control circuit 2 can determine whether or not the diode rectification is performed with high accuracy based on the ON command signal Sin1 and the three types of current information. In this case, the control circuit 2 determines that the state of the switching element M1 is diode rectification.
- the control circuit 2 may determine whether or not the state of the switching element M1 is diode rectification based on the ON command signal Sin1 and voltage information based on the drain voltages Vds1 and Vds2 of the switching elements M1 and M2. . In that case, the control can be simplified with fewer parameters than when current information is used.
- the fifth switching element SW5 is turned on for the first set time ta during the gate charging period T2, and the switching is performed via the second reactor L2.
- the input capacitor Ciss of the element M1 is charged. Thereafter, the fifth switching element SW5 is turned off, the first switching element SW1 is turned on, and the operation period T3 in which the switching element M1 is kept on is reached.
- phase current ILU is negative.
- the switching element M2 is turned off and the switching element M1 is turned on (corresponding to the operation period T7 of the gate drive circuit GD2)
- the phase current ILU flowing from the motor 12A to the switching element M1 returns to the motor 12A (FIG. 31).
- a short-circuit prevention period (corresponding to the operation period T1 of the gate drive circuit GD2) for preventing the switching elements M1 and M2 from being turned on simultaneously is entered.
- This period is a period before the ON command signal Sin2 of the switching element M2 changes from Lo to Hi after the ON command signal Sin1 of the switching element M1 changes from Hi to Lo, and is a fixed OFF period of the switching element M2. This is a determination period for determining the state of the switching element M2.
- the switching element M2 continues to be in the off state, when the switching element M1 is turned off, the inductance component LU of the motor 12A acts so as to continuously pass the current, so that the parasitic diode of the switching element M2 is turned on. That is, the switching element M2 enters a diode rectification state in which a current flows through a parasitic diode (FIG. 32).
- the absolute value of the phase current ILU and the drain current Id2 of the switching element M2 is equal to Id, and the drain current Id1 of the switching element M1 becomes zero. Further, the drain voltage Vds2 of the switching element M2 changes to ⁇ Vf2, and the drain voltage Vds1 of the switching element M1 changes to Vdd + Vf2.
- the control circuit 2 of the gate drive circuit GD2 it is determined whether or not the state of the switching element M2 is diode rectification. The determination is made based on the ON command signal Sin2, the drain currents Id1 and Id2 of the switching elements M1 and M2, and the current information based on the phase current ILU.
- control circuit 2 can determine whether or not the diode rectification is performed with high accuracy based on the ON command signal Sin2 and the three types of current information.
- control circuit 2 of the gate drive circuit GD2 determines that the state of the switching element M2 is diode rectification.
- control circuit 2 of the gate drive circuit GD2 determines whether or not the state of the switching element M2 is diode rectification based on the ON command signal Sin2 and voltage information based on the drain voltages Vds1 and Vds2 of the switching elements M1 and M2. You may judge. In that case, the control can be simplified with fewer parameters than when current information is used. Then, when the switching element M2 is diode-rectified, the gate drive circuit GD2 turns on the fifth switching element SW5 for the first set time ta during the gate charging period T2, and the switching element M2 is switched on via the second reactor L2. The input capacitor Ciss is charged. Thereafter, the fifth switching element SW5 is turned off, the first switching element SW1 is turned on, and the operation period T3 in which the switching element M2 is kept on is reached.
- each gate drive circuit GD1, GD2 determines with high accuracy whether or not it is diode rectification prior to the gate charging period T2 when turning on each switching element M1, M2.
- the fifth switching element SW5 is turned on for the first set time ta in the gate charging period T2, and the input capacitance Ciss of each of the switching elements M1 and M2 via the second reactor L2 having a high inductance value. To charge.
- the input capacitance Ciss increases, the input capacitance Ciss is charged using the high inductance L2, so that the charging current ( ⁇ iL2) is suppressed, and the conduction loss of the gate drive circuits GD1 and GD2 is reduced and consumed. Electric power can be reduced.
- the fifth switching element SW5 is turned on during the regeneration periods T5 and S5 in which the stored energy of the second reactor L2 is regenerated to the DC power source 3, thereby reducing conduction loss and power consumption. Can be reduced. Further, since the power consumption of the gate drive circuits GD1 and GD2 of the switching elements M1 and M2 can be reduced, the power loss of the power conversion device 10A can be reduced, and the device configuration can be reduced in size and cost.
- the power converters 10 and 10A using a DC / DC converter or an inverter are shown.
- the gate drive circuit GD1 can be widely used for a power converter having a switching element.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
Abstract
ゲート駆動回路(GD1)は、直流電源(3)の正極と第1ノード(N1)との間に接続される第1スイッチング素子(SW1)と、直流電源(3)の負極と第1ノード(N1)との間に接続される第2スイッチング素子(SW2)と、第1ノード(N1)に接続される第1、第2リアクトル(L1、L2)と、直流電源(3)の正極と第1リアクトル(L1)との間に接続される第3スイッチング素子(SW3)と、直流電源(3)の負極と第2リアクトル(L2)との間に接続される第4スイッチング素子(SW4)と、直流電源(3)の正極と第2リアクトル(L2)との間に接続される第5スイッチング素子(SW5)と、直流電源(3)の負極と第1リアクトル(L1)との間に接続されるダイオード(D1)とを備える。
Description
本願は、スイッチング素子を駆動するゲート駆動回路、およびゲート駆動回路を用いてスイッチング制御される電力変換装置に関するものである。
MOSFET(metal-oxide-semiconductor field-effect transistor)およびIGBT(Insulated Gate Bipolar Transistor)等の電圧駆動型のスイッチング素子は、ゲート駆動回路によって、スイッチング素子のゲートに電圧を印加することにより駆動制御される。近年、電力変換装置の高電力高密度化を目的として、電力変換装置内のスイッチング素子に高周波動作が可能なSiC(Silicon Carbide)素子を使用することで、スイッチング動作を高周波化させる傾向がある。電力回生型のゲート駆動回路は、スイッチング素子のゲートに蓄積されたエネルギをリアクトルを用いて直流電源に回生するもので、スイッチング素子の高周波化に伴うゲート駆動回路の大型化を抑制できる。
例えば特許文献1には、従来のゲート駆動回路である以下の共振ドライブ回路が示されている。
共振ドライブ回路は、充電用インダクタンス素子Lr1と、放電用インダクタンス素子Lr2と、回生ダイオードD1と、回生ダイオードD2と、スイッチ素子SW1~SW4とを備える。そして、駆動対象のメインスイッチ素子の入力容量Cに対して充電用インダクタンス素子Lr1および放電用インダクタンス素子Lr2が、充放電のLC共振を行う。メインスイッチ素子の入力容量は、充電用インダクタンス素子Lr1を介して充電された後に、スイッチ素子SW3のスイッチオンにより電圧固定される。また、メインスイッチ素子の入力容量の充電エネルギは、放電用インダクタンス素子Lr2を介して放電され、その後、スイッチ素子SW4のスイッチオンにより該入力容量の電圧は0に固定される。
共振ドライブ回路は、充電用インダクタンス素子Lr1と、放電用インダクタンス素子Lr2と、回生ダイオードD1と、回生ダイオードD2と、スイッチ素子SW1~SW4とを備える。そして、駆動対象のメインスイッチ素子の入力容量Cに対して充電用インダクタンス素子Lr1および放電用インダクタンス素子Lr2が、充放電のLC共振を行う。メインスイッチ素子の入力容量は、充電用インダクタンス素子Lr1を介して充電された後に、スイッチ素子SW3のスイッチオンにより電圧固定される。また、メインスイッチ素子の入力容量の充電エネルギは、放電用インダクタンス素子Lr2を介して放電され、その後、スイッチ素子SW4のスイッチオンにより該入力容量の電圧は0に固定される。
寄生ダイオードの導通時にスイッチング素子がオンする、同期整流のターンオンでは、寄生ダイオードの順方向電圧である数ボルトの電圧がスイッチング素子に印加された状態で、スイッチング素子がターンオンする。スイッチング素子は印加電圧に応じて入力容量が変動し、例えば印加電圧が数ボルトの場合は、印加電圧が数百ボルトの場合に比べて入力容量が数十倍大きい事が知られている。同期整流は、スイッチング素子の導通損失低減を図るものであるが、上記電圧依存性によって、同期整流のターンオン時にはスイッチング素子の入力容量が急増する。
上述した従来のゲート駆動回路を用いて、駆動対象のスイッチング素子をターンオンする際、同期整流のターンオン時には、急増したスイッチング素子の入力容量に充電用インダクタンス素子を介して電力供給するため、消費電力が増大するという問題点があった。
上述した従来のゲート駆動回路を用いて、駆動対象のスイッチング素子をターンオンする際、同期整流のターンオン時には、急増したスイッチング素子の入力容量に充電用インダクタンス素子を介して電力供給するため、消費電力が増大するという問題点があった。
本願は、上記のような課題を解決するための技術を開示するものであり、スイッチング素子の同期整流のターンオン時における消費電力を低減し、低消費電力で小型のゲート駆動回路を提供することを目的とする。
さらに、このゲート駆動回路を適用した電力変換装置において、電力損失を低減して装置構成の小型化、低コスト化を図る事を目的とする。
さらに、このゲート駆動回路を適用した電力変換装置において、電力損失を低減して装置構成の小型化、低コスト化を図る事を目的とする。
本願に開示されるゲート駆動回路は、直流電源から電源供給されてスイッチング素子を駆動するもので、上記スイッチング素子のゲート端子に接続される第1ノードと、上記直流電源の正極と上記第1ノードとの間に接続される第1スイッチング素子と、上記直流電源の負極と上記第1ノードとの間に接続される第2スイッチング素子と、上記第1ノードに第1端子が接続される第1リアクトルと、上記第1ノードに第1端子が接続される第2リアクトルと、上記直流電源の正極と上記第1リアクトルの第2端子との間に接続される第3スイッチング素子と、上記直流電源の負極と上記第2リアクトルの第2端子との間に接続される第4スイッチング素子と、上記直流電源の正極と上記第2リアクトルの上記第2端子との間に接続される第5スイッチング素子と、上記直流電源の負極にアノードが、上記第1リアクトルの上記第2端子にカソードが接続されるダイオードと、上記スイッチング素子への駆動信号に基づいて上記第1~第5スイッチング素子をスイッチング制御する制御回路とを備えるものである。
また本願に開示される電力変換装置は、直流母線間に、2つのスイッチング素子を直列接続して成るレグ13を少なくとも1つ備え、前記2つのスイッチング素子の接続点からインダンタンス成分を介して負荷に電力供給するもので、上記各スイッチング素子を駆動するために、それぞれ上記ゲート駆動回路を備えるものである。
本願に開示されるゲート駆動回路によれば、スイッチング素子の同期整流のターンオン時における消費電力を低減でき、低消費電力で小型のゲート駆動回路が得られる。
また本願に開示される電力変換装置によれば、電力損失を低減して装置構成の小型化、低コスト化を実現できる。
実施の形態1.
図1は実施の形態1によるゲート駆動回路、およびゲート駆動回路を用いてスイッチング制御される電力変換装置の構成を示す図である。
図1に示すように、ゲート駆動回路GD1、GD2は、例えばMOSFETから成る電圧駆動型のスイッチング素子M1、M2を駆動対象として、スイッチング素子M1、M2をオン/オフ駆動するものである。
図1は実施の形態1によるゲート駆動回路、およびゲート駆動回路を用いてスイッチング制御される電力変換装置の構成を示す図である。
図1に示すように、ゲート駆動回路GD1、GD2は、例えばMOSFETから成る電圧駆動型のスイッチング素子M1、M2を駆動対象として、スイッチング素子M1、M2をオン/オフ駆動するものである。
また、電力変換装置10は、直流母線11A、11B間に、2つのスイッチング素子M1、M2を直列接続して成るレグ13を備え、さらに、各スイッチング素子M1、M2を駆動するためにそれぞれゲート駆動回路GD1、GD2を備える。そして、2つのスイッチング素子M1、M2の接続点から外部のコイルなどのインダンタンス成分Lを介して負荷であるバッテリ12に電力供給する。また、この場合、電力変換装置10は、直流母線11A、11B間の直流電力とバッテリ12の直流電力との間で電力変換するDC/DCコンバータとして、バッテリ12の充放電動作を行う。
スイッチング素子M1、M2は、逆並列接続されるダイオードを有する。この場合、スイッチング素子M1、M2の寄生ダイオード(ボディダイオード)が用いられるが、別途ダイオードをスイッチング素子M1、M2に対してそれぞれ逆並列接続しても良い。
スイッチング素子M1、M2は、逆並列接続されるダイオードを有する。この場合、スイッチング素子M1、M2の寄生ダイオード(ボディダイオード)が用いられるが、別途ダイオードをスイッチング素子M1、M2に対してそれぞれ逆並列接続しても良い。
ゲート駆動回路GD1、GD2は同様の構成で同様に動作するため、以下、スイッチング素子M1を駆動するゲート駆動回路GD1について詳細に説明し、ゲート駆動回路GD2の説明は省略する。
ゲート駆動回路GD1は、直流電源3から電源供給されてスイッチング素子M1をオン/オフ駆動する主回路1と、主回路1を制御する制御回路2とを備える。また、直流電源3の負極は、スイッチング素子M1のソース端子Sに接続される。
なお、この場合、ゲート駆動回路GD1が直流電源3を備えるものとするが、直流電源3はゲート駆動回路GD1の外部に設けても良い。
ゲート駆動回路GD1は、直流電源3から電源供給されてスイッチング素子M1をオン/オフ駆動する主回路1と、主回路1を制御する制御回路2とを備える。また、直流電源3の負極は、スイッチング素子M1のソース端子Sに接続される。
なお、この場合、ゲート駆動回路GD1が直流電源3を備えるものとするが、直流電源3はゲート駆動回路GD1の外部に設けても良い。
ゲート駆動回路GD1は、例えばMOSFETから成る第1~第5スイッチング素子SW1~SW5と、ダイオードD1と、第1、第2リアクトルL1、L2とを備える。
第1スイッチング素子SW1と第2スイッチング素子SW2とが直列接続され、その接続点である第1ノードN1が、スイッチング素子M1のゲート端子Gに接続される。即ち、第1スイッチング素子SW1は、直流電源3の正極と第1ノードN1との間に接続され、第2スイッチング素子SW2は、直流電源3の負極と第1ノードN1との間に接続される。第3スイッチング素子SW3は、一端が直流電源3の正極に接続され、他端が第1リアクトルL1を介して第1ノードN1に接続される。第4スイッチング素子SW4は、一端が直流電源3の負極に接続され、他端が第2リアクトルL2を介して第1ノードN1に接続される。
第1スイッチング素子SW1と第2スイッチング素子SW2とが直列接続され、その接続点である第1ノードN1が、スイッチング素子M1のゲート端子Gに接続される。即ち、第1スイッチング素子SW1は、直流電源3の正極と第1ノードN1との間に接続され、第2スイッチング素子SW2は、直流電源3の負極と第1ノードN1との間に接続される。第3スイッチング素子SW3は、一端が直流電源3の正極に接続され、他端が第1リアクトルL1を介して第1ノードN1に接続される。第4スイッチング素子SW4は、一端が直流電源3の負極に接続され、他端が第2リアクトルL2を介して第1ノードN1に接続される。
なお、第3スイッチング素子SW3と第1リアクトルL1との接続点を第2ノードN2とし、第4スイッチング素子SW4と第2リアクトルL2との接続点を第3ノードN3とする。
第5スイッチング素子SW5は、一端が直流電源3の正極に接続され、他端が、第3ノードN3に接続される。ダイオードD1は、アノードが直流電源3の負極に接続され、カソードが第2ノードN2に接続される。
第5スイッチング素子SW5は、一端が直流電源3の正極に接続され、他端が、第3ノードN3に接続される。ダイオードD1は、アノードが直流電源3の負極に接続され、カソードが第2ノードN2に接続される。
この実施の形態1では、第1~第5スイッチング素子SW1~SW5として、寄生ダイオードを有するMOSFETを用いるが、ダイオードが逆並列接続されたIGBTを用いても良く、また、ダイオードを逆並列接続したサイリスタまたはGTO(Gate Turn-Off thyristor)を用いても良い。
ここで、直流電源3の直流電圧(以下、電源電圧と称す)をVdc、第1リアクトルL1に流れる電流(以下、リアクトル電流と称す)をiL1、第2リアクトルL2に流れる電流をiL2とする。また、直流母線11A、11B間の電圧(以下、主電圧と称す)をVdd、スイッチング素子M1のゲート端子G-ソース端子S間に印加される電圧(以下、ゲート電圧と称す)をVg1、スイッチング素子M2のゲート電圧をVg2、スイッチング素子M1のドレイン端子D-ソース端子S間に印加される電圧(以下、ドレイン電圧と称す)をVds1、スイッチング素子M2のドレイン電圧をVds2、スイッチング素子M1のドレイン端子Dに流れる電流(以下、ドレイン電流と称す)をId1、スイッチング素子M2のドレイン電流をId2、インダクタンス成分Lに流れる電流をILとする。
また、第1~第5スイッチング素子SW1~SW5の駆動信号をGSW1、GSW2、GSW3、GSW4、GSW5とし、マイコン等の上位制御装置から送信されるスイッチング素子M1、M2への駆動信号であるオン指令信号をSin1、Sin2とする。
また、第1~第5スイッチング素子SW1~SW5の駆動信号をGSW1、GSW2、GSW3、GSW4、GSW5とし、マイコン等の上位制御装置から送信されるスイッチング素子M1、M2への駆動信号であるオン指令信号をSin1、Sin2とする。
制御回路2は、オン指令信号Sin1、スイッチング素子M1、M2のドレイン電流Id1、Id2、インダクタンス成分Lに流れる電流ILによる電流情報、スイッチング素子M1、M2のドレイン電圧Vds1、Vds2による電圧情報が入力され、第1~第5スイッチング素子SW1~SW5の駆動信号GSW1~GSW5を生成して出力する。
なお、上記電流情報、電圧情報のいずれか一方のみ制御回路2に入力しても良い。
なお、上記電流情報、電圧情報のいずれか一方のみ制御回路2に入力しても良い。
便宜上、第1リアクトルL1のインダクタンスの値をL1、第2リアクトルL2のインダクタンスの値をL2とする。この場合、インダクタンスL1よりもインダクタンスL2は大きく設定される。
一般的に、スイッチング素子M1のドレイン端子D-ソース端子S間に、直流母線11A、11B間の主電圧Vddが印加される際のスイッチング損失が小さくなるように、インダクタンスL1、L2は小さく設定される。
一般的に、スイッチング素子M1のドレイン端子D-ソース端子S間に、直流母線11A、11B間の主電圧Vddが印加される際のスイッチング損失が小さくなるように、インダクタンスL1、L2は小さく設定される。
しかしながら、ターンオン時のスイッチング損失が小さくなると、スイッチング素子M1に直接接続されるスイッチング素子M2のリカバリサージ電圧が高くなり、スイッチング素子M2の絶縁の劣化が進み絶縁破壊を引き起こすことがある。また、ターンオフ時のスイッチング損失についても、スイッチング損失が小さくなるとスイッチング素子M1のターンオフサージ電圧が高くなり、スイッチング素子M1の絶縁の劣化が進み絶縁破壊を引き起こすことがある。このため、これらサージ電圧がスイッチング素子M1、M2の耐圧を超えないように、インダクタンスL1、L2が設定される。
次に、ゲート駆動回路GD1の動作を図2に基づいて説明する。この場合、スイッチング素子M1は、同期整流によりターンオンし、その後ターンオフする。
図2は、スイッチング素子M1が同期整流する場合における、駆動周期Tの1周期分の各部の波形図を示す。
図2に示すように、時刻t0~t6にて1周期が7つの動作期間T1~T7に分割される。各動作期間T1~T7における電流経路を図3~図9に示す。
図2は、スイッチング素子M1が同期整流する場合における、駆動周期Tの1周期分の各部の波形図を示す。
図2に示すように、時刻t0~t6にて1周期が7つの動作期間T1~T7に分割される。各動作期間T1~T7における電流経路を図3~図9に示す。
第1スイッチング素子SW1がオン状態で第2~第5スイッチング素子SW2~SW5がオフ状態である動作期間T3をスイッチング素子M1のオン固定期間と称す。また、第2スイッチング素子SW2がオン状態で第1、第3~第5スイッチング素子SW1、SW3~SW5がオフ状態である動作期間T6、T7、T1をスイッチング素子M1のオフ固定期間と称す。
この場合、オフ固定期間からオン固定期間に至る動作を示す動作期間T1~T3をターンオンする期間とする。また、オン固定期間からオフ固定期間に至る動作を示す動作期間T4~T7をターンオフする期間とする。
この場合、オフ固定期間からオン固定期間に至る動作を示す動作期間T1~T3をターンオンする期間とする。また、オン固定期間からオフ固定期間に至る動作を示す動作期間T4~T7をターンオフする期間とする。
なお、スイッチング素子のオン、オフと記載するときは、スイッチオン、スイッチオフの意味であり、スイッチング素子のオフの場合には、スイッチング素子の寄生ダイオードがオンしてスイッチング素子のソース端子Sからドレイン端子Dに流れる場合が含まれる。
また、スイッチング素子M1、M2の寄生ダイオードの順方向電圧をVf1、Vf2とし、電力変換装置10からインダクタンス成分Lに流れる電流ILの絶対値をIdとする。
また、スイッチング素子M1、M2の寄生ダイオードの順方向電圧をVf1、Vf2とし、電力変換装置10からインダクタンス成分Lに流れる電流ILの絶対値をIdとする。
時刻t0~t1の動作期間T1は、スイッチング素子M2のオン指令信号Sin2がHiからLoに変化した後にスイッチング素子M1のオン指令信号Sin1がLoからHiになる前の期間であり、通常、スイッチング素子M1、M2の同時オンを防止する短絡防止期間である。また、動作期間T1は、スイッチング素子M1のオフ固定期間であると共に、スイッチング素子M1の状態を判定する判定期間である。
この動作期間T1では、スイッチング素子M1はオフ状態を継続しているが、オン指令信号Sin2の変化により時刻t0にてスイッチング素子M2がオフすると、インダクタンス成分Lは電流を継続して流すように作用するため、スイッチング素子M1の寄生ダイオードがオンする。即ち、スイッチング素子M1は寄生ダイオードを介して電流が流れるダイオード整流の状態になる(図3)。
この動作期間T1では、スイッチング素子M1はオフ状態を継続しているが、オン指令信号Sin2の変化により時刻t0にてスイッチング素子M2がオフすると、インダクタンス成分Lは電流を継続して流すように作用するため、スイッチング素子M1の寄生ダイオードがオンする。即ち、スイッチング素子M1は寄生ダイオードを介して電流が流れるダイオード整流の状態になる(図3)。
このダイオード整流の状態では、電流ILおよびドレイン電流Id1は、絶対値がIdに等しく、スイッチング素子M2のドレイン電流Id2はゼロになる。また、ドレイン電圧Vds1は-Vf1に、スイッチング素子M2のドレイン電圧Vds2はVdd+Vf1にそれぞれ変化する。
制御回路2では、スイッチング素子M1の状態がダイオード整流であるか否かを判定する。判定は、オン指令信号Sin1とスイッチング素子M1、M2のドレイン電流Id1、Id2、インダクタンス成分Lの電流ILによる電流情報とに基づいて行う。このように、制御回路2は、オン指令信号Sin1と3種の電流情報により高精度にダイオード整流であるか否かを判定することができる。
この場合、制御回路2は、スイッチング素子M1の状態を、ダイオード整流であると判定する。
制御回路2では、スイッチング素子M1の状態がダイオード整流であるか否かを判定する。判定は、オン指令信号Sin1とスイッチング素子M1、M2のドレイン電流Id1、Id2、インダクタンス成分Lの電流ILによる電流情報とに基づいて行う。このように、制御回路2は、オン指令信号Sin1と3種の電流情報により高精度にダイオード整流であるか否かを判定することができる。
この場合、制御回路2は、スイッチング素子M1の状態を、ダイオード整流であると判定する。
なお、制御回路2は、オン指令信号Sin1とスイッチング素子M1、M2のドレイン電圧Vds1、Vds2による電圧情報とに基づいて、スイッチング素子M1の状態がダイオード整流であるか否かを判定しても良い。その場合、電流情報を用いる場合よりパラメータが少なく制御が簡素化できる。
また、一般的に、寄生ダイオードの順方向電圧Vf1は数ボルト、主電圧Vddは数百ボルトであり、2つのドレイン電圧Vds1、Vds2は大きく異なるため、スイッチング素子M1の状態がダイオード整流であるか否かの判定を容易に行うことができる。
また、一般的に、寄生ダイオードの順方向電圧Vf1は数ボルト、主電圧Vddは数百ボルトであり、2つのドレイン電圧Vds1、Vds2は大きく異なるため、スイッチング素子M1の状態がダイオード整流であるか否かの判定を容易に行うことができる。
次に、時刻t1~t2の動作期間T2は、スイッチング素子M1のゲート端子Gを充電するゲート充電期間である。
時刻t1にてスイッチング素子M1のオン指令信号Sin1がLoからHiに変化すると、第2スイッチング素子SW2がオフしてスイッチング素子M2のオン固定期間を終了すると共に、スイッチング素子M1の状態がダイオード整流であることの判定を受けて、第5スイッチング素子SW5を第1設定時間taだけオンする。これにより、動作期間T2では、直流電源3の正極から第5スイッチング素子SW5を介して第2リアクトルL2に電流が流れ込む。そして、その電流は、第2リアクトルL2からスイッチング素子M1のゲート端子Gへ流れる(図4)。
時刻t1にてスイッチング素子M1のオン指令信号Sin1がLoからHiに変化すると、第2スイッチング素子SW2がオフしてスイッチング素子M2のオン固定期間を終了すると共に、スイッチング素子M1の状態がダイオード整流であることの判定を受けて、第5スイッチング素子SW5を第1設定時間taだけオンする。これにより、動作期間T2では、直流電源3の正極から第5スイッチング素子SW5を介して第2リアクトルL2に電流が流れ込む。そして、その電流は、第2リアクトルL2からスイッチング素子M1のゲート端子Gへ流れる(図4)。
この動作により、ゲート端子Gは第2リアクトルL2を介して充電され、ゲート電圧Vg1は正方向に増加する。ゲート電圧Vg1が閾値電圧を超えるとスイッチング素子M1がオンし、スイッチング素子M1の寄生ダイオードに流れていた電流は、スイッチング素子M1本体を流れるように変化してソース端子Sからドレイン端子Dへ流れる。これにより、ドレイン電圧Vds1は-Vf1からゼロに変化し、スイッチング素子M2のドレイン電圧Vds2はVdd+Vf1からVddに変化する。
次に、時刻t2~t3の動作期間T3は、スイッチング素子M1のオン状態を継続するオン固定期間である。
時刻t2にて、第5スイッチング素子SW5をオフすると共に、第1スイッチング素子SW1をオンする。この時、ゲート電圧Vg1が電源電圧Vdc未満の場合、直流電源3の正極から第1スイッチング素子SW1を介してゲート端子Gに電流が流れ込む。その後、ゲート電圧Vg1が電源電圧Vdcと等しくなると、電流の流れは停止し、スイッチング素子M1はオン状態を継続する。このとき、スイッチング素子M1に流れる電流は、スイッチング素子M1本体を流れてソース端子Sからドレイン端子Dへ流れ続ける(図5)。
スイッチング素子M1がオンしてソース端子Sからドレイン端子Dへ電流を流す同期整流は、ダイオード整流に比して導通損失を低減できる。
時刻t2にて、第5スイッチング素子SW5をオフすると共に、第1スイッチング素子SW1をオンする。この時、ゲート電圧Vg1が電源電圧Vdc未満の場合、直流電源3の正極から第1スイッチング素子SW1を介してゲート端子Gに電流が流れ込む。その後、ゲート電圧Vg1が電源電圧Vdcと等しくなると、電流の流れは停止し、スイッチング素子M1はオン状態を継続する。このとき、スイッチング素子M1に流れる電流は、スイッチング素子M1本体を流れてソース端子Sからドレイン端子Dへ流れ続ける(図5)。
スイッチング素子M1がオンしてソース端子Sからドレイン端子Dへ電流を流す同期整流は、ダイオード整流に比して導通損失を低減できる。
次に、時刻t3~t4の動作期間T4は、第2リアクトルL2を励磁する励磁期間である。
時刻t3にてスイッチング素子M1のオン指令信号Sin1がHiからLoに変化すると、第1スイッチング素子SW1がオフしてスイッチング素子M1のオン固定期間を終了すると共に、第4スイッチング素子SW4を第3設定時間tbだけオンする。これにより、動作期間T4では、電流はスイッチング素子M1のゲート端子Gから第2リアクトルL2を介して第4スイッチング素子SW4に流れ込む(図6)。
時刻t3にてスイッチング素子M1のオン指令信号Sin1がHiからLoに変化すると、第1スイッチング素子SW1がオフしてスイッチング素子M1のオン固定期間を終了すると共に、第4スイッチング素子SW4を第3設定時間tbだけオンする。これにより、動作期間T4では、電流はスイッチング素子M1のゲート端子Gから第2リアクトルL2を介して第4スイッチング素子SW4に流れ込む(図6)。
この電流経路により、第2リアクトルL2とスイッチング素子M1の入力容量との間で共振動作が生じ、スイッチング素子M1のゲート蓄積電荷によるエネルギによって第2リアクトルL2は励磁される。その結果、ゲート電圧Vg1はゼロに向けて減少し、第2リアクトルL2の電流iL2は正方向に増加する。
なお、ゲート電圧Vg1の極性が負になることはない。仮に負になっても第2スイッチング素子SW2の寄生ダイオードがオンして、ゲート電圧Vg1はゼロにクランプされる。また、ゲート電圧Vg1が閾値電圧以下になると、スイッチング素子M1はオフし、ダイオード整流の状態に移行する。
なお、ゲート電圧Vg1の極性が負になることはない。仮に負になっても第2スイッチング素子SW2の寄生ダイオードがオンして、ゲート電圧Vg1はゼロにクランプされる。また、ゲート電圧Vg1が閾値電圧以下になると、スイッチング素子M1はオフし、ダイオード整流の状態に移行する。
次に、時刻t4~t5の動作期間T5は、第2リアクトルL2の蓄積エネルギを直流電源3に回生する回生期間である。
時刻t4にて、第4スイッチング素子SW4がオフすると共に、第5スイッチング素子SW5を第4設定時間tcだけオンする。第2リアクトルL2は、電流を継続して流すように作用するため、この動作期間T5では、電流は第2リアクトルL2から第5スイッチング素子SW5を介して直流電源3の正極に流れ込む。そして、直流電源3の負極から第2スイッチング素子SW2の寄生ダイオードを介して第2リアクトルL2に帰還する。そして、第2リアクトルL2に流れる電流iL2はゼロに近づいて行く。また、スイッチング素子M1は、ダイオード整流の状態を継続する(図7)。
時刻t4にて、第4スイッチング素子SW4がオフすると共に、第5スイッチング素子SW5を第4設定時間tcだけオンする。第2リアクトルL2は、電流を継続して流すように作用するため、この動作期間T5では、電流は第2リアクトルL2から第5スイッチング素子SW5を介して直流電源3の正極に流れ込む。そして、直流電源3の負極から第2スイッチング素子SW2の寄生ダイオードを介して第2リアクトルL2に帰還する。そして、第2リアクトルL2に流れる電流iL2はゼロに近づいて行く。また、スイッチング素子M1は、ダイオード整流の状態を継続する(図7)。
また、スイッチング素子M1がダイオード整流の状態であるため、ドレイン電圧Vds1は-Vf1になり、スイッチング素子M2のドレイン電圧Vds2はVdd+Vf1となる。
この電流経路により、動作期間T5では、第2リアクトルL2の蓄積エネルギを直流電源3に回生する。即ち、動作期間T4および動作期間T5において、スイッチング素子M1のゲート蓄積電荷によるエネルギは、第2リアクトルL2によって直流電源3に回生される。
なお、この動作期間T5において、電流は第2スイッチング素子SW2の寄生ダイオードを通過しているが、第2スイッチング素子SW2をオンさせて第2スイッチング素子SW2本体を流れるようにしても良い。その場合、導通損失が低減される。
この電流経路により、動作期間T5では、第2リアクトルL2の蓄積エネルギを直流電源3に回生する。即ち、動作期間T4および動作期間T5において、スイッチング素子M1のゲート蓄積電荷によるエネルギは、第2リアクトルL2によって直流電源3に回生される。
なお、この動作期間T5において、電流は第2スイッチング素子SW2の寄生ダイオードを通過しているが、第2スイッチング素子SW2をオンさせて第2スイッチング素子SW2本体を流れるようにしても良い。その場合、導通損失が低減される。
次に、時刻t5~t6の動作期間T6は、スイッチング素子M1のオフ固定期間である。
時刻t5にて、第5スイッチング素子SW5がオフすると共に、第2スイッチング素子SW2をオンする。仮に、スイッチング素子M1のゲート蓄積電荷が残留していた場合、スイッチング素子M1のゲート端子Gから第2スイッチング素子SW2を介してスイッチング素子M1のソース端子Sに電流が流れる(図8)。
この電流経路により、動作期間T5では、ゲート電圧Vg1はゼロに固定され、スイッチング素子M1はオフを継続する。
時刻t5にて、第5スイッチング素子SW5がオフすると共に、第2スイッチング素子SW2をオンする。仮に、スイッチング素子M1のゲート蓄積電荷が残留していた場合、スイッチング素子M1のゲート端子Gから第2スイッチング素子SW2を介してスイッチング素子M1のソース端子Sに電流が流れる(図8)。
この電流経路により、動作期間T5では、ゲート電圧Vg1はゼロに固定され、スイッチング素子M1はオフを継続する。
次に、時刻t6~t0の動作期間T7は、引き続き、スイッチング素子M1のオフ固定期間である。
時刻t6にて、スイッチング素子M2のオン指令信号Sin2がLoからHiに変化すると、スイッチング素子M2のゲート端子Gは充電されてオンする。その結果、スイッチング素子M2のドレイン端子Dからソース端子Sへ流れる電流は、インダクタンス成分Lへ流れ込む(図9)。
この動作期間T7では、スイッチング素子M1の寄生ダイオードはオフするため、スイッチング素子M1のドレイン電圧Vds1は、-Vf1からVddへ変化する。一方、スイッチング素子M2のドレイン電圧Vds2は、Vdd+Vf1からゼロに変化する。
時刻t6にて、スイッチング素子M2のオン指令信号Sin2がLoからHiに変化すると、スイッチング素子M2のゲート端子Gは充電されてオンする。その結果、スイッチング素子M2のドレイン端子Dからソース端子Sへ流れる電流は、インダクタンス成分Lへ流れ込む(図9)。
この動作期間T7では、スイッチング素子M1の寄生ダイオードはオフするため、スイッチング素子M1のドレイン電圧Vds1は、-Vf1からVddへ変化する。一方、スイッチング素子M2のドレイン電圧Vds2は、Vdd+Vf1からゼロに変化する。
以上のように、スイッチング素子M1は、同期整流によるターンオンと、ターンオフとを繰り返す。この場合、電力変換装置10は、直流母線11A、11B間の直流電力からバッテリ12に電力供給する。
次に、スイッチング素子M1が同期整流ではなく、オン時にドレイン端子Dからソース端子Sに電流を流す場合について、以下に説明する。以下、同期整流ではないオン動作を通常オンと称す。
図10は、スイッチング素子M1が通常オンする場合における、駆動周期Tの1周期分のゲート駆動回路GD1内の各部の波形図を示す。
図10に示すように、時刻s0~s6にて1周期が7つの動作期間S1~S7に分割される。各動作期間S1~S7における電流経路を図11~図17に示す。
図10は、スイッチング素子M1が通常オンする場合における、駆動周期Tの1周期分のゲート駆動回路GD1内の各部の波形図を示す。
図10に示すように、時刻s0~s6にて1周期が7つの動作期間S1~S7に分割される。各動作期間S1~S7における電流経路を図11~図17に示す。
図2で示した場合と同様に、第1スイッチング素子SW1がオン状態で第2~第5スイッチング素子SW2~SW5がオフ状態である動作期間S3がスイッチング素子M1のオン固定期間である。また、第2スイッチング素子SW2がオン状態で第1、第3~第5スイッチング素子SW1、SW3~SW5がオフ状態である動作期間S6、S7、S1がスイッチング素子M1のオフ固定期間である。
またこの場合、オフ固定期間からオン固定期間に至る動作を示す動作期間S1~S3をターンオンする期間とする。また、オン固定期間からオフ固定期間に至る動作を示す動作期間S4~S7をターンオフする期間とする。
またこの場合、オフ固定期間からオン固定期間に至る動作を示す動作期間S1~S3をターンオンする期間とする。また、オン固定期間からオフ固定期間に至る動作を示す動作期間S4~S7をターンオフする期間とする。
時刻s0~s1の動作期間S1は、スイッチング素子M2のオン指令信号Sin2がHiからLoに変化した後にスイッチング素子M1のオン指令信号Sin1がLoからHiになる前の期間であり、通常、スイッチング素子M1、M2の同時オンを防止する短絡防止期間である。また、動作期間S1は、スイッチング素子M1のオフ固定期間であると共に、スイッチング素子M1の状態を判定する判定期間である。
この動作期間S1では、スイッチング素子M1はオフ状態を継続している。オン指令信号Sin2の変化により時刻s0にてスイッチング素子M2がオフすると、インダクタンス成分Lは電流を継続して流すように作用するため、スイッチング素子M2の寄生ダイオードがオンして、スイッチング素子M2の寄生ダイオードを介して電流が流れる。スイッチング素子M1の寄生ダイオードには電流が流れない(図11)。
この動作期間S1では、スイッチング素子M1はオフ状態を継続している。オン指令信号Sin2の変化により時刻s0にてスイッチング素子M2がオフすると、インダクタンス成分Lは電流を継続して流すように作用するため、スイッチング素子M2の寄生ダイオードがオンして、スイッチング素子M2の寄生ダイオードを介して電流が流れる。スイッチング素子M1の寄生ダイオードには電流が流れない(図11)。
この状態では、電流ILおよびスイッチング素子M2のドレイン電流Id2は、絶対値がIdに等しく、スイッチング素子M1のドレイン電流Id1はゼロになる。また、スイッチング素子M2の寄生ダイオードがオンすることで、スイッチング素子M2のドレイン電圧Vds2は-Vf2に、スイッチング素子M1のドレイン電圧Vds1はVdd+Vf2にそれぞれ変化する。
制御回路2では、スイッチング素子M1の状態がダイオード整流であるか否かを判定する。判定の手法は、上述したように、オン指令信号Sin1とスイッチング素子M1、M2のドレイン電流Id1、Id2、インダクタンス成分Lの電流ILによる電流情報とに基づいて行う。あるいは、オン指令信号Sin1とスイッチング素子M1、M2のドレイン電圧Vds1、Vds2による電圧情報とに基づいて行う。
そしてこの場合、制御回路2は、スイッチング素子M1の状態を、ダイオード整流でないと判定する。
そしてこの場合、制御回路2は、スイッチング素子M1の状態を、ダイオード整流でないと判定する。
次に、時刻s1~s2の動作期間S2は、スイッチング素子M1のゲート端子Gを充電するゲート充電期間である。
時刻s1にてスイッチング素子M1のオン指令信号Sin1がLoからHiに変化すると、第2スイッチング素子SW2がオフしてスイッチング素子M2のオン固定期間を終了すると共に、スイッチング素子M1の状態がダイオード整流でないことの判定を受けて、第3スイッチング素子SW3を第2設定時間ta1だけオンする。これにより、動作期間S2では、直流電源3の正極から第3スイッチング素子SW3を介して第1リアクトルL1に電流が流れ込む。そして、その電流は、第1リアクトルL1からスイッチング素子M1のゲート端子Gへ流れる(図12)。
時刻s1にてスイッチング素子M1のオン指令信号Sin1がLoからHiに変化すると、第2スイッチング素子SW2がオフしてスイッチング素子M2のオン固定期間を終了すると共に、スイッチング素子M1の状態がダイオード整流でないことの判定を受けて、第3スイッチング素子SW3を第2設定時間ta1だけオンする。これにより、動作期間S2では、直流電源3の正極から第3スイッチング素子SW3を介して第1リアクトルL1に電流が流れ込む。そして、その電流は、第1リアクトルL1からスイッチング素子M1のゲート端子Gへ流れる(図12)。
この動作により、ゲート端子Gは第1リアクトルL1を介して充電され、ゲート電圧Vg1は正方向に増加する。ゲート電圧Vg1が閾値電圧を超えるとスイッチング素子M1がオンし、スイッチング素子M1のドレイン端子Dからソース端子Sに電流が流れ、スイッチング素子M1のドレイン電流Id1はゼロからIdに変化する。また、ドレイン電圧Vds1はVdd+Vf2からゼロに変化し、スイッチング素子M2のドレイン電圧Vds2はVddに変化する。
次に、時刻s2~s3の動作期間S3は、スイッチング素子M1のオン状態を継続するオン固定期間である。
時刻s2にて、第3スイッチング素子SW3をオフすると共に、第1スイッチング素子SW1をオンする。この時、ゲート電圧Vg1が電源電圧Vdc未満の場合、直流電源3の正極から第1スイッチング素子SW1を介してゲート端子Gに電流が流れ込む。その後、ゲート電圧Vg1が電源電圧Vdcと等しくなると、電流の流れは停止し、スイッチング素子M1はオン状態を継続する。スイッチング素子M1では、ドレイン端子Dからソース端子Sへ電流が流れ続ける(図13)。
時刻s2にて、第3スイッチング素子SW3をオフすると共に、第1スイッチング素子SW1をオンする。この時、ゲート電圧Vg1が電源電圧Vdc未満の場合、直流電源3の正極から第1スイッチング素子SW1を介してゲート端子Gに電流が流れ込む。その後、ゲート電圧Vg1が電源電圧Vdcと等しくなると、電流の流れは停止し、スイッチング素子M1はオン状態を継続する。スイッチング素子M1では、ドレイン端子Dからソース端子Sへ電流が流れ続ける(図13)。
次に、時刻s3~s4の動作期間S4は、第2リアクトルL2を励磁する励磁期間である。
時刻s3にてスイッチング素子M1のオン指令信号Sin1がHiからLoに変化すると、第1スイッチング素子SW1がオフしてスイッチング素子M1のオン固定期間を終了すると共に、第4スイッチング素子SW4を第3設定時間tbだけオンする。これにより、動作期間S4では、電流はスイッチング素子M1のゲート端子Gから第2リアクトルL2を介して第4スイッチング素子SW4に流れ込む(図14)。
時刻s3にてスイッチング素子M1のオン指令信号Sin1がHiからLoに変化すると、第1スイッチング素子SW1がオフしてスイッチング素子M1のオン固定期間を終了すると共に、第4スイッチング素子SW4を第3設定時間tbだけオンする。これにより、動作期間S4では、電流はスイッチング素子M1のゲート端子Gから第2リアクトルL2を介して第4スイッチング素子SW4に流れ込む(図14)。
この電流経路により、第2リアクトルL2とスイッチング素子M1の入力容量との間で共振動作が生じ、スイッチング素子M1のゲート蓄積電荷によるエネルギによって第2リアクトルL2は励磁される。その結果、ゲート電圧Vg1はゼロに向けて減少し、第2リアクトルL2の電流iL2は正方向に増加する。
なお、ゲート電圧Vg1の極性が負になることはない。仮に負になっても第2スイッチング素子SW2の寄生ダイオードがオンして、ゲート電圧Vg1はゼロにクランプされる。
なお、ゲート電圧Vg1の極性が負になることはない。仮に負になっても第2スイッチング素子SW2の寄生ダイオードがオンして、ゲート電圧Vg1はゼロにクランプされる。
また、ゲート電圧Vg1が閾値電圧以下になると、スイッチング素子M1はオフし、インダクタンス成分Lは電流を継続して流すように作用するため、スイッチング素子M2の寄生ダイオードがオンする。その結果、スイッチング素子M1のドレイン電流Id1は、Idからゼロに変化し、スイッチング素子M2のドレイン電流Id2は、ゼロから-Idに変化する。
次に、時刻s4~s5の動作期間S5は、第2リアクトルL2の蓄積エネルギを直流電源3に回生する回生期間である。
時刻s4にて、第4スイッチング素子SW4がオフすると共に、第5スイッチング素子SW5を第4設定時間tcだけオンする。第2リアクトルL2は、電流を継続して流すように作用するため、この動作期間S5では、電流は第2リアクトルL2から第5スイッチング素子SW5を介して直流電源3の正極に流れ込む。そして、直流電源3の負極から第2スイッチング素子SW2の寄生ダイオードを介して第2リアクトルL2に帰還する。
また、スイッチング素子M1のドレイン電流Id1は0を継続し、スイッチング素子M2では、寄生ダイオードのオン状態が継続してドレイン電流Id2が流れる(図15)。
時刻s4にて、第4スイッチング素子SW4がオフすると共に、第5スイッチング素子SW5を第4設定時間tcだけオンする。第2リアクトルL2は、電流を継続して流すように作用するため、この動作期間S5では、電流は第2リアクトルL2から第5スイッチング素子SW5を介して直流電源3の正極に流れ込む。そして、直流電源3の負極から第2スイッチング素子SW2の寄生ダイオードを介して第2リアクトルL2に帰還する。
また、スイッチング素子M1のドレイン電流Id1は0を継続し、スイッチング素子M2では、寄生ダイオードのオン状態が継続してドレイン電流Id2が流れる(図15)。
この電流経路により、動作期間S5では、第2リアクトルL2の蓄積エネルギを直流電源3に回生する。即ち、動作期間S4および動作期間S5において、スイッチング素子M1のゲート蓄積電荷によるエネルギは、第2リアクトルL2によって直流電源3に回生される。
なお、この動作期間S5において、電流は第2スイッチング素子SW2の寄生ダイオードを通過しているが、第2スイッチング素子SW2をオンさせて第2スイッチング素子SW2本体を流れるようにしても良い。その場合、導通損失が低減される。
なお、この動作期間S5において、電流は第2スイッチング素子SW2の寄生ダイオードを通過しているが、第2スイッチング素子SW2をオンさせて第2スイッチング素子SW2本体を流れるようにしても良い。その場合、導通損失が低減される。
次に、時刻s5~s6の動作期間S6は、スイッチング素子M1のオフ固定期間である。
時刻s5にて、第5スイッチング素子SW5がオフすると共に、第2スイッチング素子SW2をオンする。仮に、スイッチング素子M1のゲート蓄積電荷が残留していた場合、スイッチング素子M1のゲート端子Gから第2スイッチング素子SW2を介してスイッチング素子M1のソース端子Sに電流が流れる(図16)。
この電流経路により、動作期間S6では、ゲート電圧Vg1はゼロに固定され、スイッチング素子M1はオフを継続する。
時刻s5にて、第5スイッチング素子SW5がオフすると共に、第2スイッチング素子SW2をオンする。仮に、スイッチング素子M1のゲート蓄積電荷が残留していた場合、スイッチング素子M1のゲート端子Gから第2スイッチング素子SW2を介してスイッチング素子M1のソース端子Sに電流が流れる(図16)。
この電流経路により、動作期間S6では、ゲート電圧Vg1はゼロに固定され、スイッチング素子M1はオフを継続する。
次に、時刻s6~s0の動作期間S7は、引き続き、スイッチング素子M1のオフ固定期間である。
時刻s6にて、スイッチング素子M2のオン指令信号Sin2がLoからHiに変化すると、スイッチング素子M2のゲート端子Gは充電されてオンする。その結果、スイッチング素子M2の寄生ダイオードに流れていた電流は、スイッチング素子M2本体を流れるように変化してソース端子Sからドレイン端子Dへ流れる(図17)。
これにより、ドレイン電圧Vds1はVdd+Vf2からVddに変化し、スイッチング素子M2のドレイン電圧Vds2は-Vf2からゼロに変化する。
時刻s6にて、スイッチング素子M2のオン指令信号Sin2がLoからHiに変化すると、スイッチング素子M2のゲート端子Gは充電されてオンする。その結果、スイッチング素子M2の寄生ダイオードに流れていた電流は、スイッチング素子M2本体を流れるように変化してソース端子Sからドレイン端子Dへ流れる(図17)。
これにより、ドレイン電圧Vds1はVdd+Vf2からVddに変化し、スイッチング素子M2のドレイン電圧Vds2は-Vf2からゼロに変化する。
以上のように、スイッチング素子M1は、通常オンによるターンオンと、ターンオフとを繰り返す。この場合、電力変換装置10は、バッテリ12の直流電力を直流母線11A、11B間に伝送する。
なお、スイッチング素子M1が、通常オンによるターンオンとターンオフとを繰り返してバッテリ12が放電される場合、スイッチング素子M2は、同期整流によるターンオンと、ターンオフとを繰り返す動作となる。また、スイッチング素子M1が、同期整流によるターンオンとターンオフとを繰り返してバッテリ12が充電される場合、スイッチング素子M2は、通常オンによるターンオンと、ターンオフとを繰り返す動作となる。
なお、スイッチング素子M1が、通常オンによるターンオンとターンオフとを繰り返してバッテリ12が放電される場合、スイッチング素子M2は、同期整流によるターンオンと、ターンオフとを繰り返す動作となる。また、スイッチング素子M1が、同期整流によるターンオンとターンオフとを繰り返してバッテリ12が充電される場合、スイッチング素子M2は、通常オンによるターンオンと、ターンオフとを繰り返す動作となる。
この実施の形態によるゲート駆動回路GD1では、スイッチング素子M1のゲート端子Gに接続される第1ノードN1に第1リアクトルL1の第1端子と第2リアクトルL2の第1端子とが接続される。第1リアクトルL1の第2端子は第3スイッチング素子SW3を介して直流電源3の正極に接続される。第2リアクトルL2の第2端子は第4スイッチング素子SW4を介して直流電源3の負極に接続されると共に、第5スイッチング素子SW5を介して直流電源3の正極に接続される。
ゲート駆動回路GD1がスイッチング素子M1をターンオンする際、充電用インダクタンス素子を介してゲート端子Gを充電、即ちスイッチング素子M1の入力容量を充電する。その後、第1スイッチング素子SW1をオンしてゲート電圧Vg1を固定する。
また、ゲート駆動回路GD1がスイッチング素子M1をターンオフする際、スイッチング素子M1の入力容量の充電エネルギは、放電用インダクタンス素子を介して放電され、その後、第2スイッチング素子SW2をオンしてゲート電圧Vg1を0に固定する。
また、ゲート駆動回路GD1がスイッチング素子M1をターンオフする際、スイッチング素子M1の入力容量の充電エネルギは、放電用インダクタンス素子を介して放電され、その後、第2スイッチング素子SW2をオンしてゲート電圧Vg1を0に固定する。
この実施の形態では、第2リアクトルL2と直流電源3の正極との間に第5スイッチング素子SW5を設けたため、放電用インダクタンス素子である第2リアクトルL2を充電用インダクタンス素子としても利用できる。即ち、放電用インダクタンス素子は第2リアクトルL2であり、充電用インダクタンス素子として第1リアクトルL1と第2リアクトルL2との双方が利用できる。
なお、第2リアクトルL2は、スイッチング素子M1のターンオフ時における電力回生に用いられる放電用インダクタンス素子であり、第1リアクトルL1よりもインダクタンス値が高く設定される。
また、ゲート駆動回路GD1は、第1スイッチング素子SW1をオンしてスイッチング素子M1のオン状態を継続するオン固定期間T3、S3に先だって、スイッチング素子M1のゲート端子Gを充電するゲート充電期間T2、S2と、スイッチング素子M1の状態がダイオード整流であるか否かを判定する判定期間T1、S1とを有してスイッチング素子M1をターンオンする。
そして、判定期間T1において、スイッチング素子M1の状態がダイオード整流であると判定されると、続くゲート充電期間T2では、第5スイッチング素子SW5をオンして第2リアクトルL2を介してゲート端子Gを充電する。また、判定期間S1において、スイッチング素子M1の状態がダイオード整流でないと判定されると、続くゲート充電期間S2では、第3スイッチング素子SW3をオンして第1リアクトルL1を介してゲート端子Gを充電する。
そして、判定期間T1において、スイッチング素子M1の状態がダイオード整流であると判定されると、続くゲート充電期間T2では、第5スイッチング素子SW5をオンして第2リアクトルL2を介してゲート端子Gを充電する。また、判定期間S1において、スイッチング素子M1の状態がダイオード整流でないと判定されると、続くゲート充電期間S2では、第3スイッチング素子SW3をオンして第1リアクトルL1を介してゲート端子Gを充電する。
ところで、スイッチング素子は、印加電圧に応じて入力容量が変動し、例えば印加電圧が数ボルトの場合は、印加電圧が数百ボルトの場合に比べて入力容量が数十倍大きい事が広く知られている。スイッチング素子の寄生ダイオードが整流している時、ドレイン電圧は数ボルトの-Vfになるため、スイッチング素子の入力容量は、スイッチング素子に高電圧、例えば主電圧Vddが印加されている時より格段と大きくなる。
この実施の形態では、スイッチング素子M1がダイオード整流している時に、ゲート充電期間T2において第5スイッチング素子SW5を第1設定時間taだけオンし、第2リアクトルL2を介してスイッチング素子M1の入力容量Cissを充電する。
第2リアクトルL2を介して入力容量Cissを充電する際の電流iL2は、三角関数を用いて以下の式(1)で表せる。なお、第2リアクトルL2を流れる電流iL2は、電力回生時に直流電源3に流れる電流方向を正方向としている。
第2リアクトルL2を介して入力容量Cissを充電する際の電流iL2は、三角関数を用いて以下の式(1)で表せる。なお、第2リアクトルL2を流れる電流iL2は、電力回生時に直流電源3に流れる電流方向を正方向としている。
この場合、第1リアクトルL1よりもインダクタンス値が高い第2リアクトルL2を介してスイッチング素子M1の入力容量Cissを充電する。このように、入力容量Cissの増加に伴って、高いインダクタンスL2を用いて入力容量Cissを充電するため、充電電流(-iL2)が抑制され、ゲート駆動回路GD1の導通損失が低減し消費電力の低減が可能になる。
仮に、スイッチング素子M1の寄生ダイオードが整流している時に、第1リアクトルL1を介してスイッチング素子M1の入力容量Cissを充電したとする。この場合、充電電流の最大値および導通時間が増加して、ゲート駆動回路GD1の導通損失およびスイッチング損失が増加し消費電力の増加につながる。
仮に、スイッチング素子M1の寄生ダイオードが整流している時に、第1リアクトルL1を介してスイッチング素子M1の入力容量Cissを充電したとする。この場合、充電電流の最大値および導通時間が増加して、ゲート駆動回路GD1の導通損失およびスイッチング損失が増加し消費電力の増加につながる。
このように、この実施の形態によるゲート駆動回路GD1は、スイッチング素子M1の同期整流のターンオン時における消費電力を低減でき、低消費電力で小型の回路構成が得られる。
さらに、第2リアクトルL2と直流電源3の正極との間に設けられた第5スイッチング素子SW5は、電力回生時に利用することで損失低減を図れる。即ち、第2リアクトルL2の蓄積エネルギを直流電源3に回生する回生期間T5、S5に第5スイッチング素子SW5をオンすることにより、導通損失を低減して消費電力を低減できる。
さらに、第2リアクトルL2と直流電源3の正極との間に設けられた第5スイッチング素子SW5は、電力回生時に利用することで損失低減を図れる。即ち、第2リアクトルL2の蓄積エネルギを直流電源3に回生する回生期間T5、S5に第5スイッチング素子SW5をオンすることにより、導通損失を低減して消費電力を低減できる。
また、各スイッチング素子M1、M2のゲート駆動回路GD1、GD2の消費電力が低減できるため、電力変換装置10の電力損失を低減して装置構成の小型化、低コスト化を実現できる。
ところで、一般的なSi(Silicon)素子のダイオードは順方向から逆方向に切り替わる瞬間、即ちリカバリ時に大きな過渡電流が流れ、比較的高いリカバリサージが発生する。これは順方向通電時にドリフト層内に蓄積した少数キャリアが、消滅するまでの期間に電気伝導に寄与してしまうためである。
一方、近年のスイッチング素子の発展により、例えば高周波動作が可能なSiC素子のダイオードは電気伝導に使用しない多数キャリアであるため、原理的に少数キャリアの蓄積が発生しない。このため、SiC素子のダイオードでは、リカバリ時に接合容量を放電する程度の小さな電流が流れるのみで、リカバリサージ電圧を大幅に低減できる。
一方、近年のスイッチング素子の発展により、例えば高周波動作が可能なSiC素子のダイオードは電気伝導に使用しない多数キャリアであるため、原理的に少数キャリアの蓄積が発生しない。このため、SiC素子のダイオードでは、リカバリ時に接合容量を放電する程度の小さな電流が流れるのみで、リカバリサージ電圧を大幅に低減できる。
従って、スイッチング素子M1、M2(逆並列ダイオードを含む)にSiC素子を用いると、Si素子の場合と比較してターンオン時のリカバリサージ電圧を大幅に低減できる。これは、例えばスイッチング素子M1のターンオン時に、スイッチング素子M1に直接接続されるスイッチング素子M2に発生するリカバリサージ電圧が大幅に低減される事による。
これに対してターンオフ時のサージ電圧は、Si素子およびSiC素子の違いに依らず、スイッチング素子本体に流れる電流の増加に伴って増加することが広く知られている。
これに対してターンオフ時のサージ電圧は、Si素子およびSiC素子の違いに依らず、スイッチング素子本体に流れる電流の増加に伴って増加することが広く知られている。
このため、スイッチング素子M1、M2(逆並列ダイオードを含む)にSiC素子を用いると、Si素子の場合と比較して第1リアクトルL1のインダクタンスL1を小さく設定することが可能となる。なお、第2リアクトルL2については、インダクタンスL2を、Si素子およびSiC素子に依らずサージ電圧がスイッチング素子M1、M2の耐圧を超えないように設定する。
この実施の形態では、インダクタンスL2がインダクタンスL1より高く設定される。このため、ターンオン時のリカバリサージ電圧を低減できてインダクタンスL1を小さく設定できるSiC素子を、スイッチング素子M1、M2に効果的に適用できて、上述した効果、即ち、ゲート駆動回路GD1の消費電力低減化が効果的に図れる。
なお、ゲート充電期間T2において第5スイッチング素子SW5がオンする第1設定時間taは、充電によりゲート電圧Vg1が電源電圧Vdc以上になるように設定するのが望ましい。この場合、直流電源3の負極がスイッチング素子M1のソース端子Sに接続されているため、電源電圧Vdcは直流電源3の正極とソース端子Sとの間の電圧に等しい。これにより、続くオン固定期間T3において、直流電源3の正極から第1スイッチング素子SW1を介してゲート端子Gに突入電流が流れ込むのを防止できる。
この場合、ゲート電圧Vg1が電源電圧Vdc以上になると、第1スイッチング素子SW1の寄生ダイオードと第4スイッチング素子SW4の寄生ダイオードとがオンする。これにより、第2リアクトルL2から第1スイッチング素子SW1の寄生ダイオードを介して直流電源3の正極に電流が流れる。そして、その電流は直流電源3の負極から第4スイッチング素子SW4の寄生ダイオードを介して第2リアクトルL2に帰還する。この電流経路により、ゲート電圧Vg1は電源電圧Vdcにクランプされる。その結果、スイッチング素子M1のゲート電圧Vg1が過電圧になることが防止できる。
このように、ゲート電圧Vg1が電源電圧Vdc以上になるように第1設定時間taを設定することにより、続くオン固定期間T3に効率良く繋いでスイッチング素子M1のオン状態を継続させることができ、ゲート駆動回路GD1の消費電力の低減を実現できる。
このように、ゲート電圧Vg1が電源電圧Vdc以上になるように第1設定時間taを設定することにより、続くオン固定期間T3に効率良く繋いでスイッチング素子M1のオン状態を継続させることができ、ゲート駆動回路GD1の消費電力の低減を実現できる。
また、スイッチング素子M1が通常オンする場合においても同様に、ゲート充電期間S2において第3スイッチング素子SW3がオンする第2設定時間ta1は、充電によりゲート電圧Vg1が電源電圧Vdc以上になるように設定するのが望ましい。これにより、続くオン固定期間S3において、直流電源3の正極から第1スイッチング素子SW1を介してゲート端子Gに突入電流が流れ込むのを防止できる。
この場合、ゲート電圧Vg1が電源電圧Vdc以上になると、第1スイッチング素子SW1の寄生ダイオードとダイオードD1とがオンする。これにより、第1リアクトルL1から第1スイッチング素子SW1の寄生ダイオードを介して直流電源3の正極に電流が流れる。そして、その電流は直流電源3の負極からダイオードD1を介して第1リアクトルL1に帰還する。この電流経路により、ゲート電圧Vg1は電源電圧Vdcにクランプされ過電圧になることが防止できる。
このように、ゲート電圧Vg1が電源電圧Vdc以上になるように第2設定時間ta1を設定することにより、続くオン固定期間S3に効率良く繋いでスイッチング素子M1のオン状態を継続させることができ、ゲート駆動回路GD1の消費電力の低減を実現できる。
このように、ゲート電圧Vg1が電源電圧Vdc以上になるように第2設定時間ta1を設定することにより、続くオン固定期間S3に効率良く繋いでスイッチング素子M1のオン状態を継続させることができ、ゲート駆動回路GD1の消費電力の低減を実現できる。
次に、第2リアクトルL2を励磁する励磁期間T4における、第4スイッチング素子SW4がオンする第3設定時間tbについて説明する。
励磁期間T4では、第2リアクトルL2を介してスイッチング素子M1の入力容量Cissを放電するもので、ゲート電圧Vg1は、三角関数を用いて以下の式(2)で表せる。
励磁期間T4では、第2リアクトルL2を介してスイッチング素子M1の入力容量Cissを放電するもので、ゲート電圧Vg1は、三角関数を用いて以下の式(2)で表せる。
この励磁期間T4において、第2リアクトルL2の電流iL2は、以下の式(3)で表せる。
上述したように、第2リアクトルL2とスイッチング素子M1の入力容量との間で共振動作が生じ、スイッチング素子M1のゲート蓄積電荷によるエネルギによって第2リアクトルL2は励磁される。そして、ゲート電圧Vg1はゼロに向けて減少し、第2リアクトルL2の電流iL2は正方向に増加する。
上記第3設定時間tbを、第2リアクトルL2のインダクタンスL2とスイッチング素子M1の入力容量Cissとで決定される共振周期TRの1/4に設定すると、ゲート電圧Vg1はゼロになり、第2リアクトルL2の電流iL2を最大にすることができる。即ち、スイッチング素子M1のゲート蓄積電荷によるエネルギを無駄なく第2リアクトルL2に移動させることが可能になる。
なお、共振周期TRは、以下の式(4)で表せる。
上記第3設定時間tbを、第2リアクトルL2のインダクタンスL2とスイッチング素子M1の入力容量Cissとで決定される共振周期TRの1/4に設定すると、ゲート電圧Vg1はゼロになり、第2リアクトルL2の電流iL2を最大にすることができる。即ち、スイッチング素子M1のゲート蓄積電荷によるエネルギを無駄なく第2リアクトルL2に移動させることが可能になる。
なお、共振周期TRは、以下の式(4)で表せる。
次に、第2リアクトルL2の蓄積エネルギを直流電源3に回生する回生期間T5における、第5スイッチング素子SW5がオンする第4設定時間tcについて説明する。
回生期間T5では、第2リアクトルL2から第5スイッチング素子SW5を介して直流電源3に電力回生し、このときの第2リアクトルL2の電流iL2は、三角関数を用いて以下の式(5)で表せる。
回生期間T5では、第2リアクトルL2から第5スイッチング素子SW5を介して直流電源3に電力回生し、このときの第2リアクトルL2の電流iL2は、三角関数を用いて以下の式(5)で表せる。
上記第3設定時間tb(共振周期TRの1/4)にて第2リアクトルL2に移動したエネルギは、続く同等時間(共振周期TRの1/4)にて第5スイッチング素子SW5を介して直流電源3に電力回生される。このため、上記第4設定時間tcを、第3設定時間tbと同様に、第2リアクトルL2のインダクタンスL2とスイッチング素子M1の入力容量Cissとで決定される共振周期TRの1/4に設定する。
これにより、第2リアクトルL2の電流iL2をゼロにすることができ、スイッチング素子M1のゲート蓄積電荷によるエネルギを無駄なく第2リアクトルL2を介して直流電源3に回生し、続くオフ固定期間T6に効率良く繋いでスイッチング素子M1のオフ状態を継続させることができる。
これにより、第2リアクトルL2の電流iL2をゼロにすることができ、スイッチング素子M1のゲート蓄積電荷によるエネルギを無駄なく第2リアクトルL2を介して直流電源3に回生し、続くオフ固定期間T6に効率良く繋いでスイッチング素子M1のオフ状態を継続させることができる。
また、第5スイッチング素子SW5を介して直流電源3に電力回生される回生期間T5に、第5スイッチング素子SW5の寄生ダイオードの導通を避けることができる。
このように、第3設定時間tbおよび第4設定時間tcを、それぞれ共振周期TRの1/4に設定することにより、スイッチング素子M1のゲート蓄積電荷によるエネルギを効率良く直流電源3へ電力回生することができ、ゲート駆動回路GD1の消費電力の低減を実現できる。
このように、第3設定時間tbおよび第4設定時間tcを、それぞれ共振周期TRの1/4に設定することにより、スイッチング素子M1のゲート蓄積電荷によるエネルギを効率良く直流電源3へ電力回生することができ、ゲート駆動回路GD1の消費電力の低減を実現できる。
なお、スイッチング素子M1が通常オンする場合においても、同様に、励磁期間S4における第3設定時間tb、および回生期間S5における第4設定時間tcを、第2リアクトルL2のインダクタンスL2とスイッチング素子M1の入力容量Cissとで決定される共振周期TRの1/4に設定することにより、同様の効果が得られる。
実施の形態2.
図18は実施の形態2によるゲート駆動回路、およびゲート駆動回路を用いてスイッチング制御される電力変換装置の構成を示す図である。
図18に示すように、ゲート駆動回路GD1の主回路1Aは、直流電源3の正極と第1ノードN1との間で第1スイッチング素子SW1に直列接続される第1抵抗R1を備え、さらに、直流電源3の負極と第1ノードN1との間で第2スイッチング素子SW2に直列接続される第2抵抗R2を備える。その他の構成は、上記実施の形態1の図1で示したものと同様であり、図1と対応もしくは相当する構成部分には同一の符号を付す。
図18は実施の形態2によるゲート駆動回路、およびゲート駆動回路を用いてスイッチング制御される電力変換装置の構成を示す図である。
図18に示すように、ゲート駆動回路GD1の主回路1Aは、直流電源3の正極と第1ノードN1との間で第1スイッチング素子SW1に直列接続される第1抵抗R1を備え、さらに、直流電源3の負極と第1ノードN1との間で第2スイッチング素子SW2に直列接続される第2抵抗R2を備える。その他の構成は、上記実施の形態1の図1で示したものと同様であり、図1と対応もしくは相当する構成部分には同一の符号を付す。
この実施の形態においても、ゲート駆動回路GD1の制御回路2は上記実施の形態1と同様に主回路1A内の第1~第5スイッチング素子SW1~SW5を制御し、主回路1Aは同様に動作して、実施の形態1と同様の効果が得られる。
この場合、ゲート充電期間T2、S2からオン固定期間T3、S3に移行する際の、ゲート電圧Vg1と電源電圧Vdcとの電位差に基づいた突入電流が第1抵抗R1により防止できる。また、回生期間T5、S5からオフ固定期間T6、S6に移行する際の、ゲート電圧Vg1とゼロ電圧との電位差に基づいた突入電流が第2抵抗R2により防止できる。これにより、ゲート駆動回路GD1内の過電流を防止でき、さらに低消費電力および信頼性向上が図れる。
この場合、ゲート充電期間T2、S2からオン固定期間T3、S3に移行する際の、ゲート電圧Vg1と電源電圧Vdcとの電位差に基づいた突入電流が第1抵抗R1により防止できる。また、回生期間T5、S5からオフ固定期間T6、S6に移行する際の、ゲート電圧Vg1とゼロ電圧との電位差に基づいた突入電流が第2抵抗R2により防止できる。これにより、ゲート駆動回路GD1内の過電流を防止でき、さらに低消費電力および信頼性向上が図れる。
なお、第1抵抗R1の代わりに第1スイッチング素子SW1の内部抵抗を利用し、第2抵抗R2の代わりに第2スイッチング素子SW2の内部抵抗を利用することでも、上述した突入電流を抑制することができる。この実施の形態では、第1、第2抵抗R1、R2を別途設けたことにより、確実に突入電流を防止できる。
実施の形態3.
図19は実施の形態3によるゲート駆動回路、およびゲート駆動回路を用いてスイッチング制御される電力変換装置の構成を示す図である。
図19に示すように、ゲート駆動回路GD1は、直流電源4から電源供給されてスイッチング素子M1をオン/オフ駆動する主回路1Bと、主回路1Bを制御する制御回路2とを備える。この実施の形態では、直流電源4は、第1直流電源4Aと第2直流電源4Bとを直列接続して構成され、第1直流電源4Aと第2直流電源4Bとの接続点がスイッチング素子M1のソース端子Sに接続される。その他の構成は、上記実施の形態1の図1で示したものと同様であり、図1と対応もしくは相当する構成部分には同一の符号を付す。
図19は実施の形態3によるゲート駆動回路、およびゲート駆動回路を用いてスイッチング制御される電力変換装置の構成を示す図である。
図19に示すように、ゲート駆動回路GD1は、直流電源4から電源供給されてスイッチング素子M1をオン/オフ駆動する主回路1Bと、主回路1Bを制御する制御回路2とを備える。この実施の形態では、直流電源4は、第1直流電源4Aと第2直流電源4Bとを直列接続して構成され、第1直流電源4Aと第2直流電源4Bとの接続点がスイッチング素子M1のソース端子Sに接続される。その他の構成は、上記実施の形態1の図1で示したものと同様であり、図1と対応もしくは相当する構成部分には同一の符号を付す。
なお、第1直流電源4Aの直流電圧(以下、第1電源電圧と称す)をVdc1、第2直流電源4Bの直流電圧(以下、第2電源電圧と称す)をVdc2とする。また、電源電圧Vdcである直流電源4の電圧は、Vdc1+Vdc2となる。電源電圧Vdcの大部分は第1電源電圧Vdc1であり、第2電源電圧Vdc2は、例えば10%程度で良い。
また、ここでもゲート駆動回路GD1が直流電源4を備えるものとするが、直流電源4はゲート駆動回路GD1の外部に設けても良い。
また、ここでもゲート駆動回路GD1が直流電源4を備えるものとするが、直流電源4はゲート駆動回路GD1の外部に設けても良い。
ゲート駆動回路GD1、GD2は同様の構成で同様に動作するため、以下、スイッチング素子M1を駆動するゲート駆動回路GD1について詳細に説明し、ゲート駆動回路GD2の説明は省略する。
図20は、スイッチング素子M1が同期整流する場合における、駆動周期Tの1周期分の各部の波形図を示す。スイッチング素子M1は、同期整流によりターンオンし、その後ターンオフする。図20に示すように、時刻t0~t6にて1周期が7つの動作期間T1~T7に分割される。各動作期間T1~T7における電流経路を図21~図27に示す。
図20は、スイッチング素子M1が同期整流する場合における、駆動周期Tの1周期分の各部の波形図を示す。スイッチング素子M1は、同期整流によりターンオンし、その後ターンオフする。図20に示すように、時刻t0~t6にて1周期が7つの動作期間T1~T7に分割される。各動作期間T1~T7における電流経路を図21~図27に示す。
この実施の形態3では、ゲート駆動回路GD1の制御回路2は、上記実施の形態1と同様に主回路1B内の第1~第5スイッチング素子SW1~SW5を制御するものであるが、電流経路を含む動作が実施の形態1と異なる。
なお、実施の形態1と同様に、オフ固定期間からオン固定期間に至る動作を示す動作期間T1~T3をターンオンする期間とする。また、オン固定期間からオフ固定期間に至る動作を示す動作期間T4~T7をターンオフする期間とする。
なお、実施の形態1と同様に、オフ固定期間からオン固定期間に至る動作を示す動作期間T1~T3をターンオンする期間とする。また、オン固定期間からオフ固定期間に至る動作を示す動作期間T4~T7をターンオフする期間とする。
時刻t0~t1の動作期間T1は、スイッチング素子M1のオフ固定期間であると共に、スイッチング素子M1の状態を判定する判定期間である。
この動作期間T1では、スイッチング素子M1はオフ状態を継続しているが、オン指令信号Sin2の変化により時刻t0にてスイッチング素子M2がオフすると、インダクタンス成分Lは電流を継続して流すように作用するため、スイッチング素子M1の寄生ダイオードがオンする。即ち、スイッチング素子M1は寄生ダイオードを介して電流が流れるダイオード整流の状態になる。
第2スイッチング素子SW2はオンを継続しているため、スイッチング素子M1のゲート端子Gから第2スイッチング素子SW2を介して第2直流電源4Bの負極に電流が流れる。その後、電流は第2直流電源4Bの正極からスイッチング素子M1のソース端子に流れる。この電流経路によって、ゲート電圧Vg1は-Vdc2に固定され、スイッチング素子M1はオフを継続する(図21)。
この動作期間T1では、スイッチング素子M1はオフ状態を継続しているが、オン指令信号Sin2の変化により時刻t0にてスイッチング素子M2がオフすると、インダクタンス成分Lは電流を継続して流すように作用するため、スイッチング素子M1の寄生ダイオードがオンする。即ち、スイッチング素子M1は寄生ダイオードを介して電流が流れるダイオード整流の状態になる。
第2スイッチング素子SW2はオンを継続しているため、スイッチング素子M1のゲート端子Gから第2スイッチング素子SW2を介して第2直流電源4Bの負極に電流が流れる。その後、電流は第2直流電源4Bの正極からスイッチング素子M1のソース端子に流れる。この電流経路によって、ゲート電圧Vg1は-Vdc2に固定され、スイッチング素子M1はオフを継続する(図21)。
このダイオード整流の状態では、電流ILおよびドレイン電流Id1は、絶対値がIdに等しく、スイッチング素子M2のドレイン電流Id2はゼロになる。また、ドレイン電圧Vds1は-Vf1に、スイッチング素子M2のドレイン電圧Vds2はVdd+Vf1にそれぞれ変化する。
制御回路2では、スイッチング素子M1の状態がダイオード整流であるか否かを上記実施の形態1と同様に判定する。そしてこの場合、制御回路2は、スイッチング素子M1の状態を、ダイオード整流であると判定する。
制御回路2では、スイッチング素子M1の状態がダイオード整流であるか否かを上記実施の形態1と同様に判定する。そしてこの場合、制御回路2は、スイッチング素子M1の状態を、ダイオード整流であると判定する。
次に、時刻t1~t2の動作期間T2は、スイッチング素子M1のゲート端子Gを充電するゲート充電期間である。
時刻t1にてスイッチング素子M1のオン指令信号Sin1がLoからHiに変化すると、第2スイッチング素子SW2がオフしてスイッチング素子M2のオン固定期間を終了すると共に、スイッチング素子M1の状態がダイオード整流であることの判定を受けて、第5スイッチング素子SW5を第1設定時間taだけオンする。これにより、動作期間T2では、第1直流電源4Aの正極から第5スイッチング素子SW5を介して第2リアクトルL2に電流が流れ込む。そして、その電流は、第2リアクトルL2からスイッチング素子M1のゲート端子Gへ流れ、第1直流電源4Aの負極へ帰還する(図22)。
時刻t1にてスイッチング素子M1のオン指令信号Sin1がLoからHiに変化すると、第2スイッチング素子SW2がオフしてスイッチング素子M2のオン固定期間を終了すると共に、スイッチング素子M1の状態がダイオード整流であることの判定を受けて、第5スイッチング素子SW5を第1設定時間taだけオンする。これにより、動作期間T2では、第1直流電源4Aの正極から第5スイッチング素子SW5を介して第2リアクトルL2に電流が流れ込む。そして、その電流は、第2リアクトルL2からスイッチング素子M1のゲート端子Gへ流れ、第1直流電源4Aの負極へ帰還する(図22)。
この動作により、ゲート端子Gは第2リアクトルL2を介して充電され、ゲート電圧Vg1は-Vdc2から正方向に変化して正極へ移行する。ゲート電圧Vg1が閾値電圧を超えるとスイッチング素子M1がオンし、スイッチング素子M1の寄生ダイオードに流れていた電流は、スイッチング素子M1本体を流れるように変化してソース端子Sからドレイン端子Dへ流れる。これにより、ドレイン電圧Vds1は-Vf1からゼロに変化し、スイッチング素子M2のドレイン電圧Vds2はVdd+Vf1からVddに変化する。
なお、第5スイッチング素子SW5がオンする第1設定時間taは、充電によりゲート電圧Vg1が第1電源電圧Vdc1以上になるように設定するのが望ましい。この場合、第1直流電源4Aの負極がスイッチング素子M1のソース端子Sに接続されているため、第1電源電圧Vdc1は直流電源4の正極とソース端子Sとの間の電圧に等しい。これにより、続くオン固定期間T3において、直流電源4の正極から第1スイッチング素子SW1を介してゲート端子Gに突入電流が流れ込むのを防止できる。
次に、時刻t2~t3の動作期間T3は、スイッチング素子M1のオン状態を継続するオン固定期間である。
時刻t2にて、第5スイッチング素子SW5をオフすると共に、第1スイッチング素子SW1をオンする。この時、ゲート電圧Vg1が第1電源電圧Vdc1未満の場合、直流電源4の正極(第1直流電源4Aの正極)から第1スイッチング素子SW1を介してゲート端子Gに電流が流れる。その電流は、スイッチング素子M1のソース端子Sから第1直流電源4Aの負極へ帰還する。この電流経路によって、スイッチング素子M1のゲート電圧Vg1は第1電源電圧Vdc1に固定される。ゲート電圧Vg1が第1電源電圧Vdc1と等しくなると、電流の流れは停止し、スイッチング素子M1はオン状態を継続する。 このとき、スイッチング素子M1に流れる電流は、スイッチング素子M1本体を流れてソース端子Sからドレイン端子Dへ流れ続ける(図23)。
時刻t2にて、第5スイッチング素子SW5をオフすると共に、第1スイッチング素子SW1をオンする。この時、ゲート電圧Vg1が第1電源電圧Vdc1未満の場合、直流電源4の正極(第1直流電源4Aの正極)から第1スイッチング素子SW1を介してゲート端子Gに電流が流れる。その電流は、スイッチング素子M1のソース端子Sから第1直流電源4Aの負極へ帰還する。この電流経路によって、スイッチング素子M1のゲート電圧Vg1は第1電源電圧Vdc1に固定される。ゲート電圧Vg1が第1電源電圧Vdc1と等しくなると、電流の流れは停止し、スイッチング素子M1はオン状態を継続する。 このとき、スイッチング素子M1に流れる電流は、スイッチング素子M1本体を流れてソース端子Sからドレイン端子Dへ流れ続ける(図23)。
次に、時刻t3~t4の動作期間T4は、第2リアクトルL2を励磁する励磁期間である。
時刻t3にてスイッチング素子M1のオン指令信号Sin1がHiからLoに変化すると、第1スイッチング素子SW1がオフしてスイッチング素子M1のオン固定期間を終了すると共に、第4スイッチング素子SW4を第3設定時間tbだけオンする。第3設定時間tbは、上記実施の形態1と同様に設定する。これにより、動作期間T4では、スイッチング素子M1のゲート端子Gから第2リアクトルL2を介して第4スイッチング素子SW4に電流が流れる。その電流は、第4スイッチング素子SW4から直流電源4の負極(第2直流電源4Bの負極)を介してスイッチング素子M1のソース端子Sへ帰還する(図24)。
時刻t3にてスイッチング素子M1のオン指令信号Sin1がHiからLoに変化すると、第1スイッチング素子SW1がオフしてスイッチング素子M1のオン固定期間を終了すると共に、第4スイッチング素子SW4を第3設定時間tbだけオンする。第3設定時間tbは、上記実施の形態1と同様に設定する。これにより、動作期間T4では、スイッチング素子M1のゲート端子Gから第2リアクトルL2を介して第4スイッチング素子SW4に電流が流れる。その電流は、第4スイッチング素子SW4から直流電源4の負極(第2直流電源4Bの負極)を介してスイッチング素子M1のソース端子Sへ帰還する(図24)。
この電流経路により、第2リアクトルL2とスイッチング素子M1の入力容量との間で共振動作が生じ、スイッチング素子M1のゲート蓄積電荷によるエネルギによって第2リアクトルL2は励磁される。その結果、ゲート電圧Vg1は負方向に変化して正極から負極に向かい、第2リアクトルL2の電流iL2はゼロから正方向に増加する。
ゲート電圧Vg1が閾値電圧以下になると、スイッチング素子M1はオフし、ダイオード整流の状態に移行する。
ゲート電圧Vg1が閾値電圧以下になると、スイッチング素子M1はオフし、ダイオード整流の状態に移行する。
次に、時刻t4~t5の動作期間T5は、第2リアクトルL2の蓄積エネルギを直流電源4に回生する回生期間である。
時刻t4にて、第4スイッチング素子SW4がオフすると共に、第5スイッチング素子SW5を第4設定時間tcだけオンする。第4設定時間tcは、上記実施の形態1と同様に設定する。
第2リアクトルL2は、電流を継続して流すように作用するため、この動作期間T5では、電流は第2リアクトルL2から第5スイッチング素子SW5を介して第1直流電源4Aの正極に流れ込む。そして、第1直流電源4Aと第2直流電源4Bとの接続点、第2直流電源4Bの負極、さらに第2スイッチング素子SW2の寄生ダイオードを介して第2リアクトルL2に帰還する。そして、第2リアクトルL2に流れる電流iL2はゼロに近づいて行く。また、スイッチング素子M1は、ダイオード整流の状態を継続する(図25)。
時刻t4にて、第4スイッチング素子SW4がオフすると共に、第5スイッチング素子SW5を第4設定時間tcだけオンする。第4設定時間tcは、上記実施の形態1と同様に設定する。
第2リアクトルL2は、電流を継続して流すように作用するため、この動作期間T5では、電流は第2リアクトルL2から第5スイッチング素子SW5を介して第1直流電源4Aの正極に流れ込む。そして、第1直流電源4Aと第2直流電源4Bとの接続点、第2直流電源4Bの負極、さらに第2スイッチング素子SW2の寄生ダイオードを介して第2リアクトルL2に帰還する。そして、第2リアクトルL2に流れる電流iL2はゼロに近づいて行く。また、スイッチング素子M1は、ダイオード整流の状態を継続する(図25)。
また、スイッチング素子M1がダイオード整流の状態であるため、ドレイン電圧Vds1は-Vf1になり、スイッチング素子M2のドレイン電圧Vds2はVdd+Vf1となる。
この電流経路により、動作期間T5では、第2リアクトルL2の蓄積エネルギを直流電源4に回生する。即ち、動作期間T4および動作期間T5において、スイッチング素子M1のゲート蓄積電荷によるエネルギは、第2リアクトルL2によって直流電源4に回生される。
この電流経路により、動作期間T5では、第2リアクトルL2の蓄積エネルギを直流電源4に回生する。即ち、動作期間T4および動作期間T5において、スイッチング素子M1のゲート蓄積電荷によるエネルギは、第2リアクトルL2によって直流電源4に回生される。
なお、図示していないが、第2リアクトルL2から第5スイッチング素子SW5を介して第1直流電源4Aの正極に流れ込んだ電流は、以下の経路にも流れる。即ち、第1直流電源4Aと第2直流電源4Bとの接続点から、スイッチング素子M1のソース端子Sを介して第2リアクトルL2へ帰還する経路を形成する。この電流経路によってゲート電圧Vg1は負極へ変化して行く。なお、ゲート電圧Vg1が-Vdc2より低くなることはない。仮に、ゲート電圧Vg1が-Vdc2より低くなっても、第2スイッチング素子SW2の寄生ダイオードがオンして、ゲート電圧Vg1は-Vdc2にクランプされる。
また、この動作期間T5において、電流は第2スイッチング素子SW2の寄生ダイオードを通過しているが、第2スイッチング素子SW2をオンさせて第2スイッチング素子SW2本体を流れるようにしても良い。その場合、導通損失が低減される。
次に、時刻t5~t6の動作期間T6は、スイッチング素子M1のオフ固定期間である。
時刻t5にて、第5スイッチング素子SW5がオフすると共に、第2スイッチング素子SW2をオンする。これにより、スイッチング素子M1のゲート端子Gから第2スイッチング素子SW2を介して第2直流電源4Bの負極に電流が流れる。その電流は、第2直流電源4Bの正極からスイッチング素子M1のソース端子Sへ帰還する(図26)。
この電流経路により、動作期間T5では、ゲート電圧Vg1は-Vdc2に固定され、スイッチング素子M1はオフを継続する。
時刻t5にて、第5スイッチング素子SW5がオフすると共に、第2スイッチング素子SW2をオンする。これにより、スイッチング素子M1のゲート端子Gから第2スイッチング素子SW2を介して第2直流電源4Bの負極に電流が流れる。その電流は、第2直流電源4Bの正極からスイッチング素子M1のソース端子Sへ帰還する(図26)。
この電流経路により、動作期間T5では、ゲート電圧Vg1は-Vdc2に固定され、スイッチング素子M1はオフを継続する。
次に、時刻t6~t0の動作期間T7は、引き続き、スイッチング素子M1のオフ固定期間である。
時刻t6にて、スイッチング素子M2のオン指令信号Sin2がLoからHiに変化すると、スイッチング素子M2のゲート端子Gは充電されてオンする。その結果、スイッチング素子M2のドレイン端子Dからソース端子Sへ流れる電流は、インダクタンス成分Lへ流れ込む(図27)。
この動作期間T7では、スイッチング素子M1の寄生ダイオードはオフするため、スイッチング素子M1のドレイン電圧Vds1は、-Vf1からVddへ変化する。一方、スイッチング素子M2のドレイン電圧Vds2は、Vdd+Vf1からゼロに変化する。また、ゲート電圧Vg1は-Vdc2に固定された状態を継続する。
時刻t6にて、スイッチング素子M2のオン指令信号Sin2がLoからHiに変化すると、スイッチング素子M2のゲート端子Gは充電されてオンする。その結果、スイッチング素子M2のドレイン端子Dからソース端子Sへ流れる電流は、インダクタンス成分Lへ流れ込む(図27)。
この動作期間T7では、スイッチング素子M1の寄生ダイオードはオフするため、スイッチング素子M1のドレイン電圧Vds1は、-Vf1からVddへ変化する。一方、スイッチング素子M2のドレイン電圧Vds2は、Vdd+Vf1からゼロに変化する。また、ゲート電圧Vg1は-Vdc2に固定された状態を継続する。
以上のように、スイッチング素子M1は、同期整流によるターンオンと、ターンオフとを繰り返す。この場合、電力変換装置10は、直流母線11A、11B間の直流電力からバッテリ12に電力供給する。
この実施の形態では、直流電源4を第1直流電源4Aと第2直流電源4Bとを直列接続して構成し、第1直流電源4Aと第2直流電源4Bとの接続点がスイッチング素子M1のソース端子Sに接続される。このため、ゲート駆動回路GD1により、スイッチング素子M1のオフ時、ゲート電圧Vg1の負電圧保持が可能となる。例えば、スイッチング素子M1に直列接続されたスイッチング素子M2のドレイン電圧変動に起因してスイッチング素子M1の誤点弧が発生することがあるが、そのような誤点弧を防止できる。
なお、上述した説明では、スイッチング素子M1が同期整流ではなく通常オンする場合の説明を省略したが、その場合も、スイッチング素子M1のオフ時、ゲート電圧Vg1の負電圧保持が可能となり、誤点弧を防止できる。
このため、上記実施の形態1と同様に、低消費電力で小型の回路構成が得られると共に、さらに信頼性が向上する。
なお、上述した説明では、スイッチング素子M1が同期整流ではなく通常オンする場合の説明を省略したが、その場合も、スイッチング素子M1のオフ時、ゲート電圧Vg1の負電圧保持が可能となり、誤点弧を防止できる。
このため、上記実施の形態1と同様に、低消費電力で小型の回路構成が得られると共に、さらに信頼性が向上する。
また、各スイッチング素子M1、M2のゲート駆動回路GD1、GD2の消費電力が低減でき、さらに信頼性が向上するため、電力変換装置10の電力損失を低減して装置構成の小型化、低コスト化を実現でき、さらに信頼性が向上する。
実施の形態4.
次に、実施の形態4について説明する。図28は実施の形態4によるゲート駆動回路および電力変換装置の構成を示す図である。
上記実施の形態1~3では、電力変換装置10として、バッテリ12の充放電動作を行うDC/DCコンバータを示したが、この実施の形態では、電力変換装置10Aとしてインバータを用いる。
次に、実施の形態4について説明する。図28は実施の形態4によるゲート駆動回路および電力変換装置の構成を示す図である。
上記実施の形態1~3では、電力変換装置10として、バッテリ12の充放電動作を行うDC/DCコンバータを示したが、この実施の形態では、電力変換装置10Aとしてインバータを用いる。
図28に示すように、電力変換装置10Aは、三相(U、V、W)構成のインバータであり、直流母線11A、11B間に、3個のレグ13U、13V、13Wを並列接続して備える。各レグ13U、13V、13Wは、2つのスイッチング素子M1、M2を直列接続して成る。また、電力変換装置10Aは、各スイッチング素子M1、M2を駆動するためにそれぞれゲート駆動回路GD1、GD2を備える。そして、2つのスイッチング素子M1、M2の接続点から負荷であるモータ12Aに電力供給する。
この場合、電力変換装置10Aは、モータ12Aの各相コイルのインダクタンス成分LU、LV、LWを介してモータ12Aに電力供給する。即ち、各インダクタンス成分LU、LV、LWを流れる電流ILU、ILV、ILWが各相電流となる。
なお、電力変換装置10Aは、三相に限らず、例えば単相フルブリッジインバータでも良い。
この場合、電力変換装置10Aは、モータ12Aの各相コイルのインダクタンス成分LU、LV、LWを介してモータ12Aに電力供給する。即ち、各インダクタンス成分LU、LV、LWを流れる電流ILU、ILV、ILWが各相電流となる。
なお、電力変換装置10Aは、三相に限らず、例えば単相フルブリッジインバータでも良い。
ゲート駆動回路GD1、GD2は、上記実施の形態1と同様の構成で同様に動作する。この場合、電力変換装置10Aは、三相(U、V、W)構成であるため、相毎に(2π/3)ずれた交流波形を出力するように、各相のレグ13U、13V、13Wが駆動される。
U相のレグ13Uについて、各スイッチング素子M1、M2の同期整流によるターンオン動作を、図29~図32に基づいて以下に説明する。図29、図30は、相電流ILUが正の場合を示し、図31、図32は、相電流ILUが負の場合を示す。この場合、U相のレグ13Uからインダクタンス成分LUに流れる電流ILUの絶対値をIdとする。
なお、V相、W相についても同様に動作するため説明を省略する。
U相のレグ13Uについて、各スイッチング素子M1、M2の同期整流によるターンオン動作を、図29~図32に基づいて以下に説明する。図29、図30は、相電流ILUが正の場合を示し、図31、図32は、相電流ILUが負の場合を示す。この場合、U相のレグ13Uからインダクタンス成分LUに流れる電流ILUの絶対値をIdとする。
なお、V相、W相についても同様に動作するため説明を省略する。
スイッチング素子M1がオフしてスイッチング素子M2がオンしている状態(ゲート駆動回路GD1の動作期間T7に相当)では、相電流ILUは、直流母線11Aからスイッチング素子M1を介してモータ12Aに流れる(図29)。
次いで、スイッチング素子M2がオフすると、スイッチング素子M1、M2の同時オンを防止する短絡防止期間(ゲート駆動回路GD1の動作期間T1に相当)となる。この期間は、スイッチング素子M2のオン指令信号Sin2がHiからLoに変化した後にスイッチング素子M1のオン指令信号Sin1がLoからHiになる前の期間であり、スイッチング素子M1のオフ固定期間であると共に、スイッチング素子M1の状態を判定する判定期間である。スイッチング素子M1はオフ状態を継続しているが、スイッチング素子M2がオフすると、モータ12Aのインダクタンス成分LUは電流を継続して流すように作用するため、スイッチング素子M1の寄生ダイオードがオンする。即ち、スイッチング素子M1は寄生ダイオードを介して電流が流れるダイオード整流の状態になる(図30)。
次いで、スイッチング素子M2がオフすると、スイッチング素子M1、M2の同時オンを防止する短絡防止期間(ゲート駆動回路GD1の動作期間T1に相当)となる。この期間は、スイッチング素子M2のオン指令信号Sin2がHiからLoに変化した後にスイッチング素子M1のオン指令信号Sin1がLoからHiになる前の期間であり、スイッチング素子M1のオフ固定期間であると共に、スイッチング素子M1の状態を判定する判定期間である。スイッチング素子M1はオフ状態を継続しているが、スイッチング素子M2がオフすると、モータ12Aのインダクタンス成分LUは電流を継続して流すように作用するため、スイッチング素子M1の寄生ダイオードがオンする。即ち、スイッチング素子M1は寄生ダイオードを介して電流が流れるダイオード整流の状態になる(図30)。
このダイオード整流の状態では、相電流ILUおよびドレイン電流Id1は、絶対値がIdに等しく、スイッチング素子M2のドレイン電流Id2はゼロになる。また、ドレイン電圧Vds1は-Vf1に、スイッチング素子M2のドレイン電圧Vds2はVdd+Vf1にそれぞれ変化する。
ゲート駆動回路GD1の制御回路2では、スイッチング素子M1の状態がダイオード整流であるか否かを判定する。判定は、オン指令信号Sin1とスイッチング素子M1、M2のドレイン電流Id1、Id2、相電流ILUによる電流情報とに基づいて行う。このように、制御回路2は、オン指令信号Sin1と3種の電流情報により高精度にダイオード整流であるか否かを判定することができる。
この場合、制御回路2は、スイッチング素子M1の状態を、ダイオード整流であると判定する。
ゲート駆動回路GD1の制御回路2では、スイッチング素子M1の状態がダイオード整流であるか否かを判定する。判定は、オン指令信号Sin1とスイッチング素子M1、M2のドレイン電流Id1、Id2、相電流ILUによる電流情報とに基づいて行う。このように、制御回路2は、オン指令信号Sin1と3種の電流情報により高精度にダイオード整流であるか否かを判定することができる。
この場合、制御回路2は、スイッチング素子M1の状態を、ダイオード整流であると判定する。
なお、制御回路2は、オン指令信号Sin1とスイッチング素子M1、M2のドレイン電圧Vds1、Vds2による電圧情報とに基づいて、スイッチング素子M1の状態がダイオード整流であるか否かを判定しても良い。その場合、電流情報を用いる場合よりパラメータが少なく制御が簡素化できる。
そして、上記実施の形態1と同様に、スイッチング素子M1がダイオード整流している時に、ゲート充電期間T2において第5スイッチング素子SW5を第1設定時間taだけオンし、第2リアクトルL2を介してスイッチング素子M1の入力容量Cissを充電する。その後、第5スイッチング素子SW5をオフすると共に、第1スイッチング素子SW1をオンして、スイッチング素子M1のオン状態を継続する動作期間T3に至る。
そして、上記実施の形態1と同様に、スイッチング素子M1がダイオード整流している時に、ゲート充電期間T2において第5スイッチング素子SW5を第1設定時間taだけオンし、第2リアクトルL2を介してスイッチング素子M1の入力容量Cissを充電する。その後、第5スイッチング素子SW5をオフすると共に、第1スイッチング素子SW1をオンして、スイッチング素子M1のオン状態を継続する動作期間T3に至る。
次に、相電流ILUが負の場合を示す。スイッチング素子M2がオフしてスイッチング素子M1がオンしている状態(ゲート駆動回路GD2の動作期間T7に相当)では、モータ12Aからスイッチング素子M1に流れる相電流ILUはモータ12Aに還流する(図31)。
次いで、スイッチング素子M1がオフすると、スイッチング素子M1、M2の同時オンを防止する短絡防止期間(ゲート駆動回路GD2の動作期間T1に相当)となる。この期間は、スイッチング素子M1のオン指令信号Sin1がHiからLoに変化した後にスイッチング素子M2のオン指令信号Sin2がLoからHiになる前の期間であり、スイッチング素子M2のオフ固定期間であると共に、スイッチング素子M2の状態を判定する判定期間である。スイッチング素子M2はオフ状態を継続しているが、スイッチング素子M1がオフすると、モータ12Aのインダクタンス成分LUは電流を継続して流すように作用するため、スイッチング素子M2の寄生ダイオードがオンする。即ち、スイッチング素子M2は寄生ダイオードを介して電流が流れるダイオード整流の状態になる(図32)。
次いで、スイッチング素子M1がオフすると、スイッチング素子M1、M2の同時オンを防止する短絡防止期間(ゲート駆動回路GD2の動作期間T1に相当)となる。この期間は、スイッチング素子M1のオン指令信号Sin1がHiからLoに変化した後にスイッチング素子M2のオン指令信号Sin2がLoからHiになる前の期間であり、スイッチング素子M2のオフ固定期間であると共に、スイッチング素子M2の状態を判定する判定期間である。スイッチング素子M2はオフ状態を継続しているが、スイッチング素子M1がオフすると、モータ12Aのインダクタンス成分LUは電流を継続して流すように作用するため、スイッチング素子M2の寄生ダイオードがオンする。即ち、スイッチング素子M2は寄生ダイオードを介して電流が流れるダイオード整流の状態になる(図32)。
このダイオード整流の状態では、相電流ILUおよびスイッチング素子M2のドレイン電流Id2は、絶対値がIdに等しく、スイッチング素子M1のドレイン電流Id1はゼロになる。また、スイッチング素子M2のドレイン電圧Vds2は-Vf2に、スイッチング素子M1のドレイン電圧Vds1はVdd+Vf2にそれぞれ変化する。
ゲート駆動回路GD2の制御回路2では、スイッチング素子M2の状態がダイオード整流であるか否かを判定する。判定は、オン指令信号Sin2とスイッチング素子M1、M2のドレイン電流Id1、Id2、相電流ILUによる電流情報とに基づいて行う。このように、制御回路2は、オン指令信号Sin2と3種の電流情報により高精度にダイオード整流であるか否かを判定することができる。
この場合、ゲート駆動回路GD2の制御回路2は、スイッチング素子M2の状態を、ダイオード整流であると判定する。
ゲート駆動回路GD2の制御回路2では、スイッチング素子M2の状態がダイオード整流であるか否かを判定する。判定は、オン指令信号Sin2とスイッチング素子M1、M2のドレイン電流Id1、Id2、相電流ILUによる電流情報とに基づいて行う。このように、制御回路2は、オン指令信号Sin2と3種の電流情報により高精度にダイオード整流であるか否かを判定することができる。
この場合、ゲート駆動回路GD2の制御回路2は、スイッチング素子M2の状態を、ダイオード整流であると判定する。
なお、ゲート駆動回路GD2の制御回路2は、オン指令信号Sin2とスイッチング素子M1、M2のドレイン電圧Vds1、Vds2による電圧情報とに基づいて、スイッチング素子M2の状態がダイオード整流であるか否かを判定しても良い。その場合、電流情報を用いる場合よりパラメータが少なく制御が簡素化できる。
そして、ゲート駆動回路GD2は、スイッチング素子M2がダイオード整流している時に、ゲート充電期間T2において第5スイッチング素子SW5を第1設定時間taだけオンし、第2リアクトルL2を介してスイッチング素子M2の入力容量Cissを充電する。その後、第5スイッチング素子SW5をオフすると共に、第1スイッチング素子SW1をオンして、スイッチング素子M2のオン状態を継続する動作期間T3に至る。
そして、ゲート駆動回路GD2は、スイッチング素子M2がダイオード整流している時に、ゲート充電期間T2において第5スイッチング素子SW5を第1設定時間taだけオンし、第2リアクトルL2を介してスイッチング素子M2の入力容量Cissを充電する。その後、第5スイッチング素子SW5をオフすると共に、第1スイッチング素子SW1をオンして、スイッチング素子M2のオン状態を継続する動作期間T3に至る。
この実施の形態においても、各ゲート駆動回路GD1、GD2は、各スイッチング素子M1、M2をターンオンする際のゲート充電期間T2に先だって、ダイオード整流であるか否かを高精度に判定する。そして、ダイオード整流である場合は、ゲート充電期間T2において第5スイッチング素子SW5を第1設定時間taだけオンし、インダクタンス値が高い第2リアクトルL2を介して各スイッチング素子M1、M2の入力容量Cissを充電する。
このように、入力容量Cissの増加に伴って、高いインダクタンスL2を用いて入力容量Cissを充電するため、充電電流(-iL2)が抑制され、ゲート駆動回路GD1、GD2の導通損失が低減し消費電力の低減が可能になる。また、上記実施の形態1と同様に、第2リアクトルL2の蓄積エネルギを直流電源3に回生する回生期間T5、S5に第5スイッチング素子SW5をオンすることにより、導通損失を低減して消費電力を低減できる。
また、各スイッチング素子M1、M2のゲート駆動回路GD1、GD2の消費電力が低減できるため、電力変換装置10Aの電力損失を低減して装置構成の小型化、低コスト化を実現できる。
また、各スイッチング素子M1、M2のゲート駆動回路GD1、GD2の消費電力が低減できるため、電力変換装置10Aの電力損失を低減して装置構成の小型化、低コスト化を実現できる。
なお、上記各実施の形態では、DC/DCコンバータあるいはインバータを用いた電力変換装置10、10Aを示したが、ゲート駆動回路GD1は、スイッチング素子を有する電力変換装置に広く利用できる。
本願は、様々な例示的な実施の形態及び実施例が記載されているが、1つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも1つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも1つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも1つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも1つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
1,1A,1B 主回路、2 制御回路、3,4 直流電源、4A 第1直流電源、4B 第2直流電源、10,10A 電力変換装置、11A,11B 直流母線、12 バッテリ、12A モータ、13,13U,13V,13W レグ、D1 ダイオード、G ゲート端子、GD1,GD2 ゲート駆動回路、GSW1~GSW5 駆動信号、L,LU,LV,LW インダクタンス成分、L1 第1リアクトル、L2 第2リアクトル、M1,M2 スイッチング素子、N1 第1ノード、R1 第1抵抗、R2 第2抵抗、S ソース端子、SW1 第1スイッチング素子、SW2 第2スイッチング素子、SW3 第3スイッチング素子、SW4 第4スイッチング素子、SW5 第5スイッチング素子、T1 判定期間、T2 ゲート充電期間、T3 オン固定期間、T4 励磁期間、T5 回生期間、T6,T7 オフ固定期間、ta 第1設定時間、ta1 第2設定時間、tb 第3設定時間、tc 第4設定時間。
Claims (15)
- 直流電源から電源供給されてスイッチング素子を駆動するゲート駆動回路において、
前記スイッチング素子のゲート端子に接続される第1ノードと、
前記直流電源の正極と前記第1ノードとの間に接続される第1スイッチング素子と、
前記直流電源の負極と前記第1ノードとの間に接続される第2スイッチング素子と、
前記第1ノードに第1端子が接続される第1リアクトルと、
前記第1ノードに第1端子が接続される第2リアクトルと、
前記直流電源の正極と前記第1リアクトルの第2端子との間に接続される第3スイッチング素子と、
前記直流電源の負極と前記第2リアクトルの第2端子との間に接続される第4スイッチング素子と、
前記直流電源の正極と前記第2リアクトルの前記第2端子との間に接続される第5スイッチング素子と、
前記直流電源の負極にアノードが、前記第1リアクトルの前記第2端子にカソードが接続されるダイオードと、
前記スイッチング素子への駆動信号に基づいて前記第1~第5スイッチング素子をスイッチング制御する制御回路とを備える、
ゲート駆動回路。 - 前記第1リアクトルのインダクタンスよりも前記第2リアクトルのインダクタンスを大きくした、
請求項1に記載のゲート駆動回路。 - 前記第1スイッチング素子がオン状態で前記第2~第5スイッチング素子がオフ状態である、前記スイッチング素子のオン固定期間と、
前記オン固定期間に先立って、前記スイッチング素子の前記ゲート端子を充電するゲート充電期間と、
前記ゲート充電期間に先立って、前記スイッチング素子の状態がダイオード整流であるか否かを判定する判定期間とを有し、
前記判定期間において、前記スイッチング素子の状態がダイオード整流と判定されると、前記ゲート充電期間において、前記第5スイッチング素子が第1設定時間だけオンして、前記第2リアクトルを介して前記スイッチング素子の前記ゲート端子を充電する、
請求項1または請求項2に記載のゲート駆動回路。 - 前記ゲート充電期間において、前記第5スイッチング素子がオンする前記第1設定時間は、前記スイッチング素子の前記ゲート端子、ソース端子間の電圧が、前記直流電源の正極、前記ソース端子間の電圧以上となるように設定される、
請求項3に記載のゲート駆動回路。 - 前記判定期間において、前記スイッチング素子の状態がダイオード整流でないと判定されると、前記ゲート充電期間において、前記第3スイッチング素子が第2設定時間だけオンして、前記第1リアクトルを介して前記スイッチング素子の前記ゲート端子を充電する、
請求項3または請求項4に記載のゲート駆動回路。 - 前記オン固定期間の終了後に、前記第4スイッチング素子が第3設定時間だけオンして、前記スイッチング素子の前記ゲート端子の蓄積エネルギにより前記第2リアクトルを励磁する励磁期間と、
続いて前記第5スイッチング素子が第4設定時間だけオンして、前記第2リアクトルの蓄積エネルギを前記直流電源に回生する回生期間と、
続いて前記第2スイッチング素子がオン状態で前記第1、第3~第5スイッチング素子がオフ状態である、前記スイッチング素子のオフ固定期間とを有する、
請求項3から請求項5のいずれか1項に記載のゲート駆動回路。 - 前記第3設定時間および前記第4設定時間は、前記第2リアクトルのインダクタンスと前記スイッチング素子の入力容量とで決定される共振周期の1/4に設定される、
請求項6に記載のゲート駆動回路。 - 前記直流電源の正極と前記第1ノードとの間で前記第1スイッチング素子に直列接続される第1抵抗と、
前記直流電源の負極と前記第1ノードとの間で前記第2スイッチング素子に直列接続される第2抵抗とを備える、
請求項1から請求項7のいずれか1項に記載のゲート駆動回路。 - 前記直流電源の負極が前記スイッチング素子のソース端子に接続される、
請求項1から請求項8のいずれか1項に記載のゲート駆動回路。 - 前記直流電源は、第1直流電源と第2直流電源とを直列接続して構成され、該第1直流電源と該第2直流電源との接続点が前記スイッチング素子のソース端子に接続される、
請求項1から請求項8のいずれか1項に記載のゲート駆動回路。 - 直流母線間に、2つのスイッチング素子を直列接続して成るレグを少なくとも1つ備え、前記2つのスイッチング素子の接続点からインダンタンス成分を介して負荷に電力供給する電力変換装置において、
前記各スイッチング素子を駆動するために、それぞれ請求項1から請求項10のいずれか1項に記載のゲート駆動回路を備える、
電力変換装置。 - 直流母線間に、2つのスイッチング素子を直列接続して成るレグを少なくとも1つ備え、前記2つのスイッチング素子の接続点からインダンタンス成分を介して負荷に電力供給する電力変換装置において、
前記各スイッチング素子を駆動するために、それぞれ請求項3から請求項7のいずれか1項に記載のゲート駆動回路を備え、
前記各ゲート駆動回路の前記制御回路は、前記判定期間において、前記2つのスイッチング素子にそれぞれ流れる各電流と、該2つのスイッチング素子の前記接続点から前記インダンタンス成分を介して前記負荷に流れる電流とに基づいて駆動対象のスイッチング素子の状態を判定する、
電力変換装置。 - 直流母線間に、2つのスイッチング素子を直列接続して成るレグを少なくとも1つ備え、前記2つのスイッチング素子の接続点からインダンタンス成分を介して負荷に電力供給する電力変換装置において、
前記各スイッチング素子を駆動するために、それぞれ請求項3から請求項7のいずれか1項に記載のゲート駆動回路を備え、
前記各ゲート駆動回路の前記制御回路は、前記判定期間において、前記2つのスイッチング素子のドレイン端子、ソース端子間の各電圧に基づいて駆動対象のスイッチング素子の状態を判定する、
電力変換装置。 - 前記直流母線間の直流電力と前記負荷の直流電力との間で電力変換するDC/DCコンバータで構成される、
請求項11から請求項13のいずれか1項に記載の電力変換装置。 - 前記直流母線間の直流電力と前記負荷の交流電力との間で電力変換するインバータで構成される、
請求項11から請求項13のいずれか1項に記載の電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019526338A JP6567235B1 (ja) | 2018-04-19 | 2019-03-05 | ゲート駆動回路および電力変換装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018-080693 | 2018-04-19 | ||
JP2018080693 | 2018-04-19 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2019202862A1 true WO2019202862A1 (ja) | 2019-10-24 |
Family
ID=68239171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2019/008553 WO2019202862A1 (ja) | 2018-04-19 | 2019-03-05 | ゲート駆動回路および電力変換装置 |
Country Status (1)
Country | Link |
---|---|
WO (1) | WO2019202862A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10784794B2 (en) * | 2017-08-28 | 2020-09-22 | Efficient Power Conversion Corporation | GaN FET gate driver for self-oscillating converters |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015119625A (ja) * | 2013-11-15 | 2015-06-25 | パナソニックIpマネジメント株式会社 | 駆動装置、電力変換装置 |
JP2016123199A (ja) * | 2014-12-25 | 2016-07-07 | パナソニックIpマネジメント株式会社 | 駆動装置、電力変換装置 |
-
2019
- 2019-03-05 WO PCT/JP2019/008553 patent/WO2019202862A1/ja active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015119625A (ja) * | 2013-11-15 | 2015-06-25 | パナソニックIpマネジメント株式会社 | 駆動装置、電力変換装置 |
JP2016123199A (ja) * | 2014-12-25 | 2016-07-07 | パナソニックIpマネジメント株式会社 | 駆動装置、電力変換装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10784794B2 (en) * | 2017-08-28 | 2020-09-22 | Efficient Power Conversion Corporation | GaN FET gate driver for self-oscillating converters |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4881952B2 (ja) | Dc/dc電力変換装置 | |
JP6369808B2 (ja) | 駆動装置、電力変換装置 | |
EP1748539B1 (en) | Switching power supply with surge voltage suppression | |
JP4772542B2 (ja) | 電力変換装置 | |
US9487098B2 (en) | Power conversion apparatus | |
US9231479B2 (en) | Power supply device | |
WO2015118631A1 (ja) | 車載充電器、車載充電器におけるサージ抑制方法 | |
WO2011161729A1 (ja) | Dc-dcコンバータ | |
JP7140045B2 (ja) | 駆動回路 | |
US10530269B2 (en) | AC-DC converter | |
US6570780B2 (en) | Resonant inverter control system | |
US20080037290A1 (en) | Ac-dc converter and method for driving for ac-dc converter | |
KR20130020527A (ko) | 게이트 구동 회로 및 전력 변환 장치 | |
US9496790B2 (en) | Power conversion device | |
KR20120137519A (ko) | 전력 변환 장치 | |
JP2009017772A (ja) | Dc/dc電力変換装置 | |
WO2011036912A1 (ja) | 電力変換装置 | |
US10305367B2 (en) | Power conversion circuit | |
WO2019202862A1 (ja) | ゲート駆動回路および電力変換装置 | |
JP6709965B2 (ja) | スナバ回路、及びそれを用いた電力変換システム | |
JP4885155B2 (ja) | Dc/dc電力変換装置 | |
JP6567235B1 (ja) | ゲート駆動回路および電力変換装置 | |
JP2001333576A (ja) | Dc/dcコンバータの制御方法 | |
US11190107B2 (en) | Auxiliary power supply circuit, power supply apparatus, and power supply circuit | |
JP4970009B2 (ja) | スイッチング素子のゲート駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ENP | Entry into the national phase |
Ref document number: 2019526338 Country of ref document: JP Kind code of ref document: A |
|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 19788587 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 19788587 Country of ref document: EP Kind code of ref document: A1 |