WO2019202862A1 - ゲート駆動回路および電力変換装置 - Google Patents

ゲート駆動回路および電力変換装置 Download PDF

Info

Publication number
WO2019202862A1
WO2019202862A1 PCT/JP2019/008553 JP2019008553W WO2019202862A1 WO 2019202862 A1 WO2019202862 A1 WO 2019202862A1 JP 2019008553 W JP2019008553 W JP 2019008553W WO 2019202862 A1 WO2019202862 A1 WO 2019202862A1
Authority
WO
WIPO (PCT)
Prior art keywords
switching element
gate
reactor
period
power
Prior art date
Application number
PCT/JP2019/008553
Other languages
English (en)
French (fr)
Inventor
陽平 丹
航平 恩田
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2019526338A priority Critical patent/JP6567235B1/ja
Publication of WO2019202862A1 publication Critical patent/WO2019202862A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal

Definitions

  • the present application relates to a gate drive circuit that drives a switching element, and a power conversion device that is switching-controlled using the gate drive circuit.
  • Voltage-driven switching elements such as MOSFETs (metal-oxide-semiconductor field-effect transistors) and IGBTs (Insulated Gate Bipolar Transistors) are driven and controlled by a gate drive circuit by applying a voltage to the gates of the switching elements.
  • MOSFETs metal-oxide-semiconductor field-effect transistors
  • IGBTs Insulated Gate Bipolar Transistors
  • SiC Silicon Carbide
  • the power regeneration type gate drive circuit regenerates energy stored in the gate of the switching element to a DC power source using a reactor, and can suppress an increase in the size of the gate drive circuit due to higher frequency of the switching element.
  • Patent Document 1 discloses the following resonant drive circuit, which is a conventional gate drive circuit.
  • the resonant drive circuit includes a charging inductance element Lr1, a discharging inductance element Lr2, a regenerative diode D1, a regenerative diode D2, and switch elements SW1 to SW4.
  • the charging inductance element Lr1 and the discharging inductance element Lr2 perform charge / discharge LC resonance with respect to the input capacitance C of the main switch element to be driven.
  • the input capacitance of the main switch element is charged through the charging inductance element Lr1, and then the voltage is fixed by switching on the switch element SW3. Further, the charging energy of the input capacitor of the main switch element is discharged through the discharging inductance element Lr2, and then the voltage of the input capacitor is fixed to 0 by switching on the switch element SW4.
  • the switching element In the turn-on of synchronous rectification in which the switching element is turned on when the parasitic diode is turned on, the switching element is turned on while a voltage of several volts, which is the forward voltage of the parasitic diode, is applied to the switching element. It is known that the input capacitance of the switching element varies according to the applied voltage. For example, when the applied voltage is several volts, the input capacity is several tens of times larger than when the applied voltage is several hundred volts.
  • the synchronous rectification is intended to reduce the conduction loss of the switching element. However, due to the voltage dependency, the input capacity of the switching element increases rapidly when the synchronous rectification is turned on.
  • the switching element to be driven is turned on using the conventional gate driving circuit described above, power is supplied to the input capacity of the switching element that has been rapidly increased via the charging inductance element when the synchronous rectification is turned on. There was a problem of increasing.
  • the present application discloses a technique for solving the above-described problems, and provides a small gate drive circuit with low power consumption and reduced power consumption at the time of turning on synchronous rectification of a switching element. Objective. Another object of the present invention is to reduce the power loss and reduce the size and cost of the device in the power conversion device to which the gate drive circuit is applied.
  • a gate driving circuit disclosed in the present application is driven by a DC power supply to drive a switching element, and includes a first node connected to a gate terminal of the switching element, a positive electrode of the DC power supply, and the first node.
  • a first switching element connected between the first node, a second switching element connected between the negative electrode of the DC power source and the first node, and a first terminal connected to the first node.
  • a fourth switching element connected between the negative electrode of the second reactor and the second terminal of the second reactor; and a second switching element connected between the positive electrode of the DC power source and the second terminal of the second reactor.
  • a switching element a diode having an anode connected to the negative electrode of the DC power source, a cathode connected to the second terminal of the first reactor, and the first to fifth switching elements based on a drive signal to the switching element.
  • a control circuit that performs switching control.
  • the power conversion device disclosed in the present application includes at least one leg 13 formed by connecting two switching elements in series between the DC buses, and a load is connected from the connection point of the two switching elements via an inductance component.
  • the gate driving circuit is provided.
  • the gate drive circuit disclosed in the present application it is possible to reduce power consumption at the time of turning on the synchronous rectification of the switching element, and to obtain a small gate drive circuit with low power consumption.
  • the power conversion device disclosed in the present application it is possible to reduce the power loss and to reduce the size and cost of the device configuration.
  • FIG. 6 is a waveform diagram of each part for explaining the operation of the gate drive circuit according to the first embodiment
  • FIG. 3 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 2.
  • FIG. 3 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 2.
  • FIG. 3 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 2.
  • FIG. 3 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 2.
  • FIG. 3 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 2.
  • FIG. 3 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG.
  • FIG. 3 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 2.
  • FIG. 3 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 2.
  • 6 is a waveform diagram of each part for explaining the operation of the gate drive circuit according to the first embodiment;
  • FIG. 11 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 10.
  • FIG. 11 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 10.
  • FIG. 11 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 10.
  • FIG. 10 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 10.
  • FIG. 11 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 10.
  • FIG. 11 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 10.
  • FIG. 11 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 10.
  • FIG. 11 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 10.
  • FIG. It is a figure which shows the structure of the gate drive circuit and power converter device by Embodiment 3.
  • FIG. 10 is a waveform diagram of each part for explaining the operation of the gate drive circuit according to the third embodiment.
  • FIG. 10 is a waveform diagram of each part for explaining the operation of the gate drive circuit according to the third embodiment.
  • FIG. 21 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 20.
  • FIG. 21 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 20.
  • FIG. 21 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 20.
  • FIG. 21 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 20.
  • FIG. 21 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 20.
  • FIG. 21 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 20.
  • FIG. 21 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 20.
  • FIG. 21 is a current path diagram of the gate drive circuit and the power conversion device in one operation period shown in FIG. 20. It is a figure which shows the structure of the gate drive circuit and power converter device by Embodiment 4.
  • FIG. FIG. 10 is a current path diagram of a gate drive circuit and a power conversion device in one operation period in a fourth embodiment.
  • FIG. 10 is a current path diagram of a gate drive circuit and a power conversion device in one operation period in a fourth embodiment.
  • FIG. 10 is a current path diagram of a gate drive circuit and a power conversion device in one operation period in a fourth embodiment.
  • FIG. 10 is a current path diagram of a gate drive circuit and a power conversion device in one operation period in a fourth embodiment.
  • FIG. 1 is a diagram showing a configuration of a gate drive circuit according to the first embodiment and a power conversion device that is switching-controlled using the gate drive circuit.
  • the gate drive circuits GD1 and GD2 drive the switching elements M1 and M2 on / off with voltage-driven switching elements M1 and M2 made of, for example, MOSFETs as driving targets.
  • the power conversion device 10 includes a leg 13 formed by connecting two switching elements M1 and M2 in series between the DC buses 11A and 11B, and further, gate driving for driving the switching elements M1 and M2. Circuits GD1 and GD2 are provided. Then, electric power is supplied from the connection point of the two switching elements M1 and M2 to the battery 12 as a load through an inductance component L such as an external coil. Further, in this case, the power conversion device 10 performs a charge / discharge operation of the battery 12 as a DC / DC converter that performs power conversion between the DC power between the DC buses 11 ⁇ / b> A and 11 ⁇ / b> B and the DC power of the battery 12.
  • the switching elements M1 and M2 have diodes connected in antiparallel.
  • parasitic diodes (body diodes) of the switching elements M1 and M2 are used, but separate diodes may be connected in reverse parallel to the switching elements M1 and M2, respectively.
  • the gate drive circuit GD1 includes a main circuit 1 that is supplied with power from the DC power supply 3 and drives the switching element M1 on / off, and a control circuit 2 that controls the main circuit 1. Further, the negative electrode of the DC power supply 3 is connected to the source terminal S of the switching element M1. In this case, the gate drive circuit GD1 includes the DC power supply 3, but the DC power supply 3 may be provided outside the gate drive circuit GD1.
  • the gate drive circuit GD1 includes first to fifth switching elements SW1 to SW5 made of, for example, MOSFETs, a diode D1, and first and second reactors L1 and L2.
  • the first switching element SW1 and the second switching element SW2 are connected in series, and the first node N1, which is the connection point, is connected to the gate terminal G of the switching element M1. That is, the first switching element SW1 is connected between the positive electrode of the DC power supply 3 and the first node N1, and the second switching element SW2 is connected between the negative electrode of the DC power supply 3 and the first node N1.
  • the third switching element SW3 has one end connected to the positive electrode of the DC power supply 3 and the other end connected to the first node N1 via the first reactor L1.
  • the fourth switching element SW4 has one end connected to the negative electrode of the DC power supply 3 and the other end connected to the first node N1 via the second reactor L2.
  • a connection point between the third switching element SW3 and the first reactor L1 is a second node N2, and a connection point between the fourth switching element SW4 and the second reactor L2 is a third node N3.
  • the fifth switching element SW5 has one end connected to the positive electrode of the DC power supply 3 and the other end connected to the third node N3.
  • the diode D1 has an anode connected to the negative electrode of the DC power supply 3 and a cathode connected to the second node N2.
  • MOSFETs having parasitic diodes are used as the first to fifth switching elements SW1 to SW5.
  • IGBTs having diodes connected in antiparallel may be used, and the diodes are connected in antiparallel.
  • a thyristor or GTO (Gate Turn-Off thyristor) may be used.
  • the DC voltage of the DC power supply 3 (hereinafter referred to as power supply voltage) is Vdc
  • the current flowing through the first reactor L1 (hereinafter referred to as reactor current) is iL1
  • the current flowing through the second reactor L2 is iL2.
  • the voltage between the DC buses 11A and 11B (hereinafter referred to as main voltage) is Vdd
  • the voltage applied between the gate terminal G and the source terminal S of the switching element M1 (hereinafter referred to as gate voltage) is Vg1.
  • the gate voltage of the element M2 is Vg2, the voltage applied between the drain terminal D and the source terminal S of the switching element M1 (hereinafter referred to as the drain voltage) is Vds1, the drain voltage of the switching element M2 is Vds2, and the drain of the switching element M1 A current flowing through the terminal D (hereinafter referred to as a drain current) is Id1, a drain current of the switching element M2 is Id2, and a current flowing through the inductance component L is IL.
  • the drive signals of the first to fifth switching elements SW1 to SW5 are GSW1, GSW2, GSW3, GSW4, and GSW5, and an ON command that is a drive signal to the switching elements M1 and M2 transmitted from a host control device such as a microcomputer.
  • the signals are Sin1 and Sin2.
  • the control circuit 2 receives an ON command signal Sin1, drain currents Id1 and Id2 of the switching elements M1 and M2, current information based on the current IL flowing through the inductance component L, and voltage information based on the drain voltages Vds1 and Vds2 of the switching elements M1 and M2.
  • the drive signals GSW1 to GSW5 for the first to fifth switching elements SW1 to SW5 are generated and output. Note that only one of the current information and the voltage information may be input to the control circuit 2.
  • L1 be the inductance value of the first reactor L1
  • L2 be the inductance value of the second reactor L2.
  • the inductance L2 is set larger than the inductance L1.
  • the inductances L1 and L2 are set to be small so that the switching loss when the main voltage Vdd between the DC buses 11A and 11B is applied between the drain terminal D and the source terminal S of the switching element M1 is small.
  • the inductances L1 and L2 are set so that these surge voltages do not exceed the breakdown voltage of the switching elements M1 and M2.
  • FIG. 2 is a waveform diagram of each part for one cycle of the drive cycle T when the switching element M1 performs synchronous rectification. As shown in FIG. 2, one period is divided into seven operation periods T1 to T7 at times t0 to t6. Current paths in the operation periods T1 to T7 are shown in FIGS.
  • the operation period T3 in which the first switching element SW1 is in the on state and the second to fifth switching elements SW2 to SW5 are in the off state is referred to as an on-fixing period of the switching element M1.
  • the operation periods T6, T7, T1 in which the second switching element SW2 is in the on state and the first, third to fifth switching elements SW1, SW3 to SW5 are in the off state are referred to as the fixed off period of the switching element M1.
  • the operation periods T1 to T3 indicating the operation from the fixed off period to the fixed on period are set as turn-on periods.
  • the operation periods T4 to T7 indicating the operation from the on-fixed period to the off-fixed period are set as turn-off periods.
  • the switching element when the switching element is turned on or off, it means that the switch is on or off.
  • the parasitic diode of the switching element When the switching element is off, the parasitic diode of the switching element is turned on and the source terminal S of the switching element is drained from the drain. The case of flowing to the terminal D is included. Further, the forward voltages of the parasitic diodes of the switching elements M1 and M2 are Vf1 and Vf2, and the absolute value of the current IL flowing from the power converter 10 to the inductance component L is Id.
  • the operation period T1 from time t0 to t1 is a period before the ON command signal Sin1 of the switching element M1 changes from Lo to Hi after the ON command signal Sin2 of the switching element M2 changes from Hi to Lo. This is a short-circuit prevention period for preventing M1 and M2 from being simultaneously turned on.
  • the operation period T1 is a fixed period during which the switching element M1 is off and a determination period for determining the state of the switching element M1. During this operation period T1, the switching element M1 continues to be in an OFF state, but when the switching element M2 is turned OFF at time t0 due to a change in the ON command signal Sin2, the inductance component L acts to continuously flow current. Therefore, the parasitic diode of the switching element M1 is turned on. That is, the switching element M1 enters a diode rectification state in which current flows through the parasitic diode (FIG. 3).
  • the current IL and the drain current Id1 have absolute values equal to Id, and the drain current Id2 of the switching element M2 becomes zero. Further, the drain voltage Vds1 changes to ⁇ Vf1, and the drain voltage Vds2 of the switching element M2 changes to Vdd + Vf1, respectively.
  • the control circuit 2 it is determined whether or not the state of the switching element M1 is diode rectification. The determination is made based on the ON command signal Sin1, the drain currents Id1 and Id2 of the switching elements M1 and M2, and the current information based on the current IL of the inductance component L.
  • control circuit 2 can determine whether or not the diode rectification is performed with high accuracy based on the ON command signal Sin1 and the three types of current information. In this case, the control circuit 2 determines that the state of the switching element M1 is diode rectification.
  • the control circuit 2 may determine whether or not the state of the switching element M1 is diode rectification based on the ON command signal Sin1 and voltage information based on the drain voltages Vds1 and Vds2 of the switching elements M1 and M2. . In that case, the control can be simplified with fewer parameters than when current information is used. In general, the forward voltage Vf1 of the parasitic diode is several volts, the main voltage Vdd is several hundred volts, and the two drain voltages Vds1 and Vds2 are greatly different, so whether the state of the switching element M1 is diode rectification. It is possible to easily determine whether or not.
  • an operation period T2 between times t1 and t2 is a gate charging period in which the gate terminal G of the switching element M1 is charged.
  • the on command signal Sin1 of the switching element M1 changes from Lo to Hi at time t1
  • the second switching element SW2 is turned off to end the on-fixing period of the switching element M2, and the state of the switching element M1 is diode rectification.
  • the fifth switching element SW5 is turned on for the first set time ta.
  • a current flows from the positive electrode of the DC power supply 3 to the second reactor L2 via the fifth switching element SW5.
  • the current flows from the second reactor L2 to the gate terminal G of the switching element M1 (FIG. 4).
  • the gate terminal G is charged via the second reactor L2, and the gate voltage Vg1 increases in the positive direction.
  • the switching element M1 exceeds the threshold voltage, the switching element M1 is turned on, and the current flowing through the parasitic diode of the switching element M1 changes to flow through the switching element M1 body and flows from the source terminal S to the drain terminal D.
  • the drain voltage Vds1 changes from ⁇ Vf1 to zero, and the drain voltage Vds2 of the switching element M2 changes from Vdd + Vf1 to Vdd.
  • an operation period T3 between times t2 and t3 is an on-fixed period during which the switching element M1 is kept on.
  • the fifth switching element SW5 is turned off and the first switching element SW1 is turned on.
  • a current flows from the positive electrode of the DC power supply 3 to the gate terminal G through the first switching element SW1.
  • the gate voltage Vg1 becomes equal to the power supply voltage Vdc
  • the flow of current stops and the switching element M1 continues to be on.
  • the current flowing through the switching element M1 continues to flow from the source terminal S to the drain terminal D through the switching element M1 body (FIG. 5).
  • the synchronous rectification in which the switching element M1 is turned on and current flows from the source terminal S to the drain terminal D can reduce conduction loss compared to diode rectification.
  • an operation period T4 from time t3 to t4 is an excitation period for exciting the second reactor L2.
  • the on command signal Sin1 of the switching element M1 changes from Hi to Lo at time t3
  • the first switching element SW1 is turned off to end the on-fixing period of the switching element M1, and the fourth switching element SW4 is set to the third setting. Turns on only for time tb.
  • an operation period T5 from time t4 to t5 is a regeneration period in which the stored energy of the second reactor L2 is regenerated to the DC power source 3.
  • the fourth switching element SW4 is turned off and the fifth switching element SW5 is turned on for the fourth set time tc. Since the second reactor L2 acts to continuously flow current, the current flows from the second reactor L2 to the positive electrode of the DC power supply 3 via the fifth switching element SW5 during the operation period T5. And it returns to the 2nd reactor L2 via the parasitic diode of 2nd switching element SW2 from the negative electrode of DC power supply 3. FIG. Then, the current iL2 flowing through the second reactor L2 approaches zero. Further, the switching element M1 continues the diode rectification state (FIG. 7).
  • the drain voltage Vds1 is ⁇ Vf1
  • the drain voltage Vds2 of the switching element M2 is Vdd + Vf1.
  • the accumulated energy of the second reactor L2 is regenerated to the DC power source 3 in the operation period T5. That is, in the operation period T4 and the operation period T5, the energy due to the gate accumulated charge of the switching element M1 is regenerated to the DC power source 3 by the second reactor L2.
  • the current passes through the parasitic diode of the second switching element SW2, but the second switching element SW2 may be turned on to flow through the main body of the second switching element SW2. In that case, conduction loss is reduced.
  • an operation period T6 from time t5 to t6 is a fixed off period of the switching element M1.
  • the fifth switching element SW5 is turned off and the second switching element SW2 is turned on. If the gate accumulated charge of the switching element M1 remains, a current flows from the gate terminal G of the switching element M1 to the source terminal S of the switching element M1 via the second switching element SW2 (FIG. 8). By this current path, in the operation period T5, the gate voltage Vg1 is fixed to zero, and the switching element M1 continues to be turned off.
  • the operation period T7 from time t6 to t0 is the off-fixing period of the switching element M1.
  • the on command signal Sin2 of the switching element M2 changes from Lo to Hi at time t6
  • the gate terminal G of the switching element M2 is charged and turned on.
  • the current flowing from the drain terminal D to the source terminal S of the switching element M2 flows into the inductance component L (FIG. 9).
  • the drain voltage Vds1 of the switching element M1 changes from ⁇ Vf1 to Vdd.
  • the drain voltage Vds2 of the switching element M2 changes from Vdd + Vf1 to zero.
  • the switching element M1 repeats turn-on and turn-off by synchronous rectification.
  • the power converter 10 supplies power to the battery 12 from the DC power between the DC buses 11A and 11B.
  • FIG. 10 shows a waveform diagram of each part in the gate drive circuit GD1 for one drive period T when the switching element M1 is normally turned on. As shown in FIG. 10, one period is divided into seven operation periods S1 to S7 at times s0 to s6. Current paths in the respective operation periods S1 to S7 are shown in FIGS.
  • the operation period S3 in which the first switching element SW1 is in the on state and the second to fifth switching elements SW2 to SW5 are in the off state is the on-fixed period of the switching element M1.
  • the operation periods S6, S7, and S1 in which the second switching element SW2 is on and the first, third to fifth switching elements SW1 and SW3 to SW5 are off are the fixed off periods of the switching element M1.
  • the operation periods S1 to S3 indicating the operation from the fixed off period to the fixed on period are set as the turn-on period.
  • the operation periods S4 to S7 indicating the operation from the on-fixed period to the off-fixed period are set as turn-off periods.
  • the operation period S1 from time s0 to s1 is a period before the ON command signal Sin1 of the switching element M1 changes from Lo to Hi after the ON command signal Sin2 of the switching element M2 changes from Hi to Lo. This is a short-circuit prevention period for preventing M1 and M2 from being simultaneously turned on.
  • the operation period S1 is a fixed off period of the switching element M1 and a determination period for determining the state of the switching element M1. In the operation period S1, the switching element M1 continues to be in the off state.
  • the inductance component L acts to continuously flow current, so that the parasitic diode of the switching element M2 is turned on and the parasitic element of the switching element M2 is turned on. A current flows through the diode. No current flows through the parasitic diode of the switching element M1 (FIG. 11).
  • the absolute value of the current IL and the drain current Id2 of the switching element M2 is equal to Id, and the drain current Id1 of the switching element M1 becomes zero.
  • the parasitic diode of the switching element M2 is turned on, the drain voltage Vds2 of the switching element M2 changes to ⁇ Vf2, and the drain voltage Vds1 of the switching element M1 changes to Vdd + Vf2.
  • the control circuit 2 it is determined whether or not the state of the switching element M1 is diode rectification. As described above, the determination method is performed based on the ON command signal Sin1, the drain currents Id1 and Id2 of the switching elements M1 and M2, and the current information based on the current IL of the inductance component L. Alternatively, it is performed based on the ON command signal Sin1 and voltage information based on the drain voltages Vds1 and Vds2 of the switching elements M1 and M2. In this case, the control circuit 2 determines that the state of the switching element M1 is not diode rectification.
  • an operation period S2 between times s1 and s2 is a gate charging period in which the gate terminal G of the switching element M1 is charged.
  • the on command signal Sin1 of the switching element M1 changes from Lo to Hi at time s1
  • the second switching element SW2 is turned off to end the on-fixing period of the switching element M2, and the state of the switching element M1 is not diode rectification.
  • the third switching element SW3 is turned on for the second set time ta1.
  • a current flows from the positive electrode of the DC power supply 3 to the first reactor L1 via the third switching element SW3.
  • the current flows from the first reactor L1 to the gate terminal G of the switching element M1 (FIG. 12).
  • the gate terminal G is charged through the first reactor L1, and the gate voltage Vg1 increases in the positive direction.
  • the switching element M1 is turned on, a current flows from the drain terminal D of the switching element M1 to the source terminal S, and the drain current Id1 of the switching element M1 changes from zero to Id.
  • the drain voltage Vds1 changes from Vdd + Vf2 to zero, and the drain voltage Vds2 of the switching element M2 changes to Vdd.
  • the operation period S3 from time s2 to s3 is an on-fixed period during which the switching element M1 is kept on.
  • the third switching element SW3 is turned off and the first switching element SW1 is turned on.
  • the gate voltage Vg1 is less than the power supply voltage Vdc
  • a current flows from the positive electrode of the DC power supply 3 to the gate terminal G through the first switching element SW1.
  • the gate voltage Vg1 becomes equal to the power supply voltage Vdc
  • the switching element M1 continues to be on.
  • current continues to flow from the drain terminal D to the source terminal S (FIG. 13).
  • an operation period S4 from time s3 to s4 is an excitation period for exciting the second reactor L2.
  • the on command signal Sin1 of the switching element M1 changes from Hi to Lo at time s3
  • the first switching element SW1 is turned off to end the on-fixing period of the switching element M1, and the fourth switching element SW4 is set to the third setting. Turns on only for time tb.
  • a current flows from the gate terminal G of the switching element M1 into the fourth switching element SW4 via the second reactor L2 (FIG. 14).
  • the switching element M1 when the gate voltage Vg1 becomes equal to or lower than the threshold voltage, the switching element M1 is turned off, and the inductance component L acts to continuously flow the current, so that the parasitic diode of the switching element M2 is turned on.
  • the drain current Id1 of the switching element M1 changes from Id to zero
  • the drain current Id2 of the switching element M2 changes from zero to -Id.
  • the operation period S5 from time s4 to s5 is a regeneration period in which the stored energy of the second reactor L2 is regenerated to the DC power source 3.
  • the fourth switching element SW4 is turned off and the fifth switching element SW5 is turned on for the fourth set time tc. Since the second reactor L2 acts to continuously flow current, in this operation period S5, the current flows from the second reactor L2 to the positive electrode of the DC power supply 3 via the fifth switching element SW5. And it returns to the 2nd reactor L2 via the parasitic diode of 2nd switching element SW2 from the negative electrode of DC power supply 3.
  • the drain current Id1 of the switching element M1 continues to be 0, and in the switching element M2, the parasitic diode is kept on and the drain current Id2 flows (FIG. 15).
  • the accumulated energy of the second reactor L2 is regenerated to the DC power source 3 in the operation period S5. That is, in the operation period S4 and the operation period S5, the energy generated by the gate accumulated charge of the switching element M1 is regenerated to the DC power source 3 by the second reactor L2.
  • the current passes through the parasitic diode of the second switching element SW2, but the second switching element SW2 may be turned on to flow through the main body of the second switching element SW2. In that case, conduction loss is reduced.
  • an operation period S6 from time s5 to s6 is a fixed OFF period of the switching element M1.
  • the fifth switching element SW5 is turned off and the second switching element SW2 is turned on. If the gate accumulated charge of the switching element M1 remains, a current flows from the gate terminal G of the switching element M1 to the source terminal S of the switching element M1 via the second switching element SW2 (FIG. 16). With this current path, in the operation period S6, the gate voltage Vg1 is fixed to zero, and the switching element M1 continues to be turned off.
  • the operation period S7 from time s6 to s0 is a period during which the switching element M1 is fixed off.
  • the on command signal Sin2 of the switching element M2 changes from Lo to Hi at time s6, the gate terminal G of the switching element M2 is charged and turned on.
  • the current flowing in the parasitic diode of the switching element M2 changes so as to flow through the switching element M2 body and flows from the source terminal S to the drain terminal D (FIG. 17).
  • the drain voltage Vds1 changes from Vdd + Vf2 to Vdd
  • the drain voltage Vds2 of the switching element M2 changes from ⁇ Vf2 to zero.
  • the switching element M1 repeats turn-on and turn-off when normally turned on.
  • the power converter 10 transmits the DC power of the battery 12 between the DC buses 11A and 11B.
  • the switching element M2 is operated to repeat the turn-on and turn-off due to synchronous rectification.
  • the switching element M1 is repeatedly turned on and turned off by synchronous rectification to charge the battery 12, the switching element M2 is normally turned on and turned off when turned on.
  • the first terminal of the first reactor L1 and the first terminal of the second reactor L2 are connected to the first node N1 connected to the gate terminal G of the switching element M1.
  • the second terminal of the first reactor L1 is connected to the positive electrode of the DC power supply 3 via the third switching element SW3.
  • the second terminal of the second reactor L2 is connected to the negative electrode of the DC power supply 3 via the fourth switching element SW4 and is connected to the positive electrode of the DC power supply 3 via the fifth switching element SW5.
  • the gate drive circuit GD1 When the gate drive circuit GD1 turns on the switching element M1, the gate terminal G is charged through the charging inductance element, that is, the input capacitance of the switching element M1 is charged. Thereafter, the first switching element SW1 is turned on to fix the gate voltage Vg1. When the gate drive circuit GD1 turns off the switching element M1, the charging energy of the input capacitance of the switching element M1 is discharged through the discharging inductance element, and then the second switching element SW2 is turned on to turn on the gate voltage Vg1. Is fixed to 0.
  • the second reactor L2 which is a discharging inductance element, can also be used as a charging inductance element. That is, the discharging inductance element is the second reactor L2, and both the first reactor L1 and the second reactor L2 can be used as the charging inductance element.
  • the second reactor L2 is a discharging inductance element used for power regeneration when the switching element M1 is turned off, and has an inductance value higher than that of the first reactor L1.
  • the gate driving circuit GD1 turns on the first switching element SW1 and continues the ON state of the switching element M1, and prior to the on-fixing period T3, S3, the gate charging period T2, which charges the gate terminal G of the switching element M1,
  • the switching element M1 is turned on with S2 and determination periods T1 and S1 for determining whether or not the state of the switching element M1 is diode rectification.
  • the determination period T1 when it is determined that the state of the switching element M1 is diode rectification, in the subsequent gate charging period T2, the fifth switching element SW5 is turned on and the gate terminal G is turned on via the second reactor L2.
  • the third switching element SW3 is turned on and the gate terminal G is charged via the first reactor L1. To do.
  • the input capacitance of the switching element varies depending on the applied voltage. For example, when the applied voltage is several volts, it is widely known that the input capacitance is several tens of times larger than when the applied voltage is several hundred volts. ing. Since the drain voltage becomes ⁇ Vf of several volts when the parasitic diode of the switching element is rectified, the input capacitance of the switching element is much higher than when a high voltage, for example, the main voltage Vdd is applied to the switching element. growing.
  • the fifth switching element SW5 is turned on for the first set time ta in the gate charging period T2, and the input capacitance of the switching element M1 is set via the second reactor L2.
  • the current iL2 when charging the input capacitance Ciss via the second reactor L2 can be expressed by the following formula (1) using a trigonometric function.
  • the current iL2 flowing through the second reactor L2 has a positive direction as the direction of current flowing through the DC power source 3 during power regeneration.
  • the input capacitance Ciss of the switching element M1 is charged through the second reactor L2 having an inductance value higher than that of the first reactor L1.
  • the input capacitance Ciss increases, the input capacitance Ciss is charged using the high inductance L2, so that the charging current ( ⁇ iL2) is suppressed, the conduction loss of the gate drive circuit GD1 is reduced, and the power consumption is reduced. Reduction is possible.
  • the input capacitor Ciss of the switching element M1 is charged through the first reactor L1 when the parasitic diode of the switching element M1 is rectifying. In this case, the maximum value of the charging current and the conduction time increase, and the conduction loss and switching loss of the gate drive circuit GD1 increase, leading to an increase in power consumption.
  • the gate drive circuit GD1 can reduce the power consumption when the synchronous rectification of the switching element M1 is turned on, and a small circuit configuration with low power consumption can be obtained.
  • the fifth switching element SW5 provided between the second reactor L2 and the positive electrode of the DC power supply 3 can reduce loss by being used during power regeneration. That is, by turning on the fifth switching element SW5 during the regeneration periods T5 and S5 in which the stored energy of the second reactor L2 is regenerated to the DC power source 3, the conduction loss can be reduced and the power consumption can be reduced.
  • the power consumption of the gate drive circuits GD1 and GD2 of the switching elements M1 and M2 can be reduced, the power loss of the power conversion device 10 can be reduced, and the device configuration can be reduced in size and cost.
  • the recovery surge voltage at turn-on can be greatly reduced as compared with the case of the Si element. This is because, for example, when the switching element M1 is turned on, the recovery surge voltage generated in the switching element M2 directly connected to the switching element M1 is greatly reduced.
  • the surge voltage at turn-off increases with an increase in the current flowing through the switching element body, regardless of the difference between the Si element and the SiC element.
  • the inductance L1 of the first reactor L1 can be set smaller than in the case of the Si element.
  • the inductance L2 is set so that the surge voltage does not exceed the breakdown voltage of the switching elements M1 and M2 regardless of the Si element and the SiC element.
  • the inductance L2 is set higher than the inductance L1. For this reason, the SiC element that can reduce the recovery surge voltage at turn-on and set the inductance L1 can be effectively applied to the switching elements M1 and M2, and the above-described effect, that is, the power consumption of the gate drive circuit GD1 is reduced. Can be effectively achieved.
  • the first setting time ta during which the fifth switching element SW5 is turned on in the gate charging period T2 such that the gate voltage Vg1 becomes equal to or higher than the power supply voltage Vdc by charging.
  • the power supply voltage Vdc is equal to the voltage between the positive electrode of the DC power supply 3 and the source terminal S.
  • the gate voltage Vg1 becomes equal to or higher than the power supply voltage Vdc
  • the parasitic diode of the first switching element SW1 and the parasitic diode of the fourth switching element SW4 are turned on.
  • a current flows from the second reactor L2 to the positive electrode of the DC power supply 3 through the parasitic diode of the first switching element SW1.
  • the current is fed back from the negative electrode of the DC power source 3 to the second reactor L2 via the parasitic diode of the fourth switching element SW4.
  • the gate voltage Vg1 is clamped to the power supply voltage Vdc.
  • the gate voltage Vg1 of the switching element M1 can be prevented from becoming an overvoltage.
  • the ON state of the switching element M1 can be continued while efficiently connecting to the subsequent ON-fixed period T3. Reduction of power consumption of the gate drive circuit GD1 can be realized.
  • the second setting time ta1 when the third switching element SW3 is turned on in the gate charging period S2 is set so that the gate voltage Vg1 becomes equal to or higher than the power supply voltage Vdc by charging. It is desirable to do. Thereby, it is possible to prevent an inrush current from flowing into the gate terminal G from the positive electrode of the DC power supply 3 via the first switching element SW1 in the subsequent ON-fixed period S3.
  • the gate voltage Vg1 becomes equal to or higher than the power supply voltage Vdc
  • the parasitic diode and the diode D1 of the first switching element SW1 are turned on.
  • a current flows from the first reactor L1 to the positive electrode of the DC power supply 3 through the parasitic diode of the first switching element SW1.
  • the current is fed back from the negative electrode of the DC power supply 3 to the first reactor L1 via the diode D1.
  • the gate voltage Vg1 can be prevented from being clamped to the power supply voltage Vdc and becoming an overvoltage.
  • the ON state of the switching element M1 can be continued while efficiently connecting to the subsequent ON-fixed period S3. Reduction of power consumption of the gate drive circuit GD1 can be realized.
  • the third set time tb when the fourth switching element SW4 is turned on in the excitation period T4 for exciting the second reactor L2 will be described.
  • the input capacitance Ciss of the switching element M1 is discharged through the second reactor L2, and the gate voltage Vg1 can be expressed by the following equation (2) using a trigonometric function.
  • the fourth set time tc in which the fifth switching element SW5 is turned on in the regeneration period T5 in which the stored energy of the second reactor L2 is regenerated to the DC power supply 3 will be described.
  • the regeneration period T5 power is regenerated from the second reactor L2 to the DC power source 3 via the fifth switching element SW5, and the current iL2 of the second reactor L2 at this time is expressed by the following equation (5) using a trigonometric function. I can express.
  • the energy that has moved to the second reactor L2 at the third set time tb (1/4 of the resonance period TR) is DC via the fifth switching element SW5 at the subsequent equivalent time (1/4 of the resonance period TR). Power is regenerated by the power source 3. For this reason, the fourth set time tc is set to 1 ⁇ 4 of the resonance period TR determined by the inductance L2 of the second reactor L2 and the input capacitance Ciss of the switching element M1, similarly to the third set time tb. .
  • the current iL2 of the second reactor L2 can be made zero, and the energy due to the gate accumulated charge of the switching element M1 can be regenerated to the DC power source 3 through the second reactor L2 without waste, and in the subsequent off-fixing period T6
  • the switching element M1 can be kept in the OFF state by connecting efficiently.
  • the third set time tb and the fourth set time tc are each set to 1 ⁇ 4 of the resonance period TR, whereby the energy generated by the gate accumulated charge of the switching element M1 is efficiently regenerated to the DC power source 3. Therefore, the power consumption of the gate drive circuit GD1 can be reduced.
  • the switching element M1 when the switching element M1 is normally turned on, similarly, the third set time tb in the excitation period S4 and the fourth set time tc in the regeneration period S5 are set to the inductance L2 of the second reactor L2 and the switching element M1.
  • the same effect can be obtained by setting the resonance period TR to be determined by the input capacitance Ciss.
  • FIG. FIG. 18 is a diagram illustrating a configuration of a gate drive circuit according to the second embodiment and a power conversion device that is switching-controlled using the gate drive circuit.
  • the main circuit 1A of the gate drive circuit GD1 includes a first resistor R1 connected in series to the first switching element SW1 between the positive electrode of the DC power supply 3 and the first node N1, and A second resistor R2 connected in series to the second switching element SW2 is provided between the negative electrode of the DC power supply 3 and the first node N1.
  • Other configurations are the same as those shown in FIG. 1 of the first embodiment, and the same reference numerals are given to components corresponding to or corresponding to those in FIG.
  • the control circuit 2 of the gate drive circuit GD1 controls the first to fifth switching elements SW1 to SW5 in the main circuit 1A as in the first embodiment, and the main circuit 1A operates similarly.
  • the same effect as in the first embodiment can be obtained.
  • inrush current based on the potential difference between the gate voltage Vg1 and the power supply voltage Vdc when the gate charging periods T2 and S2 shift to the on-fixed periods T3 and S3 can be prevented by the first resistor R1.
  • the inrush current based on the potential difference between the gate voltage Vg1 and the zero voltage when the regeneration period T5, S5 is shifted to the off-fixed period T6, S6 can be prevented by the second resistor R2.
  • inrush current described above can also be suppressed by using the internal resistance of the first switching element SW1 instead of the first resistance R1 and using the internal resistance of the second switching element SW2 instead of the second resistance R2. Can do. In this embodiment, inrush current can be reliably prevented by providing the first and second resistors R1 and R2 separately.
  • FIG. 19 is a diagram illustrating a configuration of a gate drive circuit according to the third embodiment and a power conversion device that is switching-controlled using the gate drive circuit.
  • the gate drive circuit GD1 includes a main circuit 1B that is powered by the DC power supply 4 to drive the switching element M1 on / off, and a control circuit 2 that controls the main circuit 1B.
  • the DC power supply 4 is configured by connecting a first DC power supply 4A and a second DC power supply 4B in series, and a connection point between the first DC power supply 4A and the second DC power supply 4B is a switching element M1.
  • Other configurations are the same as those shown in FIG. 1 of the first embodiment, and the same reference numerals are given to components corresponding to or corresponding to those in FIG.
  • the DC voltage of the first DC power supply 4A (hereinafter referred to as the first power supply voltage) is Vdc1
  • the DC voltage of the second DC power supply 4B (hereinafter referred to as the second power supply voltage) is Vdc2.
  • the voltage of the DC power supply 4 that is the power supply voltage Vdc is Vdc1 + Vdc2.
  • Most of the power supply voltage Vdc is the first power supply voltage Vdc1, and the second power supply voltage Vdc2 may be about 10%, for example.
  • the gate drive circuit GD1 includes the DC power supply 4, but the DC power supply 4 may be provided outside the gate drive circuit GD1.
  • FIG. 20 shows a waveform diagram of each part for one drive period T when the switching element M1 performs synchronous rectification.
  • the switching element M1 is turned on by synchronous rectification and then turned off.
  • one period is divided into seven operation periods T1 to T7 at times t0 to t6.
  • Current paths in the respective operation periods T1 to T7 are shown in FIGS.
  • the control circuit 2 of the gate drive circuit GD1 controls the first to fifth switching elements SW1 to SW5 in the main circuit 1B as in the first embodiment.
  • the operation including is different from that of the first embodiment.
  • the operation periods T1 to T3 indicating the operation from the off-fixed period to the on-fixed period are turn-on periods.
  • the operation periods T4 to T7 indicating the operation from the on-fixed period to the off-fixed period are set as turn-off periods.
  • the operation period T1 from time t0 to t1 is a fixed off period of the switching element M1 and a determination period for determining the state of the switching element M1.
  • the switching element M1 continues to be in an OFF state, but when the switching element M2 is turned OFF at time t0 due to a change in the ON command signal Sin2, the inductance component L acts to continuously flow current. Therefore, the parasitic diode of the switching element M1 is turned on. That is, the switching element M1 enters a diode rectification state in which a current flows through a parasitic diode.
  • the control circuit 2 determines whether the state of the switching element M1 is diode rectification in the same manner as in the first embodiment. In this case, the control circuit 2 determines that the state of the switching element M1 is diode rectification.
  • an operation period T2 between times t1 and t2 is a gate charging period in which the gate terminal G of the switching element M1 is charged.
  • the on command signal Sin1 of the switching element M1 changes from Lo to Hi at time t1
  • the second switching element SW2 is turned off to end the on-fixing period of the switching element M2, and the state of the switching element M1 is diode rectification.
  • the fifth switching element SW5 is turned on for the first set time ta.
  • a current flows from the positive electrode of the first DC power supply 4A into the second reactor L2 via the fifth switching element SW5.
  • the current flows from the second reactor L2 to the gate terminal G of the switching element M1, and returns to the negative electrode of the first DC power supply 4A (FIG. 22).
  • the gate terminal G is charged via the second reactor L2, and the gate voltage Vg1 changes from ⁇ Vdc2 in the positive direction and shifts to the positive electrode.
  • the gate voltage Vg1 exceeds the threshold voltage
  • the switching element M1 is turned on, and the current flowing through the parasitic diode of the switching element M1 changes to flow through the switching element M1 body and flows from the source terminal S to the drain terminal D.
  • the drain voltage Vds1 changes from ⁇ Vf1 to zero
  • the drain voltage Vds2 of the switching element M2 changes from Vdd + Vf1 to Vdd.
  • the first set time ta when the fifth switching element SW5 is turned on is desirably set so that the gate voltage Vg1 becomes equal to or higher than the first power supply voltage Vdc1 by charging.
  • the first power supply voltage Vdc1 is equal to the voltage between the positive electrode of the DC power supply 4 and the source terminal S.
  • an operation period T3 between times t2 and t3 is an on-fixed period during which the switching element M1 is kept on.
  • the fifth switching element SW5 is turned off and the first switching element SW1 is turned on.
  • a current flows from the positive electrode of the DC power supply 4 (the positive electrode of the first DC power supply 4A) to the gate terminal G through the first switching element SW1.
  • the current is fed back from the source terminal S of the switching element M1 to the negative electrode of the first DC power supply 4A.
  • the gate voltage Vg1 of the switching element M1 is fixed to the first power supply voltage Vdc1.
  • an operation period T4 from time t3 to t4 is an excitation period for exciting the second reactor L2.
  • the on command signal Sin1 of the switching element M1 changes from Hi to Lo at time t3
  • the first switching element SW1 is turned off to end the on-fixing period of the switching element M1, and the fourth switching element SW4 is set to the third setting.
  • the third set time tb is set in the same manner as in the first embodiment.
  • an operation period T5 from time t4 to t5 is a regeneration period in which the stored energy of the second reactor L2 is regenerated to the DC power source 4.
  • the fourth switching element SW4 is turned off and the fifth switching element SW5 is turned on for the fourth set time tc.
  • the fourth set time tc is set in the same manner as in the first embodiment. Since the second reactor L2 acts so as to continuously flow current, in this operation period T5, the current flows from the second reactor L2 to the positive electrode of the first DC power supply 4A via the fifth switching element SW5.
  • the drain voltage Vds1 is ⁇ Vf1
  • the drain voltage Vds2 of the switching element M2 is Vdd + Vf1.
  • the current flowing from the second reactor L2 to the positive electrode of the first DC power supply 4A via the fifth switching element SW5 also flows through the following path. That is, a path is formed that returns from the connection point between the first DC power supply 4A and the second DC power supply 4B to the second reactor L2 via the source terminal S of the switching element M1.
  • the gate voltage Vg1 changes to the negative electrode. Note that the gate voltage Vg1 never becomes lower than ⁇ Vdc2. Even if the gate voltage Vg1 becomes lower than ⁇ Vdc2, the parasitic diode of the second switching element SW2 is turned on, and the gate voltage Vg1 is clamped to ⁇ Vdc2.
  • an operation period T6 from time t5 to t6 is a fixed off period of the switching element M1.
  • the fifth switching element SW5 is turned off and the second switching element SW2 is turned on.
  • a current flows from the gate terminal G of the switching element M1 to the negative electrode of the second DC power supply 4B via the second switching element SW2.
  • the current is fed back from the positive electrode of the second DC power supply 4B to the source terminal S of the switching element M1 (FIG. 26).
  • the gate voltage Vg1 is fixed to ⁇ Vdc2, and the switching element M1 continues to be turned off.
  • the operation period T7 from time t6 to t0 is the off-fixing period of the switching element M1.
  • the on command signal Sin2 of the switching element M2 changes from Lo to Hi at time t6
  • the gate terminal G of the switching element M2 is charged and turned on.
  • the current flowing from the drain terminal D to the source terminal S of the switching element M2 flows into the inductance component L (FIG. 27).
  • the drain voltage Vds1 of the switching element M1 changes from ⁇ Vf1 to Vdd.
  • the drain voltage Vds2 of the switching element M2 changes from Vdd + Vf1 to zero.
  • the gate voltage Vg1 continues to be fixed at ⁇ Vdc2.
  • the switching element M1 repeats turn-on and turn-off by synchronous rectification.
  • the power converter 10 supplies power to the battery 12 from the DC power between the DC buses 11A and 11B.
  • the DC power source 4 is configured by connecting a first DC power source 4A and a second DC power source 4B in series, and the connection point between the first DC power source 4A and the second DC power source 4B is the switching element M1.
  • the gate drive circuit GD1 can hold the negative voltage of the gate voltage Vg1 when the switching element M1 is turned off.
  • the switching element M1 may be erroneously ignited due to fluctuations in the drain voltage of the switching element M2 connected in series to the switching element M1, and such erroneous ignition can be prevented.
  • the power consumption of the gate drive circuits GD1 and GD2 of the switching elements M1 and M2 can be reduced and the reliability is further improved, the power loss of the power conversion device 10 is reduced and the device configuration is reduced in size and cost. And the reliability is further improved.
  • FIG. 28 is a diagram illustrating the configuration of the gate drive circuit and the power conversion device according to the fourth embodiment.
  • the DC / DC converter that performs the charging / discharging operation of the battery 12 is shown as the power conversion device 10, but in this embodiment, an inverter is used as the power conversion device 10A.
  • the power converter 10A is an inverter having a three-phase (U, V, W) configuration, and three legs 13U, 13V, 13W are connected in parallel between the DC buses 11A, 11B. Prepare. Each leg 13U, 13V, 13W is formed by connecting two switching elements M1, M2 in series.
  • the power conversion device 10A includes gate drive circuits GD1 and GD2 for driving the switching elements M1 and M2, respectively. Then, electric power is supplied from the connection point of the two switching elements M1 and M2 to the motor 12A as a load. In this case, the power conversion device 10A supplies power to the motor 12A via the inductance components LU, LV, and LW of the respective phase coils of the motor 12A.
  • the currents ILU, ILV, and ILW that flow through the inductance components LU, LV, and LW are phase currents.
  • the power conversion device 10A is not limited to three phases, and may be, for example, a single-phase full bridge inverter.
  • the gate drive circuits GD1 and GD2 operate in the same manner with the same configuration as in the first embodiment.
  • power converter 10A has a three-phase (U, V, W) configuration
  • leg 13U, 13V, 13W of each phase is output so as to output an alternating waveform shifted by (2 ⁇ / 3) for each phase. Is driven.
  • the turn-on operation of the U-phase leg 13U by the synchronous rectification of the switching elements M1 and M2 will be described below with reference to FIGS. 29 and 30 show the case where the phase current ILU is positive, and FIGS. 31 and 32 show the case where the phase current ILU is negative.
  • the absolute value of the current ILU flowing from the U-phase leg 13U to the inductance component LU is Id.
  • moves similarly about V phase and W phase description is abbreviate
  • the phase current ILU flows from the DC bus 11A to the motor 12A via the switching element M1 ( FIG. 29).
  • a short-circuit prevention period (corresponding to the operation period T1 of the gate drive circuit GD1) for preventing the switching elements M1 and M2 from being turned on simultaneously is entered.
  • This period is a period before the ON command signal Sin1 of the switching element M1 changes from Lo to Hi after the ON command signal Sin2 of the switching element M2 changes from Hi to Lo, and is a fixed OFF period of the switching element M1.
  • the switching element M1 continues to be in the off state, when the switching element M2 is turned off, the inductance component LU of the motor 12A acts so as to continuously pass the current, so that the parasitic diode of the switching element M1 is turned on. That is, the switching element M1 enters a diode rectification state in which a current flows through the parasitic diode (FIG. 30).
  • the phase current ILU and the drain current Id1 have absolute values equal to Id, and the drain current Id2 of the switching element M2 becomes zero. Further, the drain voltage Vds1 changes to ⁇ Vf1, and the drain voltage Vds2 of the switching element M2 changes to Vdd + Vf1, respectively.
  • the control circuit 2 of the gate drive circuit GD1 it is determined whether or not the state of the switching element M1 is diode rectification. The determination is made based on the ON command signal Sin1, the drain currents Id1 and Id2 of the switching elements M1 and M2, and the current information based on the phase current ILU.
  • control circuit 2 can determine whether or not the diode rectification is performed with high accuracy based on the ON command signal Sin1 and the three types of current information. In this case, the control circuit 2 determines that the state of the switching element M1 is diode rectification.
  • the control circuit 2 may determine whether or not the state of the switching element M1 is diode rectification based on the ON command signal Sin1 and voltage information based on the drain voltages Vds1 and Vds2 of the switching elements M1 and M2. . In that case, the control can be simplified with fewer parameters than when current information is used.
  • the fifth switching element SW5 is turned on for the first set time ta during the gate charging period T2, and the switching is performed via the second reactor L2.
  • the input capacitor Ciss of the element M1 is charged. Thereafter, the fifth switching element SW5 is turned off, the first switching element SW1 is turned on, and the operation period T3 in which the switching element M1 is kept on is reached.
  • phase current ILU is negative.
  • the switching element M2 is turned off and the switching element M1 is turned on (corresponding to the operation period T7 of the gate drive circuit GD2)
  • the phase current ILU flowing from the motor 12A to the switching element M1 returns to the motor 12A (FIG. 31).
  • a short-circuit prevention period (corresponding to the operation period T1 of the gate drive circuit GD2) for preventing the switching elements M1 and M2 from being turned on simultaneously is entered.
  • This period is a period before the ON command signal Sin2 of the switching element M2 changes from Lo to Hi after the ON command signal Sin1 of the switching element M1 changes from Hi to Lo, and is a fixed OFF period of the switching element M2. This is a determination period for determining the state of the switching element M2.
  • the switching element M2 continues to be in the off state, when the switching element M1 is turned off, the inductance component LU of the motor 12A acts so as to continuously pass the current, so that the parasitic diode of the switching element M2 is turned on. That is, the switching element M2 enters a diode rectification state in which a current flows through a parasitic diode (FIG. 32).
  • the absolute value of the phase current ILU and the drain current Id2 of the switching element M2 is equal to Id, and the drain current Id1 of the switching element M1 becomes zero. Further, the drain voltage Vds2 of the switching element M2 changes to ⁇ Vf2, and the drain voltage Vds1 of the switching element M1 changes to Vdd + Vf2.
  • the control circuit 2 of the gate drive circuit GD2 it is determined whether or not the state of the switching element M2 is diode rectification. The determination is made based on the ON command signal Sin2, the drain currents Id1 and Id2 of the switching elements M1 and M2, and the current information based on the phase current ILU.
  • control circuit 2 can determine whether or not the diode rectification is performed with high accuracy based on the ON command signal Sin2 and the three types of current information.
  • control circuit 2 of the gate drive circuit GD2 determines that the state of the switching element M2 is diode rectification.
  • control circuit 2 of the gate drive circuit GD2 determines whether or not the state of the switching element M2 is diode rectification based on the ON command signal Sin2 and voltage information based on the drain voltages Vds1 and Vds2 of the switching elements M1 and M2. You may judge. In that case, the control can be simplified with fewer parameters than when current information is used. Then, when the switching element M2 is diode-rectified, the gate drive circuit GD2 turns on the fifth switching element SW5 for the first set time ta during the gate charging period T2, and the switching element M2 is switched on via the second reactor L2. The input capacitor Ciss is charged. Thereafter, the fifth switching element SW5 is turned off, the first switching element SW1 is turned on, and the operation period T3 in which the switching element M2 is kept on is reached.
  • each gate drive circuit GD1, GD2 determines with high accuracy whether or not it is diode rectification prior to the gate charging period T2 when turning on each switching element M1, M2.
  • the fifth switching element SW5 is turned on for the first set time ta in the gate charging period T2, and the input capacitance Ciss of each of the switching elements M1 and M2 via the second reactor L2 having a high inductance value. To charge.
  • the input capacitance Ciss increases, the input capacitance Ciss is charged using the high inductance L2, so that the charging current ( ⁇ iL2) is suppressed, and the conduction loss of the gate drive circuits GD1 and GD2 is reduced and consumed. Electric power can be reduced.
  • the fifth switching element SW5 is turned on during the regeneration periods T5 and S5 in which the stored energy of the second reactor L2 is regenerated to the DC power source 3, thereby reducing conduction loss and power consumption. Can be reduced. Further, since the power consumption of the gate drive circuits GD1 and GD2 of the switching elements M1 and M2 can be reduced, the power loss of the power conversion device 10A can be reduced, and the device configuration can be reduced in size and cost.
  • the power converters 10 and 10A using a DC / DC converter or an inverter are shown.
  • the gate drive circuit GD1 can be widely used for a power converter having a switching element.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)

Abstract

ゲート駆動回路（ＧＤ１）は、直流電源（３）の正極と第１ノード（Ｎ１）との間に接続される第１スイッチング素子（ＳＷ１）と、直流電源（３）の負極と第１ノード（Ｎ１）との間に接続される第２スイッチング素子（ＳＷ２）と、第１ノード（Ｎ１）に接続される第１、第２リアクトル（Ｌ１、Ｌ２）と、直流電源（３）の正極と第１リアクトル（Ｌ１）との間に接続される第３スイッチング素子（ＳＷ３）と、直流電源（３）の負極と第２リアクトル（Ｌ２）との間に接続される第４スイッチング素子（ＳＷ４）と、直流電源（３）の正極と第２リアクトル（Ｌ２）との間に接続される第５スイッチング素子（ＳＷ５）と、直流電源（３）の負極と第１リアクトル（Ｌ１）との間に接続されるダイオード（Ｄ１）とを備える。

Description

ゲート駆動回路および電力変換装置
　本願は、スイッチング素子を駆動するゲート駆動回路、およびゲート駆動回路を用いてスイッチング制御される電力変換装置に関するものである。
　ＭＯＳＦＥＴ（ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ　ｆｉｅｌｄ－ｅｆｆｅｃｔ　ｔｒａｎｓｉｓｔｏｒ）およびＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）等の電圧駆動型のスイッチング素子は、ゲート駆動回路によって、スイッチング素子のゲートに電圧を印加することにより駆動制御される。近年、電力変換装置の高電力高密度化を目的として、電力変換装置内のスイッチング素子に高周波動作が可能なＳｉＣ（Ｓｉｌｉｃｏｎ　Ｃａｒｂｉｄｅ）素子を使用することで、スイッチング動作を高周波化させる傾向がある。電力回生型のゲート駆動回路は、スイッチング素子のゲートに蓄積されたエネルギをリアクトルを用いて直流電源に回生するもので、スイッチング素子の高周波化に伴うゲート駆動回路の大型化を抑制できる。
　例えば特許文献１には、従来のゲート駆動回路である以下の共振ドライブ回路が示されている。
　共振ドライブ回路は、充電用インダクタンス素子Ｌｒ１と、放電用インダクタンス素子Ｌｒ２と、回生ダイオードＤ１と、回生ダイオードＤ２と、スイッチ素子ＳＷ１～ＳＷ４とを備える。そして、駆動対象のメインスイッチ素子の入力容量Ｃに対して充電用インダクタンス素子Ｌｒ１および放電用インダクタンス素子Ｌｒ２が、充放電のＬＣ共振を行う。メインスイッチ素子の入力容量は、充電用インダクタンス素子Ｌｒ１を介して充電された後に、スイッチ素子ＳＷ３のスイッチオンにより電圧固定される。また、メインスイッチ素子の入力容量の充電エネルギは、放電用インダクタンス素子Ｌｒ２を介して放電され、その後、スイッチ素子ＳＷ４のスイッチオンにより該入力容量の電圧は０に固定される。
特開平１０－０５２０６１号公報
　寄生ダイオードの導通時にスイッチング素子がオンする、同期整流のターンオンでは、寄生ダイオードの順方向電圧である数ボルトの電圧がスイッチング素子に印加された状態で、スイッチング素子がターンオンする。スイッチング素子は印加電圧に応じて入力容量が変動し、例えば印加電圧が数ボルトの場合は、印加電圧が数百ボルトの場合に比べて入力容量が数十倍大きい事が知られている。同期整流は、スイッチング素子の導通損失低減を図るものであるが、上記電圧依存性によって、同期整流のターンオン時にはスイッチング素子の入力容量が急増する。
　上述した従来のゲート駆動回路を用いて、駆動対象のスイッチング素子をターンオンする際、同期整流のターンオン時には、急増したスイッチング素子の入力容量に充電用インダクタンス素子を介して電力供給するため、消費電力が増大するという問題点があった。
　本願は、上記のような課題を解決するための技術を開示するものであり、スイッチング素子の同期整流のターンオン時における消費電力を低減し、低消費電力で小型のゲート駆動回路を提供することを目的とする。
　さらに、このゲート駆動回路を適用した電力変換装置において、電力損失を低減して装置構成の小型化、低コスト化を図る事を目的とする。
　本願に開示されるゲート駆動回路は、直流電源から電源供給されてスイッチング素子を駆動するもので、上記スイッチング素子のゲート端子に接続される第１ノードと、上記直流電源の正極と上記第１ノードとの間に接続される第１スイッチング素子と、上記直流電源の負極と上記第１ノードとの間に接続される第２スイッチング素子と、上記第１ノードに第１端子が接続される第１リアクトルと、上記第１ノードに第１端子が接続される第２リアクトルと、上記直流電源の正極と上記第１リアクトルの第２端子との間に接続される第３スイッチング素子と、上記直流電源の負極と上記第２リアクトルの第２端子との間に接続される第４スイッチング素子と、上記直流電源の正極と上記第２リアクトルの上記第２端子との間に接続される第５スイッチング素子と、上記直流電源の負極にアノードが、上記第１リアクトルの上記第２端子にカソードが接続されるダイオードと、上記スイッチング素子への駆動信号に基づいて上記第１～第５スイッチング素子をスイッチング制御する制御回路とを備えるものである。
　また本願に開示される電力変換装置は、直流母線間に、２つのスイッチング素子を直列接続して成るレグ１３を少なくとも１つ備え、前記２つのスイッチング素子の接続点からインダンタンス成分を介して負荷に電力供給するもので、上記各スイッチング素子を駆動するために、それぞれ上記ゲート駆動回路を備えるものである。
　本願に開示されるゲート駆動回路によれば、スイッチング素子の同期整流のターンオン時における消費電力を低減でき、低消費電力で小型のゲート駆動回路が得られる。
　また本願に開示される電力変換装置によれば、電力損失を低減して装置構成の小型化、低コスト化を実現できる。
実施の形態１によるゲート駆動回路および電力変換装置の構成を示す図である。 実施の形態１によるゲート駆動回路の動作を説明する各部の波形図である。 図２に示す一つの動作期間におけるゲート駆動回路および電力変換装置の電流経路図である。 図２に示す一つの動作期間におけるゲート駆動回路および電力変換装置の電流経路図である。 図２に示す一つの動作期間におけるゲート駆動回路および電力変換装置の電流経路図である。 図２に示す一つの動作期間におけるゲート駆動回路および電力変換装置の電流経路図である。 図２に示す一つの動作期間におけるゲート駆動回路および電力変換装置の電流経路図である。 図２に示す一つの動作期間におけるゲート駆動回路および電力変換装置の電流経路図である。 図２に示す一つの動作期間におけるゲート駆動回路および電力変換装置の電流経路図である。 実施の形態１によるゲート駆動回路の動作を説明する各部の波形図である。 図１０に示す一つの動作期間におけるゲート駆動回路および電力変換装置の電流経路図である。 図１０に示す一つの動作期間におけるゲート駆動回路および電力変換装置の電流経路図である。 図１０に示す一つの動作期間におけるゲート駆動回路および電力変換装置の電流経路図である。 図１０に示す一つの動作期間におけるゲート駆動回路および電力変換装置の電流経路図である。 図１０に示す一つの動作期間におけるゲート駆動回路および電力変換装置の電流経路図である。 図１０に示す一つの動作期間におけるゲート駆動回路および電力変換装置の電流経路図である。 図１０に示す一つの動作期間におけるゲート駆動回路および電力変換装置の電流経路図である。 実施の形態２によるゲート駆動回路および電力変換装置の構成を示す図である。 実施の形態３によるゲート駆動回路および電力変換装置の構成を示す図である。 実施の形態３によるゲート駆動回路の動作を説明する各部の波形図である。 図２０に示す一つの動作期間におけるゲート駆動回路および電力変換装置の電流経路図である。 図２０に示す一つの動作期間におけるゲート駆動回路および電力変換装置の電流経路図である。 図２０に示す一つの動作期間におけるゲート駆動回路および電力変換装置の電流経路図である。 図２０に示す一つの動作期間におけるゲート駆動回路および電力変換装置の電流経路図である。 図２０に示す一つの動作期間におけるゲート駆動回路および電力変換装置の電流経路図である。 図２０に示す一つの動作期間におけるゲート駆動回路および電力変換装置の電流経路図である。 図２０に示す一つの動作期間におけるゲート駆動回路および電力変換装置の電流経路図である。 実施の形態４によるゲート駆動回路および電力変換装置の構成を示す図である。 実施の形態４における一つの動作期間におけるゲート駆動回路および電力変換装置の電流経路図である。 実施の形態４における一つの動作期間におけるゲート駆動回路および電力変換装置の電流経路図である。 実施の形態４における一つの動作期間におけるゲート駆動回路および電力変換装置の電流経路図である。 実施の形態４における一つの動作期間におけるゲート駆動回路および電力変換装置の電流経路図である。
実施の形態１．
　図１は実施の形態１によるゲート駆動回路、およびゲート駆動回路を用いてスイッチング制御される電力変換装置の構成を示す図である。
　図１に示すように、ゲート駆動回路ＧＤ１、ＧＤ２は、例えばＭＯＳＦＥＴから成る電圧駆動型のスイッチング素子Ｍ１、Ｍ２を駆動対象として、スイッチング素子Ｍ１、Ｍ２をオン／オフ駆動するものである。
　また、電力変換装置１０は、直流母線１１Ａ、１１Ｂ間に、２つのスイッチング素子Ｍ１、Ｍ２を直列接続して成るレグ１３を備え、さらに、各スイッチング素子Ｍ１、Ｍ２を駆動するためにそれぞれゲート駆動回路ＧＤ１、ＧＤ２を備える。そして、２つのスイッチング素子Ｍ１、Ｍ２の接続点から外部のコイルなどのインダンタンス成分Ｌを介して負荷であるバッテリ１２に電力供給する。また、この場合、電力変換装置１０は、直流母線１１Ａ、１１Ｂ間の直流電力とバッテリ１２の直流電力との間で電力変換するＤＣ／ＤＣコンバータとして、バッテリ１２の充放電動作を行う。
　スイッチング素子Ｍ１、Ｍ２は、逆並列接続されるダイオードを有する。この場合、スイッチング素子Ｍ１、Ｍ２の寄生ダイオード（ボディダイオード）が用いられるが、別途ダイオードをスイッチング素子Ｍ１、Ｍ２に対してそれぞれ逆並列接続しても良い。
　ゲート駆動回路ＧＤ１、ＧＤ２は同様の構成で同様に動作するため、以下、スイッチング素子Ｍ１を駆動するゲート駆動回路ＧＤ１について詳細に説明し、ゲート駆動回路ＧＤ２の説明は省略する。
　ゲート駆動回路ＧＤ１は、直流電源３から電源供給されてスイッチング素子Ｍ１をオン／オフ駆動する主回路１と、主回路１を制御する制御回路２とを備える。また、直流電源３の負極は、スイッチング素子Ｍ１のソース端子Ｓに接続される。
　なお、この場合、ゲート駆動回路ＧＤ１が直流電源３を備えるものとするが、直流電源３はゲート駆動回路ＧＤ１の外部に設けても良い。
　ゲート駆動回路ＧＤ１は、例えばＭＯＳＦＥＴから成る第１～第５スイッチング素子ＳＷ１～ＳＷ５と、ダイオードＤ１と、第１、第２リアクトルＬ１、Ｌ２とを備える。
　第１スイッチング素子ＳＷ１と第２スイッチング素子ＳＷ２とが直列接続され、その接続点である第１ノードＮ１が、スイッチング素子Ｍ１のゲート端子Ｇに接続される。即ち、第１スイッチング素子ＳＷ１は、直流電源３の正極と第１ノードＮ１との間に接続され、第２スイッチング素子ＳＷ２は、直流電源３の負極と第１ノードＮ１との間に接続される。第３スイッチング素子ＳＷ３は、一端が直流電源３の正極に接続され、他端が第１リアクトルＬ１を介して第１ノードＮ１に接続される。第４スイッチング素子ＳＷ４は、一端が直流電源３の負極に接続され、他端が第２リアクトルＬ２を介して第１ノードＮ１に接続される。
　なお、第３スイッチング素子ＳＷ３と第１リアクトルＬ１との接続点を第２ノードＮ２とし、第４スイッチング素子ＳＷ４と第２リアクトルＬ２との接続点を第３ノードＮ３とする。
　第５スイッチング素子ＳＷ５は、一端が直流電源３の正極に接続され、他端が、第３ノードＮ３に接続される。ダイオードＤ１は、アノードが直流電源３の負極に接続され、カソードが第２ノードＮ２に接続される。
　この実施の形態１では、第１～第５スイッチング素子ＳＷ１～ＳＷ５として、寄生ダイオードを有するＭＯＳＦＥＴを用いるが、ダイオードが逆並列接続されたＩＧＢＴを用いても良く、また、ダイオードを逆並列接続したサイリスタまたはＧＴＯ（Ｇａｔｅ　Ｔｕｒｎ－Ｏｆｆ　ｔｈｙｒｉｓｔｏｒ）を用いても良い。
　ここで、直流電源３の直流電圧（以下、電源電圧と称す）をＶｄｃ、第１リアクトルＬ１に流れる電流（以下、リアクトル電流と称す）をｉＬ１、第２リアクトルＬ２に流れる電流をｉＬ２とする。また、直流母線１１Ａ、１１Ｂ間の電圧（以下、主電圧と称す）をＶｄｄ、スイッチング素子Ｍ１のゲート端子Ｇ－ソース端子Ｓ間に印加される電圧（以下、ゲート電圧と称す）をＶｇ１、スイッチング素子Ｍ２のゲート電圧をＶｇ２、スイッチング素子Ｍ１のドレイン端子Ｄ－ソース端子Ｓ間に印加される電圧（以下、ドレイン電圧と称す）をＶｄｓ１、スイッチング素子Ｍ２のドレイン電圧をＶｄｓ２、スイッチング素子Ｍ１のドレイン端子Ｄに流れる電流（以下、ドレイン電流と称す）をＩｄ１、スイッチング素子Ｍ２のドレイン電流をIｄ２、インダクタンス成分Ｌに流れる電流をＩＬとする。
　また、第１～第５スイッチング素子ＳＷ１～ＳＷ５の駆動信号をＧＳＷ１、ＧＳＷ２、ＧＳＷ３、ＧＳＷ４、ＧＳＷ５とし、マイコン等の上位制御装置から送信されるスイッチング素子Ｍ１、Ｍ２への駆動信号であるオン指令信号をＳｉｎ１、Ｓｉｎ２とする。
　制御回路２は、オン指令信号Ｓｉｎ１、スイッチング素子Ｍ１、Ｍ２のドレイン電流Ｉｄ１、Ｉｄ２、インダクタンス成分Ｌに流れる電流ＩＬによる電流情報、スイッチング素子Ｍ１、Ｍ２のドレイン電圧Ｖｄｓ１、Ｖｄｓ２による電圧情報が入力され、第１～第５スイッチング素子ＳＷ１～ＳＷ５の駆動信号ＧＳＷ１～ＧＳＷ５を生成して出力する。
　なお、上記電流情報、電圧情報のいずれか一方のみ制御回路２に入力しても良い。
　便宜上、第１リアクトルＬ１のインダクタンスの値をＬ１、第２リアクトルＬ２のインダクタンスの値をＬ２とする。この場合、インダクタンスＬ１よりもインダクタンスＬ２は大きく設定される。
　一般的に、スイッチング素子Ｍ１のドレイン端子Ｄ－ソース端子Ｓ間に、直流母線１１Ａ、１１Ｂ間の主電圧Ｖｄｄが印加される際のスイッチング損失が小さくなるように、インダクタンスＬ１、Ｌ２は小さく設定される。
　しかしながら、ターンオン時のスイッチング損失が小さくなると、スイッチング素子Ｍ１に直接接続されるスイッチング素子Ｍ２のリカバリサージ電圧が高くなり、スイッチング素子Ｍ２の絶縁の劣化が進み絶縁破壊を引き起こすことがある。また、ターンオフ時のスイッチング損失についても、スイッチング損失が小さくなるとスイッチング素子Ｍ１のターンオフサージ電圧が高くなり、スイッチング素子Ｍ１の絶縁の劣化が進み絶縁破壊を引き起こすことがある。このため、これらサージ電圧がスイッチング素子Ｍ１、Ｍ２の耐圧を超えないように、インダクタンスＬ１、Ｌ２が設定される。
　次に、ゲート駆動回路ＧＤ１の動作を図２に基づいて説明する。この場合、スイッチング素子Ｍ１は、同期整流によりターンオンし、その後ターンオフする。
　図２は、スイッチング素子Ｍ１が同期整流する場合における、駆動周期Ｔの１周期分の各部の波形図を示す。
　図２に示すように、時刻ｔ０～ｔ６にて１周期が７つの動作期間Ｔ１～Ｔ７に分割される。各動作期間Ｔ１～Ｔ７における電流経路を図３～図９に示す。
　第１スイッチング素子ＳＷ１がオン状態で第２～第５スイッチング素子ＳＷ２～ＳＷ５がオフ状態である動作期間Ｔ３をスイッチング素子Ｍ１のオン固定期間と称す。また、第２スイッチング素子ＳＷ２がオン状態で第１、第３～第５スイッチング素子ＳＷ１、ＳＷ３～ＳＷ５がオフ状態である動作期間Ｔ６、Ｔ７、Ｔ１をスイッチング素子Ｍ１のオフ固定期間と称す。
　この場合、オフ固定期間からオン固定期間に至る動作を示す動作期間Ｔ１～Ｔ３をターンオンする期間とする。また、オン固定期間からオフ固定期間に至る動作を示す動作期間Ｔ４～Ｔ７をターンオフする期間とする。
　なお、スイッチング素子のオン、オフと記載するときは、スイッチオン、スイッチオフの意味であり、スイッチング素子のオフの場合には、スイッチング素子の寄生ダイオードがオンしてスイッチング素子のソース端子Ｓからドレイン端子Ｄに流れる場合が含まれる。
　また、スイッチング素子Ｍ１、Ｍ２の寄生ダイオードの順方向電圧をＶｆ１、Ｖｆ２とし、電力変換装置１０からインダクタンス成分Ｌに流れる電流ＩＬの絶対値をＩｄとする。
　時刻ｔ０～ｔ１の動作期間Ｔ１は、スイッチング素子Ｍ２のオン指令信号Ｓｉｎ２がＨｉからＬｏに変化した後にスイッチング素子Ｍ１のオン指令信号Ｓｉｎ１がＬｏからＨｉになる前の期間であり、通常、スイッチング素子Ｍ１、Ｍ２の同時オンを防止する短絡防止期間である。また、動作期間Ｔ１は、スイッチング素子Ｍ１のオフ固定期間であると共に、スイッチング素子Ｍ１の状態を判定する判定期間である。
　この動作期間Ｔ１では、スイッチング素子Ｍ１はオフ状態を継続しているが、オン指令信号Ｓｉｎ２の変化により時刻ｔ０にてスイッチング素子Ｍ２がオフすると、インダクタンス成分Ｌは電流を継続して流すように作用するため、スイッチング素子Ｍ１の寄生ダイオードがオンする。即ち、スイッチング素子Ｍ１は寄生ダイオードを介して電流が流れるダイオード整流の状態になる（図３）。
　このダイオード整流の状態では、電流ＩＬおよびドレイン電流Ｉｄ１は、絶対値がＩｄに等しく、スイッチング素子Ｍ２のドレイン電流Ｉｄ２はゼロになる。また、ドレイン電圧Ｖｄｓ１は－Ｖｆ１に、スイッチング素子Ｍ２のドレイン電圧Ｖｄｓ２はＶｄｄ＋Ｖｆ１にそれぞれ変化する。
　制御回路２では、スイッチング素子Ｍ１の状態がダイオード整流であるか否かを判定する。判定は、オン指令信号Ｓｉｎ１とスイッチング素子Ｍ１、Ｍ２のドレイン電流Ｉｄ１、Ｉｄ２、インダクタンス成分Ｌの電流ＩＬによる電流情報とに基づいて行う。このように、制御回路２は、オン指令信号Ｓｉｎ１と３種の電流情報により高精度にダイオード整流であるか否かを判定することができる。
　この場合、制御回路２は、スイッチング素子Ｍ１の状態を、ダイオード整流であると判定する。
　なお、制御回路２は、オン指令信号Ｓｉｎ１とスイッチング素子Ｍ１、Ｍ２のドレイン電圧Ｖｄｓ１、Ｖｄｓ２による電圧情報とに基づいて、スイッチング素子Ｍ１の状態がダイオード整流であるか否かを判定しても良い。その場合、電流情報を用いる場合よりパラメータが少なく制御が簡素化できる。
　また、一般的に、寄生ダイオードの順方向電圧Ｖｆ１は数ボルト、主電圧Ｖｄｄは数百ボルトであり、２つのドレイン電圧Ｖｄｓ１、Ｖｄｓ２は大きく異なるため、スイッチング素子Ｍ１の状態がダイオード整流であるか否かの判定を容易に行うことができる。
　次に、時刻ｔ１～ｔ２の動作期間Ｔ２は、スイッチング素子Ｍ１のゲート端子Ｇを充電するゲート充電期間である。
　時刻ｔ１にてスイッチング素子Ｍ１のオン指令信号Ｓｉｎ１がＬｏからＨｉに変化すると、第２スイッチング素子ＳＷ２がオフしてスイッチング素子Ｍ２のオン固定期間を終了すると共に、スイッチング素子Ｍ１の状態がダイオード整流であることの判定を受けて、第５スイッチング素子ＳＷ５を第１設定時間ｔａだけオンする。これにより、動作期間Ｔ２では、直流電源３の正極から第５スイッチング素子ＳＷ５を介して第２リアクトルＬ２に電流が流れ込む。そして、その電流は、第２リアクトルＬ２からスイッチング素子Ｍ１のゲート端子Ｇへ流れる（図４）。
　この動作により、ゲート端子Ｇは第２リアクトルＬ２を介して充電され、ゲート電圧Ｖｇ１は正方向に増加する。ゲート電圧Ｖｇ１が閾値電圧を超えるとスイッチング素子Ｍ１がオンし、スイッチング素子Ｍ１の寄生ダイオードに流れていた電流は、スイッチング素子Ｍ１本体を流れるように変化してソース端子Ｓからドレイン端子Ｄへ流れる。これにより、ドレイン電圧Ｖｄｓ１は－Ｖｆ１からゼロに変化し、スイッチング素子Ｍ２のドレイン電圧Ｖｄｓ２はＶｄｄ＋Ｖｆ１からＶｄｄに変化する。
　次に、時刻ｔ２～ｔ３の動作期間Ｔ３は、スイッチング素子Ｍ１のオン状態を継続するオン固定期間である。
　時刻ｔ２にて、第５スイッチング素子ＳＷ５をオフすると共に、第１スイッチング素子ＳＷ１をオンする。この時、ゲート電圧Ｖｇ１が電源電圧Ｖｄｃ未満の場合、直流電源３の正極から第１スイッチング素子ＳＷ１を介してゲート端子Ｇに電流が流れ込む。その後、ゲート電圧Ｖｇ１が電源電圧Ｖｄｃと等しくなると、電流の流れは停止し、スイッチング素子Ｍ１はオン状態を継続する。このとき、スイッチング素子Ｍ１に流れる電流は、スイッチング素子Ｍ１本体を流れてソース端子Ｓからドレイン端子Ｄへ流れ続ける（図５）。
　スイッチング素子Ｍ１がオンしてソース端子Ｓからドレイン端子Ｄへ電流を流す同期整流は、ダイオード整流に比して導通損失を低減できる。
　次に、時刻ｔ３～ｔ４の動作期間Ｔ４は、第２リアクトルＬ２を励磁する励磁期間である。
　時刻ｔ３にてスイッチング素子Ｍ１のオン指令信号Ｓｉｎ１がＨｉからＬｏに変化すると、第１スイッチング素子ＳＷ１がオフしてスイッチング素子Ｍ１のオン固定期間を終了すると共に、第４スイッチング素子ＳＷ４を第３設定時間ｔｂだけオンする。これにより、動作期間Ｔ４では、電流はスイッチング素子Ｍ１のゲート端子Ｇから第２リアクトルＬ２を介して第４スイッチング素子ＳＷ４に流れ込む（図６）。
　この電流経路により、第２リアクトルＬ２とスイッチング素子Ｍ１の入力容量との間で共振動作が生じ、スイッチング素子Ｍ１のゲート蓄積電荷によるエネルギによって第２リアクトルＬ２は励磁される。その結果、ゲート電圧Ｖｇ１はゼロに向けて減少し、第２リアクトルＬ２の電流ｉＬ２は正方向に増加する。
　なお、ゲート電圧Ｖｇ１の極性が負になることはない。仮に負になっても第２スイッチング素子ＳＷ２の寄生ダイオードがオンして、ゲート電圧Ｖｇ１はゼロにクランプされる。また、ゲート電圧Ｖｇ１が閾値電圧以下になると、スイッチング素子Ｍ１はオフし、ダイオード整流の状態に移行する。
　次に、時刻ｔ４～ｔ５の動作期間Ｔ５は、第２リアクトルＬ２の蓄積エネルギを直流電源３に回生する回生期間である。
　時刻ｔ４にて、第４スイッチング素子ＳＷ４がオフすると共に、第５スイッチング素子ＳＷ５を第４設定時間ｔｃだけオンする。第２リアクトルＬ２は、電流を継続して流すように作用するため、この動作期間Ｔ５では、電流は第２リアクトルＬ２から第５スイッチング素子ＳＷ５を介して直流電源３の正極に流れ込む。そして、直流電源３の負極から第２スイッチング素子ＳＷ２の寄生ダイオードを介して第２リアクトルＬ２に帰還する。そして、第２リアクトルＬ２に流れる電流ｉＬ２はゼロに近づいて行く。また、スイッチング素子Ｍ１は、ダイオード整流の状態を継続する（図７）。
　また、スイッチング素子Ｍ１がダイオード整流の状態であるため、ドレイン電圧Ｖｄｓ１は－Ｖｆ１になり、スイッチング素子Ｍ２のドレイン電圧Ｖｄｓ２はＶｄｄ＋Ｖｆ１となる。
　この電流経路により、動作期間Ｔ５では、第２リアクトルＬ２の蓄積エネルギを直流電源３に回生する。即ち、動作期間Ｔ４および動作期間Ｔ５において、スイッチング素子Ｍ１のゲート蓄積電荷によるエネルギは、第２リアクトルＬ２によって直流電源３に回生される。
　なお、この動作期間Ｔ５において、電流は第２スイッチング素子ＳＷ２の寄生ダイオードを通過しているが、第２スイッチング素子ＳＷ２をオンさせて第２スイッチング素子ＳＷ２本体を流れるようにしても良い。その場合、導通損失が低減される。
　次に、時刻ｔ５～ｔ６の動作期間Ｔ６は、スイッチング素子Ｍ１のオフ固定期間である。
　時刻ｔ５にて、第５スイッチング素子ＳＷ５がオフすると共に、第２スイッチング素子ＳＷ２をオンする。仮に、スイッチング素子Ｍ１のゲート蓄積電荷が残留していた場合、スイッチング素子Ｍ１のゲート端子Ｇから第２スイッチング素子ＳＷ２を介してスイッチング素子Ｍ１のソース端子Ｓに電流が流れる（図８）。
　この電流経路により、動作期間Ｔ５では、ゲート電圧Ｖｇ１はゼロに固定され、スイッチング素子Ｍ１はオフを継続する。
　次に、時刻ｔ６～ｔ０の動作期間Ｔ７は、引き続き、スイッチング素子Ｍ１のオフ固定期間である。
　時刻ｔ６にて、スイッチング素子Ｍ２のオン指令信号Ｓｉｎ２がＬｏからＨｉに変化すると、スイッチング素子Ｍ２のゲート端子Ｇは充電されてオンする。その結果、スイッチング素子Ｍ２のドレイン端子Ｄからソース端子Ｓへ流れる電流は、インダクタンス成分Ｌへ流れ込む（図９）。
　この動作期間Ｔ７では、スイッチング素子Ｍ１の寄生ダイオードはオフするため、スイッチング素子Ｍ１のドレイン電圧Ｖｄｓ１は、－Ｖｆ１からＶｄｄへ変化する。一方、スイッチング素子Ｍ２のドレイン電圧Ｖｄｓ２は、Ｖｄｄ＋Ｖｆ１からゼロに変化する。
　以上のように、スイッチング素子Ｍ１は、同期整流によるターンオンと、ターンオフとを繰り返す。この場合、電力変換装置１０は、直流母線１１Ａ、１１Ｂ間の直流電力からバッテリ１２に電力供給する。
　次に、スイッチング素子Ｍ１が同期整流ではなく、オン時にドレイン端子Ｄからソース端子Ｓに電流を流す場合について、以下に説明する。以下、同期整流ではないオン動作を通常オンと称す。
　図１０は、スイッチング素子Ｍ１が通常オンする場合における、駆動周期Ｔの１周期分のゲート駆動回路ＧＤ１内の各部の波形図を示す。
　図１０に示すように、時刻ｓ０～ｓ６にて１周期が７つの動作期間Ｓ１～Ｓ７に分割される。各動作期間Ｓ１～Ｓ７における電流経路を図１１～図１７に示す。
　図２で示した場合と同様に、第１スイッチング素子ＳＷ１がオン状態で第２～第５スイッチング素子ＳＷ２～ＳＷ５がオフ状態である動作期間Ｓ３がスイッチング素子Ｍ１のオン固定期間である。また、第２スイッチング素子ＳＷ２がオン状態で第１、第３～第５スイッチング素子ＳＷ１、ＳＷ３～ＳＷ５がオフ状態である動作期間Ｓ６、Ｓ７、Ｓ１がスイッチング素子Ｍ１のオフ固定期間である。
　またこの場合、オフ固定期間からオン固定期間に至る動作を示す動作期間Ｓ１～Ｓ３をターンオンする期間とする。また、オン固定期間からオフ固定期間に至る動作を示す動作期間Ｓ４～Ｓ７をターンオフする期間とする。
　時刻ｓ０～ｓ１の動作期間Ｓ１は、スイッチング素子Ｍ２のオン指令信号Ｓｉｎ２がＨｉからＬｏに変化した後にスイッチング素子Ｍ１のオン指令信号Ｓｉｎ１がＬｏからＨｉになる前の期間であり、通常、スイッチング素子Ｍ１、Ｍ２の同時オンを防止する短絡防止期間である。また、動作期間Ｓ１は、スイッチング素子Ｍ１のオフ固定期間であると共に、スイッチング素子Ｍ１の状態を判定する判定期間である。
　この動作期間Ｓ１では、スイッチング素子Ｍ１はオフ状態を継続している。オン指令信号Ｓｉｎ２の変化により時刻ｓ０にてスイッチング素子Ｍ２がオフすると、インダクタンス成分Ｌは電流を継続して流すように作用するため、スイッチング素子Ｍ２の寄生ダイオードがオンして、スイッチング素子Ｍ２の寄生ダイオードを介して電流が流れる。スイッチング素子Ｍ１の寄生ダイオードには電流が流れない（図１１）。
　この状態では、電流ＩＬおよびスイッチング素子Ｍ２のドレイン電流Ｉｄ２は、絶対値がＩｄに等しく、スイッチング素子Ｍ１のドレイン電流Ｉｄ１はゼロになる。また、スイッチング素子Ｍ２の寄生ダイオードがオンすることで、スイッチング素子Ｍ２のドレイン電圧Ｖｄｓ２は－Ｖｆ２に、スイッチング素子Ｍ１のドレイン電圧Ｖｄｓ１はＶｄｄ＋Ｖｆ２にそれぞれ変化する。
　制御回路２では、スイッチング素子Ｍ１の状態がダイオード整流であるか否かを判定する。判定の手法は、上述したように、オン指令信号Ｓｉｎ１とスイッチング素子Ｍ１、Ｍ２のドレイン電流Ｉｄ１、Ｉｄ２、インダクタンス成分Ｌの電流ＩＬによる電流情報とに基づいて行う。あるいは、オン指令信号Ｓｉｎ１とスイッチング素子Ｍ１、Ｍ２のドレイン電圧Ｖｄｓ１、Ｖｄｓ２による電圧情報とに基づいて行う。
　そしてこの場合、制御回路２は、スイッチング素子Ｍ１の状態を、ダイオード整流でないと判定する。
　次に、時刻ｓ１～ｓ２の動作期間Ｓ２は、スイッチング素子Ｍ１のゲート端子Ｇを充電するゲート充電期間である。
　時刻ｓ１にてスイッチング素子Ｍ１のオン指令信号Ｓｉｎ１がＬｏからＨｉに変化すると、第２スイッチング素子ＳＷ２がオフしてスイッチング素子Ｍ２のオン固定期間を終了すると共に、スイッチング素子Ｍ１の状態がダイオード整流でないことの判定を受けて、第３スイッチング素子ＳＷ３を第２設定時間ｔａ１だけオンする。これにより、動作期間Ｓ２では、直流電源３の正極から第３スイッチング素子ＳＷ３を介して第１リアクトルＬ１に電流が流れ込む。そして、その電流は、第１リアクトルＬ１からスイッチング素子Ｍ１のゲート端子Ｇへ流れる（図１２）。
　この動作により、ゲート端子Ｇは第１リアクトルＬ１を介して充電され、ゲート電圧Ｖｇ１は正方向に増加する。ゲート電圧Ｖｇ１が閾値電圧を超えるとスイッチング素子Ｍ１がオンし、スイッチング素子Ｍ１のドレイン端子Ｄからソース端子Ｓに電流が流れ、スイッチング素子Ｍ１のドレイン電流Ｉｄ１はゼロからＩｄに変化する。また、ドレイン電圧Ｖｄｓ１はＶｄｄ＋Ｖｆ２からゼロに変化し、スイッチング素子Ｍ２のドレイン電圧Ｖｄｓ２はＶｄｄに変化する。
　次に、時刻ｓ２～ｓ３の動作期間Ｓ３は、スイッチング素子Ｍ１のオン状態を継続するオン固定期間である。
　時刻ｓ２にて、第３スイッチング素子ＳＷ３をオフすると共に、第１スイッチング素子ＳＷ１をオンする。この時、ゲート電圧Ｖｇ１が電源電圧Ｖｄｃ未満の場合、直流電源３の正極から第１スイッチング素子ＳＷ１を介してゲート端子Ｇに電流が流れ込む。その後、ゲート電圧Ｖｇ１が電源電圧Ｖｄｃと等しくなると、電流の流れは停止し、スイッチング素子Ｍ１はオン状態を継続する。スイッチング素子Ｍ１では、ドレイン端子Ｄからソース端子Ｓへ電流が流れ続ける（図１３）。
　次に、時刻ｓ３～ｓ４の動作期間Ｓ４は、第２リアクトルＬ２を励磁する励磁期間である。
　時刻ｓ３にてスイッチング素子Ｍ１のオン指令信号Ｓｉｎ１がＨｉからＬｏに変化すると、第１スイッチング素子ＳＷ１がオフしてスイッチング素子Ｍ１のオン固定期間を終了すると共に、第４スイッチング素子ＳＷ４を第３設定時間ｔｂだけオンする。これにより、動作期間Ｓ４では、電流はスイッチング素子Ｍ１のゲート端子Ｇから第２リアクトルＬ２を介して第４スイッチング素子ＳＷ４に流れ込む（図１４）。
　この電流経路により、第２リアクトルＬ２とスイッチング素子Ｍ１の入力容量との間で共振動作が生じ、スイッチング素子Ｍ１のゲート蓄積電荷によるエネルギによって第２リアクトルＬ２は励磁される。その結果、ゲート電圧Ｖｇ１はゼロに向けて減少し、第２リアクトルＬ２の電流ｉＬ２は正方向に増加する。
　なお、ゲート電圧Ｖｇ１の極性が負になることはない。仮に負になっても第２スイッチング素子ＳＷ２の寄生ダイオードがオンして、ゲート電圧Ｖｇ１はゼロにクランプされる。
　また、ゲート電圧Ｖｇ１が閾値電圧以下になると、スイッチング素子Ｍ１はオフし、インダクタンス成分Ｌは電流を継続して流すように作用するため、スイッチング素子Ｍ２の寄生ダイオードがオンする。その結果、スイッチング素子Ｍ１のドレイン電流Ｉｄ１は、Ｉｄからゼロに変化し、スイッチング素子Ｍ２のドレイン電流Ｉｄ２は、ゼロから－Ｉｄに変化する。
　次に、時刻ｓ４～ｓ５の動作期間Ｓ５は、第２リアクトルＬ２の蓄積エネルギを直流電源３に回生する回生期間である。
　時刻ｓ４にて、第４スイッチング素子ＳＷ４がオフすると共に、第５スイッチング素子ＳＷ５を第４設定時間ｔｃだけオンする。第２リアクトルＬ２は、電流を継続して流すように作用するため、この動作期間Ｓ５では、電流は第２リアクトルＬ２から第５スイッチング素子ＳＷ５を介して直流電源３の正極に流れ込む。そして、直流電源３の負極から第２スイッチング素子ＳＷ２の寄生ダイオードを介して第２リアクトルＬ２に帰還する。
　また、スイッチング素子Ｍ１のドレイン電流Ｉｄ１は０を継続し、スイッチング素子Ｍ２では、寄生ダイオードのオン状態が継続してドレイン電流Ｉｄ２が流れる（図１５）。
　この電流経路により、動作期間Ｓ５では、第２リアクトルＬ２の蓄積エネルギを直流電源３に回生する。即ち、動作期間Ｓ４および動作期間Ｓ５において、スイッチング素子Ｍ１のゲート蓄積電荷によるエネルギは、第２リアクトルＬ２によって直流電源３に回生される。
　なお、この動作期間Ｓ５において、電流は第２スイッチング素子ＳＷ２の寄生ダイオードを通過しているが、第２スイッチング素子ＳＷ２をオンさせて第２スイッチング素子ＳＷ２本体を流れるようにしても良い。その場合、導通損失が低減される。
　次に、時刻ｓ５～ｓ６の動作期間Ｓ６は、スイッチング素子Ｍ１のオフ固定期間である。
　時刻ｓ５にて、第５スイッチング素子ＳＷ５がオフすると共に、第２スイッチング素子ＳＷ２をオンする。仮に、スイッチング素子Ｍ１のゲート蓄積電荷が残留していた場合、スイッチング素子Ｍ１のゲート端子Ｇから第２スイッチング素子ＳＷ２を介してスイッチング素子Ｍ１のソース端子Ｓに電流が流れる（図１６）。
　この電流経路により、動作期間Ｓ６では、ゲート電圧Ｖｇ１はゼロに固定され、スイッチング素子Ｍ１はオフを継続する。
　次に、時刻ｓ６～ｓ０の動作期間Ｓ７は、引き続き、スイッチング素子Ｍ１のオフ固定期間である。
　時刻ｓ６にて、スイッチング素子Ｍ２のオン指令信号Ｓｉｎ２がＬｏからＨｉに変化すると、スイッチング素子Ｍ２のゲート端子Ｇは充電されてオンする。その結果、スイッチング素子Ｍ２の寄生ダイオードに流れていた電流は、スイッチング素子Ｍ２本体を流れるように変化してソース端子Ｓからドレイン端子Ｄへ流れる（図１７）。
　これにより、ドレイン電圧Ｖｄｓ１はＶｄｄ＋Ｖｆ２からＶｄｄに変化し、スイッチング素子Ｍ２のドレイン電圧Ｖｄｓ２は－Ｖｆ２からゼロに変化する。
　以上のように、スイッチング素子Ｍ１は、通常オンによるターンオンと、ターンオフとを繰り返す。この場合、電力変換装置１０は、バッテリ１２の直流電力を直流母線１１Ａ、１１Ｂ間に伝送する。
　なお、スイッチング素子Ｍ１が、通常オンによるターンオンとターンオフとを繰り返してバッテリ１２が放電される場合、スイッチング素子Ｍ２は、同期整流によるターンオンと、ターンオフとを繰り返す動作となる。また、スイッチング素子Ｍ１が、同期整流によるターンオンとターンオフとを繰り返してバッテリ１２が充電される場合、スイッチング素子Ｍ２は、通常オンによるターンオンと、ターンオフとを繰り返す動作となる。
　この実施の形態によるゲート駆動回路ＧＤ１では、スイッチング素子Ｍ１のゲート端子Ｇに接続される第１ノードＮ１に第１リアクトルＬ１の第１端子と第２リアクトルＬ２の第１端子とが接続される。第１リアクトルＬ１の第２端子は第３スイッチング素子ＳＷ３を介して直流電源３の正極に接続される。第２リアクトルＬ２の第２端子は第４スイッチング素子ＳＷ４を介して直流電源３の負極に接続されると共に、第５スイッチング素子ＳＷ５を介して直流電源３の正極に接続される。
　ゲート駆動回路ＧＤ１がスイッチング素子Ｍ１をターンオンする際、充電用インダクタンス素子を介してゲート端子Ｇを充電、即ちスイッチング素子Ｍ１の入力容量を充電する。その後、第１スイッチング素子ＳＷ１をオンしてゲート電圧Ｖｇ１を固定する。
　また、ゲート駆動回路ＧＤ１がスイッチング素子Ｍ１をターンオフする際、スイッチング素子Ｍ１の入力容量の充電エネルギは、放電用インダクタンス素子を介して放電され、その後、第２スイッチング素子ＳＷ２をオンしてゲート電圧Ｖｇ１を０に固定する。
　この実施の形態では、第２リアクトルＬ２と直流電源３の正極との間に第５スイッチング素子ＳＷ５を設けたため、放電用インダクタンス素子である第２リアクトルＬ２を充電用インダクタンス素子としても利用できる。即ち、放電用インダクタンス素子は第２リアクトルＬ２であり、充電用インダクタンス素子として第１リアクトルＬ１と第２リアクトルＬ２との双方が利用できる。
　なお、第２リアクトルＬ２は、スイッチング素子Ｍ１のターンオフ時における電力回生に用いられる放電用インダクタンス素子であり、第１リアクトルＬ１よりもインダクタンス値が高く設定される。
　また、ゲート駆動回路ＧＤ１は、第１スイッチング素子ＳＷ１をオンしてスイッチング素子Ｍ１のオン状態を継続するオン固定期間Ｔ３、Ｓ３に先だって、スイッチング素子Ｍ１のゲート端子Ｇを充電するゲート充電期間Ｔ２、Ｓ２と、スイッチング素子Ｍ１の状態がダイオード整流であるか否かを判定する判定期間Ｔ１、Ｓ１とを有してスイッチング素子Ｍ１をターンオンする。
　そして、判定期間Ｔ１において、スイッチング素子Ｍ１の状態がダイオード整流であると判定されると、続くゲート充電期間Ｔ２では、第５スイッチング素子ＳＷ５をオンして第２リアクトルＬ２を介してゲート端子Ｇを充電する。また、判定期間Ｓ１において、スイッチング素子Ｍ１の状態がダイオード整流でないと判定されると、続くゲート充電期間Ｓ２では、第３スイッチング素子ＳＷ３をオンして第１リアクトルＬ１を介してゲート端子Ｇを充電する。
　ところで、スイッチング素子は、印加電圧に応じて入力容量が変動し、例えば印加電圧が数ボルトの場合は、印加電圧が数百ボルトの場合に比べて入力容量が数十倍大きい事が広く知られている。スイッチング素子の寄生ダイオードが整流している時、ドレイン電圧は数ボルトの－Ｖｆになるため、スイッチング素子の入力容量は、スイッチング素子に高電圧、例えば主電圧Ｖｄｄが印加されている時より格段と大きくなる。
　この実施の形態では、スイッチング素子Ｍ１がダイオード整流している時に、ゲート充電期間Ｔ２において第５スイッチング素子ＳＷ５を第１設定時間ｔａだけオンし、第２リアクトルＬ２を介してスイッチング素子Ｍ１の入力容量Ｃｉｓｓを充電する。
　第２リアクトルＬ２を介して入力容量Ｃｉｓｓを充電する際の電流ｉＬ２は、三角関数を用いて以下の式（１）で表せる。なお、第２リアクトルＬ２を流れる電流ｉＬ２は、電力回生時に直流電源３に流れる電流方向を正方向としている。
Figure JPOXMLDOC01-appb-M000001
　この場合、第１リアクトルＬ１よりもインダクタンス値が高い第２リアクトルＬ２を介してスイッチング素子Ｍ１の入力容量Ｃｉｓｓを充電する。このように、入力容量Ｃｉｓｓの増加に伴って、高いインダクタンスＬ２を用いて入力容量Ｃｉｓｓを充電するため、充電電流（－ｉＬ２）が抑制され、ゲート駆動回路ＧＤ１の導通損失が低減し消費電力の低減が可能になる。
　仮に、スイッチング素子Ｍ１の寄生ダイオードが整流している時に、第１リアクトルＬ１を介してスイッチング素子Ｍ１の入力容量Ｃｉｓｓを充電したとする。この場合、充電電流の最大値および導通時間が増加して、ゲート駆動回路ＧＤ１の導通損失およびスイッチング損失が増加し消費電力の増加につながる。
　このように、この実施の形態によるゲート駆動回路ＧＤ１は、スイッチング素子Ｍ１の同期整流のターンオン時における消費電力を低減でき、低消費電力で小型の回路構成が得られる。
　さらに、第２リアクトルＬ２と直流電源３の正極との間に設けられた第５スイッチング素子ＳＷ５は、電力回生時に利用することで損失低減を図れる。即ち、第２リアクトルＬ２の蓄積エネルギを直流電源３に回生する回生期間Ｔ５、Ｓ５に第５スイッチング素子ＳＷ５をオンすることにより、導通損失を低減して消費電力を低減できる。
　また、各スイッチング素子Ｍ１、Ｍ２のゲート駆動回路ＧＤ１、ＧＤ２の消費電力が低減できるため、電力変換装置１０の電力損失を低減して装置構成の小型化、低コスト化を実現できる。
　ところで、一般的なＳｉ（Ｓｉｌｉｃｏｎ）素子のダイオードは順方向から逆方向に切り替わる瞬間、即ちリカバリ時に大きな過渡電流が流れ、比較的高いリカバリサージが発生する。これは順方向通電時にドリフト層内に蓄積した少数キャリアが、消滅するまでの期間に電気伝導に寄与してしまうためである。
　一方、近年のスイッチング素子の発展により、例えば高周波動作が可能なＳｉＣ素子のダイオードは電気伝導に使用しない多数キャリアであるため、原理的に少数キャリアの蓄積が発生しない。このため、ＳｉＣ素子のダイオードでは、リカバリ時に接合容量を放電する程度の小さな電流が流れるのみで、リカバリサージ電圧を大幅に低減できる。
　従って、スイッチング素子Ｍ１、Ｍ２（逆並列ダイオードを含む）にＳｉＣ素子を用いると、Ｓｉ素子の場合と比較してターンオン時のリカバリサージ電圧を大幅に低減できる。これは、例えばスイッチング素子Ｍ１のターンオン時に、スイッチング素子Ｍ１に直接接続されるスイッチング素子Ｍ２に発生するリカバリサージ電圧が大幅に低減される事による。
　これに対してターンオフ時のサージ電圧は、Ｓｉ素子およびＳｉＣ素子の違いに依らず、スイッチング素子本体に流れる電流の増加に伴って増加することが広く知られている。
　このため、スイッチング素子Ｍ１、Ｍ２（逆並列ダイオードを含む）にＳｉＣ素子を用いると、Ｓｉ素子の場合と比較して第１リアクトルＬ１のインダクタンスＬ１を小さく設定することが可能となる。なお、第２リアクトルＬ２については、インダクタンスＬ２を、Ｓｉ素子およびＳｉＣ素子に依らずサージ電圧がスイッチング素子Ｍ１、Ｍ２の耐圧を超えないように設定する。
　この実施の形態では、インダクタンスＬ２がインダクタンスＬ１より高く設定される。このため、ターンオン時のリカバリサージ電圧を低減できてインダクタンスＬ１を小さく設定できるＳｉＣ素子を、スイッチング素子Ｍ１、Ｍ２に効果的に適用できて、上述した効果、即ち、ゲート駆動回路ＧＤ１の消費電力低減化が効果的に図れる。
　なお、ゲート充電期間Ｔ２において第５スイッチング素子ＳＷ５がオンする第１設定時間ｔａは、充電によりゲート電圧Ｖｇ１が電源電圧Ｖｄｃ以上になるように設定するのが望ましい。この場合、直流電源３の負極がスイッチング素子Ｍ１のソース端子Ｓに接続されているため、電源電圧Ｖｄｃは直流電源３の正極とソース端子Ｓとの間の電圧に等しい。これにより、続くオン固定期間Ｔ３において、直流電源３の正極から第１スイッチング素子ＳＷ１を介してゲート端子Ｇに突入電流が流れ込むのを防止できる。
　この場合、ゲート電圧Ｖｇ１が電源電圧Ｖｄｃ以上になると、第１スイッチング素子ＳＷ１の寄生ダイオードと第４スイッチング素子ＳＷ４の寄生ダイオードとがオンする。これにより、第２リアクトルＬ２から第１スイッチング素子ＳＷ１の寄生ダイオードを介して直流電源３の正極に電流が流れる。そして、その電流は直流電源３の負極から第４スイッチング素子ＳＷ４の寄生ダイオードを介して第２リアクトルＬ２に帰還する。この電流経路により、ゲート電圧Ｖｇ１は電源電圧Ｖｄｃにクランプされる。その結果、スイッチング素子Ｍ１のゲート電圧Ｖｇ１が過電圧になることが防止できる。
　このように、ゲート電圧Ｖｇ１が電源電圧Ｖｄｃ以上になるように第１設定時間ｔａを設定することにより、続くオン固定期間Ｔ３に効率良く繋いでスイッチング素子Ｍ１のオン状態を継続させることができ、ゲート駆動回路ＧＤ１の消費電力の低減を実現できる。
　また、スイッチング素子Ｍ１が通常オンする場合においても同様に、ゲート充電期間Ｓ２において第３スイッチング素子ＳＷ３がオンする第２設定時間ｔａ１は、充電によりゲート電圧Ｖｇ１が電源電圧Ｖｄｃ以上になるように設定するのが望ましい。これにより、続くオン固定期間Ｓ３において、直流電源３の正極から第１スイッチング素子ＳＷ１を介してゲート端子Ｇに突入電流が流れ込むのを防止できる。
　この場合、ゲート電圧Ｖｇ１が電源電圧Ｖｄｃ以上になると、第１スイッチング素子ＳＷ１の寄生ダイオードとダイオードＤ１とがオンする。これにより、第１リアクトルＬ１から第１スイッチング素子ＳＷ１の寄生ダイオードを介して直流電源３の正極に電流が流れる。そして、その電流は直流電源３の負極からダイオードＤ１を介して第１リアクトルＬ１に帰還する。この電流経路により、ゲート電圧Ｖｇ１は電源電圧Ｖｄｃにクランプされ過電圧になることが防止できる。
　このように、ゲート電圧Ｖｇ１が電源電圧Ｖｄｃ以上になるように第２設定時間ｔａ１を設定することにより、続くオン固定期間Ｓ３に効率良く繋いでスイッチング素子Ｍ１のオン状態を継続させることができ、ゲート駆動回路ＧＤ１の消費電力の低減を実現できる。
　次に、第２リアクトルＬ２を励磁する励磁期間Ｔ４における、第４スイッチング素子ＳＷ４がオンする第３設定時間ｔｂについて説明する。
　励磁期間Ｔ４では、第２リアクトルＬ２を介してスイッチング素子Ｍ１の入力容量Ｃｉｓｓを放電するもので、ゲート電圧Ｖｇ１は、三角関数を用いて以下の式（２）で表せる。
Figure JPOXMLDOC01-appb-M000002
　この励磁期間Ｔ４において、第２リアクトルＬ２の電流ｉＬ２は、以下の式（３）で表せる。
Figure JPOXMLDOC01-appb-M000003
　上述したように、第２リアクトルＬ２とスイッチング素子Ｍ１の入力容量との間で共振動作が生じ、スイッチング素子Ｍ１のゲート蓄積電荷によるエネルギによって第２リアクトルＬ２は励磁される。そして、ゲート電圧Ｖｇ１はゼロに向けて減少し、第２リアクトルＬ２の電流ｉＬ２は正方向に増加する。
　上記第３設定時間ｔｂを、第２リアクトルＬ２のインダクタンスＬ２とスイッチング素子Ｍ１の入力容量Ｃｉｓｓとで決定される共振周期ＴＲの１／４に設定すると、ゲート電圧Ｖｇ１はゼロになり、第２リアクトルＬ２の電流ｉＬ２を最大にすることができる。即ち、スイッチング素子Ｍ１のゲート蓄積電荷によるエネルギを無駄なく第２リアクトルＬ２に移動させることが可能になる。
　なお、共振周期ＴＲは、以下の式（４）で表せる。
Figure JPOXMLDOC01-appb-M000004
　次に、第２リアクトルＬ２の蓄積エネルギを直流電源３に回生する回生期間Ｔ５における、第５スイッチング素子ＳＷ５がオンする第４設定時間ｔｃについて説明する。
　回生期間Ｔ５では、第２リアクトルＬ２から第５スイッチング素子ＳＷ５を介して直流電源３に電力回生し、このときの第２リアクトルＬ２の電流ｉＬ２は、三角関数を用いて以下の式（５）で表せる。
Figure JPOXMLDOC01-appb-M000005
　上記第３設定時間ｔｂ（共振周期ＴＲの１／４）にて第２リアクトルＬ２に移動したエネルギは、続く同等時間（共振周期ＴＲの１／４）にて第５スイッチング素子ＳＷ５を介して直流電源３に電力回生される。このため、上記第４設定時間ｔｃを、第３設定時間ｔｂと同様に、第２リアクトルＬ２のインダクタンスＬ２とスイッチング素子Ｍ１の入力容量Ｃｉｓｓとで決定される共振周期ＴＲの１／４に設定する。
　これにより、第２リアクトルＬ２の電流ｉＬ２をゼロにすることができ、スイッチング素子Ｍ１のゲート蓄積電荷によるエネルギを無駄なく第２リアクトルＬ２を介して直流電源３に回生し、続くオフ固定期間Ｔ６に効率良く繋いでスイッチング素子Ｍ１のオフ状態を継続させることができる。
　また、第５スイッチング素子ＳＷ５を介して直流電源３に電力回生される回生期間Ｔ５に、第５スイッチング素子ＳＷ５の寄生ダイオードの導通を避けることができる。
　このように、第３設定時間ｔｂおよび第４設定時間ｔｃを、それぞれ共振周期ＴＲの１／４に設定することにより、スイッチング素子Ｍ１のゲート蓄積電荷によるエネルギを効率良く直流電源３へ電力回生することができ、ゲート駆動回路ＧＤ１の消費電力の低減を実現できる。
　なお、スイッチング素子Ｍ１が通常オンする場合においても、同様に、励磁期間Ｓ４における第３設定時間ｔｂ、および回生期間Ｓ５における第４設定時間ｔｃを、第２リアクトルＬ２のインダクタンスＬ２とスイッチング素子Ｍ１の入力容量Ｃｉｓｓとで決定される共振周期ＴＲの１／４に設定することにより、同様の効果が得られる。
実施の形態２．
　図１８は実施の形態２によるゲート駆動回路、およびゲート駆動回路を用いてスイッチング制御される電力変換装置の構成を示す図である。
　図１８に示すように、ゲート駆動回路ＧＤ１の主回路１Ａは、直流電源３の正極と第１ノードＮ１との間で第１スイッチング素子ＳＷ１に直列接続される第１抵抗Ｒ１を備え、さらに、直流電源３の負極と第１ノードＮ１との間で第２スイッチング素子ＳＷ２に直列接続される第２抵抗Ｒ２を備える。その他の構成は、上記実施の形態１の図１で示したものと同様であり、図１と対応もしくは相当する構成部分には同一の符号を付す。
　この実施の形態においても、ゲート駆動回路ＧＤ１の制御回路２は上記実施の形態１と同様に主回路１Ａ内の第１～第５スイッチング素子ＳＷ１～ＳＷ５を制御し、主回路１Ａは同様に動作して、実施の形態１と同様の効果が得られる。
　この場合、ゲート充電期間Ｔ２、Ｓ２からオン固定期間Ｔ３、Ｓ３に移行する際の、ゲート電圧Ｖｇ１と電源電圧Ｖｄｃとの電位差に基づいた突入電流が第１抵抗Ｒ１により防止できる。また、回生期間Ｔ５、Ｓ５からオフ固定期間Ｔ６、Ｓ６に移行する際の、ゲート電圧Ｖｇ１とゼロ電圧との電位差に基づいた突入電流が第２抵抗Ｒ２により防止できる。これにより、ゲート駆動回路ＧＤ１内の過電流を防止でき、さらに低消費電力および信頼性向上が図れる。
　なお、第１抵抗Ｒ１の代わりに第１スイッチング素子ＳＷ１の内部抵抗を利用し、第２抵抗Ｒ２の代わりに第２スイッチング素子ＳＷ２の内部抵抗を利用することでも、上述した突入電流を抑制することができる。この実施の形態では、第１、第２抵抗Ｒ１、Ｒ２を別途設けたことにより、確実に突入電流を防止できる。
実施の形態３．
　図１９は実施の形態３によるゲート駆動回路、およびゲート駆動回路を用いてスイッチング制御される電力変換装置の構成を示す図である。
　図１９に示すように、ゲート駆動回路ＧＤ１は、直流電源４から電源供給されてスイッチング素子Ｍ１をオン／オフ駆動する主回路１Ｂと、主回路１Ｂを制御する制御回路２とを備える。この実施の形態では、直流電源４は、第１直流電源４Ａと第２直流電源４Ｂとを直列接続して構成され、第１直流電源４Ａと第２直流電源４Ｂとの接続点がスイッチング素子Ｍ１のソース端子Ｓに接続される。その他の構成は、上記実施の形態１の図１で示したものと同様であり、図１と対応もしくは相当する構成部分には同一の符号を付す。
　なお、第１直流電源４Ａの直流電圧（以下、第１電源電圧と称す）をＶｄｃ１、第２直流電源４Ｂの直流電圧（以下、第２電源電圧と称す）をＶｄｃ２とする。また、電源電圧Ｖｄｃである直流電源４の電圧は、Ｖｄｃ１＋Ｖｄｃ２となる。電源電圧Ｖｄｃの大部分は第１電源電圧Ｖｄｃ１であり、第２電源電圧Ｖｄｃ２は、例えば１０％程度で良い。
　また、ここでもゲート駆動回路ＧＤ１が直流電源４を備えるものとするが、直流電源４はゲート駆動回路ＧＤ１の外部に設けても良い。
　ゲート駆動回路ＧＤ１、ＧＤ２は同様の構成で同様に動作するため、以下、スイッチング素子Ｍ１を駆動するゲート駆動回路ＧＤ１について詳細に説明し、ゲート駆動回路ＧＤ２の説明は省略する。
　図２０は、スイッチング素子Ｍ１が同期整流する場合における、駆動周期Ｔの１周期分の各部の波形図を示す。スイッチング素子Ｍ１は、同期整流によりターンオンし、その後ターンオフする。図２０に示すように、時刻ｔ０～ｔ６にて１周期が７つの動作期間Ｔ１～Ｔ７に分割される。各動作期間Ｔ１～Ｔ７における電流経路を図２１～図２７に示す。
　この実施の形態３では、ゲート駆動回路ＧＤ１の制御回路２は、上記実施の形態１と同様に主回路１Ｂ内の第１～第５スイッチング素子ＳＷ１～ＳＷ５を制御するものであるが、電流経路を含む動作が実施の形態１と異なる。
　なお、実施の形態１と同様に、オフ固定期間からオン固定期間に至る動作を示す動作期間Ｔ１～Ｔ３をターンオンする期間とする。また、オン固定期間からオフ固定期間に至る動作を示す動作期間Ｔ４～Ｔ７をターンオフする期間とする。
　時刻ｔ０～ｔ１の動作期間Ｔ１は、スイッチング素子Ｍ１のオフ固定期間であると共に、スイッチング素子Ｍ１の状態を判定する判定期間である。
　この動作期間Ｔ１では、スイッチング素子Ｍ１はオフ状態を継続しているが、オン指令信号Ｓｉｎ２の変化により時刻ｔ０にてスイッチング素子Ｍ２がオフすると、インダクタンス成分Ｌは電流を継続して流すように作用するため、スイッチング素子Ｍ１の寄生ダイオードがオンする。即ち、スイッチング素子Ｍ１は寄生ダイオードを介して電流が流れるダイオード整流の状態になる。
　第２スイッチング素子ＳＷ２はオンを継続しているため、スイッチング素子Ｍ１のゲート端子Ｇから第２スイッチング素子ＳＷ２を介して第２直流電源４Ｂの負極に電流が流れる。その後、電流は第２直流電源４Ｂの正極からスイッチング素子Ｍ１のソース端子に流れる。この電流経路によって、ゲート電圧Ｖｇ１は－Ｖｄｃ２に固定され、スイッチング素子Ｍ１はオフを継続する（図２１）。
　このダイオード整流の状態では、電流ＩＬおよびドレイン電流Ｉｄ１は、絶対値がＩｄに等しく、スイッチング素子Ｍ２のドレイン電流Ｉｄ２はゼロになる。また、ドレイン電圧Ｖｄｓ１は－Ｖｆ１に、スイッチング素子Ｍ２のドレイン電圧Ｖｄｓ２はＶｄｄ＋Ｖｆ１にそれぞれ変化する。
　制御回路２では、スイッチング素子Ｍ１の状態がダイオード整流であるか否かを上記実施の形態１と同様に判定する。そしてこの場合、制御回路２は、スイッチング素子Ｍ１の状態を、ダイオード整流であると判定する。
　次に、時刻ｔ１～ｔ２の動作期間Ｔ２は、スイッチング素子Ｍ１のゲート端子Ｇを充電するゲート充電期間である。
　時刻ｔ１にてスイッチング素子Ｍ１のオン指令信号Ｓｉｎ１がＬｏからＨｉに変化すると、第２スイッチング素子ＳＷ２がオフしてスイッチング素子Ｍ２のオン固定期間を終了すると共に、スイッチング素子Ｍ１の状態がダイオード整流であることの判定を受けて、第５スイッチング素子ＳＷ５を第１設定時間ｔａだけオンする。これにより、動作期間Ｔ２では、第１直流電源４Ａの正極から第５スイッチング素子ＳＷ５を介して第２リアクトルＬ２に電流が流れ込む。そして、その電流は、第２リアクトルＬ２からスイッチング素子Ｍ１のゲート端子Ｇへ流れ、第１直流電源４Ａの負極へ帰還する（図２２）。
　この動作により、ゲート端子Ｇは第２リアクトルＬ２を介して充電され、ゲート電圧Ｖｇ１は－Ｖｄｃ２から正方向に変化して正極へ移行する。ゲート電圧Ｖｇ１が閾値電圧を超えるとスイッチング素子Ｍ１がオンし、スイッチング素子Ｍ１の寄生ダイオードに流れていた電流は、スイッチング素子Ｍ１本体を流れるように変化してソース端子Ｓからドレイン端子Ｄへ流れる。これにより、ドレイン電圧Ｖｄｓ１は－Ｖｆ１からゼロに変化し、スイッチング素子Ｍ２のドレイン電圧Ｖｄｓ２はＶｄｄ＋Ｖｆ１からＶｄｄに変化する。
　なお、第５スイッチング素子ＳＷ５がオンする第１設定時間ｔａは、充電によりゲート電圧Ｖｇ１が第１電源電圧Ｖｄｃ１以上になるように設定するのが望ましい。この場合、第１直流電源４Ａの負極がスイッチング素子Ｍ１のソース端子Ｓに接続されているため、第１電源電圧Ｖｄｃ１は直流電源４の正極とソース端子Ｓとの間の電圧に等しい。これにより、続くオン固定期間Ｔ３において、直流電源４の正極から第１スイッチング素子ＳＷ１を介してゲート端子Ｇに突入電流が流れ込むのを防止できる。
　次に、時刻ｔ２～ｔ３の動作期間Ｔ３は、スイッチング素子Ｍ１のオン状態を継続するオン固定期間である。
　時刻ｔ２にて、第５スイッチング素子ＳＷ５をオフすると共に、第１スイッチング素子ＳＷ１をオンする。この時、ゲート電圧Ｖｇ１が第１電源電圧Ｖｄｃ１未満の場合、直流電源４の正極（第１直流電源４Ａの正極）から第１スイッチング素子ＳＷ１を介してゲート端子Ｇに電流が流れる。その電流は、スイッチング素子Ｍ１のソース端子Ｓから第１直流電源４Ａの負極へ帰還する。この電流経路によって、スイッチング素子Ｍ１のゲート電圧Ｖｇ１は第１電源電圧Ｖｄｃ１に固定される。ゲート電圧Ｖｇ１が第１電源電圧Ｖｄｃ１と等しくなると、電流の流れは停止し、スイッチング素子Ｍ１はオン状態を継続する。　このとき、スイッチング素子Ｍ１に流れる電流は、スイッチング素子Ｍ１本体を流れてソース端子Ｓからドレイン端子Ｄへ流れ続ける（図２３）。
　次に、時刻ｔ３～ｔ４の動作期間Ｔ４は、第２リアクトルＬ２を励磁する励磁期間である。
　時刻ｔ３にてスイッチング素子Ｍ１のオン指令信号Ｓｉｎ１がＨｉからＬｏに変化すると、第１スイッチング素子ＳＷ１がオフしてスイッチング素子Ｍ１のオン固定期間を終了すると共に、第４スイッチング素子ＳＷ４を第３設定時間ｔｂだけオンする。第３設定時間ｔｂは、上記実施の形態１と同様に設定する。これにより、動作期間Ｔ４では、スイッチング素子Ｍ１のゲート端子Ｇから第２リアクトルＬ２を介して第４スイッチング素子ＳＷ４に電流が流れる。その電流は、第４スイッチング素子ＳＷ４から直流電源４の負極（第２直流電源４Ｂの負極）を介してスイッチング素子Ｍ１のソース端子Ｓへ帰還する（図２４）。
　この電流経路により、第２リアクトルＬ２とスイッチング素子Ｍ１の入力容量との間で共振動作が生じ、スイッチング素子Ｍ１のゲート蓄積電荷によるエネルギによって第２リアクトルＬ２は励磁される。その結果、ゲート電圧Ｖｇ１は負方向に変化して正極から負極に向かい、第２リアクトルＬ２の電流ｉＬ２はゼロから正方向に増加する。
　ゲート電圧Ｖｇ１が閾値電圧以下になると、スイッチング素子Ｍ１はオフし、ダイオード整流の状態に移行する。
　次に、時刻ｔ４～ｔ５の動作期間Ｔ５は、第２リアクトルＬ２の蓄積エネルギを直流電源４に回生する回生期間である。
　時刻ｔ４にて、第４スイッチング素子ＳＷ４がオフすると共に、第５スイッチング素子ＳＷ５を第４設定時間ｔｃだけオンする。第４設定時間ｔｃは、上記実施の形態１と同様に設定する。
　第２リアクトルＬ２は、電流を継続して流すように作用するため、この動作期間Ｔ５では、電流は第２リアクトルＬ２から第５スイッチング素子ＳＷ５を介して第１直流電源４Ａの正極に流れ込む。そして、第１直流電源４Ａと第２直流電源４Ｂとの接続点、第２直流電源４Ｂの負極、さらに第２スイッチング素子ＳＷ２の寄生ダイオードを介して第２リアクトルＬ２に帰還する。そして、第２リアクトルＬ２に流れる電流ｉＬ２はゼロに近づいて行く。また、スイッチング素子Ｍ１は、ダイオード整流の状態を継続する（図２５）。
　また、スイッチング素子Ｍ１がダイオード整流の状態であるため、ドレイン電圧Ｖｄｓ１は－Ｖｆ１になり、スイッチング素子Ｍ２のドレイン電圧Ｖｄｓ２はＶｄｄ＋Ｖｆ１となる。
　この電流経路により、動作期間Ｔ５では、第２リアクトルＬ２の蓄積エネルギを直流電源４に回生する。即ち、動作期間Ｔ４および動作期間Ｔ５において、スイッチング素子Ｍ１のゲート蓄積電荷によるエネルギは、第２リアクトルＬ２によって直流電源４に回生される。
　なお、図示していないが、第２リアクトルＬ２から第５スイッチング素子ＳＷ５を介して第１直流電源４Ａの正極に流れ込んだ電流は、以下の経路にも流れる。即ち、第１直流電源４Ａと第２直流電源４Ｂとの接続点から、スイッチング素子Ｍ１のソース端子Ｓを介して第２リアクトルＬ２へ帰還する経路を形成する。この電流経路によってゲート電圧Ｖｇ１は負極へ変化して行く。なお、ゲート電圧Ｖｇ１が－Ｖｄｃ２より低くなることはない。仮に、ゲート電圧Ｖｇ１が－Ｖｄｃ２より低くなっても、第２スイッチング素子ＳＷ２の寄生ダイオードがオンして、ゲート電圧Ｖｇ１は－Ｖｄｃ２にクランプされる。
　また、この動作期間Ｔ５において、電流は第２スイッチング素子ＳＷ２の寄生ダイオードを通過しているが、第２スイッチング素子ＳＷ２をオンさせて第２スイッチング素子ＳＷ２本体を流れるようにしても良い。その場合、導通損失が低減される。
　次に、時刻ｔ５～ｔ６の動作期間Ｔ６は、スイッチング素子Ｍ１のオフ固定期間である。
　時刻ｔ５にて、第５スイッチング素子ＳＷ５がオフすると共に、第２スイッチング素子ＳＷ２をオンする。これにより、スイッチング素子Ｍ１のゲート端子Ｇから第２スイッチング素子ＳＷ２を介して第２直流電源４Ｂの負極に電流が流れる。その電流は、第２直流電源４Ｂの正極からスイッチング素子Ｍ１のソース端子Ｓへ帰還する（図２６）。
　この電流経路により、動作期間Ｔ５では、ゲート電圧Ｖｇ１は－Ｖｄｃ２に固定され、スイッチング素子Ｍ１はオフを継続する。
　次に、時刻ｔ６～ｔ０の動作期間Ｔ７は、引き続き、スイッチング素子Ｍ１のオフ固定期間である。
　時刻ｔ６にて、スイッチング素子Ｍ２のオン指令信号Ｓｉｎ２がＬｏからＨｉに変化すると、スイッチング素子Ｍ２のゲート端子Ｇは充電されてオンする。その結果、スイッチング素子Ｍ２のドレイン端子Ｄからソース端子Ｓへ流れる電流は、インダクタンス成分Ｌへ流れ込む（図２７）。
　この動作期間Ｔ７では、スイッチング素子Ｍ１の寄生ダイオードはオフするため、スイッチング素子Ｍ１のドレイン電圧Ｖｄｓ１は、－Ｖｆ１からＶｄｄへ変化する。一方、スイッチング素子Ｍ２のドレイン電圧Ｖｄｓ２は、Ｖｄｄ＋Ｖｆ１からゼロに変化する。また、ゲート電圧Ｖｇ１は－Ｖｄｃ２に固定された状態を継続する。
　以上のように、スイッチング素子Ｍ１は、同期整流によるターンオンと、ターンオフとを繰り返す。この場合、電力変換装置１０は、直流母線１１Ａ、１１Ｂ間の直流電力からバッテリ１２に電力供給する。
　この実施の形態では、直流電源４を第１直流電源４Ａと第２直流電源４Ｂとを直列接続して構成し、第１直流電源４Ａと第２直流電源４Ｂとの接続点がスイッチング素子Ｍ１のソース端子Ｓに接続される。このため、ゲート駆動回路ＧＤ１により、スイッチング素子Ｍ１のオフ時、ゲート電圧Ｖｇ１の負電圧保持が可能となる。例えば、スイッチング素子Ｍ１に直列接続されたスイッチング素子Ｍ２のドレイン電圧変動に起因してスイッチング素子Ｍ１の誤点弧が発生することがあるが、そのような誤点弧を防止できる。
　なお、上述した説明では、スイッチング素子Ｍ１が同期整流ではなく通常オンする場合の説明を省略したが、その場合も、スイッチング素子Ｍ１のオフ時、ゲート電圧Ｖｇ１の負電圧保持が可能となり、誤点弧を防止できる。
　このため、上記実施の形態１と同様に、低消費電力で小型の回路構成が得られると共に、さらに信頼性が向上する。
　また、各スイッチング素子Ｍ１、Ｍ２のゲート駆動回路ＧＤ１、ＧＤ２の消費電力が低減でき、さらに信頼性が向上するため、電力変換装置１０の電力損失を低減して装置構成の小型化、低コスト化を実現でき、さらに信頼性が向上する。
実施の形態４．
　次に、実施の形態４について説明する。図２８は実施の形態４によるゲート駆動回路および電力変換装置の構成を示す図である。
　上記実施の形態１～３では、電力変換装置１０として、バッテリ１２の充放電動作を行うＤＣ／ＤＣコンバータを示したが、この実施の形態では、電力変換装置１０Ａとしてインバータを用いる。
　図２８に示すように、電力変換装置１０Ａは、三相（Ｕ、Ｖ、Ｗ）構成のインバータであり、直流母線１１Ａ、１１Ｂ間に、３個のレグ１３Ｕ、１３Ｖ、１３Ｗを並列接続して備える。各レグ１３Ｕ、１３Ｖ、１３Ｗは、２つのスイッチング素子Ｍ１、Ｍ２を直列接続して成る。また、電力変換装置１０Ａは、各スイッチング素子Ｍ１、Ｍ２を駆動するためにそれぞれゲート駆動回路ＧＤ１、ＧＤ２を備える。そして、２つのスイッチング素子Ｍ１、Ｍ２の接続点から負荷であるモータ１２Ａに電力供給する。
　この場合、電力変換装置１０Ａは、モータ１２Ａの各相コイルのインダクタンス成分ＬＵ、ＬＶ、ＬＷを介してモータ１２Ａに電力供給する。即ち、各インダクタンス成分ＬＵ、ＬＶ、ＬＷを流れる電流ＩＬＵ、ＩＬＶ、ＩＬＷが各相電流となる。
　なお、電力変換装置１０Ａは、三相に限らず、例えば単相フルブリッジインバータでも良い。
　ゲート駆動回路ＧＤ１、ＧＤ２は、上記実施の形態１と同様の構成で同様に動作する。この場合、電力変換装置１０Ａは、三相（Ｕ、Ｖ、Ｗ）構成であるため、相毎に（２π／３）ずれた交流波形を出力するように、各相のレグ１３Ｕ、１３Ｖ、１３Ｗが駆動される。
　Ｕ相のレグ１３Ｕについて、各スイッチング素子Ｍ１、Ｍ２の同期整流によるターンオン動作を、図２９～図３２に基づいて以下に説明する。図２９、図３０は、相電流ＩＬＵが正の場合を示し、図３１、図３２は、相電流ＩＬＵが負の場合を示す。この場合、Ｕ相のレグ１３Ｕからインダクタンス成分ＬＵに流れる電流ＩＬＵの絶対値をＩｄとする。
　なお、Ｖ相、Ｗ相についても同様に動作するため説明を省略する。
　スイッチング素子Ｍ１がオフしてスイッチング素子Ｍ２がオンしている状態（ゲート駆動回路ＧＤ１の動作期間Ｔ７に相当）では、相電流ＩＬＵは、直流母線１１Ａからスイッチング素子Ｍ１を介してモータ１２Ａに流れる（図２９）。
　次いで、スイッチング素子Ｍ２がオフすると、スイッチング素子Ｍ１、Ｍ２の同時オンを防止する短絡防止期間（ゲート駆動回路ＧＤ１の動作期間Ｔ１に相当）となる。この期間は、スイッチング素子Ｍ２のオン指令信号Ｓｉｎ２がＨｉからＬｏに変化した後にスイッチング素子Ｍ１のオン指令信号Ｓｉｎ１がＬｏからＨｉになる前の期間であり、スイッチング素子Ｍ１のオフ固定期間であると共に、スイッチング素子Ｍ１の状態を判定する判定期間である。スイッチング素子Ｍ１はオフ状態を継続しているが、スイッチング素子Ｍ２がオフすると、モータ１２Ａのインダクタンス成分ＬＵは電流を継続して流すように作用するため、スイッチング素子Ｍ１の寄生ダイオードがオンする。即ち、スイッチング素子Ｍ１は寄生ダイオードを介して電流が流れるダイオード整流の状態になる（図３０）。
　このダイオード整流の状態では、相電流ＩＬＵおよびドレイン電流Ｉｄ１は、絶対値がＩｄに等しく、スイッチング素子Ｍ２のドレイン電流Ｉｄ２はゼロになる。また、ドレイン電圧Ｖｄｓ１は－Ｖｆ１に、スイッチング素子Ｍ２のドレイン電圧Ｖｄｓ２はＶｄｄ＋Ｖｆ１にそれぞれ変化する。
　ゲート駆動回路ＧＤ１の制御回路２では、スイッチング素子Ｍ１の状態がダイオード整流であるか否かを判定する。判定は、オン指令信号Ｓｉｎ１とスイッチング素子Ｍ１、Ｍ２のドレイン電流Ｉｄ１、Ｉｄ２、相電流ＩＬＵによる電流情報とに基づいて行う。このように、制御回路２は、オン指令信号Ｓｉｎ１と３種の電流情報により高精度にダイオード整流であるか否かを判定することができる。
　この場合、制御回路２は、スイッチング素子Ｍ１の状態を、ダイオード整流であると判定する。
　なお、制御回路２は、オン指令信号Ｓｉｎ１とスイッチング素子Ｍ１、Ｍ２のドレイン電圧Ｖｄｓ１、Ｖｄｓ２による電圧情報とに基づいて、スイッチング素子Ｍ１の状態がダイオード整流であるか否かを判定しても良い。その場合、電流情報を用いる場合よりパラメータが少なく制御が簡素化できる。
　そして、上記実施の形態１と同様に、スイッチング素子Ｍ１がダイオード整流している時に、ゲート充電期間Ｔ２において第５スイッチング素子ＳＷ５を第１設定時間ｔａだけオンし、第２リアクトルＬ２を介してスイッチング素子Ｍ１の入力容量Ｃｉｓｓを充電する。その後、第５スイッチング素子ＳＷ５をオフすると共に、第１スイッチング素子ＳＷ１をオンして、スイッチング素子Ｍ１のオン状態を継続する動作期間Ｔ３に至る。
　次に、相電流ＩＬＵが負の場合を示す。スイッチング素子Ｍ２がオフしてスイッチング素子Ｍ１がオンしている状態（ゲート駆動回路ＧＤ２の動作期間Ｔ７に相当）では、モータ１２Ａからスイッチング素子Ｍ１に流れる相電流ＩＬＵはモータ１２Ａに還流する（図３１）。
　次いで、スイッチング素子Ｍ１がオフすると、スイッチング素子Ｍ１、Ｍ２の同時オンを防止する短絡防止期間（ゲート駆動回路ＧＤ２の動作期間Ｔ１に相当）となる。この期間は、スイッチング素子Ｍ１のオン指令信号Ｓｉｎ１がＨｉからＬｏに変化した後にスイッチング素子Ｍ２のオン指令信号Ｓｉｎ２がＬｏからＨｉになる前の期間であり、スイッチング素子Ｍ２のオフ固定期間であると共に、スイッチング素子Ｍ２の状態を判定する判定期間である。スイッチング素子Ｍ２はオフ状態を継続しているが、スイッチング素子Ｍ１がオフすると、モータ１２Ａのインダクタンス成分ＬＵは電流を継続して流すように作用するため、スイッチング素子Ｍ２の寄生ダイオードがオンする。即ち、スイッチング素子Ｍ２は寄生ダイオードを介して電流が流れるダイオード整流の状態になる（図３２）。
　このダイオード整流の状態では、相電流ＩＬＵおよびスイッチング素子Ｍ２のドレイン電流Ｉｄ２は、絶対値がＩｄに等しく、スイッチング素子Ｍ１のドレイン電流Ｉｄ１はゼロになる。また、スイッチング素子Ｍ２のドレイン電圧Ｖｄｓ２は－Ｖｆ２に、スイッチング素子Ｍ１のドレイン電圧Ｖｄｓ１はＶｄｄ＋Ｖｆ２にそれぞれ変化する。
　ゲート駆動回路ＧＤ２の制御回路２では、スイッチング素子Ｍ２の状態がダイオード整流であるか否かを判定する。判定は、オン指令信号Ｓｉｎ２とスイッチング素子Ｍ１、Ｍ２のドレイン電流Ｉｄ１、Ｉｄ２、相電流ＩＬＵによる電流情報とに基づいて行う。このように、制御回路２は、オン指令信号Ｓｉｎ２と３種の電流情報により高精度にダイオード整流であるか否かを判定することができる。
　この場合、ゲート駆動回路ＧＤ２の制御回路２は、スイッチング素子Ｍ２の状態を、ダイオード整流であると判定する。
　なお、ゲート駆動回路ＧＤ２の制御回路２は、オン指令信号Ｓｉｎ２とスイッチング素子Ｍ１、Ｍ２のドレイン電圧Ｖｄｓ１、Ｖｄｓ２による電圧情報とに基づいて、スイッチング素子Ｍ２の状態がダイオード整流であるか否かを判定しても良い。その場合、電流情報を用いる場合よりパラメータが少なく制御が簡素化できる。
　そして、ゲート駆動回路ＧＤ２は、スイッチング素子Ｍ２がダイオード整流している時に、ゲート充電期間Ｔ２において第５スイッチング素子ＳＷ５を第１設定時間ｔａだけオンし、第２リアクトルＬ２を介してスイッチング素子Ｍ２の入力容量Ｃｉｓｓを充電する。その後、第５スイッチング素子ＳＷ５をオフすると共に、第１スイッチング素子ＳＷ１をオンして、スイッチング素子Ｍ２のオン状態を継続する動作期間Ｔ３に至る。
　この実施の形態においても、各ゲート駆動回路ＧＤ１、ＧＤ２は、各スイッチング素子Ｍ１、Ｍ２をターンオンする際のゲート充電期間Ｔ２に先だって、ダイオード整流であるか否かを高精度に判定する。そして、ダイオード整流である場合は、ゲート充電期間Ｔ２において第５スイッチング素子ＳＷ５を第１設定時間ｔａだけオンし、インダクタンス値が高い第２リアクトルＬ２を介して各スイッチング素子Ｍ１、Ｍ２の入力容量Ｃｉｓｓを充電する。
　このように、入力容量Ｃｉｓｓの増加に伴って、高いインダクタンスＬ２を用いて入力容量Ｃｉｓｓを充電するため、充電電流（－ｉＬ２）が抑制され、ゲート駆動回路ＧＤ１、ＧＤ２の導通損失が低減し消費電力の低減が可能になる。また、上記実施の形態１と同様に、第２リアクトルＬ２の蓄積エネルギを直流電源３に回生する回生期間Ｔ５、Ｓ５に第５スイッチング素子ＳＷ５をオンすることにより、導通損失を低減して消費電力を低減できる。
　また、各スイッチング素子Ｍ１、Ｍ２のゲート駆動回路ＧＤ１、ＧＤ２の消費電力が低減できるため、電力変換装置１０Ａの電力損失を低減して装置構成の小型化、低コスト化を実現できる。
　なお、上記各実施の形態では、ＤＣ／ＤＣコンバータあるいはインバータを用いた電力変換装置１０、１０Ａを示したが、ゲート駆動回路ＧＤ１は、スイッチング素子を有する電力変換装置に広く利用できる。
　本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
　１，１Ａ，１Ｂ　主回路、２　制御回路、３，４　直流電源、４Ａ　第１直流電源、４Ｂ　第２直流電源、１０，１０Ａ　電力変換装置、１１Ａ，１１Ｂ　直流母線、１２　バッテリ、１２Ａ　モータ、１３，１３Ｕ，１３Ｖ，１３Ｗ　レグ、Ｄ１　ダイオード、Ｇ　ゲート端子、ＧＤ１，ＧＤ２　ゲート駆動回路、ＧＳＷ１～ＧＳＷ５　駆動信号、Ｌ，ＬＵ，ＬＶ，ＬＷ　インダクタンス成分、Ｌ１　第１リアクトル、Ｌ２　第２リアクトル、Ｍ１，Ｍ２　スイッチング素子、Ｎ１　第１ノード、Ｒ１　第１抵抗、Ｒ２　第２抵抗、Ｓ　ソース端子、ＳＷ１　第１スイッチング素子、ＳＷ２　第２スイッチング素子、ＳＷ３　第３スイッチング素子、ＳＷ４　第４スイッチング素子、ＳＷ５　第５スイッチング素子、Ｔ１　判定期間、Ｔ２　ゲート充電期間、Ｔ３　オン固定期間、Ｔ４　励磁期間、Ｔ５　回生期間、Ｔ６，Ｔ７　オフ固定期間、ｔａ　第１設定時間、ｔａ１　第２設定時間、ｔｂ　第３設定時間、ｔｃ　第４設定時間。

Claims (15)

  1. 直流電源から電源供給されてスイッチング素子を駆動するゲート駆動回路において、
    前記スイッチング素子のゲート端子に接続される第１ノードと、
    前記直流電源の正極と前記第１ノードとの間に接続される第１スイッチング素子と、
    前記直流電源の負極と前記第１ノードとの間に接続される第２スイッチング素子と、
    前記第１ノードに第１端子が接続される第１リアクトルと、
    前記第１ノードに第１端子が接続される第２リアクトルと、
    前記直流電源の正極と前記第１リアクトルの第２端子との間に接続される第３スイッチング素子と、
    前記直流電源の負極と前記第２リアクトルの第２端子との間に接続される第４スイッチング素子と、
    前記直流電源の正極と前記第２リアクトルの前記第２端子との間に接続される第５スイッチング素子と、
    前記直流電源の負極にアノードが、前記第１リアクトルの前記第２端子にカソードが接続されるダイオードと、
    前記スイッチング素子への駆動信号に基づいて前記第１～第５スイッチング素子をスイッチング制御する制御回路とを備える、
    ゲート駆動回路。
  2. 前記第１リアクトルのインダクタンスよりも前記第２リアクトルのインダクタンスを大きくした、
    請求項１に記載のゲート駆動回路。
  3. 前記第１スイッチング素子がオン状態で前記第２～第５スイッチング素子がオフ状態である、前記スイッチング素子のオン固定期間と、
    前記オン固定期間に先立って、前記スイッチング素子の前記ゲート端子を充電するゲート充電期間と、
    前記ゲート充電期間に先立って、前記スイッチング素子の状態がダイオード整流であるか否かを判定する判定期間とを有し、
    前記判定期間において、前記スイッチング素子の状態がダイオード整流と判定されると、前記ゲート充電期間において、前記第５スイッチング素子が第１設定時間だけオンして、前記第２リアクトルを介して前記スイッチング素子の前記ゲート端子を充電する、
    請求項１または請求項２に記載のゲート駆動回路。
  4. 前記ゲート充電期間において、前記第５スイッチング素子がオンする前記第１設定時間は、前記スイッチング素子の前記ゲート端子、ソース端子間の電圧が、前記直流電源の正極、前記ソース端子間の電圧以上となるように設定される、
    請求項３に記載のゲート駆動回路。
  5. 前記判定期間において、前記スイッチング素子の状態がダイオード整流でないと判定されると、前記ゲート充電期間において、前記第３スイッチング素子が第２設定時間だけオンして、前記第１リアクトルを介して前記スイッチング素子の前記ゲート端子を充電する、
    請求項３または請求項４に記載のゲート駆動回路。
  6. 前記オン固定期間の終了後に、前記第４スイッチング素子が第３設定時間だけオンして、前記スイッチング素子の前記ゲート端子の蓄積エネルギにより前記第２リアクトルを励磁する励磁期間と、
    続いて前記第５スイッチング素子が第４設定時間だけオンして、前記第２リアクトルの蓄積エネルギを前記直流電源に回生する回生期間と、
    続いて前記第２スイッチング素子がオン状態で前記第１、第３～第５スイッチング素子がオフ状態である、前記スイッチング素子のオフ固定期間とを有する、
    請求項３から請求項５のいずれか１項に記載のゲート駆動回路。
  7. 前記第３設定時間および前記第４設定時間は、前記第２リアクトルのインダクタンスと前記スイッチング素子の入力容量とで決定される共振周期の１／４に設定される、
    請求項６に記載のゲート駆動回路。
  8. 前記直流電源の正極と前記第１ノードとの間で前記第１スイッチング素子に直列接続される第１抵抗と、
    前記直流電源の負極と前記第１ノードとの間で前記第２スイッチング素子に直列接続される第２抵抗とを備える、
    請求項１から請求項７のいずれか１項に記載のゲート駆動回路。
  9. 前記直流電源の負極が前記スイッチング素子のソース端子に接続される、
    請求項１から請求項８のいずれか１項に記載のゲート駆動回路。
  10. 前記直流電源は、第１直流電源と第２直流電源とを直列接続して構成され、該第１直流電源と該第２直流電源との接続点が前記スイッチング素子のソース端子に接続される、
    請求項１から請求項８のいずれか１項に記載のゲート駆動回路。
  11. 直流母線間に、２つのスイッチング素子を直列接続して成るレグを少なくとも１つ備え、前記２つのスイッチング素子の接続点からインダンタンス成分を介して負荷に電力供給する電力変換装置において、
    前記各スイッチング素子を駆動するために、それぞれ請求項１から請求項１０のいずれか１項に記載のゲート駆動回路を備える、
    電力変換装置。
  12. 直流母線間に、２つのスイッチング素子を直列接続して成るレグを少なくとも１つ備え、前記２つのスイッチング素子の接続点からインダンタンス成分を介して負荷に電力供給する電力変換装置において、
    前記各スイッチング素子を駆動するために、それぞれ請求項３から請求項７のいずれか１項に記載のゲート駆動回路を備え、
    前記各ゲート駆動回路の前記制御回路は、前記判定期間において、前記２つのスイッチング素子にそれぞれ流れる各電流と、該２つのスイッチング素子の前記接続点から前記インダンタンス成分を介して前記負荷に流れる電流とに基づいて駆動対象のスイッチング素子の状態を判定する、
    電力変換装置。
  13. 直流母線間に、２つのスイッチング素子を直列接続して成るレグを少なくとも１つ備え、前記２つのスイッチング素子の接続点からインダンタンス成分を介して負荷に電力供給する電力変換装置において、
    前記各スイッチング素子を駆動するために、それぞれ請求項３から請求項７のいずれか１項に記載のゲート駆動回路を備え、
    前記各ゲート駆動回路の前記制御回路は、前記判定期間において、前記２つのスイッチング素子のドレイン端子、ソース端子間の各電圧に基づいて駆動対象のスイッチング素子の状態を判定する、
    電力変換装置。
  14. 前記直流母線間の直流電力と前記負荷の直流電力との間で電力変換するＤＣ／ＤＣコンバータで構成される、
    請求項１１から請求項１３のいずれか１項に記載の電力変換装置。
  15. 前記直流母線間の直流電力と前記負荷の交流電力との間で電力変換するインバータで構成される、
    請求項１１から請求項１３のいずれか１項に記載の電力変換装置。
PCT/JP2019/008553 2018-04-19 2019-03-05 ゲート駆動回路および電力変換装置 WO2019202862A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019526338A JP6567235B1 (ja) 2018-04-19 2019-03-05 ゲート駆動回路および電力変換装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-080693 2018-04-19
JP2018080693 2018-04-19

Publications (1)

Publication Number Publication Date
WO2019202862A1 true WO2019202862A1 (ja) 2019-10-24

Family

ID=68239171

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/008553 WO2019202862A1 (ja) 2018-04-19 2019-03-05 ゲート駆動回路および電力変換装置

Country Status (1)

Country Link
WO (1) WO2019202862A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10784794B2 (en) * 2017-08-28 2020-09-22 Efficient Power Conversion Corporation GaN FET gate driver for self-oscillating converters

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015119625A (ja) * 2013-11-15 2015-06-25 パナソニックＩｐマネジメント株式会社 駆動装置、電力変換装置
JP2016123199A (ja) * 2014-12-25 2016-07-07 パナソニックＩｐマネジメント株式会社 駆動装置、電力変換装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015119625A (ja) * 2013-11-15 2015-06-25 パナソニックＩｐマネジメント株式会社 駆動装置、電力変換装置
JP2016123199A (ja) * 2014-12-25 2016-07-07 パナソニックＩｐマネジメント株式会社 駆動装置、電力変換装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10784794B2 (en) * 2017-08-28 2020-09-22 Efficient Power Conversion Corporation GaN FET gate driver for self-oscillating converters

Similar Documents

Publication Publication Date Title
JP4881952B2 (ja) Ｄｃ／ｄｃ電力変換装置
JP6369808B2 (ja) 駆動装置、電力変換装置
EP1748539B1 (en) Switching power supply with surge voltage suppression
JP4772542B2 (ja) 電力変換装置
US9487098B2 (en) Power conversion apparatus
US9231479B2 (en) Power supply device
WO2015118631A1 (ja) 車載充電器、車載充電器におけるサージ抑制方法
WO2011161729A1 (ja) Ｄｃ－ｄｃコンバータ
JP7140045B2 (ja) 駆動回路
US10530269B2 (en) AC-DC converter
US6570780B2 (en) Resonant inverter control system
US20080037290A1 (en) Ac-dc converter and method for driving for ac-dc converter
KR20130020527A (ko) 게이트 구동 회로 및 전력 변환 장치
US9496790B2 (en) Power conversion device
KR20120137519A (ko) 전력 변환 장치
JP2009017772A (ja) Ｄｃ／ｄｃ電力変換装置
WO2011036912A1 (ja) 電力変換装置
US10305367B2 (en) Power conversion circuit
WO2019202862A1 (ja) ゲート駆動回路および電力変換装置
JP6709965B2 (ja) スナバ回路、及びそれを用いた電力変換システム
JP4885155B2 (ja) Ｄｃ／ｄｃ電力変換装置
JP6567235B1 (ja) ゲート駆動回路および電力変換装置
JP2001333576A (ja) Ｄｃ／ｄｃコンバータの制御方法
US11190107B2 (en) Auxiliary power supply circuit, power supply apparatus, and power supply circuit
JP4970009B2 (ja) スイッチング素子のゲート駆動回路

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2019526338

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19788587

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19788587

Country of ref document: EP

Kind code of ref document: A1