WO2019166925A1 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- WO2019166925A1 WO2019166925A1 PCT/IB2019/051445 IB2019051445W WO2019166925A1 WO 2019166925 A1 WO2019166925 A1 WO 2019166925A1 IB 2019051445 W IB2019051445 W IB 2019051445W WO 2019166925 A1 WO2019166925 A1 WO 2019166925A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- layer
- insulating layer
- conductive layer
- gas
- film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 230
- 238000000034 method Methods 0.000 title claims description 96
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000007789 gas Substances 0.000 claims abstract description 161
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 133
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 127
- 239000001301 oxygen Substances 0.000 claims abstract description 127
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 124
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 124
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 48
- 239000001257 hydrogen Substances 0.000 claims abstract description 47
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 38
- 238000012545 processing Methods 0.000 claims abstract description 30
- 238000009832 plasma treatment Methods 0.000 claims description 49
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 28
- 229910052710 silicon Inorganic materials 0.000 claims description 28
- 239000010703 silicon Substances 0.000 claims description 28
- 229910052802 copper Inorganic materials 0.000 claims description 25
- 239000010949 copper Substances 0.000 claims description 25
- 229910052782 aluminium Inorganic materials 0.000 claims description 21
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 238000005229 chemical vapour deposition Methods 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 11
- 229910052709 silver Inorganic materials 0.000 claims description 9
- 239000004332 silver Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 239000010931 gold Substances 0.000 claims description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 7
- 239000000203 mixture Substances 0.000 abstract description 11
- 239000012212 insulator Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 630
- 239000010408 film Substances 0.000 description 202
- 239000012535 impurity Substances 0.000 description 65
- 239000000758 substrate Substances 0.000 description 61
- 230000015572 biosynthetic process Effects 0.000 description 60
- 230000006870 function Effects 0.000 description 59
- 108091006146 Channels Proteins 0.000 description 51
- 239000011701 zinc Substances 0.000 description 47
- 239000000463 material Substances 0.000 description 39
- 239000003990 capacitor Substances 0.000 description 38
- 239000004973 liquid crystal related substance Substances 0.000 description 38
- 238000010438 heat treatment Methods 0.000 description 34
- 150000002500 ions Chemical class 0.000 description 23
- 239000013078 crystal Substances 0.000 description 20
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 16
- 238000004544 sputter deposition Methods 0.000 description 16
- 125000004429 atom Chemical group 0.000 description 15
- 230000008569 process Effects 0.000 description 15
- 239000010409 thin film Substances 0.000 description 14
- 230000004888 barrier function Effects 0.000 description 12
- 239000004020 conductor Substances 0.000 description 12
- 230000001965 increasing effect Effects 0.000 description 12
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 11
- 229910052796 boron Inorganic materials 0.000 description 11
- 230000005669 field effect Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- 239000011574 phosphorus Substances 0.000 description 10
- 229910052698 phosphorus Inorganic materials 0.000 description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- 238000000151 deposition Methods 0.000 description 9
- 230000008021 deposition Effects 0.000 description 9
- 229910052738 indium Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000007547 defect Effects 0.000 description 8
- 229910052733 gallium Inorganic materials 0.000 description 8
- 229910000449 hafnium oxide Inorganic materials 0.000 description 8
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 8
- 150000002431 hydrogen Chemical class 0.000 description 8
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 8
- 229910052757 nitrogen Inorganic materials 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 8
- 238000005477 sputtering target Methods 0.000 description 8
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 239000011777 magnesium Substances 0.000 description 7
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 7
- 239000002096 quantum dot Substances 0.000 description 7
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 230000002349 favourable effect Effects 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 229910052749 magnesium Inorganic materials 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- -1 tungsten nitride Chemical class 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 5
- 239000002159 nanocrystal Substances 0.000 description 5
- 239000010936 titanium Chemical group 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 229910052725 zinc Inorganic materials 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical group [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical group [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 4
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 229910052735 hafnium Inorganic materials 0.000 description 4
- 239000001307 helium Substances 0.000 description 4
- 229910052734 helium Inorganic materials 0.000 description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 4
- 229960001730 nitrous oxide Drugs 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910052724 xenon Inorganic materials 0.000 description 4
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical group [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000004040 coloring Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 229910001882 dioxygen Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000012447 hatching Effects 0.000 description 3
- 229910052743 krypton Inorganic materials 0.000 description 3
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Chemical group 0.000 description 3
- 229910052754 neon Inorganic materials 0.000 description 3
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000004549 pulsed laser deposition Methods 0.000 description 3
- 229910052717 sulfur Inorganic materials 0.000 description 3
- 239000011593 sulfur Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 210000005252 bulbus oculi Anatomy 0.000 description 2
- 238000003776 cleavage reaction Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 229910001195 gallium oxide Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- PLDDOISOJJCEMH-UHFFFAOYSA-N neodymium(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Nd+3].[Nd+3] PLDDOISOJJCEMH-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 description 2
- 239000001272 nitrous oxide Substances 0.000 description 2
- 235000013842 nitrous oxide Nutrition 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000006722 reduction reaction Methods 0.000 description 2
- 230000007017 scission Effects 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052727 yttrium Inorganic materials 0.000 description 2
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical group [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000005264 High molar mass liquid crystal Substances 0.000 description 1
- 206010021143 Hypoxia Diseases 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 239000004983 Polymer Dispersed Liquid Crystal Substances 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910008813 Sn—Si Inorganic materials 0.000 description 1
- 239000004974 Thermotropic liquid crystal Substances 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical group [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical group [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- ZMIGMASIKSOYAM-UHFFFAOYSA-N cerium Chemical group [Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce] ZMIGMASIKSOYAM-UHFFFAOYSA-N 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000002050 diffraction method Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 210000001508 eye Anatomy 0.000 description 1
- 210000000744 eyelid Anatomy 0.000 description 1
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 210000003128 head Anatomy 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical group [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000003094 microcapsule Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical group [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 238000007645 offset printing Methods 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- GPPXJZIENCGNKB-UHFFFAOYSA-N vanadium Chemical group [V]#[V] GPPXJZIENCGNKB-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
- H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/42—Bombardment with radiation
- H01L21/423—Bombardment with radiation with high-energy radiation
- H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/426—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
- H01L21/441—Deposition of conductive or insulating materials for electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
- H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
- H01L21/47635—After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
- G02F1/13685—Top gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/3115—Doping the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/3115—Doping the insulating layers
- H01L21/31155—Doping the insulating layers by ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
- H01L21/385—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
Definitions
- One embodiment of the present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.
- One embodiment of the present invention relates to a transistor and a method for manufacturing the transistor.
- one embodiment of the present invention is not limited to the above technical field.
- Technical fields of one embodiment of the present invention disclosed in this specification and the like include semiconductor devices, display devices, light-emitting devices, power storage devices, memory devices, electronic devices, lighting devices, input devices, input / output devices, and driving methods thereof , Or a method for producing them, can be mentioned as an example.
- a semiconductor device refers to any device that can function by utilizing semiconductor characteristics.
- An oxide semiconductor using a metal oxide has attracted attention as a semiconductor material applicable to a transistor.
- a plurality of oxide semiconductor layers are stacked, and among the plurality of oxide semiconductor layers, the oxide semiconductor layer serving as a channel contains indium and gallium, and the proportion of indium is the proportion of gallium.
- a semiconductor device is disclosed in which the field effect mobility (which may be simply referred to as mobility or ⁇ FE) is increased by increasing the field effect mobility.
- a metal oxide that can be used for a semiconductor layer can be formed by a sputtering method or the like, it can be used for a semiconductor layer of a transistor included in a large display device.
- a transistor using a metal oxide has higher field-effect mobility than that of using amorphous silicon, and thus a high-performance display device provided with a driver circuit can be realized.
- Patent Document 2 discloses a semiconductor device using a low-resistance conductive material.
- Patent Document 2 discloses a method for forming copper, which is one of low-resistance conductive materials.
- An object of one embodiment of the present invention is to provide a semiconductor device with favorable electrical characteristics and a manufacturing method thereof. Another object is to provide a semiconductor device with stable electrical characteristics and a manufacturing method thereof. Another object of one embodiment of the present invention is to provide a highly reliable display device.
- One embodiment of the present invention includes a first step of forming a semiconductor layer containing a metal oxide, a second step of covering the semiconductor layer to form a first insulating layer, and the first insulating layer over the first insulating layer.
- the third step of forming the first conductive film, and the first conductive layer is formed by etching a part of the first conductive film, and the first conductive layer overlaps the semiconductor layer. 4th process of forming 1 area
- the first conductive layer includes copper, silver, gold, or aluminum.
- the first treatment is a plasma treatment in an atmosphere containing a mixed gas of a first gas containing an oxygen element and not containing a hydrogen element and a second gas containing a hydrogen element and no oxygen element.
- the second insulating layer is formed by a plasma chemical vapor deposition method using a film forming gas containing the first gas and a third gas containing a silicon element.
- the sixth step is continuously performed after the fifth step without exposure to the atmosphere.
- One embodiment of the present invention includes a first step of forming a semiconductor layer containing a metal oxide, a second step of covering the semiconductor layer to form a first insulating layer, and a first insulating layer.
- a third step of sequentially forming a first metal oxide film and a first conductive film, and a part of the first conductive film and the first metal oxide film are etched first.
- a sixth step is
- the first conductive layer includes copper, silver, gold, or aluminum.
- the first treatment is a plasma treatment in an atmosphere containing a mixed gas of a first gas containing an oxygen element and not containing a hydrogen element and a second gas containing a hydrogen element and no oxygen element.
- the second insulating layer is formed by a plasma chemical vapor deposition method using a film forming gas containing the first gas and a third gas containing a silicon element.
- the sixth step is continuously performed after the fifth step without exposure to the atmosphere.
- the first gas contains N 2 O or O 2 and the second gas contains NH 3 or H 2 .
- the semiconductor layer is formed by sequentially forming the second metal oxide film and the third metal oxide film, and then the second metal oxide layer and the first metal oxide film.
- the third metal oxide layer is preferably formed by etching and processing, and the third metal oxide layer is preferably formed so as to have higher crystallinity than the second metal oxide layer.
- the seventh step of forming the first conductive layer, and the third step covering the first conductive layer between the seventh step and the first step are performed.
- an eighth step of forming the insulating layer is performed.
- the semiconductor layer is preferably formed so as to overlap with the first conductive layer.
- a semiconductor device with favorable electrical characteristics and a manufacturing method thereof can be provided.
- a semiconductor device with stable electrical characteristics and a manufacturing method thereof can be provided.
- One embodiment of the present invention can provide a highly reliable display device.
- FIGS. 9A to 9E illustrate a method for manufacturing a transistor.
- FIGS. FIGS. 4A to 4D illustrate a method for manufacturing a transistor.
- FIGS. (A) And (B) is a top view of a display device. Sectional drawing of a display apparatus. Sectional drawing of a display apparatus. Sectional drawing of a display apparatus. Sectional drawing of a display apparatus. (A) is a block diagram of a display device. (B) and (C) are circuit diagrams.
- (A), (C) and (D) are circuit diagrams of a display device.
- (B) is a timing chart.
- (A) And (B) is a structural example of a display module.
- (A), (B), (C), (D), and (E) are configuration examples of electronic devices.
- (A), (B), (C), (D), (E), (F), and (G) are configuration examples of electronic devices.
- (A), (B), (C) and (D) are structural examples of electronic devices.
- the functions of the source and drain of a transistor may be interchanged when a transistor with a different polarity is used or when the direction of current changes during circuit operation.
- the terms “source” and “drain” can be used interchangeably.
- the channel length direction of a transistor refers to one of directions parallel to a straight line connecting the source region and the drain region with the shortest distance. That is, the channel length direction corresponds to one of the directions of current flowing through the semiconductor layer when the transistor is on.
- the channel width direction is a direction orthogonal to the channel length direction. Note that depending on the structure and shape of the transistor, the channel length direction and the channel width direction may not be determined as one.
- “electrically connected” includes a case of being connected via “something having an electric action”.
- the “thing having some electric action” is not particularly limited as long as it can exchange electric signals between connection targets.
- “thing having some electric action” includes electrodes, wiring, switching elements such as transistors, resistance elements, inductors, capacitors, and other elements having various functions.
- film and “layer” can be interchanged.
- conductive layer and “insulating layer” may be interchangeable with the terms “conductive film” and “insulating film”.
- off-state current refers to drain current when a transistor is off (also referred to as a non-conduction state or a cutoff state).
- the off state is a state where the voltage V gs between the gate and the source is lower than the threshold voltage V th in the n-channel transistor (in the case of the p-channel transistor, higher than V th ) unless otherwise specified.
- a display panel which is one embodiment of a display device has a function of displaying (outputting) an image or the like on a display surface. Therefore, the display panel is one mode of the output device.
- a display panel substrate is attached with a connector such as FPC (Flexible Printed Circuit) or TCP (Tape Carrier Package), or the substrate is integrated with a COG (Chip On Glass) method.
- a connector such as FPC (Flexible Printed Circuit) or TCP (Tape Carrier Package)
- COG Chip On Glass
- a display panel module is mounted with a connector such as FPC (Flexible Printed Circuit) or TCP (Tape Carrier Package)
- COG Chip On Glass
- the touch panel which is one embodiment of the display device has a function of displaying an image or the like on the display surface, and a touched object such as a finger or a stylus touching, pressing, or approaching the display surface. And a function as a touch sensor to detect. Accordingly, the touch panel is an embodiment of an input / output device.
- the touch panel can also be called, for example, a display panel with a touch sensor (or display device) or a display panel with a touch sensor function (or display device).
- the touch panel can be configured to include a display panel and a touch sensor panel.
- the display panel may have a function as a touch sensor inside or on the surface.
- a connector or IC mounted on a touch panel substrate may be referred to as a touch panel module, a display module, or simply a touch panel.
- a semiconductor layer in which a channel is formed over a formation surface a gate insulating layer (also referred to as a first insulating layer) over the semiconductor layer, and a gate electrode over the gate insulating layer
- a transistor including a conductive layer also referred to as a first conductive layer
- the semiconductor layer preferably includes a metal oxide exhibiting semiconductor characteristics (hereinafter also referred to as an oxide semiconductor).
- the gate insulating layer is preferably an insulating layer containing an oxide.
- a low-resistance material for the conductive layer is preferable to use as a method for improving the electrical characteristics of the transistor. For example, by using a low-resistance material for a gate electrode, a source or a drain of a transistor, or a wiring connecting the transistors, a parasitic resistance can be reduced and a transistor and a semiconductor device with favorable electrical characteristics can be obtained. .
- any one of, for example, copper, silver, gold, or aluminum is a main component.
- copper or aluminum is preferable because it is excellent in mass productivity.
- copper has the property of being easily oxidized as compared with silver and gold. When copper is oxidized, the resistance of the copper increases, which may adversely affect the electrical characteristics or reliability of the transistor or the semiconductor device including a plurality of transistors.
- Embodiment 1 describes an example in which a conductive layer containing copper as a main component is used for a gate electrode.
- a method for suppressing oxidation of the gate electrode plasma treatment using a mixed gas of a gas containing oxygen and a reducing gas is performed. Thereby, the oxidation of the gate electrode can be suppressed.
- the surface of the gate electrode is formed.
- Plasma treatment is performed on the surface.
- the first gas include nitrogen oxides such as N 2 O (nitrous oxide or dinitrogen monoxide), NO 2 (nitrogen dioxide), and NO (nitrogen monoxide), or O 2 (oxygen) and O 3.
- the second gas for example, a gas containing NH 3 (ammonia) or H 2 (hydrogen) is preferably used.
- a mixed gas used for the plasma treatment it is preferable to use a mixed gas containing a rare gas such as N 2 (nitrogen) or Ar in addition to N 2 O and NH 3 .
- the ratio of the first gas and the second gas in the mixed gas can be controlled by controlling the flow rate of each gas supplied to the plasma processing chamber.
- the ratio of the two types of gas in the mixed gas can be expressed by, for example, a volume ratio, a partial pressure ratio, or a weight ratio.
- the flow rate ratio of the two kinds of gases supplied to the processing chamber is approximately equal to the volume ratio and the partial pressure ratio of the two kinds of gases.
- the ratio of the second gas is too low (the flow rate is too small), the oxidation reaction is dominant over the reduction reaction, and oxide is generated on the surface of the gate electrode.
- the ratio of the second gas is too high, excess hydrogen element in the second gas diffuses into the channel formation region of the semiconductor layer through the gate insulating layer, and the carrier density of the semiconductor layer increases. There is a risk. Therefore, it is preferable that the flow rate of the second gas is at least equal to or less than the flow rate of the first gas. Thereby, the amount of hydrogen element supplied to the semiconductor layer can be reduced. This is because even when there is an unreacted surplus hydrogen element contained in the second gas, the hydrogen element reacts with the oxygen element contained in the first gas and is exhausted from the processing chamber in the form of hydroxide. It is guessed that
- the flow rate ratio between the first gas and the second gas is such that when the flow rate of the first gas is 100%, the flow rate of the second gas is 0.5% to 100%, preferably 1% to 90%. % Or less, more preferably 3% or more and 80% or less, further preferably 3% or more and 60% or less, and further preferably 3% or more and 50% or less.
- an insulating layer containing an oxide is continuously formed without being exposed to the atmosphere.
- the insulating layer is preferably formed by a plasma chemical vapor deposition (plasma CVD) method. At this time, it is preferable that the plasma treatment and the insulating layer deposition be continuously performed in the same deposition chamber in the same apparatus. In addition, it is preferable that the plasma treatment and the insulating layer be formed at the same temperature.
- a mixed gas containing a deposition gas containing a silicon element and the first gas used in the plasma treatment as a film formation gas for forming the insulating layer containing an oxide.
- the interface between the gate insulating layer and the insulating layer can be favorable.
- the silicon oxynitride layer can be formed using N 2 O gas as the first gas and using a mixed gas containing this gas and SiH 4 (silane) gas as a film forming gas.
- the conductive layer containing copper as a main component can be isolated from the insulating layer by being wrapped by the barrier layer.
- titanium nitride, tantalum nitride, tungsten nitride, or the like can be used as the barrier layer. Note that when a barrier layer is formed over a conductive layer containing copper as a main component, a step of removing an oxidized portion of the conductive layer containing copper as a main component may be necessary.
- the plasma treatment can suppress diffusion of copper atoms into the insulating layer without providing a barrier layer over the conductive layer containing copper as a main component.
- oxidation when a silicon oxynitride layer is formed over the conductive layer can be suppressed. That is, the plasma treatment does not require the step of removing the oxidized portion of the conductive layer and the step of forming the barrier layer, and only the plasma treatment is performed before the silicon oxynitride layer is formed over the conductive layer. Therefore, it is possible to easily suppress the oxidation of the conductive layer mainly composed of copper.
- a barrier layer that diffuses copper atoms into the gate insulating layer and a barrier layer that prevents oxygen contained in the gate insulating layer from being attracted to the gate electrode It is preferable to provide a metal oxide layer having a function as Further, the metal oxide layer also functions as a barrier layer that prevents hydrogen and water contained in the gate electrode from diffusing to the gate insulating layer side.
- the metal oxide layer for example, a material which hardly transmits oxygen and hydrogen more than the gate insulating layer can be used. Note that the metal oxide layer is preferably processed so that the shape of the gate electrode and the top surface are approximately the same.
- the top surface shape is approximately the same” means that at least a part of the contour overlaps between the stacked layers.
- the case where the upper layer and the lower layer are processed by the same mask pattern or a part thereof by the same mask pattern is included.
- the contours do not overlap, and the upper layer may be located inside the lower layer, or the upper layer may be located outside the lower layer.
- the gate insulating layer is preferably provided in contact with an upper surface and a side surface of the semiconductor layer processed into an island shape.
- the gate insulating layer preferably contains an oxide.
- the semiconductor layer has a channel formation region where a channel can be formed and a pair of low resistance regions functioning as a source region and a drain region.
- the channel formation region is a region overlapping with the gate electrode in the semiconductor layer.
- the pair of low resistance regions are provided with the channel formation region interposed therebetween and are regions having lower resistance than the channel formation region.
- the pair of low resistance regions preferably include an impurity element.
- the impurity element include hydrogen, boron, carbon, nitrogen, fluorine, phosphorus, sulfur, arsenic, aluminum, magnesium, silicon, and a rare gas element.
- typical examples of rare gas elements include helium, neon, argon, krypton, and xenon. In particular, it preferably contains boron or phosphorus.
- the pair of low resistance regions preferably include an impurity element that easily binds to oxygen.
- an impurity element that easily binds to oxygen.
- boron, phosphorus, aluminum, magnesium, silicon and the like can be mentioned.
- the impurity element is also contained in a portion of the gate insulating layer in contact with the pair of low resistance regions, that is, a portion not overlapping with the gate electrode.
- the impurity is not added to a portion in contact with the channel formation region, that is, a portion overlapping with the gate electrode.
- the impurity element it is more preferable to supply the impurity element by a plasma ion doping method or an ion implantation method.
- a plasma ion doping method or an ion implantation method.
- the depth to which ions are added can be easily adjusted, it is easy to add ions aiming at a region including the gate insulating layer and the semiconductor layer.
- the low resistance region of the semiconductor layer has an impurity concentration of 1 ⁇ 10 19 atoms / cm 3 or more, 1 ⁇ 10 23 atoms / cm 3 or less, preferably 1 ⁇ 10 20 atoms / cm 3 or more, preferably 1 ⁇ 10 22. It is preferable to include a region that is atoms / cm 3 or less.
- the low resistance region of the semiconductor layer preferably has a region with a higher impurity concentration than a region in contact with the low resistance region of the gate insulating layer. Thereby, it can be set as a very low resistance low resistance area
- the region of the gate insulating layer that does not overlap with the gate electrode preferably includes a region where the impurity concentration is lower than that of the low resistance region and higher than the portion overlapping with the gate electrode.
- the impurity element when an element that is easily bonded to oxygen is used as the impurity element, the impurity element exists in a state of being bonded to oxygen in the semiconductor layer. That is, the impurity element deprives the semiconductor layer of oxygen, whereby oxygen vacancies are generated in the semiconductor layer, and carriers are generated by combining the oxygen vacancies with hydrogen in the film. Further, since the impurity element in the semiconductor layer is stably present in an oxidized state, a low-resistance region with low resistance can be realized stably without being desorbed by heat applied during the process. For example, even when a temperature of 400 ° C. or higher, 600 ° C. or higher, or 800 ° C. or higher is applied during the process, a stable low resistance region can be maintained.
- an element that is stabilized by being bonded to oxygen in the semiconductor layer or the gate insulating layer is preferably used.
- an element whose oxide can exist in a solid state in a standard state can be selected from rare gases, typical nonmetallic elements other than hydrogen, typical metallic elements, and transition metal elements.
- boron, phosphorus, aluminum, magnesium, silicon, or the like is preferably used.
- FIG. 1A is a top view of the transistor 100
- FIG. 1B corresponds to a cross-sectional view of a cross-sectional view taken along dashed-dotted line A1-A2 in FIG. 1A
- FIG. 1 corresponds to a cross-sectional view of a cut surface taken along one-dot chain line B1-B2 shown in FIG.
- some components such as a gate insulating layer
- the direction of the alternate long and short dash line A1-A2 corresponds to the channel length direction
- the direction of the alternate long and short dash line B1-B2 corresponds to the channel width direction.
- the top view of the transistor in the subsequent drawings, as in FIG. 1A, some of the components are omitted.
- the transistor 100 is provided over a substrate 102 and includes an insulating layer 103, a semiconductor layer 108, an insulating layer 110, a metal oxide layer 114, a conductive layer 112, an insulating layer 116, and the like.
- the island-shaped semiconductor layer 108 is provided over the insulating layer 103.
- the insulating layer 110 is provided in contact with the upper surface of the insulating layer 103 and the upper surface and side surfaces of the semiconductor layer 108.
- the metal oxide layer 114 and the conductive layer 112 are provided in this order on the insulating layer 110 and overlap with the semiconductor layer 108.
- the insulating layer 116 is provided to cover the upper surface of the insulating layer 110, the side surface of the metal oxide layer 114, and the upper surface of the conductive layer 112.
- Part of the conductive layer 112 functions as a gate electrode.
- a part of the insulating layer 110 functions as a gate insulating layer.
- the transistor 100 is a so-called top gate transistor in which a gate electrode is provided over the semiconductor layer 108.
- the transistor 100 may include a conductive layer 120a and a conductive layer 120b over the insulating layer 116.
- the conductive layer 120a and the conductive layer 120b function as a source electrode or a drain electrode.
- the conductive layer 120a and the conductive layer 120b are electrically connected to a region 108n to be described later through an opening 141a or an opening 141b provided in the insulating layer 116 and the insulating layer 110, respectively.
- the semiconductor layer 108 preferably contains a metal oxide.
- the semiconductor layer 108 includes indium and M (M is gallium, aluminum, silicon, boron, yttrium, tin, copper, vanadium, beryllium, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, One or more selected from hafnium, tantalum, tungsten, or magnesium) and zinc are preferable.
- M is preferably one or more selected from aluminum, gallium, yttrium, or tin.
- an oxide containing indium, gallium, and zinc is preferably used as the semiconductor layer 108.
- the semiconductor layer 108 may have a stacked structure in which layers having different compositions, layers having different crystallinity, or layers having different impurity concentrations are stacked.
- the conductive layer 112 and the metal oxide layer 114 are processed so that their upper surface shapes substantially coincide with each other.
- the metal oxide layer 114 positioned between the insulating layer 110 and the conductive layer 112 functions as a barrier film that prevents oxygen contained in the insulating layer 110 from diffusing to the conductive layer 112 side. Further, the metal oxide layer 114 also functions as a barrier film that prevents hydrogen and water contained in the conductive layer 112 from diffusing to the insulating layer 110 side.
- a material that hardly transmits oxygen and hydrogen more than the insulating layer 110 can be used.
- the metal oxide layer 114 can prevent oxygen from diffusing from the insulating layer 110 to the conductive layer 112 even when a metal material that easily absorbs oxygen, such as aluminum or copper, is used for the conductive layer 112. . Further, even when the conductive layer 112 contains hydrogen, diffusion of hydrogen from the conductive layer 112 to the semiconductor layer 108 through the insulating layer 110 can be prevented. As a result, the carrier density in the channel formation region of the semiconductor layer 108 can be extremely low.
- the metal oxide layer 114 an insulating material or a conductive material can be used. In the case where the metal oxide layer 114 has an insulating property, it functions as part of the gate insulating layer. On the other hand, when the metal oxide layer 114 has conductivity, it functions as a part of the gate electrode.
- an insulating material having a dielectric constant higher than that of silicon oxide is preferably used.
- an aluminum oxide film, a hafnium oxide film, a hafnium aluminate film, or the like is preferably used because the driving voltage can be reduced.
- a conductive oxide such as indium oxide, indium tin oxide (ITO), or indium tin oxide containing silicon (ITSO) can be used.
- ITO indium tin oxide
- ITSO indium tin oxide containing silicon
- a conductive oxide containing indium is preferable because of its high conductivity.
- an oxide material containing one or more of the same elements as the semiconductor layer 108 is preferably used.
- an oxide semiconductor material that can be used for the semiconductor layer 108 is preferably used.
- a metal oxide film formed using the same sputtering target as that of the semiconductor layer 108 is preferably used as the metal oxide layer 114 because the device can be used in common.
- the field effect mobility of the transistor 100 can be increased by using a material whose indium composition is higher than that of the metal oxide layer 114 for the semiconductor layer 108.
- the metal oxide layer 114 is preferably formed using a sputtering apparatus.
- oxygen can be preferably added to the insulating layer 110 and the semiconductor layer 108 by being formed in an atmosphere containing oxygen gas.
- the semiconductor layer 108 includes a region overlapping with the conductive layer 112 and a pair of low resistance regions 108n sandwiching the region.
- a region of the semiconductor layer 108 that overlaps with the conductive layer 112 functions as a channel formation region of the transistor 100.
- the region 108n functions as a source region or a drain region of the transistor 100.
- the region 108n can also be referred to as a region having a lower resistance than the channel formation region, a region with a high carrier concentration, a region with a high oxygen defect density, a region with a high impurity concentration, or an n-type region.
- the region 108n of the semiconductor layer 108 is a region containing an impurity element.
- the impurity element include hydrogen, boron, carbon, nitrogen, fluorine, phosphorus, sulfur, arsenic, aluminum, or a rare gas element.
- typical examples of rare gas elements include helium, neon, argon, krypton, and xenon. In particular, it preferably contains boron or phosphorus. Two or more of these elements may be included.
- the insulating layer 110 has a region in contact with the channel formation region of the semiconductor layer 108, that is, a region overlapping with the conductive layer 112.
- the insulating layer 110 has a region in contact with the low-resistance region 108 n of the semiconductor layer 108 and not overlapping with the conductive layer 112.
- an oxide film is preferably used for the insulating layers 103 and 110 in contact with the channel formation region of the semiconductor layer 108.
- an oxide film such as a silicon oxide film, a silicon oxynitride film, or an aluminum oxide film can be used. Accordingly, oxygen released from the insulating layers 103 and 110 can be supplied to the channel formation region of the semiconductor layer 108 by heat treatment or the like in the manufacturing process of the transistor 100, so that oxygen vacancies in the semiconductor layer 108 can be reduced. .
- regions 112 d in contact with the insulating layer 116 on the side and top surfaces of the conductive layer 112.
- the region 112d is preferably not oxidized.
- a region 112d indicates the surface of the conductive layer 112 as a region where oxidation of the conductive layer 112 is suppressed in the drawing.
- plasma treatment is performed on the region 112d using a mixed gas of a gas containing oxygen and a reducing gas. By the plasma treatment, the region 112d can be prevented from being oxidized, and deterioration of electrical characteristics and reliability of the transistor can be suppressed.
- the conductive layer 112 is preferably a low-resistance conductive material mainly containing any one of copper, silver, gold, aluminum, and the like.
- a conductive material containing copper as a main component is a material having high electrical conductivity and high spreadability, and thus is a wiring material suitable for a semiconductor device (for example, a display device) that particularly requires flexibility. .
- the insulating layer 116 functions as a protective layer that protects the transistor 100.
- the insulating layer 116 preferably has a function of preventing oxygen that can be released from the insulating layer 110 from diffusing outside.
- an inorganic insulating material such as an oxide or a nitride can be used.
- an inorganic insulating material such as silicon nitride, silicon nitride oxide, silicon oxynitride, aluminum oxide, aluminum oxynitride, aluminum nitride, hafnium oxide, or hafnium aluminate can be used.
- the insulating layer 110 has a region 110d containing the impurity element described above.
- the region 110d is located at least near the interface with the region 108n.
- the region 110 d is also located at least near the interface with the insulating layer 103 in a region where the semiconductor layer 108 is not provided and a region where the semiconductor layer 108 is not overlapped with the conductive layer 112.
- the region 110 d is preferably not provided in a portion in contact with the channel formation region of the semiconductor layer 108.
- the insulating layer 103 has a region 103 d containing the above-described impurity element in the vicinity of the interface in contact with the insulating layer 110.
- the region 103d may be provided in the vicinity of the interface in contact with the region 108n.
- the impurity concentration of the portion overlapping with the region 108 n is lower than that of the portion in contact with the insulating layer 110.
- the impurity concentration in the region 108n has a concentration gradient such that the closer to the insulating layer 110, the higher the concentration. Accordingly, the upper portion of the region 108n has a lower resistance, so that the contact resistance with the conductive layer 120a (or the conductive layer 120b) can be more effectively reduced. Further, since the total amount of impurity elements in the region 108n can be reduced as compared with the case where the concentration is uniform over the entire region 108n, the amount of impurities that can diffuse into the channel formation region due to the influence of heat or the like during the manufacturing process. Can be kept low.
- the impurity concentration in the region 110d has a concentration gradient such that the concentration becomes higher as it is closer to the semiconductor layer 108.
- the above-described region 110d to which the impurity element is added can suppress release of oxygen compared to other regions. Therefore, the region 110d located in the vicinity of the interface with the region 108n of the insulating layer 110 functions as a blocking layer for oxygen, and oxygen supplied to the region 108n can be effectively reduced.
- the treatment for adding an impurity element to the region 108n and the region 110d can be performed using the conductive layer 112 as a mask. Accordingly, the region 110d can be formed in a self-aligned manner simultaneously with the formation of the region 108n.
- the region 110d is formed in an insulating layer 110 in order to exaggerately indicate that a portion with a high impurity concentration in the insulating layer 110 is located near the interface with the semiconductor layer 108.
- the hatching pattern is shown only in the vicinity of the semiconductor layer 108 in the middle, the impurity element is actually included in the entire thickness direction of the insulating layer 110.
- Each of the region 108n and the region 110d has an impurity concentration of 1 ⁇ 10 19 atoms / cm 3 or more, 1 ⁇ 10 23 atoms / cm 3 or less, preferably 5 ⁇ 10 19 atoms / cm 3 or more, and 5 ⁇ 10 22 atoms / cm 3. It is preferable to include a region of cm 3 or less, more preferably 1 ⁇ 10 20 atoms / cm 3 or more and 1 ⁇ 10 22 atoms / cm 3 or less.
- the region 108n preferably includes a portion with a higher impurity concentration than the region 110d of the insulating layer 110, because the electric resistance of the region 108n can be reduced more effectively.
- the concentration of the impurity contained in the region 108n and the region 110d is determined by an analysis method such as secondary ion mass spectrometry (SIMS), X-ray photoelectron spectroscopy (XPS), or the like. Can be analyzed. When XPS analysis is used, the concentration distribution in the depth direction can be known by combining ion sputtering from the front side or the back side and XPS analysis.
- SIMS secondary ion mass spectrometry
- XPS X-ray photoelectron spectroscopy
- Oxygen deficiency formed in the semiconductor layer 108 is a problem because it affects transistor characteristics. For example, when an oxygen vacancy is formed in the semiconductor layer 108, hydrogen is bonded to the oxygen vacancy and can serve as a carrier supply source. When a carrier supply source is generated in the semiconductor layer 108, a change in electrical characteristics of the transistor 100, typically, a threshold voltage shift occurs. Therefore, it is preferable that the semiconductor layer 108 has fewer oxygen vacancies.
- the insulating film in the vicinity of the semiconductor layer 108 specifically, the insulating layer 110 located above the semiconductor layer 108 and the insulating layer 103 located below include an oxide film. It is a configuration. By transferring oxygen from the insulating layer 103 and the insulating layer 110 to the semiconductor layer 108 by heat or the like during the manufacturing process, oxygen vacancies in the semiconductor layer 108 can be reduced.
- the semiconductor layer 108 preferably has a region in which the atomic ratio of In is larger than the atomic ratio of M. As the In atomic ratio increases, the field-effect mobility of the transistor can be improved.
- a very large amount of oxygen can be supplied into the semiconductor layer 108 containing a metal oxide, so that a metal oxide material having a large atomic ratio of In can be used.
- a transistor having extremely high field effect mobility, stable electrical characteristics, and high reliability can be realized.
- a metal oxide in which the atomic ratio of In is 1.5 times or more, or 2 times or more, or 3 times or more, or 3.5 times or more, or 4 times or more of the atomic ratio of M can be preferably used.
- a display device with a narrow frame width (also referred to as a narrow frame) can be provided by using the above-described transistor with high field-effect mobility for a gate driver that generates a gate signal.
- a gate driver that generates a gate signal.
- the transistor with high field-effect mobility described above for a source driver particularly, a demultiplexer connected to an output terminal of a shift register included in the source driver
- display with a small number of wirings connected to the display device is achieved.
- the crystallinity of the semiconductor layer 108 can be analyzed by, for example, analyzing using X-ray diffraction (XRD: X-Ray Diffraction), or analyzing using a transmission electron microscope (TEM). .
- XRD X-ray diffraction
- TEM transmission electron microscope
- impurities such as hydrogen or moisture mixed in the semiconductor layer 108 are problematic because they affect the transistor characteristics. Therefore, it is preferable that the semiconductor layer 108 have fewer impurities such as hydrogen or moisture.
- a metal oxide film having a low impurity concentration and a low density of defect states is preferably used because a transistor having excellent electric characteristics can be manufactured. When the impurity concentration is low and the defect level density is low (oxygen vacancies are reduced), the carrier density in the film can be reduced.
- a transistor in which such a metal oxide film is used for a semiconductor layer rarely has electrical characteristics (also referred to as normally-on) in which the threshold voltage is negative.
- a transistor including such a metal oxide film can obtain characteristics with extremely low off-state current.
- the semiconductor layer 108 may have a stacked structure of two or more layers.
- the semiconductor layer 108 in which two or more metal oxide films having different compositions are stacked can be used.
- the semiconductor layer 108 in which two or more metal oxide films having different crystallinity are stacked can be used.
- the same oxide target is used and the film formation conditions are different so that the film is continuously formed without being exposed to the atmosphere.
- the oxygen flow rate ratio at the time of forming the first metal oxide film formed first is made smaller than the oxygen flow rate ratio at the time of forming the second metal oxide film formed later.
- oxygen is not allowed to flow when the first metal oxide film is formed.
- oxygen can be effectively supplied when forming the second metal oxide film.
- the first metal oxide film can be a film having lower crystallinity and higher electrical conductivity than the second metal oxide film.
- the second metal oxide film provided on the top is a film having higher crystallinity than the first metal oxide film, so that damage during the processing of the semiconductor layer 108 or the film formation of the insulating layer 110 is caused. Can be suppressed.
- the oxygen flow rate ratio during the formation of the first metal oxide film is 0% or more and less than 50%, preferably 0% or more and 30% or less, more preferably 0% or more and 20% or less. Specifically, it is 10%.
- the oxygen flow rate ratio during the formation of the second metal oxide film is 50% to 100%, preferably 60% to 100%, more preferably 80% to 100%, and still more preferably 90% or more. 100% or less, typically 100%.
- the first metal oxide film and the second metal oxide film may have different conditions such as pressure, temperature, and power at the time of film formation, but the conditions other than the oxygen flow rate ratio are the same. This is preferable because the time required for the film forming process can be shortened.
- the transistor 100 having excellent electrical characteristics and high reliability can be realized.
- FIG. 2A is a top view of the transistor 100
- FIG. 2B is a cross-sectional view in the channel length direction of the transistor 100
- FIG. 2C is a cross-sectional view in the channel width direction of the transistor 100. .
- FIG. 2 differs from FIG. 1 in that an insulating layer 118 is provided to cover the upper surface of the insulating layer 116.
- the insulating layer 118 functions as a protective layer that protects the transistor 100.
- the insulating layer 118 preferably has a function of preventing oxygen that can be released from the insulating layer 110 from diffusing outside.
- an inorganic insulating material such as an oxide or a nitride can be used.
- an inorganic insulating material such as silicon nitride, silicon nitride oxide, silicon oxynitride, aluminum oxide, aluminum oxynitride, aluminum nitride, hafnium oxide, or hafnium aluminate can be used.
- the protective layer has a stacked structure of the insulating layer 116 and the insulating layer 118
- one of the insulating layer 116 and the insulating layer 118 may include a plurality of layers.
- the insulating layer 116 may be composed of two or more oxides having different compositions.
- the insulating layer 116a in contact with the insulating layer 110 preferably contains more oxygen than the insulating layer 116b, and the insulating layer 116b preferably contains more nitrogen than the insulating layer 116a.
- the insulating layer 116a can supply a large amount of oxygen to the insulating layer 110, and the insulating layer 116b can suppress diffusion of impurities such as hydrogen from the outside.
- FIG. 3A is a top view of the transistor 100A
- FIG. 3B is a cross-sectional view in the channel length direction of the transistor 100A
- FIG. 3C is a cross-sectional view in the channel width direction of the transistor 100A. .
- the transistor 100A is mainly different from the configuration example 2 in that a conductive layer 106 is provided between the substrate 102 and the insulating layer 103.
- the conductive layer 106 has a region overlapping with the semiconductor layer 108 and the conductive layer 112.
- the conductive layer 106 functions as a first gate electrode (also referred to as a bottom gate electrode), and the conductive layer 112 functions as a second gate electrode (also referred to as a top gate electrode).
- a part of the insulating layer 103 functions as a first gate insulating layer, and a part of the insulating layer 110 functions as a second gate insulating layer.
- a portion of the semiconductor layer 108 overlapping with at least one of the conductive layer 112 and the conductive layer 106 functions as a channel formation region. Note that a portion overlapping with the conductive layer 112 of the semiconductor layer 108 is sometimes referred to as a channel formation region for ease of explanation below, but actually overlaps with the conductive layer 106 without overlapping with the conductive layer 112. A channel can also be formed in a portion (a portion including the region 108n).
- the conductive layer 106 is electrically connected to the conductive layer 112 through the metal oxide layer 114, the insulating layer 110, and the opening 142 provided in the insulating layer 103. May be. Accordingly, the same potential can be applied to the conductive layer 106 and the conductive layer 112.
- the conductive layer 106 can be formed using a material similar to that of the conductive layer 112, the conductive layer 120a, or the conductive layer 120b. In particular, it is preferable to use a material containing copper for the conductive layer 106 because wiring resistance can be reduced.
- the conductive layer 106 includes a region 106d.
- plasma treatment is performed on the region 106d using a mixed gas of a gas containing oxygen and a reducing gas. By the plasma treatment, the region 112d can be prevented from being oxidized, and deterioration of electrical characteristics and reliability of the transistor can be suppressed.
- the plasma treatment performed on the region 106d is similar to the plasma treatment performed on the region 112d of the conductive layer 112, and thus detailed description thereof is omitted.
- the conductive layer 112 and the conductive layer 106 protrude outward from the end portion of the semiconductor layer 108 in the channel width direction.
- the entire semiconductor layer 108 in the channel width direction is covered with the conductive layer 112 and the conductive layer 106 with the insulating layer 110 and the insulating layer 103 interposed therebetween.
- the semiconductor layer 108 can be electrically surrounded by an electric field generated by the pair of gate electrodes.
- the conductive layer 112 and the conductive layer 106 may not be connected. At this time, a constant potential may be supplied to one of the pair of gate electrodes, and a signal for driving the transistor 100A may be supplied to the other. At this time, the threshold voltage when the transistor 100A is driven by the other electrode can be controlled by the potential applied to the one electrode.
- the capacitor 130A is provided side by side with the transistor 100 illustrated in Structural Example 2.
- the capacitor 130A is provided side by side with the transistor 100A exemplified in the configuration example 3.
- the capacitor 130A has a structure in which an insulating layer 110, an insulating layer 116, and an insulating layer 118 functioning as a dielectric are provided between the semiconductor layer 108c and the conductive layer 120b.
- the semiconductor layer 108 c is provided on the same surface as the semiconductor layer 108.
- the semiconductor layer 108c can be formed by processing the same metal oxide film as the semiconductor layer 108 and then adding the same impurity element as the region 108n.
- the capacitor element 130A can be manufactured without increasing the number of steps.
- a capacitor 130B illustrated in FIG. 4C has a structure in which an insulating layer 103 functioning as a dielectric is provided between the conductive layer 106c and the semiconductor layer 108c.
- the conductive layer 106 c is provided on the same plane as the conductive layer 106.
- the conductive layer 106 c can be formed by processing the same conductive film as the conductive layer 106.
- the capacitor element 130B can be made to have a larger capacity because the thickness of the dielectric can be made thinner than that of the capacitor element 130A.
- the substrate 102 there is no particular limitation on the material of the substrate 102, but it is necessary that the substrate 102 have at least heat resistance to withstand heat treatment performed later.
- a single crystal semiconductor substrate made of silicon or silicon carbide, a polycrystalline semiconductor substrate, a compound semiconductor substrate such as silicon germanium, an SOI substrate, a glass substrate, a ceramic substrate, a quartz substrate, a sapphire substrate, or the like is used as the substrate 102. Also good.
- a substrate in which a semiconductor element is provided over these substrates may be used as the substrate 102.
- a flexible substrate may be used as the substrate 102, and the transistor 100 or the like may be formed directly over the flexible substrate.
- a separation layer may be provided between the substrate 102 and the transistor 100 or the like. The separation layer can be used for separation from the substrate 102 and transfer to another substrate after the semiconductor device is partially or entirely completed thereon. At that time, the transistor 100 or the like can be transferred to a substrate having poor heat resistance or a flexible substrate.
- the insulating layer 103 can be formed using a sputtering method, a CVD method, an evaporation method, a pulsed laser deposition (PLD) method, or the like as appropriate.
- a sputtering method for example, an oxide insulating film or a nitride insulating film can be formed as a single layer or a stacked layer.
- at least a region in contact with the semiconductor layer 108 in the insulating layer 103 is preferably formed using an oxide insulating film.
- the insulating layer 103 is preferably a film that releases oxygen by heating.
- the insulating layer 103 for example, silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, aluminum oxide, hafnium oxide, gallium oxide, Ga—Zn oxide, or the like may be used, and the insulating layer 103 can be provided as a single layer or a stacked layer.
- the surface in contact with the semiconductor layer 108 of the insulating layer 103 is subjected to pretreatment such as oxygen plasma treatment. Or it is preferable to oxidize the vicinity of the surface.
- the conductive layer 112 and the conductive layer 106 functioning as gate electrodes, the conductive layer 120a functioning as a source electrode, and the conductive layer 120b functioning as a drain electrode include chromium, copper, aluminum, gold, silver, zinc, molybdenum, tantalum, and titanium. , Tungsten, manganese, nickel, iron, and cobalt, or an alloy containing the above-described metal element as a component, an alloy that combines the above-described metal elements, or the like.
- the conductive layer 112, the conductive layer 106, the conductive layer 120a, and the conductive layer 120b include an In—Sn oxide, an In—W oxide, an In—W—Zn oxide, an In—Ti oxide, and an In—Ti oxide.
- An oxide conductor such as -Sn oxide, In-Zn oxide, In-Sn-Si oxide, or In-Ga-Zn oxide, or a metal oxide film can also be used.
- the oxide conductor (OC: Oxide Conductor)
- OC Oxide Conductor
- a donor level is formed in the vicinity of the conduction band.
- the metal oxide becomes highly conductive and becomes a conductor.
- the conductive metal oxide can be referred to as an oxide conductor.
- the conductive layer 112 or the like may have a stacked structure of a conductive film including the oxide conductor (metal oxide) and a conductive film including a metal or an alloy.
- a conductive film including an oxide conductor is preferably applied to a side in contact with the insulating layer functioning as a gate insulating film.
- the conductive layer 112, the conductive layer 106, the conductive layer 120a, and the conductive layer 120b each include any one or more selected from titanium, tungsten, tantalum, and molybdenum among the above metal elements. Is preferred.
- the tantalum nitride film is conductive, has a high barrier property against copper, oxygen, or hydrogen, and emits less hydrogen from itself. Therefore, the conductive film in contact with the semiconductor layer 108, Alternatively, it can be preferably used as a conductive film in the vicinity of the semiconductor layer 108.
- the insulating layer 110 functioning as a gate insulating film of the transistor 100 or the like can be formed by a PECVD method, a sputtering method, or the like.
- An insulating layer including one or more of a film, a lanthanum oxide film, a cerium oxide film, and a neodymium oxide film can be used.
- the insulating layer 110 may have a two-layer structure or a three-layer structure.
- the insulating layer 110 in contact with the semiconductor layer 108 is preferably an oxide insulating film, and more preferably has a region containing oxygen in excess of the stoichiometric composition.
- the insulating layer 110 is an insulating film capable of releasing oxygen.
- the insulating layer 110 is formed in an oxygen atmosphere, the heat treatment in the oxygen atmosphere, plasma treatment, or the like is performed on the insulating layer 110 after film formation, or the oxygen layer is formed over the insulating layer 110 in an oxygen atmosphere.
- Oxygen can be supplied into the insulating layer 110 by forming an oxide film or the like.
- the insulating layer 110 a material such as hafnium oxide having a higher relative dielectric constant than silicon oxide or silicon oxynitride can be used. This increases the thickness of the insulating layer 110 and suppresses leakage current due to tunneling current.
- hafnium oxide having crystallinity is preferable because it has a higher relative dielectric constant than amorphous hafnium oxide.
- a sputtering target used for forming the In-M-Zn oxide preferably has an In atomic ratio equal to or higher than the M atomic ratio.
- the atomic ratio of the semiconductor layer 108 to be formed includes a variation of plus or minus 40% of the atomic ratio of the metal element included in the sputtering target.
- the atomic ratio of Ga is larger than 0.1 when the atomic ratio of In is 5. 2 or less, and includes the case where the atomic ratio of Zn is 5 or more and 7 or less.
- the atomic ratio of Ga is larger than 0.1 when the atomic ratio of In is 1. 2 or less, including the case where the atomic ratio of Zn is greater than 0.1 and 2 or less.
- the semiconductor layer 108 has an energy gap of 2 eV or more, preferably 2.5 eV or more. In this manner, off-state current of a transistor can be reduced by using a metal oxide having a wider energy gap than silicon.
- the semiconductor layer 108 preferably has a non-single crystal structure.
- the non-single crystal structure includes, for example, a CAAC structure, a polycrystalline structure, a microcrystalline structure, or an amorphous structure, which will be described later.
- the amorphous structure has the highest defect level density
- the CAAC structure has the lowest defect level density.
- CAAC c-axis aligned crystal
- the CAAC structure is one of crystal structures such as a thin film having a plurality of nanocrystals (a crystal region having a maximum diameter of less than 10 nm). Each nanocrystal has a c-axis oriented in a specific direction and an a-axis.
- the b-axis is a crystal structure having a feature that nanocrystals are continuously connected without forming a grain boundary without having orientation.
- a thin film having a CAAC structure has a feature that the c-axis of each nanocrystal is easily oriented in the thickness direction of the thin film, the normal direction of the surface to be formed, or the normal direction of the surface of the thin film.
- CAAC-OS Oxide Semiconductor
- CAAC-OS Oxide Semiconductor
- CAAC-OS cannot confirm a clear crystal grain boundary, it can be said that a decrease in electron mobility due to the crystal grain boundary hardly occurs.
- the CAAC-OS can be said to be an oxide semiconductor with few impurities and defects (such as oxygen vacancies). Therefore, an oxide semiconductor including a CAAC-OS has stable physical properties. Therefore, an oxide semiconductor including a CAAC-OS is resistant to heat and has high reliability.
- crystallography it is common to take a unit cell having a specific axis as the c-axis among the three axes (crystal axis) of the a-axis, b-axis, and c-axis constituting the unit cell.
- a crystal having a layered structure two axes parallel to the plane direction of the layer are generally defined as an a axis and a b axis, and an axis intersecting the layer is generally defined as a c axis.
- a crystal having such a layered structure there is graphite classified as a hexagonal system, the a-axis and b-axis of the unit cell are parallel to the cleavage plane, and the c-axis is orthogonal to the cleavage plane.
- graphite classified as a hexagonal system the a-axis and b-axis of the unit cell are parallel to the cleavage plane, and the c-axis is orthogonal to the cleavage plane.
- an InGaZnO 4 crystal having a layered structure of YbFe 2 O 4 type crystal structure can be classified into a hexagonal system, and the a-axis and b-axis of the unit cell are parallel to the plane direction of the layer, and the c-axis Is orthogonal to the layer (ie, the a-axis and b-axis).
- the metal oxide formed by sputtering using the above target at a substrate temperature of 100 ° C. or higher and 130 ° C. or lower is a crystal structure of one of an nc (nano crystal) structure and a CAAC structure, or a structure in which these are mixed It is easy to take.
- a metal oxide formed by a sputtering method at a substrate temperature of room temperature (RT) is likely to have an nc crystal structure.
- the room temperature (RT) here includes a temperature when the substrate is not intentionally heated.
- Example of production method An example of a method for manufacturing the transistor of one embodiment of the present invention is described below.
- the transistor 100 exemplified in the configuration example 2 is described as an example.
- a thin film (insulating film, semiconductor film, conductive film, or the like) included in the semiconductor device is formed by a sputtering method, a chemical vapor deposition (CVD) method, a vacuum evaporation method, or a pulse laser deposition (PLD: Pulse Laser Deposition).
- CVD chemical vapor deposition
- PLD Pulse Laser Deposition
- ALD Atomic Layer Deposition
- the CVD method include a plasma enhanced chemical vapor deposition (PECVD) method and a thermal CVD method.
- PECVD plasma enhanced chemical vapor deposition
- thermal CVD there is a metal organic chemical vapor deposition (MOCVD) method.
- thin films constituting semiconductor devices are formed by methods such as spin coating, dipping, spray coating, and droplet discharge methods (inkjet, dispensing, screen printing, offset printing), doctor knives, etc.
- Tools equipment such as slit coat, roll coat, curtain coat and knife coat can be used.
- the thin film constituting the semiconductor device when processing the thin film constituting the semiconductor device, it can be processed using a photolithography method or the like.
- the thin film may be processed by a nanoimprint method, a sand blast method, a lift-off method, or the like.
- the island-shaped thin film may be directly formed by a film forming method using a shielding mask such as a metal mask.
- light used for exposure can be, for example, i-line (wavelength 365 nm), g-line (wavelength 436 nm), h-line (wavelength 405 nm), or light obtained by mixing these.
- ultraviolet light, KrF laser light, ArF laser light, or the like can be used.
- exposure may be performed by an immersion exposure technique.
- extreme ultraviolet light (EUV: Extreme-violet) or X-rays may be used as light used for exposure.
- an electron beam can be used instead of the light used for exposure. It is preferable to use extreme ultraviolet light, X-rays, or an electron beam because extremely fine processing is possible. Note that a photomask is not necessary when exposure is performed by scanning a beam such as an electron beam.
- etching the thin film For etching the thin film, a dry etching method, a wet etching method, a sand blasting method, or the like can be used.
- FIG. 5 and FIG. 6 show cross sections in the channel length direction and the channel width direction in each stage of the manufacturing process of the transistor 100A.
- a conductive film is formed over the substrate 102 and processed by etching, so that a conductive layer 106 functioning as a gate electrode is formed.
- the region 106d is subjected to plasma treatment 150 using a mixed gas of a gas containing oxygen and a reducing gas (FIG. 5A).
- a mixed gas of a gas containing oxygen and a reducing gas FOG. 5A
- plasma treatment 150 By performing plasma treatment on the region 106d, oxidation of the region 106d is suppressed in a subsequent film formation process of the insulating layer 103.
- the same plasma treatment as that of the conductive layer 112 is performed. The plasma treatment will be described in detail in the section of plasma treatment of the conductive layer 112.
- an insulating layer 103 is formed so as to cover the substrate 102 and the conductive layer 106.
- the insulating layer 103 can be formed by a PECVD method, an ALD method, a sputtering method, or the like. Note that the insulating layer 103 is preferably formed in the same processing chamber as the plasma processing 150. Further, the film formation treatment of the insulating layer 103 is preferably performed at the same temperature as the plasma treatment.
- a process for supplying oxygen to the insulating layer 103 may be performed.
- plasma treatment or heat treatment in an oxygen atmosphere can be performed.
- oxygen may be supplied to the insulating layer 103 by a plasma ion doping method or an ion implantation method.
- the metal oxide film is preferably formed by a sputtering method using a metal oxide target.
- an inert gas eg, helium gas, argon gas, xenon gas, etc.
- oxygen flow ratio the ratio of oxygen gas to the entire deposition gas when forming the metal oxide film
- the lower the oxygen flow ratio the lower the crystallinity of the metal oxide film and the transistor with higher on-state current.
- the metal oxide film may be formed under conditions of a substrate temperature of room temperature to 200 ° C., preferably a substrate temperature of room temperature to 140 ° C.
- the substrate temperature in the case of forming a film is higher than room temperature and lower than 140 ° C., which increases productivity.
- the crystallinity can be lowered by forming the metal oxide film with the substrate temperature set to room temperature or without intentional heating.
- treatment for desorbing water, hydrogen, organic matter, or the like adsorbed on the surface of the insulating layer 103 or processing for supplying oxygen into the insulating layer 103 may be performed.
- the heat treatment can be performed at a temperature of 70 ° C. or higher and 200 ° C. or lower in a reduced pressure atmosphere.
- plasma treatment in an atmosphere containing oxygen may be performed.
- organic substances on the surface of the insulating layer 103 can be preferably removed. After such treatment, it is preferable to continuously form a metal oxide film without exposing the surface of the insulating layer 103 to the atmosphere.
- one or both of a wet etching method and a dry etching method may be used. At this time, part of the insulating layer 103 that does not overlap with the semiconductor layer 108 may be etched and thinned.
- heat treatment may be performed to remove hydrogen or water in the metal oxide film or the semiconductor layer 108.
- the temperature of the heat treatment can be typically 150 ° C. or higher and lower than the strain point of the substrate, 250 ° C. or higher and 450 ° C. or lower, or 300 ° C. or higher and 450 ° C. or lower.
- the heat treatment can be performed in an atmosphere containing a rare gas or nitrogen. Alternatively, after heating in the atmosphere, heating may be performed in an atmosphere containing oxygen. Note that it is preferable that hydrogen, water, and the like be not contained in the heat treatment atmosphere.
- an electric furnace, an RTA apparatus, or the like can be used. By using the RTA apparatus, the heat treatment time can be shortened.
- an oxide film such as a silicon oxide film or a silicon oxynitride film is preferably formed using a plasma chemical vapor deposition apparatus (a PECVD apparatus or simply a plasma CVD apparatus). Alternatively, a PECVD method using a microwave may be used.
- the metal oxide film 114f is preferably formed in an atmosphere containing oxygen, for example.
- the metal oxide film 114f is formed by a sputtering method using an oxide target containing a metal oxide similar to that of the semiconductor layer 108, the above can be used.
- the metal oxide film may be formed by a reactive sputtering method using oxygen as a film forming gas and using a metal target.
- a metal target for example, an aluminum oxide film can be formed.
- the oxygen supplied into the layer 110 can be increased.
- the oxygen flow rate ratio or the oxygen partial pressure is, for example, 50% to 100%, preferably 65% to 100%, more preferably 80% to 100%, and still more preferably 90% to 100%. In particular, it is preferable that the oxygen flow rate ratio is 100% and the oxygen partial pressure is as close as possible to 100%.
- oxygen may be supplied from the insulating layer 110 to the semiconductor layer 108 by performing heat treatment after the metal oxide film 114f is formed.
- the heat treatment can be performed at a temperature of 200 ° C. to 400 ° C. in an atmosphere containing one or more of nitrogen, oxygen, and a rare gas.
- the metal oxide film 114f is formed, the metal oxide film 114f, the insulating layer 110, and a part of the insulating layer 103 are etched, so that an opening reaching the conductive layer 106 is formed. Accordingly, the conductive layer 112 and the conductive layer 106 to be formed later can be electrically connected through the opening.
- a conductive film 112f to be the conductive layer 112 is formed over the metal oxide film 114f (FIG. 5D).
- the conductive film 112f is preferably formed by a sputtering method using a metal or alloy sputtering target.
- the conductive film 112f and part of the metal oxide film 114f are etched to form the conductive layer 112 and the metal oxide layer 114 (FIG. 5E).
- the conductive film 112f and the metal oxide film 114f are preferably processed using the same resist mask.
- the metal oxide film 114f may be etched using the etched conductive layer 112 as a hard mask.
- the upper surface and side surfaces of the semiconductor layer 108 and the insulating layer 103 are covered with the insulating layer 110 without etching the insulating layer 110, so that the semiconductor layer can be etched when the conductive layer 112 or the like is etched. 108 and the insulating layer 103 are partly etched and can be prevented from being thinned.
- a plasma ion doping method or an ion implantation method can be suitably used.
- the concentration profile in the depth direction can be controlled with high accuracy by the accelerating voltage and the dose amount of ions.
- Productivity can be improved by using the plasma ion doping method.
- the purity of the supplied impurity element can be increased by using an ion implantation method using mass separation.
- the interface between the semiconductor layer 108 and the insulating layer 110, the part close to the interface in the semiconductor layer 108, or the part close to the interface in the insulating layer 110 has the highest concentration. It is preferable to control the processing conditions.
- the impurity element 140 having an optimal concentration can be supplied to both the semiconductor layer 108 and the insulating layer 110 in a single process.
- Examples of the impurity element 140 include hydrogen, boron, carbon, nitrogen, fluorine, phosphorus, sulfur, arsenic, aluminum, magnesium, silicon, and a rare gas element.
- typical examples of rare gas elements include helium, neon, argon, krypton, and xenon.
- boron, phosphorus, aluminum, magnesium, or silicon is preferably used.
- a gas containing the impurity element can be used as a source gas of the impurity element 140.
- a gas containing the impurity element can be used.
- B 2 H 6 gas, BF 3 gas, or the like can be used.
- phosphorus typically PH 3 gas can be used.
- a mixed gas obtained by diluting these source gases with a rare gas may be used.
- source gases CH 4 , N 2 , NH 3 , AlH 3 , AlCl 3 , SiH 4 , Si 2 H 6 , F 2 , HF, H 2 , (C 5 H 5 ) 2 Mg, rare gas, and the like can be used.
- the ion source is not limited to gas, and a solid or liquid that is vaporized by heating may be used.
- the addition of the impurity element 140 can be controlled by setting conditions such as an acceleration voltage and a dose amount in consideration of the composition, density, thickness, and the like of the insulating layer 110 and the semiconductor layer 108.
- the acceleration voltage can be, for example, 5 kV to 100 kV, preferably 7 kV to 70 kV, more preferably 10 kV to 50 kV.
- the dose is, for example, 1 ⁇ 10 13 ions / cm 2 or more and 1 ⁇ 10 17 ions / cm 2 or less, preferably 1 ⁇ 10 14 ions / cm 2 or more and 5 ⁇ 10 16 ions / cm 2 or less, more preferably 1 ⁇ 10 15 ions / cm 2 or more, it may be 3 ⁇ 10 16 ions / cm 2 or less.
- the acceleration voltage can be set in the range of, for example, 10 kV to 100 kV, preferably 30 kV to 90 kV, more preferably 40 kV to 80 kV.
- the dose is, for example, 1 ⁇ 10 13 ions / cm 2 or more and 1 ⁇ 10 17 ions / cm 2 or less, preferably 1 ⁇ 10 14 ions / cm 2 or more and 5 ⁇ 10 16 ions / cm 2 or less, more preferably 1 ⁇ 10 15 ions / cm 2 or more, it may be 3 ⁇ 10 16 ions / cm 2 or less.
- the supply method of the impurity element 140 is not limited to this, and for example, plasma treatment or treatment using thermal diffusion by heating may be used.
- the impurity element can be added by performing plasma treatment by generating plasma in a gas atmosphere containing the impurity element to be added.
- a dry etching apparatus, an ashing apparatus, a plasma CVD apparatus, a high-density plasma CVD apparatus, or the like can be used as an apparatus for generating the plasma.
- the impurity element 140 can be supplied to the semiconductor layer 108 through the insulating layer 110. Therefore, even when the semiconductor layer 108 has crystallinity, the crystallinity can be prevented from being impaired when the impurity element 140 is supplied. Therefore, it is suitable when the electrical resistance increases due to the decrease in crystallinity.
- the region 112d is subjected to plasma treatment 150 using a mixed gas of oxygen-containing gas and reducing gas (FIG. 6B).
- plasma treatment 150 using a mixed gas of oxygen-containing gas and reducing gas (FIG. 6B).
- oxygen can be supplied into the insulating layer 110 by the plasma treatment 150. Therefore, oxygen in the insulating layer 110 can be diffused into the semiconductor layer 108 by a later heat treatment. Accordingly, the carrier density in the channel formation region of the semiconductor layer 108 can be reduced. Further, as described above, since the region 110d containing the impurity element is formed in the insulating layer 110, diffusion of oxygen into the region 108n of the semiconductor layer 108 is suppressed, and a large amount of oxygen is selectively added to the channel formation region. Can be supplied.
- the conductive layer Plasma treatment is performed on the surface of 112.
- the first gas include nitrogen oxides such as N 2 O (nitrous oxide or dinitrogen monoxide), NO 2 (nitrogen dioxide), and NO (nitrogen monoxide), or O 2 (oxygen) and O 3.
- the second gas for example, a gas containing NH 3 (ammonia) or H 2 (hydrogen) is preferably used.
- a mixed gas containing a rare gas such as Ar in addition to N 2 O and NH 3 as a mixed gas used for the plasma treatment.
- the ratio of the first gas and the second gas in the mixed gas can be controlled by controlling the flow rate of each gas supplied to the plasma processing chamber.
- the ratio of the two types of gas in the mixed gas can be expressed by, for example, a volume ratio, a partial pressure ratio, or a weight ratio.
- the flow rate ratio of the two kinds of gases supplied to the processing chamber is approximately equal to the volume ratio and the partial pressure ratio of the two kinds of gases.
- the ratio of the second gas is too low (the flow rate is too small), the oxidation reaction is dominant over the reduction reaction, and oxide is generated on the surface of the gate electrode.
- the ratio of the second gas is too high, excess hydrogen element in the second gas diffuses into the channel formation region of the semiconductor layer 108 through the conductive layer 112, and the carrier density of the semiconductor layer 108 is high. There is a risk of becoming. Therefore, it is preferable that the flow rate of the second gas is at least equal to or less than the flow rate of the first gas. Accordingly, the amount of hydrogen element supplied to the semiconductor layer 108 can be reduced. This is because even when there is an unreacted surplus hydrogen element contained in the second gas, it reacts with the oxygen element contained in the first gas and is exhausted from the processing chamber in the state of hydroxide. Inferred.
- the flow rate ratio between the first gas and the second gas is such that when the flow rate of the first gas is 100%, the flow rate of the second gas is 0.5% to 100%, preferably 1% to 90%. % Or less, more preferably 3% or more and 80% or less, further preferably 3% or more and 60% or less, and further preferably 3% or more and 50% or less.
- the insulating layer 116 and the insulating layer 118 are formed in order (FIG. 6C).
- the insulating layer 116 is preferably formed continuously without exposing the conductive layer 112 after the plasma treatment to the air.
- the insulating layer 116 is preferably formed by a plasma chemical vapor deposition (plasma CVD) method. At this time, it is preferable that the plasma treatment and the film formation of the insulating layer 116 are continuously performed in the same film formation chamber in the same apparatus. In addition, the plasma treatment and the insulating layer 116 are preferably formed at the same temperature.
- the deposition gas for forming the insulating layer 116 containing oxide a mixed gas containing a deposition gas containing silicon element and the first gas used in the plasma treatment is preferably used.
- the interface between the insulating layer 110 and the insulating layer 116 can be favorable.
- the silicon oxynitride layer can be formed using N 2 O gas as the first gas and using a mixed gas containing this gas and SiH 4 (silane) gas as a film forming gas.
- the insulating layer 116 is preferably formed in the same processing chamber as the plasma processing 150. Further, the film formation process of the insulating layer 116 is preferably performed at the same temperature as the plasma process 150.
- the insulating layer 118 is preferably formed as a protective layer for protecting the transistor 100.
- the insulating layer 118 provided to prevent oxygen that can be released from the insulating layer 110 from diffusing to the outside is preferably processed in the same processing chamber as the insulating layer 116, but is not limited thereto.
- the insulating layer 116 or the insulating layer 118 is formed by a plasma CVD method, if the deposition temperature is too high, impurities included in the region 108n and the like may diffuse into the peripheral portion of the semiconductor layer 108 including the channel formation region, There is a risk that the electrical resistance of the region 108n may increase.
- the film formation temperature of the insulating layer 116 or the insulating layer 118 is, for example, 150 ° C. or higher and 400 ° C. or lower, preferably 180 ° C. or higher and 360 ° C. or lower, more preferably 200 ° C. or higher and 250 ° C. or lower.
- heat treatment After the insulating layer 116 or the insulating layer 118 is formed, heat treatment is performed.
- the heat treatment is preferably performed at a temperature of 150 ° C. to 450 ° C., preferably 200 ° C. to 400 ° C., in an atmosphere containing one or more of nitrogen, oxygen, and a rare gas.
- the region 108n can be made more stable and have low resistance.
- the impurity element 140 is appropriately diffused and locally uniformed, and the region 108n and the region 110d having ideal impurity element concentration gradients can be formed. Note that if the temperature of the heat treatment is too high (for example, 500 ° C.
- the impurity element 140 may diffuse into the channel formation region, and the electrical characteristics and reliability of the transistor may be deteriorated. Further, it is preferable that oxidation of the region 106d of the conductive layer 106 or the region 112d of the conductive layer 112 be suppressed even when heat treatment is performed.
- a defect generated in the semiconductor layer 108 or the insulating layer 110 may be repaired by heat treatment.
- oxygen can be supplied from the insulating layer 110 to the channel formation region of the semiconductor layer 108 by heat treatment.
- the region 110d to which the impurity element 140 is supplied is formed in the insulating layer 110 in the vicinity of the interface with the region 108n, oxygen released from the insulating layer 110 is prevented from diffusing into the region 108n. Is done. As a result, it is possible to effectively prevent the region 108n from increasing in resistance again.
- the region 110d is not formed in the portion of the insulating layer 110 that overlaps with the channel formation region of the semiconductor layer 108, oxygen released from the insulating layer 110 is selectively supplied to the channel formation region. Can do.
- the region 108n since the region 108n has more oxygen vacancies than the channel formation region, an effect of gettering hydrogen contained in the channel formation region by the oxygen vacancy can be expected by heat treatment. Accordingly, the hydrogen concentration in the channel formation region can be reduced, and a more reliable transistor can be realized. Further, since hydrogen supplied from the channel formation region and oxygen vacancies in the region 108n are combined to form a carrier generation source, the region 108n with lower resistance can be realized.
- the heat treatment may be performed before the insulating layer 116 is formed, but is more preferably performed after the insulating layer 116 or the insulating layer 118 is formed.
- the heat treatment may be performed before the insulating layer 116 is formed, but is more preferably performed after the insulating layer 116 or the insulating layer 118 is formed.
- an insulating film that hardly diffuses oxygen as the insulating layer 116 or the insulating layer 118, oxygen released from the insulating layer 110 due to heat treatment is prevented from diffusing to the outside, and the channel formation region of the semiconductor layer 108 is prevented.
- the amount of oxygen that can be supplied can be increased.
- Opening 141a and Opening 141b [Formation of Opening 141a and Opening 141b] Subsequently, after a mask is formed by lithography at a desired position of the insulating layer 118, the insulating layer 118, the insulating layer 116, and a part of the insulating layer 110 are etched, whereby the opening 141a and the opening reaching the region 108n are formed. 141b is formed.
- the transistor 100A can be manufactured.
- a process for forming one or more of a protective insulating layer, a planarization layer, a pixel electrode, and a wiring may be added thereafter.
- the structure example, the manufacturing method example, the drawings corresponding to the structure example, and the like illustrated in this embodiment can be implemented in combination with at least part of the structure example, the manufacturing method example, the drawing, or the like as appropriate.
- FIG. 7A shows a top view of the display device 700.
- the display device 700 includes a first substrate 701 and a second substrate 705 attached with a sealant 712.
- the pixel portion 702, the source driver circuit portion 704, and the gate driver circuit portion 706 are provided over the first substrate 701. It is done.
- the pixel portion 702 is provided with a plurality of display elements.
- an FPC terminal portion 708 to which an FPC 716 (FPC: Flexible Printed Circuit) is connected is provided in a portion of the first substrate 701 that does not overlap with the second substrate 705.
- FPC 716 Flexible Printed Circuit
- Various signals and the like are supplied to the pixel portion 702, the source driver circuit portion 704, and the gate driver circuit portion 706 by the FPC 716 through the FPC terminal portion 708 and the signal line 710.
- a plurality of gate driver circuit units 706 may be provided. Further, the gate driver circuit portion 706 and the source driver circuit portion 704 may be in the form of an IC chip separately formed and packaged on a semiconductor substrate or the like. The IC chip can be mounted on the first substrate 701 or the FPC 716.
- the transistor which is a semiconductor device of one embodiment of the present invention can be applied to the transistors included in the pixel portion 702, the source driver circuit portion 704, and the gate driver circuit portion 706.
- Examples of the display element provided in the pixel portion 702 include a liquid crystal element and a light emitting element.
- a liquid crystal element a transmissive liquid crystal element, a reflective liquid crystal element, a transflective liquid crystal element, or the like can be used.
- the light emitting element include self-luminous light emitting elements such as LEDs (Light Emitting Diode), OLEDs (Organic LEDs), QLEDs (Quantum-dot LEDs), and semiconductor lasers.
- a shutter type or optical interference type MEMS (Micro Electro Mechanical Systems) element a display element using a microcapsule type, an electrophoretic method, an electrowetting method, an electronic powder fluid (registered trademark) method, or the like is used. You can also.
- a display device 700A illustrated in FIG. 7B is a display device that can be suitably used for an electronic device having a large screen.
- it can be suitably used for a television device, a monitor device, a personal computer (including a notebook type or a desktop type), a tablet terminal, a digital signage, and the like.
- the display device 700A includes a plurality of source driver ICs 721 and a pair of gate driver circuit units 722.
- the plurality of source driver ICs 721 are attached to the FPC 723, respectively.
- the plurality of FPCs 723 have one terminal connected to the first board 701 and the other terminal connected to the printed board 724.
- the printed circuit board 724 can be disposed on the back side of the pixel portion 702 and mounted on the electronic device, so that space saving of the electronic device can be achieved.
- the gate driver circuit portion 722 is formed on the first substrate 701. Thereby, an electronic device with a narrow frame can be realized.
- a large-sized and high-resolution display device can be realized.
- the present invention can be applied to a display device having a screen size of 30 inches or more, 40 inches or more, 50 inches or more, or 60 inches or more.
- a display device with extremely high resolution such as 4K2K or 8K4K can be realized.
- FIGS. 8 to 10 are cross-sectional views taken along one-dot chain line QR shown in FIG. 7A. 8 and 9 show a configuration using a liquid crystal element as a display element, and FIG. 10 shows a configuration using an EL element.
- the display device 700 illustrated in FIGS. 8 to 10 includes a lead wiring portion 711, a pixel portion 702, a source driver circuit portion 704, and an FPC terminal portion 708.
- the lead wiring portion 711 includes a signal line 710.
- the pixel portion 702 includes a transistor 750 and a capacitor 790.
- the source driver circuit portion 704 includes a transistor 752.
- FIG. 9 illustrates a case where the capacitor element 790 is not provided.
- the transistor illustrated in Embodiment 1 can be used as the transistor 750 and the transistor 752.
- the transistor used in this embodiment includes an oxide semiconductor film which is highly purified and suppresses formation of oxygen vacancies.
- the transistor can have low off-state current. Accordingly, the holding time of an electric signal such as an image signal can be increased, and the writing interval of an image signal or the like can be set longer when the power is on. Therefore, since the frequency of the refresh operation can be reduced, there is an effect of reducing power consumption.
- the transistor used in this embodiment can be driven at high speed because relatively high field-effect mobility can be obtained.
- the switching transistor in the pixel portion and the driver transistor used in the driver circuit portion can be formed over the same substrate. That is, since it is not necessary to use a semiconductor device formed of a silicon wafer or the like as a separate drive circuit, the number of parts of the semiconductor device can be reduced.
- a high-quality image can be provided by using a transistor that can be driven at high speed.
- the capacitor 790 has a stacked structure in which an insulating film functioning as a dielectric film is sandwiched between a pair of electrodes.
- a planarization insulating film 770 is provided over the transistor 750, the transistor 752, and the capacitor 790.
- the transistor 750 included in the pixel portion 702 and the transistor 752 included in the source driver circuit portion 704 may have different structures. For example, a configuration in which a top-gate transistor is applied to one of them and a bottom-gate transistor is applied to the other may be employed. Note that the source driver circuit portion 704 may be replaced with a gate driver circuit portion.
- the signal line 710 is formed of the same conductive film as the source and drain electrodes of the transistors 750 and 752. At this time, it is preferable to use a low-resistance material such as a material containing copper element because signal delay due to wiring resistance is small and display on a large screen is possible.
- the FPC terminal portion 708 includes a connection electrode 760, an anisotropic conductive film 780, and an FPC 716.
- the connection electrode 760 is electrically connected to a terminal included in the FPC 716 through an anisotropic conductive film 780.
- the connection electrode 760 is formed using the same conductive film as the source and drain electrodes of the transistors 750 and 752.
- a flexible substrate such as a glass substrate or a plastic substrate can be used.
- a light shielding film 738, a coloring film 736, and an insulating film 734 in contact with the light shielding film 738 are provided on the second substrate 705 side.
- a display device 700 illustrated in FIG. 8 includes a liquid crystal element 775.
- the liquid crystal element 775 includes a conductive layer 772, a conductive layer 774, and a liquid crystal layer 776 therebetween.
- the conductive layer 774 is provided on the second substrate 705 side and functions as a common electrode.
- the conductive layer 772 is electrically connected to a source electrode or a drain electrode included in the transistor 750.
- the conductive layer 772 is formed over the planarization insulating film 770 and functions as a pixel electrode.
- the conductive layer 772 can be formed using a material that is transparent to visible light or a reflective material.
- a material that is transparent to visible light or a reflective material for example, an oxide material containing indium, zinc, tin, or the like is preferably used.
- the reflective material for example, a material containing aluminum, silver, or the like may be used.
- the display device 700 is a reflective liquid crystal display device.
- a transmissive liquid crystal display device is obtained.
- a polarizing plate is provided on the viewing side.
- a transmissive liquid crystal display device a pair of polarizing plates is provided so as to sandwich a liquid crystal element.
- a display device 700 illustrated in FIG. 9 illustrates an example in which a liquid crystal element 775 of a horizontal electric field type (for example, FFS mode) is used.
- a conductive layer 774 functioning as a common electrode is provided over the conductive layer 772 with an insulating layer 773 interposed therebetween.
- the alignment state of the liquid crystal layer 776 can be controlled by an electric field generated between the conductive layers 772 and 774.
- a storage capacitor can be formed by a stacked structure of a conductive layer 774, an insulating layer 773, and a conductive layer 772. Therefore, there is no need to provide a separate capacitor element, and the aperture ratio can be increased.
- an alignment film in contact with the liquid crystal layer 776 may be provided.
- an optical member optical substrate
- a polarizing member such as a polarizing member, a retardation member, and an antireflection member
- a light source such as a backlight and a sidelight
- thermotropic liquid crystal low molecular liquid crystal
- polymer liquid crystal polymer dispersed liquid crystal
- polymer network liquid crystal polymer network liquid crystal
- ferroelectric liquid crystal antiferroelectric liquid crystal, or the like
- a liquid crystal exhibiting a blue phase for which an alignment film is unnecessary may be used.
- a TN (Twisted Nematic) mode a VA (Vertical Alignment) mode, an IPS (In-Plane-Switching) mode, an FFS (Fringe Field Switching) mode, and an ASM (Axially Symmetrically-symmetrical).
- a mode an OCB (Optical Compensated Birefringence) mode, an ECB (Electrically Controlled Birefringence) mode, a guest host mode, and the like can be used.
- a display device 700 illustrated in FIG. 10 includes a light-emitting element 782.
- the light-emitting element 782 includes a conductive layer 772, an EL layer 786, and a conductive film 788.
- the EL layer 786 includes an organic compound or an inorganic compound such as a quantum dot.
- Examples of materials that can be used for the organic compound include fluorescent materials and phosphorescent materials.
- Examples of materials that can be used for the quantum dots include colloidal quantum dot materials, alloy type quantum dot materials, core / shell type quantum dot materials, and core type quantum dot materials.
- an insulating film 730 covering a part of the conductive layer 772 is provided over the planarization insulating film 770.
- the light-emitting element 782 is a top-emission light-emitting element having a light-transmitting conductive film 788.
- the light-emitting element 782 may have a bottom emission structure in which light is emitted to the conductive layer 772 side or a dual emission structure in which light is emitted to both the conductive layer 772 side and the conductive film 788 side.
- the colored film 736 is provided at a position overlapping with the light emitting element 782, and the light shielding film 738 is provided at a position overlapping with the insulating film 730, the lead wiring portion 711, and the source driver circuit portion 704. Further, the coloring film 736 and the light shielding film 738 are covered with an insulating film 734. A space between the light emitting element 782 and the insulating film 734 is filled with a sealing film 732. Note that in the case where the EL layer 786 is formed in an island shape for each pixel or in a stripe shape for each pixel column, that is, formed by separate coating, the coloring film 736 may not be provided.
- an input device may be provided in the display device 700 illustrated in FIGS.
- Examples of the input device include a touch sensor.
- various methods such as a capacitance method, a resistance film method, a surface acoustic wave method, an infrared method, an optical method, and a pressure-sensitive method can be used as a sensor method. Or two or more of these may be used in combination.
- the structure of the touch panel is a so-called in-cell touch panel in which the input device is formed inside a pair of substrates, a so-called on-cell touch panel in which the input device is formed on the display device 700, or a display device 700.
- the display device illustrated in FIG. 11A includes a pixel portion 502, a driver circuit portion 504, a protection circuit 506, and a terminal portion 507. Note that the protection circuit 506 may be omitted.
- the transistor of one embodiment of the present invention can be applied to the transistors included in the pixel portion 502 and the driver circuit portion 504.
- the transistor of one embodiment of the present invention may also be applied to the protective circuit 506.
- the pixel unit 502 includes a plurality of pixel circuits 501 for driving a plurality of display elements arranged in X rows and Y columns (X and Y are each independently a natural number of 2 or more).
- the driving circuit unit 504 includes driving circuits such as a gate driver 504a that outputs scanning signals to the gate lines GL_1 to GL_X and a source driver 504b that supplies data signals to the data lines DL_1 to DL_Y.
- the gate driver 504a may have at least a shift register.
- the source driver 504b is configured by using a plurality of analog switches, for example. Further, the source driver 504b may be configured using a shift register or the like.
- the terminal portion 507 is a portion where a terminal for inputting a power source, a control signal, an image signal, and the like from an external circuit to the display device is provided.
- the protection circuit 506 is a circuit that brings the wiring and another wiring into a conductive state when a potential outside a certain range is applied to the wiring to which the protection circuit 506 is connected.
- a protection circuit 506 illustrated in FIG. 11A includes, for example, a scanning line GL that is a wiring between the gate driver 504a and the pixel circuit 501, or a data line DL that is a wiring between the source driver 504b and the pixel circuit 501. Connected to various wirings.
- the gate driver 504a and the source driver 504b may be provided over the same substrate as the pixel portion 502, or a substrate on which a gate driver circuit or a source driver circuit is separately formed (for example, a single crystal semiconductor film, A driving circuit board formed of a crystalline semiconductor film) may be mounted on the board by COG or TAB (Tape Automated Bonding).
- the plurality of pixel circuits 501 illustrated in FIG. 11A can have a structure illustrated in FIGS. 11B and 11C, for example.
- a pixel circuit 501 illustrated in FIG. 11B includes a liquid crystal element 570, a transistor 550, and a capacitor 560.
- a data line DL_n, a scanning line GL_m, a potential supply line VL, and the like are connected to the pixel circuit 501.
- One potential of the pair of electrodes of the liquid crystal element 570 is appropriately set according to the specification of the pixel circuit 501.
- the alignment state of the liquid crystal element 570 is set by written data. Note that a common potential (common potential) may be applied to one of the pair of electrodes of the liquid crystal element 570 included in each of the plurality of pixel circuits 501. Further, a different potential may be applied to one of the pair of electrodes of the liquid crystal element 570 of the pixel circuit 501 in each row.
- the pixel circuit 501 illustrated in FIG. 11C includes transistors 552 and 554, a capacitor 562, and a light-emitting element 572.
- a data line DL_n, a scanning line GL_m, a potential supply line VL_a, a potential supply line VL_b, and the like are connected to the pixel circuit 501.
- one of the potential supply line VL_a and the potential supply line VL_b is supplied with the high power supply potential VDD, and the other is supplied with the low power supply potential VSS.
- the light emission luminance from the light emitting element 572 is controlled by controlling the current flowing through the light emitting element 572 in accordance with the potential applied to the gate of the transistor 554.
- Embodiment 4 a pixel circuit including a memory for correcting a gradation displayed on a pixel and a display device including the pixel circuit will be described.
- the transistor exemplified in Embodiment 1 can be applied to a transistor used in a pixel circuit exemplified below.
- FIG. 12A shows a circuit diagram of the pixel circuit 400.
- the pixel circuit 400 includes a transistor M1, a transistor M2, a capacitor C1, and a circuit 401.
- the pixel circuit 400 is connected to the wiring S1, the wiring S2, the wiring G1, and the wiring G2.
- the transistor M1 has a gate connected to the wiring G1, one of a source and a drain connected to the wiring S1, and the other connected to one electrode of the capacitor C1.
- a gate is connected to the wiring G2
- one of a source and a drain is connected to the wiring S2
- the other is connected to the other electrode of the capacitor C1 and the circuit 401.
- the circuit 401 is a circuit including at least one display element.
- the display element various elements can be used.
- a light-emitting element such as an organic EL element or an LED element, a liquid crystal element, a MEMS (Micro Electro Mechanical Systems) element, or the like can be used.
- a node connecting the transistor M1 and the capacitor C1 is N1
- a node connecting the transistor M2 and the circuit 401 is N2.
- the pixel circuit 400 can hold the potential of the node N1 by turning off the transistor M1. Further, by turning off the transistor M2, the potential of the node N2 can be held. Further, by writing a predetermined potential to the node N1 through the transistor M1 in a state where the transistor M2 is turned off, the potential of the node N2 according to the displacement of the potential of the node N1 by capacitive coupling through the capacitor C1. Can be changed.
- the transistor to which the oxide semiconductor exemplified in Embodiment 1 is applied can be applied to one or both of the transistor M1 and the transistor M2. Therefore, the potential of the node N1 and the node N2 can be held for a long time with an extremely low off-state current. Note that in the case where the period for holding the potential of each node is short (specifically, when the frame frequency is 30 Hz or more), a transistor using a semiconductor such as silicon may be used.
- FIG. 12B is a timing chart relating to the operation of the pixel circuit 400.
- various resistances such as wiring resistance, parasitic capacitances such as transistors and wirings, and threshold voltages of transistors is not considered here.
- one frame period is divided into a period T1 and a period T2.
- the period T1 is a period for writing a potential to the node N2
- the period T2 is a period for writing a potential to the node N1.
- Period T1 a potential for turning on the transistor is applied to both the wiring G1 and the wiring G2. Further, the supply voltage V ref is a fixed potential to the wiring S1, and supplies a first data potential V w to the wiring S2.
- the potential V ref is applied to the node N1 from the wiring S1 through the transistor M1. Further, the node N2, the first data potential V w via the transistor M2 is given. Therefore, a state where the potential difference V w -V ref is held in the capacitor C1.
- a potential for turning on the transistor M1 is supplied to the wiring G1
- a potential for turning off the transistor M2 is supplied to the wiring G2.
- the second data potential V data is supplied to the wiring S1.
- a predetermined constant potential may be applied to the wiring S2 or may be in a floating state.
- the second data potential V data is supplied to the node N1 through the transistor M1.
- the capacitive coupling by the capacitor C1 the potential of the node N2 is changed by the potential dV according to the second data potential V data. That is, the circuit 401, so that the potential obtained by adding the first data potential V w and the potential dV is input.
- the potential dV is shown to be a positive value, but may be a negative value. That is, the potential V data may be lower than the potential V ref .
- the potential dV is substantially determined by the capacitance value of the capacitor C ⁇ b> 1 and the capacitance value of the circuit 401.
- the potential dV is a potential close to the second data potential V data .
- the pixel circuit 400 can generate a potential to be supplied to the circuit 401 including the display element by combining two kinds of data signals, gradation correction can be performed in the pixel circuit 400. Become.
- the pixel circuit 400 can generate a potential exceeding the maximum potential that can be supplied to the wiring S1 and the wiring S2.
- a light emitting element high dynamic range (HDR) display or the like can be performed.
- HDR high dynamic range
- liquid crystal element when a liquid crystal element is used, overdrive driving or the like can be realized.
- a pixel circuit 400LC illustrated in FIG. 12C includes a circuit 401LC.
- the circuit 401LC includes a liquid crystal element LC and a capacitor C2.
- one electrode is connected to one electrode of the node N2 and the capacitor C2, and the other electrode is connected to a wiring to which a potential Vcom2 is applied.
- the other electrode of the capacitor C2 is connected to a wiring to which the potential Vcom1 is applied.
- the capacity C2 functions as a holding capacity. Note that the capacitor C2 can be omitted if unnecessary.
- the pixel circuit 400LC can supply a high voltage to the liquid crystal element LC, for example, high-speed display can be realized by overdrive driving, and a liquid crystal material having a high driving voltage can be applied.
- the gradation can be corrected according to the operating temperature, the deterioration state of the liquid crystal element LC, or the like.
- a pixel circuit 400EL illustrated in FIG. 12D includes a circuit 401EL.
- the circuit 401EL includes a light emitting element EL, a transistor M3, and a capacitor C2.
- a gate is connected to one electrode of the node N2 and the capacitor C2, one of a source and a drain is connected to a wiring to which the potential VH is applied, and the other is connected to one electrode of the light-emitting element EL.
- the other electrode of the capacitor C2 is connected to a wiring to which the potential Vcom is applied.
- the other electrode is connected to a wiring to which a potential VL is applied.
- the transistor M3 has a function of controlling a current supplied to the light emitting element EL.
- the capacitor C2 functions as a holding capacitor. The capacitor C2 can be omitted if unnecessary.
- the pixel circuit 400EL can flow a large current to the light-emitting element EL by applying a high potential to the gate of the transistor M3, for example, HDR display can be realized.
- a correction signal to the wiring S1 or the wiring S2
- variation in electrical characteristics of the transistor M3 and the light-emitting element EL can be corrected.
- circuit is not limited to the circuits illustrated in FIGS. 12C and 12D, and a structure in which a transistor, a capacitor, or the like is added may be used.
- a display module 6000 shown in FIG. 13A includes a display device 6006 to which an FPC 6005 is connected, a frame 6009, a printed board 6010, and a battery 6011 between an upper cover 6001 and a lower cover 6002.
- a display device manufactured using one embodiment of the present invention can be used for the display device 6006.
- the display device 6006 a display module with extremely low power consumption can be realized.
- the shape and dimensions of the upper cover 6001 and the lower cover 6002 can be changed as appropriate in accordance with the size of the display device 6006.
- the display device 6006 may have a function as a touch panel.
- the frame 6009 may have a protection function of the display device 6006, a function of blocking electromagnetic waves generated by the operation of the printed circuit board 6010, a function as a heat sink, and the like.
- the printed circuit board 6010 includes a power supply circuit, a signal processing circuit for outputting a video signal and a clock signal, a battery control circuit, and the like.
- a power supply for supplying power to the power supply circuit a power supply by a battery 6011 may be used.
- FIG. 13B is a schematic cross-sectional view of a display module 6000 including an optical touch sensor.
- the display module 6000 includes a light emitting unit 6015 and a light receiving unit 6016 provided on the printed circuit board 6010. Further, a region surrounded by the upper cover 6001 and the lower cover 6002 has a pair of light guide portions (light guide portion 6017a and light guide portion 6017b).
- the display device 6006 is provided so as to overlap the printed circuit board 6010 and the battery 6011 with a frame 6009 interposed therebetween.
- the display device 6006 and the frame 6009 are fixed to the light guide unit 6017a and the light guide unit 6017b.
- the light 6018 emitted from the light emitting unit 6015 passes through the upper part of the display device 6006 by the light guide unit 6017a and reaches the light receiving unit 6016 through the light guide unit 6017b.
- the touch operation can be detected by blocking the light 6018 by a detection target such as a finger or a stylus.
- a plurality of light emitting units 6015 are provided, for example, along two adjacent sides of the display device 6006.
- a plurality of light receiving units 6016 are provided at positions facing the light emitting unit 6015. Thereby, the information on the position where the touch operation is performed can be acquired.
- the light emitting unit 6015 can use a light source such as an LED element, and it is particularly preferable to use a light source that emits infrared rays.
- the light receiving unit 6016 can be a photoelectric element that receives light emitted from the light emitting unit 6015 and converts the light into an electrical signal.
- a photodiode capable of receiving infrared light can be used.
- the light emitting unit 6015 and the light receiving unit 6016 can be arranged below the display device 6006, and external light reaches the light receiving unit 6016 and touch sensor. Can be prevented from malfunctioning. In particular, when a resin that absorbs visible light and transmits infrared light is used, malfunction of the touch sensor can be more effectively suppressed.
- the electronic device exemplified below includes the display device of one embodiment of the present invention in the display portion. Therefore, the electronic device has a high resolution. In addition, the electronic device can achieve both high resolution and a large screen.
- full high vision, 4K2K, 8K4K, 16K8K, or higher resolution video can be displayed on the display portion of the electronic device of one embodiment of the present invention.
- Examples of the electronic device include a digital camera, a digital video camera, a digital photo, as well as an electronic device having a relatively large screen such as a television device, a notebook personal computer, a monitor device, a digital signage, a pachinko machine, and a game machine.
- Examples include a frame, a mobile phone, a portable game machine, a portable information terminal, and a sound reproducing device.
- the electronic device to which one embodiment of the present invention is applied can be incorporated along a plane or a curved surface of an inner wall or an outer wall of a house or a building, an interior or an exterior of an automobile, or the like.
- FIG. 14A is a diagram illustrating an appearance of the camera 8000 with the viewfinder 8100 attached.
- the camera 8000 includes a housing 8001, a display portion 8002, operation buttons 8003, a shutter button 8004, and the like.
- the camera 8000 is attached with a detachable lens 8006.
- the lens 8006 and the housing may be integrated.
- the camera 8000 can capture an image by pressing a shutter button 8004 or touching a display portion 8002 that functions as a touch panel.
- the housing 8001 has a mount having electrodes, and can be connected to a strobe device or the like in addition to the finder 8100.
- the finder 8100 includes a housing 8101, a display portion 8102, a button 8103, and the like.
- the housing 8101 is attached to the camera 8000 by a mount that engages with the mount of the camera 8000.
- the viewfinder 8100 can display a video or the like received from the camera 8000 on the display portion 8102.
- the button 8103 has a function as a power button or the like.
- the display device of one embodiment of the present invention can be applied to the display portion 8002 of the camera 8000 and the display portion 8102 of the finder 8100.
- a camera 8000 with a built-in finder may be used.
- FIG. 14B is a diagram showing the appearance of the head mounted display 8200.
- the head mounted display 8200 includes a mounting portion 8201, a lens 8202, a main body 8203, a display portion 8204, a cable 8205, and the like.
- a battery 8206 is built in the mounting portion 8201.
- the cable 8205 supplies power from the battery 8206 to the main body 8203.
- a main body 8203 includes a wireless receiver and the like, and can display received video information on a display portion 8204.
- the main body 8203 includes a camera, and can use information on the movement of the user's eyeballs and eyelids as input means.
- the mounting portion 8201 may have a function of recognizing the line of sight by providing a plurality of electrodes that can detect a current flowing along with the movement of the user's eyeball at a position touching the user. Moreover, you may have a function which monitors a user's pulse with the electric current which flows into the said electrode.
- the wearing unit 8201 may include various sensors such as a temperature sensor, a pressure sensor, and an acceleration sensor, and the function of displaying the user's biological information on the display unit 8204 and the movement of the user's head. It may have a function of changing the video displayed on the display portion 8204 in accordance with the above.
- the display device of one embodiment of the present invention can be applied to the display portion 8204.
- FIGS. 14C, 14D, and 14E are views showing the appearance of the head mounted display 8300.
- the head mounted display 8300 includes a housing 8301, a display portion 8302, a band-shaped fixture 8304, and a pair of lenses 8305.
- the user can visually recognize the display on the display portion 8302 through the lens 8305.
- the display portion 8302 be provided in a curved shape because the user can feel high presence. Further, by viewing another image displayed in a different area of the display portion 8302 through the lens 8305, three-dimensional display using parallax or the like can be performed.
- the present invention is not limited to the configuration in which one display unit 8302 is provided, and two display units 8302 may be provided, and one display unit may be arranged for one eye of the user.
- the display device of one embodiment of the present invention can be applied to the display portion 8302. Since the display device including the semiconductor device of one embodiment of the present invention has extremely high definition, the pixel is not visually recognized by the user even when the display device is enlarged using the lens 8305 as illustrated in FIG. More realistic video can be displayed.
- An electronic device illustrated in FIGS. 15A to 15G includes a housing 9000, a display portion 9001, a speaker 9003, operation keys 9005 (including a power switch or an operation switch), a connection terminal 9006, a sensor 9007 (force , Displacement, position, velocity, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemical, voice, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration , Including a function of measuring odor or infrared light), a microphone 9008, and the like.
- the electronic devices illustrated in FIGS. 15A to 15G have various functions. For example, a function for displaying various information (still images, moving images, text images, etc.) on the display unit, a touch panel function, a function for displaying a calendar, date or time, a function for controlling processing by various software (programs), A wireless communication function, a function of reading and processing a program or data recorded in a recording medium, and the like can be provided. Note that the functions of the electronic device are not limited to these, and can have various functions.
- the electronic device may have a plurality of display units.
- a camera or the like has a function of shooting a still image or a moving image and saving it in a recording medium (externally or built in the camera), a function of displaying the shot image on a display unit, etc. Good.
- FIGS. 15A to 15G Details of the electronic devices illustrated in FIGS. 15A to 15G will be described below.
- FIG. 15A is a perspective view showing the television device 9100.
- the television device 9100 can incorporate a display portion 9001 having a large screen, for example, 50 inches or more, or 100 inches or more.
- FIG. 15B is a perspective view showing the portable information terminal 9101.
- the portable information terminal 9101 can be used as a smartphone, for example.
- the portable information terminal 9101 may include a speaker 9003, a connection terminal 9006, a sensor 9007, and the like.
- the portable information terminal 9101 can display characters and image information on the plurality of surfaces.
- FIG. 15B shows an example in which three icons 9050 are displayed. Further, information 9051 indicated by a broken-line rectangle can be displayed on another surface of the display portion 9001.
- the information 9051 there are notifications of incoming e-mails, SNSs, telephone calls, etc., titles of e-mails, SNSs, etc., sender names, date / time, time, remaining battery level, and antenna reception strength.
- an icon 9050 or the like may be displayed at a position where the information 9051 is displayed.
- FIG. 15C is a perspective view showing the portable information terminal 9102.
- the portable information terminal 9102 has a function of displaying information on three or more surfaces of the display portion 9001.
- information 9052, information 9053, and information 9054 are displayed on different planes.
- the user can check the information 9053 displayed at a position where the portable information terminal 9102 can be observed from above with the portable information terminal 9102 stored in a chest pocket of clothes. The user can confirm the display without taking out the portable information terminal 9102 from the pocket, and can determine whether to receive a call, for example.
- FIG. 15D is a perspective view showing a wristwatch-type portable information terminal 9200.
- the portable information terminal 9200 can be used as a smart watch, for example.
- the display portion 9001 is provided with a curved display surface, and can perform display along the curved display surface.
- the portable information terminal 9200 can communicate with a headset capable of wireless communication, for example, to make a hands-free call.
- the portable information terminal 9200 can perform data transmission and charging with another information terminal through the connection terminal 9006. Note that the charging operation may be performed by wireless power feeding.
- FIGS. 15E, 15F, and 15G are perspective views showing a foldable portable information terminal 9201.
- FIG. 15E shows a state where the portable information terminal 9201 is unfolded
- FIG. 15G shows a folded state
- FIG. 15F changes from one of FIGS. 15E and 15G to the other. It is a perspective view of the state in the middle of doing.
- the portable information terminal 9201 is excellent in portability in the folded state and excellent in display listability due to a seamless wide display area in the expanded state.
- a display portion 9001 included in the portable information terminal 9201 is supported by three housings 9000 connected by a hinge 9055.
- the display portion 9001 can be bent with a curvature radius of 1 mm to 150 mm.
- FIG. 16A illustrates an example of a television device.
- a display portion 7500 is incorporated in a housing 7101.
- a structure in which the housing 7101 is supported by a stand 7103 is shown.
- the operation of the television device 7100 illustrated in FIG. 16A can be performed using an operation switch included in the housing 7101 or a separate remote controller 7111. Alternatively, operation may be performed by applying a touch panel to the display portion 7500 and touching the touch panel.
- the remote controller 7111 may have a display unit in addition to the operation buttons.
- the television device 7100 may include a television broadcast receiver and a communication device for network connection.
- FIG. 16B shows a laptop personal computer 7200.
- a laptop personal computer 7200 includes a housing 7211, a keyboard 7212, a pointing device 7213, an external connection port 7214, and the like.
- a display portion 7500 is incorporated in the housing 7211.
- FIGS. 16C and 16D show an example of digital signage (digital signage).
- a digital signage 7300 illustrated in FIG. 16C includes a housing 7301, a display portion 7500, a speaker 7303, and the like. Furthermore, an LED lamp, operation keys (including a power switch or an operation switch), a connection terminal, various sensors, a microphone, and the like can be provided.
- FIG. 16D shows a digital signage 7400 attached to a columnar column 7401.
- the digital signage 7400 includes a display portion 7500 provided along the curved surface of the pillar 7401.
- the display unit 7500 As the display unit 7500 is wider, the amount of information that can be provided at a time can be increased, and since it is easily noticeable by humans, for example, the effect of improving the advertising effect of the advertisement is achieved.
- a touch panel is applied to the display portion 7500 so that a user can operate.
- it can be used not only for advertising purposes but also for providing information required by the user, such as route information, traffic information, and commercial facility guidance information.
- the digital signage 7300 or the digital signage 7400 is preferably capable of cooperating with an information terminal 7311 such as a smartphone possessed by the user by wireless communication.
- the display of the display unit 7500 can be switched by displaying the information of the advertisement displayed on the display unit 7500 on the screen of the information terminal 7311 or operating the information terminal 7311.
- the digital signage 7300 or the digital signage 7400 can execute a game using the information terminal 7311 as an operation means (controller). Thereby, an unspecified number of users can participate and enjoy the game at the same time.
- the display device of one embodiment of the present invention can be applied to the display portion 7500.
- the electronic device of this embodiment includes a display portion
- one embodiment of the present invention can also be applied to an electronic device that does not have a display portion.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Plasma & Fusion (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
要約書 電気特性の良好な半導体装置を提供する。 半導体装置は、 金属酸化物を含む半導体層を形成する第1の工程と、 第1の絶縁層を形成する第2の 工程と、 第1の絶縁層上に、 第1の導電膜を成膜する第3の工程と、 第1の導電膜の一部をエッチン グすることで第1の導電層を形成し、 半導体層上に第1の導電層が重なる第1の領域と、 半導体層上 に第1の導電層が重ならない第2の領域とを形成する第4の工程と、 導電層に対して、 第1の処理を 行う第5の工程により作製する。第1の処理は、酸素元素を含み、水素元素を含まない第1のガスと、 水素元素を含み、 酸素元素を含まない第2のガスとの混合ガスを含む雰囲気下における、 プラズマ処 理とする。
Description
本発明の一態様は、半導体装置、及び半導体装置の作製方法に関する。本発明の一態様は、トランジスタ、及びトランジスタの作製方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。半導体装置は、半導体特性を利用することで機能しうる装置全般を指す。
トランジスタに適用可能な半導体材料として、金属酸化物を用いた酸化物半導体が注目されている。例えば、特許文献1では、複数の酸化物半導体層を積層し、当該複数の酸化物半導体層の中で、チャネルとなる酸化物半導体層がインジウム及びガリウムを含み、且つインジウムの割合をガリウムの割合よりも大きくすることで、電界効果移動度(単に移動度、またはμFEという場合がある)を高めた半導体装置が開示されている。
半導体層に用いることのできる金属酸化物は、スパッタリング法などを用いて形成できるため、大型の表示装置を構成するトランジスタの半導体層に用いることができる。また、多結晶シリコンや非晶質シリコンを用いたトランジスタの生産設備の一部を改良して利用することが可能なため、設備投資を抑えられる。また、金属酸化物を用いたトランジスタは、非晶質シリコンを用いた場合に比べて高い電界効果移動度を有するため、駆動回路を設けた高性能の表示装置を実現できる。
また、特許文献2には、低抵抗な導電性材料を用いた半導体装置が開示されている。特許文献2では、低抵抗な導電性材料の一つである銅の形成方法について開示されている。
本発明の一態様は、電気特性の良好な半導体装置、及びその作製方法を提供することを課題の一とする。または、電気特性の安定した半導体装置、およびその作製方法を提供することを課題の一とする。または、本発明の一態様は、信頼性の高い表示装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。
本発明の一態様は、金属酸化物を含む半導体層を形成する第1の工程と、半導体層を覆って、第1の絶縁層を形成する第2の工程と、第1の絶縁層上に、第1の導電膜を成膜する第3の工程と、第1の導電膜の一部をエッチングすることで第1の導電層を形成し、半導体層上に第1の導電層が重なる第1の領域と、半導体層上に第1の導電層が重ならない第2の領域とを形成する第4の工程と、第1の導電層に対して、第1の処理を行う第5の工程と、第1の導電層に接して、酸化物を含む第2の絶縁層を成膜する第6の工程と、を有する。第1の導電層は、銅、銀、金、またはアルミニウムを含む。第1の処理は、酸素元素を含み、水素元素を含まない第1のガスと、水素元素を含み、酸素元素を含まない第2のガスとの混合ガスを含む雰囲気下における、プラズマ処理であり、第2の絶縁層は、前記第1のガスと、シリコン元素を含む第3のガスとを含む成膜ガスを用いたプラズマ化学気相堆積法により形成される。第6の工程は、第5の工程の後に大気暴露することなく連続して行われる。
また、本発明の一態様は、金属酸化物を含む半導体層を形成する第1の工程と、半導体層を覆って、第1の絶縁層を形成する第2の工程と、第1の絶縁層上に、順に第1の金属酸化物膜及び第1の導電膜を成膜する第3の工程と、第1の導電膜及び第1の金属酸化物膜の一部をエッチングすることで第1の導電層及び第1の金属酸化物層を形成し、半導体層上に第1の導電層が重なる第1の領域と、半導体層上に第1の導電層が重ならない第2の領域とを形成する第4の工程と、第1の導電層に対して、第1の処理を行う第5の工程と、第1の導電層に接して、酸化物を含む第2の絶縁層を成膜する第6の工程と、を有する。第1の導電層は、銅、銀、金、またはアルミニウムを含む。第1の処理は、酸素元素を含み、水素元素を含まない第1のガスと、水素元素を含み、酸素元素を含まない第2のガスとの混合ガスを含む雰囲気下における、プラズマ処理であり、第2の絶縁層は、前記第1のガスと、シリコン元素を含む第3のガスとを含む成膜ガスを用いたプラズマ化学気相堆積法により形成される。第6の工程は、第5の工程の後に大気暴露することなく連続して行われる。
また、上記において、第5の工程の前記第1の処理は、処理室に供給される第1のガスと第2のガスの流量を、第1のガスの流量を100%としたとき、第2のガスの流量が0.5%以上100%以下となるように制御して行われることが好ましい。
また、上記において、第1のガスは、N2OまたはO2を含み、第2のガスは、NH3またはH2を含むことが好ましい。
また、上記において、第1の工程において、半導体層は、第2の金属酸化物膜と、第3の金属酸化物膜とを順に成膜した後に、当該第2の金属酸化物層と当該第3の金属酸化物層とをエッチングして加工することにより形成し、第3の金属酸化物層は、第2の金属酸化物層より結晶性が高くなるように形成することが好ましい。
また、上記において、第1の工程より前に、第1の導電層を形成する第7の工程と、第7の工程と第1の工程の間に、第1の導電層を覆って第3の絶縁層を形成する第8の工程と、を有し、第1の工程において、半導体層は、第1の導電層と重畳するように形成することが好ましい。
本発明の一態様によれば、電気特性の良好な半導体装置、及びその作製方法を提供できる。また、電気特性の安定した半導体装置、およびその作製方法を提供できる。また、本発明の一態様は、信頼性の高い表示装置を提供できる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。
また、本明細書にて用いる「第1」、「第2」、「第3」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成要素同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成要素同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタが有するソースとドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、ソースやドレインの用語は、入れ替えて用いることができるものとする。
なお、本明細書等において、トランジスタのチャネル長方向とは、ソース領域とドレイン領域間を最短距離で結ぶ直線に平行な方向のうちの1つをいう。すなわち、チャネル長方向は、トランジスタがオン状態のときに半導体層を流れる電流の方向のうちの1つに相当する。また、チャネル幅方向とは、当該チャネル長方向に直交する方向をいう。なお、トランジスタの構造や形状によっては、チャネル長方向及びチャネル幅方向は1つに定まらない場合がある。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」や「絶縁層」という用語は、「導電膜」や「絶縁膜」という用語に相互に交換することが可能な場合がある。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態(非導通状態、遮断状態、ともいう)にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、nチャネル型トランジスタでは、ゲートとソースの間の電圧Vgsがしきい値電圧Vthよりも低い(pチャネル型トランジスタでは、Vthよりも高い)状態をいう。
本明細書等において、表示装置の一態様である表示パネルは表示面に画像等を表示(出力)する機能を有するものである。したがって表示パネルは出力装置の一態様である。
また、本明細書等では、表示パネルの基板に、例えばFPC(Flexible Printed Circuit)もしくはTCP(Tape Carrier Package)などのコネクターが取り付けられたもの、または基板にCOG(Chip On Glass)方式等によりICが実装されたものを、表示パネルモジュール、表示モジュール、または単に表示パネルなどと呼ぶ場合がある。
なお、本明細書等において、表示装置の一態様であるタッチパネルは表示面に画像等を表示する機能と、表示面に指やスタイラスなどの被検知体が触れる、押圧する、または近づくことなどを検出するタッチセンサとしての機能と、を有する。したがってタッチパネルは入出力装置の一態様である。
タッチパネルは、例えばタッチセンサ付き表示パネル(または表示装置)、タッチセンサ機能つき表示パネル(または表示装置)とも呼ぶことができる。タッチパネルは、表示パネルとタッチセンサパネルとを有する構成とすることもできる。または、表示パネルの内部または表面にタッチセンサとしての機能を有する構成とすることもできる。
また、本明細書等では、タッチパネルの基板に、コネクターやICが実装されたものを、タッチパネルモジュール、表示モジュール、または単にタッチパネルなどと呼ぶ場合がある。
(実施の形態1)
本実施の形態では、本発明の一態様の半導体装置、表示装置、およびその作製方法について説明する。
本実施の形態では、本発明の一態様の半導体装置、表示装置、およびその作製方法について説明する。
本発明の一態様は、被形成面上に、チャネルが形成される半導体層と、半導体層上にゲート絶縁層(第1の絶縁層ともいう)と、ゲート絶縁層上にゲート電極として機能する導電層(第1の導電層ともいう)と、を有するトランジスタである。半導体層は、半導体特性を示す金属酸化物(以下、酸化物半導体ともいう)を含んで構成されることが好ましい。なお、ゲート絶縁層は、酸化物を含む絶縁層であることが好ましい。
トランジスタの電気特性を向上させる方法として導電層に低抵抗な材料を用いることが好ましい。例えば、トランジスタのゲート電極、ソース又はドレイン、またはトランジスタ間を接続する配線などに低抵抗な材料を用いることで、寄生抵抗を低減し、電気特性の良好なトランジスタ、及び半導体装置を得ることができる。
低抵抗な材料としては、例えば銅、銀、金、またはアルミニウム等のいずれか一を主成分とすることが好ましい。特に銅またはアルミニウムは量産性に優れるため好ましい。ただし、銅は、銀、金と比較すると酸化されやすい性質を有する。銅が酸化する場合、銅は高抵抗化し、トランジスタ、または複数のトランジスタを有する半導体装置の電気特性または信頼性に悪影響を及ぼす場合がある。
実施の形態1では、ゲート電極に銅を主成分とする導電層を用いる例について説明する。ゲート電極の酸化を抑制する方法として、酸素を含むガスと、還元性を有するガスの混合ガスを用いたプラズマ処理を行う。これにより、ゲート電極の酸化を抑制することが可能となる。
より具体的には、酸素元素を含み、水素元素を含まない第1のガスと、水素元素を含み、酸素元素を含まない第2のガスの混合ガスを含む雰囲気下において、ゲート電極の表面に対してプラズマ処理を行う。第1のガスとしては、例えばN2O(亜酸化窒素または一酸化二窒素)、NO2(二酸化窒素)、NO(一酸化窒素)などの窒素酸化物、またはO2(酸素)、O3(オゾン)等を含む気体を用いることが好ましい。第2のガスとしては、例えばNH3(アンモニア)、またはH2(水素)等を含む気体を用いることが好ましい。特に、プラズマ処理に用いる混合ガスとして、N2O、NH3に加えて、N2(窒素)、又はArなどの希ガスを含む混合ガスを用いることが好ましい。
混合ガスにおける第1のガスと第2のガスの割合は、プラズマ処理の処理室に供給するそれぞれのガスの流量を制御することにより制御することができる。なお、混合ガスにおける2種類のガスの比は、例えば体積比、分圧比、または重量比などで表現することができる。ここで、処理室に供給される2種類のガスの流量比は、2種類のガスの体積比、及び分圧比に概略一致する。
ここで、第2のガスの割合が低すぎる(流量が小さすぎる)と、還元反応よりも酸化反応が優位となり、ゲート電極表面に酸化物が生成してしまう。一方、第2のガスの割合が高すぎると、第2のガス中の余剰な水素元素が、ゲート絶縁層を介して半導体層のチャネル形成領域に拡散し、半導体層のキャリア密度が高くなってしまう恐れがある。そのため、第2のガスの流量は、少なくとも第1のガスの流量以下とすることが好ましい。これにより、半導体層に供給される水素元素の量を低減することができる。これは、第2のガスに含まれる未反応の余剰な水素元素が存在した場合でも、第1のガスに含まれる酸素元素と反応して水酸化物の状態で水素元素が処理室から排気されるためと推察される。
第1のガスと第2のガスの流量比は、第1のガスの流量を100%としたとき、第2のガスの流量を、0.5%以上100%以下、好ましくは1%以上90%以下、より好ましくは3%以上80%以下、さらに好ましくは3%以上60%以下、さらに好ましくは3%以上50%以下とすることができる。
さらに、上記プラズマ処理を行なった後に、大気に暴露することなく連続して、酸化物を含む絶縁層を成膜することが好ましい。当該絶縁層の成膜は、プラズマ化学気相堆積(プラズマCVD)法を用いて行うことが好ましい。このとき、プラズマ処理と絶縁層の成膜を、同じ装置内の同じ成膜室内で、連続して行うことが好ましい。また、プラズマ処理と絶縁層の成膜を、同じ温度で行うことが好ましい。
また、酸化物を含む絶縁層の成膜時の成膜ガスとして、シリコン元素などを含む堆積性のガスと、上記プラズマ処理で用いる第1のガスと、を含む混合ガスを用いることが好ましい。プラズマ処理と絶縁層の成膜とに、酸素元素を含む同一のガスを用いることにより、ゲート絶縁層と当該絶縁層との界面を良好なものとすることができる。例えば、第1のガスとしてN2Oガスを用い、これとSiH4(シラン)ガスとを含む混合ガスを成膜ガスとして用いて、酸化窒化シリコン層を成膜することができる。
また、低抵抗な材料として銅を用いる場合は、銅の原子が酸化物を含む絶縁層に拡散することでトランジスタが誤動作することを抑制するバリア層を設けることが好ましい。つまり、銅を主成分とする導電層をバリア層によって包むことで絶縁層から隔離することができる。例えばバリア層として、窒化チタン、窒化タンタル、または窒化タングステンなどを用いることができる。なお、銅を主成分とする導電層上にバリア層を形成する場合、銅を主成分とする導電層の酸化部分を除去する工程が必要である場合がある。
上記プラズマ処理は、銅を主成分とする導電層上にバリア層を設けなくても当該絶縁層への銅の原子の拡散を抑制することができる。また、当該導電層上に酸化窒化シリコン層を成膜する場合の酸化を抑制することができる。つまり当該プラズマ処理は、導電層の酸化部分を除去する工程、及びバリア層を形成する工程を必要とせず、当該導電層上に酸化窒化シリコン層を成膜する前に、上記プラズマ処理を行うだけで容易に銅を主成分とする導電層の酸化の抑制を実現することができる。
なお、ゲート絶縁層とゲート電極との間には、銅の原子がゲート絶縁層に拡散するバリア層としての機能と、ゲート絶縁層に含まれる酸素がゲート電極に吸引されることを防ぐバリア層としての機能を有する金属酸化物層を設けることが好ましい。さらに金属酸化物層は、ゲート電極に含まれる水素や水がゲート絶縁層側に拡散することを防ぐバリア層としても機能する。金属酸化物層は、例えば少なくともゲート絶縁層よりも酸素及び水素を透過しにくい材料を用いることができる。なお、金属酸化物層は、ゲート電極と上面形状が互いに概略一致するように加工されていることが好ましい。
なお、本明細書等において「上面形状が概略一致」とは、積層した層と層との間で少なくとも輪郭の一部が重なることをいう。例えば、上層と下層とが、同一のマスクパターン、または一部が同一のマスクパターンにより加工された場合を含む。ただし、厳密には輪郭が重なり合わず、上層が下層の内側に位置することや、上層が下層の外側に位置することもあり、この場合も「上面形状が概略一致」という。
次に、半導体層について説明する。ゲート絶縁層は、島状に加工された半導体層の上面及び側面に接して設けられることが好ましい。また特に、半導体層に金属酸化物を適用した場合、ゲート絶縁層は酸化物を含むことが好ましい。
半導体層は、チャネルが形成されうるチャネル形成領域と、ソース領域及びドレイン領域として機能する一対の低抵抗領域を有する。チャネル形成領域は、半導体層におけるゲート電極と重畳する領域である。また一対の低抵抗領域は、チャネル形成領域を挟んで設けられ、チャネル形成領域よりも低抵抗な領域である。
一対の低抵抗領域は、不純物元素を含むことが好ましい。不純物元素としては、水素、ボウ素、炭素、窒素、フッ素、リン、硫黄、ヒ素、アルミニウム、マグネシウム、シリコン、または希ガス元素などが挙げられる。なお、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。特に、ホウ素またはリンを含むことが好ましい。
特に、一対の低抵抗領域は、酸素と結合しやすい不純物元素を含むことが好ましい。例えば、ホウ素、リン、アルミニウム、マグネシウム、シリコン等が挙げられる。
また、ゲート絶縁層のうち、一対の低抵抗領域と接する部分、すなわち、ゲート電極と重畳しない部分にも、上記不純物元素が含まれることが好ましい。また、ゲート絶縁層のうち、チャネル形成領域と接する部分、すなわち、ゲート電極と重畳する部分には、上記不純物が添加されていないことが好ましい。
このとき、不純物元素の供給は、プラズマイオンドーピング法またはイオン注入法により行うことがより好ましい。これらの方法は、イオンを添加する深さを調整しやすいため、ゲート絶縁層と半導体層とを含む領域を狙って、イオンを添加することが容易となる。
例えば、半導体層の低抵抗領域は、不純物濃度が、1×1019atoms/cm3以上、1×1023atoms/cm3以下、好ましくは1×1020atoms/cm3以上、1×1022atoms/cm3以下である領域を含むことが好ましい。また、半導体層の低抵抗領域は、ゲート絶縁層の低抵抗領域と接する領域よりも、不純物濃度が高い領域を有することが好ましい。これにより、極めて低抵抗な低抵抗領域とすることができる。
また、ゲート絶縁層のゲート電極と重ならない領域は、不純物濃度が低抵抗領域よりも低く、且つゲート電極と重なる部分よりも高い領域を含むことが好ましい。
また、不純物元素として酸素と結合しやすい元素を用いた場合、不純物元素は半導体層中の酸素と結合した状態で存在する。すなわち、不純物元素が半導体層中の酸素を奪うことで、半導体層中に酸素欠損が生じ、当該酸素欠損と膜中の水素と結合することでキャリアが生成される。さらに半導体層中の不純物元素は酸化した状態で安定に存在するため、工程中にかかる熱などで脱離することなく、安定して低抵抗な低抵抗領域を実現できる。例えば400℃以上、600℃以上、または800℃以上の温度が行程中にかかったとしても、安定な低抵抗領域を維持することができる。
不純物元素は、半導体層中、及びゲート絶縁層中の酸素と結合して安定化する元素を用いることが好ましい。例えば酸化物が標準状態において固体で存在しうる元素を用いることが好ましい。特に好ましい元素としては、希ガス、水素以外の典型非金属元素、典型金属元素、及び遷移金属元素から選択することができる。特に、ホウ素、リン、アルミニウム、マグネシウム、シリコン等を用いることが好ましい。
以下では、より具体的な例について、図面を参照して説明する。
[構成例1]
図1(A)は、トランジスタ100の上面図であり、図1(B)は、図1(A)に示す一点鎖線A1−A2における切断面の断面図に相当し、図1(C)は、図1(A)に示す一点鎖線B1−B2における切断面の断面図に相当する。なお、図1(A)において、トランジスタ100の構成要素の一部(ゲート絶縁層等)を省略して図示している。また、一点鎖線A1−A2方向はチャネル長方向、一点鎖線B1−B2方向はチャネル幅方向に相当する。また、トランジスタの上面図については、以降の図面においても図1(A)と同様に、構成要素の一部を省略して図示するものとする。
図1(A)は、トランジスタ100の上面図であり、図1(B)は、図1(A)に示す一点鎖線A1−A2における切断面の断面図に相当し、図1(C)は、図1(A)に示す一点鎖線B1−B2における切断面の断面図に相当する。なお、図1(A)において、トランジスタ100の構成要素の一部(ゲート絶縁層等)を省略して図示している。また、一点鎖線A1−A2方向はチャネル長方向、一点鎖線B1−B2方向はチャネル幅方向に相当する。また、トランジスタの上面図については、以降の図面においても図1(A)と同様に、構成要素の一部を省略して図示するものとする。
トランジスタ100は、基板102上に設けられ、絶縁層103、半導体層108、絶縁層110、金属酸化物層114、導電層112、絶縁層116等を有する。島状の半導体層108は、絶縁層103上に設けられる。絶縁層110は、絶縁層103の上面、半導体層108の上面及び側面に接して設けられる。金属酸化物層114及び導電層112は、絶縁層110上にこの順に積層して設けられ、半導体層108と重畳する部分を有する。絶縁層116は、絶縁層110の上面、金属酸化物層114の側面、及び導電層112の上面を覆って設けられている。
導電層112の一部は、ゲート電極として機能する。絶縁層110の一部は、ゲート絶縁層として機能する。トランジスタ100は、半導体層108上にゲート電極が設けられる、いわゆるトップゲート型のトランジスタである。
また、図1(A)、(B)に示すように、トランジスタ100は、絶縁層116上に導電層120a及び導電層120bを有していてもよい。導電層120a及び導電層120bはソース電極またはドレイン電極として機能する。導電層120a及び導電層120bは、それぞれ絶縁層116、及び絶縁層110に設けられた開口部141aまたは開口部141bを介して、後述する領域108nに電気的に接続される。
半導体層108は、金属酸化物を含むことが好ましい。
例えば半導体層108は、インジウムと、M(Mは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムから選ばれた一種または複数種)と、亜鉛と、を有すると好ましい。特にMはアルミニウム、ガリウム、イットリウム、またはスズから選ばれた一種または複数種とすることが好ましい。
特に、半導体層108として、インジウム、ガリウム、及び亜鉛を含む酸化物を用いることが好ましい。
半導体層108として、組成の異なる層、または結晶性の異なる層、または不純物濃度の異なる層を積層した積層構造としてもよい。
導電層112、及び金属酸化物層114は、上面形状が互いに概略一致するように加工されている。
絶縁層110と導電層112との間に位置する金属酸化物層114は、絶縁層110に含まれる酸素が導電層112側に拡散することを防ぐバリア膜として機能する。さらに金属酸化物層114は、導電層112に含まれる水素や水が絶縁層110側に拡散することを防ぐバリア膜としても機能する。金属酸化物層114は、例えば少なくとも絶縁層110よりも酸素及び水素を透過しにくい材料を用いることができる。
金属酸化物層114により、導電層112にアルミニウムや銅などの酸素を吸引しやすい金属材料を用いた場合であっても、絶縁層110から導電層112へ酸素が拡散することを防ぐことができる。また、導電層112が水素を含む場合であっても、導電層112から絶縁層110を介して半導体層108へ水素が拡散することを防ぐことができる。その結果、半導体層108のチャネル形成領域におけるキャリア密度を極めて低いものとすることができる。
金属酸化物層114としては、絶縁性材料または導電性材料を用いることができる。金属酸化物層114が絶縁性を有する場合には、ゲート絶縁層の一部として機能する。一方、金属酸化物層114が導電性を有する場合には、ゲート電極の一部として機能する。
金属酸化物層114として、酸化シリコンよりも誘電率の高い絶縁性材料を用いることが好ましい。特に、酸化アルミニウム膜、酸化ハフニウム膜、またはハフニウムアルミネート膜等を用いると、駆動電圧を低減できるため好ましい。
金属酸化物層114として、例えば酸化インジウム、インジウムスズ酸化物(ITO)、またはシリコンを含有したインジウムスズ酸化物(ITSO)などの、導電性酸化物を用いることもできる。特にインジウムを含む導電性酸化物は、導電性が高いため好ましい。
また、金属酸化物層114として、半導体層108と同一の元素を一以上含む酸化物材料を用いることが好ましい。特に、上記半導体層108に適用可能な酸化物半導体材料を用いることが好ましい。このとき、金属酸化物層114として、半導体層108と同じスパッタリングターゲットを用いて形成した金属酸化物膜を適用することで、装置を共通化できるため好ましい。
または、半導体層108と金属酸化物層114の両方に、インジウム及びガリウムを含む金属酸化物材料を用いる場合、半導体層108よりもガリウムの組成(含有割合)が高い材料を用いると、酸素に対するブロッキング性をより高めることができるため好ましい。このとき、半導体層108には、金属酸化物層114よりもインジウムの組成が高い材料を用いることで、トランジスタ100の電界効果移動度を高めることができる。
また、金属酸化物層114は、スパッタリング装置を用いて形成すると好ましい。例えば、スパッタリング装置を用いて酸化物膜を形成する場合、酸素ガスを含む雰囲気下で形成することで、絶縁層110や半導体層108中に好適に酸素を添加することができる。
半導体層108は、導電層112と重畳する領域と、当該領域を挟む一対の低抵抗な領域108nを有する。半導体層108の、導電層112と重畳する領域は、トランジスタ100のチャネル形成領域として機能する。一方、領域108nは、トランジスタ100のソース領域またはドレイン領域として機能する。
また領域108nは、チャネル形成領域よりも低抵抗な領域、キャリア濃度が高い領域、酸素欠陥密度の高い領域、不純物濃度の高い領域、またはn型である領域ともいうことができる。
半導体層108の領域108nは、不純物元素を含む領域である。当該不純物元素としては、例えば水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、ヒ素、アルミニウム、または希ガス元素などが挙げられる。なお、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。特に、ホウ素またはリンを含むことが好ましい。またこれら元素を2以上含んでいてもよい。
絶縁層110は、半導体層108のチャネル形成領域と接する領域、すなわち導電層112と重畳する領域を有する。また、絶縁層110は、半導体層108の低抵抗な領域108nと接し、且つ導電層112と重畳しない領域を有する。
また、半導体層108のチャネル形成領域に接する絶縁層103と絶縁層110には、酸化物膜を用いることが好ましい。例えば、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜などの酸化物膜を用いることができる。これにより、トランジスタ100の作製工程における熱処理などで、絶縁層103や絶縁層110から脱離した酸素を半導体層108のチャネル形成領域に供給し、半導体層108中の酸素欠損を低減することができる。
導電層112の側面、及び上面には、絶縁層116と接する領域112dがある。絶縁層116を成膜するとき、領域112dが酸化しないことが好ましい。なお、領域112dは、図中において導電層112の酸化が抑制される領域として導電層112の表面を示している。図6にて詳細な説明をするが、絶縁層116を成膜するとき、領域112dには、酸素を含むガスと、還元性を有するガスの混合ガスを用いたプラズマ処理を行う。該プラズマ処理によって、領域112dが酸化することを抑制し、トランジスタの電気特性や信頼性の劣化を抑制することができる。
例えば導電層112は、銅、銀、金、またはアルミニウム等のいずれか一を主成分とする低抵抗な導電性材料が好ましい。一例として銅を主成分とする導電性材料は、電気伝導率が大きく、展延性が高い材料であるため、特に可撓性が求められる半導体装置(例えば表示装置)などに好適な配線材料である。
絶縁層116は、トランジスタ100を保護する保護層として機能する。また絶縁層116は、絶縁層110から放出されうる酸素が外部に拡散することを防ぐ機能を有することが好ましい。例えば、酸化物または窒化物などの無機絶縁材料を用いることができる。より具体的な例としては、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化アルミニウム、酸化ハフニウム、ハフニウムアルミネートなどの無機絶縁材料を用いることができる。
絶縁層110は、上述した不純物元素を含む領域110dを有する。領域110dは、少なくとも領域108nとの界面近傍に位置している。また領域110dは、半導体層108が設けられていない領域、及び導電層112と重畳しない領域において、少なくとも絶縁層103との界面近傍にも位置している。また、図1(B)、及び(C)に示すように、領域110dは、半導体層108のチャネル形成領域と接する部分には設けられていないことが好ましい。
また、絶縁層103は、絶縁層110と接する界面近傍に、上述した不純物元素を含む領域103dを有している。領域103dは、領域108nと接する界面近傍にも設けられていてもよい。このとき、領域108nと重畳する部分の不純物濃度は、絶縁層110と接する部分よりも低い濃度となる。
ここで、領域108nにおける不純物濃度は、絶縁層110に近いほど濃度が高くなるような濃度勾配を有することが好ましい。これにより、領域108nの上部ほど低抵抗となるため、導電層120a(または導電層120b)との接触抵抗をより効果的に低減することができる。また、領域108n全体に亘って均一な濃度とした場合に比べて、領域108n内の不純物元素の総量を低くできるため、作製工程中の熱などの影響によりチャネル形成領域に拡散しうる不純物の量を低く保つことができる。
また、領域110dにおける不純物濃度は、半導体層108に近いほど濃度が高くなるような濃度勾配を有することが好ましい。加熱により酸素を放出可能な酸化物膜を適用した絶縁層110において、上述した不純物元素が添加された領域110dでは、他の領域に比べて酸素の放出を抑えることができる。そのため、絶縁層110の領域108nとの界面近傍に位置する領域110dは、酸素に対するブロッキング層として機能し、領域108nに供給される酸素を効果的に低減することができる。
後述するように、領域108n及び領域110dに不純物元素を添加する処理は、導電層112をマスクとして行うことができる。これにより、領域108nの形成と同時に、領域110dを自己整合的に形成することができる。
なお、図1(B)、(C)等では、絶縁層110の不純物濃度の高い部分が、半導体層108との界面近傍に位置することを誇張して示すために、領域110dを絶縁層110中の半導体層108の近傍にのみハッチングパターンを付して図示しているが、実際には絶縁層110の厚さ方向全体に亘って上記不純物元素が含まれる。
領域108n及び領域110dはそれぞれ、不純物濃度が、1×1019atoms/cm3以上、1×1023atoms/cm3以下、好ましくは5×1019atoms/cm3以上、5×1022atoms/cm3以下、より好ましくは1×1020atoms/cm3以上、1×1022atoms/cm3以下である領域を含むことが好ましい。また、領域108nは、絶縁層110の領域110dよりも、不純物濃度が高い部分を有すると、領域108nの電気抵抗をより効果的に低抵抗化できるため好ましい。
領域108n及び領域110dに含まれる不純物の濃度は、例えば二次イオン質杲分析法(SIMS:Secondary Ion Mass Spectrometry)や、X線光電子分光法(XPS:X−ray Photoelectron Spectroscopy)等の分析法により分析することができる。XPS分析を用いる場合には、表面側または裏面側からのイオンスパッタリングとXPS分析を組み合わせることで、深さ方向の濃度分布を知ることができる。
ここで、半導体層108、及び半導体層108中に形成されうる酸素欠損について説明する。
半導体層108に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、半導体層108中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キャリア供給源となりうる。半導体層108中にキャリア供給源が生成されると、トランジスタ100の電気特性の変動、代表的にはしきい値電圧のシフトが生じる。したがって、半導体層108においては、酸素欠損が少ないほど好ましい。
そこで、本発明の一態様においては、半導体層108近傍の絶縁膜、具体的には、半導体層108の上方に位置する絶縁層110、及び下方に位置する絶縁層103が、酸化物膜を含む構成である。作製工程中の熱などにより絶縁層103及び絶縁層110から半導体層108へ酸素を移動させることで、半導体層108中の酸素欠損を低減することが可能となる。
また、半導体層108は、Inの原子数比がMの原子数比より多い領域を有すると好ましい。Inの原子数比が多いほど、トランジスタの電界効果移動度を向上させることができる。
ここで、In、Ga、Znを含む金属酸化物の場合、Inと酸素の結合力は、Gaと酸素の結合力よりも弱いため、Inの原子数比が大きい場合には、金属酸化物膜中に酸素欠損が形成されやすい。また、Gaに代えて、上記Mで示す金属元素を用いた場合でも同様の傾向がある。金属酸化物膜中に酸素欠損が多く存在すると、トランジスタの電気特性の低下や、信頼性の低下が生じる。
しかしながら本発明の一態様では、金属酸化物を含む半導体層108中に極めて多くの酸素を供給できるため、Inの原子数比の大きな金属酸化物材料を用いることが可能となる。これにより、極めて高い電界効果移動度と、安定した電気特性と、高い信頼性とを兼ね備えたトランジスタを実現することができる。
例えば、Inの原子数比が、Mの原子数比に対して1.5倍以上、または2倍以上、または3倍以上、または3.5倍以上、または4倍以上である金属酸化物を、好適に用いることができる。
特に、半導体層108のIn、M、及びZnの原子数の比を、In:M:Zn=5:1:6またはその近傍(Inが5の場合、Mが0.5以上1.5以下であり、且つZnが5以上7以下を含む)とすることが好ましい。または、In、M、及びZnの原子数の比を、In:M:Zn=4:2:3またはその近傍とすると好ましい。また、半導体層108の組成として、半導体層108のIn、M、及びZnの原子数の比を概略等しくしてもよい。すなわち、In、M、及びZnの原子数の比が、In:M:Zn=1:1:1またはその近傍の材料を含んでいてもよい。
例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートドライバに用いることで、額縁幅の狭い(狭額縁ともいう)表示装置を提供することができる。また、上記の電界効果移動度が高いトランジスタを、ソースドライバ(特に、ソースドライバが有するシフトレジスタの出力端子に接続されるデマルチプレクサ)に用いることで、表示装置に接続される配線数が少ない表示装置を提供することができる。
なお、半導体層108が、Inの原子数比がMの原子数比より多い領域を有していても、半導体層108の結晶性が高い場合、電界効果移動度が低くなる場合がある。半導体層108の結晶性としては、例えば、X線回折(XRD:X−Ray Diffraction)を用いて分析する、あるいは、透過型電子顕微鏡(TEM:Transmission Electron Microscope)を用いて分析することで解析できる。
ここで、半導体層108に混入する水素または水分などの不純物は、トランジスタ特性に影響を与えるため問題となる。したがって、半導体層108においては、水素または水分などの不純物が少ないほど好ましい。不純物濃度が低く、欠陥準位密度の低い金属酸化物膜を用いることで、優れた電気特性を有するトランジスタを作製することができ好ましい。不純物濃度が低く、欠陥準位密度を低く(酸素欠損を少なく)することで、膜中のキャリア密度を低くすることができる。このような金属酸化物膜を半導体層に用いたトランジスタは、しきい値電圧がマイナスとなる電気特性(ノーマリーオンともいう。)になることが少ない。また、このような金属酸化物膜を用いたトランジスタは、オフ電流が著しく小さい特性を得ることができる。
また、半導体層108が、2層以上の積層構造を有していてもよい。
例えば、組成の異なる2以上の金属酸化物膜を積層した半導体層108を用いることができる。例えば、In−M−Zn酸化物を用いた場合に、In、M、及びZnの原子数の比が、In:M:Zn=5:1:6、In:M:Zn=4:2:3、In:M:Zn=1:1:1、In:M:Zn=2:2:1、In:M:Zn=1:3:4、In:M:Zn=1:3:2、またはそれらの近傍であるスパッタリングターゲットで形成する膜のうち、2以上を積層して用いることが好ましい。
また、結晶性の異なる2以上の金属酸化物膜を積層した半導体層108を用いることができる。その場合、同じ酸化物ターゲットを用い、成膜条件を異ならせることで、大気に触れることなく連続して形成されることが好ましい。
例えば、先に形成する第1の金属酸化物膜の成膜時の酸素流量比を、後に形成する第2の金属酸化物膜の成膜時の酸素流量比よりも小さくする。または、第1の金属酸化物膜の成膜時に、酸素を流さない条件とする。これにより、第2の金属酸化物膜の成膜時に、酸素を効果的に供給することができる。また、第1の金属酸化物膜は第2の金属酸化物膜よりも結晶性が低く、電気伝導性の高い膜とすることができる。一方、上部に設けられる第2の金属酸化物膜を第1の金属酸化物膜よりも結晶性の高い膜とすることで、半導体層108の加工時や、絶縁層110の成膜時のダメージを抑制することができる。
より具体的には、第1の金属酸化物膜の成膜時の酸素流量比を、0%以上50%未満、好ましくは0%以上30%以下、より好ましくは0%以上20%以下、代表的には10%とする。また第2の金属酸化物膜の成膜時の酸素流量比を、50%以上100%以下、好ましくは60%以上100%以下、より好ましくは80%以上100%以下、さらに好ましくは90%以上100%以下、代表的には100%とする。また、第1の金属酸化物膜と第2の金属酸化物膜とで、成膜時の圧力、温度、電力等の条件を異ならせてもよいが、酸素流量比以外の条件を同じとすることで、成膜工程にかかる時間を短縮することができるため好ましい。
このような構成とすることで、電気特性に優れ、且つ信頼性の高いトランジスタ100を実現できる。
以上が構成例1についての説明である。
[構成例2]
以下では、上記構成例1と一部の構成が異なるトランジスタの構成例について説明する。
以下では、上記構成例1と一部の構成が異なるトランジスタの構成例について説明する。
なお、以下では、上記構成例1と重複する部分は説明を省略する場合がある。また、以下で示す図面において、上記構成例1と同様の機能を有する部分についてはハッチングパターンを同じくし、符号を付さない場合もある。
図2(A)は、トランジスタ100の上面図であり、図2(B)はトランジスタ100のチャネル長方向の断面図であり、図2(C)はトランジスタ100のチャネル幅方向の断面図である。
図2では、図1と異なり絶縁層116の上面を覆って絶縁層118が設けられている点が異なる。
絶縁層118は、トランジスタ100を保護する保護層として機能する。また絶縁層118は、絶縁層110から放出されうる酸素が外部に拡散することを防ぐ機能を有することが好ましい。例えば、酸化物または窒化物などの無機絶縁材料を用いることができる。より具体的な例としては、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化アルミニウム、酸化ハフニウム、ハフニウムアルミネートなどの無機絶縁材料を用いることができる。
なお、ここでは保護層として絶縁層116と絶縁層118の積層構造とする場合を示したが、絶縁層116及び絶縁層118のいずれか一方は、複数の層で構成されてもよい。例えば、絶縁層116は、組成の異なる2層以上の複数の酸化物で構成されてもよい。絶縁層110に接する絶縁層116aは絶縁層116bよりも多くの酸素を含み、絶縁層116bは絶縁層116aよりも窒素を多く含むことが好ましい。上述した積層構造を有することで絶縁層116aは、絶縁層110へ酸素を多く供給でき、絶縁層116bは外部からの水素などの不純物の拡散を抑制することができる。
[構成例3]
以下では、上記構成例2と一部の構成が異なるトランジスタの構成例について説明する。なお、以下では、上記構成例2と重複する部分は説明を省略する場合がある。また、以下で示す図面において、上記構成例2と同様の機能を有する部分についてはハッチングパターンを同じくし、符号を付さない場合もある。
以下では、上記構成例2と一部の構成が異なるトランジスタの構成例について説明する。なお、以下では、上記構成例2と重複する部分は説明を省略する場合がある。また、以下で示す図面において、上記構成例2と同様の機能を有する部分についてはハッチングパターンを同じくし、符号を付さない場合もある。
図3(A)は、トランジスタ100Aの上面図であり、図3(B)はトランジスタ100Aのチャネル長方向の断面図であり、図3(C)はトランジスタ100Aのチャネル幅方向の断面図である。
トランジスタ100Aは、基板102と絶縁層103との間に導電層106を有する点で、構成例2と主に相違している。導電層106は半導体層108及び導電層112と重畳する領域を有する。
トランジスタ100Aにおいて、導電層106は、第1のゲート電極(ボトムゲート電極ともいう)としての機能を有し、導電層112は、第2のゲート電極(トップゲート電極ともいう)としての機能を有する。また、絶縁層103の一部は第1のゲート絶縁層として機能し、絶縁層110の一部は、第2のゲート絶縁層として機能する。
半導体層108の、導電層112及び導電層106の少なくとも一方と重畳する部分は、チャネル形成領域として機能する。なお以下では説明を容易にするため、半導体層108の導電層112と重畳する部分をチャネル形成領域と呼ぶ場合があるが、実際には導電層112と重畳せずに、導電層106と重畳する部分(領域108nを含む部分)にもチャネルが形成しうる。
また、図3(C)に示すように、導電層106は、金属酸化物層114、絶縁層110、及び絶縁層103に設けられた開口部142を介して、導電層112と電気的に接続されていてもよい。これにより、導電層106と導電層112には、同じ電位を与えることができる。
導電層106は、導電層112、導電層120a、または導電層120bと同様の材料を用いることができる。特に導電層106に銅を含む材料を用いると、配線抵抗を低減できるため好ましい。なお、導電層106は、領域106dを有する。導電層106を覆うように絶縁層103を成膜するとき、領域106dには、酸素を含むガスと、還元性を有するガスの混合ガスを用いたプラズマ処理を行う。該プラズマ処理によって、領域112dが酸化することを抑制し、トランジスタの電気特性や信頼性の劣化を抑制することができる。なお、領域106dに行われるプラズマ処理は、導電層112の領域112dに行われるプラズマ処理と同様な工程のため、詳細な説明は省略する。
また、図3(A)、(C)に示すように、チャネル幅方向において、導電層112及び導電層106が、半導体層108の端部よりも外側に突出していることが好ましい。このとき、図3(C)に示すように、半導体層108のチャネル幅方向の全体が、絶縁層110と絶縁層103を介して、導電層112と導電層106に覆われた構成となる。
このような構成とすることで、半導体層108を一対のゲート電極によって生じる電界で、電気的に取り囲むことができる。この場合、特に、導電層106と導電層112に同じ電位を与えることが好ましい。これにより、半導体層108にチャネルを誘起させるための電界を効果的に印加できるため、トランジスタ100Aのオン電流を増大させることができる。そのため、トランジスタ100Aを微細化することも可能となる。
なお、導電層112と導電層106とを接続しない構成としてもよい。このとき、一対のゲート電極の一方に定電位を与え、他方にトランジスタ100Aを駆動するための信号を与えてもよい。このとき、一方の電極に与える電位により、トランジスタ100Aを他方の電極で駆動する際のしきい値電圧を制御することもできる。
以上が、構成例3についての説明である。
[応用例]
以下では、不純物を含む半導体膜を容量素子の一方の電極として用い、トランジスタと容量素子とを同一面上に形成する例について説明する。
以下では、不純物を含む半導体膜を容量素子の一方の電極として用い、トランジスタと容量素子とを同一面上に形成する例について説明する。
図4(A)に示す断面図では、構成例2で例示したトランジスタ100に並べて、容量素子130Aが設けられている。
また、図4(B)に示す断面図では、構成例3で例示したトランジスタ100Aに並べて、容量素子130Aが設けられている。
容量素子130Aは、半導体層108cと、導電層120bとの間に、誘電体として機能する絶縁層110、絶縁層116、及び絶縁層118が設けられた構成を有する。
半導体層108cは、半導体層108と同一面上に設けられている。例えば半導体層108cは、半導体層108と同一の金属酸化物膜を加工した後に、領域108nと同じ不純物元素を添加することにより形成することができる。
このような構成とすることで、工程を増やすことなく容量素子130Aを作製することができる。
図4(C)に示す容量素子130Bは、導電層106cと、半導体層108cとの間に、誘電体として機能する絶縁層103が設けられた構成を有する。
導電層106cは、導電層106と同一面上に設けられている。導電層106cは、導電層106と同一の導電膜を加工して形成することができる。
容量素子130Bは、容量素子130Aに比べて誘電体の厚さを薄くできるため、より大容量の容量素子とすることができる。
以上が応用例についての説明である。
[半導体装置の構成要素]
次に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
次に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
〔基板〕
基板102の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、SOI基板、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板102として用いてもよい。また、これらの基板上に半導体素子が設けられたものを、基板102として用いてもよい。
基板102の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、SOI基板、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板102として用いてもよい。また、これらの基板上に半導体素子が設けられたものを、基板102として用いてもよい。
また、基板102として、可撓性基板を用い、可撓性基板上に直接、トランジスタ100等を形成してもよい。または、基板102とトランジスタ100等の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板102より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ100等は耐熱性の劣る基板や可撓性の基板にも転載できる。
〔絶縁層103〕
絶縁層103としては、スパッタリング法、CVD法、蒸着法、パルスレーザー堆積(PLD)法等を適宜用いて形成することができる。また、絶縁層103としては、例えば、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。なお、半導体層108との界面特性を向上させるため、絶縁層103において少なくとも半導体層108と接する領域は酸化物絶縁膜で形成することが好ましい。また、絶縁層103には、加熱により酸素を放出する膜を用いることが好ましい。
絶縁層103としては、スパッタリング法、CVD法、蒸着法、パルスレーザー堆積(PLD)法等を適宜用いて形成することができる。また、絶縁層103としては、例えば、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。なお、半導体層108との界面特性を向上させるため、絶縁層103において少なくとも半導体層108と接する領域は酸化物絶縁膜で形成することが好ましい。また、絶縁層103には、加熱により酸素を放出する膜を用いることが好ましい。
絶縁層103として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはGa−Zn酸化物などを用いればよく、単層または積層で設けることができる。
また、絶縁層103の半導体層108に接する側に窒化シリコン膜などの酸化物膜以外の膜を用いた場合、半導体層108と接する表面に対して酸素プラズマ処理などの前処理を行い、当該表面、または表面近傍を酸化することが好ましい。
〔導電膜〕
ゲート電極として機能する導電層112及び導電層106、ソース電極として機能する導電層120a、ドレイン電極として機能する導電層120bとしては、クロム、銅、アルミニウム、金、銀、亜鉛、モリブデン、タンタル、チタン、タングステン、マンガン、ニッケル、鉄、コバルトから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
ゲート電極として機能する導電層112及び導電層106、ソース電極として機能する導電層120a、ドレイン電極として機能する導電層120bとしては、クロム、銅、アルミニウム、金、銀、亜鉛、モリブデン、タンタル、チタン、タングステン、マンガン、ニッケル、鉄、コバルトから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
また、導電層112、導電層106、導電層120a、及び導電層120bには、In−Sn酸化物、In−W酸化物、In−W−Zn酸化物、In−Ti酸化物、In−Ti−Sn酸化物、In−Zn酸化物、In−Sn−Si酸化物、In−Ga−Zn酸化物等の酸化物導電体または金属酸化物膜を適用することもできる。
ここで、酸化物導電体(OC:Oxide Conductor)について説明を行う。例えば、半導体特性を有する金属酸化物に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍にドナー準位が形成される。この結果、金属酸化物は、導電性が高くなり導電体化する。導電体化された金属酸化物を、酸化物導電体ということができる。
また、導電層112等として、上記酸化物導電体(金属酸化物)を含む導電膜と、金属または合金を含む導電膜の積層構造としてもよい。金属または合金を含む導電膜を用いることで、配線抵抗を小さくすることができる。このとき、ゲート絶縁膜として機能する絶縁層と接する側には酸化物導電体を含む導電膜を適用することが好ましい。
また、導電層112、導電層106、導電層120a、導電層120bには、上述の金属元素の中でも、特にチタン、タングステン、タンタル、及びモリブデンの中から選ばれるいずれか一つまたは複数を有すると好適である。特に、窒化タンタル膜を用いると好適である。当該窒化タンタル膜は、導電性を有し、且つ、銅、酸素、または水素に対して、高いバリア性を有し、且つ自身からの水素の放出が少ないため、半導体層108と接する導電膜、または半導体層108の近傍の導電膜として、好適に用いることができる。
〔絶縁層110〕
トランジスタ100等のゲート絶縁膜として機能する絶縁層110は、PECVD法、スパッタリング法等により形成できる。絶縁層110としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を用いることができる。なお、絶縁層110を、2層の積層構造または3層以上の積層構造としてもよい。
トランジスタ100等のゲート絶縁膜として機能する絶縁層110は、PECVD法、スパッタリング法等により形成できる。絶縁層110としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を用いることができる。なお、絶縁層110を、2層の積層構造または3層以上の積層構造としてもよい。
また、半導体層108と接する絶縁層110は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域を有することがより好ましい。別言すると、絶縁層110は、酸素を放出することが可能な絶縁膜である。例えば、酸素雰囲気下にて絶縁層110を形成すること、成膜後の絶縁層110に対して酸素雰囲気下での熱処理、プラズマ処理等を行うこと、または、絶縁層110上に酸素雰囲気下で酸化物膜を成膜することなどにより、絶縁層110中に酸素を供給することもできる。
また、絶縁層110として、酸化シリコンや酸化窒化シリコンと比べて比誘電率の高い酸化ハフニウム等の材料を用いることもできる。これにより絶縁層110の膜厚を厚くしトンネル電流によるリーク電流を抑制できる。特に結晶性を有する酸化ハフニウムは、非晶質の酸化ハフニウムと比べて高い比誘電率を備えるため好ましい。
〔半導体層〕
半導体層108がIn−M−Zn酸化物の場合、In−M−Zn酸化物を成膜するために用いるスパッタリングターゲットは、Inの原子数比がMの原子数比以上であることが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:4.1、In:M:Zn=5:1:6、In:M:Zn=5:1:7、In:M:Zn=5:1:8、In:M:Zn=6:1:6、In:M:Zn=5:2:5等が挙げられる。
半導体層108がIn−M−Zn酸化物の場合、In−M−Zn酸化物を成膜するために用いるスパッタリングターゲットは、Inの原子数比がMの原子数比以上であることが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:4.1、In:M:Zn=5:1:6、In:M:Zn=5:1:7、In:M:Zn=5:1:8、In:M:Zn=6:1:6、In:M:Zn=5:2:5等が挙げられる。
また、スパッタリングターゲットとしては、多結晶の酸化物を含むターゲットを用いると、結晶性を有する半導体層108を形成しやすくなるため好ましい。なお、成膜される半導体層108の原子数比は、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス40%の変動を含む。例えば、半導体層108に用いるスパッタリングターゲットの組成がIn:Ga:Zn=4:2:4.1[原子数比]の場合、成膜される半導体層108の組成は、In:Ga:Zn=4:2:3[原子数比]の近傍となる場合がある。
なお、原子数比がIn:Ga:Zn=4:2:3またはその近傍と記載する場合、Inの原子数比を4としたとき、Gaの原子数比が1以上3以下であり、Znの原子数比が2以上4以下である場合を含む。また、原子数比がIn:Ga:Zn=5:1:6またはその近傍であると記載する場合、Inの原子数比を5としたときに、Gaの原子数比が0.1より大きく2以下であり、Znの原子数比が5以上7以下である場合を含む。また、原子数比がIn:Ga:Zn=1:1:1またはその近傍であると記載する場合、Inの原子数比を1としたときに、Gaの原子数比が0.1より大きく2以下であり、Znの原子数比が0.1より大きく2以下である場合を含む。
また、半導体層108は、エネルギーギャップが2eV以上、好ましくは2.5eV以上である。このように、シリコンよりもエネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
また、半導体層108は、非単結晶構造であると好ましい。非単結晶構造は、例えば、後述するCAAC構造、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、CAAC構造は最も欠陥準位密度が低い。
以下では、CAAC(c−axis aligned crystal)について説明する。CAACは結晶構造の一例を表す。
CAAC構造とは、複数のナノ結晶(最大径が10nm未満である結晶領域)を有する薄膜などの結晶構造の一つであり、各ナノ結晶はc軸が特定の方向に配向し、かつa軸及びb軸は配向性を有さずに、ナノ結晶同士が粒界を形成することなく連続的に連結しているといった特徴を有する結晶構造である。特にCAAC構造を有する薄膜は、各ナノ結晶のc軸が、薄膜の厚さ方向、被形成面の法線方向、または薄膜の表面の法線方向に配向しやすいといった特徴を有する。
CAAC−OS(Oxide Semiconductor)は結晶性の高い酸化物半導体である。一方、CAAC−OSは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、CAAC−OSは不純物や欠陥(酸素欠損など)の少ない酸化物半導体ともいえる。したがって、CAAC−OSを有する酸化物半導体は、物理的性質が安定する。そのため、CAAC−OSを有する酸化物半導体は熱に強く、信頼性が高い。
ここで、結晶学において、単位格子を構成するa軸、b軸、及びc軸の3つの軸(結晶軸)について、特異的な軸をc軸とした単位格子を取ることが一般的である。特に層状構造を有する結晶では、層の面方向に平行な2つの軸をa軸及びb軸とし、層に交差する軸をc軸とすることが一般的である。このような層状構造を有する結晶の代表的な例として、六方晶系に分類されるグラファイトがあり、その単位格子のa軸及びb軸は劈開面に平行であり、c軸は劈開面に直交する。例えば層状構造であるYbFe2O4型の結晶構造をとるInGaZnO4の結晶は六方晶系に分類することができ、その単位格子のa軸及びb軸は層の面方向に平行となり、c軸は層(すなわちa軸及びb軸)に直交する。
金属酸化物の結晶構造の一例について説明する。なお、以下では、In−Ga−Zn酸化物ターゲット(In:Ga:Zn=4:2:4.1[原子数比])を用いて、スパッタリング法にて成膜された金属酸化物を一例として説明する。上記ターゲットを用いて、基板温度を100℃以上130℃以下として、スパッタリング法により形成した金属酸化物は、nc(nano crystal)構造及びCAAC構造のいずれか一方の結晶構造、またはこれらが混在した構造をとりやすい。一方、基板温度を室温(R.T.)として、スパッタリング法により形成した金属酸化物は、ncの結晶構造をとりやすい。なお、ここでいう室温(R.T.)とは、基板を意図的に加熱しない場合の温度を含む。
[作製方法例]
以下では、本発明の一態様のトランジスタの作製方法の例について説明する。ここでは、構成例2で例示したトランジスタ100を例に挙げて説明する。
以下では、本発明の一態様のトランジスタの作製方法の例について説明する。ここでは、構成例2で例示したトランジスタ100を例に挙げて説明する。
なお、半導体装置を構成する薄膜(絶縁膜、半導体膜、導電膜等)は、スパッタリング法、化学気相堆積(CVD:Chemical Vapor Deposition)法、真空蒸着法、パルスレーザー堆積(PLD:Pulse Laser Deposition)法、原子層堆積(ALD:Atomic Layer Deposition)法等を用いて形成することができる。CVD法としては、プラズマ化学気相堆積(PECVD:Plasma Enhanced CVD)法や、熱CVD法などがある。また、熱CVD法のひとつに、有機金属化学気相堆積(MOCVD:Metal Organic CVD)法がある。
また、半導体装置を構成する薄膜(絶縁膜、半導体膜、導電膜等)は、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット、ディスペンス、スクリーン印刷、オフセット印刷)等の方法、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等のツール(設備)を用いることができる。
また、半導体装置を構成する薄膜を加工する際には、フォトリソグラフィ法等を用いて加工することができる。それ以外に、ナノインプリント法、サンドブラスト法、リフトオフ法などにより薄膜を加工してもよい。また、メタルマスクなどの遮蔽マスクを用いた成膜方法により、島状の薄膜を直接形成してもよい。
フォトリソグラフィ法としては、代表的には以下の2つの方法がある。一つは、加工したい薄膜上にレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法である。もう一つは、感光性を有する薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法である。
フォトリソグラフィ法において、露光に用いる光は、例えばi線(波長365nm)、g線(波長436nm)、h線(波長405nm)、またはこれらを混合させた光を用いることができる。そのほか、紫外線やKrFレーザ光、またはArFレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外光(EUV:Extreme Ultra−violet)やX線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、X線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
薄膜のエッチングには、ドライエッチング法、ウェットエッチング法、サンドブラスト法などを用いることができる。
図5及び図6に示す各図には、トランジスタ100Aの作製工程の各段階におけるチャネル長方向及びチャネル幅方向の断面を並べて示している。
〔導電層106の形成〕
基板102上に導電膜を成膜し、これをエッチングにより加工して、ゲート電極として機能する導電層106を形成する。
基板102上に導電膜を成膜し、これをエッチングにより加工して、ゲート電極として機能する導電層106を形成する。
〔導電層106のプラズマ処理〕
続いて、絶縁層103を成膜する前に、領域106dには、酸素を含むガスと、還元性を有するガスの混合ガスを用いたプラズマ処理150を行う(図5(A))。領域106dにプラズマ処理を行うことで、続いて行われる絶縁層103の成膜工程において領域106dの酸化が抑制される。当該プラズマ処理は、導電層112のプラズマ処理と同じプラズマ処理が行われる。当該プラズマ処理は、導電層112のプラズマ処理の項にて詳細に説明する。
続いて、絶縁層103を成膜する前に、領域106dには、酸素を含むガスと、還元性を有するガスの混合ガスを用いたプラズマ処理150を行う(図5(A))。領域106dにプラズマ処理を行うことで、続いて行われる絶縁層103の成膜工程において領域106dの酸化が抑制される。当該プラズマ処理は、導電層112のプラズマ処理と同じプラズマ処理が行われる。当該プラズマ処理は、導電層112のプラズマ処理の項にて詳細に説明する。
〔絶縁層103の形成〕
続いて、基板102、導電層106を覆って絶縁層103を形成する。絶縁層103はPECVD法、ALD法、スパッタリング法などを用いて形成することができる。なお、絶縁層103の形成は、該プラズマ処理150と同一の処理室で処理されることが好ましい。さらに、絶縁層103の成膜処理は、該プラズマ処理と同じ温度で行われることが好ましい。
続いて、基板102、導電層106を覆って絶縁層103を形成する。絶縁層103はPECVD法、ALD法、スパッタリング法などを用いて形成することができる。なお、絶縁層103の形成は、該プラズマ処理150と同一の処理室で処理されることが好ましい。さらに、絶縁層103の成膜処理は、該プラズマ処理と同じ温度で行われることが好ましい。
絶縁層103を形成した後に、絶縁層103に対して酸素を供給する処理を行ってもよい。例えば酸素雰囲気下でのプラズマ処理または加熱処理などを行うことができる。または、プラズマイオンドーピング法やイオン注入法により、絶縁層103に酸素を供給してもよい。
〔半導体層108の形成〕
続いて、絶縁層103上に金属酸化物膜を成膜し、これを加工することにより島状の半導体層108を形成する(図5(B))。
続いて、絶縁層103上に金属酸化物膜を成膜し、これを加工することにより島状の半導体層108を形成する(図5(B))。
金属酸化物膜は、金属酸化物ターゲットを用いたスパッタリング法により形成することが好ましい。
また、金属酸化物膜を成膜する際に、酸素ガスの他に、不活性ガス(例えば、ヘリウムガス、アルゴンガス、キセノンガスなど)を混合させてもよい。なお、金属酸化物膜を成膜する際の成膜ガス全体に占める酸素ガスの割合(以下、酸素流量比ともいう)が高いほど、金属酸化物膜の結晶性を高めることができ、信頼性の高いトランジスタを実現できる。一方、酸素流量比が低いほど、金属酸化物膜の結晶性が低くなり、オン電流が高められたトランジスタとすることができる。
また、金属酸化物膜の成膜条件としては、基板温度を室温以上200℃以下、好ましくは基板温度を室温以上140℃以下とすればよい。例えば成膜する場合の基板温度を、室温以上140℃未満とすると、生産性が高くなり好ましい。また、基板温度を室温とする、または意図的に加熱しない状態で、金属酸化物膜を成膜することで、結晶性を低くすることができる。
また、金属酸化物膜を成膜する前に、絶縁層103の表面に吸着した水や水素、有機物等を脱離させるための処理や、絶縁層103中に酸素を供給する処理を行うことが好ましい。例えば、減圧雰囲気下にて70℃以上200℃以下の温度で加熱処理を行うことができる。または、酸素を含む雰囲気下におけるプラズマ処理を行ってもよい。また、一酸化窒素ガスを含む雰囲気下におけるプラズマ処理を行うと、絶縁層103の表面の有機物を好適に除去することができる。このような処理の後、絶縁層103の表面を大気に暴露することなく、連続して金属酸化物膜を成膜することが好ましい。
金属酸化物膜の加工には、ウェットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。このとき、半導体層108と重ならない絶縁層103の一部がエッチングされ、薄くなる場合がある。
また、金属酸化物膜の成膜後、または半導体層108に加工した後、金属酸化物膜または半導体層108中の水素または水を除去するために加熱処理を行ってもよい。加熱処理の温度は、代表的には、150℃以上基板の歪み点未満、または250℃以上450℃以下、または300℃以上450℃以下とすることができる。
加熱処理は、希ガス、または窒素を含む雰囲気で行うことができる。または、当該雰囲気で加熱した後、酸素を含む雰囲気で加熱してもよい。なお、上記加熱処理の雰囲気に水素、水などが含まれないことが好ましい。該加熱処理は、電気炉、RTA装置等を用いることができる。RTA装置を用いることで、加熱処理時間を短縮することができる。
〔絶縁層110、金属酸化物膜114fの形成〕
続いて、絶縁層103及び半導体層108を覆って、絶縁層110と金属酸化物膜114fを積層して成膜する(図5(C))。
続いて、絶縁層103及び半導体層108を覆って、絶縁層110と金属酸化物膜114fを積層して成膜する(図5(C))。
絶縁層110としては、例えば酸化シリコン膜または酸化窒化シリコン膜などの酸化物膜を、プラズマ化学気相堆積装置(PECVD装置、または単にプラズマCVD装置という)を用いて形成することが好ましい。また、マイクロ波を用いたPECVD法を用いて形成してもよい。
金属酸化物膜114fは、例えば酸素を含む雰囲気下で成膜することが好ましい。特に、酸素を含む雰囲気下でスパッタリング法により成膜することが好ましい。これにより、金属酸化物膜114fの成膜時に絶縁層110に酸素を供給することができる。
金属酸化物膜114fを、上記半導体層108の場合と同様の金属酸化物を含む酸化物ターゲットを用いたスパッタリング法により成膜する場合には、上記を援用することができる。
例えば金属酸化物膜114fの成膜条件として、成膜ガスに酸素を用い、金属ターゲットを用いた反応性スパッタリング法により、金属酸化物膜を成膜してもよい。金属ターゲットとして、例えばアルミニウムを用いた場合には、酸化アルミニウム膜を成膜することができる。
金属酸化物膜114fの成膜時に、成膜装置の成膜室内に導入する成膜ガスの全流量に対する酸素流量の割合(酸素流量比)、または成膜室内の酸素分圧が高いほど、絶縁層110中に供給される酸素を増やすことができる。酸素流量比または酸素分圧は、例えば50%以上100%以下、好ましくは65%以上100%以下、より好ましくは80%以上100%以下、さらに好ましくは90%以上100%以下とする。特に、酸素流量比100%とし、酸素分圧を100%にできるだけ近づけることが好ましい。
このように、酸素を含む雰囲気下でスパッタリング法により金属酸化物膜114fを形成することにより、金属酸化物膜114fの成膜時に、絶縁層110へ酸素を供給するとともに、絶縁層110から酸素が脱離することを防ぐことができる。その結果、絶縁層110に極めて多くの酸素を閉じ込めることができる。そして、後の加熱処理によって、半導体層108に多くの酸素を供給することができる。その結果、半導体層108中の酸素欠損を低減でき、信頼性の高いトランジスタを実現できる。
また、金属酸化物膜114fの成膜後に、加熱処理を行うことで、絶縁層110から半導体層108に酸素を供給してもよい。加熱処理は、窒素、酸素、希ガスのうち一以上を含む雰囲気下にて、200℃以上400℃以下の温度で行うことができる。
続いて、金属酸化物膜114fの成膜後に、金属酸化物膜114f、絶縁層110、及び絶縁層103の一部をエッチングすることで、導電層106に達する開口を形成する。これにより、後に形成する導電層112と導電層106とを、当該開口を介して電気的に接続することができる。
〔導電層112、金属酸化物層114の形成〕
続いて、金属酸化物膜114f上に、導電層112となる導電膜112fを成膜する(図5(D))。導電膜112fは、金属または合金のスパッタリングターゲットを用いたスパッタリング法により成膜することが好ましい。
続いて、金属酸化物膜114f上に、導電層112となる導電膜112fを成膜する(図5(D))。導電膜112fは、金属または合金のスパッタリングターゲットを用いたスパッタリング法により成膜することが好ましい。
続いて、導電膜112f及び金属酸化物膜114fの一部をエッチングし、導電層112及び金属酸化物層114を形成する(図5(E))。導電膜112f及び金属酸化物膜114fは、それぞれ同じレジストマスクを用いて加工することが好ましい。または、エッチング後の導電層112をハードマスクとして用いて、金属酸化物膜114fをエッチングしてもよい。
これにより、上面形状が概略一致した導電層112及び金属酸化物層114を形成することができる。
このように、絶縁層110をエッチングせずに、半導体層108の上面及び側面、並びに絶縁層103を絶縁層110が覆った状態とすることで、導電層112等のエッチングの際に、半導体層108や絶縁層103の一部がエッチングされ、薄膜化することを防ぐことができる。
〔不純物元素の供給処理〕
続いて、導電層112をマスクとして、絶縁層110及び半導体層108に不純物元素140を供給(添加、または注入ともいう)する処理を行い、領域108n、領域110d、及び領域103dを形成する(図6(A))。半導体層108及び絶縁層110のうち、導電層112と重畳する領域には、導電層112がマスクとなり不純物元素140は供給されない。
続いて、導電層112をマスクとして、絶縁層110及び半導体層108に不純物元素140を供給(添加、または注入ともいう)する処理を行い、領域108n、領域110d、及び領域103dを形成する(図6(A))。半導体層108及び絶縁層110のうち、導電層112と重畳する領域には、導電層112がマスクとなり不純物元素140は供給されない。
不純物元素140の供給は、プラズマイオンドーピング法、またはイオン注入法を好適に用いることができる。これらの方法は、深さ方向の濃度プロファイルを、イオンの加速電圧とドーズ量等により、高い精度で制御することができる。プラズマイオンドーピング法を用いることで、生産性を高めることができる。また質量分離を用いたイオン注入法を用いることで、供給される不純物元素の純度を高めることができる。
不純物元素140の供給処理において、半導体層108と絶縁層110との界面、または半導体層108中の界面に近い部分、または絶縁層110中の当該界面に近い部分が、最も高い濃度となるように、処理条件を制御することが好ましい。これにより、一度の処理で半導体層108と絶縁層110の両方に、最適な濃度の不純物元素140を供給することができる。
不純物元素140としては、水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、ヒ素、アルミニウム、マグネシウム、シリコン、または希ガス元素などが挙げられる。なお、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。特に、ホウ素、リン、アルミニウム、マグネシウム、またはシリコンを用いることが好ましい。
不純物元素140の原料ガスとしては、上記不純物元素を含むガスを用いることができる。ホウ素を供給する場合、代表的にはB2H6ガスやBF3ガスなどを用いることができる。またリンを供給する場合には、代表的にはPH3ガスを用いることができる。また、これらの原料ガスを希ガスで希釈した混合ガスを用いてもよい。
その他、原料ガスとして、CH4、N2、NH3、AlH3、AlCl3、SiH4、Si2H6、F2、HF、H2、(C5H5)2Mg、及び希ガス等を用いることができる。また、イオン源は気体に限られず、固体や液体を加熱して気化させたものを用いてもよい。
不純物元素140の添加は、絶縁層110及び半導体層108の組成や密度、厚さなどを考慮して、加速電圧やドーズ量などの条件を設定することで制御することができる。
例えば、イオン注入法またはプラズマイオンドーピング法でホウ素の添加を行う場合、加速電圧は例えば5kV以上100kV以下、好ましくは7kV以上70kV以下、より好ましくは10kV以上50kV以下の範囲とすることができる。またドーズ量は、例えば1×1013ions/cm2以上1×1017ions/cm2以下、好ましくは1×1014ions/cm2以上5×1016ions/cm2以下、より好ましくは1×1015ions/cm2以上、3×1016ions/cm2以下の範囲とすることができる。
また、イオン注入法またはプラズマイオンドーピング法でリンイオンの添加を行う場合、加速電圧は、例えば10kV以上100kV以下、好ましくは30kV以上90kV以下、より好ましくは40kV以上80kV以下の範囲とすることができる。またドーズ量は、例えば1×1013ions/cm2以上1×1017ions/cm2以下、好ましくは1×1014ions/cm2以上5×1016ions/cm2以下、より好ましくは1×1015ions/cm2以上、3×1016ions/cm2以下の範囲とすることができる。
なお、不純物元素140の供給方法としてはこれに限られず、例えばプラズマ処理や、加熱による熱拡散を利用した処理などを用いてもよい。プラズマ処理法の場合、添加する不純物元素を含むガス雰囲気にてプラズマを発生させて、プラズマ処理を行うことによって、不純物元素を添加することができる。上記プラズマを発生させる装置としては、ドライエッチング装置、アッシング装置、プラズマCVD装置、高密度プラズマCVD装置等を用いることができる。
本発明の一態様では、絶縁層110を介して不純物元素140を半導体層108に供給することができる。そのため、半導体層108が結晶性を有する場合であっても、不純物元素140の供給の際に結晶性が損なわれてしまうことを抑制できる。そのため、結晶性の低下により電気抵抗が増大してしまうような場合には好適である。
〔導電層112のプラズマ処理〕
続いて、絶縁層110を成膜する前に、領域112dには、酸素を含むガスと、還元性を有するガスの混合ガスを用いたプラズマ処理150を行う(図6(B))。領域112dにプラズマ処理を行うことで、続いて行われる絶縁層116の成膜工程において領域112dの酸化が抑制される。
続いて、絶縁層110を成膜する前に、領域112dには、酸素を含むガスと、還元性を有するガスの混合ガスを用いたプラズマ処理150を行う(図6(B))。領域112dにプラズマ処理を行うことで、続いて行われる絶縁層116の成膜工程において領域112dの酸化が抑制される。
また、プラズマ処理150によって絶縁層110中に酸素を供給することができる。そのため、後の熱処理によって絶縁層110内の酸素を半導体層108に拡散させることができる。これにより、半導体層108のチャネル形成領域のキャリア密度を低減することができる。また、上述のように絶縁層110には不純物元素を含む領域110dが形成されているため、半導体層108の領域108nへの酸素の拡散は抑制され、チャネル形成領域に選択的に多くの酸素を供給することができる。
プラズマ処理を行う場合、最初に、酸素元素を含み、水素元素を含まない第1のガスと、水素元素を含み、酸素元素を含まない第2のガスの混合ガスを含む雰囲気下において、導電層112の表面に対してプラズマ処理を行う。第1のガスとしては、例えばN2O(亜酸化窒素または一酸化二窒素)、NO2(二酸化窒素)、NO(一酸化窒素)などの窒素酸化物、またはO2(酸素)、O3(オゾン)等を含む気体を用いることが好ましい。第2のガスとしては、例えばNH3(アンモニア)、またはH2(水素)等を含む気体を用いることが好ましい。特に、プラズマ処理に用いる混合ガスとして、N2O、NH3に加えて、Arなどの希ガスを含む混合ガスを用いることが好ましい。
混合ガスにおける第1のガスと第2のガスの割合は、プラズマ処理の処理室に供給するそれぞれのガスの流量を制御することにより制御することができる。なお、混合ガスにおける2種類のガスの比は、例えば体積比、分圧比、または重量比などで表現することができる。ここで、処理室に供給される2種類のガスの流量比は、2種類のガスの体積比、及び分圧比に概略一致する。
ここで、第2のガスの割合が低すぎる(流量が小さすぎる)と、還元反応よりも酸化反応が優位となり、ゲート電極表面に酸化物が生成してしまう。一方、第2のガスの割合が高すぎると、第2のガス中の余剰な水素元素が、導電層112を介して半導体層108のチャネル形成領域に拡散し、半導体層108のキャリア密度が高くなってしまう恐れがある。そのため、第2のガスの流量は、少なくとも第1のガスの流量以下とすることが好ましい。これにより、半導体層108に供給される水素元素の量を低減することができる。これは、第2のガスに含まれる未反応の余剰な水素元素が存在した場合でも、第1のガスに含まれる酸素元素と反応して水酸化物の状態で処理室から排気されるためと推察される。
第1のガスと第2のガスの流量比は、第1のガスの流量を100%としたとき、第2のガスの流量を、0.5%以上100%以下、好ましくは1%以上90%以下、より好ましくは3%以上80%以下、さらに好ましくは3%以上60%以下、さらに好ましくは3%以上50%以下とすることができる。
〔絶縁層116、絶縁層118の形成〕
続いて、絶縁層116及び絶縁層118を順に形成する(図6(C))。絶縁層116は、上記プラズマ処理後の導電層112を大気に暴露することなく連続して成膜することが好ましい。絶縁層116の成膜は、プラズマ化学気相堆積(プラズマCVD)法を用いて行うことが好ましい。このとき、プラズマ処理と絶縁層116の成膜を、同じ装置内の同じ成膜室内で、連続して行うことが好ましい。また、プラズマ処理と絶縁層116の成膜を、同じ温度で行うことが好ましい。
続いて、絶縁層116及び絶縁層118を順に形成する(図6(C))。絶縁層116は、上記プラズマ処理後の導電層112を大気に暴露することなく連続して成膜することが好ましい。絶縁層116の成膜は、プラズマ化学気相堆積(プラズマCVD)法を用いて行うことが好ましい。このとき、プラズマ処理と絶縁層116の成膜を、同じ装置内の同じ成膜室内で、連続して行うことが好ましい。また、プラズマ処理と絶縁層116の成膜を、同じ温度で行うことが好ましい。
また、酸化物を含む絶縁層116の成膜時の成膜ガスとして、シリコン元素などを含む堆積性のガスと、上記プラズマ処理で用いる第1のガスと、を含む混合ガスを用いることが好ましい。プラズマ処理と絶縁層116の成膜とに、酸素元素を含む同一のガスを用いることにより、絶縁層110と絶縁層116との界面を良好なものとすることができる。例えば、第1のガスとしてN2Oガスを用い、これとSiH4(シラン)ガスとを含む混合ガスを成膜ガスとして用いて、酸化窒化シリコン層を成膜することができる。
なお、絶縁層116の形成は、該プラズマ処理150と同一の処理室で処理されることが好ましい。さらに、絶縁層116の成膜処理は、該プラズマ処理150と同じ温度で行われることが好ましい。
なお、絶縁層118は、トランジスタ100を保護する保護層として形成されることが好ましい。つまり絶縁層110から放出されうる酸素が外部に拡散することを防ぐために設けられる絶縁層118は、絶縁層116と同一の処理室で処理されることが好ましいが、限定はされない。
絶縁層116または絶縁層118をプラズマCVD法により形成する場合、成膜温度が高すぎると、領域108n等に含まれる不純物が、半導体層108のチャネル形成領域を含む周辺部に拡散することや、領域108nの電気抵抗が上昇してしまう恐れがある。絶縁層116または絶縁層118の成膜温度としては、例えば150℃以上400℃以下、好ましくは180℃以上360℃以下、より好ましくは200℃以上250℃以下とすることが好ましい。絶縁層116または絶縁層118を低温で成膜することにより、チャネル長の短いトランジスタであっても、良好な電気特性を付与することができる。
〔加熱処理〕
絶縁層116または絶縁層118の形成後、加熱処理を行う。加熱処理は、窒素、酸素、希ガスのうち一以上を含む雰囲気下にて、150℃以上450℃以下、好ましくは200℃以上400℃以下の温度で行うことが好ましい。当該加熱処理により、より安定して低抵抗な領域108nとすることができる。例えば、上記温度で加熱処理を行うことにより、不純物元素140を適度に拡散して局所的に均一化され、理想的な不純物元素の濃度勾配を有する領域108n及び領域110dが形成されうる。なお、加熱処理の温度が高すぎる(例えば500℃以上)と、不純物元素140がチャネル形成領域内にまで拡散し、トランジスタの電気特性や信頼性の悪化を招く恐れがある。また、導電層106の領域106d、または導電層112の領域112dは、加熱処理を行っても酸化が抑制されることが好ましい。
絶縁層116または絶縁層118の形成後、加熱処理を行う。加熱処理は、窒素、酸素、希ガスのうち一以上を含む雰囲気下にて、150℃以上450℃以下、好ましくは200℃以上400℃以下の温度で行うことが好ましい。当該加熱処理により、より安定して低抵抗な領域108nとすることができる。例えば、上記温度で加熱処理を行うことにより、不純物元素140を適度に拡散して局所的に均一化され、理想的な不純物元素の濃度勾配を有する領域108n及び領域110dが形成されうる。なお、加熱処理の温度が高すぎる(例えば500℃以上)と、不純物元素140がチャネル形成領域内にまで拡散し、トランジスタの電気特性や信頼性の悪化を招く恐れがある。また、導電層106の領域106d、または導電層112の領域112dは、加熱処理を行っても酸化が抑制されることが好ましい。
また、領域108nに不純物元素140を供給する際に、半導体層108や絶縁層110に生じた欠陥を、加熱処理によって修復できる場合もある。
また、加熱処理により、絶縁層110から半導体層108のチャネル形成領域に酸素を供給することができる。このとき、絶縁層110には、領域108nとの界面近傍に、不純物元素140が供給された領域110dが形成されているため、絶縁層110から放出される酸素が領域108nに拡散することが抑制される。その結果、領域108nが再度高抵抗化してしまうことを効果的に防ぐことができる。さらにこのとき、絶縁層110の半導体層108のチャネル形成領域と重なる部分には、領域110dが形成されていないため、絶縁層110から放出される酸素を選択的に当該チャネル形成領域に供給することができる。
また、領域108nはチャネル形成領域よりも酸素欠損が多く存在した状態であるため、加熱処理により、当該酸素欠損によってチャネル形成領域中に含まれる水素をゲッタリングする効果が期待できる。これによりチャネル形成領域中の水素濃度を低減することができ、より信頼性の高いトランジスタを実現できる。また、チャネル形成領域から供給された水素と、領域108n中の酸素欠損とが結合してキャリア生成源となるため、より低抵抗化した領域108nを実現できる。
なお、加熱処理は、絶縁層116の形成前に行ってもよいが、絶縁層116または絶縁層118を形成した後に行うことがより好ましい。例えば絶縁層116または絶縁層118に、酸素を拡散しにくい絶縁膜を用いることで、加熱処理により絶縁層110から放出される酸素が外部に拡散することを防ぎ、半導体層108のチャネル形成領域に供給しうる酸素の量を多くすることができる。
〔開口部141a、開口部141bの形成〕
続いて、絶縁層118の所望の位置にリソグラフィによりマスクを形成した後、絶縁層118、絶縁層116、及び絶縁層110の一部をエッチングすることで、領域108nに達する開口部141a及び開口部141bを形成する。
続いて、絶縁層118の所望の位置にリソグラフィによりマスクを形成した後、絶縁層118、絶縁層116、及び絶縁層110の一部をエッチングすることで、領域108nに達する開口部141a及び開口部141bを形成する。
〔導電層120a、導電層120bの形成〕
続いて、開口部141a及び開口部141bを覆うように、絶縁層118上に導電膜を成膜し、当該導電膜を所望の形状に加工することで、導電層120a及び導電層120bを形成する(図6(D))。
続いて、開口部141a及び開口部141bを覆うように、絶縁層118上に導電膜を成膜し、当該導電膜を所望の形状に加工することで、導電層120a及び導電層120bを形成する(図6(D))。
以上の工程により、トランジスタ100Aを作製することができる。例えば、トランジスタ100Aを表示装置の画素に適用する場合には、この後に、保護絶縁層、平坦化層、画素電極、または配線のうち1以上を形成する工程を追加すればよい。
以上が作製方法例についての説明である。
本実施の形態で例示した構成例、作製方法例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、作製方法例、または図面等と適宜組み合わせて実施することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態2)
本実施の形態では、先の実施の形態で例示したトランジスタを有する表示装置の一例について説明を行う。
本実施の形態では、先の実施の形態で例示したトランジスタを有する表示装置の一例について説明を行う。
[構成例]
図7(A)に、表示装置700の上面図を示す。表示装置700は、シール材712により貼りあわされた第1の基板701と第2の基板705を有する。また第1の基板701、第2の基板705、及びシール材712で封止される領域において、第1の基板701上に画素部702、ソースドライバ回路部704、及びゲートドライバ回路部706が設けられる。また画素部702には、複数の表示素子が設けられる。
図7(A)に、表示装置700の上面図を示す。表示装置700は、シール材712により貼りあわされた第1の基板701と第2の基板705を有する。また第1の基板701、第2の基板705、及びシール材712で封止される領域において、第1の基板701上に画素部702、ソースドライバ回路部704、及びゲートドライバ回路部706が設けられる。また画素部702には、複数の表示素子が設けられる。
また、第1の基板701の第2の基板705と重ならない部分に、FPC716(FPC:Flexible Printed Circuit)が接続されるFPC端子部708が設けられている。FPC716によって、FPC端子部708及び信号線710を介して、画素部702、ソースドライバ回路部704、及びゲートドライバ回路部706のそれぞれに各種信号等が供給される。
ゲートドライバ回路部706は、複数設けられていてもよい。また、ゲートドライバ回路部706及びソースドライバ回路部704は、それぞれ半導体基板等に別途形成され、パッケージされたICチップの形態であってもよい。当該ICチップは、第1の基板701上、またはFPC716に実装することができる。
画素部702、ソースドライバ回路部704及びゲートドライバ回路部706が有するトランジスタに、本発明の一態様の半導体装置であるトランジスタを適用することができる。
画素部702に設けられる表示素子としては、液晶素子、発光素子などが挙げられる。液晶素子としては、透過型の液晶素子、反射型の液晶素子、半透過型の液晶素子などを用いることができる。また、発光素子としては、LED(Light Emitting Diode)、OLED(Organic LED)、QLED(Quantum−dot LED)、半導体レーザなどの、自発光性の発光素子が挙げられる。また、シャッター方式または光干渉方式のMEMS(Micro Electro Mechanical Systems)素子や、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、または電子粉流体(登録商標)方式等を適用した表示素子などを用いることもできる。
図7(B)に示す表示装置700Aは、大型の画面を有する電子機器に好適に用いることのできる表示装置である。例えばテレビジョン装置、モニタ装置、パーソナルコンピュータ(ノート型またはデスクトップ型を含む)、タブレット端末、デジタルサイネージなどに好適に用いることができる。
表示装置700Aは、複数のソースドライバIC721と、一対のゲートドライバ回路部722を有する。
複数のソースドライバIC721は、それぞれFPC723に取り付けられている。また、複数のFPC723は、一方の端子が第1の基板701に、他方の端子がプリント基板724にそれぞれ接続されている。FPC723を折り曲げることで、プリント基板724を画素部702の裏側に配置して、電子機器に実装することができ、電子機器の省スペース化を図ることができる。
一方、ゲートドライバ回路部722は、第1の基板701上に形成されている。これにより、狭額縁の電子機器を実現できる。
このような構成とすることで、大型で且つ高解像度の表示装置を実現できる。例えば画面サイズが対角30インチ以上、40インチ以上、50インチ以上、または60インチ以上の表示装置にも適用することができる。また、解像度が4K2K、または8K4Kなどといった極めて高解像度の表示装置を実現することができる。
[断面構成例]
以下では、表示素子として液晶素子及びEL素子を用いる構成について、図8乃至図10を用いて説明する。なお、図8乃至図10は、それぞれ図7(A)に示す一点鎖線Q−Rにおける断面図である。図8及び図9は、表示素子として液晶素子を用いた構成であり、図10は、EL素子を用いた構成である。
以下では、表示素子として液晶素子及びEL素子を用いる構成について、図8乃至図10を用いて説明する。なお、図8乃至図10は、それぞれ図7(A)に示す一点鎖線Q−Rにおける断面図である。図8及び図9は、表示素子として液晶素子を用いた構成であり、図10は、EL素子を用いた構成である。
〔表示装置の共通部分に関する説明〕
図8乃至図10に示す表示装置700は、引き回し配線部711と、画素部702と、ソースドライバ回路部704と、FPC端子部708と、を有する。引き回し配線部711は、信号線710を有する。画素部702は、トランジスタ750及び容量素子790を有する。ソースドライバ回路部704は、トランジスタ752を有する。図9では、容量素子790が無い場合を示している。
図8乃至図10に示す表示装置700は、引き回し配線部711と、画素部702と、ソースドライバ回路部704と、FPC端子部708と、を有する。引き回し配線部711は、信号線710を有する。画素部702は、トランジスタ750及び容量素子790を有する。ソースドライバ回路部704は、トランジスタ752を有する。図9では、容量素子790が無い場合を示している。
トランジスタ750及びトランジスタ752は、実施の形態1で例示したトランジスタを適用できる。
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジスタは、オフ電流を低くできる。よって、画像信号等の電気信号の保持時間を長くでき、電源オン状態では画像信号等の書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくできるため、消費電力を低減する効果を奏する。
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
図8及び図10に示す容量素子790は、トランジスタ750が有する半導体層と同一の膜を加工して形成され、低抵抗化された下部電極と、ソース電極またはドレイン電極と同一の導電膜を加工して形成される上部電極と、を有する。また、下部電極と上部電極との間には、トランジスタ750を覆う2層の絶縁膜が設けられる。すなわち、容量素子790は、一対の電極間に誘電体膜として機能する絶縁膜が挟持された積層型の構造である。
また、トランジスタ750、トランジスタ752、及び容量素子790上には平坦化絶縁膜770が設けられている。
画素部702が有するトランジスタ750と、ソースドライバ回路部704が有するトランジスタ752とは、異なる構造のトランジスタを用いてもよい。例えばいずれか一方にトップゲート型のトランジスタを適用し、他方にボトムゲート型のトランジスタを適用した構成としてもよい。なお、上記のソースドライバ回路部704を、ゲートドライバ回路部と読み替えてもよい。
信号線710は、トランジスタ750、752のソース電極及びドレイン電極等と同じ導電膜で形成されている。このとき、銅元素を含む材料等の低抵抗な材料を用いると、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となるため好ましい。
FPC端子部708は、接続電極760、異方性導電膜780、及びFPC716を有する。接続電極760は、FPC716が有する端子と異方性導電膜780を介して電気的に接続される。ここでは、接続電極760は、トランジスタ750、752のソース電極及びドレイン電極等と同じ導電膜で形成されている。
第1の基板701及び第2の基板705としては、例えばガラス基板、またはプラスチック基板等の可撓性を有する基板を用いることができる。
また、第2の基板705側には、遮光膜738と、着色膜736と、これらに接する絶縁膜734と、が設けられる。
〔液晶素子を用いる表示装置の構成例〕
図8に示す表示装置700は、液晶素子775を有する。液晶素子775は、導電層772、導電層774、及びこれらの間に液晶層776を有する。導電層774は、第2の基板705側に設けられ、共通電極としての機能を有する。また、導電層772は、トランジスタ750が有するソース電極またはドレイン電極と電気的に接続される。導電層772は、平坦化絶縁膜770上に形成され、画素電極として機能する。
図8に示す表示装置700は、液晶素子775を有する。液晶素子775は、導電層772、導電層774、及びこれらの間に液晶層776を有する。導電層774は、第2の基板705側に設けられ、共通電極としての機能を有する。また、導電層772は、トランジスタ750が有するソース電極またはドレイン電極と電気的に接続される。導電層772は、平坦化絶縁膜770上に形成され、画素電極として機能する。
導電層772には、可視光に対して透光性の材料、または反射性の材料を用いることができる。透光性の材料としては、例えば、インジウム、亜鉛、スズ等を含む酸化物材料を用いるとよい。反射性の材料としては、例えば、アルミニウム、銀等を含む材料を用いるとよい。
導電層772に反射性の材料を用いると、表示装置700は反射型の液晶表示装置となる。一方、導電層772に透光性の材料を用いると、透過型の液晶表示装置となる。反射型の液晶表示装置の場合、視認側に偏光板を設ける。一方、透過型の液晶表示装置の場合、液晶素子を挟むように一対の偏光板を設ける。
図9に示す表示装置700は、横電界方式(例えば、FFSモード)の液晶素子775を用いる例を示す。導電層772上に絶縁層773を介して、共通電極として機能する導電層774が設けられる。導電層772と導電層774との間に生じる電界によって、液晶層776の配向状態を制御することができる。
図9において、導電層774、絶縁層773、導電層772の積層構造により保持容量を構成することができる。そのため、別途容量素子を設ける必要がなく、開口率を高めることができる。
また、図8及び図9において図示しないが、液晶層776と接する配向膜を設ける構成としてもよい。また、偏光部材、位相差部材、反射防止部材などの光学部材(光学基板)、及びバックライト、サイドライトなどの光源を適宜設けることができる。
液晶層776には、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、高分子ネットワーク型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。
また、液晶素子のモードとしては、TN(Twisted Nematic)モード、VA(Vertical Alignment)モード、IPS(In−Plane−Switching)モード、FFS(Fringe Field Switching)モード、ASM(Axially Symmetric aligned Micro−cell)モード、OCB(Optical Compensated Birefringence)モード、ECB(Electrically Controlled Birefringence)モード、ゲストホストモードなどを用いることができる。
〔発光素子を用いる表示装置〕
図10に示す表示装置700は、発光素子782を有する。発光素子782は、導電層772、EL層786、及び導電膜788を有する。EL層786は、有機化合物、または量子ドットなどの無機化合物を有する。
図10に示す表示装置700は、発光素子782を有する。発光素子782は、導電層772、EL層786、及び導電膜788を有する。EL層786は、有機化合物、または量子ドットなどの無機化合物を有する。
有機化合物に用いることのできる材料としては、蛍光性材料または燐光性材料などが挙げられる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料、などが挙げられる。
図10に示す表示装置700には、平坦化絶縁膜770上に導電層772の一部を覆う絶縁膜730が設けられる。ここで、発光素子782は透光性の導電膜788有する、トップエミッション型の発光素子である。なお、発光素子782は、導電層772側に光を射出するボトムエミッション構造や、導電層772側及び導電膜788側の双方に光を射出するデュアルエミッション構造としてもよい。
また、着色膜736は発光素子782と重なる位置に設けられ、遮光膜738は絶縁膜730と重なる位置、引き回し配線部711、及びソースドライバ回路部704に設けられている。また、着色膜736及び遮光膜738は、絶縁膜734で覆われている。また、発光素子782と絶縁膜734の間は封止膜732で充填されている。なお、EL層786を画素毎に島状または画素列毎に縞状に形成する、すなわち塗り分けにより形成する場合においては、着色膜736を設けない構成としてもよい。
〔表示装置に入力装置を設ける構成例〕
また、図8乃至図10に示す表示装置700に入力装置を設けてもよい。当該入力装置としては、例えば、タッチセンサ等が挙げられる。
また、図8乃至図10に示す表示装置700に入力装置を設けてもよい。当該入力装置としては、例えば、タッチセンサ等が挙げられる。
例えばセンサの方式としては、静電容量方式、抵抗膜方式、表面弾性波方式、赤外線方式、光学方式、感圧方式など様々な方式を用いることができる。または、これら2つ以上を組み合わせて用いてもよい。
なお、タッチパネルの構成は、入力装置を一対の基板の内側に形成する、所謂インセル型のタッチパネル、入力装置を表示装置700上に形成する、所謂オンセル型のタッチパネル、または表示装置700に貼り合わせて用いる、所謂アウトセル型のタッチパネルなどがある。
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせて実施することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態3)
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図11を用いて説明を行う。
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図11を用いて説明を行う。
図11(A)に示す表示装置は、画素部502と、駆動回路部504と、保護回路506と、端子部507と、を有する。なお、保護回路506は、設けない構成としてもよい。
画素部502や駆動回路部504が有するトランジスタに、本発明の一態様のトランジスタを適用することができる。また保護回路506にも、本発明の一態様のトランジスタを適用してもよい。
画素部502は、X行Y列(X、Yはそれぞれ独立に2以上の自然数)に配置された複数の表示素子を駆動する複数の画素回路501を有する。
駆動回路部504は、ゲート線GL_1乃至GL_Xに走査信号を出力するゲートドライバ504a、データ線DL_1乃至DL_Yにデータ信号を供給するソースドライバ504bなどの駆動回路を有する。ゲートドライバ504aは、少なくともシフトレジスタを有する構成とすればよい。またソースドライバ504bは、例えば複数のアナログスイッチなどを用いて構成される。また、シフトレジスタなどを用いてソースドライバ504bを構成してもよい。
端子部507は、外部の回路から表示装置に電源、制御信号、及び画像信号等を入力するための端子が設けられた部分をいう。
保護回路506は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。図11(A)に示す保護回路506は、例えば、ゲートドライバ504aと画素回路501の間の配線である走査線GL、またはソースドライバ504bと画素回路501の間の配線であるデータ線DL等の各種配線に接続される。
また、ゲートドライバ504aとソースドライバ504bは、それぞれ画素部502と同じ基板上に設けられていてもよいし、ゲートドライバ回路またはソースドライバ回路が別途形成された基板(例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板)をCOGやTAB(Tape Automated Bonding)によって基板に実装する構成としてもよい。
また、図11(A)に示す複数の画素回路501は、例えば、図11(B)、(C)に示す構成とすることができる。
図11(B)に示す画素回路501は、液晶素子570と、トランジスタ550と、容量素子560と、を有する。また画素回路501には、データ線DL_n、走査線GL_m、電位供給線VL等が接続されている。
液晶素子570の一対の電極の一方の電位は、画素回路501の仕様に応じて適宜設定される。液晶素子570は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路501のそれぞれが有する液晶素子570の一対の電極の一方に共通の電位(コモン電位)を与えてもよい。また、各行の画素回路501の液晶素子570の一対の電極の一方に異なる電位を与えてもよい。
また、図11(C)に示す画素回路501は、トランジスタ552、554と、容量素子562と、発光素子572と、を有する。また画素回路501には、データ線DL_n、走査線GL_m、電位供給線VL_a、電位供給線VL_b等が接続されている。
なお、電位供給線VL_a及び電位供給線VL_bの一方には、高電源電位VDDが与えられ、他方には、低電源電位VSSが与えられる。トランジスタ554のゲートに与えられる電位に応じて、発光素子572に流れる電流が制御されることにより、発光素子572からの発光輝度が制御される。
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせて実施することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態4)
以下では、画素に表示される階調を補正するためのメモリを備える画素回路と、これを有する表示装置について説明する。実施の形態1で例示したトランジスタは、以下で例示する画素回路に用いられるトランジスタに適用することができる。
以下では、画素に表示される階調を補正するためのメモリを備える画素回路と、これを有する表示装置について説明する。実施の形態1で例示したトランジスタは、以下で例示する画素回路に用いられるトランジスタに適用することができる。
[回路構成]
図12(A)に、画素回路400の回路図を示す。画素回路400は、トランジスタM1、トランジスタM2、容量C1、及び回路401を有する。また画素回路400には、配線S1、配線S2、配線G1、及び配線G2が接続される。
図12(A)に、画素回路400の回路図を示す。画素回路400は、トランジスタM1、トランジスタM2、容量C1、及び回路401を有する。また画素回路400には、配線S1、配線S2、配線G1、及び配線G2が接続される。
トランジスタM1は、ゲートが配線G1と、ソース及びドレインの一方が配線S1と、他方が容量C1の一方の電極と、それぞれ接続する。トランジスタM2は、ゲートが配線G2と、ソース及びドレインの一方が配線S2と、他方が容量C1の他方の電極、及び回路401と、それぞれ接続する。
回路401は、少なくとも一の表示素子を含む回路である。表示素子としては様々な素子を用いることができるが、代表的には有機EL素子やLED素子などの発光素子、液晶素子、またはMEMS(Micro Electro Mechanical Systems)素子等を適用することができる。
トランジスタM1と容量C1とを接続するノードをN1、トランジスタM2と回路401とを接続するノードをN2とする。
画素回路400は、トランジスタM1をオフ状態とすることで、ノードN1の電位を保持することができる。また、トランジスタM2をオフ状態とすることで、ノードN2の電位を保持することができる。また、トランジスタM2をオフ状態とした状態で、トランジスタM1を介してノードN1に所定の電位を書き込むことで、容量C1を介した容量結合により、ノードN1の電位の変位に応じてノードN2の電位を変化させることができる。
ここで、トランジスタM1、トランジスタM2のうちの一方または両方に、実施の形態1で例示した、酸化物半導体が適用されたトランジスタを適用することができる。そのため極めて低いオフ電流により、ノードN1及びノードN2の電位を長期間に亘って保持することができる。なお、各ノードの電位を保持する期間が短い場合(具体的には、フレーム周波数が30Hz以上である場合等)には、シリコン等の半導体を適用したトランジスタを用いてもよい。
[駆動方法例]
続いて、図12(B)を用いて、画素回路400の動作方法の一例を説明する。図12(B)は、画素回路400の動作に係るタイミングチャートである。なおここでは説明を容易にするため、配線抵抗などの各種抵抗や、トランジスタや配線などの寄生容量、及びトランジスタのしきい値電圧などの影響は考慮しない。
続いて、図12(B)を用いて、画素回路400の動作方法の一例を説明する。図12(B)は、画素回路400の動作に係るタイミングチャートである。なおここでは説明を容易にするため、配線抵抗などの各種抵抗や、トランジスタや配線などの寄生容量、及びトランジスタのしきい値電圧などの影響は考慮しない。
図12(B)に示す動作では、1フレーム期間を期間T1と期間T2とに分ける。期間T1はノードN2に電位を書き込む期間であり、期間T2はノードN1に電位を書き込む期間である。
〔期間T1〕
期間T1では、配線G1と配線G2の両方に、トランジスタをオン状態にする電位を与える。また、配線S1には固定電位である電位Vrefを供給し、配線S2には第1データ電位Vwを供給する。
期間T1では、配線G1と配線G2の両方に、トランジスタをオン状態にする電位を与える。また、配線S1には固定電位である電位Vrefを供給し、配線S2には第1データ電位Vwを供給する。
ノードN1には、トランジスタM1を介して配線S1から電位Vrefが与えられる。また、ノードN2には、トランジスタM2を介して第1データ電位Vwが与えられる。したがって、容量C1には電位差Vw−Vrefが保持された状態となる。
〔期間T2〕
続いて期間T2では、配線G1にはトランジスタM1をオン状態とする電位を与え、配線G2にはトランジスタM2をオフ状態とする電位を与える。また、配線S1には第2データ電位Vdataを供給する。配線S2には所定の定電位を与える、またはフローティング状態としてもよい。
続いて期間T2では、配線G1にはトランジスタM1をオン状態とする電位を与え、配線G2にはトランジスタM2をオフ状態とする電位を与える。また、配線S1には第2データ電位Vdataを供給する。配線S2には所定の定電位を与える、またはフローティング状態としてもよい。
ノードN1には、トランジスタM1を介して第2データ電位Vdataが与えられる。このとき、容量C1による容量結合により、第2データ電位Vdataに応じてノードN2の電位が電位dVだけ変化する。すなわち、回路401には、第1データ電位Vwと電位dVを足した電位が入力されることとなる。なお、図12(B)では電位dVが正の値であるように示しているが、負の値であってもよい。すなわち、電位Vdataが電位Vrefより低くてもよい。
ここで、電位dVは、容量C1の容量値と、回路401の容量値によって概ね決定される。容量C1の容量値が回路401の容量値よりも十分に大きい場合、電位dVは第2データ電位Vdataに近い電位となる。
このように、画素回路400は、2種類のデータ信号を組み合わせて表示素子を含む回路401に供給する電位を生成することができるため、画素回路400内で階調の補正を行うことが可能となる。
また画素回路400は、配線S1及び配線S2に供給可能な最大電位を超える電位を生成することも可能となる。例えば発光素子を用いた場合では、ハイダイナミックレンジ(HDR)表示等を行うことができる。また、液晶素子を用いた場合では、オーバードライブ駆動等を実現できる。
[適用例]
〔液晶素子を用いた例〕
図12(C)に示す画素回路400LCは、回路401LCを有する。回路401LCは、液晶素子LCと、容量C2とを有する。
〔液晶素子を用いた例〕
図12(C)に示す画素回路400LCは、回路401LCを有する。回路401LCは、液晶素子LCと、容量C2とを有する。
液晶素子LCは、一方の電極がノードN2及び容量C2の一方の電極と、他方の電極が電位Vcom2が与えられる配線と接続する。容量C2は、他方の電極が電位Vcom1が与えられる配線と接続する。
容量C2は保持容量として機能する。なお、容量C2は不要であれば省略することができる。
画素回路400LCは、液晶素子LCに高い電圧を供給することができるため、例えばオーバードライブ駆動により高速な表示を実現すること、駆動電圧の高い液晶材料を適用することなどができる。また、配線S1または配線S2に補正信号を供給することで、使用温度や液晶素子LCの劣化状態等に応じて階調を補正することもできる。
〔発光素子を用いた例〕
図12(D)に示す画素回路400ELは、回路401ELを有する。回路401ELは、発光素子EL、トランジスタM3、及び容量C2を有する。
図12(D)に示す画素回路400ELは、回路401ELを有する。回路401ELは、発光素子EL、トランジスタM3、及び容量C2を有する。
トランジスタM3は、ゲートがノードN2及び容量C2の一方の電極と、ソース及びドレインの一方が電位VHが与えられる配線と、他方が発光素子ELの一方の電極と、それぞれ接続される。容量C2は、他方の電極が電位Vcomが与えられる配線と接続する。発光素子ELは、他方の電極が電位VLが与えられる配線と接続する。
トランジスタM3は、発光素子ELに供給する電流を制御する機能を有する。容量C2は保持容量として機能する。容量C2は不要であれば省略することができる。
なお、ここでは発光素子ELのアノード側がトランジスタM3と接続する構成を示しているが、カソード側にトランジスタM3を接続してもよい。そのとき、電位VHと電位VLの値を適宜変更することができる。
画素回路400ELは、トランジスタM3のゲートに高い電位を与えることで、発光素子ELに大きな電流を流すことができるため、例えばHDR表示などを実現することができる。また、配線S1または配線S2に補正信号を供給することで、トランジスタM3や発光素子ELの電気特性のばらつきの補正を行うこともできる。
なお、図12(C)、(D)で例示した回路に限られず、別途トランジスタや容量などを追加した構成としてもよい。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態5)
本実施の形態では、本発明の一態様を用いて作製することができる表示モジュールについて説明する。
本実施の形態では、本発明の一態様を用いて作製することができる表示モジュールについて説明する。
図13(A)に示す表示モジュール6000は、上部カバー6001と下部カバー6002との間に、FPC6005が接続された表示装置6006、フレーム6009、プリント基板6010、及びバッテリー6011を有する。
例えば、本発明の一態様を用いて作製された表示装置を、表示装置6006に用いることができる。表示装置6006により、極めて消費電力の低い表示モジュールを実現することができる。
上部カバー6001及び下部カバー6002は、表示装置6006のサイズに合わせて、形状や寸法を適宜変更することができる。
表示装置6006はタッチパネルとしての機能を有していてもよい。
フレーム6009は、表示装置6006の保護機能、プリント基板6010の動作により発生する電磁波を遮断する機能、放熱板としての機能等を有していてもよい。
プリント基板6010は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路、バッテリー制御回路等を有する。電源回路に電力を供給する電源としては、バッテリー6011による電源であってもよい。
図13(B)は、光学式のタッチセンサを備える表示モジュール6000の断面概略図である。
表示モジュール6000は、プリント基板6010に設けられた発光部6015及び受光部6016を有する。また、上部カバー6001と下部カバー6002により囲まれた領域に一対の導光部(導光部6017a、導光部6017b)を有する。
表示装置6006は、フレーム6009を間に介してプリント基板6010やバッテリー6011と重ねて設けられている。表示装置6006とフレーム6009は、導光部6017a、導光部6017bに固定されている。
発光部6015から発せられた光6018は、導光部6017aにより表示装置6006の上部を経由し、導光部6017bを通って受光部6016に達する。例えば指やスタイラスなどの被検知体により、光6018が遮られることにより、タッチ操作を検出することができる。
発光部6015は、例えば表示装置6006の隣接する2辺に沿って複数設けられる。受光部6016は、発光部6015と対向する位置に複数設けられる。これにより、タッチ操作がなされた位置の情報を取得することができる。
発光部6015は、例えばLED素子などの光源を用いることができ、特に、赤外線を発する光源を用いることが好ましい。受光部6016は、発光部6015が発する光を受光し、電気信号に変換する光電素子を用いることができる。好適には、赤外線を受光可能なフォトダイオードを用いることができる。
光6018を透過する導光部6017a、導光部6017bにより、発光部6015と受光部6016とを表示装置6006の下側に配置することができ、外光が受光部6016に到達してタッチセンサが誤動作することを抑制できる。特に、可視光を吸収し、赤外線を透過する樹脂を用いると、タッチセンサの誤動作をより効果的に抑制できる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態6)
本実施の形態では、本発明の一態様を用いて作製された表示装置を備える電子機器について説明する。
本実施の形態では、本発明の一態様を用いて作製された表示装置を備える電子機器について説明する。
以下で例示する電子機器は、表示部に本発明の一態様の表示装置を備えるものである。したがって、高い解像度が実現された電子機器である。また高い解像度と、大きな画面が両立された電子機器とすることができる。
本発明の一態様の電子機器の表示部には、例えばフルハイビジョン、4K2K、8K4K、16K8K、またはそれ以上の解像度を有する映像を表示させることができる。
電子機器としては、例えば、テレビジョン装置、ノート型のパーソナルコンピュータ、モニタ装置、デジタルサイネージ、パチンコ機、ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
本発明の一態様が適用された電子機器は、家屋やビルの内壁または外壁、自動車等の内装または外装等が有する平面または曲面に沿って組み込むことができる。
図14(A)は、ファインダー8100を取り付けた状態のカメラ8000の外観を示す図である。
カメラ8000は、筐体8001、表示部8002、操作ボタン8003、シャッターボタン8004等を有する。またカメラ8000には、着脱可能なレンズ8006が取り付けられている。
なおカメラ8000は、レンズ8006と筐体とが一体となっていてもよい。
カメラ8000は、シャッターボタン8004を押す、またはタッチパネルとして機能する表示部8002をタッチすることにより撮像することができる。
筐体8001は、電極を有するマウントを有し、ファインダー8100のほか、ストロボ装置等を接続することができる。
ファインダー8100は、筐体8101、表示部8102、ボタン8103等を有する。
筐体8101は、カメラ8000のマウントと係合するマウントにより、カメラ8000に取り付けられている。ファインダー8100はカメラ8000から受信した映像等を表示部8102に表示させることができる。
ボタン8103は、電源ボタン等としての機能を有する。
カメラ8000の表示部8002、及びファインダー8100の表示部8102に、本発明の一態様の表示装置を適用することができる。なお、ファインダーが内蔵されたカメラ8000であってもよい。
図14(B)は、ヘッドマウントディスプレイ8200の外観を示す図である。
ヘッドマウントディスプレイ8200は、装着部8201、レンズ8202、本体8203、表示部8204、ケーブル8205等を有している。また装着部8201には、バッテリー8206が内蔵されている。
ケーブル8205は、バッテリー8206から本体8203に電力を供給する。本体8203は無線受信機等を備え、受信した映像情報を表示部8204に表示させることができる。また、本体8203はカメラを備え、使用者の眼球やまぶたの動きの情報を入力手段として用いることができる。
また、装着部8201には、使用者に触れる位置に、使用者の眼球の動きに伴って流れる電流を検知可能な複数の電極が設けられ、視線を認識する機能を有していてもよい。また、当該電極に流れる電流により、使用者の脈拍をモニタする機能を有していてもよい。また、装着部8201には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部8204に表示する機能や、使用者の頭部の動きに合わせて表示部8204に表示する映像を変化させる機能を有していてもよい。
表示部8204に、本発明の一態様の表示装置を適用することができる。
図14(C)(D)(E)は、ヘッドマウントディスプレイ8300の外観を示す図である。ヘッドマウントディスプレイ8300は、筐体8301と、表示部8302と、バンド状の固定具8304と、一対のレンズ8305と、を有する。
使用者は、レンズ8305を通して、表示部8302の表示を視認することができる。なお、表示部8302を湾曲して配置させると、使用者が高い臨場感を感じることができるため好ましい。また、表示部8302の異なる領域に表示された別の画像を、レンズ8305を通して視認することで、視差を用いた3次元表示等を行うこともできる。なお、表示部8302を1つ設ける構成に限られず、表示部8302を2つ設け、使用者の片方の目につき1つの表示部を配置してもよい。
なお、表示部8302に、本発明の一態様の表示装置を適用することができる。本発明の一態様の半導体装置を有する表示装置は、極めて精細度が高いため、図14(E)のようにレンズ8305を用いて拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示することができる。
図15(A)乃至図15(G)に示す電子機器は、筐体9000、表示部9001、スピーカ9003、操作キー9005(電源スイッチ、又は操作スイッチを含む)、接続端子9006、センサ9007(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン9008、等を有する。
図15(A)乃至図15(G)に示す電子機器は、様々な機能を有する。例えば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア(プログラム)によって処理を制御する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出して処理する機能、等を有することができる。なお、電子機器の機能はこれらに限られず、様々な機能を有することができる。電子機器は、複数の表示部を有していてもよい。また、電子機器にカメラ等を設け、静止画や動画を撮影し、記録媒体(外部またはカメラに内蔵)に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図15(A)乃至図15(G)に示す電子機器の詳細について、以下説明を行う。
図15(A)は、テレビジョン装置9100を示す斜視図である。テレビジョン装置9100は、大画面、例えば、50インチ以上、または100インチ以上の表示部9001を組み込むことが可能である。
図15(B)は、携帯情報端末9101を示す斜視図である。携帯情報端末9101は、例えばスマートフォンとして用いることができる。なお、携帯情報端末9101は、スピーカ9003、接続端子9006、センサ9007等を設けてもよい。また、携帯情報端末9101は、文字や画像情報をその複数の面に表示することができる。図15(B)では3つのアイコン9050を表示した例を示している。また、破線の矩形で示す情報9051を表示部9001の他の面に表示することもできる。情報9051の一例としては、電子メール、SNS、電話などの着信の通知、電子メールやSNSなどの題名、送信者名、日時、時刻、バッテリーの残量、アンテナ受信の強度などがある。または、情報9051が表示されている位置にはアイコン9050などを表示してもよい。
図15(C)は、携帯情報端末9102を示す斜視図である。携帯情報端末9102は、表示部9001の3面以上に情報を表示する機能を有する。ここでは、情報9052、情報9053、情報9054がそれぞれ異なる面に表示されている例を示す。例えば使用者は、洋服の胸ポケットに携帯情報端末9102を収納した状態で、携帯情報端末9102の上方から観察できる位置に表示された情報9053を確認することもできる。使用者は、携帯情報端末9102をポケットから取り出すことなく表示を確認し、例えば電話を受けるか否かを判断できる。
図15(D)は、腕時計型の携帯情報端末9200を示す斜視図である。携帯情報端末9200は、例えばスマートウォッチとして用いることができる。また、表示部9001はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末9200を、例えば無線通信可能なヘッドセットと相互通信させることによって、ハンズフリーで通話することもできる。また、携帯情報端末9200は、接続端子9006により、他の情報端末と相互にデータ伝送を行うことや、充電を行うこともできる。なお、充電動作は無線給電により行ってもよい。
図15(E)(F)(G)は、折り畳み可能な携帯情報端末9201を示す斜視図である。また、図15(E)は携帯情報端末9201を展開した状態、図15(G)は折り畳んだ状態、図15(F)は図15(E)と図15(G)の一方から他方に変化する途中の状態の斜視図である。携帯情報端末9201は、折り畳んだ状態では可搬性に優れ、展開した状態では継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末9201が有する表示部9001は、ヒンジ9055によって連結された3つの筐体9000に支持されている。例えば、表示部9001は、曲率半径1mm以上150mm以下で曲げることができる。
図16(A)にテレビジョン装置の一例を示す。テレビジョン装置7100は、筐体7101に表示部7500が組み込まれている。ここでは、スタンド7103により筐体7101を支持した構成を示している。
図16(A)に示すテレビジョン装置7100の操作は、筐体7101が備える操作スイッチや、別体のリモコン操作機7111により行うことができる。または、表示部7500にタッチパネルを適用し、これに触れることで操作してもよい。リモコン操作機7111は、操作ボタンの他に表示部を有していてもよい。
なお、テレビジョン装置7100は、テレビ放送の受信機や、ネットワーク接続のための通信装置を有していてもよい。
図16(B)に、ノート型パーソナルコンピュータ7200を示す。ノート型パーソナルコンピュータ7200は、筐体7211、キーボード7212、ポインティングデバイス7213、外部接続ポート7214等を有する。筐体7211に、表示部7500が組み込まれている。
図16(C)、(D)に、デジタルサイネージ(Digital Signage:電子看板)の一例を示す。
図16(C)に示すデジタルサイネージ7300は、筐体7301、表示部7500、及びスピーカ7303等を有する。さらに、LEDランプ、操作キー(電源スイッチ、または操作スイッチを含む)、接続端子、各種センサ、マイクロフォン等を有することができる。
また、図16(D)は円柱状の柱7401に取り付けられたデジタルサイネージ7400である。デジタルサイネージ7400は、柱7401の曲面に沿って設けられた表示部7500を有する。
表示部7500が広いほど、一度に提供できる情報量を増やすことができ、また人の目につきやすいため、例えば広告の宣伝効果を高める効果を奏する。
表示部7500にタッチパネルを適用し、使用者が操作できる構成とすると好ましい。これにより、広告用途だけでなく、路線情報や交通情報、商用施設の案内情報など、使用者が求める情報を提供するための用途にも用いることができる。
また、図16(C)、(D)に示すように、デジタルサイネージ7300またはデジタルサイネージ7400は、ユーザが所持するスマートフォン等の情報端末機7311と無線通信により連携可能であることが好ましい。例えば、表示部7500に表示される広告の情報を情報端末機7311の画面に表示させることや、情報端末機7311を操作することで、表示部7500の表示を切り替えることができる。
また、デジタルサイネージ7300またはデジタルサイネージ7400に、情報端末機7311を操作手段(コントローラ)としたゲームを実行させることもできる。これにより、不特定多数のユーザが同時にゲームに参加し、楽しむことができる。
図16(A)乃至(D)における表示部7500に、本発明の一態様の表示装置を適用することができる。
本実施の形態の電子機器は表示部を有する構成としたが、表示部を有さない電子機器にも本発明の一態様を適用することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
100:トランジスタ、100A:トランジスタ、102:基板、103:絶縁層、103d:領域、106:導電層、106c:導電層、106d:領域、108:半導体層、108c:半導体層、108n:領域、110:絶縁層、110d:領域、112:導電層、112d:領域、112f:導電膜、114:金属酸化物層、114f:金属酸化物膜、116:絶縁層、116a:絶縁層、116b:絶縁層、118:絶縁層、120a:導電層、120b:導電層、130A:容量素子、130B:容量素子、140:不純物元素、141a:開口部、141b:開口部、142:開口部
Claims (7)
- 金属酸化物を含む半導体層を形成する第1の工程と、
前記半導体層を覆って、第1の絶縁層を形成する第2の工程と、
前記第1の絶縁層上に、第1の導電膜を成膜する第3の工程と、
前記第1の導電膜の一部をエッチングすることで第1の導電層を形成し、前記半導体層上に前記第1の導電層が重なる第1の領域と、前記半導体層上に前記第1の導電層が重ならない第2の領域とを形成する第4の工程と、
前記第1の導電層に対して、第1の処理を行う第5の工程と、
前記第1の導電層に接して、酸化物を含む第2の絶縁層を成膜する第6の工程と、を有し、
前記第1の導電層は、銅、銀、金、またはアルミニウムを含み、
前記第1の処理は、酸素元素を含み、水素元素を含まない第1のガスと、水素元素を含み、酸素元素を含まない第2のガスとの混合ガスを含む雰囲気下における、プラズマ処理であり、
前記第2の絶縁層は、前記第1のガスと、シリコン元素を含む第3のガスとを含む成膜ガスを用いたプラズマ化学気相堆積法により形成され、
前記第6の工程は、前記第5の工程の後に大気暴露することなく連続して行われる、
半導体装置の作製方法。 - 金属酸化物を含む半導体層を形成する第1の工程と、
前記半導体層を覆って、第1の絶縁層を形成する第2の工程と、
前記第1の絶縁層上に、順に第1の金属酸化物膜及び第1の導電膜を成膜する第3の工程と、
前記第1の導電膜及び前記第1の金属酸化物膜の一部をエッチングすることで第1の導電層及び第1の金属酸化物層を形成し、前記半導体層上に前記第1の導電層が重なる第1の領域と、前記半導体層上に前記第1の導電層が重ならない第2の領域とを形成する第4の工程と、
前記第1の導電層に対して、第1の処理を行う第5の工程と、
前記第1の導電層に接して、酸化物を含む第2の絶縁層を成膜する第6の工程と、を有し、
前記第1の導電層は、銅、銀、金、またはアルミニウムを含み、
前記第1の処理は、酸素元素を含み、水素元素を含まない第1のガスと、水素元素を含み、酸素元素を含まない第2のガスとの混合ガスを含む雰囲気下における、プラズマ処理であり、
前記第2の絶縁層は、前記第1のガスと、シリコン元素を含む第3のガスとを含む成膜ガスを用いたプラズマ化学気相堆積法により形成され、
前記第6の工程は、前記第5の工程の後に大気暴露することなく連続して行われる、
半導体装置の作製方法。 - 請求項1又は請求項2において、
前記第5の工程において、前記第1の処理は、処理室に供給される前記第1のガスと前記第2のガスの流量を、前記第1のガスの流量を100%としたとき、前記第2のガスの流量が0.5%以上100%以下となるように制御して行われる、
半導体装置の作製方法。 - 請求項1乃至請求項3のいずれか一において、
前記第1のガスは、N2OまたはO2を含み、
前記第2のガスは、NH3またはH2を含む、
半導体装置の作製方法。 - 請求項1乃至請求項4のいずれか一において、
前記第5の工程と前記第6の工程とは、同一の処理室で、且つ同じ温度で行われる、
半導体装置の作製方法。 - 請求項1乃至請求項5のいずれか一において、
前記第1の工程において、前記半導体層は、第2の金属酸化物膜と、第3の金属酸化物膜とを順に成膜した後に、当該第2の金属酸化物層と当該第3の金属酸化物層とをエッチングして加工することにより形成し、
前記第3の金属酸化物層は、前記第2の金属酸化物層より結晶性が高くなるように形成する、
半導体装置の作製方法。 - 請求項1乃至請求項6のいずれか一において、
前記第1の工程より前に、第1の導電層を形成する第7の工程と、
前記第7の工程と前記第1の工程の間に、前記第1の導電層を覆って第3の絶縁層を形成する第8の工程と、を有し、
前記第1の工程において、前記半導体層は、前記第1の導電層と重畳するように形成する、
半導体装置の作製方法。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410270490.0A CN118173450A (zh) | 2018-03-01 | 2019-02-22 | 半导体装置的制造方法 |
CN201980014007.XA CN111788664B (zh) | 2018-03-01 | 2019-02-22 | 半导体装置的制造方法 |
JP2020503104A JP7300442B2 (ja) | 2018-03-01 | 2019-02-22 | 半導体装置の作製方法 |
KR1020207024756A KR102637201B1 (ko) | 2018-03-01 | 2019-02-22 | 반도체 장치의 제작 방법 |
KR1020247004552A KR20240024327A (ko) | 2018-03-01 | 2019-02-22 | 반도체 장치의 제작 방법 |
US16/971,061 US11374117B2 (en) | 2018-03-01 | 2019-02-22 | Method for manufacturing semiconductor device |
US17/743,947 US11972945B2 (en) | 2018-03-01 | 2022-05-13 | Method for manufacturing semiconductor device |
JP2023099788A JP2023118763A (ja) | 2018-03-01 | 2023-06-19 | 半導体装置の作製方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018-036838 | 2018-03-01 | ||
JP2018036838 | 2018-03-01 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
US16/971,061 A-371-Of-International US11374117B2 (en) | 2018-03-01 | 2019-02-22 | Method for manufacturing semiconductor device |
US17/743,947 Continuation US11972945B2 (en) | 2018-03-01 | 2022-05-13 | Method for manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2019166925A1 true WO2019166925A1 (ja) | 2019-09-06 |
Family
ID=67808818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/IB2019/051445 WO2019166925A1 (ja) | 2018-03-01 | 2019-02-22 | 半導体装置の作製方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US11374117B2 (ja) |
JP (2) | JP7300442B2 (ja) |
KR (2) | KR20240024327A (ja) |
CN (2) | CN111788664B (ja) |
WO (1) | WO2019166925A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110911382B (zh) * | 2018-09-14 | 2021-06-25 | 群创光电股份有限公司 | 天线装置 |
US11081315B2 (en) * | 2019-06-14 | 2021-08-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Ion impantation gas supply system |
JP2022090361A (ja) * | 2020-12-07 | 2022-06-17 | 株式会社ジャパンディスプレイ | 半導体装置及びその製造方法 |
CN113097230B (zh) * | 2021-03-29 | 2023-01-10 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015188079A (ja) * | 2014-03-14 | 2015-10-29 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2017076787A (ja) * | 2015-10-12 | 2017-04-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2017076788A (ja) * | 2015-10-12 | 2017-04-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2017204637A (ja) * | 2016-05-04 | 2017-11-16 | 株式会社半導体エネルギー研究所 | トランジスタおよびその作製方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0138853B1 (ko) | 1994-11-03 | 1998-06-01 | 양승택 | 플라즈마에 의한 SOG(Spin-On Glass) 경화(Curing) 방법 |
JP3907151B2 (ja) | 2000-01-25 | 2007-04-18 | 株式会社東芝 | 半導体装置の製造方法 |
JPWO2005083795A1 (ja) * | 2004-03-01 | 2008-01-17 | 東京エレクトロン株式会社 | 半導体装置の製造方法及びプラズマ酸化処理方法 |
US7723205B2 (en) * | 2005-09-27 | 2010-05-25 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device, manufacturing method thereof, liquid crystal display device, RFID tag, light emitting device, and electronic device |
US8278657B2 (en) * | 2009-02-13 | 2012-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device |
EP2504855A4 (en) | 2009-11-28 | 2016-07-20 | Semiconductor Energy Lab | STACKED OXIDE MATERIAL, SEMICONDUCTOR ELEMENT AND METHOD FOR PRODUCING SEMICONDUCTOR ELEMENT |
JP6059566B2 (ja) | 2012-04-13 | 2017-01-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
KR102316107B1 (ko) | 2012-05-31 | 2021-10-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
JP2014143410A (ja) | 2012-12-28 | 2014-08-07 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
US9941324B2 (en) | 2015-04-28 | 2018-04-10 | Nlt Technologies, Ltd. | Semiconductor device, method of manufacturing semiconductor device, photodiode array, and imaging apparatus |
KR102588958B1 (ko) | 2018-01-19 | 2023-10-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
-
2019
- 2019-02-22 CN CN201980014007.XA patent/CN111788664B/zh active Active
- 2019-02-22 WO PCT/IB2019/051445 patent/WO2019166925A1/ja active Application Filing
- 2019-02-22 KR KR1020247004552A patent/KR20240024327A/ko not_active Application Discontinuation
- 2019-02-22 JP JP2020503104A patent/JP7300442B2/ja active Active
- 2019-02-22 US US16/971,061 patent/US11374117B2/en active Active
- 2019-02-22 CN CN202410270490.0A patent/CN118173450A/zh active Pending
- 2019-02-22 KR KR1020207024756A patent/KR102637201B1/ko active IP Right Grant
-
2022
- 2022-05-13 US US17/743,947 patent/US11972945B2/en active Active
-
2023
- 2023-06-19 JP JP2023099788A patent/JP2023118763A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015188079A (ja) * | 2014-03-14 | 2015-10-29 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2017076787A (ja) * | 2015-10-12 | 2017-04-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2017076788A (ja) * | 2015-10-12 | 2017-04-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2017204637A (ja) * | 2016-05-04 | 2017-11-16 | 株式会社半導体エネルギー研究所 | トランジスタおよびその作製方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7300442B2 (ja) | 2023-06-29 |
KR20200124681A (ko) | 2020-11-03 |
JP2023118763A (ja) | 2023-08-25 |
US20220271150A1 (en) | 2022-08-25 |
CN118173450A (zh) | 2024-06-11 |
US11972945B2 (en) | 2024-04-30 |
KR20240024327A (ko) | 2024-02-23 |
US11374117B2 (en) | 2022-06-28 |
US20210005738A1 (en) | 2021-01-07 |
CN111788664A (zh) | 2020-10-16 |
JPWO2019166925A1 (ja) | 2021-03-04 |
CN111788664B (zh) | 2024-04-16 |
KR102637201B1 (ko) | 2024-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7300442B2 (ja) | 半導体装置の作製方法 | |
JP7183184B2 (ja) | 半導体装置 | |
JP7344869B2 (ja) | 半導体装置の作製方法 | |
WO2019175708A1 (ja) | 半導体装置、および半導体装置の作製方法 | |
WO2020089726A1 (ja) | 半導体装置 | |
JP2024086738A (ja) | 半導体装置 | |
JP7462087B2 (ja) | 半導体装置 | |
JP2020027942A (ja) | 半導体装置の作製方法 | |
JP2023017043A (ja) | 半導体装置 | |
WO2020089733A1 (ja) | 半導体装置 | |
JP2024037777A (ja) | 半導体装置の作製方法 | |
WO2020074993A1 (ja) | 半導体装置 | |
JP2021019197A (ja) | 半導体装置 | |
WO2019202430A1 (ja) | 半導体装置 | |
WO2020012276A1 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 19761529 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2020503104 Country of ref document: JP Kind code of ref document: A |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 19761529 Country of ref document: EP Kind code of ref document: A1 |