WO2019166503A2 - Datenbussystem und vergabe von busadressen in einem derartigen datenbussystem - Google Patents

Datenbussystem und vergabe von busadressen in einem derartigen datenbussystem Download PDF

Info

Publication number
WO2019166503A2
WO2019166503A2 PCT/EP2019/054887 EP2019054887W WO2019166503A2 WO 2019166503 A2 WO2019166503 A2 WO 2019166503A2 EP 2019054887 W EP2019054887 W EP 2019054887W WO 2019166503 A2 WO2019166503 A2 WO 2019166503A2
Authority
WO
WIPO (PCT)
Prior art keywords
bus
addressing
bus node
current
node
Prior art date
Application number
PCT/EP2019/054887
Other languages
English (en)
French (fr)
Other versions
WO2019166503A3 (de
Inventor
Christian Schmitz
Bernd Burchard
Original Assignee
Elmos Semiconductor Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elmos Semiconductor Aktiengesellschaft filed Critical Elmos Semiconductor Aktiengesellschaft
Priority to DE112019000222.8T priority Critical patent/DE112019000222A5/de
Publication of WO2019166503A2 publication Critical patent/WO2019166503A2/de
Publication of WO2019166503A3 publication Critical patent/WO2019166503A3/de

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40019—Details regarding a bus master
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00—Network arrangements, protocols or services for addressing or naming
    • H04L61/50—Address allocation
    • H04L61/5038—Address allocation for local use, e.g. in LAN or USB networks, or in a controller area network [CAN]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40234—Local Interconnect Network LIN

Definitions

  • the invention relates to a data bus system and assignment of bus addresses in such a data bus system.
  • the invention relates to a self-testable serial data bus system and a method for allocating bus addresses within this serial data bus from a chain of bus nodes.
  • Shunts at which these currents cause a voltage drop on their way to the bus master in which a current sink is active during the address allocation process.
  • the bus nodes closest to the bus master record a higher voltage drop than the bus node remote from the bus master.
  • the voltage across the bus shunt is compared to a threshold. If this is exceeded, the relevant bus node at its bus shunt can exceed this threshold value instead of assuming that it is not the last bus node in the chain Bus node is seen from the bus master. He then turns off his power source and waits for the next initialization pass.
  • the bus node which is the last bus node in the bus node chain from the bus master does not switch its power source off. After a specified initialization time, this can
  • Bus node assume that it is the last bus node in the chain of bus nodes. It then takes over the bus node address transmitted by the bus master and no longer participates in further initialization runs until the received bus address is invalidated by a reset command or another reset condition.
  • the electrical resistance of the bus shunt should be as small as possible.
  • the addressing system must be able to operate with a negative ground offset.
  • the level above the bus shunt must be maximized, requiring the largest possible addressing current.
  • the current sum that must be picked up by the bus master during the address allocation process must not exceed a predetermined value, currently 40mA for LIN buses.
  • DE-B-10 2010 026 431 discloses a method in which the individual bus nodes do not operate with a constant addressing current as in DE-B-0 147 512 and EP-B-1 490 772, but instead Increase the addressing current continuously or stepwise until the thresholds at the preceding bus nodes are exceeded.
  • This has several disadvantages: First, this leads to a very long rise time for very many bus nodes. However, the time for carrying out the autoaddressing is limited. Therefore, it is necessary to shorten this time until addressing the bus node farthest from the bus master and not yet addressed.
  • DE-B-10 2010 026 431 therefore does not completely solve the problem. dig. To be able to address a large number of bus nodes and to lower the resistance value of the bus shunt resistor sufficiently far. Moreover, the technical teaching disclosed in DE-B-10 2010 026 431 does not lead to a self-test capability.
  • DE-B-10 2010 026 431 A further disadvantage of DE-B-10 2010 026 431 is that, for reasons of robustness, a certain level range must also be kept free in order to prevent overloading of the master or misaddressing. In order to minimize the bus shunt resistances and to establish conformity with the LIN bus, it therefore makes sense to maximize the DC component in the addressing current. In the case of the technical teaching disclosed in DE-B-10 2010 026 431, however, this value fluctuates by an addressing current level value. This unnecessarily reduces the available addressing current level.
  • the invention is therefore based on the object to provide a solution which does not have the above disadvantages of the prior art and has further advantages.
  • a self-testable device is necessary which can detect a loss of bus shunt resistance or non-functioning of the addressing power source.
  • This object is achieved by a method according to claim 1 or claim 10, a bus node according to claim 6 and a data bus system according to claim 14.
  • Individual embodiments of the invention are the subject of the subclaims.
  • the viewing direction from a bus node is such that everything in the data bus between the bus node and bus master is in front of the bus node and all that is between the bus node and the end of the data bus is located AFTER the bus node.
  • the invention thus relates to a method for allocating bus addresses within a serial data bus from a chain of bus nodes (SL1, SL2, SL3) and a bus master (ECU),
  • bus nodes may be auto-addressing bus nodes or standard bus nodes
  • the data bus has a bus master (ECU),
  • each bus node (SL2, SL3) is a preceding bus node
  • each bus node (SL2, SL3) being connected to its preceding bus node (SL1, SL2) by the data bus, if it is not the first bus node (SL1).
  • SL1 SL1
  • first bus node (SL1) is connected to the bus master (ECU) through the data bus
  • each bus node (SL2, SL3) sends a bus node output current (i2, i3) to its preceding bus node (SL1, SI2) via a bus node output, if it is not the first bus node (SL1),
  • the first bus node (SL1,) sends a bus node output stream (il) to the bus master (ECU) via a bus node output, wherein each bus node (SL1, SL2) receives a bus node input stream (i2, i3) from its subsequent bus nodes (SL2, SI3) via a bus node input if it is not the last bus node (SL3), and
  • each bus node at least one measuring means (R2 b ) and a housing (GH1, GH2, GH3) with a bus node circuit having an evaluation circuit for the measuring means (R2 b ) and an addressing current source (Iqs) , and having terminals (Al, A2, A3),
  • a special feature here is that by feeding the addressing current into the data bus upstream of the current measuring means, it is possible to examine the addressing current source of each bus node for functionality. In addition, the measurement of the current flowing at the level of a bus node in the data bus is not adversely affected by the address current supplied by this bus node.
  • the second time constant (x 2 ) is smaller than the first time constant (xi), namely by a factor greater than 10, and / or that the second time constant (x 2 ) of the by measuring means (R2 b , D 1, D 3) of the bus node output current (i j ) of the relevant auto-addressing bus node (SL j ), and / or that the first time constant (x i) differs from that determined by measuring means (R 2, D 1, D 3).
  • Busknotenausgangsstroms detected value of the (i j) of the person concerned the Autoadress istsbusknotens (SL j) depends, and / or that the first time constant (xi) detected by the by measuring means (R2, Dl, D3) of the value Busknotenausgangsstroms (i j) of the relevant auto addressing bus node (SL j ) in such a way that the value of the first time constant (xi) below a threshold bus node output current (i j ) assumes a first value and above the threshold value a second value.
  • this relates to a bus node (SL1, SL2, SL2) for a serial data bus with a bus master, with a bus node circuit,
  • the bus node circuit comprises an addressing current source (Iql, Iq2, Iq2) for determining the bus position of the bus node (SL1, SL2, SL2) in the data bus, which receives an addressing current via the third terminal (A3) of the bus node slot of the bus node (SL1, SL2, SL3) can additionally feed into the data bus,
  • Iql, Iq2, Iq2 addressing current source
  • the total current (il, i2, i3) is controlled by the bus shunt resistor (R2) of the bus node (SL1, SL2, SL3) by the bus node circuit so that the total current (il, i 2, i3) through the bus Shunt resistor (R2) of the bus node (SL1, SL2, SL3) corresponds to a given or calculated or otherwise determined summation current (I ref ), and
  • the addressing current of the addressing current source (Iql, Iq2, Iq2) of the bus node circuit of the bus node flows through the bus shunt resistor (R2) of the bus node (SL1, SL2, SL3) in the direction of the bus master.
  • this bus node relates to the case that the bus node has means (R2 b , Dl) to detect the current through the bus shunt resistor (R2 b ), it being possible that the detected io
  • the addressing current source (Iql, Iq2, Iq2) increases the addressing current with a first time constant (ti) and decreases with a second time constant (x 2 ) which is smaller than the first time constant (xi) is.
  • the invention further relates to a method for assigning addresses in a serial data bus system comprising a bus line, a bus master (ECU) and a plurality of bus nodes (SL1, SL2, SL3),
  • the bus master (ECU) is connected to the bus line and
  • the bus nodes (SL1, SL2, SL3) are successively connected to the bus line viewed from the bus master (ECU), wherein at least some of the bus nodes (SL1, SL2, SL3) in the bus line each have a current flowing to the bus master (ECU) feed and
  • one of the bus nodes is the first bus node (SL1) connected closest to the bus master to the bus line and the other bus nodes (SL2, SL3) related to the direction of the storm flowing to the bus master (ECU) , upstream of the first bus node (SL1) are connected to the bus line or, in other words,
  • one of the bus nodes (SL1, SL2, SL3) is the last bus node (SL3) connected farthest from the bus master (ECU) to the bus line, and
  • bus nodes are connected to the bus line downstream of this last bus node, relative to the direction of the current flowing to the bus master, wherein at least two of the bus nodes (SL1, SL2, SL3) are designed as addressable addressing bus nodes,
  • bus nodes SL1, SL2, SL3
  • SL1, SL2, SL3 can be designed as standard bus nodes with an address already specified prior to the execution of the addressing phase
  • At least one first addressing bus node of the first type is located below the addressing bus node
  • each addressing bus node of the first type and the second type is associated with an electrically switched into the bus line current measuring means (R2 a , R2 b ),
  • each first and every second addressing bus node has an addressing current source (Iql, Iq2, Iq3) which can be controlled by the respective addressing bus node,
  • a first addressing current can be fed into the bus line from each first addressing bus node and a second addressing current which is larger than the first addressing current can be fed in by each second addressing bus node,
  • each not yet addressed first and each not yet addressed second addressing bus node feeds its addressing current in the bus line, wherein in each not yet addressed second addressing bus node, relative to the upstream of the bus line at least one further not yet addressed second addressing bus node and / or at least one not yet addressed first addressing bus node is connected, is detected,
  • each such second addressing bus node and each downstream of such a second addressing bus node between this and the bus master connected to the bus line first and / or second addressing bus node does not participate in the subsequent address assignment
  • an addressing bus node of the first type is thereby identified as the most far from the bus master (ECU) upstream of the bus line connected, not yet addressed addressing bus node,
  • this addressing bus node by means of the current measuring means assigned to it, does not measure an address current in the bus line or a bus node which is smaller than the first addressing current, and wherein an addressing bus node of the second type is thereby identified as the most remote addressing bus node connected to the bus line remote from the bus master (ECU),
  • this addressing bus node measures an addressing current in the bus line which is equal to or substantially equal to the second addressing current.
  • the current measuring means of the addressing bus nodes are each implemented as ohmic resistors (R2 a , R2 b ), the value of the ohmic resistor representing the current measuring means of an addressing bus node of the first type Resistance is at least 2 times to 20 times the value of the ohmic resistance representing the current measuring means of an addressing bus node of the second type.
  • the current measuring means of a first type addressing bus node is formed as a resistor (R2 a ) integrated in an IC of this addressing bus node
  • the current measuring means is a second type addressing bus node connected in parallel is formed of a resistor (R2 a ) integrated into an IC of this addressing bus node and an external resistor (R2 b ) arranged outside the IC, the ICs provided with the integrated resistors of the addressing bus nodes of both types being identical are.
  • the first addressing current is an x-th of the second addressing current, with x equal to 2 or greater than 2, and preferably between 2 and 15, in particular equal to 9.
  • the invention also relates to a data bus system, in particular a serial data bus system with
  • DB data bus
  • SL1, SL2, SL3 bus nodes
  • ECU bus master
  • DB data bus
  • the data bus (DB) has a current measuring means (R2b) per bus node (SL1, SL2, SL3), by means of which at the connection of the relevant bus node (SL1, SL2, SL3) to the data bus (DB) in this sem downstream of the bus master (ECU) current, and in particular for the purpose of automatic assignment of addresses to the bus nodes (SL1, SL2, SL3) can be determined,
  • each bus node (SL1, SL2, SL3) designed for automatic address allocation comprises an address current source (Iq1, Iq2, Iq3) supplying an address current which can be activated during the address allocation procedure and after the address has been assigned to the address Bus node (SL1, SL2, SL3) concerned is deactivated, whereby each bus node (SL1, SL2, SL3) designed for automatic address allocation has a measuring device for detecting a measured value representing the bus current through its associated current measuring means,
  • the addressing current source (Iql, Iq2, Iq3) of at least some of the bus nodes (SL1, SL2, SL3) designed for automatic address assignment carries the addressing current upstream of the current measuring means (R2b) assigned to the bus node (SL1, SL2, SL3) into the data bus (DB) fed, via a separate from the electrical connection of the measuring device with the current measuring means (R2b) electrical line,
  • bus nodes SL1, SL2, SL3 having an addressing current source (Iql, Iq2, Iq3), a housing (GH) for the current measuring means associated measuring device and the addressing current source (Iql, Iq2, Iq3),
  • housing (GH) is provided with three separate terminals, wherein two of the terminals connected to the current measuring means and in particular on both sides of the current measuring means to the data bus (DB) are connected, and
  • the addressing current source (Iql, Iq2, Iq3) is connected to the data bus (DB) through the third terminal of the housing (GH).
  • the or each current measuring means (R2a, R2b) is a Busshunt resistor.
  • the invention also relates to a bus node for a data bus, in particular a serial data bus (DB), with the features of a bus node of the data system described above.
  • DB serial data bus
  • the Local Interconnect Network also called LIN bus, is a serial communication system for the networking of sensors and actuators, a fieldbus.
  • LIN is used where the bandwidth and versatility of CAN are not needed. Typical application examples are the networking within the door or the seat of a motor vehicle.
  • the relevant standard dard is the ISO standard 17987-1, "Road vehicles - Local interconnect network (LIN) - Part 1-7".
  • One possibility of using the invention is to use the addressing power source for the self-test and thus to meet the requirements of ISO 26262.
  • the bus current flowing into the respective bus node from the following bus nodes is not measured, but the total current leaving the respective bus node (il, i 2, i3) which is composed of the addressing current which is fed into the data line in this respective bus node by the addressing power source (Iq1, Iq2, Iq3) of that respective bus node and the bus current flowing into the respective bus node from the subsequent bus nodes ,
  • the bus shunt resistor (R2 b ) of the respective bus node (SL1, SL2, SL3) in each case before the respective Autoadress istsstrom provoke (Iql, Iq2, Iq3) is arranged, so that the own addressing current of the respective bus node this Bus shunt resistor (R2 b ) must flow through to get to the bus master (ECU), where
  • the bus node circuit is accommodated in a housing (GH1, GH2, GH3) in each case. This is provided with connections (Al, A2, A3).
  • the connections for the supply voltages were not provided with their own reference signs in this disclosure.
  • a further idea of the invention is, moreover, that from the output of each bus node during the address allocation process, in contrast to all the above-mentioned documents, a substantially constant output current (i j ) of the relevant bus node (SL j ) into the preceding data bus in the direction of bus master (FIG. ECU) is fed.
  • the bus master ECU pulls the data line to ground by means of a switch (SB) or the like.
  • the current sink used for this purpose can absorb the maximum current value I max . If this value is exceeded by the amount of bus current in the bus master (ECU), the bus master (ECU) can assume a short circuit and generate corresponding signaling and error messages. Therefore, this maximum current value I max must not be exceeded in normal operation in terms of amount.
  • Each bus node then calculates the maximum addressing current I amax of its respective addressing current source (Iql, Iq2, Iq3), which is still permissible, without exceeding the maximum permissible addressing current (I max ), depending on the maximum permitted bus current I max ,
  • a safety margin is preferably taken into account, so that the actually set auto-addressing current I amax of the car addressing power sources of Autoaddress istsbusknoten (SL1, SL2, SL3) is less than the actual maximum allowable Autoaddress istsstrom.
  • the total current (il, i 2, i3) is detected, which leaves the respective bus node via the data bus in the direction of the bus master (ECU). This is composed of the bus current fed by the following bus node plus the self-generated addressing current.
  • the respective bus node measures the outgoing bus current (il, i2, i3) coming from the following bus nodes (SI2, SI3), the bus shunt (R2) of the respective bus node (Sil, SL2, SL3) flows through and leaves at the output of the respective bus node this again in the direction of the bus master (ECU).
  • the measurement is preferably carried out without current by the bus node circuit of the bus node via preferably a first terminal (A1) and a second terminal (A2) of the housing (GH1, GH2, GH3) of the respective bus node circuit.
  • the respective bus node circuit detects the voltage drop via a bus shunt resistor (R2 b ) inserted in the data bus and assigned to the bus node of this bus node circuit, which is arranged outside the housing (GH1, GH2, GH3) of the bus node circuit of the bus node is.
  • R2 b bus shunt resistor
  • the measurement of the outgoing bus current (il, i2, i3) is not falsified by voltage drops across the track resistances of the bonding wires etc. of the first terminal (A1) and the second terminal (A2).
  • the addressing current source (Iql, Iq2, Iq3) of the bus node is itself part of the bus node circuit.
  • the respective auto-addressing bus node (SL1, SL2, SL3) now controls its own addressing current source (Iql, Iq2, Iq3) such that the sum of the incoming bus current of the subsequent bus nodes (SI2, SI3) and the addressing current of the own addressing current source (Iql, Iq2, Iq3), which flows through the bus shunt resistor (R2 b ) of the Autoaddress istsknknotes (SL1, SL2, SL3) corresponds to a predetermined total current (I s ).
  • the amplitude of the addressing current (I a ) is set by the bus node circuit so that the maximum bus current I max can not be exceeded by the amount of the outgoing bus current (il, i2, i3).
  • bus current (il, i2, i3), which leaves the respective bus node (SL1, SL2, SI3) remains constant and is not increased by the respective bus node (SL1, SL2, SI3) over a maximum value. Overloading the bus master current sink during addresses would therefore be ruled out.
  • each of the auto addressing bus nodes participating in the address allocation method detects an additional current deviating from the base current.
  • This additional current is composed of the own addressing current of the respective bus node and the addressing current of the bus node following the respective bus node (SL1, SL2, SL3).
  • the respective bus node regulates its output current (il, i2, i3) by means of its bus node circuit in the direction of the bus master (ECU) in such a way that it always corresponds to the intended maximum value of the addressing current I amax plus the base current .
  • the addressing current source Iql, Iq2, Iq3 within each Autoaddress istsbusknotens (SL1, SI2, SI3) with Auto addressing capability designed controllable.
  • the addressing current of the respective addressing current source (Iq1, Iq2, Iq3) then depends firstly on the previously determined maximum value (I on the ax) and secondly on a control signal which is generated by means of a controlled system (F) and a measuring device (D1) and the bus shunt resistor (R2 b ) from the output current (il, i2, i3) of the respective bus node (SL2) in the direction of bus master (ECU) is determined.
  • Control path (F) and measuring device (Dl) are part of the bus node circuit of the bus node.
  • the controlled system thus begins with a measuring device, preferably a bus shunt resistor (R2 b ) outside the housing (GH1, GH2, GH3) of the bus node circuit of the bus node.
  • the bus shunt resistor (R2b) as seen by the bus master (ECU), is inserted in the data bus before the feed-in point of the addressing current of the addressing current source (Iq1, Iq2, Iq3) of the respective bus node (SL1, SL2, SL3) , There, the bus current is converted from the respective bus node in the direction of the bus master (ECU) into a voltage value.
  • said measuring device such as an operational amplifier (Dl) via the first terminal (Al) and the second terminal (A2) of the housing of the bus node circuit and optionally converted by filtering (F) to a control value with which the respective car - Addressing current source (Iql, Iq2, Iq3) can then be controlled so that the bus current (il, i2, i3) in the direction of the bus master (ECU) is kept constant in this Adressverga- phase.
  • the addressing current of the auto-addressing current source (Iql, Iq2, Iq3) of the respective bus node (SL1, SL2, SL3) is fed into the data bus via a third connection (A3).
  • This feed-in point of the addressing current of the auto-addressing current source (Iql, Iq2, Iq3) of the respective bus node (SL1, SL2, SL3) lies behind the bus shunt resistor (R2) as seen from the bus master (ECU).
  • the addressing current of the auto-addressing current source (Iq1, Iq2, Iq3) of the respective bus node (SL1, SL2, SL3) generates a voltage drop only via the bus shunt resistor, which voltage can be used in the regulation of the addressing current of the auto-addressing current source (Iql , Iq2, Iq3) of the respective bus node (SL1, SL2, SL3).
  • a controlled variable the control value, preferably as the output signal of said filter (F).
  • this controlled variable is directly proportional to the respective output current (il, i2, i3) of the respective auto-addressing bus node (Sil, SI2, SI3) in the direction of the bus master (ECU).
  • this control value still exceeds a predefined threshold value (SW) after expiry of said predetermined initialization time, ie if the individual addressing current source (Iq1, Iq2, Iq3) supplies the predetermined output current in the direction of the bus master (ECU), then the respective auto address bus node of the last in the chain of Autoaddress istsbusknoten seen from the bus master (ECU).
  • the relevant auto-addressing bus node then adopts the bus node address to be assigned by the bus master (ECU) previously to all auto-addressing bus nodes (SL1, SL2, SI3) as its now valid bus node address and no longer participates in further initialization passes until a reset command or a other reset condition, the received bus address is declared invalid.
  • the other auto-addressing bus nodes which do not yet have a valid bus node address and are not the relevant auto-addressing bus node which has just taken over the bus node address to be assigned as a valid bus node address, take part in the following initialization runs.
  • the regulation of the output current value of the auto-addressing current sources Iq1, Iq2, Iq3) preferably takes place within the auto-addressing bus nodes (SL1, SL2, SL3) by means of a filter (F).
  • the control loop preferably forms a PI controller. This filtering is necessary in order to avoid overshoots in the generation of the addressing current by the entirety of the auto-addressing bus nodes (SL1, SI2, SI3) at the bus master (ECU). If this were to happen, the maximum permissible bus current I max can be exceeded. step and the bus master (ECU) will detect a short circuit, which should be avoided.
  • each auto-addressing bus node SL1, SL2, SI3
  • the filter (F) is designed to be non-linear. It should preferably have a first control time constant (xi) of the non-linear filter (F) for increasing the addressing current of the respective addressing current source (IQL, Iq2, Iq3) of the respective bus node (SL1, SI2, SI3) be greater than a second control time constant (x 2 ) of the non-linear filter (F) for lowering the addressing current of the respective addressing current source (Iql, Iq2, Iq3) of the respective bus node (SL1, SL2, SL3).
  • the threshold for detecting the last bus position for the auto-addressing bus node to be provided with a bus address in the relevant initialization pass can now be set very high.
  • the separation of the feed point of the addressing current of the auto-addressing current source (Iql, Iq2, Iq3) of the respective bus node (SL1, SL2, SL3) and the measuring point of the voltage drop via the bus shunt resistor further improves this advantage.
  • a car addressing bus node with auto-addressing capability After having received a valid bus address in this way, a car addressing bus node with auto-addressing capability preferably uses its addressing power source as a bus node ground power source and then behaves like a bus node without auto-addressing capability.
  • a bus node ground power sources S1, R3, d1
  • SL1, SL2, SL3 separate bus node ground power sources
  • This state of a auto-address bus node after the successful assignment of a valid bus node address is preferably changed only by resetting the auto-address bus node or deleting the validity of the bus node address.
  • the then last auto-addressing bus node receives a valid bus node address from the bus master (ECU) and behaves like a standard bus node without auto-address capability.
  • the auto-addressing bus nodes which have not yet received a valid bus node address, continue to behave like auto-addressing bus nodes. This ends an initialization pass.
  • the bus master then initiates a further initialization run, in which case the previous penultimate auto-addressing bus node seen from the bus master (ECU), which now looks like the last auto-addressing bus node from the bus master acting as such, receives a valid bus node address and so on ,
  • This repeated mimicking of the initialization passes through the bus master (ECU) and the allocation of a valid bus node address in such an initialization pass at the last auto-addressing bus node looked from the bus master acting as such, is carried out until all Autoaddress istsknotenknoten received a valid bus node address from the bus master (ECU) ,
  • the bus master (ECU) preferably checks after each initialization run whether the addressed auto-addressing bus node which has just received a valid bus node address responds.
  • the addressed auto-addressing bus node then sends a random number to the bus master (ECU) at the behest of the bus master (ECU). If - for whatever reason - two auto addressing bus nodes are active, bus collisions occur. These can be detected by the bus nodes and signaled to the bus master. In certain cases, when the answer is predeterminable, the bus master (ECU) can also detect a bus collision directly. As a result, the bus master can either directly or indirectly detect a bus collision and possibly repeat the initialization of the relevant bus address. For this purpose, it makes sense if the bus master (ECU) can issue an erase command for the last bus address assigned to all bus nodes.
  • the bus current through the bus shunt can now be tested for various conditions: a) If the voltage drop across the bus shunt resistor (R2 b ) is above a maximum voltage drop threshold value, a short circuit of the subsequent bus is after Supply voltage before. In this case, the affected bus node preferably switches off all current sources in order to exclude damage to the system. As a rule, however, the bus master (ECU) also recognizes this short circuit. b) If the voltage drop across the bus shunt resistor (R2 b ) is 0V, the measuring input is typically short-circuited.
  • Each bus node (SL2, SL3) is connected to its preceding bus node (SL1, SL2) by the data bus if it is not the first bus node (SL1).
  • the first bus node (SL1) is connected to the bus master (ECU) through the data bus.
  • Each bus node (SL2, SL3) sends a bus node output current (i2, i3) to its preceding bus node (SL1, SI2) via a bus node output if it is not the first bus node (SL1).
  • the first bus node (SL1) sends a bus node output current (il) to the bus master (ECU) via a bus node output.
  • Each bus node receives a bus node input stream (i2, i3) from its subsequent bus nodes (SL2, SI3) via a bus node input if it is not the last bus node (SL3).
  • Each bus node comprises at least one measuring means (R2b) and a Housing (GH1, GH2, GH3) with a bus node circuit and with connections (Al, A2, A3). The method comprises the steps:
  • the second time constant (x 2 ) is smaller than the first time constant (xi) by a factor greater than 10, preferably greater than 100.
  • the first time constant (xi) suspended within the respective Autoadress istsbusknotens (SLj) from the means of measuring means (R2 b, Dl, D3) detected value of Busknotenausgangsstroms (i j) of the relevant Autoadress istsbusknotens (SL j) from For example, it is advantageous if the first time constant (xi) at the beginning, when the total current through the bus shunt resistor is still small, is very short and thus the addressing current source of the respective auto-addressing bus node increases the current very rapidly, while later the addressing current the auto-addressing power source is slowly increased.
  • a data bus system with bus nodes (SL1, SL2, SL2) for a serial data bus with a bus master each with a bus node circuit and with a housing for the bus node circuit with connections (A1, A2, A3) and a bus -Shunt resistor (R2 b ), which is inserted respectively in the data bus.
  • the bus node circuits should each have an addressing current source (Iq1, Iq2, Iq2) for determining the bus position of the bus node in the data bus, which has an addressing current via the third terminal (A3) of the housing of the bus node circuit of the bus node (SL1, SL2, SL3) can feed.
  • This additional supply of the addressing current of the addressing current source (Iql, Iq2, Iq2) of the bus node (SL1, SL2, SL3) takes place in the form that the overall Ström (il, i 2, i3) through the bus shunt resistor (R2 b ) of the bus node (SL1, SL2, SL3) via one or more terminals (Al, A2) of the housing of the bus node circuit, the third port (A3) of the housing of the bus node circuit are different, is detected.
  • the total current (il, i2, i3) through the bus shunt resistor (R2 b ) of the bus node (SL1, SL2, SL3) is controlled by the bus node circuit do that the total current (il, i2, i3) through the bus Shunt resistor (R2) of the bus node (SL1, SL2, SL3) corresponds to a predetermined or calculated or otherwise determined sum current (I ref ).
  • the control takes place via the said control circuit (R2, D1, D3, F, Iql, Iq2, Iq3).
  • the addressing current of the addressing current source (Iql, Iq2, Iq2) of the bus node (SL1, SL2, SL3) flows through the bus shunt resistor (R2) of the relevant Autoaddress réellesbusknotens (SL1, SL2, SL3).
  • a variant of the proposed bus node has means (R2, D1) for detecting the current through the bus shunt resistor (R2) u, which may include the acquisition of a measured value. This detected current through the bus shunt resistor (R2) can be used for a self-test in such a way that the errors described above (eg bus shunt resistance break) can be detected.
  • the addressing current source (Iql, Iq2, Iq2) increases the addressing current with a first time constant (ti) and decrements it with a second time constant (x 2 ) which is smaller than the first time constant (xi) ,
  • the invention also relates to the mixed structure of the bus nodes illustrated in FIGS. 1 and 6 in a data bus system.
  • It is a method for assigning addresses in a serial data bus system comprising a bus line, a bus master (ECU) and a plurality of bus nodes (SL1, SL2, SL3).
  • the bus master is connected to the bus cable.
  • the bus nodes (SL1, SL2, SL3) are connected sequentially to the bus line as viewed from the bus master (ECU). At least some of the bus nodes (SL1, SL2, SL3) feed into the bus line in each case a current flowing to the bus master (ECU).
  • One of Bus node (SL1, SL2, SL3) is the first bus node (SL1) connected to the bus line closest to the bus master (ECU).
  • the other bus nodes (SL2, SL3) are connected to the bus line upstream of the first bus node (SL1), relative to the direction of the storm flowing to the bus master.
  • one of the bus nodes (SL1, SL2, SL3) is the last bus node (SL3) which is connected to the bus line as far as possible from the bus master (ECU).
  • the other bus nodes (SL1, SL2) are connected to the bus line downstream of this last bus node (SL3), based on the direction of the current flowing to the bus master (ECU).
  • At least two of the bus nodes (SL1, SL2, SL3) are designed as addressable address bus nodes to which an address is assigned by the bus master (ECU) in an addressing phase.
  • the bus nodes can be configured as standard bus nodes with an address already specified before the addressing phase is carried out.
  • the addressing bus nodes is at least a first addressing bus node of a first type and at least a second addressing bus node of a first type different second type.
  • Each addressing bus node of the first type and each addressing bus node of the second type is in each case an electrically connected to the bus line current measuring means (R2 a , R2 b ) assigned.
  • Each addressing bus node of the first type and each addressing bus node of the second type has an addressable current source (Iq1, Iq2, Iq3) which can be controlled by the relevant addressing bus node.
  • a first addressing current can be fed into the bus line from each addressing bus node of the first type and a second addressing current greater than that of the first addressing current can be fed from each addressing bus node of the second type.
  • the separate second addressing current fed into the bus line flows through the current measuring means assigned to the respective addressing bus node of the second type.
  • the second addressing current is controllable and at most equal to or at most substantially equal to the maximum allowable total current flowing in the addressing phase to the bus master (ECU).
  • ECU bus master
  • each not yet addressed addressing bus node of the first type and each not yet addressed addressing bus node of the second type feeds its address sierstrom in the bus line.
  • each addressed addressing bus node of the second type relative to the upstream of the bus line at least one further not yet addressed addressing bus node of the second type and / or at least one not yet addressed addressing bus node of the first type is connected It is detected that the current measuring means (R2 b ) associated with the relevant and non-addressed addressing bus node of the second type are already traversed by a current which is equal to or substantially equal to the value of the maximum addressing total current, although that of the The addressing current currently applied to the addressing bus node of the second type which has not yet been addressed is smaller than the value of the second addressing current.
  • Any such addressing bus node of the second type and each of the second type addressing bus connected downstream of it and the bus master connected to the bus line of the first type and / or addressing bus node of the second type does not decrease in the subsequent address assignment part.
  • the further addressing method is carried out among the first type addressing bus nodes and / or second type addressing bus nodes upstream of these addressing nodes of the second type which are not located at the address assignment, each being farthest from the bus master (ECU) addressing bus nodes connected upstream of the bus line receives an address and each address bus node addressed in this way no longer participates in the further addressing method after its address has been assigned by the bus master (ECU).
  • An addressing bus node of the first type is thereby identified as the address bus node which is connected farthest from the bus master (ECU) upstream of the bus line and has not yet addressed, that this addressing bus node does not use the current measuring means assigned to it the bus line or a bus current smaller than the first addressing current measures.
  • An addressing bus node of the second type is thereby identified as the addressing bus node connected furthest from the bus master upstream of the bus line and not yet addressed, in that this addressing bus node uses the current measuring means assigned to it to provide an addressing current in the address line Bus line that is equal to or substantially equal to the second addressing current.
  • a variant of this method is characterized in that the current measuring means of the addressing bus nodes are each implemented as ohmic resistors, wherein the value of the ohmic resistance representing the current measuring means of an addressing bus node of the first type is at least 2 times, preferably 5 times, better 10 times, better 20 times, better 50 times to 500 times the value of the ohmic resistance representing the current measuring means of an addressing bus node of the second type. derstands.
  • the shunt resistances of the addressing bus nodes of the second type can be, for example, 200 mQ, while the shunt resistances of the addressing bus nodes of the first type can be, for example, 1.25 W.
  • a variant of this method is characterized in that the current measuring means of an addressing bus node of the first type as in an integrated circuit, also called IC, this addressing bus node as an integrated resistor (R2 a ) is formed and that the current measuring means of a Addressing bus node of the second type is formed as a parallel connection of a resistor (R2 a ) integrated in an IC of this addressing bus node and an external resistor (R2 b ) arranged outside the IC, the respective resistors ( R a ) provided ICs of the address bus node of both types are the same.
  • a last variant of this method is characterized in that the first addressing current is an x-th of the second addressing current, with x equal to 2 or greater than 2 and preferably between 2 and 15, in particular equal to 9.
  • the proposed method and the proposed device enable a partial self-test of the bus nodes and of the data bus system.
  • the proposed method thus operates with a substantially constant bus node output current in the address handler phase for all auto address bus nodes except for manufacturing variations of design parameters for substantially all auto address bus nodes should be the same.
  • EMC emissions as in DE-B-10 2010 026 431, which shows a sawtooth-like current profile, are avoided from the outset.
  • this addressing current can now be chosen very large or at least ma ximal. This enables a corresponding reduction in the resistance values of the bus shunt resistors (R2), since only one addressing current flows via these resistors together with the base current. This makes it possible for a LIN bus system, after successful completion of all initialization runs, to only include bus nodes which behave in accordance with the LIN standard.
  • Fig. 1 simplified schematically a bus system, wherein the measurement of
  • FIG. 5 shows the claimed version with separate measuring points for the voltage drop across the bus shunt resistor (R2 b ) and the feed-in points of the respective addressing currents of the addressing current sources (Iql, Iq2, Iq3) of the bus nodes (SL1, SL2 , SL3),
  • FIG. 6 similar to FIG. 5 shows a data bus system with an external bus shunt resistor (R2 b ) to which an internal bus shunt resistor (R2 a ) is connected in parallel and which is part of the bus node circuit and located inside the housing (FIG. GH1, GH2, GH3) of the respective bus node (SL1, SL2, SI3),
  • bus node with inventive housing for the bus node circuit and the Adressierstrom- sources and internal current measuring means and evaluation circuits for the current measuring means.
  • Fig. 1 shows a simplified and schematically a bus system.
  • the bus master signals to all auto-addressing bus nodes that the bus node addresses are to be assigned.
  • the following address allocation is split into address allocation phases, wherein in each address assignment phase exactly by means of an initialization run, exactly one auto-addressing bus node, namely the last of the auto-addressing bus nodes (SL1, SL2, SI3) from the bus master (ECU) in the bus node chain, which does not yet receive a bus node address has received a valid bus node address from the bus master (ECU).
  • the Bus master Preferably transmits the Bus master, by means of a so-called broadcast command to all auto-addressing bus nodes, the number of standard bus nodes which are located in front of the auto-addressing bus nodes (Sil, SI2, SI3), ie between them and the bus master (ECU), or a maximum addressing current level.
  • this maximum addressing current level I can also be programmed into the bus node at the ax, since the bus topology is typically constructive and not operational and therefore predictable.
  • the bus master (ECU) closes its switch (SB) again for a predetermined addressing time T A.
  • This current sink (SB) of the bus master (ECU) is, as a rule, actually a more complex structure, which can also detect a bus short-circuit and is reproduced here only in a simplified form.
  • the bus master (ECU) provides a current sink for the addressing current of the auto-addressing power sources and the bus node ground currents of the bus nodes in the following address assignment phase.
  • the autoaddressable auto-address bus nodes (SL1), (SL2) and (SL3) register that the data bus is pulled to ground and open their respective switches S1 and S2.
  • the auto addressing bus nodes (SL1, SI2, SI3) no longer feed bus node background current into the data bus.
  • the auto-address bus nodes determine the base current through the respective bus shunt resistor (R2) by measuring the voltage drop across this bus shunt resistor (R2).
  • This voltage drop can be stored, for example, as an offset voltage value in a sample-and-hold circuit and subtracted by a subtractor circuit as a result from the subsequently measured voltage drop via the bus shunt resistor (R2) , This ensures that only the bus current which deviates from the respective base current and which is at the addressing current of the auto-addressing bus node, is used for the address assignment and the regulation of the addressing current sources (Iql, Iq2, Iq3).
  • This phase is ended after a second period of time has passed (dt2).
  • All Autoaddress istsbusknoten which do not yet have a valid bus node address, detect the current differing from the base current through their respective bus shunt resistor (R2) and regulate based on this bus current measured value now thereafter their respective addressing current source (Iql, Iq2 , Iq3) in such a way that the current through its respective internal bus shunt resistor (R2 a ) corresponds to the previously determined or predetermined current sum (I ref ).
  • the respective auto-addressing bus node has measuring means (R2, D1, D3) in order to determine the real current sum in the form of the respective bus node output current (il, i2, i3) in the direction of the bus master (ECU).
  • the voltage drop across the internal bus shunt resistor (R2 a ) is detected and preferably further processed after subtracting the voltage value for the bus base current as a current sum signal.
  • the current summation signal thus generated is filtered in a preferably nonlinear filter (Fl) to form a control signal.
  • This is compared with a reference value (Ref) by a differential amplifier stage, which equates to a comparison of the respective bus node output current (il, i 2, i 3) with a reference current (I ref ) in its effect.
  • this reference value (Ref) is typically defined in reality. This comparison can be done before and after the filtering in the filter (F).
  • the control value (rw3) of the last bus node (SL3) differs from the other bus nodes (SL1, SI2) in that it controls the addressing current source (Iq3) of its bus node (SL3 ), while the control values (rwl, rw2) of the preceding bus nodes (SL1, SL2) have values such as to control their addressing current sources (Iq1, Iq2).
  • each bus node (SL1, SL2, SL3) can compare this control value (rwl, rw2, rw3) with a preferably approximately equal threshold value (SW).
  • the end of this addressing phase is preferably characterized by the opening of the current sink switch (SB).
  • SB current sink switch
  • the bus nodes (SL1, SL2, SL3) then preferentially freeze the status of their respective control value (rwl, rw2, rw3) and evaluate it in comparison to the said threshold value (SW) and then decide on this basis whether it is the last one Auto addressing bus nodes (here SL3) in the bus node chain (SL1, SL2, SL3) or a preceding auto addressing bus node (SL1, SL2).
  • this auto-addressing bus node (SL3) no longer participates. This means that this auto-addressing bus node (SL3) then no longer feeds an addressing current by means of its addressing current source (Iq3) into the data bus. Of course, it no longer accepts the further bus addresses offered by the bus master (ECU) since it has a valid bus address and should behave like a standard bus node until its valid bus node address becomes invalid.
  • the bus node address of a For example, the auto-address bus node becomes invalid, for example, when the operating voltage drops below an operating voltage threshold, or because of your bus master command, for example, or because of some other signaling.
  • the bus master checks the successful address assignment at the end of each initialization pass.
  • FIG. 2 shows the profile of the output current (il) of the first bus node (SL1), of the output current (i 2) of the second bus node (SL2) and of the output current (i3) of the third bus node (SL3). It also shows the current (IIInternal) of the addressing current source (Iql) of the first bus node (SL1), the current (I2_intern) of the addressing current source (Iq2) of the second bus node (SL2) and the current (I3_intern) of the addressing current source (Iq3) of the third bus node (SL3).
  • the time constants for up-regulation of the addressing current sources and down-regulation of the addressing current sources are approximately equal. It comes to an overshoot.
  • the current (IIInternal) of the addressing current source (Iql) of the first Bus node (SL1) and the current (I2_intern) of the addressing power source (Iq2) of the second bus node (SL2) are controlled down by the controllers of these Autoaddressie- bus nodes, while the current (I3_intern) of the addressing current source (Iq3) of the third bus node (SL3) on the reference value is regulated.
  • the settling time is determined only by the first time constant (ti).
  • the third bus node (SL3) shows the profile of the output current (il) of the first bus node (SL1), of the output current (i 2) of the second bus node (SL2) and of the output current (i3) of the third bus node (SL3). It also shows the current (IIInternal) of the addressing current source (Iql) of the first bus node (SL1), the current (I2_intern) of the addressing current source (Iq2) of the second bus node (SL2) and the current (I3_intern) of the addressing current source (Iq3) of the third bus node (SL3).
  • the time constants for up-regulation of the addressing current sources are about ten times as long as the time constants for the down-regulation of the addressing current sources. There is a minimal overshoot.
  • the fourth bus node 4 shows the profile of the output current (il) of the first bus node (SL1), the output current (i 2) of the second bus node (SL2) and the output current (i3) of the third bus node (SL3). It also shows the current (IInternal) of the addressing current source (Iql) of the first bus node (SL1), the current (I2_intern) of the addressing current source (Iq2) of the second bus node (SL2) and the current (I3min) of the addressing current source (Iq3) of the third bus node (SL3).
  • the time constants for up-regulation of the addressing current sources are approximately one hundred times as long as the time constants for the down-regulation of the addressing current sources. There is no overshoot.
  • FIG. 5 shows the claimed version with separate measuring points for the voltage drop across the bus shunt resistor (R2 b ) and the feeding points of the respective addressing currents of the addressing current sources (Iql, Iq2, Iq3) of the bus nodes (SL1, SL2, SL3).
  • the internal bus shunt resistor (R2 a ) of Figure 1 is now replaced by an external bus shunt resistor (R2 b ).
  • this particular external bus shunt resistor (R2 b ) is still very much part of the respective bus node (SL1, SL2, SI3).
  • the respective first differential amplifier (D1) now detects via the first terminal (A1) of the housing of the bus node circuit of the respective bus node (SL1, SL2, SL3) and via the second terminal (A2) of the housing of the bus node circuit of the respective one Bus node (SL1, SL2 SL3) the respective voltage drop across the respective external bus shunt resistor (R2).
  • the first connection (A1) of the housing of the bus node circuit of the respective bus node (SL1, SL2, SL3) and the second connection (A2) of the housing of the bus node circuit of the respective bus node (SL1, SL2, SL3) are not replaced by the respective one Addressing current of the respective addressing current source (Iql, Iq2, Iq3) of the respective bus node (SL1, SL2, SL3) flows through.
  • the input signal of the first differential amplifier (Dl) of the respective bus node (SL1, SL2, SL3) is not falsified by voltage drops, for example via bonding wires.
  • Fig. 6 corresponds to Fig. 5 wherein the external bus shunt resistor (R2), an internal bus shunt resistor (R2 a ) is connected in parallel, which is part of the bus node circuit and within the housing (GH1, GH2, GH3 ) of the respective bus node (SL1, SL2, SI3) is located. It is therefore a hybrid form between Figure 1 and Figure 5, which is expressly part of the scope of loading.
  • the inner bus shunt resistor (R2 a ) of a bus node Preferably, for the inner bus shunt resistor (R2 a ) of a bus node, a factor of at least 2, better at least 5, better at least 10, better at least 20, better at least 50, better at least 100, better at least 200, better at least 500 greater resistance than for the resistance of the external bus shunt resistor (R2) of the respective bus node provided.
  • Fig. 7 is a first embodiment of a addressing type of the second type addressing slaves 60 shown.
  • the addressing current source 28 as viewed from the bus master 12, is located behind the current measuring means 18 of the addressing type second type addressing bus. It therefore feeds the addressing current at one point into the bus line 14, so that the current measuring means 18 detects the sum of bus current and addressing current already supplied via the bus line 14.
  • an addressing bus slave 60 of the second type can be set up using the same auto-addressing ICs 62 as are used for addressing buses of the first type.
  • Said car addressing IC 62 has a housing GH with the integrated bus hunt 20. Between the two on both sides of this Busshunts 20 led out of the IC and connected to the bus line 14 connection lines 64,66 now the second Busshunt 24 is connected.
  • the parallel connection of the two busses 20 and 24 results as an effective busshunt, so that by definition this resulting busshunt, ie the current measuring means 18, has a lower ohmic resistance than the bus busses 20, ie the current measuring means 16 of the addressing -Busslaves of the first type.
  • the addressing current is fed into the bus line 14 via a combined EMC protection and filter circuit 68.
  • a measuring amplifier 70 which is arranged as the addressing current source 28 in the housing GH, which the connecting lines 64, 66 and the third connecting line (in this case via the protection and filter circuit 68 leading) are provided, the voltage drop across the parallel circuit from the busses 20 and 24, that is detected over the effective Busshunt, and the output of the measuring amplifier 70 is optionally used after a signal processing for controlling the addressing current source 28, so that in height of the connection of the bus slave 60 of the second type in the bus line 14th the current I set so n.
  • FIG. 8 there is shown an alternative embodiment of a second type address bus 60 '.
  • the current measuring means 18 thus comprises as the only Busshunt the Busshunt 24, which, as in the embodiment of FIG. 7, in the bus line 14 is connected.
  • FIG. 9 shows a further variant of an addressing bus slaves 60 "of the second type In this embodiment, only two lines are led out of the addressing IC 62", the bus current flowing at the level of the addressing bus slaves 60 "being the voltage drop across the single
  • Fig. 10 shows a fourth embodiment of a second type addressing bus slave 60 ''.
  • the autoaddressing IC 62 has the integrated bus hub 20.
  • the bus current flowing at the level of the addressing bus slave 60 '" becomes a voltage drop across the parallel circuit from the integrated bus hub 20 Series circuit from the bus hunt 24 and the combined protection and filter circuit 68 measured.
  • Iql regulated addressing current source of the first auto-addressing bus node SLI
  • SLI first auto-addressing bus node
  • Iq3 regulated addressing power source of the third auto-addressing bus node (SL3) supplying the addressing current of the third auto-addressing bus node (SL3);
  • I ref specifies current sum for the bus node output currents
  • RI auxiliary shunt resistor of a car addressing bus node (SL1, SL2, SL3);
  • R2 a internal bus shunt Resistance of a car addressing bus node (SL1, SL2, SL3) within the housing of the bus node circuit of the bus node (SL1, SL2, SL3);
  • R2 b External bus shunt Resistance of a car addressing bus node (SL1, SL2, SL3) Outside the housing of the bus node circuit of the bus node (SL1, SL2, SL3);
  • the bus node circuit within a bus node (SL1, SL2, SI3) further processes the data at the output of the receiver. These further processing Sectionvor- directions within the respective bus node circuit of the respective bus nodes are not shown in the figures for simplicity; Ref reference worth;

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Debugging And Monitoring (AREA)
  • Small-Scale Networks (AREA)

Abstract

Es wird ein Datenbussystem mit Busknoten (SL1, SL2, SL2) für einen seriellen Datenbus vorgeschlagen, die jeweils einen Bus-Shunt-Widerstand (R2) aufweisen, der jeweils in den Datenbus eingefügt ist. Des Weiteren sollen sie eine Adressierungsstromquelle (Iq1, Iq2, Iq2) zur Ermittlung der Busposition des Busknotens im Datenbus aufweisen, die einen Adressierungsstrom in der Art in den Datenbus geregelt zusätzlich einspeisen kann, dass der Gesamtstrom (i1, i2, i3) durch den Bus-Shunt-Widerstand (R2) des Busknotens (SI1, SL2, SL3) einem vorgegebenen oder berechneten oder sonst wie bestimmten Summenstrom (Iref) entspricht. Die Regelung erfolgt dabei über den besagten Regelkreis (R2, D1, D3, F, Iq1, Iq2, Iq3). Dabei durchströmt der Adressierungsstrom den Bus-Shunt-Widerstand (R2) des betreffenden Autoadressierungsbusknotens. Eine Variante des vorgeschlagenen Busknotens verfügt dabei über Mittel (R2, D1), um den Strom durch den Bus-Shunt-Widerstand (R2) zu detektieren, was die Erfassung eines Messwerts umfassen kann. Dieser detektierte Strom durch den Bus-Shunt-Widerstand (R2) kann in der Weise für einen Selbsttest genutzt werden, dass die oben beschriebenen Fehler (z.B. Bus-Shunt-Widerstandsabriss) detektiert werden können. In einer besonders bevorzugten Variante des Autoadressierungsbusknotens erhöht die Adressierungsstromquelle (Iq1, Iq2, Iq2) den Adressierungsstrom mit einer ersten Zeitkonstante (τ1) und erniedrigt ihn mit einer zweiten Zeitkonstante (τ2), die kleiner als die erste Zeitkonstante (τ1) ist.

Description

Datenbussvstem und Vergabe von Busadressen in einem derartigen Datenbussvstem
Die vorliegende Patentanmeldung nimmt die Priorität der deutschen Patentan- meldung 10 2018 104 489.5 vom 27. Februar 2018 in Anspruch, deren Inhalt hiermit durch Bezugnahme zum Gegenstand der vorliegenden Patentanmel- dung gehört.
Die Erfindung betrifft ein Datenbussystem und Vergabe von Busadressen in einem derartigen Datenbussystem. Insbesondere betrifft die Erfindung ein selbsttestfähiges serielles Datenbussystem und ein Verfahren zur Vergabe von Busadressen innerhalb dieses seriellen Datenbusses aus einer Kette von Bus- knoten.
Aus dem Stand der Technik sind verschiedene Verfahren zur Adresszuweisung in LIN-Bus-Systemen bekannt. Hier sei beispielhaft auf DE-B-10 2010 026 431, DE-B-10 147 512, EP-B-1 490 772, US-B-9 331 866, DE-T- 11 2009 004 394 und US-A-2004/0078097 verwiesen.
Allen diesen Schriften ist gemeinsam, dass die Menge an durch den Busmaster adressierbaren Busknoten begrenzt ist, da jeder Busknoten im Rahmen der Autoadressierung einen definierten Strom in den Bus einleitet. In den Ein- Draht-Datenbus sind dabei in jedem Busknoten Shunt-Widerstände (Bus-
Shunts) eingefügt, an denen diese Ströme auf ihrem Weg zum Busmaster, in dem während des Adressvergabevorgangs eine Stromsenke aktiv ist, einen Spannungsabfall hervorrufen. Die dem Busmaster am nächsten liegenden Bus- knoten registrieren dabei einen höheren Spannungsabfall als die dem Bus- Master entfernt liegenden Busknoten. Die Spannung über den Bus-Shunt wird mit einem Schwellwert verglichen. Wird dieser überschritten, kann der betref- fende Busknoten an dessen Bus-Shunt diese Schwellwertüberschreitung statt- findet davon ausgehen, dass er nicht der letzte Busknoten in der Kette der Busknoten vom Busmaster aus gesehen ist. Er schaltet dann seine Stromquel- le ab und wartet auf den nächsten Initialisierungsdurchlauf.
Derjenige Busknoten, der der letzte Busknoten in der Busknoten kette vom Busmaster aus ist, schaltet seine Stromquelle nicht ab. Nach Ablauf einer vor- gegebenen Initialisierungszeit, kann dieser
Busknoten davon ausgehen, dass er der letzte Busknoten in der Kette der Bus- knoten ist. Er übernimmt dann die vom Busmaster übermittelte Busknoten- adresse und nimmt an weiteren Initialisierungsdurchläufen nicht mehr teil, bis durch einen Rücksetzbefehl oder eine sonstige Rücksetzbedingung die erhalte- ne Busadresse für ungültig erklärt wird.
Das Problem ist nun, dass zum Ersten der elektrische Widerstand des Bus- Shunts möglichst klein sein soll. Zum Zweiten sollen möglichst viele Busknoten adressiert werden können. Zum Dritten muss das Adressierungssystem in der Lage sein, mit einem negativen Masseversatz arbeiten zu können. Zum Vierten muss der Pegel über dem Bus-Shunt maximiert werden, was einen möglichst großen Adressierungsstrom erfordert. Zum fünften darf die Stromsumme, die durch den Busmaster während des Adressvergabeprozesses aufgenommen werden muss einen vorgegebenen Wert, bei LIN-Bussen derzeit 40mA, nicht überschreiten.
Aus der DE-B-10 2010 026 431 ist ein Verfahren bekannt, bei dem die einzel- nen Busknoten nicht mit einem konstanten Adressierungsstrom wie in der DE- B-0 147 512 und der EP-B-1 490 772 arbeiten, sondern diesem Adressierungs- strom kontinuierlich oder treppenförmig bis zum Überschreiten der Schwellen bei den vorausgehenden Busknoten steigern. Dies hat mehrere Nachteile: Zum Ersten führt dies bei sehr vielen Busknoten zu einer zeitlich sehr langen Anstiegszeit. Die Zeit für die Durchführung der Autoadressierung ist aber be- grenzt. Daher ist es notwendig, diese Zeit bis zur Adressierung des vom Bus- Master am weitesten entfernten und noch nicht adressierten Busknotens zu verkürzen. Die DE-B-10 2010 026 431 löst daher das Problem nicht vollstän- dig. Sehr viele Busknoten adressieren zu können und den Widerstandswert des Bus-Shunt-Widerstands ausreichend weit absenken zu können. Außerdem führt die in der DE-B-10 2010 026 431 offenbarte technische Lehre nicht zu ei- ner Selbsttestfähigkeit.
Ein weiterer Nachteil der DE-B-10 2010 026 431 ist, dass aus Robustheits- gründen auch hier ein gewisser Pegelumfang freigehalten werden muss, um zu verhindern, dass es zur Überlastung des Masters oder zu Fehladressierungen kommt. Um die Bus-Shunt-Widerstände zu minimieren und Konformität mit dem LIN-Bus herzustellen, ist es daher sinnvoll, den Gleichanteil im Adressie- rungsstrom zu maximieren. Bei der in der DE-B-10 2010 026 431 offenbarten technischen Lehre schwankt dieser Wert jedoch um einen Adressierungsstrom- pegelwert. Hierdurch wird der zur Verfügung stehende Adressierungsstrompe- gel unnötig reduziert.
Auch aus US-A-2014 / 0 0095 749 und US-A-2016 / 0 109 489 sind Vorrich- tungen und Verfahren zur Busknotenadressvergabe mittels Bus-Shunt-Wider- ständen bekannt.
Aus der nachveröffentlichten DE-B-10 2017 122 365 ist ein Verfahren zur Au- toadressierung bekannt, bei dem es zu Spannungsabfällen über Zuleitungen kommen kann, wenn der Bus-Shunt-Widerstand (Bezugszeichen R2 in dieser Schrift) außerhalb des Gehäuses deine Busknotens (Bezugszeichen SL1, SL2, SL3 in dieser Schrift) platziert wird, was zu einer Reduktion der maximal an- schließbaren Busknotenanzahl führt. Diesem Problem soll hier abgeholfen wer- den.
Der Erfindung liegt daher die Aufgabe zugrunde, eine Lösung zu schaffen, die die obigen Nachteile des Stands der Technik nicht aufweist und weitere Vortei- le aufweist. Insbesondere ist eine selbsttestfähige Vorrichtung notwendig, die einen Verlust des Bus-Shunt-Widerstands oder ein Nichtfunktionieren der Adressierungsstromquelle detektieren kann. Diese Aufgabe wird durch ein Verfahren nach Anspruch 1 oder Anspruch 10, einen Busknoten nach Anspruch 6 und ein Datenbussystem nach Anspruch 14 gelöst. Einzelne Ausgestaltungen der Erfindung sind Gegenstand der Unteran- sprüche.
Zur besseren Orientierung werden hier zunächst folgende Richtungen auf dem Datenbus vereinbart: Die Betrachtungsrichtung von einem Busknoten aus ist so, dass alles das, was sich in dem Datenbus zwischen Busknoten und Bus- master befindet, sich VOR dem Busknoten befindet und alles das, was sich zwischen dem Busknoten und dem Ende des Datenbusses befindet, sich NACH dem busknoten befindet. Diese Definitionen gelten für das ganze folgende Do- kument.
Die Erfindung betrifft also ein Verfahren zur Vergabe von Busadressen inner- halb eines seriellen Datenbusses aus einer Kette von Busknoten (SL1, SL2, SL3) und einem Busmaster (ECU),
wobei die Busknoten (SL1, SL2, SL3) Autoadressierungsbusknoten oder Standard-Busknoten sein können,
wobei der Datenbus einen Busmaster (ECU) aufweist,
wobei jeder Busknoten (SL2, SL3) einen vorausgehenden Busknoten
(SL1, SL2) aufweist, wenn er nicht der erste Busknoten (SL1) ist, wobei jeder Busknoten (SL2, SL3) mit seinem vorausgehenden Bus- knoten (SL1, SL2) durch den Datenbus verbunden ist, wenn er nicht der erste Busknoten (SL1) ist,
wobei der erste Busknoten (SL1) mit dem Busmaster (ECU) durch den Datenbus verbunden ist,
wobei jeder Busknoten (SL2, SL3) einen Busknotenausgangsstrom (i2, i 3) an seinen vorausgehenden Busknoten (SL1, SI2) über einen Busknoten-Ausgang sendet, wenn er nicht der erste Busknoten (SL1) ist,
wobei der erste Busknoten (SL1,) einen Busknotenausgangsstrom (il) an den Busmaster (ECU) über einen Busknoten-Ausgang sendet, wobei jeder Busknoten (SL1, SL2) einen Busknoteneingangsstrom (i2, i3) von seinen nachfolgenden Busknoten (SL2, SI3) über einen Busknoten Eingang empfängt, wenn er nicht der letzte Busknoten (SL3) ist, und
wobei jeder Busknoten (SL1, SL2, SL3) zumindest ein Messmittel (R2b) und ein Gehäuse (GH1, GH2, GH3) mit einer Busknotenschal- tung, die eine Auswerteschaltung für das Messmittel (R2b) und eine Adressierungsstromquelle (Iqs) aufweist, und mit Anschlüssen (Al, A2, A3) aufweist,
mit folgenden Schritten
Bestimmung des maximalen Adressierungsstroms (Ia max),
Durchführen einer Initialisierungssequenz für jeden Autoadressie- rungsbusknoten (SL1, SI2, SL3), der noch keine gültige Busknoten- adresse besitzt, bis sämtliche Autoadressierungsbusknoten (Sil, SI2, SI3) über eine gültige Busknotenadresse verfügen, mit folgenden Schritten :
Signalisieren einer zu vergebenden Busadresse an alle Autoadres- sierungsbusknoten,
Durchführen der folgenden Schritte durch alle Autoadressierungs- busknoten (SL1, SL2, SL3), im Folgenden als betreffender Auto- adressierungsbusknoten (SLj) bezeichnet:
Empfangen des besagten Autoadressierungskommandos vom Busmaster (ECU) durch den betreffenden Autoadressierungs- busknoten (SLj),
Empfangen der zu vergebenden Busadresse vom Busmaster (ECU) durch den betreffenden Autoadressierungsbusknoten (SLj),
Ausschalten gegebenenfalls vorhandener Busknotengrund- stromquellen (Sl, R3, dl) innerhalb des jeweiligen Autoadres- sierungsbusknotens (SLj),
Empfangen eines Startsignals für die Vergabe der zu verge- benden Busadresse vom Busmaster (ECU) durch den betref- fenden Autoadressierungsbusknoten (SLj) und Start eines Zeitgebers durch den betreffenden Autoadressierungsbuskno- ten (SLj),
Einspeisen des von den nachfolgenden Busknoten (SL(j + l), SL(j+2)...) empfangenen Buseingangsstroms (ίϋ+ΐ)) in den Busknotenausgang des betreffenden Autoadressierungsbus- knotens (SLj) als Teil des Busausgangsstroms (ij) des betref- fenden Autoadressierungsbusknotens (SLj),
Erfassen des Werts des Busknotenausgangsstroms (ij) des be- treffenden Autoadressierungsbusknotens (SLj) mittels Mess- mitteln (R2b, Dl, D3),
Erzeugen eines Regelsignals (rwj) aus dem erfassten Wert des Busknotenausgangsstroms (ij) des betreffenden Autoadressie- rungsbusknotens (SLj) mittels Mitteln zum Regeln (F),
Ausregeln des Busknotenausgangsstroms (ij) durch den be- treffenden Autoadressierungsbusknoten (SLj), mittels einer geregelten Autoadressierungsstromquelle (Iqj), deren Adres- sierungsstrom einen Anteil des Busausgangsstromes (ij) dar- stellt, auf einen vorgegebenen Summenstromwert (Iref) in Ab- hängigkeit von dem erzeugten Regelsignal (rwj),
wobei eine Erhöhung des Adressierungsstroms der geregelten Autoadressierungsstromquelle (Iqj) des betreffenden Auto- adressierungsbusknotens (SLj) mit einer ersten Zeitkonstante (xi) erfolgt,
wobei eine Erniedrigung des Adressierungsstroms der gere- gelten Autoadressierungsstromquelle (Iqj) des betreffenden Autoadressierungsbusknotens (SLj) mit einer zweiten Zeitkon- stante (x2) erfolgt,
wobei die zweite Zeitkonstante (x2) kleiner ist als die erste Zeitkonstante (xi),
Vergleichen des Regelwerts (rj) des betreffenden Autoadres- sierungsbusknotens (SLj) mit einem Schwellwert (SWj) des betreffenden Autoadressierungsbusknotens (SLj), Einfrieren der Regelung der Adressierungsstromquelle (Iqj) des betreffenden Autoadressierungsbusknotens (SLj) zu ei- nem ersten Zeitpunkt (ti) nach dem Start des Zeitgebers, Übernahme der zu vergebenden Busknotenadresse vom Bus- master (ECU) als gültige Busknotenadresse des betreffenden Autoadressierungsbusknotens (SLj), wenn eine Mindestzeit seit dem Start des Zeitgebers vergangen ist und wenn der Vergleich des Regelwerts (rj) mit einem Schwellwert (SWj) er- gibt, dass der Adressierungsstrom der Adressierungsstrom- quelle (Iqj) des betreffenden Autoadressierungsbusknotens (SLj) betragsmäßig oberhalb eines Stromschwellwertes liegt, und
Konfigurieren des betreffenden Autoadressierungsbusknotens (SLj) als Standard-Busknoten ohne Autoadressierungsfähig- keit mit der zu vergebenen Busknotenadresse als Busknoten- adresse des betreffenden Autoadressierungsbusknotens (SLj) zu einem zweiten Zeitpunkt (t2) nach dem ersten Zeitpunkt (ti), wodurch dieser Autoadressierungsbusknoten (SLj) bis auf Weiteres nicht mehr an folgenden Initialisierungssequenzen teilnimmt,
Überprüfen der erfolgreichen Adressvergabe durch den Busmaster (ECU),
Überprüfen, ob sämtliche Autoadressierungsbusknoten eine gülti- ge Busknotenadresse erhalten haben, und
Durchführen einer weiteren Initialisierungssequenz, wenn nicht alle Autoadressierungsbusknoten eine gültige Busknotenadresse erhalten haben,
wobei das Einspeisen des von den nachfolgenden Busknoten (SLü+i), SL(j+2)...) empfangenen Buseingangsstroms (iCj+i}) in den Busknotenausgang des betreffenden Autoadressierungsbuskno- tens (SLj) als Teil des Busausgangsstroms (ij) des betreffenden Autoadressierungsbusknotens (SLj) über einen dritten Anschluss (A3) des Gehäuses (GHj) der Busknotenschaltung des Busknotens (S Lj) erfolgt und
wobei das Erfassen des Werts des Busknotenausgangsstroms (ij) des betreffenden Autoadressierungsbusknotens (SLj) durch das Messmittel (R2b, Dl, D3) über einen ersten Anschluss (Al) und einen zweiten Anschluss (A2) des Gehäuses (GHj) der Busknoten- schaltung des Busknotens (SLj) erfolgt, die vom dritten Anschluss (A3) des Gehäuses (GHj) der Busknotenschaltung des Busknotens (SLj) verschieden sind.
Eine Besonderheit hierbei ist, dass durch die Einspeisung des Adressierstroms in den Datenbus stromauf des Strommessmittels die Möglichkeit gegeben ist, die Adressierstromquelle jedes Busknotens auf Funktionstüchtigkeit zu unter- suchen. Außerdem wird die Messung des in Höhe eines Busknotens im Daten- bus fließenden Stroms durch den von diesem Busknoten eingespeisten Adres- sierstroms nicht beeinträchtigt.
In vorteilhafter Ausgestaltung der Erfindung kann vorgesehen sein, dass die zweite Zeitkonstante (x2) kleiner ist als die erste Zeitkonstante (xi), nämlich um einen Faktor größer als 10, und/oder dass die zweite Zeitkonstante (x2) von dem durch Messmittel (R2b, Dl, D3) erfassten Wert des Busknotenaus- gangsstroms (ij) des betreffenden Autoadressierungsbusknotens (SLj) ab- hängt, und/oder dass die erste Zeitkonstante (xi) von dem durch Messmittel (R2 , Dl, D3) erfassten Wert des Busknotenausgangsstroms (ij) des betreffen- den Autoadressierungsbusknotens (SLj) abhängt, und/oder dass die erste Zeit- konstante (xi) von dem durch Messmittel (R2 , Dl, D3) erfassten Wert des Busknotenausgangsstroms (ij) des betreffenden Autoadressierungsbusknotens (SLj) in der Art abhängt, dass der Wert der ersten Zeitkonstante (xi) unterhalb eines Schwellwerts Busknotenausgangsstroms (ij) einen ersten Wert und ober- halb des Schwellwerts einen zweiten Wert annimmt.
Gemäß einer Variante der Erfindung betrifft diese einen Busknoten (SL1, SL2, SL2) für einen seriellen Datenbus mit einem Busmaster, mit einer Busknotenschaltung,
einem Gehäuse für die Busknotenschaltung mit Anschlüssen (Al, A2, A3) und
einem Bus-Shunt-Widerstand (R2b), der in den Datenbus eingefügt ist,
wobei die Busknotenschaltung eine Adressierungsstromquelle (Iql, Iq2, Iq2) zur Ermittlung der Busposition des Busknotens (SL1, SL2, SL2) im Datenbus umfasst, die einen Adressierungsstrom über den dritten Anschluss (A3) des Gehäuses der Busknotenschlatung des Busknotens (SL1, SL2, SL3) in den Datenbus geregelt zusätzlich ein- speisen kann,
wobei diese zusätzliche Einspeisung des Adressierungsstroms der Adressierungsstromquelle (Iql, Iq2, Iq2) des Busknotens (SL1, SL2, SL3) in der Form erfolgt,
dass der Gesamtstrom (il, i2, i3) durch den Bus-Shunt-Widerstand (R2 ) des Busknotens (SL1, SL2, SL3) über ein oder mehrere An- schlüsse (Al, A2) des Gehäuses der Busknotenschaltung, die vom dritten Anschluss (A3) des Gehäuses der Busknotenschaltung ver- schieden sind, erfasst wird,
dass der Gesamtstrom (il, i2, i3) durch den Bus-Shunt-Widerstand (R2 ) des Busknotens (SL1, SL2, SL3) durch die Busknotenschaltung so geregelt wird, dass der Gesamtstrom (il, i 2, i3) durch den Bus- Shunt-Widerstand (R2 ) des Busknotens (SL1, SL2, SL3) einem vor- gegebenen oder berechneten oder sonst wie bestimmten Summen strom (Iref) entspricht, und
wobei der Adressierungsstrom der Adressierungsstromquelle (Iql, Iq2, Iq2) der Busknotenschaltung des Busknotens den Bus-Shunt-Wi- derstand (R2 ) des Busknotens (SL1, SL2, SL3) in Richtung auf den Busmaster durchströmt.
Eine vorteilhafte Ausgestaltung dieses Busknotens betrifft den Fall, dass der Busknoten über Mittel (R2b, Dl) verfügt, um den Strom durch den Bus-Shunt- Widerstand (R2b) zu detektieren, wobei es möglich ist, dass der detektierte io
Strom durch den Bus-Shunt-Widerstand (R2b) für einen Selbsttest verwendbar ist.
Bei den zuvor beschriebenen Varianten des Busknotens ist es möglich, dass die Adressierungsstromquelle (Iql, Iq2, Iq2) den Adressierungsstrom mit ei- ner ersten Zeitkonstante (ti) erhöht und mit einer zweiten Zeitkonstante (x2) erniedrigt, die kleiner als die erste Zeitkonstante (xi) ist.
Die Erfindung betrifft darüber hinaus ein Verfahren zur Vergabe von Adressen in einem seriellen Datenbussystem, das eine Busleitung, einen Busmaster (ECU) und mehrere Busknoten (SL1, SL2, SL3) aufweist,
wobei
einerseits der Busmaster (ECU) an die Busleitung angeschlossen ist und
andererseits die Busknoten (SL1, SL2, SL3) vom Busmaster (ECU) aus betrachtet aufeinanderfolgend mit der Busleitung verbunden sind, wobei zumindest einige der Busknoten (SL1, SL2, SL3) in die Buslei- tung jeweils einen zum Busmaster (ECU) fließenden Strom einspeisen und
wobei
einer der Busknoten (SL1, SL2, SL3) der am nächsten zum Busmas- ter an die Busleitung angeschlossene erste Busknoten (SL1) ist und wobei die anderen Busknoten (SL2, SL3), bezogen auf die Richtung des zum Busmaster (ECU) fließenden Storms, stromauf des ersten Busknotens (SL1) an die Busleitung angeschlossen sind oder, anders ausgedrückt,
wobei einer der Busknoten (SL1, SL2, SL3) der am weitesten entfernt vom Busmaster (ECU) an die Busleitung angeschlossene letzte Bus- knoten (SL3) ist und
wobei die anderen Busknoten, bezogen auf die Richtung des zum Busmaster fließenden Stroms, stromab dieses letzten Busknotens an die Busleitung angeschlossen sind, wobei zumindest zwei der Busknoten (SL1, SL2, SL3) als adressierbare Adressier-Busknoten ausgebildet sind,
denen von dem Busmaster in einer Adressierphase jeweils eine Adresse zugeordnet wird,
wobei weitere der Busknoten (SL1, SL2, SL3) als Standard-Busknoten mit einer vor der Durchführung der Adressierphase bereits festgelegten Adresse ausgebildet sein können,
wobei sich unter den Adressier-Busknoten mindestens ein erster Adres- sier-Busknoten eines ersten Typs befindet,
wobei sich unter den Adressier-Busknoten mindestens ein zweiter Adres- sier-Busknoten eines vom ersten Typ verschiedenen zweiten Typs befin- det,
wobei jedem Adressier-Busknoten vom ersten Typ und vom zweiten Typ ein elektrisch in die Busleitung geschaltetes Strom messmittel (R2a, R2b) zugeordnet ist,
wobei jeder erste und jeder zweite Adressier-Busknoten eine von dem betreffenden Adressier-Busknoten ansteuerbare Adressierstromquelle (Iql, Iq2, Iq3) aufweist,
wobei in die Busleitung von jedem ersten Adressier- Busknoten ein erster Adressierstrom und von jedem zweiten Adressier- Busknoten ein im Ver- gleich zum ersten Adressierstrom größerer zweiter Adressierstrom ein- speisbar ist,
wobei zumindest bei jedem zweiten Adressier- Busknoten der eigene, in die Busleitung eingespeiste zweite Adressierstrom das dem jeweiligen zweiten Adressier- Busknoten zugeordnete Strom messmittel durchfließt, wobei der zweite Adressierstrom steuerbar und maximal gleich oder ma ximal im Wesentlichen gleich dem in der Adressierphase maximal zulässi- gen, zu dem Busmaster (ECU) fließenden Maximaladressiergesamtstrom ist,
wobei in der Adressierphase jeder noch nicht adressierte erste und jeder noch nicht adressierte zweite Adressier- Busknoten seinen Adressierstrom in die Busleitung einspeist, wobei in jedem noch nicht adressierten zweiten Adressier- Busknoten, re- lativ zu dem stromauf an die Busleitung mindestens ein weiterer noch nicht adressierter zweiter Adressier- Busknoten und/oder mindestens ein noch nicht adressierter erster Adressier- Busknoten angeschlossen ist, detektiert wird,
dass das dem betreffenden und nicht adressierten zweiten Adressier- Busknoten zugeordnete Strommessmittel bereits von einem Strom, der gleich oder im Wesentlichen gleich dem Wert des maximal Adres- siergesamtstrom ist, durchflossen wird,
obwohl der von dem betreffenden noch nicht adressierten zweiten Adressier- Busknoten aktuell eingespeiste Adressierstrom kleiner ist als der Wert des zweiten Adressierstroms,
wobei jeder derartige zweite Adressier- Busknoten sowie jeder stromab eines derartigen zweiten Adressier- Busknotens zwischen diesem und dem Busmaster an die Busleitung angeschlossene erste und/oder zweite Adressier- Busknoten an der sich anschließenden Adressvergabe nicht teilnimmt,
wobei das weitere Adressierverfahren unter den sich stromauf dieser nicht an der Adressiervergabe teilnehmenden zweiten Adressier-Buskno- tens befindlichen ersten und/oder zweiten Adressier-Busknotens durchge- führt wird,
indem der jeweils am weitesten entfernt vom Busmaster stromauf an die Busleitung angeschlossene Adressier-Busknoten eine Adresse er- hält und jeder so adressierte Adressier-Busknoten nach durch den Busmaster (ECU) erfolgter Zuweisung seiner Adresse nicht mehr am weiteren Adressierverfahren teilnimmt,
wobei ein Adressier-Busknoten vom ersten Typ dadurch als der am wei- testen entfernt von dem Busmaster (ECU) stromauf an die Busleitung an- geschlossener, noch nicht adressierter Adressier-Busknoten identifiziert wird,
dass dieser Adressier-Busknoten mit Hilfe des ihm zugeordneten Strommessmittel keinen Adressstrom in der Busleitung oder einen Busknoten, der kleiner ist als der erste Adressierstrom, misst, und wobei ein Adressier-Busknoten vom zweiten Typ dadurch als der am wei- testen entfernt von dem Busmaster (ECU) stromauf an die Busleitung an- geschlossener, noch nicht adressierter Adressier-Busknoten identifiziert wird,
dass dieser Adressier-Busknoten mit Hilfe des ihm zugeordneten Strommessmittel einen Adressierstrom in der Busleitung misst, der gleich oder im Wesentlichen gleich dem zweiten Adressierstrom ist.
Bei diesem Verfahren kann mit Vorteil vorgesehen sein, dass die Strommess- mittel der Adressier-Busknoten jeweils als ohmsche Widerstände (R2a, R2b) realisiert sind, wobei der Wert des das Strom messmittel eines Adressier-Bus- knotens vom ersten Typ repräsentierenden ohmschen Widerstands um min- destens das 2-Fache bis 20-Fache des Werts der das Strommessmittel eines Adressier-Busknotens vom zweiten Typ repräsentierenden ohmschen Wider- stands beträgt.
Ferner kann bei dem zuvor beschriebenen Verfahren vorgesehen sein, dass das Strommessmittel eines Adressier-Busknotens vom ersten Typ als in einem IC dieses Adressier-Busknotens integrierter Widerstand (R2a) ausgebildet ist und dass das Strom messmittel eines Adressier-Busknotens vom zweiten Typ als Parallelschaltung aus einem in einen IC dieses Adressier-Busknotens inte- grierten Widerstand (R2a) und einem außerhalb des IC angeordneten externen Widerstand (R2b) ausgebildet ist, wobei die jeweils mit den integrierten Wider- ständen versehenen ICs der Adressier-Busknoten beider Typen gleich sind.
Schließlich ist es auch möglich, dass bei dem zuvor beschriebenen Verfahren der erste Adressierstrom ein x-tel des zweiten Adressierstroms beträgt, mit x gleich 2 oder größer als 2 und vorzugsweise zwischen 2 und 15, insbesondere gleich 9.
Schließlich betrifft die Erfindung auch ein Datenbussystem, insbesondere seri- elles Datenbussystem mit
einem Datenbus (DB), mehreren Busknoten (SL1, SL2, SL3), die an den Datenbus (DB) an- geschlossen sind,
einem Busmaster (ECU), der an den Datenbus (DB) angeschlossen ist,
wobei der Datenbus (DB) pro Busknoten (SL1, SL2, SL3) ein Strom- messmittel (R2b) aufweist, mittels dessen der am Anschluss des be- treffenden Busknotens (SL1, SL2, SL3) an den Datenbus (DB) in die- sem stromab zum Busmaster (ECU) fließende Strom, und zwar insbe- sondere zum Zweck der automatischen Vergabe von Adressen an die Busknoten (SL1, SL2, SL3) ermittelbar ist,
wobei jeder Busknoten (SL1, SL2, SL3), der für die automatische Adressvergabe ausgelegt ist, eine einen Adressstrom liefernde Adressstromquelle (Iql, Iq2, Iq3) aufweist, die während der Adress- vergabe Prozedur aktivierbar ist und nach der Vergabe der Adresse an den betreffenden Busknoten (SL1, SL2, SL3) deaktiviert ist, wobei jeder für die automatische Adressvergabe ausgelegte Buskno- ten (SL1, SL2, SL3) eine Messeinrichtung zur Erfassung eines den Busstrom repräsentierenden Messwerts durch das ihm zugeordnete Strommessmittel aufweist,
wobei die Adressierstromquelle (Iql, Iq2, Iq3) zumindest einiger der für die automatische Adressvergabe ausgelegten Busknoten (SL1, SL2, SL3) den Adressierstrom stromauf des dem Busknoten (SL1, SL2, SL3) zugeordneten Strommessmittel (R2b) in den Datenbus (DB) einspeist, und zwar über eine von der elektrischen Verbindung der Messeinrichtung mit dem Strommessmittel (R2b) separate elek- trische Leitung,
wobei zumindest einer der Busknoten (SL1, SL2, SL3), der eine Adressierstromquelle (Iql, Iq2, Iq3) aufweist, ein Gehäuse (GH) für die dem Strom messmittel zugeordnete Messeinrichtung und die Adressierstromquelle (Iql, Iq2, Iq3) aufweist,
wobei das Gehäuse (GH) mit drei getrennten Anschlüssen versehen ist, wobei zwei der Anschlüsse mit dem Strom messmittel verbunden und insbesondere beidseitig des Strommessmittels mit dem Datenbus (DB) verbunden sind, und
wobei die Adressierstromquelle (Iql, Iq2, Iq3) durch den dritten An- schluss des Gehäuses (GH) mit dem Datenbus (DB) verbunden ist.
Bei diesem Verfahren kann mit Vorteil vorgesehen sein, dass in dem Gehäuse (GH) eines Busknoten (SL1, SL2, SL3) ferner ein internes Strommessmittel (R2a) angeordnet ist, das parallel zum dem Busknoten (SL1, SL2, SL3) zuge- ordnete Strommessmittel (R2b) des Datenbus (DB) parallel geschaltet ist.
Ferner kann bei dem zuvor beschriebenen Verfahren vorgesehen sein, dass das oder jedes Strom messmittel (R2a, R2b) ein Busshunt-Widerstand ist.
Schließlich ist es auch möglich, dass bei dem zuvor beschriebenen Verfahren über die elektrische Verbindung des dritten Anschlusses des Gehäuses (GH) mit dem Datenbus (DB) auch die Datenkommunikation des betreffenden Bus- knotens (SL1, SL2, SL3) mit dem Datenbus (DB) erfolgt.
Schließlich betrifft die Erfindung auch einen Busknoten für einen Datenbus, insbesondere ein serieller Datenbus (DB), mit den Merkmalen eines Buskno- tens des zuvor beschriebenen Datensystems.
Im Folgenden wird das Verfahren für die automatische Adressvergabe anhand eines standardkonformen LIN-Bus-Systems beschrieben. Im Gegensatz zu den Verfahren und Vorrichtungen in DE-B-10 147 512, EP-B-1 490 772 und US-B- 9 331 866 wird hier der Widerstandswert des Bus-Shunt-Widerstands dabei soweit abgesenkt, dass wieder Standardkonformität erreicht werden kann. Das Local Interconnect Network (LIN), auch LIN-Bus genannt, ist ein serielles Kommunikationssystem für die Vernetzung von Sensoren und Aktoren, ein Feldbus. LIN kommt dort zum Einsatz, wo die Bandbreite und Vielseitigkeit von CAN nicht benötigt wird. Typische Anwendungsbeispiele sind die Vernetzung innerhalb der Tür oder des Sitzes eines Kraftfahrzeugs. Der relevante Stan- dard ist die ISO-Norm 17987-1, "Road vehicles - Local interconnect network (LIN) - Part 1-7".
Was das konkret eingesetzte Adressierverfahren zur Vergabe der Adressen adressierbarer Busknoten des Datenbussystems betrifft, existieren mehrere Möglichkeiten. In diesem Zusammenhang sei auf folgende Patentanmeldungen verwiesen, in denen verschiedene Methoden beschrieben sind, die durch Be- zugnahme zum Gegenstand der vorliegenden Patentanmeldung gehören :
EP 17 210 851.6 vom 28. Dezember 2017
EP 17 210 861.5 vom 28. Dezember 2017
EP 17 210 869.8 vom 28. Dezember 2017
EP 18 176 099.2 vom 5. Juni 2018
EP 18 196 807.4 vom 26. September 2018
EP 18 196 888.4 vom 26. September 2018
EP 18 196 942.9 vom 26. September 2018
US 16/137,561 vom 21. September 2018
US 16/137,562 vom 21. September 2018
US 16/137,563 vom 21. September 2018
CN 201811126141.2 vom 26. September 2018
CN 201811126184.0 vom 26. September 2018
CN 201811126287.7 vom 26. September 2018
DE 10 2018 118 380.1 vom 30. Juli 2018
Eine Möglichkeit des Einsatzes der Erfindung ist darin zu sehen, die Adressie- rungsstromquelle für den Selbsttest zu nutzen und so Anforderungen der ISO 26262 zu erfüllen. Hierzu wird nun abweichend von der technischen Lehre der DE-B-10 2010 026 431 nicht der von den nachfolgenden Busknoten in den je- weiligen Busknoten einströmende Busstrom gemessen, sondern der den jewei- ligen Busknoten verlassende Summenstrom (il, i 2, i3), der sich aus dem Adressierungsstrom, der in diesem jeweiligen Busknoten durch die Adressie- rungsstromquelle (Iql, Iq2, Iq3) dieses jeweiligen Busknotens in die Datenlei- tung eingespeist wird, und dem von den nachfolgenden Busknoten in den je- weiligen Busknoten einströmende Busstrom zusammensetzt. Das bedeutet architektonisch, dass der Bus-Shunt-Widerstand (R2b) des jeweiligen Buskno- tens (SL1, SL2, SL3) jeweils vor der jeweiligen Autoadressierungsstromquelle (Iql, Iq2, Iq3) angeordnet ist, sodass der eigene Adressierungsstrom des je- weiligen Busknotens diesen Bus-Shunt-Widerstand (R2b) durchströmen muss um zu dem Busmaster (ECU) zu gelangen, wo er gegen Masse abgeleitet wird.
Die Busknotenschaltung wird jeweils in einem Gehäuse (GH1, GH2, GH3) un- tergebracht. Dieses ist mit Anschlüssen (Al, A2, A3) versehen. Die Anschlüsse für die Versorgungsspannungen wurden in dieser Offenlegung nicht mit eige- nen Bezugszeichen versehen.
Eine weitere Idee der Erfindung ist darüber hinaus, dass aus dem Ausgang jedes Busknotens während des Adressvergabevorgangs im Gegensatz zu allen vorgenannten Schriften ein im Wesentlichen konstanter Ausgangsstrom (ij) des betreffenden Busknotens (SLj) in den vorausgehenden Datenbus in Rich- tung Busmaster (ECU) eingespeist wird.
Mit Beginn der Autoadressierung zieht der Bus-Master (ECU) die Datenleitung mittels eines Schalters (SB) oder ähnlichem nach Masse. Die dafür verwendete Stromsenke kann den maximalen Stromwert Imax aufnehmen. Bei Überschrei- tung dieses Wertes durch den Betrag des Busstroms in den Busmaster (ECU) hinein, kann der Bus-Master (ECU) einen Kurzschluss annehmen und entspre- chende Signalisierungen und Fehlermeldungen erzeugen. Daher darf dieser maximale Stromwert Imax im Normalbetrieb betragsmäßig nicht überschritten werden.
Jeder Busknoten berechnet in Abhängigkeit von dem standardgemäß vorgege- benen maximalzulässigen Busstroms Imax dann den maximalen Adressierungs- strom Iamax seiner jeweiligen Adressierungsstromquelle (Iql, Iq2, Iq3), der noch zulässig ist, ohne den maximal zulässigen Adressierungsstrom (Imax) zu überschreiten. Dabei wird bevorzugt noch eine Sicherheitsmarge berücksich- tigt, sodass der tatsächlich eingestellte Autoadressierungsstrom Iamax der Auto- adressierungsstromquellen der Autoadressierungsbusknoten (SL1, SL2, SL3) geringer ist, als der tatsächlich maximal zulässige Autoadressierungsstrom.
Es muss nun sichergestellt werden, dass der maximal zulässige Busstrom Imax nicht überschritten wird. Im Gegensatz zur DE 10 2010 026 431 Bl wird nun nicht der in den Autoadressierungsbusknoten von den nachfolgenden Buskno- ten kommende Grundstrom und Adressierungsstrom erfasst und bei Abwei- chung vom Grundstrom die eigene Adressierungsstromquelle deaktiviert.
Vielmehr wird der Summenstrom (il, i 2, i3) erfasst, der den jeweiligen Bus- knoten über den Datenbus in Richtung Bus-Master (ECU) verlässt. Dieser setzt sich zusammen aus dem von den nachfolgenden Busknoten eingespeisten Busstrom zuzüglich dem selbst erzeugten Adressierungsstrom.
Hierzu vermisst der jeweilige Busknoten (Sil, SL2, SL3) den ausgehenden Busstrom (il, i2, i 3), der kommend von den nachfolgenden Busknoten (SI2, SI3) den Bus-Shunt (R2) des jeweiligen Busknotens (Sil, SL2, SL3) durchfließt und an dem Ausgang des jeweiligen Busknotens diesen wieder in Richtung auf den Busmaster (ECU) verlässt. Die Messung wird dabei durch die Busknoten- schaltung des Busknotens über bevorzugt einen ersten Anschluss (Al) und einen zweien Anschluss (A2) des Gehäuses (GH1, GH2, GH3) der jeweiligen Busknotenschaltung bevorzugt stromlos durchgeführt. Hierzu erfasst beispiels- weise die jeweilige Busknotenschaltung den Spannungsabfall über einen ein den Datenbus eingefügten und dem Busknoten dieser Busknotenschaltung zu- geordneten Bus-Shunt-Widerstand (R2b), der außerhalb des Gehäuses (GH1, GH2, GH3) der Busknotenschaltung des Busknotens angeordnet ist. Hierdurch wird die Messung des ausgehenden Busstrom (il, i2, i3) nicht durch Span- nungsabfälle über die Bahnwiderstände der Bonddrähte etc. des ersten An- schlusses (Al) und des zweiten Anschlusses (A2) verfälscht. Die Adressie- rungsstromquelle (Iql, Iq2, Iq3) des Busknotens ist selbst Teil der Busknoten- schaltung. Sie speist ihren jeweiligen Adressierungsstrom über einen dritten Anschluss (A3) des Gehäuses (GH1, GH2, GH3) der Busknotenschaltung ein. Damit fallen Spannungsabfälle durch den Adressierungsstrom nur an diesem dritten Anschluss (A3) des Gehäuses der Busknotenschaltung an. Es sei hier darauf hingewiesen, dass die Zusammenschaltung eines Gehäuses (GH1, GH2, GH3) einer Busknotenschaltung, der Busknotenschaltung und des jeweils zu gehörigen Bus-Shunt-Widerstands (R2b) hier als ein Busknoten (SL1, SL2, SI3) betrachtet wird.
Der jeweilige Autoadressierungsbusknoten (SL1, SL2, SL3) steuert nun seine eigene Adressierungsstromquelle (Iql, Iq2, Iq3) so, dass die Summe aus ein- kommendem Busstrom der nachfolgenden Busknoten (SI2, SI3) und Adressie- rungsstrom der eigenen Adressierungsstromquelle (Iql, Iq2, Iq3), der den Bus-Shunt-Widerstand (R2b) des Autoadressierungsbusknotes (SL1, SL2, SL3) durchströmt, einem vorgegebenen Summenstrom (Is) entspricht. Die Amplitu- de des Adressierungsstroms (Ia) wird dabei durch die Busknotenschaltung so eingestellt, dass der maximale Busstrom Imax durch den Betrag des ausgehen- den Busstroms (il, i2, i3) nicht überschritten werden kann. Somit bleibt der Busstrom (il, i2, i3), der den jeweiligen Busknoten (SL1, SL2, SI3) verlässt konstant und wird durch den jeweiligen Busknoten (SL1, SL2, SI3) nicht über einen Maximalwert erhöht. Eine Überlastung der Busmaster-Stromsenke wäh- rend des Ad ress vergäbe verfahre ns ist damit ausgeschlossen.
In diesem Verfahren detektiert also jeder der am Adresszuteilungsverfahren teilnehmenden Autoadressierungsbusknoten einen vom Grundstrom abwei- chenden zusätzlichen Strom. Dieser zusätzliche Strom setzt sich zusammen aus dem eigenen Adressierungsstrom des jeweiligen Busknotens und dem Adressierungsstrom des dem jeweiligen Busknoten (SL1, SL2, SL3) nachfol- genden Busknotens.
Damit es nicht zu einer Übersteuerung des Ausgangsstromes (il, i 2, i 3) über Imax kommt, regelt der jeweilige Busknoten mittels seiner Busknotenschaltung seinen Ausgangsstrom (il, i2, i3) in Richtung Busmaster (ECU) in der Art, dass er stets dem vorgesehenen Maximalwert des Adressierungsstromes Iamax plus dem Grundstrom entspricht. Hierfür ist die Adressierungsstromquelle (Iql, Iq2, Iq3) innerhalb jedes Autoadressierungsbusknotens (SL1, SI2, SI3) mit Autoadressierungsfähigkeit steuerbar ausgelegt. Der Adressierungsstrom der jeweiligen Adressierungsstromquelle (Iql, Iq2, Iq3) hängt dann zum einen von dem zuvor ermittelten Maximalwert (Ia max) und zum anderen von einem Regel- signal ab, das mittels einer Regelstrecke (F) und einer Messvorrichtung (Dl) und dem Bus-Shunt-Widerstand (R2b) aus dem Ausgangsstrom (il, i2, i3) des jeweiligen Busknotens (SL2) in Richtung Busmaster (ECU) ermittelt wird. Re- gelstrecke (F) und Messvorrichtung (Dl) sind Teil der Busknotenschaltung des Busknotens.
Die Regelstrecke beginnt also bei einer Messvorrichtung, vorzugsweise einem Bus-Shunt-Widerstand (R2b) außerhalb des Gehäuses (GH1, GH2, GH3) der Busknotenschaltung des Busknotens. Der Bus-Shunt-Widerstand (R2b) ist vom Busmaster (ECU) aus gesehen, vor dem Einspeisepunkt des Adressierungs- stroms der Adressierungsstromquelee (Iql, Iq2, Iq3) des jeweiligen Buskno- ten (SL1, SL2, SL3) in den Datenbus eingefügt. Dort wird der Busstrom aus dem jeweiligen Busknoten in Richtung Busmaster (ECU) in einen Spannungs- wert gewandelt. Dieser wird durch die besagte Messvorrichtung, z.B. einen Operationsverstärker (Dl) über den ersten Anschluss (Al) und den zweiten Anschluss (A2) des Gehäuses der Busknotenschaltung erfasst und ggf. nach Filterung (F) zu einem Regelwert umgewandelt, mit dem die jeweilige Auto- adressierungsstromquelle (Iql, Iq2, Iq3) dann so gesteuert werden kann, dass der Busstrom (il, i2, i3) in Richtung Busmaster (ECU) in dieser Adressverga- bephase konstant gehalten wird. Der Adressierungsstrom der Autoadressie- rungsstromquelle (Iql, Iq2, Iq3) des jeweiligen Busknotens (SL1, SL2, SL3) wird über einen dritten Anschluss (A3) in den Datenbus eingespeist. Dieser Einspeisepunkt des Adressierungsstroms der Autoadressierungsstromquelle (Iql, Iq2, Iq3) des jeweiligen Busknotens (SL1, SL2, SL3) liegt vom Busmas- ter (ECU) aus gesehen hinter dem Bus-Shunt-Widerstand (R2 ). Durch diese Konstruktion erzeugt der Adressierungsstrom der Autoadressierungsstrom- quelle (Iql, Iq2, Iq3) des jeweiligen Busknotens (SL1, SL2, SL3) nur über dem Bus-Shunt-Widerstand einen Spannungsabfall, der in die Regelung des Adres- sierungsstroms der Autoadressierungsstromquelle (Iql, Iq2, Iq3) des jeweili- gen Busknotens (SL1, SL2, SL3) eingeht. Bei der Regelung tritt innerhalb des jeweiligen Busknotens (SL1, SL2, SI3) bei geeigneter Konstruktion der notwendigen Regelschleife eine Regelgröße, der Regelwert, vorzugsweise als Ausgangssignals des besagten Filters (F) auf. Zur Vereinfachung sei hier beispielhaft angenommen, dass diese Regelgröße direkt proportional zum jeweiligen Ausgangsstrom (il, i2, i3) des jeweiligen Auto- adressierungsbusknotens (Sil, SI2, SI3) in Richtung Busmaster (ECU) sei.
Überschreitet dieser Regelwert nach Ablauf der besagten vorgegebenen Initia- lisierungszeit immer noch einen vorgegebenen Schwellwert (SW), liefert also die eigene Adressierungsstromquelle (Iql, Iq2, Iq3) den vorgegebenen Aus- gangsstrom in Richtung Busmaster (ECU), so ist der jeweilige Autoadressie- rungsbusknoten der Letzte in der Kette der Autoadressierungsbusknoten vom Busmaster (ECU) aus gesehen. Der betreffende Autoadressierungsbusknoten übernimmt dann die vom Busmaster (ECU) zuvor an alle Autoadressierungs- busknoten (SL1, SL2, SI3) übermittelte zur vergebende Busknotenadresse als seine nunmehr gültige Busknotenadresse und nimmt an weiteren Initialisie- rungsdurchläufen nicht mehr teil, bis durch einen Rücksetzbefehl oder eine sonstige Rücksetzbedingung die erhaltene Busadresse für ungültig erklärt wird. Die anderen Autoadressierungsbusknoten, die noch keine gültige Bus- knotenadresse besitzen und nicht der betreffende Autoadressierungsbusknoten sind, der gerade die zu vergebende Busknotenadresse als gültige Busknoten- adresse übernommen hat, nehmen an folgenden Initialisierungsdurchläufen teil.
Bevorzugt erfolgt die Regelung des Ausgangsstromwerts der Autoadressie- rungsstromquellen Iql, Iq2, Iq3) innerhalb der Autoadressierungsbusknoten (SL1, SL2, SL3) mittels eines Filters (F) gefiltert. Bevorzugt bildet die Regel- schleife einen PI-Regler. Diese Filterung ist notwendig, damit es nicht zu Über- schwingern bei der Erzeugung des Adressierungsstroms durch die Gesamtheit der Autoadressierungsbusknoten (SL1, SI2, SI3) am Busmaster (ECU) kommt. Würde dies geschehen, so kann der maximal zulässige Busstrom Imax über- schritten werden und der Busmaster (ECU) einen Kurzschluss erkennen, was zu vermeiden ist.
Daher ist es vorteilhaft und bevorzugt zumindest ein Tiefpassfilter (F) in den Regelkreis jedes Autoadressierungsbusknotens (SL1, SL2, SI3) aufzunehmen.
In einer weiteren, bevorzugten Ausprägung der Erfindung wird das Filter (F) nichtlinear ausgeführt. Dabei sollte bevorzugt eine erste Regelzeitkonstante (xi) des nicht linearen Filters (F) für ein Erhöhen des Adressierungsstroms der jeweiligen Adressierungsstromquelle (Iql, Iq2, Iq3) des jeweiligen Busknotens (SL1, SI2, SI3) größer sein als eine zweite Regelzeitkonstante (x2) des nicht linearen Filters (F) für ein Erniedrigen des Adressierungsstroms der jeweiligen Adressierungsstromquelle (Iql, Iq2, Iq3) des jeweiligen Busknotens (SL1, SL2, SL3). Es hat sich gezeigt, dass bei m Autoadressierungsbusknoten die zweite Zeitkonstante (x2) für eine Verminderung des Adressierungsstromes der jeweiligen Adressierungsstromquelle (Iql, Iq2, Iq3) um einen Faktor m kürzer sein sollte als die erste Zeitkonstante (xi) für eine Erhöhung des Adressie- rungsstromes der jeweiligen Adressierungsstromquelle (Iql, Iq2, Iq3). Dies führt dazu, dass der Adressierungsstrom der jeweiligen Adressierungsstrom- quelle (Iql, Iq2, Iq3) des jeweiligen Busknotens (SL1, SL2, SI3) schneller er- niedrigt als erhöht wird. Somit regeln nachfolgende Autoadressierungsbuskno- ten ihren Adressierungsstrom schneller herunter als dieser von anderen Auto- adressierungsbusknoten heraufgeregelt wird. Somit ist eine Konstanz des Busstroms, zumindest aber ein permanentes Unterschreiten eines maximalen Busstromwerts Imax während der Adressierungsphase sichergestellt. Simulatio- nen haben ergeben, dass die erste Zeitkonstante (xi), mit der die Adressie- rungsstromquelle (Iql, Iq2, Iq3) des jeweiligen Autoadressierungsbusknotens (SL1, SI2, SI3) herunter geregelt wird, bevorzugt um einen Faktor 10, besser um einen Faktor 100 schneller ( = kleiner) sein sollte, als die zweite Zeitkon- stante (x2), mit der die Adressierungsstromquelle (Iql, Iq2, Iq3) des jeweili- gen Autoadressierungsbusknotens (SL1, SL2, SI3) herauf geregelt wird. In einem typischen LIN-Bus sind aber, wie bereits beschrieben, erfahrungsge- mäß auch Standard LIN-Busknoten ohne Autoadressierungsfähigkeit vorhan- den. Diese liefern einen konstanten Dauerstrom während der Adressierungs- phase in den Busmaster (ECU) hinein. Im Gegensatz zu anderen Verfahren, die Grundstrom bezogen sind, kann nun die Schwelle für das Erkennen der letzten Busposition für den in dem betreffenden Initialisierungsdurchlauf mit einer Busadresse zu versehenden Autoadressierungsbusknoten sehr hoch ge- legt werden. Die Trennung von Einspeisepunkt des Adressierungsstroms der Autoadressierungsstromquelle (Iql, Iq2, Iq3) des jeweiligen Busknotens (SL1, SL2, SL3) und des Messpunkts des Spannungsabfalls über den bus-Shunt-Wi- derstand verbessert diesen Vorteil weiter.
Nachdem ein Autoadressierungsbusknoten mit Autoadressierungsfähigkeit auf diese Weise eine gültige Busadresse erhalten hat, nutzt er seine Adressie- rungsstromquelle bevorzugt wie eine Busknotengrundstromquelle und verhält sich dann wie ein Busknoten ohne Autoadressierungsfähigkeit. In den Figuren sind als mögliche Alternative trotzdem separate Busknotengrundstromquellen (Sl, R3, dl) in den Autoadressierungsbusknoten (SL1, SL2, SL3) eingezeich- net. Diese würden dann entfallen können. Dieser Zustand eines Autoadressie- rungsbusknotens nach der erfolgten Vergabe einer gültigen Busknotenadresse wird bevorzugt nur durch ein Rücksetzen des Autoadressierungsbusknotens oder eine Löschung der Gültigkeit der Busknotenadresse geändert. Im nächs- ten Initialisierungsdurchlauf erhält daher der dann letzte Autoadressierungs- busknoten vom Busmaster (ECU) aus gesehen eine gültige Busknotenadresse und verhält sich ab da wie ein Standard-Busknoten ohne Autoadressierungsfä- higkeit. Die Autoadressierungsbusknoten, die noch keine gültige Busknoten- adresse erhalten haben, verhalten sich weiterhin wie Autoadressierungsbus- knoten. Damit endet ein Initialisierungsdurchlauf. Der Busmaster initiiert dar- aufhin einen weiteren Initialisierungsdurchlauf, bei dem dann der bisherige vorletzte Autoadressierungsbusknoten vom Busmaster (ECU) aus gesehen, der nun der letzte Autoadressierungsbusknoten vom Busmaster ausgesehen ist, der sich als solcher verhält, eine gültige Busknotenadresse erhält und so wei- ter. Dieses wiederholte Imitieren der Initialisierungsdurchläufe durch den Bus- master (ECU) und die Vergabe einer gültigen Busknotenadresse in einem sol- chen Initialisierungsdurchlauf an den letzten Autoadressierungsbusknoten vom Busmaster ausgesehen, der sich als solcher verhält, wird so lange durchge- führt, bis alle Autoadressierungsbusknoten eine gültige Busknotenadresse vom Busmaster (ECU) erhalten haben. Um dies festzustellen, prüft bevorzugt der Busmaster (ECU) nach jedem Initialisierungslauf, ob der adressierte Auto- adressierungsbusknoten, der gerade eine gültige Busknotenadresse erhalten haben soll, antwortet. Bevorzugt sendet der adressierte Autoadressierungs- busknoten dann eine Zufallszahl an den Busmaster (ECU) auf Veranlassung des Busmasters (ECU) hin. Sind - aus welchen Gründen auch immer - zwei Autoadressierungsbusknoten aktiv, so kommt es zu Buskollisionen. Diese kön- nen von den Busknoten detektiert werden und an den Busmaster signalisiert werden. In gewissen Fällen, wenn die Antwort vorbestimmbar ist, kann auch der Busmaster (ECU) eine Buskollision direkt feststellen. Der Busmaster kann hierdurch entweder direkt oder indirekt eine Buskollision erkennen und ggf. die Initialisierung der betreffenden Busadresse wiederholen. Dafür ist es sinn- voll, wenn der Busmaster (ECU) einen Löschbefehl für die zuletzt vergebene Busadresse an alle Busknoten absetzen kann.
Während der Adressvergabe kann nun der Busstrom durch den Bus-Shunt auf verschiedene Bedingungen geprüft werden : a) Liegt der Spannungsabfall über den Bus-Shunt-Widerstand (R2b) über ei- nem maximalen Spannungsabfallschwellwert, so liegt ein Kurzschluss des nachfolgenden Busses nach der Versorgungsspannung vor. In dem Fall schal- tet der betroffene Busknoten bevorzugt alle Stromquellen ab, um eine Beschä- digung des Systems auszuschließen. In der Regel erkennt dann aber auch der Busmaster (ECU) diesen Kurzschluss. b) Ist der Spannungsabfall über den Bus-Shunt-Widerstand (R2b) 0V, so ist typischerweise der Messeingang kurzgeschlossen. c) Liegt der Spannungsabfall über den Bus-Shunt-Widerstand (R2b) unter dem maximalen Spannungsabfallschwellwert, aber über einem zweiten Spannungs- abfallschwellwert, so ist der Bus-Shunt-Widerstand (R2b) vermutlich von den nachfolgenden Busknoten getrennt und der Messeingang noch mit den nach- folgenden Busknoten verbunden, die diese Messleitung zur Versorgungsspan- nung hin potenzialmäßig hoch ziehen. d) Liegt der Spannungsabfall über den Bus-Shunt-Widerstand im Bereich des Spannungsabfalls des Grundstroms, so arbeitet die eigene Adressierungs- Stromquelle (Iql, Iq2, Iq3) des betreffenden Busknotens nicht, obwohl er der letzte ist. Der Busknoten kann dies dem Busmaster (ECU) beispielsweise da- durch signalisieren, dass er eine Buskollision provoziert, indem er die zu ver- gebene Busknotenadresse als gültige Busknotenadresse übernimmt. Dies führt dann dazu, dass bei der Überprüfung der korrekten Busknotenadressierung zwei Autoadressierungsbusknoten dem Busmaster antworten, was dieser dann erkennen kann. Es wird somit ein Verfahren zur Vergabe von Busknotenadres- sen innerhalb eines seriellen Datenbusses aus einer Kette von Busknoten (SL1, SL2, SL3) und einem Busmaster (ECU) vorgeschlagen, bei dem die Bus- knoten (SL1, SL2, SL3) Autoadressierungsbusknoten oder Standard-Buskno- ten sein können und der Datenbus einen Busmaster (ECU) aufweist. Jeder Busknoten (SL2, SL3) weist einen vorausgehenden Busknoten (SL1, SL2) auf, wenn er nicht der erste Busknoten (SL1) ist. Jeder Busknoten (SL2, SL3) ist mit seinem vorausgehenden Busknoten (SL1, SL2) durch den Datenbus ver- bunden, wenn er nicht der erste Busknoten (SL1) ist. Der erste Busknoten (SL1) ist mit dem Busmaster (ECU) durch den Datenbus verbunden. Jeder Busknoten (SL2, SL3) sendet einen Busknotenausgangsstrom (i2, i3) an sei- nen vorausgehenden Busknoten (SL1, SI2) über einen Busknoten-Ausgang, wenn er nicht der erste Busknoten (SL1) ist. Der erste Busknoten (SL1) sen- det einen Busknotenausgangsstrom (il) an den Busmaster (ECU) über einen Busknoten-Ausgang. Jeder Busknoten (SL1, SL2) empfängt einen Busknoten- eingangsstrom (i 2, i3) von seinen nachfolgenden Busknoten (SL2, SI3) über einen Busknoten Eingang, wenn er nicht der letzte Busknoten (SL3) ist. Jeder Busknoten (SL1, SL2, SL3) umfasst zumindest ein Messmittel (R2b) und ein Gehäuse (GH1, GH2, GH3) mit einer Busknotenschaltung und mit Anschlüssen (Al, A2, A3). Das Verfahren umfasst die Schritte:
• Bestimmung des maximalen Adressierungsstroms (Ia max) ;
• Durchführen einer Initialisierungssequenz mit folgenden Schritten für je- den Autoadressierungsbusknoten der Busknoten (SL1, SI2, SL3), der noch keine gültige Busknotenadresse besitzt bis alle Autoadressierungs- busknoten der Busknoten (Sil, SI2, SI3) über eine gültige Busknoten- adresse verfügen :
o Signalisierung einer zu vergebenden Busadresse an alle Auto- adressierungsbusknoten ;
o Durchführung der folgenden Schritte durch alle Autoadressie- rungsbusknoten (SL1, SL2, SL3), im Folgenden als betreffender Autoadressierungsbusknoten (SLj) bezeichnet:
■ Empfang des besagten Autoadressierungskommandos vom Busmaster (ECU) durch den betreffenden Autoadressie- rungsbusknoten (SLj);
Empfang der zu vergebenden Busadresse vom Busmaster (ECU) durch den betreffenden Autoadressierungsbusknoten (SLj);
Ausschalten ggf. vorhandener Busknotengrundstromquel- len (Sl, R3, dl) innerhalb des jeweiligen Autoadressie- rungsbusknotens (SLj)
■ Empfang eines Startsignals für die Vergabe der zu verge- benden Busadresse vom Busmaster (ECU) durch den be- treffenden Autoadressierungsbusknoten (SLj) und Start ei- nes Zeitgebers durch den betreffenden Autoadressierungs- busknoten (SLj);
Einspeisen des von den nachfolgenden Busknoten
(SL(j + l), SL(j+2)...) empfangenen Buseingangsstroms
(ίϋ+ ) in den Busknotenausgang des betreffenden Auto- adressierungsbusknotens (SLj) als Teil des Busausgangs- stroms (ij) des betreffenden Autoadressierungsbusknotens (SLj) über einen dritten Anschluss (A3) des Gehäuses (GHj) der Busknotenschaltung des Busknotens (SLj);
■ Erfassen des Werts des Busknotenausgangsstroms (ij) des betreffenden Autoadressierungsbusknotens (SLj) mittels Messmitteln (R2b, Dl, D3) über einen ersten Anschluss (Al) und einen zweiten Anschluss (A2) des Gehäuses (GHj) der Busknotenschaltung des Busknotens (SLj), die vom dritten Anschluss (A3) des Gehäuses (GHj) der Bus- knotenschaltung des Busknotens (SLj) verschieden sind; Erzeugung eines Regelsignals (rwj) aus dem erfassten Wert des Busknotenausgangsstroms (ij) des betreffenden Auto- adressierungsbusknotens (SLj) mittels Mitteln zum Regeln (F);
■ Ausregeln des Busknotenausgangsstroms (ij) durch den be- treffenden Autoadressierungsbusknoten (SLj), mittels einer geregelten Autoadressierungsstromquelle (Iqj), deren Adressierungsstrom einen Anteil des Busausgangsstromes (ij) darstellt, auf einen vorgegebenen Summenstromwert (I ref) in Abhängigkeit von dem erzeugten Regelsignal (rwj),
■ wobei eine Erhöhung des Adressierungsstroms der geregel- ten Autoadressierungsstromquelle (Iqj) des betreffenden Autoadressierungsbusknotens (SLj) mit einer ersten Zeit- konstante (xi) erfolgt und
■ wobei eine Erniedrigung des Adressierungsstroms der gere- gelten Autoadressierungsstromquelle (Iqj) des betreffen- den Autoadressierungsbusknotens (SLj) mit einer zweiten Zeitkonstante (x2) erfolgt und
■ wobei die zweite Zeitkonstante (x2) kleiner ist als die erste Zeitkonstante (xi) ist;
Vergleichen des Regelwerts (rj) des betreffenden Auto- adressierungsbusknotens (SLj) mit einem Schwellwert (SWj) des betreffenden Autoadressierungsbusknotens (SLj); ■ Einfrieren der Regelung der Adressierungsstromquelle (Iqj) des betreffenden Autoadressierungsbusknotens (SLj) zu ei- nem ersten Zeitpunkt ti nach dem Start des Zeitgebers;
■ Übernahme der zu vergebenden Busknotenadresse vom Busmaster (ECU) als gültige Busknotenadresse des betref- fenden Autoadressierungsbusknotens (SLj), wenn eine Min- destzeit seit dem Start des Zeitgebers vergangen ist und wenn der Vergleich des Regelwerts (rj) mit einem Schwell- wert (SWj) ergibt, dass der Adressierungsstrom der Adres- sierungsstromquelle (Iqj) des betreffenden Autoadressie- rungsbusknotens (SLj) betragsmäßig oberhalb eines Stromschwel Iwertes liegt und Konfiguration des betreffen- den Autoadressierungsbusknotens (SLj) als Standard-Bus- knoten ohne Autoadressierungsfähigkeit mit der zu verge- benen Busknotenadresse als Busknotenadresse des betref- fenden Autoadressierungsbusknotens (SLj) zu einem zwei- ten Zeitpunkt t2 nach dem ersten Zeitpunkt ti, wodurch dieser Autoadressierungsbusknoten (SLj) bis auf Weiteres nicht mehr an folgenden Initialisierungssequenzen tei I- nimmt.
Überprüfung der erfolgreichen Adressvergabe durch den Busmas- ter (ECU);
Ggf. Löschung der Gültigkeit der letzten vergebenen Busknoten- adresse, wodurch die betreffenden Autoadressierungsbusknoten (SLj) sich wieder wie Autoadressierungsbusknoten (SLj) ohne gültige Busknotenadresse verhalten;
Überprüfung ob alle Autoadressierungsbusknoten eine gültige Busknotenadresse erhalten haben;
Durchführung einer weiteren Initialisierungssequenz, wenn nicht alle Autoadressierungsbusknoten eine gültige Busknotenadresse erhalten haben In einer Variante des vorgeschlagenen Verfahrens ist die zweite Zeitkonstante (x2) um einen Faktor größer als 10, bevorzugt größer als 100 kleiner als die erste Zeitkonstante (xi). In einer anderen Variante des Verfahrens hängt die erste Zeitkonstante (xi) innerhalb des betreffenden Autoadressierungsbuskno- tens (SLj) von dem mittels Messmitteln (R2b, Dl, D3) erfassten Werts des Busknotenausgangsstroms (ij) des betreffenden Autoadressierungsbusknotens (SLj) ab. Beispielsweise ist es vorteilhaft, wenn die erste Zeitkonstante (xi) zu Beginn, wenn der Gesamtstrom durch den Bus-Shunt-Widerstand noch klein ist sehr kurz ist und somit die Adressierungsstromquelle des jeweiligen Auto- adressierungsbusknotens sehr schnell den Strom erhöht, während später der Adressierungsstrom der Autoadressierungsstromquelle langsam erhöht wird. Es ist also denkbar, dass die erste Zeitkonstante (xi) innerhalb des betreffen- den Autoadressierungsbusknotens (SLj) von dem mittels Messmitteln (R2b, Dl, D3) erfassten Werts des Busknotenausgangsstroms (ij) des betreffenden Autoadressierungsbusknotens (SLj) in der Art abhängt, dass der Wert der ers- ten Zeitkonstante (xi) unterhalb eines Schwellwerts einen ersten Wert und oberhalb des Schwellwerts einen zweiten Wert besitzt. Ebenso ist es natürlich denkbar, dass die zweite Zeitkonstante (x2) innerhalb des betreffenden Auto- adressierungsbusknotens (SLj) von dem mittels Messmitteln (R2, Dl, D3) er- fassten Werts des Busknotenausgangsstroms (ij) des betreffenden Autoadres- sierungsbusknotens (SLj) abhängt.
Es wird somit ein Datenbussystem mit Busknoten (SL1, SL2, SL2) für einen seriellen Datenbus mit einem Busmaster vorgeschlagen, die jeweils eine Bus- knotenschaltung und mit ein Gehäuse für die Busknotenschaltung mit An- schlüssen (Al, A2, A3) und einen Bus-Shunt-Widerstand (R2b) aufweisen, der jeweils in den Datenbus eingefügt ist. Des Weiteren sollen die Busknotenschal- tungen jeweils eine Adressierungsstromquelle (Iql, Iq2, Iq2) zur Ermittlung der Busposition des Busknotens im Datenbus aufweisen, die einen Adressie- rungsstrom über den dritten Anschluss (A3) des Gehäuses der Busknoten- schaltung des Busknotens (SL1, SL2, SL3) einspeisen kann. Diese zusätzliche Einspeisung des Adressierungsstroms der Adressierungsstromquelle (Iql, Iq2, Iq2) des Busknotens (SL1, SL2, SL3) erfolgt in der Form, dass der Gesamt- ström (il, i 2, i3) durch den Bus-Shunt-Widerstand (R2b) des Busknotens (SL1, SL2, SL3) über ein oder mehrere Anschlüsse (Al, A2) des Gehäuses der Bus- knotenschaltung, die vom dritten Anschluss (A3) des Gehäuses der Buskno- tenschaltung verschieden sind, erfasst wird. Der Gesamtstrom (il, i2, i3) durch den Bus-Shunt-Widerstand (R2b) des Busknotens (SL1, SL2, SL3) wird durch die Busknotenschaltung do geregelt, dass der Gesamtstrom (il, i2, i3) durch den Bus-Shunt-Widerstand (R2 ) des Busknotens (SL1, SL2, SL3) einem vorgegebenen oder berechneten oder sonst wie bestimmten Summenstrom (Iref) entspricht. Die Regelung erfolgt dabei über den besagten Regelkreis (R2 , Dl, D3, F, Iql, Iq2, Iq3). Dabei durchströmt der Adressierungsstrom der Adressierungsstromquelle (Iql, Iq2, Iq2) des Busknotens (SL1, SL2, SL3) den Bus-Shunt-Widerstand (R2 ) des betreffenden Autoadressierungsbusknotens (SL1, SL2, SL3). Eine Variante des vorgeschlagenen Busknotens verfügt dabei über Mittel (R2 , Dl), um den Strom durch den Bus-Shunt-Widerstand (R2 ) u detektieren, was die Erfassung eines Messwerts umfassen kann. Dieser detek- tierte Strom durch den Bus-Shunt-Widerstand (R2 ) kann in der Weise für einen Selbsttest genutzt werden, dass die oben beschriebenen Fehler (z.B. Bus-Shunt-Widerstandsabriss) detektiert werden können. In einer besonders bevorzugten Variante des Autoadressierungsbusknotens erhöht die Adressie- rungsstromquelle (Iql, Iq2, Iq2) den Adressierungsstrom mit einer ersten Zeitkonstante (ti) und erniedrigt ihn mit einer zweiten Zeitkonstante (x2), die kleiner als die erste Zeitkonstante (xi) ist.
Die Erfindung betrifft auch den Mischverbau der in den Figuren 1 und 6 darge- stellten Busknoten in einem Datenbussystem.
Es handelt sich um ein Verfahren zur Vergabe von Adressen in einem seriellen Datenbussystem, das eine Busleitung, einen Busmaster (ECU) und mehrere Busknoten (SL1, SL2, SL3) aufweist. Einerseits ist der Busmaster an die Bus- leitung angeschlossen. Andererseits sind die Busknoten (SL1, SL2, SL3) vom Busmaster (ECU) aus betrachtet aufeinanderfolgend mit der Busleitung ver- bunden. Zumindest einige der Busknoten (SL1, SL2, SL3) speisen in die Bus- leitung jeweils einen zum Busmaster (ECU) fließenden Strom ein. Einer der Busknoten (SL1, SL2, SL3) ist der am nächsten zum Busmaster (ECU) an die Busleitung angeschlossene erste Busknoten (SL1). Die anderen Busknoten (SL2, SL3) sind, bezogen auf die Richtung des zum Busmaster fließenden Storms, stromauf des ersten Busknoten (SL1) an die Busleitung angeschlos- sen. Anders ausgedrückt: Einer der Busknoten (SL1, SL2, SL3) ist der am wei- testen entfernt vom Busmaster (ECU) an die Busleitung angeschlossene letzte Busknoten (SL3). Die anderen Busknoten (SL1, SL2) sind, bezogen auf die Richtung des zum Busmaster (ECU) fließenden Stroms, stromab dieses letzten Busknotens (SL3) an die Busleitung angeschlossen. Zumindest zwei der Bus- knoten (SL1, SL2, SL3) sind als adressierbare Adressier-Busknoten ausgebil- det, denen von dem Busmaster (ECU) in einer Adressierphase jeweils eine Adresse zugeordnet wird. Weitere der Busknoten (SL1, SL2, SL3) können als Standard-Busknoten mit einer vor der Durchführung der Adressierphase be- reits festgelegten Adresse ausgebildet sein. Unter den Adressier-Busknoten befindet sich mindestens ein erster Adressier-Busknoten eines ersten Typs und mindestens ein zweiter Adressier-Busknoten eines vom ersten Typ ver- schiedenen zweiten Typs. Jedem Adressier-Busknoten vom ersten Typ und jedem Adressier-Busknoten vom zweiten Typ ist jeweils ein elektrisch in die Busleitung geschaltetes Strom messmittel (R2a, R2b) zugeordnet. Jeder Adres- sier-Busknoten vom ersten Typ und jeder Adressier-Busknoten vom zweiten Typ weist eine von dem betreffenden Adressier-Busknoten ansteuerbare Adressierstromquelle (Iql, Iq2, Iq3) auf. In die Busleitung ist von jedem Adressier-Busknoten des ersten Typs ein erster Adressierstrom und von jedem Adressier-Busknoten des zweiten Typs ein im Vergleich zum ersten Adressier- strom größerer zweiter Adressierstrom einspeisbar. Bei zumindest bei jedem zweiten Adressier-Busknoten des zweiten Typs durchfließt der eigene, in die Busleitung eingespeiste zweite Adressierstrom das dem jeweiligen Adressier- Busknoten des zweiten Typs zugeordnete Strom messmittel. Der zweite Adres- sierstrom ist steuerbar und maximal gleich oder maximal im Wesentlichen gleich dem in der Adressierphase maximal zulässigen, zu dem Busmaster (ECU) fließenden Maximaladressiergesamtstrom. In der Adressierphase speist jeder noch nicht adressierte Adressier-Busknoten des ersten Typs und jeder noch nicht adressierte Adressier-Busknoten des zweiten Typs seinen Adres- sierstrom in die Busleitung ein. In jedem noch nicht adressierten Adressier- Busknoten des zweiten Typs, relativ zu dem stromauf an die Busleitung min- destens ein weiterer noch nicht adressierter Adressier-Busknoten des zweiten Typs und/oder mindestens ein noch nicht adressierter Adressier-Busknoten des ersten Typs angeschlossen ist, wird detektiert, dass das dem betreffenden und nicht adressierten Adressier-Busknoten des zweiten Typs zugeordnete Strom messmittel (R2b) bereits von einem Strom, der gleich oder im Wesentli- chen gleich dem Wert des maximalen Adressiergesamtstroms ist, durchflossen wird, obwohl der von dem betreffenden noch nicht adressierten Adressier-Bus- knoten des zweiten Typs aktuell eingespeiste Adressierstrom kleiner ist als der Wert des zweiten Adressierstroms. Jeder derartige Adressier-Busknoten des zweiten Typs sowie jeder stromab eines derartigen Adressier-Bus des zweiten Typs zwischen diesem und dem Busmaster an die Busleitung angeschlossene Adressierbusknoten des ersten Typs und/oder Adressier-Busknoten des zwei- ten Typs nimmt an der sich anschließenden Adressvergabe nicht teil. Das wei- tere Adressierverfahren wird unter den sich stromauf dieser nicht an der Adressiervergabe teilnehmenden Adressier-Busknoten des zweiten Typs be- findlichen Adressier-Busknoten des ersten Typs und/oder Adressier-Busknoten des zweiten Typs durchgeführt, indem der jeweils am weitesten entfernt vom Busmaster (ECU) stromauf an die Busleitung angeschlossene Adressier-Bus- knoten eine Adresse erhält und jeder so adressierte Adressier-Busknoten nach durch den Busmaster (ECU) erfolgter Zuweisung seiner Adresse nicht mehr am weiteren Adressierverfahren teilnimmt. Ein Adressier-Busknoten des ersten Typs wird dadurch als der am weitesten entfernt von dem Busmaster (ECU) stromauf an die Busleitung angeschlossener, noch nicht adressierter Adres- sier-Busknoten identifiziert, dass dieser Adressier-Busknoten mit Hilfe des ihm zugeordneten Strommessmittel keinen Adressstrom in der Busleitung oder einen Busstrom, der kleiner ist als der erste Adressierstrom, misst. Ein Adres- sier-Busknoten des zweiten Typs wird dadurch als der am weitesten entfernt von dem Busmaster stromauf an die Busleitung angeschlossener, noch nicht adressierter Adressier-Busknoten identifiziert, dass dieser Adressier-Busknoten mit Hilfe des ihm zugeordneten Strommessmittel einen Adressierstrom in der Busleitung misst, der gleich oder im Wesentlichen gleich dem zweiten Adres- sierstrom ist.
Eine Variante dieses Verfahrens ist dadurch gekennzeichnet, dass die Strom- messmittel der Adressier-Busknoten jeweils als ohmsche Widerstände real i- siert sind, wobei der Wert des das Strom messmittel eines Adressier-Buskno- tens des ersten Typs repräsentierenden ohmschen Widerstands um mindes- tens das 2-Fache, besser das 5-fache, besser das 10-fache, besser das 20-fa- che, besser das 50-fache bis 500-Fache des Werts der das Strommessmittel eines Adressier-Busknotens des zweiten Typ repräsentierenden ohmschen Wi- derstands beträgt.
Als Beispiel soll hier erwähnt werden, dass die Shunt-Widerstände der Adres- sier-Busknoten des zweiten Typs beispielsweise 200 mQ betragen können, während die Shunt-Widerstände der Adressier-Busknoten des ersten Typs bei- spielsweise 1,25 W betragen können.
Eine Variante dieses Verfahrens ist dadurch gekennzeichnet, dass das Strom- messmittel eines Adressier-Busknotens vom ersten Typ als in einer integrier- ten Schaltung , auch IC genannt, dieses Adressier-Busknotens als integrierter Widerstand (R2a) ausgebildet ist und dass das Strommessmittel eines Adres- sier-Busknotens vom zweiten Typ als Parallelschaltung aus einem in einem IC dieses Adressier-Busknotens integrierten Widerstand (R2a) und einem außer- halb des IC angeordneten externen Widerstand (R2b) ausgebildet ist, wobei die jeweils mit den integrierten Widerständen (Ra) versehenen ICs der Adres- sier-Busknoten beider Typen gleich sind.
Eine letzte Variante dieses Verfahrens ist dadurch gekennzeichnet, dass der erste Adressierstrom ein x-tel des zweiten Adressierstroms beträgt, mit x gleich 2 oder größer als 2 und vorzugsweise zwischen 2 und 15, insbesondere gleich 9. Das vorgeschlagene Verfahren und die vorgeschlagene Vorrichtung ermögli- chen einen teilweisen Selbsttest der Busknoten und des Datenbussystems.
Im Gegensatz zu den vorausgegangenen Vorrichtungen und Methoden aus dem Stand der Technik arbeitet das vorgeschlagene Verfahren somit mit ei- nem im wesentlichen konstanten Busknotenausgangsstrom in der Adressver- gabephase, der für alle Autoadressierungsbusknoten bis auf Fertigungs- Schwankungen von konstruktiv eingestellten Parametern im Wesentlichen für alle Autoadressierungsbusknoten gleich sein sollte. Hierdurch werden EMV-Ab- strahlungen wie in der DE-B-10 2010 026 431, die einen sägezahnähnlichen Stromverlauf zeigt, von vornherein vermieden.
Außerdem kann dieser Adressierungsstrom nun sehr groß oder zumindest ma ximal gewählt werden. Dies ermöglicht eine entsprechende Reduktion der Wi- derstandswerte der Bus-Shunt-Widerstände (R2), da nur ein Adressierungs- strom über diese Widerstände zusammen mit dem Grundstrom fließt. Hier- durch kann erreicht werden, dass ein LIN-Bussystem nach erfolgreicher Been- digung aller Initialisierungsdurchläufe nur noch Busknoten umfasst, die sich dem LIN-Standard entsprechend verhalten.
Durch die Trennung des Messpfades der Regelung vom Einspeisepunkt des Adressierungsstromes wird der Einfluss der Bond-Drähte minimiert und der Wert der Bus-Shunt-Widerstände kann noch weiter abgesenkt werden, was zu einer weiter verbesserten Eigenschaft hinsichtlich der EMV Stabilität führt.
Ein Mischverbau von Busknoten entsprechend den Figuren 1 und 6 ist möglich.
Die Erfindung wird nachfolgend anhand diverser Ausführungsbeispiele näher erläutert. Im Einzelnen zeigen dabei :
Fig. 1 vereinfacht, schematisch ein Bussystem, wobei die Messung des
Summenstroms durch die Messung des Summenstroms an einem Shunt-Widerstand im Busausgang des jeweiligen Autoadressierungs- busknotens (SL1, SL2, SI3) erfolgt, Fign. 2 bis 4
den Verlauf der Ausgangsströme (il, i2, i3) der Busknoten (SL1, SL2, SI3) und der Ströme der Adressierungsstromquellen (Iql, Iq2, Iq3) für verschiedene Zeitkonstanten der Regelung,
Fig. 5 die beanspruchte Version mit getrennten Messpunkten für den Span- nungsabfall über den Bus-Shunt-Widerstand (R2b) und dem Einspei- sepunkten der jeweiligen Adressierungsströme der Adressierstrom- quellen (Iql, Iq2, Iq3) der Busknoten (SL1, SL2, SL3),
Fig. 6 ähnlich wie Fig. 5 ein Datenbussystem mit einem externen Bus- Shunt-Widerstand (R2b), dem ein interner Bus-Shunt-Widerstand (R2a) parallel geschaltet ist und der Teil der Busknotenschaltung ist und sich innerhalb des Gehäuses (GH1, GH2, GH3) des jeweiligen Busknotens (SL1, SL2, SI3) befindet,
Fign. 7 bis 10
verschiedene Ausgestaltungen von Busknoten mit erfindungsgemä- ßen Gehäusen für die Busknotenschaltung und die Adressierstrom- quellen sowie interne Strom messmittel und Auswerteschaltungen für die Strommessmittel.
Fig. 1 zeigt vereinfacht und schematisch ein Bussystem.
Zu Beginn der Autoadressierung signalisiert der Busmaster (ECU) an alle Auto- adressierungsbusknoten, dass die Busknotenadressen vergeben werden sollen. Die folgende Adressvergabe ist in Adressvergabephasen aufgespalten, wobei in jeder Adressvergabephase genau mittels eines Initialisierungsdurchlaufs bevorzugt genau ein Autoadressierungsbusknoten, nämlich der letzte der Au- toadressierungsbusknoten (SL1, SL2, SI3) vom Busmaster (ECU) aus in der Busknotenkette, der noch keine Busknotenadresse erhalten hat, eine gültige Busknotenadresse vom Busmaster (ECU) erhält. Bevorzugt übermittelt der Busmaster mittels eines sogenannten Broadcast-Kommandos an alle Auto- adressierungsbusknoten die Anzahl der Standard-Busknoten, die sich vor den Autoadressierungsbusknoten (Sil, SI2, SI3), also zwischen diesen und dem Busmaster (ECU) befinden oder einen maximalen Adressierungsstrompegel. Selbstverständlich kann dieser maximale Adressierungsstrompegel Ia max auch den Busknoten einprogrammiert sein, da die Bus-Topologie ja typischerweise konstruktiv und nicht betriebsbedingt ist und daher vorhersagbar ist. Hierbei wird festgelegt, welcher Summenstrom (Iref) durch den internen Bus-Shunt- Widerstand (R2a) fließen soll.
Zu Beginn jeder Adressvergabephase schließt der Busmaster (ECU) seinen Schalter (SB) wieder für eine vorbestimmte Adressierungszeit TA. Bei dieser Stromsenke (SB) des Busmasters (ECU) handelt es sich in der Regel in Wirk- lichkeit um eine komplexere Struktur, die auch einen Buskurzschluss detektie- ren kann und hier nur vereinfacht wieder gegeben ist. Auf diese Weise stellt der Busmaster (ECU) eine Stromsenke für den Adressierungsstrom der Auto- adressierungsstromquellen und die Busknotengrundströme der Busknoten in der folgenden Adressvergabephase bereit. Die autoadressierungsfähigen Auto- adressierungsbusknoten (SL1), (SL2) und (SL3) registrieren, dass der Daten- bus gegen Masse gezogen wird und öffnen ihre jeweiligen Schalter S1 und S2. Damit speisen die Autoadressierungsbusknoten (SL1, SI2, SI3) keinen Buskno- tengrundstrom mehr in den Datenbus ein.
Nach Versteichen eines ersten Zeitraums (dtl) bestimmen die Autoadressie- rungsbusknoten den Grundstrom durch den jeweiligen Bus-Shunt-Widerstand (R2) durch vermessen des Spannungsabfalls über diesen Bus-Shunt-Wider- stand (R2). Dieser Spannungsabfall kann beispielsweise als Offset-Spannungs- wert in einer Sample-And-Hold-Schaltung zwischen gespeichert werden und durch eine Subtrahierer Schaltung in der Folge von dem dann später gemesse- nen Spannungsabfall über den Bus-Shunt-Widerstand (R2) abgezogen werden. Hierdurch wird sichergestellt, dass nur der vom jeweiligen Grundstrom abwei- chende Busstrom, der auf dem Adressierungsstrom der Autoadressierungsbus- knoten, für die Adressvergabe und die Regelung der Adressierungsstromquel- len (Iql, Iq2, Iq3) genutzt wird.
Diese Phase wird nach Verstreichen eines zweiten Zeitraums (dt2) beendet.
Alle Autoadressierungsbusknoten, die noch keine gültige Busknotenadresse besitzen, erfassen den vom Grundstrom abweichenden Strom durch ihren je- weiligen Bus-Shunt-Widerstand (R2) und regeln auf Basis dieses so erhaltenen Busstrommesswerts nun im Anschluss daran ihre jeweilige Adressierungs- Stromquelle (Iql, Iq2, Iq3) so aus, dass der Strom durch ihren jeweiligen in- ternen Bus-Shunt-Widerstand (R2a) der zuvor ermittelten oder vorgegebenen Stromsumme (Iref) entspricht. Hierzu verfügt der jeweilige Autoadressierungs- busknoten über Messmittel (R2, Dl, D3), um die reale Stromsumme in Form des jeweiligen Busknotenausgangsstroms (il, i2, i3) in Richtung Busmaster (ECU) zu ermitteln. Hierbei wird der Spannungsabfall über den internen Bus- Shunt-Widerstand (R2a) erfasst und bevorzugt nach Abzug des Spannungs- werts für den Busgrundstrom als Stromsummensignal weiterverarbeitet. Wie bereits erläutert, wird das so erzeugte Stromsummensignal in einem vorzugs- weise nichtlinearen Filter (Fl) zu einem Regelsignal gefiltert. Dieses wird mit einem Referenzwert (Ref) durch eine Differenzverstärkerstufe verglichen, was einem Vergleich des jeweiligen Busknotenausgangsstroms (il, i 2, i 3) mit ei- nem Referenzstrom (Iref) in seiner Wirkung gleichkommt. Bei der Einstellung oder Berechnung des Referenzstroms (Iref) wird also in Wirklichkeit typischer- weise dieser Referenzwert (Ref) festgelegt. Dieser Vergleich kann vor und nach der Filterung im Filter (F) erfolgen. Bevorzugt handelt es sich um eine Differenzbildung. Auch kann nach diesem Vergleich eine weitere Filterung er- folgen, die in den Figuren nicht eingezeichnet ist. Der so ermittelte Regelwert (rwl, rw2, rw3) steuert dann die jeweilige Adressierungsstromquelle (Iql, Iq2, Iq3) des jeweiligen Autoadressierungsbusknotens (SL1, SL2, SL3).
Da die Stromsumme am Ausgang des jeweiligen Autoadressierungsbusknotens (SL1, SI2, SI3) immer konstant sein soll, liefert schließlich nur der letzte Auto- adressierungsbusknoten (SL3) elektrischen Strom in den Datenbus, während alle anderen Adressierungsstromquellen (Iql, Iq2) der anderen Autoadressie- rungsbusknoten (SL1, SI2) durch die Regler (R2, Dl, D3, F) der anderen Auto- adressierungsbusknoten (SL1, SI2) herunter geregelt sind. Dies hat zur Folge, dass der Regelwert (rw3) des letzten Busknotens (SL3) sich durch die Regel- werte (rwl, rw2) der anderen Busknoten (SL1, SI2) darin unterscheidet, dass er die Adressierungsstromquelle (Iq3) seines Busknotens (SL3) voll aufsteuert, während die Regelwerte (rwl, rw2) der vorausgehenden Busknoten (SL1, SL2) solche Werte haben, dass sie ihre Adressierungsstromquellen (Iql, Iq2) her- unterregeln. Somit kann jeder Busknoten (SL1, SL2, SL3) diesen Regelwert (rwl, rw2, rw3) mit einem vorzugsweise in etwa gleichen Schwellwert (SW) vergleichen.
Diese Phase endet nach einem dritten Zeitraum (dt3).
Das Ende dieser Adressierungsphase ist bevorzugt durch das Öffnen des Stromsenkenschalters (SB) gekennzeichnet. Hierdurch wird der Datenbus wie- der gegen Versorgungsspannung gebracht. Die Busknoten (SL1, SL2, SL3) frieren dann bevorzugt den Stand ihres jeweiligen Regelwerts (rwl, rw2, rw3) ein und werten ihn im Vergleich zum besagten Schwellwert (SW) aus und ent- scheiden dann auf dieser Basis, ob sie der letzte Autoadressierungsbusknoten (hier SL3) in der Busknotenkette (SL1, SL2, SL3) sind oder ein vorausgehen- der Autoadressierungsbusknoten (SL1, SL2). Sind sie der letzte Busknoten (SL3), so übernehmen sie die ganz zu Beginn vom Busmaster (ECU) signali- sierte, zu vergebende Busadresse, die sie vorzugsweise in einem geeigneten Speicher für diesen Fall nach dem Empfang abgespeichert haben. An weiteren Adressierungsphasen in Form von Initialisierungsdurchläufen nimmt dieser Autoadressierungsbusknoten (SL3) dann nicht mehr teil. Dies bedeutet, dass dieser Autoadressierungsbusknoten (SL3) dann keinen Adressierungsstrom mittels seiner Adressierungsstromquelle (Iq3) mehr in den Datenbus einspeist. Selbstverständlich übernimmt er die vom Busmaster (ECU) angebotenen wei- teren Busadressen dann ebenso nicht mehr, da er ja über eine gültige Bus- adresse verfügt und sich wie ein Standard-busknoten bis zum ungültig werden seiner gültigen Busknotenadresse verhalten soll. Die Busknotenadresse eines Autoadressierungsbusknotens wird beispielsweise ungültig, z.B. bei einem Spannungseinbruch der Betriebsspannung unter einen Betriebsspannungs- schwellwert oder beispielsweise aufgrund deines Befehls des Busmasters oder aufgrund einer anderen Signalisierung.
Bevorzugt prüft der Busmaster am Ende eines jeden Initialisierungsdurchlaufs die erfolgreiche Adressvergabe.
Es folgt dann die Adressierungsphase in Form eines folgenden I nitial isierungs- durchlaufs, in der der nächste nunmehr letzte noch nicht adressierte Auto- adressierungsbusknoten (SL2) seine gültige Busadresse auf gleiche Weise er- hält. Der Ablauf erfolgt analog. An weiteren Adressierungsphasen in Form von folgenden Initialisierungsdurchläufen nimmt dieser Autoadressierungsbuskno- ten (SL2) dann so wie der zuerst mit einer gültigen Busknotenadresse verse- hene Autoadressierungsbusknoten (SL3) auch nicht mehr teil. Er verhält sich dann wie ein Standard-Busknoten. Dies bedeutet, dass er keinen Adressie- rungsstrom mittels seiner Adressierungsstromquelle (Iq2) mehr in den Daten- bus einspeist. Selbstverständlich übernimmt er die vom Busmaster (ECU) an- gebotenen weiteren zu vergebenden Busadressen dann ebenfalls nicht mehr, da er ja dann über eine gültige Busadresse verfügt. Dies wird fortgesetzt, bis alle Autoadressierungsbusknoten eine gültige Busknotenadresse erhalten ha- ben.
Fig. 2 zeigt den Verlauf des Ausgangsstroms (il) des ersten Busknotens (SL1), des Ausgangsstroms (i 2) des zweiten Busknotens (SL2) und des Ausgangs- stroms (i3) des dritten Busknotens (SL3). Außerdem zeigt sie den Strom (IIJntern) der Adressierungsstromquelle (Iql) des ersten Busknotens (SL1), den Strom (I2_intern) der Adressierungsstromquelle (Iq2) des zweiten Bus- knotens (SL2) und den Strom (I3_intern) der Adressierungsstromquelle (Iq3) des dritten Busknotens (SL3). Hier sind die Zeitkonstanten für Heraufregelung der Adressierungsstromquellen und Herunterregelung der Adressierungsstrom- quellen in etwa gleich. Es kommt zu einem Überschwinger. Gut zu erkennen ist, dass der Strom (IIJntern) der Adressierungsstromquelle (Iql) des ersten Busknotens (SL1) und der Strom (I2_intern) der Adressierungsstromquelle (Iq2) des zweiten Busknotens (SL2) von den Reglern dieser Autoadressie- rungsbusknoten herunter geregelt werden, während der Strom (I3_intern) der Adressierungsstromquelle (Iq3) des dritten Busknotens (SL3) auf den Refe- renzwert geregelt wird. Die Zeit zum Einschwingen wird anders als in der DE- B-10 2010 026 431 nur durch die erste Zeitkonstante (ti) bestimmt.
Fig. 3 zeigt den Verlauf des Ausgangsstroms (il) des ersten Busknotens (SL1), des Ausgangsstroms (i 2) des zweiten Busknotens (SL2) und des Ausgangs- stroms (i3) des dritten Busknotens (SL3). Außerdem zeigt sie den Strom (IIJntern) der Adressierungsstromquelle (Iql) des ersten Busknotens (SL1), den Strom (I2_intern) der Adressierungsstromquelle (Iq2) des zweiten Bus- knotens (SL2) und den Strom (I3_intern) der Adressierungsstromquelle (Iq3) des dritten Busknotens (SL3). Hier sind die Zeitkonstanten für Heraufregelung der Adressierungsstromquellen in etwa zehnmal so lang wie die Zeitkonstan- ten für die Herunterregelung der Adressierungsstromquellen. Es kommt zu einem minimalen Überschwinger.
Fig. 4 zeigt den Verlauf des Ausgangsstroms (il) des ersten Busknotens (SL1), des Ausgangsstroms (i 2) des zweiten Busknotens (SL2) und des Ausgangs- stroms (i3) des dritten Busknotens (SL3). Außerdem zeigt sie den Strom (IIJntern) der Adressierungsstromquelle (Iql) des ersten Busknotens (SL1), den Strom (I2_intern) der Adressierungsstromquelle (Iq2) des zweiten Bus- knotens (SL2) und den Strom (I3Jntern) der Adressierungsstromquelle (Iq3) des dritten Busknotens (SL3). Hier sind die Zeitkonstanten für Heraufregelung der Adressierungsstromquellen in etwa hundertmal so lang wie die Zeitkon- stanten für die Herunterregelung der Adressierungsstromquellen. Es kommt zu keinem Überschwinger.
Fig. 5 zeigt die beanspruchte Version mit getrennten Messpunkten für den Spannungsabfall über den Bus-Shunt-Widerstand (R2b) und dem Einspeise- punkten der jeweiligen Adressierungsströme der Adressierstromquellen (Iql, Iq2, Iq3) der Busknoten (SL1, SL2, SL3). Der interne Bus-Shunt-Widerstand (R2a) der Figur 1 ist nun durch einen externen Bus-Shunt-Widerstand (R2b) er- setzt. Dieser jeweilige externe Bus-Shunt-Widerstand (R2b) ist aber sehr wohl noch Teil des jeweiligen Busknotens (SL1, SL2, SI3). Der jeweilige erste Diffe- renz Verstärker (Dl) erfasst aber nun über den ersten Anschluss (Al) des Ge- häuses der Busknotenschaltung des jeweiligen Busknotens (SL1, SL2, SL3) und über den zweiten Anschluss (A2) des Gehäuses der Busknotenschaltung des jeweiligen Busknotens (SL1, SL2 SL3) den jeweiligen Spannungsabfall über den jeweiligen externen Bus-Shunt-Widerstand (R2 ). Der erste An- schluss (Al) des Gehäuses der Busknotenschaltung des jeweiligen Busknotens (SL1, SL2, SL3) und der zweite Anschluss (A2) des Gehäuses der Busknoten- schaltung des jeweiligen Busknotens (SL1, SL2, SL3) werden nicht durch den jeweiligen Adressierungsstrom der jeweiligen Adressierungsstromquelle (Iql, Iq2, Iq3) des jeweiligen Busknotens (SL1, SL2, SL3) durchströmt. Damit wird das Eingangssignal des ersten Differenz Verstärkers (Dl) des jeweiligen Bus- knotens (SL1, SL2, SL3) nicht durch Spannungsabfälle z.B. über Bonddrähte verfälscht.
Fig. 6 entspricht der Fig. 5 wobei dem externen bus-Shunt-Widerstand (R2 ) ein internen Bus-Shunt-Widerstand (R2a) parallel geschaltet ist, der Teil der Busknotenschaltung ist und sich innerhalb des Gehäuses (GH1, GH2, GH3) des jeweiligen Busknotens (SL1, SL2, SI3) befindet. Es handelt sich also um eine Mischform zwischen Figur 1 und Figur 5, die ausdrücklich Teil des Beanspru- chungsumfangs ist. Bevorzugt wird für den inneren Bus-Shunt-Widerstand (R2a) eines Busknotens ein um einen Faktor von mindestens 2, besser mindes- tens 5, besser mindestens 10, besser mindestens 20, besser mindestens 50, besser mindestens 100, besser mindestens 200, besser mindestens 500 grö- ßerer Widerstandswert als für den Widerstandswert des externen Bus-Shunt- Widerstands (R2 ) des jeweiligen Busknotens vorgesehen.
Erfindungsgemäß vorteilhaft existieren zwei Typen von adressierbaren Bus- knoten (nachfolgend auch Adressier-Busslaves genannt), und zwar einerseits durch den Ort der Adressierstromeinspeisung in die Busleitung und anderer- seits durch die Größe ihrer Busshunts bzw. ihrer Strommessmittel. In Fig. 7 ist ein erstes Ausführungsbeispiel eines Adressier-Busslaves 60 vom zweiten Typ gezeigt. Die Adressierstromquelle 28 ist, vom Busmaster 12 aus betrachtet, hinter dem Strommessmittel 18 des Adressier-Busslaves 60 vom zweiten Typ angeordnet. Sie speist also den Adressierstrom an einer Stelle in die Buslei- tung 14 ein, so dass das Strom messmittel 18 die Summe aus bereits über die Busleitung 14 geliefertem Busstrom und Adressierstrom erfasst.
Die Besonderheit besteht nun darin, dass unter Verwendung der gleichen Au- toadressier-ICs 62, wie sie auch für Adressier-Busslaves vom ersten Typ ein- gesetzt werden, ein Adressier-Busslave 60 vom zweiten Typ aufgebaut werden kann. Das besagte Autoadressier-IC 62 weist ein Gehäuse GH mit dem inte- grierten Busshunt 20 auf. Zwischen die beiden beidseitig dieses Busshunts 20 aus dem IC herausgeführten und mit der Busleitung 14 verbundenen An- schlussleitungen 64,66 ist nun der zweite Busshunt 24 geschaltet. Damit er- gibt sich als wirksamer Busshunt die Parallelschaltung aus den beiden Buss- hunts 20 und 24, so dass per Definition dieser sich ergebende Busshunt, also das Strommessmittel 18, einen geringeren ohmschen Widerstand aufweist als die Busshunts 20, also die Strommessmittel 16 der Adressier-Busslaves vom ersten Typ.
Im Ausführungsbeispiel gemäß Fig. 7 wird der Adressierstrom über eine kom- binierte EMV-Schutz- und Filterschaltung 68 in die Busleitung 14 eingespeist. Durch einen Mess Verstärker 70, der wie die Adressierstromquelle 28 in dem Gehäuse GH angeordnet ist, welche die Anschlussleitungen 64, 66 und die dritte Anschlussleitung (in diesem Fall über die Schutz- und Filterschaltung 68 führend) vorgesehen sind, wird der Spannungsabfall über der Parallelschaltung aus den Busshunts 20 und 24, also über dem effektiven Busshunt erfasst, und das Ausgangssignal des Mess Verstärkers 70 wird gegebenenfalls nach einer Signalverarbeitung zur Steuerung der Adressierstromquelle 28 genutzt, so dass sich in Höhe des Anschlusses des Busslave 60 vom zweiten Typ in der Busleitung 14 der Strom Ison einstellt. Über die Schutz- und Filterschaltung 68 erfolgt im Übrigen nach Adressvergabe und damit während des normalen Bus- systembetriebs die Kommunikation über die Busleitung 14 mit dem Busslave. In Fig. 8 ist ein alternatives Ausführungsbeispiel eines Adressier-Busslaves 60' vom zweiten Typ gezeigt. Im Unterschied zum Ausführungsbeispiel nach Fig. 7 wird hier auf den integrierten Busshunt 20 verzichtet. Das Strom messmittel 18 umfasst also als einzigen Busshunt den Busshunt 24, der, wie auch im Ausfüh- rungsbeispiel nach Fig. 7, in die Busleitung 14 geschaltet ist.
Fig. 9 zeigt eine weitere Variante eines Adressier-Busslaves 60" vom zweiten Typ. In diesem Ausführungsbeispiel sind aus dem Adressier-IC 62" lediglich zwei Leitungen herausgeführt, wobei der in Höhe des Adressier-Busslaves 60" fließende Busstrom als Spannungsabfall über dem einzigen vorhandenen Buss- hunt 24 und der kombinierten EMV-Schutz- und Filterschaltung 68 gemessen wird. Schließlich zeigt Fig. 10 ein viertes Ausführungsbeispiel eines Adressier-Buss- lave 60"' vom zweiten Typ. Das Autoadressier-IC 62" weist wiederum den in- tegrierten Busshunt 20 auf. Wie im Ausführungsbeispiel gemäß Fig. 10 wird der in Höhe des Adressier-Busslave 60'" fließende Busstrom als Spannungsab- fall über der Parallelschaltung aus dem integrierten Busshunt 20 und der Rei- henschaltung aus dem Busshunt 24 und der kombinierten Schutz- und Filter- schaltung 68 gemessen.
Bezuqszeichenliste
Dl erster Differenz Verstärker;
D2 zweiter Differenz Verstärker;
D3 dritter Differenz Verstärker;
DB Datenbus;
ECU Busmaster;
F nichtlineares Filter eines Autoadressierungsbusknotens (SL1, SL2,
SL3);
Iql geregelte Adressierungsstromquelle des ersten Autoadressierungsbus- knotens(SLl), die den Adressierungsstrom des ersten Autoadressie- rungsbusknotens(SLl) liefert;
11 Busknotenausgangsstrom des ersten Autoadressierungsbusknotens
(SL1);
Iq2 geregelte Adressierungsstromquelle des zweiten Autoadressierungs- busknotens(SL2), die den Adressierungsstrom des zweiten Autoadres- sierungsbusknotens(SL2) liefert;
12 Busknotenausgangsstrom des zweiten Autoadressierungsbusknotens
(SL2);
Iq3 geregelte Adressierungsstromquelle des dritten Autoadressierungsbus- knotens(SL3), die den Adressierungsstrom des dritten Autoadressie- rungsbusknotens(SL3) liefert;
13 Busknotenausgangsstrom des dritten Autoadressierungsbusknotens
(SL3);
\4 Busknotenausgangsstrom des vierten Autoadressierungsbusknotens
(SL4);
Iref vorgegeben Stromsumme für die Busknotenausgangsströme;
RI Hilfs-Shunt Widerstand eines Autoadressierungsbusknotens (SL1, SL2, SL3);
R2a interner Bus-Shunt Widerstand eines Autoadressierungsbusknotens (SL1, SL2, SL3) innerhalb des Gehäuses der Busknotenschaltung des Busknotens (SL1, SL2, SL3); R2b externer Bus-Shunt Widerstand eines Autoadressierungsbusknotens (SL1, SL2, SL3) Außerhalb des Gehäuses der Busknotenschaltung des Busknotens (SL1, SL2, SL3);
Rec Empfänger für die Daten auf dem Datenbus. Die Busknotenschaltung innerhalb eines Busknotens (SL1, SL2, SI3) verarbeitet die Daten am Ausgang des Empfängers weiter. Diese weiterverarbeitenden Teilvor- richtungen innerhalb der jeweiligen Busknotenschaltung der jeweiligen Busknoten sind zur Vereinfachung in den Figuren nicht eingezeichnet; Ref Referenz wert;
rwl Regelwert des ersten Autoadressierungsbusknotens (SL1);
rw2 Regelwert des zweiten Autoadressierungsbusknotens (SL2);
rw3 Regelwert des dritten Autoadressierungsbusknotens (SL3);
51 erster Schalter eines Autoadressierungsbusknotens (SL1, SL2, SL3);
52 zweiter Schalter eines Autoadressierungsbusknotens (SL1, SL2, SL3);
53 dritter Schalter eines Autoadressierungsbusknotens (SL1, SL2, SL3);
SB Schalter;
SL1 erster Autoadressierungsbusknoten;
SL2 zweiter Autoadressierungsbusknoten;
SL3 dritter Autoadressierungsbusknoten;
SL4 vierter Autoadressierungsbusknoten;
60 Adressier-Busknoten
60' Adressier-Busknoten
60" Adressier-Busknoten
60"' Adressier-Busknoten
62 Autoadressier-IC
62" Autoadressier-IC
64 Anschlussleitung
66 Anschlussleitung
68 EMV-Schutz- und Filterschaltung
70 Messverstärker

Claims

Ansprüche
1. Verfahren zur Vergabe von Busadressen innerhalb eines seriellen Daten- busses aus einer Kette von Busknoten (SL1, SL2, SL3) und einem Bus- master (ECU),
wobei die Busknoten (SL1, SL2, SL3) Autoadressierungsbusknoten oder Standard-Busknoten sein können,
wobei der Datenbus einen Busmaster (ECU) aufweist,
wobei jeder Busknoten (SL2, SL3) einen vorausgehenden Busknoten
(SL1, SL2) aufweist, wenn er nicht der erste Busknoten (SL1) ist, wobei jeder Busknoten (SL2, SL3) mit seinem vorausgehenden Bus- knoten (SL1, SL2) durch den Datenbus verbunden ist, wenn er nicht der erste Busknoten (SL1) ist,
wobei der erste Busknoten (SL1) mit dem Busmaster (ECU) durch den Datenbus verbunden ist,
wobei jeder Busknoten (SL2, SL3) einen Busknotenausgangsstrom (i2, i 3) an seinen vorausgehenden Busknoten (SL1, SI2) über einen Busknoten-Ausgang sendet, wenn er nicht der erste Busknoten (SL1) ist,
wobei der erste Busknoten (SL1,) einen Busknotenausgangsstrom (il) an den Busmaster (ECU) über einen Busknoten-Ausgang sendet, wobei jeder Busknoten (SL1, SL2) einen Busknoteneingangsstrom (i2, i 3) von seinen nachfolgenden Busknoten (SL2, SI3) über einen Busknoten Eingang empfängt, wenn er nicht der letzte Busknoten (SL3) ist, und
wobei jeder Busknoten (SL1, SL2, SL3) zumindest ein Messmittel (R2b) und ein Gehäuse (GH1, GH2, GH3) mit einer Busknotenschal- tung, die eine Auswerteschaltung für das Messmittel (R2b) und eine Adressierungsstromquelle (Iqs) aufweist, und mit Anschlüssen (Al, A2, A3) aufweist,
mit folgenden Schritten
Bestimmung des maximalen Adressierungsstroms (Ia max),
Durchführen einer Initialisierungssequenz für jeden Autoadressie- rungsbusknoten (SL1, SI2, SL3), der noch keine gültige Busknoten- adresse besitzt, bis sämtliche Autoadressierungsbusknoten (Sil, SI2, SI3) über eine gültige Busknotenadresse verfügen, mit folgenden Schritten :
Signalisieren einer zu vergebenden Busadresse an alle Autoadres- sierungsbusknoten,
Durchführen der folgenden Schritte durch alle Autoadressierungs- busknoten (SL1, SL2, SL3), im Folgenden als betreffender Auto- adressierungsbusknoten (SLj) bezeichnet:
Empfangen des besagten Autoadressierungskommandos vom Busmaster (ECU) durch den betreffenden Autoadressierungs- busknoten (SLj),
Empfangen der zu vergebenden Busadresse vom Busmaster (ECU) durch den betreffenden Autoadressierungsbusknoten (SLj),
Ausschalten gegebenenfalls vorhandener Busknotengrund- stromquellen (Sl, R3, dl) innerhalb des jeweiligen Autoadres- sierungsbusknotens (SLj),
Empfangen eines Startsignals für die Vergabe der zu verge- benden Busadresse vom Busmaster (ECU) durch den betref- fenden Autoadressierungsbusknoten (SLj) und Start eines Zeitgebers durch den betreffenden Autoadressierungsbuskno- ten (SLj),
Einspeisen des von den nachfolgenden Busknoten (SL(j + l), SL(j+2)...) empfangenen Buseingangsstroms (iü+i)) in den Busknotenausgang des betreffenden Autoadressierungsbus- knotens (SLj) als Teil des Busausgangsstroms (ij) des betref- fenden Autoadressierungsbusknotens (SLj),
Erfassen des Werts des Busknotenausgangsstroms (ij) des be- treffenden Autoadressierungsbusknotens (SLj) mittels Mess- mitteln (R2b, Dl, D3),
Erzeugen eines Regelsignals (rwj) aus dem erfassten Wert des Busknotenausgangsstroms (ij) des betreffenden Autoadressie- rungsbusknotens (SLj) mittels Mitteln zum Regeln (F), Ausregeln des Busknotenausgangsstroms (ij) durch den be- treffenden Autoadressierungsbusknoten (SLj), mittels einer geregelten Autoadressierungsstromquelle (Iqj), deren Adres- sierungsstrom einen Anteil des Busausgangsstromes (ij) dar- stellt, auf einen vorgegebenen Summenstromwert (Iref) in Ab- hängigkeit von dem erzeugten Regelsignal (rwj),
wobei eine Erhöhung des Adressierungsstroms der geregelten Autoadressierungsstromquelle (Iqj) des betreffenden Auto- adressierungsbusknotens (SLj) mit einer ersten Zeitkonstante (xi) erfolgt,
wobei eine Erniedrigung des Adressierungsstroms der gere- gelten Autoadressierungsstromquelle (Iqj) des betreffenden Autoadressierungsbusknotens (SLj) mit einer zweiten Zeitkon- stante (x2) erfolgt,
wobei die zweite Zeitkonstante (x2) kleiner ist als die erste Zeitkonstante (xi),
Vergleichen des Regelwerts (rj) des betreffenden Autoadres- sierungsbusknotens (SLj) mit einem Schwellwert (SWj) des betreffenden Autoadressierungsbusknotens (SLj),
Einfrieren der Regelung der Adressierungsstromquelle (Iqj) des betreffenden Autoadressierungsbusknotens (SLj) zu ei- nem ersten Zeitpunkt (ti) nach dem Start des Zeitgebers, Übernahme der zu vergebenden Busknotenadresse vom Bus- master (ECU) als gültige Busknotenadresse des betreffenden Autoadressierungsbusknotens (SLj), wenn eine Mindestzeit seit dem Start des Zeitgebers vergangen ist und wenn der Vergleich des Regelwerts (rj) mit einem Schwellwert (SWj) er- gibt, dass der Adressierungsstrom der Adressierungsstrom- quelle (Iqj) des betreffenden Autoadressierungsbusknotens (SLj) betragsmäßig oberhalb eines Stromschwellwertes liegt, und
Konfigurieren des betreffenden Autoadressierungsbusknotens (SLj) als Standard-Busknoten ohne Autoadressierungsfähig- keit mit der zu vergebenen Busknotenadresse als Busknoten- adresse des betreffenden Autoadressierungsbusknotens (SLj) zu einem zweiten Zeitpunkt (t2) nach dem ersten Zeitpunkt (ti), wodurch dieser Autoadressierungsbusknoten (SLj) bis auf Weiteres nicht mehr an folgenden Initialisierungssequenzen teilnimmt,
Überprüfen der erfolgreichen Adressvergabe durch den Busmaster (ECU),
Überprüfen, ob sämtliche Autoadressierungsbusknoten eine gülti- ge Busknotenadresse erhalten haben, und
Durchführen einer weiteren Initialisierungssequenz, wenn nicht alle Autoadressierungsbusknoten eine gültige Busknotenadresse erhalten haben,
wobei das Einspeisen des von den nachfolgenden Busknoten (SLü+i), SL(j+2)...) empfangenen Buseingangsstroms (iü+i)) in den Busknotenausgang des betreffenden Autoadressierungsbuskno- tens (SLj) als Teil des Busausgangsstroms (ij) des betreffenden Autoadressierungsbusknotens (SLj) über einen dritten Anschluss (A3) des Gehäuses (GHj) der Busknotenschaltung des Busknotens (SLj) erfolgt und
wobei das Erfassen des Werts des Busknotenausgangsstroms (ij) des betreffenden Autoadressierungsbusknotens (SLj) durch das Messmittel (R2b, Dl, D3) über einen ersten Anschluss (Al) und einen zweiten Anschluss (A2) des Gehäuses (GHj) der Busknoten- schaltung des Busknotens (SLj) erfolgt, die vom dritten Anschluss (A3) des Gehäuses (GHj) der Busknotenschaltung des Busknotens (SLj) verschieden sind.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die zweite Zeitkonstante (x2) kleiner ist als die erste Zeitkonstante (xi), nämlich um einen Faktor größer als 10.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die zweite Zeitkonstante (x2) von dem durch Messmittel (R2b, Dl, D3) erfass- ten Wert des Busknotenausgangsstroms (ij) des betreffenden Autoadres- sierungsbusknotens (SLj) abhängt.
4. Verfahren nach einem oder mehreren der Ansprüche 1 bis 3, dadurch ge- kennzeichnet, dass die erste Zeitkonstante (xi) von dem durch Messmittel (R2b, Dl, D3) erfassten Wert des Busknotenausgangsstroms (ij) des be- treffenden Autoadressierungsbusknotens (SLj) abhängt.
5. Verfahren nach einem oder mehreren der Ansprüche 1 bis 4, dadurch ge- kennzeichnet, dass die erste Zeitkonstante (xi) von dem durch Messmittel (R2b, Dl, D3) erfassten Wert des Busknotenausgangsstroms (ij) des be- treffenden Autoadressierungsbusknotens (SLj) in der Art abhängt, dass der Wert der ersten Zeitkonstante (xi) unterhalb eines Schwellwerts Bus- knotenausgangsstroms (ij) einen ersten Wert und oberhalb des Schwell- werts einen zweiten Wert annimmt.
6. Busknoten (SL1, SL2, SL2) für einen seriellen Datenbus mit einem Bus- master, mit
einer Busknotenschaltung,
einem Gehäuse für die Busknotenschaltung mit Anschlüssen (Al, A2, A3) und
einem Bus-Shunt-Widerstand (R2 ), der in den Datenbus eingefügt ist,
wobei die Busknotenschaltung eine Adressierungsstromquelle (Iql, Iq2, Iq2) zur Ermittlung der Busposition des Busknotens (SL1, SL2, SL2) im Datenbus umfasst, die einen Adressierungsstrom über den dritten Anschluss (A3) des Gehäuses der Busknotenschlatung des Busknotens (SL1, SL2, SL3) in den Datenbus geregelt zusätzlich ein- speisen kann, wobei diese zusätzliche Einspeisung des Adressierungsstroms der Adressierungsstromquelle (Iql, Iq2, Iq2) des Busknotens (SL1, SL2, SL3) in der Form erfolgt,
dass der Gesamtstrom (il, i2, i3) durch den Bus-Shunt-Widerstand (R2b) des Busknotens (SL1, SL2, SL3) über ein oder mehrere An- schlüsse (Al, A2) des Gehäuses der Busknotenschaltung, die vom dritten Anschluss (A3) des Gehäuses der Busknotenschaltung ver- schieden sind, erfasst wird,
dass der Gesamtstrom (il, i2, i3) durch den Bus-Shunt-Widerstand (R2b) des Busknotens (SL1, SL2, SL3) durch die Busknotenschaltung so geregelt wird, dass der Gesamtstrom (il, i 2, i3) durch den Bus- Shunt-Widerstand (R2 ) des Busknotens (SL1, SL2, SL3) einem vor- gegebenen oder berechneten oder sonst wie bestimmten Summen strom (Iref) entspricht, und
wobei der Adressierungsstrom der Adressierungsstromquelle (Iql, Iq2, Iq2) der Busknotenschaltung des Busknotens den Bus-Shunt-Wi- derstand (R2 ) des Busknotens (SL1, SL2, SL3) in Richtung auf den Busmaster durchströmt.
7. Busknoten nach Anspruch 6, dadurch gekennzeichnet, dass der Buskno- ten über Mittel (R2 , Dl) verfügt, um den Strom durch den Bus-Shunt- Widerstand (R2b) zu detektieren.
8. Busknoten nach Anspruch 7, dadurch gekennzeichnet, dass der detektier- te Strom durch den Bus-Shunt-Widerstand (R2 ) für einen Selbsttest ver- wendbar ist.
9. Busknoten nach einem oder mehreren der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass die Adressierungsstromquelle (Iql, Iq2, Iq2) den Adressierungsstrom mit einer ersten Zeitkonstante (ti) erhöht und mit ei- ner zweiten Zeitkonstante (x2) erniedrigt, die kleiner als die erste Zeit- konstante (xi) ist.
10. Verfahren zur Vergabe von Adressen in einem seriellen Datenbussystem, das eine Busleitung, einen Busmaster (ECU) und mehrere Busknoten (SL1, SL2, SL3) aufweist,
wobei
einerseits der Busmaster (ECU) an die Busleitung angeschlossen ist und
andererseits die Busknoten (SL1, SL2, SL3) vom Busmaster (ECU) aus betrachtet aufeinanderfolgend mit der Busleitung verbunden sind, wobei zumindest einige der Busknoten (SL1, SL2, SL3) in die Buslei- tung jeweils einen zum Busmaster (ECU) fließenden Strom einspeisen und
wobei
einer der Busknoten (SL1, SL2, SL3) der am nächsten zum Busmas- ter an die Busleitung angeschlossene erste Busknoten (SL1) ist und wobei die anderen Busknoten (SL2, SL3), bezogen auf die Richtung des zum Busmaster (ECU) fließenden Storms, stromauf des ersten Busknotens (SL1) an die Busleitung angeschlossen sind oder, anders ausgedrückt,
wobei einer der Busknoten (SL1, SL2, SL3) der am weitesten entfernt vom Busmaster (ECU) an die Busleitung angeschlossene letzte Bus- knoten (SL3) ist und
wobei die anderen Busknoten, bezogen auf die Richtung des zum Busmaster fließenden Stroms, stromab dieses letzten Busknotens an die Busleitung angeschlossen sind,
wobei zumindest zwei der Busknoten (SL1, SL2, SL3) als adressierbare Adressier-Busknoten ausgebildet sind,
denen von dem Busmaster in einer Adressierphase jeweils eine Adresse zugeordnet wird,
wobei weitere der Busknoten (SL1, SL2, SL3) als Standard-Busknoten mit einer vor der Durchführung der Adressierphase bereits festgelegten Adresse ausgebildet sein können,
wobei sich unter den Adressier-Busknoten mindestens ein erster Adres- sier-Busknoten eines ersten Typs befindet, wobei sich unter den Adressier-Busknoten mindestens ein zweiter Adres- sier-Busknoten eines vom ersten Typ verschiedenen zweiten Typs befin- det,
wobei jedem Adressier-Busknoten vom ersten Typ und vom zweiten Typ ein elektrisch in die Busleitung geschaltetes Strom messmittel (R2a, R2b) zugeordnet ist,
wobei jeder erste und jeder zweite Adressier-Busknoten eine von dem betreffenden Adressier-Busknoten ansteuerbare Adressierstromquelle (Iql, Iq2, Iq3) aufweist,
wobei in die Busleitung von jedem ersten Adressier- Busknoten ein erster Adressierstrom und von jedem zweiten Adressier- Busknoten ein im Ver- gleich zum ersten Adressierstrom größerer zweiter Adressierstrom ein- speisbar ist,
wobei zumindest bei jedem zweiten Adressier- Busknoten der eigene, in die Busleitung eingespeiste zweite Adressierstrom das dem jeweiligen zweiten Adressier- Busknoten zugeordnete Strom messmittel durchfließt, wobei der zweite Adressierstrom steuerbar und maximal gleich oder ma ximal im Wesentlichen gleich dem in der Adressierphase maximal zulässi- gen, zu dem Busmaster (ECU) fließenden Maximaladressiergesamtstrom ist,
wobei in der Adressierphase jeder noch nicht adressierte erste und jeder noch nicht adressierte zweite Adressier- Busknoten seinen Adressierstrom in die Busleitung einspeist,
wobei in jedem noch nicht adressierten zweiten Adressier- Busknoten, re- lativ zu dem stromauf an die Busleitung mindestens ein weiterer noch nicht adressierter zweiter Adressier- Busknoten und/oder mindestens ein noch nicht adressierter erster Adressier- Busknoten angeschlossen ist, detektiert wird,
dass das dem betreffenden und nicht adressierten zweiten Adressier- Busknoten zugeordnete Strommessmittel bereits von einem Strom, der gleich oder im Wesentlichen gleich dem Wert des maximal Adres- siergesamtstrom ist, durchflossen wird, obwohl der von dem betreffenden noch nicht adressierten zweiten Adressier- Busknoten aktuell eingespeiste Adressierstrom kleiner ist als der Wert des zweiten Adressierstroms,
wobei jeder derartige zweite Adressier- Busknoten sowie jeder stromab eines derartigen zweiten Adressier- Busknotens zwischen diesem und dem Busmaster an die Busleitung angeschlossene erste und/oder zweite Adressier- Busknoten an der sich anschließenden Adressvergabe nicht teilnimmt,
wobei das weitere Adressierverfahren unter den sich stromauf dieser nicht an der Adressiervergabe teilnehmenden zweiten Adressier-Buskno- tens befindlichen ersten und/oder zweiten Adressier-Busknotens durchge- führt wird,
indem der jeweils am weitesten entfernt vom Busmaster stromauf an die Busleitung angeschlossene Adressier-Busknoten eine Adresse er- hält und jeder so adressierte Adressier-Busknoten nach durch den Busmaster (ECU) erfolgter Zuweisung seiner Adresse nicht mehr am weiteren Adressierverfahren teilnimmt,
wobei ein Adressier-Busknoten vom ersten Typ dadurch als der am wei- testen entfernt von dem Busmaster (ECU) stromauf an die Busleitung an- geschlossener, noch nicht adressierter Adressier-Busknoten identifiziert wird,
dass dieser Adressier-Busknoten mit Hilfe des ihm zugeordneten Strommessmittel keinen Adressstrom in der Busleitung oder einen Busknoten, der kleiner ist als der erste Adressierstrom, misst, und wobei ein Adressier-Busknoten vom zweiten Typ dadurch als der am wei- testen entfernt von dem Busmaster (ECU) stromauf an die Busleitung an- geschlossener, noch nicht adressierter Adressier-Busknoten identifiziert wird,
dass dieser Adressier-Busknoten mit Hilfe des ihm zugeordneten Strommessmittel einen Adressierstrom in der Busleitung misst, der gleich oder im Wesentlichen gleich dem zweiten Adressierstrom ist.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die Strom- messmittel der Adressier-Busknoten jeweils als ohmsche Widerstände (R2a, R2b) realisiert sind, wobei der Wert des das Strommessmittel eines Adressier-Busknotens vom ersten Typ repräsentierenden ohmschen Wi- derstands um mindestens das 2-Fache bis 20-Fache des Werts der das Strom messmittel eines Adressier-Busknotens vom zweiten Typ repräsen- tierenden ohmschen Widerstands beträgt.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass das Strom- messmittel eines Adressier-Busknotens vom ersten Typ als in einem IC dieses Adressier-Busknotens integrierter Widerstand (R2a) ausgebildet ist und dass das Strom messmittel eines Adressier-Busknotens vom zweiten Typ als Parallelschaltung aus einem in einen IC dieses Adressier-Buskno- tens integrierten Widerstand (R2a) und einem außerhalb des IC angeord- neten externen Widerstand (R2b) ausgebildet ist, wobei die jeweils mit den integrierten Widerständen versehenen ICs der Adressier-Busknoten beider Typen gleich sind.
13. Verfahren nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass der erste Adressierstrom ein x-tel des zweiten Adressierstroms be- trägt, mit x gleich 2 oder größer als 2 und vorzugsweise zwischen 2 und 15, insbesondere gleich 9.
14. Datenbussystem, insbesondere serielles Datenbussystem mit
einem Datenbus (DB),
mehreren Busknoten (SL1, SL2, SL3), die an den Datenbus (DB) an- geschlossen sind,
einem Busmaster (ECU), der an den Datenbus (DB) angeschlossen ist,
wobei der Datenbus (DB) pro Busknoten (SL1, SL2, SL3) ein Strom- messmittel (R2b) aufweist, mittels dessen der am Anschluss des be- treffenden Busknotens (SL1, SL2, SL3) an den Datenbus (DB) in die- sem stromab zum Busmaster (ECU) fließende Strom, und zwar insbe- sondere zum Zweck der automatischen Vergabe von Adressen an die Busknoten (SL1, SL2, SL3) ermittelbar ist,
wobei jeder Busknoten (SL1, SL2, SL3), der für die automatische Adressvergabe ausgelegt ist, eine einen Adressstrom liefernde Adressstromquelle (Iql, Iq2, Iq3) aufweist, die während der Adress- vergabe Prozedur aktivierbar ist und nach der Vergabe der Adresse an den betreffenden Busknoten (SL1, SL2, SL3) deaktiviert ist, wobei jeder für die automatische Adressvergabe ausgelegte Buskno- ten (SL1, SL2, SL3) eine Messeinrichtung zur Erfassung eines den Busstrom repräsentierenden Messwerts durch das ihm zugeordnete Strommessmittel aufweist,
wobei die Adressierstromquelle (Iql, Iq2, Iq3) zumindest einiger der für die automatische Adressvergabe ausgelegten Busknoten (SL1, SL2, SL3) den Adressierstrom stromauf des dem Busknoten (SL1, SL2, SL3) zugeordneten Strommessmittel (R2b) in den Datenbus (DB) einspeist, und zwar über eine von der elektrischen Verbindung der Messeinrichtung mit dem Strommessmittel (R2b) separate elek- trische Leitung,
wobei zumindest einer der Busknoten (SL1, SL2, SL3), der eine Adressierstromquelle (Iql, Iq2, Iq3) aufweist, ein Gehäuse (GH) für die dem Strom messmittel zugeordnete Messeinrichtung und die Adressierstromquelle (Iql, Iq2, Iq3) aufweist,
wobei das Gehäuse (GH) mit drei getrennten Anschlüssen versehen ist,
wobei zwei der Anschlüsse mit dem Strom messmittel verbunden und insbesondere beidseitig des Strommessmittels mit dem Datenbus (DB) verbunden sind, und
wobei die Adressierstromquelle (Iql, Iq2, Iq3) durch den dritten An- schluss des Gehäuses (GH) mit dem Datenbus (DB) verbunden ist.
15. Datenbussystem nach Anspruch 14, dadurch gekennzeichnet, dass in dem Gehäuse (GH) eines Busknoten (SL1, SL2, SL3) ferner ein internes Strom messmittel (R2a) angeordnet ist, das parallel zum dem Busknoten (SL1, SL2, SL3) zugeordnete Strom messmittel (R2b) des Datenbus (DB) parallel geschaltet ist.
16. Datenbussystem nach Anspruch 14 oder 15, dadurch gekennzeichnet, dass das oder jedes Strommessmittel (R2a, R2b) ein Busshunt-Wider- stand ist.
17. Datenbussystem nach einem der Ansprüche 14 bis 16, dadurch gekenn- zeichnet, dass über die elektrische Verbindung des dritten Anschlusses des Gehäuses (GH) mit dem Datenbus (DB) auch die Datenkommunikati- on des betreffenden Busknotens (SL1, SL2, SL3) mit dem Datenbus (DB) erfolgt.
18. Busknoten für einen Datenbus, insbesondere ein serieller Datenbus (DB), mit den Merkmalen eines der Ansprüche 14 bis 17.
PCT/EP2019/054887 2018-02-27 2019-02-27 Datenbussystem und vergabe von busadressen in einem derartigen datenbussystem WO2019166503A2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE112019000222.8T DE112019000222A5 (de) 2018-02-27 2019-02-27 Datenbussystem und Vergabe von Busadressen in einem derartigen Datenbussystem

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018104489.5 2018-02-27
DE102018104489.5A DE102018104489A1 (de) 2018-02-27 2018-02-27 Selbsttestfähiges Bussystem und Verwendung dieser Selbsttestfähigkeit zur Vergabe von Busknotenadressen mit Mischverbaumöglichkeit

Publications (2)

Publication Number Publication Date
WO2019166503A2 true WO2019166503A2 (de) 2019-09-06
WO2019166503A3 WO2019166503A3 (de) 2019-10-24

Family

ID=65724360

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2019/054887 WO2019166503A2 (de) 2018-02-27 2019-02-27 Datenbussystem und vergabe von busadressen in einem derartigen datenbussystem

Country Status (2)

Country Link
DE (2) DE102018104489A1 (de)
WO (1) WO2019166503A2 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113949692A (zh) * 2021-09-27 2022-01-18 北京三快在线科技有限公司 地址分配方法、装置、电子设备及计算机可读存储介质
CN114017118A (zh) * 2021-10-12 2022-02-08 天地（常州）自动化股份有限公司 用于多回路矿用防爆开关的多功能编址装置及其编址方法
EP3961998A1 (de) * 2020-08-05 2022-03-02 Rockwell Automation Technologies, Inc. Automatische vorrichtungsordnung
CN115086278A (zh) * 2022-08-19 2022-09-20 上海泰矽微电子有限公司 一种lin总线***及其从机自动寻址的方法
CN115150222A (zh) * 2022-09-02 2022-10-04 上海泰矽微电子有限公司 一种lin总线自动分配节点地址的方法、***及soc

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3703344B1 (de) 2019-02-27 2021-05-12 Elmos Semiconductor SE Verfahren zur schaffung der möglichkeit der überprüfung der korrektheit von zuvor an busknoten eines seriellen datenbussystems vergebenen adressen
DE102020113332A1 (de) 2020-05-18 2021-11-18 Elmos Semiconductor Se Abwärtskompatibles Bussystem mit niedrigem Buswiderstand mit der Fähigkeit zur Vergabe der Busknotenadressen mittels AMR- oder GMR Messmitteln
DE102022210907B3 (de) 2022-10-14 2024-01-11 Elmos Semiconductor Se Datenverarbeitungsvorrichtung zur verbindung mit einem kommunikationsbus eines kraftfahrzeugs und verfahren zum betreiben der datenverarbeitungsvorrichtung

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040078097A1 (en) 2001-02-26 2004-04-22 Christophe Bruzy Method of identifying nodes in a computer network in a motor vehicle air conditioning installation
DE10147512B4 (de) 2001-09-26 2004-08-26 Elmos Semiconductor Ag Verfahren zur Adressierung der Teilnehmer eines Bussystems
EP1490772B1 (de) 2002-05-02 2005-06-01 ELMOS Semiconductor AG Verfahren zum adressieren der teilnehmer eines bussystems mittels identifizierungsströmen
DE102010026431A1 (de) 2010-07-06 2012-01-12 Jörg Hartzsch Verfahren zur Adresszuteilung an Teilnehmer eines Bussystems
US20140000957A1 (en) 2012-05-08 2014-01-02 Perlos(Guangzhou) Electronic Components Co., Ltd. Method for forming integrated component and formed integrated component
US20160010948A1 (en) 2014-03-22 2016-01-14 Samantha Larue Gerdes Concealed carry purse
US9331866B2 (en) 2012-04-20 2016-05-03 Nxp B.V. Network communications apparatus, system, and method
DE102017122365B3 (de) 2017-09-26 2018-07-19 Elmos Semiconductor Aktiengesellschaft Selbsttestfähiges Bussystem und Verwendung dieser Selbsttestfähigkeit zur Vergabe von Busknotenadressen

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8122159B2 (en) * 2009-01-16 2012-02-21 Allegro Microsystems, Inc. Determining addresses of electrical components arranged in a daisy chain
GB201217558D0 (en) * 2012-10-02 2012-11-14 Melexis Technologies Nv Method for addressing the participants of a bus system
US9588155B2 (en) * 2014-10-16 2017-03-07 Freescale Semiconductor, Inc. Current detection circuit with over-current protection

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040078097A1 (en) 2001-02-26 2004-04-22 Christophe Bruzy Method of identifying nodes in a computer network in a motor vehicle air conditioning installation
DE10147512B4 (de) 2001-09-26 2004-08-26 Elmos Semiconductor Ag Verfahren zur Adressierung der Teilnehmer eines Bussystems
EP1490772B1 (de) 2002-05-02 2005-06-01 ELMOS Semiconductor AG Verfahren zum adressieren der teilnehmer eines bussystems mittels identifizierungsströmen
DE102010026431A1 (de) 2010-07-06 2012-01-12 Jörg Hartzsch Verfahren zur Adresszuteilung an Teilnehmer eines Bussystems
DE102010026431B4 (de) 2010-07-06 2012-06-28 Jörg Hartzsch Verfahren zur Adresszuteilung an Teilnehmer eines Bussystems
US9331866B2 (en) 2012-04-20 2016-05-03 Nxp B.V. Network communications apparatus, system, and method
US20140000957A1 (en) 2012-05-08 2014-01-02 Perlos(Guangzhou) Electronic Components Co., Ltd. Method for forming integrated component and formed integrated component
US20160010948A1 (en) 2014-03-22 2016-01-14 Samantha Larue Gerdes Concealed carry purse
DE102017122365B3 (de) 2017-09-26 2018-07-19 Elmos Semiconductor Aktiengesellschaft Selbsttestfähiges Bussystem und Verwendung dieser Selbsttestfähigkeit zur Vergabe von Busknotenadressen

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3961998A1 (de) * 2020-08-05 2022-03-02 Rockwell Automation Technologies, Inc. Automatische vorrichtungsordnung
CN113949692A (zh) * 2021-09-27 2022-01-18 北京三快在线科技有限公司 地址分配方法、装置、电子设备及计算机可读存储介质
CN114017118A (zh) * 2021-10-12 2022-02-08 天地（常州）自动化股份有限公司 用于多回路矿用防爆开关的多功能编址装置及其编址方法
CN114017118B (zh) * 2021-10-12 2023-11-03 天地（常州）自动化股份有限公司 用于多回路矿用防爆开关的多功能编址装置及其编址方法
CN115086278A (zh) * 2022-08-19 2022-09-20 上海泰矽微电子有限公司 一种lin总线***及其从机自动寻址的方法
CN115150222A (zh) * 2022-09-02 2022-10-04 上海泰矽微电子有限公司 一种lin总线自动分配节点地址的方法、***及soc
CN115150222B (zh) * 2022-09-02 2022-12-16 上海泰矽微电子有限公司 一种lin总线自动分配节点地址的方法、***及soc

Also Published As

Publication number Publication date
DE112019000222A5 (de) 2020-08-27
DE102018104489A1 (de) 2019-08-29
WO2019166503A3 (de) 2019-10-24

Similar Documents

Publication Publication Date Title
DE102017122365B3 (de) Selbsttestfähiges Bussystem und Verwendung dieser Selbsttestfähigkeit zur Vergabe von Busknotenadressen
WO2019166503A2 (de) Datenbussystem und vergabe von busadressen in einem derartigen datenbussystem
DE102018104488A1 (de) Selbsttestfähiges Bussystem und Verwendung dieser Selbsttestfähigkeit zur Vergabe von Busknotenadressen mit Mischverbaumöglichkeit
EP3493479B1 (de) Verfahren zum einspeisen von adressierungsströmen durch busknoten eines seriellen datenbussystems und busknoten für ein derartiges datenbussystem
EP3496341B1 (de) Verfahren zur steuerung eines seriellen datenbussystems und busknoten für ein derartiges datenbussystem
EP1490772B1 (de) Verfahren zum adressieren der teilnehmer eines bussystems mittels identifizierungsströmen
EP2080334A1 (de) Vorrichtung zum sensieren eines fehlerstromes in einem feldbussystem
DE102013008308A1 (de) System und Verfahren zur Adressierung von Vorrichtungen, die mit einem Bussystem, insbesondere einem LIN-Bus, verbunden sind
DE102017118567A1 (de) Verfahren zum Betreiben einer Sensoranordnung in einem Kraftfahrzeug auf Basis eines DSI-Protokolls
EP2542946A1 (de) Schaltschranküberwachungseinrichtung
DE102017012179A1 (de) Selbsttestfähiges Bussystem und Verwendung dieser Selbsttestfähigkeit zur Vergabe von Busknotenadressen
EP3748599B1 (de) Verfahren zum betrieb und tests eines gefahrenmeldesystems mit einem bussystem, melder zum anschluss an ein bussystem und gefahrenmeldesystem mit einem bussystem.
EP1684457B1 (de) Spannungsversorgungsvorrichtung für einen Buskoppler und entsprechendes Betriebsverfahren
DE102019104787A1 (de) Selbsttestfähiges Bussystem und Verwendung dieser Selbsttestfähigkeit zur Vergabe von Busknotenadressen mit Mischverbaumöglichkeit
DE102018104873A1 (de) Vorrichtung zur Ansteuerung elektrischer und/oder elektronischer Komponenten eines Kfz-Moduls und ein derartiges Kfz-Modul mit automatischer Moduladressierung über Powerline
DE102018010267A1 (de) Selbsttestfähiges Bussystem und Verwendung dieser Selbsttestfähigkeit zur Vergabe von Busknotenadressen mit Mischverbaumöglichkeit
DE102018124279A1 (de) Abwärtskompatibles Bussystem mit niedrigem Buswiderstand mit der Fähigkeit zur Vergabe der Busknotenadressen ohne oder mit niederohmigen Bus-Shunt
WO2019121383A1 (de) Verfahren zum selbsttest, datenbusanordnung und verwendung
DE102006048109A1 (de) CAN-Steuergerät, CAN-Bussystem und Kraftfahrzeug
EP2765713A1 (de) Verfahren zum Bereitstellen von Strom für mindestens einen an ein Busgerät angeschlossenen Verbraucher und Vorschalteinrichtung für einen Verbraucher
DE102022210907B3 (de) Datenverarbeitungsvorrichtung zur verbindung mit einem kommunikationsbus eines kraftfahrzeugs und verfahren zum betreiben der datenverarbeitungsvorrichtung
DE102018104858A1 (de) Vorrichtung zur Ansteuerung elektrischer und/oder elektronischer Komponenten eines Kfz-Moduls und ein derartiges Kfz-Modul mit automatischer Moduladressierung über eine Interruptleitung
DE102018104862A1 (de) Vorrichtung zur Ansteuerung elektrischer und/oder elektronischer Komponenten eines Kfz-Moduls und ein derartiges Kfz-Modul mit automatischer Moduladressierung und Bus-Shunt-Überbrückungsschaltern
EP3893607B1 (de) Verfahren zur ortsgenauen automatischen adressierung von bus-teilnehmern in einem differentiellen zweidrahtdatenbussystem und differentielles zweidrahtdatenbussystem
DE102019120210A1 (de) Abwärtskompatibles Bussystem mit niedrigem Buswiderstand mit der Fähigkeit zur Vergabe der Busknotenadressen ohne oder mit niederohmigen Bus-Shunt mittels zumindest zeitweise zeitlich konstanten Magnetfeldern

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19709855

Country of ref document: EP

Kind code of ref document: A2

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112019000222

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19709855

Country of ref document: EP

Kind code of ref document: A2