WO2019078377A1 - Ion trap electrode forming method, and device using same - Google Patents

Ion trap electrode forming method, and device using same Download PDF

Info

Publication number
WO2019078377A1
WO2019078377A1 PCT/KR2017/011491 KR2017011491W WO2019078377A1 WO 2019078377 A1 WO2019078377 A1 WO 2019078377A1 KR 2017011491 W KR2017011491 W KR 2017011491W WO 2019078377 A1 WO2019078377 A1 WO 2019078377A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
ion trap
intersection
ion
segment
Prior art date
Application number
PCT/KR2017/011491
Other languages
French (fr)
Korean (ko)
Inventor
권영대
김태현
조동일
박윤재
이민재
Original Assignee
아이디 퀀티크 에스.에이.
서울대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아이디 퀀티크 에스.에이., 서울대학교 산학협력단 filed Critical 아이디 퀀티크 에스.에이.
Priority to PCT/KR2017/011491 priority Critical patent/WO2019078377A1/en
Publication of WO2019078377A1 publication Critical patent/WO2019078377A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J49/00—Particle spectrometers or separator tubes
    • H01J49/26—Mass spectrometers or separator tubes
    • H01J49/34—Dynamic spectrometers
    • H01J49/42—Stability-of-path spectrometers, e.g. monopole, quadrupole, multipole, farvitrons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/14—Manufacture of electrodes or electrode systems of non-emitting electrodes

Definitions

  • Embodiments of the present invention relate to a method for optimizing the structure of an electrode for forming an ion trap to prevent a peripheral potential of an area where at least two ion traps intersect from being distorted.
  • Embodiments of the present invention provide a method for optimizing the ion trap electrode structure by pixelating a region of a polygon into a plurality of polygons to represent an electrode structure around the junction, the present invention relates to a method for preventing heating and shortening of life.
  • Ion traps are one of the platforms that can implement quantum information processing technologies, and the ions trapped by ion traps can form strong coupling with each other without being influenced by the external environment. Since the concept of application to quantum computers was introduced in 1995, ion traps have been actively studied from research groups around the world and are attracting attention as the most promising platform for the implementation of quantum computer and quantum communication technologies.
  • the shape of the electric field generated by the ion trap may vary depending on the shape and arrangement of the ion trap electrode. However, the electric field generated by the four electrodes e1, e2, e3, and e4, It is possible to explain in the form of.
  • 1 is a conceptual diagram for explaining the principle of a three-dimensional ion trap.
  • the charged particles are detected at the middle point between the electrodes (e1, e2, e3, e4) ). ≪ / RTI >
  • Fig. 1 (c) is a view showing the opening of the panda-motive potential formed between the electrode rods e1, e2, e3 and e4.
  • the voltage is applied so that V1 > V2 without grounding the electrodes e1 and e4, so that ions can be trapped in the region indicated by the traps in Fig. 1 (a).
  • FIG. 2 (a) is a conceptual view for explaining the design principle of a two-dimensional ion trap
  • FIG. 2 (b) is a view showing a direction of an electric field and a motive potential according to the direction of the generated electric field.
  • FIG. 2 (a) shows a method of conformal mapping of a three-dimensional electrode to a two-dimensional plane.
  • the black portion located on the circumference of FIG. 2 (a) represents the voltage applied to the RF electrode and the rest of the circumference is grounded.
  • At the bottom of the circumference there is a reference plane for creating a new electrode, which is tangent to the circumference.
  • the points located at both ends of each electrode are extended in the tangential direction of the circumference, and then projected on the reference plane to create a new electrode.
  • the two-dimensional ion traps generated in this manner trap ions at the same positions as the positions at which the three-dimensional ion trap captures ions.
  • FIG. 2 (b) is a diagram showing a two-dimensional ion trap designed by using the method (a) of FIG. 2 and thus the motive potential by the pander. At this time, RF voltage is applied to two black filled electrodes, and both sides of each electrode are grounded.
  • FIG. 3 is a plan view showing the shape of a large-scale ion trap integrated structure including an intersection structure.
  • circles denote regions where ion traps intersect, and no separate design technique is considered for peripheral electrodes for forming ion traps.
  • Such an ion trap structure was first proposed by Kielpinski et al in 2002. The ion trap structure divides the region of the ion trap into the region where the quantum information is stored on the ion trap and the region where the ion qubit performs the interaction, The main aim was to make.
  • Kielpinski et al. Proposed using this to integrate multiple planar ion traps into one space to expand ion traps.
  • FIG. 4A is a graph showing the distribution of the motive potential in the interval between AB shown in FIG. 4A
  • FIG. 4B is a graph showing the distribution of the motive potential in the interval between AB shown in FIG. c) is a graph showing a change in the magnitude of the minimum value of the motive potential in the interval between AB shown in Fig. 4 (a).
  • FIG. 4 (a) shows an example of an intersection structure in which planar ion traps are orthogonal.
  • 4A when the electrode structures for two linear ion traps are simply orthogonal, as shown in FIG. 4B, the motive potential of the pander from the point A to the point B is The height of the movement path of the ions is not constant.
  • Fig. 4 (c) is a graph showing the potential barrier according to the distance from the center of the intersection trap in the structure shown in Fig. 4 (a).
  • the potential barrier serves to inhibit the movement of ions.
  • the change in the height of the movement path and the change in the potential barrier can cause the ions to heat up or to leave the ion trapping point.
  • Such ion heating and ion withdrawal mean loss of quantum information. Therefore, it is necessary to optimize the structure of the electrode so as to minimize the amount of ion height variation and the amount of potential barrier variation in the crossing region of the ion trap.
  • FIG. 5 is a graph showing the relationship between the RF electrode side of an intersection trap (junction-trap) divided into 16 sections in a National Institute of Standards and Technology (NIST) group, (Y-junction trap).
  • FIG. 6 shows an X-junction trap applied to minimize the ion heating while varying the length of the RF electrode width at each point and defining seven points on the RF electrode in the GTRI group (Georgia Tech Research Institute) Fig.
  • These conventional techniques have shown superior performance to a simple rectangular structure, but since the optimized element is limited to several vertex positions, the shape of the electrode that can be represented is limited to a zigzag shape. Also, when using conventional optimization techniques, there is a high probability that an electrode having a vertex with an excessively small internal angle is generated. Since the electrode shape having a vertex having a small internal angle is difficult to be manufactured through a semiconductor process, it is necessary to prevent the formation of the electrode having such a shape in advance.
  • Embodiments of the present invention are directed to a method of forming an ion trap electrode capable of minimizing formation of a sharp electrode pattern unfavorable to a fine process and maximizing the shape of an electrode capable of being expressed and minimizing ion heating,
  • the main purpose is to provide.
  • a method of forming an optimal intersection electrode for an ion trap intersection where at least two ion movement paths meet comprising the steps of: establishing an intersection area by setting a reference point and an area of the intersection electrode; Area setting process; An intersection area segment forming step of forming at least one segment by dividing the intersection area into polygons having at least one kind and size; And assigning an address to each of the at least one segment to determine whether each of the at least one segment operates as an RF electrode to form a first electrode shape, A method for forming an ion trap electrode is provided.
  • a semiconductor device comprising: a semiconductor substrate formed to have a first surface, a second surface, and a predetermined thickness; And a DC electrode formed on a portion of the first surface; And a RF electrode formed on a portion of the first surface on which the DC electrode is not formed and applied with a voltage of a predetermined frequency from the outside, wherein the DC electrode and the RF electrode have at least one kind and size
  • the ion trap device is formed of polygonal segments.
  • a method for forming an ion trap electrode using a polygonal segment which can utilize the entire electrode region as an object of optimization, regardless of the number and position of the outermost corner points of the electrode, and an apparatus using the same There is an effect that can be.
  • a conventional ion trap electrode structure optimization technique can be reproduced as it is, but also a twisted structure such as a twig, a bent structure such as a hook, It is possible to form an ion trap electrode structure having various structures such as a structure having an ion trap electrode structure.
  • the electrode structure optimized for the ion trap intersection can prevent heating and lifetime of ions and can be utilized in the fabrication of ion trap chips for quantum computer and quantum communication implementations .
  • 1 is a conceptual diagram for explaining the principle of a three-dimensional ion trap.
  • FIG. 2 (a) is a conceptual view for explaining the design principle of a two-dimensional ion trap
  • FIG. 2 (b) is a view showing a direction of an electric field and a motive potential according to the direction of the generated electric field.
  • FIG. 3 is a plan view showing the shape of a large-scale ion trap integrated structure including an intersection structure.
  • FIG. 4A is a graph showing the distribution of the motive potential in the interval between AB shown in FIG. 4A
  • FIG. 4B is a graph showing the distribution of the motive potential in the interval between AB shown in FIG. c) is a graph showing a change in the magnitude of the minimum value of the motive potential in the interval between AB shown in Fig. 4 (a).
  • FIG. 5 is a graph showing the relationship between the RF electrode side of an intersection trap (junction-trap) divided into 16 sections in a National Institute of Standards and Technology (NIST) group, (Y-junction trap).
  • FIG. 6 shows an X-junction trap applied to minimize the ion heating while varying the length of the RF electrode width at each point and defining seven points on the RF electrode in the GTRI group (Georgia Tech Research Institute) Fig.
  • FIGS. 7 and 8 are flow charts illustrating a method of forming an ion trap electrode according to an embodiment of the present invention, and a method of forming a structure of an RF electrode by dividing an intersection region into squares of a uniform size FIG.
  • FIG. 9 and FIG. 10 are views showing the shapes of the islands and holes of the RF electrode formed during the process of forming the electrodes using the ion trap electrode forming method according to one embodiment of the present invention, and the segmental lumps, respectively.
  • FIG. 11 (a) is a view showing an example of the shape of an intersection formed after optimizing the electrode structure by applying the ion trap electrode forming method according to an embodiment of the present invention
  • FIG. 11 (c) shows a variation in the magnitude of the minimum value of the motive potential in the interval between AB shown in FIG. 8 FIG.
  • each of the intersection regions is formed into an equilateral triangle, a square and a regular hexagon by using the ion trap electrode forming method according to an embodiment of the present invention. And shows the shape of the RF electrode divided into segments.
  • FIG. 7 is a flowchart illustrating a method of forming an ion trap electrode according to an embodiment of the present invention.
  • FIG. 8 is a cross-sectional view illustrating a method of forming an ion trap electrode according to an embodiment of the present invention.
  • Fig. 2 is a view for explaining a part of a method of forming a structure of an RF electrode.
  • an ion trap electrode forming method includes an intersection area setting step S710, an intersection area segment forming step S720, and an electrode structure determining step S730 .
  • the ion trap electrode forming method according to an embodiment of the present invention may further include an electrode data analysis step (S740) in the above-described processes.
  • ions can be trapped at a distance from the plane where the electrode is formed, and a virtual position for trapping ions will be referred to as an ion trap.
  • the ion trap is formed into a single point shape. By changing the voltage applied to the electrodes located around the ion trap, ions existing at one point can be moved to another point.
  • the movement path of the ion trap can be realized in a linear shape. Theoretically, a movement path of a two-dimensional surface shape or a three-dimensional space shape may be formed.
  • the ion trap intersection or intersection area means a point where at least two ions meet the traveling path, for example, a point where two different linear ion traps meet.
  • the method for forming an ion trap electrode sets an intersection region 800 in which at least two ions travel along a path (S710).
  • the intersection area 800 when the intersection area 800 is set, it is preferable to set the area of the intersection area 800 to be sufficiently large so as to include all the parts of the electrode that may affect the formation of the movement path of the ions.
  • the setting of the intersection area 800 can be set using the area of the intersection area 800 and the coordinates of one point.
  • one point may be one point inside or outside the intersection area 800.
  • the area of the intersection area 800 is set to be 170 mu m x 170 mu m
  • the reference point of the intersection area 800 is set to be the center of the intersection area 800 Respectively.
  • the ion trap electrode forming method divides the intersection area 800 set in the intersection area setting process S710 into polygons having at least one kind and size, thereby forming at least one segment (S720). Referring to FIG. 8 (b), it can be seen that the intersection area 800 is divided into a square having a uniform size.
  • the method of forming an ion trap electrode according to an embodiment of the present invention allocates an address to each of at least one of the segments formed in the intersection region segmentation process (S720) to determine whether each of the at least one segment operates as an RF electrode do.
  • a Cartesian coordinate of a plane in which an RF electrode is present in the intersection region 800 is used to represent the corresponding position as the coordinate value of the vertex of each of the rectangles that divide the intersection region 800.
  • a value of 0 or 1 is assigned to an address of each square segment.
  • a value of 0 or 1 is used to indicate whether the segment operates as an RF electrode or not. That is, when a value of 0 is assigned to the address of one of the squares, it means that the corresponding square area is empty and there is no RF electrode. If a value of 1 is assigned to the address of one of the squares, the corresponding square area is filled Which means that an RF electrode is present. In this way, the shape of the first electrode, which is the shape of the RF electrode, can be represented, and the distribution of the motive potential generated by the pander around the ion trap due to the shape of the RF electrode can be obtained using a simulation program.
  • At least one segment is divided into a square having a size of 5 ⁇ m ⁇ 5 ⁇ m.
  • at least one segment may be a rectangle of any size.
  • a rectangle of arbitrary size may be a rectangle in addition to a square.
  • the intersection area 800 may be divided into a combination of squares of various types and sizes.
  • a potential around the ion trap and the ion trap can be calculated and analyzed using the first electrode shape determined in the electrode structure determination step S730 (S740) .
  • the variation of the ion height and the size of the pseudopotential barrier according to the shape of the first electrode are numerically expressed, and then the fitness is calculated using the sum of them. The calculated fitness is used when applying an algorithm to optimize the electrode structure.
  • the large change in the ion height depending on the shape of the first electrode means that the movement path of the ions is unstable and there is a great possibility that the energy of the ions moving along this path fluctuates. For this reason, the lower the variation of the potential barrier size is, the better.
  • the method of forming an ion trap electrode according to an embodiment of the present invention includes an electrode structure optimization determination process (S750) for determining whether an electrode structure is optimized based on data derived in an electrode data analysis process (S740) (S750), if the electrode structure is not optimized, an electrode structure optimization process for performing the electrode structure optimization may be further included.
  • the amount of change in the ion height or the amount of change in the potential barrier calculated in the first electrode shape may be calculated as an amount of change in the ion height calculated in the electrode shape before applying the ion trap electrode forming method according to an embodiment of the present invention, By comparing with the change amount, it is judged whether or not the electrode structure is optimized. If it is determined that the electrode structure is optimized as a result of the electrode structure optimization determination process (S750), the method of forming an ion trap electrode according to an embodiment of the present invention determines the electrode structure as a final electrode structure and terminates.
  • the electrode structure optimization process may be selected from an intersection region setting process S710, an intersection region segmentation process S720, an electrode structure determination process S730, an electrode data analysis process S740, and an electrode structure optimization determination process S750
  • the structure of the electrode can be optimized by repeatedly using some or all of the combinations. For example, if it is determined in step S750 that the electrode structure is not optimized, that is, if the result of the electrode data analysis step S740 is negative, If it is determined that the change amount of the ion height calculated in the shape and the change amount of the potential barrier are larger than the change amount of the ion height and the change amount of the potential barrier calculated using the first electrode structure, the electrode structure determination process (S730) The electrode structure can be determined.
  • the method of forming an ion trap electrode according to an embodiment of the present invention includes dividing an intersection region 800 of an ion trap into quadrangles having an arbitrary size and applying various algorithms to the divided quadrangles to minimize ion heating To secure an electrode structure for forming an ion trap intersection in a direction in which the ion trap junction can be formed.
  • FIG. 9 and FIG. 10 are views showing the shapes of the islands and holes of the RF electrode formed during the process of forming the electrodes using the ion trap electrode forming method according to one embodiment of the present invention, and the segmental lumps, respectively.
  • the electrode formed by the method of forming an ion trap electrode according to an embodiment of the present invention may represent an island or a hole-shaped electrode.
  • the island means a small lump of RF electrode formed only by one or several segments
  • the hole means a small-sized empty space formed by one or several segments empty inside the RF electrode.
  • the RF electrode formed in the shape of an island or hole smaller than the size allowed by a given electrode forming process condition may be set to be removed.
  • FIG. 9 by filling two electrode segments existing in an area indicated by 'island shape' and one empty segment existing in a region indicated by 'hole shape' by electrodes, one A lump electrode can be formed.
  • an electrode shape formed during formation of an ion trap electrode may include a plurality of segmented masses 1010, 1020, 1030, and 1040.
  • a segmented chunk means a set of at least one neighboring segment. That is, two RF electrode segments located on the upper left side form a first segmented mass 1010, and eight RF electrode segments located on the lower left side are adjacent to each other to form a second segmented mass 1020. Also, seven RF electrode segments located at the center are adjacent to form a third segment mass 1030, and 21 RF electrode segments located on the upper right side are adjacent to form a fourth segment mass 1040.
  • the fourth segment mass 1040 includes one hole.
  • the shape of the electrode formed during the process of optimizing the electrode structure of the ion trap electrode forming method according to an embodiment of the present invention is as shown in FIG. 10, it is preferable that the electrodes are electrically connected to each other, So that it can be set to operate as one electrode.
  • FIG. 11 (a) is a view showing an example of the shape of an intersection formed after optimizing the electrode structure by applying the ion trap electrode forming method according to an embodiment of the present invention
  • FIG. 11 (c) shows a variation in the magnitude of the minimum value of the motive potential in the interval between AB shown in FIG. 8 FIG.
  • the electrode structure, the ion height variation, and the potential barrier in the case where the ion trap electrode forming method according to the embodiment of the present invention shown in FIG. 4 is not applied are compared with FIG. 11
  • the electrode optimized by applying the ion trap electrode forming method according to the embodiment of the present invention described above has a much more complicated structure around the intersection.
  • the amount of change in height of the ions generated during the movement from the point A to the point B shown in FIG. 4A is 33.83 ⁇ m, while the amount of change in the height of the ions occurring during the movement from the point A to the point B shown in FIG.
  • the height variation of the ion was 7.59 ⁇ , which was about 22.4% smaller than that when the ion trap electrode forming method according to the embodiment of the present invention was not applied. This means that the distribution of the motive potential formed by the electrode structure shown in Fig. 11 (a) is much more stable.
  • the height of the potential barrier in the interval between AB formed by the electrode structure of FIG. 10 to which the ion trap electrode forming method according to an embodiment of the present invention is applied is 1.95 ⁇ 10 -2 eV, It is confirmed that the ion trap electrode forming method is reduced to about 10.4% as compared with the case where the ion trap electrode forming method is not applied.
  • a shape for dividing an intersection region is limited to a square having a uniform size in the process of forming an intersection region segment (S730). However, It is not limited.
  • each of the intersection regions is formed into an equilateral triangle, a square and a regular hexagon by using the ion trap electrode forming method according to an embodiment of the present invention. And shows the shape of the RF electrode divided into segments.
  • an intersection area is set by setting a reference point and an area of an intersection electrode in an intersection area setting step S720, In step S730, the intersection area is divided into polygons having at least one kind and size to form at least one segment.
  • the polygon having at least one kind and size may be an equilateral triangle, a square, and a regular hexagon.
  • An equilateral triangle, a square, and a hexagon are polygons that can fill a two-dimensional plane without a gap.
  • FIG. 12 (a) shows a case where one unit segment is a regular triangle
  • FIG. 12 (b) shows a case where one unit segment is a square
  • FIG. 12 (c) And a case of a regular hexagon.
  • the internal angle of the electrode shape formed by some of the segments 1202 when the unit segment is a regular triangle may be an acute angle.
  • 12B since the unit segment 1204 is square, the internal angle of any electrode shape formed by a set of islands, holes, unit segments, or unit segments is 90 DEG.
  • the unit segment 1206 is a regular hexagon
  • the internal angle of any electrode shape formed as a unit segment or a unit segment is also an obtuse angle.
  • each process is sequentially executed, but it is not necessarily limited to this. In other words, it is applicable that the process described in FIG. 7 is changed or executed or one or more processes are executed in parallel, so that FIG. 7 is not limited to the time series order.
  • each step of the flowchart shown in FIG. 7 can be implemented as a computer-readable code in a computer-readable recording medium.
  • a computer-readable recording medium includes all kinds of recording apparatuses in which data that can be read by a computer system is stored. That is, a computer-readable recording medium includes a magnetic storage medium (e.g., ROM, floppy disk, hard disk, etc.), an optical reading medium (e.g., CD ROM, And the like).
  • the computer-readable recording medium may be distributed over a network-connected computer system so that computer-readable code can be stored and executed in a distributed manner.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Other Investigation Or Analysis Of Materials By Electrical Means (AREA)

Abstract

Provided in embodiments of the present invention are an ion trap electrode forming method, and a device using the same, the method being capable of: using an entire electrode region as an object to be optimized since the number of outermost vertices of an electrode, positions thereof, and the like is unrestricted; preventing heating of ions and lifespan deterioration; and optimizing a junction electrode structure that can be utilized for the manufacturing of an ion trap chip for quantum computer and quantum communication implementation.

Description

이온트랩 전극 형성방법 및 그를 이용한 장치Method of forming ion trap electrode and apparatus using same
본 발명의 실시예들은 적어도 두 개의 이온트랩(ion trap)이 교차하는 영역의 주변 전위(potential)가 왜곡되는 것을 방지하기 위하여 이온트랩을 형성하기 위한 전극의 구조를 최적화하는 방안에 관한 것이다. 본 발명의 실시예들은 이온트랩 전극 구조의 최적화를 수행할 영역을 다수의 다각형의 집합으로 픽셀화(pixelate)하여 교차로(junction) 주변의 전극 구조를 표현하고, 이를 최적화함으로써 교차로를 지나는 이온의 가열(heating) 및 수명 단축을 방지하는 방안에 관한 것이다.Embodiments of the present invention relate to a method for optimizing the structure of an electrode for forming an ion trap to prevent a peripheral potential of an area where at least two ion traps intersect from being distorted. Embodiments of the present invention provide a method for optimizing the ion trap electrode structure by pixelating a region of a polygon into a plurality of polygons to represent an electrode structure around the junction, the present invention relates to a method for preventing heating and shortening of life.
이하에 기술되는 내용은 단순히 본 발명에 따른 실시예들과 관련되는 배경 정보만을 제공할 뿐 종래기술을 구성하는 것이 아니다.The following description merely provides the background information related to the embodiments of the present invention and does not constitute the prior art.
이온트랩은 양자정보 처리기술을 구현할 수 있는 플랫폼 중 하나로서, 이온트랩에 포획된 이온은 외부환경의 영향을 거의 받지 않고 서로 간의 강력한 커플링(coupling)을 형성할 수 있다. 1995년에 양자 컴퓨터에 응용하는 개념이 제시된 이래로, 이온트랩은 세계 각국의 연구 그룹으로부터 활발하게 연구되고 있으며, 양자 컴퓨터 및 양자통신 기술구현을 위한 가장 유력한 플랫폼으로서 주목받고 있다.Ion traps are one of the platforms that can implement quantum information processing technologies, and the ions trapped by ion traps can form strong coupling with each other without being influenced by the external environment. Since the concept of application to quantum computers was introduced in 1995, ion traps have been actively studied from research groups around the world and are attracting attention as the most promising platform for the implementation of quantum computer and quantum communication technologies.
이온트랩으로 인해 생성되는 전기장의 형태는 이온트랩 전극의 모양 및 배열에 따라 다양한 형태가 될 수 있으나, 가장 기본적으로 도 1과 같이 4개의 전극봉(e1, e2, e3, e4)으로 인해 생성되는 전기장의 모양으로 설명이 가능하다.The shape of the electric field generated by the ion trap may vary depending on the shape and arrangement of the ion trap electrode. However, the electric field generated by the four electrodes e1, e2, e3, and e4, It is possible to explain in the form of.
도 1은 3차원 이온트랩의 원리를 설명하기 위한 개념도이다.1 is a conceptual diagram for explaining the principle of a three-dimensional ion trap.
도 1의 (a)에서 전극봉 e1과 e4를 접지하고 전극봉 e2와 e3에 무선주파수(radio frequency; RF)의 높은 전압을 인가하게 되면, 도 1의 (b)와 같은 전기장이 형성되고, 인가되는 전압의 주파수에 의해 전기장의 방향 및 크기가 지속적으로 바뀌게 된다. 이때, 인가되는 전압의 평균적인 힘에 의해 생긴 전위를 판더로모티브 전위(ponderomotive potential)라고 부른다.1 (a), when the electrodes e1 and e4 are grounded and a high radio frequency (RF) voltage is applied to the electrodes e2 and e3, an electric field as shown in FIG. 1 (b) The direction and magnitude of the electric field are constantly changed by the frequency of the voltage. At this time, the potential generated by the average force of the applied voltage is called the ponderomotive potential by the pander.
포획된 이온의 질량과 인가된 RF 전압의 세기 및 주파수가 특정한 수학적 조건을 만족하게 되면, 전하를 띤 입자는 전극봉(e1, e2, e3, e4) 사이의 가운데 지점(도 1의 (b) 참조)으로 향하도록 힘을 받게 된다.When the mass of the trapped ions and the intensity and frequency of the applied RF voltage satisfy a certain mathematical condition, the charged particles are detected at the middle point between the electrodes (e1, e2, e3, e4) ). ≪ / RTI >
도 1의 (c)는 전극봉(e1, e2, e3, e4) 사이에 형성되는 판더로모티브 전위의 개형을 나타낸 도면이다. 이렇게 형성된 전위가 이온을 포획하기 위해서는 전극봉 e1과 e4를 접지하지 않고 V1 > V2가 되도록 전압을 인가하여 도 1의 (a)의 트랩으로 표시된 영역에 이온을 포획할 수 있다.Fig. 1 (c) is a view showing the opening of the panda-motive potential formed between the electrode rods e1, e2, e3 and e4. In order to trap ions, the voltage is applied so that V1 > V2 without grounding the electrodes e1 and e4, so that ions can be trapped in the region indicated by the traps in Fig. 1 (a).
미세 가공과 이온트랩 집적화 등의 어려움 때문에, 도 1의 (a)에 제시된 3차원 구조의 이온트랩 장치를 현실적인 방법으로는 실리콘(silicon; Si) 칩 위에 구현하기 어렵다. 따라서, 이러한 이온트랩 장치는 미세전자기계시스템(microelectromechanical system; MEMS) 공정을 이용하여 구현할 수 있는 2차원 이온트랩 구조로 변형할 필요가 있다.It is difficult to realize the ion trap device having the three-dimensional structure shown in FIG. 1 (a) on a silicon (Si) chip as a practical method because of difficulties such as micro-machining and ion trap integration. Thus, such an ion trap device needs to be transformed into a two-dimensional ion trap structure that can be implemented using a microelectromechanical system (MEMS) process.
도 2의 (a)는 2차원 이온트랩의 설계 원리를 설명하기 위한 개념도이고, 도 2의 (b)는 발생하는 전기장의 방향과 이에 해당되는 판더로모티브 전위를 나타낸 도면이다.FIG. 2 (a) is a conceptual view for explaining the design principle of a two-dimensional ion trap, and FIG. 2 (b) is a view showing a direction of an electric field and a motive potential according to the direction of the generated electric field.
도 2의 (a)는 3차원 구조의 전극을 2차원 평면에 컨포멀 매핑(conformal mapping)하는 방법을 나타낸다. 도 2의 (a)의 원주에 위치한 검은색으로 표기된 부위가 RF 전극에 인가되는 전압을 나타내며 원주의 나머지 부분은 접지된다. 원주의 최하단부에는 새로운 전극을 생성시킬 기준 평면이 존재하고, 이는 원주에 접선으로 맞닿아 있다. 이때 각 전극의 양쪽 끝에 위치한 지점을 원주의 접선 방향으로 연장한 후, 기준 평면에 사영시켜 새로운 전극을 생성시킨다. 이렇게 생성된 2차원 이온트랩은 3차원 이온트랩이 이온을 포획하는 위치와 동일한 위치에 이온을 포획한다.2 (a) shows a method of conformal mapping of a three-dimensional electrode to a two-dimensional plane. The black portion located on the circumference of FIG. 2 (a) represents the voltage applied to the RF electrode and the rest of the circumference is grounded. At the bottom of the circumference, there is a reference plane for creating a new electrode, which is tangent to the circumference. At this time, the points located at both ends of each electrode are extended in the tangential direction of the circumference, and then projected on the reference plane to create a new electrode. The two-dimensional ion traps generated in this manner trap ions at the same positions as the positions at which the three-dimensional ion trap captures ions.
도 2의 (b)는 도 2의 (a) 방식을 이용하여 설계된 2차원 이온트랩과 그로 인한 판더로모티브 전위를 나타낸 도면이다. 이때 검게 채워진 두 개의 전극에 RF 전압을 인가하고 각 전극의 양 옆은 접지시킨다.FIG. 2 (b) is a diagram showing a two-dimensional ion trap designed by using the method (a) of FIG. 2 and thus the motive potential by the pander. At this time, RF voltage is applied to two black filled electrodes, and both sides of each electrode are grounded.
위와 같은 원리를 이용하여 전극 구조를 제작하면, 도 2의 (b)의 삼각형(△) 위치에 전하를 띤 입자가 포획되게 된다.When the electrode structure is fabricated using the above principle, charged particles are trapped at the triangular (?) Position of FIG. 2 (b).
양자정보 통신기술의 본격적인 상용화를 위해서는 기존의 반도체와 같이 연산 모듈이 고도로 집적된 양자정보 플랫폼을 대규모로 양산할 필요가 있다. 현재, 이러한 대규모 양산에 가장 알맞은 플랫폼으로서 고려되고 있는 것이 MEMS 기반 평면형 이온트랩이다. 이에 따라, 대규모 평면 이온트랩의 집적을 이용한 양자 컴퓨터 개발과 관련된 연구가 활발하게 이루어지고 있다.In order to commercialize quantum information and communication technology in earnest, it is necessary to mass-produce a highly integrated quantum information platform such as existing semiconductors. Currently, MEMS-based planar ion trap is being considered as the most suitable platform for such mass production. Therefore, researches on the development of quantum computers using the integration of large - scale planar ion traps have been actively carried out.
도 3은 교차로 구조를 포함하는 대규모 이온트랩 집적구조의 형상을 나타내는 평면도이다.3 is a plan view showing the shape of a large-scale ion trap integrated structure including an intersection structure.
도 3에 원으로 표시된 부분은 이온트랩이 교차하는 영역이며, 이온트랩을 형성하기 위한 주변 전극에는 별도의 설계 기법을 고려하지 않았다. 이러한 이온트랩 구조는 Kielpinski 등이 2002년에 최초로 제안한 것으로서, 이온트랩 상에 양자정보가 저장되는 영역, 이온 큐빗이 상호작용을 하는 영역 등으로 이온트랩의 영역을 나누고 정보를 가진 이온을 물리적으로 이동시키는 것을 주된 목적으로 한 것이었다.In FIG. 3, circles denote regions where ion traps intersect, and no separate design technique is considered for peripheral electrodes for forming ion traps. Such an ion trap structure was first proposed by Kielpinski et al in 2002. The ion trap structure divides the region of the ion trap into the region where the quantum information is stored on the ion trap and the region where the ion qubit performs the interaction, The main aim was to make.
Kielpinski 등은 이를 이용해 다수의 평면형 이온트랩을 한 공간에 집적시켜 이온트랩을 확장시킬 수 있음을 제시하였다. 이와 같이, 다수의 평면형 이온트랩을 한 공간에 집적시킬 경우, 이온트랩에 포획된 이온이 이동하는 경로가 서로 교차하도록 하는 전극 구조가 반드시 필요하다. 이에 따라, 이온트랩의 교차 영역이 최적화되지 않은 경우의 형상 및 그에 따른 성능을 자세히 분석하였으며, 그 결과를 도 4에 도시하였다.Kielpinski et al. Proposed using this to integrate multiple planar ion traps into one space to expand ion traps. In this way, when a plurality of planar ion traps are integrated in one space, it is necessary to have an electrode structure in which the paths of ions trapped in the ion traps cross each other. Accordingly, the shape and performance of the case where the crossing region of the ion trap is not optimized are analyzed in detail, and the results are shown in FIG.
도 4의 (a)는 직선형 구조 교차로 형상의 예시도이며, 도 4의 (b)는 도 4의 (a)에 표시된 A-B 사이 구간의 판더로모티브 전위의 분포를 나타낸 그래프이고, 도 4의 (c)는 도 4의 (a)에 표시된 A-B 사이 구간의 판더로모티브 전위의 최소값의 크기 변화를 나타낸 그래프이다.4A is a graph showing the distribution of the motive potential in the interval between AB shown in FIG. 4A, and FIG. 4B is a graph showing the distribution of the motive potential in the interval between AB shown in FIG. c) is a graph showing a change in the magnitude of the minimum value of the motive potential in the interval between AB shown in Fig. 4 (a).
먼저, 도 4의 (a)는 평면 이온트랩들이 직교하는 교차로 구조의 예시를 나타낸다. 도 4의 (a)에 나타낸 바와 같이 두 개의 선형 이온트랩을 위한 전극 구조가 단순히 직교하는 형태로 구성된 경우, 도 4의 (b)에서 나타낸 바와 같이 A 지점에서 B 지점까지의 판더로모티브 전위가 왜곡되어 이온의 이동경로의 높이가 일정하지 않다.First, FIG. 4 (a) shows an example of an intersection structure in which planar ion traps are orthogonal. 4A, when the electrode structures for two linear ion traps are simply orthogonal, as shown in FIG. 4B, the motive potential of the pander from the point A to the point B is The height of the movement path of the ions is not constant.
도 4의 (c)는 도 4의 (a)에 도시한 구조에서 교차로 트랩 중심으로부터의 거리에 따른 전위 장벽을 도시한 그래프이다. 여기서, 전위 장벽은 이온의 이동을 방해하는 역할을 한다. 이동경로의 높이 변화 및 전위 장벽 변화는 이온을 가열시키거나 이온을 포획한 지점으로부터 이탈시킬 수 있다. 이러한 이온 가열 및 이온 이탈은 양자정보의 손실을 의미한다. 따라서, 이온트랩의 교차로 영역에서 이온의 높이 변화량과 전위 장벽 변화량의 크기를 최소화시키도록 전극의 구조를 최적화할 필요가 있다.Fig. 4 (c) is a graph showing the potential barrier according to the distance from the center of the intersection trap in the structure shown in Fig. 4 (a). Here, the potential barrier serves to inhibit the movement of ions. The change in the height of the movement path and the change in the potential barrier can cause the ions to heat up or to leave the ion trapping point. Such ion heating and ion withdrawal mean loss of quantum information. Therefore, it is necessary to optimize the structure of the electrode so as to minimize the amount of ion height variation and the amount of potential barrier variation in the crossing region of the ion trap.
도 5는 NIST(National Institute of Standards and Technology) 그룹에서 교차로 트랩(junction-trap)의 RF 전극 측면을 16개의 구간으로 나누고, 각 구간의 길이를 변화시키면서 이온 가열을 최소화하기 위해 적용한 Y형 교차로 트랩(Y-junction trap)을 나타낸 도면이다.FIG. 5 is a graph showing the relationship between the RF electrode side of an intersection trap (junction-trap) divided into 16 sections in a National Institute of Standards and Technology (NIST) group, (Y-junction trap).
현재까지 이온트랩의 교차로 영역 설계를 위해 단순 직각 구조의 전극 형태를 단순 직각 구조가 아닌 다양한 형태로 변형시키는 다양한 기법들이 개발된 바 있다. 도 5에 나타낸 바와 같이, NIST 그룹은 교차로 트랩 주변의 RF 전극 측면을 16개의 구간으로 나누고, 각 구간의 길이를 변화시키면서 이온 가열의 최소화를 시도하였다.Until now, various techniques have been developed to transform the electrode shape of a simple right angle structure into various shapes instead of a simple right angle structure for the design of the intersection area of the ion trap. As shown in FIG. 5, the NIST group tried to minimize the ion heating while dividing the side of the RF electrode around the intersection trap into 16 sections and varying the length of each section.
도 6은 GTRI(Georgia Tech Research Institute) 그룹에서 RF 전극에 7개의 지점을 정하고, 각 지점에서 RF 전극 폭의 길이를 변화시키면서 이온 가열을 최소화하기 위해 적용한 X형 교차로 트랩(X-junction trap)을 나타낸 도면이다.6 shows an X-junction trap applied to minimize the ion heating while varying the length of the RF electrode width at each point and defining seven points on the RF electrode in the GTRI group (Georgia Tech Research Institute) Fig.
두 연구 그룹 모두 RF 전극 외곽에 꼭지점을 지정하고, 이를 이용하여 전극 형태를 변화시켰다. 이러한 종래의 기법들은 단순 직각 구조에 비해 우수한 성능을 보였으나, 최적화되는 요소가 수 개의 꼭지점 위치에 한정되기 때문에, 표현할 수 있는 전극의 형태가 지그재그(zigzag) 형상으로 한정된다. 또한, 종래의 최적화 기법을 사용할 경우, 지나치게 작은 내각을 갖는 꼭지점을 지닌 전극이 생성될 확률이 높다. 작은 내각을 갖는 꼭지점을 지닌 전극 형상은 반도체 공정을 통해 제작하기 어렵기 때문에, 이러한 형상을 갖는 전극의 형성을 사전에 예방할 필요가 있다.Both groups assigned vertices on the outside of the RF electrode and used them to change the electrode shape. These conventional techniques have shown superior performance to a simple rectangular structure, but since the optimized element is limited to several vertex positions, the shape of the electrode that can be represented is limited to a zigzag shape. Also, when using conventional optimization techniques, there is a high probability that an electrode having a vertex with an excessively small internal angle is generated. Since the electrode shape having a vertex having a small internal angle is difficult to be manufactured through a semiconductor process, it is necessary to prevent the formation of the electrode having such a shape in advance.
따라서, 이러한 단점이 없고, 복잡하고 다양한 형상의 전극 설계가 가능하게 하며, 미세 공정이 어려운 구조의 형성을 사전에 예방하거나 회피할 수 있는 이온트랩을 위한 전극 구조 최적화 방안이 필요하다.Therefore, there is a need for an electrode structure optimization method for an ion trap capable of designing an electrode with complicated and various shapes without such disadvantages and capable of preventing or avoiding formation of a structure difficult to be microfabricated in advance.
본 발명의 실시예들은 미세 공정에 불리한 날카로운 전극 패턴의 형성을 없애고, 표현할 수 있는 전극의 형태를 극대화하며, 이온 가열을 최소화할 수 있으면서도 미세 공정에 적용 가능한 이온트랩 전극 형성방법 및 그를 이용한 장치를 제공하는 것을 주된 목적으로 한다.Embodiments of the present invention are directed to a method of forming an ion trap electrode capable of minimizing formation of a sharp electrode pattern unfavorable to a fine process and maximizing the shape of an electrode capable of being expressed and minimizing ion heating, The main purpose is to provide.
본 발명에 따른 일 실시예는 적어도 두 개의 이온 이동경로가 만나는 지점인 이온트랩 교차로를 위한 최적의 교차로 전극을 형성하는 방법에 있어서, 상기 교차로 전극의 기준점 및 면적을 설정하여 교차로 영역을 설정하는 교차로영역 설정과정; 상기 교차로 영역을 적어도 한 가지 종류 및 크기를 갖는 다각형으로 나누어 적어도 하나의 분절(segment)을 형성하는 교차로영역 분절 형성과정; 및 상기 적어도 하나의 분절 각각에 주소를 할당하여 상기 적어도 하나의 분절 각각이 RF 전극으로 동작하는지 아닌지를 결정하여 제 1 전극 형상을 형성하는 전극구조 결정과정을 포함하는 이온트랩 전극 형성방법을 포함하는 이온트랩 전극 형성방법을 제공한다.In an embodiment of the present invention, there is provided a method of forming an optimal intersection electrode for an ion trap intersection where at least two ion movement paths meet, comprising the steps of: establishing an intersection area by setting a reference point and an area of the intersection electrode; Area setting process; An intersection area segment forming step of forming at least one segment by dividing the intersection area into polygons having at least one kind and size; And assigning an address to each of the at least one segment to determine whether each of the at least one segment operates as an RF electrode to form a first electrode shape, A method for forming an ion trap electrode is provided.
본 발명에 따른 일 실시예는 제 1 면, 제 2 면 및 기 설정된 두께를 갖도록 형성되는 반도체 기판; 및 상기 제 1 면 상의 일부 영역에 형성되는 DC 전극; 및 상기 DC 전극이 형성되지 않은 상기 제 1 면 상의 일부 영역에 형성되어 외부로부터 기 설정된 주파수의 전압을 인가받는 RF 전극을 포함하며, 상기 DC 전극 및 상기 RF 전극은 적어도 한 가지 종류 및 크기를 갖는 다각형 분절로 형성되는 것을 특징으로 하는 이온트랩 장치를 제공한다.According to an embodiment of the present invention, there is provided a semiconductor device comprising: a semiconductor substrate formed to have a first surface, a second surface, and a predetermined thickness; And a DC electrode formed on a portion of the first surface; And a RF electrode formed on a portion of the first surface on which the DC electrode is not formed and applied with a voltage of a predetermined frequency from the outside, wherein the DC electrode and the RF electrode have at least one kind and size Wherein the ion trap device is formed of polygonal segments.
본 발명의 일 실시예에 따르면, 전극의 최외곽 꼭지점의 개수 및 위치 등에 구애받지 않아, 전극 영역 전체를 최적화의 대상으로 이용할 수 있는 다각형 분절을 이용한 이온트랩 전극 형성방법 및 그를 이용한 장치를 제공할 수 있는 효과가 있다.According to an embodiment of the present invention, there is provided a method for forming an ion trap electrode using a polygonal segment, which can utilize the entire electrode region as an object of optimization, regardless of the number and position of the outermost corner points of the electrode, and an apparatus using the same There is an effect that can be.
본 발명의 일 실시예의 다른 측면에 따르면, 공정 장비의 성능과 보유하고 있는 시뮬레이터의 사양에 맞춰 전극 구조의 정밀도를 조절할 수 있도록 하여, 주어진 환경에 맞는 맞춤형 이온트랩 전극 형성방법을 제공할 수 있다.According to another aspect of the present invention, it is possible to provide a method of forming a customized ion trap electrode suitable for a given environment by adjusting the precision of the electrode structure according to the performance of the process equipment and specifications of the simulator.
본 발명의 일 실시예의 또 다른 측면에 따르면, 종래의 이온트랩 전극 구조 최적화 기법을 그대로 재현할 수 있을 뿐만 아니라, 이러한 기법으로 구현이 불가능했던 나뭇가지처럼 갈라진 구조, 갈고리처럼 휘어진 구조, 내부에 구멍이 있는 구조와 같은 다양한 구조의 이온트랩 전극 구조를 형성하는 것이 가능하다.According to another aspect of an embodiment of the present invention, not only a conventional ion trap electrode structure optimization technique can be reproduced as it is, but also a twisted structure such as a twig, a bent structure such as a hook, It is possible to form an ion trap electrode structure having various structures such as a structure having an ion trap electrode structure.
본 발명의 다른 일 실시예에 따르면, 이온트랩 교차로를 위해 최적화된 전극 구조는 이온의 가열 및 수명 저하를 방지할 수 있으며, 양자컴퓨터 및 양자통신 구현을 위한 이온트랩 칩의 제작에 활용될 수 있다.According to another embodiment of the present invention, the electrode structure optimized for the ion trap intersection can prevent heating and lifetime of ions and can be utilized in the fabrication of ion trap chips for quantum computer and quantum communication implementations .
도 1은 3차원 이온트랩의 원리를 설명하기 위한 개념도이다.1 is a conceptual diagram for explaining the principle of a three-dimensional ion trap.
도 2의 (a)는 2차원 이온트랩의 설계 원리를 설명하기 위한 개념도이고, 도 2의 (b)는 발생하는 전기장의 방향과 이에 해당되는 판더로모티브 전위를 나타낸 도면이다.FIG. 2 (a) is a conceptual view for explaining the design principle of a two-dimensional ion trap, and FIG. 2 (b) is a view showing a direction of an electric field and a motive potential according to the direction of the generated electric field.
도 3은 교차로 구조를 포함하는 대규모 이온트랩 집적구조의 형상을 나타내는 평면도이다.3 is a plan view showing the shape of a large-scale ion trap integrated structure including an intersection structure.
도 4의 (a)는 직선형 구조 교차로 형상의 예시도이며, 도 4의 (b)는 도 4의 (a)에 표시된 A-B 사이 구간의 판더로모티브 전위의 분포를 나타낸 그래프이고, 도 4의 (c)는 도 4의 (a)에 표시된 A-B 사이 구간의 판더로모티브 전위의 최소값의 크기 변화를 나타낸 그래프이다.4A is a graph showing the distribution of the motive potential in the interval between AB shown in FIG. 4A, and FIG. 4B is a graph showing the distribution of the motive potential in the interval between AB shown in FIG. c) is a graph showing a change in the magnitude of the minimum value of the motive potential in the interval between AB shown in Fig. 4 (a).
도 5는 NIST(National Institute of Standards and Technology) 그룹에서 교차로 트랩(junction-trap)의 RF 전극 측면을 16개의 구간으로 나누고, 각 구간의 길이를 변화시키면서 이온 가열을 최소화하기 위해 적용한 Y형 교차로 트랩(Y-junction trap)을 나타낸 도면이다.FIG. 5 is a graph showing the relationship between the RF electrode side of an intersection trap (junction-trap) divided into 16 sections in a National Institute of Standards and Technology (NIST) group, (Y-junction trap).
도 6은 GTRI(Georgia Tech Research Institute) 그룹에서 RF 전극에 7개의 지점을 정하고, 각 지점에서 RF 전극 폭의 길이를 변화시키면서 이온 가열을 최소화하기 위해 적용한 X형 교차로 트랩(X-junction trap)을 나타낸 도면이다.6 shows an X-junction trap applied to minimize the ion heating while varying the length of the RF electrode width at each point and defining seven points on the RF electrode in the GTRI group (Georgia Tech Research Institute) Fig.
도 7 및 도 8은 각각 본 발명의 일 실시예에 따른 이온트랩 전극 형성방법을 도시한 흐름도 및 교차로 영역을 균일한 크기의 정사각형으로 분할하여 RF 전극의 구조를 형성하는 방법의 일부를 설명하기 위한 도면이다.FIGS. 7 and 8 are flow charts illustrating a method of forming an ion trap electrode according to an embodiment of the present invention, and a method of forming a structure of an RF electrode by dividing an intersection region into squares of a uniform size FIG.
도 9 및 도 10은 각각 본 발명의 일 실시예에 따른 이온트랩 전극 형성방법을 이용하여 전극을 형성하는 과정 중에 형성된 RF 전극의 섬 및 구멍 형상을 나타내는 도면 및 분절 덩어리를 나타내는 도면이다.FIG. 9 and FIG. 10 are views showing the shapes of the islands and holes of the RF electrode formed during the process of forming the electrodes using the ion trap electrode forming method according to one embodiment of the present invention, and the segmental lumps, respectively.
도 11의 (a)는 본 발명의 일 실시예에 따른 이온트랩 전극 형성방법을 적용하여 전극 구조를 최적화한 이후 형성된 교차로의 형상의 예를 표현한 도면이며, 도 11의 (b)는 도 11의 (a)에 표시된 A-B 사이 구간의 판더로모티브 전위의 분포를 나타낸 도면이고, 도 11의 (c)는 도 8의 (a)에 표시된 A-B 사이 구간의 판더로모티브 전위의 최소값의 크기 변화를 나타낸 도면이다.11 (a) is a view showing an example of the shape of an intersection formed after optimizing the electrode structure by applying the ion trap electrode forming method according to an embodiment of the present invention, and FIG. 11 (b) (a) of FIG. 8, and FIG. 11 (c) shows a variation in the magnitude of the minimum value of the motive potential in the interval between AB shown in FIG. 8 FIG.
도 12의 (a), 도 12의 (b) 및 도 12의 (c) 각각은 본 발명의 일 실시예에 따른 이온트랩 전극 형성방법을 이용하여 교차로 영역을 균일한 크기의 정삼각형, 정사각형 및 정육각형 분절로 나누어 형성한 RF 전극의 형상을 도시한다.12 (a), 12 (b), and 12 (c), each of the intersection regions is formed into an equilateral triangle, a square and a regular hexagon by using the ion trap electrode forming method according to an embodiment of the present invention. And shows the shape of the RF electrode divided into segments.
이하, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명의 실시예들을 설명함에 있어서 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시예들의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be noted that, in the drawings, like reference numerals are used to denote like elements in the drawings, even if they are shown in different drawings. In the following description of the present invention, detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.
이하, 첨부 도면을 참조하여 본 발명의 실시예들에 따른 이온트랩 전극 형성방법 및 그를 이용한 장치를 설명하면 아래와 같다.Hereinafter, a method of forming an ion trap electrode according to embodiments of the present invention and an apparatus using the ion trap electrode will be described with reference to the accompanying drawings.
도 7은 본 발명의 일 실시예에 따른 이온트랩 전극 형성방법을 도시한 흐름도이고, 도 8은 본 발명의 일 실시예에 따른 이온트랩 전극 형성방법에 있어서 교차로 영역을 균일한 크기의 정사각형으로 분할하여 RF 전극의 구조를 형성하는 방법의 일부를 설명하기 위한 도면이다.FIG. 7 is a flowchart illustrating a method of forming an ion trap electrode according to an embodiment of the present invention. FIG. 8 is a cross-sectional view illustrating a method of forming an ion trap electrode according to an embodiment of the present invention. Fig. 2 is a view for explaining a part of a method of forming a structure of an RF electrode.
도 7 및 도 8을 참조하면, 본 발명의 일 실시예에 따른 이온트랩 전극 형성방법은 교차로영역 설정과정(S710), 교차로영역 분절 형성과정(S720) 및 전극구조 결정과정(S730)을 포함한다. 본 발명의 일 실시예에 따른 이온트랩 전극 형성방법은 전술한 과정들에 전극데이터 분석과정(S740)을 더 포함할 수 있다.7 and 8, an ion trap electrode forming method according to an embodiment of the present invention includes an intersection area setting step S710, an intersection area segment forming step S720, and an electrode structure determining step S730 . The ion trap electrode forming method according to an embodiment of the present invention may further include an electrode data analysis step (S740) in the above-described processes.
도 2에서 설명한 원리를 이용하여 2차원 평면 상에 전극을 형성하면 전극이 형성된 평면으로부터 일정 거리만큼 떨어진 곳에 이온을 포획할 수 있고, 이온을 포획하는 가상의 위치를 이온트랩이라 부르기로 하자. 이온트랩은 하나의 점 형상으로 형성된다. 이온트랩 주변에 위치한 전극들에 인가되는 전압을 변화시킴으로써, 한 지점에 존재하는 이온을 다른 한 지점으로 이동시킬 수 있다. 이러한 이온트랩의 이동경로는 선 형상으로 구현될 수 있다. 이론적으로는 2차원 면 형상 또는 3차원 공간 형상의 이동경로도 형성할 수 있을 것이다. 여기서, 이온트랩 교차로 또는 교차로 영역은 적어도 두 개의 이온이 이동하는 경로가 만나는 지점, 예컨대, 서로 다른 두 개의 선형 이온트랩이 만나는 지점을 의미한다.When an electrode is formed on a two-dimensional plane using the principle described in FIG. 2, ions can be trapped at a distance from the plane where the electrode is formed, and a virtual position for trapping ions will be referred to as an ion trap. The ion trap is formed into a single point shape. By changing the voltage applied to the electrodes located around the ion trap, ions existing at one point can be moved to another point. The movement path of the ion trap can be realized in a linear shape. Theoretically, a movement path of a two-dimensional surface shape or a three-dimensional space shape may be formed. Here, the ion trap intersection or intersection area means a point where at least two ions meet the traveling path, for example, a point where two different linear ion traps meet.
본 발명의 일 실시예에 따른 이온트랩 전극 형성방법은 적어도 두 개의 이온이 이동하는 경로가 교차하는 교차로 영역(800)을 설정한다(S710). 여기서, 교차로 영역(800)을 설정하는 경우, 이온의 이동경로 형성에 영향을 줄 수 있는 전극의 모든 부분을 포함하도록 교차로 영역(800)의 면적을 충분히 크게 설정하는 것이 좋다. 교차로 영역(800)의 설정은 교차로 영역(800)의 면적과 한 지점의 좌표를 이용하여 설정할 수 있다. 여기서, 한 지점은 교차로 영역(800) 내부 또는 외부의 한 점일 수 있다. 도 8의 (a)에 도시된 본 발명의 일 실시예에서, 교차로 영역(800)의 면적은 170 μm × 170 μm이 되도록 설정하고, 교차로 영역(800)의 기준점은 교차로 영역(800)의 중심이 되도록 설정하였다.The method for forming an ion trap electrode according to an embodiment of the present invention sets an intersection region 800 in which at least two ions travel along a path (S710). Here, when the intersection area 800 is set, it is preferable to set the area of the intersection area 800 to be sufficiently large so as to include all the parts of the electrode that may affect the formation of the movement path of the ions. The setting of the intersection area 800 can be set using the area of the intersection area 800 and the coordinates of one point. Here, one point may be one point inside or outside the intersection area 800. 8A, the area of the intersection area 800 is set to be 170 mu m x 170 mu m, and the reference point of the intersection area 800 is set to be the center of the intersection area 800 Respectively.
그 후, 본 발명의 일 실시예에 따른 이온트랩 전극 형성방법은 교차로영역 설정과정(S710)에서 설정된 교차로 영역(800)을 적어도 한 가지 종류 및 크기를 갖는 다각형으로 분할하여 적어도 하나의 분절(segment)을 형성한다(S720). 도 8의 (b)를 참조하면, 교차로 영역(800)은 균일한 크기의 정사각형으로 분할된 것을 확인할 수 있다.Thereafter, the ion trap electrode forming method according to an embodiment of the present invention divides the intersection area 800 set in the intersection area setting process S710 into polygons having at least one kind and size, thereby forming at least one segment (S720). Referring to FIG. 8 (b), it can be seen that the intersection area 800 is divided into a square having a uniform size.
또한, 본 발명의 일 실시예에 따른 이온트랩 전극 형성방법은 교차로영역 분절 형성과정(S720)에서 형성된 적어도 하나의 분절 각각에 주소를 할당하여 적어도 하나의 분절 각각이 RF 전극으로 동작하는지 아닌지를 결정한다. 이 과정에서 교차로 영역(800) 내에 RF 전극이 존재하는 평면의 데카르트 좌표(Cartesian coordinate)를 이용하여, 교차로 영역(800)을 분할하는 각 사각형들의 꼭지점의 좌표값으로 해당 위치를 나타낸다. 예를 들어, 도 8의 (c)에 도시된 본 발명의 일 실시예에 따른 이온트랩 전극 형성방법의 경우, 정사각형의 각 분절의 주소에 0 또는 1의 값을 할당한다. 0 또는 1의 값은 해당 분절이 RF 전극으로 동작하는지 아닌지를 나타내기 위함이다. 즉, 어느 한 사각형의 주소에 0의 값이 할당된 경우, 해당 사각형 영역이 비어 있어 RF 전극이 없다는 것을 의미하며, 어느 한 사각형의 주소에 1의 값이 할당된 경우, 해당 사각형 영역이 채워져 있어 RF 전극이 존재한다는 것을 의미한다. 이러한 방법으로 RF 전극의 형상인 제 1 전극 형상을 나타낼 수 있으며 시뮬레이션 프로그램을 이용하여 해당 RF 전극의 형상에 기인한 이온트랩 주변에 생성되는 판더로모티브 전위의 분포를 구할 수 있다. 본 발명의 일 실시예에 따른 이온트랩 전극 형성방법에서는 적어도 하나의 분절을 5 μm × 5 μm의 크기를 갖는 정사각형으로 분할하였다. 또한, 적어도 하나의 분절은 임의의 크기의 사각형일 수 있다. 여기서, 임의의 크기의 사각형이란 정사각형 이외에도 직사각형도 가능하다. 또한, 교차로 영역(800)은 다양한 종류와 크기의 사각형으로 구성된 조합으로 분할될 수도 있다.In addition, the method of forming an ion trap electrode according to an embodiment of the present invention allocates an address to each of at least one of the segments formed in the intersection region segmentation process (S720) to determine whether each of the at least one segment operates as an RF electrode do. In this process, a Cartesian coordinate of a plane in which an RF electrode is present in the intersection region 800 is used to represent the corresponding position as the coordinate value of the vertex of each of the rectangles that divide the intersection region 800. For example, in the method of forming an ion trap electrode according to an embodiment of the present invention shown in FIG. 8 (c), a value of 0 or 1 is assigned to an address of each square segment. A value of 0 or 1 is used to indicate whether the segment operates as an RF electrode or not. That is, when a value of 0 is assigned to the address of one of the squares, it means that the corresponding square area is empty and there is no RF electrode. If a value of 1 is assigned to the address of one of the squares, the corresponding square area is filled Which means that an RF electrode is present. In this way, the shape of the first electrode, which is the shape of the RF electrode, can be represented, and the distribution of the motive potential generated by the pander around the ion trap due to the shape of the RF electrode can be obtained using a simulation program. In the method of forming an ion trap electrode according to an embodiment of the present invention, at least one segment is divided into a square having a size of 5 μm × 5 μm. Also, at least one segment may be a rectangle of any size. Here, a rectangle of arbitrary size may be a rectangle in addition to a square. In addition, the intersection area 800 may be divided into a combination of squares of various types and sizes.
또한, 본 발명의 일 실시예에 따른 이온트랩 전극 형성방법은 전극구조 결정과정(S730)에서 결정된 제 1 전극 형상을 이용하여 이온트랩 및 이온트랩 주변의 전위를 계산하고 분석할 수 있다(S740). 본 발명의 일 실시예에 따른 이온트랩 전극 형성방법은 제 1 전극 형상에 따른 이온 높이의 변화량 및 유사전위 장벽(pseudopotential barrier)의 크기를 수치화한 후, 이들의 총합을 이용하여 적합도를 계산한다. 계산된 적합도는 전극의 구조를 최적화하기 위한 알고리즘을 적용할 때 활용된다. 제 1 전극 형상에 따른 이온 높이의 변화량이 크다는 것은 이온의 이동경로가 불안정하고, 이 경로를 따라 이동하는 이온의 에너지에 변동이 발생할 가능성이 크다는 것을 의미한다. 이와 같은 이유로, 전위 장벽 크기의 변화량 또한 낮을수록 좋다.Also, in the method of forming an ion trap electrode according to an embodiment of the present invention, a potential around the ion trap and the ion trap can be calculated and analyzed using the first electrode shape determined in the electrode structure determination step S730 (S740) . In the method of forming an ion trap electrode according to an embodiment of the present invention, the variation of the ion height and the size of the pseudopotential barrier according to the shape of the first electrode are numerically expressed, and then the fitness is calculated using the sum of them. The calculated fitness is used when applying an algorithm to optimize the electrode structure. The large change in the ion height depending on the shape of the first electrode means that the movement path of the ions is unstable and there is a great possibility that the energy of the ions moving along this path fluctuates. For this reason, the lower the variation of the potential barrier size is, the better.
본 발명의 일 실시예에 따른 이온트랩 전극 형성방법은 전극데이터 분석과정(S740)에서 도출된 데이터에 기초하여 전극 구조가 최적화되었는지를 판단하는 전극구조 최적화 판단과정(S750) 및 전극구조 최적화 판단과정(S750)의 결과, 전극 구조가 최적화되지 않은 경우, 전극 구조 최적화를 수행하는 전극구조 최적화과정을 더 포함할 수 있다. 예컨대, 제 1 전극 형상으로 계산한 이온 높이의 변화량 또는 전위 장벽의 변화량이 본 발명의 일 실시예에 따른 이온트랩전극 형성방법을 적용하기 이전의 전극 형상으로 계산한 이온 높이의 변화량 또는 전위 장벽의 변화량과 비교함으로써, 전극 구조가 최적화되었는지를 판단한다. 전극구조 최적화 판단과정(S750)의 결과, 해당 전극 구조가 최적화된 것으로 판단된 경우에는 본 발명의 일 실시예에 따른 이온트랩 전극 형성방법은 해당 전극 구조를 최종 전극 구조로 결정하고 종료한다.The method of forming an ion trap electrode according to an embodiment of the present invention includes an electrode structure optimization determination process (S750) for determining whether an electrode structure is optimized based on data derived in an electrode data analysis process (S740) (S750), if the electrode structure is not optimized, an electrode structure optimization process for performing the electrode structure optimization may be further included. For example, the amount of change in the ion height or the amount of change in the potential barrier calculated in the first electrode shape may be calculated as an amount of change in the ion height calculated in the electrode shape before applying the ion trap electrode forming method according to an embodiment of the present invention, By comparing with the change amount, it is judged whether or not the electrode structure is optimized. If it is determined that the electrode structure is optimized as a result of the electrode structure optimization determination process (S750), the method of forming an ion trap electrode according to an embodiment of the present invention determines the electrode structure as a final electrode structure and terminates.
또한, 전극구조 최적화 과정은 교차로영역 설정과정(S710), 교차로영역 분절 형성과정(S720), 전극구조 결정과정(S730), 전극데이터 분석과정(S740) 및 전극구조 최적화 판단과정(S750)으로부터 선택된 일부 또는 전부의 조합을 반복적으로 이용하여 전극의 구조를 최적화할 수 있다. 예를 들어, 전극 구조의 최적화 판단과정(S750)에서, 전극 구조가 최적화되지 않은 것으로 판단된 경우, 즉, 전극데이터 분석과정(S740)의 결과, 전극구조 결정과정(S730)에서 결정된 제 1 전극 형상으로 계산한 이온 높이의 변화량 및 전위 장벽의 변화량이 최초의 전극 구조를 이용하여 계산한 이온 높이의 변화량 및 전위 장벽의 변화량보다 큰 것으로 판단된 경우, 전극구조 결정과정(S730)을 재수행하여 새로운 전극 구조를 결정할 수 있다.Also, the electrode structure optimization process may be selected from an intersection region setting process S710, an intersection region segmentation process S720, an electrode structure determination process S730, an electrode data analysis process S740, and an electrode structure optimization determination process S750 The structure of the electrode can be optimized by repeatedly using some or all of the combinations. For example, if it is determined in step S750 that the electrode structure is not optimized, that is, if the result of the electrode data analysis step S740 is negative, If it is determined that the change amount of the ion height calculated in the shape and the change amount of the potential barrier are larger than the change amount of the ion height and the change amount of the potential barrier calculated using the first electrode structure, the electrode structure determination process (S730) The electrode structure can be determined.
본 발명의 일 실시예에 따른 이온트랩 전극 형성방법은 이온트랩의 교차로 영역(800)을 임의의 크기를 갖는 사각형들로 분할하고, 분할된 복수의 사각형에 다양한 알고리즘을 적용하여 이온 가열을 최소화시킬 수 있는 방향으로 이온트랩 교차로 형성을 위한 전극 구조를 확보한다.The method of forming an ion trap electrode according to an embodiment of the present invention includes dividing an intersection region 800 of an ion trap into quadrangles having an arbitrary size and applying various algorithms to the divided quadrangles to minimize ion heating To secure an electrode structure for forming an ion trap intersection in a direction in which the ion trap junction can be formed.
도 9 및 도 10은 각각 본 발명의 일 실시예에 따른 이온트랩 전극 형성방법을 이용하여 전극을 형성하는 과정 중에 형성된 RF 전극의 섬 및 구멍 형상을 나타내는 도면 및 분절 덩어리를 나타내는 도면이다.FIG. 9 and FIG. 10 are views showing the shapes of the islands and holes of the RF electrode formed during the process of forming the electrodes using the ion trap electrode forming method according to one embodiment of the present invention, and the segmental lumps, respectively.
도 9에 나타낸 바와 같이, 본 발명의 일 실시예에 따른 이온트랩 전극 형성방법에 의해 형성된 전극은 섬(island) 또는 구멍(hole) 형상의 전극을 표현할 수 있다. 여기서, 섬은 하나 또는 수 개의 분절로만 형성된 작은 덩어리의 RF 전극을 의미하고, 구멍은 RF 전극 내부에 하나 또는 수 개의 분절이 비어서 형성된 작은 크기의 빈 공간을 의미한다. 본 발명의 일 실시예에 따른 이온트랩 전극 형성방법을 적용한 공정상의 어려움을 감안하여 섬 또는 구멍 중에서 선택된 일부 또는 전부로 형성된 전극의 일부분 또는 전체를 제거하고자 할 때에는 섬 또는 구멍 형상을 제거할 수 있도록 설정할 수 있다. 예컨대, 주어진 전극형성 공정조건이 허용하는 크기보다 작은 크기의 섬 또는 구멍 형상으로 형성된 RF 전극은 제거하도록 설정될 수 있다. 도 9에 도시한 바와 같이, '섬 형상'으로 표시된 영역에 존재하는 두 개의 전극 분절 및 '구멍 형상'으로 표시된 영역에 존재하는 한 개의 비어 있는 분절을 전극으로 채움으로써 이웃하는 분절로만 형성된 하나의 덩어리 전극이 형성될 수 있다.As shown in FIG. 9, the electrode formed by the method of forming an ion trap electrode according to an embodiment of the present invention may represent an island or a hole-shaped electrode. Here, the island means a small lump of RF electrode formed only by one or several segments, and the hole means a small-sized empty space formed by one or several segments empty inside the RF electrode. In view of the difficulty in the process of applying the ion trap electrode forming method according to an embodiment of the present invention, in order to remove a part or all of electrodes formed as a part or all of the islands or holes, Can be set. For example, the RF electrode formed in the shape of an island or hole smaller than the size allowed by a given electrode forming process condition may be set to be removed. As shown in FIG. 9, by filling two electrode segments existing in an area indicated by 'island shape' and one empty segment existing in a region indicated by 'hole shape' by electrodes, one A lump electrode can be formed.
도 10을 참조하면, 본 발명의 일 실시예에 따른 이온트랩 전극 형성 도중에 형성된 전극 형태는 다수의 분절 덩어리(1010, 1020, 1030, 1040)를 포함할 수 있다. 분절 덩어리는 이웃하는 적어도 하나의 분절이 이루는 집합을 의미한다. 즉, 좌상측에 위치한 2개의 RF 전극 분절이 이웃하여 제 1 분절 덩어리(1010)를 형성하고, 좌하측에 위치한 8개의 RF 전극 분절이 이웃하여 제 2 분절 덩어리(1020)를 형성한다. 또한, 중앙에 위치한 7개의 RF 전극 분절이 이웃하여 제 3 분절 덩어리(1030)를 형성하고, 우상측에 위치한 21개의 RF 전극 분절이 이웃하여 제 4 분절 덩어리(1040)를 형성한다. 또한, 제 4 분절 덩어리(1040)는 하나의 구멍을 포함한다. 본 발명의 일 실시예에 따른 이온트랩 전극 형성방법의 전극 구조의 최적화를 수행하는 과정 도중에 형성된 전극의 형태가 도 10에 도시한 바와 같다면, 이들 서로를 전기적으로 연결시키고, 섬 또는 구멍을 제거함으로써 하나의 전극으로 동작하도록 설정할 수 있다.Referring to FIG. 10, an electrode shape formed during formation of an ion trap electrode according to an embodiment of the present invention may include a plurality of segmented masses 1010, 1020, 1030, and 1040. A segmented chunk means a set of at least one neighboring segment. That is, two RF electrode segments located on the upper left side form a first segmented mass 1010, and eight RF electrode segments located on the lower left side are adjacent to each other to form a second segmented mass 1020. Also, seven RF electrode segments located at the center are adjacent to form a third segment mass 1030, and 21 RF electrode segments located on the upper right side are adjacent to form a fourth segment mass 1040. In addition, the fourth segment mass 1040 includes one hole. If the shape of the electrode formed during the process of optimizing the electrode structure of the ion trap electrode forming method according to an embodiment of the present invention is as shown in FIG. 10, it is preferable that the electrodes are electrically connected to each other, So that it can be set to operate as one electrode.
도 8의 (b), 도 8의 (c), 도 9 및 도 10에 도시된 분절들을 살펴보면, 각각의 분절들이 일정한 간격을 두고 분리되어 있는 것으로 관찰된다. 그러나 이것은 설명을 돕기 위한 것일 뿐이며, 실제 각각의 분절들 사이에는 간격이 존재하지 않는다. 따라서, 이웃하는 분절들이 전극을 형성하는 경우, 이웃하는 분절들은 전기적으로 연결된 하나의 도체로 기능한다.8 (b), 8 (c), 9, and 10, it is observed that the individual segments are separated at regular intervals. However, this is only to aid in explanation, and there is actually no gap between each of the segments. Thus, when neighboring segments form an electrode, neighboring segments function as one electrically connected conductor.
도 11의 (a)는 본 발명의 일 실시예에 따른 이온트랩 전극 형성방법을 적용하여 전극 구조를 최적화한 이후 형성된 교차로의 형상의 예를 표현한 도면이며, 도 11의 (b)는 도 11의 (a)에 표시된 A-B 사이 구간의 판더로모티브 전위의 분포를 나타낸 도면이고, 도 11의 (c)는 도 8의 (a)에 표시된 A-B 사이 구간의 판더로모티브 전위의 최소값의 크기 변화를 나타낸 도면이다.11 (a) is a view showing an example of the shape of an intersection formed after optimizing the electrode structure by applying the ion trap electrode forming method according to an embodiment of the present invention, and FIG. 11 (b) (a) of FIG. 8, and FIG. 11 (c) shows a variation in the magnitude of the minimum value of the motive potential in the interval between AB shown in FIG. 8 FIG.
도 4에 도시한 본 발명의 일 실시예에 따른 이온트랩 전극 형성방법이 적용되지 않은 경우의 전극 구조, 이온높이 변화량 및 전위 장벽을 도 11과 비교하면, 도 11의 (a)에 도시한 바와 같이, 전술한 본 발명의 일 실시예에 따른 이온트랩 전극 형성방법을 적용하여 최적화된 전극은 교차로 주변에서 훨씬 더 복잡한 구조를 갖는 것을 확인할 수 있다. 도 4의 (a)에 도시한 점 A에서 점 B로 이동하는 동안 발생하는 이온의 높이 변화량이 33.83 μm인 반면, 도 11의 (a)에 도시한 점 A에서 점 B로 이동하는 동안 발생하는 이온의 높이 변화량은 7.59 μm로, 본 발명의 일 실시예에 따른 이온트랩 전극 형성방법이 적용되지 않았을 때에 비해 약 22.4% 정도로 줄어들었다. 이는, 도 11의 (a)에 도시한 전극 구조가 형성하는 판더로모티브 전위의 분포가 훨씬 안정적이라는 것을 의미한다. 또한, 본 발명의 일 실시예에 따른 이온트랩 전극 형성방법이 적용된 도 10의 전극 구조에 의해 형성되는 A-B 사이 구간의 전위 장벽의 높이는 1.95 × 10-2 eV로서, 본 발명의 일 실시예에 따른 이온트랩 전극 형성방법이 적용되지 않았을 때에 비해 약 10.4%로 줄어든 것을 확인할 수 있다.11, the electrode structure, the ion height variation, and the potential barrier in the case where the ion trap electrode forming method according to the embodiment of the present invention shown in FIG. 4 is not applied are compared with FIG. 11 In addition, it can be confirmed that the electrode optimized by applying the ion trap electrode forming method according to the embodiment of the present invention described above has a much more complicated structure around the intersection. The amount of change in height of the ions generated during the movement from the point A to the point B shown in FIG. 4A is 33.83 μm, while the amount of change in the height of the ions occurring during the movement from the point A to the point B shown in FIG. The height variation of the ion was 7.59 탆, which was about 22.4% smaller than that when the ion trap electrode forming method according to the embodiment of the present invention was not applied. This means that the distribution of the motive potential formed by the electrode structure shown in Fig. 11 (a) is much more stable. In addition, the height of the potential barrier in the interval between AB formed by the electrode structure of FIG. 10 to which the ion trap electrode forming method according to an embodiment of the present invention is applied is 1.95 × 10 -2 eV, It is confirmed that the ion trap electrode forming method is reduced to about 10.4% as compared with the case where the ion trap electrode forming method is not applied.
전술한 본 발명의 일 실시예에 따른 이온트랩 전극 형성방법은 교차로영역 분절 형성과정(S730)에서 교차로 영역을 분할하기 위한 도형을 크기가 균일한 정사각형으로 한정하고 있지만, 분절의 종류 및 크기는 이에 한정되지 않는다.In the method of forming an ion trap electrode according to an embodiment of the present invention, a shape for dividing an intersection region is limited to a square having a uniform size in the process of forming an intersection region segment (S730). However, It is not limited.
도 12의 (a), 도 12의 (b) 및 도 12의 (c) 각각은 본 발명의 일 실시예에 따른 이온트랩 전극 형성방법을 이용하여 교차로 영역을 균일한 크기의 정삼각형, 정사각형 및 정육각형 분절로 나누어 형성한 RF 전극의 형상을 도시한다.12 (a), 12 (b), and 12 (c), each of the intersection regions is formed into an equilateral triangle, a square and a regular hexagon by using the ion trap electrode forming method according to an embodiment of the present invention. And shows the shape of the RF electrode divided into segments.
도 7을 참조하여 설명한 바와 같이, 본 발명의 일 실시예에 따른 이온트랩 전극 형성방법은 교차로영역 설정과정(S720)에서 교차로 전극의 기준점 및 면적을 설정하여 교차로 영역을 설정하고, 교차로영역 분절 형성과정(S730)에서 교차로 영역을 적어도 한 가지 종류 및 크기를 갖는 다각형으로 나누어 적어도 하나의 분절을 형성한다. 여기서, 적어도 한 가지 종류 및 크기를 갖는 다각형은 정삼각형, 정사각형 및 정육각형일 수 있다. 정삼각형, 정사각형 및 정육각형은 2차원 평면을 빈틈없이 채울 수 있는 다각형이다.As described above with reference to FIG. 7, in the method of forming an ion trap electrode according to an embodiment of the present invention, an intersection area is set by setting a reference point and an area of an intersection electrode in an intersection area setting step S720, In step S730, the intersection area is divided into polygons having at least one kind and size to form at least one segment. Here, the polygon having at least one kind and size may be an equilateral triangle, a square, and a regular hexagon. An equilateral triangle, a square, and a hexagon are polygons that can fill a two-dimensional plane without a gap.
도 12의 (a)는 하나의 단위 분절이 정삼각형인 경우를 도시하고, 도 12의 (b)는 하나의 단위 분절이 정사각형인 경우를 도시하며, 도 12의 (c)는 하나의 단위 분절이 정육각형인 경우를 도시한다. 도 12의 (a)에서 확인할 수 있는 바와 같이, 단위 분절이 정삼각형인 경우의 일부 분절(1202)에 의해 형성된 전극 형상의 내각이 예각일 수 있다. 도 12의 (b)는 단위 분절(1204)이 정사각형이므로, 섬, 구멍, 단위 분절 또는 단위 분절의 집합으로 형성된 그 어떠한 전극 형상의 내각은 90°이다. 도 12의 (c)에 도시한 바와 같이, 단위 분절(1206)이 정육각형인 경우에는 단위 분절 또는 단위 분절의 집합으로 형성된 그 어떠한 전극 형상의 내각도 둔각이다.12 (a) shows a case where one unit segment is a regular triangle, FIG. 12 (b) shows a case where one unit segment is a square, and FIG. 12 (c) And a case of a regular hexagon. As can be seen from Fig. 12 (a), the internal angle of the electrode shape formed by some of the segments 1202 when the unit segment is a regular triangle may be an acute angle. 12B, since the unit segment 1204 is square, the internal angle of any electrode shape formed by a set of islands, holes, unit segments, or unit segments is 90 DEG. As shown in Fig. 12 (c), when the unit segment 1206 is a regular hexagon, the internal angle of any electrode shape formed as a unit segment or a unit segment is also an obtuse angle.
도 7에서는 각각의 과정을 순차적으로 실행하는 것으로 기재하고 있으나, 반드시 이에 한정되는 것은 아니다. 다시 말해, 도 7에 기재된 과정을 변경하여 실행하거나 하나 이상의 과정을 병렬적으로 실행하는 것으로 적용 가능할 것이므로, 도 7은 시계열적인 순서로 한정되는 것은 아니다.In FIG. 7, it is described that each process is sequentially executed, but it is not necessarily limited to this. In other words, it is applicable that the process described in FIG. 7 is changed or executed or one or more processes are executed in parallel, so that FIG. 7 is not limited to the time series order.
한편, 도 7에 도시된 흐름도의 각 단계는 컴퓨터로 읽을 수 있는 기록매체(computer-readable recording medium)에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 즉, 컴퓨터가 읽을 수 있는 기록매체는 마그네틱 저장매체(예를 들면, 롬, 플로피 디스크, 하드디스크 등), 광학적 판독 매체(예를 들면, 시디롬, 디브이디 등) 및 캐리어 웨이브(예를 들면, 인터넷을 통한 전송)와 같은 저장매체를 포함한다. 또한, 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.Meanwhile, each step of the flowchart shown in FIG. 7 can be implemented as a computer-readable code in a computer-readable recording medium. A computer-readable recording medium includes all kinds of recording apparatuses in which data that can be read by a computer system is stored. That is, a computer-readable recording medium includes a magnetic storage medium (e.g., ROM, floppy disk, hard disk, etc.), an optical reading medium (e.g., CD ROM, And the like). In addition, the computer-readable recording medium may be distributed over a network-connected computer system so that computer-readable code can be stored and executed in a distributed manner.
이상의 설명은 본 발명에 따른 실시예들의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명에 따른 실시예들이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 실시예들의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 따른 실시예들은 본 실시예들의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예들에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명에 따른 실시예들의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명에 따른 실시예들의 권리범위에 포함되는 것으로 해석되어야 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the inventive concept. Various modifications and variations will be possible. Therefore, the embodiments according to the present invention are intended to illustrate rather than limit the technical idea of the embodiments, and the scope of the technical idea of the present invention is not limited by these embodiments. The scope of protection of embodiments according to the present invention should be construed according to the following claims, and all technical ideas within the scope of equivalents should be interpreted as being included in the scope of the embodiments of the present invention.
(부호의 설명)(Explanation of Symbols)
800: 교차로 영역 1010: 제 1 분할 덩어리800: Intersection region 1010: First divisional mass
1020: 제 2 분할 덩어리 1030: 제 3 분할 덩어리1020: second split lump 1030: third split lump
1040: 제 4 분할 덩어리 1202: 정삼각형 단위 분절1040: fourth divided lump 1202: equilateral triangle unit segment
1204: 정사각형 단위 분절 1206: 정육각형 단위 분절1204: square unit segment 1206: hexagonal unit segment

Claims (8)

  1. 적어도 두 개의 이온 이동경로가 만나는 지점인 이온트랩 교차로를 위한 교차로 전극을 형성하는 방법에 있어서,A method of forming an intersection electrode for an ion trap intersection, the point where at least two ion migration paths meet,
    상기 교차로 전극의 기준점 및 면적을 설정하여 교차로 영역을 설정하는 교차로영역 설정과정;An intersection area setting step of setting an intersection area by setting a reference point and an area of the intersection electrode;
    상기 교차로 영역을 적어도 한 가지 종류 및 크기를 갖는 다각형으로 나누어 적어도 하나의 분절(segment)을 형성하는 교차로영역 분절 형성과정; 및An intersection area segment forming step of forming at least one segment by dividing the intersection area into polygons having at least one kind and size; And
    상기 적어도 하나의 분절 각각에 주소를 할당하여 상기 적어도 하나의 분절 각각이 RF 전극으로 동작하는지 아닌지를 결정하여 제 1 전극 형상을 형성하는 전극구조 결정과정An electrode structure determination step of assigning an address to each of the at least one segment to determine whether each of the at least one segment operates as an RF electrode to form a first electrode shape
    을 포함하는 이온트랩 전극 형성방법.Wherein the ion trap electrode is formed by ion implantation.
  2. 제 1 항에 있어서,The method according to claim 1,
    상기 전극구조 결정과정은,The electrode structure determination process includes:
    상기 제 1 전극 형상을 이용하여 이온트랩 및 상기 이온트랩 주변의 전위를 계산하고 분석하는 전극데이터 분석과정을 더 포함하는 것을 특징으로 하는 이온트랩 전극 형성방법.And analyzing and analyzing an electric potential around the ion trap and the ion trap using the first electrode shape.
  3. 제 2 항에 있어서,3. The method of claim 2,
    상기 교차로영역 분절 형성과정은,The intersection region segmentation process includes:
    삼각형, 사각형 및 육각형에서 선택된 적어도 하나의 다각형을 조합하여 적어도 하나의 분절을 형성하는 것을 특징으로 하는 이온트랩 전극 형성방법.Wherein at least one segment is formed by combining at least one polygon selected from a triangle, a quadrangle and a hexagon.
  4. 제 3 항에 있어서,The method of claim 3,
    상기 전극구조 결정과정은,The electrode structure determination process includes:
    상기 제 1 전극 형상이 상기 제 1 전극 형상과 전기적으로 연결되지 않는 섬 형상의 분절을 포함하는 경우, 상기 섬 형상의 분절을 제거하는 것을 특징으로 하는 이온트랩 전극 형성방법.Wherein the island-like segment is removed when the first electrode shape includes island-shaped segments that are not electrically connected to the first electrode shape.
  5. 제 2 항에 있어서,3. The method of claim 2,
    상기 전극데이터 분석과정은,The electrode data analysis process includes:
    상기 제 1 전극 형상에 의해 형성되는 이온트랩의 높이 변화량 및 전위 장벽의 변화량에 기초하여 전극 구조의 적합도를 계산함으로써, 전극의 구조가 최적화되었는지를 판단하는 전극구조 최적화 판단과정을 더 포함하는 것을 특징으로 하는 이온트랩 전극 형성방법.And an electrode structure optimization determining process for determining whether the structure of the electrode is optimized by calculating the fitness of the electrode structure based on the amount of change in the height of the ion trap formed by the first electrode shape and the amount of change in the potential barrier Wherein the ion trap electrode is formed by ion implantation.
  6. 제 5 항에 있어서,6. The method of claim 5,
    상기 전극데이터 분석과정은,The electrode data analysis process includes:
    상기 교차로영역 설정과정, 상기 교차로영역 분절 형성과정, 상기 전극구조 결정과정, 상기 전극데이터 분석과정 및 상기 전극구조 최적화 판단과정으로부터 선택된 일부 또는 전부의 조합을 반복적으로 이용하여 전극의 구조를 최적화하는 전극구조 최적화과정을 더 포함하는 것을 특징으로 하는 이온트랩 전극 형성방법.The electrode structure optimizing structure of the electrode by repeatedly using a combination of some or all selected from the intersection region setting process, the intersection region segmentation process, the electrode structure determination process, the electrode data analysis process, Further comprising a structure optimization process.
  7. 제 1 면, 제 2 면 및 기 설정된 두께를 갖도록 형성되는 반도체 기판; 및A semiconductor substrate formed to have a first surface, a second surface, and a predetermined thickness; And
    상기 제 1 면 상의 일부 영역에 형성되는 DC 전극; 및A DC electrode formed on a portion of the first surface; And
    상기 DC 전극이 형성되지 않은 상기 제 1 면 상의 일부 영역에 형성되어 외부로부터 기 설정된 주파수의 전압을 인가받는 RF 전극The RF electrode is formed on a portion of the first surface on which the DC electrode is not formed and receives a voltage of a predetermined frequency from the outside.
    을 포함하며, 상기 DC 전극 및 상기 RF 전극은 적어도 한 가지 종류 및 크기를 갖는 다각형 분절로 형성되는 것을 특징으로 하는 이온트랩 장치.Wherein the DC electrode and the RF electrode are formed of polygonal segments having at least one kind and size.
  8. 제 7 항에 있어서,8. The method of claim 7,
    상기 DC 전극 및 상기 RF 전극은,The DC electrode and the RF electrode are electrically connected to each other,
    삼각형, 사각형 및 육각형에서 선택된 적어도 하나의 다각형을 조합하여 형성되는 것을 특징으로 하는 이온트랩 장치.And at least one polygon selected from a triangle, a quadrangle, and a hexagon.
PCT/KR2017/011491 2017-10-18 2017-10-18 Ion trap electrode forming method, and device using same WO2019078377A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2017/011491 WO2019078377A1 (en) 2017-10-18 2017-10-18 Ion trap electrode forming method, and device using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2017/011491 WO2019078377A1 (en) 2017-10-18 2017-10-18 Ion trap electrode forming method, and device using same

Publications (1)

Publication Number Publication Date
WO2019078377A1 true WO2019078377A1 (en) 2019-04-25

Family

ID=66173717

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/011491 WO2019078377A1 (en) 2017-10-18 2017-10-18 Ion trap electrode forming method, and device using same

Country Status (1)

Country Link
WO (1) WO2019078377A1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050061767A1 (en) * 2003-09-05 2005-03-24 Chien-Shing Pai Wafer-based ion traps
US20080296495A1 (en) * 2004-05-21 2008-12-04 Whitehouse Craig M RF Surfaces and RF Ion Guides
US20100276591A1 (en) * 2007-11-09 2010-11-04 Microsaic Systems Limited Electrode Structures
US20110290995A1 (en) * 2010-05-27 2011-12-01 Universitat Innsbruck Apparatus and method for trapping charged particles and performing controlled interactions between them
JP2016514896A (en) * 2013-04-08 2016-05-23 バッテル メモリアル インスティチュート Ion operation method and ion operation apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050061767A1 (en) * 2003-09-05 2005-03-24 Chien-Shing Pai Wafer-based ion traps
US20080296495A1 (en) * 2004-05-21 2008-12-04 Whitehouse Craig M RF Surfaces and RF Ion Guides
US20100276591A1 (en) * 2007-11-09 2010-11-04 Microsaic Systems Limited Electrode Structures
US20110290995A1 (en) * 2010-05-27 2011-12-01 Universitat Innsbruck Apparatus and method for trapping charged particles and performing controlled interactions between them
JP2016514896A (en) * 2013-04-08 2016-05-23 バッテル メモリアル インスティチュート Ion operation method and ion operation apparatus

Similar Documents

Publication Publication Date Title
Duczmal et al. A simulated annealing strategy for the detection of arbitrarily shaped spatial clusters
US6148102A (en) Recognizing text in a multicolor image
Lipski Jr et al. A unified approach to layout wirability
CN109742083A (en) Three-dimensional storage and its manufacturing method
Pascual-Marqui et al. Smoothly distributed fuzzy c-means: a new self-organizing map
JPH04501475A (en) Method for placing the module on the holder
CN110084355B (en) Grid scale optimization method of large-amount interaction particle motion simulation system
Danikas et al. Simulation of electrical tree growth in solid dielectrics containing voids of arbitrary shape
Yao et al. Topological defects in flat geometry: The role of density inhomogeneity
US6748111B1 (en) Recognizing text in a multicolor image
Chia et al. Adaptive hybrid channel assignment in wireless mobile network via genetic algorithm
WO2019078377A1 (en) Ion trap electrode forming method, and device using same
Schönfisch Propagation of fronts in cellular automata
CN101826122B (en) Method for avoiding obstacles based on blocking corners in pedestrian simulation
Kunz Suboptimum solutions obtained by the Hopfield-Tank neural network algorithm
US5008830A (en) Method of preparing drawing data for charged beam exposure system
Liu et al. Particle swarm optimisation with gradually increasing directed neighbourhoods
CN111325979B (en) Method and device for dividing traffic control multistage subareas
Nguyen-Trang et al. An efficient hybrid optimization approach using adaptive elitist differential evolution and spherical quadratic steepest descent and its application for clustering
Cho et al. The pin redistribution problem in multi-chip modules
WO2021230628A1 (en) Frequency selective surface filter design method, and storage medium for storing computer program
US5930498A (en) Apparatus for stably producing discreted grid points
TW201820055A (en) Exposure apparatus and computer readable non-transitory storage medium
EP0644496B1 (en) Method and system for dividing analyzing region in device simulator
CN112466885A (en) Three-dimensional memory and manufacturing method thereof

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17928894

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17928894

Country of ref document: EP

Kind code of ref document: A1