WO2019013054A1

WO2019013054A1 - 高速スイッチング可能なゲート駆動回路

Info

Publication number: WO2019013054A1
Application number: PCT/JP2018/025269
Authority: WO
Inventors: 和淑小林; 潤古田; 奨稲森
Original assignee: 国立大学法人京都工芸繊維大学
Priority date: 2017-07-11
Filing date: 2018-07-03
Publication date: 2019-01-17
Also published as: JPWO2019013054A1

Abstract

電力用スイッチング素子（ＰＳ）のゲートを駆動するためのゲート駆動回路（１）は、インダクタ（Ｌ１）と、インダクタ（Ｌ１）の一端と電源電位（ＶＤＤ）との間に設けられた第１スイッチ（Ｑ１）と、インダクタ（Ｌ１）の他端と接地電位との間に設けられた第２スイッチ（Ｑ２）と、第１スイッチ（Ｑ１）とインダクタ（Ｌ１）との第１接続ノード（Ｃ１）にカソードが接続された第１ダイオード（Ｄ１）と、第２スイッチ（Ｑ２）とインダクタ（Ｌ１）との第２接続ノード（Ｃ２）にアノードが接続された第２ダイオード（Ｄ２）と、を備え、第１ダイオード（Ｄ１）のアノードと第２ダイオード（Ｄ２）のカソードとが接続されており、ゲートは、第１ダイオード（Ｄ１）のアノードと第２ダイオード（Ｄ２）のカソードとの第３接続ノード（Ｃ３）に接続されている。

Description

高速スイッチング可能なゲート駆動回路

　本発明は、電力用スイッチング素子を高速スイッチング可能なゲート駆動回路に関する。

　電力エネルギー応用分野においてパルス大電力技術は大きな位置付けであり、ＦＥＴやＩＧＢＴなどの電圧駆動型の電力用半導体スイッチング素子を駆動して電力エネルギーを制御する駆動・制御回路が多く提案されている。そのような駆動・制御回路として、電力用半導体スイッチング素子のゲートにオン電圧を印加するためのオン駆動回路と、オフ電圧を印加するためのオフ駆動回路とを備え、電力用半導体スイッチング素子のオン・オフ状態を制御するものが一般に使用されている。

　これらの駆動・制御回路では電力効率を高くすることと、電力用半導体スイッチング素子にダメージを与えないこと、および、対象機器や周辺機器への悪影響を防止するために、電力用半導体スイッチング素子のスイッチング時に発生する電磁ノイズを低減することが望まれている。その一つの方法として、電力用半導体スイッチング素子のゲートにゲート抵抗を接続して電力用半導体スイッチング素子に流れるゲート電流を、ターンオン又はターンオフに要する期間中に細かく調整する方法が知られている（例えば、非特許文献１）。

　非特許文献１には、図１０に示す回路が記載されている。図１０では、直列接続された２つのスイッチＱ１１，Ｑ１２を備えたゲート駆動回路１０によって、ＳｉＣ－ＭＯＳＦＥＴで構成される電力用スイッチング素子ＰＳのゲートを駆動する。電力用スイッチング素子ＰＳのゲートには、ゲート抵抗Ｒ_Ｇが接続されており、スイッチＱ１１，Ｑ１２のオン／オフ制御により、ゲート電流を調整している。ここで、電力用スイッチング素子ＰＳには、ゲートの内部抵抗およびゲート／ソース間に生じる内部容量Ｃｉｓｓが存在するため、これらによってスイッチングが律速される。例えば、電力用スイッチング素子ＰＳとして、ローム株式会社製ＳｉＣ－ＭＯＳＦＥＴ（形名：ＳＣＴ２４５０ＫＥ）を用いた場合、内部抵抗が２５Ω、内部容量が４６３ｐＦである。そのため、電力用スイッチング素子ＰＳのゲート電圧を９５％充電するためには、約３５ｎｓの時間を要する。

　また、電力用スイッチング素子ＰＳのスイッチング動作は、電気回路的には内部容量Ｃｉｓｓの充放電プロセスである。従って、ゲート抵抗Ｒｇを小さくすると、ゲート電流の電流が大きくなり、ゲートの内部容量Ｃｉｓｓの従放電に要する時間が短くなるためスイッチング損失は低減されるがスイッチングノイズが増大する。逆に、ゲート抵抗Ｒｇを大きくすると、スイッチングノイズは低減されるがスイッチング損失が増大する。

　この問題を解決するために、ゲート抵抗を低い抵抗値に設定することでソース／ドレイン間電圧が急速に立ち上がる（高速スイッチングされる）ように駆動し、ソース／ドレイン間電圧が所定値に達すると、ゲート抵抗を高い抵抗値に切り替える駆動方法が提案されている。しかし、駆動対象素子として用いられる電圧駆動型の電力用半導体スイッチング素子のスイッチング期間は、通常、数１００ｎｓ以下であり、極めて短いスイッチング期間内に、抵抗値をタイミング良く切り替えなければならない。従って、ゲート抵抗値を可変にするための高速に動作する素子や、高電圧を検知する高精度なセンサを用いて構成しなければならず、装置が複雑で高価なものとなるだけでなく、制御のタイミングに余裕がないため制御が難しいという問題があり、スイッチングノイズ低減とスイッチング損失低減との間のトレードオフの関係を解消することは困難である。

　これに対し、非特許文献２では、ゲート駆動回路にインダクタを用いることにより、スイッチング素子のオン動作を高速化している。非特許文献２には図１１に示す回路が記載されている。図１１では、直列接続されたスイッチＱ２１，Ｑ２２、およびスイッチＱ２１，Ｑ２２間に設けられたインダクタＬ２１を備えたゲート駆動回路２０によって、ＳｉＣ－ＭＯＳＦＥＴで構成される電力用スイッチング素子ＰＳのゲートを駆動する。ゲート駆動回路２０では、スイッチング前にスイッチＱ２１，Ｑ２２をオンすることにより、インダクタＬ１に磁界のエネルギーを蓄え、その後、インダクタＬ１からの電流によりゲートを充電する。これにより、ゲートの内部抵抗に関係なく、一定の電流がゲートに供給されるため、電力用スイッチング素子ＰＳのオン動作を高速化することができる。

　しかし、非特許文献２では、電力用スイッチング素子ＰＳのオフ動作の高速化を行うことはできない。また、インダクタＬ２１に磁界のエネルギーを過剰に蓄積すると、電力用スイッチング素子ＰＳのゲートを破壊してしまうという問題がある。

Bo Wang、他６名、「An Efficient High-Frequency Drive Circuit for GaN Power HFETs」、IEEE TRANSACTIONS ON INDUSTRY APPLICATIONS、2009年、Vol.45、No.2、p.843―853 Philip Anthony、他２名、「High-Speed Resonant Gate Driver With Controlled Peak Gate Voltage for Silicon Carbide MOSFETs」、IEEE TRANSACTIONS ON INDUSTRY APPLICATIONS、2014年、Vol.50、No.1、p.573―583

　本発明の目的は以上に述べた問題点を解決し、簡単な回路構成で、電力回路の電力用スイッチング素子のオン・オフ駆動の高速化、および、高信頼性を両立したゲート駆動回路を提供することにある。

　本発明に係るゲート駆動回路は、電力回路の電力用スイッチング素子のゲートを駆動するためのゲート駆動回路であって、インダクタと、前記インダクタの一端と電源電位との間に設けられた第１スイッチと、前記インダクタの他端と前記電源電位より低い基準電位との間に設けられた第２スイッチと、前記第１スイッチと前記インダクタとの第１接続ノードにカソードが接続された第１ダイオードと、前記第２スイッチと前記インダクタとの第２接続ノードにアノードが接続された第２ダイオードと、前記第１スイッチおよび前記第２スイッチの導通／非導通を制御する制御回路と、を備え、前記第１ダイオードのアノードと前記第２ダイオードのカソードとが接続されており、前記ゲートは、前記第１ダイオードのアノードと前記第２ダイオードのカソードとの第３接続ノードに接続されていることを特徴とする。

　本発明に係るゲート駆動回路では、前記制御回路は、前記電力用スイッチング素子がオフ状態では、前記第１スイッチおよび前記第２スイッチをそれぞれ非導通状態および導通状態に制御し、前記電力用スイッチング素子のターンオンの際には、前記第１スイッチおよび前記第２スイッチを両方とも導通状態に制御して、所定時間後、前記第２スイッチを非導通状態に制御することを特徴とする。

　本発明に係るゲート駆動回路では、前記制御回路は、前記電力用スイッチング素子がオン状態では、前記第１スイッチおよび前記第２スイッチをそれぞれ導通状態および非導通状態に制御し、前記電力用スイッチング素子のターンオフの際には、前記第１スイッチおよび前記第２スイッチを両方とも導通状態に制御して、所定時間後、前記第１スイッチを非導通状態に制御することを特徴とする。

　本発明に係るゲート駆動回路では、前記基準電位は接地電位であってもよい。

　本発明によれば、簡単な回路構成で、電力回路の電力用スイッチング素子のオン・オフ駆動の高速化、および、高信頼性を両立したゲート駆動回路を提供することができる。

本発明の実施形態に係る電力用スイッチング素子およびゲート駆動回路の構成を示す回路図である。図１に示すゲート駆動回路による電力用スイッチング素子のオン／オフ制御を説明するための回路図である。図１に示すゲート駆動回路による電力用スイッチング素子のオン／オフ制御を説明するための回路図である。図１に示すゲート駆動回路による電力用スイッチング素子のオン／オフ制御を説明するための回路図である。本発明の実施例において、ダブルパルス試験を実施するための回路構成を示す回路図である。電力用スイッチング素子のオン時間およびオフ時間の定義を説明するためのグラフである。本発明の実施例におけるダブルパルス試験の結果を示すグラフであり、（ａ）は電力用スイッチング素子のゲート－ソース間電圧の波形であり、（ｂ）は電力用スイッチング素子のドレイン－ソース間電圧の波形であり、（ｃ）は電力用スイッチング素子のドレイン電流の波形である。本発明の実施例における電力用スイッチング素子のドレイン電流を変えたときのスイッチング時間の変化を示したグラフである。本発明のゲート駆動回路および従来のゲート駆動回路による電力用スイッチング素子の応答特性のシミュレーション結果であり、（ａ）は電力用スイッチング素子のゲート－ソース間電圧のオフ時およびオン時のスイッチング特性のシミュレーション結果であり、（ｂ）は電力用スイッチング素子のドレイン－ソース間電圧のオフ時およびオン時のスイッチング特性のシミュレーション結果である。従来のゲート駆動回路の構成を示す回路図である。従来の他のゲート駆動回路の構成を示す回路図である。

　以下、本発明に係る実施形態について図面を参照して説明する。

　図１は、本実施形態に係る電力用スイッチング素子ＰＳおよびゲート駆動回路１の構成を示す回路図である。電力用スイッチング素子ＰＳは、ソースが接地されたＳｉＣ－ＭＯＳＦＥＴで構成されている。

　ゲート駆動回路１は、被駆動素子である電力用スイッチング素子ＰＳのゲートを駆動するための回路であり、インダクタＬ１と、第１スイッチＱ１と、第２スイッチＱ２と、第１ダイオードＤ１と、第２ダイオードＤ２と、制御回路２とを備えている。実際には、第１スイッチＱ１と、第２スイッチＱ２として、ＭＯＳＦＥＴ、バイポーラトランジスタなどの素子を用いることができる。ここでは、説明をわかりやすくするために単なるスイッチとして表現している。

　インダクタＬ１は、あらかじめ設定された大きさのインダクタンスを有しており、インダクタンスは例えば５０～１５０ｎＨである。

　第１スイッチＱ１は、インダクタＬ１の一端と電源電位ＶＤＤ（本実施形態では直流１８Ｖ）との間に設けられている。また、第２スイッチＱ２は、インダクタＬ１の他端と電源電位ＶＤＤより低い基準電位（本実施形態では接地電位）との間に設けられている。すなわち、第１スイッチＱ１、インダクタＬ１および第２スイッチＱ２は、この順で電源電位ＶＤＤと接地電位との間に直列接続されている。

　第１ダイオードＤ１は、カソードが第１スイッチＱ１とインダクタＬ１との第１接続ノードＣ１に接続されており、第２ダイオードＤ２は、アノードが第２スイッチＱ２とインダクタＬ１との第２接続ノードＣ２に接続されている。さらに、第１ダイオードＤ１のアノードと第２ダイオードＤ２のカソードとが接続されており、電力用スイッチング素子ＰＳのゲートは、第１ダイオードＤ１のアノードと第２ダイオードＤ２のカソードとの第３接続ノードＣ３に接続されている。

　すなわち、第１ダイオードＤ１は、電力用スイッチング素子ＰＳのゲートから第１スイッチＱ１とインダクタＬ１との第１接続ノードＣ１に向かって順方向になるように設けられている。また、第２ダイオードＤ２は、第２スイッチＱ２とインダクタＬ１との第２接続ノードＣ２から電力用スイッチング素子ＰＳのゲートに向かって順方向になるように設けられている。

　第１スイッチＱ１および第２スイッチＱ２は、電流の導通／非導通を切り換え可能な素子であれば特に限定されず、例えば、上述したようにＭＯＳＦＥＴまたはバイポーラトランジスタ等で構成することができる。制御回路２は、第１スイッチＱ１および第２スイッチＱ２の制御端子に制御信号を出力して、第１スイッチＱ１および第２スイッチＱ２の導通／非導通を制御することができる。これにより、電力用スイッチング素子ＰＳのゲートにオン電圧およびオフ電圧を印加して、電力用スイッチング素子ＰＳのオン／オフを制御することができる。電力用スイッチング素子ＰＳのオン／オフ制御について、図２～図４を参照して説明する。

　電力用スイッチング素子ＰＳがオフ状態では、図２に示すように、制御回路２は、第１スイッチＱ１および第２スイッチＱ２をそれぞれ非導通および導通状態に制御し、電力用スイッチング素子ＰＳのゲートは接地電位に固定されている。

　電力用スイッチング素子ＰＳのターンオンの際には、図３に示すように、制御回路２は、第１スイッチＱ１および第２スイッチＱ２を両方とも導通状態に制御して、インダクタＬ１に電流を流して磁場のエネルギーを蓄える。所定時間（例えば１０ｎｓ）後、図４に示すように、制御回路２は第２スイッチＱ２を非導通状態に制御して、インダクタＬ１から第２ダイオードＤ２を介して電力用スイッチング素子ＰＳのゲートに電流を供給する。これにより、電力用スイッチング素子ＰＳはゲートの内部抵抗に関係なく短時間でオン状態となり、電力用スイッチング素子ＰＳのゲートはゲート駆動回路１の電源電位ＶＤＤに固定される。

　ここで、電力用スイッチング素子ＰＳのゲート端子の電圧は、ゲート駆動回路１の電源電位ＶＤＤに第１ダイオードＤ１の順方向電圧を加えた値を長時間超えることはない。このように、ゲート駆動回路１が保護回路の機能を有しているため、ターンオンの際にインダクタＬ１に磁界のエネルギーを過剰に蓄積した場合であっても、電力用スイッチング素子ＰＳのゲートが破壊されることを防止できる。

　電力用スイッチング素子ＰＳのターンオフの際には、図３に示すように、制御回路２は、第１スイッチＱ１および第２スイッチＱ２を両方とも導通状態に制御して、インダクタＬ１に電流を流して磁場のエネルギーを蓄える。所定時間（例えば１０ｎｓ）後、図２に示すように、制御回路２は、第１スイッチＱ１を非導通状態に制御してインダクタＬ１から第１ダイオードＤ１を介して電力用スイッチング素子ＰＳのゲートから電流を引き出す。これにより、電力用スイッチング素子ＰＳはゲートの内部抵抗に関係なく短時間でオフ状態となり、電力用スイッチング素子ＰＳのゲートは接地電位に固定される。

　ここで、電力用スイッチング素子ＰＳのゲート端子の電圧は、接地電位から第２ダイオードＤ２の順方向電圧を減じた値を長時間下回ることはなく、ターンオフの際にインダクタＬ１に磁界のエネルギーを過剰に蓄積した場合であっても、電力用スイッチング素子ＰＳのゲートが破壊されることを防止できる。また、電力用スイッチング素子ＰＳのターンオン、およびターンオフにおいて、インダクタＬ１に流れる電流の方向は同じであり、磁場の反転をともなう電流方向の反転は生じない。

　以上のように、本実施形態に係るゲート駆動回路１は、電力回路の電力用スイッチング素子ＰＳのオン動作の高速化だけでなくオフ動作の高速化も可能である。これにより、従来のゲート駆動回路に比べ、Ｄｕｔｙ比の設定可能範囲を拡大することができ、電力の制御範囲を拡大し、制御電力の精度を向上することができる。また、インダクタＬ１に磁界のエネルギーを過剰に蓄積した場合であっても、第１ダイオードＤ１および第２ダイオードＤ２によって、電力用スイッチング素子ＰＳのゲート端子に過大な電圧がかかることがないため、電力用スイッチング素子ＰＳのゲートの破壊を防止でき、電磁ノイズの低減を実現することができる。また、ゲート駆動回路１は、受動素子の小型化が可能であり、特にインダクタＬ１をプリント基板上に形成することにより、電力変換回路の小型化および軽量化を容易に実現できる。よって、簡単な回路構成で、電力用スイッチング素子ＰＳのスイッチング動作の高速化、および、高信頼性を両立したゲート駆動回路を提供することができる。

　以上、本発明の実施形態について説明したが、本発明は前記の実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、種々の変更が可能である。

　前記の実施形態では、電力用スイッチング素子ＰＳがＳｉＣ－ＭＯＳＦＥＴであったが、これに限定されず、例えばＧａＮ－ＭＯＳＦＥＴ、Ｓｉ－ＭＯＳＦＥＴ等の電力用スイッチッグ素子であってもよい。

　また、前記の実施形態では、第１ダイオードＤ１および第２ダイオードＤ２がＰＮ接合ダイオードであったが、これに限定されず、例えばショットキバリアダイオードであってもよい。

　以下、本発明の実施例について説明する。なお、以下の実施例において、前記の実施形態におけるものと同様の機能を有する構成要素については同一の符号を付している。

　本実施例では、前記の実施形態において説明したゲート駆動回路１、および従来のゲート駆動回路１０１を作製し、ダブルパルス試験によってスイッチング時間を評価した。具体的には、図５に示すように、ゲート駆動回路１およびゲート駆動回路１０１を切り換えスイッチＳＷを介して、電力回路の電力用スイッチング素子ＰＳを組み込んだダブルパルス試験の主回路３に接続した。

　図５では、従来のゲート駆動回路１０１が電力用スイッチング素子ＰＳのゲートに接続されている。従来のゲート駆動回路１０１は電力用スイッチング素子ＰＳのゲートに電流を供給する制御回路１０２で構成した。

　本実施例では、電力用スイッチング素子ＰＳとして、ローム株式会社製ＳｉＣ－ＭＯＳＦＥＴ（形名：ＳＣＴ２４５０ＫＥ）を用いた。

　ゲート駆動回路１については、第１スイッチＱ１および第２スイッチＱ２は、それぞれＰ型ＭＯＳＦＥＴおよびＮ型ＭＯＳＦＥＴであり、本実施例では、フェアチャイルドセミコンダクター社製のｐ／ｎＭＯＳＦＥＴ（形名：ＦＤＳ８９５８Ａ）を用いた。第１ダイオードＤ１および第２ダイオードはそれぞれ、並列接続された２つのダイオードで構成されており、本実施例では、オン・セミコンダクター社製の整流器（形名：ＭＵＲＤ６２０ＣＴ）を用いた。インダクタＬ１としては、インダクタンスが７９ｎＨのものを用いた。ゲート駆動回路１の制御回路２としては、シリコン・ラボラトリーズ社製のドライバＩＣ（形名：ＳＩ８２３５）を用いた。

　従来のゲート駆動回路１０１の制御回路１０２も、ゲート駆動回路１の制御回路２と同様に、マウザーエレクトロニクス社製のドライバＩＣ（形名：ＳＩ８２３５）を用いた。

　主回路３は、ダイオード接続されたスイッチング素子（ローム株式会社製ＳｉＣ－ＭＯＳＦＥＴ（形名：ＳＣＴ２４５０ＫＥ））、インダクタ（１４５μＨ）、容量素子（１００μＦ）およびＤＣ電源（１２０Ｖ）で主に構成した。

　なお、ノイズを低減するため、本実施例のゲート駆動回路１、従来のゲート駆動回路１０１および主回路３は、同一基板上に実装した。

　ダブルパルス試験において、まず、従来のゲート駆動回路１０１を電力用スイッチング素子ＰＳのゲートに接続し、図５に示す制御回路１０２からパルス（幅７．４μｓ）を入力し、主回路３のインダクタ及びスイッチング素子ＰＳ（ドレイン－ソース間）に５Ａの電流が流れる状態にして、スイッチング素子ＰＳをオン／オフ駆動した。続いて、本実施例のゲート駆動回路１を電力用スイッチング素子ＰＳのゲートに接続し、第１スイッチＱ１および第２スイッチＱ２の導通／非導通を図２～図４に示すように制御して、電力用スイッチング素子ＰＳをオン／オフ駆動した。このようにして、ゲート駆動回路１０１およびゲート駆動回路１による電力用スイッチング素子ＰＳのスイッチング特性を測定した。

　具体的には、電力用スイッチング素子ＰＳのオン／オフ駆動時のゲート－ソース間電圧Ｖ_ＧＳ、ドレイン－ソース間電圧Ｖ_ＤＳ、およびドレイン電流Ｉ_Ｄの波形を測定した。そして、これらの波形に基づいて、電力用スイッチング素子ＰＳのオフ時のスイッチング時間ｔ_ｏｆｆおよびオン時のスイッチング時間ｔ_ｏｎを評価した。本実施例では図６に示すように、オフ時のスイッチング時間ｔ_ｏｆｆを、ゲート－ソース間電圧Ｖ_ＧＳがオン時の９０％に立ち下がった時点からドレイン－ソース間電圧Ｖ_ＤＳがオフ時の９０％に立ち上った時点までの時間と定義した。また、オン時のスイッチング時間ｔ_ｏｎを、ゲート－ソース間電圧Ｖ_ＧＳがオン時の１０％に立ち上がった時点からドレイン－ソース間電圧Ｖ_ＤＳがオフ時の１０％に立ち下った時点までの時間と定義した。

　図７は、ゲート駆動回路１およびゲート駆動回路１０１による電力用スイッチング素子ＰＳのスイッチング特性を示すグラフである。図７において、（ａ）は電力用スイッチング素子ＰＳのゲート－ソース間電圧Ｖ_ＧＳの波形であり、（ｂ）は電力用スイッチング素子ＰＳのドレイン－ソース間電圧Ｖ_ＤＳの波形であり、（ｃ）は電力用スイッチング素子ＰＳのドレイン電流Ｉ_Ｄの波形である。図７（ａ）～（ｃ）において、破線は従来のゲート駆動回路１０１を電力用スイッチング素子ＰＳのゲートに接続したときの波形であり、実線は本発明のゲート駆動回路１を電力用スイッチング素子ＰＳのゲートに接続したときの特性を示している。

　図７より、従来のゲート駆動回路１０１を電力用スイッチング素子ＰＳのゲートに接続したときのオフ時間ｔ_ｏｆｆは１８ｎｓ、オン時間ｔ_ｏｎは３１．２ｎｓであった。一方、本発明のゲート駆動回路１を電力用スイッチング素子ＰＳのゲートに接続したときのオフ時間ｔ_ｏｆｆは１５ｎｓ、オン時間ｔ_ｏｎは２０．２ｎｓであった。したがって、本発明のゲート駆動回路１は、従来のゲート駆動回路１０１に比べ、電力用スイッチング素子ＰＳのオフ動作およびオン動作の両方において高速化を実現できていることが分かる。

　なお、図７（ａ）において、ゲート－ソース間電圧Ｖ_ＧＳは、一時的に電源電位（１８Ｖ）を大きく超えているが、ダイオードＤ１により電源電圧に収束している。同様に、ゲート－ソース間電圧Ｖ_ＧＳは、一時的に接地電位（０Ｖ）を大きく下回っているが、ダイオードＤ２により接地電位に収束している。通常、電力用スイッチング素子ＰＳのゲートは、３００ｎｓ程度であれば電源電位を大きく超える電圧、または接地電位を大きく下回る電圧が印加されても破壊されないため、信頼性には影響しない。

　図８は、本実施例における電力用スイッチング素子ＰＳのドレイン電流Ｉ_Ｄを変えたときのスイッチング時間（オン時間ｔ_ｏｎおよびオフ時間ｔ_ｏｆｆ）の変化を示したグラフである。図８において、電力用スイッチング素子ＰＳのオフ時間ｔ_ｏｆｆはドレイン電流Ｉ_Ｄの増加とともに短くなり、オン時間ｔ_ｏｎはドレイン電流Ｉ_Ｄの増加とともに長くなっている。ドレイン電流Ｉ_Ｄの大きさに係らず、オン動作およびオフ動作のいずれにおいても、従来のゲート駆動回路１０１を電力用スイッチング素子ＰＳのゲートに接続したときよりも、本発明のゲート駆動回路１を電力用スイッチング素子ＰＳのゲートに接続したときの方が、高速化が実現できていることが分かる。具体的には、従来のゲート駆動回路１０１を電力用スイッチング素子ＰＳのゲートに接続したときの平均オフ時間は３２ｎｓであり、平均オン時間は２５ｎｓであった。一方、本発明のゲート駆動回路１を電力用スイッチング素子ＰＳのゲートに接続したときの平均オフ時間は２６ｎｓであり、平均オン時間は１８ｎｓであった。すなわち、本発明のゲート駆動回路１によって、従来のゲート駆動回路１０１に比べ、オフ時間について２０％、オン時間について３０％の高速化を実現することができた。

　図９は、本発明のゲート駆動回路１および従来のゲート駆動回路１０１による電力用スイッチング素子ＰＳの応答特性のシミュレーション結果である。具体的には、Ａｇｉｌｅｎｔ　ＡＤＳにより応答特性を過渡解析した。解析時間は２０μｓであり、最大時間刻み幅は１ｎｓであった。図９において、（ａ）は電力用スイッチング素子ＰＳのゲート－ソース間電圧Ｖ_ＧＳのオフ時およびオン時のスイッチング特性のシミュレーション結果であり、（ｂ）は電力用スイッチング素子ＰＳのドレイン－ソース間電圧Ｖ_ＤＳのオフ時およびオン時のスイッチング特性のシミュレーション結果である。図９（ａ）および（ｂ）において、破線は従来のゲート駆動回路１０１を電力用スイッチング素子ＰＳのゲートに接続したときのシミュレーションによる波形であり、実線は本発明のゲート駆動回路１を電力用スイッチング素子ＰＳのゲートに接続したときのシミュレーションによる波形である。

　図９より、従来のゲート駆動回路１０１を電力用スイッチング素子ＰＳのゲートに接続したときのオフ時間ｔ_ｏｆｆは５９．９ｎｓ、オン時間ｔ_ｏｎは３３．５ｎｓであった。一方、本実施例のゲート駆動回路１を電力用スイッチング素子ＰＳのゲートに接続したときのオフ時間ｔ_ｏｆｆは４７．８ｎｓ、オン時間ｔ_ｏｎは２３．０ｎｓであった。したがって、シミュレーション結果からも、本実施例のゲート駆動回路１は、従来のゲート駆動回路１０１に比べ、電力用スイッチング素子ＰＳのオフ動作およびオン動作の両方において高速化が実現できていることが分かる。

　本発明の電力回路用の高速スイッチング可能なゲート駆動回路は、発電や送電等の電力分野、回転機・ファン・ポンプ等の産業分野、通信システム工場などの電源装置、電気鉄道分野、自動車分野、家電分野等のパワーエレクトロニクスの広い分野への適用が可能である。

　１　ゲート駆動回路
　２　制御回路
Ｃ１　第１接続ノード
Ｃ２　第２接続ノード
Ｃ３　第３接続ノード
Ｄ１　第１ダイオード
Ｄ２　第２ダイオード
Ｌ１　インダクタ
ＰＳ　電力用スイッチング素子
Ｑ１　第１スイッチ
Ｑ２　第２スイッチ

Claims

　電力回路の電力用スイッチング素子のゲートを駆動するためのゲート駆動回路であって、
　インダクタと、
　前記インダクタの一端と電源電位との間に設けられた第１スイッチと、
　前記インダクタの他端と前記電源電位より低い基準電位との間に設けられた第２スイッチと、
　前記第１スイッチと前記インダクタとの第１接続ノードにカソードが接続された第１ダイオードと、
　前記第２スイッチと前記インダクタとの第２接続ノードにアノードが接続された第２ダイオードと、
　前記第１スイッチおよび前記第２スイッチの導通／非導通を制御する制御回路と、
を備え、
　前記第１ダイオードのアノードと前記第２ダイオードのカソードとが接続されており、
　前記ゲートは、前記第１ダイオードのアノードと前記第２ダイオードのカソードとの第３接続ノードに接続されている、ことを特徴とするゲート駆動回路。
　前記制御回路は、
　前記電力用スイッチング素子がオフ状態では、
　前記第１スイッチおよび前記第２スイッチをそれぞれ非導通状態および導通状態に制御し、
　前記電力用スイッチング素子のターンオンの際には、
　前記第１スイッチおよび前記第２スイッチを両方とも導通状態に制御して、所定時間後、前記第２スイッチを非導通状態に制御することを特徴とする請求項１に記載のゲート駆動回路。
　前記制御回路は、
　前記電力用スイッチング素子がオン状態では、
　前記第１スイッチおよび前記第２スイッチをそれぞれ導通状態および非導通状態に制御し、
　前記電力用スイッチング素子のターンオフの際には、
　前記第１スイッチおよび前記第２スイッチを両方とも導通状態に制御して、所定時間後、前記第１スイッチを非導通状態に制御することを特徴とする請求項１または２に記載のゲート駆動回路。
　前記基準電位は接地電位であることを特徴とする請求項１～３のいずれかに記載のゲート駆動回路。