WO2018172205A1 - Optoelektronischer halbleiterchip und verfahren zu dessen herstellung - Google Patents

Optoelektronischer halbleiterchip und verfahren zu dessen herstellung Download PDF

Info

Publication number
WO2018172205A1
WO2018172205A1 PCT/EP2018/056654 EP2018056654W WO2018172205A1 WO 2018172205 A1 WO2018172205 A1 WO 2018172205A1 EP 2018056654 W EP2018056654 W EP 2018056654W WO 2018172205 A1 WO2018172205 A1 WO 2018172205A1
Authority
WO
WIPO (PCT)
Prior art keywords
lamella
semiconductor chip
optoelectronic semiconductor
lamellae
chip according
Prior art date
Application number
PCT/EP2018/056654
Other languages
English (en)
French (fr)
Inventor
Adrian Stefan Avramescu
Tansen Varghese
Martin Strassburg
Hans-Jürgen LUGAUER
Sönke Fündling
Jana Hartmann
Frederik Steib
Andreas Waag
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to DE112018001450.9T priority Critical patent/DE112018001450B4/de
Priority to US16/495,803 priority patent/US11069835B2/en
Publication of WO2018172205A1 publication Critical patent/WO2018172205A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Definitions

  • the optoelectronic semiconductor chip is, for example, a light-emitting diode chip, a
  • Laser diode chip or a detector chip is a radiation-emitting semiconductor chip, which in operation electromagnetic radiation from the
  • Spectral range between infrared radiation and UV radiation, in particular visible light, emitted Spectral range between infrared radiation and UV radiation, in particular visible light, emitted.
  • the semiconductor chip comprises at least one lamella.
  • a fin (English: fin) is in this case an elongated structure that extends along an imaginary line.
  • the slat can be a
  • the lamella Have longitudinal axis which is parallel to this straight line. As part of the manufacturing tolerance, the lamella
  • the lamella has two side surfaces, which are arranged opposite one another.
  • the two side surfaces For example, they can run symmetrically with respect to the longitudinal axis of the lamella within the manufacturing tolerance.
  • an active region is arranged on each of the side surfaces.
  • the active region is the functional region of the optoelectronic semiconductor chip. That is, in this active region in the operation of the optoelectronic semiconductor chip to
  • Manufacturing tolerance is similar. That is, within the manufacturing tolerance produce the active
  • the active regions of a lamella are produced simultaneously, for example, in the same manufacturing process.
  • the active areas of a lamella are electrically connected to one another.
  • the active areas may be physically interconnected such that the louver has a single active area extending from one side surface of the louver to the other side surface of the louver over another surface, such as a deck surface or a surface
  • Slats are not physically connected to each other, so that the lamella has exactly one active area on each side surface.
  • the active areas of the lamella can be connected via further components of the lamella or of the lamella
  • Optoelectronic semiconductor chips are electrically connected in parallel to each other.
  • an optoelectronic semiconductor chip is specified with at least one lamella, wherein the lamella has two side surfaces, which are opposite one another
  • LED chips therefore often operated with low current densities, which can be achieved, for example, that the LED chips are formed with a larger footprint.
  • this approach results in increased costs and larger components with these larger ones
  • Microrods so-called Microrods. In this case, however, it is not possible to reduce the defect density in the semiconductor material of the optoelectronic semiconductor chip. Defects, for example
  • an optoelectronic semiconductor chip with a lamella, on whose side surfaces an active region is arranged can lead to an increased efficiency of the optoelectronic semiconductor chip.
  • the footprint available for the active area is increased from depositing on a flat surface.
  • the optoelectronic semiconductor chip can be operated with a lower current density without the base area of the semiconductor chip having to be increased.
  • the lamella comprises end faces and a
  • the lamella is for example applied to a substrate.
  • the substrate is for example applied to a substrate.
  • the opposite surface of the lamella forms the top surface of the lamella.
  • the areas with the largest surface area are the side surfaces of the lamella, which are interconnected by the top surface. Further, the side surfaces are interconnected by at least two end surfaces which extend transversely or perpendicular to the side surfaces.
  • the lamella is based on a III-V compound semiconductor material, in particular on a nitride compound semiconductor material and the side surfaces of the
  • Slats run parallel to the A-plane of the III-V compound semiconductor material. That is, the active area of the fin is located at an A-plane.
  • This can be achieved, for example, by the lamella extending parallel to the M axis.
  • the lamella extends, for example, parallel to the M-axis of a growth substrate and / or to the M-axis of one between the lamella and the
  • the arrangement of the active region on a side surface, which is parallel to the A-plane of the III-V compound semiconductor material, allows the avoidance of piezoelectric
  • the lamella has a length, a width and a height.
  • the height is greater than the width and the ratio of height to width is at least 2, for example at least 10, in particular 40, 50 or more.
  • Such a height to width ratio can be achieved, in particular, by the use of organometallic vapor phase epitaxy
  • MOVPE metal-oxide-semiconductor
  • the length is greater than the height of the optoelectronic semiconductor chip
  • Lamella The length is measured along the
  • the height is determined in a vertical direction that is transverse or perpendicular to the main extension plane of the optoelectronic semiconductor chip.
  • a length of the lamella of at least 10 ym is possible.
  • the width of the lamella may be, for example, at least 500 nm. In particular, it is possible for the width of the lamella to be at least 500 nm and at most 10000 nm.
  • the height of the blade may be, for example, at least 3 ym. For example, it is possible that the height of the sipe is at least 3 ym and at most 50 ym.
  • the lamella has a length which
  • the length of the lamella is at least 50% of the largest edge length of the optoelectronic semiconductor chip.
  • the lamella has a core provided with a III-V compound semiconductor material of a first
  • Conductive type is formed and / or the lamella has a first shell, which with a III-V
  • the lamella has a second shell, which is formed with a III-V compound semiconductor material of a second conductivity type, the first
  • Conductor type is different, wherein the active region between the core and / or the first shell on the one hand and the second shell is arranged on the other hand.
  • Semiconductor material of the first conductivity type is, for example, n-type semiconductor material.
  • the Semiconductor material of the second conductivity type is then formed with p-type semiconductor material or vice versa.
  • the active region is located directly or indirectly on a core of the lamella and of the second shell
  • the active region may include one or more quantum well structures for generating
  • the optoelectronic semiconductor chip comprises a multiplicity of lamellae which are parallel to one another
  • the slats can be arranged running.
  • the slats can be any suitable material.
  • a distance between adjacent lamellae in this direction is between at least 1 ⁇ m and at most 100 ⁇ m, in particular at most 50 ⁇ m or at most 10 ⁇ m. In this way it is possible to have a large number of slats in the
  • the optoelectronic semiconductor chip it is alternatively or additionally possible for a multiplicity of lamellae, which are arranged along a straight line one behind the other, to be present, the length of each lamella extending along the straight line.
  • lamellae can be arranged parallel to these lamellae. which are formed either by single, long lamellae or in turn by a plurality of shorter lamellae, which are arranged along a straight line which runs parallel to the M-axis, one behind the other.
  • the lamellae of the plurality of lamellae each have similar active regions. That is, in the
  • the active regions of the different lamellae are of the same design, so that they can be used, for example, in the operation of the optoelectronic
  • Semiconductor chip can be formed differently. To the
  • the concentration of a material for example, the concentration of gallium and / or indium, may be different in the active region of different lamellae. This can serve a radiation-emitting
  • the temperature is varied locally in the manufacture of the slats, so for example, the active areas of different slats at
  • a substrate is first provided.
  • the substrate is a growth substrate formed, for example, with sapphire. At the growth surface of the
  • Sapphire substrate is in particular the C-plane of the sapphire substrate.
  • a mask layer is formed with openings on the substrate, in which
  • the mask layer does not have to be applied directly to the substrate, but it is
  • At least one intermediate layer which may be produced epitaxially, to be arranged between the substrate and the mask layer.
  • the mask layer is formed, for example, with an electrically insulating material such as a nitride or an oxide.
  • a lamella is formed at each of the openings.
  • a core of the lamella is generated in the region of the opening and subsequent layers and regions of the lamella are formed on this core.
  • the lamella is produced in particular by means of organometallic vapor phase epitaxy.
  • organometallic vapor phase epitaxy By means of this method, it is possible in particular to form lamellae which have a particularly large height, so that a ratio between the height and the width of the lamella is at least 2.
  • the slats thus produced have two side surfaces which are arranged opposite to each other, and an active region is arranged on each of the side surfaces.
  • At least some of the openings extend parallel to the M-axis of the substrate and / or the semiconductor material, which is arranged between the substrate and lamination. It is also possible that all slats extend along this direction.
  • the core in at least one lamination the core is exposed and the core is covered by a contact finger.
  • the core is then exposed to the lamellae, for example by etching, and by a lamination
  • the contact finger covered, which connects the lamellae thereby electrically conductive.
  • the contact finger is
  • the second sheath of the at least one lamella is covered in places by a current spreading layer. That is, in areas of the lamella, in which the core is not exposed, the second shell with a
  • the slats can be connected in this way in parallel to each other and, for example, by corresponding contacts, which are parallel to the main extension direction of the slats
  • FIGS. 1A and 1B show lamellae for exemplary embodiments of optoelectronic semiconductor chips described here.
  • FIGS. 13A, 13B show an exemplary embodiment of one described here
  • FIGS. 17A and 17B show an exemplary embodiment of an optoelectronic semiconductor chip described here in schematic representations.
  • Figs. 18A and 18B show another one
  • FIGS 1A and 1B show schematic views
  • the lamellae 1 comprise side surfaces 1a, a top surface 1c and end surfaces 1d.
  • the side surfaces la are the areas with the largest
  • Each louver further has a width B, a height H and a length L.
  • the ratio between height H and width B of each lamella 1 is at least 2.
  • the lamellae extend at a distance from each other at a distance P perpendicular to a direction of longitudinal extension of the lamellae 1 relative to one another.
  • the distance P is for example at least 1 ym and at most 100 ym
  • the length L is for example
  • the width B is for example at least 500 nm and at most 10000 nm and the height H is for example at least 3 ym and
  • the lamellae 1 extend, for example, in one
  • the cover surface 1c of the lamellae runs, for example, parallel to the C plane c of the semiconductor material with which the lamella 1 is formed.
  • the end faces 1 d can run parallel to the M plane m of the semiconductor material. It is particularly possible that the slats 1 at their ends
  • the M-axis runs in the direction (-1100), the
  • Width B of the lamellae 1 is measured in the direction parallel to the A-axis (-1-120).
  • Figures 2A to 2E is a
  • a substrate 2 is provided.
  • the substrate 2 is
  • a sapphire substrate that may be present as a sapphire wafer.
  • the substrate may, for example, a
  • At least one intermediate layer 11 is applied to the growth substrate 2
  • the intermediate layer 11 may be formed, for example, with a III-V compound semiconductor material.
  • the intermediate layer is deposited, for example, by organometallic vapor phase epitaxy.
  • An I I / V compound semiconductor material comprises at least one element from the third main group, such as B, for example.
  • I I / V compound semiconductor material means the group of binary, ternary or quaternary compounds which
  • At least one element from the third main group and at least one element from the fifth main group for example, nitride and phosphide compound semiconductors.
  • Such a binary, ternary or quaternary compound may also have, for example, one or more dopants and additional constituents.
  • the intermediate layer 11 is preferably doped, for example n-doped.
  • the intermediate layer 11 is formed with a nitride compound semiconductor material.
  • the nitride compound semiconductor material is, for example, Al n Ga m In ] ⁇ n m wherein 0 ⁇ n ⁇ 1, 0 ⁇ m ⁇ 1 and n + m ⁇ 1.
  • This material does not necessarily have to have a mathematically exact composition according to the above formula. Rather, it may, for example, have one or more dopants and additional constituents. For the sake of simplicity, however, the above formula includes only the essential ones
  • the intermediate layer 11 can have several components of the crystal lattice (Al, Ga, In, N), even if these can be partially replaced by small amounts of other substances and / or supplemented.
  • the intermediate layer 11 can have several components of the crystal lattice (Al, Ga, In, N), even if these can be partially replaced by small amounts of other substances and / or supplemented.
  • the intermediate layer 11 can have several components of the crystal lattice (Al, Ga, In, N), even if these can be partially replaced by small amounts of other substances and / or supplemented.
  • the intermediate layer 11 can have several components of the crystal lattice (Al, Ga, In, N), even if these can be partially replaced by small amounts of other substances and / or supplemented.
  • the intermediate layer 11 can have several components of the crystal lattice (Al, Ga, In, N), even if these can be partially replaced by small amounts of other substances and / or supplemented.
  • the intermediate layer 11 can have several
  • Partial layers include, each parallel to the growth surface of the substrate 2. For example, you can
  • Partial layers are deposited on the substrate 2 as an intermediate layer 11 in the following sequence: GaN partial layer, A1N partial layer, AlGaN partial layer.
  • an insulating layer 12 which is formed with an electrically insulating material such as SiC> 2 or SiN, on the substrate
  • the insulating layer 12 is structured to form the mask layer 13 by introducing openings 13a into the insulating layer 12.
  • the openings 13a extend, for example, parallel to the M-axis M of the material of the intermediate layer 11 and are formed, for example, by line openings.
  • Figure 2E lamellae 1 by selective growth by means of organometallic gas phase epitaxy in
  • Area of the openings 13 a of the mask layer 13 is generated.
  • cores 14 are grown in the openings 13a.
  • the cores 14 are, for example, GaN cores doped n-type.
  • the first shell 15 and the second shell 17 on the side facing away from the first shell side of the active region 16 is arranged.
  • the first shell 15 is, for example, n-doped and the second shell 17 is p-doped.
  • the first shell 15, the active region 16 and the second shell 17 are based, for example, on the nitride compound semiconductor material AlInGaN.
  • FIGS. 3A and 3B show a correspondingly produced lamella in the detail view.
  • the active region 16 is arranged on the side surfaces la of the lamella.
  • the side surfaces la are oriented parallel to the A plane a of the AlInGaN lamella.
  • these layers are parallel to the c-plane c of the semiconductor material of the lamella 1.
  • the said layers are significantly thinner than the same layers on the side surfaces la.
  • the indium and / or the gallium content are at least for the active layer 16 there less than at the side surfaces la.
  • each blade 1 Due to the different content of indium and / or gallium on the top surface lc, it is possible for electromagnetic radiation to be generated in operation in a different wavelength range during operation than in the region of the side surfaces 1a. But it is possible, as in connection with 3A and 3B, the upper portion of each blade 1 to remove completely or partially, so that only an active area 16 remains, which is arranged on an A-plane a of the blade 1 and possibly a smaller area of the active area 16, which is arranged on the end faces ld of the lamella.
  • top surface lc of the lamella has regions parallel to the c-plane c and regions which extend parallel to a semipolar plane s. Also in this case it is possible - to avoid effects due to
  • the lamellae 1 can extend uniformly over the entire growth substrate and thus the entire wafer without pre-structuring with respect to the chip layout.
  • semiconductor chips of different geometry can be produced from such a wafer.
  • such a production method has additional method steps for structuring the
  • FIG. 5A shows a sectional view in the direction of the lamellae 1
  • FIG. 5B shows a side view of the side surface 1a of a lamella
  • FIG. 5C shows a plan view of the wafer.
  • a photoresist 3 is applied, with the help of which, for example by dry or wet chemical etching and by peeling, a free area 4 is generated, in which the lamellae 1 are removed.
  • 6A again shows a sectional view in the direction of the slats 1
  • FIG. 6B shows a view of a side surface of a slat
  • FIG. 6C shows the view from above in a plan view.
  • the production of the free regions 4 defines the layout of the optoelectronic semiconductor chip to be produced. From FIG. 6C, therefore, the edge length l of the optoelectronic semiconductor chip can be seen and the length l of the lamellae 1.
  • the free region 4 for example, the intermediate layer and / or the mask layer 13 is exposed.
  • the photoresist 3 is removed and an electrically insulating layer 5 is deposited in conformity with the top side of the arrangement, so that all the laminates 1 are uniformly covered by the electrically insulating layer 5.
  • the electric insulating layer 5 may be applied by a coating method such as sputtering or CVD.
  • FIGS. 8A and 8B show the application of a further photoresist 6 such that the outer lamellae 1, which have an adjacent lamella on only one side, are covered by the photoresist 6 and the remaining lamellae remain uncovered by the photoresist.
  • the photoresist is used in the subsequent method step, shown in conjunction with FIGS. 9A and 9B, to remove the electrically insulating layer 5 from the inner lamellae 1.
  • a current spreading layer 7 is deposited conformally at the top of the device.
  • the current spreading layer 7 is in direct contact with the inner fins 1 on the outside thereof, for example on the second sheath 17.
  • the current spreading layer 7 is preferably radiation-transparent, for example it is formed with a TCO (Transparent Conductive Oxide) material such as ITO.
  • TCO Transparent Conductive Oxide
  • the current spreading layer 7 serves, for example, for the common, p-side contacting of it
  • FIGS. 13A, 13B the contact layers 9a, 9b are applied for n-side or p-side contacting.
  • the contact layer 9a is thereby in direct contact with the
  • Intermediate layer 11 may be formed such that it surrounds all lamellae 1 almost completely laterally. For this purpose, it has a correspondingly formed contact finger 91a. Only where the p-side contact layer 9b is formed, the n-side contact layer 9a is not. From the p-side contact layer 9b, contact fingers 91b extend into the field of lamellae 1 to contact the current spreading layer 7 there. It results after the separation of the wafer, an optoelectronic
  • the mask layer 13 is already prestructured in terms of chip layout. That is, the mask layer 13 has no openings 13a in the edge region of each optoelectronic semiconductor chip to be produced, so that no lamellae 1 is produced there, which would have to be removed in the course of the method.
  • the areas where the p-type contact layer 9b is later attached, that is, the contact fingers 91b, for example, are already in the mask layer 13
  • FIGS. 15A, 15B the insulating layer 5 is optionally applied.
  • the current spreading layer 7 is conformally deposited.
  • FIGS. 16A, 16B a removal of the current spreading layer 7, the mask layer 13 and optionally the uppermost layers of the intermediate layer 11 takes place with the aid of a photomask, not shown
  • FIGS. 17A, 17B, 17C the application of the contact layers 9a, 9b takes place.
  • FIG. 17A a variant is described in which the current spreading layer 7 and the lamella 1 in the upper region of each lamella 1 are removed to avoid effects due to different concentrations of gallium and / or indium at the tip of the lamella 1 , This corresponds to the example
  • FIGS. 3B and 4B Embodiments of FIGS. 3B and 4B.
  • the removal can be done with the following steps:
  • a planarization is carried out with the aid of a lacquer or an oxide. Then, the removal of the above-named ranges by means of polishing and / or a plasma etching process ⁇ support and / or followed by a wet chemical process. Subsequently, the entire remaining area can be covered by one or more oxide layers 18.
  • An optoelectronic semiconductor chip described here is distinguished, inter alia, by a high aspect ratio, that is to say the ratio between height and width of each lamella 1 is at least 2.
  • the lamellae 1 parallel to an M axis, as a result of which the active regions 16 can be produced on an A plane.
  • the active areas 16 are almost exclusively on the side surfaces la of
  • Lamella such as the sheaths 15, 17.
  • a total optoelectronic semiconductor chip is possible, which can be operated particularly efficiently due to the avoidance of the Auger effect, due to a particularly low defect density and due to the avoidance of piezoelectric fields.
  • Microrods increased mechanical stability, which in particular simplifies the production of the optoelectronic semiconductor chip.
  • the pierods increased mechanical stability, which in particular simplifies the production of the optoelectronic semiconductor chip.
  • the pierods increased mechanical stability, which in particular simplifies the production of the optoelectronic semiconductor chip.
  • Orientation which, for example, allows radiation-emitting semiconductor chips, which emit light in a particularly narrow wavelength range.
  • FIG. 1 schematic representations of another embodiment of an optoelectronic semiconductor chip described here explained in more detail.
  • the conductive intermediate layer 11 is dispensed with. That is, the semiconductor chip is free of the intermediate layer 11.
  • the mask 13 is for example applied directly to a growth substrate 2. In the openings of the mask 13, the slats 1 are arranged.
  • any substrates use can be used as substrates sapphire substrates or AIN layers on any substrates use, which can make the manufacturing process much simpler and cheaper than conductive substrates for n-side contacting of the lamellae 1 ,
  • the fins 1 are structured in some areas, for example at the longitudinal ends of the fins 1, such that the core 14 of each fins is exposed.
  • the core 14 may be n-type. To the n-type
  • the core 14 may be exposed, for example, by etching, that is, the remaining layers of each slat 1 are removed. Over the remaining length of the slats 1 is on the
  • p-type second sheath 17 a For example, p-type second sheath 17 a
  • Current spreading layer 7, for example, with a TCO Material is formed, for example, p-type
  • the contact layers 9a, 9b may extend parallel to the lamellae 1, for example along the outermost lamellae 1, which contact layers 91a, 91b correspond to one another
  • the contact layers 9a, 9b are, for example, as metal strips along the
  • Main extension direction of the slats 1 is formed. To shed as little emission as possible these can
  • Metal strip may be formed with a highly reflective metal. Alternatively or additionally, it is possible this

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

Es wird ein optoelektronischer Halbleiterchip mit - zumindest einer Lamelle (1) angegeben, wobei - die Lamelle (1) zwei Seitenflächen (1a) aufweist, die einander gegenüberliegend angeordnet sind, und - an jeder der Seitenflächen (1a) ein aktiver Bereich (16) angeordnet ist.

Description

Beschreibung
OPTOELEKTRONISCHER HALBLEITERCHIP UND VERFAHREN ZU DESSEN
HERSTELLUNG
Die Druckschrift WO 2013/127672 beschreibt einen
optoelektronischen Halbleiterchip .
Eine zu lösende Aufgabe besteht darin, einen
optoelektronischen Halbleiterchip anzugeben, der besonders effizient betrieben werden kann.
Bei dem optoelektronischen Halbleiterchip handelt es sich beispielsweise um einen Leuchtdiodenchip, einen
Laserdiodenchip oder einen Detektorchip. Vorzugsweise handelt es sich um einen Strahlungsemittierenden Halbleiterchip, der im Betrieb elektromagnetische Strahlung aus dem
Spektralbereich zwischen Infrarotstrahlung und UV-Strahlung, insbesondere sichtbares Licht, emittiert.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst der Halbleiterchip zumindest eine Lamelle. Bei einer Lamelle (englisch: fin) handelt es sich vorliegend um eine längliche Struktur, die sich entlang einer gedachten Geraden erstreckt. Die Lamelle kann dabei eine
Längsachse aufweisen, die parallel zu dieser Gerade verläuft. Im Rahmen der Herstellungstoleranz kann die Lamelle
achsensymmetrisch zu dieser Längsachse ausgebildet sein. Gemäß zumindest einer Ausführungsform des Halbleiterchips weist die Lamelle zwei Seitenflächen auf, die einander gegenüberliegend angeordnet sind. Die beiden Seitenflächen können beispielsweise im Rahmen der Herstellungstoleranz symmetrisch zur Längsachse der Lamelle verlaufen.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips ist an jeder der Seitenflächen ein aktiver Bereich angeordnet. Bei dem aktiven Bereich handelt es sich um den funktionstragenden Bereich des optoelektronischen Halbleiterchips. Das heißt, in diesem aktiven Bereich wird im Betrieb des optoelektronischen Halbleiterchips die zu
detektierende Strahlung detektiert oder die zu erzeugende Strahlung erzeugt. Dabei ist es insbesondere möglich, dass der aktive Bereich an jeder Seitenfläche im Rahmen der
Herstellungstoleranz gleichartig ausgebildet ist. Das heißt, im Rahmen der Herstellungstoleranz erzeugen die aktiven
Bereiche an jeder Seitenfläche beispielsweise
elektromagnetische Strahlung im gleichen Wellenlängenbereich.
Die aktiven Bereiche einer Lamelle sind beispielsweise im gleichen Herstellungsverfahren gleichzeitig hergestellt. Die aktiven Bereiche einer Lamelle sind elektrisch leitend miteinander verbunden. Die aktiven Bereiche können physisch miteinander verbunden sein, sodass die Lamelle einen einzigen aktiven Bereich aufweist, der sich von einer Seitenfläche der Lamelle zu der anderen Seitenfläche der Lamelle über eine weitere Fläche, zum Beispiel eine Deckfläche oder eine
Stirnfläche der Lamelle erstreckt. Ferner ist es möglich, dass die aktiven Bereiche einer jeden Seitenfläche der
Lamelle physisch nicht miteinander verbunden sind, sodass die Lamelle an jeder Seitenfläche genau einen aktiven Bereich aufweist. Beispielsweise können die aktiven Bereiche der Lamelle über weitere Komponenten der Lamelle oder des
optoelektronischen Halbleiterchips elektrisch parallel zueinander geschaltet sein. Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips wird ein optoelektronischer Halbleiterchip angegeben mit zumindest einer Lamelle, wobei die Lamelle zwei Seitenflächen aufweist, die einander gegenüberliegend
angeordnet sind und an jeder der Seitenfläche ein aktiver Bereich angeordnet ist.
Einem hier beschriebenen optoelektronischen Halbleiterchip liegen dabei unter anderem die folgenden Überlegungen
zugrunde: ein wichtiger Verlustmechanismus beispielsweise beim Betrieb von Leuchtdiodenchips ist der Auger-Effekt.
Dieser führt zu einer Verringerung der Effizienz bei der Erzeugung von elektromagnetischer Strahlung im Bereich hoher Stromdichten .
Um einen hohen Wirkungsgrad aufrechtzuerhalten, werden
Leuchtdiodenchips daher oft mit niedrigen Stromdichten betrieben, was beispielsweise dadurch erreicht werden kann, dass die Leuchtdiodenchips mit einer größeren Grundfläche ausgebildet werden. Dieser Ansatz führt jedoch zu erhöhten Kosten und größeren Bauteilen mit diesen größeren
Leuchtdiodenchips .
Eine weitere Möglichkeit zur Verminderung der Verluste durch den Auger-Effekt ist die Vergrößerung der Fläche des aktiven Bereichs eines Leuchtdiodenchips durch das Aufwachsen des aktiven Bereichs entlang von Stäben oder Pyramiden
(sogenannten Microrods). Hierbei ist es jedoch nicht möglich, die Defektdichte im Halbleitermaterial des optoelektronischen Halbleiterchips zu reduzieren. Defekte, zum Beispiel
Versetzungen, im Halbleitermaterial stellen aber einen weiteren Verlustmechanismus dar, da Defekte im
Halbleitermaterial zu nicht-strahlenden Rekombinationen bei niedrigen Strömen führen. Dies führt insbesondere bei den nicht- oder semipolaren Quantentopfstrukturen solcher
Microrods zu relativ kleinen Umwandlungseffizienzen. Es hat sich nun herausgestellt, dass ein optoelektronischer Halbleiterchip mit einer Lamelle, an deren Seitenflächen ein aktiver Bereich angeordnet ist, zu einer erhöhten Effizienz des optoelektronischen Halbleiterchips führen kann. So ist durch das Anordnen des aktiven Bereichs an den Seitenflächen der Lamelle die Grundfläche, die für den aktiven Bereich zur Verfügung steht, gegenüber einem Abscheiden auf einer ebenen Fläche erhöht. Daraus resultiert, dass der optoelektronische Halbleiterchip mit einer niedrigeren Stromdichte betrieben werden kann, ohne dass die Grundfläche des Halbleiterchips vergrößert werden muss.
Darüber hinaus hat sich herausgestellt, dass die Anzahl von Defekten beim Abscheiden gegenüber einer Abscheidung von Microrods reduziert ist. Das heißt insbesondere, dass die Anzahl nicht gewachsener Strukturen oder nicht vollständig gewachsener Strukturen insbesondere im Kantenbereich
reduziert ist. Schließlich ist es möglich, den aktiven
Bereich ausschließlich auf nicht-polaren Flächen
abzuscheiden, was insbesondere bei III-V- Verbindungshalbleitermaterialien zu einer Verringerung piezoelektrischer Effekte und damit zu einem verbesserten Ladungsträgerempfang im aktiven Bereich führen kann.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst die Lamelle Stirnflächen und eine
Deckfläche, wobei der Flächeninhalt jeder Seitenfläche größer ist als der Flächeninhalt jeder Stirnfläche und der
Flächeninhalt der Deckfläche. Die Lamelle ist beispielsweise auf ein Substrat aufgebracht. Die dem Substrat
gegenüberliegende Fläche der Lamelle bildet die Deckfläche der Lamelle. Die Flächen mit dem größten Flächeninhalt sind die Seitenflächen der Lamelle, welche durch die Deckfläche miteinander verbunden sind. Weiter sind die Seitenflächen durch wenigstens zwei Stirnflächen miteinander verbunden, die quer oder senkrecht zu den Seitenflächen verlaufen.
Mit einer solchen Lamelle ist es möglich, den aktiven Bereich an der größten Fläche der Lamelle anzuordnen, was zu einer weiteren Vergrößerung des Flächeninhalts des aktiven Bereichs und damit zu einer weiteren Verringerung der Stromdichte führt . Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips basiert die Lamelle auf einem III-V- Verbindungshalbleitermaterial , insbesondere auf einem Nitrid- Verbindungshalbleitermaterial und die Seitenflächen der
Lamelle verlaufen parallel zur A-Ebene des III-V- Verbindungshalbleitermaterials. Das heißt, der aktive Bereich der Lamelle ist an einer A-Ebene angeordnet. Dies kann beispielsweise dadurch erreicht werden, dass sich die Lamelle parallel zur M-Achse erstreckt. Die Lamelle erstreckt sich beispielsweise parallel zur M-Achse eines Aufwachssubstrats und/oder zur M-Achse einer zwischen der Lamelle und dem
Aufwachssubstrat angeordneten III-V- Verbindungshalbleitermaterialschicht .
Die Anordnung des aktiven Bereichs an einer Seitenfläche, die parallel zur A-Ebene des III-V-Verbindungshalbleitermaterials verläuft, erlaubt die Vermeidung von piezoelektrischen
Feldern und damit einen verbesserten Ladungsträgereinfang, was die Effizienz des optoelektronischen Halbleiterchips weiter erhöht. Beispielsweise sind zumindest 90 % der
Gesamtfläche der aktiven Bereiche des Halbleiterchips an einer A-Ebene angeordnet. Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips weist die Lamelle eine Länge, eine Breite und eine Höhe auf. Die Höhe ist dabei größer als die Breite und das Verhältnis von Höhe zu Breite beträgt wenigstens 2, zum Beispiel wenigstens 10, insbesondere 40, 50 oder mehr. Ein solches Verhältnis von Höhe zu Breite kann insbesondere durch die Verwendung von metallorganischer Gasphasenepitaxie
(MOVPE) zur Herstellung der Lamelle erreicht werden.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips ist die Länge größer als die Höhe der
Lamelle. Die Länge ist dabei gemessen entlang der
Längserstreckungsrichtung der Lamelle, die beispielsweise parallel zu einer Haupterstreckungsebene des
optoelektronischen Halbleiterchips, zum Beispiel entlang der M-Achse, verläuft. Die Höhe wird in einer vertikalen Richtung bestimmt, die quer oder senkrecht zur Haupterstreckungsebene des optoelektronischen Halbleiterchips verläuft.
Beispielsweise ist eine Länge der Lamelle von wenigstens 10 ym möglich. Beispielsweise kann die Länge der Lamelle
zwischen wenigstens 10 ym und höchstens 300 mm betragen.
Die Breite der Lamelle kann beispielsweise wenigstens 500 nm betragen. Insbesondere ist es möglich, dass die Breite der Lamelle wenigstens 500 nm und höchstens 10000 nm beträgt. Die Höhe der Lamelle kann beispielsweise wenigstens 3 ym betragen. Beispielsweise ist es möglich, dass die Höhe der Lamelle wenigstens 3 ym und höchstens 50 ym beträgt. Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips weist die Lamelle eine Länge auf, die
wenigstens 50 % einer Kantenlänge des optoelektronischen Halbleiterchips beträgt. Beispielsweise beträgt die Länge der Lamelle wenigstens 50 % der größten Kantenlänge des
Halbleiterchips. Das heißt, die Lamelle kann sich
beispielsweise entlang einer Kante des Halbleiterchips erstrecken und eine Länge aufweisen, die zumindest der Hälfte der Kantenlänge, insbesondere wenigstens 75 % oder wenigstens 85 % der Kantenlänge des Halbleiterchips beträgt. Auf diese Weise ist es möglich, den Flächeninhalt des aktiven Bereichs, der an der Seitenfläche der Lamelle angeordnet ist, besonders stark zu erhöhen.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips weist die Lamelle einen Kern auf, der mit einem III-V-Verbindungshalbleitermaterial eines ersten
Leitfähigkeitstyps gebildet ist und/oder die Lamelle weist eine erste Hülle auf, die mit einem III-V-
Verbindungshalbleitermaterial eines ersten Leitfähigkeitstyps gebildet ist. Weiter weist die Lamelle eine zweite Hülle auf, die mit einem III-V-Verbindungshalbleitermaterial eines zweiten Leitfähigkeitstyps gebildet ist, der vom ersten
Leitfähigkeitstyp verschieden ist, wobei der aktive Bereich zwischen dem Kern und/oder der ersten Hülle einerseits und der zweiten Hülle anderseits angeordnet ist. Bei dem
Halbleitermaterial des ersten Leitfähigkeitstyps handelt es sich beispielsweise um n-leitendes Halbleitermaterial. Das Halbleitermaterial des zweiten Leitfähigkeitstyps ist dann mit p-leitendem Halbleitermaterial gebildet oder umgekehrt.
Der aktive Bereich ist mittelbar oder unmittelbar auf einem Kern der Lamelle angeordnet und von der zweiten Hülle
bedeckt, sodass der aktive Bereich zwischen n- und p- leitenden Bereichen des verwendeten Halbleitermaterials angeordnet ist. Der aktive Bereich kann beispielsweise eine oder mehrere Quantentopfstrukturen zur Erzeugung von
elektromagnetischer Strahlung enthalten.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst der optoelektronische Halbleiterchip eine Vielzahl von Lamellen, die zueinander parallel
verlaufend angeordnet sind. Die Lamellen können
beispielsweise in einer Richtung, die senkrecht zur M-Achse verläuft, nebeneinander angeordnet sein. Beispielsweise beträgt ein Abstand zwischen benachbarten Lamellen in dieser Richtung zwischen wenigstens 1 ym und höchstens 100 ym, insbesondere höchstens 50 ym oder höchstens 10 ym. Auf diese Weise ist es möglich, eine Vielzahl von Lamellen im
optoelektronischen Halbleiterchip vorzusehen, was den
Flächeninhalt des aktiven Bereichs, der an den Seitenflächen einer jeden Lamelle angeordnet ist, erhöht.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips ist es alternativ oder zusätzlich möglich, dass eine Vielzahl von Lamellen, die entlang einer Gerade hintereinander angeordnet sind, vorhanden sind, wobei sich die Länge einer jeden Lamelle entlang der Gerade erstreckt.
Das heißt, es ist möglich, dass entlang beispielsweise der M- Achse viele Lamellen hintereinander angeordnet sind. Parallel zu diesen Lamellen können weitere Lamellen angeordnet sein, die entweder durch einzige, lange Lamellen gebildet sind oder wiederum durch eine Vielzahl von kürzeren Lamellen, die entlang einer Gerade, die parallel zur M-Achse verläuft, hintereinander angeordnet sind.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips weisen die Lamellen der Vielzahl von Lamellen jeweils gleichartige aktive Bereiche auf. Das heißt, im
Rahmen der Herstellungstoleranz sind die aktiven Bereiche der unterschiedlichen Lamellen gleich ausgebildet, sodass sie beispielsweise im Betrieb des optoelektronischen
Halbleiterchips elektromagnetische Strahlung in einem
gleichen Wellenlängenbereich erzeugen. Abweichend davon ist es jedoch auch möglich, dass
unterschiedliche Lamellen im optoelektronischen
Halbleiterchip unterschiedlich ausgebildet werden. Zum
Beispiel kann die Konzentration eines Materials, zum Beispiel die Konzentration von Gallium und/oder Indium, im aktiven Bereich unterschiedlicher Lamellen unterschiedlich sein. Dies kann dazu dienen, einen Strahlungsemittierenden
Halbleiterchip bereitzustellen, der nicht Licht einer Farbe, sondern mischfarbiges Licht erzeugt. Die unterschiedlichen Materialkonzentrationen können beispielsweise dadurch
erreicht sein, dass die Temperatur bei der Herstellung der Lamellen örtlich variiert wird, sodass zum Beispiel die aktiven Bereiche unterschiedlicher Lamellen bei
unterschiedlichen Temperaturen hergestellt werden. Es wird weiter ein Verfahren zur Herstellung eines
optoelektronischen Halbleiterchips angegeben. Mit dem
Verfahren kann insbesondere ein hier beschriebener
optoelektronischer Halbleiterchip hergestellt werden. Das bedeutet, sämtliche für das Verfahren offenbarten Merkmale sind auch im optoelektronischen Halbleiterchip offenbart und umgekehrt . Gemäß zumindest einer Ausführungsform des Verfahrens wird zunächst ein Substrat bereitgestellt. Bei dem Substrat handelt es sich um ein Aufwachssubstrat , das beispielsweise mit Saphir gebildet ist. Bei der Aufwachsfläche des
Saphirsubstrats handelt es sich insbesondere um die C-Ebene des Saphirsubstrats.
In einem ersten Verfahrensschritt wird eine Maskenschicht mit Öffnungen auf dem Substrat ausgebildet, bei der sich
zumindest manche der Öffnungen parallel zueinander
erstrecken. Dabei muss die Maskenschicht nicht unmittelbar auf das Substrat aufgebracht werden, sondern es ist
insbesondere möglich, dass zumindest eine Zwischenschicht, die epitaktisch hergestellt sein kann, zwischen dem Substrat und der Maskenschicht angeordnet ist. Die Maskenschicht ist beispielsweise mit einem elektrisch isolierenden Material wie einem Nitrid oder einem Oxid gebildet.
Nachfolgend wird eine Lamelle an zumindest manchen der
Öffnungen ausgebildet. Dabei ist es insbesondere möglich, dass an jeder der Öffnungen eine Lamelle ausgebildet wird.
Dazu wird beispielsweise ein Kern der Lamelle im Bereich der Öffnung erzeugt und nachfolgende Schichten und Bereiche der Lamelle auf diesem Kern ausgebildet. Die Lamelle wird dabei insbesondere mittels metallorganischer Gasphasenepitaxie hergestellt. Mittels dieses Verfahrens ist es insbesondere möglich, Lamellen auszubilden, die eine besonders große Höhe aufweisen, sodass ein Verhältnis zwischen der Höhe und der Breite der Lamelle wenigstens 2 beträgt. Die derart hergestellten Lamellen weisen zwei Seitenflächen auf, die einander gegenüberliegend angeordnet sind und an jeder der Seitenflächen ist ein aktiver Bereich angeordnet. Gemäß zumindest einer Ausführungsform des Verfahrens
erstrecken sich zumindest manche der Öffnungen parallel zur M-Achse des Substrats und/oder des Halbleitermaterials, welches zwischen Substrat und Lamelle angeordnet ist. Dabei ist es auch möglich, dass sich alle Lamellen entlang dieser Richtung erstrecken.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips ist bei zumindest einer Lamelle der Kern freigelegt und der Kern ist von einem Kontaktfinger bedeckt. Insbesondere ist es möglich, dass dies für alle Lamellen des optoelektronischen Halbleiterchips der Fall ist. Für die Lamellen ist dann beispielsweise in einer Richtung senkrecht oder quer zur Haupterstreckungsrichtung der Lamellen der Kern beispielsweise durch Ätzen freigelegt und von einem
Kontaktfinger bedeckt, der die Lamellen dadurch elektrisch leitend miteinander verbindet. Der Kontaktfinger ist
beispielsweise durch eine Metallschicht gebildet. Auf diese Weise ist es möglich, die Lamellen beispielsweise n-seitig parallel zueinander zu schalten.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips ist die zweite Hülle der zumindest einen Lamelle stellenweise von einer StromaufWeitungsschicht bedeckt. Das heißt, in Bereichen der Lamelle, in denen der Kern nicht freigelegt ist, kann die zweite Hülle mit einer
Stromaufweitungsschicht bedeckt sein und in direktem Kontakt mit dieser stehen. Dies kann wiederum für alle Lamellen des Halbleiterchips der Fall sein, sodass die Lamellen beispielsweise p-seitig gemeinsam durch die
Stromaufweitungsschicht kontaktiert sind. Insgesamt können die Lamellen auf diese Weise parallel zueinander geschaltet werden und beispielsweise durch entsprechende Kontakte, die parallel zur Haupterstreckungsrichtung der Lamellen
beidseitig der Vielzahl von Lamellen angeordnet sein können, kontaktiert werden.
Im Folgenden werden der hier beschriebene optoelektronische Halbleiterchip sowie das hier beschriebene Verfahren anhand von Ausführungsbeispielen und den dazugehörigen Figuren näher erläutert .
Die schematischen Darstellungen der Figuren 1A und 1B zeigen Lamellen für Ausführungsbeispiele von hier beschriebenen optoelektronischen Halbleiterchips .
Anhand der schematischen Darstellungen der Figuren 2A, 2B, 2C, 2D, 2E ist ein Ausführungsbeispiel eines hier
beschriebenen Verfahrens näher erläutert.
Anhand der schematischen Darstellungen der Figuren 3A, 3B, 4A, 4B sind Lamellen für Ausführungsbeispiele von hier beschriebenen optoelektronischen Halbleiterchips näher erläutert.
Anhand der schematischen Darstellungen der Figuren 5A, 5B, 5C, 6A, 6B, 6C, 7, 8A, 8B, 9A, 9B, 10A, 10B, IIA, IIB, 12A, 12B, 13A, 13B ist ein Ausführungsbeispiel eines hier
beschriebenen Verfahrens näher erläutert. Die schematischen Darstellungen der Figuren 13A, 13B zeigen ein Ausführungsbeispiel eines hier beschriebenen
optoelektronischen Halbleiterchips . Anhand der schematischen Darstellungen der Figuren 14A, 14B, 14C, 15A, 15B, 16A, 16B, 17A, 17B, 17C ist ein
Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert . Die Figuren 17A und 17B zeigen ein Ausführungsbeispiel eines hier beschriebenen optoelektronischen Halbleiterchips in schematischen Darstellungen.
Die Figuren 18A und 18B zeigen ein weiteres
Ausführungsbeispiel eines hier beschriebenen
optoelektronischen Halbleiterchips in schematischen
Darstellungen .
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren
dargestellten Elemente untereinander sind nicht als
maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder für eine bessere
Verständlichkeit übertrieben groß dargestellt sein.
Die Figuren 1A und 1B zeigen in schematischen Ansichten
Lamellen 1 für Ausführungsbeispiele von hier beschriebenen optoelektronischen Halbleiterchips. Die Lamellen 1 umfassen Seitenflächen la, eine Deckfläche lc und Stirnflächen ld. Die Seitenflächen la sind dabei die Flächen mit dem größten
Flächeninhalt der Lamelle. Jede Lamelle weist ferner eine Breite B, eine Höhe H und eine Länge L auf. Das Verhältnis zwischen Höhe H zu Breite B einer jeden Lamelle 1 ist dabei wenigstens 2. Die Lamellen erstrecken sich beabstandet zueinander mit einem Abstand P senkrecht zu einer Längserstreckungsrichtung der Lamellen 1 zueinander.
Der Abstand P beträgt beispielsweise wenigstens 1 ym und höchstens 100 ym, die Länge L beträgt beispielsweise
wenigstens 10 ym und höchstens 300 mm, die Breite B beträgt beispielsweise wenigstens 500 nm und höchstens 10000 nm und die Höhe H beträgt beispielsweise wenigstens 3 ym und
höchstens 50 ym oder höchstens 1 mm.
Die Lamellen 1 erstrecken sich beispielsweise in einer
Richtung parallel zur M-Achse M der Schicht, auf der sie aufgebracht sind. Wie insbesondere in der Figur 1B dargestellt ist, verläuft die Deckfläche lc der Lamellen beispielsweise parallel zur C- Ebene c des Halbleitermaterials, mit dem die Lamelle 1 gebildet ist. Die Stirnflächen ld können parallel zur M-Ebene m des Halbleitermaterials verlaufen. Es ist insbesondere möglich, dass die Lamellen 1 an ihren Stirnseiten
Stirnflächen ld aufweisen, die parallel zu semipolaren Ebenen s des Halbleitermaterials verlaufen.
Die M-Achse verläuft dabei in die Richtung (-1100), die
Breite B der Lamellen 1 wird in der Richtung parallel zur A- Achse (-1-120) gemessen. In Verbindung mit den Figuren 2A bis 2E ist ein
Ausführungsbeispiel eines hier beschriebenen Verfahrens anhand von schematischen Schnittdarstellungen näher
erläutert .
Bei dem Verfahren wird zunächst, siehe Figur 2A, ein Substrat 2 bereitgestellt. Bei dem Substrat 2 handelt es sich
beispielsweise um ein Saphirsubstrat, das als Saphirwafer vorliegen kann. Das Substrat kann beispielsweise einen
Durchmesser zwischen 2 und 12" aufweisen.
In einem nächsten Verfahrensschritt, Figur 2B, wird zumindest eine Zwischenschicht 11 auf das Aufwachssubstrat 2
aufgebracht. Die Zwischenschicht 11 kann beispielsweise mit einem III-V-Verbindungshalbleitermaterial gebildet sein. Die Zwischenschicht wird zum Beispiel durch metallorganische Gasphasenepitaxie abgeschieden.
Ein I I I /V-Verbindungs-Halbleitermaterial weist wenigstens ein Element aus der dritten Hauptgruppe, wie beispielsweise B,
AI, Ga, In, und ein Element aus der fünften Hauptgruppe, wie beispielsweise N, P, As, auf. Insbesondere umfasst der
Begriff " I I I /V-Verbindungs-Halbleitermaterial " die Gruppe der binären, ternären oder quaternären Verbindungen, die
wenigstens ein Element aus der dritten Hauptgruppe und wenigstens ein Element aus der fünften Hauptgruppe enthalten, beispielsweise Nitrid- und Phosphid-Verbindungshalbleiter . Eine solche binäre, ternäre oder quaternäre Verbindung kann zudem zum Beispiel ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen.
Die Zwischenschicht 11 ist vorzugsweise dotiert, zum Beispiel n-dotiert . Insbesondere ist es möglich, dass die Zwischenschicht 11 mit einem Nitrid-Verbindungshalbleitermaterial gebildet ist.
Das Nitrid-Verbindungshalbleitermaterial ist zum Beispiel AlnGamIn]__n_mN, wobei 0 ^ n < 1, 0 ^ m < 1 und n+m < 1 ist.
Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es beispielsweise ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen
Bestandteile des Kristallgitters (AI, Ga, In, N) , auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können. Insbesondere kann die Zwischenschicht 11 mehrere
Teilschichten umfassen, die jeweils zur Aufwachsfläche des Substrats 2 parallel verlaufen. Beispielsweise können
Teilschichten in folgender Reihenfolge auf das Substrat 2 als Zwischenschicht 11 abgeschieden werden: GaN-Teilschicht , A1N- Teilschicht, AlGaN-Teilschicht .
In einem nächsten Verfahrensschritt wird eine isolierende Schicht 12, die mit einem elektrisch isolierenden Material wie SiC>2 oder SiN gebildet ist, an der dem Substrat
abgewandten Seite der Zwischenschicht 11 aufgebracht. Dies ist in der Figur 2C dargestellt.
Im nachfolgenden Verfahrensschritt, Figur 2D, wird die isolierende Schicht 12 zur Maskenschicht 13 strukturiert, indem Öffnungen 13a in die isolierende Schicht 12 eingebracht werden. Die Öffnungen 13a verlaufen beispielsweise parallel zur M-Achse M des Materials der Zwischenschicht 11 und sind zum Beispiel durch Linienöffnungen gebildet. Abschließend, Figur 2E, werden Lamellen 1 durch selektives Wachstum mittels metallorganischer Gasphasenepitaxie im
Bereich der Öffnungen 13a der Maskenschicht 13 erzeugt. Hierbei werden beispielsweise Kerne 14 in den Öffnungen 13a gewachsen. Bei den Kernen 14 handelt es sich beispielsweise um GaN-Kerne, die n-leitend dotiert sind.
Auf den Kern 14 einer jeden Lamelle 1 sind die erste Hülle 15, der aktive Bereich 16 an der dem Kern 14 abgewandten
Seite der ersten Hülle 15 und die zweite Hülle 17 an der der ersten Hülle abgewandten Seite des aktiven Bereichs 16 angeordnet. Die erste Hülle 15 ist beispielsweise n-dotiert und die zweite Hülle 17 ist p-dotiert. Die erste Hülle 15, der aktive Bereich 16 und die zweite Hülle 17 basieren beispielsweise auf dem Nitrid-Verbindungshalbleitermaterial AlInGaN.
Die schematischen Darstellungen der Figuren 3A und 3B zeigen eine entsprechend hergestellte Lamelle in der Detailansicht. An den Seitenflächen la der Lamelle ist der aktive Bereich 16 angeordnet. Die Seitenflächen la sind dabei parallel zur A- Ebene a der AlInGaN-Lamelle orientiert. An der Deckfläche lc der Lamelle sind diese Schichten parallel zur C-Ebene c des Halbleitermaterials der Lamelle 1. Dort sind die genannten Schichten deutlich dünner als die gleichen Schichten an den Seitenflächen la. Auch der Indium- und/oder der Galliumgehalt sind zumindest für die aktive Schicht 16 dort geringer als an den Seitenflächen la. Durch den unterschiedlichen Gehalt von Indium und/oder Gallium an der Deckfläche lc ist es möglich, dass dort im Betrieb elektromagnetische Strahlung in einem anderen Wellenlängenbereich erzeugt wird als im Bereich der Seitenflächen la. Es ist aber möglich, wie in Verbindung mit den Figuren 3A und 3B dargestellt, den oberen Bereich jeder Lamelle 1 vollständig oder teilweise zu entfernen, sodass lediglich ein aktiver Bereich 16 verbleibt, der an einer A- Ebene a der Lamelle 1 angeordnet ist und eventuell ein flächenmäßig kleinerer Teil des aktiven Bereichs 16, der an den Stirnflächen ld der Lamelle angeordnet ist.
In Verbindung mit den schematischen Schnittdarstellungen der Figuren 4A und 4B ist ein Ausführungsbeispiel gezeigt, bei dem die Deckfläche lc der Lamelle Bereiche aufweist, die parallel zur C-Ebene c und Bereiche, die parallel zu einer semipolaren Ebene s verlaufen. Auch in diesem Fall ist es möglich - zur Vermeidung von Effekten aufgrund
unterschiedlicher Konzentrationen von Gallium und/oder Indium - die Spitze der Lamelle 1 zu entfernen, siehe dazu die Figur 4B.
In Verbindung mit den Figuren 5A bis 13D ist ein
Ausführungsbeispiel zur Herstellung eines hier beschriebenen optoelektronischen Halbleiterchips näher erläutert.
Gemäß diesem Ausführungsbeispiel findet auf dem
Aufwachssubstrat 2 keine Vorstrukturierung hinsichtlich der
Form der herzustellenden optoelektronischen Halbleiterchips statt. Das heißt, die Lamellen 1 können sich gleichmäßig über das gesamte Aufwachssubstrat und damit den gesamten Wafer erstrecken, ohne dass eine Vorstrukturierung hinsichtlich des Chiplayouts erfolgt. Mit Vorteil können aus einem solchen Wafer Halbleiterchips unterschiedlicher Geometrie erzeugt werden. Nachteilig weist ein solches Herstellungsverfahren zusätzliche Verfahrensschritte zur Strukturierung der
einzelnen Halbleiterchips auf. Im ersten Schritt des Verfahrens, Figur 5A, werden die
Lamellen 1, wie in Verbindung mit den Figuren 2A bis 2E beschrieben, hergestellt. Dabei erstreckt sich die
Maskenschicht 13 mit ihren Öffnungen 13a in regelmäßiger Weise über den gesamten Wafer, sodass Lamellen mit einem Abstand P zwischen zum Beispiel 2 ym und 4 ym über den gesamten Wafer gewachsen werden. Die Figur 5A zeigt dabei eine Schnittdarstellung in Richtung der Lamellen 1, die Figur 5B zeigt eine Seitenansicht auf die Seitenfläche la einer Lamelle und die Figur 5C zeigt eine Draufsicht auf den Wafer.
Im nächsten Verfahrensschritt, dargestellt in Verbindung mit den Figuren 6A bis 6C, wird auf einen Teilbereich der
Lamellen 1 ein Fotolack 3 aufgebracht, mit dessen Hilfe, zum Beispiel durch trocken- oder nasschemisches Ätzen sowie durch Abziehen, ein freier Bereich 4 erzeugt wird, in welchem die Lamellen 1 entfernt sind. Die Figur 6A zeigt wiederum eine Schnittdarstellung in Richtung der Lamellen 1, die Figur 6B zeigt eine Ansicht auf eine Seitenfläche einer Lamelle und die Figur 6C zeigt die Ansicht von oben in einer Draufsicht. Durch die Herstellung der freien Bereiche 4 ist das Layout des herzustellenden optoelektronischen Halbleiterchips definiert. Aus der Figur 6C ist daher die Kantenlänge 1 des optoelektronischen Halbleiterchips ersichtlich und die Länge L der Lamellen 1. Im freien Bereich 4 liegt beispielsweise die Zwischenschicht und/oder die Maskenschicht 13 frei.
Im nächsten Verfahrensschritt, Figur 7, wird der Fotolack 3 entfernt und es wird eine elektrisch isolierende Schicht 5 konform an der Oberseite der Anordnung abgeschieden, sodass alle Lamellen 1 gleichmäßig von der elektrisch isolierenden Schicht 5 bedeckt sind. Beispielsweise kann die elektrisch isolierende Schicht 5 durch ein Beschichtungsverfahren, wie Sputtern oder CVD, aufgebracht werden.
Die Figuren 8A und 8B zeigen das Aufbringen eines weiteren Fotolacks 6 derart, dass die außengelegenen Lamellen 1, die nur an einer Seite eine benachbarte Lamelle aufweisen, vom Fotolack 6 bedeckt sind und die übrigen Lamellen vom Fotolack unbedeckt bleiben. Der Fotolack wird in dem nachfolgenden Verfahrensschritt, dargestellt in Verbindung mit den Figuren 9A und 9B, dazu genutzt, von den innenliegenden Lamellen 1 die elektrisch isolierende Schicht 5 zu entfernen.
Im folgenden Verfahrensschritt, siehe Figuren 10A und 10B, wird eine StromaufWeitungsschicht 7 konform an der Oberseite der Anordnung abgeschieden. Die StromaufWeitungsschicht 7 befindet sich mit den innenliegenden Lamellen 1 an deren Außenseite, zum Beispiel an der zweiten Hülle 17, in direktem Kontakt. Die StromaufWeitungsschicht 7 ist vorzugsweise strahlungsdurchlässig ausgebildet, zum Beispiel ist sie mit einem TCO (Transparent Conductive Oxide) -Material wie ITO gebildet. Die StromaufWeitungsschicht 7 dient zum Beispiel zur gemeinsamen, p-seitigen Kontaktierung der von ihr
bedeckten Lamellen 1. Die Figuren 10A, 10B zeigen dabei wieder die
unterschiedlichen Ansichten längs der Lamellen 1 und auf eine Seitenfläche la der Lamellen.
Im nächsten Verfahrensschritt, vergleiche die Figuren IIA und IIB, werden sämtliche Lamellen 1 von einem Fotolack 8 abgedeckt. Dies erfolgt, um in einem Teilbereich die
Zwischenschicht 11 freizulegen, siehe dazu die Figuren 12A und 12B. Im nächsten Verfahrensschritt, Figuren 13A, 13B, werden die Kontaktschichten 9a, 9b zur n-seitigen beziehungsweise p- seitigen Kontaktierung aufgebracht. Die Kontaktschicht 9a befindet sich dabei in direktem Kontakt mit der
Zwischenschicht 11 und kann derart ausgebildet sein, dass sie sämtliche Lamellen 1 seitlich fast vollständig umgibt. Dazu weist sie einen entsprechend ausgebildeten Kontaktfinger 91a auf. Lediglich dort, wo die p-seitige Kontaktschicht 9b ausgebildet ist, befindet sich die n-seitige Kontaktschicht 9a nicht. Von der p-seitigen Kontaktschicht 9b erstrecken sich Kontaktfinger 91b in das Feld von Lamellen 1, um dort die Stromaufweitungsschicht 7 zu kontaktieren. Es resultiert nach dem Vereinzeln des Wafers ein optoelektronischer
Halbleiterchip, wie er in den Figuren 13A und 13B gezeigt ist.
In Verbindung mit den Figuren 14A bis 17B ist ein
alternatives Verfahren beschrieben, bei dem die Maskenschicht 13 bereits hinsichtlich des Chiplayouts vorstrukturiert ist. Das heißt, die Maskenschicht 13 weist im Randbereich eines jeden herzustellenden optoelektronischen Halbleiterchips keine Öffnungen 13a auf, sodass dort keine Lamellen 1 erzeugt werden, die im Laufe des Verfahrens entfernt werden müssten. Außerdem sind auch die Bereiche, in denen später die p- Kontaktschicht 9b angebracht wird, das heißt zum Beispiel die Kontaktfinger 91b, bereits in der Maskenschicht 13
vorgesehen. Auch in diesem Bereich befindet sich keine
Öffnung der Maskenschicht. Es resultieren die Lamellen 1, wie sie in den
unterschiedlichen Ansichten der Figuren 14A, 14B und 14C dargestellt sind. Im nächsten Verfahrensschritt, Figur 15A, 15B, wird die isolierende Schicht 5 optional aufgebracht. Anschließend wird die Stromaufweitungsschicht 7 konform abgeschieden. Im nachfolgenden Verfahrensschritt, Figuren 16A, 16B, erfolgt mit Hilfe einer nicht dargestellten Fotomaske ein Entfernen der Stromaufweitungsschicht 7, der Maskenschicht 13 sowie gegebenenfalls der obersten Lagen der Zwischenschicht 11. Auf diese Weise liegt in einem freien Bereich 4 die
Zwischenschicht 11 frei.
Im nachfolgenden Verfahrensschritt, Figuren 17A, 17B, 17C erfolgt das Aufbringen der Kontaktschichten 9a, 9b. In Verbindung mit der Figur 17A ist dabei eine Variante beschrieben, bei der die Stromaufweitungsschicht 7 und die Lamelle 1 im oberen Bereich jeder Lamelle 1 - zur Vermeidung von Effekten aufgrund unterschiedlicher Konzentrationen von Gallium und/oder Indium an der Spitze der Lamelle 1 - entfernt sind. Dies entspricht zum Beispiel den
Ausführungsformen der Figuren 3B und 4B. Das Entfernen kann mit den folgenden Schritten erfolgen:
Zunächst erfolgt eine Planarisierung mit Hilfe eines Lacks oder eines Oxids. Dann folgt die Entfernung von den oben benannten Bereichen mittels Polierens und/oder eines Plasma¬ unterstützen Ätzprozesses und/oder nasschemisch. Anschließend kann der gesamte verbleibende Bereich durch eine oder mehrere Oxidschichten 18 abgedeckt werden.
Alternativ werden in einer besonders einfachen Variante, die daher besonders einfach herstellbar ist, die oberen Bereiche jeder Lamelle nicht entfernt. Die ist in der Figur 17B dargestellt .
Ein hier beschriebener optoelektronischer Halbleiterchip zeichnet sich unter anderem durch ein hohes Aspektverhältnis aus, das heißt das Verhältnis zwischen Höhe und Breite einer jeden Lamelle 1 ist wenigstens 2.
Ferner ist es bei einem hier beschriebenen optoelektronischen Halbleiterchip möglich, die Lamellen 1 parallel zu einer M- Achse auszubilden, wodurch die aktiven Bereiche 16 auf einer A-Ebene erzeugt werden können. Die aktiven Bereiche 16 werden dabei fast ausschließlich auf den Seitenflächen la der
Lamellen 1 und damit auf der A-Ebene erzeugt, so dass wenigsten 90 % der aktiven Fläche auf eine A-Ebene erzeugt sind. Dies gilt auch für die weiteren Schichten jeder
Lamelle, wie beispielsweise die Hüllen 15, 17. Damit ist insgesamt ein optoelektronischer Halbleiterchip ermöglicht, der aufgrund der Vermeidung des Auger-Effekts, aufgrund einer besonders geringen Defektdichte und aufgrund der Vermeidung von piezoelektrischen Feldern besonders effizient betrieben werden kann. Ferner weisen die Lamellen gegenüber
beispielsweise Microrods eine erhöhte mechanische Stabilität auf, was insbesondere die Herstellung des optoelektronischen Halbleiterchips vereinfacht. Darüber hinaus weisen die
Lamellen weniger Ecken und Flächen unterschiedlicher
Orientierung auf, was beispielsweise Strahlungsemittierende Halbleiterchips ermöglicht, welche Licht in einem besonders engen Wellenlängenbereich emittieren.
In Verbindung mit den Figuren 18A und 18B ist anhand
schematischer Darstellungen ein weiteres Ausführungsbeispiel eines hier beschriebenen optoelektronischen Halbleiterchips näher erläutert. In diesem Ausführungsbeispiel ist auf die leitfähige Zwischenschicht 11 verzichtet. Das heißt, der Halbleiterchip ist frei von der Zwischenschicht 11. Die Maske 13 ist beispielsweise direkt auf ein Aufwachssubstrat 2 aufgebracht. In den Öffnungen der Maske 13 sind die Lamellen 1 angeordnet.
Aufgrund des Verzichtes auf die Zwischenschicht 11, die bei den vorherigen Ausführungsbeispielen eine elektrisch
leitfähige Pufferschicht zur n-seitigen Kontaktierung der Lamellen 1 darstellt, ergibt sich eine erhöhte Freiheit in der Wahl des Substrates 2. Zum Beispiel können als Substrate Saphirsubstrate oder AIN-Schichten auf beliebigen Substraten Verwendung finden, wodurch sich der Herstellungsprozess deutlich einfacher und günstiger gestalten lässt.
Wie in der Schnittdarstellung der Figur 18B dargestellt, sind die Lamellen 1 in einigen Bereichen, zum Beispiel an den longitudinalen Enden der Lamellen 1 derart strukturiert, dass der Kern 14 einer jeden Lamelle freiliegt. Beispielsweise kann der Kern 14 n-leitend sein. Zur n-leitenden
Kontaktierung erstreckt sich dann ein Kontaktfinger 91a in direktem Kontakt mit den Kernen 14 über die Lamellen 1 in den Bereichen, in denen der Kern 14 freigelegt ist in einer
Richtung quer oder senkrecht zur Haupterstreckungsrichtung der Lamellen 1. Der Kern 14 kann beispielweise durch Ätzen freigelegt werden, das heißt, die verbleibenden Schichten jeder Lamelle 1 sind entfernt. Über die restliche Länge der Lamellen 1 ist auf die
beispielsweise p-leitende zweite Hülle 17 eine
Stromaufweitungsschicht 7 aufgebracht. Auf die
Stromaufweitungsschicht 7, die beispielsweise mit einem TCO- Material gebildet ist, sind beispielsweise p-leitende
Kontaktfinger 91b senkrecht oder quer zur
Haupterstreckungsrichtung der Lamellen 1 aufgebracht. Zur Kontaktierung der Kontaktfinger 91a, 91b können sich parallel zu den Lamellen 1, beispielsweise entlang der äußersten Lamellen 1, die Kontaktschichten 9a, 9b erstrecken, welche die korrespondierenden Kontaktfinger 91a, 91b
elektrisch leitend miteinander verbinden und welche von außen elektrisch kontaktierbar sind. Die Kontaktschichten 9a, 9b sind beispielsweise als Metallstreifen längs der
Haupterstreckungsrichtung der Lamellen 1 ausgebildet. Um möglichst wenig Emission abzuschatten können diese
Metallstreifen mit einem hochreflektierenden Metall gebildet sein. Alternativ oder zusätzlich ist es möglich, diese
Metallstreifen in den Zwischenbereichen zwischen den Lamellen 1 aufzubringen.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Es wird die Priorität der deutschen Patentanmeldung
102017105943.1 beansprucht, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. Bezugs zeichenliste
H Höhe
B Breite
L Länge
P Abstand
1 Kantenlänge
a A-Ebene
c C-Ebene
s semipolare Ebene m M-Ebene
M M-Achse
T Schnittlinien
1 Lamelle
11 Zwischenschicht
12 isolierende Schicht
13 Maskenschicht
13a Öffnungen
14 Kern
15 erste Hülle
16 aktiver Bereich
17 zweite Hülle
18 Oxidschicht
2 Substrat
3 Fotolack
4 freier Bereich
5 isolierende Schicht
6 Fotolack
7 Stromaufweitungsschicht
8 Fotolack
9a, b Kontaktschicht
91a, b Kontaktfinger
100 Wafer

Claims

Patentansprüche
1. Optoelektronischer Halbleiterchip mit
- zumindest einer Lamelle (1), wobei
- die Lamelle (1) zwei Seitenflächen (la) aufweist, die einander gegenüberliegend angeordnet sind, und
- an jeder der Seitenflächen (la) ein aktiver Bereich (16) angeordnet ist.
2. Optoelektronischer Halbleiterchip nach dem vorherigen Anspruch, bei dem
- die Lamelle Stirnflächen (ld) und eine Deckfläche (lc) aufweist,
- der Flächeninhalt jeder Seitenfläche (la) größer ist als der Flächeninhalt jeder Stirnfläche (ld) und der
Flächeninhalt der Deckfläche (lc).
3. Optoelektronischer Halbleiterchip nach einem der
vorherigen Ansprüche, bei dem
- die Lamelle (1) auf einem III-V-
Verbindungshalbleitermaterial , insbesondere auf einem Nitrid- Verbindungshalbleitermaterial, basiert, und
- die Seitenflächen (la) parallel zur A-Ebene des III-V- Verbindungshalbleitermaterials verlaufen .
4. Optoelektronischer Halbleiterchip nach dem vorherigen Anspruch,
bei dem die Lamelle (1) sich parallel zur M-Achse des III-V- Verbindungshalbleitermaterial erstreckt .
5. Optoelektronischer Halbleiterchip nach einem der
vorherigen Ansprüche, bei dem
- die Lamelle eine Länge (L) , eine Breite (B) und eine Höhe (H) aufweist,
- die Höhe (H) größer als die Breite (B) ist, und
- das Verhältnis von Höhe (H) zu Breite (B) wenigstens 2 beträgt .
6. Optoelektronischer Halbleiterchip nach dem vorherigen Anspruch,
bei dem die Länge (L) größer als die Höhe (H) ist.
7. Optoelektronischer Halbleiterchip nach einem der
vorherigen Ansprüche,
bei dem die Lamelle (1) eine Länge (L) aufweist, die
wenigstens 50 % einer Kantenlänge (1) des Halbleiterchips ist .
8. Optoelektronischer Halbleiterchip nach einem der
vorherigen Ansprüche, bei dem
- die Lamelle (1) einen Kern (14) aufweist, der mit III-V- Verbindungshalbleitermaterial eines ersten Leitfähigkeitstyps gebildet ist und/oder die Lamelle (1) eine erste Hülle (15) aufweist, die mit III-V-Verbindungshalbleitermaterial eines ersten Leitfähigkeitstyps gebildet ist, und
- die Lamelle (1) eine zweite Hülle (17) aufweist, die mit III-V-Verbindungshalbleitermaterial eines zweiten
Leitfähigkeitstyps gebildet ist, der vom ersten
Leitfähigkeitstyp verschieden ist, wobei
- der aktive Bereich (16) zwischen dem Kern (14) und/oder der ersten Hülle (15) einerseits und der zweiten Hülle (17) anderseits angeordnet ist.
9. Optoelektronischer Halbleiterchip nach einem der
vorherigen Ansprüche,
mit einer Vielzahl von Lamellen (1), die parallel zueinander angeordnet sind.
10. Optoelektronischer Halbleiterchip nach einem der
vorherigen Ansprüche,
mit einer Vielzahl von Lamellen (1), die entlang einer
Geraden hintereinander angeordnet sind, wobei sich die Länge (L) einer jeden Lamelle (1) entlang der Gerade erstreckt.
11. Optoelektronischer Halbleiterchip nach einem der beiden vorherigen Ansprüche,
bei dem die Lamellen (1) jeweils gleichartige aktive Bereiche (16) aufweisen.
12. Optoelektronischer Halbleiterchip nach Anspruch 9 mit
- einer StromaufWeitungsschicht (7) zur gemeinsamen
Kontaktierung zumindest mancher der Lamellen (1), wobei - die Vielzahl von Lamellen (1) innenliegende Lamellen (1) und außengelegene Lamellen (1) umfasst, die nur an einer Seite eine benachbarte Lamelle (1) aufweisen, und
- die Stromaufweitungsschicht (7) sich mit den innenliegenden Lamellen (1) an deren Außenseite in direktem Kontakt
befindet.
13. Optoelektronischer Halbleiterchip nach dem vorherigen Anspruch, bei dem
die außengelegenen Lamellen (1) mit einer isolierenden
Schicht (5) bedeckt sind, die direkt an die außengelegenen Lamellen (1) und die Stromaufweitungsschicht (7) grenzt und die außengelegenen Lamellen (1) elektrisch von der
Stromaufweitungsschicht (7) isoliert.
14. Optoelektronischer Halbleiterchip nach einem der
Ansprüche 8 bis 11, bei dem bei zumindest einer Lamelle (1) der Kern (14) freigelegt ist und der Kern (14) von einem Kontaktfinger (91a) bedeckt ist.
15. Optoelektronischer Halbleiterchip nach dem vorherigen Anspruch, bei dem die zweite Hülle (17) der zumindest einen Lamelle (1) stellenweise von einer StromaufWeitungsschicht (7) bedeckt ist.
16. Verfahren zur Herstellung eines optoelektronischen
Halbleiterchips mit den folgenden Schritten:
- Bereitstellen eines Substrats (2),
- Ausbilden einer Maskenschicht (13) mit Öffnungen (13a) auf dem Substrat (2), bei der sich zumindest manche der Öffnungen
(13a) parallel zueinander erstrecken,
- Ausbilden einer Lamelle (1) an zumindest manchen der
Öffnungen (13a), wobei
- die Lamelle (1) mittels metallorganischer Gasphasenepitaxie hergestellt wird,
- die Lamelle (1) zwei Seitenflächen (la) aufweist, die einander gegenüberliegend angeordnet sind, und
- an jeder der Seitenflächen (la) ein aktiver Bereich (16) angeordnet ist.
17. Verfahren nach dem vorherigen Anspruch,
wobei sich zumindest manche der Öffnungen (13a) parallel zur M-Achse des Substrats (2) erstrecken.
18. Verfahren nach einem der beiden vorherigen Ansprüche, wobei die Maskenschicht (13) hinsichtlich eines Chiplayouts vorstrukturiert ist und dazu im Randbereich eines jeden herzustellenden optoelektronischen Halbleiterchips keine der Öffnungen (13a) aufweist.
19. Verfahren nach einem der drei vorherigen Ansprüche, wobei ein optoelektronischer Halbleiterchip nach einem der vorherigen Ansprüche hergestellt wird.
PCT/EP2018/056654 2017-03-20 2018-03-16 Optoelektronischer halbleiterchip und verfahren zu dessen herstellung WO2018172205A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE112018001450.9T DE112018001450B4 (de) 2017-03-20 2018-03-16 Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
US16/495,803 US11069835B2 (en) 2017-03-20 2018-03-16 Optoelectronic semiconductor chip and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017105943.1A DE102017105943A1 (de) 2017-03-20 2017-03-20 Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
DE102017105943.1 2017-03-20

Publications (1)

Publication Number Publication Date
WO2018172205A1 true WO2018172205A1 (de) 2018-09-27

Family

ID=61750101

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2018/056654 WO2018172205A1 (de) 2017-03-20 2018-03-16 Optoelektronischer halbleiterchip und verfahren zu dessen herstellung

Country Status (3)

Country Link
US (1) US11069835B2 (de)
DE (2) DE102017105943A1 (de)
WO (1) WO2018172205A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11195973B1 (en) * 2019-05-17 2021-12-07 Facebook Technologies, Llc III-nitride micro-LEDs on semi-polar oriented GaN
US11175447B1 (en) 2019-08-13 2021-11-16 Facebook Technologies, Llc Waveguide in-coupling using polarized light emitting diodes
WO2023030857A1 (en) * 2021-08-30 2023-03-09 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor device and production method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013127672A1 (de) 2012-03-01 2013-09-06 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip
US20160133787A1 (en) * 2007-04-09 2016-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-Based Devices and Methods for Making the Same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105612622B (zh) 2013-09-27 2019-02-22 英特尔公司 在硅鳍状物上形成led结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160133787A1 (en) * 2007-04-09 2016-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-Based Devices and Methods for Making the Same
WO2013127672A1 (de) 2012-03-01 2013-09-06 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip

Also Published As

Publication number Publication date
DE112018001450B4 (de) 2022-09-01
US20200028029A1 (en) 2020-01-23
US11069835B2 (en) 2021-07-20
DE102017105943A1 (de) 2018-09-20
DE112018001450A5 (de) 2019-12-12

Similar Documents

Publication Publication Date Title
EP2245667B1 (de) Monolithischer, optoelektronischer halbleiterkörper und verfahren zur herstellung eines solchen
EP2248175B1 (de) Optoelektronischer halbleiterkörper und verfahren zur herstellung eines solchen
WO2014090605A1 (de) Anzeigevorrichtung und verfahren zur herstellung einer anzeigevorrichtung
EP2583305A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
EP2289115A1 (de) Verfahren zur herstellung eines optoelektronischen bauelementes und ein optoelektronisches bauelement
WO2014053445A1 (de) Verfahren zur herstellung eines leuchtdioden-displays und leuchtdioden-display
WO2011058094A1 (de) Dünnfilm-halbleiterbauelement mit schutzdiodenstruktur und verfahren zur herstellung eines dünnfilm-halbleiterbauelements
DE112006001084T5 (de) Licht emittierende Bauelemente mit aktiven Schichten, die sich in geöffnete Grübchen erstrecken
DE10042947A1 (de) Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis
DE112013004996T5 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112012005156B4 (de) Optoelektronischer Halbleiterchip
DE102007032555A1 (de) Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
WO2013057002A1 (de) Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
DE102011112706A1 (de) Optoelektronisches Bauelement
DE112018001450B4 (de) Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
DE112014001385T5 (de) Halbleiterlichtemitterstruktur mit einem aktiven Gebiet, das InGaN enthält, und Verfahren für seine Herstellung
WO2018114483A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2020035419A1 (de) Optoelektronisches halbleiterbauelement mit kontaktelementen und dessen herstellungsverfahren
WO2020239749A1 (de) Optoelektronisches halbleiterbauelement mit verbindungsbereichen und verfahren zur herstellung des optoelektronischen halbleiterbauelements
WO2020064947A1 (de) Optoelektronisches bauelement mit dielektrischer spiegelschicht und dessen herstellungsverfahren
WO2020035413A1 (de) Optoelektronisches halbleiterbauelement mit einem trägerelement, welches ein elektrisch leitendes material umfasst
DE102019100799A1 (de) Optoelektronisches halbleiterbauelement mit einem schichtstapel mit anisotroper leitfähigkeit und verfahren zur herstellung des optoelektronischen halbleiterbauelements
DE102012107795A1 (de) Optoelektronischer Halbleiterkörper und optoelektronischer Halbleiterchip
WO2021224324A1 (de) Strahlung emittierendes halbleiterbauelement und verfahren zur herstellung eines strahlung emittierenden halbleiterbauelements
WO2020053346A1 (de) Optoelektronisches halbleiterbauelement mit einer ersten und zweiten metallschicht sowie verfahren zur herstellung des optoelektronischen halbleiterbauelements

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18712549

Country of ref document: EP

Kind code of ref document: A1

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112018001450

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18712549

Country of ref document: EP

Kind code of ref document: A1