WO2018163732A1 - 固体撮像装置および固体撮像装置の製造方法 - Google Patents

固体撮像装置および固体撮像装置の製造方法 Download PDF

Info

Publication number
WO2018163732A1
WO2018163732A1 PCT/JP2018/005052 JP2018005052W WO2018163732A1 WO 2018163732 A1 WO2018163732 A1 WO 2018163732A1 JP 2018005052 W JP2018005052 W JP 2018005052W WO 2018163732 A1 WO2018163732 A1 WO 2018163732A1
Authority
WO
WIPO (PCT)
Prior art keywords
solid
state imaging
imaging device
shielding film
light
Prior art date
Application number
PCT/JP2018/005052
Other languages
English (en)
French (fr)
Inventor
遼人 吉田
貴志 町田
至通 熊谷
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to DE112018001158.5T priority Critical patent/DE112018001158T5/de
Priority to CN201880012812.4A priority patent/CN110313067B/zh
Priority to US16/486,649 priority patent/US10879280B2/en
Priority to KR1020197024599A priority patent/KR102495391B1/ko
Publication of WO2018163732A1 publication Critical patent/WO2018163732A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Definitions

  • the present technology relates to a solid-state imaging device having a global shutter function and a method for manufacturing the solid-state imaging device.
  • CMOS Complementary Metal Oxide Semiconductor
  • PLS Parasitic Light Sensitivity
  • JP 2013-98446 A Japanese Patent Application Laid-Open No. 2015-95468
  • a solid-state imaging device (1) includes a semiconductor substrate having a light incident surface, a photoelectric conversion unit provided for each pixel on the light incident surface side in the semiconductor substrate, and a semiconductor substrate A charge accumulation unit provided for each pixel on the opposite side of the light incident surface from the photoelectric conversion unit, a first transfer transistor that transfers signal charges accumulated in the photoelectric conversion unit to the charge accumulation unit, and light from the semiconductor substrate A wiring layer provided on the side opposite to the incident surface, a first vertical electrode and a second vertical electrode extending from the surface opposite to the light incident surface of the semiconductor substrate to the photoelectric conversion unit, and the periphery of the photoelectric conversion unit A first light-shielding film provided in the thickness direction of the semiconductor substrate, and a second light-shielding film provided in the surface direction of the semiconductor substrate between the photoelectric conversion unit and the charge storage unit,
  • the first vertical electrode and the second vertical electrode are adjacent to each other at a distance equal to or less than half the length of one side of the pixel. Are those arranged
  • the photoelectric conversion unit is supported in the vicinity of the first vertical electrode and the region in the vicinity of the second vertical electrode. Therefore, the photoelectric conversion unit is supported in a wider region than in the case where the photoelectric conversion unit is supported in one vertical electrode vicinity region.
  • the photoelectric conversion unit is formed for each pixel on the light incident surface side in the semiconductor substrate, and is opposite to the light incident surface than the photoelectric conversion unit of the semiconductor substrate.
  • a charge storage unit is formed for each pixel
  • a wiring layer is formed on the side opposite to the light incident surface of the semiconductor substrate, and a vertical type extending from the surface opposite to the light incident surface of the semiconductor substrate to the photoelectric conversion unit
  • a first light-shielding film that forms an electrode and is disposed in at least a part of the periphery of the photoelectric conversion unit is formed in a thickness direction in the semiconductor substrate, and the surface of the semiconductor substrate is interposed between the photoelectric conversion unit and the charge storage unit.
  • a second light shielding film is formed along the direction, and the second light shielding film forms the first part and the second part of the second light shielding film in a stepwise manner.
  • the solid-state imaging device (2) according to an embodiment of the present technology is manufactured by the method for manufacturing a solid-state imaging device according to the embodiment of the present technology.
  • a solid-state imaging device (2) according to an embodiment of the present technology includes a semiconductor substrate having a light incident surface, a photoelectric conversion unit provided for each pixel on the light incident surface side in the semiconductor substrate, and a semiconductor substrate
  • the photoelectric storage unit has a charge storage unit provided for each pixel on the side opposite to the light incident surface, a wiring layer provided on the side opposite to the light incident surface of the semiconductor substrate, and opposite to the light incident surface of the semiconductor substrate.
  • a vertical electrode extending from the surface to the photoelectric conversion unit, a first light-shielding film provided in at least a part of the periphery of the photoelectric conversion unit in the thickness direction of the semiconductor substrate, and a photoelectric conversion unit and a charge storage unit And a second light-shielding film including a first portion and a second portion that are provided in the plane direction of the semiconductor substrate and have a step between the first portion and the second portion.
  • the first portion and the second portion of the second light-shielding film are formed in stages.
  • the photoelectric conversion portion is supported in the vicinity of the vertical electrode and the second portion formation scheduled region. Therefore, the photoelectric conversion unit is supported in a wider area as compared with the case where the entire second light shielding film is formed all at once.
  • the first vertical electrode and the second vertical electrode are disposed adjacent to each other.
  • the first portion and the second portion of the second light-shielding film are formed stepwise, so that the photoelectric conversion unit in a wider area Can be supported. Therefore, the photoelectric conversion part can be supported more firmly without narrowing the formation region of the second light shielding film. Therefore, mechanical strength can be maintained while suppressing PLS.
  • the effects described here are not necessarily limited, and may be any effects described in the present disclosure.
  • FIG. 3 is a diagram illustrating a planar configuration of a first light shielding film illustrated in FIG. 2 together with a photoelectric conversion unit. It is a figure showing the other example of the plane structure of the 1st light shielding film shown in FIG.
  • FIG. 3 is a diagram illustrating a planar configuration of a second light shielding film illustrated in FIG. 2 together with a gate electrode.
  • FIG. 6 is a plan view illustrating another example of the opening of the second light shielding film illustrated in FIG. 5.
  • FIG. 3 is a schematic cross-sectional view illustrating an example in which a gap is provided between two gate electrodes illustrated in FIG. 2.
  • FIG. 3 is a schematic plan view illustrating an example of a configuration of a color filter provided on the surface of the semiconductor substrate illustrated in FIG. 2. It is a figure showing an example of the pixel circuit of the solid-state imaging device shown in FIG. It is a cross-sectional schematic diagram showing 1 process of the manufacturing method of the solid-state imaging device shown in FIG. It is a cross-sectional schematic diagram showing the process following FIG. 10A. It is a cross-sectional schematic diagram showing the process following FIG. 10B. It is a cross-sectional schematic diagram showing the process following FIG. 10C. It is a cross-sectional schematic diagram showing the process following FIG.
  • 10D It is a cross-sectional schematic diagram showing the process of following FIG. 11A. It is a cross-sectional schematic diagram showing the process of following FIG. 11B. It is a cross-sectional schematic diagram showing 1 process of the manufacturing method of the solid-state imaging device which concerns on a comparative example.
  • 10 is a cross-sectional view illustrating a schematic configuration of a solid-state imaging apparatus according to Modification 1.
  • FIG. 10 is a plan view illustrating a schematic configuration of a solid-state imaging apparatus according to Modification 2.
  • FIG. 10 is a plan view illustrating a schematic configuration of a solid-state imaging apparatus according to Modification 3.
  • FIG. It is the plane schematic diagram which expanded a part of solid-state imaging device shown in FIG. FIG.
  • FIG. 16B is a schematic diagram illustrating a cross-sectional configuration along the line BB illustrated in FIG. 16A.
  • 10 is a plan view illustrating a schematic configuration of a solid-state imaging apparatus according to Modification 4.
  • FIG. It is the plane schematic diagram which expanded a part of solid-state imaging device shown in FIG.
  • FIG. 18B is a schematic diagram illustrating a cross-sectional configuration along the line BB illustrated in FIG. 18A.
  • It is a cross-sectional schematic diagram showing the process of following FIG. 19A.
  • It is a cross-sectional schematic diagram showing the process following FIG. 19B.
  • FIG. 19C It is a cross-sectional schematic diagram showing the process of following FIG. 19C. It is a cross-sectional schematic diagram showing the process of following FIG. 20A.
  • 10 is a plan view illustrating a schematic configuration of a solid-state imaging apparatus according to Modification Example 5.
  • FIG. 22B is a schematic diagram illustrating a cross-sectional configuration along the line BB illustrated in FIG. 22A.
  • 10 is a plan view illustrating a schematic configuration of a solid-state imaging apparatus according to Modification Example 7.
  • FIG. 24B is a schematic diagram illustrating a cross-sectional configuration along the line BB illustrated in FIG.
  • FIG. 24A It is a plane schematic diagram showing the plane composition of the 2nd light shielding film of the solid imaging device concerning a 2nd embodiment of this art with a gate electrode.
  • FIG. 25B is a schematic diagram illustrating a cross-sectional configuration of the second light-shielding film along the line BB illustrated in FIG. 25A together with other components. It is a cross-sectional schematic diagram which expands and represents the level
  • FIG. 27B is a schematic diagram illustrating a cross-sectional configuration along the line BB illustrated in FIG. 27A.
  • FIG. 27B is a schematic plan view illustrating a process following FIG. 27A.
  • FIG. 28B is a schematic diagram illustrating a cross-sectional configuration along the line BB illustrated in FIG. 28A. It is a cross-sectional schematic diagram showing the process following FIG. 28B.
  • FIG. 30 is a schematic plan view illustrating a process following FIG. 29.
  • FIG. 30B is a schematic diagram illustrating a cross-sectional configuration along the line BB illustrated in FIG. 30A. It is a plane schematic diagram showing the process following FIG. 30A.
  • FIG. 31B is a schematic diagram illustrating a cross-sectional configuration along the line BB illustrated in FIG. 31A. It is a cross-sectional schematic diagram showing 1 process of the manufacturing method of the solid-state imaging device concerning the modification 8.
  • FIG. 32A It is a cross-sectional schematic diagram showing the process of following FIG. 32A. It is a cross-sectional schematic diagram showing the process of following FIG. 32B. It is a cross-sectional schematic diagram showing the process of following FIG. 32C. It is a cross-sectional schematic diagram showing the process of following FIG. 33A. It is a cross-sectional schematic diagram showing the process of following FIG. 33B. It is a cross-sectional schematic diagram showing the process of following FIG. 33C. It is a cross-sectional schematic diagram showing the process following FIG. 34A. It is a cross-sectional schematic diagram showing the process of following FIG. 34B. It is a cross-sectional schematic diagram showing 1 process of the manufacturing method of the solid-state imaging device concerning the modification 9.
  • FIG. 33A It is a cross-sectional schematic diagram showing the process of following FIG. 32B. It is a cross-sectional schematic diagram showing the process of following FIG. 32C. It is a cross-sectional schematic diagram showing the process of following FIG.
  • FIG. 35B is a schematic cross-sectional view illustrating a process following FIG. 35A.
  • FIG. 35B is a schematic cross-sectional view illustrating a process following FIG. 35B.
  • FIG. 35C is a schematic cross-sectional view illustrating a process following FIG. 35C. It is a cross-sectional schematic diagram showing the process following FIG. 36A.
  • 10 is a schematic plan view illustrating a step of a method for manufacturing a solid-state imaging device according to Modification Example 10.
  • FIG. FIG. 37B is a schematic plan view illustrating a process following the process in FIG. 37A.
  • 12 is a schematic plan view illustrating one step of a method for manufacturing a solid-state imaging device according to Modification 11.
  • FIG. 38B is a schematic plan view illustrating a process following the process in FIG. 38A.
  • 14 is a schematic cross-sectional view illustrating a configuration of a main part of a solid-state imaging device according to Modification 12.
  • FIG. FIG. 40 is a schematic plan view illustrating one process in a method for manufacturing the solid-state imaging device illustrated in FIG. 39.
  • FIG. 40B is a schematic diagram illustrating a cross-sectional configuration along the line BB illustrated in FIG. 40A.
  • FIG. 40B is a schematic plan view illustrating a process following FIG. 40A.
  • FIG. 41B is a schematic diagram illustrating a cross-sectional configuration along the line BB illustrated in FIG. 41A.
  • FIG. 1 It is a functional block diagram showing an example of the electronic device (camera) using the solid-state imaging device shown in FIG. It is a figure which shows an example of a schematic structure of an endoscopic surgery system. It is a block diagram which shows an example of a function structure of a camera head and CCU. It is a block diagram which shows an example of a schematic structure of a vehicle control system. It is explanatory drawing which shows an example of the installation position of a vehicle exterior information detection part and an imaging part.
  • First embodiment an example of a solid-state imaging device having adjacent vertical electrodes in a pixel
  • Modification 1 example in which the first light-shielding film is also provided around the charge storage portion
  • Modification 2 example in which vertical electrodes are arranged adjacent to each other within and between pixels
  • Modification 3 example in which vertical electrodes are arranged adjacent to each other between pixels
  • Modification 4 example in which vertical electrodes of four pixels are arranged adjacent to each other
  • Modification 5 (example in which the first transfer transistor has a plurality of gate electrodes) 7).
  • Modification 6 (example in which an embedding material is provided in the opening of the second light-shielding film) 8).
  • Modification 7 (example having image plane phase difference pixels) 9.
  • Second embodiment (example in which the second light-shielding film has a step) 10.
  • Modification 8 (example in which the first light-shielding film is also formed around the charge storage portion) 11.
  • Modification 9 (example in which a second light-shielding film is formed using a sacrificial layer) 12
  • Modification 10 (Example in which the first light-shielding film is formed between all pixels) 13.
  • Modification 11 (example in which first slits and second slits are alternately formed on the same straight line) 14 Modification 12 (example in which the step of the second light-shielding film is shifted from the light collection center) 15.
  • Application examples (examples of electronic devices) 16.
  • Application example 1 (example of in-vivo information acquisition system) 17.
  • Application example 2 (example of mobile control system)
  • FIG. 1 is a plan view illustrating a schematic configuration of a solid-state imaging device (solid-state imaging device 1) according to the first embodiment of the present technology.
  • FIG. 2 schematically shows a cross-sectional configuration along the line II-II in FIG.
  • This solid-state imaging device 1 is a backside illumination type CMOS image sensor having a global shutter function.
  • a plurality of light receiving unit regions (pixels P) are two-dimensionally arranged in a matrix, for example.
  • the planar shape of the pixel P is, for example, a square shape, and one side in the horizontal direction of the pixel P has a length L1 and one side in the vertical direction has a length L2.
  • the planar shape of the pixel P is a square, and the lengths L1 and L2 have the same value.
  • the lengths L1 and L2 of the pixel P are, for example, 3 ⁇ m to 6 ⁇ m.
  • the lengths L1 and L2 may be smaller than 3 ⁇ m or larger than 6 ⁇ m.
  • the solid-state imaging device 1 includes a semiconductor substrate 10 and a wiring layer 20.
  • the front surface (front surface S1) of the semiconductor substrate 10 is a light incident surface, and the wiring layer 20 is provided on the back surface (back surface S2) opposite to the front surface S1.
  • a charge storage unit (MEM) 11 and a photoelectric conversion unit (PD) 15 are provided for each pixel P.
  • the charge storage unit 11 is disposed closer to the back surface S2 than the photoelectric conversion unit 15.
  • the solid-state imaging device 1 includes a first transfer transistor (TRX) 25 and a discharge transistor (OFG) 26 for each pixel P, and the gate electrode VG1 (first vertical electrode) of the first transfer transistor 25 and discharge.
  • a gate electrode VG ⁇ b> 2 (second vertical electrode) of the transistor 26 extends from the photoelectric conversion unit 15 to the back surface S ⁇ b> 2 of the semiconductor substrate 10.
  • the solid-state imaging device 1 includes a first light shielding film 16 provided along the thickness direction of the semiconductor substrate 10 and a second light shielding film 17 provided along the surface (front surface S1 and back surface S2) direction of the semiconductor substrate 10. Have.
  • the first light-shielding film 16 and the second light-shielding film 17 provided along the thickness direction and the surface direction of the semiconductor substrate 10 are substantially orthogonal to each other, but these directions may be displaced due to manufacturing errors or the like. Good.
  • a color filter (color filter CF in FIG. 8 described later) and an on-chip lens may be provided on the surface S1 of the semiconductor substrate 10.
  • the configuration of each unit will be described.
  • the semiconductor substrate 10 has a stacked structure of, for example, a first semiconductor layer 10A that forms the front surface S1 and a second semiconductor layer 10B that forms the back surface S2.
  • the first semiconductor layer 10A and the second semiconductor layer 10B are formed stepwise using, for example, epitaxial growth (described later).
  • the semiconductor substrate 10 is made of, for example, silicon (Si).
  • the charge storage unit 11 is, for example, an n-type or p-type impurity region, and is provided in the second semiconductor layer 10B.
  • the charge storage unit 11 is a charge holding unit for temporarily holding the signal charge generated by the photoelectric conversion unit 15.
  • the photoelectric conversion unit 15 is disposed at a position closer to the surface S1 (light incident surface) than the charge storage unit 11, and is provided, for example, in the first semiconductor layer 10A. In the photoelectric conversion unit 15, signal charges corresponding to the amount of received light are generated.
  • the photoelectric conversion unit 15 is, for example, a photodiode having a pn junction, and has, for example, a p-type impurity region and an n-type impurity region.
  • the photoelectric conversion unit 15 is provided over a wider area than the charge storage unit 11 at a position overlapping the charge storage unit 11 in plan view.
  • the first light shielding film 16 penetrates the first semiconductor layer 10A from the surface S1, for example, and the end thereof is in contact with the second light shielding film 17.
  • the first light shielding film 16 is for preventing light from leaking into the adjacent pixel P (photoelectric conversion unit 15), and is provided around each photoelectric conversion unit 15.
  • the first light shielding film 16 is provided around the entire photoelectric conversion unit 15 so as to surround the photoelectric conversion unit 15. At this time, for example, the plurality of first light shielding films 16 extend in the vertical direction and the horizontal direction. Alternatively, as shown in FIG. 4, the first light shielding film 16 is provided in a part of the periphery of the photoelectric conversion unit 15. At this time, for example, the plurality of first light shielding films 16 extend in the vertical direction or the horizontal direction.
  • the first light shielding film 16 functions as a pixel separation film and suppresses the movement of signal charges between adjacent pixels P. For this reason, pixel separation can be performed more effectively by providing the first light-shielding film 16 all around the photoelectric conversion unit 15 (FIG. 3).
  • the second light shielding film 17 is disposed between the photoelectric conversion unit 15 and the charge storage unit 11, and is provided, for example, in the second semiconductor layer 10B.
  • the second light shielding film 17 is for suppressing light leakage (PLS) into the charge storage unit 11, and at least a part of the charge storage unit 11 is the first from the surface S 1 (photoelectric conversion unit 15) side. 2 Covered by a light shielding film 17.
  • the second light shielding film 17 is provided over a region other than a portion where the gate electrodes VG1 and VG2 are provided in a region where the plurality of pixels P are provided (pixel region).
  • the second light shielding film 17 has, for example, one opening 17M for each pixel P, and gate electrodes VG1 and VG2 are disposed in the opening 17M (FIG. 5).
  • the second light shielding film 17 has, for example, openings 17M corresponding to the gate electrodes VG1 and VG2 (FIG. 6).
  • the opening 17M functions as a transfer path from the photoelectric conversion unit 15, but is preferably as small as possible so that the charge storage unit 11 can be effectively shielded from light.
  • the diameters of the gate electrodes VG1 and VG2 are about 150 nm
  • the diameter of the opening 17M is 500 nm to 600 nm.
  • an insulating material such as silicon oxide (SiO 2 ) or silicon nitride (Si 3 N 4 ) can be used.
  • a metal material such as aluminum (Al), tungsten (W), titanium (Ti), cobalt (Co), hafnium (Hf), and tantalum (Ta) may be used as the light shielding material.
  • the first light shielding film 16 and the second light shielding film 17 may be made of an organic material such as graphite or a resist material.
  • the first light shielding film 16 and the second light shielding film 17 may be electrically connected to the wiring of the solid-state imaging device 1. For example, by applying a negative bias to the first light-shielding film 16 or the second light-shielding film 17, it is possible to suppress the occurrence of dark current and white spots that flow out at the interface between the first light-shielding film 16 and the second light-shielding film 17. .
  • the first transfer transistor 25 and the discharge transistor 26 are provided on the back surface S2 side of the semiconductor substrate 10.
  • the first transfer transistor 25 and the discharge transistor 26 are vertical transistors, and the gate electrodes VG1 and VG2 reach the photoelectric conversion unit 15 from the back surface S2 through the second semiconductor layer 10B.
  • the gate electrode VG1 of the first transfer transistor 25 and the gate electrode VG2 of the discharge transistor 26 are disposed adjacent to each other, and the distance (distance D) between the gate electrode VG1 and the gate electrode VG2 is set. Is less than half the lengths L1 and L2 of one side of the pixel P.
  • the lengths L1 and L2 are, for example, the same value, but if they are different, the distance D is less than half of the shorter length L1 or length L2. Although details will be described later, this enables the photoelectric conversion unit 15 to be supported in a wider area even before the second light shielding film 17 is formed. Therefore, the photoelectric conversion unit 15 can be supported more firmly without narrowing the formation region of the second light shielding film 17.
  • the space between the gate electrode VG1 and the gate electrode VG2 is filled with, for example, the semiconductor substrate 10 (FIG. 2).
  • the gate electrodes VG1 and VG2 are, for example, cylindrical, and the diameters of the gate electrodes VG1 and VG2 are 100 nm to 300 nm.
  • the distance D between the gate electrode VG1 and the gate electrode VG2 is preferably 200 nm or more.
  • a gap (gap 10V) of the semiconductor substrate 10 may exist between the gate electrode VG1 and the gate electrode VG2.
  • the first transfer transistor 25 is for transferring a signal charge (for example, one of holes or electrons) generated by the photoelectric conversion unit 15 to the charge storage unit 11, and one end of the gate electrode VG1 is connected to the photoelectric conversion unit. 15, and the other end passes through the charge storage portion 11 and penetrates through the second semiconductor layer 10 ⁇ / b> B.
  • the signal charge generated by the photoelectric conversion unit 15 passes through a region around the gate electrode VG1 and is transferred to the charge storage unit 11.
  • the discharge transistor 26 is for discharging unnecessary charges (for example, the other of holes or electrons) generated by the photoelectric conversion unit 15 to an overflow drain (an overflow drain 13 described later).
  • the wiring layer 20 has a circuit for driving each pixel P.
  • the wiring layer 20 includes a row scanning unit, a horizontal selection unit, a column selection unit, a system control unit, and the like.
  • FIG. 8 illustrates an example of a planar configuration of the color filter CF provided on the surface S1 side of the semiconductor substrate 10.
  • the color filter CF includes, for example, a red filter, a green filter, and a blue filter, and any one of these is arranged for each pixel P.
  • the lengths L1 and L2 of one side of the pixel P are the lengths of one side of a color filter CF (for example, any one of a red filter, a green filter, and a blue filter) provided in the pixel P.
  • the solid-state imaging device 1 includes, for example, an overflow drain (OFD) 13, a charge-voltage converter (FD) 14, a second transfer transistor (TRG) 21, a reset transistor (RST) 22, and an amplification transistor (AMP). 23 and a selection transistor (SEL) 24 are provided (FIG. 1).
  • OFD overflow drain
  • FD charge-voltage converter
  • TRG second transfer transistor
  • RST reset transistor
  • AMP amplification transistor
  • SEL selection transistor
  • FIG. 9 illustrates an example of the configuration of the pixel circuit of the solid-state imaging device 1.
  • the first transfer transistor 25 is turned on when the first transfer signal is input to its gate. Thereby, the signal charge generated by the photoelectric conversion unit 15 is read and transferred to the charge storage unit 11.
  • the second transfer transistor 21 is turned on when the second transfer signal is input to its gate. As a result, the signal charge once held in the charge storage unit 11 is read out and transferred to the charge voltage conversion unit 14.
  • the charge-voltage conversion unit 14 holds the signal charge read from the charge storage unit 11 and converts it into a voltage (potential).
  • the reset transistor 22 is provided between the supply terminal of the constant voltage source VDD and the charge voltage conversion unit 14.
  • the reset transistor 22 is turned on when a reset signal is input to its gate. As a result, the charge accumulated in the charge-voltage conversion unit 14 is discharged to the constant voltage source VDD, and the potential of the charge-voltage conversion unit 14 is reset.
  • the amplification transistor 23 has a gate connected to the charge-voltage conversion unit 14, a drain connected to the supply terminal of the constant voltage source VDD, and a source connected to the vertical signal line VSL via the selection transistor 24.
  • the amplification transistor 23 amplifies the potential of the charge-voltage conversion unit 14 and outputs the amplified signal to the selection transistor 24 as a pixel signal (light accumulation signal).
  • the selection transistor 24 is provided between the amplification transistor 23 and the vertical signal line VSL.
  • the selection transistor 24 is turned on when an address signal is input to its gate. Thereby, the pixel signal (voltage signal) amplified by the amplification transistor 23 is controlled and output to the vertical signal line VSL.
  • the discharge transistor 26 is turned on when a discharge signal is input to its gate. Thereby, unnecessary charges accumulated in the photoelectric conversion unit 15 are discharged to the constant voltage source VDD.
  • the solid-state imaging device 1 can be manufactured, for example, as follows. 10A to 11C show an example of the manufacturing method of the solid-state imaging device 1 in the order of steps.
  • the photoelectric conversion unit 15 is formed in the first semiconductor layer 10A.
  • the photoelectric conversion unit 15 is formed, for example, by ion implantation of p-type impurities and n-type impurities.
  • the second semiconductor layer 10B is formed on the first semiconductor layer 10A by, for example, epitaxially growing silicon. Thereby, the semiconductor substrate 10 is formed.
  • oxygen ions are implanted from the back surface S2 side of the semiconductor substrate 10 by, for example, a SIMOX (Separation by IMplanted OXygen) method.
  • annealing is performed to form an oxide layer 17A on the back surface S2 side from the photoelectric conversion portion 15 (FIG. 10C).
  • the oxide layer 17A is for forming the second light shielding film 17 in a later step.
  • openings openings 17AM are formed in regions where the gate electrodes VG1 and VG2 are to be formed.
  • the charge storage portion 11 is formed on the back surface S2 side of the oxide layer 17A.
  • the charge storage unit 11 is formed by ion implantation of n-type impurities, for example.
  • an overflow drain 13 and a charge-voltage converter 14 are formed in the semiconductor substrate 10.
  • the first transfer transistor 25, the discharge transistor 26, the second transfer transistor 21, the reset transistor 22, the amplification transistor 23, and the selection transistor 24 are formed.
  • the gate electrodes VG1 and VG2 are disposed so as to pass through the opening 17AM of the oxide layer 17A.
  • the wiring layer 20 is formed on the back surface S2 of the semiconductor substrate 10 (FIG. 10D).
  • the support substrate 30 is bonded to the back surface S ⁇ b> 2 of the semiconductor substrate 10 with the wiring layer 20 therebetween, and is turned upside down.
  • a slit 16 ⁇ / b> S reaching the oxide layer 17 ⁇ / b> A from the surface S ⁇ b> 1 of the semiconductor substrate 10 is formed around the photoelectric conversion unit 15.
  • the slit 16S is provided in a region where the first light shielding film 16 is to be formed.
  • the slit 16S can be formed using, for example, a photolithography process and an etching process.
  • RIE reactive ion etching
  • RIE deep RIE
  • the oxide layer 17A is removed through the slit 16S. Thereby, the cavity part 17B connected with the slit 16S is formed (FIG. 11C).
  • the removal of the oxide layer 17A is performed by an etching process such as wet etching or dry etching. Although details will be described later, in this embodiment, even after the formation of such a cavity portion 17B, the two gate electrodes VG1 and VG2 are provided adjacent to each other, so that the photoelectric conversion portion 15 is wider. Supported in the area.
  • a light shielding material is embedded in the slit 16S and the hollow portion 17B.
  • the first light shielding film 16 is formed in the slit 16S
  • the second light shielding film 17 is formed in the cavity portion 17B.
  • the solid-state imaging device 1 In the solid-state imaging device 1, light (for example, light having a wavelength in the visible region) enters the photoelectric conversion unit 15 via the on-chip lens and the color filter CF. Thereby, in the photoelectric conversion unit 15, a pair of holes and electrons is generated (photoelectrically converted).
  • the first transfer signal When the first transfer signal is input to the gate electrode VG1 of the first transfer transistor 25 and the first transfer transistor 25 is turned on, the signal charge stored in the photoelectric conversion unit 15 is transferred to the charge storage unit 11.
  • the second transfer transistor 21 When the second transfer transistor 21 is turned on, the signal charge stored in the charge storage unit 11 is transferred to the charge voltage conversion unit 14. In the charge-voltage converter 14, the signal charge is converted into a voltage signal, and this voltage signal is read out as a pixel signal.
  • the distance D between the gate electrode VG1 of the first transfer transistor 25 and the gate electrode VG2 of the discharge transistor 26 is set to be less than half the lengths L1 and L2 of one side of the pixel P,
  • the electrode VG1 and the gate electrode VG2 are disposed adjacent to each other.
  • the photoelectric conversion unit 15 is supported in a region in the vicinity of the two gate electrodes (gate electrodes VG1, VG2).
  • the Accordingly, the photoelectric conversion unit 15 is supported in a wider region than in the case where the photoelectric conversion unit 15 is supported in a region near one gate electrode (for example, a gate electrode VG100 in FIG. 12 described later). This will be described below.
  • FIG. 12 shows one process of a manufacturing method of the solid-state imaging device (solid-state imaging device 100) according to the comparative example.
  • the solid-state imaging device 100 includes a gate electrode VG100 for each pixel P.
  • the gate electrode VG100 is, for example, the gate electrode of the first transfer transistor 25.
  • the distance D100 between two adjacent gate electrodes VG100 is substantially equal to the lengths L1 and L2 of one side of the pixel P.
  • the photoelectric conversion unit 15 when the cavity 17B is formed, the photoelectric conversion unit 15 is supported only in the vicinity of one gate electrode VG100. In this narrow region, the photoelectric conversion unit 15 cannot be sufficiently supported, and the semiconductor substrate 10 may be distorted or peeled off. On the other hand, when the region for supporting the photoelectric conversion unit 15 is widened, the cavity 17B, that is, the formation region of the second light shielding film is narrowed, and is easily affected by PLS.
  • the two gate electrodes VG1 and VG2 are arranged adjacent to each other. Therefore, even when the cavity portion 17B is formed, a wider region (the two gate electrodes VG1 and VG2 have a larger area).
  • the photoelectric conversion unit 15 is supported in a nearby region. Therefore, the photoelectric conversion unit 15 can be supported more firmly without narrowing the formation region of the second light shielding film 17 (cavity portion 17B).
  • the distance D between the gate electrode VG1 of the first transfer transistor 25 and the gate electrode VG2 of the discharge transistor 26 is half of the lengths L1 and L2 of the pixels P. Therefore, even before the second light shielding film 17 is formed, that is, when the cavity 17B is formed, the photoelectric conversion unit 15 can be supported in a wider area. Therefore, mechanical strength can be maintained while suppressing PLS.
  • the first light shielding film 16 around the photoelectric conversion unit 15 can function as a pixel separation film. For this reason, it is possible to suppress the occurrence of color mixing and blooming due to the movement of the signal charge between the adjacent pixels P. It is preferable to provide the first light-shielding film 16 all around the photoelectric conversion unit 15 so as to surround the photoelectric conversion unit 15.
  • FIG. 13 illustrates a schematic cross-sectional configuration of a solid-state imaging device (solid-state imaging device 1A) according to Modification 1 of the first embodiment.
  • the solid-state imaging device 1A includes a first light shielding film (first light shielding film 16A) that reaches the second light shielding film 17 from the back surface S2 of the semiconductor substrate 10. Except for this point, the solid-state imaging device 1 ⁇ / b> A has the same configuration and effects as the solid-state imaging device 1.
  • the solid-state imaging device 1A has the first light-shielding film 16 on the first semiconductor layer 10A, similarly to the solid-state imaging device 1.
  • the first light shielding film 16A is provided in the second semiconductor layer 10B.
  • the first light shielding film 16 ⁇ / b> A is provided to prevent unnecessary light from entering the charge storage unit 11, and is provided on at least a part of the periphery of the charge storage unit 11.
  • the first light shielding film 16A is provided at the same position as the first light shielding film 16 around the photoelectric conversion unit 15 in a plan view.
  • the first light shielding film 16 and the first light shielding film 16A may be provided at different positions in plan view.
  • the gate electrode VG1 and the gate electrode VG2 are provided adjacent to each other, a wider region is formed even before the second light shielding film 17 is formed, as in the first embodiment.
  • the photoelectric conversion unit 15 can be supported.
  • light leakage to the adjacent photoelectric conversion unit 15 is suppressed by the first light shielding film 16, and light leakage to the adjacent charge storage unit 11 is also suppressed by the first light shielding film 16A.
  • FIG. 14 illustrates a schematic planar configuration of a solid-state imaging device (solid-state imaging device 1B) according to Modification 2 of the first embodiment.
  • solid-state imaging device 1B even between adjacent pixels P, two gate electrodes (gate electrodes VG1, gate electrodes VG2, or gate electrode VG1 and gate electrode VG2) are arranged adjacent to each other. Except for this point, the solid-state imaging device 1B has the same configuration and effects as the solid-state imaging device 1.
  • two pixels P adjacent in the horizontal direction are arranged in line symmetry, and two pixels P adjacent in the vertical direction are arranged in line symmetry.
  • the gate electrodes VG1 and VG2 of each pixel P are disposed in the vicinity of the center (intersection of the symmetry axes) of the four pixels P.
  • the gate electrodes VG2 are adjacently arranged at a distance D1
  • the gate electrodes VG1 and the gate electrodes VG2 are adjacent to each other at a distance D2.
  • the distances D1 and D2 are less than or equal to half the lengths L1 and L2 of one side of the pixel P.
  • the gate electrodes VG1 and the gate electrodes VG2 are adjacently arranged, and in the pixels P adjacent in the vertical direction, the gate electrodes VG1 or the gate electrodes VG2 are adjacently arranged. It may be. In adjacent pixels P, the gate electrode VG1 and the gate electrode VG2 may be disposed adjacent to each other. In the solid-state imaging device 1 ⁇ / b> B, the gate electrodes VG ⁇ b> 1 and VG ⁇ b> 2 are easily adjacent to each other in the adjacent pixels P by disposing the gate electrodes VG ⁇ b> 1 and VG ⁇ b> 2 at the edge in the pixel P.
  • the photoelectric conversion unit 15 can be supported in a wider area.
  • the gate electrodes VG1 and VG2 are provided adjacent to each other between adjacent pixels P, a region supporting the photoelectric conversion unit 15 is further expanded. Therefore, the photoelectric conversion unit 15 can be supported more firmly.
  • FIG. 15 illustrates a schematic plan configuration of a solid-state imaging device (solid-state imaging device 1 ⁇ / b> C) according to Modification 3 of the first embodiment.
  • solid-state imaging device 1C two gate electrodes VG1 (first vertical electrode and second vertical electrode) are adjacently disposed between adjacent pixels P. That is, here, the first vertical electrode and the second vertical electrode are provided in different pixels P. Except for this point, the solid-state imaging device 1 ⁇ / b> C has the same configuration and effects as the solid-state imaging device 1.
  • FIG. 16A is an enlarged view of a part (part 1CP) of the solid-state imaging device 1C shown in FIG. 15, and FIG. 16B shows a cross-sectional configuration along the line BB in FIG. 16A.
  • the solid-state imaging device 1 ⁇ / b> C for example, two pixels P adjacent in the horizontal direction are provided in line symmetry in a plan view, and the gate electrode of the first transfer transistor 25 is disposed in the vicinity of the boundary (symmetric axis) between the two pixels P.
  • VG1 is arranged. That is, the gate electrodes VG1 are disposed adjacent to each other at a distance D3.
  • the distance D3 between the laterally adjacent gate electrodes VG1 is less than or equal to half the lengths L1 and L2 of one side of the pixel P.
  • the gate electrodes VG1 may be disposed adjacent to each other by two adjacent pixels P in the vertical direction.
  • the gate electrodes VG2 (see FIG. 14) of the discharge transistor 26 may be arranged adjacent to each other in two pixels P adjacent in the vertical direction or the horizontal direction.
  • the gate electrode VG1 of the first transfer transistor 25 and the gate electrode VG2 of the discharge transistor 26 may be disposed adjacent to each other.
  • the gate electrode VG ⁇ b> 1 is easily adjacent to each other in the adjacent pixel P by disposing the gate electrode VG ⁇ b> 1 at the edge in the pixel P.
  • the charge-voltage conversion unit 14 is disposed at the diagonal end of the gate electrode VG1 in a plan view, for example. Thus, it is preferable to arrange the charge-voltage converter 14 at a position away from the gate electrode VG1. As a result, a charge transfer gradient is formed in the charge storage unit 11, and charges are easily stored in the charge-voltage conversion unit 14.
  • the gate electrodes (for example, two gate electrodes VG1 and VG2) may not be adjacent to each other, and the gate electrodes VG1 may be adjacent to each other in the adjacent pixel P. Even in such a case, the photoelectric conversion unit 15 can be supported in a wider area as in the first embodiment.
  • FIG. 17 illustrates a schematic planar configuration of a solid-state imaging device (solid-state imaging device 1D) according to Modification 4 of the first embodiment.
  • the two gate electrodes VG1 are adjacently disposed between the pixels P adjacent in the horizontal direction, and the two gate electrodes VG1 are adjacent between the pixels P adjacent in the vertical direction.
  • the solid-state imaging device 1D has the same configuration and effects as the solid-state imaging device 1C.
  • FIG. 18A is an enlarged view of a part (part 1DP) of the solid-state imaging device 1D shown in FIG. 17, and FIG. 18B shows a cross-sectional configuration along the line BB of FIG. 18A.
  • the solid-state imaging device 1D for example, two pixels P adjacent in the horizontal direction are arranged in line symmetry in a plan view, and two pixels P adjacent in the vertical direction are also arranged in line symmetry.
  • the gate electrode VG1 of each pixel P is arranged at the center (intersection of symmetry axes) of the four pixels P.
  • the gate electrodes VG1 are adjacently arranged at a distance D3, and in the pixel P adjacent in the vertical direction, the gate electrodes VG1 are adjacently arranged at a distance D4.
  • the distances D3 and D4 are less than half of the lengths L1 and L2 of one side of the pixel P.
  • the gate electrodes VG2 of the discharge transistor 26 are arranged adjacent to each other in the two pixels P adjacent in the horizontal direction, and the gate electrodes VG2 of the discharge transistor 26 are arranged adjacent to each other in the two pixels P adjacent in the vertical direction. You may make it do.
  • the gate electrode VG1 and the gate electrode VG2 are disposed adjacent to each other in the two pixels P adjacent in the horizontal direction, and the gate electrode VG1 and the gate electrode VG2 are adjacent to each other in the two pixels P adjacent in the vertical direction. May be arranged.
  • the gate electrode VG1 is easily adjacent to each other in the adjacent pixel P.
  • the gate electrode VG1 is provided adjacent to each other in the two directions (vertical direction and horizontal direction), the photoelectric conversion unit is formed even before the second light shielding film 17 is formed.
  • the region for supporting 15 can be further expanded.
  • Such a solid-state imaging device 1D can be manufactured, for example, as follows (FIGS. 19A to 20B).
  • the photoelectric conversion unit 15 is formed in the first semiconductor layer 10A.
  • a sacrificial layer 17C is formed on one surface of the first semiconductor layer 10A, and this is patterned to form an opening 17CM in the sacrificial layer 17C.
  • This sacrificial layer 17C is for forming the second light-shielding film 17 in a later step.
  • the sacrificial layer 17C is formed by depositing silicon germanium (SiGe) by using, for example, a chemical vapor deposition method (CVD: Chemical Vapor Deposition).
  • the sacrificial layer 17C may be formed using a material other than silicon germanium as long as it can be epitaxially grown on the first semiconductor layer 10A.
  • the second semiconductor layer 10B is formed on the first semiconductor layer 10A via the sacrificial layer 17C. Thereby, the semiconductor substrate 10 is formed.
  • the charge storage portion 11 is formed in the second semiconductor layer 10B.
  • an overflow drain 13 and a charge-voltage converter 14 are formed in the semiconductor substrate 10.
  • the first transfer transistor 25, the discharge transistor 26, the second transfer transistor 21, the reset transistor 22, the amplification transistor 23, and the selection transistor 24 are formed.
  • the gate electrode VG1 of the first transfer transistor 25 and the gate electrode VGVG2 of the discharge transistor 26 pass through the opening 17CM of the sacrificial layer 17C.
  • the wiring layer 20 is formed on the back surface S2 of the semiconductor substrate 10 (FIG. 19C).
  • the slit 16 ⁇ / b> S reaching the sacrificial layer 17 ⁇ / b> C from the surface S ⁇ b> 1 of the semiconductor substrate 10 is formed around the photoelectric conversion unit 15 by being inverted vertically.
  • the sacrificial layer 17C is removed through the slit 16S.
  • a hollow portion 17B communicating with the slit 16S is formed.
  • the sacrificial layer 17C is removed by an etching process such as wet etching or dry etching.
  • the gate electrodes VG1 are provided adjacent to each other in the adjacent pixels P even after the formation of the hollow portion 17B. Therefore, the photoelectric conversion unit 15 is supported in a wider area.
  • the solid-state imaging device 1D is completed.
  • the second light-shielding film 17 can be formed by forming the sacrificial layer 17C instead of the oxide layer 17A (FIG. 10C).
  • the solid-state imaging device 1D may be formed using the oxide layer 17A.
  • FIG. 21 illustrates a schematic planar configuration of a solid-state imaging device (solid-state imaging device 1E) according to Modification 5 of the first embodiment.
  • the first transfer transistor 25 has a plurality of gate electrodes (gate electrodes 25A, 25B, and 25C). Except for this point, the solid-state imaging device 1E has the same configuration and effects as the solid-state imaging device 1.
  • the first transfer transistor 25 includes, for example, three gate electrodes (gate electrodes 25A, 25B, and 25C). By dividing the gate electrode of the first transfer transistor 25 in this way, the charge transfer capability can be ensured without sacrificing the amount of retained charge (see, for example, JP-A-2015-23250). ). Among the plurality of gate electrodes, for example, the gate electrode VG1 that is a vertical electrode is provided on the gate electrode 25C.
  • two pixels P adjacent in the horizontal direction are arranged in line symmetry, and two pixels P adjacent in the vertical direction are also arranged in line symmetry.
  • the three gate electrodes 25A, 25B, and 25C are provided side by side in the vertical direction, for example.
  • the gate electrode 25A, the gate electrode 25B, and the gate electrode 25C are arranged in this order from a position close to the symmetry axis of two pixels P adjacent in the vertical direction.
  • the gate electrode VG2 of the discharge transistor 26 is provided at the end in the horizontal direction.
  • the gate electrode VG2 is disposed at a position close to the symmetry axis of two pixels P adjacent in the horizontal direction.
  • the gate electrodes VG2 are adjacently arranged at a distance D5
  • the gate electrodes VG1 are adjacently arranged at a distance D6.
  • the distances D5 and D6 are less than or equal to half the lengths L1 and L2 of one side of the pixel P.
  • the gate electrodes VG1 of the first transfer transistor 25 are disposed adjacent to each other in the two pixels P adjacent in the horizontal direction
  • the gate electrodes VG2 of the discharge transistor 26 are adjacent to each other in the two pixels P adjacent in the vertical direction. May be arranged.
  • the gate electrode VG1 and the gate electrode VG2 are disposed adjacent to each other in the two pixels P adjacent in the horizontal direction, and the gate electrode VG1 and the gate electrode VG2 are adjacent to each other in the two pixels P adjacent in the vertical direction. May be arranged.
  • the gate electrode VG1 and the gate electrode VG2 are easily adjacent to each other in the adjacent pixel P.
  • the gate electrodes VG1 and VG2 are adjacent to each other in the adjacent pixels P. Can be arranged. Therefore, the photoelectric conversion unit 15 can be supported in a wider area as in the first embodiment.
  • 22A and 22B illustrate a schematic configuration of a solid-state imaging device (solid-state imaging device 1F) according to Modification 6 of the first embodiment.
  • 22A shows a schematic plan configuration of two pixels P of the solid-state imaging device 1F
  • FIG. 22B shows a cross-sectional configuration along the line BB shown in FIG. 22A.
  • an embedding material embedding material 18
  • the solid-state imaging device 1F has the same configuration and effects as the solid-state imaging device 1.
  • the embedding material 18 has a refractive index different from that of the constituent material of the semiconductor substrate 10.
  • the filling material 18 may have a refractive index higher than that of the constituent material of the semiconductor substrate 10 or may have a low refractive index.
  • the semiconductor substrate 10 is made of, for example, silicon (Si), for example, silicon doped with impurities or silicon having a density different from that of other portions can be used as the filling material 18.
  • the photoelectric conversion unit 15 can be supported in a wider area. . Further, since the filling material 18 is provided in the opening 17M of the second light shielding film 17, light incident from the adjacent pixel P is easily reflected, and PLS can be more effectively suppressed.
  • FIG. 23 illustrates a schematic planar configuration of a solid-state imaging device (solid-state imaging device 1G) according to Modification 7 of the first embodiment.
  • This solid-state imaging device 1G is provided with an image plane phase difference pixel (image plane phase difference pixel ZP). That is, the solid-state imaging device 1G is an image plane phase difference autofocus imaging device. Except for this point, the solid-state imaging device 1G has the same configuration and effects as the solid-state imaging device 1.
  • FIG. 24A is an enlarged view of a part (part 1GP) of the solid-state imaging device 1G shown in FIG. 23, and FIG. 24B shows a cross-sectional configuration along the line BB of FIG. 24A.
  • the image plane phase difference pixel ZP has a light shielding region ZP1 and a non-light shielding region ZP2.
  • a second light shielding film 17 is provided in the light shielding area ZP1, and an opening 17M of the second light shielding film 17 is provided in the non-light shielding area ZP2. That is, the light shielding region ZP1 is formed by the second light shielding film 17 provided in the semiconductor substrate 10.
  • the photoelectric conversion unit is not provided in the image plane phase difference pixel ZP.
  • a waveguide may be provided in the first semiconductor layer 10A.
  • an inner lens may be provided between the first semiconductor layer 10A and the on-chip lens or microlens. By providing the inner lens, it is possible to improve the light collecting characteristics.
  • the gate electrode VG1 is provided adjacent to each other in the adjacent pixel P, so that the photoelectric conversion unit 15 can be supported in a wider area. Further, since the light shielding region ZP1 of the image plane phase difference pixel ZP is formed by the second light shielding film 17 in the semiconductor substrate 10, it is caused by the movement of charges from the image plane phase difference pixel ZP to the adjacent pixel P. It is possible to prevent a decrease in oblique incidence sensitivity due to color mixing or the height of an on-chip lens or the like. This will be described below.
  • a light shielding region is formed in an image plane phase difference pixel by providing a light shielding film above the photoelectric conversion unit. For this reason, the electric charge easily moves from the image plane phase difference pixel to the adjacent normal pixel, and there is a possibility that color mixture due to this will occur.
  • the height of the on-chip lens or the like is increased in order to adjust the focal point to the position of the light-shielding film. It is necessary to increase the height. For this reason, the oblique incidence sensitivity tends to decrease.
  • the light shielding region ZP1 is formed by the second light shielding film 17 in the semiconductor substrate 10, the height of the on-chip lens or the like can be reduced. Therefore, it is possible to prevent a decrease in oblique incidence sensitivity.
  • the second light shielding film 17 is provided on the back surface S2 side with respect to the photoelectric conversion unit 15, the movement of charges from the image plane phase difference pixel ZP to the adjacent pixel P is also suppressed.
  • the image plane phase difference pixel ZP using the second light shielding film 17 it is possible to suppress the occurrence of color mixing and the decrease in oblique incidence sensitivity.
  • FIG. 25A and 25B illustrate a schematic configuration of a solid-state imaging device (solid-state imaging device 2) according to the second embodiment of the present technology.
  • FIG. 25A shows a schematic planar configuration of the second light shielding film (second light shielding film 27) of the solid-state imaging device 2 together with the gate electrodes VG1 and VG2.
  • FIG. 25B shows a cross-sectional configuration of the second light-shielding film 27 along the line BB shown in FIG. 25A together with the charge storage unit 11, the photoelectric conversion unit 15, and the like.
  • the second light-shielding film 27 of the solid-state imaging device 2 includes a first portion 271 and a second portion 272, and a step (step 27S) is generated between the first portion 271 and the second portion 272. Except for this point, the solid-state imaging device 2 has the same configuration and effects as the solid-state imaging device 1.
  • FIG. 26 is an enlarged view of a portion C in FIG. 25B.
  • a step 27S between the first portion 271 and the second portion 272 is a connecting portion generated by the stepwise formation of the first portion 271 and the second portion 272 (described later).
  • the thickness of the second light shielding film 27 is smaller than the thickness of the first portion 271 and the thickness of the second portion 272.
  • the second light shielding film 27 may include three or more portions including the first portion 271 and the second portion 272, and a plurality of steps 27S may be provided.
  • the gate electrode VG1 and the gate electrode VG2 are arranged adjacent to each other at a distance D (FIG. 2), for example.
  • D distance
  • the gate electrodes VG1 and VG2 may be adjacent to each other in the adjacent pixel P.
  • the solid-state imaging device 2 can be manufactured, for example, as follows (FIGS. 27A to 30B).
  • the wiring layer 20 is formed in the same manner as described in the first embodiment.
  • an oxide layer 27 ⁇ / b> A for forming the second light shielding film 27 is formed on the back surface S ⁇ b> 2 side from the photoelectric conversion unit 15.
  • the support substrate 30 is bonded to the back surface S ⁇ b> 2 of the semiconductor substrate 10 through the wiring layer 20.
  • a first slit 16SA reaching the oxide layer 27A from the surface S1 of the semiconductor substrate 10 is formed.
  • the first slit 16SA is formed in a part of the region where the first light shielding film 16 is formed. For example, when the first light-shielding film 16 is formed between all the pixels P adjacent in the vertical (column) direction, n + 2 rows between the nth pixel row and the (n + 1) th pixel row.
  • the first slit 16SA is formed between the pixel row of the eye and the pixel row of the (n + 3) th row (n is an integer), that is, every other row.
  • FIG. 27A shows a planar configuration of the first slit 16SA
  • FIG. 27B shows a cross-sectional configuration along the line BB in FIG. 27A.
  • FIGS. 28A and 28B After forming the first slit 16SA, as shown in FIGS. 28A and 28B, a part of the oxide layer 27A is removed through the first slit 16SA. As a result, a cavity 27B (first cavity) communicating with the first slit 16SA is formed in the vicinity of the first slit 16SA.
  • FIG. 28A shows a planar configuration of the cavity 27B
  • FIG. 28B shows a cross-sectional configuration along the line BB in FIG. 28A.
  • the removal of the oxide layer 27A is performed by, for example, an etching process such as wet etching or dry etching, and the size of the cavity 27B can be adjusted by controlling the etching time.
  • the photoelectric conversion unit 15 is supported even in the vicinity. That is, the photoelectric conversion unit 15 is supported in a wider area than when the second light-shielding film 17 is formed by removing the oxide layer 17A at once (FIG. 11C). Therefore, the mechanical strength can be more effectively maintained.
  • a light shielding material is embedded in the first slit 16SA and the cavity portion 27B.
  • the first light shielding film 16 is formed in the first slit 16SA, and the first portion 271 of the second light shielding film 27 is formed in the cavity 27B.
  • FIGS. 30A and 30B the second slit 16SB is formed in all the remaining areas where the first slit 16SA is not formed among the areas where the first light shielding film 16 is formed.
  • the second slit 16SB reaches the oxide layer 27A from the surface S1 of the semiconductor substrate 10.
  • FIG. 30A shows a planar configuration of the second slit 16SB
  • FIG. 30B shows a cross-sectional configuration along the line BB of FIG. 30A.
  • FIG. 31A shows a planar configuration of the cavity 27B
  • FIG. 31B shows a cross-sectional configuration along the line BB in FIG. 31A.
  • the photoelectric conversion unit 15 is also supported near the portion 271. That is, the photoelectric conversion unit 15 is supported in a wider area than when the second light-shielding film 17 is formed by removing the oxide layer 17A at once (FIG. 11C). Therefore, the mechanical strength can be more effectively maintained.
  • a light shielding material is embedded in the second slit 16SB and the hollow portion 27B.
  • the first light shielding film 16 is formed in the second slit 16SB, and the second portion 272 of the second light shielding film 27 is formed in the cavity 27B.
  • the second portion 272 of the second light shielding film 27 is provided continuously with the first portion 271, and a step 27 ⁇ / b> S (FIG. 26) occurs between the first portion 271 and the second portion 272.
  • the color filter CF and the on-chip lens are formed on the surface S1 of the semiconductor substrate 10, thereby completing the solid-state imaging device 2.
  • the first portion 271 and the second portion 272 of the second light shielding film 27 are formed stepwise, so that the photoelectric conversion unit 15 in a wider area. Can be supported.
  • the region where the second light shielding film 27 is to be formed becomes the cavity 27B.
  • the vicinity of the gate electrodes VG1 and VG2 15 will be supported (see FIG. 11C).
  • the second light shielding film 27 is formed stepwise by dividing the first portion 271 and the second portion 272. Therefore, along with the vicinity of the gate electrodes VG1 and VG2, when forming the first portion 271, a part of the oxide layer 27A (the portion where the second portion 272 is formed) is used when forming the second portion 272.
  • One portion 271 supports the photoelectric conversion unit 15. That is, even before the second light shielding film 27 is formed, the photoelectric conversion unit 15 is supported in a wider area.
  • the mechanical strength can be maintained by forming the second light shielding film 27 stepwise while suppressing the PLS by the second light shielding film 27 formed over a wide area.
  • the region for supporting the photoelectric conversion unit 15 can be further expanded.
  • a first light-shielding film 16A (FIG. 13) around the charge storage unit 11 may be further formed (Modification 8).
  • the solid-state imaging device 2 having the first light shielding film 16A can be manufactured by the following method (FIGS. 32A to 34C).
  • the photoelectric conversion portion 15 and the oxide layer 27A are formed in this order on the semiconductor layer substrate 10.
  • a first slit 26SA reaching the oxide layer 27A from the back surface S2 of the semiconductor substrate 10 is formed.
  • the first slit 26SA is formed in a part of the region where the first light shielding film 16A is formed. For example, when the first light-shielding film 16A is formed between all the pixels P adjacent in the vertical (column) direction, the n + 2th row between the nth pixel row and the (n + 1) th pixel row.
  • the first slit 26SA is formed between the pixel row and the (n + 3) th pixel row (n is an integer), that is, every other pixel row.
  • a part of the oxide layer 27A is removed through the first slit 26SA.
  • a cavity 27B communicating with the first slit 26SA is formed in the vicinity of the first slit 26SA.
  • a light shielding material is embedded in the first slit 26SA and the cavity portion 27B.
  • the first light shielding film 16A is formed in the first slit 26SA, and the first portion 271 of the second light shielding film 27 is formed in the cavity portion 27B.
  • the second slit 26SB is formed in all the remaining areas where the first slit 26SA is not formed in the area where the first light shielding film 16A is formed.
  • the second slit 26SB reaches the oxide layer 27A from the back surface S2 of the semiconductor substrate 10.
  • the remaining oxide layer 27A is removed through the second slit 26SB as shown in FIG. 33B. Thereby, a cavity 27B communicating with the second slit 26SB is formed in the vicinity of the second slit 26SB.
  • a light shielding material is embedded in the second slit 26SB and the hollow portion 27B.
  • the first light shielding film 16A is formed in the second slit 26SB
  • the second portion 272 of the second light shielding film 27 is formed in the cavity 27B.
  • the second portion 272 of the second light shielding film 27 is provided continuously with the first portion 271, and a step 27 ⁇ / b> S (FIG. 26) occurs between the first portion 271 and the second portion 272.
  • the charge storage portion 11 is formed on the back surface S2 side with respect to the second light shielding film 17.
  • an overflow drain 13 and a charge-voltage converter 14 are formed in the semiconductor substrate 10.
  • the first transfer transistor 25, the discharge transistor 26, the second transfer transistor 21, the reset transistor 22, the amplification transistor 23, and the selection transistor 24 are formed.
  • the wiring layer 20 is formed on the back surface S2 of the semiconductor substrate 10 (FIG. 34A).
  • the support substrate 30 is bonded to the back surface S ⁇ b> 2 of the semiconductor substrate 10 with the wiring layer 20 in between, and turned upside down.
  • a slit 16 ⁇ / b> S reaching the second light shielding film 27 from the surface S ⁇ b> 1 of the semiconductor substrate 10 is formed around the photoelectric conversion unit 15.
  • the slit 16S is for forming the first light shielding film 16, and is disposed, for example, at a position overlapping the first light shielding film 16A in plan view.
  • the slits 16S are provided in all the regions where the first light shielding film 16 is to be formed, for example, in a single step.
  • a light shielding material is embedded in the slit 16S. Thereby, the first light shielding film 16 is formed. Thereafter, a color filter CF and an on-chip lens are formed on the surface S1 of the semiconductor substrate 10. In this way, the solid-state imaging device 2 having the first light shielding film 16A around the charge storage unit 11 is completed.
  • the first slit 26SA and the second slit 26SB for forming the first light shielding film 16A the first portion 271 and the second portion 272 of the second light shielding film 27 are formed stepwise. You may make it form.
  • the solid-state imaging device 2 described in the second embodiment may be manufactured using a sacrificial layer (sacrificial layer 27C) (Modification 9).
  • sacrificial layer 27C sacrificial layer 27C
  • the second light shielding film 27 can be formed by using the sacrificial layer 27C instead of the oxide layer 27A. .
  • 35A to 36B show the manufacturing method of the solid-state imaging device 2 using the sacrificial layer 27C in the order of steps.
  • the sacrificial layer 27C is formed on one surface of the first semiconductor layer 10A.
  • This sacrificial layer 27C is for forming the second light-shielding film 27 in a later step.
  • the sacrificial layer 27C is formed, for example, by depositing silicon germanium (SiGe) using a chemical vapor deposition method.
  • the second semiconductor layer 10B is formed on the first semiconductor layer 10A via the sacrifice layer 27C. Thereby, the semiconductor substrate 10 is formed. Next, for example, the charge storage portion 11 is formed in the second semiconductor layer 10B. At the same time, an overflow drain 13 and a charge-voltage converter 14 are formed in the semiconductor substrate 10. Next, the first transfer transistor 25, the discharge transistor 26, the second transfer transistor 21, the reset transistor 22, the amplification transistor 23, and the selection transistor 24 are formed. Thereafter, the wiring layer 20 is formed on the back surface S ⁇ b> 2 of the semiconductor substrate 10.
  • the first slit 16SA reaching the sacrificial layer 27C from the surface S1 of the semiconductor substrate 10 is formed around the photoelectric conversion unit 15 by turning upside down.
  • a part of the sacrificial layer 27C is removed through the first slit 16SA.
  • a cavity 27B communicating with the first slit 16SA is formed in the vicinity of the first slit 16SA.
  • a light shielding material is embedded in the first slit 16SA and the cavity 27B.
  • the first light shielding film 16 is formed in the first slit 16SA, and the first portion 271 of the second light shielding film 27 is formed in the cavity 27B.
  • a second slit 26SB reaching the oxide layer 27A from the back surface S2 of the semiconductor substrate 10 is formed.
  • the remaining sacrificial layer 27C is removed through the second slit 26SB.
  • a cavity 27B communicating with the second slit 26SB is formed in the vicinity of the second slit 26SB.
  • a light shielding material is embedded in the second slit 26SB and the cavity 27B.
  • the first light shielding film 16A is formed in the second slit 26SB
  • the second portion 272 of the second light shielding film 27 is formed in the cavity 27B.
  • the second portion 272 of the second light shielding film 27 is provided continuously with the first portion 271, and a step 27 ⁇ / b> S (FIG. 26) occurs between the first portion 271 and the second portion 272.
  • the color filter CF and the on-chip lens are formed on the surface S1 of the semiconductor substrate 10, thereby completing the solid-state imaging device 2.
  • the second light shielding film 27 can be formed by forming the sacrificial layer 27C instead of the oxide layer 27A (FIG. 27B).
  • the first light-shielding film 16 may be provided all around the photoelectric conversion unit 15 so as to surround the photoelectric conversion unit 15 (deformation). Example 10).
  • the solid-state imaging device 2 may be formed by alternately forming the lattice-like first slits 16SA and the second slits 16SB in the vertical direction, for example.
  • the lattice-like first slits 16SA and the second slits 16SB may be alternately formed in the horizontal direction.
  • the first light shielding film 16 on the same straight line may be formed using the first slit 16SA and the second slit 16SB that are alternately arranged (Modification 11). .
  • the first slit 16SA between the nth pixel row and the (n + 1) th pixel row is formed every other pixel P, and the (n + 1) th pixel row and the (n + 2) th row are formed.
  • the first slits 16SA between the pixel rows are alternately formed with the first slits 16SA between the nth pixel row and the (n + 1) th pixel row.
  • the first slit 16SA between the n + 2 pixel row and the n + 3 pixel row is the first slit 16SA between the n + 1 pixel row and the n + 1 pixel row.
  • the first slit 16SA between the n + 3 pixel row and the n + 4 pixel row is formed in a position opposite to the n + 1 pixel row and the n + 2 row. It is formed at a position facing the first slit 16SA between the pixel rows (FIG. 38A).
  • the gap between the first slit 16SA is filled, and between the nth pixel row and the (n + 1) th pixel row, the n + 1th pixel row and the nth row. Between +2 pixel rows, n + 2 pixel rows and n + 3 pixel rows, n + 3 pixel rows and n + 4 pixel rows A second slit 16SB is formed between the two (FIG. 38B).
  • the region where the cavity portion 27B is formed is evenly distributed in the plane of the semiconductor substrate 10. The mechanical strength can be maintained more effectively.
  • FIG. 39 schematically illustrates a partial cross-sectional configuration of a solid-state imaging device (solid-state imaging device 2A) according to Modification 12 of the second embodiment.
  • the step 27S between the first portion 271 and the second portion 272 may be displaced from the center of the photoelectric conversion unit 15 (pixel P).
  • the solid-state imaging device 2 ⁇ / b> A has the same configuration and effects as the solid-state imaging device 2.
  • the sizes of the first portion 271 and the second portion 272 of the second light shielding film 27 are different from each other, the first portion 271 is smaller and the second portion 272 is larger.
  • a step 27S is provided between the small first portion 271 and the large second portion 272.
  • the step 27S is arranged at a position overlapping the end of the photoelectric conversion unit 15 in a plan view, that is, a position shifted from directly below the photoelectric conversion unit 15.
  • the first portion 271 may be larger and the second portion 272 may be smaller.
  • the step 27S which is a connecting portion between the first portion 271 and the second portion 272, is liable to cause poor embedding and the like, and since it is a thin portion, the light shielding function may be lowered.
  • a level difference 27S is arranged at a position away from the condensing center, that is, at a position shifted from directly below the central part of the photoelectric conversion unit 15, thereby causing PLS caused by the level difference 27S. Can be suppressed.
  • Such a step 27S can be formed, for example, as follows (FIGS. 40A to 41B).
  • the first slit 16SA reaching the sacrifice layer 27C from the surface S1 of the semiconductor substrate 10 is formed in the same manner as described in the modification 9.
  • a part of the sacrificial layer 27C is removed through the first slit 16SA.
  • a cavity 27B communicating with the first slit 16SA is formed in the vicinity of the first slit 16SA.
  • the sacrificial layer 27C is removed by, for example, an etching process such as wet etching or dry etching, and the size of the cavity 27B can be adjusted by controlling the etching time.
  • FIG. 40A shows a planar configuration of the first slit 16SA
  • FIG. 40B shows a cross-sectional configuration along the line BB in FIG. 40A.
  • a light shielding material is embedded in the first slit 16SA and the cavity 27B.
  • the first light shielding film 16 is formed in the first slit 16SA, and the first portion 271 of the second light shielding film 27 is formed in the cavity 27B.
  • a second slit 16SB reaching the sacrifice layer 27C from the surface S1 of the semiconductor substrate 10 is formed.
  • the remaining sacrificial layer 27C is removed via the second slit 16SB.
  • the remaining sacrificial layer 27C is removed. Accordingly, a larger cavity 27B is formed in the vicinity of the second slit 16SB.
  • 41A shows a planar configuration of the cavity 27B
  • FIG. 41B shows a cross-sectional configuration along the line BB of FIG. 41A.
  • a light shielding material is embedded in the second slit 16SB and the hollow portion 27B.
  • the first light shielding film 16 is formed in the second slit 16SB, and the second portion 272 of the second light shielding film 27 is formed in the cavity 27B.
  • the second portion 272 of the second light shielding film 27 is provided continuously with the first portion 271, and a step 27 ⁇ / b> S (FIG. 26) is formed between the smaller first portion 271 and the larger second portion 272.
  • the step 27S shown in FIG. 39 can be formed through such steps.
  • the first portion 271 and the second portion 272 of the second light shielding film 27 are formed in a stepwise manner as described in the second embodiment, so that the photoelectric conversion unit over a wider area. 15 is supported and the mechanical strength can be maintained. Further, since the step 27S between the first portion 271 and the second portion 272 is arranged so as to be shifted from directly below the center of the photoelectric conversion unit 15, PLS caused by the step 27S can be suppressed.
  • FIG. 42 shows a schematic configuration of the electronic apparatus 3 (camera) as an example.
  • the electronic device 3 is a camera capable of taking a still image or a moving image, for example.
  • a driving unit 313 for driving 311 and a signal processing unit 312 are included.
  • the optical system 310 guides image light (incident light) from a subject to the solid-state imaging devices 1 and 2.
  • the optical system 310 may be composed of a plurality of optical lenses.
  • the shutter device 311 controls the light irradiation period and the light shielding period for the solid-state imaging devices 1 and 2.
  • the drive unit 313 controls the transfer operation of the solid-state imaging devices 1 and 2 and the shutter operation of the shutter device 311.
  • the signal processing unit 312 performs various signal processing on the signals output from the solid-state imaging devices 1 and 2.
  • the video signal Dout after the signal processing is stored in a storage medium such as a memory, or is output to a monitor or the like.
  • solid-state imaging devices 1 and 2 described in the above-described embodiments and the like can be applied to the following electronic devices (capsule endoscopes and moving bodies such as vehicles).
  • ⁇ Application example 1 (endoscopic surgery system)>
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure may be applied to an endoscopic surgery system.
  • FIG. 43 is a diagram illustrating an example of a schematic configuration of an endoscopic surgery system to which the technology (present technology) according to the present disclosure can be applied.
  • FIG. 43 shows a state in which an operator (doctor) 11131 is performing surgery on a patient 11132 on a patient bed 11133 using an endoscopic surgery system 11000.
  • an endoscopic surgery system 11000 includes an endoscope 11100, other surgical instruments 11110 such as an insufflation tube 11111 and an energy treatment instrument 11112, and a support arm device 11120 that supports the endoscope 11100. And a cart 11200 on which various devices for endoscopic surgery are mounted.
  • the endoscope 11100 includes a lens barrel 11101 in which a region having a predetermined length from the distal end is inserted into the body cavity of the patient 11132, and a camera head 11102 connected to the proximal end of the lens barrel 11101.
  • a lens barrel 11101 in which a region having a predetermined length from the distal end is inserted into the body cavity of the patient 11132, and a camera head 11102 connected to the proximal end of the lens barrel 11101.
  • an endoscope 11100 configured as a so-called rigid mirror having a rigid lens barrel 11101 is illustrated, but the endoscope 11100 may be configured as a so-called flexible mirror having a flexible lens barrel. Good.
  • An opening into which the objective lens is fitted is provided at the tip of the lens barrel 11101.
  • a light source device 11203 is connected to the endoscope 11100, and light generated by the light source device 11203 is guided to the tip of the lens barrel by a light guide extending inside the lens barrel 11101. Irradiation is performed toward the observation target in the body cavity of the patient 11132 through the lens.
  • the endoscope 11100 may be a direct endoscope, a perspective mirror, or a side endoscope.
  • An optical system and a solid-state imaging device are provided inside the camera head 11102, and reflected light (observation light) from the observation target is condensed on the solid-state imaging device by the optical system.
  • Observation light is photoelectrically converted by the solid-state imaging device, and an electrical signal corresponding to the observation light, that is, an image signal corresponding to the observation image is generated.
  • the image signal is transmitted to a camera control unit (CCU: “Camera Control Unit”) 11201 as RAW data.
  • CCU Camera Control Unit
  • the CCU 11201 is configured by a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), and the like, and comprehensively controls the operations of the endoscope 11100 and the display device 11202. Further, the CCU 11201 receives an image signal from the camera head 11102 and performs various kinds of image processing for displaying an image based on the image signal, such as development processing (demosaic processing), for example.
  • image processing for example, development processing (demosaic processing
  • the display device 11202 displays an image based on an image signal subjected to image processing by the CCU 11201 under the control of the CCU 11201.
  • the light source device 11203 includes a light source such as an LED (light emitting diode), and supplies irradiation light to the endoscope 11100 when photographing a surgical site or the like.
  • a light source such as an LED (light emitting diode)
  • the input device 11204 is an input interface for the endoscopic surgery system 11000.
  • a user can input various information and instructions to the endoscopic surgery system 11000 via the input device 11204.
  • the user inputs an instruction to change the imaging conditions (type of irradiation light, magnification, focal length, etc.) by the endoscope 11100.
  • the treatment instrument control device 11205 controls the drive of the energy treatment instrument 11112 for tissue ablation, incision, blood vessel sealing, or the like.
  • the pneumoperitoneum device 11206 passes gas into the body cavity via the pneumoperitoneum tube 11111.
  • the recorder 11207 is an apparatus capable of recording various types of information related to surgery.
  • the printer 11208 is a device that can print various types of information related to surgery in various formats such as text, images, or graphs.
  • the light source device 11203 that supplies the irradiation light when the surgical site is imaged to the endoscope 11100 can be configured by, for example, a white light source configured by an LED, a laser light source, or a combination thereof.
  • a white light source is configured by a combination of RGB laser light sources, the output intensity and output timing of each color (each wavelength) can be controlled with high accuracy. Therefore, the light source device 11203 adjusts the white balance of the captured image. It can be carried out.
  • the laser light from each of the RGB laser light sources is irradiated onto the observation target in a time-sharing manner, and the driving of the solid-state imaging device of the camera head 11102 is controlled in synchronization with the irradiation timing to each RGB It is also possible to capture corresponding images in a time-sharing manner. According to this method, a color image can be obtained without providing a color filter in the solid-state imaging device.
  • the driving of the light source device 11203 may be controlled so as to change the intensity of the output light every predetermined time. Synchronously with the timing of changing the intensity of the light, the drive of the image sensor of the camera head 11102 is controlled to acquire an image in a time-sharing manner, and the image is synthesized, so that high dynamic without so-called blackout and overexposure A range image can be generated.
  • the light source device 11203 may be configured to be able to supply light of a predetermined wavelength band corresponding to special light observation.
  • special light observation for example, by utilizing the wavelength dependence of light absorption in body tissue, the surface of the mucous membrane is irradiated by irradiating light in a narrow band compared to irradiation light (ie, white light) during normal observation.
  • a so-called narrow-band light observation (Narrow Band Imaging) is performed in which a predetermined tissue such as a blood vessel is imaged with high contrast.
  • fluorescence observation may be performed in which an image is obtained by fluorescence generated by irradiating excitation light.
  • the body tissue is irradiated with excitation light to observe fluorescence from the body tissue (autofluorescence observation), or a reagent such as indocyanine green (ICG) is locally administered to the body tissue and applied to the body tissue. It is possible to obtain a fluorescence image by irradiating excitation light corresponding to the fluorescence wavelength of the reagent.
  • the light source device 11203 can be configured to be able to supply narrowband light and / or excitation light corresponding to such special light observation.
  • FIG. 44 is a block diagram illustrating an example of a functional configuration of the camera head 11102 and the CCU 11201 illustrated in FIG.
  • the camera head 11102 includes a lens unit 11401, an imaging unit 11402, a drive unit 11403, a communication unit 11404, and a camera head control unit 11405.
  • the CCU 11201 includes a communication unit 11411, an image processing unit 11412, and a control unit 11413.
  • the camera head 11102 and the CCU 11201 are connected to each other by a transmission cable 11400 so that they can communicate with each other.
  • the lens unit 11401 is an optical system provided at a connection portion with the lens barrel 11101. Observation light taken from the tip of the lens barrel 11101 is guided to the camera head 11102 and enters the lens unit 11401.
  • the lens unit 11401 is configured by combining a plurality of lenses including a zoom lens and a focus lens.
  • the solid-state imaging device constituting the imaging unit 11402 may be one (so-called single plate type) or plural (so-called multi-plate type).
  • each solid-state imaging device may generate image signals corresponding to RGB and combine them to obtain a color image.
  • the imaging unit 11402 may be configured to include a pair of solid-state imaging devices for acquiring right-eye and left-eye image signals corresponding to 3D (dimensional) display. By performing the 3D display, the operator 11131 can more accurately grasp the depth of the living tissue in the surgical site.
  • a plurality of lens units 11401 can be provided corresponding to each solid-state imaging device.
  • the imaging unit 11402 is not necessarily provided in the camera head 11102.
  • the imaging unit 11402 may be provided inside the lens barrel 11101 immediately after the objective lens.
  • the driving unit 11403 is configured by an actuator, and moves the zoom lens and the focus lens of the lens unit 11401 by a predetermined distance along the optical axis under the control of the camera head control unit 11405. Thereby, the magnification and the focus of the image captured by the imaging unit 11402 can be adjusted as appropriate.
  • the communication unit 11404 is configured by a communication device for transmitting and receiving various types of information to and from the CCU 11201.
  • the communication unit 11404 transmits the image signal obtained from the imaging unit 11402 as RAW data to the CCU 11201 via the transmission cable 11400.
  • the communication unit 11404 receives a control signal for controlling driving of the camera head 11102 from the CCU 11201 and supplies the control signal to the camera head control unit 11405.
  • the control signal includes, for example, information for designating the frame rate of the captured image, information for designating the exposure value at the time of imaging, and / or information for designating the magnification and focus of the captured image. Contains information about the condition.
  • the imaging conditions such as the frame rate, exposure value, magnification, and focus may be appropriately specified by the user, or may be automatically set by the control unit 11413 of the CCU 11201 based on the acquired image signal. Good.
  • a so-called AE (Auto-Exposure) function, AF (Auto-Focus) function, and AWB (Auto-White Balance) function are mounted on the endoscope 11100.
  • the camera head control unit 11405 controls driving of the camera head 11102 based on a control signal from the CCU 11201 received via the communication unit 11404.
  • the communication unit 11411 is configured by a communication device for transmitting and receiving various types of information to and from the camera head 11102.
  • the communication unit 11411 receives an image signal transmitted from the camera head 11102 via the transmission cable 11400.
  • the communication unit 11411 transmits a control signal for controlling driving of the camera head 11102 to the camera head 11102.
  • the image signal and the control signal can be transmitted by electrical communication, optical communication, or the like.
  • the image processing unit 11412 performs various types of image processing on the image signal that is RAW data transmitted from the camera head 11102.
  • the control unit 11413 performs various types of control related to imaging of the surgical site by the endoscope 11100 and display of a captured image obtained by imaging of the surgical site. For example, the control unit 11413 generates a control signal for controlling driving of the camera head 11102.
  • control unit 11413 causes the display device 11202 to display a picked-up image showing the surgical part or the like based on the image signal subjected to the image processing by the image processing unit 11412.
  • the control unit 11413 may recognize various objects in the captured image using various image recognition techniques.
  • the control unit 11413 detects surgical tools such as forceps, specific biological parts, bleeding, mist when using the energy treatment tool 11112, and the like by detecting the shape and color of the edge of the object included in the captured image. Can be recognized.
  • the control unit 11413 may display various types of surgery support information superimposed on the image of the surgical unit using the recognition result. Surgery support information is displayed in a superimposed manner and presented to the operator 11131, thereby reducing the burden on the operator 11131 and allowing the operator 11131 to proceed with surgery reliably.
  • the transmission cable 11400 for connecting the camera head 11102 and the CCU 11201 is an electric signal cable corresponding to electric signal communication, an optical fiber corresponding to optical communication, or a composite cable thereof.
  • communication is performed by wire using the transmission cable 11400.
  • communication between the camera head 11102 and the CCU 11201 may be performed wirelessly.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure is realized as a device that is mounted on any type of mobile body such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, personal mobility, an airplane, a drone, a ship, and a robot. May be.
  • FIG. 45 is a block diagram illustrating a schematic configuration example of a vehicle control system that is an example of a mobile control system to which the technology according to the present disclosure can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an out-of-vehicle information detection unit 12030, an in-vehicle information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, a sound image output unit 12052, and an in-vehicle network I / F (Interface) 12053 are illustrated as a functional configuration of the integrated control unit 12050.
  • the drive system control unit 12010 controls the operation of the device related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 includes a driving force generator for generating a driving force of a vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism that adjusts and a braking device that generates a braking force of the vehicle.
  • the body system control unit 12020 controls the operation of various devices mounted on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as a headlamp, a back lamp, a brake lamp, a blinker, or a fog lamp.
  • the body control unit 12020 can be input with radio waves transmitted from a portable device that substitutes for a key or signals from various switches.
  • the body system control unit 12020 receives input of these radio waves or signals, and controls a door lock device, a power window device, a lamp, and the like of the vehicle.
  • the vehicle outside information detection unit 12030 detects information outside the vehicle on which the vehicle control system 12000 is mounted.
  • the imaging unit 12031 is connected to the vehicle exterior information detection unit 12030.
  • the vehicle exterior information detection unit 12030 causes the imaging unit 12031 to capture an image outside the vehicle and receives the captured image.
  • the vehicle outside information detection unit 12030 may perform an object detection process or a distance detection process such as a person, a car, an obstacle, a sign, or a character on a road surface based on the received image.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal corresponding to the amount of received light.
  • the imaging unit 12031 can output an electrical signal as an image, or can output it as distance measurement information. Further, the light received by the imaging unit 12031 may be visible light or invisible light such as infrared rays.
  • the vehicle interior information detection unit 12040 detects vehicle interior information.
  • a driver state detection unit 12041 that detects a driver's state is connected to the in-vehicle information detection unit 12040.
  • the driver state detection unit 12041 includes, for example, a camera that images the driver, and the vehicle interior information detection unit 12040 determines the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated or it may be determined whether the driver is asleep.
  • the microcomputer 12051 calculates a control target value of the driving force generator, the steering mechanism, or the braking device based on the information inside / outside the vehicle acquired by the vehicle outside information detection unit 12030 or the vehicle interior information detection unit 12040, and the drive system control unit A control command can be output to 12010.
  • the microcomputer 12051 realizes ADAS (Advanced Driver Assistance System) functions including vehicle collision avoidance or impact mitigation, following traveling based on inter-vehicle distance, vehicle speed maintenance traveling, vehicle collision warning, or vehicle lane departure warning. It is possible to perform cooperative control for the purpose.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generator, the steering mechanism, the braking device, and the like based on the information around the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040. It is possible to perform cooperative control for the purpose of automatic driving that autonomously travels without depending on the operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12030 based on information outside the vehicle acquired by the vehicle outside information detection unit 12030.
  • the microcomputer 12051 controls the headlamp according to the position of the preceding vehicle or the oncoming vehicle detected by the outside information detection unit 12030, and performs cooperative control for the purpose of anti-glare, such as switching from a high beam to a low beam. It can be carried out.
  • the sound image output unit 12052 transmits an output signal of at least one of sound and image to an output device capable of visually or audibly notifying information to a vehicle occupant or the outside of the vehicle.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include at least one of an on-board display and a head-up display, for example.
  • FIG. 46 is a diagram illustrating an example of an installation position of the imaging unit 12031.
  • the imaging unit 12031 includes imaging units 12101, 12102, 12103, 12104, and 12105.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided, for example, at positions such as a front nose, a side mirror, a rear bumper, a back door, and an upper part of a windshield in the vehicle interior of the vehicle 12100.
  • the imaging unit 12101 provided in the front nose and the imaging unit 12105 provided in the upper part of the windshield in the vehicle interior mainly acquire an image in front of the vehicle 12100.
  • the imaging units 12102 and 12103 provided in the side mirror mainly acquire an image of the side of the vehicle 12100.
  • the imaging unit 12104 provided in the rear bumper or the back door mainly acquires an image behind the vehicle 12100.
  • the imaging unit 12105 provided on the upper part of the windshield in the passenger compartment is mainly used for detecting a preceding vehicle or a pedestrian, an obstacle, a traffic light, a traffic sign, a lane, or the like.
  • FIG. 46 shows an example of the shooting range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided in the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided in the side mirrors, respectively
  • the imaging range 12114 The imaging range of the imaging part 12104 provided in the rear bumper or the back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, an overhead image when the vehicle 12100 is viewed from above is obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera including a plurality of solid-state imaging devices, or may be a solid-state imaging device having phase difference detection pixels.
  • the microcomputer 12051 based on the distance information obtained from the imaging units 12101 to 12104, the distance to each three-dimensional object in the imaging range 12111 to 12114 and the temporal change in this distance (relative speed with respect to the vehicle 12100).
  • a solid object that travels at a predetermined speed (for example, 0 km / h or more) in the same direction as the vehicle 12100, particularly the closest three-dimensional object on the traveling path of the vehicle 12100. it can.
  • the microcomputer 12051 can set an inter-vehicle distance to be secured in advance before the preceding vehicle, and can perform automatic brake control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like.
  • automatic brake control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • cooperative control for the purpose of autonomous driving or the like autonomously traveling without depending on the operation of the driver can be performed.
  • the microcomputer 12051 converts the three-dimensional object data related to the three-dimensional object to other three-dimensional objects such as a two-wheeled vehicle, a normal vehicle, a large vehicle, a pedestrian, and a utility pole based on the distance information obtained from the imaging units 12101 to 12104. It can be classified and extracted and used for automatic avoidance of obstacles.
  • the microcomputer 12051 identifies obstacles around the vehicle 12100 as obstacles that are visible to the driver of the vehicle 12100 and obstacles that are difficult to see.
  • the microcomputer 12051 determines the collision risk indicating the risk of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, the microcomputer 12051 is connected via the audio speaker 12061 or the display unit 12062. By outputting an alarm to the driver and performing forced deceleration or avoidance steering via the drive system control unit 12010, driving assistance for collision avoidance can be performed.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether a pedestrian is present in the captured images of the imaging units 12101 to 12104. Such pedestrian recognition is, for example, whether or not the user is a pedestrian by performing a pattern matching process on a sequence of feature points indicating the outline of an object and a procedure for extracting feature points in the captured images of the imaging units 12101 to 12104 as infrared cameras. It is carried out by the procedure for determining.
  • the audio image output unit 12052 When the microcomputer 12051 determines that there is a pedestrian in the captured images of the imaging units 12101 to 12104 and recognizes the pedestrian, the audio image output unit 12052 has a rectangular contour line for emphasizing the recognized pedestrian.
  • the display unit 12062 is controlled so as to be superimposed and displayed.
  • voice image output part 12052 may control the display part 12062 so that the icon etc. which show a pedestrian may be displayed on a desired position.
  • the technology according to the present disclosure can be applied to the imaging unit 12031 among the configurations described above.
  • the technology according to the present disclosure can be applied to the imaging unit 12031, it is possible to obtain a captured image that is easier to see, and thus it is possible to reduce driver fatigue.
  • the present disclosure is not limited to the above-described embodiments and the like, and various modifications are possible.
  • the configuration of the solid-state imaging device described in the above embodiment is an example, and another layer may be provided.
  • the material and thickness of each layer are examples, and are not limited to those described above.
  • the first transfer transistor 25 and the discharge transistor 26 are vertical transistors (when the gate electrodes VG1 and VG2 are included) has been described.
  • the other transistors are vertical transistors. There may be.
  • the case where the gate electrodes VG1 and VG2 are provided adjacent to each other has been described.
  • the second light-shielding film 27 is formed stepwise without the gate electrodes VG1 and VG2 being adjacent to each other. You may make it form.
  • the effect demonstrated in the said embodiment etc. is an example, The other effect may be sufficient and the other effect may be included.
  • the present disclosure may be configured as follows. (1) A semiconductor substrate having a light incident surface; A photoelectric conversion unit provided for each pixel on the light incident surface side in the semiconductor substrate; A charge storage portion provided for each of the pixels on the opposite side of the light incident surface from the photoelectric conversion portion in the semiconductor substrate; A first transfer transistor that transfers signal charges accumulated in the photoelectric conversion unit to the charge accumulation unit; A wiring layer provided on the side opposite to the light incident surface of the semiconductor substrate; A first vertical electrode and a second vertical electrode extending from the surface opposite to the light incident surface of the semiconductor substrate to the photoelectric conversion unit; A first light-shielding film provided in a thickness direction of the semiconductor substrate on at least a part of the periphery of the photoelectric conversion unit; A second light-shielding film provided in a plane direction of the semiconductor substrate between the photoelectric conversion unit and the charge storage unit; The first vertical electrode and the second vertical electrode are disposed adjacent to each other at a distance equal to or less than half the length of one side of the pixel.
  • the solid-state imaging device according to (1) wherein the first vertical electrode and the second vertical electrode are provided in the same pixel.
  • the first vertical electrode is a gate electrode of the first transfer transistor;
  • the first vertical electrode and the second vertical electrode are both gate electrodes of the first transfer transistor.
  • the solid-state imaging device according to any one of (1) to (10), wherein the first light-shielding film is also provided around the charge storage unit.
  • the solid-state imaging device according to any one of (1) to (11), wherein the first vertical electrode and the second vertical electrode are provided in an opening of the second light shielding film.
  • the solid-state imaging device further including an embedded material having a refractive index different from that of the constituent material of the second light shielding film in the opening of the second light shielding film.
  • the solid-state imaging device according to any one of (1) to (13), further including an image plane phase difference pixel using the second light shielding film.
  • the solid-state imaging device according to any one of (1) to (14), further including a color filter on an incident surface side of the semiconductor substrate.
  • a photoelectric conversion part is formed for each pixel on the light incident surface side in the semiconductor substrate, Forming a charge storage portion for each of the pixels on the opposite side of the light incident surface from the photoelectric conversion portion of the semiconductor substrate; Forming a wiring layer on the side opposite to the light incident surface of the semiconductor substrate, and forming a vertical electrode extending from the surface opposite to the light incident surface of the semiconductor substrate to the photoelectric conversion unit; Forming a first light-shielding film disposed in at least a part of the periphery of the photoelectric conversion unit in a thickness direction in the semiconductor substrate; Forming a second light-shielding film along the surface direction of the semiconductor substrate between the photoelectric conversion unit and the charge storage unit; The method of manufacturing a solid-state imaging device, wherein the second light-shielding film forms the first part and the second part of the second light-shielding film in
  • the second light-shielding film is A first cavity for forming the first portion is formed around the vertical electrode, a light shielding material is embedded in the first cavity, and then a second cavity for forming the second portion.
  • the first light shielding film and the second light shielding film are: After forming the first slit and the first cavity, and embedding the light shielding material in the first slit and the first cavity, The method for manufacturing a solid-state imaging device according to (18), wherein the second slit and the second cavity are formed, and the light-shielding material is embedded in the second slit and the second cavity.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

光入射面を有する半導体基板と、前記半導体基板内の前記光入射面側に、画素毎に設けられた光電変換部と、前記半導体基板内の前記光電変換部より前記光入射面と反対側に、前記画素毎に設けられた電荷蓄積部と、前記光電変換部に蓄積された信号電荷を前記電荷蓄積部に転送する第１転送トランジスタと、前記半導体基板の前記光入射面と反対面側に設けられた配線層と、前記半導体基板の前記光入射面と反対面から前記光電変換部に延在する、第１縦型電極および第２縦型電極と、前記光電変換部の周囲の少なくとも一部に、前記半導体基板の厚み方向に設けられた第１遮光膜と、前記光電変換部と前記電荷蓄積部との間に、前記半導体基板の面方向に設けられた第２遮光膜とを備え、前記第１縦型電極と前記第２縦型電極は、前記画素の一辺の長さの半分以下の距離に隣接して配置されている固体撮像装置。

Description

固体撮像装置および固体撮像装置の製造方法
　本技術は、グローバルシャッター機能を有する固体撮像装置および固体撮像装置の製造方法に関する。
　近年、グローバルシャッター機能を有する裏面照射型のＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ（固体撮像装置）が注目されている（例えば、特許文献１，２参照）。このようなイメージセンサは、画素毎に電荷蓄積部を有している。光電変換部から転送された信号電荷が、この電荷蓄積部に一旦保持される。したがって、電荷蓄積部への光の漏れこみ（ＰＬＳ：Parasitic Light Sensitivity）を抑える必要がある。
特開２０１３－９８４４６号公報 特開２０１５－９５４６８号公報
　このような固体撮像装置では、ＰＬＳを抑制しつつ、機械的強度を維持することが望まれている。
　したがって、ＰＬＳを抑制しつつ、機械的強度を維持することが可能な固体撮像装置および固体撮像装置の製造方法を提供することが望ましい。
　本技術の一実施の形態に係る固体撮像装置（１）は、光入射面を有する半導体基板と、半導体基板内の光入射面側に、画素毎に設けられた光電変換部と、半導体基板内の光電変換部より光入射面と反対側に、画素毎に設けられた電荷蓄積部と、光電変換部に蓄積された信号電荷を電荷蓄積部に転送する第１転送トランジスタと、半導体基板の光入射面と反対面側に設けられた配線層と、半導体基板の光入射面と反対面から光電変換部に延在する、第１縦型電極および第２縦型電極と、光電変換部の周囲の少なくとも一部に、半導体基板の厚み方向に設けられた第１遮光膜と、光電変換部と電荷蓄積部との間に、半導体基板の面方向に設けられた第２遮光膜とを備え、第１縦型電極と第２縦型電極は、画素の一辺の長さの半分以下の距離に隣接して配置されているものである。
　本技術の一実施の形態に係る固体撮像装置（１）では、第１縦型電極と第２縦型電極とが隣接して配置されているので、第２遮光膜の形成前であっても、第１縦型電極近傍および第２縦型電極近傍の領域で光電変換部が支持される。したがって、１つの縦型電極近傍領域で光電変換部を支持する場合に比べて、より広い領域で光電変換部が支持される。
　本技術の一実施の形態に係る固体撮像装置の製造方法は、半導体基板内の光入射面側に、画素毎に光電変換部を形成し、半導体基板の光電変換部よりも光入射面と反対側に、画素毎に電荷蓄積部を形成し、半導体基板の光入射面と反対面側に配線層を形成するとともに、半導体基板の光入射面と反対面から光電変換部に延在する縦型電極を形成し、光電変換部の周囲の少なくとも一部に配置された第１遮光膜を、半導体基板内の厚み方向に形成し、光電変換部と電荷蓄積部との間に、半導体基板の面方向に沿って第２遮光膜を形成し、第２遮光膜は、当該第２遮光膜の第１部分および第２部分を段階的に形成するものである。
　本技術の一実施の形態に係る固体撮像装置（２）は、上記本技術の一実施の形態に係る固体撮像装置の製造方法により製造されたものである。本技術の一実施の形態に係る固体撮像装置（２）は、光入射面を有する半導体基板と、半導体基板内の光入射面側に、画素毎に設けられた光電変換部と、半導体基板内の光電変換部より光入射面と反対側に、画素毎に設けられた電荷蓄積部と、半導体基板の光入射面と反対面側に設けられた配線層と、半導体基板の光入射面と反対面から光電変換部に延在する縦型電極と、光電変換部の周囲の少なくとも一部に、前記半導体基板の厚み方向に設けられた第１遮光膜と、光電変換部と電荷蓄積部との間に、半導体基板の面方向に設けられ、かつ、連続する第１部分および第２部分を含む第２遮光膜とを備え、第１部分と第２部分との間に段差を有するものである。
　本技術の一実施の形態に係る固体撮像装置の製造方法および固体撮像装置（２）では、第２遮光膜の第１部分および第２部分が段階的に形成されるので、第２遮光膜の第１部分形成時には、縦型電極近傍および第２部分形成予定領域で光電変換部が支持される。したがって、いっぺんに第２遮光膜全部を形成する場合に比べて、より広い領域で光電変換部が支持される。
　本技術の一実施の形態に係る固体撮像装置（１）によれば、第１縦型電極と第２縦型電極とを隣接して配置するようにしたので、また、本技術の一実施の形態に係る固体撮像装置の製造方法および固体撮像装置（２）によれば、第２遮光膜の第１部分および第２部分を段階的に形成するようにしたので、より広い領域で光電変換部を支持することができる。したがって、第２遮光膜の形成領域を狭めることなく、より強固に光電変換部を支持することができる。よって、ＰＬＳを抑制しつつ、機械的強度を維持することができる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果であってもよい。
本技術の第１の実施の形態に係る固体撮像装置の概略構成を表す平面図である。 図１に示したＩＩ－ＩＩ線に沿った断面構成を模式的に表す図である。 図２に示した第１遮光膜の平面構成を光電変換部とともに表す図である。 図３に示した第１遮光膜の平面構成の他の例を表す図である。 図２に示した第２遮光膜の平面構成をゲート電極とともに表す図である。 図５に示した第２遮光膜の開口の他の例を表す平面図である。 図２に示した２つのゲート電極の間に、隙間が設けられている例を表す断面模式図である。 図２に示した半導体基板の表面に設けられるカラーフィルタの構成の一例を表す平面模式図である。 図１に示した固体撮像装置の画素回路の一例を表す図である。 図２に示した固体撮像装置の製造方法の一工程を表す断面模式図である。 図１０Ａに続く工程を表す断面模式図である。 図１０Ｂに続く工程を表す断面模式図である。 図１０Ｃに続く工程を表す断面模式図である。 図１０Ｄに続く工程を表す断面模式図である。 図１１Ａに続く工程を表す断面模式図である。 図１１Ｂに続く工程を表す断面模式図である。 比較例に係る固体撮像装置の製造方法の一工程を表す断面模式図である。 変形例１に係る固体撮像装置の概略構成を表す断面図である。 変形例２に係る固体撮像装置の概略構成を表す平面図である。 変形例３に係る固体撮像装置の概略構成を表す平面図である。 図１５に示した固体撮像装置の一部を拡大した平面模式図である。 図１６Ａに示したＢ－Ｂ線に沿った断面構成を表す模式図である。 変形例４に係る固体撮像装置の概略構成を表す平面図である。 図１７に示した固体撮像装置の一部を拡大した平面模式図である。 図１８Ａに示したＢ－Ｂ線に沿った断面構成を表す模式図である。 図１８Ｂに示した固体撮像装置の製造方法の一工程を表す断面模式図である。 図１９Ａに続く工程を表す断面模式図である。 図１９Ｂに続く工程を表す断面模式図である。 図１９Ｃに続く工程を表す断面模式図である。 図２０Ａに続く工程を表す断面模式図である。 変形例５に係る固体撮像装置の概略構成を表す平面図である。 変形例６に係る固体撮像装置の一部を拡大した平面模式図である。 図２２Ａに示したＢ－Ｂ線に沿った断面構成を表す模式図である。 変形例７に係る固体撮像装置の概略構成を表す平面図である。 図２３に示した固体撮像装置の一部を拡大した平面模式図である。 図２４Ａに示したＢ－Ｂ線に沿った断面構成を表す模式図である。 本技術の第２の実施の形態に係る固体撮像装置の第２遮光膜の平面構成を、ゲート電極とともに表す平面模式図である。 図２５Ａに示したＢ－Ｂ線に沿った第２遮光膜の断面構成を、他の各部とともに表す模式図である。 図２５Ｂに示した第２遮光膜の段差の部分を拡大して表す断面模式図である。 図２５Ａに示した固体撮像装置の製造方法の一工程を表す平面模式図である。 図２７Ａに示したＢ－Ｂ線に沿った断面構成を表す模式図である。 図２７Ａに続く工程を表す平面模式図である。 図２８Ａに示したＢ－Ｂ線に沿った断面構成を表す模式図である。 図２８Ｂに続く工程を表す断面模式図である。 図２９に続く工程を表す平面模式図である。 図３０Ａに示したＢ－Ｂ線に沿った断面構成を表す模式図である。 図３０Ａに続く工程を表す平面模式図である。 図３１Ａに示したＢ－Ｂ線に沿った断面構成を表す模式図である。 変形例８に係る固体撮像装置の製造方法の一工程を表す断面模式図である。 図３２Ａに続く工程を表す断面模式図である。 図３２Ｂに続く工程を表す断面模式図である。 図３２Ｃに続く工程を表す断面模式図である。 図３３Ａに続く工程を表す断面模式図である。 図３３Ｂに続く工程を表す断面模式図である。 図３３Ｃに続く工程を表す断面模式図である。 図３４Ａに続く工程を表す断面模式図である。 図３４Ｂに続く工程を表す断面模式図である。 変形例９に係る固体撮像装置の製造方法の一工程を表す断面模式図である。 図３５Ａに続く工程を表す断面模式図である。 図３５Ｂに続く工程を表す断面模式図である。 図３５Ｃに続く工程を表す断面模式図である。 図３６Ａに続く工程を表す断面模式図である。 変形例１０に係る固体撮像装置の製造方法の一工程を表す平面模式図である。 図３７Ａに続く工程を表す平面模式図である。 変形例１１に係る固体撮像装置の製造方法の一工程を表す平面模式図である。 図３８Ａに続く工程を表す平面模式図である。 変形例１２に係る固体撮像装置の要部の構成を表す断面模式図である。 図３９に示した固体撮像装置の製造方法の一工程を表す平面模式図である。 図４０Ａに示したＢ－Ｂ線に沿った断面構成を表す模式図である。 図４０Ａに続く工程を表す平面模式図である。 図４１Ａに示したＢ－Ｂ線に沿った断面構成を表す模式図である。 図１等に示した固体撮像装置を用いた電子機器（カメラ）の一例を表す機能ブロック図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
　１．第１の実施の形態（画素内で隣接する縦型電極を有する固体撮像装置の例）
　２．変形例１（電荷蓄積部の周囲にも第１遮光膜が設けられている例）
　３．変形例２（画素内および画素間で縦型電極が隣接して配置されている例）
　４．変形例３（画素間で縦型電極が隣接して配置されている例）
　５．変形例４（４つの画素の縦型電極が隣接して配置されている例）
　６．変形例５（第１転送トランジスタが複数のゲート電極を有する例）
　７．変形例６（第２遮光膜の開口に埋込材が設けられている例）
　８．変形例７（像面位相差画素を有する例）
　９．第２の実施の形態（第２遮光膜が段差を有する例）
　１０．変形例８（電荷蓄積部の周囲にも第１遮光膜を形成する例）
　１１．変形例９（犠牲層を用いて第２遮光膜を形成する例）
　１２．変形例１０（画素間全てに第１遮光膜を形成する例）
　１３．変形例１１（同一直線上に交互に第１スリットおよび第２スリットを形成する例）
　１４．変形例１２（第２遮光膜の段差を集光中心からずらして形成する例）
　１５．適用例（電子機器の例）
　１６．応用例１（体内情報取得システムの例）
　１７．応用例２（移動体制御システムの例）
＜１．第１の実施の形態＞
［固体撮像装置１の構成］
　図１は、本技術の第１の実施の形態に係る固体撮像装置（固体撮像装置１）の概略構成を表す平面図である。図２は、図１のＩＩ－ＩＩ線に沿った断面構成を模式的に表している。この固体撮像装置１は、グローバルシャッター機能を有する裏面照射型のＣＭＯＳイメージセンサである。固体撮像装置１では、複数の受光単位領域（画素Ｐ）が例えば、マトリクス状に二次元配置されている。画素Ｐの平面形状は、例えば四角形状であり、画素Ｐの横方向の一辺は長さＬ１、縦方向の一辺は長さＬ２を有している。例えば、画素Ｐの平面形状は正方形であり、長さＬ１，Ｌ２は同一の値を有している。画素Ｐの長さＬ１，Ｌ２は例えば３μｍ～６μｍである。長さＬ１，Ｌ２は３μｍよりも小さくてもよく、あるいは６μｍよりも大きくてもよい。
　固体撮像装置１は、半導体基板１０および配線層２０を有している。半導体基板１０の表面（表面Ｓ１）は光入射面であり、この表面Ｓ１と反対側の裏面（裏面Ｓ２）に配線層２０が設けられている。半導体基板１０には、画素Ｐ毎に、電荷蓄積部（ＭＥＭ）１１および光電変換部（ＰＤ）１５が設けられている。電荷蓄積部１１は、光電変換部１５よりも、裏面Ｓ２側に配置されている。
　固体撮像装置１は、画素Ｐ毎に、第１転送トランジスタ（ＴＲＸ）２５および排出トランジスタ（ＯＦＧ）２６を有しており、第１転送トランジスタ２５のゲート電極ＶＧ１（第１縦型電極）および排出トランジスタ２６のゲート電極ＶＧ２（第２縦型電極）が、光電変換部１５から半導体基板１０の裏面Ｓ２に延在している。固体撮像装置１は、半導体基板１０の厚み方向に沿って設けられた第１遮光膜１６および、半導体基板１０の面（表面Ｓ１および裏面Ｓ２）方向に沿って設けられた第２遮光膜１７を有している。半導体基板１０の厚み方向および面方向に沿ってそれぞれ設けられた、第１遮光膜１６と第２遮光膜１７とは互いに略直交するが、これらの方向は製造誤差等によるずれが生じていてもよい。
　半導体基板１０の表面Ｓ１には、カラーフィルタ（後述の図８のカラーフィルタＣＦ）およびオンチップレンズが設けられていてもよい。以下、各部の構成について説明する。
　半導体基板１０は、例えば表面Ｓ１を構成する第１半導体層１０Ａと、裏面Ｓ２を構成する第２半導体層１０Ｂとの積層構造を有している。第１半導体層１０Ａと第２半導体層１０Ｂとは、例えば、エピタキシャル成長を用いて段階的に形成されたものである（後述）。半導体基板１０は、例えばシリコン（Ｓｉ）により構成されている。
　電荷蓄積部１１は、例えばｎ型またはｐ型の不純物領域であり、第２半導体層１０Ｂに設けられている。この電荷蓄積部１１は、光電変換部１５で生成された信号電荷を、一旦保持するための電荷保持部である。
　光電変換部１５は、電荷蓄積部１１よりも表面Ｓ１（光入射面）に近い位置に配置され、例えば第１半導体層１０Ａに設けられている。この光電変換部１５では、受光量に応じた信号電荷が生成される。光電変換部１５は、例えばｐｎ接合を有するフォトダイオードであり、例えばｐ型不純物領域およびｎ型不純物領域を有している。光電変換部１５は、平面視で電荷蓄積部１１に重なる位置に、電荷蓄積部１１よりも広い領域にわたって設けられている。
　第１遮光膜１６は、例えば表面Ｓ１から第１半導体層１０Ａを貫通し、その端部が第２遮光膜１７に接している。この第１遮光膜１６は、隣り合う画素Ｐ（光電変換部１５）への光の漏れこみを防ぐためのものであり、各光電変換部１５の周囲に設けられている。
　図３および図４にそれぞれ、第１遮光膜１６の平面構成の例を表す。例えば、第１遮光膜１６は、図３に示したように、光電変換部１５を囲むように、光電変換部１５の周囲全てに設けられている。このとき、例えば複数の第１遮光膜１６が、縦方向および横方向に延在している。あるいは、図４に示したように、第１遮光膜１６は光電変換部１５の周囲の一部に設けられている。このとき、例えば複数の第１遮光膜１６が、縦方向あるいは横方向に延在している。第１遮光膜１６は、画素分離膜として機能し、隣り合う画素Ｐ間での信号電荷の移動が抑えられる。このため、光電変換部１５の周囲全てに第１遮光膜１６を設けることにより（図３）、より効果的に画素分離を行うことができる。
　第２遮光膜１７は、光電変換部１５と電荷蓄積部１１との間に配置され、例えば、第２半導体層１０Ｂに設けられている。この第２遮光膜１７は、電荷蓄積部１１への光の漏れこみ（ＰＬＳ）を抑制するためのものであり、電荷蓄積部１１の少なくとも一部は表面Ｓ１（光電変換部１５）側から第２遮光膜１７により覆われている。
　図５および図６にそれぞれ、第２遮光膜１７の平面構成の例を表す。第２遮光膜１７は、例えば、複数の画素Ｐが設けられた領域（画素領域）のうち、ゲート電極ＶＧ１，ＶＧ２が設けられた部分以外の領域にわたり設けられている。第２遮光膜１７は、例えば画素Ｐ毎に１つの開口１７Ｍを有し、この開口１７Ｍにゲート電極ＶＧ１，ＶＧ２が配置されている（図５）。あるいは、第２遮光膜１７は、例えばゲート電極ＶＧ１，ＶＧ２各々に対応する開口１７Ｍを有している（図６）。開口１７Ｍは、光電変換部１５からの転送経路として機能するが、電荷蓄積部１１を効果的に遮光できるように可能な限り小さくすることが好ましい。例えばゲート電極ＶＧ１，ＶＧ２の直径が１５０ｎｍ程度であるとき、開口１７Ｍの直径は、５００ｎｍ～６００ｎｍである。
　第１遮光膜１６および第２遮光膜１７を構成する遮光材料には、酸化シリコン（ＳｉＯ2）または窒化シリコン（Ｓｉ3Ｎ4）等の絶縁性材料を用いることができる。あるいは、アルミニウム（Ａｌ），タングステン（Ｗ），チタン（Ｔｉ），コバルト（Ｃｏ），ハフニウム（Ｈｆ）およびタンタル（Ｔａ）等の金属材料を遮光材料として用いるようにしてもよい。グラファイトまたはレジスト材料等の有機材料により第１遮光膜１６および第２遮光膜１７を構成するようにしてもよい。
　第１遮光膜１６および第２遮光膜１７は、固体撮像装置１の配線に電気的に接続されていてもよい。例えば、第１遮光膜１６または第２遮光膜１７に負バイアスを引くことにより、第１遮光膜１６および第２遮光膜１７界面に湧きだす暗電流および白点の発生を抑えることが可能となる。
　第１転送トランジスタ２５および排出トランジスタ２６は、半導体基板１０の裏面Ｓ２側に設けられている。第１転送トランジスタ２５および排出トランジスタ２６は、縦型トランジスタであり、ゲート電極ＶＧ１，ＶＧ２は、裏面Ｓ２から第２半導体層１０Ｂを貫通して光電変換部１５に達している。本実施の形態では、この第１転送トランジスタ２５のゲート電極ＶＧ１と排出トランジスタ２６のゲート電極ＶＧ２とが隣接して配置されており、ゲート電極ＶＧ１とゲート電極ＶＧ２との間の距離（距離Ｄ）が、画素Ｐの一辺の長さＬ１，Ｌ２の半分以下である。長さＬ１，Ｌ２は、例えば同一の値であるが、異なる場合であれば、距離Ｄは、より短い方の長さＬ１または長さＬ２の半分以下である。詳細は後述するが、これにより、第２遮光膜１７の形成前であっても、より広い領域で光電変換部１５を支持することができる。したがって、第２遮光膜１７の形成領域を狭めることなく、より強固に光電変換部１５を支持することができる。ゲート電極ＶＧ１とゲート電極ＶＧ２との間は、例えば半導体基板１０により埋められている（図２）。
　ゲート電極ＶＧ１，ＶＧ２は、例えば、円柱状であり、ゲート電極ＶＧ１，ＶＧ２の直径は１００ｎｍ～３００ｎｍである。ゲート電極ＶＧ１とゲート電極ＶＧ２との間の距離Ｄは、２００ｎｍ以上であることが好ましい。
　図７に示したように、ゲート電極ＶＧ１とゲート電極ＶＧ２との間に、半導体基板１０の隙間（隙間１０Ｖ）が存在していてもよい。
　第１転送トランジスタ２５は、光電変換部１５で生成した信号電荷（例えば、正孔または電子の一方）を電荷蓄積部１１に転送するためのものであり、ゲート電極ＶＧ１の一端は、光電変換部１５に接続されるとともに、他端は電荷蓄積部１１を通って第２半導体層１０Ｂを貫通している。光電変換部１５で生成した信号電荷は、ゲート電極ＶＧ１の周囲の領域を通過して電荷蓄積部１１に転送されるようになっている。
　排出トランジスタ２６は、光電変換部１５で生成した不要電荷（例えば、正孔または電子の他方）をオーバーフロードレイン（後述のオーバーフロードレイン１３）に排出するためのものである。
　配線層２０は、各画素Ｐを駆動するための回路を有している。配線層２０には、例えば、行走査部、水平選択部、列選択部およびシステム制御部等が設けられている。
　図８は、半導体基板１０の表面Ｓ１側に設けられたカラーフィルタＣＦの平面構成の一例を表したものである。カラーフィルタＣＦは、例えば赤色フィルタ，緑色フィルタおよび青色フィルタを有しており、画素Ｐ毎に、これらのいずれかが配置されている。画素Ｐの一辺の長さＬ１，Ｌ２は、画素Ｐに設けられたカラーフィルタＣＦ（例えば赤色フィルタ，緑色フィルタおよび青色フィルタのいずれか）の一辺の長さである。
　固体撮像装置１には、上記の他、例えば、オーバーフロードレイン（ＯＦＤ）１３，電荷電圧変換部（ＦＤ）１４，第２転送トランジスタ（ＴＲＧ）２１，リセットトランジスタ（ＲＳＴ）２２，増幅トランジスタ（ＡＭＰ）２３および選択トランジスタ（ＳＥＬ）２４が設けられている（図１）。
　図９は、固体撮像装置１の画素回路の構成の一例を表したものである。
　第１転送トランジスタ２５は、そのゲートに第１転送信号が入力された際にオン状態となる。これにより、光電変換部１５で生成された信号電荷が読み出され、電荷蓄積部１１に転送される。
　第２転送トランジスタ２１は、そのゲートに第２転送信号が入力された際にオン状態となる。これにより、電荷蓄積部１１に一旦保持された信号電荷が読み出され、電荷電圧変換部１４に転送される。電荷電圧変換部１４は、電荷蓄積部１１から読み出された信号電荷を保持するとともに、これを電圧（電位）に変換するものである。
　リセットトランジスタ２２は、定電圧源ＶＤＤの供給端子と、電荷電圧変換部１４との間に設けられている。リセットトランジスタ２２は、そのゲートにリセット信号が入力された際にオン状態となる。これにより、電荷電圧変換部１４に蓄積されている電荷が定電圧源ＶＤＤに排出され、電荷電圧変換部１４の電位がリセットされる。
　増幅トランジスタ２３は、そのゲートが電荷電圧変換部１４に、ドレインが定電圧源ＶＤＤの供給端子に、ソースが選択トランジスタ２４を介して垂直信号線ＶＳＬに、それぞれ接続されている。この増幅トランジスタ２３は、電荷電圧変換部１４の電位を増幅し、その増幅信号を画素信号（光蓄積信号）として選択トランジスタ２４に出力するものである。
　選択トランジスタ２４は、増幅トランジスタ２３と垂直信号線ＶＳＬとの間に設けられている。選択トランジスタ２４は、そのゲートにアドレス信号が入力された際にオン状態となる。これにより、増幅トランジスタ２３で増幅された画素信号（電圧信号）が制御されて、垂直信号線ＶＳＬに出力される。
　排出トランジスタ２６は、そのゲートに排出信号が入力された際にオン状態となる。これにより、光電変換部１５に蓄積されている不要電荷が定電圧源ＶＤＤに排出される。
［固体撮像装置１の製造方法］
　固体撮像装置１は、例えば次のようにして製造することができる。図１０Ａ～図１１Ｃは、固体撮像装置１の製造方法の一例を工程順に表したものである。
　まず、図１０Ａに示したように、第１半導体層１０Ａに光電変換部１５を形成する。光電変換部１５は、例えばｐ型不純物とｎ型不純物とをイオン注入することにより形成する。次に、図１０Ｂに示したように、第１半導体層１０Ａ上に、例えばシリコンをエピタキシャル成長させることにより、第２半導体層１０Ｂを形成する。これにより、半導体基板１０が形成される。
　続いて、半導体基板１０の裏面Ｓ２側から、例えばＳＩＭＯＸ（Separation by IMplanted OXygen）法により酸素イオンを注入する。次いで、アニール処理を行い、光電変換部１５よりも裏面Ｓ２側に酸化層１７Ａを形成する（図１０Ｃ）。酸化層１７Ａは、後の工程で第２遮光膜１７を形成するためのものである。酸化層１７Ａには、ゲート電極ＶＧ１，ＶＧ２が形成される領域に開口（開口１７ＡＭ）を形成しておく。
　半導体基板１０に酸化層１７Ａを形成した後、酸化層１７Ａよりも裏面Ｓ２側に電荷蓄積部１１を形成する。電荷蓄積部１１は、例えばｎ型不純物のイオン注入により形成する。これとともに、半導体基板１０には、オーバーフロードレイン１３および電荷電圧変換部１４を形成する。次いで、第１転送トランジスタ２５，排出トランジスタ２６および第２転送トランジスタ２１，リセットトランジスタ２２，増幅トランジスタ２３および選択トランジスタ２４を形成する。第１転送トランジスタ２５および排出トランジスタ２６を形成する際、ゲート電極ＶＧ１，ＶＧ２が、酸化層１７Ａの開口１７ＡＭを通るように配置する。その後、半導体基板１０の裏面Ｓ２に配線層２０を形成する（図１０Ｄ）。
　次に、図１１Ａに示したように、配線層２０を間にして、半導体基板１０の裏面Ｓ２に支持基板３０を貼り合わせ、上下反転させる。続いて、図１１Ｂに示したように、光電変換部１５の周囲に、半導体基板１０の表面Ｓ１から酸化層１７Ａに達するスリット１６Ｓを形成する。このスリット１６Ｓは、第１遮光膜１６の形成予定領域に設けられる。スリット１６Ｓは、例えば、フォトリソグラフィ工程およびエッチング工程を用いて形成することが可能である。エッチング工程には、例えば、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）法およびＤｅｅｐ　ＲＩＥ法等を用いることができる。
　スリット１６Ｓを形成した後、このスリット１６Ｓを介して酸化層１７Ａを除去する。これにより、スリット１６Ｓと連通した空洞部１７Ｂが形成される（図１１Ｃ）。酸化層１７Ａの除去は、例えば、ウェットエッチングまたはドライエッチング等のエッチング工程により行う。詳細は後述するが、本実施の形態では、このような空洞部１７Ｂの形成後であっても、２つのゲート電極ＶＧ１，ＶＧ２が隣接して設けられているので、光電変換部１５がより広い領域で支持される。
　空洞部１７Ｂを形成した後、スリット１６Ｓおよび空洞部１７Ｂに遮光材料を埋め込む。これにより、スリット１６Ｓに第１遮光膜１６、空洞部１７Ｂに第２遮光膜１７がそれぞれ形成される。最後に、半導体基板１０の表面Ｓ１にカラーフィルタＣＦおよびオンチップレンズを形成することにより、図１および図２に示した固体撮像装置１が完成する。
[固体撮像装置１の動作]
　固体撮像装置１では、オンチップレンズおよびカラーフィルタＣＦを介して、光電変換部１５へ光（例えば可視領域の波長の光）が入射する。これにより、光電変換部１５では正孔（ホール）および電子の対が発生する（光電変換される）。第１転送トランジスタ２５のゲート電極ＶＧ１に第１転送信号が入力され、第１転送トランジスタ２５がオン状態となると、光電変換部１５に蓄積された信号電荷が電荷蓄積部１１に転送される。第２転送トランジスタ２１がオン状態となると、電荷蓄積部１１に蓄積された信号電荷が電荷電圧変換部１４に転送される。電荷電圧変換部１４では、信号電荷が電圧信号に変換され、この電圧信号が画素信号として読み出される。
[固体撮像装置１の作用・効果]
　本実施の形態の固体撮像装置１では、第１転送トランジスタ２５のゲート電極ＶＧ１と排出トランジスタ２６のゲート電極ＶＧ２との距離Ｄを、画素Ｐの一辺の長さＬ１，Ｌ２の半分以下にし、ゲート電極ＶＧ１とゲート電極ＶＧ２とが隣接して配置される。これにより、第２遮光膜１７の形成前に、空洞部１７Ｂが設けられていても（図１１Ｃ）、２つのゲート電極（ゲート電極ＶＧ１，ＶＧ２）の近傍の領域で光電変換部１５が支持される。したがって、１つのゲート電極（例えば、後述の図１２のゲート電極ＶＧ１００）の近傍領域で光電変換部１５を支持する場合に比べて、より広い領域で光電変換部１５が支持される。以下、これについて説明する。
　図１２は、比較例に係る固体撮像装置（固体撮像装置１００）の製造方法の一工程を表している。この固体撮像装置１００は、画素Ｐ毎にゲート電極ＶＧ１００を有している。ゲート電極ＶＧ１００は、例えば、第１転送トランジスタ２５のゲート電極である。この固体撮像装置１００では、隣り合う２つのゲート電極ＶＧ１００の距離Ｄ１００は、画素Ｐの一辺の長さＬ１，Ｌ２と略等しくなっている。
　このような固体撮像装置１００では、空洞部１７Ｂを形成すると、１つのゲート電極ＶＧ１００の近傍領域でのみ、光電変換部１５が支持される。この狭い領域では、光電変換部１５を十分に支持することができず、半導体基板１０の歪みや剥がれが生じる虞がある。一方、光電変換部１５を支持する領域を広げると、空洞部１７Ｂ、即ち第２遮光膜の形成領域が狭くなり、ＰＬＳの影響を受けやすくなる。
　これに対し、固体撮像装置１では、２つのゲート電極ＶＧ１，ＶＧ２を隣接して配置するようにしたので、空洞部１７Ｂを形成した際にも、より広い領域（２つのゲート電極ＶＧ１，ＶＧ２の近傍の領域）で光電変換部１５が支持される。したがって、第２遮光膜１７（空洞部１７Ｂ）の形成領域を狭めることなく、より強固に光電変換部１５を支持することができる。
　以上説明したように、本実施の形態の固体撮像装置１では、第１転送トランジスタ２５のゲート電極ＶＧ１と排出トランジスタ２６のゲート電極ＶＧ２との距離Ｄが、画素Ｐの長さＬ１，Ｌ２の半分以下であるので、第２遮光膜１７の形成前、即ち空洞部１７Ｂの形成時であっても、より広い領域で光電変換部１５を支持することができる。よって、ＰＬＳを抑制しつつ、機械的強度を維持することができる。
　また、光電変換部１５の周囲の第１遮光膜１６は、画素分離膜として機能し得る。このため、隣り合う画素Ｐ間での信号電荷の移動に起因した、混色およびブルーミング等の発生を抑えることができる。光電変換部１５を囲むように、光電変換部１５の周囲全てに第１遮光膜１６を設けることが好ましい。
　以下、上記実施の形態の変形例および他の実施の形態等について説明するが、以降の説明において上記実施の形態と同一構成部分については同一符号を付してその説明は適宜省略する。
＜変形例１＞
　図１３は、上記第１の実施の形態の変形例１に係る固体撮像装置（固体撮像装置１Ａ）の模式的な断面構成を表したものである。この固体撮像装置１Ａは、半導体基板１０の裏面Ｓ２から第２遮光膜１７に達する第１遮光膜（第１遮光膜１６Ａ）を有している。この点を除き、固体撮像装置１Ａは固体撮像装置１と同様の構成および効果を有している。
　固体撮像装置１Ａは固体撮像装置１と同様に、第１半導体層１０Ａに第１遮光膜１６を有している。これに加え、固体撮像装置１Ａでは、第２半導体層１０Ｂに、第１遮光膜１６Ａが設けられている。この第１遮光膜１６Ａは、電荷蓄積部１１への不要な光の入射を防ぐためのものであり、電荷蓄積部１１の周囲の少なくとも一部に設けられている。第１遮光膜１６Ａは、例えば、光電変換部１５の周囲の第１遮光膜１６と、平面視で同じ位置に設けられている。第１遮光膜１６と第１遮光膜１６Ａとを、互いに平面視で異なる位置に設けるようにしてもよい。
　本変形例でも、ゲート電極ＶＧ１とゲート電極ＶＧ２とが隣接して設けられているので、上記第１の実施の形態と同様に、第２遮光膜１７の形成前であっても、より広い領域で光電変換部１５を支持することができる。また、第１遮光膜１６により隣り合う光電変換部１５への光の漏れこみが抑えられるとともに、第１遮光膜１６Ａにより、隣り合う電荷蓄積部１１への光の漏れこみも抑えられる。
＜変形例２＞
　図１４は、上記第１の実施の形態の変形例２に係る固体撮像装置（固体撮像装置１Ｂ）の模式的な平面構成を表したものである。この固体撮像装置１Ｂは、隣り合う画素Ｐの間でも２つのゲート電極（ゲート電極ＶＧ１同士，ゲート電極ＶＧ２同士、あるいはゲート電極ＶＧ１とゲート電極ＶＧ２）が隣接して配置されている。この点を除き、固体撮像装置１Ｂは固体撮像装置１と同様の構成および効果を有している。
　この固体撮像装置１Ｂでは、横方向に隣り合う２つの画素Ｐが線対称に配置されるとともに、縦方向に隣り合う２つの画素Ｐも線対称に配置されている。この４つの画素Ｐの中心（対称軸の交点）の近傍に各画素Ｐのゲート電極ＶＧ１，ＶＧ２が配置されている。例えば、横方向に隣り合う画素Ｐでは、ゲート電極ＶＧ２同士が距離Ｄ１で隣接して配置され、縦方向に隣り合う画素Ｐでは、ゲート電極ＶＧ１同士およびゲート電極ＶＧ２同士がそれぞれ、距離Ｄ２で隣接して配置されている。距離Ｄ１，Ｄ２は、画素Ｐの一辺の長さＬ１，Ｌ２の半分以下である。横方向に隣り合う画素Ｐで、ゲート電極ＶＧ１同士およびゲート電極ＶＧ２同士がそれぞれ隣接して配置され、縦方向に隣り合う画素Ｐで、ゲート電極ＶＧ１同士あるいはゲート電極ＶＧ２同士が隣接して配置されていてもよい。隣り合う画素Ｐで、ゲート電極ＶＧ１とゲート電極ＶＧ２とが隣接するように配置してもよい。固体撮像装置１Ｂでは、ゲート電極ＶＧ１，ＶＧ２を、画素Ｐ内の縁部に配置することにより、隣り合う画素Ｐでゲート電極ＶＧ１，ＶＧ２を隣接させ易くなる。
　本変形例でも、同一画素Ｐ内でゲート電極ＶＧ１とゲート電極ＶＧ２とが隣接して設けられているので、上記第１の実施の形態と同様に、第２遮光膜１７の形成前であっても、より広い領域で光電変換部１５を支持することができる。加えて、隣り合う画素Ｐ間でも、ゲート電極ＶＧ１，ＶＧ２が隣接して設けられているので、光電変換部１５を支持する領域が、より広がる。よって、より強固に光電変換部１５を支持することができる。
＜変形例３＞
　図１５は、上記第１の実施の形態の変形例３に係る固体撮像装置（固体撮像装置１Ｃ）の模式的な平面構成を表したものである。この固体撮像装置１Ｃでは、隣り合う画素Ｐの間で２つのゲート電極ＶＧ１（第１縦型電極，第２縦型電極）が隣接して配置されている。即ち、ここでは第１縦型電極および第２縦型電極が互いに異なる画素Ｐに設けられている。この点を除き、固体撮像装置１Ｃは固体撮像装置１と同様の構成および効果を有している。
　図１６Ａは、図１５に示した固体撮像装置１Ｃの一部（部分１ＣＰ）を拡大して表したものであり、図１６Ｂは図１６ＡのＢ－Ｂ線に沿った断面構成を表している。固体撮像装置１Ｃでは、平面視で、例えば横方向に隣り合う２つの画素Ｐが線対称に設けられ、この２つの画素Ｐの境界（対称軸）近傍にそれぞれ、第１転送トランジスタ２５のゲート電極ＶＧ１が配置されている。即ち、ゲート電極ＶＧ１同士が、距離Ｄ３で隣接して配置されている。この横方向に隣り合うゲート電極ＶＧ１同士の距離Ｄ３は、画素Ｐの一辺の長さＬ１，Ｌ２の半分以下である。縦方向の隣り合う２つの画素Ｐでゲート電極ＶＧ１同士を隣接して配置するようにしてもよい。あるいは、縦方向または横方向に隣り合う２つの画素Ｐで、排出トランジスタ２６のゲート電極ＶＧ２（図１４参照）同士を隣接して配置するようにしてもよい。縦方向または横方向に隣り合う２つの画素Ｐで、第１転送トランジスタ２５のゲート電極ＶＧ１と排出トランジスタ２６のゲート電極ＶＧ２とを隣接して配置するようにしてもよい。固体撮像装置１Ｃでは、ゲート電極ＶＧ１を、画素Ｐ内の縁部に配置することにより、隣り合う画素Ｐでゲート電極ＶＧ１を隣接させ易くなる。
　電荷電圧変換部１４は、例えば平面視でゲート電極ＶＧ１の対角端に配置されている。このように、電荷電圧変換部１４は、ゲート電極ＶＧ１から離れた位置に配置することが好ましい。これにより、電荷蓄積部１１に電荷の転送勾配が形成され、電荷電圧変換部１４に電荷が蓄積されやすくなる。
　本変形例に示したように、同一画素Ｐ内では、ゲート電極（例えば２つのゲート電極ＶＧ１，ＶＧ２）を隣接させず、隣り合う画素Ｐでゲート電極ＶＧ１同士を隣接させるようにしてもよい。このような場合であっても、上記第１の実施の形態と同様に、より広い領域で光電変換部１５を支持することができる。
＜変形例４＞
　図１７は、上記第１の実施の形態の変形例４に係る固体撮像装置（固体撮像装置１Ｄ）の模式的な平面構成を表したものである。この固体撮像装置１Ｄでは、横方向に隣り合う画素Ｐの間で２つのゲート電極ＶＧ１が隣接して配置されるとともに、縦方向に隣り合う画素Ｐの間でも２つのゲート電極ＶＧ１が隣接して配置されている。この点を除き、固体撮像装置１Ｄは固体撮像装置１Ｃと同様の構成および効果を有している。
　図１８Ａは、図１７に示した固体撮像装置１Ｄの一部（部分１ＤＰ）を拡大して表したものであり、図１８Ｂは図１８ＡのＢ－Ｂ線に沿った断面構成を表している。固体撮像装置１Ｄでは、平面視で、例えば、横方向に隣り合う２つの画素Ｐが線対称に配置されるとともに、縦方向に隣り合う２つの画素Ｐも線対称に配置されている。この４つの画素Ｐの中心（対称軸の交点）に各画素Ｐのゲート電極ＶＧ１が配置されている。例えば、横方向に隣り合う画素Ｐでは、ゲート電極ＶＧ１同士が距離Ｄ３で隣接して配置され、縦方向に隣り合う画素Ｐでは、ゲート電極ＶＧ１同士が距離Ｄ４で隣接して配置されている。距離Ｄ３，Ｄ４は、画素Ｐの一辺の長さＬ１，Ｌ２の半分以下である。横方向に隣り合う２つの画素Ｐで排出トランジスタ２６のゲート電極ＶＧ２同士を隣接して配置するとともに、縦方向に隣り合う２つの画素Ｐでも、排出トランジスタ２６のゲート電極ＶＧ２同士を隣接して配置するようにしてもよい。あるいは、横方向に隣り合う２つの画素Ｐでゲート電極ＶＧ１とゲート電極ＶＧ２とを隣接して配置するとともに、縦方向に隣り合う２つの画素Ｐでも、ゲート電極ＶＧ１とゲート電極ＶＧ２とを隣接して配置するようにしてもよい。固体撮像装置１Ｄでは、ゲート電極ＶＧ１を、画素Ｐ内の縁部に配置することにより、隣り合う画素Ｐでゲート電極ＶＧ１を隣接させ易くなる。
　本変形例では、２方向（縦方向，横方向）において、隣り合う画素Ｐでゲート電極ＶＧ１が隣接して設けられているので、第２遮光膜１７の形成前であっても、光電変換部１５を支持する領域をより広げることができる。
　このような固体撮像装置１Ｄは、例えば、以下のようにして製造することができる（図１９Ａ～図２０Ｂ）。
　まず、上記第１の実施の形態で説明したのと同様に、第１半導体層１０Ａに光電変換部１５を形成する。次いで、図１９Ａに示したように、第１半導体層１０Ａの一方の面上に、犠牲層１７Ｃを成膜し、これをパターニングして犠牲層１７Ｃに開口１７ＣＭを形成する。この犠牲層１７Ｃは、後の工程で第２遮光膜１７を形成するためのものである。犠牲層１７Ｃは、例えば化学気相成長法（ＣＶＤ：Chemical Vapor Deposition）法を用いてシリコンゲルマニウム（ＳｉＧｅ）を成膜することにより形成する。第１半導体層１０Ａにエピタキシャル成長させることが可能な材料であれば、シリコンゲルマニウム以外の材料を用いて犠牲層１７Ｃを形成するようにしてもよい。
　犠牲層１７Ｃに開口１７ＣＭを形成した後、図１９Ｂに示したように、犠牲層１７Ｃを介して、第１半導体層１０Ａ上に第２半導体層１０Ｂを形成する。これにより、半導体基板１０が形成される。次に、例えば第２半導体層１０Ｂに電荷蓄積部１１を形成する。これとともに、半導体基板１０には、オーバーフロードレイン１３および電荷電圧変換部１４を形成する。次いで、第１転送トランジスタ２５，排出トランジスタ２６および第２転送トランジスタ２１，リセットトランジスタ２２，増幅トランジスタ２３および選択トランジスタ２４を形成する。このとき、第１転送トランジスタ２５のゲート電極ＶＧ１および排出トランジスタ２６のゲート電極ＶＧＶＧ２が、犠牲層１７Ｃの開口１７ＣＭを通るようにする。その後、半導体基板１０の裏面Ｓ２に配線層２０を形成する（図１９Ｃ）。
　次に、図２０Ａに示したように、上下反転させ、光電変換部１５の周囲に、半導体基板１０の表面Ｓ１から犠牲層１７Ｃに達するスリット１６Ｓを形成する。続いて、図２０Ｂに示したように、このスリット１６Ｓを介して犠牲層１７Ｃを除去する。これにより、スリット１６Ｓと連通した空洞部１７Ｂが形成される。犠牲層１７Ｃの除去は、例えば、ウェットエッチングまたはドライエッチング等のエッチング工程により行う。本変形例も上記第１の実施の形態で説明したのと同様に、このような空洞部１７Ｂの形成後であっても、隣り合う画素Ｐでゲート電極ＶＧ１同士が隣接して設けられているので、光電変換部１５がより広い領域で支持される。
　空洞部１７Ｂを形成した後、スリット１６Ｓおよび空洞部１７Ｂに遮光材料を埋め込む。これにより、スリット１６Ｓに第１遮光膜１６、空洞部１７Ｂに第２遮光膜１７がそれぞれ形成される。最後に、半導体基板１０の表面Ｓ１にカラーフィルタＣＦおよびオンチップレンズを形成することにより、固体撮像装置１Ｄが完成する。
　このように、酸化層１７Ａ（図１０Ｃ）に代えて、犠牲層１７Ｃを形成することにより、第２遮光膜１７を形成することも可能である。固体撮像装置１Ｄを上記第１の実施の形態で説明したように、酸化層１７Ａを用いて形成するようにしてもよい。
＜変形例５＞
　図２１は、上記第１の実施の形態の変形例５に係る固体撮像装置（固体撮像装置１Ｅ）の模式的な平面構成を表したものである。この固体撮像装置１Ｅでは、第１転送トランジスタ２５が複数のゲート電極（ゲート電極２５Ａ，２５Ｂ，２５Ｃ）を有している。この点を除き、固体撮像装置１Ｅは固体撮像装置１と同様の構成および効果を有している。
　第１転送トランジスタ２５は、例えば３つのゲート電極（ゲート電極２５Ａ，２５Ｂ，２５Ｃ）を含んで構成されている。このように第１転送トランジスタ２５のゲート電極を分割して設けることにより、保持電荷量を犠牲にすることなく、電荷の転送能力を確保することができる（例えば、特開２０１５－２３２５０号公報参照）。この複数のゲート電極のうち、例えば、ゲート電極２５Ｃに、縦型電極であるゲート電極ＶＧ１が設けられている。
　固体撮像装置１Ｅでは、平面視で、例えば、横方向に隣り合う２つの画素Ｐが線対称に配置されるとともに、縦方向に隣り合う２つの画素Ｐも線対称に配置されている。３つのゲート電極２５Ａ，２５Ｂ，２５Ｃは、例えば、縦方向に並んで設けられている。縦方向に隣り合う２つの画素Ｐの対称軸に近い位置からゲート電極２５Ａ、ゲート電極２５Ｂおよびゲート電極２５Ｃの順に配置されている。排出トランジスタ２６のゲート電極ＶＧ２は横方向の端部に設けられている。ゲート電極ＶＧ２は、横方向に隣り合う２つの画素Ｐの対称軸に近い位置に配置されている。例えば、横方向に隣り合う画素Ｐでは、ゲート電極ＶＧ２同士が距離Ｄ５で隣接して配置され、縦方向に隣り合う画素Ｐでは、ゲート電極ＶＧ１同士が距離Ｄ６で隣接して配置されている。距離Ｄ５，Ｄ６は、画素Ｐの一辺の長さＬ１，Ｌ２の半分以下である。横方向に隣り合う２つの画素Ｐで第１転送トランジスタ２５のゲート電極ＶＧ１同士を隣接して配置するとともに、縦方向に隣り合う２つの画素Ｐで、排出トランジスタ２６のゲート電極ＶＧ２同士を隣接して配置するようにしてもよい。あるいは、横方向に隣り合う２つの画素Ｐでゲート電極ＶＧ１とゲート電極ＶＧ２とを隣接して配置するとともに、縦方向に隣り合う２つの画素Ｐでも、ゲート電極ＶＧ１とゲート電極ＶＧ２とを隣接して配置するようにしてもよい。固体撮像装置１Ｅでは、ゲート電極ＶＧ１，ＶＧ２を、画素Ｐ内の縁部に配置することにより、隣り合う画素Ｐでゲート電極ＶＧ１を隣接させ易くなる。
　本変形例に示したように、第１転送トランジスタ２５が複数のゲート電極２５Ａ，２５Ｂ，２５Ｃを有している場合にも、隣り合う画素Ｐでゲート電極ＶＧ１とゲート電極ＶＧ２とを隣接して配置することができる。よって、上記第１の実施の形態と同様に、より広い領域で光電変換部１５を支持することができる。
＜変形例６＞
　図２２Ａ，２２Ｂは、上記第１の実施の形態の変形例６に係る固体撮像装置（固体撮像装置１Ｆ）の模式的な構成を表したものである。図２２Ａは、固体撮像装置１Ｆの２つの画素Ｐの模式的な平面構成、図２２Ｂは、図２２Ａに示したＢ－Ｂ線に沿った断面構成をそれぞれ表している。この固体撮像装置１Ｆでは、第２遮光膜１７の開口１７Ｍに埋込材（埋込材１８）が設けられ、ゲート電極ＶＧ１と第２遮光膜１７との間に埋込材１８が介在している。この点を除き、固体撮像装置１Ｆは固体撮像装置１と同様の構成および効果を有している。
　この埋込材１８は、半導体基板１０の構成材料の屈折率と異なる屈折率を有するものである。埋込材１８は、半導体基板１０の構成材料の屈折率よりも高い屈折率を有するものであってもよく、あるいは低い屈折率を有するものであってもよい。半導体基板１０が、例えばシリコン（Ｓｉ）により構成されているとき、埋込材１８には、例えば不純物をドーピングしたシリコンまたは、他の部分と密度を異ならせたシリコン等を用いることができる。このような埋込材１８を設けることにより、光電変換部１５と電荷蓄積部１１との間に、半導体基板１０とは屈折率の異なる領域が形成される。これにより、隣り合う画素Ｐから入射する光が反射され易くなる。
　本変形例は、上記変形例３で説明したのと同様に、隣り合う画素Ｐでゲート電極ＶＧ１同士が隣接して設けられているので、より広い領域で光電変換部１５を支持することができる。また、第２遮光膜１７の開口１７Ｍに埋込材１８が設けられているので、隣り合う画素Ｐから入射する光が反射され易くなり、より効果的にＰＬＳを抑えることができる。
＜変形例７＞
　図２３は、上記第１の実施の形態の変形例７に係る固体撮像装置（固体撮像装置１Ｇ）の模式的な平面構成を表したものである。この固体撮像装置１Ｇには、像面位相差画素（像面位相差画素ＺＰ）が設けられている。即ち、固体撮像装置１Ｇは像面位相差オートフォーカス方式の撮像装置である。この点を除き、固体撮像装置１Ｇは固体撮像装置１と同様の構成および効果を有している。
　図２４Ａは、図２３に示した固体撮像装置１Ｇの一部（部分１ＧＰ）を拡大して表したものであり、図２４Ｂは図２４ＡのＢ－Ｂ線に沿った断面構成を表している。像面位相差画素ＺＰは、遮光領域ＺＰ１および非遮光領域ＺＰ２を有している。遮光領域ＺＰ１には、第２遮光膜１７が設けられており、非遮光領域ＺＰ２には、第２遮光膜１７の開口１７Ｍが設けられている。即ち、半導体基板１０内に設けられた第２遮光膜１７により、遮光領域ＺＰ１が形成されている。
　像面位相差画素ＺＰには、光電変換部が設けられていない。像面位相差画素ＺＰでは、例えば第１半導体層１０Ａに導波路を設けるようにしてもよい。またはインナーレンズ（ＩＮＬ）を第１半導体層１０Ａとオンチップレンズまたはマイクロレンズとの間に設けるようにしてもよい。インナーレンズを設けることにより、集光特性を向上させることが可能となる。
　本変形例では、上記変形例３で説明したのと同様に、隣り合う画素Ｐでゲート電極ＶＧ１が隣接して設けられているので、より広い領域で光電変換部１５を支持することができる。また、半導体基板１０内の第２遮光膜１７により、像面位相差画素ＺＰの遮光領域ＺＰ１が形成されているので、像面位相差画素ＺＰから隣り合う画素Ｐへの電荷の移動に起因した混色や、オンチップレンズ等の高さに起因した斜入射感度の低下を防ぐことができる。以下、これについて説明する。
　例えば、表面照射型の固体撮像装置では、光電変換部よりも上層に遮光膜を設けることにより、像面位相差画素に遮光領域を形成する。このため、像面位相差画素から隣りの通常画素へと電荷が移動しやすくなり、これに起因した混色が生じる虞がある。一方、裏面照射型の固体撮像装置であっても、半導体基板よりも上層に遮光膜を設ける場合には、集光点をこの遮光膜の位置に合わせるため、オンチップレンズ等の高さを大きくする（高背化する）必要がある。このため、斜入射感度が低下しやすい。
　これに対し、固体撮像装置１Ｇでは、半導体基板１０内の第２遮光膜１７により、遮光領域ＺＰ１が形成されているので、オンチップレンズ等の高さを小さくすることができる。よって、斜入射感度の低下を防ぐことができる。また、第２遮光膜１７は、光電変換部１５よりも裏面Ｓ２側に設けられているので、像面位相差画素ＺＰから隣り合う画素Ｐへの電荷の移動も抑えられる。このように、第２遮光膜１７を用いて像面位相差画素ＺＰを形成することにより、混色の発生および斜入射感度の低下を抑えることができる。
＜第２の実施の形態＞
［固体撮像装置２の構成］
　図２５Ａ，２５Ｂは、本技術の第２の実施の形態に係る固体撮像装置（固体撮像装置２）の模式的な構成を表したものである。図２５Ａは、固体撮像装置２の第２遮光膜（第２遮光膜２７）の模式的な平面構成を、ゲート電極ＶＧ１，ＶＧ２とともに表したものである。図２５Ｂは、図２５Ａに示したＢ－Ｂ線に沿った第２遮光膜２７の断面構成を、電荷蓄積部１１および光電変換部１５等とともに表している。この固体撮像装置２の第２遮光膜２７は、第１部分２７１と第２部分２７２とを有し、第１部分２７１と第２部分２７２との間に段差（段差２７Ｓ）が生じている。この点を除き、固体撮像装置２は固体撮像装置１と同様の構成および効果を有している。
　図２６は、図２５Ｂの部分Ｃの拡大図である。第１部分２７１と第２部分２７２との間の段差２７Ｓは、第１部分２７１と第２部分２７２とが、段階的に形成されることにより生じた連結部分である（後述）。このように段差２７Ｓでは、例えば、第１部分２７１の厚みおよび第２部分２７２の厚みよりも、第２遮光膜２７の厚みが小さくなっている。詳細は後述するが、本実施の形態の固体撮像装置２では、第２遮光膜２７が段階的に形成されているので、第２遮光膜２７の形成前に光電変換部１５を支持する領域が、より広がる。第２遮光膜２７が、第１部分２７１と第２部分２７２を含む３つ以上の部分を有し、段差２７Ｓが複数設けられていてもよい。
　画素Ｐ内では、ゲート電極ＶＧ１とゲート電極ＶＧ２とが例えば距離Ｄ（図２）で隣接して配置されていることが好ましい。このように、ゲート電極ＶＧ１とゲート電極ＶＧ２とを隣接して設けることにより、上記第１の実施の形態の固体撮像装置１と同様に、第２遮光膜２７の形成前であっても、より広い領域で光電変換部１５を支持することができる。図１４および図１７に示したように、隣り合う画素Ｐでゲート電極ＶＧ１，ＶＧ２を隣接させるようにしてもよい。
［固体撮像装置２の製造方法］
　固体撮像装置２は、例えば次のようにして製造することができる（図２７Ａ～図３０Ｂ）。
　まず、上記第１の実施の形態で説明したのと同様にして、配線層２０まで形成する。半導体基板１０には、光電変換部１５よりも裏面Ｓ２側に、第２遮光膜２７を形成するための酸化層２７Ａを形成しておく。配線層２０を形成した後、配線層２０を介して、半導体基板１０の裏面Ｓ２に支持基板３０を貼り合わせる。
　次いで、図２７Ａ，２７Ｂに示したように、半導体基板１０の表面Ｓ１から酸化層２７Ａに達する第１スリット１６ＳＡを形成する。第１スリット１６ＳＡは、第１遮光膜１６を形成する領域のうち、一部の領域に形成する。例えば、縦（列）方向に隣り合う画素Ｐの間全てに第１遮光膜１６を形成する際に、ｎ行目の画素行とｎ+１行目の画素行との間、ｎ+２行目の画素行とｎ+３行目の画素行の間等（ｎは整数）、即ち１つおきに第１スリット１６ＳＡを形成する。図２７Ａは、第１スリット１６ＳＡの平面構成を表し、図２７Ｂは、図２７ＡのＢ－Ｂ線に沿った断面構成を表している。
　第１スリット１６ＳＡを形成した後、図２８Ａ，２８Ｂに示したように、この第１スリット１６ＳＡを介して一部の酸化層２７Ａを除去する。これにより、第１スリット１６ＳＡと連通した空洞部２７Ｂ（第１空洞部）が第１スリット１６ＳＡ近傍に形成される。図２８Ａは、空洞部２７Ｂの平面構成を表し、図２８Ｂは、図２８ＡのＢ－Ｂ線に沿った断面構成を表している。酸化層２７Ａの除去は、例えば、ウェットエッチングまたはドライエッチング等のエッチング工程により行い、空洞部２７Ｂの大きさは、このエッチング時間を制御することにより調整することができる。本実施の形態では、このような空洞部２７Ｂの形成後であっても、一部の酸化層２７Ａは除去されずに残存しているので、ゲート電極ＶＧ１，ＶＧ２近傍に加えて、酸化層２７Ａ近傍でも光電変換部１５が支持される。つまり、一度に酸化層１７Ａを除去して第２遮光膜１７を形成する場合（図１１Ｃ）に比べて、より広い領域で光電変換部１５が支持される。よって、より効果的に機械的強度を維持することができる。
　空洞部２７Ｂを形成した後、図２９に示したように、第１スリット１６ＳＡおよび空洞部２７Ｂに遮光材料を埋め込む。これにより、第１スリット１６ＳＡに第１遮光膜１６、空洞部２７Ｂに第２遮光膜２７の第１部分２７１がそれぞれ形成される。
　続いて、図３０Ａ，３０Ｂに示したように、第１遮光膜１６を形成する領域のうち、第１スリット１６ＳＡを形成しなかった残りの領域全てに第２スリット１６ＳＢを形成する。第２スリット１６ＳＢは、半導体基板１０の表面Ｓ１から酸化層２７Ａに達している。図３０Ａは、第２スリット１６ＳＢの平面構成を表し、図３０Ｂは、図３０ＡのＢ－Ｂ線に沿った断面構成を表している。
　第２スリット１６ＳＢを形成した後、図３１Ａ，３１Ｂに示したように、この第２スリット１６ＳＢを介して残りの酸化層２７Ａを除去する。これにより、第２スリット１６ＳＢと連通した空洞部２７Ｂ（第２空洞部）が第２スリット１６ＳＢ近傍に形成される。図３１Ａは、空洞部２７Ｂの平面構成を表し、図３１Ｂは、図３１ＡのＢ－Ｂ線に沿った断面構成を表している。本実施の形態では、このような空洞部２７Ｂの形成後であっても、既に第２遮光膜２７の第１部分２７１が形成されているので、ゲート電極ＶＧ１，ＶＧ２近傍に加えて、第１部分２７１近傍でも光電変換部１５が支持される。つまり、一度に酸化層１７Ａを除去して第２遮光膜１７を形成する場合（図１１Ｃ）に比べて、より広い領域で光電変換部１５が支持される。よって、より効果的に機械的強度を維持することができる。
　空洞部２７Ｂを形成した後、第２スリット１６ＳＢおよび空洞部２７Ｂに遮光材料を埋め込む。これにより、第２スリット１６ＳＢに第１遮光膜１６、空洞部２７Ｂに第２遮光膜２７の第２部分２７２がそれぞれ形成される。第２遮光膜２７の第２部分２７２は、第１部分２７１と連続して設けられ、第１部分２７１と第２部分２７２との間には段差２７Ｓ（図２６）が生じる。
　第１遮光膜１６および第２遮光膜２７を形成した後、半導体基板１０の表面Ｓ１にカラーフィルタＣＦおよびオンチップレンズを形成することにより、固体撮像装置２を完成させる。
［固体撮像装置２の作用・効果］
　このように、本実施の形態の固体撮像装置２では、第２遮光膜２７の第１部分２７１と第２部分２７２とを段階的に形成するようにしたので、より広い領域で光電変換部１５を支持することができる。
　例えば、第２遮光膜２７を一度に形成する場合には、第２遮光膜２７の形成予定領域が全て空洞部２７Ｂになるので、この工程では、ゲート電極ＶＧ１，ＶＧ２近傍のみで、光電変換部１５が支持されることになる（図１１Ｃ参照）。
　これに対して、固体撮像装置２では、第１部分２７１と第２部分２７２とに分けて、第２遮光膜２７が段階的に形成される。したがって、ゲート電極ＶＧ１，ＶＧ２近傍とともに、第１部分２７１を形成する際には一部の酸化層２７Ａ（第２部分２７２が形成される部分）が、第２部分２７２を形成する際には第１部分２７１が、それぞれ光電変換部１５を支持する。即ち、第２遮光膜２７の形成前であっても、より広い領域で光電変換部１５が支持される。
　以上のように、固体撮像装置２では、広い領域にわたって形成された第２遮光膜２７によりＰＬＳを抑制しつつ、段階的な第２遮光膜２７の形成により機械的強度を維持することができる。加えて、画素Ｐ内で２つのゲート電極ＶＧ１，ＶＧ２を隣接して設けることにより、光電変換部１５を支持する領域をさらに広げることができる。
＜変形例８＞
　上記第２の実施の形態で説明した固体撮像装置２に、更に、電荷蓄積部１１の周囲の第１遮光膜１６Ａ（図１３）を形成するようにしてもよい（変形例８）。
　例えば、第１遮光膜１６Ａを有する固体撮像装置２は、以下のような方法で製造することができる（図３２Ａ～３４Ｃ）。
　まず、上記第２の実施の形態で説明したのと同様にして、半導体層基板１０に光電変換部１５、酸化層２７Ａをこの順に形成する。次いで、図３２Ａに示したように、半導体基板１０の裏面Ｓ２から酸化層２７Ａに達する第１スリット２６ＳＡを形成する。第１スリット２６ＳＡは、第１遮光膜１６Ａを形成する領域のうち、一部の領域に形成する。例えば、縦（列）方向に隣り合う画素Ｐの間全てに第１遮光膜１６Ａを形成する際に、ｎ行目の画素行とｎ+１行目の画素行の間、ｎ+２行目の画素行とｎ+３行目の画素行の間等（ｎは整数）、即ち１つおきに第１スリット２６ＳＡを形成する。
　第１スリット２６ＳＡを形成した後、図３２Ｂに示したように、この第１スリット２６ＳＡを介して一部の酸化層２７Ａを除去する。これにより、第１スリット２６ＳＡと連通した空洞部２７Ｂが第１スリット２６ＳＡ近傍に形成される。
　空洞部２７Ｂを形成した後、図３２Ｃに示したように、第１スリット２６ＳＡおよび空洞部２７Ｂに遮光材料を埋め込む。これにより、第１スリット２６ＳＡに第１遮光膜１６Ａ、空洞部２７Ｂに第２遮光膜２７の第１部分２７１がそれぞれ形成される。
　続いて、図３３Ａに示したように、第１遮光膜１６Ａを形成する領域のうち、第１スリット２６ＳＡを形成しなかった残りの領域全てに第２スリット２６ＳＢを形成する。第２スリット２６ＳＢは、半導体基板１０の裏面Ｓ２から酸化層２７Ａに達している。
　第２スリット２６ＳＢを形成した後、図３３Ｂに示したように、この第２スリット２６ＳＢを介して残りの酸化層２７Ａを除去する。これにより、第２スリット２６ＳＢと連通した空洞部２７Ｂが第２スリット２６ＳＢ近傍に形成される。
　空洞部２７Ｂを形成した後、図３３Ｃに示したように、第２スリット２６ＳＢおよび空洞部２７Ｂに遮光材料を埋め込む。これにより、第２スリット２６ＳＢに第１遮光膜１６Ａ、空洞部２７Ｂに第２遮光膜２７の第２部分２７２がそれぞれ形成される。第２遮光膜２７の第２部分２７２は、第１部分２７１と連続して設けられ、第１部分２７１と第２部分２７２との間には段差２７Ｓ（図２６）が生じる。
　第１遮光膜１６Ａおよび第２遮光膜１７を形成した後、第２遮光膜１７よりも裏面Ｓ２側に電荷蓄積部１１を形成する。これとともに、半導体基板１０には、オーバーフロードレイン１３および電荷電圧変換部１４を形成する。次いで、第１転送トランジスタ２５，排出トランジスタ２６および第２転送トランジスタ２１，リセットトランジスタ２２，増幅トランジスタ２３および選択トランジスタ２４を形成する。その後、半導体基板１０の裏面Ｓ２に配線層２０を形成する（図３４Ａ）。
　次に、図３４Ｂに示したように、配線層２０を間にして、半導体基板１０の裏面Ｓ２に支持基板３０を貼り合わせ、上下反転させる。続いて、図３４Ｃに示したように、光電変換部１５の周囲に、半導体基板１０の表面Ｓ１から第２遮光膜２７に達するスリット１６Ｓを形成する。このスリット１６Ｓは、第１遮光膜１６を形成するためのものであり、例えば、第１遮光膜１６Ａと平面視で重なる位置に配置されている。スリット１６Ｓは、例えば一度の工程で、第１遮光膜１６の形成予定領域全てに設けられる。
　スリット１６Ｓを形成した後、このスリット１６Ｓに遮光材料を埋め込む。これにより、第１遮光膜１６が形成される。この後、半導体基板１０の表面Ｓ１にカラーフィルタＣＦおよびオンチップレンズを形成する。このようにして、電荷蓄積部１１の周囲の第１遮光膜１６Ａを有する固体撮像装置２が完成する。
　以上説明したように、第１遮光膜１６Ａを形成するための第１スリット２６ＳＡ，第２スリット２６ＳＢを形成することにより、第２遮光膜２７の第１部分２７１および第２部分２７２を段階的に形成するようにしてもよい。
＜変形例９＞
　上記第２の実施の形態で説明した固体撮像装置２は、犠牲層（犠牲層２７Ｃ）を用いて製造するようにしてもよい（変形例９）。上記第１の実施の形態の変形例４（図１９Ａ等参照）で説明したのと同様に、酸化層２７Ａに代えて犠牲層２７Ｃを用いることにより、第２遮光膜２７を形成することができる。
　図３５Ａ～図３６Ｂは、犠牲層２７Ｃを用いた固体撮像装置２の製造方法を工程順に表したものである。
　まず、上記変形例４で説明したのと同様に、第１半導体層１０Ａに光電変換部１５を形成した後、第１半導体層１０Ａの一方の面上に、犠牲層２７Ｃを形成する。この犠牲層２７Ｃは、後の工程で第２遮光膜２７を形成するためのものである。犠牲層２７Ｃは、例えば化学気相成長法を用いてシリコンゲルマニウム（ＳｉＧｅ）を成膜することにより形成する。
　犠牲層２７Ｃを形成した後、犠牲層２７Ｃを介して、第１半導体層１０Ａ上に第２半導体層１０Ｂを形成する。これにより、半導体基板１０が形成される。次に、例えば第２半導体層１０Ｂに電荷蓄積部１１を形成する。これとともに、半導体基板１０には、オーバーフロードレイン１３および電荷電圧変換部１４を形成する。次いで、第１転送トランジスタ２５，排出トランジスタ２６および第２転送トランジスタ２１，リセットトランジスタ２２，増幅トランジスタ２３および選択トランジスタ２４を形成する。その後、半導体基板１０の裏面Ｓ２に配線層２０を形成する。
　次に、図３５Ａに示したように、上下反転させ、光電変換部１５の周囲に、半導体基板１０の表面Ｓ１から犠牲層２７Ｃに達する第１スリット１６ＳＡを形成する。続いて、図３５Ｂに示したように、この第１スリット１６ＳＡを介して一部の犠牲層２７Ｃを除去する。これにより、第１スリット１６ＳＡと連通した空洞部２７Ｂが第１スリット１６ＳＡ近傍に形成される。
　空洞部２７Ｂを形成した後、図３５Ｃに示したように、第１スリット１６ＳＡおよび空洞部２７Ｂに遮光材料を埋め込む。これにより、第１スリット１６ＳＡに第１遮光膜１６、空洞部２７Ｂに第２遮光膜２７の第１部分２７１がそれぞれ形成される。
　続いて、図３６Ａに示したように、半導体基板１０の裏面Ｓ２から酸化層２７Ａに達する第２スリット２６ＳＢを形成する。この後、図３６Ｂに示したように、この第２スリット２６ＳＢを介して残りの犠牲層２７Ｃを除去する。これにより、第２スリット２６ＳＢと連通した空洞部２７Ｂが第２スリット２６ＳＢ近傍に形成される。
　続いて、第２スリット２６ＳＢおよび空洞部２７Ｂに遮光材料を埋め込む。これにより、第２スリット２６ＳＢに第１遮光膜１６Ａ、空洞部２７Ｂに第２遮光膜２７の第２部分２７２がそれぞれ形成される。第２遮光膜２７の第２部分２７２は、第１部分２７１と連続して設けられ、第１部分２７１と第２部分２７２との間には段差２７Ｓ（図２６）が生じる。最後に、半導体基板１０の表面Ｓ１にカラーフィルタＣＦおよびオンチップレンズを形成することにより、固体撮像装置２が完成する。
　このように、酸化層２７Ａ（図２７Ｂ）に代えて、犠牲層２７Ｃを形成することにより、第２遮光膜２７を形成することも可能である。
＜変形例１０＞
　上記第１の実施の形態で説明したように（図３参照）、第１遮光膜１６は、光電変換部１５を囲むように、光電変換部１５の周囲全てに設けるようにしてもよい（変形例１０）。
　図３７Ａ，３７Ｂは、第１遮光膜１６を、光電変換部１５の周囲全てに形成するときの第１スリット１６ＳＡ，第２スリット１６ＳＢの平面構成の一例を表したものである。このように格子状の第１スリット１６ＳＡおよび第２スリット１６ＳＢを、例えば、縦方向に交互に形成して固体撮像装置２を形成するようにしてもよい。あるいは、格子状の第１スリット１６ＳＡおよび第２スリット１６ＳＢを、横方向に交互に形成するようにしてもよい。
＜変形例１１＞
　図３８Ａ，３８Ｂに示したように、同一直線上の第１遮光膜１６を、交互に配置された第１スリット１６ＳＡおよび第２スリット１６ＳＢを用いて形成するようにしてもよい（変形例１１）。
　ｎ行目の画素行とｎ+１行目の画素行との間の第１スリット１６ＳＡを例えば、１つの画素Ｐおきに形成し、ｎ+１行目の画素行とｎ+２行目の画素行との間の第１スリット１６ＳＡは、ｎ行目の画素行とｎ+１行目の画素行との間の第１スリット１６ＳＡと互い違いになるように形成する。ｎ+２行目の画素行とｎ+３行目の画素行との間の第１スリット１６ＳＡは、ｎ行目の画素行とｎ+１行目の画素行との間の第１スリット１６ＳＡと対向する位置に形成し、ｎ+３行目の画素行とｎ+４行目の画素行との間の第１スリット１６ＳＡは、ｎ+１行目の画素行とｎ+２行目の画素行との間の第１スリット１６ＳＡと対向する位置に形成する（図３８Ａ）。
　第１スリット１６ＳＡを形成した後、第１スリット１６ＳＡの間隙を埋めるようにして、ｎ行目の画素行とｎ+１行目の画素行との間、ｎ+１行目の画素行とｎ+２行目の画素行との間、ｎ+２行目の画素行とｎ+３行目の画素行、ｎ+３行目の画素行とｎ+４行目の画素行との間との間等に第２スリット１６ＳＢを形成する（図３８Ｂ）。
　このように、横方向に延びる同一直線上の第１スリット１６ＳＡおよび第２スリットを間引いて形成するとき、空洞部２７Ｂが形成される領域が、半導体基板１０の面内で満遍なく分散されるので、より効果的に機械的強度を維持することができる。
＜変形例１２＞
　図３９は、上記第２の実施の形態の変形例１２に係る固体撮像装置（固体撮像装置２Ａ）の一部の断面構成を模式的に表したものである。この固体撮像装置２Ａのように第１部分２７１と第２部分２７２との間の段差２７Ｓが光電変換部１５（画素Ｐ）の中心からずれていてもよい。この点を除き、固体撮像装置２Ａは固体撮像装置２と同様の構成および効果を有している。
　例えば、第２遮光膜２７の第１部分２７１と第２部分２７２との大きさが互いに異なっており、第１部分２７１がより小さく、第２部分２７２がより大きくなっている。例えば、この小さい第１部分２７１と大きい第２部分２７２との間に段差２７Ｓが設けられている。この段差２７Ｓは、平面視で、光電変換部１５の端部に重なる位置、即ち、光電変換部１５の真下からずれた位置に配置される。第１部分２７１がより大きく、第２部分２７２がより小さくなっていてもよい。
　第１部分２７１と第２部分２７２との連結部分である段差２７Ｓは、埋め込み不良等が生じやすく、また、厚みの薄い部分であるため遮光機能が低下するおそれがある。このような段差２７Ｓを、図３９に示したように、集光中心から離れた位置、即ち、光電変換部１５の中央部の真下からずらした位置に配置することにより、段差２７Ｓに起因したＰＬＳを抑えることができる。
　このような段差２７Ｓは、例えば、以下のようにして形成することができる（図４０Ａ～４１Ｂ）。
　まず、上記変形例９で説明したのと同様にして、半導体基板１０の表面Ｓ１から犠牲層２７Ｃに達する第１スリット１６ＳＡを形成する。第１スリット１６ＳＡを形成した後、図４０Ａ，４０Ｂに示したように、この第１スリット１６ＳＡを介して一部の犠牲層２７Ｃを除去する。これにより、第１スリット１６ＳＡと連通した空洞部２７Ｂが第１スリット１６ＳＡ近傍に形成される。犠牲層２７Ｃの除去は、例えば、ウェットエッチングまたはドライエッチング等のエッチング工程により行い、空洞部２７Ｂの大きさは、このエッチング時間を制御することにより調整することができる。例えば、エッチング時間を短く設定することにより、第１スリット１６ＳＡ近傍には、より小さい空洞部２７Ｂを形成する。図４０Ａは、第１スリット１６ＳＡの平面構成を表し、図４０Ｂは、図４０ＡのＢ－Ｂ線に沿った断面構成を表している。
　空洞部２７Ｂを形成した後、第１スリット１６ＳＡおよび空洞部２７Ｂに遮光材料を埋め込む。これにより、第１スリット１６ＳＡに第１遮光膜１６、空洞部２７Ｂに第２遮光膜２７の第１部分２７１がそれぞれ形成される。
　続いて、半導体基板１０の表面Ｓ１から犠牲層２７Ｃに達する第２スリット１６ＳＢを形成する。第２スリット１６ＳＢを形成した後、図４１Ａ，４１Ｂに示したように、この第２スリット１６ＳＢを介して残りの犠牲層２７Ｃを除去する。このときのエッチング時間を、より長く設定することにより、残りの犠牲層２７Ｃが除去される。したがって、より大きい空洞部２７Ｂが第２スリット１６ＳＢ近傍に形成される。図４１Ａは、空洞部２７Ｂの平面構成を表し、図４１Ｂは、図４１ＡのＢ－Ｂ線に沿った断面構成を表している。
　空洞部２７Ｂを形成した後、第２スリット１６ＳＢおよび空洞部２７Ｂに遮光材料を埋め込む。これにより、第２スリット１６ＳＢに第１遮光膜１６、空洞部２７Ｂに第２遮光膜２７の第２部分２７２がそれぞれ形成される。第２遮光膜２７の第２部分２７２は、第１部分２７１と連続して設けられ、より小さい第１部分２７１と、より大きい第２部分２７２との間に段差２７Ｓ（図２６）が形成される。例えば、このような工程を経て、図３９に示した段差２７Ｓを形成することができる。
　本変形例は、上記第２の実施の形態で説明したのと同様に、第２遮光膜２７の第１部分２７１および第２部分２７２を段階的に形成するので、より広い領域にわたって光電変換部１５が支持され、機械的強度を維持することができる。また、第１部分２７１と第２部分２７２との間の段差２７Ｓが、光電変換部１５の中心の真下からずれて配置されているので、段差２７Ｓに起因したＰＬＳを抑えることができる。
＜適用例＞
　上述の固体撮像装置１，２は、例えばカメラなど、様々なタイプの電子機器に適用することができる。図４２に、その一例として、電子機器３（カメラ）の概略構成を示す。この電子機器３は、例えば静止画または動画を撮影可能なカメラであり、固体撮像装置１，２と、光学系（光学レンズ）３１０と、シャッタ装置３１１と、固体撮像装置１，２およびシャッタ装置３１１を駆動する駆動部３１３と、信号処理部３１２とを有する。
　光学系３１０は、被写体からの像光（入射光）を固体撮像装置１，２へ導くものである。この光学系３１０は、複数の光学レンズから構成されていてもよい。シャッタ装置３１１は、固体撮像装置１，２への光照射期間および遮光期間を制御するものである。駆動部３１３は、固体撮像装置１，２の転送動作およびシャッタ装置３１１のシャッタ動作を制御するものである。信号処理部３１２は、固体撮像装置１，２から出力された信号に対し、各種の信号処理を行うものである。信号処理後の映像信号Ｄoutは、メモリなどの記憶媒体に記憶されるか、あるいは、モニタ等に出力される。
　更に、上記実施の形態等において説明した固体撮像装置１，２は、下記電子機器（カプセル内視鏡および車両等の移動体）にも適用することが可能である。
　＜応用例１（内視鏡手術システム）＞
　本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
　図４３は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
　図４３では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
　内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
　鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
　カメラヘッド１１１０２の内部には光学系及び固体撮像装置が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該固体撮像装置に集光される。当該固体撮像装置によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ: Camera Control Unit）１１２０１に送信される。
　ＣＣＵ１１２０１は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
　表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
　光源装置１１２０３は、例えばＬＥＤ（light emitting diode）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
　入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
　処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
　なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の固体撮像装置の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該固体撮像装置にカラーフィルタを設けなくても、カラー画像を得ることができる。
　また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
　また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Narrow Band Imaging）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ICG）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
　図４４は、図４３に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
　カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
　レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
　撮像部１１４０２を構成する固体撮像装置は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各固体撮像装置によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（dimensional）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の固体撮像装置を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各固体撮像装置に対応して、レンズユニット１１４０１も複数系統設けられ得る。
　また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
　駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
　通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
　また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
　なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Auto Exposure）機能、ＡＦ（Auto Focus）機能及びＡＷＢ（Auto White Balance）機能が内視鏡１１１００に搭載されていることになる。
　カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
　通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
　また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
　画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
　制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
　また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
　カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
　ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
　以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１１４０２に適用され得る。撮像部１１４０２に本開示に係る技術を適用することにより、より鮮明な術部画像を得ることができるため、術者が術部を確実に確認することが可能になる。
　なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
　＜応用例２（移動体）＞
　本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図４５は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図４５に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０３０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図４５の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図４６は、撮像部１２０３１の設置位置の例を示す図である。
　図４６では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
　撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図４６には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の固体撮像装置からなるステレオカメラであってもよいし、位相差検出用の画素を有する固体撮像装置であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部12031に適用され得る。撮像部12031に本開示に係る技術を適用することにより、より見やすい撮影画像を得ることができるため、ドライバの疲労を軽減することが可能になる。
　以上、実施の形態および変形例を挙げて説明したが、本開示内容は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態において説明した固体撮像装置の構成は一例であり、更に他の層を備えていてもよい。また、各層の材料や厚みも一例であって、上述のものに限定されるものではない。
　例えば、上記第１の実施の形態では、第１転送トランジスタ２５および排出トランジスタ２６が縦型トランジスタである場合（ゲート電極ＶＧ１，ＶＧ２を有する場合）について説明したが、他のトランジスタが縦型トランジスタであってもよい。
　また、上記第２の実施の形態では、ゲート電極ＶＧ１，ＶＧ２が隣接して設けられている場合について説明したが、ゲート電極ＶＧ１，ＶＧ２を隣接させずに、第２遮光膜２７を段階的に形成するようにしてもよい。
　なお、上記実施の形態等において説明した効果は一例であり、他の効果であってもよいし、更に他の効果を含んでいてもよい。
　尚、本開示は、以下のような構成であってもよい。
（１）
　光入射面を有する半導体基板と、
　前記半導体基板内の前記光入射面側に、画素毎に設けられた光電変換部と、
　前記半導体基板内の前記光電変換部より前記光入射面と反対側に、前記画素毎に設けられた電荷蓄積部と、
　前記光電変換部に蓄積された信号電荷を前記電荷蓄積部に転送する第１転送トランジスタと、
　前記半導体基板の前記光入射面と反対面側に設けられた配線層と、
　前記半導体基板の前記光入射面と反対面から前記光電変換部に延在する、第１縦型電極および第２縦型電極と、
　前記光電変換部の周囲の少なくとも一部に、前記半導体基板の厚み方向に設けられた第１遮光膜と、
　前記光電変換部と前記電荷蓄積部との間に、前記半導体基板の面方向に設けられた第２遮光膜とを備え、
　前記第１縦型電極と前記第２縦型電極は、前記画素の一辺の長さの半分以下の距離に隣接して配置されている
　固体撮像装置。
（２）
　前記第１縦型電極および前記第２縦型電極は、同一の画素に設けられている
　前記（１）に記載の固体撮像装置。
（３）
　前記第１縦型電極は、前記第１転送トランジスタのゲート電極であり、
　前記第２縦型電極は、前記光電変換部に蓄積された不要電荷を排出する排出トランジスタのゲート電極である
　前記（２）に記載の固体撮像装置。
（４）
　前記第１縦型電極および前記第２縦型電極は、互いに異なる画素に設けられている
　前記（１）に記載の固体撮像装置。
（５）
　前記第１縦型電極および前記第２縦型電極はともに、前記第１転送トランジスタのゲート電極である
　前記（４）に記載の固体撮像装置。
（６）
　更に、第２転送トランジスタと、
　前記第２転送トランジスタにより、前記電荷蓄積部から信号電荷が転送される電荷電圧変換部とを有する
　前記（１）ないし（５）のうちいずれか１つに記載の固体撮像装置。
（７）
　更に、前記電荷電圧変換部の電位をリセットするリセットトランジスタを有する
　前記（６）に記載の固体撮像装置。
（８）
　更に、前記電荷電圧変換部の電位の大きさに応じた信号を出力する増幅トランジスタを有する
　前記（６）または（７）に記載の固体撮像装置。
（９）
　更に、前記増幅トランジスタの出力を制御する選択トランジスタを有する
　前記（８）に記載の固体撮像装置。
（１０）
　前記第１遮光膜は、前記光電変換部を囲んでいる
　前記（１）ないし（９）のうちいずれか１つに記載の固体撮像装置。
（１１）
　前記第１遮光膜は、前記電荷蓄積部の周囲にも設けられている
　前記（１）ないし（１０）のうちいずれか１つに記載の固体撮像装置。
（１２）
　前記第１縦型電極および前記第２縦型電極は、前記第２遮光膜の開口に設けられている
　前記（１）ないし（１１）のうちいずれか１つに記載の固体撮像装置。
（１３）
　更に、前記第２遮光膜の開口に、前記第２遮光膜の構成材料と異なる屈折率を有する埋込材を含む
　前記（１２）に記載の固体撮像装置。
（１４）
　更に、前記第２遮光膜を用いた像面位相差画素を有する
　前記（１）ないし（１３）のうちいずれか１つに記載の固体撮像装置。
（１５）
　更に、前記半導体基板の入射面側にカラーフィルタを有する
　前記（１）ないし（１４）のうちいずれか１つに記載の固体撮像装置。
（１６）
　半導体基板内の光入射面側に、画素毎に光電変換部を形成し、
　前記半導体基板の前記光電変換部よりも前記光入射面と反対側に、前記画素毎に電荷蓄積部を形成し、
　前記半導体基板の前記光入射面と反対面側に配線層を形成するとともに、前記半導体基板の前記光入射面と反対面から前記光電変換部に延在する縦型電極を形成し、
　前記光電変換部の周囲の少なくとも一部に配置された第１遮光膜を、前記半導体基板内の厚み方向に形成し、
　前記光電変換部と前記電荷蓄積部との間に、前記半導体基板の面方向に沿って第２遮光膜を形成し、
　前記第２遮光膜は、当該第２遮光膜の第１部分および第２部分を段階的に形成する
　固体撮像装置の製造方法。
（１７）
　前記第２遮光膜は、
　前記縦型電極の周囲に、前記第１部分を形成するための第１空洞部を形成し、前記第１空洞部に遮光材料を埋め込んだ後、前記第２部分を形成するための第２空洞部を形成し、前記第２空洞部に遮光材料を埋め込んで形成する
　前記（１６）に記載の固体撮像装置の製造方法。
（１８）
　前記第１遮光膜は、前記第１部分に連結された第１スリットと、前記第２部分に連結された第２スリットとに設けられている
　前記（１７）に記載の固体撮像装置の製造方法。
（１９）
　前記第１遮光膜および前記第２遮光膜は、
　前記第１スリットおよび前記第１空洞部を形成し、前記第１スリットおよび前記第１空洞部に前記遮光材料を埋め込んだ後、
　前記前記第２スリットおよび前記第２空洞部を形成し、前記第２スリットおよび前記第２空洞部に前記遮光材料を埋め込んで形成する
　前記（１８）に記載の固体撮像装置の製造方法。
（２０）
　光入射面を有する半導体基板と、
　前記半導体基板内の前記光入射面側に、画素毎に設けられた光電変換部と、
　前記半導体基板内の前記光電変換部より前記光入射面と反対側に、前記画素毎に設けられた電荷蓄積部と、
　前記半導体基板の前記光入射面と反対面側に設けられた配線層と、
　前記半導体基板の前記光入射面と反対面から前記光電変換部に延在する縦型電極と、
　前記光電変換部の周囲の少なくとも一部に、前記半導体基板の厚み方向に設けられた第１遮光膜と、
　前記光電変換部と前記電荷蓄積部との間に、前記半導体基板の面方向に設けられ、かつ、連続する第１部分および第２部分を含む第２遮光膜とを備え、
　前記第１部分と前記第２部分との間に段差を有する
　固体撮像装置。
　本出願は、日本国特許庁において２０１７年３月６日に出願された日本特許出願番号第２０１７－４１９６４号を基礎として優先権を主張するものであり、この出願の全ての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (20)

  1. 　光入射面を有する半導体基板と、
    　前記半導体基板内の前記光入射面側に、画素毎に設けられた光電変換部と、
    　前記半導体基板内の前記光電変換部より前記光入射面と反対側に、前記画素毎に設けられた電荷蓄積部と、
    　前記光電変換部に蓄積された信号電荷を前記電荷蓄積部に転送する第１転送トランジスタと、
    　前記半導体基板の前記光入射面と反対面側に設けられた配線層と、
    　前記半導体基板の前記光入射面と反対面から前記光電変換部に延在する、第１縦型電極および第２縦型電極と、
    　前記光電変換部の周囲の少なくとも一部に、前記半導体基板の厚み方向に設けられた第１遮光膜と、
    　前記光電変換部と前記電荷蓄積部との間に、前記半導体基板の面方向に設けられた第２遮光膜とを備え、
    　前記第１縦型電極と前記第２縦型電極は、前記画素の一辺の長さの半分以下の距離に隣接して配置されている
    　固体撮像装置。
  2. 　前記第１縦型電極および前記第２縦型電極は、同一の画素に設けられている
    　請求項１に記載の固体撮像装置。
  3. 　前記第１縦型電極は、前記第１転送トランジスタのゲート電極であり、
    　前記第２縦型電極は、前記光電変換部に蓄積された不要電荷を排出する排出トランジスタのゲート電極である
    　請求項２に記載の固体撮像装置。
  4. 　前記第１縦型電極および前記第２縦型電極は、互いに異なる画素に設けられている
    　請求項１に記載の固体撮像装置。
  5. 　前記第１縦型電極および前記第２縦型電極はともに、前記第１転送トランジスタのゲート電極である
    　請求項４に記載の固体撮像装置。
  6. 　更に、第２転送トランジスタと、
    　前記第２転送トランジスタにより、前記電荷蓄積部から信号電荷が転送される電荷電圧変換部とを有する
    　請求項１に記載の固体撮像装置。
  7. 　更に、前記電荷電圧変換部の電位をリセットするリセットトランジスタを有する
    　請求項６に記載の固体撮像装置。
  8. 　更に、前記電荷電圧変換部の電位の大きさに応じた信号を出力する増幅トランジスタを有する
    　請求項６に記載の固体撮像装置。
  9. 　更に、前記増幅トランジスタの出力を制御する選択トランジスタを有する
    　請求項８に記載の固体撮像装置。
  10. 　前記第１遮光膜は、前記光電変換部を囲んでいる
    　請求項１に記載の固体撮像装置。
  11. 　前記第１遮光膜は、前記電荷蓄積部の周囲にも設けられている
    　請求項１に記載の固体撮像装置。
  12. 　前記第１縦型電極および前記第２縦型電極は、前記第２遮光膜の開口に設けられている
    　請求項１に記載の固体撮像装置。
  13. 　更に、前記第２遮光膜の開口に、前記第２遮光膜の構成材料と異なる屈折率を有する埋込材を含む
    　請求項１２に記載の固体撮像装置。
  14. 　更に、前記第２遮光膜を用いた像面位相差画素を有する
    　請求項１に記載の固体撮像装置。
  15. 　更に、前記半導体基板の入射面側にカラーフィルタを有する
    　請求項１に記載の固体撮像装置。
  16. 　半導体基板内の光入射面側に、画素毎に光電変換部を形成し、
    　前記半導体基板の前記光電変換部よりも前記光入射面と反対側に、前記画素毎に電荷蓄積部を形成し、
    　前記半導体基板の前記光入射面と反対面側に配線層を形成するとともに、前記半導体基板の前記光入射面と反対面から前記光電変換部に延在する縦型電極を形成し、
    　前記光電変換部の周囲の少なくとも一部に配置された第１遮光膜を、前記半導体基板内の厚み方向に形成し、
    　前記光電変換部と前記電荷蓄積部との間に、前記半導体基板の面方向に沿って第２遮光膜を形成し、
    　前記第２遮光膜は、当該第２遮光膜の第１部分および第２部分を段階的に形成する
    　固体撮像装置の製造方法。
  17. 　前記第２遮光膜は、
    　前記縦型電極の周囲に、前記第１部分を形成するための第１空洞部を形成し、前記第１空洞部に遮光材料を埋め込んだ後、前記第２部分を形成するための第２空洞部を形成し、前記第２空洞部に遮光材料を埋め込んで形成する
    　請求項１６に記載の固体撮像装置の製造方法。
  18. 　前記第１遮光膜は、前記第１部分に連結された第１スリットと、前記第２部分に連結された第２スリットとに設けられている
    　請求項１７に記載の固体撮像装置の製造方法。
  19. 　前記第１遮光膜および前記第２遮光膜は、
    　前記第１スリットおよび前記第１空洞部を形成し、前記第１スリットおよび前記第１空洞部に前記遮光材料を埋め込んだ後、
    　前記前記第２スリットおよび前記第２空洞部を形成し、前記第２スリットおよび前記第２空洞部に前記遮光材料を埋め込んで形成する
    　請求項１８に記載の固体撮像装置の製造方法。
  20. 　光入射面を有する半導体基板と、
    　前記半導体基板内の前記光入射面側に、画素毎に設けられた光電変換部と、
    　前記半導体基板内の前記光電変換部より前記光入射面と反対側に、前記画素毎に設けられた電荷蓄積部と、
    　前記半導体基板の前記光入射面と反対面側に設けられた配線層と、
    　前記半導体基板の前記光入射面と反対面から前記光電変換部に延在する縦型電極と、
    　前記光電変換部の周囲の少なくとも一部に、前記半導体基板の厚み方向に設けられた第１遮光膜と、
    　前記光電変換部と前記電荷蓄積部との間に、前記半導体基板の面方向に設けられ、かつ、連続する第１部分および第２部分を含む第２遮光膜とを備え、
    　前記第１部分と前記第２部分との間に段差を有する
    　固体撮像装置。
PCT/JP2018/005052 2017-03-06 2018-02-14 固体撮像装置および固体撮像装置の製造方法 WO2018163732A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112018001158.5T DE112018001158T5 (de) 2017-03-06 2018-02-14 Festkörper-bildgebungsvorrichtung und herstellungsverfahren für festkörperbildgebungsvorrichtung
CN201880012812.4A CN110313067B (zh) 2017-03-06 2018-02-14 固态摄像装置和固态摄像装置的制造方法
US16/486,649 US10879280B2 (en) 2017-03-06 2018-02-14 Solid-state imaging device and method of manufacturing solid-state imaging device
KR1020197024599A KR102495391B1 (ko) 2017-03-06 2018-02-14 고체 촬상 장치 및 고체 촬상 장치의 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017041964A JP2018148039A (ja) 2017-03-06 2017-03-06 固体撮像装置および固体撮像装置の製造方法
JP2017-041964 2017-03-06

Publications (1)

Publication Number Publication Date
WO2018163732A1 true WO2018163732A1 (ja) 2018-09-13

Family

ID=63447720

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/005052 WO2018163732A1 (ja) 2017-03-06 2018-02-14 固体撮像装置および固体撮像装置の製造方法

Country Status (6)

Country Link
US (1) US10879280B2 (ja)
JP (1) JP2018148039A (ja)
KR (1) KR102495391B1 (ja)
CN (1) CN110313067B (ja)
DE (1) DE112018001158T5 (ja)
WO (1) WO2018163732A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020054545A1 (ja) * 2018-09-14 2020-03-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
WO2020195824A1 (ja) * 2019-03-28 2020-10-01 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
WO2021100675A1 (ja) * 2019-11-18 2021-05-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
WO2022181155A1 (ja) * 2021-02-26 2022-09-01 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
WO2023085132A1 (ja) * 2021-11-12 2023-05-19 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
WO2023223743A1 (ja) * 2022-05-17 2023-11-23 ソニーセミコンダクタソリューションズ株式会社 光検出素子

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7005331B2 (ja) * 2017-12-21 2022-01-21 キヤノン株式会社 撮像装置及び撮像システム
JP2019169668A (ja) * 2018-03-26 2019-10-03 ソニーセミコンダクタソリューションズ株式会社 撮像装置および撮像装置の製造方法
JP2021040048A (ja) * 2019-09-03 2021-03-11 ソニーセミコンダクタソリューションズ株式会社 撮像装置
EP4060740A4 (en) * 2019-11-13 2023-03-15 Sony Semiconductor Solutions Corporation SEMICONDUCTOR IMAGING ELEMENT AND METHOD OF MAKING IT
TW202133410A (zh) * 2019-12-02 2021-09-01 日商索尼半導體解決方案公司 攝像裝置及其製造方法以及電子機器
US11095843B2 (en) * 2019-12-02 2021-08-17 Sony Semiconductor Solutions Corporation Imaging devices and imaging apparatuses, and methods for the same
US20220399391A1 (en) * 2019-12-03 2022-12-15 Sony Semiconductor Solutions Corporation Imaging apparatus, manufacturing method thereof, and electronic equipment
WO2021111816A1 (ja) * 2019-12-06 2021-06-10 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法
JPWO2022085695A1 (ja) * 2020-10-20 2022-04-28
JP2022090951A (ja) * 2020-12-08 2022-06-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、調整方法及び電子機器
DE112022003027T5 (de) 2021-06-11 2024-03-28 Sony Semiconductor Solutions Corporation Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und elektronische ausrüstung

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013098446A (ja) * 2011-11-04 2013-05-20 Sony Corp 固体撮像素子、固体撮像素子の製造方法、及び、電子機器
WO2013088983A1 (ja) * 2011-12-12 2013-06-20 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法及び電子機器
JP2015153962A (ja) * 2014-02-18 2015-08-24 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
JP2015228388A (ja) * 2012-09-25 2015-12-17 ソニー株式会社 固体撮像装置、電子機器
JP2016103541A (ja) * 2014-11-27 2016-06-02 キヤノン株式会社 固体撮像装置
WO2016136486A1 (ja) * 2015-02-27 2016-09-01 ソニー株式会社 固体撮像装置及び電子機器
JP2016534557A (ja) * 2013-08-05 2016-11-04 アップル インコーポレイテッド 埋込み型光シールド及び垂直ゲートを有する画像センサ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518640B2 (en) * 1999-12-02 2003-02-11 Nikon Corporation Solid-state image sensor, production method of the same, and digital camera
JP2001160973A (ja) * 1999-12-02 2001-06-12 Nikon Corp 固体撮像素子及び電子カメラ
JP5053869B2 (ja) * 2008-01-10 2012-10-24 キヤノン株式会社 固体撮像装置、撮像システム、及び固体撮像装置の駆動方法
JP5161706B2 (ja) * 2008-08-27 2013-03-13 キヤノン株式会社 撮像装置及びその制御方法
JP4862878B2 (ja) * 2008-10-30 2012-01-25 ソニー株式会社 固体撮像装置、その製造方法および撮像装置
JP2015023250A (ja) 2013-07-23 2015-02-02 ソニー株式会社 固体撮像素子及びその駆動方法、並びに電子機器
JP2015095468A (ja) 2013-11-08 2015-05-18 ソニー株式会社 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
JP6572058B2 (ja) 2015-08-19 2019-09-04 オークマ株式会社 電動機の固定子

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013098446A (ja) * 2011-11-04 2013-05-20 Sony Corp 固体撮像素子、固体撮像素子の製造方法、及び、電子機器
WO2013088983A1 (ja) * 2011-12-12 2013-06-20 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法及び電子機器
JP2015228388A (ja) * 2012-09-25 2015-12-17 ソニー株式会社 固体撮像装置、電子機器
JP2016534557A (ja) * 2013-08-05 2016-11-04 アップル インコーポレイテッド 埋込み型光シールド及び垂直ゲートを有する画像センサ
JP2015153962A (ja) * 2014-02-18 2015-08-24 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
JP2016103541A (ja) * 2014-11-27 2016-06-02 キヤノン株式会社 固体撮像装置
WO2016136486A1 (ja) * 2015-02-27 2016-09-01 ソニー株式会社 固体撮像装置及び電子機器

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020054545A1 (ja) * 2018-09-14 2020-03-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
US20210327940A1 (en) * 2018-09-14 2021-10-21 Sony Semiconductor Solutions Corporation Solid-state imaging unit and electronic apparatus
TWI816863B (zh) * 2018-09-14 2023-10-01 日商索尼半導體解決方案公司 固態攝像裝置及電子機器
US12015041B2 (en) * 2018-09-14 2024-06-18 Sony Semiconductor Solutions Corporation Solid-state imaging unit and electronic apparatus
WO2020195824A1 (ja) * 2019-03-28 2020-10-01 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
EP3951876A4 (en) * 2019-03-28 2022-05-11 Sony Semiconductor Solutions Corporation IMAGE CAPTURE DEVICE AND ELECTRONIC DEVICE
WO2021100675A1 (ja) * 2019-11-18 2021-05-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
WO2022181155A1 (ja) * 2021-02-26 2022-09-01 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
WO2023085132A1 (ja) * 2021-11-12 2023-05-19 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
WO2023223743A1 (ja) * 2022-05-17 2023-11-23 ソニーセミコンダクタソリューションズ株式会社 光検出素子

Also Published As

Publication number Publication date
JP2018148039A (ja) 2018-09-20
US20200235146A1 (en) 2020-07-23
CN110313067B (zh) 2023-11-17
KR102495391B1 (ko) 2023-02-03
US10879280B2 (en) 2020-12-29
KR20190119050A (ko) 2019-10-21
CN110313067A (zh) 2019-10-08
DE112018001158T5 (de) 2019-12-05

Similar Documents

Publication Publication Date Title
WO2018163732A1 (ja) 固体撮像装置および固体撮像装置の製造方法
US11923385B2 (en) Solid-state imaging device and solid-state imaging apparatus
JPWO2017150167A1 (ja) 固体撮像素子
WO2020012824A1 (ja) 固体撮像素子および電子機器
WO2019220945A1 (ja) 撮像素子、電子機器
US12027562B2 (en) Imaging element and semiconductor element
US20230008784A1 (en) Solid-state imaging device and electronic device
WO2021124975A1 (ja) 固体撮像装置および電子機器
US20230224602A1 (en) Solid-state imaging device
US20240030250A1 (en) Solid-state imaging device and electronic apparatus
WO2020261817A1 (ja) 固体撮像素子、固体撮像素子の製造方法
US20220254823A1 (en) Imaging device
WO2019181466A1 (ja) 撮像素子、電子機器
WO2019239754A1 (ja) 固体撮像素子および固体撮像素子の製造方法ならびに電子機器
WO2017122537A1 (ja) 受光素子、受光素子の製造方法、撮像素子および電子機器
WO2019176302A1 (ja) 撮像素子および撮像素子の製造方法
US20240258357A1 (en) Semiconductor device, method of manufacturing semiconductor device, and electronic equipment
US20230170360A1 (en) Imaging apparatus and electronic device
US20220344390A1 (en) Organic cis image sensor
WO2023058352A1 (ja) 固体撮像装置
WO2022201839A1 (ja) 撮像素子及び撮像装置
WO2022158170A1 (ja) 光検出素子および電子機器
WO2024142640A1 (en) Optical element, photodetector, and electronic apparatus
US20240163587A1 (en) Imaging element and imaging device
WO2024057805A1 (ja) 撮像素子および電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18764641

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20197024599

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 18764641

Country of ref document: EP

Kind code of ref document: A1