WO2018123280A1

WO2018123280A1 - 光源装置、発光装置、および表示装置

Info

Publication number: WO2018123280A1
Application number: PCT/JP2017/040229
Authority: WO
Inventors: 優地橋; 菊地　健
Original assignee: ソニー株式会社
Priority date: 2016-12-27
Filing date: 2017-11-08
Publication date: 2018-07-05
Also published as: US10789878B2; JP2018106049A; US20200126473A1; CN110088824A; CN110088824B

Abstract

本開示の光源装置は、第１の端子、第２の端子、第３の端子、および第４の端子と、第１の端子から第２の端子への第１の経路の経路上に配置され、第１の型の第１の電極と、第２の端子に接続された第２の型の第２の電極とを有し、第１の基本色光を発する第１の発光素子と、第２の端子から第３の端子への第２の経路の経路上に配置され、第２の端子に接続された第１の型の第１の電極と、第２の型の第２の電極とを有し、第２の基本色光を発する第２の発光素子と、第２の端子から第４の端子への第３の経路の経路上に配置され、第２の端子に接続された第１の型の第１の電極と、第２の型の第２の電極とを有し、第３の基本色光を発する第３の発光素子とを備える。

Description

光源装置、発光装置、および表示装置

　本開示は、複数の色の光を発する光源装置、そのような光源装置を有する発光装置および表示装置に関する。

　発光装置では、しばしば、発光素子として発光ダイオードが用いられる。例えば、特許文献１には、複数の発光ダイオードを直列に接続した発光ダイオード点灯回路が開示されている。また、例えば、特許文献２には、互いに異なる色の光を発光可能な複数の発光ダイオードを用いた表示器が開示されている。

特開昭６２－２７５２９３号公報特開平７－１５２３３７号公報

　ところで、電子機器は、一般にコンパクトであることが望まれており、発光装置においても、コンパクトであることが期待される。

　コンパクトな構成を実現できる光源装置、発光装置、および表示装置を提供することが望ましい。

　本開示の一実施の形態における光源装置は、第１の端子、第２の端子、第３の端子、および第４の端子と、第１の発光素子と、第２の発光素子と、第３の発光素子とを備えている。第１の発光素子は、第１の端子から第２の端子への第１の経路の経路上に配置され、第１の型の第１の電極と、第２の端子に接続された第２の型の第２の電極とを有し、第１の基本色光を発するものである。第２の発光素子は、第２の端子から第３の端子への第２の経路の経路上に配置され、第２の端子に接続された第１の型の第１の電極と、第２の型の第２の電極とを有し、第２の基本色光を発するものである。第３の発光素子は、第２の端子から第４の端子への第３の経路の経路上に配置され、第２の端子に接続された第１の型の第１の電極と、第２の型の第２の電極とを有し、第３の基本色光を発するものである。

　本開示の一実施の形態における発光装置は、第１の発光素子と、第２の発光素子と、第３の発光素子と、第１のスイッチと、第２のスイッチと、第３のスイッチと、第１の電流源と、第２の電流源と、発光制御部とを備えている。第１の発光素子は、第１の端子から第２の端子への第１の経路の経路上に配置され、第１の型の第１の電極と、第２の端子に接続された第２の型の第２の電極とを有し、第１の基本色光を発するものである。第２の発光素子は、第２の端子から第３の端子への第２の経路の経路上に配置され、第２の端子に接続された第１の型の第１の電極と、第２の型の第２の電極とを有し、第２の基本色光を発するものである。第３の発光素子は、第２の端子から第４の端子への第３の経路の経路上に配置され、第２の端子に接続された第１の型の第１の電極と、第２の型の第２の電極とを有し、第３の基本色光を発するものである。第１のスイッチは、オン状態になることにより、第１の端子と第２の端子とを接続するものである。第２のスイッチは、オン状態になることにより、第２の端子と第３の端子とを接続するものである。第３のスイッチは、オン状態になることにより、第２の端子と第４の端子とを接続するものである。第１の電流源は、第３の端子に接続されるものである。第２の電流源は、第４の端子に接続されるものである。発光制御部は、第１のスイッチ、第２のスイッチ、および第３のスイッチの動作を制御するものである。

　本開示の一実施の形態における表示装置は、複数の発光装置を備えたものである。各発光装置は、第１の発光素子と、第２の発光素子と、第３の発光素子と、第１のスイッチと、第２のスイッチと、第３のスイッチと、第１の電流源と、第２の電流源と、発光制御部とを有している。第１の発光素子は、第１の端子から第２の端子への第１の経路の経路上に配置され、第１の型の第１の電極と、第２の端子に接続された第２の型の第２の電極とを有し、第１の基本色光を発するものである。第２の発光素子は、第２の端子から第３の端子への第２の経路の経路上に配置され、第２の端子に接続された第１の型の第１の電極と、第２の型の第２の電極とを有し、第２の基本色光を発するものである。第３の発光素子は、第２の端子から第４の端子への第３の経路の経路上に配置され、第２の端子に接続された第１の型の第１の電極と、第２の型の第２の電極とを有し、第３の基本色光を発するものである。第１のスイッチは、オン状態になることにより、第１の端子と第２の端子とを接続するものである。第２のスイッチは、オン状態になることにより、第２の端子と第３の端子とを接続するものである。第３のスイッチは、オン状態になることにより、第２の端子と第４の端子とを接続するものである。第１の電流源は、第３の端子に接続されるものである。第２の電流源は、第４の端子に接続されるものである。発光制御部は、第１のスイッチ、第２のスイッチ、および第３のスイッチの動作を制御するものである。

　本開示の一実施の形態における光源装置、発光装置、および表示装置では、第１の基本色光を発する第１の発光素子が、第１の端子から第２の端子への第１の経路の経路上に配置され、第２の基本色光を発する第２の発光素子が、第２の端子から第３の端子への第２の経路の経路上に配置され、第３の基本色光を発する第３の発光素子が、第２の端子から第４の端子への第３の経路の経路上に配置される。第１の発光素子の第２の電極は、第２の型の電極であり、第２の発光素子の第１の電極は、第１の型の電極であり、第３の発光素子の第１の電極は、第１の型の電極である。第１の発光素子の第２の電極、第２の発光素子の第１の電極、および第３の発光素子の第１の電極は、第２の端子に接続される。

　本開示の一実施の形態における光源装置、発光装置、および表示装置によれば、第１の経路の経路上に配置された第１の発光素子の第２の電極、第２の経路の経路上に配置された第２の発光素子の第１の電極、および第３の経路の経路上に配置された第３の発光素子の第１の電極を、第２の端子に接続するようにしたので、コンパクトな構成を実現できる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果があってもよい。

本開示の実施の形態に係る表示装置の一構成例を表すブロック図である。図１に示した画素の一構成例を表す回路図である。図２に示した信号生成部の一構成例を表すブロック図である。図３に示した信号生成部の一動作例を表すタイミング波形図である。図２に示した画素の一動作例を表す表である。図２に示した画素の一動作例を表す説明図である。図２に示した画素の他の動作例を表す説明図である。図２に示した画素の他の動作例を表す説明図である。図２に示した画素の他の動作例を表す説明図である。図２に示した画素の他の動作例を表す説明図である。図２に示した画素の他の動作例を表す説明図である。図２に示した画素の一動作例を表すタイミング波形図である。比較例に係る画素の一構成例を表す回路図である。他の比較例に係る画素の一構成例を表す回路図である。他の比較例に係る画素の一構成例を表す回路図である。変形例に係る光源部の一構成例を表す回路図である。他の変形例に係る光源部の一構成例を表す回路図である。他の変形例に係る光源部の一構成例を表す回路図である。他の変形例に係る光源部の一構成例を表す回路図である。他の変形例に係る表示装置の一構成例を表すブロック図である。図１５に示した画素の一構成例を表す回路図である。他の変形例に係る画素の一構成例を表す回路図である。図１７に示した信号生成部の一構成例を表すブロック図である。図１８に示した信号生成部の一動作例を表すタイミング波形図である。図１７に示した画素の一動作例を表すタイミング波形図である。

　以下、本開示の実施の形態について、図面を参照して詳細に説明する。

＜実施の形態＞
［構成例］
　図１は、一実施の形態に係る表示装置（表示装置１）の一構成例を表すものである。表示装置１は、発光素子を表示素子として用いた、いわゆる自発光型の表示装置である。なお、本開示の実施の形態に係る光源装置および発光装置は、本実施の形態により具現化されるので、併せて説明する。表示装置１は、画像信号処理部１１と、タイミング制御部１２と、走査線駆動部１３と、信号線駆動部１４と、制御信号生成部１５と、表示部１６とを備えている。

　画像信号処理部１１は、外部から供給される画像信号Ｓpicに対して所定の信号処理を行い、画像信号Ｓpic2を生成するものである。この所定の信号処理としては、例えば、ガンマ補正などが挙げられる。

　タイミング制御部１２は、外部から供給される同期信号Ｓsyncに基づいて、走査線駆動部１３、信号線駆動部１４、および制御信号生成部１５に対してそれぞれ制御信号を供給し、これらがお互いに同期して動作するように制御するものである。

　走査線駆動部１３は、タイミング制御部１２から供給された制御信号に従って、表示部１６の複数の走査線ＳＣＬ（後述）に対して走査信号Ｓscanを順次印加することにより、行単位で画素２０（後述）を順次選択するものである。

　信号線駆動部１４は、画像信号処理部１１から供給された画像信号Ｓpic2およびタイミング制御部１２から供給された制御信号に従って、画素電圧ＶsigRを含む複数の信号ＳsigR、画素電圧ＶsigGを含む複数の信号ＳsigG、および画素電圧ＶsigBを含む複数の信号ＳsigBを生成するものである。そして、信号線駆動部１４は、複数の信号ＳsigRを表示部１６の複数の信号線ＳＧＬＲ（後述）にそれぞれ印加し、複数の信号ＳsigGを複数の信号線ＳＧＬＧ（後述）にそれぞれ印加し、複数の信号ＳsigBを複数の信号線ＳＧＬＢ（後述）にそれぞれ印加することにより、走査線駆動部１３が選択した画素２０に対して画素電圧ＶsigR，ＶsigG，ＶsigBを供給するようになっている。

　制御信号生成部１５は、いわゆるのこぎり波形を有する制御信号Ｓsawを生成し、その制御信号Ｓsawを表示部１６の各画素２０（後述）に供給するものである。

　表示部１６は、信号ＳsigR，ＳsigG，ＳsigB、走査信号Ｓscan、および制御信号Ｓsawに基づいて画像を表示するものである。表示部１６は、マトリックス状に配置された複数の画素２０を有している。また、表示部１６は、行方向（図１における横方向）に延伸する複数の走査線ＳＣＬと、列方向（図１における縦方向）に延伸する複数の信号線ＳＧＬＲと、列方向に延伸する複数の信号線ＳＧＬＧと、列方向に延伸する複数の信号線ＳＧＬＢとを有している。走査線ＳＣＬの一端は、走査線駆動部１３に接続され、走査線駆動部１３により走査信号Ｓscanが印加される。信号線ＳＧＬＲ，ＳＧＬＧ，ＳＧＬＢの一端は信号線駆動部１４に接続されている。そして、信号線ＳＧＬＲは、信号線駆動部１４により画素電圧ＶsigRを含む信号ＳsigRが印加され、信号線ＳＧＬＧは、信号線駆動部１４により画素電圧ＶsigGを含む信号ＳsigGが印加され、信号線ＳＧＬＢは、信号線駆動部１４により画素電圧ＶsigBを含む信号ＳsigBが印加される。各画素２０は、走査線ＳＣＬおよび３本の信号線ＳＧＬＲ，ＳＧＬＧ，ＳＧＬＢに接続されている。

　図２は、画素２０の一構成例を表すものである。画素２０は、発光制御部３０と、トランジスタ２１Ｒ，２１Ｇ，２１Ｂ，２２，２３と、電流源２４，２５と、光源部４０とを有している。発光制御部３０、トランジスタ２１Ｒ，２１Ｇ，２１Ｂ，２２，２３、および電流源２４，２５は、例えば１つのチップ（画素チップ）で構成されるようになっている。なお、これに限定されるものではなく、例えば、複数（例えば４つ）の画素２０に係る発光制御部３０、トランジスタ２１Ｒ，２１Ｇ，２１Ｂ，２２，２３、および電流源２４，２５を、１つのチップで構成してもよい。また、光源部４０は、１つのチップ（光源チップ）で構成されるようになっている。

　発光制御部３０は、信号ＳsigR，ＳsigG，ＳsigB、走査信号Ｓscan、および制御信号Ｓsawに基づいて、信号ＰＷＭＲ，ＰＷＭＧ，ＰＷＭＢと、信号ＳＷＧ，ＳＷＢとを生成するものである。発光制御部３０は、信号生成部３１と、論理和回路３４，３５とを有している。

　信号生成部３１は、信号ＳsigR（画素電圧ＶsigR），ＳsigG（画素電圧ＶsigG），ＳsigB（画素電圧ＶsigB）、走査信号Ｓscan、および制御信号Ｓsawに基づいて、信号ＰＷＭＲ，ＰＷＭＧ，ＰＷＭＢを生成するものである。信号ＰＷＭＲは、画素電圧ＶsigRに応じたパルス幅ＰＷを有する信号であり、信号ＰＷＭＧは、画素電圧ＶsigGに応じたパルス幅ＰＷを有する信号であり、信号ＰＷＭＢは、画素電圧ＶsigBに応じたパルス幅ＰＷを有する信号である。

　図３は、信号生成部３１の一構成例を表すものである。信号生成部３１は、サンプルホールド回路３２Ｒ，３２Ｇ，３２Ｂと、コンパレータ３３Ｒ，３３Ｇ，３３Ｂとを有している。

　サンプルホールド回路３２Ｒは、走査信号Ｓscanに基づいて、信号ＳsigRに含まれる画素電圧ＶsigRをサンプリングし、サンプリングした画素電圧ＶsigRを維持するとともに、その画素電圧ＶsigRを出力するものである。サンプルホールド回路３２Ｇは、走査信号Ｓscanに基づいて、信号ＳsigGに含まれる画素電圧ＶsigGをサンプリングし、サンプリングした画素電圧ＶsigGを維持するとともに、その画素電圧ＶsigGを出力するものである。サンプルホールド回路３２Ｂは、走査信号Ｓscanに基づいて、信号ＳsigBに含まれる画素電圧ＶsigBをサンプリングし、サンプリングした画素電圧ＶsigBを維持するとともに、その画素電圧ＶsigBを出力するものである。

　コンパレータ３３Ｒは画素電圧ＶsigRと制御信号Ｓsawの電圧とを比較し、その比較結果を信号ＰＷＭＲとして出力するものである。コンパレータ３３Ｒの正入力端子には画素電圧ＶsigRが供給され、負入力端子には制御信号Ｓsawが供給されるようになっている。コンパレータ３３Ｇは画素電圧ＶsigGと制御信号Ｓsawの電圧とを比較し、その比較結果を信号ＰＷＭＧとして出力するものである。コンパレータ３３Ｇの正入力端子には画素電圧ＶsigGが供給され、負入力端子には制御信号Ｓsawが供給されるようになっている。コンパレータ３３Ｂは画素電圧ＶsigBと制御信号Ｓsawの電圧とを比較し、その比較結果を信号ＰＷＭＢとして出力するものである。コンパレータ３３Ｂの正入力端子には画素電圧ＶsigBが供給され、負入力端子には制御信号Ｓsawが供給されるようになっている。

　図４は、信号生成部３１の一動作例を表すものである。この図４は、信号ＳsigR、走査信号Ｓscan、および制御信号Ｓsawに基づいて信号ＰＷＭＲを生成する動作を示している。なお、信号ＳsigG、走査信号Ｓscan、および制御信号Ｓsawに基づいて信号ＰＷＭＧを生成する動作についても同様であり、信号ＳsigB、走査信号Ｓscan、および制御信号Ｓsawに基づいて信号ＰＷＭＢを生成する動作についても同様である。

　サンプルホールド回路３２Ｒは、信号ＳsigRに含まれる画素電圧ＶsigRをサンプリングし、サンプリングした画素電圧ＶsigRを維持する。そして、コンパレータ３３Ｒは画素電圧ＶsigRと制御信号Ｓsawの電圧とを比較する。画素電圧ＶsigRが制御信号Ｓsawの電圧よりも高い期間Ｐ１では、信号ＰＷＭＲは高レベルになり、画素電圧ＶsigRが制御信号Ｓsawの電圧よりも低い期間Ｐ２では、信号ＰＷＭＲは低レベルになる。信号ＰＷＭＲは高レベルになる期間Ｐ１の長さ（パルス幅ＰＷ）は、画素電圧ＶsigRに応じたものになる。すなわち、画素電圧ＶsigRが低いほど、信号ＰＷＭＲのパルス幅ＰＷは狭くなり、画素電圧ＶsigRが高いほど、信号ＰＷＭＲのパルス幅ＰＷは広くなる。

　このようにして、信号生成部３１は、信号ＳsigR、走査信号Ｓscan、および制御信号Ｓsawに基づいて、画素電圧ＶsigRに応じたパルス幅ＰＷを有する信号ＰＷＭＲを生成する。同様に、信号生成部３１は、信号ＳsigG、走査信号Ｓscan、および制御信号Ｓsawに基づいて、画素電圧ＶsigGに応じたパルス幅ＰＷを有する信号ＰＷＭＧを生成し、信号ＳsigB、走査信号Ｓscan、および制御信号Ｓsawに基づいて、画素電圧ＶsigBに応じたパルス幅ＰＷを有する信号ＰＷＭＢを生成するようになっている。

　論理和回路３４（図２）は、信号ＰＷＭＲと信号ＰＷＭＧとの論理和（ＯＲ）を求め、その結果を信号ＳＷＧとして出力するものである。論理和回路３５は、信号ＰＷＭＲと信号ＰＷＭＢとの論理和（ＯＲ）を求め、その結果を信号ＳＷＢとして出力するものである。

　トランジスタ２１Ｒ，２１Ｇ，２１Ｂは、Ｐ型のＭＯＳ（Metal Oxide Semiconductor）トランジスタである。トランジスタ２１Ｒのゲートには信号ＰＷＭＲが供給され、ソースには電源電圧ＶＤＤが供給され、ドレインはトランジスタ２１Ｇ，２１Ｂのソースおよび光源部４０の端子Ｔ２に接続される。トランジスタ２１Ｇのゲートには信号ＰＷＭＧが供給され、ソースは、トランジスタ２１Ｒのドレイン、トランジスタ２１Ｂのソース、および光源部４０の端子Ｔ２に接続され、ドレインはトランジスタ２２のドレインおよび光源部４０の端子Ｔ３に接続される。トランジスタ２１Ｂのゲートには信号ＰＷＭＢが供給され、ソースは、トランジスタ２１Ｒのドレイン、トランジスタ２１Ｇのソース、および光源部４０の端子Ｔ２に接続され、ドレインはトランジスタ２３のドレインおよび光源部４０の端子Ｔ４に接続される。

　トランジスタ２２，２３は、Ｎ型のＭＯＳトランジスタである。トランジスタ２２のゲートには信号ＳＷＧが供給され、ドレインはトランジスタ２１Ｇのドレインおよび光源部４０の端子Ｔ３に接続され、ソースは電流源２４の一端に接続される。トランジスタ２３のゲートには信号ＳＷＢが供給され、ドレインはトランジスタ２１Ｂのドレインおよび光源部４０の端子Ｔ４に接続され、ソースは電流源２５の一端に接続される。

　電流源２４は、一端から他端に所定の電流ＩＧを流す、いわゆる定電流源である。電流源２４の一端はトランジスタ２２のソースに接続され、他端は接地される。電流源２５は、一端から他端に所定の電流ＩＢを流す、いわゆる定電流源である。電流源２５の一端はトランジスタ２３のソースに接続され、他端は接地される。

　光源部４０は、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の光を発するものである。光源部４０は、４つの端子Ｔ１～Ｔ４を有している。端子Ｔ１には電源電圧ＶＤＤが供給され、端子Ｔ２はトランジスタ２１Ｒのドレインおよびトランジスタ２１Ｇ，２１Ｂのソースに接続され、端子Ｔ３はトランジスタ２１Ｇ，２２のドレインに接続され、端子Ｔ４はトランジスタ２１Ｂ，２３のドレインに接続される。

　光源部４０は、３つの発光素子４１（発光素子４１Ｒ，４１Ｇ，４１Ｂ）を有している。発光素子４１Ｒは、赤色（Ｒ）の光を発するものであり、発光素子４１Ｇは、緑色（Ｇ）の光を発するものであり、発光素子４１Ｂは、青色（Ｂ）の光を発するものである。発光素子４１Ｒ，４１Ｇ，４１Ｂは、例えば、発光ダイオードを用いて構成することができる。なお、これに限定されるものではなく、例えば、有機ＥＬ（Electro Luminescence）素子を用いて構成してもよい。

　発光素子４１Ｒのアノードは端子Ｔ１に接続され、カソードは発光素子４１Ｇ，４１Ｂのアノードおよび端子Ｔ２に接続される。発光素子４１Ｇのアノードは、発光素子４１Ｒのカソード、発光素子４１Ｂのアノード、および端子Ｔ２に接続され、カソードは端子Ｔ３に接続される。発光素子４１Ｂのアノードは、発光素子４１Ｒのカソード、発光素子４１Ｇのアノード、および端子Ｔ２に接続され、カソードは端子Ｔ４に接続される。

　この例では、発光素子４１Ｒは、発光効率が、発光素子４１Ｇ，４１Ｂの発光効率よりも低いものである。言い換えれば、発光素子４１Ｒが所定の輝度で発光するために必要な駆動電流は、発光素子４１Ｇ，４１Ｂが所定の輝度で発光するために必要な駆動電流よりも多い。光源部４０では、３つの発光素子４１Ｒ，４１Ｇ，４１Ｂのうちの、発光効率が低い発光素子４１（この例では発光素子４１Ｒ）を、端子Ｔ１から端子Ｔ２への経路上に配置している。

　発光素子４１Ｒおよびトランジスタ２１Ｒは並列接続される。具体的には、発光素子４１Ｒのアノードは、トランジスタ２１Ｒのソースに接続され、発光素子４１Ｒのカソードは、トランジスタ２１Ｒのドレインに接続される。これにより、例えば、トランジスタ２１Ｒがオフ状態になると、発光素子４１Ｒに電流ＩＧ，ＩＢの合成電流が流れて、発光素子４１Ｒは発光する。また、トランジスタ２１Ｒがオン状態になると、トランジスタ２１Ｒに電流ＩＧ，ＩＢの合成電流が流れて、発光素子４１Ｒは消光するようになっている。

　同様に、発光素子４１Ｇおよびトランジスタ２１Ｇは並列接続される。具体的には、発光素子４１Ｇのアノードは、トランジスタ２１Ｇのソースに接続され、発光素子４１Ｇのカソードは、トランジスタ２１Ｇのドレインに接続される。これにより、例えば、トランジスタ２１Ｇがオフ状態になると、発光素子４１Ｇに電流ＩＧが流れて発光素子４１Ｇは発光する。また、トランジスタ２１Ｇがオン状態になると、トランジスタ２１Ｇに電流ＩＧが流れて、発光素子４１Ｇは消光するようになっている。

　また、発光素子４１Ｂおよびトランジスタ２１Ｂは並列接続される。具体的には、発光素子４１Ｂのアノードは、トランジスタ２１Ｂのソースに接続され、発光素子４１Ｂのカソードは、トランジスタ２１Ｂのドレインに接続される。これにより、例えば、トランジスタ２１Ｂがオフ状態になると、発光素子４１Ｂに電流ＩＢが流れて発光素子４１Ｂは発光する。また、トランジスタ２１Ｂがオン状態になると、トランジスタ２１Ｂに電流ＩＢが流れて、発光素子４１Ｂは消光するようになっている。

　この構成により、画素２０では、パルス幅変調により、発光素子４１Ｒ，４１Ｇ，４１Ｂが個別に駆動される。具体的には、発光制御部３０は、画素電圧ＶsigRに応じたパルス幅ＰＷを有する信号ＰＷＭＲ、画素電圧ＶsigGに応じたパルス幅ＰＷを有する信号ＰＷＭＧ、および画素電圧ＶsigBに応じたパルス幅ＰＷを有する信号ＰＷＭＢを生成する。そして、発光素子４１Ｒが、信号ＰＷＭＲに応じて発光し、発光素子４１Ｇが、信号ＰＷＭＧに応じて発光し、発光素子４１Ｂが、信号ＰＷＭＢに応じて発光するようになっている。

　ここで、発光素子４１Ｒは、本開示における「第１の発光素子」の一具体例に対応する。発光素子４１Ｇは、本開示における「第２の発光素子」の一具体例に対応する。発光素子４１Ｂは、本開示における「第３の発光素子」の一具体例に対応する。端子Ｔ１は、本開示における「第１の端子」の一具体例に対応する。端子Ｔ２は、本開示における「第２の端子」の一具体例に対応する。端子Ｔ３は、本開示における「第３の端子」の一具体例に対応する。端子Ｔ４は、本開示における「第４の端子」の一具体例に対応する。トランジスタ２１Ｒは、本開示における「第１のスイッチ」の一具体例に対応する。トランジスタ２１Ｇは、本開示における「第２のスイッチ」の一具体例に対応する。トランジスタ２１Ｂは、本開示における「第３のスイッチ」の一具体例に対応する。トランジスタ２２は、本開示における「第４のスイッチ」の一具体例に対応する。トランジスタ２３は、本開示における「第５のスイッチ」の一具体例に対応する。電流源２４は、本開示における「第１の電流源」の一具体例に対応する。電流源２５は、本開示における「第２の電流源」の一具体例に対応する。信号線駆動部１４は、本開示における「駆動部」の一具体例に対応する。

［動作および作用］
　続いて、本実施の形態の表示装置１の動作および作用について説明する。

（全体動作概要）
　まず、図１，２を参照して、表示装置１の全体動作概要を説明する。画像信号処理部１１は、外部から供給される画像信号Ｓpicに対して所定の信号処理を行い、画像信号Ｓpic2を生成する。タイミング制御部１２は、外部から供給される同期信号Ｓsyncに基づいて、走査線駆動部１３、信号線駆動部１４、および制御信号生成部１５に対してそれぞれ制御信号を供給し、これらがお互いに同期して動作するように制御する。走査線駆動部１３は、タイミング制御部１２から供給された制御信号に従って、表示部１６の複数の走査線ＳＣＬに対して走査信号Ｓscanを順次印加することにより、行単位で画素２０を順次選択する。信号線駆動部１４は、画像信号処理部１１から供給された画像信号Ｓpic2およびタイミング制御部１２から供給された制御信号に従って、各画素２０の発光輝度を示す画素電圧Ｖsig（画素電圧ＶsigR，ＶsigG，ＶsigB）を含む複数の信号Ｓsigを生成する。そして、信号線駆動部１４は、この複数の信号Ｓsigを、表示部１６の複数の信号線ＳＧＬにそれぞれ印加する。これにより、信号線駆動部１４は、走査線駆動部１３が選択した画素２０に対して画素電圧Ｖsigを供給する。制御信号生成部１５は、いわゆるのこぎり波形を有する制御信号Ｓsawを生成し、その制御信号Ｓsawを表示部１６に供給する。表示部１６は、信号Ｓsig、走査信号Ｓscan、および制御信号Ｓsawに基づいて画像を表示する。

（詳細動作）
　各画素２０では、信号生成部３１は、信号ＳsigR，ＳsigG、ＳsigB、走査信号Ｓscan、および制御信号Ｓsawに基づいて、信号ＰＷＭＲ，ＰＷＭＧ，ＰＷＭＢを生成する。トランジスタ２１Ｒは、信号ＰＷＭＲに基づいてオンオフし、トランジスタ２１Ｇは、信号ＰＷＭＧに基づいてオンオフし、トランジスタ２１Ｂは、信号ＰＷＭＢに基づいてオンオフする。また、論理和回路３４，３５は、信号ＰＷＭＲ，ＰＷＭＧ，ＰＷＭＲに基づいて信号ＳＷＧ，ＳＷＢを生成する。トランジスタ２２は、信号ＳＷＧに基づいてオンオフし、トランジスタ２３は、信号ＳＷＢに基づいてオンオフする。そして、光源部４０の発光素子４１Ｒ，４１Ｇ，４１Ｂは、トランジスタ２１Ｒ，２１Ｇ，２１Ｂ，２２，２３のオンオフに基づいて、それぞれ発光または消光する。

　図５は、信号ＰＷＭＲ，ＰＷＭＧ，ＰＷＭＢに基づくトランジスタ２１Ｒ，２１Ｇ，２１Ｂおよび発光素子４１Ｒ，４１Ｇ，４１Ｂの動作を表すものである。この図５において、“Ｈ”は信号が高レベルであることを示し、“Ｌ”は信号が低レベルであること示す。また、“ＯＦＦ”はトランジスタがオフ状態であることを示し、“ＯＮ”はトランジスタがオン状態であることを示す。また、“発光”は発光素子が発光していることを示し、“消光”は発光素子が消光していることを示す。図６Ａ～６Ｆは、画素２０における動作状態を模式的に表すものである。

　図５に示したように、信号ＰＷＭＲ，ＰＷＭＧ，ＰＷＭＢが“ＨＨＨ”である場合には、信号ＳＷＧ，ＳＷＢは“ＨＨ”になる。これにより、トランジスタ２２，２３はオン状態になり、トランジスタ２１Ｒ，２１Ｇ，２１Ｂはオフ状態になる。この場合には、図６Ａに示したように、発光素子４１Ｒ、発光素子４１Ｇ、トランジスタ２２、電流源２４の順に電流ＩＧが流れるとともに、発光素子４１Ｒ、発光素子４１Ｂ、トランジスタ２３、電流源２５の順に電流ＩＢが流れる。これにより、発光素子４１Ｒには、電流ＩＧおよび電流ＩＢの合計電流が流れ、発光素子４１Ｇには電流ＩＧが流れ、発光素子４１Ｂには電流ＩＢが流れる。その結果、発光素子４１Ｒ，４１Ｇ，４１Ｂがそれぞれ発光する。

　信号ＰＷＭＲ，ＰＷＭＧ，ＰＷＭＢが“ＨＨＬ”である場合には、信号ＳＷＧ，ＳＷＢは“ＨＨ”になる。これにより、トランジスタ２１Ｂ，２２，２３はオン状態になり、トランジスタ２１Ｒ，２１Ｇはオフ状態になる。この場合には、図６Ｂに示したように、発光素子４１Ｒ、発光素子４１Ｇ、トランジスタ２２、電流源２４の順に電流ＩＧが流れるとともに、発光素子４１Ｒ、トランジスタ２１Ｂ、トランジスタ２３、電流源２５の順に電流ＩＢが流れる。これにより、発光素子４１Ｒには、電流ＩＧおよび電流ＩＢの合計電流が流れ、発光素子４１Ｇには電流ＩＧが流れ、発光素子４１Ｂには電流は流れない。その結果、発光素子４１Ｒ，４１Ｇがそれぞれ発光し、発光素子４１Ｂが消光する。

　信号ＰＷＭＲ，ＰＷＭＧ，ＰＷＭＢが“ＨＬＨ”である場合には、信号ＳＷＧ，ＳＷＢは“ＨＨ”になる。これにより、トランジスタ２１Ｇ，２１Ｂ，２２，２３はオン状態になり、トランジスタ２１Ｒはオフ状態になる。この場合には、発光素子４１Ｒには、電流ＩＧおよび電流ＩＢの合計電流が流れ、発光素子４１Ｂには電流ＩＢが流れ、発光素子４１Ｇには電流は流れない。その結果、発光素子４１Ｒ，４１Ｂがそれぞれ発光し、発光素子４１Ｇが消光する。

　信号ＰＷＭＲ，ＰＷＭＧ，ＰＷＭＢが“ＨＬＬ”である場合には、信号ＳＷＧ，ＳＷＢは“ＨＨ”になる。これにより、トランジスタ２１Ｇ，２２，２３はオン状態になり、トランジスタ２１Ｒ，２１Ｂはオフ状態になる。この場合には、図６Ｃに示したように、発光素子４１Ｒ、トランジスタ２１Ｇ、トランジスタ２２、電流源２４の順に電流ＩＧが流れるとともに、発光素子４１Ｒ、トランジスタ２１Ｂ、トランジスタ２３、電流源２５の順に電流ＩＢが流れる。これにより、発光素子４１Ｒには電流ＩＧおよび電流ＩＢの合計電流が流れ、発光素子４１Ｇ，４１Ｂには電流は流れない。その結果、発光素子４１Ｒが発光し、発光素子４１Ｇ，４１Ｂがそれぞれ消光する。

　信号ＰＷＭＲ，ＰＷＭＧ，ＰＷＭＢが“ＬＨＨ”である場合には、信号ＳＷＧ，ＳＷＢは“ＨＨ”になる。これにより、トランジスタ２１Ｒ，２２，２３はオン状態になり、トランジスタ２１Ｇ，２１Ｂはオフ状態になる。この場合には、図６Ｄに示したように、トランジスタ２１Ｒ、発光素子４１Ｇ、トランジスタ２２、電流源２４の順に電流ＩＧが流れるとともに、トランジスタ２１Ｒ、発光素子４１Ｂ、トランジスタ２３、電流源２５の順に電流ＩＢが流れる。これにより、発光素子４１Ｇには電流ＩＧが流れ、発光素子４１Ｂには電流ＩＢが流れ、発光素子４１Ｒには電流は流れない。その結果、発光素子４１Ｇ，４１Ｂがそれぞれ発光し、発光素子４１Ｒが消光する。

　信号ＰＷＭＲ，ＰＷＭＧ，ＰＷＭＢが“ＬＨＬ”である場合には、信号ＳＷＧ，ＳＷＢは“ＨＬ”になる。これにより、トランジスタ２１Ｒ，２１Ｂ，２２はオン状態になり、トランジスタ２１Ｇ，２３はオフ状態になる。この場合には、図６Ｅに示したように、トランジスタ２１Ｒ、発光素子４１Ｇ、トランジスタ２２、電流源２４の順に電流ＩＧが流れる。これにより、発光素子４１Ｇには電流ＩＧが流れ、発光素子４１Ｒ，４１Ｂには電流は流れない。その結果、発光素子４１Ｇが発光し、発光素子４１Ｒ，４１Ｂがそれぞれ消光する。

　信号ＰＷＭＲ，ＰＷＭＧ，ＰＷＭＢが“ＬＬＨ”である場合には、信号ＳＷＧ，ＳＷＢは“ＬＨ”になる。これにより、トランジスタ２１Ｒ，２１Ｇ，２３はオン状態になり、トランジスタ２１Ｂ，２２はオフ状態になる。この場合には、発光素子４１Ｂには電流ＩＢが流れ、発光素子４１Ｒ，４１Ｇには電流は流れない。その結果、発光素子４１Ｂが発光し、発光素子４１Ｒ，４１Ｇがそれぞれ消光する。

　信号ＰＷＭＲ，ＰＷＭＧ，ＰＷＭＢが“ＬＬＬ”である場合には、信号ＳＷＧ，ＳＷＢは“ＬＬ”になる。これにより、トランジスタ２１Ｒ，２１Ｇ，２１Ｂはオン状態になり、トランジスタ２２，２３はオフ状態になる。この場合には、図６Ｆに示したように、電流は流れないので、発光素子４１Ｒ，４１Ｇ，４１Ｂがそれぞれ消光する。

　このように、画素２０では、信号ＰＷＭＲが“Ｈ”である場合には、トランジスタ２１Ｒがオフ状態になるため、発光素子４１Ｒに電流ＩＧ，ＩＢの合成電流が流れ、発光素子４１Ｒが発光する。また、信号ＰＷＭＧが“Ｈ”である場合には、トランジスタ２１Ｇがオフ状態になるため、発光素子４１Ｇに電流ＩＧが流れ、発光素子４１Ｇが発光する。信号ＰＷＭＢが“Ｈ”である場合には、トランジスタ２１Ｂがオフ状態になるため、発光素子４１Ｂに電流ＩＢが流れ、発光素子４１Ｂが発光する。

　また、画素２０では、信号ＰＷＭＲ，ＰＷＭＧがともに“Ｌ”である場合には、トランジスタ２２をオフ状態にした。すなわち、この場合には、トランジスタ２１Ｒ，２１Ｇがともにオン状態になり、発光素子４１Ｒ，４１Ｇがともに消光する。よって、このように、発光素子４１Ｒ，４１Ｇがともに消光する場合には、トランジスタ２２をオフ状態にすることにより、電流ＩＧが流れないようにすることができ、その結果、消費電力を低減することができる。

　同様に、画素２０では、信号ＰＷＭＲ，ＰＷＭＢがともに“Ｌ”である場合には、トランジスタ２３をオフ状態にした。すなわち、この場合には、トランジスタ２１Ｒ，２１Ｂがともにオン状態になり、発光素子４１Ｒ，４１Ｂがともに消光する。よって、このように、発光素子４１Ｒ，４１Ｂがともに消光する場合には、トランジスタ２３をオフ状態にすることにより、電流ＩＢが流れないようにすることができ、その結果、消費電力を低減することができる。

　このようにして、発光素子４１Ｒ，４１Ｇ，４１Ｂは、信号ＰＷＭＲ，ＰＷＭＧ，ＰＷＭＢに基づいて、個別に駆動される。

　画素２０では、パルス幅変調により、発光素子４１Ｒ，４１Ｇ，４１Ｂが個別に駆動される。具体的には、発光制御部３０は、画素電圧ＶsigRに応じたパルス幅ＰＷを有する信号ＰＷＭＲ、画素電圧ＶsigGに応じたパルス幅ＰＷを有する信号ＰＷＭＧ、および画素電圧ＶsigBに応じたパルス幅ＰＷを有する信号ＰＷＭＢを生成する。そして、発光素子４１Ｒ，４１Ｇ，４１Ｂは、これらの信号ＰＷＭＲ，ＰＷＭＧ，ＰＷＭＢに基づいて、パルス幅変調により個別に駆動される。

　図７は、画素２０の一動作例を表すものであり、（Ａ）は信号ＰＷＭＲの波形を示し、（Ｂ）は信号ＰＷＭＧの波形を示し、（Ｃ）は信号ＰＷＭＢの波形を示し、（Ｄ）は信号ＳＷＧの波形を示し、（Ｅ）は信号ＳＷＢの波形を示し、（Ｆ）は発光素子４１Ｒの動作を示し、（Ｇ）は発光素子４１Ｇの動作を示し、（Ｈ）は発光素子４１Ｂの動作を示す。図７（Ｆ）～（Ｈ）において、白色は発光素子が発光していることを示し、黒色は発光素子が消光していることを示す。

　この例では、タイミングｔ１において、発光制御部３０の信号生成部３１は、信号ＰＷＭＲを低レベルから高レベルに遷移させ、信号ＰＷＭＧを低レベルから高レベルに遷移させ、信号ＰＷＭＢを低レベルから高レベルに遷移させる（図７（Ａ）～（Ｃ））。また、発光制御部３０の論理和回路３４は、信号ＰＷＭＲ，ＰＷＭＧの遷移に応じて、信号ＳＷＧを低レベルから高レベルに遷移させ、論理和回路３５は、信号ＰＷＭＲ，ＰＷＭＢの遷移に応じて、信号ＳＷＢを低レベルから高レベルに遷移させる（図７（Ｄ），（Ｅ））。これにより、タイミングｔ１～ｔ２の期間では、発光素子４１Ｒ，４１Ｇ，４１Ｂがそれぞれ発光する（図７（Ｆ）～（Ｈ））。

　次に、タイミングｔ２において、信号生成部３１は、信号ＰＷＭＢを高レベルから低レベルに遷移させる（図７（Ｃ））。これにより、タイミングｔ２～ｔ３の期間では、発光素子４１Ｒ，４１Ｇがそれぞれ発光し、発光素子４１Ｂが消光する（図７（Ｆ）～（Ｈ））。

　次に、タイミングｔ３において、信号生成部３１は、信号ＰＷＭＲを高レベルから低レベルに遷移させる（図７（Ａ））。また、論理和回路３５は、この信号ＰＷＭＲの遷移に応じて、信号ＳＷＢを高レベルから低レベルに遷移させる（図７（Ｅ））。これにより、タイミングｔ３～ｔ４の期間では、発光素子４１Ｇが発光し、発光素子４１Ｒ，４１Ｂがそれぞれ消光する（図７（Ｆ）～（Ｈ））。

　次に、タイミングｔ４において、信号生成部３１は、信号ＰＷＭＧを高レベルから低レベルに遷移させる（図７（Ｂ））。また、論理和回路３４は、この信号ＰＷＭＧの遷移に応じて、信号ＳＷＧを高レベルから低レベルに遷移させる（図７（Ｄ））。これにより、タイミングｔ４～ｔ５の期間では、発光素子４１Ｒ，４１Ｇ，４１Ｂがそれぞれ消光する（図７（Ｆ）～（Ｈ））。

　このようにして、発光素子４１Ｒ，４１Ｇ，４１Ｂは、信号ＰＷＭＲ，ＰＷＭＧ，ＰＷＭＢに基づいて、パルス幅変調により個別に駆動される。

　表示装置１では、図２に示したように、光源部４０において、４つの端子Ｔ１～Ｔ４を設け、端子Ｔ１から端子Ｔ２への経路上に発光素子４１Ｒを設け、端子Ｔ２から端子Ｔ３への経路上に発光素子４１Ｇを設け、端子Ｔ２から端子Ｔ４への経路上に発光素子４１Ｂを設けた。このように、表示装置１では、光源部４０の端子の数を４つにしたので、以下に比較例と対比して説明するように、光源チップ（光源部４０）と画素チップとの間の配線をシンプルにすることができ、その結果、画素２０をコンパクトにすることができる。これにより、例えば、表示装置１の解像度を高くすることができ、画質を高めることができる。また、光源チップ（光源部４０）と画素チップとの間の配線の寄生容量を小さくすることができるので、発光素子４１Ｒ，４１Ｇ，４１Ｂを速い動作速度で駆動することができるため、表示装置１の画質を高めることができる。

　また、表示装置１では、トランジスタ２２を設け、発光素子４１Ｒ，４１Ｇがともに発光しない場合には、トランジスタ２２をオフするようにしたので、消費電力を低減することができる。同様に、表示装置１では、トランジスタ２３を設け、発光素子４１Ｒ，４１Ｂがともに発光しない場合には、トランジスタ２３をオフするようにしたので、消費電力を低減することができる。

　また、表示装置１では、光源部４０において、端子Ｔ１から端子Ｔ２への経路上に、発光素子４１Ｒ，４１Ｇ，４１Ｂのうちの発光効率が低い発光素子４１（この例では発光素子４１Ｒ）を配置したので、表示装置１の画質を高めることができる。すなわち、端子Ｔ１から端子Ｔ２への経路には、２つの電流源２４，２５により生成された電流の合計電流が流れるため、発光素子４１を端子Ｔ１から端子Ｔ２への経路上に配置した場合には、その発光素子４１を他の経路上に配置した場合に比べて高い輝度で発光する。よって、発光素子４１を端子Ｔ１から端子Ｔ２への経路上に配置した場合の、この発光素子４１の発光期間の長さは、この発光素子４１を他の経路上に配置した場合の発光期間の長さに比べて短くなる。特に、端子Ｔ１から端子Ｔ２への経路上に、発光効率が高い発光素子４１を配置した場合には、この発光素子４１の発光期間の長さはさらに短くなってしまう。例えば、発光期間の長さが極端に短い場合には、その発光素子４１は適切に発光できないおそれがあり、この場合には表示装置１の画質が低下してしまうおそれがある。一方、表示装置１では、端子Ｔ１から端子Ｔ２への経路上に、発光素子４１Ｒ，４１Ｇ，４１Ｂのうちの発光効率が低い発光素子４１（この例では発光素子４１Ｒ）を配置したので、端子Ｔ１から端子Ｔ２への経路上に配置された発光素子４１の発光期間の長さを確保することができるため、表示装置１の画質を高めることができる。

（比較例）
　次に、いくつかの比較例と対比して、本実施の形態の作用を説明する。

　図８は、第１の比較例に係る表示装置５の画素５０の一構成例を表すものである。画素５０は、発光制御部５１と、トランジスタ５２Ｒ，５２Ｇ，５２Ｂ，５３～５５と、電流源５６～５８と、光源部５９とを有している。

　発光制御部５１は、信号ＳsigR，ＳsigG，ＳsigB、走査信号Ｓscan、および制御信号Ｓsawに基づいて、信号ＰＷＭＲ，ＰＷＭＧ，ＰＷＭＢと、信号ＳＷＲ，ＳＷＧ，ＳＷＢとを生成するものである。

　トランジスタ５２Ｒ，５２Ｇ，５２Ｂは、Ｐ型のＭＯＳトランジスタである。トランジスタ５２Ｒのゲートには信号ＰＷＭＲが供給され、ソースには電源電圧ＶＤＤが供給され、ドレインはトランジスタ５３のドレインおよび光源部５９の端子Ｔ１４に接続される。トランジスタ５２Ｇのゲートには信号ＰＷＭＧが供給され、ソースには電源電圧ＶＤＤが供給され、ドレインはトランジスタ５４のドレインおよび光源部５９の端子Ｔ１５に接続される。トランジスタ５２Ｂのゲートには信号ＰＷＭＢが供給され、ソースには電源電圧ＶＤＤが供給され、ドレインはトランジスタ５５のドレインおよび光源部５９の端子Ｔ１６に接続される。

　トランジスタ５３～５５は、Ｎ型のＭＯＳトランジスタである。トランジスタ５３のゲートには信号ＳＷＲが供給され、ドレインはトランジスタ５２Ｒのドレインおよび光源部５９の端子Ｔ１４に接続され、ソースは電流源５６の一端に接続される。トランジスタ５４のゲートには信号ＳＷＧが供給され、ドレインはトランジスタ５２Ｇのドレインおよび光源部５９の端子Ｔ１５に接続され、ソースは電流源５７の一端に接続される。トランジスタ５５のゲートには信号ＳＷＢが供給され、ドレインはトランジスタ５２Ｂのドレインおよび光源部５９の端子Ｔ１６に接続され、ソースは電流源５８の一端に接続される。

　電流源５６は、一端から他端に所定の電流ＩＲを流す、いわゆる定電流源であり、一端はトランジスタ５３のソースに接続され、他端は接地される。電流源５７は、一端から他端に所定の電流ＩＧを流す、いわゆる定電流源であり、一端はトランジスタ５４のソースに接続され、他端は接地される。電流源５８は、一端から他端に所定の電流ＩＢを流す、いわゆる定電流源であり、一端はトランジスタ５５のソースに接続され、他端は接地される。

　光源部５９は、６つの端子Ｔ１１～Ｔ１６を有している。端子Ｔ１１～Ｔ１３には電源電圧ＶＤＤが供給され、端子Ｔ１４はトランジスタ５２Ｒ，５３のドレインに接続され、端子Ｔ１５はトランジスタ５２Ｇ，５４のドレインに接続され、端子Ｔ１６はトランジスタ５２Ｂ，５５のドレインに接続される。光源部５９は、３つの発光素子５９Ｒ，５９Ｇ，５９Ｂを有している。発光素子５９Ｒのアノードは端子Ｔ１１に接続され、カソードは端子Ｔ１４に接続される。発光素子５９Ｇのアノードは端子Ｔ１２に接続され、カソードは端子Ｔ１５に接続される。発光素子５９Ｂのアノードは端子Ｔ１３に接続され、カソードは端子Ｔ１６に接続される。光源部５９は、１つのチップ（光源チップ）で構成される。

　この比較例に係る表示装置５では、３つの発光素子５９Ｒ，５９Ｇ，５９Ｂに対応して、３つの電流源５６，５７，５８を設けたので、消費電力が大きくなるおそれがある。また、光源部５９は、６つの端子Ｔ１１～Ｔ１６を有するので、光源チップと画素チップとの間の配線が複雑になるおそれがある。

　一方、実施の形態に係る表示装置１では、２つの電流源２４，２５で済むため、消費電力を抑えることができる。また、表示装置１では、光源部４０の端子の数を４つにしたので、光源チップと画素チップとの間の配線をシンプルにすることができ、画素２０をコンパクトにすることができる。その結果、表示装置１では、上述したように、例えば画質を高めることができる。

　図９は、第２の比較例に係る表示装置６の画素６０の一構成例を表すものである。この画素６０は、画素２つ分の機能を有するものである。画素６０は、発光制御部６１と、トランジスタ６２Ｒ，６２Ｇ，６２Ｂと、光源部６９とを有している。

　発光制御部６１は、信号ＳsigR，ＳsigG，ＳsigB、走査信号Ｓscan、および制御信号Ｓsawに基づいて、信号ＰＷＭＲ１，ＰＷＭＧ１，ＰＷＭＢ１と、信号ＰＷＭＲ２，ＰＷＭＧ２，ＰＷＭＢ２と、信号ＳＷＲ，ＳＷＧ，ＳＷＢとを生成するものである。具体的には、発光制御部６１は、走査信号Ｓscanに基づいて、信号ＳsigRに含まれる画素電圧ＶsigR1、信号ＳsigGに含まれる画素電圧ＶsigG1、および信号ＳsigBに含まれる画素電圧ＶsigB1をサンプリングし、画素電圧ＶsigR1，ＶsigG1，ＶsigB1および制御信号Ｓsawに基づいて、画素電圧ＶsigR1に応じたパルス幅ＰＷを有する信号ＰＷＭＲ１、画素電圧ＶsigG1に応じたパルス幅ＰＷを有する信号ＰＷＭＧ１、および画素電圧ＶsigB1に応じたパルス幅ＰＷを有する信号ＰＷＭＢ１を生成する。また、発光制御部６１は、走査信号Ｓscanに基づいて、信号ＳsigRに含まれる画素電圧ＶsigR2、信号ＳsigGに含まれる画素電圧ＶsigG2、および信号ＳsigBに含まれる画素電圧ＶsigB2をサンプリングし、画素電圧ＶsigR2，ＶsigG2，ＶsigB2および制御信号Ｓsawに基づいて、画素電圧ＶsigR2に応じたパルス幅ＰＷを有する信号ＰＷＭＲ２、画素電圧ＶsigG2に応じたパルス幅ＰＷを有する信号ＰＷＭＧ２、および画素電圧ＶsigB2に応じたパルス幅ＰＷを有する信号ＰＷＭＢ２を生成するようになっている。

　トランジスタ５２Ｒのゲートには信号ＰＷＭＲ１が供給され、ドレインは、トランジスタ６２Ｒのソース、光源部５９の端子Ｔ１４、および光源部６９の端子Ｔ２１に接続される。トランジスタ５２Ｇのゲートには信号ＰＷＭＧ１が供給され、ドレインは、トランジスタ６２Ｇのソース、光源部５９の端子Ｔ１５、および光源部６９の端子Ｔ２２に接続される。トランジスタ５２Ｂのゲートには信号ＰＷＭＢ１が供給され、ドレインは、トランジスタ６２Ｂのソース、光源部５９の端子Ｔ１６、および光源部６９の端子Ｔ２３に接続される。

　トランジスタ６２Ｒ，６２Ｇ，６２Ｂは、Ｐ型のＭＯＳトランジスタである。トランジスタ６２Ｒのゲートには信号ＰＷＭＲ２が供給され、ソースは、トランジスタ５２Ｒのドレイン、光源部５９の端子Ｔ１４、および光源部６９の端子Ｔ２１に接続され、ドレインはトランジスタ５３のドレインおよび光源部６９の端子Ｔ２４に接続される。トランジスタ６２Ｇのゲートには信号ＰＷＭＧ２が供給され、ソースは、トランジスタ５２Ｇのドレイン、光源部５９の端子Ｔ１５、および光源部６９の端子Ｔ２２に接続され、ドレインはトランジスタ５４のドレインおよび光源部６９の端子Ｔ２５に接続される。トランジスタ６２Ｂのゲートには信号ＰＷＭＢ２が供給され、ソースは、トランジスタ５２Ｂのドレイン、光源部５９の端子Ｔ１６、および光源部６９の端子Ｔ２３に接続され、ドレインはトランジスタ５５のドレインおよび光源部６９の端子Ｔ２６に接続される。

　トランジスタ５３のドレインはトランジスタ６２Ｒのドレインおよび光源部６９の端子Ｔ２４に接続される。トランジスタ５４のドレインはトランジスタ６２Ｇのドレインおよび光源部６９の端子Ｔ２５に接続される。トランジスタ５５のドレインはトランジスタ６２Ｂのドレインおよび光源部６９の端子Ｔ２６に接続される。

　光源部５９の端子Ｔ１４は、トランジスタ５２Ｒのドレイン、トランジスタ６２Ｒのソース、および光源部６９の端子Ｔ２１に接続され、端子Ｔ１５は、トランジスタ５２Ｇのドレイン、トランジスタ６２Ｇのソース、および光源部６９の端子Ｔ２２に接続され、端子Ｔ１６は、トランジスタ５２Ｂのドレイン、トランジスタ６２Ｂのソース、および光源部６９の端子Ｔ２３に接続される。

　光源部６９は、６つの端子Ｔ２１～Ｔ２６を有している。端子Ｔ２１は、トランジスタ５２Ｒのドレイン、トランジスタ６２Ｒのソース、および光源部５９の端子Ｔ１４に接続され、端子Ｔ２２は、トランジスタ５２Ｇのドレイン、トランジスタ６２Ｇのソース、および光源部５９の端子Ｔ１５に接続され、端子Ｔ２３は、トランジスタ５２Ｂのドレイン、トランジスタ６２Ｂのソース、および光源部５９の端子Ｔ１６に接続される。また、端子Ｔ２４はトランジスタ６２Ｒ，５３のドレインに接続され、端子Ｔ２５はトランジスタ６２Ｇ，５４のドレインに接続され、端子Ｔ２６はトランジスタ６２Ｂ，５５のドレインに接続される。光源部６９は、３つの発光素子６９Ｒ，６９Ｇ，６９Ｂを有している。発光素子６９Ｒのアノードは端子Ｔ２１に接続され、カソードは端子Ｔ２４に接続される。発光素子６９Ｇのアノードは端子Ｔ２２に接続され、カソードは端子Ｔ２５に接続される。発光素子６９Ｂのアノードは端子Ｔ２３に接続され、カソードは端子Ｔ２６に接続される。光源部６９は、１つのチップ（光源チップ）で構成される。

　この比較例に係る表示装置６では、光源部５９，６９が、それぞれ６つの端子を有するので、２つの光源チップの間の配線や、各光源チップと画素チップとの間の配線が複雑になるおそれがある。また、例えば、第１の画素に対応する光源部５９の端子Ｔ１１から端子Ｔ１４への経路において、いわゆるオープン故障が生じた場合には、第２の画素に対応する光源部６９の発光素子６９Ｒを発光させることができなくなるおそれがある。

　一方、実施の形態に係る表示装置１では、光源部４０の端子の数を４つにしたので、光源チップと画素チップとの間の配線をシンプルにすることができ、画素２０をコンパクトにすることができる。その結果、表示装置１では、上述したように、例えば画質を高めることができる。また、表示装置１では、画素ごとに独立した構成であるため、ある画素において例えばオープン故障が生じても、他の画素に影響をおよぼすおそれを低減することができる。

　図１０は、第３の比較例に係る表示装置７の画素７０の一構成例を表すものである。この画素７０は、発光制御部７１と、トランジスタ７２Ｒ，７２Ｇ，７２Ｂ，７３～７５と、電流源７６～７８と、光源部７９とを有している。

　発光制御部７１は、信号ＳsigR，ＳsigG，ＳsigB、走査信号Ｓscan、および制御信号Ｓsawに基づいて、信号ＰＷＭＲ，ＰＷＭＧ，ＰＷＭＢと、信号ＳＷＲ１，ＳＷＧ１，ＳＷＢ１とを生成するものである。

　トランジスタ７２Ｒ，７２Ｇ，７２Ｂは、Ｐ型のＭＯＳトランジスタである。トランジスタ７２Ｒのゲートには信号ＰＷＭＲが供給され、ソースには電源電圧ＶＤＤが供給され、ドレインは、トランジスタ７２Ｇのソース、トランジスタ７３のドレイン、および光源部７９の端子Ｔ３２に接続される。トランジスタ７２Ｇのゲートには信号ＰＷＭＧが供給され、ソースはトランジスタ７２Ｒ，７３のドレインおよび光源部７９の端子Ｔ３２に接続され、ドレインは、トランジスタ７２Ｂのソース、トランジスタ７４のドレイン、および光源部７９の端子Ｔ３３に接続される。トランジスタ７２Ｂのゲートには信号ＰＷＭＢが供給され、ソースはトランジスタ７２Ｇ，７４のドレインおよび光源部７９の端子Ｔ３３に接続され、ドレインはトランジスタ７５のドレインおよび光源部７９の端子Ｔ３４に接続される。

　トランジスタ７３～７５は、Ｎ型のＭＯＳトランジスタである。トランジスタ７３のゲートには信号ＳＷＲ１が供給され、ドレインは、トランジスタ７２Ｒのドレイン、トランジスタ７２Ｇのソース、および光源部７９の端子Ｔ３２に接続され、ソースは電流源７７の一端に接続される。トランジスタ７４のゲートには信号ＳＷＧ１が供給され、ドレインは、トランジスタ７２Ｇのドレイン、トランジスタ７２Ｂのソース、および光源部７９の端子Ｔ３３に接続され、ソースは電流源７７の一端に接続される。トランジスタ７５のゲートには信号ＳＷＢ１が供給され、ドレインはトランジスタ７２Ｂのドレインおよび光源部７９の端子Ｔ３４に接続され、ソースは電流源７８の一端に接続される。

　電流源７８は、一端から他端に所定の電流ＩＢを流す、いわゆる定電流源である。電流源７８の一端はトランジスタ７５のソースに接続され、他端は接地される。電流源７７は、一端から他端に所定の電流ＩＧＢ（＝ＩＧ－ＩＢ）を流す、いわゆる定電流源である。電流源７７の一端はトランジスタ７４のソースに接続され、他端は接地される。電流源７６は、一端から他端に所定の電流ＩＲＧ（＝ＩＲ－ＩＧ）を流す、いわゆる定電流源である。電流源７６の一端はトランジスタ７３のソースに接続され、他端は接地される。

　光源部７９は、４つの端子Ｔ３１～Ｔ３４を有している。端子Ｔ３１には電源電圧ＶＤＤが供給され、端子Ｔ３２はトランジスタ７２Ｒ，７３のドレインおよびトランジスタ７２Ｇのソースに接続され、端子Ｔ３３はトランジスタ７２Ｇ，７４のドレインおよびトランジスタ７２Ｂのソースに接続され、端子Ｔ３４はトランジスタ７２Ｂ，７５のドレインに接続される。光源部７９は、３つの発光素子７９Ｒ，７９Ｇ，７９Ｂを有している。発光素子７９Ｒのアノードは端子Ｔ３１に接続され、カソードは発光素子７９Ｇのアノードおよび端子Ｔ３２に接続される。発光素子７９Ｇのアノードは発光素子７９Ｒのカソードおよび端子Ｔ３２に接続され、カソードは発光素子７９Ｂのアノードおよび端子Ｔ３３に接続される。発光素子７９Ｂのアノードは発光素子７９Ｇのカソードおよび端子Ｔ３３に接続され、カソードは端子Ｔ３４に接続される。光源部７９は、１つのチップ（光源チップ）で構成される。

　この比較例に係る表示装置７では、３つの発光素子７９Ｒ，７９Ｇ，７９Ｂを直列に接続したので、電源電圧ＶＤＤを高くせざるを得ない場合が有り得る。その結果、消費電力が増大するおそれがある。また、表示装置７では、例えば、電流源７７が生成する電流ＩＧＢ（＝ＩＧ－ＩＢ）は、発光素子７９Ｂの発光に寄与せず、同様に、電流源７６が生成する電流ＩＲＧ（＝ＩＲ－ＩＧ）に寄与しないため、電流が無駄になってしまう。

　一方、実施の形態に係る表示装置１では、図２に示したように、端子Ｔ１から端子Ｔ２への経路上に発光素子４１Ｒを設け、端子Ｔ２から端子Ｔ３への経路上に発光素子４１Ｇを設け、端子Ｔ２から端子Ｔ４への経路上に発光素子４１Ｂを設けるようにした。これにより、表示装置１では、２つの発光素子４１が直列に接続されるので、電源電圧ＶＤＤを抑えることができる。その結果、表示装置１では、消費電力を抑えることができる。また、表示装置１では、例えば、電流源２４が生成する電流ＩＧは、発光素子４１Ｒ，４１Ｇの発光に寄与し、同様に、電流源２５が生成する電流ＩＢは、発光素子４１Ｒ，４１Ｂの発光に寄与するため、電流を効率良く利用することができる。

［効果］
　以上のように本実施の形態では、光源部の端子の数を４つにしたので、光源チップと画素チップとの間の配線をシンプルにすることができ、その結果、画素をコンパクトにすることができる。これにより、例えば、表示装置の画質を高めることができる。

［変形例１］
　上記実施の形態では、端子Ｔ１から端子Ｔ２への経路上に１つの発光素子４１Ｒを設け、端子Ｔ２から端子Ｔ３への経路上に１つの発光素子４１Ｇを設け、端子Ｔ２から端子Ｔ４への経路上に１つの発光素子４１Ｂを設けたが、これに限定されるものではない。これに代えて、例えば図１１に示す光源部４０Ａのように、端子Ｔ１から端子Ｔ２への経路上に、複数（この例では３つ）の発光素子を設け、端子Ｔ２から端子Ｔ３への経路上に複数（この例では３つ）の発光素子を設け、端子Ｔ２から端子Ｔ４への経路上に複数（この例では３つ）の発光素子を設けてもよい。この例では、端子Ｔ１から端子Ｔ２への経路上に、直列に接続された３つの発光素子４１Ｒ，４２Ｒ，４３Ｒを配置し、端子Ｔ２から端子Ｔ３への経路上に、直列に接続された３つの発光素子４１Ｇ，４２Ｇ，４３Ｇを配置し、端子Ｔ２から端子Ｔ４への経路上に、直列に接続された３つの発光素子４１Ｂ，４２Ｂ，４３Ｂを配置している。

　この光源部４０Ａでは、３つの経路上に同じ数の発光素子を設けたが、これに限定されるものではない。これに代えて、例えば図１２に示す光源部４０Ｂのように、各経路における発光素子の数が、互いに等しくなくてもよい。この例では、端子Ｔ１から端子Ｔ２への経路上に、直列に接続された２つの発光素子４１Ｒ，４２Ｒを配置し、端子Ｔ２から端子Ｔ３への経路上に、直列に接続された３つの発光素子４１Ｇ，４２Ｇ，４３Ｇを配置し、端子Ｔ２から端子Ｔ４への経路上に、直列に接続された３つの発光素子４１Ｂ，４２Ｂ，４３Ｂを配置している。

　また、光源部４０Ａ，４０Ｂでは、各経路において複数の発光素子を直列に接続したが、これに限定されるものではない。これに代えて、例えば、図１３に示す光源部４０Ｃのように、端子Ｔ１から端子Ｔ２への経路上に、並列に接続された複数（この例では２つ）の発光素子を設け、端子Ｔ２から端子Ｔ３への経路上に、並列に接続された複数（この例では２つ）の発光素子を設け、端子Ｔ２から端子Ｔ４への経路上に、並列に接続された複数（この例では２つ）の発光素子を設けてもよい。この例では、端子Ｔ１から端子Ｔ２への経路上において、並列に接続された２つの発光素子４１Ｒ，４２Ｒを配置し、端子Ｔ２から端子Ｔ３への経路上において、並列に接続された２つの発光素子４１Ｇ，４２Ｇを配置し、端子Ｔ２から端子Ｔ４への経路上において、並列に接続された２つの発光素子４１Ｂ，４２Ｂを配置している。

　この場合でも、例えば、図１４に示す光源部４０Ｄのように、各経路における発光素子の数が、互いに等しくなくてもよい。この例では、端子Ｔ１から端子Ｔ２への経路上に、並列に接続された２つの発光素子４１Ｒ，４２Ｒを配置し、端子Ｔ２から端子Ｔ３への経路上に１つの発光素子４１Ｇを配置し、端子Ｔ２から端子Ｔ４への経路上に１つの発光素子４１Ｂを配置している。

［変形例２］
　上記実施の形態では、光源部４０に、赤色（Ｒ）の光を発する発光素子４１Ｒと、緑色（Ｇ）の光を発する発光素子４１Ｇと、青色（Ｂ）の光を発する発光素子４１Ｂとを設けたが、これに限定されるものではない。これに加えて、さらに、例えば、黄色や、白色の色を発する発光素子を設けてもよい。以下に、黄色（Ｙ）の発光素子４１Ｙを設けた表示装置１Ｅについて、詳細に説明する。

　図１５は、表示装置１Ｅの一構成例を表すものである。表示装置１Ｅは、画像信号処理部１１Ｅと、信号線駆動部１４Ｅと、表示部１６Ｅとを備えている。

　画像信号処理部１１Ｅは、外部から供給される画像信号Ｓpicに対して所定の信号処理を行い、画像信号Ｓpic3を生成するものである。画像信号処理部１１Ｅは、３色（赤色、緑色、青色）の輝度情報を４色（赤色、緑色、青色、黄色）の輝度情報に変換する機能を有している。

　信号線駆動部１４Ｅは、画像信号処理部１１Ｅから供給された画像信号Ｓpic3およびタイミング制御部１２から供給された制御信号に従って、画素電圧ＶsigRを含む複数の信号ＳsigR、画素電圧ＶsigGを含む複数の信号ＳsigG、画素電圧ＶsigBを含む複数の信号ＳsigB、および画素電圧ＶsigYを含む複数の信号ＳsigYを生成するものである。そして、信号線駆動部１４Ｅは、複数の信号ＳsigRを表示部１６Ｅの複数の信号線ＳＧＬＲにそれぞれ印加し、複数の信号ＳsigGを複数の信号線ＳＧＬＧにそれぞれ印加し、複数の信号ＳsigBを複数の信号線ＳＧＬＢにそれぞれ印加し、複数の信号ＳsigYを複数の信号線ＳＧＬＹ（後述）にそれぞれ印加することにより、走査線駆動部１３が選択した画素８０に対して画素電圧ＶsigR，ＶsigG，ＶsigB，ＶsigYを供給するようになっている。

　表示部１６Ｅは、信号ＳsigR，ＳsigG，ＳsigB，ＳsigY、走査信号Ｓscan、および制御信号Ｓsawに基づいて画像を表示するものである。表示部１６Ｅは、マトリックス状に配置された複数の画素８０を有している。また、表示部１６Ｅは、行方向（図１における横方向）に延伸する複数の走査線ＳＣＬと、列方向（図１における縦方向）に延伸する複数の信号線ＳＧＬＲと、列方向に延伸する複数の信号線ＳＧＬＧと、列方向に延伸する複数の信号線ＳＧＬＢと、列方向に延伸する複数の信号線ＳＧＬＹとを有している。信号線ＳＧＬＲ，ＳＧＬＧ，ＳＧＬＢ，ＳＧＬＹの一端は信号線駆動部１４Ｅに接続されている。そして、信号線ＳＧＬＲは、信号線駆動部１４Ｅにより画素電圧ＶsigRを含む信号ＳsigRが印加され、信号線ＳＧＬＧは、信号線駆動部１４Ｅにより画素電圧ＶsigGを含む信号ＳsigGが印加され、信号線ＳＧＬＢは、信号線駆動部１４Ｅにより画素電圧ＶsigBを含む信号ＳsigBが印加され、信号線ＳＧＬＹは、信号線駆動部１４Ｅにより画素電圧ＶsigYを含む信号ＳsigYが印加される。各画素８０は、走査線ＳＣＬおよび４本の信号線ＳＧＬＲ，ＳＧＬＧ，ＳＧＬＢ，ＳＧＬＹに接続されている。

　図１６は、画素８０の一構成例を表すものである。画素８０は、発光制御部３０Ｅと、トランジスタ２１Ｙ，８４と、電流源８６と、光源部４０Ｅとを有している。光源部４０Ｅは、１つのチップ（光源チップ）で構成されるようになっている。

　発光制御部３０Ｅは、信号ＳsigR，ＳsigG，ＳsigB，ＳsigY、走査信号Ｓscan、および制御信号Ｓsawに基づいて、信号ＰＷＭＲ，ＰＷＭＧ，ＰＷＭＢ，ＰＷＭＹと、信号ＳＷＧ，ＳＷＢ，ＳＷＹとを生成するものである。発光制御部３０Ｅは、信号生成部３１Ｅと、論理和回路３６とを有している。

　信号生成部３１Ｅは、信号ＳsigR（画素電圧ＶsigR），ＳsigG（画素電圧ＶsigG），ＳsigB（画素電圧ＶsigB），ＳsigY（画素電圧ＶsigY）、走査信号Ｓscan、および制御信号Ｓsawに基づいて、信号ＰＷＭＲ，ＰＷＭＧ，ＰＷＭＢ，ＰＷＭＹを生成するものである。信号ＰＷＭＹは、画素電圧ＶsigYに応じたパルス幅ＰＷを有する信号である。

　論理和回路３６は、信号ＰＷＭＲと信号ＰＷＭＹとの論理和（ＯＲ）を求め、その結果を信号ＳＷＹとして出力するものである。

　トランジスタ２１Ｙは、Ｐ型のＭＯＳトランジスタである。トランジスタ２１Ｙのゲートには信号ＰＷＭＹが供給され、ソースは、トランジスタ２１Ｒのドレイン、トランジスタ２１Ｇ，２１Ｂのソース、および光源部４０Ｅの端子Ｔ２に接続され、ドレインはトランジスタ８４のドレインおよび光源部４０Ｅの端子Ｔ５に接続される。

　トランジスタ８４は、Ｎ型のＭＯＳトランジスタである。トランジスタ８４のゲートには信号ＳＷＹが供給され、ドレインはトランジスタ２１Ｙのドレインおよび光源部４０Ｅの端子Ｔ５に接続され、ソースは電流源８６の一端に接続される。

　電流源８６は、一端から他端に所定の電流ＩＹを流す、いわゆる定電流源である。電流源８６の一端はトランジスタ８４のソースに接続され、他端は接地される。

　光源部４０Ｅは、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、黄色（Ｙ）の光を発するものである。光源部４０Ｅは、５つの端子Ｔ１～Ｔ５を有している。端子Ｔ５はトランジスタ２１Ｙ，８４のドレインに接続される。光源部４０Ｅは、４つの発光素子４１（発光素子４１Ｒ，４１Ｇ，４１Ｂ，４１Ｙ）を有している。発光素子４１Ｙは、黄色（Ｙ）の光を発するものである。発光素子４１Ｙは、例えば、青色（Ｂ）の光を発する発光素子と、この青色の光を黄色（Ｙ）の光に変換する蛍光体とを用いて構成することができる。発光素子４１Ｙのアノードは、発光素子４１Ｒのカソード、発光素子４１Ｇ，４１Ｂのアノード、および端子Ｔ２に接続され、カソードは端子Ｔ５に接続される。

［変形例３］
　上記実施の形態では、図２に示したように、発光素子４１Ｒのアノードを端子Ｔ１に接続するとともに、カソードを端子Ｔ２に接続し、発光素子４１Ｇのアノードを端子Ｔ２に接続するとともに、カソードを端子Ｔ３に接続し、発光素子４１Ｂのアノードを端子Ｔ２に接続するとともに、カソードを端子Ｔ４に接続したが、これに限定されるものではない。以下に、本変形例に係る表示装置１Ｆについて詳細に説明する。

　図１７は、表示装置１Ｆの画素１２０の一構成例を表すものである。画素１２０は、発光制御部１３０と、電流源１２４，１２５と、トランジスタ１２１Ｒ，１２１Ｇ，１２１Ｂ，１２２，１２３と、光源部１４０とを有している。光源部１４０は、１つのチップ（光源チップ）で構成されるようになっている。

　発光制御部１３０は、信号ＳsigR，ＳsigG，ＳsigB、走査信号Ｓscan、および制御信号Ｓsawに基づいて、信号ＰＷＭＲ，ＰＷＭＧ，ＰＷＭＢと、信号ＳＷＧ，ＳＷＢとを生成するものである。発光制御部１３０は、信号生成部１３１と、論理積回路１３４，１３５とを有している。

　信号生成部１３１は、信号ＳsigR（画素電圧ＶsigR），ＳsigG（画素電圧ＶsigG），ＳsigB（画素電圧ＶsigB）、走査信号Ｓscan、および制御信号Ｓsawに基づいて、信号ＰＷＭＲ，ＰＷＭＧ，ＰＷＭＢを生成するものである。

　図１８は、信号生成部１３１の一構成例を表すものである。信号生成部１３１は、コンパレータ３３Ｒ，３３Ｇ，３３Ｂを有している。コンパレータ３３Ｒの正入力端子には制御信号Ｓsawが供給され、負入力端子には画素電圧ＶsigRが供給されるようになっている。コンパレータ３３Ｇの正入力端子には制御信号Ｓsawが供給され、負入力端子には画素電圧ＶsigGが供給されるようになっている。コンパレータ３３Ｂの正入力端子には制御信号Ｓsawが供給され、負入力端子には画素電圧ＶsigBが供給されるようになっている。

　図１９は、信号生成部１３１の一動作例を表すものである。コンパレータ３３Ｒは画素電圧ＶsigRと制御信号Ｓsawの電圧とを比較する。画素電圧ＶsigRが制御信号Ｓsawの電圧よりも高い期間Ｐ１１では、信号ＰＷＭＲは低レベルになり、画素電圧ＶsigRが制御信号Ｓsawの電圧よりも低い期間Ｐ１２では、信号ＰＷＭＲは高レベルになる。信号ＰＷＭＲは低レベルになる期間Ｐ１１の長さ（パルス幅ＰＷ）は、画素電圧ＶsigRに応じたものになる。すなわち、画素電圧ＶsigRが低いほど、信号ＰＷＭＲのパルス幅ＰＷは狭くなり、画素電圧ＶsigRが高いほど、信号ＰＷＭＲのパルス幅ＰＷは広くなる。

　論理積回路１３４（図１７）は、信号ＰＷＭＲと信号ＰＷＭＧとの論理積（ＡＮＤ）を求め、その結果を信号ＳＷＧとして出力するものである。論理積回路１３５は、信号ＰＷＭＲと信号ＰＷＭＢとの論理積（ＡＮＤ）を求め、その結果を信号ＳＷＢとして出力するものである。

　電流源１２４は、一端から他端に所定の電流ＩＧを流す、いわゆる定電流源である。電流源１２４の一端には電源電圧ＶＤＤが供給され、他端はトランジスタ１２２のソースに接続される。電流源１２５は、一端から他端に所定の電流ＩＢを流す、いわゆる定電流源である。電流源１２５の一端には電源電圧ＶＤＤが供給され、他端はトランジスタ１２３のソースに接続される。

　トランジスタ１２２，１２３は、Ｐ型のＭＯＳトランジスタである。トランジスタ１２２のゲートには信号ＳＷＧが供給され、ソースは電流源１２４の他端に接続され、ドレインはトランジスタ１２１Ｇのドレインおよび光源部１４０の端子Ｔ３に接続される。トランジスタ１２３のゲートには信号ＳＷＢが供給され、ソースは電流源１２５の他端に接続され、ドレインはトランジスタ１２１Ｂのドレインおよび光源部１４０の端子Ｔ４に接続される。

　トランジスタ１２１Ｒ，１２１Ｇ，１２１Ｂは、Ｎ型のＭＯＳトランジスタである。トランジスタ１２１Ｇのゲートには信号ＰＷＭＧが供給され、ドレインはトランジスタ１２２のドレインおよび光源部１４０の端子Ｔ３に接続され、ソースは、トランジスタ１２１Ｂのソース、トランジスタ１２１Ｒのドレイン、および光源部１４０の端子Ｔ２に接続される。トランジスタ１２１Ｂのゲートには信号ＰＷＭＢが供給され、ドレインはトランジスタ１２３のドレインおよび光源部１４０の端子Ｔ４に接続され、ソースは、トランジスタ１２１Ｇのソース、トランジスタ１２１Ｒのドレイン、および光源部１４０の端子Ｔ２に接続される。トランジスタ１２１Ｒのゲートには信号ＰＷＭＲが供給され、ドレインはトランジスタ１２１Ｇ，１２１Ｂのソースおよび光源部１４０の端子Ｔ２に接続され、ソースは接地される。

　光源部１４０の端子Ｔ３はトランジスタ１２２，１２１Ｇのドレインに接続され、端子Ｔ４はトランジスタ１２３，１２１Ｂのドレインに接続され、端子Ｔ２はトランジスタ１２１Ｇ，１２１Ｂのソースおよびトランジスタ１２１Ｒのドレインに接続され、端子Ｔ１は接地される。発光素子４１Ｇのアノードは端子Ｔ３に接続され、カソードは、発光素子４１Ｂのカソード、発光素子４１Ｒのアノード、および端子Ｔ２に接続される。発光素子４１Ｂのアノードは端子Ｔ４に接続され、カソードは、発光素子４１Ｇのカソード、発光素子４１Ｒのアノード、および端子Ｔ２に接続される。発光素子４１Ｒのアノードは発光素子４１Ｇ，４１Ｂのカソードおよび端子Ｔ２に接続され、カソードは端子Ｔ１に接続される。この例では、発光素子４１Ｒは、発光効率が、発光素子４１Ｇ，４１Ｂの発光効率よりも低いものである。

　図２０は、画素１２０の一動作例を表すものである。この例では、タイミングｔ１１において、発光制御部１３０の信号生成部１３１は、信号ＰＷＭＲを高レベルから低レベルに遷移させ、信号ＰＷＭＧを高レベルから低レベルに遷移させ、信号ＰＷＭＢを高レベルから低レベルに遷移させる（図２０（Ａ）～（Ｃ））。また、発光制御部１３０の論理積回路１３４は、信号ＰＷＭＲ，ＰＷＭＧの遷移に応じて、信号ＳＷＧを高レベルから低レベルに遷移させ、論理積回路１３５は、信号ＰＷＭＲ，ＰＷＭＢの遷移に応じて、信号ＳＷＢを高レベルから低レベルに遷移させる（図２０（Ｄ），（Ｅ））。これにより、タイミングｔ１１～ｔ１２の期間では、発光素子４１Ｒ，４１Ｇ，４１Ｂがそれぞれ発光する（図２０（Ｇ）～（Ｈ））。

　次に、タイミングｔ１２において、信号生成部１３１は、信号ＰＷＭＢを低レベルから高レベルに遷移させる（図２０（Ｃ））。これにより、タイミングｔ１２～ｔ１３の期間では、発光素子４１Ｒ，４１Ｇがそれぞれ発光し、発光素子４１Ｂが消光する（図２０（Ｇ）～（Ｈ））。

　次に、タイミングｔ１３において、信号生成部１３１は、信号ＰＷＭＲを低レベルから高レベルに遷移させる（図２０（Ａ））。また、論理積回路１３５は、この信号ＰＷＭＲの遷移に応じて、信号ＳＷＢを低レベルから高レベルに遷移させる（図２０（Ｅ））。これにより、タイミングｔ１３～ｔ１４の期間では、発光素子４１Ｇが発光し、発光素子４１Ｒ，４１Ｂがそれぞれ消光する（図２０（Ｇ）～（Ｈ））。

　次に、タイミングｔ１４において、信号生成部１３１は、信号ＰＷＭＧを低レベルから高レベルに遷移させる（図２０（Ｂ））。また、論理積回路１３４は、この信号ＰＷＭＧの遷移に応じて、信号ＳＷＧを低レベルから高レベルに遷移させる（図２０（Ｄ））。これにより、タイミングｔ１４～ｔ１５の期間では、発光素子４１Ｒ，４１Ｇ，４１Ｂがそれぞれ消光する（図２０（Ｇ）～（Ｈ））。

［その他の変形例］
　また、これらの変形例のうちの２以上を組み合わせてもよい。

　以上、実施の形態およびいくつかの変形例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。

　例えば、上記の実施の形態等では、端子Ｔ１から端子Ｔ２への経路上に赤色の光を発する発光素子４１Ｒを設け、端子Ｔ２から端子Ｔ３への経路上に緑色の光を発する発光素子４１Ｇを設け、端子Ｔ２から端子Ｔ４への経路上に青色の光を発する発光素子４１Ｂを設けたが、これに限定されるものではなく、３つの発光素子４１Ｒ，４１Ｇ，４１Ｂを、３つの経路上に任意に配置することができる。具体的には、例えば、端子Ｔ１から端子Ｔ２への経路上に緑色の光を発する発光素子４１Ｇを設け、端子Ｔ２から端子Ｔ３への経路上に青色の光を発する発光素子４１Ｂを設け、端子Ｔ２から端子Ｔ４への経路上に赤色の光を発する発光素子４１Ｒを設けてもよい。また、例えば、端子Ｔ１から端子Ｔ２への経路上に青色の光を発する発光素子４１Ｂを設け、端子Ｔ２から端子Ｔ３への経路上に赤色の光を発する発光素子４１Ｒを設け、端子Ｔ２から端子Ｔ４への経路上に緑色の光を発する発光素子４１Ｇを設けてもよい。

　また、例えば、上記の実施の形態等では、発光素子４１Ｒ，４１Ｇ，４１Ｂのうちの発光効率が低い発光素子４１を、端子Ｔ１から端子Ｔ２への経路上に配置したが、これに限定されるものではない。これに代えて、発光素子４１Ｒ，４１Ｇ，４１Ｂのうちの発光効率が最も低い発光素子４１以外の発光素子４１を、端子Ｔ１から端子Ｔ２への経路上に配置してもよい。

　なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。

　なお、本技術は以下のような構成とすることができる。

（１）第１の端子、第２の端子、第３の端子、および第４の端子と、
　前記第１の端子から前記第２の端子への第１の経路の経路上に配置され、第１の型の第１の電極と、前記第２の端子に接続された第２の型の第２の電極とを有し、第１の基本色光を発する第１の発光素子と、
　前記第２の端子から前記第３の端子への第２の経路の経路上に配置され、前記第２の端子に接続された前記第１の型の第１の電極と、前記第２の型の第２の電極とを有し、第２の基本色光を発する第２の発光素子と、
　前記第２の端子から前記第４の端子への第３の経路の経路上に配置され、前記第２の端子に接続された前記第１の型の第１の電極と、前記第２の型の第２の電極とを有し、第３の基本色光を発する第３の発光素子と
　を備えた光源装置。
（２）前記第１の発光素子の発光効率は、前記第２の発光素子の発光効率および前記第３の発光素子の発光効率よりも低い
　前記（１）に記載の光源装置。
（３）第５の端子と、
　前記第２の端子から前記第５の端子への第４の経路の経路上に配置され、前記第２の端子に接続された前記第１の型の第１の電極と、前記第２の型の第２の電極とを有し、非基本色光を発する第４の発光素子と
　をさらに備えた
　前記（１）または（２）に記載の光源装置。
（４）前記第１の発光素子の前記第１の電極は、前記第１の端子に接続された
　前記（１）から（３）のいずれかに記載の光源装置。
（５）前記第１の経路の経路上に配置され、前記第１の型の第１の電極と、前記第１の発光素子の前記第１の電極に接続された前記第２の型の第２の電極とを有し、前記第１の基本色光を発する第５の発光素子をさらに備えた
　前記（１）から（３）のいずれかに記載の光源装置。
（６）前記第１の基本色光を発する第５の発光素子をさらに備え、
　前記第１の経路は、前記第１の端子から前記第２の端子への第１のサブ経路と、前記第１の端子から前記第２の端子への第２のサブ経路とを含み、
　前記第１の発光素子は、前記第１のサブ経路の経路上に配置され、
　前記第５の発光素子は、前記第２のサブ経路の経路上に配置され、前記第１の型の第１の電極と、前記第２の端子に接続された前記第２の型の第２の電極とを有する
　前記（１）から（４）のいずれかに記載の光源装置。
（７）前記第２の発光素子の前記第２の電極は、前記第３の端子に接続され、
　前記第３の発光素子の前記第２の電極は、前記第４の端子に接続された
　前記（１）から（６）のいずれかに記載の光源装置。
（８）前記第２の経路の経路上に配置され、前記第２の発光素子の前記第２の電極に接続された前記第１の型の第１の電極と、前記第２の型の第２の電極とを有し、前記第２の基本色光を発する第６の発光素子と、
　前記第３の経路の経路上に配置され、前記第３の発光素子の前記第２の電極に接続された前記第１の型の第１の電極と、前記第２の型の第２の電極とを有し、前記第３の基本色光を発する第７の発光素子と
　をさらに備えた
　前記（１）から（６）のいずれかに記載の光源装置。
（９）前記第１の発光素子の前記第１の電極、前記第２の発光素子の前記第１の電極、および前記第３の発光素子の前記第１の電極は、アノード電極であり、
　前記第１の発光素子の前記第２の電極、前記第２の発光素子の前記第２の電極、および前記第３の発光素子の前記第２の電極は、カソード電極である
　前記（１）から（８）のいずれかに記載の光源装置。
（１０）前記第１の発光素子の前記第１の電極、前記第２の発光素子の前記第１の電極、および前記第３の発光素子の前記第１の電極は、カソード電極であり、
　前記第１の発光素子の前記第２の電極、前記第２の発光素子の前記第２の電極、および前記第３の発光素子の前記第２の電極は、アノード電極である
　前記（１）から（８）のいずれかに記載の光源装置。
（１１）第１の端子から第２の端子への第１の経路の経路上に配置され、第１の型の第１の電極と、前記第２の端子に接続された第２の型の第２の電極とを有し、第１の基本色光を発する第１の発光素子と、
　前記第２の端子から第３の端子への第２の経路の経路上に配置され、前記第２の端子に接続された前記第１の型の第１の電極と、前記第２の型の第２の電極とを有し、第２の基本色光を発する第２の発光素子と、
　前記第２の端子から第４の端子への第３の経路の経路上に配置され、前記第２の端子に接続された前記第１の型の第１の電極と、前記第２の型の第２の電極とを有し、第３の基本色光を発する第３の発光素子と、
　オン状態になることにより、前記第１の端子と前記第２の端子とを接続する第１のスイッチと、
　オン状態になることにより、前記第２の端子と前記第３の端子とを接続する第２のスイッチと、
　オン状態になることにより、前記第２の端子と前記第４の端子とを接続する第３のスイッチと、
　前記第３の端子に接続される第１の電流源と、
　前記第４の端子に接続される第２の電流源と、
　前記第１のスイッチ、前記第２のスイッチ、および前記第３のスイッチの動作を制御する発光制御部と
　を備えた発光装置。
（１２）前記発光制御部は、前記第１のスイッチ、前記第２のスイッチ、および前記第３のスイッチをオン状態にする期間の長さをそれぞれ制御する
　前記（１１）に記載の発光装置。
（１３）オン状態になることにより前記第３の端子と前記第１の電流源とを接続する第４のスイッチと、
　オン状態になることにより前記第４の端子と前記第２の電流源とを接続する第５のスイッチと
　を備え、
　前記発光制御部は、前記第４のスイッチおよび前記第５のスイッチの動作をも制御する
　前記（１１）または（１２）に記載の発光装置。
（１４）前記発光制御部は、
　前記第１のスイッチおよび前記第２のスイッチがともにオン状態であるときに、前記第４のスイッチをオフ状態にし、
　前記第１のスイッチおよび前記第３のスイッチがともにオン状態であるときに、前記第５のスイッチをオフ状態にする
　前記（１３）に記載の発光装置。
（１５）複数の発光装置を備え、
　各発光装置は、
　第１の端子から第２の端子への第１の経路の経路上に配置され、第１の型の第１の電極と、前記第２の端子に接続された第２の型の第２の電極とを有し、第１の基本色光を発する第１の発光素子と、
　前記第２の端子から第３の端子への第２の経路の経路上に配置され、前記第２の端子に接続された前記第１の型の第１の電極と、前記第２の型の第２の電極とを有し、第２の基本色光を発する第２の発光素子と、
　前記第２の端子から第４の端子への第３の経路の経路上に配置され、前記第２の端子に接続された前記第１の型の第１の電極と、前記第２の型の第２の電極とを有し、第３の基本色光を発する第３の発光素子と、
　オン状態になることにより、前記第１の端子と前記第２の端子とを接続する第１のスイッチと、
　オン状態になることにより、前記第２の端子と前記第３の端子とを接続する第２のスイッチと、
　オン状態になることにより、前記第２の端子と前記第４の端子とを接続する第３のスイッチと
　前記第３の端子に接続される第１の電流源と、
　前記第４の端子に接続される第２の電流源と、
　前記第１のスイッチ、前記第２のスイッチ、および前記第３のスイッチの動作を制御する発光制御部と
　を有する
　表示装置。
（１６）各発光装置に第１の画素信号、第２の画素信号、および第３の画素信号を供給する駆動部をさらに備え、
　前記発光制御部は、
　前記第１の画素信号に基づいて、前記第１のスイッチをオン状態にする期間の長さを制御し、
　前記第２の画素信号に基づいて、前記第２のスイッチをオン状態にする期間の長さを制御し、
　前記第３の画素信号に基づいて、前記第３のスイッチをオン状態にする期間の長さを制御する
　前記（１５）に記載の表示装置。

　本出願は、日本国特許庁において２０１６年１２月２７日に出願された日本特許出願番号２０１６－２５３６０３号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。

　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims

　第１の端子、第２の端子、第３の端子、および第４の端子と、
　前記第１の端子から前記第２の端子への第１の経路の経路上に配置され、第１の型の第１の電極と、前記第２の端子に接続された第２の型の第２の電極とを有し、第１の基本色光を発する第１の発光素子と、
　前記第２の端子から前記第３の端子への第２の経路の経路上に配置され、前記第２の端子に接続された前記第１の型の第１の電極と、前記第２の型の第２の電極とを有し、第２の基本色光を発する第２の発光素子と、
　前記第２の端子から前記第４の端子への第３の経路の経路上に配置され、前記第２の端子に接続された前記第１の型の第１の電極と、前記第２の型の第２の電極とを有し、第３の基本色光を発する第３の発光素子と
　を備えた光源装置。
　前記第１の発光素子の発光効率は、前記第２の発光素子の発光効率および前記第３の発光素子の発光効率よりも低い
　請求項１に記載の光源装置。
　第５の端子と、
　前記第２の端子から前記第５の端子への第４の経路の経路上に配置され、前記第２の端子に接続された前記第１の型の第１の電極と、前記第２の型の第２の電極とを有し、非基本色光を発する第４の発光素子と
　をさらに備えた
　請求項１に記載の光源装置。
　前記第１の発光素子の前記第１の電極は、前記第１の端子に接続された
　請求項１に記載の光源装置。
　前記第１の経路の経路上に配置され、前記第１の型の第１の電極と、前記第１の発光素子の前記第１の電極に接続された前記第２の型の第２の電極とを有し、前記第１の基本色光を発する第５の発光素子をさらに備えた
　請求項１に記載の光源装置。
　前記第１の基本色光を発する第５の発光素子をさらに備え、
　前記第１の経路は、前記第１の端子から前記第２の端子への第１のサブ経路と、前記第１の端子から前記第２の端子への第２のサブ経路とを含み、
　前記第１の発光素子は、前記第１のサブ経路の経路上に配置され、
　前記第５の発光素子は、前記第２のサブ経路の経路上に配置され、前記第１の型の第１の電極と、前記第２の端子に接続された前記第２の型の第２の電極とを有する
　請求項１に記載の光源装置。
　前記第２の発光素子の前記第２の電極は、前記第３の端子に接続され、
　前記第３の発光素子の前記第２の電極は、前記第４の端子に接続された
　請求項１に記載の光源装置。
　前記第２の経路の経路上に配置され、前記第２の発光素子の前記第２の電極に接続された前記第１の型の第１の電極と、前記第２の型の第２の電極とを有し、前記第２の基本色光を発する第６の発光素子と、
　前記第３の経路の経路上に配置され、前記第３の発光素子の前記第２の電極に接続された前記第１の型の第１の電極と、前記第２の型の第２の電極とを有し、前記第３の基本色光を発する第７の発光素子と
　をさらに備えた
　請求項１に記載の光源装置。
　前記第１の発光素子の前記第１の電極、前記第２の発光素子の前記第１の電極、および前記第３の発光素子の前記第１の電極は、アノード電極であり、
　前記第１の発光素子の前記第２の電極、前記第２の発光素子の前記第２の電極、および前記第３の発光素子の前記第２の電極は、カソード電極である
　請求項１に記載の光源装置。
　前記第１の発光素子の前記第１の電極、前記第２の発光素子の前記第１の電極、および前記第３の発光素子の前記第１の電極は、カソード電極であり、
　前記第１の発光素子の前記第２の電極、前記第２の発光素子の前記第２の電極、および前記第３の発光素子の前記第２の電極は、アノード電極である
　請求項１に記載の光源装置。
　第１の端子から第２の端子への第１の経路の経路上に配置され、第１の型の第１の電極と、前記第２の端子に接続された第２の型の第２の電極とを有し、第１の基本色光を発する第１の発光素子と、
　前記第２の端子から第３の端子への第２の経路の経路上に配置され、前記第２の端子に接続された前記第１の型の第１の電極と、前記第２の型の第２の電極とを有し、第２の基本色光を発する第２の発光素子と、
　前記第２の端子から第４の端子への第３の経路の経路上に配置され、前記第２の端子に接続された前記第１の型の第１の電極と、前記第２の型の第２の電極とを有し、第３の基本色光を発する第３の発光素子と、
　オン状態になることにより、前記第１の端子と前記第２の端子とを接続する第１のスイッチと、
　オン状態になることにより、前記第２の端子と前記第３の端子とを接続する第２のスイッチと、
　オン状態になることにより、前記第２の端子と前記第４の端子とを接続する第３のスイッチと、
　前記第３の端子に接続される第１の電流源と、
　前記第４の端子に接続される第２の電流源と、
　前記第１のスイッチ、前記第２のスイッチ、および前記第３のスイッチの動作を制御する発光制御部と
　を備えた発光装置。
　前記発光制御部は、前記第１のスイッチ、前記第２のスイッチ、および前記第３のスイッチをオン状態にする期間の長さをそれぞれ制御する
　請求項１１に記載の発光装置。
　オン状態になることにより前記第３の端子と前記第１の電流源とを接続する第４のスイッチと、
　オン状態になることにより前記第４の端子と前記第２の電流源とを接続する第５のスイッチと
　を備え、
　前記発光制御部は、前記第４のスイッチおよび前記第５のスイッチの動作をも制御する
　請求項１１に記載の発光装置。
　前記発光制御部は、
　前記第１のスイッチおよび前記第２のスイッチがともにオン状態であるときに、前記第４のスイッチをオフ状態にし、
　前記第１のスイッチおよび前記第３のスイッチがともにオン状態であるときに、前記第５のスイッチをオフ状態にする
　請求項１３に記載の発光装置。
　複数の発光装置を備え、
　各発光装置は、
　第１の端子から第２の端子への第１の経路の経路上に配置され、第１の型の第１の電極と、前記第２の端子に接続された第２の型の第２の電極とを有し、第１の基本色光を発する第１の発光素子と、
　前記第２の端子から第３の端子への第２の経路の経路上に配置され、前記第２の端子に接続された前記第１の型の第１の電極と、前記第２の型の第２の電極とを有し、第２の基本色光を発する第２の発光素子と、
　前記第２の端子から第４の端子への第３の経路の経路上に配置され、前記第２の端子に接続された前記第１の型の第１の電極と、前記第２の型の第２の電極とを有し、第３の基本色光を発する第３の発光素子と、
　オン状態になることにより、前記第１の端子と前記第２の端子とを接続する第１のスイッチと、
　オン状態になることにより、前記第２の端子と前記第３の端子とを接続する第２のスイッチと、
　オン状態になることにより、前記第２の端子と前記第４の端子とを接続する第３のスイッチと
　前記第３の端子に接続される第１の電流源と、
　前記第４の端子に接続される第２の電流源と、
　前記第１のスイッチ、前記第２のスイッチ、および前記第３のスイッチの動作を制御する発光制御部と
　を有する
　表示装置。
　各発光装置に第１の画素信号、第２の画素信号、および第３の画素信号を供給する駆動部をさらに備え、
　前記発光制御部は、
　前記第１の画素信号に基づいて、前記第１のスイッチをオン状態にする期間の長さを制御し、
　前記第２の画素信号に基づいて、前記第２のスイッチをオン状態にする期間の長さを制御し、
　前記第３の画素信号に基づいて、前記第３のスイッチをオン状態にする期間の長さを制御する
　請求項１５に記載の表示装置。