WO2018101509A1 - Cmos 오실레이터를 포함하는 크리스탈-프리 nfc ic - Google Patents

Cmos 오실레이터를 포함하는 크리스탈-프리 nfc ic Download PDF

Info

Publication number
WO2018101509A1
WO2018101509A1 PCT/KR2016/013999 KR2016013999W WO2018101509A1 WO 2018101509 A1 WO2018101509 A1 WO 2018101509A1 KR 2016013999 W KR2016013999 W KR 2016013999W WO 2018101509 A1 WO2018101509 A1 WO 2018101509A1
Authority
WO
WIPO (PCT)
Prior art keywords
clock signal
frequency divider
nfc
semiconductor substrate
reference clock
Prior art date
Application number
PCT/KR2016/013999
Other languages
English (en)
French (fr)
Inventor
김성완
이평한
박광범
천성훈
류창호
이상훈
Original Assignee
쓰리에이로직스㈜
주식회사 웨이브피아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쓰리에이로직스㈜, 주식회사 웨이브피아 filed Critical 쓰리에이로직스㈜
Publication of WO2018101509A1 publication Critical patent/WO2018101509A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier

Definitions

  • Embodiments in accordance with the inventive concept of the present invention relate to an NFC integrated circuit (IC), and more particularly to a crystal-free NFC IC including a CMOS oscillator.
  • IC NFC integrated circuit
  • NFC Near field communication
  • RFID radio tagging
  • the NFC is attracting attention as a next-generation short-range communication technology because of the relatively high security and low price because of the short communication distance.
  • the existing short-range communication technology such as Bluetooth (bluetooth), but the pairing (pairing) between the devices (pairing) was essential, NFC has the advantage that does not perform pairing.
  • the NFC module 10 may include an NFC IC 11, a first crystal oscillator 12, a micro controller unit 13, a second crystal oscillator 14, and an antenna 15. ).
  • the NFC module 10 may transmit and receive RF (radio) signals using the antenna 15.
  • the NFC IC 11 may perform RF communication using the NFC method.
  • the NFC IC 11 is output from the first crystal oscillator 12 and operates according to the first clock signal X1 having the first frequency.
  • the MCU 13 may control the NFC IC 11.
  • the MCU 13 is operated according to the clock signal X2 output from the second crystal oscillator 14 and having a second frequency different from the first frequency.
  • Each crystal oscillator 12 and 14 is a clock signal generating device that generates clock signals X1 and X2.
  • the crystal oscillators 12 and 14 include a crystalline material, and the clock signal X1 and X2) is generated.
  • the first crystal oscillator 12 is disposed outside the NFC IC 11 to transmit the first clock signal X1 to the NFC IC 11, and the second crystal oscillator 14 is external to the MCU 13.
  • the second clock signal X2 is transmitted to the MCU 13.
  • the conventional NFC module 10 generates clock signals X1 and X2 using the crystal oscillators 12 and 14, and the crystal oscillators 12 and 14 are the NFC IC 11 and the MCU 13. Since it is disposed outside of the conventional NFC module 10 is large in size, the substrates of the devices 11, 12, 13, and 14 are separated from each other and different from each other.
  • the technical problem to be achieved by the present invention is to provide an NFC IC including one CMOS oscillator formed on a semiconductor substrate, and operating using a reference clock signal generated from the one CMOS oscillator and an NFC module including the same.
  • An NFC IC may include a semiconductor substrate, a CMOS oscillator formed on the semiconductor substrate and generating a reference clock signal, and a frequency oscillator formed on the semiconductor substrate and using different reference frequencies. And a frequency divider for generating a first clock signal and a second clock signal, and formed on the semiconductor substrate, receiving the first clock signal and transmitting / receiving wireless signals using an NFC scheme according to the first clock signal. And an MCU formed on the semiconductor substrate and receiving the second clock signal and controlling the operation of the RF interface according to the second clock signal.
  • Method of manufacturing an NFC IC generating a CMOS oscillator for generating a reference clock signal on one semiconductor substrate using a first mask, the one semiconductor substrate using a second mask Generating a frequency divider for generating a first clock signal and a second clock signal having different frequencies using the reference clock signal; and using the third mask, the first clock signal on the semiconductor substrate Generating an RF interface for transmitting and receiving wireless signals by using an NFC scheme and receiving a second clock signal on the one semiconductor substrate by using a fourth mask and receiving the second clock signal according to the first clock signal. And generating an MCU that controls the operation of the RF interface according to the two clock signal.
  • NFC IC may be generated using the method of manufacturing the NFC IC.
  • NFC IC because the CMOS oscillator, MCU, and RF interface is formed on a single semiconductor substrate, there is an effect that the size of the module including the NFC IC and the NFC IC is reduced.
  • NFC near field communication
  • FIG 2 conceptually illustrates an NFC module including an NFC integrated circuit (IC) according to embodiments of the present invention.
  • IC NFC integrated circuit
  • FIG. 3 conceptually illustrates a wafer including an NFC IC according to embodiments of the present invention.
  • FIG. 5 conceptually illustrates the CMOS oscillator shown in FIG. 4.
  • 6 and 7 show the structure of the frequency divider according to the embodiments of the present invention.
  • FIG. 8 is a flowchart illustrating a method of manufacturing an NFC IC according to embodiments of the present disclosure.
  • the crystal oscillator-free NFC module 1000 includes an NFC IC 200 and an antenna 300.
  • the NFC module 1000 may communicate with an external host (not shown), and may transmit or receive RF signals using the antenna 300.
  • the NFC IC 200 shown in FIG. 2 is an all-in-one NFC that includes an MCU, an oscillator, and an RF interface inside the NFC IC 200. Since the IC 200, unlike the NFC module 10 shown in Figure 1 it is possible to miniaturize.
  • the NFC IC 200 shown in FIG. 2 does not use a crystal oscillator, it is cheaper than the NFC module 10 shown in FIG.
  • the NFC IC 200 shown in FIG. 2 may be manufactured by one process (eg, a CMOS process).
  • wafer 100 may include a plurality of dies (collectively denoted 110).
  • the wafer 100 is made of silicon (Si) as a main component of a semiconductor chip (eg, IC). That is, the wafer 100 may be used to make a circuit including a plurality of electrical elements (eg, a transistor, a resistor, a diode, a capacitor, etc.) and performing a specific function.
  • Si silicon
  • IC semiconductor integrated circuit
  • Each die 110 may be separated from the wafer 100 through wafer dicing. NFC dies 200 may be generated in each die 110.
  • the NFC IC 200 may include one semiconductor substrate (eg, a silicon substrate) 205.
  • the semiconductor substrate 205 may be a part separated from the wafer 100.
  • each component included in the NFC IC 200 may be generated on one semiconductor substrate 205.
  • a certain configuration is generated on a semiconductor substrate, when the certain configuration is generated on or above the semiconductor substrate, the certain configuration is formed in the semiconductor substrate. And one or more layers are formed between the certain configuration and the semiconductor substrate.
  • the NFC IC 200 implemented as one semiconductor chip includes a CMOS oscillator 210, a frequency divider 220, an RF interface 230, an MCU 240, and logic; 250, host interface 260, and memory 270.
  • the NFC IC 200 may communicate with another NFC terminal using the NFC method.
  • the NFC refers to a contactless communication technology using a frequency band of 13.56 MHz as one of radio frequency identification (RFID) schemes.
  • RFID radio frequency identification
  • the NFC module 1000 including the NFC IC 200 is a separate crystal, unlike the conventional NFC module 10 shown in FIG. 1. Does not include an oscillator.
  • the CMOS oscillator 210 formed on the semiconductor substrate 205 may generate the reference clock signal CLK_REF.
  • the CMOS oscillator 210 does not include a crystalline material, unlike a general crystal oscillator (X-OSC). Therefore, manufacturing cost is low and miniaturization is possible.
  • X-OSC general crystal oscillator
  • the CMOS oscillator 210 may be manufactured by a complementary metal oxide silicon (CMOS) manufacturing process. Accordingly, the CMOS oscillator 210 may be generated (or disposed) on the semiconductor substrate 205 included in the NFC IC 200.
  • CMOS complementary metal oxide silicon
  • the frequency of the reference clock signal CLK_REF may be an integer multiple of 13.56 MHz, but is not limited thereto.
  • the CMOS oscillator 210 may transmit the reference clock signal CLK_REF to the frequency divider 220.
  • the frequency divider 220 receives the reference clock signal CLK_REF transmitted from the CMOS oscillator 210 and uses the reference clock signal CLK_REF to generate the first clock signal CLK1 and the second frequency.
  • a second clock signal CLK2 having a may be generated. The first frequency and the second frequency are different from each other.
  • the frequency divider 220 may generate the first clock signal CLK1 and the second clock signal CLK2 by dividing the reference clock signal CLK_REF at each division ratio. For example, the first frequency of the first clock signal CLK1 and the second frequency of the second clock signal CLK2 may be lower than the frequency of the reference clock signal CLK_REF.
  • the frequency divider 220 may transmit the first clock signal CLK1 having the first frequency to the RF interface 230, and the frequency divider 220 may transmit the second clock signal CLK2 having the second frequency. It may transmit to the MCU (240). According to embodiments, the frequency divider 220 may also transmit the second clock signal CLK2 to the logic (or logic circuit) 250, but the frequency of the clock signal transmitted to the logic 250 and the MCU 240. The frequency of the clock signal transmitted to the device may be different.
  • the first frequency of the first clock signal CLK1 and the second frequency of the second clock signal CLK2 may be different.
  • the first frequency of the first clock signal CLK1 may be a frequency (eg, 13.56 MHz) according to the NFC standard.
  • RF interface 230 may transmit or receive RF signals. According to embodiments, the RF interface 230 may transmit and receive RF signals using the NFC method.
  • the RF interface 230 may transmit or receive RF signals using the antenna 300.
  • the RF interface 230 may include circuits such as a bandgap reference circuit, a plurality of voltage comparators, a Schmitt trigger, and the like for processing (eg, rectifying or demodulating) the received RF signals. Can be.
  • the RF interface 230 may receive the first clock signal CLK1 output from the frequency divider 220, generate RF signals using the first clock signal CLK1, and transmit the generated RF signals. have.
  • the RF interface 230 receives the first clock signal CLK1 from the CMOS oscillator 210 included in the NFC IC 200 and operates by using the first clock signal CLK1 as an operation clock signal. 200 does not need to receive a clock signal from a separate crystal oscillator.
  • the MCU 240 may control the overall operation of the NFC IC 200. According to embodiments, the MCU 240 may control the operation of the RF interface 230.
  • the MCU 240 may receive the second clock signal CLK2 transmitted from the frequency divider 220 and control the overall operation of the NFC IC 200 by using the second clock signal CLK2.
  • the second clock signal CLK2 may be used as the system clock signal.
  • the MCU 240 receives the second clock signal CLK2 from the CMOS oscillator 210 included in the NFC IC 200 and uses the second clock signal CLK2 as an operating clock signal, the NFC IC 200 There is no need to receive the clock signal from a separate crystal oscillator.
  • Logic 250 defines the protocol used in NFC IC 200. According to embodiments, the logic 250 may define a card emulation mode and a peer to peer mode according to the ISO / IEC 18092 NFC interface protocol (IP) -1 standard.
  • the P2P mode includes an initiator mode and a target mode.
  • the logic 250 may generate a transmission message using data stored in the memory 270 and transmit the transmission message to the RF interface 230.
  • the logic 250 may receive a received message transmitted from the RF interface 230, decode the received message, and store received data generated according to the result of the decoding in the memory 270. .
  • the logic 250 may perform a cyclic redundancy check (CRC).
  • CRC cyclic redundancy check
  • the host interface 260 may interface signals transmitted and received between the NFC IC 200 and a host (not shown). According to embodiments, the host interface 260 may communicate with the host using a universal asynchronous receiver / transmitter (UART) scheme, an I 2 C (inter integrated circuit) scheme, or a serial peripheral interface (SPI) scheme.
  • UART universal asynchronous receiver / transmitter
  • I 2 C inter integrated circuit
  • SPI serial peripheral interface
  • the memory 270 may store data necessary for the operation of the NFC IC 200. According to embodiments, the memory 270 may store data generated from a received signal or data to be included in a signal to be transmitted.
  • the memory 270 may include a nonvolatile memory device and / or a volatile memory device.
  • the volatile memory may be implemented as random access memory (RAM), static RAM (SRAM), or dynamic RAM (DRAM), but is not limited thereto.
  • the nonvolatile memory may be implemented as a read only memory (ROM), a flash memory, or a resistive RAM, but is not limited thereto.
  • the NFC IC 200 includes the CMOS oscillator 210 and the MCU 240 formed on one semiconductor substrate 205, and thus, the conventional method. Since a separate MCU and / or a separate crystal oscillator are not needed like the NFC module 10, the size of the NFC IC 200 can be smaller, and more NFC ICs can be formed on the wafer 100, so that the wafer Yield of 100 may be improved.
  • FIG. 5 conceptually illustrates the CMOS oscillator shown in FIG. 4. 4 and 5, the CMOS oscillator 210 may include an LDO low drop out regulator 212, a core 214, and a control circuit 216.
  • LDO regulator 212 is the input voltage (V IN) is received, the rating regulates an input voltage (V IN) (or stabilized) by generating an output voltage (V REG), and the output voltage (V REG), a core (214 To send).
  • the core 214 may receive an output voltage V REG output from the LDO regulator 212 and receive a control signal CTRL output from the control circuit 216.
  • the core 214 may generate the reference clock signal CLK_REF based on the output voltage V REG and the control signal CTRL. According to embodiments, the core 214 may determine the frequency of the reference clock signal CLK_REF based on the amplitude of the output voltage V REG .
  • the core 214 may control whether or not to generate the reference clock signal CLK_REF in response to the control signal CTRL.
  • the control circuit 216 may control the overall operation of the CMOS oscillator 210. According to embodiments, the control circuit 216 may control the operation of the core 214.
  • the control circuit 216 may generate a control signal CTRL for generating the reference clock signal CLK_REF and transmit the control signal CTRL to the core 214.
  • the frequency divider 220A includes a first frequency divider 222A and a second frequency divider 224A connected in series.
  • the first frequency divider 222A may receive the reference clock signal CLK_REF and generate the first clock signal CLK1 having the first frequency by using the reference clock signal CLK_REF. According to embodiments, the first frequency divider 222A may divide the reference clock signal CLK_REF by the first division ratio to generate the first clock signal CLK1 having the first frequency.
  • the first frequency divider 222A may transmit the first clock signal CLK1 to the RF interface 230, and transmit the first clock signal CLK1 to the second frequency divider DVI2.
  • the second frequency divider 224A may receive the first clock signal CLK1 and generate the second clock signal CLK2 having the second frequency by using the first clock signal CLK1. According to embodiments, the second frequency divider 224A may generate a second clock signal CLK2 having a second frequency by dividing the first frequency of the first clock signal CLK1 by a second division ratio.
  • the second division ratio may be different from the first division ratio.
  • the second frequency divider 224A may transmit the second clock signal CLK2 to the MCU 240. According to embodiments, the second frequency divider 224A may transmit the second clock signal CLK2 to the logic 250.
  • the frequency divider 220B includes a first frequency divider 222B and a second frequency divider 224B connected in parallel.
  • the first frequency divider 222B may receive the reference clock signal CLK_REF and generate a first clock signal CLK1 having the first frequency. According to embodiments, the first frequency divider 222B may divide the frequency of the reference clock signal CLK_REF by the first division ratio to generate the first clock signal CLK1 having the first frequency.
  • the first frequency divider 222B may transmit the first clock signal CLK1 to the RF interface 230.
  • the second frequency divider 224B may receive the reference clock signal CLK_REF and generate a second clock signal CLK2 having the second frequency. According to embodiments, the second frequency divider 224B may divide the frequency of the reference clock signal CLK_REF into the second division ratio to generate the second clock signal CLK2 having the second frequency.
  • the second division ratio may be different from the first division ratio.
  • the second frequency divider 224A may transmit the second clock signal CLK2 to the MCU 240. According to embodiments, the second frequency period 224A may transmit the second clock signal CLK2 to the logic 250.
  • the NFC IC 200 generates a CMOS oscillator 210 generating a reference clock signal CLK_REF, and a first clock signal CLK1 and a second clock signal CLK2. Since the frequency divider is included, the NFC IC 200 may perform NFC even without receiving an external clock.
  • the NFC IC 200 may be generated on the die 110 included in the wafer 100.
  • the NFC IC 200 may be generated using a plurality of masks.
  • the mask is used in a photo process in which a circuit is formed on the wafer 100 in accordance with the circuit pattern designed for the mask in the semiconductor process.
  • the CMOS oscillator 210 may be formed on one semiconductor substrate 205 using the first mask (S110).
  • a first mask pattern corresponding to the CMOS oscillator 210 may be formed using the first mask, and the CMOS oscillator 210 may be formed by etching the first mask pattern.
  • the frequency divider 220 may be generated on one semiconductor substrate 205 using the second mask (S120).
  • a second mask pattern corresponding to the frequency divider 220 may be formed using the second mask, and the frequency divider 220 may be formed by etching the second mask pattern.
  • An RF interface 230 may be formed on one semiconductor substrate 205 using the third mask (S130).
  • a third mask pattern corresponding to the RF interface 230 may be formed using the third mask, and the RF interface 230 may be formed by etching the third mask pattern.
  • the MCU 240 may be formed on one semiconductor substrate 205 using the fourth mask (S140).
  • a fourth mask pattern corresponding to the MCU 240 may be formed using the fourth mask, and the MCU 240 may be formed by etching the fourth mask pattern.
  • the logic 250 may be formed on one semiconductor substrate 205 using the fifth mask (S150).
  • a fifth mask pattern corresponding to the logic 250 may be formed using the fifth mask, and the logic 250 may be formed by etching the fifth mask pattern.
  • the host interface 260 may be formed on the semiconductor substrate 205 using the sixth mask, and the memory 270 may be formed on the semiconductor substrate 205 using the seventh mask.
  • a sixth mask pattern and a seventh mask pattern corresponding to the host interface 260 and the memory 270 are formed using the sixth mask and the seventh mask, respectively.
  • Each of the seventh mask patterns may be etched to form a host interface 260 and a memory 270, respectively.
  • a mask may mean a set of masks including a plurality of masks, and the pattern is formed on the semiconductor substrate 205 using the mask, and the patterns are formed on the semiconductor substrate 205 using the plurality of masks. It involves doing.
  • Embodiments in accordance with the inventive concept of the present invention relate to a crystal-free near field communication (NFC) IC including a CMOS oscillator.
  • NFC near field communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

NFC IC가 게시된다. 본 발명의 실시 예들에 따른 NFC IC는 반도체 기판, 상기 반도체 기판 위에 형성되고, 기준 클락 신호를 생성하는 CMOS 오실레이터, 상기 반도체 기판 위에 형성되고, 상기 기준 클락 신호를 이용하여 서로 다른 주파수를 가지는 제1클락 신호와 제2클락 신호를 생성하는 주파수 분주기, 상기 반도체 기판 위에 형성되고, 상기 제1클락 신호를 수신하고 상기 제1클락 신호에 따라, NFC 방식을 이용하여 무선 신호들을 송수신하는 RF 인터페이스 및 상기 반도체 기판 위에 형성되고, 상기 제2클락 신호를 수신하고 상기 제2클락 신호에 따라 상기 RF 인터페이스의 작동을 제어하는 MCU를 포함한다.

Description

CMOS 오실레이터를 포함하는 크리스탈-프리 NFC IC
본 발명의 개념에 따른 실시 예는 NFC 집적회로(integrated circuit(IC))에 관한 것으로, 특히 CMOS 오실레이터를 포함하는 크리스탈-프리(crystal-free) NFC IC에 관한 것이다.
NFC(near field communication)는 무선 태그(RFID) 기술들 중의 하나로 일반적으로 13.56MHz의 주파수 대역을 사용하는 비접촉식 통신기술이다. 상기 NFC는 통신 거리가 짧기 때문에 상대적으로 보안이 우수하고, 가격이 저렴해 차세대 근거리 통신 기술로서 주목받고 있다. 또한, 블루투스(bluetooth) 등과 같은 기존의 근거리 통신 기술은 기기들 사이의 페어링 (pairing)이 필수적이었지만, NFC는 페어링을 수행하지 않는 장점이 있다.
도 1은 종래의 NFC 모듈을 개념적으로 나타낸다. 도 1을 참조하면, NFC 모듈 (10)은 NFC IC(11), 제1크리스털 오실레이터(crystal oscillator; 12), MCU(micro controller unit; 13), 제2크리스털 오실레이터(14), 및 안테나(15)를 포함한다.
NFC 모듈(10)은 안테나(15)를 이용하여 RF(radio) 신호들을 송수신할 수 있다. NFC IC(11)는 NFC 방식을 이용하여 RF 통신을 할 수 있다.
NFC IC(11)는 제1크리스털 오실레이터(12)로부터 출력되고 제1주파수를 갖는 제1클락 신호(X1)에 따라 작동한다.
MCU(13)는 NFC IC(11)를 제어할 수 있다. MCU(13)는 제2크리스털 오실레이터(14)로부터 출력되고 상기 제1주파수와 다른 제2주파수를 갖는 클락 신호(X2)에 따라 작동한다.
각 크리스털 오실레이터(12와 14)는 클락 신호(X1과 X2)를 발생하는 클락 신호 생성 장치로서, 결정 물질을 포함하고, 상기 결정 물질이 진동할 때 발생하는 공명 현상을 이용하여 클락 신호(X1과 X2)를 생성한다.
제1크리스털 오실레이터(12)는 NFC IC(11)의 외부에 배치되어, NFC IC(11)로 제1클락 신호(X1)를 전송하고, 제2크리스털 오실레이터(14)는 MCU(13)의 외부에 배치되어 MCU(13)로 제2클락 신호(X2)를 전송한다.
종래의 NFC 모듈(10)은 크리스털 오실레이터들(12와 14)을 이용하여 클락 신호들(X1과 X2)을 생성하고, 크리스털 오실레이터들(12와 14)은 NFC IC(11)와 MCU(13)의 외부에 배치되므로, 종래의 NFC 모듈(10)의 사이즈는 크고, 각 장치(11, 12, 13, 및 14)의 기판은 서로 분리되고 서로 다르다.
본 발명이 이루고자 하는 기술적인 과제는 반도체 기판에 형성된 하나의 CMOS 오실레이터를 포함하고, 상기 하나의 CMOS 오실레이터로부터 생성된 기준 클락 신호를 이용하여 작동하는 NFC IC와 이를 포함하는 NFC 모듈을 제공하는 것이다.
본 발명의 실시 예들에 따른 NFC IC는, 반도체 기판과, 상기 반도체 기판 위에 형성되고, 기준 클락 신호를 생성하는 CMOS 오실레이터와, 상기 반도체 기판 위에 형성되고, 상기 기준 클락 신호를 이용하여 서로 다른 주파수를 가지는 제1클락 신호와 제2클락 신호를 생성하는 주파수 분주기와, 상기 반도체 기판 위에 형성되고, 상기 제1클락 신호를 수신하고 상기 제1클락 신호에 따라, NFC 방식을 이용하여 무선 신호들을 송수신하는 RF 인터페이스와, 상기 반도체 기판 위에 형성되고, 상기 제2클락 신호를 수신하고 상기 제2클락 신호에 따라 상기 RF 인터페이스의 작동을 제어하는 MCU를 포함한다.
본 발명의 실시 예들에 따른 NFC IC를 제조하는 방법은, 제1마스크를 이용하여 하나의 반도체 기판 위에 기준 클락 신호를 생성하는 CMOS 오실레이터를 생성하는 단계, 제2마스크를 이용하여 상기 하나의 반도체 기판 위에 상기 기준 클락 신호를 이용하여 서로 다른 주파수를 가지는 제1클락 신호와 제2클락 신호를 생성하는 주파수 분주기를 생성하는 단계, 제3마스크를 이용하여 상기 하나의 반도체 기판 위에 상기 제1클락 신호를 수신하고 상기 제1클락 신호에 따라, NFC 방식을 이용하여 무선 신호들을 송수신하는 RF 인터페이스를 생성하는 단계 및 제4마스크를 이용하여 상기 하나의 반도체 기판 위에 상기 제2클락 신호를 수신하고 상기 제2클락 신호에 따라 상기 RF 인터페이스의 작동을 제어하는 MCU를 생성하는 단계를 포함한다.
본 발명의 실시 예들에 따른 NFC IC는 상기 NFC IC의 제조 방법을 이용하여 생성될 수 있다.
본 발명의 실시 예들에 따른 NFC IC는 CMOS 오실레이터, MCU, 및 RF 인터페이스가 하나의 반도체 기판에 형성되므로, 상기 NFC IC와 상기 NFC IC를 포함하는 모듈의 사이즈가 소형화되는 효과가 있다.
도 1은 종래의 NFC(near field communication) 모듈을 개념적으로 나타낸다.
도 2는 본 발명의 실시 예들에 따른 NFC IC(integrated circuit)를 포함하는 NFC 모듈을 개념적으로 나타낸다.
도 3은 본 발명의 실시 예들에 따른 NFC IC를 포함하는 웨이퍼를 개념적으로 나타낸다.
도 4는 본 발명의 실시 예들에 따른 NFC IC를 개념적으로 나타낸다.
도 5는 도 4에 도시된 CMOS 오실레이터를 개념적으로 나타낸다.
도 6과 도 7은 본 발명의 실시 예들에 따른 주파수 분주기의 구조를 나타낸다.
도 8은 본 발명의 실시 예들에 따른 NFC IC를 제조하는 방법을 나타내는 플로우 차트이다.
이하, 본 명세서에 첨부된 도면들을 참조하여 본 발명의 실시 예들을 상세히 설명한다.
도 2는 본 발명의 실시 예들에 따른 NFC IC를 포함하는 NFC 모듈을 개념적으로 나타낸다. 도 1의 종래의 NFC 모듈(10)과 달리 크리스탈 오실레이터-프리 NFC 모듈(1000)은 NFC IC(200)와 안테나(300)를 포함한다.
NFC 모듈(1000)은 외부의 호스트(미도시)와 통신할 수 있고, 안테나(300)를 이용하여 RF 신호들을 주거나 받을 수 있다. 도 4 내지 도 6을 참조하여 설명되는 것처럼, 도 2에 도시된 NFC IC(200)는 NFC IC(200)의 내부에 MCU, 오실레이터, 및 RF 인터페이스를 포함하는 일체형(all-in-one) NFC IC(200)이므로, 도 1에 도시된 NFC 모듈(10)과 달리 소형화가 가능하다.
도 2에 도시된 NFC IC(200)는 크리스털 오실레이터를 사용하지 않으므로, 도 1에 도시된 NFC 모듈(10)에 비해 가격이 저렴하다.
후술하는 바와 같이, 도 2에 도시된 NFC IC(200)는 하나의 공정(예컨대, CMOS 공정)에 의해 제조가 가능하다.
도 3은 본 발명의 실시 예들에 따른 NFC IC를 포함하는 웨이퍼를 개념적으로 나타낸다. 도 3을 참조하면, 웨이퍼(100)는 복수의 다이들 (dies; 집합적으로 110라 표시)을 포함할 수 있다.
웨이퍼(100)는 반도체 칩(예컨대, IC)의 재료로서, 실리콘(Si)을 주성분으로 한다. 즉, 웨이퍼(100)를 이용하여 복수의 전기 소자들(예컨대, 트랜지스터, 저항, 다이오드, 및 콘덴서 등)을 포함하고, 특정 기능을 수행하는 회로를 만들 수 있다.
각 다이(110)는 웨이퍼 다이싱(wafer dicing)을 통해 웨이퍼(100)로부터 분리될 수 있다. 각 다이(110)에는 NFC IC(200)가 생성될 수 있다.
NFC IC(200)는 하나의 반도체 기판(예컨대, 실리콘 기판; 205)을 포함할 수 있다. 반도체 기판(205)은 웨이퍼(100)로부터 분리된 일부일 수 있다. 실시 예들에 따라, NFC IC(200)에 포함되는 각 구성들은 하나의 반도체 기판(205) 위에 생성될 수 있다.
본 명세서에서 어떤 구성이 반도체 기판 위(on)에 생성된다는 것은, 상기 어떤 구성이 상기 반도체 기판의 위(on or above)에 생성되는 경우, 상기 어떤 구성이 상기 반도체 기판의 안(in)에 형성되는 경우, 및 상기 어떤 구성과 상기 반도체 기판 사이에 하나 또는 그 이상의 레이어들(layers)이 형성되는 경우도 포함할 수 있다.
도 4는 본 발명의 실시 예들에 따른 NFC IC를 개념적으로 나타낸다. 도 2 및 도 4를 참조하면, 하나의 반도체 칩으로 구현된 NFC IC(200)는 CMOS 오실레이터 (210), 주파수 분주기(220), RF 인터페이스(230), MCU(240), 로직(logic; 250), 호스트 인터페이스(260) 및 메모리(270)를 포함한다.
NFC IC(200)는 NFC 방식을 이용하여 다른 NFC 단말기와 통신할 수 있다. 상기 NFC는 RFID(radio frequency identification(RFID)) 방식들 중의 하나로 13.56MHz의 주파수 대역을 사용하는 비접촉식 통신 기술을 의미한다.
NFC IC(200)는 온-칩 CMOS 오실레이터(210)를 포함하므로, NFC IC(200)를 포함하는 NFC 모듈(1000)은 도 1에 도시된 종래의 NFC 모듈(10)과 달리, 별도의 크리스털 오실레이터를 포함하지 않는다.
반도체 기판(205) 위에 형성된 CMOS 오실레이터(210)는 기준 클락 신호 (CLK_REF)를 생성할 수 있다.
CMOS 오실레이터(210)는 일반적인 크리스탈 오실레이터(X-OSC)와 달리, 결정 물질을 포함하지 않는다. 따라서, 제조 단가가 낮고 소형화가 가능하다.
CMOS 오실레이터(210)는 CMOS(complementary metal oxide silicon) 제조 공정으로 제조될 수 있다. 따라서, CMOS 오실레이터(210)는 NFC IC(200)에 포함된 반도체 기판(205) 위에 생성(또는 배치)될 수 있다.
실시 예들에 따라, 기준 클락 신호(CLK_REF)의 주파수는 13.56MHz의 정수배일 수 있으나, 이에 한정되는 것은 아니다.
CMOS 오실레이터(210)는 기준 클락 신호(CLK_REF)를 주파수 분주기(220)로 전송할 수 있다.
주파수 분주기(220)는 CMOS 오실레이터(210)로부터 전송된 기준 클락 신호 (CLK_REF)를 수신하고, 기준 클락 신호(CLK_REF)를 이용하여 제1주파수를 갖는 제1클락 신호(CLK1)와 제2주파수를 갖는 제2클락 신호(CLK2)를 생성할 수 있다. 상기 제1주파수와 상기 제2주파수는 서로 다르다.
실시 예들에 따라, 주파수 분주기(220)는 기준 클락 신호(CLK_REF)를 각 분주비(dividion ratio)로 분주하여 제1클락 신호(CLK1)와 제2클락 신호(CLK2)를 생성할 수 있다. 예컨대, 제1클락 신호(CLK1)의 제1주파수와 제2클락 신호(CLK2)의 제2주파수는 기준 클락 신호(CLK_REF)의 주파수보다 낮을 수 있다.
주파수 분주기(220)는 제1주파수를 갖는 제1클락 신호(CLK1)를 RF 인터페이스(230)로 전송할 수 있고, 주파수 분주기(220)는 제2주파수를 갖는 제2클락 신호 (CLK2)를 MCU(240)로 전송할 수 있다. 실시 예들에 따라, 주파수 분주기(220)는 제2클락 신호(CLK2)를 로직(또는 로직 회로; 250)으로도 전송할 수 있으나, 로직(250)으로 전송되는 클락 신호의 주파수와 MCU(240)로 전송되는 클락 신호의 주파수는 다를 수 있다.
제1클락 신호(CLK1)의 제1주파수와 제2클락 신호(CLK2)의 제2주파수는 다를 수 있다. 실시 예들에 따라, 제1클락 신호(CLK1)의 제1주파수는 NFC 표준에 따른 주파수(예컨대, 13.56MHz)일 수 있다.
RF 인터페이스(230)는 RF 신호들을 송신하거나 수신할 수 있다. 실시 예들에 따라, RF 인터페이스(230)는 NFC 방식을 이용하여 RF 신호들을 송수신할 수 있다.
RF 인터페이스(230)는 안테나(300)를 이용하여 RF 신호들을 송신하거나 수신할 수 있다.
실시 예들에 따라, RF 인터페이스(230)는 수신된 RF 신호들을 처리(예컨대, 정류하거나 복조)하기 위한 밴드 갭 레퍼런스(bandgap reference) 회로, 복수의 전압 비교기들, 및 슈미트 트리거 등과 같은 회로들을 포함할 수 있다.
RF 인터페이스(230)는 주파수 분주기(220)로부터 출력된 제1클락 신호(CLK1)를 수신하고, 제1클락 신호(CLK1)를 이용하여 RF 신호들을 생성하고, 생성된 RF 신호들을 송신할 수 있다.
RF 인터페이스(230)는 NFC IC(200)에 포함된 CMOS 오실레이터(210)로부터 제1클락 신호(CLK1)를 수신하고, 제1클락 신호(CLK1)를 작동 클락 신호로 사용하여 작동하므로, NFC IC(200)는 별도의 크리스탈 오실레이터로부터 클락 신호를 수신할 필요가 없다.
MCU(240)는 NFC IC(200)의 전반적인 작동을 제어할 수 있다. 실시 예들에 따라, MCU(240)는 RF 인터페이스(230)의 작동을 제어할 수 있다.
MCU(240)는 주파수 분주기(220)로부터 전송된 제2클락 신호(CLK2)를 수신하고, 제2클락 신호(CLK2)를 이용하여 NFC IC(200)의 전반적인 작동을 제어할 수 있다. 제2클락 신호(CLK2)는 시스템 클락 신호로서 사용될 수 있다.
MCU(240)는 NFC IC(200)에 포함된 CMOS 오실레이터(210)로부터 제2클락 신호 (CLK2)를 수신하고, 제2클락 신호(CLK2)를 작동 클락 신호로서 사용하므로, NFC IC(200)는 별도의 크리스탈 오실레이터로부터 클락 신호를 수신할 필요가 없다.
로직(250)은 NFC IC(200)에서 사용되는 프로토콜(protocol)을 정의한다. 실시 예들에 따라, 로직(250)은 ISO/IEC 18092 NFC IP(interface protocol)-1 표준에 따른 카드 에뮬레이션(card emulation) 모드 및 P2P(peer to peer) 모드를 정의할 수 있다. 상기 P2P 모드는 이니씨에이터 모드(initiator mode)와 타겟 모드(target mode)를 포함한다.
실시 예들에 따라, 로직(250)은 메모리(270)에 저장된 데이터를 이용하여 송신 메시지를 생성하고, 상기 송신 메시지를 RF 인터페이스(230)로 전송할 수 있다.
실시 예들에 따라, 로직(250)은 RF 인터페이스(230)로부터 전송된 수신 메시지를 수신하고, 상기 수신 메시지를 디코드하고, 상기 디코드의 결과에 따라 생성된 수신 데이터를 메모리(270)에 저장할 수 있다.
실시 예들에 따라, 로직(250)은 CRC(cyclic redundancy check)를 수행할 수 있다.
호스트 인터페이스(260)는 NFC IC(200)와 호스트(미도시) 사이에 주고받는 신호들을 인터페이싱 할 수 있다. 실시 예들에 따라, 호스트 인터페이스(260)는 UART(universal asynchronous receiver/transmitter) 방식, I2C(inter integrated circuit) 방식, 또는 SPI(serial peripheral interface) 방식을 이용하여 상기 호스트와 통신할 수 있다.
메모리(270)는 NFC IC(200)의 작동에 필요한 데이터를 저장할 수 있다. 실시 예들에 따라, 메모리(270)는 수신한 신호로부터 생성된 데이터 또는 송신할 신호에 포함될 데이터를 저장할 수 있다.
메모리(270)는 불휘발성 메모리 장치 및/또는 휘발성 메모리 장치를 포함할 수 있다. 예컨대, 휘발성 메모리는 RAM(random access memory), SRAM(static RAM) 또는 DRAM(dynamic RAM)으로 구현될 수 있으나 이에 한정되는 것은 아니다. 불휘발성 메모리는 ROM(read only memory), 플래시 메모리, 또는 저항성 RAM으로 구현될 수 있으나 이에 한정되는 것은 아니다.
도 3 및 도 4를 참조하여 설명된 것처럼, 본 발명의 실시 예들에 따른 NFC IC(200)는 하나의 반도체 기판(205) 위에 형성된 CMOS 오실레이터(210)와 MCU(240)을 포함하므로, 종래의 NFC 모듈(10)처럼 별도의 MCU 및/또는 별도의 크리스탈 오실레이터가 필요하지 않으므로, NFC IC(200)의 크기는 작아질 수 있고, 웨이퍼(100)에는 더 많은 NFC IC들이 형성될 수 있으므로, 웨이퍼(100)의 수율(yield)은 향상될 수 있다.
도 5는 도 4에 도시된 CMOS 오실레이터를 개념적으로 나타낸다. 도 4 및 도 5를 참조하면, CMOS 오실레이터(210)는 LDO 레귤레이터(low drop out regulator; 212), 코어(core; 214), 및 제어 회로(216)를 포함할 수 있다.
LDO 레귤레이터(212)는 입력 전압(VIN)을 수신하고, 입력 전압(VIN)을 레귤레이팅(또는 안정화)하여 출력 전압(VREG)을 생성하고, 출력 전압(VREG)을 코어(214)로 전송한다.
코어(214)는 LDO 레귤레이터(212)로부터 출력된 출력 전압(VREG)을 수신하고, 제어 회로(216)로부터 출력된 제어 신호(CTRL)를 수신할 수 있다.
코어(214)는 출력 전압(VREG)과 제어 신호(CTRL)에 기초하여 기준 클락 신호 (CLK_REF)를 생성할 수 있다. 실시 예들에 따라, 코어(214)는 출력 전압(VREG)의 크기(amplitude)에 기초하여 기준 클락 신호(CLK_REF)의 주파수를 결정할 수 있다.
실시 예들에 따라, 코어(214)는 제어 신호(CTRL)에 응답하여 기준 클락 신호 (CLK_REF)의 생성 여부 또는 생성 타이밍을 제어할 수 있다.
제어 회로(216)는 CMOS 오실레이터(210)의 전반적인 작동을 제어할 수 있다. 실시 예들에 따라, 제어 회로(216)는 코어(214)의 작동을 제어할 수 있다.
제어 회로(216)는 기준 클락 신호(CLK_REF)를 생성하기 위한 제어 신호 (CTRL)를 생성하고, 제어 신호(CTRL)를 코어(214)로 전송할 수 있다.
도 6은 본 발명의 실시 예들에 따른 주파수 분주기의 구조를 나타낸다. 도 5를 참조하면, 주파수 분주기(220A)는 직렬로 연결된 제1주파수 분주기(222A)와 제2주파수 분주기(224A)를 포함한다.
제1주파수 분주기(222A)는 기준 클락 신호(CLK_REF)를 수신하고, 기준 클락 신호(CLK_REF)를 이용하여 제1주파수를 갖는 제1클락 신호(CLK1)를 생성할 수 있다. 실시 예들에 따라, 제1주파수 분주기(222A)는 기준 클락 신호(CLK_REF)를 제1분주비로 분주하여 상기 제1주파수를 갖는 제1클락 신호(CLK1)를 생성할 수 있다.
제1주파수 분주기(222A)는 제1클락 신호(CLK1)를 RF 인터페이스(230)로 전송하고, 제1클락 신호(CLK1)를 제2주파수 분주기(DVI2)로 전송할 수 있다.
제2주파수 분주기(224A)는 제1클락 신호(CLK1)를 수신하고, 제1클락 신호 (CLK1)를 이용하여 제2주파수를 갖는 제2클락 신호(CLK2)를 생성할 수 있다. 실시 예들에 따라, 제2주파수 분주기(224A)는 제1클락 신호(CLK1)의 제1주파수를 제2분주비로 분주하여 제2주파수를 갖는 제2클락 신호(CLK2)를 생성할 수 있다.
실시 예들에 따라, 상기 제2분주비는 상기 제1분주비와 다를 수 있다.
제2주파수 분주기(224A)는 제2클락 신호(CLK2)를 MCU(240)로 전송할 수 있다. 실시 예들에 따라, 제2주파수 분주기(224A)는 제2클락 신호(CLK2)를 로직(250)으로 전송할 수 있다.
도 7은 본 발명의 실시 예들에 따른 주파수 분주기의 구조를 나타낸다. 도 7을 참조하면, 주파수 분주기(220B)는 병렬로 연결된 제1주파수 분주기(222B) 및 제2주파수 분주기(224B)를 포함한다.
제1주파수 분주기(222B)는 기준 클락 신호(CLK_REF)를 수신하고, 제1주파수를 갖는 제1클락 신호(CLK1)를 생성할 수 있다. 실시 예들에 따라, 제1주파수 분주기(222B)는 기준 클락 신호(CLK_REF)의 주파수를 제1분주비로 분주하여 제1주파수를 갖는 제1클락 신호(CLK1)를 생성할 수 있다.
제1주파수 분주기(222B)는 제1클락 신호(CLK1)를 RF 인터페이스(230)로 전송할 수 있다.
제2주파수 분주기(224B)는 기준 클락 신호(CLK_REF)를 수신하고, 제2주파수를 갖는 제2클락 신호(CLK2)를 생성할 수 있다. 실시 예들에 따라, 제2주파수 분주기(224B)는 기준 클락 신호(CLK_REF)의 주파수를 제2분주비로 분주하여 제2주파수를 갖는 제2클락 신호(CLK2)를 생성할 수 있다.
실시 예들에 따라, 상기 제2분주비는 상기 제1분주비와 다를 수 있다.
제2주파수 분주기(224A)는 제2클락 신호(CLK2)를 MCU(240)로 전송할 수 있다. 실시 예들에 따라, 제2주파수 주기(224A)는 제2클락 신호(CLK2)를 로직(250)으로 전송할 수 있다.
도 5 내지 도 7을 참조하여 설명한 것처럼, NFC IC(200)는 기준 클락 신호 (CLK_REF)를 생성하는 CMOS 오실레이터(210), 및 제1클락 신호(CLK1)와 제2클락 신호(CLK2)를 생성하는 주파수 분주기를 포함하므로, NFC IC(200)는 외부 클락을 수신하지 않더라도 NFC를 수행할 수 있다.
도 8은 본 발명의 실시 예들에 따른 NFC IC를 제조하는 방법을 나타내는 플로우 차트이다. 도 3 내지 도 8을 참조하면, NFC IC(200)는 웨이퍼(100)에 포함된 다이(110) 위에 생성될 수 있다.
NFC IC(200)는 복수의 마스크들(masks)을 이용하여 생성될 수 있다. 마스크는, 반도체 공정 중, 웨이퍼(100)에 상기 마스크에 설계된 회로 패턴에 따라 회로를 형성하는 포토 공정에 사용된다.
제1마스크를 이용하여 하나의 반도체 기판(205) 위에 CMOS 오실레이터(210)가 형성될 수 있다(S110). 실시 예들에 따라, 상기 제1마스크를 이용하여 CMOS 오실레이터(210)에 해당하는 제1마스크 패턴이 형성되고, 상기 제1마스크 패턴을 식각(etch)하여 CMOS 오실레이터(210)가 형성될 수 있다.
제2마스크를 이용하여 하나의 반도체 기판(205) 위에 주파수 분주기(220)가 생성될 수 있다(S120). 실시 예들에 따라, 상기 제2마스크를 이용하여 주파수 분주기(220)에 해당하는 제2마스크 패턴이 형성되고, 상기 제2마스크 패턴을 식각하여 주파수 분주기(220)가 형성될 수 있다.
제3마스크를 이용하여 하나의 반도체 기판(205) 위에 RF 인터페이스(230)가 형성될 수 있다(S130). 실시 예들에 따라, 상기 제3마스크를 이용하여 RF 인터페이스(230)에 해당하는 제3마스크 패턴이 형성되고, 상기 제3마스크 패턴을 식각하여 RF 인터페이스(230)가 형성될 수 있다.
제4마스크를 이용하여 하나의 반도체 기판(205) 위에 MCU(240)가 형성될 수 있다(S140). 실시 예들에 따라, 상기 제4마스크를 이용하여 MCU(240)에 해당하는 제4마스크 패턴이 형성되고, 상기 제4마스크 패턴을 식각하여 MCU(240)가 형성될 수 있다.
제5마스크를 이용하여 하나의 반도체 기판(205) 위에 로직(250)이 형성할 수 있다(S150). 실시 예들에 따라, 상기 제5마스크를 이용하여 로직(250)에 해당하는 제5마스크 패턴이 형성하고, 상기 제5마스크 패턴을 식각하여 로직(250)이 형성될 수 있다.
실시 예들에 따라, 제6마스크를 이용하여 반도체 기판(205) 위에 호스트 인터페이스(260)가 형성될 수 있고, 제7마스크를 이용하여 반도체 기판(205) 위에 메모리(270)가 형성될 수 있다.
실시 예들에 따라, 상기 제6마스크 및 상기 제7마스크를 이용하여 호스트 인터페이스(260) 및 메모리(270)에 해당하는 제6마스크 패턴과 제7마스크 패턴이 각각 형성되고, 상기 제6마스크 패턴과 상기 제7마스크 패턴 각각을 식각하여 호스트 인터페이스(260) 및 메모리(270) 각각이 형성될 수 있다.
비록 도 8에서는 단계 S110 내지 S150이 순서대로 도시되어 있으나, 본 발명의 실시 예에 따른 제조 방법은 상기 순서에 한정되는 것이 아니다. 또한, 마스크는 복수의 마스크들을 포함하는 마스크들의 세트를 의미할 수 있고, 마스크를 이용하여 패턴이 반도체 기판(205) 위에 형성된다 함은 복수의 마스크들을 이용하여 패턴들을 반도체 기판(205) 위에 형성하는 것을 포함한다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 개념에 따른 실시 예는 CMOS 오실레이터를 포함하는 크리스탈-프리(crystal-free) NFC(near field communication) IC에 관한 것이다.

Claims (9)

  1. 반도체 기판;
    상기 반도체 기판 위에 형성되고, 기준 클락 신호를 생성하는 CMOS 오실레이터;
    상기 반도체 기판 위에 형성되고, 상기 기준 클락 신호를 이용하여 서로 다른 주파수를 가지는 제1클락 신호와 제2클락 신호를 생성하는 주파수 분주기;
    상기 반도체 기판 위에 형성되고, 상기 제1클락 신호를 수신하고 상기 제1클락 신호에 따라, NFC 방식을 이용하여 무선 신호들을 송수신하는 RF 인터페이스; 및
    상기 반도체 기판 위에 형성되고, 상기 제2클락 신호를 수신하고 상기 제2클락 신호에 따라 상기 RF 인터페이스의 작동을 제어하는 MCU를 포함하는 NFC IC.
  2. 제1항에 있어서,
    상기 주파수 분주기는 제1주파수 분주기와 제2주파수 분주기를 포함하고,
    상기 제1주파수 분주기는 상기 기준 클락 신호를 수신하고, 상기 기준 클락 신호를 제1분주비로 분주하여 상기 제1클락 신호를 생성하고,
    상기 제2주파수 분주기는 상기 제1클락 신호를 수신하고, 상기 제1클락 신호를 상기 제1분주비와 다른 제2분주비로 분주하여 상기 제2클락 신호를 생성하는 NFC IC.
  3. 제1항에 있어서,
    상기 주파수 분주기는 제1주파수 분주기와 제2주파수 분주기를 포함하고,
    상기 제1주파수 분주기는 상기 기준 클락 신호를 수신하고, 상기 기준 클락 신호를 제1분주비로 분주하여 상기 제1클락 신호를 생성하고,
    상기 제2주파수 분주기는 상기 기준 클락 신호를 수신하고, 상기 기준 클락 신호를 상기 제1분주비와 다른 제2분주비로 분주하여 상기 제2클락 신호를 생성하는 NFC IC.
  4. 제1항에 있어서,
    상기 기준 클락 신호의 주파수는 13.56MHz의 정수배인 NFC IC.
  5. 제1마스크를 이용하여 하나의 반도체 기판 위에 기준 클락 신호를 생성하는 CMOS 오실레이터를 생성하는 단계;
    제2마스크를 이용하여 상기 하나의 반도체 기판 위에 상기 기준 클락 신호를 이용하여 서로 다른 주파수를 가지는 제1클락 신호와 제2클락 신호를 생성하는 주파수 분주기를 생성하는 단계;
    제3마스크를 이용하여 상기 하나의 반도체 기판 위에 상기 제1클락 신호를 수신하고 상기 제1클락 신호에 따라, NFC 방식을 이용하여 무선 신호들을 송수신하는 RF 인터페이스를 생성하는 단계; 및
    제4마스크를 이용하여 상기 하나의 반도체 기판 위에 상기 제2클락 신호를 수신하고 상기 제2클락 신호에 따라 상기 RF 인터페이스의 작동을 제어하는 MCU를 생성하는 단계를 포함하는 NFC IC를 제조하는 방법.
  6. 제5항에 있어서,
    상기 주파수 분주기는 제1주파수 분주기와 제2주파수 분주기를 포함하고,
    상기 제1주파수 분주기는 상기 기준 클락 신호를 수신하고, 상기 기준 클락 신호를 제1분주비로 분주하여 상기 제1클락 신호를 생성하고,
    상기 제2주파수 분주기는 상기 제1클락 신호를 수신하고, 상기 제1클락 신호를 상기 제1분주비와 다른 제2분주비로 분주하여 상기 제2클락 신호를 생성하는 NFC IC를 제조하는 방법.
  7. 제5항에 있어서,
    상기 주파수 분주기는 제1주파수 분주기와 제2주파수 분주기를 포함하고,
    상기 제1주파수 분주기는 상기 기준 클락 신호를 수신하고, 상기 기준 클락 신호를 제1분주비로 분주하여 상기 제1클락 신호를 생성하고,
    상기 제2주파수 분주기는 상기 기준 클락 신호를 수신하고, 상기 기준 클락 신호를 상기 제1분주비와 다른 제2분주비로 분주하여 상기 제2클락 신호를 생성하는 NFC IC를 제조하는 방법.
  8. 제5항에 있어서,
    상기 기준 클락 신호의 주파수는 13.56MHz의 정수배인 NFC IC를 제조하는 방법.
  9. 제5항에 기재된 NFC IC를 제조하는 방법을 이용하여 제조된 NFC IC.
PCT/KR2016/013999 2016-11-29 2016-11-30 Cmos 오실레이터를 포함하는 크리스탈-프리 nfc ic WO2018101509A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160160750A KR20180060813A (ko) 2016-11-29 2016-11-29 Cmos 오실레이터를 포함하는 크리스탈-프리 nfc ic
KR10-2016-0160750 2016-11-29

Publications (1)

Publication Number Publication Date
WO2018101509A1 true WO2018101509A1 (ko) 2018-06-07

Family

ID=62241779

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2016/013999 WO2018101509A1 (ko) 2016-11-29 2016-11-30 Cmos 오실레이터를 포함하는 크리스탈-프리 nfc ic

Country Status (2)

Country Link
KR (1) KR20180060813A (ko)
WO (1) WO2018101509A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240113716A1 (en) * 2022-09-29 2024-04-04 Texas Instruments Incorporated Deterministic jitter compensation scheme for dtc timing path

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090126323A (ko) * 2007-04-04 2009-12-08 자첵 코발스키 Ｎｆｃ 모듈, 특히 이동 전화기용 ｎｆｃ 모듈
KR20150004042A (ko) * 2013-07-02 2015-01-12 (주) 파루 센서를 내장한 근거리 무선 태그 장치 및 그 제조 방법
KR20150014692A (ko) * 2013-07-30 2015-02-09 삼성전기주식회사 Ｎｆｃ 기능 내장 무선 칩 모듈, 전자가격표시 단말 및 ｎｆｃ 기능 내장 무선 칩 모듈 동작 방법
KR20150131922A (ko) * 2014-05-15 2015-11-25 주식회사 아이티엠반도체 Nfc 칩 안테나 모듈 패키지
KR20160016217A (ko) * 2014-08-04 2016-02-15 삼성전자주식회사 Nfc 장치의 동작 방법 및 nfc 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090126323A (ko) * 2007-04-04 2009-12-08 자첵 코발스키 Ｎｆｃ 모듈, 특히 이동 전화기용 ｎｆｃ 모듈
KR20150004042A (ko) * 2013-07-02 2015-01-12 (주) 파루 센서를 내장한 근거리 무선 태그 장치 및 그 제조 방법
KR20150014692A (ko) * 2013-07-30 2015-02-09 삼성전기주식회사 Ｎｆｃ 기능 내장 무선 칩 모듈, 전자가격표시 단말 및 ｎｆｃ 기능 내장 무선 칩 모듈 동작 방법
KR20150131922A (ko) * 2014-05-15 2015-11-25 주식회사 아이티엠반도체 Nfc 칩 안테나 모듈 패키지
KR20160016217A (ko) * 2014-08-04 2016-02-15 삼성전자주식회사 Nfc 장치의 동작 방법 및 nfc 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240113716A1 (en) * 2022-09-29 2024-04-04 Texas Instruments Incorporated Deterministic jitter compensation scheme for dtc timing path

Also Published As

Publication number Publication date
KR20180060813A (ko) 2018-06-07

Similar Documents

Publication Publication Date Title
TW201903557A (zh) 記憶卡、主機機器、記憶卡用連接器及記憶卡用配接器
US8495270B2 (en) Communication interface device and communication method
WO2020204658A1 (en) Method of transmitting sounding reference signal and electronic device therefor
WO2009145518A2 (ko) 무선 통신 모듈을 추가한 메모리 카드 및 이를 사용하기 위한 단말기와 ｗｐａｎ 통신 모듈을 가진 메모리 카드 및 이를 사용한 ｗｐａｎ 통신 방법
EP3794808A1 (en) Electronic device including flexible printed circuit board adjacent to antenna
WO2020009361A1 (en) Circuit board including insulating layer having a plurality of dielectrics with different dielectric loss, and electronic device including the circuit board
WO2018101509A1 (ko) Cmos 오실레이터를 포함하는 크리스탈-프리 nfc ic
WO2022086207A1 (ko) 고속 충전 방법 및 전자 장치
WO2020101147A1 (ko) Ieee 802.11 표준에 정의된 tdls 세션을 이용하여 외부 전자 장치와 무선 통신 채널을 통해 연결되는 전자 장치
WO2019208908A1 (ko) 복수의 주파수 대역에서 신호를 전송하기 위한 장치 및 방법
WO2021101256A1 (ko) 노이즈 필터 구조를 포함하는 인쇄 회로 기판 및 이를 포함하는 전자 장치
WO2022215993A1 (ko) 블루투스 스캔 협상에 기반한 초광대역 통신 방법 및 이를 위한 전자 장치
CN106788370B (zh) 电子器件
WO2022231205A1 (ko) Uwb 레인징시 데이터를 송수신하는 전자 장치 및 그 방법
WO2021201456A1 (ko) 숨은 간섭의 검출에 기반한 통신 주파수를 변경하는 전자 장치 및 이의 동작 방법
WO2021242011A1 (en) Electronic device for wireless communication and method of operating electronic device
WO2022045685A1 (ko) 전자 장치 및 전자 장치에서 적응적 동작 전압 기반의 무선 전력 전송 방법
WO2022039545A1 (ko) 직렬 인터페이스를 운영하는 전자 장치 및 그 제어 방법
WO2021164309A1 (zh) 射频线安装检测装置及终端
WO2020138998A1 (ko) 도전성 부재에 관한 검출 회로를 포함하는 전자 장치
WO2020060230A1 (ko) 신호의 대역폭에 따라 안테나 설정을 변경하는 전자 장치 및 제어 방법
KR20180100538A (ko) Cmos 오실레이터를 포함하는 크리스탈-프리 nfc ic
CN109634148B (zh) 具有射频功能的电子设备
WO2022186549A1 (ko) 전자 장치에서 터치 전류를 줄일 수 있는 전원 공급 장치
CN215181981U (zh) 端口复用电路、设备及电子设备

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16922762

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16922762

Country of ref document: EP

Kind code of ref document: A1