WO2018004084A1 - 유기 반도체 소자 및 그 제조 방법 - Google Patents

유기 반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
WO2018004084A1
WO2018004084A1 PCT/KR2016/014290 KR2016014290W WO2018004084A1 WO 2018004084 A1 WO2018004084 A1 WO 2018004084A1 KR 2016014290 W KR2016014290 W KR 2016014290W WO 2018004084 A1 WO2018004084 A1 WO 2018004084A1
Authority
WO
WIPO (PCT)
Prior art keywords
group
organic semiconductor
solution
organic
semiconductor solution
Prior art date
Application number
PCT/KR2016/014290
Other languages
English (en)
French (fr)
Inventor
김도환
강문성
신지혜
황해중
박한울
Original Assignee
숭실대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 숭실대학교산학협력단 filed Critical 숭실대학교산학협력단
Priority to KR1020170079382A priority Critical patent/KR102038124B1/ko
Priority to PCT/KR2017/006734 priority patent/WO2018004219A2/ko
Priority to US15/578,483 priority patent/US10529937B2/en
Priority to CN201780052766.6A priority patent/CN109643760B/zh
Publication of WO2018004084A1 publication Critical patent/WO2018004084A1/ko
Priority to US16/192,399 priority patent/US10991894B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof

Definitions

  • the present invention relates to an organic semiconductor device and a method of manufacturing the same.
  • the present invention is to provide a new organic semiconductor device manufacturing method that can increase the durability of the organic semiconductor and adhesion to the insulator layer, and at the same time improve the electrical characteristics of the organic electronic device.
  • Korean Patent Laid-Open Publication No. 10-2010-0006294 name of the invention: an organic nanofiber structure based on a self-assembled organic gel, an organic nanofiber transistor using the same, and a method of manufacturing the same
  • a method for producing an organic thin film transistor which can be formed, has excellent transistor characteristics, good adhesion, and excellent durability is disclosed.
  • the present invention is to solve the above-mentioned problems of the prior art, by modifying the interface between the dielectric and the organic semiconductor layer through the lamination process of a mixture consisting of a gel precursor containing an organic semiconductor and silanol group has excellent durability and adhesion
  • a method of manufacturing an organic semiconductor device by modifying the interface between the dielectric and the organic semiconductor layer through the lamination process of a mixture consisting of a gel precursor containing an organic semiconductor and silanol group has excellent durability and adhesion.
  • a mixed solution containing a gel precursor containing an organic semiconductor and silanol groups is laminated on a substrate on which a dielectric is formed. It includes a step. At this time, the lamination of the organic semiconductor mixed solution causes the condensation reaction of the silanol group of the gel precursor and the silanol group of the surface of the silicon substrate.
  • the organic semiconductor device includes a gate electrode, a dielectric layer formed to contact the gate electrode, an organic semiconductor layer formed to contact the dielectric layer, and a source electrode and a drain electrode formed to contact the organic semiconductor layer.
  • the organic semiconductor layer is formed by gelling a precursor including a silanol group in an entangled state with an organic semiconductor.
  • the silanol groups on the surface of the dielectric layer and the silanol groups of the organic semiconductor layer including the gel precursor undergo a condensation reaction, thereby improving adhesion between the organic semiconductor and the dielectric.
  • the electron and hole traps present at the interface between the organic semiconductor and the dielectric may be removed, thereby improving electrical characteristics of the organic semiconductor device.
  • FIG. 1 is a view illustrating a method of forming a self-assembled monolayer in order to improve an interface property between an organic semiconductor and an insulator in a conventional method of manufacturing an organic semiconductor device.
  • FIG. 2 is a diagram illustrating a method of manufacturing an organic semiconductor device according to an embodiment of the present invention.
  • FIG. 3 is a view for explaining an organic semiconductor layer according to an embodiment of the present invention.
  • FIG. 4 is a view for explaining the reaction of the precursor included in the organic semiconductor layer according to an embodiment of the present invention.
  • FIG. 5 is a diagram illustrating an organic semiconductor switching device manufactured using an organic semiconductor layer according to an embodiment of the present invention.
  • FIG. 6 is a diagram illustrating experimental characteristics of an organic semiconductor device according to an embodiment of the present invention compared with those of an organic semiconductor device manufactured without a surface modification process of an insulator.
  • FIG. 7 is a view for explaining the interface adhesion of the organic semiconductor according to an embodiment of the present invention.
  • Organic electronic materials can be easily controlled and changed electrical and optical properties through molecular design, not only easy to process and mass synthesis, but also excellent in weight and flexibility, and biomaterials in the field of biotechnology Mars has received a lot of attention as a key material for the next-generation electronic and optoelectronic devices in that it has a high advantage.
  • the organic semiconductor has a feature of having a ⁇ -conjugated structure in which a single bond and a double bond are alternately repeated between constituent carbon atoms.
  • Representative ⁇ -conjugated polymer materials include polyacetylene, polypyrrole, polyaniline, polythiophene (PTh), and poly-phenylenevinylene (PPV). )) And derivatives thereof.
  • Examples of ⁇ -conjugated small molecules include pentacene, perylene, rubrene, and phthalocyanine. have.
  • organic semiconductors are not only excellent in light weight, flexibility, processability, and large-area processing characteristics, but also organic light emitting diodes (OLEDs), because they can control structural, optical, and electrical characteristics by doping. It is used as an active layer of optoelectronic devices such as organic field-effect transistors (OFETs), organic photovoltaic cells (OPVC), and electrochromic devices.
  • OFETs organic field-effect transistors
  • OPVC organic photovoltaic cells
  • electrochromic devices electrochromic devices.
  • one-dimensional structured self-assembly from the solution phase can be prepared by suppressing lateral growth caused by hydrophobic interactions between side chains and dominantly generating ⁇ - ⁇ stacking interactions occurring between ⁇ -planes. have.
  • the superposition of intermolecular ⁇ -orbitals occurs mainly in the long axis direction of the one-dimensional structure, so that the optimized charge transport direction becomes the long axis of the wire. For this reason, various manufacturing methods can be applied according to the organic semiconductor molecular structure.
  • FIG. 1 is a view illustrating a method of forming a self-assembled monolayer in order to improve an interface property between an organic semiconductor and an insulator in a conventional method of manufacturing an organic semiconductor device.
  • the silicon substrate 10 is subjected to surface treatment through UV / ozone (O 3 ) or O 2 plasma treatment.
  • the self-assembled monolayers are octadecyltrichlorosilane (ODTS), octadecyltrichlorosilane (OTS), hexamethyldisilazane (HMDS), fluoroalkyl trichlorosilane (FTS), amino-terminated silanes (3-aminopropyltriethoxysilane), APTES (3-aminopropyl) triethoxysilane (APTS) (phenetyltrichlorosilane), EDA (N- (2-aminoethyl) -3-aminopropyltrimethoxysilane), DETA (trimethoxysilylpropyldiethylenetriamine), PEDA (m, p- (aminoethyl-aminomethyl) phenethyltrimethoxysilane
  • the organic semiconductor layer 30 may be stacked on the self-assembled monolayer 20, and the electrode 40 may be disposed thereon.
  • a dielectric layer and a gate electrode may be added below the self-assembled terminal layer, and a source electrode and a drain electrode may be disposed above the organic semiconductor layer. have.
  • the reason why the self-assembled monolayer is needed is that electrons and holes are trapped by silanol groups (-OH) on the surface of the dielectric, and when the organic semiconductor layer is formed thereon, the electrical properties of the organic semiconductor layer are reduced. In addition, the hysteresis characteristics of the organic electronic device are increased, which adversely affects device stability.
  • -OH silanol groups
  • FIG. 2 is a diagram illustrating a method of manufacturing an organic semiconductor device according to an embodiment of the present invention.
  • a gel precursor including a silanol group and an organic semiconductor mixed solution are laminated without forming a self-assembled monolayer. Characterized in that.
  • a gel precursor including silanol groups and an organic semiconductor mixed solution 110 are coated on the dielectric layer.
  • the organic semiconductor solution 110 By stacking the organic semiconductor solution 110, the silanol groups present in the gel precursor solution mixed with the semiconductor and the silanol groups 102 on the surface of the substrate undergo a condensation reaction, thereby forming a bonding force between the dielectric layer and the organic semiconductor layer. Can be improved.
  • any functional group may include a silanol group, a carboxyl group, an alkoxycarbonyl group or an aryloxycarbonyl group.
  • the organic semiconductor solution 110 is formed of the organic semiconductor layer 110 gelled by the sol-gel method. Meanwhile, an annealing process may be added during the gelation process of the organic semiconductor layer.
  • the electrode 120 is formed after the organic semiconductor layer 110 is formed.
  • FIG 3 is a view for explaining an organic semiconductor layer according to an embodiment of the present invention
  • Figure 4 is a view for explaining the reaction of the precursor included in the organic semiconductor layer according to an embodiment of the present invention.
  • the polymer semiconductor is mixed with a solvent to prepare a semiconductor solution, and then the precursor stock solution is added to the solution to stir to produce a solvated semiconductor mixed solution.
  • the material used as the organic solvent may include one of chloroform, dichloromethane, acetone, pyridine, tetrahydrofuran, chlorobenzene, dichlorobenzene, xylene, toluene, or a mixture thereof.
  • the polymer semiconductor is not particularly limited as a generally used organic semiconductor material, but a material having high charge mobility is preferable.
  • Specific examples include polythiophenes such as poly-3-hexylthiophene and polybenzothiophene, poly (p-phenylenevinylene) such as polypyrroles and poly (p-phenylenevinylene), polyaniline, Nitrogen-containing aromatic rings such as polyacetylenes, polydiacetylenes, polycarbazoles, polyfurans such as polyfuran and polybenzofuran, pyridine, quinoline, phenanthroline, oxazole and oxadiazole as structural units Condensed polycyclic aromatic compounds such as polyheteroaryls, anthracene, pyrene, naphthacene, pentacene, hexacene, rubrene, furan, thiophene, benzothiophene, dibenzofuran, pyridine, quinoline,
  • organometallic precursors using the material of the formula (1).
  • the precursor may comprise a metal (M) and a reactor (X).
  • the reactor may be formed by synthesizing various materials to suit the purpose.
  • Y in Formula 1 is hydrogen, alkyl group, cycloalkyl group, heterocyclic group, alkenyl group, cycloalkenyl group, alkynyl group, alkoxy group, alkylthio group, arylether group, arylthioether group, aryl group, heteroaryl group, halogen It may be selected from an atom, cyano group, formyl group, alkylcarbonyl group, arylcarbonyl group, carboxyl group, alkoxycarbonyl group, aryloxycarbonyl group, alkylcarbonyloxy group, arylcarbonyloxy group, carbamoyl group, amino group or silyl group.
  • the metal (M) is Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Si, Cu, Zn, Pd, Ag, Au, Hg, Pt, Ta, Mo, Zr, Ta, Mg, Sn , Ge, Y, Nb, Tc, Ru, Rh, Lu, Hf, W, Re, Os, Ir, Lr, Rf, Db, Sg, Bh, Hs, Mt, Ds, Rg and Uub
  • the reactor (X) is each hydrogen, alkyl group, cycloalkyl group, heterocyclic group, alkenyl group, cycloalkenyl group, alkynyl group, alkoxy group, alkylthio group, arylether group, arylthioether group, aryl group, heteroaryl group , Halogen atom, cyano group, formyl group, alkylcarbonyl group, arylcarbonyl group, carboxyl group, alkoxycarbonyl group, aryloxycarbonyl group, alkylcarbonyloxy group, arylcarbonyloxy group, carbamoyl group, amino group or silyl group can be selected. .
  • the precursor When the precursor is gelated, a two-dimensional network may be formed in a ladder structure at a specific temperature (70 degrees to 90 degrees).
  • the precursor may include metal (M) and reactor (X).
  • the reactor In this case, the reactor may be formed by synthesizing various materials to suit the purpose. Therefore, the precursor may be gelled into a two-dimensional network structure through a gelation process including hydrolysis and condensation reaction in step (S220).
  • the semiconductor solution thus produced is applied to the surface of the object and then gelled by a sol-gel method to form a gelled organic semiconductor layer.
  • the silanol group of the semiconductor solution and the silanol group on the surface of the object are condensed, which is bonded in the form of covalent bonding, and the organic semiconductor layer is more strongly bonded to the object.
  • Such a process may be applied to the surface of various types of dielectric layers including silanol groups, thereby modifying the characteristics of the interface between the dielectric layer and the organic semiconductor layer.
  • FIG. 5 is a diagram illustrating an organic semiconductor thin film transistor manufactured using an organic semiconductor layer according to an embodiment of the present invention.
  • the illustrated organic semiconductor thin film transistor 500 illustrates a device having a bottom gate structure.
  • the organic thin film transistor 500 includes a gate electrode 510, a dielectric layer 520, an organic semiconductor layer 530, a drain electrode 540, and a source electrode 542.
  • the organic semiconductor layer 530 is formed by gelling a semiconductor solution containing a silanol group as described above. In the gelation process, the silanol group of the dielectric layer 520 and the silanol group of the mixed solution of the semiconductor and the gel precursor undergo a condensation reaction. The binding force is improved.
  • the semiconductor solution is produced by placing a polymer semiconductor (diketopyrrolo-pyrrole-dithiophene-thienothiophene (DPP-DTT)) in a chlorobenzene solution at 80 ° C. for about 1 hour and 30 minutes.
  • Precursor stock solution (1,8-beads (trichlorosilyl) octane (BIS (TRICHLOROSILYL) OCTANE) was added to the polymer semiconductor solution thus prepared, and the mixture was stirred for about 1 hour while maintaining a temperature of about 80 ° C.
  • the semiconductor solution thus produced is spin coated onto a silicon substrate on which a dielectric is formed to deposit an organic semiconductor layer.
  • FIG. 6 is a diagram illustrating experimental characteristics of an organic semiconductor device according to an embodiment of the present invention compared with those of an organic semiconductor device manufactured without a surface modification process of an insulator.
  • the characteristics of an organic semiconductor device manufactured using an organic semiconductor solution containing no gel precursor are shown by a blank dotted line graph, and the organic semiconductor according to an embodiment of the present invention.
  • the characteristics of the device are shown in solid line graphs. As shown, it can be seen that the hysteresis characteristics of the solid line graph are smaller and the drain current is larger. This is an effect generated as the trap on the surface of the dielectric layer is removed during the condensation of silanol groups.
  • FIG. 7 is a view for explaining the interface adhesion between the organic semiconductor and the lower layer according to an embodiment of the present invention.
  • the silicon substrate was soaked in IPA (isopropanol) and treated with sonication for 5 minutes.
  • IPA isopropanol
  • the substrate coated with the gelled organic semiconductor was found to maintain the thin film even after the sonication process. It can be seen that the interface adhesion is improved than the conventional organic semiconductor.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 일측면에 따른 유기 반도체 소자의 제조방법은 유전체가 형성된 기판상에 실라놀기를 포함하는 유기 반도체 용액을 적층하는 단계를 포함한다. 이때, 유기 반도체 용액의 적층에 의하여, 유기 반도체와 겔 전구체의 혼합 용액의 실라놀기와 실리콘 기판 표면의 실라놀기가 축합 반응을 하게 된다.

Description

유기 반도체 소자 및 그 제조 방법
본 발명은 유기 반도체 소자 및 그 제조 방법에 관한 것이다.
최근 들어, 접히고 휘어지는 유연한 소재를 디스플레이나 박막형 태양전지 등에 적용하기 위한 연구가 활발하게 진행되고 있다. 이러한 기계적 특성을 갖는전자 소자를 제작하기 위해서는 기존에 사용되었던 무기물 반도체를 대신하여 유기물 반도체를 사용하는 것이 유리한 것으로 알려져 있으며, 유기물 반도체에 대한 관심이 높은 상태이다. 다양한 유기물 반도체에 기초한 전자 소자 중 박막형 트랜지스터의 성능은 기본적인 유기물 반도체의 전기적 특성 외에도 유기물 반도체와 절연체층 사이의 계면특성에 의해서 결정된다. 따라서, 유기물 반도체와 절연체층의 계면특성의 증대를 위해 절연체층 표면을 다양한 자기조립단분자막을 활용하는 방법이 사용되고 있다. 그러나, 자기조립 단분자막을 도입시 유기물 반도체와 절연체 층간의 물리적 접착력이 감소하여 소자의 내구성 확보에 많은 제약이 있다.
이에, 본 발명에서는 유기물 반도체의 내구성 및 절연체층과의 접착력을 증대시키고, 동시에 유기물 전자 소자의 전기적 특성을 향상시킬 수 있는 새로운 유기 반도체 소자 제조 방법을 제공하고자 한다.
이와 관련하여, 대한민국 공개특허 제10-2010-0006294 호(발명의 명칭: 자기 조립 유기겔에 기초한 유기 나노섬유 구조와 이를 이용한 유기 나노섬유 트랜지스터 및 이들의 제조방법)는 간편한 웨트 프로세스로 게이트 절연막을 형성할 수 있고 트랜지스터 특성이 우수하고, 밀착성이 양호하고 내구성이 우수한 유기 박막 트랜지스터의 제조 방법을 개시하고 있다.
본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 유기물 반도체와 실라놀기를 포함하는 겔 전구체로 구성된 혼합물의 적층과정을 통해 유전체와 유기 반도체층 사이의 계면을 개질하여 우수한 내구성 및 접착력을 가진 유기 반도체 소자를 제조하는 방법을 제공한다.
다만, 본 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제로 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다.
상술한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본 발명의 제 1 측면에 따른 유기 반도체 소자의 제조방법은 유전체가 형성된 기판상에 유기물 반도체와 실라놀기를 포함하는 겔 전구체가 포함된 혼합용액을 적층하는 단계를 포함한다. 이때, 유기 반도체 혼합용액의 적층에 의하여, 겔 전구체의 실라놀기와 실리콘 기판 표면의 실라놀기가 축합 반응을 하게 된다.
본 발명의 제 3 측면에 따른 유기 반도체 소자는 게이트 전극, 게이트 전극과 접하도록 형성된 유전체층, 유전체층과 접하도록 형성된 유기 반도체층 및 유기 반도체층과 접하도록 형성된 소스 전극과 드레인 전극을 포함한다. 이때, 유기 반도체층은 실라놀기를 포함하는 전구체가 유기물 반도체와 얽혀진 상태로 겔화되어 형성된 것이다.
전술한 본 발명의 과제 해결 수단에 의하면 유전체 층 표면의 실라놀기와 겔 전구체를 포함한 유기 반도체 층의 실라놀기가 축합 반응을 하게되고, 이를 통해 유기물 반도체와 유전체 사이의 접착력을 향상시킬 수 있따. 또한, 이를 통해 유기물 반도체와 유전체의 계면에 존재하는 전자 및 정공 트랩이 제거되어, 유기 반도체 소자의 전기적 특성을 향상 시킬 수 있다.
도 1은 종래의 유기 반도체 소자 제조 방법 중 유기물 반도체와 절연체 간 계면특성을 향상시키기 위해 자기조립단분자막을 형성하는 방법을 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 유기 반도체 소자의 제조 방법을 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 유기 반도체층을 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시예 따른 유기 반도체층에 포함되는 전구체의 반응을 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 따른 유기 반도체층을 이용하여 제조된 유기 반도체 스위칭 소자를 도시한 도면이다.
도 6은 본 발명의 일 실시예에 따른 유기 반도체 소자의 실험 특성을 별도의 절연체의 표면 개질 공정이 없이 제조된 유기 반도체 소자의 특성과 비교하여 도시한 도면이다.
도 7은 본 발명의 일 실시예에 따른 유기반도체의 계면 접착력을 설명하기 위한 도면이다.
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
유기 전자 재료는 분자 설계를 통해 전기 및 광학적 특성을 손쉽게 제어하고 변화시킬 수 있으며 용액 공정과 대량합성이 용이할 뿐만 아니라, 경량성 및 유연성이 우수하고 바이오 분야로의 응용에 있어서도 생체 재료와의 친화성이 높은 장점을 지닌다는 점에서 차세대 전자 및 광전자 소자의 핵심소재로 많은 관심을 받고 있다.
특히, 유기반도체는 구성 탄소원자 간의 단일결합과 이중결합이 교대로 반복되는 π-공액 구조를 갖는 특징이 있다. 대표적인 π-공액 구조의 고분자 물질로는 폴리아세틸렌(polyacetylene), 폴리피롤(polypyrrole), 폴리아닐린(polyaniline), 폴리치오펜(polythiophene(PTh)), 폴리-페닐렌비닐렌(poly(p-phenylenevinylene, PPV)) 등과 이들의 유도체(derivative)가 있으며, π-공액 구조 단분자(small molecule)의 예로는 펜타센(pentacene), 페릴렌(perylene), 루브렌(rubrene), 및 프탈로시아닌(phthalocyanine) 등이 있다.
이들 유기 반도체는 경량성, 유연성, 가공성, 및 대면적 처리특성 등이 우수할 뿐 만 아니라 도핑(doping)에 의해 구조적, 광학적, 전기적 특성을 조절할 수 있으므로 유기 발광 다이오드(organic lightemitting diode, OLED), 유기 전계효과 트랜지스터(organic field-effect transistor, OFET), 유기 태양 전지(organic photovoltaic cell, OPVC), 및 전기변색(electrochromic) 소자 등과 같은 광전자(optoelectronic) 소자의 활성층(active layer)으로 사용되고 있다.
또한, 유기반도체 재료의 자기 조립 현상은 분자의 공액구조 주골격인 π-평면간에 발생하는 π-π 스태킹(stacking) 상호작용과 알킬계 곁사슬 간의 소수성 상호작용의 균형도에 의존하여 주로 진행된다.
일반적으로 저분자 유기반도체의 경우 곁사슬 간의 소수성 상호작용에 의한 측면 성장을 억제하고 π-평면간에 발생하는 π-π stacking 상호작용을 지배적으로 발생하도록 유도하여 용액상으로부터의 일차원 구조 자기 조립체를 제조할 수 있다. 이 경우 분자간 π-오비탈의 중첩이 일차원 구조체의 장축 방향으로 주로 발생하여, 최적화된 전하 수송 방향이 와이어의 장축이 되는 특성이 생긴다. 이로 인해, 유기반도체 분자 구조에 따라 다양한 제조 방법을 적용할 수 있다.
도 1은 종래의 유기 반도체 소자 제조 방법 중 유기물 반도체와 절연체 간 계면특성을 향상시키기 위해 자기조립단분자막을 형성하는 방법을 도시한 도면이다.
도 1의 (a)와 (b)에 도시된 바와 같이, 실리콘 기판(10)에 대하여 UV/ 오존(O3) 혹은 O2플라즈마 처리를 통해 표면 처리를 수행한다.
다음으로, 도 1의 (c)에 도시된 바와 같이 자기조립단분자층(20)을 형성한다. 이때, 자기조립단분자층으로ODTS(Octadecyltrichlorosilane), OTS(octadecyltrichlorosilane), HMDS(Hexamethyldisilazane), FTS(fluoroalkyl trichlorosilane), APS(amino-terminated silanes (3-aminopropyltriethoxysilane)), APTES(3-aminopropyl)triethoxysilane), PTS(phenetyltrichlorosilane), EDA(N-(2-aminoethyl)-3-aminopropyltrimethoxysilane), DETA(trimethoxysilylpropyldiethylenetriamine), PEDA(m,p-(aminoethyl-aminomethyl)phenethyltrimethoxysilane), MPTMS(3-mercaptopropyltrimethoxysilane) 등이 사용되고 있다. 한편, 도면상에서는 기판(10)상에 자기조립단분자층(20)이 적층되는 구성을 도시하고 있으나, 유전체층의 상부에 자기조립단분자층(20)이 적층되는 것도 실시되고 있다.
다음으로, 도 1의 (d)에 도시된 바와 같이 자기조립단분자층(20)의 상부에 유기 반도체층(30)을 적층하고, 그 상부에 전극(40)을 배치할 수 있다.
도 1은 유기 반도체 박막 트랜지스터의 일부 제조 과정을 도시한 것으로, 예를 들면 자기조립단분자층의 하부에 유전체층과 게이트 전극이 추가될 수 있고, 유기 반도체층의 상부에는 소스 전극과 드레인 전극이 배치될 수 있다.
이와 같은 종래 제조 방법의 경우, 자기조립단분자층을 기판 위에 균일하게 분포하는데 어려움이 존재한다. 또한, 자기조립단분자층이 균일하게 형성되더라도, 용액 공정으로 반도체 박막을 형성할 때 대부분의 반도체가 자기조립단분자층과 친하지 않아, 반도체 박막의 두께가 균일하지 않거나 얇은 박막을 형성하기가 어렵다는 문제점이 존재한다. 또한, 자기조립단분자층과 반도체는 서로 친하지 않아 접착력이 약하며, 반도체 박막이 자기조립단분자층으로부터 박리(delamination)되는 문제점이 발생한다.
자기조립단분자층이 필요한 이유를 살펴보면, 유전체 표면에 존재하는 실라놀기(silanol group, -OH)에 의하여, 전자 및 정공이 트랩 되어, 유기 반도체층을 그 위에 형성시키면, 유기물 반도체층의 전기적 특성이 감소하고, 또한 유기전자소자의 히스테리시스 특성이 커져 소자 안정성에 좋지 않은 영향을 준다.
도 2는 본 발명의 일 실시예에 따른 유기 반도체 소자의 제조 방법을 도시한 도면이다.
도 2의 (a), (b) 및 (c)에 도시된 바와 같이, 본 발명에서는 자기조립단분자층을 별도로 형성하지 않으며, 실라놀기(silanol group)를 포함하는 겔 전구체와 유기물 반도체 혼합용액을 적층하는 것을 특징으로 한다.
예를 들면, 기판(100)상에 유전체층(미도시 됨)을 형성한 후, 유전체 층 상부에 실라놀기를 포함하는 겔 전구체와 유기 반도체 혼합용액(110)을 도포한다. 이러한 유기 반도체 용액(110)의 적층에 의하여, 반도체와 함께 섞인 겔 전구체 용액에 존재하는 실라놀기와 기판 표면의 실라놀기(102)가 축합(condensation) 반응을 하여, 유전체층과 유기 반도체층의 결합력을 향상시킬 수 있다.
추가 실시예로, 임의의 관능기(functional group)를 포함하는 유기 소재의 표면 상에 실라놀기를 포함하는 유기 반도체 용액(110)의 적층에 의하여, 실라놀기와 유기 소재의 표면의 관능기가 축합 반응을 하여, 유기 소재와 유기 반도체층의 결합력을 향상시킬 수 있다. 이때, 임의의 관능기로는 실라놀기, 카르복실기, 알콕시카르보닐기 또는 아릴옥시카르보닐기등이 포함될 수 있다.
유기 반도체 용액(110)은 졸겔 법에 따라 겔화된 유기 반도체층(110)으로 형성된다. 한편, 유기 반도체층의 겔화 과정 중에 어닐링 공정이 추가될 수 있다.
다음으로, 유기 반도체층(110)이 형성된 후에 전극(120)을 형성한다.
도 3은 본 발명의 일 실시예에 따른 유기 반도체층을 설명하기 위한 도면이고, 도 4는 본 발명의 일 실시예에 따른 유기 반도체층에 포함되는 전구체의 반응을 설명하기 위한 도면이다.
본 발명에서는 고분자 반도체를 용매에 섞어 반도체 용액을 제조한 후, 전구체 원액을 넣고 교반하여 졸화된 반도체 혼합용액을 생성한다.
여기에서 유기용매로 사용되는 물질은 클로로포름, 다이클로로메탄, 아세톤, 피리딘, 테트라하이드로퓨란, 클로로벤젠, 다이클로로벤젠, 자일렌, 톨루엔 중에 하나이거나 그들의 혼합용액으로 이루어진 것을 포함할 수 있다.
또한, 고분자 반도체로는 일반적으로 사용되는 유기 반도체 물질로서 특별히 한정되지 않지만, 전하 이동도가 높은 재료가 바람직하다. 구체적으로는 폴리-3-헥실티오펜, 폴리벤조티오펜 등의 폴리티오펜류, 폴리피롤류, 폴리(p-페닐렌비닐렌) 등의 폴리(p-페닐렌비닐렌)류, 폴리아닐린류, 폴리아세틸렌류, 폴리디아세틸렌류, 폴리카르바졸류, 폴리푸란, 폴리벤조푸란 등의 폴리푸란류, 피리딘, 퀴놀린, 페난트롤린, 옥사졸, 옥사디아졸 등의 질소 함유 방향환을 구성 단위로 하는 폴리헤테로아릴류, 안트라센, 피렌, 나프타센, 펜타센, 헥사센, 루브렌 등의 축합 다환 방향족 화합물, 푸란, 티오펜, 벤조티오펜, 디벤조푸란, 피리딘, 퀴놀린, 페난트롤린, 옥사졸, 옥사디아졸 등의 질소 함유 방향족 화합물, 4,4'-비스(N-(3-메틸페닐)-N-페닐아미노)비페닐로 대표되는 방향족 아민 유도체, 비스(N-알릴카르바졸) 또는 비스(N-알킬카르바졸) 등의 비스카르바졸 유도체, 피라졸린 유도체, 스틸벤계 화합물, 히드라존계 화합물, 구리 프탈로시아닌 등의 금속 프탈로시아닌류, 구리 포르피린 등의 금속 포르피린류, 디스티릴벤젠 유도체, 아미노스티릴 유도체, 방향족 아세틸렌 유도체, 나프탈렌-1,4,5,8-테트라카르복실산디이미드, 페릴렌-3,4,9,10-테트라카르복실산디이미드 등의 축합환 테트라카르복실산디이미드류, 메로시아닌, 페녹사진, 로다민 등의 유기 색소 등을 예로서 들 수 있다.
이때, 유기 금속 화합물 전구체(organometallic precursors)로는 하기의 화학식 1의 물질을 사용한다.
[화학식 1]
Figure PCTKR2016014290-appb-I000001
전구체는 금속(M) 및 반응기(X)를 포함할 수 있다. 이때, 반응기는 용도에 맞게 다양한 물질을 합성하여 형성된 것일 수 있다.
화학식 1의 Y는 각각 수소, 알킬기, 시클로알킬기, 복소환기, 알케닐기, 시클로알케닐기, 알키닐기, 알콕시기, 알킬티오기, 아릴에테르기, 아릴티오에테르기, 아릴기, 헤테로아릴기, 할로겐 원자, 시아노기, 포르밀기, 알킬카르보닐기, 아릴카르보닐기, 카르복실기, 알콕시카르보닐기, 아릴옥시카르보닐기, 알킬카르보닐옥시기, 아릴카르보닐옥시기, 카르바모일기, 아미노기 또는 실릴기 중에서 선택될 수 있다.
일반적으로 금속(M)은 Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Si, Cu, Zn, Pd, Ag, Au, Hg, Pt, Ta, Mo, Zr, Ta, Mg, Sn, Ge, Y, Nb, Tc, Ru, Rh, Lu, Hf, W, Re, Os, Ir, Lr, Rf, Db, Sg, Bh, Hs, Mt, Ds, Rg 및 Uub로 이루어진 군에서 선택된 하나 이상의 금속을 포함할 수 있으나, 반드시 이들로 한정되지 않는다.
또한, 반응기(X)는 각각 수소, 알킬기, 시클로알킬기, 복소환기, 알케닐기, 시클로알케닐기, 알키닐기, 알콕시기, 알킬티오기, 아릴에테르기, 아릴티오에테르기, 아릴기, 헤테로아릴기, 할로겐 원자, 시아노기, 포르밀기, 알킬카르보닐기, 아릴카르보닐기, 카르복실기, 알콕시카르보닐기, 아릴옥시카르보닐기, 알킬카르보닐옥시기, 아릴카르보닐옥시기, 카르바모일기, 아미노기 또는 실릴기 중에서 선택될 수 있다.
전구체는 겔화(gelation)될 경우, 특정온도(70도 ~ 90도)에서 사다리(ladder)구조로 2차원 네트워크를 형성할 수 있다. 여기서, 전구체는 금속(metal, M) 및 반응기(X)를 포함할 수 있다. 이때, 반응기는 용도에 맞게 다양한 물질을 합성하여 형성된 것일 수 있다. 따라서, 전구체는 단계(S220)에서, 가수분해 및 축합반응을 포함하는 겔화 과정을 통하여 2 차원의 네트워크 구조로 겔화 될 수 있다.
이와 같이 생성된 반도체 용액을 대상체의 표면에 도포한 후 졸-겔법에 겔화하여 겔화된 유기 반도체층을 형성한다.
이때, 반도체 용액의 실라놀기와 대상체의 표면의 실라놀기가 축합 반응을 하게 되며, 이는 공유 결합(covalent bonding)의 형태로 결합되며, 유기 반도체층과 대상체가 보다 강하게 결합된다.
이와 같은 공정은 실라놀기를 포함하는 다양한 형태의 유전체층 표면에 적용될 수 있으며, 이를 통해 유전체층과 유기 반도체층 사이의 계면의 특징을 개질할 수 있다.
도 5는 본 발명의 일 실시예에 따른 유기 반도체층을 이용하여 제조된 유기 반도체 박막트랜지스터를 도시한 도면이다.
도시된 유기 반도체 박막트랜지스터(500)는 바텀 게이트(bottom gate) 구조의 소자를 도시한 것이다. 유기 박막트랜지스터(500)는 게이트 전극(510), 유전체층(520), 유기 반도체층(530), 드레인 전극(540) 및 소스 전극(542)을 포함한다.
유기 반도체층(530)은 앞서 설명한 실라놀기를 포함하는 반도체 용액을 겔화하여 형성한 것으로, 겔화 과정에서 유전체층(520)의 실라놀기와 반도체와 겔 전구체의 혼합 용액의 실라놀기가 축합 반응을 하여, 그 결합력이 향상된 것이다.
<실시예>
반도체 용액은 고분자 반도체(diketopyrrolo-pyrrole-dithiophene-thienothiophene (DPP-DTT))를 80℃ 클로로벤젠 용액에 넣고, 약 1시간 30분 유지하여 생성한다. 이와 같이 생성된 고분자 반도체 용액 에 전구체 원액(1,8-비즈(트리클로로실릴)옥탄 (BIS(TRICHLOROSILYL)OCTANE))을 넣고, 약 80℃의 온도를 유지하며 1시간 가량 교반한다.
이와 같이 생성된 반도체 용액을 유전체가 형성된 실리콘 기판에 스핀코팅하여 유기 반도체층을 적층한다.
도 6은 본 발명의 일 실시예에 따른 유기 반도체 소자의 실험 특성을 별도의 절연체의 표면 개질 공정이 없이 제조된 유기 반도체 소자의 특성과 비교하여 도시한 도면이다.
(a)에 도시된 바와 같이, 겔 전구체가 포함되어있지 않은 유기반도체 용액을 이용하여 제조된 유기 반도체 소자의 특성은 비워있는 네모 점선 그래프로 도시되어 있고, 본 발명의 일 실시예에 따른 유기 반도체 소자의 특성은 실선 그래프로 도시되어 있다. 도시된 바와 같이, 실선 그래프의 히스테리시스 특성이 더 작고, 드레인 전류가 더 큰 것을 확인할 수 있다. 이는 실라놀기의 축합 과정에서 유전체층 표면의 트랩이 제거됨에 따라 발생된 효과이다.
도 7은 본 발명의 일 실시예에 따른 유기 반도체와 하부 층의 계면 접착력을 설명하기 위한 도면이다.
실리콘 기판에 유기 반도체와 본 발명을 통해 제조된 겔화된 유기반도체를 각각 스핀코팅 한 후 실리콘 기판을 IPA(isopropanol)에 담근 후 초음파처리(sonication)를 5분동안 각각 처리 하였다.
도 7에 도시된 바와 같이, 초음파처리 전(before sonication)과 초음파처리 후(after sonication)를 비교한 결과, 겔화된 유기반도체를 도포한 기판은 음파처리 공정 후에도 박막이 유지 되는 것으로 나타났으며, 기존의 유기 반도체보다 계면 접착력이 향상된 것을 알 수 있다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (13)

  1. 유기 반도체 소자의 제조 방법에 있어서,
    유전체층이 형성된 기판상에 실라놀기를 포함하는 전구체와 유기 반도체 혼합용액을 적층하는 단계를 포함하되,
    상기 반도체 용액의 적층에 의하여, 상기 반도체 용액의 실라놀기와 상기 유전체층의 실라놀기가 축합 반응을 하는 것인 유기 반도체 소자 제조 방법.
  2. 제 1 항에 있어서,
    상기 반도체 용액은 고분자 반도체 용액에 전구체 원액을 넣고 교반하여 생성된 것인 유기 반도체 소자 제조 방법.
  3. 제 2 항에 있어서,
    상기 전구체 원액으로서 1,8-비즈(트리클로로실릴)옥탄 (BIS(TRICHLOROSILYL)OCTANE) 을 사용하되,
    상기 전구체가 유기 금속 화합물 전구체(organometallic precursors)일 경우 [화학식 1]의 물질을 사용하는 것인 유기 반도체 소자 제조 방법.
    [화학식 1]
    Figure PCTKR2016014290-appb-I000002
    상기 M은 Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Si, Cu, Zn, Pd, Ag, Au, Hg, Pt, Ta, Mo, Zr, Ta, Mg, Sn, Ge, Y, Nb, Tc, Ru, Rh, Lu, Hf, W, Re, Os, Ir, Lr, Rf, Db, Sg, Bh, Gs, Mt, Ds, Rg 및 Uub로 이루어진 군에서 선택된 하나 이상의 금속이고,
    상기 Y는 수소, 알킬기, 시클로알킬기, 복소환기, 알케닐기, 시클로알케닐기, 알키닐기, 알콕시기, 알킬티오기, 아릴에테르기, 아릴티오에테르기, 아릴기, 헤테로아릴기, 할로겐 원자, 시아노기, 포르밀기, 알킬카르보닐기, 아릴카르보닐기, 카르복실기, 알콕시카르보닐기, 아릴옥시카르보닐기, 알킬카르보닐옥시기, 아릴카르보닐옥시기, 카르바모일기, 아미노기 및 실릴기 중에서 선택되고,
    상기 X는 수소, 알킬기, 시클로알킬기, 복소환기, 알케닐기, 시클로알케닐기, 알키닐기, 알콕시기, 알킬티오기, 아릴에테르기, 아릴티오에테르기, 아릴기, 헤테로아릴기, 할로겐 원자, 시아노기, 포르밀기, 알킬카르보닐기, 아릴카르보닐기, 카르복실기, 알콕시카르보닐기, 아릴옥시카르보닐기, 알킬카르보닐옥시기, 아릴카르보닐옥시기, 카르바모일기, 아미노기 및 실릴기 중에서 선택됨.
  4. 제 1 항에 있어서,
    상기 유기 반도체 용액을 적층하는 단계는
    고분자 반도체 용액에 전구체 원액을 넣고 교반하여 생성된 유기 반도체 용액을 상기 기판상에 도포한 후, 졸겔법에 따라 상기 유기 반도체 용액을 겔화하는 단계를 포함하는 것인 유기 반도체 소자 제조 방법.
  5. 제 1 항에 있어서,
    상기 유기 반도체 용액을 적층하는 단계는
    고분자 반도체 용액에 전구체 원액을 넣고 교반하여 생성된 유기 반도체 용액을 상기 기판상에 용액공정을 통하여 적층하는 단계를 포함하는 것인 유기 반도체 소자 제조 방법.
  6. 제 1 항에 있어서,
    상기 반도체 용액을 적층하는 단계에 의하여 형성된 유기 반도체층의 상부에 제 1 전극 및 제 2 전극을 형성하는 단계를 더 포함하는 유기 반도체 소자 제조 방법.
  7. 유기 소재의 계면을 개질하는 방법에 있어서,
    임의의 관능기를 포함하는 유기 소재의 표면상에 실라놀기를 포함하는 유기 반도체 용액을 적층하는 단계를 포함하되,
    상기 유기 반도체 용액의 적층에 의하여, 상기 유기 반도체 용액의 실라놀기와 상기 유기 소재 표면의 관능기가 축합 반응을 하되,
    상기 임의의 관능기로는 실라놀기, 카르복실기, 알콕시카르보닐기, 및 아릴옥시카르보닐기 중에서 선택되는 것인 유기 소재의 계면 개질 방법.
  8. 제 7 항에 있어서,
    상기 유기 반도체 용액은 고분자 반도체 용액에 전구체 원액을 넣고 교반하여 생성된 것인 유기 소재의 계면 개질 방법.
  9. 제 8 항에 있어서,
    상기 전구체 원액으로서 1,8-비즈(트리클로로실릴)옥탄 (BIS(TRICHLOROSILYL)OCTANE) 을 사용하되,
    상기 전구체가 유기 금속 화합물 전구체(organometallic precursors)일 경우 [화학식 2]의 물질을 사용하는 것인 유기 소재의 계면 개질 방법.
    [화학식 2]
    Figure PCTKR2016014290-appb-I000003
    상기 M은 Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Si, Cu, Zn, Pd, Ag, Au, Hg, Pt, Ta, Mo, Zr, Ta, Mg, Sn, Ge, Y, Nb, Tc, Ru, Rh, Lu, Hf, W, Re, Os, Ir, Lr, Rf, Db, Sg, Bh, Gs, Mt, Ds, Rg 및 Uub로 이루어진 군에서 선택된 하나 이상의 금속이고,
    상기 Y는 수소, 알킬기, 시클로알킬기, 복소환기, 알케닐기, 시클로알케닐기, 알키닐기, 알콕시기, 알킬티오기, 아릴에테르기, 아릴티오에테르기, 아릴기, 헤테로아릴기, 할로겐 원자, 시아노기, 포르밀기, 알킬카르보닐기, 아릴카르보닐기, 카르복실기, 알콕시카르보닐기, 아릴옥시카르보닐기, 알킬카르보닐옥시기, 아릴카르보닐옥시기, 카르바모일기, 아미노기 및 실릴기 중에서 선택되고,
    상기 X는 수소, 알킬기, 시클로알킬기, 복소환기, 알케닐기, 시클로알케닐기, 알키닐기, 알콕시기, 알킬티오기, 아릴에테르기, 아릴티오에테르기, 아릴기, 헤테로아릴기, 할로겐 원자, 시아노기, 포르밀기, 알킬카르보닐기, 아릴카르보닐기, 카르복실기, 알콕시카르보닐기, 아릴옥시카르보닐기, 알킬카르보닐옥시기, 아릴카르보닐옥시기, 카르바모일기, 아미노기 및 실릴기 중에서 선택됨.
  10. 제 7 항에 있어서,
    상기 유기 반도체 용액을 적층하는 단계는
    고분자 반도체 용액에 전구체 원액을 넣고 교반하여 생성된 유기 반도체 용액을 상기 기판상에 도포한 후, 졸겔법에 따라 상기 유기 반도체 용액을 겔화하는 단계를 포함하는 것인 유기 소재의 계면 개질 방법.
  11. 제 7 항에 있어서,
    상기 유기 반도체 용액을 적층하는 단계는
    고분자 반도체 용액에 전구체 원액을 넣고 교반하여 생성된 유기 반도체 용액을 상기 기판상에 스핀코팅하는 단계를 포함하는 것인 유기 소재의 계면 개질 방법.
  12. 게이트 전극,
    상기 게이트 전극과 접하도록 형성된 유전체층,
    상기 유전체층과 접하도록 형성된 유기 반도체층 및
    상기 유기 반도체층과 접하도록 형성된 소스 전극과 드레인 전극을 포함하되,
    상기 유기 반도체층은 실라놀기를 포함하는 유기 반도체 용액이 겔화되어 형성된 것인 유기 반도체 소자.
  13. 제 12항에 있어서,
    상기 유전체층의 실라놀기와 상기 반도체와 겔 전구체의 혼합 용액의 실라놀기가 축합반응을 하여 상기 유전체층과 상기 유기 반도체층이 결합된 것인 유기 반도체 소자.
PCT/KR2016/014290 2015-03-19 2016-12-07 유기 반도체 소자 및 그 제조 방법 WO2018004084A1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020170079382A KR102038124B1 (ko) 2016-06-27 2017-06-22 유기 반도체 소자의 제조 방법
PCT/KR2017/006734 WO2018004219A2 (ko) 2016-06-27 2017-06-26 유기 반도체 소자의 제조 방법
US15/578,483 US10529937B2 (en) 2016-06-27 2017-06-26 Method of manufacturing organic semiconductor device
CN201780052766.6A CN109643760B (zh) 2016-06-27 2017-06-26 有机半导体器件的制造方法
US16/192,399 US10991894B2 (en) 2015-03-19 2018-11-15 Compound of organic semiconductor and organic semiconductor device using the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0079962 2016-06-27
KR20160079962 2016-06-27

Publications (1)

Publication Number Publication Date
WO2018004084A1 true WO2018004084A1 (ko) 2018-01-04

Family

ID=60787402

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2016/014290 WO2018004084A1 (ko) 2015-03-19 2016-12-07 유기 반도체 소자 및 그 제조 방법

Country Status (1)

Country Link
WO (1) WO2018004084A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6833180B1 (en) * 1997-07-04 2004-12-21 Nippon Zeon Company, Ltd. Adhesive for semiconductor part
JP2007019121A (ja) * 2005-07-06 2007-01-25 Nippon Soda Co Ltd 有機半導体装置製造用基板、有機半導体装置およびその製造方法
US20100264404A1 (en) * 2006-05-18 2010-10-21 Sony Corporation Organic electronic device, method for production thereof, and organic semiconductor molecule
US20110301276A1 (en) * 2010-06-02 2011-12-08 Nitto Denko Corporation Composition for thermosetting silicone resin
US20130345370A1 (en) * 2012-06-21 2013-12-26 Nitto Denko Corporation Silicone resin composition

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6833180B1 (en) * 1997-07-04 2004-12-21 Nippon Zeon Company, Ltd. Adhesive for semiconductor part
JP2007019121A (ja) * 2005-07-06 2007-01-25 Nippon Soda Co Ltd 有機半導体装置製造用基板、有機半導体装置およびその製造方法
US20100264404A1 (en) * 2006-05-18 2010-10-21 Sony Corporation Organic electronic device, method for production thereof, and organic semiconductor molecule
US20110301276A1 (en) * 2010-06-02 2011-12-08 Nitto Denko Corporation Composition for thermosetting silicone resin
US20130345370A1 (en) * 2012-06-21 2013-12-26 Nitto Denko Corporation Silicone resin composition

Similar Documents

Publication Publication Date Title
CN109643760B (zh) 有机半导体器件的制造方法
JP5307349B2 (ja) 官能化ヘテロアセン類およびそれから作製された電子デバイス
KR101655648B1 (ko) 유무기 하이브리드 페로브스카이트 발광 트랜지스터 및 이의 제조방법
US7875878B2 (en) Thin film transistors
KR100708721B1 (ko) 박막 트랜지스터 및 이를 구비한 평판 표시 장치
US8617709B2 (en) Functionalized metal nanoparticle, buffer layer including the same and electronic device including the buffer layer
US8748873B2 (en) Electronic device with dual semiconducting layer
JP2011519350A (ja) Ｎ，ｎ’−ビス（フルオロフェニルアルキル）で置換されたペリレン−３，４：９，１０−テトラカルボキシイミド、ならびにその製造および使用
WO2012008483A1 (ja) 有機半導体組成物、有機薄膜及びこれを備える有機薄膜トランジスタ
JP2014143430A (ja) トップゲート有機薄膜トランジスタのための表面処理基板
US8319206B2 (en) Thin film transistors comprising surface modified carbon nanotubes
WO2015174749A1 (ko) 탄소나노튜브 층간층, 이의 제조방법 및 이를 이용한 박막트랜지스터
EP2117059B1 (en) Organic Thin Film Transistors
KR101685071B1 (ko) 유기반도체 화합물 및 제조방법
US20060216851A1 (en) Dedoping of organic semiconductors
EP3070755B1 (en) Method for manufacturing an organic semiconductor composition
WO2018004084A1 (ko) 유기 반도체 소자 및 그 제조 방법
WO2018004093A1 (ko) 유기 반도체 소자 및 그 제조 방법
KR101113166B1 (ko) 유기 광트랜지스터
US10991894B2 (en) Compound of organic semiconductor and organic semiconductor device using the same
US20120116084A1 (en) N-type organic semiconductors including at least two 2-dicyanomethylene-3-cyano-2,5-dihydrofuran groups
TWI786212B (zh) 積體電路及其製造方法以及使用了該積體電路的無線通信裝置
US20100041863A1 (en) Semiconducting polymers
JP2010045361A (ja) 電子デバイス
KR20110006514A (ko) 자기 조립 단층용 조성물 및 이를 사용한 박막 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16907449

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16907449

Country of ref document: EP

Kind code of ref document: A1