WO2017208432A1 - 電力分配合成器 - Google Patents
電力分配合成器 Download PDFInfo
- Publication number
- WO2017208432A1 WO2017208432A1 PCT/JP2016/066555 JP2016066555W WO2017208432A1 WO 2017208432 A1 WO2017208432 A1 WO 2017208432A1 JP 2016066555 W JP2016066555 W JP 2016066555W WO 2017208432 A1 WO2017208432 A1 WO 2017208432A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- input
- line
- output terminal
- power distribution
- wavelength
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
- H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
- H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
- H01P5/19—Conjugate devices, i.e. devices having at least one port decoupled from one other port of the junction type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/32—Non-reciprocal transmission devices
Definitions
- the present invention relates to a power distribution / combination synthesizer that mainly distributes or synthesizes microwave and millimeter wave high-frequency signals.
- power distribution / combiners are widely used to distribute or synthesize high-frequency signals.
- the Wilkinson power distribution combiner is used when it is necessary to ensure isolation between output terminals when functioning as a distributor or isolation between input terminals when functioning as a combiner. .
- the conventional Wilkinson power distribution combiner has one common terminal and two input / output terminals.
- the common terminal serves as an input terminal during signal distribution and serves as an output terminal during signal synthesis.
- the two input / output terminals serve as output terminals during signal distribution and serve as input terminals during signal synthesis.
- the common terminal and each input / output terminal are each connected by a quarter wavelength ( ⁇ / 4) impedance transformer. Further, the input / output terminals are connected via an isolation resistor called one absorption resistor.
- a half wavelength ( ⁇ / 2) or a half wavelength with respect to the operating frequency is provided between each input / output terminal and the isolation resistor.
- the structure which provides the transmission line used as the electrical length of an integral multiple is disclosed.
- the power distribution and synthesizer described in Patent Document 1 is a power propagation path that connects input and output terminals, a path in which two input and output terminals are connected via two quarter-wavelength impedance transformers, and an isolator.
- the transmission line is configured so that the phase difference from the path to which the two input / output terminals are connected via the transmission resistor (absorption resistor) is an odd multiple of 180 degrees, thereby improving the design flexibility.
- the integral multiple of the half wavelength is a frequency, it is strictly a natural number (1, 2, 3,...) Excluding 0 and negative (same below).
- Patent Document 2 discloses a Wilkinson power distribution synthesizer having a configuration in which a transmission line and a stub are provided between each input / output terminal and an isolation resistor.
- the power distribution synthesizer described in Patent Document 2 includes a distributed constant line as a transmission line between each input / output terminal and an isolation resistor.
- the power distribution synthesizer can reduce the line length of the distributed constant line and reduce the circuit size. Can be provided.
- the Wilkinson power distribution synthesizer composed of a multilayer substrate is provided with a strip conductor pattern such as a quarter-wavelength impedance transformer on the inner layer of the multilayer substrate, and a chip resistor as an isolation resistor on the surface layer.
- the pattern and the chip resistor are connected by an interlayer connection conductor called a via.
- the influence of the electrical length of the via and the impedance discontinuity generated in the via portion cannot be ignored as the board thickness increases and the strip conductor pattern is arranged deeper in the inner layer. , Reflection characteristics at each input / output terminal, and isolation between input / output terminals deteriorate.
- an electrical length (about 164 deg (approximately 164 deg) (approximately 164 deg) between each input / output terminal and the isolation resistor with respect to the operating frequency (2.16 GHz). Since a distributed constant line is provided as a transmission line having a physical length of 42.6 mm)), it is possible to absorb the influence of the electrical length of the via connecting the chip resistor for isolation on the surface layer and the strip conductor pattern on the inner layer. However, there is a problem that the reflection characteristics at each input / output terminal and the isolation between the input / output terminals deteriorate due to the influence of the impedance discontinuity generated in the via portion.
- the present invention has been made to solve the above-described problems.
- the present invention is a small and suitable structure for a laminated structure, as well as a common terminal and each input.
- An object of the present invention is to obtain a power distribution synthesizer with good reflection characteristics and isolation characteristics at the output terminal.
- the present invention includes a common terminal that inputs a high-frequency signal to be distributed or outputs a combined high-frequency signal, and first and second input / output terminals that input a high-frequency signal that outputs or combines the distributed high-frequency signal.
- a first quarter-wavelength impedance transformer having one end connected to the common terminal and the other end connected to the first input / output terminal; and one end connected to the common terminal and the other end connected to the first terminal. Interference between the second quarter-wavelength impedance transformer connected to the two input / output terminals and the high-frequency signal related to the first input / output terminal and the high-frequency signal related to the second input / output terminal.
- An isolation resistance to be prevented a line having a length that is an integral multiple of the first half wavelength connecting the isolation resistance and the first input / output terminal, the isolation resistance, and the second input
- a line having an integral multiple of the length of the second half wavelength connecting the power terminal and a line having an integral multiple of the length of the first half wavelength and the second half wavelength.
- a line having an integral multiple length is formed by cascading at least two line portions having different impedances, and a line having an integral multiple length with respect to the first half wavelength is in the longitudinal direction of the line.
- a first stub is provided at the center or a line portion located closer to the first input / output terminal than the center, and the line having a length that is an integral multiple of the second half wavelength is the center in the longitudinal direction of the line or
- the power distribution combiner or the like is provided with a second stub in the line portion located closer to the second input / output terminal than the center.
- the power distribution when a power distribution synthesizer is configured using a multilayer substrate, the power distribution has a small size and is suitable for a laminated structure, and has good reflection characteristics and isolation characteristics at common terminals and input / output terminals.
- a synthesizer can be provided.
- FIG. 4 is an explanatory diagram showing a simulation result related to an even / odd mode operation of the power distribution synthesizer having the conventional structure configured by the multilayer substrate of FIG. 3 and the power distribution synthesizer having the structure of the present invention of FIG. 1;
- FIG. 4 is an explanatory diagram showing a simulation result related to an even / odd mode operation of the power distribution synthesizer having the conventional structure configured by the multilayer substrate of FIG. 3 and the power distribution synthesizer having the structure of the present invention of FIG. 1;
- FIG. 3 is an equivalent circuit diagram of a power distribution synthesizer having a conventional structure configured by a multilayer substrate. It is a see-through
- the power distribution synthesizer is configured as a Wilkinson power distribution synthesizer using a multilayer substrate.
- a strip conductor pattern constituting a quarter-wavelength ( ⁇ / 4) impedance transformer is provided on the inner layer of the multilayer substrate, and a chip resistor is provided on the surface layer as an isolation resistor.
- the strip conductor pattern and the chip resistor are connected by a transmission line that is an integral multiple of a half wavelength ( ⁇ / 2) composed of a via and a strip conductor.
- a stub is provided on the strip conductor disposed between the via and the input / output terminal.
- FIG. 1 is a block diagram showing an example of a power distribution / combination combiner according to Embodiment 1 of the present invention, which is shown as a perspective view.
- a strip conductor pattern of a quarter wavelength ( ⁇ / 4) impedance transformer is provided on the inner layer of the multilayer substrate, and a chip resistor is provided as an isolation resistor on the surface layer.
- ⁇ / 4 quarter wavelength
- a chip resistor is provided as an isolation resistor on the surface layer.
- a Wilkinson type power distribution synthesizer having a structure in which a strip conductor pattern and a chip resistor are connected by a transmission line having an integral multiple of a half wavelength ( ⁇ / 2) composed of a via and a strip conductor will be described.
- common terminal 1001 input / output terminal 1011, input / output terminal 1012, quarter-wavelength impedance transformer strip conductor 2001, quarter-wavelength impedance transformer strip conductor 2002, transmission line strip conductor 2111, transmission line Strip conductor 2112, transmission line strip conductor 2121, transmission line strip conductor 2122,
- the stub 2401 and the stub 2402 are disposed between the dielectric layer 5001 and the dielectric layer 5002.
- the ground conductor 3002, the chip resistor mounting conductor pattern 2301, the chip resistor mounting conductor pattern 2302, and the chip resistor 4001 indicated by dot hatching are the surface of the dielectric layer 5002 on which the dielectric layer 5001 is disposed. Located on the opposite side.
- the ground conductor 3001 is disposed on the surface of the dielectric layer 5001 opposite to the surface on which the dielectric layer 5002 is disposed.
- Via 2201 and via 2202 are arranged through the dielectric layer 5002.
- the ⁇ / 4 impedance transformer strip conductor 2001 connects the common terminal 1001 and the input / output terminal 1011.
- the ⁇ / 4 impedance transformer strip conductor 2002 connects the common terminal 1001 and the input / output terminal 1012.
- the transmission line strip conductor 2111, stub 2401, transmission line strip conductor 2121, via 2201, and chip resistor mounting conductor pattern 2301 connect the input / output terminal 1011 and the chip resistor 4001.
- the transmission line strip conductor 2112, the stub 2402, the transmission line strip conductor 2122, the via 2202, and the chip resistor mounting conductor pattern 2302 connect the input / output terminal 1012 and the chip resistor 4001.
- the chip resistor mounting conductor pattern 2301 and the chip resistor mounting conductor pattern 2302 are arranged in a notch 6001 provided in the ground conductor 3002.
- the chip resistor 4001 as an isolation resistor connects the chip resistor mounting conductor pattern 2301 and the chip resistor mounting conductor pattern 2302, and one end of the chip resistor 4001 is placed on the chip resistor mounting conductor pattern 2301.
- the chip resistor 4001 is mounted so that the other end of the chip resistor 4001 is positioned on the chip resistor mounting conductor pattern 2302.
- the stub 2401 is provided between the transmission line strip conductor 2111 and the transmission line strip conductor 2121.
- the stub 2402 is provided between the transmission line strip conductor 2112 and the transmission line strip conductor 2122.
- FIG. 2 shows a power distribution synthesizer illustrated in a perspective view in FIG. 3 when the power distribution synthesizer having a conventional structure disclosed in Patent Document 1 is formed of a multilayer substrate, and the present invention shown in FIG. It is a figure which shows the simulation result shown with the Smith chart regarding the power distribution synthesizer by Embodiment 1 at the time of even-odd mode operation
- Patent Document 1 is indicated by A
- Embodiment 1 of the present invention is indicated by B.
- the example of the conventional power distribution combiner of FIG. 3 and the power distribution combiner of the present invention of FIG. 1 are equally divided on the symmetry plane, and the divided plane is an electric wall (during odd mode operation). Or it is calculated as a magnetic wall (even mode operation).
- 2A is a reflection characteristic at the input / output terminal 1011 or the input / output terminal 1012 during the odd mode operation
- FIG. 2B is a reflection characteristic at the input / output terminal 1011 or the input / output terminal 1012 during the even mode operation
- (c) ) Shows the reflection characteristics at the common terminal 1001 during the even mode operation in the range of 20% of the relative bandwidth.
- the power distribution of the present invention of FIG. 1 is compared with the conventional power distribution combiner of FIG. It can be seen that the synthesizer has obtained characteristics close to the center of the Smith chart (reflection zero point). Further, the reflection characteristic at the input / output terminal 1011 or the input / output terminal 1012 during the even mode operation of (b) and the reflection characteristic at the common terminal 1001 during the even mode operation of (c) are the same as those of the conventional power distribution combination of FIG. It can be seen that there is no significant change between the power supply and the power distribution combiner of the present invention of FIG.
- FIG. 4 shows simulation results during power distribution related to reflection characteristics and isolation characteristics of the conventional power distribution synthesizer configured with the multilayer substrate of FIG. 3 and the power distribution synthesizer having the structure of the present invention of FIG.
- FIG. (a) shows the result of the conventional power distribution synthesizer of FIG. 3, and (b) shows the result of the power distribution synthesizer of the present invention of FIG. In (a) and (b) of FIG.
- a dotted line A is a reflection characteristic at the common terminal 1001
- a long broken line B is a reflection characteristic at the input / output terminal 1011 or the input / output terminal 1012
- a solid line C is a passing characteristic (distribution characteristic) from the common terminal 1001 to the input / output terminal 1011 or the input / output terminal 1012
- a one-dot chain line D indicates an isolation characteristic between the input / output terminal 1011 and the input / output terminal 1012.
- the simulation results related to the conventional power distribution / combiner are degraded values of reflection amount -17 dB and isolation amount -16 dB, respectively. I understand that.
- the normalized frequency is 1, Paying attention to the reflection characteristic at the input / output terminal 1011 or the input / output terminal 1012 indicated by the long broken line B and the isolation characteristic between the input / output terminal 1011 and the input / output terminal 1012 indicated by the alternate long and short dash line D, the power distribution of the present invention. It can be seen that the simulation results related to the combiner have good values of reflection amount ⁇ 34 dB and isolation amount ⁇ 27 dB, respectively.
- the power distribution combiner in the first embodiment by providing the stub 2401 and the stub 2402, Impedance discontinuity generated by the transmission line strip conductor 2121 and via 2201 and the chip resistor mounting conductor pattern 2301, and impedance generated by the transmission line strip conductor 2122 and via 2202 and the chip resistor mounting conductor pattern 2302 Discontinuity, It is possible to improve the reflection characteristics at the input / output terminals during the odd mode operation deteriorated due to the influence of the power, and to obtain a power distribution synthesizer having various reflection characteristics and isolation characteristics that are good during the power distribution operation and the power combining operation. Play.
- FIG. 5 is an equivalent circuit diagram of the power distribution combiner according to the first embodiment of the present invention shown in FIG.
- FIG. 6 is an equivalent circuit diagram of a conventional power distribution synthesizer composed of the multilayer substrate of FIG. Comparing the equivalent circuit diagrams of FIG. 5 and FIG. 6, the transmission lines 0131 and 0132 which are the transmission lines on the input / output terminals 0011 and 0012 side of FIG. 6 are shown in FIG. 0051, transmission line 0332, transmission line 0432, and stub 0052.
- the transmission line 0231 has an impedance different from that of the transmission line 0331 and the transmission line 0431
- the transmission line 0232 has an impedance different from that of the transmission line 0332 and the transmission line 0432, resulting in impedance discontinuity.
- the power distribution synthesizer is constituted by a multilayer substrate composed of two dielectric layers 5001 and 5002.
- the present invention is not limited to this, and a power distribution synthesizer composed of a multilayer substrate composed of three or more dielectric layers may be used.
- FIG. 7 is a block diagram showing a power distribution and synthesizer according to Embodiment 1 of the present invention, which is constituted by a multilayer substrate composed of four dielectric layers, and is shown as a perspective view.
- the dielectric layer 5003 is disposed on the opposite surface of the dielectric layer 5002 to the surface on which the dielectric layer 5001 is disposed, and the surface of the dielectric layer 5003 on which the dielectric layer 5002 is disposed is A dielectric layer 5004 is disposed on the opposite surface.
- a ground conductor 3011 is disposed between the dielectric layer 5002 and the dielectric layer 5003, and a ground conductor 3012 is disposed between the dielectric layer 5003 and the dielectric layer 5004.
- the ground conductor 3002, the chip resistor mounting conductor pattern 2301, the chip resistor mounting conductor pattern 2302, and the chip resistor 4001 are disposed on the surface of the dielectric layer 5004 opposite to the surface on which the dielectric layer 5003 is disposed. Yes.
- the ground conductor 3011 is provided with a notch 6111 and a notch 6112, and the ground conductor 3012 is provided with a notch 6121 and a notch 6122.
- the transmission line strip conductor 2111, the stub 2401, the transmission line strip conductor 2121, the via 2211, and the chip resistor mounting conductor pattern 2301 connect the input / output terminal 1011 and the chip resistor 4001.
- the transmission line strip conductor 2112, the stub 2402, the transmission line strip conductor 2122, the via 2212, and the chip resistor mounting conductor pattern 2302 connect the input / output terminal 1012 and the chip resistor 4001.
- the via 2201 and the via 2202 are manufactured by penetrating only the dielectric layer 5002, but the present invention is not limited to this, and the dielectric layer 5001 is penetrated as shown in FIG. It is good also as a manufactured structure.
- the via 2201 has a stub 2501
- the via 2202 has a stub 2502
- the stub 2501 and the stub 2502 are impedance discontinuities. Even in the case of operation, the same effect as the above-described example can be obtained.
- Dielectric layer 5011 is disposed on the surface of dielectric layer 5001 opposite to the surface on which dielectric layer 5002 is disposed.
- a ground conductor 3001 is disposed on the surface of the dielectric layer 5011 opposite to the surface on which the dielectric layer 5001 is disposed.
- This configuration can also be implemented in the configuration shown in FIG. 7, wherein the via 2201 has a stub 2501, the via 2202 has a stub 2502, and the via 2501 and the via 2502 are dielectric layers as shown in FIG. A structure manufactured through 5001 may be used.
- a dielectric layer 5011 is disposed on the surface of the dielectric layer 5001 opposite to the surface on which the dielectric layer 5002 is disposed.
- FIG. 9 is a block diagram showing a power distribution / combination combiner according to the first embodiment of the present invention using a via operating as a ground conductor.
- 9A is a perspective view similar to FIG. 1 and the like
- FIG. 9B is a diagram illustrating dielectric layers 5001 and vias operating as strip conductors and ground conductors disposed on the dielectric layers 5002, dielectric layers and ground. It is a top view shown without a conductor.
- a ground outer conductor via 7001 and a ground outer conductor via 7002 penetrate the dielectric layer 5001 and the dielectric layer 5002, and connect the ground conductor 3001 and the ground conductor 3002.
- a plurality of vias for grounding conductor 7001 are arranged in parallel with the via 2201 so as to surround the via 2201 in a plane orthogonal to the axial direction of the via 2201.
- a plurality of vias for outer ground conductor 7002 are arranged in parallel with the via 2202 so as to surround the via 2202 in a plane perpendicular to the axial direction of the via 2202.
- FIG. 10 is a configuration diagram showing a power distribution and synthesizer according to Embodiment 1 of the present invention in which an adjustable stub is provided only in each mode in even / odd mode operation, and is shown as a perspective view.
- a stub 2400 is disposed at a point where the ⁇ / 4 impedance transformer strip conductor 2001 and the ⁇ / 4 impedance transformer strip conductor 2002 are connected.
- FIG. 11 is a configuration diagram showing a power distribution / combining device using a microstrip line according to Embodiment 2 of the present invention, and is shown as a perspective view.
- the microstrip line has a structure in which the dielectric layer on the upper part of the inner conductor and the outer conductor are not necessary in the strip line of each example described above.
- the internal conductors indicated by the reference numerals 1001, 2001, 1011, 2111, 2121, 2121, 1222, 2402, 2112, 1012 and 2002 in the above-described examples are configured by microstrip lines. Accordingly, the ground conductor is not disposed on the surface of the dielectric layer 5002 opposite to the surface on which the dielectric layer 5001 is disposed.
- the control range of the impedance in each transmission line can be expanded, the degree of freedom in design can be improved, and the same as in the first embodiment. An effect is obtained.
- Embodiment 3 the power distribution synthesizer in which the common terminal 1001 and the input / output terminals 1011 and 1012 are each connected by the ⁇ / 4 impedance transformer has been described.
- one end of the ⁇ / 4 impedance transformer is connected to the common terminal 1001
- the other end of the ⁇ / 4 impedance transformer is connected to the input / output terminals 1011 and 1012 through the ⁇ / 4 transmission line.
- a distribution synthesizer may be used.
- FIG. 12 is a configuration diagram showing a power distribution synthesizer according to Embodiment 3 of the present invention, and is shown as a perspective view.
- a quarter wavelength ( ⁇ / 4) impedance transformer strip conductor 2010 is connected to the common terminal 1001, and the common terminal 1001 of the ⁇ / 4 impedance transformer strip conductor 2010 is connected to the common terminal 1001.
- the terminal opposite to the connected terminal and the input / output terminal 1011 are connected by a quarter wavelength ( ⁇ / 4) strip conductor 2011, and the common terminal 1001 of the ⁇ / 4 impedance transformer strip conductor 2010 is connected.
- a terminal opposite to the terminal and the input / output terminal 1012 are connected by a quarter wavelength ( ⁇ / 4) strip conductor 2012.
- a ⁇ / 4 impedance transformer is provided. Since the low-impedance transmission line can be configured by the unit strip conductor 2010, the design flexibility of the power distribution combiner can be improved, and the same effects as those of the first embodiment can be obtained. 10 may be provided between the ⁇ / 4 strip conductor 2011 and the ⁇ / 4 strip conductor 2012, as shown in FIG.
- FIG. 13 is a configuration diagram showing a power distribution synthesizer according to Embodiment 4 of the present invention, and is shown as a perspective view.
- the chip resistor 4001 is disposed in the dielectric layer 5003, and the ground conductor is disposed on the surface of the dielectric layer 5003 opposite to the surface on which the dielectric layer 5002 is disposed. 3003 is arranged.
- the fourth embodiment by disposing the chip resistor 4001 in the dielectric layer 5003, the area occupied by the surface layer of the multilayer substrate can be reduced, and the same effect as in the first embodiment can be obtained.
- the transmission line strip conductor 2111 and the transmission line strip conductor 2121 constitute a line (2111, 2121) having a length that is an integral multiple of the first half wavelength.
- the transmission line strip conductor 2112 and the transmission line strip conductor 2122 constitute a line (2112, 2122) having a length that is an integral multiple of the second half wavelength.
- Lines (2111, 2121) that are integral multiples of the first half-wavelength and lines (2112,2122) that are integral multiples of the second half-wavelength are both line sections with different impedances. What is necessary is just to comprise at least 2 or more cascade connection.
- the lines (2111, 2121) having a length that is an integral multiple of the first half-wavelength are centered in the longitudinal direction of the line or the first stub in the line portion located closer to the first input / output terminal 1011 than the center. (2401) may be provided. Further, the lines (2112, 2122) having a length that is an integral multiple of the second half-wavelength are the second stubs at the center of the line in the longitudinal direction or at the line portion located closer to the second input / output terminal 1012 than the center. (2402) may be provided.
- the vias 2201 and 2202 constitute a vertical connection conductor, and the grounding outer conductor via 7001 and the grounding outer conductor via 7002 constitute a grounding vertical conductor.
- Common terminal 0001 is common terminal 1001
- transmission lines 0021 and 0022 are ⁇ / 4 impedance transformer strip conductors 2001 and 2002
- input / output terminals 0011 and 0012 are common terminals 1011 and 1012
- resistor 0041 is chip resistor 4001.
- transmission lines 0331, 0431, 0231 are transmission line slip conductors 2111, 2121 and via 2201
- transmission lines 0332, 0432, 0232 are transmission line slip conductors 2112, 2122, via 2202
- stubs 0051, 0052 are stubs. This corresponds to 2401 and 2402.
- transmission lines 0131 and 0231 correspond to half-wave transmission line strip conductor transmission line slip conductor 2101 and via 2201
- transmission lines 0132 and 0232 correspond to half-wave transmission line strip conductor transmission line slip conductor 2102 and via 2202.
- the present invention provides a common terminal (1001) for inputting a high-frequency signal to be distributed or outputting a synthesized high-frequency signal, First and second input / output terminals (1011, 1012) for inputting a high-frequency signal for outputting or synthesizing the distributed high-frequency signal; A first quarter-wavelength impedance transformer (2001) having one end connected to the common terminal and the other end connected to the first input / output terminal; A second quarter-wavelength impedance transformer (2002) having one end connected to the common terminal and the other end connected to the second input / output terminal; An isolation resistor (4001) for preventing interference between the high-frequency signal related to the first input / output terminal and the high-frequency signal related to the second input / output terminal; A line (2111, 2121) having a length that is an integral multiple of the first half-wavelength connecting the isolation resistor and the first input / output terminal; Lines (2112, 2122) having a length that is an integral multiple of the second half-wavelength connecting the isolation resistor and the
- the lines (2111, 2121) having a length that is an integral multiple of the first half-wavelength are centered in the longitudinal direction of the line or the first stub at the line portion located closer to the first input / output terminal than the center.
- the lines (2112, 2122) having a length that is an integral multiple of the second half-wavelength are the second stubs at the center of the line in the longitudinal direction or at the line portion located closer to the second input / output terminal than the center.
- the present invention also provides a common terminal (1001) for inputting a high frequency signal to be distributed or outputting a synthesized high frequency signal, First and second input / output terminals (1011, 1012) for inputting a high-frequency signal for outputting or synthesizing the distributed high-frequency signal; A quarter-wavelength impedance transformer (2010) with one end connected to the common terminal; A first quarter-wave line (2011) having one end connected to the impedance transformer and the other end connected to the first input / output terminal; A second quarter-wave line (2012) having one end connected to the impedance transformer and the other end connected to the second input / output terminal; An isolation resistor (4001) for preventing interference between the high-frequency signal related to the first input / output terminal and the high-frequency signal related to the second input / output terminal; A line (2111, 2121) having a length that is an integral multiple of the first half-wavelength connecting the isolation resistor and the first input / output terminal; Lines (2112, 2122) having a length that is an integral multiple of the second
- the lines (2111, 2121) having a length that is an integral multiple of the first half-wavelength are centered in the longitudinal direction of the line or the first stub at the line portion located closer to the first input / output terminal than the center.
- the lines (2112, 2122) having a length that is an integral multiple of the second half-wavelength are the second stubs at the center of the line in the longitudinal direction or at the line portion located closer to the second input / output terminal than the center.
- a third stub (2400) is provided between the first impedance transformer (2001) and the second impedance transformer (2002).
- a third stub (2400) is provided between the first quarter-wave line (2011) and the second quarter-wave line (2012).
- Vertical connection conductors (2201, 2202) connecting the strip conductors and the chip resistors; It is composed of
- Vertical connection conductors (2201, 2202) connecting the strip conductors and the chip resistors; It is composed of A ground vertical conductor (7001, 7002) is provided around the vertical connection conductor (2201, 2202).
- the power distribution synthesizer according to the present invention can be applied to a power distribution synthesizer used in many fields.
Landscapes
- Non-Reversible Transmitting Devices (AREA)
- Microwave Amplifiers (AREA)
- Waveguides (AREA)
- Waveguide Aerials (AREA)
- Structure Of Printed Boards (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
反射特性及びアイソレーション特性の向上を図った電力分配合成器を提供する。多層基板から構成されるとともに、多層基板の内層にストリップ導体が、表層にチップ抵抗器が配置され、両者を接続するヴィアを有する電力分配合成器において、入出力端子とヴィアとの間に、スタブを装荷することにより、偶奇モード動作のうち、主として奇モード時に誘導性へ調整できることから、入出力端子側の反射特性および入出力端子間のアイソレーション特性を良好とすることが可能となる。
Description
この発明は、主としてマイクロ波帯およびミリ波帯の高周波信号を分配または合成する電力分配合成器に関するものである。
一般に、電力分配合成器は、高周波信号を分配、または合成するために広く用いられている。その中でも、ウィルキンソン型電力分配合成器は、分配器として機能する際において出力端子間のアイソレーションを、または合成器として機能する際において入力端子間のアイソレーションを確保する必要がある場合に用いられる。
従来のウィルキンソン型電力分配合成器は,1つの共通端子と、2つの入出力端子とを備える。共通端子は信号分配時には入力端子となり、信号合成時には出力端子となる。2つの入出力端子は信号分配時には出力端子となり、信号合成時には入力端子となる。共通端子と各入出力端子とはそれぞれ四分の一波長(λ/4)インピーダンス変成器で接続される。また、各入出力端子間は1つの吸収抵抗と呼ばれるアイソレーション抵抗を介して接続される。
例えば下記特許文献1には、このようなウィルキンソン型電力分配合成器において、各々の入出力端子とアイソレーション抵抗との間に、動作周波数に対して半波長(λ/2)、または半波長の整数倍の電気長となる伝送線路を設ける構成が開示されている。特許文献1に記載された電力分配合成器は、入出力端子間を結ぶ電力伝搬経路において、2つの四分の一波長インピーダンス変成器を介して2つの入出力端子が接続される経路と、アイソレーション抵抗(吸収抵抗)を介して2つの入出力端子が接続される経路との位相差が180度の奇数倍となるように伝送線路を構成して、設計自由度の向上を実現している。
ここで半波長の整数倍とは、周波数なので厳密には0と負を除いた自然数(1,2,3,…)倍となる(以下同様)。
ここで半波長の整数倍とは、周波数なので厳密には0と負を除いた自然数(1,2,3,…)倍となる(以下同様)。
また、例えば下記特許文献2には、各々の入出力端子とアイソレーション抵抗との間に、伝送線路およびスタブを設ける構成のウィルキンソン型電力分配合成器が開示されている。この特許文献2に記載された電力分配合成器は、各々の入出力端子とアイソレーション抵抗との間に、伝送線路として分布定数線路を設けている。これにより、アイソレーション抵抗の寄生リアクタンス成分の影響から劣化した各入出力端子における反射特性、および入出力端子間のアイソレーションを、改善させた電力分配合成器を提供することができる。また、各々の入出力端子とアイソレーション抵抗との間に設けた伝送線路へスタブを挿入することにより、分布定数線路の線路長を短縮することができ、回路を小型化できる電力分配合成器を提供することができる。
多層基板から構成されたウィルキンソン型電力分配合成器は、多層基板内層に四分の一波長インピーダンス変成器等のストリップ導体パターンを設け、表層にアイソレーション抵抗としてチップ抵抗器を設け、これらのストリップ導体パターンとチップ抵抗器をヴィアと呼ばれる層間接続用導体により結ぶ構造となることがある。このような構造の電力分配合成器では、基板厚が増し、ストリップ導体パターンが内層深くに配置される程、ヴィアの電気長ならびにヴィア部分で生じたインピーダンス不連続による影響が無視できなくなり、共通端子における反射特性、各入出力端子における反射特性、および入出力端子間のアイソレーションが劣化する。
上記特許文献1に示す構成の電力分配合成器では、各々の入出力端子とアイソレーション抵抗との間に、動作周波数に対して半波長、または半波長の整数倍の電気長となる伝送線路を設けることから、表層のアイソレーション用チップ抵抗器と内層のストリップ導体パターンとを接続するヴィアの電気長の影響を吸収できる。しかしながら、ヴィア部分で生じたインピーダンス不連続による影響から、各入出力端子における反射特性、および入出力端子間のアイソレーションが劣化するという問題がある。
また、上記特許文献2に示す構成の電力分配合成器でも、各々の入出力端子とアイソレーション抵抗との間に、動作周波数(2.16GHz)に対して半波長に近い電気長(約164deg(物理長:42.6mm))の伝送線路として分布定数線路を設けることから、表層のアイソレーション用チップ抵抗器と内層のストリップ導体パターンとを接続するヴィアの電気長の影響を吸収できる。しかしながら、ヴィア部分で生じたインピーダンスの不連続による影響から、各入出力端子における反射特性、および入出力端子間のアイソレーションが劣化するという問題がある。
さらに、特許文献2に示す構成の電力分配合成器では、各々の入出力端子とアイソレーション抵抗との間に設けた伝送線路へスタブを挿入することにより、動作周波数に対して半波長に近い電気長である伝送線路の短縮を図ることができるものの、ヴィア部分で生じたインピーダンスの不連続による影響から、各入出力端子における反射特性、および入出力端子間のアイソレーションが劣化することに対する改善については、示唆も明示もされていない。
この発明は上記のような課題を解決するためになされたもので、多層基板を用いて電力分配合成器を構成する場合において、小形かつ積層構造に適した構造であるとともに、共通端子および各入出力端子における反射特性およびアイソレーション特性が良好な電力分配合成器を得ることを目的とする。
この発明は、分配する高周波信号を入力するまたは合成された高周波信号を出力する共通端子と、分配された高周波信号を出力するまたは合成する高周波信号を入力する第1および第2の入出力端子と、一端が前記共通端子に接続され他端が前記第1の入出力端子に接続された第1の四分の一波長のインピーダンス変成器と、一端が前記共通端子に接続され他端が前記第2の入出力端子に接続された第2の四分の一波長のインピーダンス変成器と、前記第1の入出力端子に関わる高周波信号と前記第2の入出力端子に関わる高周波信号との干渉を防止するアイソレーション抵抗と、前記アイソレーション抵抗と前記第1の入出力端子とを接続する第1の半波長に対して整数倍の長さとなる線路と、前記アイソレーション抵抗と前記第2の入出力端子とを接続する第2の半波長に対して整数倍の長さとなる線路と、を備え、前記第1の半波長に対して整数倍の長さとなる線路および前記第2の半波長に対して整数倍の長さとなる線路は、ともにインピーダンスが異なる線路部を少なくとも2つ以上縦続接続されてなり、前記第1の半波長に対して整数倍の長さとなる線路は線路の長手方向の中心または中心よりも前記第1の入出力端子側に位置した線路部に第1のスタブを設け、前記第2の半波長に対して整数倍の長さとなる線路は線路の長手方向の中心または中心よりも前記第2の入出力端子側に位置した線路部に第2のスタブを設けた、電力分配合成器等にある。
この発明では、多層基板を用いて電力分配合成器を構成する場合において、小形かつ積層構造に適した構造であるとともに、共通端子および各入出力端子における反射特性およびアイソレーション特性が良好な電力分配合成器を提供できる。
この発明によれば、電力分配合成器は多層基板によるウィルキンソン型電力分配合成器として構成される。ウィルキンソン型電力分配合成器は、多層基板内層には四分の一波長(λ/4)インピーダンス変成器を構成するストリップ導体パターンが設けられ、表層にはアイソレーション抵抗としてチップ抵抗器が設けられる。ストリップ導体パターンとチップ抵抗器は、ヴィアとストリップ導体からなる半波長(λ/2)の整数倍の伝送線路により結ばれる。そして特に、ヴィアと入出力端子との間に配置したストリップ導体にスタブを設ける。この構成により、電力合成分配器の偶奇モード動作において、主として奇モード動作時に入出力端子における反射特性を改善することが実現できることから、ヴィアで生じたインピーダンスの不連続による影響を抑制し、共通端子ならびに各入出力端子における反射特性、および入出力端子間のアイソレーションを良好に保てる。
以下、この発明による電力分配合成器を各実施の形態に従って図面を用いて説明する。なお、各実施の形態において、同一もしくは相当部分は同一符号で示し、また重複する説明は省略する。
実施の形態1.
図1はこの発明の実施の形態1による電力分配合成器の一例を示す構成図であり、透視斜視図として示されている。この実施の形態1では、主に多層基板から構成され、多層基板内層に四分の一波長(λ/4)インピーダンス変成器のストリップ導体パターンを設け、表層にはアイソレーション抵抗としてチップ抵抗器を設け、ストリップ導体パターンとチップ抵抗器がヴィアとストリップ導体からなる半波長(λ/2)の整数倍の伝送線路により結ばれる構造を有するウィルキンソン型電力分配合成器について説明する。
図1はこの発明の実施の形態1による電力分配合成器の一例を示す構成図であり、透視斜視図として示されている。この実施の形態1では、主に多層基板から構成され、多層基板内層に四分の一波長(λ/4)インピーダンス変成器のストリップ導体パターンを設け、表層にはアイソレーション抵抗としてチップ抵抗器を設け、ストリップ導体パターンとチップ抵抗器がヴィアとストリップ導体からなる半波長(λ/2)の整数倍の伝送線路により結ばれる構造を有するウィルキンソン型電力分配合成器について説明する。
図1において、共通端子1001、入出力端子1011、入出力端子1012、四分の一波長インピーダンス変成器ストリップ導体2001、四分の一波長インピーダンス変成器ストリップ導体2002、伝送線路ストリップ導体2111、伝送線路ストリップ導体2112、伝送線路ストリップ導体2121、伝送線路ストリップ導体2122、
スタブ2401、スタブ2402は、誘電体層5001と誘電体層5002との間に配置されている。
スタブ2401、スタブ2402は、誘電体層5001と誘電体層5002との間に配置されている。
ドットのハッチンクで示された接地導体3002、チップ抵抗器実装用導体パターン2301、チップ抵抗器実装用導体パターン2302、チップ抵抗器4001は、誘電体層5002における誘電体層5001が配置された面と反対の面に配置されている。
接地導体3001は、誘電体層5001における誘電体層5002が配置された面と反対の面に配置されている。
ヴィア2201、ヴィア2202は、誘電体層5002を貫いて配置されている。
λ/4インピーダンス変成器ストリップ導体2001は、共通端子1001と入出力端子1011とを接続する。
λ/4インピーダンス変成器ストリップ導体2002は、共通端子1001と入出力端子1012とを接続する。
λ/4インピーダンス変成器ストリップ導体2002は、共通端子1001と入出力端子1012とを接続する。
伝送線路ストリップ導体2111、スタブ2401、伝送線路ストリップ導体2121、ヴィア2201、チップ抵抗器実装用導体パターン2301は、入出力端子1011とチップ抵抗器4001とを接続する。
伝送線路ストリップ導体2112、スタブ2402、伝送線路ストリップ導体2122、ヴィア2202、チップ抵抗器実装用導体パターン2302は、入出力端子1012とチップ抵抗器4001とを接続する。
伝送線路ストリップ導体2112、スタブ2402、伝送線路ストリップ導体2122、ヴィア2202、チップ抵抗器実装用導体パターン2302は、入出力端子1012とチップ抵抗器4001とを接続する。
チップ抵抗器実装用導体パターン2301、チップ抵抗器実装用導体パターン2302は、接地導体3002に設けられた切り欠き6001内に配置されている。
アイソレーション抵抗としてのチップ抵抗器4001は、チップ抵抗器実装用導体パターン2301とチップ抵抗器実装用導体パターン2302とを接続し、チップ抵抗器4001の一端がチップ抵抗器実装用導体パターン2301上に位置し、チップ抵抗器4001の他端がチップ抵抗器実装用導体パターン2302上に位置するように実装される。
スタブ2401は、伝送線路ストリップ導体2111と伝送線路ストリップ導体2121との間に設けられる。
スタブ2402は、伝送線路ストリップ導体2112と伝送線路ストリップ導体2122との間に設けられる。
スタブ2402は、伝送線路ストリップ導体2112と伝送線路ストリップ導体2122との間に設けられる。
図2は、特許文献1に開示されている従来構造の電力分配合成器を多層基板により構成した場合の図3に透視斜視図で例示した電力分配合成器と、図1に示したこの発明の実施の形態1による電力分配合成器との、偶奇モード動作時に係わるスミスチャートで示したシミュレーション結果を示す図である。特許文献1の場合をA、この発明の実施の形態1の場合をBで示す。
なお、このシミュレーションでは、図3の従来の電力分配合成器の例と、図1のこの発明の電力分配合成器における対称面で等分割し、分割された面を電気壁(奇モード動作時)または磁気壁(偶モード動作時)として計算している。図2の(a)は奇モード動作時の入出力端子1011または入出力端子1012における反射特性、(b)は偶モード動作時の入出力端子1011または入出力端子1012における反射特性、および(c)は偶モード動作時の共通端子1001における反射特性について、比帯域20%の範囲で示している。
図2の(a)において、奇モード動作時の入出力端子1011または入出力端子1012における反射特性に着目すると、図3の従来の電力分配合成器と比べて、図1のこの発明の電力分配合成器は、スミスチャートの中央(反射ゼロ点)に近い特性を得られていることが分かる。
また、(b)の偶モード動作時の入出力端子1011または入出力端子1012における反射特性、および(c)の偶モード動作時の共通端子1001における反射特性は、図3の従来の電力分配合成器と、図1のこの発明の電力分配合成器とで大きく変化していないことが分かる。
また、(b)の偶モード動作時の入出力端子1011または入出力端子1012における反射特性、および(c)の偶モード動作時の共通端子1001における反射特性は、図3の従来の電力分配合成器と、図1のこの発明の電力分配合成器とで大きく変化していないことが分かる。
図4は、図3の多層基板で構成された従来の電力分配合成器と、図1のこの発明の構造の電力分配合成器についての反射特性およびアイソレーション特性に係わる電力分配時のシミュレーション結果を示す図である。(a)が図3の従来の電力分配合成器の結果、(b)が図1のこの発明の電力分配合成器の結果、を示す。
図4の(a)(b)において、
点線Aは共通端子1001における反射特性、
長めの破線Bは入出力端子1011または入出力端子1012における反射特性、
実線Cは共通端子1001から入出力端子1011または入出力端子1012への通過特性(分配特性)、
一点鎖線Dは入出力端子1011と入出力端子1012との間のアイソレーション特性、を示している。
図4の(a)(b)において、
点線Aは共通端子1001における反射特性、
長めの破線Bは入出力端子1011または入出力端子1012における反射特性、
実線Cは共通端子1001から入出力端子1011または入出力端子1012への通過特性(分配特性)、
一点鎖線Dは入出力端子1011と入出力端子1012との間のアイソレーション特性、を示している。
図4の(a)において、例えば、規格化周波数(Normalized Frequency)が1であるところの、長めの破線Bで示す入出力端子1011または入出力端子1012における反射特性、および一点鎖線Dで示す入出力端子1011と入出力端子1012との間のアイソレーション特性に着目すると、従来の電力分配合成器に係わるシミュレーション結果は、それぞれ反射量-17dB、アイソレーション量-16dBと劣化した値となっていることが分かる。
図4の(b)において、例えば、規格化周波数が1であるところの、
長めの破線Bで示す入出力端子1011または入出力端子1012における反射特性、および一点鎖線Dで示す入出力端子1011と入出力端子1012との間のアイソレーション特性に着目すると、この発明の電力分配合成器に係わるシミュレーション結果は、それぞれ反射量-34dB、アイソレーション量-27dBと良好な値となっていることが分かる。
長めの破線Bで示す入出力端子1011または入出力端子1012における反射特性、および一点鎖線Dで示す入出力端子1011と入出力端子1012との間のアイソレーション特性に着目すると、この発明の電力分配合成器に係わるシミュレーション結果は、それぞれ反射量-34dB、アイソレーション量-27dBと良好な値となっていることが分かる。
以上のことから明らかなように、この実施の形態1における電力分配合成器によれば、スタブ2401、およびスタブ2402を設けることで、
伝送線路ストリップ導体2121、ヴィア2201と、チップ抵抗器実装用導体パターン2301とで生じたインピーダンス不連続、および
伝送線路ストリップ導体2122、ヴィア2202と、チップ抵抗器実装用導体パターン2302とで生じたインピーダンス不連続、
の影響により劣化した奇モード動作時の入出力端子における反射特性を改善でき、電力分配動作および電力合成動作時に良好な各種反射特性およびアイソレーション特性を有する電力分配合成器を得ることができる効果を奏する。
伝送線路ストリップ導体2121、ヴィア2201と、チップ抵抗器実装用導体パターン2301とで生じたインピーダンス不連続、および
伝送線路ストリップ導体2122、ヴィア2202と、チップ抵抗器実装用導体パターン2302とで生じたインピーダンス不連続、
の影響により劣化した奇モード動作時の入出力端子における反射特性を改善でき、電力分配動作および電力合成動作時に良好な各種反射特性およびアイソレーション特性を有する電力分配合成器を得ることができる効果を奏する。
図5は、図1のこの発明の実施の形態1による電力分配合成器の等価回路図である。
図6は、図3の多層基板で構成された従来構造の電力分配合成器の等価回路図である。
図5と図6の等価回路図を比較すると、図6の入出力端子0011,0012側の伝送線路である伝送線路0131および伝送線路0132が、図5ではそれぞれ伝送線路0331、伝送線路0431、スタブ0051と、伝送線路0332、伝送線路0432、スタブ0052とに置き換えられている。
図6は、図3の多層基板で構成された従来構造の電力分配合成器の等価回路図である。
図5と図6の等価回路図を比較すると、図6の入出力端子0011,0012側の伝送線路である伝送線路0131および伝送線路0132が、図5ではそれぞれ伝送線路0331、伝送線路0431、スタブ0051と、伝送線路0332、伝送線路0432、スタブ0052とに置き換えられている。
図5において、伝送線路0231は伝送線路0331、伝送線路0431とは異なるインピーダンスとなり、伝送線路0232は伝送線路0332と伝送線路0432とは異なるインピーダンスとなり、インピーダンス不連続を生じる。
この実施の形態1では、2層の誘電体層5001,5002からなる多層基板で構成された電力分配合成器とした。しかし、これに限るものではなく、3層以上の誘電体層からなる多層基板で構成された電力分配合成器としてもよい。
図7は、4層の誘電体層からなる多層基板で構成されたこの発明の実施の形態1による電力分配合成器を示す構成図であり、透視斜視図として示されている。
図7の例では、誘電体層5002における誘電体層5001が配置された面とは反対の面に誘電体層5003が配置され、誘電体層5003における誘電体層5002が配置された面とは反対の面に誘電体層5004が配置されている。
図7の例では、誘電体層5002における誘電体層5001が配置された面とは反対の面に誘電体層5003が配置され、誘電体層5003における誘電体層5002が配置された面とは反対の面に誘電体層5004が配置されている。
また、誘電体層5002と誘電体層5003の間には接地導体3011が配置され、誘電体層5003と誘電体層5004の間には接地導体3012が配置されている。
接地導体3002、チップ抵抗器実装用導体パターン2301、チップ抵抗器実装用導体パターン2302、チップ抵抗器4001は、誘電体層5004における誘電体層5003が配置された面と反対の面に配置されている。
接地導体3011には、切り欠き6111、切り欠き6112が設けられており、接地導体3012には、切り欠き6121、切り欠き6122が設けられている。
ヴィア2211およびヴィア2212が、誘電体層5002、誘電体層5003、誘電体層5004を貫くとともに、接地導体3011においては切り欠き6111および切り欠き6112を、接地導体3012においては切り欠き6121および切り欠き6122を貫いて配置されている。
伝送線路ストリップ導体2111、スタブ2401、伝送線路ストリップ導体2121、ヴィア2211、チップ抵抗器実装用導体パターン2301は、入出力端子1011とチップ抵抗器4001とを接続する。
伝送線路ストリップ導体2112、スタブ2402、伝送線路ストリップ導体2122、ヴィア2212、チップ抵抗器実装用導体パターン2302は、入出力端子1012とチップ抵抗器4001とを接続する。
図7の例では、多層基板の基板総数および基板厚が増し、ヴィアの電気長が動作周波数に対して半波長を越えても、上述の例と同様の効果が得られる。
また、図1の構成では、ヴィア2201およびヴィア2202が誘電体層5002のみ貫いて製造される例を示したが、これに限るものではなく、図8に示すように、誘電体層5001を貫いて製造された構造としてもよい。図8に透視斜視図として示された電力分配合成器では、製造上、ヴィア2201がスタブ2501を有し、ヴィア2202がスタブ2502を有しており、スタブ2501およびスタブ2502がインピーダンス不連続部として動作する場合においても、上述の例と同様の効果が得られる。
誘電体層5001における誘電体層5002が配置された面とは反対の面に誘電体層5011が配置される。また、誘電体層5011における誘電体層5001が配置された面とは反対の面に接地導体3001が配置されている。
なおこの構成は、図7の構成においても実施可能であり、ヴィア2201がスタブ2501を有し、ヴィア2202がスタブ2502を有し、ヴィア2501およびヴィア2502が図8に示すように、誘電体層5001を貫いて製造された構造としてもよい。また図8に示すように、誘電体層5001における誘電体層5002が配置された面とは反対の面には誘電体層5011が配置される。
なおこの構成は、図7の構成においても実施可能であり、ヴィア2201がスタブ2501を有し、ヴィア2202がスタブ2502を有し、ヴィア2501およびヴィア2502が図8に示すように、誘電体層5001を貫いて製造された構造としてもよい。また図8に示すように、誘電体層5001における誘電体層5002が配置された面とは反対の面には誘電体層5011が配置される。
さらに、上記の例では、電力および信号を伝送するヴィアを用いた電力分配合成器とした。しかし、これに限るものではなく、接地導体として動作するヴィアも用いた電力分配合成器としてもよい。図9は、接地導体として動作するヴィアも用いたこの発明の実施の形態1による電力分配合成器を示す構成図である。図9の(a)が図1等と同様の透視斜視図、(b)は誘電体層5001と誘電体層5002に配置されたストリップ導体および接地導体として動作するヴィアを、誘電体層および接地導体なしで示した上面図である。
図9の例では、接地外導体用ヴィア7001および接地外導体用ヴィア7002が誘電体層5001および誘電体層5002を貫き、接地導体3001と接地導体3002とを接続している。また、接地外導体用ヴィア7001はヴィア2201をヴィア2201の軸方向と直行する面内で周囲を取り囲むようにヴィア2201と平行に複数本配置される。同様に、接地外導体用ヴィア7002もヴィア2202をヴィア2202の軸方向と直行する面内で周囲を取り囲むようにヴィア2202と平行に複数本配置される。
図9に示した電力分配合成器では、信号導体として働くヴィア2201,2202の周囲に、接地導体として働くヴィア7001,7002を設けることにより、層間接続部において同軸モードでの信号伝送が実現でき、電力漏洩を抑えられ、低損失な電力分配合成器を得ることができるとともに、上述の例と同様の効果が得られる。
また、上記の例では、偶奇モード動作において奇モード時にのみ調整可能なスタブを設ける例について示した。しかしながら、これに限るものでなく、偶モード時のみ調整可能なスタブを同時に設けることにより、偶奇モードの調整を個別に行ってもよい。図10は、偶奇モード動作において各モード時にのみ調整可能なスタブを設けたこの発明の実施の形態1による電力分配合成器を示す構成図であり、透視斜視図として示されている。
図10の例では、λ/4インピーダンス変成器ストリップ導体2001とλ/4インピーダンス変成器ストリップ導体2002が接続する点に、スタブ2400を配置している。
図10に示した電力分配合成器では、スタブ2400、スタブ2401、スタブ2402を設けることにより、設計自由度の高い電力分配合成器を得られるとともに、上述の例と同様の効果が得られる。
実施の形態2.
上記実施の形態1では、ストリップ線路を用いた構成の電力分配合成器について説明したが、マイクロストリップ線路を用いた構成の電力分配合成器としてもよい。
図11はこの発明の実施の形態2によるマイクロストリップ線路を用いた電力分配合成器を示す構成図であり、透視斜視図として示されている。マイクロストリップ線路とは上述の各例のストリップ線路において内部導体の上部の誘電体層と外部導体を不要にした構造でなる。
図11の電力分配合成器では、上述の各例の符号1001,2001,1011,2111,2401,2121,2122,2402,2112,1012,2002で示す内部導体がマイクロストリップ線路で構成されている。従って誘電体層5002における誘電体層5001が配置された面と反対の面には接地導体が配置されていない。
上記実施の形態1では、ストリップ線路を用いた構成の電力分配合成器について説明したが、マイクロストリップ線路を用いた構成の電力分配合成器としてもよい。
図11はこの発明の実施の形態2によるマイクロストリップ線路を用いた電力分配合成器を示す構成図であり、透視斜視図として示されている。マイクロストリップ線路とは上述の各例のストリップ線路において内部導体の上部の誘電体層と外部導体を不要にした構造でなる。
図11の電力分配合成器では、上述の各例の符号1001,2001,1011,2111,2401,2121,2122,2402,2112,1012,2002で示す内部導体がマイクロストリップ線路で構成されている。従って誘電体層5002における誘電体層5001が配置された面と反対の面には接地導体が配置されていない。
この実施の形態2によれば、マイクロストリップ線路を用いることで、各伝送線路におけるインピーダンスの制御範囲を広げることができ、設計自由度を向上させることができると共に、上記実施の形態1と同様の効果が得られる。
実施の形態3.
上記実施の形態1および2では、共通端子1001と入出力端子1011および1012とを各々λ/4インピーダンス変成器で接続する電力分配合成器について説明した。この発明ではさらに、共通端子1001にλ/4インピーダンス変成器の一端を接続するとともに、λ/4インピーダンス変成器の他端と入出力端子1011および1012とを各々λ/4伝送線路で接続する電力分配合成器としてもよい。
図12は、この発明の実施の形態3による電力分配合成器を示す構成図であり、透視斜視図として示されている。
上記実施の形態1および2では、共通端子1001と入出力端子1011および1012とを各々λ/4インピーダンス変成器で接続する電力分配合成器について説明した。この発明ではさらに、共通端子1001にλ/4インピーダンス変成器の一端を接続するとともに、λ/4インピーダンス変成器の他端と入出力端子1011および1012とを各々λ/4伝送線路で接続する電力分配合成器としてもよい。
図12は、この発明の実施の形態3による電力分配合成器を示す構成図であり、透視斜視図として示されている。
この実施の形態3における図12の例では、共通端子1001に四分の一波長(λ/4)インピーダンス変成器ストリップ導体2010を接続し、λ/4インピーダンス変成器ストリップ導体2010の共通端子1001が接続された端子とは反対の端子と入出力端子1011とを四分の一波長(λ/4)ストリップ導体2011で接続し、λ/4インピーダンス変成器ストリップ導体2010の共通端子1001が接続された端子とは反対の端子と入出力端子1012とを四分の一波長(λ/4)ストリップ導体2012で接続している。
この実施の形態3によれば、共通端子1001とλ/4ストリップ導体2011およびλ/4ストリップ導体2012との間に、λ/4インピーダンス変成器ストリップ導体2010を設けることにより、λ/4インピーダンス変成器ストリップ導体2010で低インピーダンスの伝送線路を構成できることから、電力分配合成器の設計自由度を向上させることができると共に、上記実施の形態1と同様の効果が得られる。
なお、図10の電力分配合成器と同様に、λ/4ストリップ導体2011とλ/4ストリップ導体2012との間に図14に示すようにスタブ2400を設けてもよい。
なお、図10の電力分配合成器と同様に、λ/4ストリップ導体2011とλ/4ストリップ導体2012との間に図14に示すようにスタブ2400を設けてもよい。
実施の形態4.
上記実施の形態1、2および3では、チップ抵抗器4001が多層基板の表層に実装された電力分配合成器について説明したが、チップ抵抗器4001は多層基板内層に実装された電力分配合成器としてもよい。
図13は、この発明の実施の形態4による電力分配合成器を示す構成図であり、透視斜視図として示されている。
上記実施の形態1、2および3では、チップ抵抗器4001が多層基板の表層に実装された電力分配合成器について説明したが、チップ抵抗器4001は多層基板内層に実装された電力分配合成器としてもよい。
図13は、この発明の実施の形態4による電力分配合成器を示す構成図であり、透視斜視図として示されている。
この実施の形態4における図13の例では、チップ抵抗器4001は誘電体層5003内に配置されており、誘電体層5003における誘電体層5002が配置された面とは反対の面に接地導体3003が配置されている。
この実施の形態4によれば、チップ抵抗器4001を誘電体層5003内に配置することにより、多層基板表層の占有面積を削減できると共に、上記実施の形態1と同様の効果が得られる。
なおこの発明の特徴として、上記各実施の形態において、
例えば伝送線路ストリップ導体2111と伝送線路ストリップ導体2121は、第1の半波長に対して整数倍の長さとなる線路(2111,2121)を構成する。
また例えば伝送線路ストリップ導体2112と伝送線路ストリップ導体2122は、第2の半波長に対して整数倍の長さとなる線路(2112,2122)を構成する。
第1の半波長に対して整数倍の長さとなる線路(2111,2121)および第2の半波長に対して整数倍の長さとなる線路(2112,2122)は、ともにインピーダンスが異なる線路部を少なくとも2つ以上縦続接続させて構成されたものであればよい。
そして第1の半波長に対して整数倍の長さとなる線路(2111,2121)は線路の長手方向の中心または中心よりも第1の入出力端子1011側に位置した線路部に第1のスタブ(2401)を設けていればよい。
また第2の半波長に対して整数倍の長さとなる線路(2112,2122)は線路の長手方向の中心または中心よりも第2の入出力端子1012側に位置した線路部に第2のスタブ(2402)を設けていればよい。
またヴィア2201,2202は垂直接続導体、接地外導体用ヴィア7001および接地外導体用ヴィア7002は接地垂直導体を構成する。
例えば伝送線路ストリップ導体2111と伝送線路ストリップ導体2121は、第1の半波長に対して整数倍の長さとなる線路(2111,2121)を構成する。
また例えば伝送線路ストリップ導体2112と伝送線路ストリップ導体2122は、第2の半波長に対して整数倍の長さとなる線路(2112,2122)を構成する。
第1の半波長に対して整数倍の長さとなる線路(2111,2121)および第2の半波長に対して整数倍の長さとなる線路(2112,2122)は、ともにインピーダンスが異なる線路部を少なくとも2つ以上縦続接続させて構成されたものであればよい。
そして第1の半波長に対して整数倍の長さとなる線路(2111,2121)は線路の長手方向の中心または中心よりも第1の入出力端子1011側に位置した線路部に第1のスタブ(2401)を設けていればよい。
また第2の半波長に対して整数倍の長さとなる線路(2112,2122)は線路の長手方向の中心または中心よりも第2の入出力端子1012側に位置した線路部に第2のスタブ(2402)を設けていればよい。
またヴィア2201,2202は垂直接続導体、接地外導体用ヴィア7001および接地外導体用ヴィア7002は接地垂直導体を構成する。
また図5,6において、
共通端子0001は共通端子1001に、伝送線路0021、0022はλ/4インピーダンス変成器ストリップ導体2001,2002に、入出力端子0011、0012は共通端子1011,1012に、抵抗0041はチップ抵抗器4001に、それぞれ相当する。
図5の、伝送線路0331,0431,0231は伝送線路スリップ導体2111,2121、ヴィア2201に、伝送線路0332,0432,0232は伝送線路スリップ導体2112,2122、ヴィア2202に、スタブ0051,0052はスタブ2401,2402に、相当する。
図6の、伝送線路0131,0231は半波長伝送線路ストリップ導体伝送線路スリップ導体2101、ヴィア2201に、伝送線路0132,0232は半波長伝送線路ストリップ導体伝送線路スリップ導体2102、ヴィア2202に相当する。
共通端子0001は共通端子1001に、伝送線路0021、0022はλ/4インピーダンス変成器ストリップ導体2001,2002に、入出力端子0011、0012は共通端子1011,1012に、抵抗0041はチップ抵抗器4001に、それぞれ相当する。
図5の、伝送線路0331,0431,0231は伝送線路スリップ導体2111,2121、ヴィア2201に、伝送線路0332,0432,0232は伝送線路スリップ導体2112,2122、ヴィア2202に、スタブ0051,0052はスタブ2401,2402に、相当する。
図6の、伝送線路0131,0231は半波長伝送線路ストリップ導体伝送線路スリップ導体2101、ヴィア2201に、伝送線路0132,0232は半波長伝送線路ストリップ導体伝送線路スリップ導体2102、ヴィア2202に相当する。
また、この発明は上記各実施の形態の例に限定されるものではなく、これらの可能な組み合わせを全て含む。
この発明は、分配する高周波信号を入力するまたは合成された高周波信号を出力する共通端子(1001)と、
分配された高周波信号を出力するまたは合成する高周波信号を入力する第1および第2の入出力端子(1011,1012)と、
一端が前記共通端子に接続され他端が前記第1の入出力端子に接続された第1の四分の一波長のインピーダンス変成器(2001)と、
一端が前記共通端子に接続され他端が前記第2の入出力端子に接続された第2の四分の一波長のインピーダンス変成器(2002)と、
前記第1の入出力端子に関わる高周波信号と前記第2の入出力端子に関わる高周波信号との干渉を防止するアイソレーション抵抗(4001)と、
前記アイソレーション抵抗と前記第1の入出力端子とを接続する第1の半波長に対して整数倍の長さとなる線路(2111,2121)と、
前記アイソレーション抵抗と前記第2の入出力端子とを接続する第2の半波長に対して整数倍の長さとなる線路(2112,2122)と、
を備え、
前記第1の半波長に対して整数倍の長さとなる線路(2111,2121)および前記第2の半波長に対して整数倍の長さとなる線路(2112,2122)は、ともにインピーダンスが異なる線路部を少なくとも2つ以上縦続に接続されてなり、
前記第1の半波長に対して整数倍の長さとなる線路(2111,2121)は線路の長手方向の中心または中心よりも前記第1の入出力端子側に位置した線路部に第1のスタブ(2401)を設け、
前記第2の半波長に対して整数倍の長さとなる線路(2112,2122)は線路の長手方向の中心または中心よりも前記第2の入出力端子側に位置した線路部に第2のスタブ(2402)を設けた、
電力分配合成器にある。
分配された高周波信号を出力するまたは合成する高周波信号を入力する第1および第2の入出力端子(1011,1012)と、
一端が前記共通端子に接続され他端が前記第1の入出力端子に接続された第1の四分の一波長のインピーダンス変成器(2001)と、
一端が前記共通端子に接続され他端が前記第2の入出力端子に接続された第2の四分の一波長のインピーダンス変成器(2002)と、
前記第1の入出力端子に関わる高周波信号と前記第2の入出力端子に関わる高周波信号との干渉を防止するアイソレーション抵抗(4001)と、
前記アイソレーション抵抗と前記第1の入出力端子とを接続する第1の半波長に対して整数倍の長さとなる線路(2111,2121)と、
前記アイソレーション抵抗と前記第2の入出力端子とを接続する第2の半波長に対して整数倍の長さとなる線路(2112,2122)と、
を備え、
前記第1の半波長に対して整数倍の長さとなる線路(2111,2121)および前記第2の半波長に対して整数倍の長さとなる線路(2112,2122)は、ともにインピーダンスが異なる線路部を少なくとも2つ以上縦続に接続されてなり、
前記第1の半波長に対して整数倍の長さとなる線路(2111,2121)は線路の長手方向の中心または中心よりも前記第1の入出力端子側に位置した線路部に第1のスタブ(2401)を設け、
前記第2の半波長に対して整数倍の長さとなる線路(2112,2122)は線路の長手方向の中心または中心よりも前記第2の入出力端子側に位置した線路部に第2のスタブ(2402)を設けた、
電力分配合成器にある。
またこの発明は、分配する高周波信号を入力するまたは合成された高周波信号を出力する共通端子(1001)と、
分配された高周波信号を出力するまたは合成する高周波信号を入力する第1および第2の入出力端子(1011,1012)と、
一端が前記共通端子に接続された四分の一波長のインピーダンス変成器(2010)と、
一端が前記インピーダンス変成器に接続され他端が前記第1の入出力端子に接続された第1の四分の一波長の線路(2011)と、
一端が前記インピーダンス変成器に接続され他端が前記第2の入出力端子に接続された第2の四分の一波長の線路(2012)と、
前記第1の入出力端子に関わる高周波信号と前記第2の入出力端子に関わる高周波信号との干渉を防止するアイソレーション抵抗(4001)と、
前記アイソレーション抵抗と前記第1の入出力端子とを接続する第1の半波長に対して整数倍の長さとなる線路(2111,2121)と、
前記アイソレーション抵抗と前記第2の入出力端子とを接続する第2の半波長に対して整数倍の長さとなる線路(2112,2122)と、
を備え、
前記第1の半波長に対して整数倍の長さとなる線路(2111,2121)および前記第2の半波長に対して整数倍の長さとなる線路(2112,2122)は、ともにインピーダンスが異なる線路部を少なくとも2つ以上縦続に接続されてなり、
前記第1の半波長に対して整数倍の長さとなる線路(2111,2121)は線路の長手方向の中心または中心よりも前記第1の入出力端子側に位置した線路部に第1のスタブ(2401)を設け、
前記第2の半波長に対して整数倍の長さとなる線路(2112,2122)は線路の長手方向の中心または中心よりも前記第2の入出力端子側に位置した線路部に第2のスタブ(2402)を設けた、
電力分配合成器にある。
分配された高周波信号を出力するまたは合成する高周波信号を入力する第1および第2の入出力端子(1011,1012)と、
一端が前記共通端子に接続された四分の一波長のインピーダンス変成器(2010)と、
一端が前記インピーダンス変成器に接続され他端が前記第1の入出力端子に接続された第1の四分の一波長の線路(2011)と、
一端が前記インピーダンス変成器に接続され他端が前記第2の入出力端子に接続された第2の四分の一波長の線路(2012)と、
前記第1の入出力端子に関わる高周波信号と前記第2の入出力端子に関わる高周波信号との干渉を防止するアイソレーション抵抗(4001)と、
前記アイソレーション抵抗と前記第1の入出力端子とを接続する第1の半波長に対して整数倍の長さとなる線路(2111,2121)と、
前記アイソレーション抵抗と前記第2の入出力端子とを接続する第2の半波長に対して整数倍の長さとなる線路(2112,2122)と、
を備え、
前記第1の半波長に対して整数倍の長さとなる線路(2111,2121)および前記第2の半波長に対して整数倍の長さとなる線路(2112,2122)は、ともにインピーダンスが異なる線路部を少なくとも2つ以上縦続に接続されてなり、
前記第1の半波長に対して整数倍の長さとなる線路(2111,2121)は線路の長手方向の中心または中心よりも前記第1の入出力端子側に位置した線路部に第1のスタブ(2401)を設け、
前記第2の半波長に対して整数倍の長さとなる線路(2112,2122)は線路の長手方向の中心または中心よりも前記第2の入出力端子側に位置した線路部に第2のスタブ(2402)を設けた、
電力分配合成器にある。
また前記第1のインピーダンス変成器(2001)と前記第2のインピーダンス変成器(2002)との間に第3のスタブ(2400)を設けた。
また前記第1の四分の一波長の線路(2011)と前記第2の四分の一波長の線路(2012)との間に第3のスタブ(2400)を設けた。
また、多層基板における、
前記各端子、変成器、線路、スタブをそれぞれ形成する多層基板内層のストリップ導体と、
前記抵抗を形成する表面実装されたチップ抵抗器と、
前記ストリップ導体と前記チップ抵抗とを接続する垂直接続導体(2201,2202)と、
から構成されている。
また、多層基板における、
前記各端子、変成器、線路、スタブをそれぞれ形成する多層基板内層のストリップ導体と、
前記抵抗を形成する多層基板内層に実装されたチップ抵抗器と、
前記ストリップ導体と前記チップ抵抗とを接続する垂直接続導体(2201,2202)と、
から構成されている。
前記垂直接続導体(2201,2202)の周囲に接地垂直導体(7001,7002)を有する。
また前記第1の四分の一波長の線路(2011)と前記第2の四分の一波長の線路(2012)との間に第3のスタブ(2400)を設けた。
また、多層基板における、
前記各端子、変成器、線路、スタブをそれぞれ形成する多層基板内層のストリップ導体と、
前記抵抗を形成する表面実装されたチップ抵抗器と、
前記ストリップ導体と前記チップ抵抗とを接続する垂直接続導体(2201,2202)と、
から構成されている。
また、多層基板における、
前記各端子、変成器、線路、スタブをそれぞれ形成する多層基板内層のストリップ導体と、
前記抵抗を形成する多層基板内層に実装されたチップ抵抗器と、
前記ストリップ導体と前記チップ抵抗とを接続する垂直接続導体(2201,2202)と、
から構成されている。
前記垂直接続導体(2201,2202)の周囲に接地垂直導体(7001,7002)を有する。
この発明による電力分配合成器は、多くの分野で使用されている電力分配合成器に適用可能である。
Claims (7)
- 分配する高周波信号を入力するまたは合成された高周波信号を出力する共通端子と、
分配された高周波信号を出力するまたは合成する高周波信号を入力する第1および第2の入出力端子と、
一端が前記共通端子に接続され他端が前記第1の入出力端子に接続された第1の四分の一波長のインピーダンス変成器と、
一端が前記共通端子に接続され他端が前記第2の入出力端子に接続された第2の四分の一波長のインピーダンス変成器と、
前記第1の入出力端子に関わる高周波信号と前記第2の入出力端子に関わる高周波信号との干渉を防止するアイソレーション抵抗と、
前記アイソレーション抵抗と前記第1の入出力端子とを接続する第1の半波長に対して整数倍の長さとなる線路と、
前記アイソレーション抵抗と前記第2の入出力端子とを接続する第2の半波長に対して整数倍の長さとなる線路と、
を備え、
前記第1の半波長に対して整数倍の長さとなる線路および前記第2の半波長に対して整数倍の長さとなる線路は、ともにインピーダンスが異なる線路部を少なくとも2つ以上縦続接続されてなり、
前記第1の半波長に対して整数倍の長さとなる線路は線路の長手方向の中心または中心よりも前記第1の入出力端子側に位置した線路部に第1のスタブを設け、
前記第2の半波長に対して整数倍の長さとなる線路は線路の長手方向の中心または中心よりも前記第2の入出力端子側に位置した線路部に第2のスタブを設けた、
電力分配合成器。 - 分配する高周波信号を入力するまたは合成された高周波信号を出力する共通端子と、
分配された高周波信号を出力するまたは合成する高周波信号を入力する第1および第2の入出力端子と、
一端が前記共通端子に接続された四分の一波長のインピーダンス変成器と、
一端が前記インピーダンス変成器に接続され他端が前記第1の入出力端子に接続された第1の四分の一波長の線路と、
一端が前記インピーダンス変成器に接続され他端が前記第2の入出力端子に接続された第2の四分の一波長の線路と、
前記第1の入出力端子に関わる高周波信号と前記第2の入出力端子に関わる高周波信号との干渉を防止するアイソレーション抵抗と、
前記アイソレーション抵抗と前記第1の入出力端子とを接続する第1の半波長に対して整数倍の長さとなる線路と、
前記アイソレーション抵抗と前記第2の入出力端子とを接続する第2の半波長に対して整数倍の長さとなる線路と、
を備え、
前記第1の半波長に対して整数倍の長さとなる線路および前記第2の半波長に対して整数倍の長さとなる線路は、ともにインピーダンスが異なる線路部を少なくとも2つ以上縦続接続されてなり、
前記第1の半波長に対して整数倍の長さとなる線路は線路の長手方向の中心または中心よりも前記第1の入出力端子側に位置した線路部に第1のスタブを設け、
前記第2の半波長に対して整数倍の長さとなる線路は線路の長手方向の中心または中心よりも前記第2の入出力端子側に位置した線路部に第2のスタブを設けた、
電力分配合成器。 - 前記第1のインピーダンス変成器と前記第2のインピーダンス変成器との間に第3のスタブを設けた、請求項1に記載の電力分配合成器。
- 前記第1の四分の一波長の線路と前記第2の四分の一波長の線路との間に第3のスタブを設けた、請求項2に記載の電力分配合成器。
- 多層基板における、
前記各端子、変成器、線路、スタブをそれぞれ形成する多層基板内層のストリップ導体と、
前記抵抗を形成する表面実装されたチップ抵抗器と、
前記ストリップ導体と前記チップ抵抗とを接続する垂直接続導体と、
から構成される請求項1から4までのいずれか1項に記載の電力分配合成器。 - 多層基板における、
前記各端子、変成器、線路、スタブをそれぞれ形成する多層基板内層のストリップ導体と、
前記抵抗を形成する多層基板内層に実装されたチップ抵抗器と、
前記ストリップ導体と前記チップ抵抗とを接続する垂直接続導体と、
から構成される請求項1から4までのいずれか1項に記載の電力分配合成器。 - 前記垂直接続導体の周囲に接地垂直導体を有する、請求項5または6に記載の電力分配合成器。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2016/066555 WO2017208432A1 (ja) | 2016-06-03 | 2016-06-03 | 電力分配合成器 |
US16/088,270 US10930995B2 (en) | 2016-06-03 | 2017-02-02 | Power divider/combiner |
EP17806061.2A EP3444892B1 (en) | 2016-06-03 | 2017-02-02 | Power divider/combiner |
PCT/JP2017/003817 WO2017208499A1 (ja) | 2016-06-03 | 2017-02-02 | 電力分配合成器 |
JP2018520349A JP6395980B2 (ja) | 2016-06-03 | 2017-02-02 | 電力分配合成器 |
CN201780032824.9A CN109314300B (zh) | 2016-06-03 | 2017-02-02 | 功率分配/合成器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2016/066555 WO2017208432A1 (ja) | 2016-06-03 | 2016-06-03 | 電力分配合成器 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2017208432A1 true WO2017208432A1 (ja) | 2017-12-07 |
Family
ID=60478240
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2016/066555 WO2017208432A1 (ja) | 2016-06-03 | 2016-06-03 | 電力分配合成器 |
PCT/JP2017/003817 WO2017208499A1 (ja) | 2016-06-03 | 2017-02-02 | 電力分配合成器 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2017/003817 WO2017208499A1 (ja) | 2016-06-03 | 2017-02-02 | 電力分配合成器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10930995B2 (ja) |
EP (1) | EP3444892B1 (ja) |
JP (1) | JP6395980B2 (ja) |
CN (1) | CN109314300B (ja) |
WO (2) | WO2017208432A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11063340B2 (en) | 2019-01-22 | 2021-07-13 | Murata Manufacturing Co., Ltd. | Antenna module and communication device |
US11362418B2 (en) | 2018-03-27 | 2022-06-14 | Murata Manufacturing Co., Ltd. | Antenna module |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11089687B2 (en) * | 2018-02-28 | 2021-08-10 | Raytheon Company | Additive manufacturing technology (AMT) low profile signal divider |
CN111540997B (zh) * | 2020-04-29 | 2022-04-01 | 西南电子技术研究所(中国电子科技集团公司第十研究所) | 集成垂直过渡功分器 |
US11177547B1 (en) * | 2020-05-05 | 2021-11-16 | Raytheon Company | Three-dimensional branch line coupler |
JP2022121965A (ja) * | 2021-02-09 | 2022-08-22 | 住友電気工業株式会社 | ウィルキンソン分配器、ウィルキンソン合成器、及び増幅器 |
CN115588833A (zh) * | 2021-07-05 | 2023-01-10 | 中兴通讯股份有限公司 | 内层带状功分器电路及功分器*** |
JP2024510056A (ja) * | 2022-02-09 | 2024-03-06 | 株式会社フジクラ | 電力分配合成器及びカスケード接続回路 |
CN114976554A (zh) * | 2022-06-21 | 2022-08-30 | 中国电子科技集团公司第五十五研究所 | 一种基于P波段的小型化大功率Wilkinson功分器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4875024A (en) * | 1988-12-05 | 1989-10-17 | Ford Aerospace Corporation | Low loss power splitter |
JP2000106501A (ja) * | 1998-09-28 | 2000-04-11 | Matsushita Electric Ind Co Ltd | 電力分配回路、電力合成回路 |
JP2000307313A (ja) * | 1999-04-16 | 2000-11-02 | Mitsubishi Electric Corp | 電力分配合成器 |
JP2013172405A (ja) * | 2012-02-22 | 2013-09-02 | Mitsubishi Electric Corp | 電力分配器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US487502A (en) | 1892-12-06 | Sojst | ||
JP3464383B2 (ja) | 1998-05-20 | 2003-11-10 | 三菱電機株式会社 | 電力分配回路および電力増幅器 |
JP2000216606A (ja) * | 1998-12-09 | 2000-08-04 | Ricoh Co Ltd | 電力分配合成器 |
JP5153866B2 (ja) * | 2008-04-11 | 2013-02-27 | 三菱電機株式会社 | 電力分配器 |
JP2016052111A (ja) * | 2014-09-02 | 2016-04-11 | 株式会社東芝 | インピーダンス変換器 |
-
2016
- 2016-06-03 WO PCT/JP2016/066555 patent/WO2017208432A1/ja active Application Filing
-
2017
- 2017-02-02 EP EP17806061.2A patent/EP3444892B1/en active Active
- 2017-02-02 WO PCT/JP2017/003817 patent/WO2017208499A1/ja active Application Filing
- 2017-02-02 US US16/088,270 patent/US10930995B2/en active Active
- 2017-02-02 CN CN201780032824.9A patent/CN109314300B/zh active Active
- 2017-02-02 JP JP2018520349A patent/JP6395980B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4875024A (en) * | 1988-12-05 | 1989-10-17 | Ford Aerospace Corporation | Low loss power splitter |
JP2000106501A (ja) * | 1998-09-28 | 2000-04-11 | Matsushita Electric Ind Co Ltd | 電力分配回路、電力合成回路 |
JP2000307313A (ja) * | 1999-04-16 | 2000-11-02 | Mitsubishi Electric Corp | 電力分配合成器 |
JP2013172405A (ja) * | 2012-02-22 | 2013-09-02 | Mitsubishi Electric Corp | 電力分配器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11362418B2 (en) | 2018-03-27 | 2022-06-14 | Murata Manufacturing Co., Ltd. | Antenna module |
US11063340B2 (en) | 2019-01-22 | 2021-07-13 | Murata Manufacturing Co., Ltd. | Antenna module and communication device |
Also Published As
Publication number | Publication date |
---|---|
CN109314300A (zh) | 2019-02-05 |
WO2017208499A1 (ja) | 2017-12-07 |
JPWO2017208499A1 (ja) | 2018-11-29 |
EP3444892A1 (en) | 2019-02-20 |
CN109314300B (zh) | 2021-06-01 |
US20200235456A1 (en) | 2020-07-23 |
JP6395980B2 (ja) | 2018-09-26 |
US10930995B2 (en) | 2021-02-23 |
EP3444892B1 (en) | 2021-03-24 |
EP3444892A4 (en) | 2019-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6395980B2 (ja) | 電力分配合成器 | |
US7884682B2 (en) | Waveguide to microstrip transducer having a ridge waveguide and an impedance matching box | |
US10535912B2 (en) | Wideband gysel power divider | |
US9564868B2 (en) | Balun | |
US4463326A (en) | Planar N-way combiner/divider for microwave circuits | |
JP6625274B2 (ja) | 電力分配合成器 | |
KR20190088523A (ko) | 비아-리스 빔 형성기를 위한 회로 및 기법 | |
JP2009171488A (ja) | 導波管接続構造、導波管接続板および導波管変換器 | |
JP6734099B2 (ja) | 高周波回路基板 | |
WO2021187010A1 (ja) | アンテナモジュール | |
CN114336043A (zh) | 一种小型化集成相控阵天线及其设计方法 | |
US11462812B2 (en) | Hybrid coupler | |
JP2009224491A (ja) | 多層基板 | |
JP3439973B2 (ja) | 誘電体導波管線路の分岐構造 | |
US9525213B2 (en) | Antenna device | |
JP3512626B2 (ja) | 誘電体導波管線路の分岐構造 | |
Hasanovic et al. | 4-Way Microstrip Wilkinson Power Splitter at Frequencies of Millimeter Waves | |
JP6343222B2 (ja) | 回路基板 | |
TW202218504A (zh) | 多層印刷電路板中高頻訊號跨層傳輸結構 | |
JP2000196314A (ja) | 誘電体導波管線路と高周波線路との接続構造 | |
JP2023168665A (ja) | 高周波回路、および、レーダ装置 | |
GB2566049A (en) | A Hybrid coupler | |
JP2003283217A (ja) | 高周波回路装置 | |
KR20160114953A (ko) | Rf 전력 합성분배 장치 | |
JP2016082387A (ja) | 回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 16904057 Country of ref document: EP Kind code of ref document: A1 |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 16904057 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: JP |