WO2017078368A1 - 자외선 발광 소자 및 그것을 제조하는 방법 - Google Patents

자외선 발광 소자 및 그것을 제조하는 방법 Download PDF

Info

Publication number
WO2017078368A1
WO2017078368A1 PCT/KR2016/012460 KR2016012460W WO2017078368A1 WO 2017078368 A1 WO2017078368 A1 WO 2017078368A1 KR 2016012460 W KR2016012460 W KR 2016012460W WO 2017078368 A1 WO2017078368 A1 WO 2017078368A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
type semiconductor
semiconductor layer
substrate
layer
Prior art date
Application number
PCT/KR2016/012460
Other languages
English (en)
French (fr)
Inventor
장성규
이규호
윤여진
인치현
채종현
조홍석
Original Assignee
서울바이오시스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020150154886A external-priority patent/KR20170052854A/ko
Priority claimed from KR1020150181169A external-priority patent/KR20170072687A/ko
Priority claimed from KR1020150181176A external-priority patent/KR20170072692A/ko
Application filed by 서울바이오시스주식회사 filed Critical 서울바이오시스주식회사
Publication of WO2017078368A1 publication Critical patent/WO2017078368A1/ko
Priority to US15/971,974 priority Critical patent/US20180261723A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Definitions

  • the present invention relates to an ultraviolet light emitting device, and more particularly to an ultraviolet light emitting device and a method of manufacturing the same to improve the light extraction efficiency.
  • Ultraviolet light emitting devices can be used for UV curing, sterilization, white light sources, the medical field, and equipment accessory parts, and the like, and the range of their use is increasing.
  • deep ultraviolet light (light having a peak wavelength of about 340 nm or less, and further, about 200 nm to about light), which emits shorter wavelengths of light, compared to near ultraviolet light (light having a peak wavelength in the range of about 340 nm to about 400 nm)
  • a light emitting device having a peak wavelength in the range of 340 nm has a high light emission intensity with respect to light in the UV-C region.
  • the ultraviolet light emitting device has a problem in that light extraction efficiency is low because a large amount of ultraviolet light is not emitted to the outside and ultraviolet light is absorbed or extinguished inside the ultraviolet light emitting device.
  • a technique has been studied to improve the extraction efficiency of light extracted to the outside of the substrate by forming a thickness of the substrate exceeds 120 ⁇ m.
  • the thickness of the substrate is increased more than necessary, it is not easy to divide it into individual chips from the wafer, and the increased thickness may cause the lens attachment when packaged.
  • each chip constituting the light emitting device may be generally formed by growing a semiconductor layer on one wafer and then separating the wafer into chips by a cutting process.
  • the chip-separated individual separation process may include a scribing, breaking, scribing using a laser or a laser, or a breaking process using a tip or a blade.
  • the scribing process using a laser can increase the working speed than the conventional one, thereby improving the productivity, but may damage the chip (electrode or the active layer), thereby deteriorating the characteristics of the semiconductor light emitting device. .
  • the light emitted from the ultraviolet light emitting device has a shorter wavelength than the light emitted from the visible light emitting device, and the nitride semiconductor for implementing the ultraviolet light emitting device has a higher Al composition ratio than the nitride semiconductor of the visible light emitting device. .
  • the electrical and optical properties of the ultraviolet light emitting device are very different from those of the visible light emitting device. Accordingly, when the structure applied to the visible light emitting device is applied to the ultraviolet light emitting device in the same way, the electrical and optical properties may be very inferior.
  • An object of the present invention is to provide an ultraviolet light emitting device that improves light extraction efficiency by increasing or optimizing the area of a substrate for the same light emitting area.
  • Another object of the present invention is to provide an ultraviolet light emitting device and a method of manufacturing the same, which can improve productivity and improve reliability when the light emitting devices are individually separated in units of chips.
  • Another problem to be solved by the present invention is to provide an ultraviolet light emitting device and a method of manufacturing the same to improve the amount of light emitted from the side of the substrate after the separate separation process of the light emitting device.
  • Another object of the present invention is to provide an ultraviolet light emitting device including a mesa having a hole capable of improving luminous efficiency.
  • Another problem to be solved by the present invention is to provide an ultraviolet light emitting device having improved luminous efficiency by increasing the reflection efficiency of a distributed Bragg reflector covering the mesa hole.
  • an ultraviolet light emitting device comprising: a substrate having a first surface and a second surface opposite to the first surface; A light emitting diode formed on the first surface of the substrate, the light emitting diode having a first type semiconductor layer, an active layer emitting ultraviolet light, and a second type semiconductor layer; the area of the substrate / light emitting area of the light emitting diode ⁇ 6.5 Can be.
  • an ultraviolet light emitting device includes: a substrate having a first surface and a second surface opposite to the first surface, and having at least one internal processing line formed therein; A light emitting diode provided on the first surface of the substrate and emitting ultraviolet light; And a scribe line formed on the first surface of the substrate and disposed between the light emitting diode and a neighboring light emitting diode.
  • a method of manufacturing a light emitting device includes: preparing a substrate having a first surface and a second surface; Forming a plurality of light emitting diodes on the first surface of the substrate; Forming a scribe line to define a plurality of light emitting diodes on the first surface of the substrate; Forming at least one internal processing line in the substrate; And separating the plurality of light emitting diodes separately along the scribe line.
  • an ultraviolet light emitting device includes: a first conductivity type semiconductor layer; Located on the first conductivity-type semiconductor layer, and comprising an active layer for emitting ultraviolet light and a second conductivity-type semiconductor layer located on the active layer, through the active layer and the second conductivity-type semiconductor layer A mesa including at least one hole partially exposing the conductive semiconductor layer; A light reflective insulating layer at least partially covering the surface of said hole and comprising a distributed Bragg reflector; A first electrode electrically connected to the first conductive semiconductor layer; And a second electrode disposed on the mesa, covering the light reflective insulating layer, and electrically connected to the second conductive semiconductor layer, wherein the mesa has a first width based on a plane of the mesa. Having a first portion; And a second portion having a second width less than the first width, the second portion including at least a portion of the hole.
  • an ultraviolet light emitting device includes: a first conductivity type semiconductor layer; Located on the first conductivity-type semiconductor layer, and comprising an active layer for emitting ultraviolet light and a second conductivity-type semiconductor layer located on the active layer, through the active layer and the second conductivity-type semiconductor layer A mesa including at least one hole partially exposing the conductive semiconductor layer; A light reflective insulating layer at least partially covering the surface of said hole and comprising a distributed Bragg reflector; A second electrode disposed on the mesa and covering the light reflective insulating layer and electrically connected to the second conductive semiconductor layer, wherein the mesa has an arbitrary direction with respect to the plane of the mesa; A first portion having a width in a direction perpendicular to an x-ray as a vector line; And a second portion having a width in a direction perpendicular to the x-ray and having a second width, wherein the first width is greater than the second width, the second portion including at least a portion of
  • the planar area of the substrate by increasing the planar area of the substrate, it is possible to increase the side area of the substrate from which light is extracted without increasing the thickness of the substrate, thereby increasing the light extraction efficiency.
  • a plurality of internal processing lines are formed inside the substrate through the back surface of the substrate so as not to damage the chips, and at the same time, a V-type scribe line is formed on the surface of the substrate, whereby the light emitting device is individually
  • the process of separating into units can be performed stably, thereby inducing yield and reliability improvement effects.
  • a plurality of modified regions are formed on the side of the substrate after the individual separation process of the light emitting devices by the internal processing line formed inside the substrate, so that the critical angle at the light emitting device side as the light emitting surface is increased. It can be changed to improve the external light extraction efficiency.
  • an ultraviolet light emitting device having improved luminous efficiency may be provided through a light reflective insulating layer covering a hole at least partially penetrating the mesa.
  • the ratio of light absorbed by the second conductive semiconductor layer through the hole and the light reflective insulating layer may be reduced.
  • the hole is included in the second portion of the mesa having a relatively narrow width and elongated with respect to the second portion, the light emission efficiency can be further improved.
  • FIG. 1 is a plan view showing a light emitting device according to embodiments of the present invention.
  • FIG. 2 is a cross-sectional view of the light emitting device according to the first embodiment, taken along line AA ′ of FIG. 1.
  • FIG 3 is a cross-sectional view illustrating a state in which the light emitting device according to the first embodiment is mounted on a submount.
  • FIG. 4 is a sectional view showing a light emitting device according to another embodiment of the first embodiment.
  • FIG 5 is a graph showing light emitting power Po according to a substrate thickness of the light emitting device assembly according to the first embodiment.
  • 6A to 6D are photographs showing a plane and a cross section of the light emitting device according to the first embodiment, respectively.
  • FIG. 7 is a cross-sectional view of the light emitting device according to the second embodiment, taken along line AA ′ of FIG. 1.
  • FIGS. 8 to 10 are cross-sectional views illustrating a method of manufacturing the light emitting device according to the second embodiment.
  • FIGS. 11A and 11B are photographs showing a cross section and a plane of a light emitting device in which a plurality of internal processing lines are formed, respectively, according to a second embodiment.
  • FIGS. 12A and 12B are photographs showing a cross section and a plan view of a light emitting device in which a plurality of internal processing lines and V-grooves are formed, respectively, according to the second embodiment.
  • FIG. 13 is a graph showing light emitting power Po according to the number of internal processing lines of a light emitting device according to a third embodiment.
  • 14A to 14C are schematic plan views illustrating a light emitting diode according to a third embodiment.
  • 15 and 16 are cross-sectional views of portions corresponding to lines A-A 'and B-B' of FIG. 14A, respectively.
  • 17 is a plan view illustrating mesas and holes of the ultraviolet light emitting device according to the third embodiment of the present invention.
  • FIG. 18 is a plan view for explaining an ultraviolet light emitting device according to another embodiment of the third embodiment.
  • 19 is a graph showing the reflectivity of the light reflective insulating layer of the ultraviolet light emitting device according to the third embodiment.
  • 20 is a perspective view illustrating a light emitting device package manufactured using a light emitting device according to embodiments of the present invention.
  • An ultraviolet light emitting device a substrate having a first surface and a second surface facing the first surface; A light emitting diode formed on the first surface of the substrate, the light emitting diode having a first type semiconductor layer, an active layer emitting ultraviolet light, and a second type semiconductor layer, wherein the area of the substrate / light emitting area of the light emitting diode is ⁇ 6.5 days Can be.
  • the substrate may have a thickness of 200 ⁇ m to 400 ⁇ m.
  • the area of the substrate may be 350 ⁇ m * 410 ⁇ m to 550 ⁇ m * 550 ⁇ m.
  • the substrate may be at least one substrate selected from the group consisting of sapphire (Al 2 O 3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and AlN.
  • a plurality of modified regions may be formed on the second surface or side surface of the substrate.
  • the light emitting area of the light emitting diode may be 35,000 ⁇ m 2 ⁇ 40,000 ⁇ m 2 .
  • the light emitting area of the light emitting diode may be an area of the active layer.
  • the semiconductor device may further include a first contact electrode formed on the first type semiconductor layer, and the first contact electrode may include a reflective material.
  • the light emitting device may further include a submount bonded in the form of a flip chip.
  • an ultraviolet light emitting device comprising: a substrate having a first surface and a second surface opposite to the first surface, and having at least one internal processing line formed therein; A light emitting diode provided on the first surface of the substrate; And a scribe line formed on the first surface of the substrate and disposed between the light emitting diode and a neighboring light emitting diode.
  • the inner processing line may be provided with three or more.
  • each of the internal processing line may be formed in parallel spaced apart.
  • the internal processing line may be formed by irradiation of a pulsed laser.
  • the scribe line may be a "V" type groove.
  • the scribe line may be formed by laser irradiation.
  • the substrate may have a thickness of 200 ⁇ m to 300 ⁇ m.
  • the light emitting diode may include a first type semiconductor layer, an active layer, and a second type semiconductor layer, and a first contact electrode having a reflective material may be formed on the first type semiconductor layer.
  • a method of manufacturing a light emitting device preparing a substrate having a first surface and a second surface; Forming a plurality of light emitting diodes on the first surface of the substrate; Forming a scribe line to define a plurality of light emitting diodes on the first surface of the substrate; Forming at least one internal processing line in the substrate; And separating the plurality of light emitting diodes separately along the scribe line.
  • the substrate in the preparing of the substrate, may have a thickness of 200 ⁇ m to 300 ⁇ m.
  • the inner processing line may be formed by irradiating a pulsed laser through the second surface of the substrate.
  • the scribe line in the forming of the scribe line, may be a V-type groove formed by the laser irradiation.
  • the forming of the internal processing line may include moving or rotating the laser system about at least one of an X axis, a Y axis, and a Z axis.
  • the forming of the internal processing line may include moving or rotating a substrate positioned on a processing surface of the laser system about at least one of an X axis, a Y axis, and a Z axis.
  • an ultraviolet light emitting device includes: a first conductivity type semiconductor layer; Located on the first conductivity-type semiconductor layer, and comprising an active layer for emitting ultraviolet light and a second conductivity-type semiconductor layer located on the active layer, through the active layer and the second conductivity-type semiconductor layer A mesa including at least one hole partially exposing the conductive semiconductor layer; A light reflective insulating layer at least partially covering the surface of said hole and comprising a distributed Bragg reflector; A first electrode electrically connected to the first conductive semiconductor layer; And a second electrode disposed on the mesa, covering the light reflective insulating layer, and electrically connected to the second conductive semiconductor layer, wherein the mesa has a first width based on a plane of the mesa. Having a first portion; And a second portion having a second width less than the first width, the second portion including at least a portion of the hole.
  • the hole included in the second portion may have an elongated shape extending in a direction perpendicular to the second width.
  • the mesa may include at least two first portions, and the second portion may be located between the two first portions.
  • the mesa may have a planar shape of the H shape.
  • the hole may have a planar shape of an H shape.
  • the mesa may include a plurality of holes, at least one of the plurality of holes may be included in the second portion, and at least one hole included in the second portion may be perpendicular to the second width. It may have an elongate shape extending to.
  • the light reflective insulating layer may further cover an upper surface of the mesa around the hole.
  • the surface of the first conductivity-type semiconductor layer exposed to the hole may be electrically insulated from the second electrode by the light reflective insulating layer.
  • the distribution Bragg reflector of the light reflective insulating layer may include a repeating laminated structure of a ZrO 2 layer and a SiO 2 layer.
  • the light reflective insulating layer may be disposed below the distribution Bragg reflector, and may further include an interface layer formed of SiO 2 having a thickness thicker than that of the ZrO 2 layer and the SiO 2 layer of the distribution Bragg reflector.
  • the light reflective insulating layer may include a first distributed Bragg reflector for reflecting light having a relatively long wavelength; And a second distributed Bragg reflector positioned on the first distributed Bragg reflector for reflecting light having a relatively short wavelength.
  • the second conductivity type semiconductor layer may include a nitride based semiconductor having a bandgap energy of 3.0 eV to 4.0 eV.
  • the second conductivity type semiconductor layer may include P-GaN.
  • the peak wavelength of the light emitted from the active layer may be 300 nm or less.
  • the first electrode may cover 50% or more of an upper surface of the first conductive semiconductor layer.
  • the ultraviolet light emitting device may further include an insulating layer covering the first electrode and the second electrode and including a first opening and a second opening that partially expose the first electrode and the second electrode, respectively.
  • the ultraviolet light emitting device is disposed on the insulating layer, and includes a first pad electrode electrically connected to the first electrode through the first opening and a second pad electrically connected to the second electrode through the second opening. It may further include an electrode.
  • an ultraviolet light emitting device includes: a first conductivity type semiconductor layer; Located on the first conductivity-type semiconductor layer, and comprising an active layer for emitting ultraviolet light and a second conductivity-type semiconductor layer located on the active layer, through the active layer and the second conductivity-type semiconductor layer A mesa including at least one hole partially exposing the conductive semiconductor layer; A light reflective insulating layer at least partially covering the surface of said hole and comprising a distributed Bragg reflector; A second electrode disposed on the mesa and covering the light reflective insulating layer and electrically connected to the second conductive semiconductor layer, wherein the mesa has an arbitrary direction with respect to the plane of the mesa; A first portion having a width in a direction perpendicular to an x-ray as a vector line; And a second portion having a width in a direction perpendicular to the x-ray and having a second width, wherein the first width is greater than the second width, the second portion including at least
  • the second electrode may include a reflective layer and a cover layer covering the reflective layer.
  • the distributed Bragg reflector may include a repeating stacked structure of a ZrO 2 layer and a SiO 2 layer.
  • FIG. 1 is a plan view showing a light emitting device according to embodiments of the present invention.
  • the present invention largely includes the first to third embodiments, wherein the plan view of FIG. 1 may be commonly applied to the light emitting devices according to the first to second embodiments.
  • FIG. 1A is a plan view illustrating a plane of the light emitting device according to the present embodiment
  • FIG. 2A illustrates the light emission by omitting the first and second bump electrodes 151 and 152 and the passivation layer 160 for convenience of description. It is a top view which shows the plane of an element.
  • the light emitting device 100 may include a first bump electrode 151 and a second bump electrode 152 spaced apart from one surface of a substrate.
  • the first bump electrode 151 may be formed on the first pad electrode 131, and the first pad electrode 131 may be formed on the first contact electrode 131.
  • the first contact electrode 141 is an electrode for forming ohmic contact characteristics with the first type semiconductor layer, and an exposed area of the first type semiconductor layer except for a mesa portion to improve current dispersion of the ultraviolet light emitting device. Located in The first contact electrode 141 may include a reflective material.
  • the reflective material serves to reflect the ultraviolet light reflected from the substrate 110 to the first contact electrode 141 back to the substrate 110, thereby improving light extraction efficiency.
  • the reflective material may be formed of a metal material having excellent conductivity.
  • the reflecting material may include, for example, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf.
  • Al which has a high reflectance in the ultraviolet wavelength band, may be used as the reflective material, and the reflective material may be formed in a matrix structure of islands, a plurality of lines, or a mesh structure.
  • the second bump electrode 152 may be formed on the second pad electrode 132, and the second pad electrode 132 may be formed on the second contact electrode 142.
  • the second contact electrode 142 may be formed on the second type semiconductor layer.
  • Concave portions may be formed on both sides of the second bump electrode 152, the second pad electrode 132, and the second contact electrode 142 to be concave inward. That is, the concave portion may be formed to be symmetrical with each other on the side adjacent to the first bump electrode 151, the first pad electrode 131, and the first contact electrode 141 and on the opposite side thereof.
  • FIG. 2 is a cross-sectional view of the light emitting device according to the first embodiment, taken along line AA ′ of FIG. 1.
  • the light emitting device 100 may be an ultraviolet light emitting device capable of emitting light in the ultraviolet region.
  • the ultraviolet light emitting device according to the embodiment may emit deep ultraviolet light of 360 nm or less.
  • the ultraviolet light emitting device may include a substrate 110 and a light emitting structure 120.
  • the substrate 110 is for growing a semiconductor single crystal and may have a first surface 110a and a second surface 110b facing the first surface 110a.
  • the substrate 110 may be formed of zinc oxide (ZnO), gallium nitride (GaN), silicon carbide (SiC), aluminum nitride (AlN), or the like. Transparent materials including sapphire free may be used.
  • the first surface 110a of the substrate 110 may further include a buffer layer (not shown) to mitigate lattice mismatch between the substrate 110 and the first type semiconductor layer 121.
  • the buffer layer may be formed of a single layer or a plurality of layers, and in the case of a plurality of layers, the buffer layer may include a low temperature buffer layer and a high temperature buffer layer.
  • the light emitting structure 120 is a structure that converts energy due to recombination of electrons and holes into light.
  • the light emitting structure 120 may process the surface of the substrate 110 through a wet or dry process, and may be formed thereon using a semiconductor thin film growth apparatus. have.
  • the light emitting structure 120 may include a first type semiconductor layer 121, an active layer 122, and a second type semiconductor layer 123 sequentially stacked on the first surface 110a of the substrate 110.
  • the first type semiconductor layer 121 may be provided on the first surface 110a of the substrate 110, and as shown in FIG. 2, a portion of the first type semiconductor layer 121 may be provided to expose the active layer 122. A portion of the second type semiconductor layer 123 may be exposed by mesa etching. A portion of the first type semiconductor layer 121 may also be etched during mesa etching.
  • the first type semiconductor layer 121 may be formed of In x Al y Ga 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1 doped with N-type impurities). ) May be formed of a group III-V compound semiconductor, and may be formed of a single layer or a plurality of layers. Si, Ge, Sn, etc. can be used as an N type conductive impurity.
  • the active layer 122 may be provided on the first type semiconductor layer 121, and the active layer 122 may bond the electron-holes provided from the first type semiconductor layer 121 and the second type semiconductor layer 123. It generates light through.
  • the active layer 122 may have a multi quantum well structure in order to increase the coupling efficiency of electron-holes.
  • the active layer 122 may have a composition element and a composition ratio so as to emit light having a desired wavelength, for example, ultraviolet light having a peak wavelength of 200 nm to 360 nm.
  • the ultraviolet light generated in the active layer 122 may be composed of TE polarized light and TM polarized light.
  • TE polarization may proceed in a direction perpendicular to the plane of the active layer 122
  • TM polarization may proceed in a direction parallel to the plane of the active layer 122.
  • the ultraviolet light is TM polarized light.
  • the side surface of the active layer 122 has a very small size compared to the top surface or the back surface of the active layer 122, the amount of ultraviolet light extracted to the outside through the side surface of the active layer 122 is very small. . Therefore, the amount of ultraviolet light emitted to the outside through the substrate 110 is very low compared to the visible light.
  • This embodiment is to maximize the side volume of the substrate 110 from which the ultraviolet light is extracted by maximizing the area of the substrate 110 within the allowable range.
  • the allowable range will be described later in detail.
  • the second type semiconductor layer 123 may be provided on the active layer 122, and the second type semiconductor layer 123 may be formed of In x Al y Ga 1 -x- doped with a second type impurity, for example, a P type impurity. It may be formed of a compound semiconductor of y N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • the second type semiconductor layer 123 may be formed of a single layer or a plurality of layers. Mg, Zn, Be, etc. can be used as a P-type conductive impurity.
  • the first pad electrode 131 and the second pad electrode 132 may be provided on the surfaces of the first type semiconductor layer 121 and the second type semiconductor layer 123.
  • the first pad electrode 131 and the second pad electrode 132 may include Ni, Cr, Ti, Al, Ag, Au, or the like.
  • the first pad electrode 131 may be electrically connected to the exposed portion of the first type semiconductor layer 121, and the second pad electrode 132 may be electrically connected to the exposed portion of the second type semiconductor layer 123. Can be connected.
  • the pad layer 133 may be further included between the first type semiconductor layer 121 and the first pad electrode 131.
  • the pad layer 133 compensates for the height difference so that the height of the first pad electrode 131 corresponds to the height of the second pad electrode 132. That is, the first pad electrode 131 may be formed at a lower position than the second pad electrode 132 by mesa etching of the first type semiconductor layer 121. The lower side of the first pad electrode 131 may be formed.
  • the heights of the first pad electrode 131 and the second pad electrode 132 may be the same through the pad layer 133 formed on the pad layer 133.
  • the pad layer 133 may include Ti and Au, for example.
  • the first contact electrode 141 and the second contact point for ohmic contact may be used between the first type semiconductor layer 121 and the pad layer 133, and between the second type semiconductor layer 123 and the second pad electrode 132.
  • the contact electrode 142 may be further included.
  • the first contact electrode 141 may include Cr, Ti, Al, Au
  • the second contact electrode 142 may include Ni, Au, for example.
  • the light emitting device 100 may further include a passivation layer 160 that serves to protect the light emitting structure 120 under the external environment.
  • the passivation layer 160 may be formed of an insulating film including a silicon oxide film or a silicon nitride film.
  • the passivation layer 160 may include openings 160a and 160b exposing portions of the surface of the first pad electrode 131 and the surface of the second pad electrode 132.
  • the light emitting device 100 may be mounted in a flip chip form on the submount 200, and in this case, the light emitting device 100 may be electrically connected to the submount 200.
  • the bump electrode 151 and the second bump electrode 152 may be further included.
  • the first bump electrode 151 may be provided on the first pad electrode 131, and the second bump electrode 152 may be provided on the second pad electrode 132.
  • the first bump electrode 151 and the second bump electrode 152 may include, for example, Ti and Au Cr.
  • the submount 200 includes a first electrode layer 210 and a second electrode layer 220 on one surface thereof, and a first bump of the light emitting device 100 on the first electrode layer 210 and the second electrode layer 220, respectively.
  • the electrode 151 and the second bump electrode 152 may be electrically and physically connected.
  • the bump electrodes 151 and 152 may be formed to cover the surface of the pad electrodes 131 and 132 and the surface of the passivation layer 160. That is, a portion of the passivation layer 160 is interposed between the pad electrodes 131 and 132 and the bump electrodes 151 and 152 for the bonding reliability, and the bump electrodes 151 and 152 are pad electrodes 131 and 152. It is formed to cover the exposed portion of the 132 and a portion of the passivation layer 160.
  • the substrate 110 may be formed of a hexahedron having a predetermined length, width, and thickness.
  • the thickness of the substrate 110 may be 200 ⁇ m to 400 ⁇ m.
  • the side area of the substrate from which light is extracted is also increased, so that the amount of light can be increased without increasing the thickness of the substrate. Can be minimized. Therefore, the area of the substrate within the allowable range is better as it increases.
  • an area of the substrate may be an area of the first surface 110a of the substrate 110, and an emission area of the light emitting structure 120 may be an area of the active layer 122.
  • the substrate 110 may have an area of 350 ⁇ m * 410 ⁇ m to 650 ⁇ m * 650 ⁇ m
  • the light emitting structure 120 may have an emission area of 35,000 ⁇ m 2 to 40,000 ⁇ m 2 .
  • the substrate 110 has a thickness in the range of 200 ⁇ m to 400 ⁇ m and the light emitting area of the light emitting structure 120 is fixed, and the substrate area / light emitting area of the light emitting diode satisfies 6.5 or less.
  • Increasing the area of the light emitting device can provide a light emitting device having a higher luminous efficiency than the conventional light emitting device. This will be described again with reference to FIG. 5.
  • the separation distance between the first bump electrode (or the first pad electrode) and the second bump electrode (or the second pad electrode) formed on the first surface 110a of the substrate 110 may be increased.
  • current may be concentrated between the bump electrodes and thus the current may not be uniformly distributed on the front surface of the substrate. Therefore, it is necessary to maintain the same distance between each bump electrode.
  • the first contact electrode 141 may include a reflective material.
  • the reflective material serves to reflect the ultraviolet light reflected from the substrate 110 to the first contact electrode 141 back to the substrate 110, thereby improving light extraction efficiency.
  • the reflective material may be formed of a metal material having excellent conductivity.
  • the reflecting material may include, for example, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf.
  • Al which has a high reflectance in the ultraviolet wavelength band, may be used as the reflective material, and the reflective material may be formed in a matrix structure of islands, a plurality of lines, or a mesh structure.
  • the substrate 110 is prepared, and a plurality of semiconductor layers including the first type semiconductor layer 121, the active layer 122, and the second type semiconductor layer 123 are sequentially formed on one surface of the substrate 110.
  • the substrate 110 may be prepared as a sapphire substrate having a thickness of 200 ⁇ m to 400 ⁇ m.
  • the substrate 110 may be a pattern formed using a mask to implement light emitting devices having various sizes such as 350 * 410, 450 * 450, 550 * 550, and 650 * 650 on one wafer.
  • the plurality of semiconductor layers such as the first type semiconductor layer 121, the active layer 122, and the second type semiconductor layer 123 may be formed by known methods such as MOCVD, molecular beam growth, and epitaxial growth. It can form using a method.
  • the first type semiconductor layer 121, the active layer 122, and the second type semiconductor layer 123 are etched and separated.
  • a plurality of light emitting structures including the first type semiconductor layer 121, the active layer 122, and the second type semiconductor layer 123 by mesa etching to expose a portion of the separated first type semiconductor layer 121 ( 120).
  • the first pad electrode 131 may be formed on the surface of the first type semiconductor layer 121, and the second pad electrode 132 may be formed on the surface of the second type semiconductor layer 123.
  • the first contact electrode 141 and the second contact electrode 142 contacting the semiconductor layers 121 and 123 through the openings are first formed.
  • the first pad electrode 131 and the second pad electrode 132 may be formed on the first contact electrode 141 and the second contact electrode 142, respectively.
  • the first type semiconductor layer 121, the second type semiconductor layer 123, the first pad electrode 131, and the second pad electrode 132 of the light emitting structures 120 are formed on the entire surface of the substrate 110.
  • openings may be formed in the passivation layer 160 to expose portions of the surfaces of the first pad electrode 131 and the second pad electrode 132.
  • the first bump electrodes 151 and the second bump electrodes 152 are formed on the first pad electrodes 131 and the second pad electrodes 132, respectively, and are spaced apart from one surface of the substrate 110.
  • Two light emitting structures 120 are formed, and the substrate 110 is divided to separate the light emitting structures 120, thereby manufacturing the light emitting device 100 as illustrated in FIG. 2.
  • a submount 200 having a first electrode layer 210 and a second electrode layer 220 is prepared on one surface.
  • the first bump electrode 151 of the light emitting device 100 and the first electrode layer 210 of the submount 200 correspond to each other
  • the second bump electrode 152 of the light emitting device 100 and the submount After aligning the submount 200 and the light emitting device 100 such that the second electrode layer 220 of the 200 corresponds to each other, the electrode layers 210 and 220 and the bump electrodes 151 and 152 may be flip bonded to each other.
  • the light emitting device assembly as shown in 3 can be formed.
  • the flip bonding may use a thermal ultrasonic method or a thermal compression method.
  • FIG. 4 is a sectional view showing a light emitting device according to another embodiment.
  • the light emitting device 100 may include a plurality of modified regions 113 on side surfaces and the second surface 110b of the substrate 110 so as to increase the overall surface area of the substrate 110. ) May be provided.
  • the light emitting device 100 includes the modified regions 113 such as protrusions on the side surface and the second surface 110b of the substrate 110, and extracts light that travels to the side surface of the substrate 110. It is effective to provide a light emitting device having a higher luminous efficiency by increasing the efficiency.
  • the modified regions 113 may be formed on the side surface and the second surface 110b of the substrate 110 in advance, and may be formed by using a blast or laser beam during or after dividing the substrate 110. You may.
  • the heights of the modified regions 113 may be 100 nm to 1 ⁇ m.
  • the modified regions 113 may be disposed on the side surface and the second surface 110b of the substrate 110 at regular intervals or irregularly, and may be provided in the same shape or in various shapes, and the sizes thereof may also be the same size or different. It may be provided in size.
  • FIG. 5 is a graph showing light emitting power Po according to the substrate area of the light emitting device according to the first embodiment
  • FIGS. 6A to 6D are photographs showing the plane and the cross-section of the light emitting device according to the first embodiment, respectively. .
  • a light emitting device according to an exemplary embodiment of the present invention is prepared, and a light emitting device (Po) emitting from the light emitting device is measured by applying a current of 20 mA to the light emitting device, and also emitting light. After the device package 1000 was manufactured, light emission power was measured under the same conditions.
  • the thickness of the substrate of the light emitting device and the light emitting device package is 250 ⁇ m, the results are shown in Table 1 below.
  • the light emission power is 0.857 mW and 450 ⁇ m * 450 ⁇ m as shown in FIG. 6B. It is 0.880, 0.789 for 550 ⁇ m * 550 ⁇ m as shown in Figure 6c, 0.769 for 650 ⁇ m * 650 ⁇ m as shown in Figure 6d, the area of the substrate 450 ⁇ m * 450 ⁇ m and 550 ⁇ m * 550 The result is that the luminous power is lowered between ⁇ ⁇ . In this case, it is assumed that the light emitting area of the light emitting diode is maintained at 38,380 ⁇ m 2 .
  • the contact point between the slope and the light emission power indicating the ratio of the light emitting area of the substrate area to the light emitting diode is 6.5
  • the light emitting device and the light emitting device package according to the embodiment of the present invention have a light emitting area of the substrate area / light emitting diode of 6.5 or less. It can be seen that as the area of the substrate increases in the range satisfying the light emission power, the light emission power also increases. Therefore, a substrate satisfying the above conditions is applied to the light emitting device, and the light emitting device package is By manufacturing, light extraction efficiency can be improved more.
  • the experiment was conducted using a light emitting device and a light emitting device package having a minimum substrate area of 350 ⁇ m * 410 ⁇ m to 650 ⁇ m * 650 ⁇ m, but this is just one example. Substrates with an area of less than [mu] m * 410 [mu] m are also applicable. Therefore, in this embodiment, the minimum value of the light emitting area of the substrate area / light emitting diode does not mean 3.74.
  • FIG. 7 is a cross-sectional view of the light emitting device according to the second embodiment, taken along line AA ′ of FIG. 1.
  • the configuration and shape of the cross-sectional view of FIG. 7 is the same as those of the cross-sectional view of FIG. 2, but the difference exists in the shape of the substrate 110. Therefore, the description of the same configuration is omitted, and the description will be mainly focused on the difference.
  • the substrate 110 may be formed of a hexahedron having a predetermined length, width, and thickness, and a scribe may be performed on the first surface 110a of the substrate 110 to facilitate an individual separation process in units of chips.
  • Line 111 may be formed.
  • At least one internal processing line 112 may be spaced apart from the inside of the substrate 110.
  • the thickness of the substrate 110 is not particularly limited, but in order to increase its usability within a limited space in consideration of the packaging time, the substrate 110 may have a thickness of 200 ⁇ m to 300 ⁇ m.
  • the side area of the substrate 110 may be increased within the allowable range without increasing the thickness of the substrate.
  • At least one internal processing line 112 is formed at a predetermined interval by a laser beam irradiated inside the substrate 110, and a change in the substrate generated when the internal processing line 112 is formed.
  • a plurality of modified or uneven modified regions 113 may be formed on the side surfaces of the substrate during the individual separation process in units of chips. When the modified regions 113 are formed as described above, the thickness of the substrate 110 is not changed, but the side surface area of the substrate is relatively increased.
  • the height of the modified regions 113 may be 100 nm to 1 ⁇ m.
  • the modified regions 113 may be disposed on the other surface and the side of the substrate 110 at regular or irregular intervals, and may be provided in the same shape or in various shapes, and the sizes thereof may also be provided in the same size or different sizes. It may be.
  • a plurality of modified regions are also formed on the second surface 110b of the substrate 110, thereby increasing the total surface area of the substrate and increasing the light scattering ratio between the substrate and the light emitting diodes, thereby increasing external light extraction efficiency. You can also improve.
  • FIGS. 8 to 10 are cross-sectional views illustrating a method of manufacturing the light emitting device according to the second embodiment.
  • the manufacturing method of the light emitting device according to the second embodiment is mostly similar to the manufacturing method of the light emitting device according to the first embodiment, but there are some differences in the manufacturing method of the substrate 110. Thus, the description of the same is briefly described and centered on the difference.
  • a plurality of substrates including a first type semiconductor layer 121, an active layer 122, and a second type semiconductor layer 123 are prepared on one surface of the substrate 110.
  • the semiconductor layers are sequentially formed.
  • the substrate 110 may be prepared as a sapphire substrate having a thickness of 200 to 400 ⁇ m.
  • the first pad electrode 131 is formed in the first type semiconductor layer 121
  • the second pad electrode 132 is formed in the second type semiconductor layer 123 so that the contact resistance is minimized.
  • the active layer 122 and the portion of the second type semiconductor layer 123 are etched to expose a portion of the first type semiconductor layer 121 to the outside, and the first pad electrode is exposed on the exposed first type semiconductor layer 121. 131 may be formed.
  • the pad electrodes 131 and 132 Before forming the pad electrodes 131 and 132, the first contact electrode 141 and the second contact electrode 142 contacting the first type semiconductor layer 121 and the second type semiconductor layer 123, respectively. ) May be formed first, and the pad electrodes 131 and 132 may be formed on the contact electrodes 141 and 142.
  • first bump electrode 151 and the second bump electrode 152 may be formed on the first pad electrode 131 and the second pad electrode 132 for flip chip bonding to the submount.
  • the light emitting structure 120 may be formed on the first surface 110a of the sapphire substrate 110 through a buffer layer (not shown). After the light emitting structure 120 is formed, a part of the second surface 110b may be removed by grinding so that the substrate 110 has a predetermined thickness. At this time, in consideration of the durability and size of the light emitting device 100, it is preferable to grind the thickness of the substrate 110 to about 200 ⁇ 400 ⁇ m.
  • the light emitting structures 120 may be partitioned on the first surface 110a of the substrate 110 on which the light emitting structures 120 are formed so as to separately separate the light emitting devices 100.
  • a scribe line 111 is formed.
  • the scribe line 111 may be formed by continuously irradiating a laser beam along a line to be cut.
  • the semiconductor layer formed on the first surface 110a of the substrate 110 is softened by irradiation of a laser beam, so that the scribe line 111 may be formed in the form of a V-shaped groove.
  • an internal processing line 112 is formed inside the substrate 110 by irradiating a laser beam having a different wavelength through the second surface 110b of the substrate 110.
  • the formation of the internal processing line 112 has been described as proceeding after the formation of the scribe line 111, but if necessary, the formation of the internal processing line may proceed before the formation of the scribe line.
  • the internal processing line 112 may be formed in a plurality of substrates, each of the internal processing line 112 may be formed spaced at a predetermined interval. Each of the internal processing lines 112 may be formed parallel to each other, or may be formed not parallel.
  • the inner processing line 112 is a laser having a different wavelength through the second surface 110b such that damage does not occur on the outer surface of the substrate 110, particularly the light emitting structure 120 of the first surface 110a. It is preferable to form the inside of the substrate using a. Lasers with different wavelengths may be output by, for example, a pulse laser system (not shown).
  • the internal processing line by positioning the substrate 110 on the processing surface of the laser system, by outputting at least one pulsed laser signal from the laser system to generate a fine crack inside the substrate 110, the internal processing line ( 112).
  • the laser signal configured to form the internal processing line 112 inside the substrate 110 may be adjusted by the power profile. Thereafter, the laser signal may be directed to the substrate to form a plurality of internal processing lines 112 inside the substrate 110.
  • the laser signal In order to form a plurality of internal processing lines within the substrate 110, the laser signal must be able to traverse the surface of the substrate 110 in a controllable manner, and in this embodiment, at least one of the laser system and the substrate is optional. It must be configured to be rotatable or rotatable.
  • the laser system is moved or rotated about at least one of the X axis, the Y axis, and the Z axis, or the substrate 110 positioned on the machining surface of the laser system is one of the X, Y, and Z axes. Configurations to move or rotate relative to at least one may be included.
  • the laser system or the substrate 110 When the laser system or the substrate 110 is irradiated with a pulsed laser beam inside the substrate 110 while moving or rotating, a plurality of interiors are formed between the first surface 110a and the second surface 110b of the substrate 110. As the processing line 112 is formed, fine cracks may be caused in the substrate 110.
  • a predetermined pressure is applied along the scribe line 111.
  • Each of the light emitting elements partitioned by the scribe line 111 can be separated in a stable manner in the same form.
  • a method of separating the light emitting elements individually for example, a braking method or a blade method may be applied.
  • This embodiment is particularly useful when separating light emitting devices fabricated on a very rigid substrate such as sapphire. That is, it cuts along the precisely controlled scribe line 111 and enables fast cutting of the rigid substrate with minimal mechanical work. Accordingly, the yield and reliability of the light emitting device can be improved.
  • the side of each of the light emitting devices separated from each other forms a plurality of modified regions 113 in which a portion of the internal processing line 112 is formed to have a fine crack so that its cut surface is not smooth.
  • the reformed region 113 may be formed of, for example, an uneven structure.
  • Each light emitting device can increase the amount of light emitted to the side of each light emitting device by increasing the area of the side due to the modified region 113, thereby improving the light extraction efficiency.
  • the length of the reformed region 113 may or may not be uniform, and the interval between the reformed region and the reformed region may also be constant or not constant.
  • FIG. 13 is a graph showing light emitting power Po according to a substrate area of a light emitting diode package according to a second embodiment.
  • the light emitting device according to the present embodiment was prepared, and a light emitting power Po was measured by applying a current of 20 mA to the light emitting device. At this time, the thickness of the substrate of the light emitting element is 250 ⁇ m.
  • the light emitting power is 2.10 mW when there are zero internal processing lines, while 2.56 mW when three internal processing lines and 2.64 mW when four internal processing lines are internal. In the case of five processing lines, the emission power is 2.65mW, and the number of internal processing lines increases.
  • the increase rate of the emission power emitted to the side of the substrate increases compared with the case where the internal processing lines are not formed.
  • the increase rate of light emission power is remarkably increased, and the increase rate of light emission power is relatively decreased while the number of internal processing lines exceeds four.
  • FIG. 14A to 14C are schematic plan views illustrating a light emitting diode according to a third embodiment.
  • FIG. 14A is a plan view of a light emitting device according to a third embodiment
  • FIG. 14B is a diagram illustrating the first and second bump electrodes 151 and 153 and the passivation layer 160 omitted from FIG. 14A for convenience of description
  • 14C is a plan view of the light emitting device, and for convenience of description, in the plan view of FIG. 14A, the first and second bump electrodes 142 and 152, the passivation layer 160, and the first and second pad electrodes 131, 132 and a plan view in which the first and second contact electrodes 141 and 142 are omitted.
  • 15 and 16 are cross-sectional views of portions corresponding to lines A-A 'and B-B' of FIG. 14A, respectively.
  • the light emitting device may include a light emitting structure 120 including a mesa 120m, a light reflective passivation layer 130, a first pad electrode 131, and a second light emitting device.
  • the pad electrode 132 is included.
  • the ultraviolet light emitting device further includes a substrate 110, a passivation layer 160, a first contact electrode 141, a second contact electrode 142, a first bump electrode 151, and a second bump electrode 152. It may include.
  • the substrate 110 may be an insulating or conductive substrate.
  • the substrate 110 may be a growth substrate for growing the light emitting structure 120, and may include a sapphire substrate, a silicon carbide substrate, a silicon substrate, a gallium nitride substrate, an aluminum nitride substrate, and the like.
  • the substrate 110 may include a plurality of protrusions formed on at least a portion of an upper surface thereof.
  • the plurality of protrusions of the substrate 110 may be formed in a regular and / or irregular pattern.
  • the substrate 110 may include a patterned sapphire substrate (PSS) including a plurality of protrusions formed on an upper surface thereof.
  • the direction toward the lower surface of the substrate 110 may correspond to the main light emission direction of the ultraviolet light emitting device.
  • PSS patterned sapphire substrate
  • the light emitting structure 120 is located on the substrate 110.
  • the light emitting structure 120 includes the first type semiconductor layer 121, the second type semiconductor layer 123 positioned on the first type semiconductor layer 121, and the first type semiconductor layer 121 and the second type semiconductor.
  • the active layer 122 is positioned between the layers 123.
  • the light emitting structure 120 may include at least one mesa 120m positioned on the first type semiconductor layer 121.
  • the mesa 120m may include an active layer 122 and a second type semiconductor layer 123 positioned on the active layer 122.
  • the first type semiconductor layer 121, the active layer 122, and the second type semiconductor layer 123 may include a -V-based nitride-based semiconductor, for example, a nitride such as (Al, Ga, In) N. It may include a system semiconductor.
  • the first type semiconductor layer 121 may include n-type impurities (eg, Si, Ge. Sn), and the second type semiconductor layer 123 may include p-type impurities (eg, Mg, Sr, Ba). It may also be the reverse.
  • the active layer 122 may include a multi-quantum well structure (MQW), and the composition ratio of the nitride-based semiconductor may be adjusted to emit a desired wavelength.
  • MQW multi-quantum well structure
  • the second type semiconductor layer 123 may be a p-type semiconductor layer, and the active layer 122 may emit light in the ultraviolet band.
  • the peak wavelength of the light emitted from the active layer 122 may be light having a peak wavelength of 400 nm or less, moreover, may be light having a peak wavelength of 365 nm or less, and further, may be light having a peak wavelength of 300 nm or less.
  • the ultraviolet light emitting device of this embodiment can emit light having a peak wavelength of about 275 nm.
  • the first type semiconductor layer 121 may include a nitride based semiconductor including Al.
  • the Al composition ratio of the first type semiconductor layer 121 may be controlled according to the peak wavelength of the light emitted from the active layer 122.
  • the energy of the light emitted from the active layer 122 is greater than the bandgap energy of the first type semiconductor layer 121, the light may be absorbed by the first type semiconductor layer 121, thereby reducing light efficiency. Therefore, the composition ratio of Al may be controlled so that the first type semiconductor layer 121 may have sufficient bandgap energy to pass the light.
  • the first conductivity-type semiconductor layer 121 may include a nitride-based semiconductor having an Al composition ratio of about 30% or more.
  • the present invention is not limited thereto.
  • the second type semiconductor layer 123 may include at least one of p-AlGaN, p-AlInGaN, p-GaN, and p-InGaN.
  • the second type semiconductor layer 123 may include a nitride-based semiconductor having an energy band gap of 3.0 eV to 4.0 eV.
  • the second type semiconductor layer 123 may include p-GaN or be formed of p-GaN.
  • the contact resistance can be relatively low, it is possible to improve the electrical properties of the ultraviolet light emitting device.
  • the present invention is not limited thereto.
  • the mesa 120m of the light emitting structure 120 is partially positioned on the first type semiconductor layer 121.
  • the mesa 120m may include portions having different widths based on the plane.
  • the mesa 120m may include a portion having a relatively large width and a portion having a relatively small width.
  • the mesa 120m may have a shape including at least one concave portion formed by being recessed from a side thereof, and the region around the concave portion may correspond to a portion having a relatively small width. .
  • the mesa 120m having such a shape may have a 'H' shape, an 'I' shape, or a dumbbell shape in plan view.
  • the mesa 120m may include at least one hole 120h through the second type semiconductor layer 123 and the active layer 122 to expose the first type semiconductor layer 121.
  • a portion having a relatively small width of the mesa 120m may include at least a portion of the hole 120h.
  • the hole 120h included in the portion having the relatively small width may have an elongated shape extending in the water-receiving direction with respect to the width.
  • FIG. 17 is a plan view illustrating mesas and holes of the ultraviolet light emitting device according to the third embodiment of the present invention.
  • the mesa 120m may include a first portion 120m 1 having a first width W1 and a second portion 120m having a second width W2 based on the plane of the mesa 120m. It may include 2 ).
  • the first width W1 and the second width W2 are defined as widths in a direction perpendicular to the line ⁇ based on an arbitrary vector line ⁇ passing through the mesa 120m.
  • the first portion 120m 1 and the second portion 120m 2 may each include a portion whose width is changed.
  • the second portion 120m 2 may be connected to the first portion 120m 1 and include a portion of which the width is changed. In this case, the portion of the second portion 120m 2 is changed in width.
  • the width of may also be smaller than the first width (W1).
  • the mesa 120m may include at least one first portion 120m 1 and at least one second portion 120m 2 .
  • the mesa 120m may include two first portions 120m 1 , and the second portion 120m 2 may be located between the two first portions 120m 1 .
  • the mesa 120m may have a 'H' shape to a 'I' shape in plan view.
  • the present invention is not limited thereto, and the mesa 120m may have a shape formed in a form in which a circular or oval shape is overlapped, or may have a dumbbell shape.
  • the mesa 120m may include two or more second portions 120m 2 .
  • At least one hole 120h may be formed to partially penetrate the mesa 120m, and the second portion 120m 2 may include at least a portion 120h 2 of the hole 120h.
  • the hole 120h included in the second portion 120m 2 may have an elongated shape extending in a direction perpendicular to the second width W1.
  • the hole 120h may be formed to have a shape similar to the planar shape of the mesa 120m, and thus, the hole 120h may have a 'I' shape to a 'H' shape.
  • a part of the hole 120h may be included in the first parts 120m 1 , and the other part of the hole 120h may be included in the second part 120m 2 .
  • the hole 120h 2 included in the second portion 120m 2 may have an elongated shape in the direction of the vector line ⁇ perpendicular to the second width W2. That is, when defining the direction along the vector line ⁇ in the vertical direction, the hole 120h 2 included in the second portion 120m 2 may have a shape in which the vertical width is larger than the horizontal width.
  • mesa 120m may include a plurality of holes 120h.
  • the mesa 120m may include a plurality of holes 120h, and the plurality of holes 120h may be spaced at substantially the same distance.
  • at least one of the plurality of holes 120h may be included in the second portion 120m 2 .
  • the hole 120h 2 included in the second portion 120m 2 may have an elongated shape along the direction of the vector line ⁇ .
  • the second portion 120m 2 may include a plurality of holes 120h 2 . In this case, at least one of the plurality of holes 120h 2 included in the second portion 120m 2 may have an elongated shape along the direction of the vector line ⁇ .
  • the light reflective passivation layer 130 is located on the mesa 120m and at least partially covers the surface of the at least one hole 120h. That is, the light reflective insulating layer 130 may cover the upper surface of the first type semiconductor layer 121 exposed to the hole 120h and the side surface of the hole 120h. In addition, the light reflective insulating layer 130 may further cover the top surface of the mesa 120m around the hole 120h. In this case, the second electrode 150 and the second type semiconductor layer 123 may be electrically connected to each other through a portion that is not covered by the light reflective insulating layer 130. As the light reflective insulating layer 130 covers the hole 120h, the second pad electrode 132 and the second contact electrode 142 are electrically connected to the active layer 122 or the first type semiconductor layer 121. Prevents electrical shorts.
  • the light reflective insulating layer 130 may have electrical insulation and light reflectivity.
  • the light reflective insulating layer 130 of the present embodiment may have a light reflective property to ultraviolet light.
  • the light reflective insulating layer 130 may include a distributed Bragg reflector.
  • the distributed Bragg reflector may be formed by repeatedly stacking dielectric layers having different refractive indices, for example, the dielectric layers may include TiO 2 , SiO 2 , HfO 2 , ZrO 2 , Nb 2 O 5 , MgF 2 , and the like.
  • the light reflective insulating layer 130 may include a distributed Bragg reflector of alternately stacked SiO 2 layers / ZrO 2 layers.
  • Each layer of the distributed Bragg reflector may have an optical thickness of 1/4 of a particular wavelength and may be formed in 4 to 40 pairs.
  • the distributed Bragg reflector may include a first distributed Bragg reflector that reflects light having a relatively long wavelength and a second distributed Bragg reflector that reflects light having a relatively short wavelength.
  • the lowest layer of the distributed Bragg reflector may include an interfacial layer having a relatively thick thickness.
  • the light reflective insulating layer 130 may include an interface layer formed of SiO 2 , a first distributed Bragg reflector formed on the interface layer, and a second distributed Bragg reflector positioned on the first distributed Bragg reflector.
  • the first distributed Bragg reflector and the second distributed Bragg reflector may each include a structure in which ZrO 2 layers and SiO 2 layers are alternately stacked.
  • the first distributed Bragg reflector may reflect light having a relatively long wavelength
  • the second distributed Bragg reflector may reflect light having a relatively short wavelength.
  • the average thickness of the ZrO 2 and SiO 2 layers of the first distributed Bragg reflector is greater than the average thickness of the ZrO 2 and SiO 2 layers of the second distributed Bragg reflector.
  • each of the first and second distributed Bragg reflectors may have a stacked structure of 10 pairs of ZrO 2 layer / SiO 2 layer.
  • the light reflective insulating layer 130 has a structure in which a SiO 2 layer (interface layer) is positioned at the lowermost layer, and a SiO 2 layer (the uppermost layer of the second distributed Bragg reflector) is positioned at the top, and a ZrO 2 layer and a SiO 2 layer This can have a structure stacked in total of 41 layers.
  • the light reflective insulating layer 130 of the present exemplary embodiment may have a reflectance of 90% or more and more than 95% for light having a wavelength of about 250 nm to 375 nm.
  • a second distribution Bragg reflector that reflects light of relatively short wavelengths is placed on the first Distribution Bragg reflector that reflects light of relatively long wavelengths, thereby providing a distribution having high reflectivity for the entire light at a wavelength of about 250 nm to 375 nm Bragg reflectors can be implemented.
  • Light emitted from the active layer 122 is reflected by the light reflective insulating layer 130.
  • the light L emitted from the active layer 122 is reflected by the light reflective insulating layer 130 before completely passing through the second type semiconductor layer 123. Proceed toward the lower direction of 110).
  • the light L may be absorbed by the second type semiconductor layer 123, thereby preventing the luminous efficiency from being lowered. This will be described later in more detail.
  • the first electrode 140 is positioned on the first type semiconductor layer 121 and is electrically connected to the first type semiconductor layer 121. In addition, the first electrode 140 may be in ohmic contact with the first type semiconductor layer 121. The first electrode 140 may at least partially cover the top surface of the first type semiconductor layer 121 except for the portion where the mesa 120m is positioned. In an embodiment, as shown in FIG. 2, the first electrode 140 may be formed to cover the top surface of the first type semiconductor layer 121 and surround the mesa 120m. The first electrode 140 may be formed to cover an area of about 50% or more of the top surface of the first type semiconductor layer 121. Accordingly, the current dispersion efficiency of the ultraviolet light emitting device can be improved to improve electrical characteristics, and the light incident on the first type semiconductor layer 121 is reflected toward the lower side of the substrate 110 to improve the light emission efficiency. Can be.
  • the first electrode 140 may include a metallic material, and may include, for example, Ni, Pt, Pd, Rh, W, Ti, Al, Mg, Ag, Au, Cr, or the like.
  • the first electrode 140 may be formed of a single layer or multiple layers.
  • the first electrode 140 may include a first contact electrode 141, a pad layer 133, and a first pad electrode 131.
  • the first contact electrode 141 may form an ohmic contact with the first type semiconductor layer 121, and may include at least one of Cr, Ti, Al, and Au.
  • Cr / Ti / Al It may have a multilayer structure of / Ti / Au.
  • the pad layer 133 may include Ti or Au, and may have, for example, a Ti / Au multilayer structure.
  • the first pad electrode 131 may be formed of a material having excellent adhesion to the first bump electrode 151.
  • the first pad electrode 131 may include Ti or Au, and for example, may have a Ti / Au multilayer structure.
  • the side surface of the first electrode 140 may have an inclination.
  • the second electrode 150 is positioned on the mesa 120m and covers the light reflective insulating layer 130.
  • the second electrode 150 is electrically connected to the upper surface of the second type semiconductor layer 123 and is connected to the side surface of the hole 120h and the first type semiconductor layer 121 by the light reflective insulating layer 130. Spaced and insulated.
  • the second electrode 150 may include a second contact electrode 142 and a second pad electrode 132 at least partially covering the second contact electrode 142.
  • the second contact electrode 142 reflects ultraviolet light and may be formed of a material forming an ohmic contact with the second type semiconductor layer 123.
  • Ni, Pt, Pd, Rh, W, Ti It may include at least one of, Al, Mg, Ag and Au.
  • the second contact electrode 142 may include Al.
  • the second contact electrode 142 may include a single layer or multiple layers.
  • the second pad electrode 132 may prevent mutual diffusion between the second contact electrode 142 and another material, and external materials diffuse into the second contact electrode 142 so that the second contact electrode 142 may be formed. It can prevent damage.
  • the second pad electrode 132 may include, for example, Au, Ni, Ti, Cr, Pt, W, or the like, and may include a single layer or multiple layers.
  • the light emitted from the active layer 122 is reflected through the second electrode 150, so that the light may travel in a direction toward the bottom of the substrate 110.
  • the passivation layer 160 covers the light emitting structure 120, the first electrode 140, and the second electrode 150, and partially exposes the first electrode 140 and the second electrode 150, respectively. 160a and a second opening 160b.
  • the passivation layer 160 may cover other portions except for the first and second openings 160a and 160b to protect the ultraviolet light emitting device.
  • Each of the first and second electrodes 140 and 150 allows external electrical connection through the first and second openings 160a and 160b of the passivation layer 160.
  • the first bump electrode 151 and the second bump electrode 152 are positioned on the passivation layer 160, but the first electrode 140 and the second electrode through the first and second openings 160a and 160b, respectively. And may be electrically connected to 150.
  • each of the first bump electrodes 151 and the second bump electrodes 152 may further cover an upper surface of the passivation layer 160 around the first and second openings 160a and 160b. In this case, portions of the upper surfaces of the first and second bump electrodes 151 and 152 may protrude as the thickness of the passivation layer 160.
  • the present invention is not limited thereto, and the first and second bump electrodes 151 and 152 may be disposed in the first and second openings 160a and 160b, but may be at least partially spaced apart from the passivation layer 160. It may be.
  • the first bump electrode 151 may be positioned on the first opening 160a and may be positioned on an area spaced apart from the mesa 120m.
  • the second bump electrode 152 may be positioned on the second opening 160b and may be positioned on the mesa 120m.
  • the planar shape of the second bump electrode 152 may be formed to be substantially similar to the shape of the mesa 120m, and furthermore, the second opening 160b may also be formed to be substantially similar to the shape of the mesa 120m. Accordingly, the planar shape of the second bump electrode 152 may have an 'H' shape, an 'I' shape, a dumbbell shape, or the like. Since the second bump electrode 152 has a planar shape that is generally similar to the planar shape of the mesa 120m and the second electrode 150, current dispersion efficiency may be improved to improve electrical characteristics of the ultraviolet light emitting device.
  • the first bump electrode 151 and the second bump electrode 152 may be formed of a single layer or multiple layers, and may be formed of, for example, an adhesive layer, a diffusion barrier layer, and a bonding layer.
  • the adhesive layer may include, for example, Ti, Cr, or Ni
  • the diffusion barrier layer may be formed of Cr, Ni, Ti, W, TiW, Mo, Pt, or a composite layer thereof, and the bonding layer may be Au or AuSn may be included.
  • the ultraviolet light emitting device has a mesa 120m including at least one hole 120h.
  • the surface of the hole 120h is covered with the light reflective insulating layer 130 including the distribution Bragg reflector, and the light L emitted from the active layer 122 is reflected by the light reflective insulating layer 130 to thereby emit the ultraviolet light emitting device.
  • the luminous efficiency of can be improved.
  • the ultraviolet light emitted from the active layer 122 has a high energy.
  • Such high energy ultraviolet light is at least partially absorbed by a nitride based semiconductor having a bandgap energy less than the energy of the light.
  • the nitride-based semiconductor having a bandgap energy larger than the energy of the light emitted from the active layer 122 may be formed. Is required.
  • the second type semiconductor layer 123 may be formed of a nitride semiconductor having an Al composition ratio of 40% or more. It is preferable. However, the nitride-based semiconductor layer having a high Al composition ratio does not have good contact characteristics with the second electrode 150, thereby lowering the electrical characteristics of the ultraviolet light emitting device and consequently lowering the luminous efficiency. Therefore, even if the ultraviolet light is absorbed by a certain ratio in the second type semiconductor layer 123, the second type semiconductor layer 123 is formed of p-GaN having a bandgap energy of about 3.4 eV, thereby improving electrical characteristics. In this case, an ultraviolet light emitting device having a higher luminous efficiency may be implemented.
  • the hole 120h is formed in the mesa 120m, such that the light L emitted from the active layer 122 is transferred to the second type semiconductor layer 123. It is reflected by the light reflective insulating layer 130 without completely passing through it. Accordingly, by reducing the length of the path through which the light L passes through the second type semiconductor layer 123, the rate at which the light L is absorbed and lost by the second type semiconductor layer 123 is reduced. Therefore, the luminous efficiency of an ultraviolet light emitting element can be improved.
  • the ultraviolet light emitting device includes a mesa 120m including a portion having a relatively small width, that is, the second portion 120m 2 .
  • the second portion 120m 2 may include a hole 120h 2 (extending along the direction of the vector line ⁇ ) having a shape that elongates in a direction perpendicular to the width of the second portion 120m 2 .
  • a second part (120m 2) has a first portion located between the (120m 1), a second part (120m 2), and the current can be more concentrated, this second part (120m 2) in the light emission is strongly made The probability is high.
  • the second portion 120 may be formed by forming the hole 120h 2 extending in the direction perpendicular to the width of the second portion 120m 2 , and forming the light reflective insulating layer 130 covering the hole 120h 2 .
  • the ratio of light absorbed by the second type semiconductor layer 123 of 120m 2 ) may be reduced, and the light may be induced to be more easily emitted to the side of the second portion 120m 2 . Thereby, the luminous efficiency of an ultraviolet light emitting element can be improved further.
  • An ultraviolet light emitting device (Experimental Example 1) as shown in FIGS. 14 to 17, an ultraviolet light emitting device (Experimental Example 2) as shown in FIG. 18, and an ultraviolet light emitting device having a mesa not including a hole (comparative example) was prepared and the light emission power and electrical properties were compared.
  • the ultraviolet light emitting device of the comparative example has a structure generally similar to that of the ultraviolet light emitting device as shown in FIGS. 14 to 17 except that it does not include holes.
  • the characteristics and experimental results of the ultraviolet light emitting devices according to Experimental Example 1, Experimental Example 2 and Comparative Example are shown in Table 2 below.
  • the light emitting device may include all of the light emitting devices according to the first to third embodiments.
  • the light emitting device package 1000 may include a package body 1100 and a light emitting device 100 mounted on the package body 1100.
  • the cavity 1110 may be recessed downward so that the inclined surface 1111 is formed around the light emitting device 100.
  • the inclined surface 1111 may increase light extraction efficiency of the light emitting device package.
  • the package body 1100 may be divided into a first electrode portion 1200 and a second electrode portion 1300 by the insulating portion 1400 and electrically separated from each other.
  • the package body 1100 may be formed of a silicon material, a synthetic resin material, or a metal material.
  • the package body 1100 may be made of aluminum.
  • the material may be implemented. Therefore, the first electrode part 1200 and the second electrode part 1300 may increase the light efficiency by reflecting the light generated from the light emitting device 100, and transmits heat generated from the light emitting device 100 to the outside. Can act as a drain.
  • the light emitting device 100 may be electrically connected to the first electrode part 1200 and the second electrode part 1300 through a connection member 1600 such as a metal wire to receive power.
  • the light emitting device 100 may be mounted in the cavity 1110 of the package body 1100 in a state in which the light emitting device 100 is mounted on the submount, and electrically connected to the first electrode layer 1200, the second electrode layer 1300, and the metal wire. Can be connected.
  • Reference numeral 1500 is a Zener diode, which may be referred to as a constant voltage diode.
  • each of the first, second and third embodiments may be employed within a range not conflicting with other embodiments.
  • features of the scribe line 111 and the internal processing line 112 included in the substrate 110 of the second embodiment may be employed in the substrate 110 of the first and third embodiments.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

자외선 발광 소자가 개시된다. 본 발명의 제1 실시예에 따른 자외선 발광소자는, 제1면 및 제1면에 대향하는 제2면을 갖는 기판; 상기 기판의 제1면에 형성되며, 제1형 반도체층, 자외선 광을 방출하는 활성층 및 제2형 반도체층을 구비한 발광다이오드를 포함하며, 상기 기판의 면적/발광다이오드의 발광면적 ≤ 6.5일 수 있다.

Description

자외선 발광 소자 및 그것을 제조하는 방법
본 발명은 자외선 발광 소자에 관한 것으로, 더욱 상세하게는 광 추출 효율을 향상시킬 수 있도록 한 자외선 발광소자 및 그 제조방법에 관한 것이다.
자외선 발광 소자는 UV 경화, 살균, 백색 광원, 의학 분야, 및 장비 부속 부품 등으로 이용될 수 있어서, 그 이용 범위가 증가하고 있다. 특히, 근자외선(약 340nm 내지 약 400nm 범위의 피크 파장을 갖는 광) 발광 소자에 비해, 더 짧은 파장의 광을 방출하는 심자외선(약 340nm 이하의 피크 파장을 갖는 광, 나아가, 약 200nm 내지 약 340nm 범위의 피크 파장을 갖는 광) 발광 소자는 UV-C 영역의 광에 대한 발광 강도가 강하다.
자외선 발광소자는 많은 양의 자외선 광이 외부로 출사되지 못하고, 자외선 광이 자외선 발광소자 내부에서 흡수되거나 소멸되므로, 광 추출 효율이 낮은 문제가 있다. 이러한 문제를 해결하기 위해, 기판의 두께가 120㎛를 초과하도록 형성함으로써, 기판의 외부로 추출되는 광의 추출 효율을 향상시키고자 한 기술이 연구된바 있다. 그러나 기판의 두께를 필요 이상으로 증가시킬 경우 웨이퍼로부터 개개의 칩으로 분할하는 것이 용이하지 않고, 그 증가된 두께로 인해 패키지화할 때 렌즈 부착에 제약이 발생할 수 있다.
또한, 발광 소자를 구성하는 각각의 칩(Chip)은 일반적으로 하나의 웨이퍼 상에 반도체층을 성장한 후, 절단 공정을 통해 웨이퍼를 칩 단위로 분리함으로써 이루어질 수 있다. 이때, 칩 단위 개별 분리 공정은 팁(tip) 또는 블레이드(blade)를 이용한 스크라이빙(scribing), 브레이킹(breaking), 레이저(laser)를 이용한 스크라이빙, 브레이킹 공정 등이 적용될 수 있다. 레이저를 이용하는 스크라이빙 공정은 기존보다 작업 속도를 높일 수 있어 생산성이 향상되는 효과를 얻을 수 있으나, 칩(전극 또는 활성층)에 손상을 주게 되어 반도체 발광소자의 특성이 열화되는 문제가 발생할 수 있다.
또한, 자외선 발광 소자에서 방출되는 광은 가시광 발광 소자에서 방출되는 광에 비해 파장이 짧고, 또한, 자외선 발광 소자를 구현하기 위한 질화물계 반도체는 가시광 발광 소자의 질화물계 반도체에 비해 높은 Al 조성비를 갖는다. 이와 같은 이유 등으로 인하여, 자외선 발광 소자의 전기적 특성 및 광학적 특성은 가시광 발광 소자와 매우 다르다. 이에 따라, 가시광 발광 소자에 적용되는 구조를 동일하게 자외선 발광 소자에 적용하는 경우, 전기적 특성 및 광학적 특성이 매우 떨어질 수 있다.
본 발명이 해결하고자 하는 과제는, 동일한 발광 면적에 대해 기판의 면적을 증가 또는 최적화함으로써 광 추출 효율을 향상시키는 자외선 발광 소자를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 발광 소자를 칩 단위로 개별 분리할 때 생산성을 향상시킴과 동시에 신뢰성을 향상시킬 수 있는 자외선 발광 소자 및 그 제조방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 발광 소자의 개별 분리 공정 이후 기판의 측면으로부터 방출되는 광량을 향상 시킬 수 있도록 한 자외선 발광 소자 및 그 제조방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 발광 효율을 향상시킬 수 있는 홀을 갖는 메사를 포함하는 자외선 발광 소자를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 메사의 홀을 덮는 분포 브래그 반사기의 반사 효율을 높여, 발광 효율이 향상된 자외선 발광 소자를 제공하는 것이다.
본 발명의 목적은 전술한 바에 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해 이해될 수 있다.
본 발명의 일 측면에 따른 자외선 발광 소자는, 제1면 및 제1면에 대향하는 제2면을 갖는 기판; 상기 기판의 제1면에 형성되며, 제1형 반도체층, 자외선 광을 방출하는 활성층 및 제2형 반도체층을 구비한 발광다이오드;를 포함하며, 상기 기판의 면적/발광다이오드의 발광면적 ≤ 6.5일 수 있다.
본 발명의 다른 측면에 따른 자외선 발광 소자는, 제1면 및 제1면에 대향하는 제2면을 가지며, 내부에는 적어도 하나 이상의 내부가공라인이 형성된 기판; 상기 기판의 제1면에 구비되며, 자외선 광을 방출하는 발광다이오드; 상기 기판의 제1면에 형성되며, 상기 발광다이오드와 이웃하는 발광다이오드 사이에 배치되는 스크라이브 라인을 포함한다.
본 발명의 또 다른 측면에 따른 발광 소자의 제조 방법은, 제1면 및 제2면을 갖는 기판을 준비하는 단계; 상기 기판의 제1면에 복수의 발광다이오드를 형성하는 단계; 상기 기판의 제1면에 복수의 발광다이오드를 구획하도록 스크라이브 라인을 형성하는 단계; 상기 기판 내부에 적어도 하나 이상의 내부가공라인을 형성하는 단계; 상기 스크라이브 라인을 따라 복수의 발광다이오드를 개별로 분리하는 단계를 포함한다.
본 발명의 또 다른 측면에 따른 자외선 발광 소자는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하며, 자외선 광을 방출하는 활성층 및 상기 활성층 상에 위치하는 제2 도전형 반도체층을 포함하고, 상기 활성층 및 제2 도전형 반도체층을 관통하여 상기 제1 도전형 반도체층을 부분적으로 노출시키는 적어도 하나의 홀을 포함하는 메사; 상기 홀의 표면을 적어도 부분적으로 덮으며, 분포 브래그 반사기를 포함하는 광 반사성 절연층; 상기 제1 도전형 반도체층과 전기적으로 연결된 제1 전극; 및 상기 메사 상에 위치하고, 상기 광 반사성 절연층을 덮으며, 상기 제2 도전형 반도체층과 전기적으로 연결된 제2 전극을 포함하고, 상기 메사는, 상기 메사의 평면을 기준으로, 제1 폭을 갖는 제1 부분; 및 상기 제1 폭보다 작은 제2 폭을 갖는 제2 부분을 포함하고, 상기 제2 부분은 상기 홀의 적어도 일부분을 포함한다.
본 발명의 또 다른 측면에 따른 자외선 발광 소자는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하며, 자외선 광을 방출하는 활성층 및 상기 활성층 상에 위치하는 제2 도전형 반도체층을 포함하고, 상기 활성층 및 제2 도전형 반도체층을 관통하여 상기 제1 도전형 반도체층을 부분적으로 노출시키는 적어도 하나의 홀을 포함하는 메사; 상기 홀의 표면을 적어도 부분적으로 덮으며, 분포 브래그 반사기를 포함하는 광 반사성 절연층; 상기 메사 상에 위치하고, 상기 광 반사성 절연층을 덮으며, 상기 제2 도전형 반도체층과 전기적으로 연결된 제2 전극을 포함하고, 상기 메사는, 상기 메사의 평면을 기준으로, 임의의 방향을 갖는 벡터선인 x선에 대하여 수직 방향으로의 폭이 제1 폭인 제1 부분; 및 상기 x선에 대하여 수직 방향으로의 폭이 제2 폭인 제2 부분을 포함하고, 상기 제1 폭은 상기 제2 폭보다 크며, 상기 제2 부분은 상기 홀의 적어도 일부분을 포함하고, 상기 제2 부분에 포함된 홀은 상기 x선의 방향을 따라 연장되는 기다란 형상을 갖는다.
본 발명의 실시예에 따르면, 기판의 평면 면적을 증가시킴으로써 기판의 두께를 증가시키지 않고도 광이 추출되는 기판의 측면 면적을 증가시킬 수 있어 광 추출 효율을 높일 수 있다.
본 발명의 실시예에 따르면, 칩에 손상을 입히지 않도록 기판의 배면을 통해 기판 내부에 복수의 내부가공라인을 형성하는 동시에 기판의 표면에는 V형의 스크라이브 라인을 형성함으로써, 발광소자를 개개의 칩 단위로 분리하는 공정을 안정적으로 진행할 수 있고, 이에 따라 수율 향상 및 신뢰성 개선 효과를 유도할 수 있다.
또한, 본 발명의 실시예에 따르면, 기판의 내부에 형성된 내부가공라인에 의해 발광소자의 개별 분리 공정 이후 기판의 측면에 복수의 개질영역이 형성됨으로써, 광 방출면인 발광소자 측면에서의 임계각이 변경되어 외부 광 추출 효율을 향상시킬 수 있다.
본 발명의 실시예에 따르면, 메사를 적어도 부분적으로 관통하는 홀을 덮는 광 반사성 절연층을 통해, 발광 효율이 향상된 자외선 발광 소자가 제공될 수 있다. 특히, 상기 홀 및 광 반사성 절연층을 통해 제2 도전형 반도체층에 흡수되는 광의 비율을 감소시킬 수 있다. 나아가, 홀이 상대적으로 좁은 폭을 갖는 메사의 제2 부분에 포함되고, 제2 부분에 대해 기다랗게 연장되는 형상을 가짐으로써, 발광 효율을 더욱 향상시킬 수 있다.
본 발명의 효과는 상기한 효과로 한정되는 것은 아니며, 본 발명의 상세한 설명 또는 특허청구범위에 기재된 발명의 구성으로부터 추론 가능한 모든 효과를 포함하는 것으로 이해되어야 한다.
도 1은 본 발명의 실시예들에 따른 발광소자를 도시한 평면도이다.
도 2는 제1 실시예에 따른 발광소자를 도시한 단면도로서, 도 1의A-A'선을 절취한 단면도이다.
도 3은 제1 실시예에 따른 발광소자가 서브마운트에 실장된 상태를 도시한 단면도이다.
도 4는 제1 실시예의 다른 실시예에 의한 발광소자를 도시한 단면도이다.
도 5는 제1 실시예에 따른 발광소자 어셈블리의 기판 두께에 따른 발광파워(Po)를 보여주는 그래프이다.
도 6a 내지 도 6d는 각각 제1 실시예에 따른 발광소자의 평면과 단면을 나타낸 사진이다.
도 7은 제2 실시예에 따른 발광소자를 도시한 단면도로서, 도 1의A-A'선을 절취한 단면도이다.
도 8 내지 도 10은 제2 실시예에 따른 발광소자의 제조방법을 도시한 단면도이다.
도 11a 및 도 11b는 각각 제2 실시예에 따라 복수의 내부가공라인이 형성된 발광소자의 단면 및 평면을 보인 사진이다.
도 12a 및 도 12b는 각각 제2 실시예에 따라 복수의 내부가공라인 및 V형 그루브가 형성된 발광소자의 단면 및 평면을 보인 사진이다.
도 13은 제3 실시예에 따른 발광소자의 내부가공라인의 개수에 따른 발광파워(Po)를 보여주는 그래프이다.
도 14a 내지 도 14c는 제3 실시에에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 15 및 도 16은 각각 도 14a의 A-A'선 및 B-B'선에 대응하는 부분의 단면도들이다.
도 17은 본 발명의 제3 실시예에 따른 자외선 발광 소자의 메사 및 홀을 설명하기 위한 평면도이다.
도 18은 제3 실시예의 다른 실시예에 의한 자외선 발광 소자를 설명하기 위한 평면도이다.
도 19는 제3 실시예들에 따른 자외선 발광 소자의 광 반사성 절연층의 반사도를 보여주는 그래프이다.
도 20은 본 발명의 실시예들에 따른 발광소자를 이용하여 제조된 발광소자 패키지를 도시한 사시도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 발명의 일 실시예에 의한 자외선 발광소자는, 제1면 및 제1면에 대향하는 제2면을 갖는 기판; 상기 기판의 제1면에 형성되며, 제1형 반도체층, 자외선 광을 방출하는 활성층 및 제2형 반도체층을 구비한 발광다이오드를 포함하며, 상기 기판의 면적/발광다이오드의 발광면적 ≤ 6.5일 수 있다.
일 실시예에 있어서, 상기 기판의 두께는 200㎛∼400㎛일 수 있다.
일 실시예에 있어서, 상기 기판의 면적은 350㎛*410㎛∼550㎛*550㎛일 수 있다.
일 실시예에 있어서, 상기 기판은 사파이어(Al2O3), SiC, Si, GaAs, GaN,ZnO, Si, GaP, InP, Ge 및 AlN로 이루어지는 그룹으로부터 선택된 적어도 하나의 기판일 수 있다.
일 실시예에 있어서, 상기 기판의 제2면 또는 측면에는 복수의 개질영역이 형성될 수 있다.
일 실시예에 있어서, 상기 발광다이오드의 발광면적은 35,000㎛2∼40,000㎛2일 수 있다.
일 실시예에 있어서, 상기 발광다이오드의 발광면적은 상기 활성층의 면적일 수 있다.
일 실시예에 있어서, 상기 제1형 반도체층 상에 형성되는 제1컨택전극을 더 포함하며, 상기 제1컨택전극은 반사물질을 포함할 수 있다.
일 실시예에 있어서, 상기 발광소자가 플립 칩 형태로 본딩되는 서브마운트를 더 포함할 수 있다.
본 발명의 제2 실시예에 의한 자외선 발광소자는, 제1면 및 제1면에 대향하는 제2면을 가지며, 내부에는 적어도 하나 이상의 내부가공라인이 형성된 기판; 상기 기판의 제1면에 구비되는 발광다이오드; 상기 기판의 제1면에 형성되며, 상기 발광 다이오드와 이웃하는 발광다이오드 사이에 배치되는 스크라이브 라인을 포함한다.
일 실시예에 있어서, 상기 내부가공라인은 3개 이상 구비될 수 있다.
일 실시예에 있어서, 상기 각각의 내부가공라인은 평행하게 이격 형성될 수 있다.
일 실시예에 있어서, 상기 내부가공라인은 펄스 레이저의 조사에 의해 형성될 수 있다.
일 실시예에 있어서, 상기 스크라이브 라인은 "V"형 그루브일 수 있다.
일 실시예에 있어서, 상기 스크라이브 라인은 레이저 조사에 의해 형성될 수 있다.
일 실시예에 있어서, 상기 기판의 두께는 200㎛∼300㎛일 수 있다.
일 실시예에 있어서, 상기 발광다이오드는 제1형 반도체층, 활성층, 제2형 반도체층을 포함하며, 상기 제1형 반도체층 상에는 반사물질을 구비한 제1컨택전극이 형성될 수 있다.
본 발명의 또 다른 실시예에 의한 발광소자의 제조방법은, 제1 면 및 제2 면을 갖는 기판을 준비하는 단계; 상기 기판의 제1면에 복수의 발광다이오드를 형성하는 단계; 상기 기판의 제1면에 복수의 발광다이오드를 구획하도록 스크라이브 라인을 형성하는 단계; 상기 기판 내부에 적어도 하나 이상의 내부가공라인을 형성하는 단계; 상기 스크라이브 라인을 따라 복수의 발광다이오드를 개별로 분리하는 단계를 포함한다.
일 실시예에 있어서, 상기 기판을 준비하는 단계에서, 기판의 두께는 200㎛∼300㎛일 수 있다.
일 실시예에 있어서, 상기 내부가공라인은 기판의 제2면을 통해 펄스 레이저를 조사하여 형성될 수 있다.
일 실시예에 있어서, 상기 스크라이브 라인을 형성하는 단계에서, 상기 스크라이브 라인은 레이저의 조사에 의해 V형 그루브를 형성한 것일 수 있다.
일 실시예에 있어서, 상기 내부가공라인을 형성하는 단계는, 레이저 시스템을 X축, Y축, Z축 중 적어도 하나에 대해 이동 또는 회전시키는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 내부가공라인을 형성하는 단계는, 레이저 시스템의 가공면 위에 위치된 기판을 X축, Y축, Z축 중 적어도 하나에 대해 이동 또는 회전시키는 단계를 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 자외선 발광 소자는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하며, 자외선 광을 방출하는 활성층 및 상기 활성층 상에 위치하는 제2 도전형 반도체층을 포함하고, 상기 활성층 및 제2 도전형 반도체층을 관통하여 상기 제1 도전형 반도체층을 부분적으로 노출시키는 적어도 하나의 홀을 포함하는 메사; 상기 홀의 표면을 적어도 부분적으로 덮으며, 분포 브래그 반사기를 포함하는 광 반사성 절연층; 상기 제1 도전형 반도체층과 전기적으로 연결된 제1 전극; 및 상기 메사 상에 위치하고, 상기 광 반사성 절연층을 덮으며, 상기 제2 도전형 반도체층과 전기적으로 연결된 제2 전극을 포함하고, 상기 메사는, 상기 메사의 평면을 기준으로, 제1 폭을 갖는 제1 부분; 및 상기 제1 폭보다 작은 제2 폭을 갖는 제2 부분을 포함하고, 상기 제2 부분은 상기 홀의 적어도 일부분을 포함한다.
상기 제2 부분에 포함된 홀은 상기 제2 폭에 대해 수직인 방향으로 연장되는 기다란 형상을 가질 수 있다.
상기 메사는, 적어도 두 개의 상기 제1 부분을 포함할 수 있고, 상기 제2 부분은 상기 두 개의 제1 부분의 사이에 위치할 수 있다.
상기 메사는 H형상의 평면 형상을 가질 수 있다.
상기 홀은 H형상의 평면 형상을 가질 수 있다.
상기 메사는 복수의 홀을 포함할 수 있으며, 상기 복수의 홀들 중 적어도 하나는 상기 제2 부분에 포함될 수 있고, 상기 제2 부분에 포함된 적어도 하나의 홀은 상기 제2 폭에 대해 수직인 방향으로 연장되는 기다란 형상을 가질 수 있다.
상기 광 반사성 절연층은 상기 홀 주변의 메사의 상면을 더 덮을 수 있다.
상기 홀에 노출된 제1 도전형 반도체층의 표면은 상기 광 반사성 절연층에 의해 상기 제2 전극과 이격되어 전기적으로 절연될 수 있다.
상기 광 반사성 절연층의 분포 브래그 반사기는, ZrO2층 및 SiO2층의 반복 적층 구조를 포함할 수 있다.
상기 광 반사성 절연층은 상기 분포 브래그 반사기의 아래에 위치하며, 상기 분포 브래그 반사기의 ZrO2층 및 SiO2층보다 두꺼운 두께를 갖는 SiO2로 형성된 계면층을 더 포함할 수 있다.
상기 광 반사성 절연층은, 상대적으로 장파장의 광을 반사시키는 제1 분포 브래그 반사기; 및 상기 제1 분포 브래그 반사기 상에 위치하며, 상대적으로 단파장의 광을 반사시키는 제2 분포 브래그 반사기를 포함할 수 있다.
상기 제2 도전형 반도체층은 3.0eV내지 4.0eV의 밴드갭 에너지를 갖는 질화물계 반도체를 포함할 수 있다.
상기 제2 도전형 반도체층은 P-GaN을 포함할 수 있다.
상기 활성층으로부터 방출되는 광의 피크 파장은 300nm 이하일 수 있다.
상기 제1 전극은 상기 제1 도전형 반도체층의 상면의 50% 이상을 덮을 수 있다.
상기 자외선 발광 소자는, 상기 제1 전극 및 제2 전극을 덮되, 상기 제1 전극 및 제2 전극을 각각 부분적으로 노출시키는 제1 개구부 및 제2 개구부를 포함하는 절연층을 더 포함할 수 있다.
상기 자외선 발광 소자는, 상기 절연층 상에 위치하며, 상기 제1 개구부를 통해 상기 제1 전극과 전기적으로 연결된 제1 패드 전극 및 상기 제2 개구부를 통해 상기 제2 전극과 전기적으로 연결된 제2 패드 전극을 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 자외선 발광 소자는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하며, 자외선 광을 방출하는 활성층 및 상기 활성층 상에 위치하는 제2 도전형 반도체층을 포함하고, 상기 활성층 및 제2 도전형 반도체층을 관통하여 상기 제1 도전형 반도체층을 부분적으로 노출시키는 적어도 하나의 홀을 포함하는 메사; 상기 홀의 표면을 적어도 부분적으로 덮으며, 분포 브래그 반사기를 포함하는 광 반사성 절연층; 상기 메사 상에 위치하고, 상기 광 반사성 절연층을 덮으며, 상기 제2 도전형 반도체층과 전기적으로 연결된 제2 전극을 포함하고, 상기 메사는, 상기 메사의 평면을 기준으로, 임의의 방향을 갖는 벡터선인 x선에 대하여 수직 방향으로의 폭이 제1 폭인 제1 부분; 및 상기 x선에 대하여 수직 방향으로의 폭이 제2 폭인 제2 부분을 포함하고, 상기 제1 폭은 상기 제2 폭보다 크며, 상기 제2 부분은 상기 홀의 적어도 일부분을 포함하고, 상기 제2 부분에 포함된 홀은 상기 x선의 방향을 따라 연장되는 기다란 형상을 가질 수 있다.
상기 제2 전극은 반사층 및 상기 반사층을 덮는 커버층을 포함할 수 있다.
상기 분포 브래그 반사기는, ZrO2층 및 SiO2층의 반복 적층 구조를 포함할 수 있다.
이하 첨부된 도면들을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 발광소자를 도시한 평면도이다. 본 발명은 크게 제1 내지 제3 실시예를 포함하며, 여기서 도 1의 평면도는 제1 내지 제2 실시예에 따른 발광소자에 공통적으로 적용될 수 있다. 구체적으로, 도 1a는 본 실시예의 발광 소자의 평면을 도시하는 평면도이고, 도 2a는 설명의 편의를 위하여 제1 및 제2 범프전극(151, 152), 패시베이션층(160)을 생략하여 상기 발광 소자의 평면을 도시하는 평면도이다.
도 1을 참고하면, 본 발명의 실시예들에 따른 발광소자(100)는, 기판의 일측 표면에 이격 형성되는 제1 범프전극(151)과 제2 범프전극(152)을 포함할 수 있다.
제1 범프전극(151)은 제1 패드전극(131) 상에 형성될 수 있고, 제1 패드전극(131)은 제1 컨택전극(131) 상에 형성될 수 있다. 제1 컨택전극(141)은 제1형 반도체층과의 오믹 접촉특성을 형성하기 위한 전극으로, 자외선 발광소자의 전류 분산을 개선하기 위해 메사(mesa) 부분을 제외한 제1형 반도체층의 노출영역에 위치한다. 제1 컨택전극(141)은 반사물질을 포함할 수 있다.
반사물질은 기판(110)으로부터 제1 컨택전극(141) 측으로 반사된 자외선 광을 다시 기판(110) 측으로 반사시키는 역할을 함으로써, 광 추출 효율을 향상시킬 수 있다.
반사물질은 도전성이 우수한 금속 물질로 형성될 수 있다. 반사물질은 예컨대, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf을 포함할 수 있다. 특히, 본 발명의 일 실시예에서 반사물질은 자외선 파장 대역에서 반사율이 높은 Al이 사용될 수 있으며, 반사물질은 아일랜드들의 행렬 구조, 복수의 라인들 또는 메쉬 구조로 형성될 수 있다.
제2 범프전극(152)은 제2 패드전극(132) 상에 형성될 수 있고, 제2 패드전극(132)은 제2 컨택전극(142) 상에 형성될 수 있다. 제2 컨택전극(142)은 제2형 반도체층 상에 형성될 수 있다.
제2 범프전극(152), 제2 패드전극(132) 및 제2 컨택전극(142)의 양측에는 각각 그 내측으로 오목하게 오목부가 형성될 수 있다. 즉, 오목부는 제1 범프전극(151), 제1 패드전극(131) 및 제1 컨택전극(141)과 인접한 변 및 그 반대측 변에 서로 대칭되게 형성될 수 있다.
제1 실시예
도 2는 제1 실시예에 따른 발광소자를 도시한 단면도로서, 도 1의 A-A'선을 절취한 단면도이다.
도 2를 참고하면, 본 실시예에 따른 발광소자(100)는 자외선 영역의 광을 방출할 수 있는 자외선 발광소자일 수 있다. 예컨대, 일 실시예에 의한 자외선 발광소자는 360nm 이하의 심(Deep) 자외선 광을 방출할 수 있다.
본 실시예에 따른 자외선 발광소자는 기판(110) 및 발광 구조체(120)를 포함할 수 있다.
기판(110)은 반도체 단결정을 성장시키기 위한 것으로, 제1 면(110a) 및 제1 면(110a)과 대향하는 제2 면(110b)을 가질 수 있다.
기판(110)은 징크 옥사이드(ZnO), 갈륨나이트라이드(GaN), 실리콘 카바이드(SiC) 및 알루미늄 나이트라이드(AlN) 등이 이용될 수 있으나, 방위의 정도가 높고, 정밀한 폴리싱으로 흠이나 자국이 없는 사파이어(sapphire)를 포함하는 투명 재질이 주로 이용될 수 있다.
기판(110)의 제1 면(110a)에는 기판(110)과 제1형 반도체층(121) 사이의 격자 부정합을 완화하기 위한 버퍼층(도시 생략)이 더 구비될 수 있다. 버퍼층은 단일층 또는 복수층으로 이루어질 수 있으며, 복수층으로 이루어질 경우 저온 버퍼층과 고온 버퍼층으로 이루어질 수 있다.
발광 구조체(120)는 전자와 정공의 재결합에 따른 에너지를 광으로 변환시키는 구조물로서, 기판(110)을 습식 또는 건식 공정을 통하여 표면을 처리하고, 그 위에 반도체 박막 성장 장치를 이용하여 형성할 수 있다.
발광 구조체(120)는 기판(110)의 제1 면(110a)에 순차적으로 적층된 제1형 반도체층(121), 활성층(122) 및 제2형 반도체층(123)을 포함할 수 있다.
제1형 반도체층(121)은 기판(110)의 제1 면(110a)에 구비될 수 있으며, 도 2에 도시된 바와 같이 그 일부가 노출된 형태로 구비될 수 있는데, 이는 활성층(122) 및 제2형 반도체층(123)의 일부를 메사 식각하여 노출될 수 있다. 메사 식각 시 제1형 반도체층(121)의 일부도 식각될 수 있다.
제1형 반도체층(121)은 제1형 불순물 예컨대, N형 불순물이 도핑된 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 계열의 III족-V족 화합물 반도체로 형성될 수 있으며, 단일층 또는 복수층으로 이루어질 수 있다. N형 도전성 불순물로는 Si, Ge, Sn 등을 사용할 수 있다.
활성층(122)은 제1형 반도체층(121) 상에 구비될 수 있으며, 활성층(122)은 제1형 반도체층(121) 및 제2형 반도체층(123)으로부터 제공되는 전자-홀의 결합을 통해 광을 발생시킨다. 일 실시예에 따르면, 활성층(122)은 전자-홀의 결합 효율을 높이기 위해 다중양자우물(Multple quantum well) 구조를 가질 수 있다. 활성층(122)은 요구되는 파장의 광 예컨대, 200nm∼360nm의 피크 파장을 가지는 자외선 광을 방출하도록 조성 원소 및 조성비가 결정될 수 있다.
활성층(122)에서 생성된 자외선 광은 TE 편광과 TM 편광으로 구성될 수 있다. TE 편광은 활성층(122)의 면에 대해 수직인 방향으로 진행하는데 반해, TM 편광은 활성층(122)의 면에 대해 평행한 방향으로 진행할 수 있다.
다만, 자외선 광의 대부분은 TM 편광이다. 하지만, 발광 구조체(120) 특히, 활성층(122)의 측면은 활성층(122)의 상면이나 배면에 비해 매우 작은 사이즈를 갖고 있기 때문에 활성층(122)의 측면을 통해 외부로 추출되는 자외선 양은 매우 적게 된다. 따라서, 자외선 광은 기판(110)을 통해 외부로 출사되는 양이 가시광선에 비해 매우 낮다.
본 실시예는 기판(110)의 면적을 허용 범위 내에서 극대화함으로써 자외선 광이 추출되는 기판(110)의 측면 볼륨 역시 극대화할 수 있도록 한 것이다. 그 허용 범위에 대해서는 이후에 자세히 설명하기로 한다.
제2형 반도체층(123)은 활성층(122) 상에 구비될 수 있으며, 제2형 반도체층(123)은 제2형 불순물 예컨대, P형 불순물이 도핑된 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 계열의 화합물 반도체로 형성될 수 있다. 제2형 반도체층(123)은 단일층 또는 복수층으로 이루어질 수 있다. P형 도선성 불순물로는 Mg, Zn, Be 등을 사용할 수 있다.
제1형 반도체층(121)과 제2형 반도체층(123)의 표면에는 제1 패드전극(131) 및 제2 패드전극(132)이 구비될 수 있다. 제1 패드전극(131) 및 제2 패드전극(132)은 Ni, Cr, Ti, Al, Ag 또는 Au 등을 포함할 수 있다. 제1 패드전극(131)은 제1형 반도체층(121)의 노출된 부분과 전기적으로 연결될 수 있고, 제2 패드전극(132)은 제2형 반도체층(123)의 노출된 부분과 전기적으로 연결될 수 있다.
제1형 반도체층(121)과 제1 패드전극(131) 사이에는 패드층(133)이 더 포함될 수 있다. 패드층(133)은 제1 패드전극(131)의 높이가 제2 패드전극(132)의 높이와 대응되도록 높이 차이를 보상해 준다. 즉, 제1형 반도체층(121)의 메사 식각에 의해 제1 패드전극(131)은 제2 패드전극(132)과 비교하여 낮은 위치에 형성될 수 있는데, 제1 패드전극(131)의 하측에 형성되는 패드층(133)을 매개로 제1 패드전극(131)과 제2 패드전극(132)의 높이가 동일해질 수 있다. 패드층(133)은 예컨대, Ti, Au을 포함할 수 있다.
또한, 제1형 반도체층(121)과 패드층(133) 사이 그리고 제2형 반도체층(123)과 제2 패드전극(132) 사이에는 오믹 컨택을 위한 제1 컨택전극(141) 및 제2 컨택전극(142)이 더 포함될 수 있다. 제1 컨택전극(141)은 예컨대, Cr, Ti, Al, Au을 포함할 수 있고, 제2 컨택전극(142)은 예컨대, Ni, Au을 포함할 수 있다.
본 실시예에서, 발광소자(100)는 그 하측의 발광 구조체(120)를 외부 환경으로부터 보호하는 역할을 하는 패시베이션층(160)을 더 포함할 수 있다.
패시베이션층(160)은 실리콘 산화막 또는 실리콘 질화막을 포함하는 절연막으로 이루어질 수 있다. 패시베이션층(160)은 제1 패드전극(131)의 표면 및 제2 패드전극(132)의 표면의 일부를 노출시키는 개구부들(160a, 160b)을 구비할 수 있다.
또한, 도 3을 참고하면, 발광소자(100)는 서브마운트(200)에 플립 칩 형태로 실장될 수 있으며, 이 경우 서브마운트(200)와 전기적으로 연결될 수 있도록 발광소자(100)는 제1 범프전극(151) 및 제2 범프전극(152)을 더 포함할 수 있다.
제1 범프전극(151)은 제1 패드전극(131) 상에 구비될 수 있고, 제2 범프전극(152)은 제2 패드전극(132) 상에 구비될 수 있다. 제1 범프전극(151) 및 제2 범프전극(152)은 예컨대, Ti, Au Cr를 포함하여 이루어질 수 있다.
서브마운트(200)는 일측 표면에 제1 전극층(210) 및 제2 전극층(220)을 구비하며, 제1 전극층(210) 및 제2 전극층(220)에 각각 발광소자(100)의 제1 범프전극(151) 및 제2 범프전극(152)이 전기적, 물리적으로 연결될 수 있다.
이때, 범프전극들(151, 152)은 패드전극들(131, 132)의 표면 및 패시베이션층(160)의 일부 표면을 덮도록 형성될 수 있다. 즉 접합 신뢰성을 위해서 패시베이션층(160)의 일부는 패드전극들(131, 132)과 범프전극들(151, 152) 사이에 개재되고, 범프전극들(151, 152)은 패드전극들(131, 132)의 노출된 부분 및 패시베이션층(160)의 일부 표면을 덮도록 형성되는 것이다.
한편, 기판(110)은 소정의 길이와 폭 및 두께를 갖는 육면체로 형성될 수 있다. 예컨대, 기판(110)의 두께는 200㎛∼400㎛일 수 있다.
기판(110)의 일측 표면의 면적이 증가하면, 광이 추출되는 기판의 측면 면적 역시 증가하게 되어 기판의 두께를 증가시키지 않더라도 광량의 증가를 유도할 수 있으므로 패키지화할 경우 기판의 두께로 인한 제약이 최소화될 수 있다. 따라서, 허용되는 범위 내에서 기판의 면적은 증가할수록 좋다.
다만, 기판(110)의 전체 면적이 증가되더라도 광이 추출되는 기판의 측면이 임계점 이상으로 증가할 경우 광 손실이 발생할 수 있으므로, 기판 면적/발광다이오드의 발광면적 ≤ 6.5를 만족하는 범위 내에서 광 추출 효율을 최적화할 수 있다.
이때, 기판의 면적은 기판(110)의 제1 면(110a)의 면적일 수 있고, 발광 구조체(120)의 발광면적은 활성층(122)의 면적일 수 있다. 예컨대, 기판(110)은 350㎛*410㎛∼650㎛*650㎛의 면적을 가질 수 있고, 발광 구조체(120)는 35,000㎛2∼ 40,000㎛2의 발광면적을 가질 수 있다.
즉, 본 실시예는 기판(110)의 두께가 200㎛∼400㎛인 범위이고 발광 구조체(120)의 발광면적이 고정된 상태에서, 기판 면적/발광다이오드의 발광면적이 6.5 이하를 만족하면서 기판의 면적을 증가시킬 경우 종래의 발광소자에 비해 발광 효율이 더 높은 발광소자를 제공할 수 있다. 이에 대해서는 도 5를 참고하여 다시 설명하기로 한다.
한편, 기판의 면적이 증가할 경우, 기판(110)의 제1 면(110a)에 형성되는 제1 범프전극(또는 제1 패드전극)과 제2 범프전극(또는 제2 패드전극) 간의 이격 거리, 각 범프전극과 기판의 테두리 간의 이격 거리가 증가될 수 있으며, 이러한 경우 각 범프전극 사이에서 전류 집중이 일어나 기판 전면에 전류 분산이 고르게 이루어지지 않을 수 있다. 따라서, 각 범프전극 간의 간격을 동일하게 유지할 필요가 있다.
또한, 본 실시예에서 제1 컨택전극(141)은 반사물질을 포함할 수 있다. 반사물질은 기판(110)으로부터 제1 컨택전극(141) 측으로 반사된 자외선 광을 다시 기판(110) 측으로 반사시키는 역할을 함으로써, 광 추출 효율을 향상시킬 수 있다.
반사물질은 도전성이 우수한 금속 물질로 형성될 수 있다. 반사물질은 예컨대, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf을 포함할 수 있다. 특히, 본 발명의 일 실시예에서 반사물질은 자외선 파장 대역에서 반사율이 높은 Al이 사용될 수 있으며, 반사물질은 아일랜드들의 행렬 구조, 복수의 라인들 또는 메쉬 구조로 형성될 수 있다.
도 2 및 도 3을 참고하여, 본 발명의 제1 실시예에 따른 발광소자를 제조하는 방법을 설명하면 다음과 같다.
우선, 기판(110)을 준비하고, 기판(110)의 일측 표면 상에 제1형 반도체층(121), 활성층(122) 및 제2형 반도체층(123)을 포함하는 복수의 반도체층들을 순차적으로 형성한다. 기판(110)은 200㎛∼400㎛ 두께의 사파이어 기판으로 준비할 수 있다. 이때, 기판(110)은 하나의 웨이퍼에 350*410, 450*450, 550*550, 650*650 등 다양한 크기의 발광소자가 구현되도록 마스크를 이용하여 패턴이 형성된 것일 수 있다.
제1형 반도체층(121), 활성층(122) 및 제2형 반도체층(123) 등과 같은 복수의 반도체층들은 공지의 반도체층들을 형성하는 방법, 예컨대 MOCVD법, 분자 빔 성장법, 에피텍셜 성장법 등을 이용하여 형성할 수 있다.
이어서, 발광 구조체(120)를 복수 형성하기 위해 제1형 반도체층(121), 활성층(122) 및 제2형 반도체층(123)을 식각하여 분리한다.
분리된 제1형 반도체층(121)의 일부가 노출되도록 메사 식각을 실시하여 제1형 반도체층(121), 활성층(122) 및 제2형 반도체층(123)을 포함하는 복수 개의 발광 구조체(120)들을 형성한다.
그 후, 제1형 반도체층(121) 표면에 제1 패드전극(131)을, 제2형 반도체층(123) 표면에 제2 패드전극(132)을 형성할 수 있다.
이때, 패드전극들(131, 132)을 형성하기 이전에 개구부를 통해 각각의 반도체층(121, 123)과 접촉하는 제1 컨택전극(141) 및 제2 컨택전극(142)을 먼저 형성하고, 제1 컨택전극(141) 및 제2 컨택전극(142) 상에 각각 제1패드전극(131) 및 제2패드전극(132)을 형성할 수도 있다.
다음으로, 기판(110)의 전체 표면 상에 발광 구조체(120)들의 제1형 반도체층(121), 제2형 반도체층(123), 제1패드전극(131) 및 제2 패드전극(132)을 보호하기 위한 패시베이션층(160)을 형성한다. 이때, 패시베이션층(160)에는 제1패드전극(131) 및 제2패드전극(132)의 표면 일부를 노출시키는 개구부들이 형성될 수 있다.
이어서, 제1 패드전극(131) 및 제2 패드전극(132) 상에 제1 범프전극(151) 및 제2 범프전극(152)을 형성하여 기판(110)의 일측 표면 상에 각각 이격된 복수 개의 발광 구조체(120)들을 형성하고, 발광 구조체(120)들을 개별로 분리하기 위해 기판(110)을 분할하는 공정을 진행함으로써 도 2에 도시된 바와 같은 발광소자(100)를 제조한다.
또한, 기판(110)을 분할하여 발광소자(100)를 제조하는 공정과는 별도로 일측 표면 상에 제1 전극층(210) 및 제2 전극층(220)을 구비한 서브마운트(200)를 준비한다.
이어서, 발광소자(100)의 제1 범프전극(151)과 서브마운트(200)의 제1 전극층(210)이 서로 대응하고, 발광소자(100)의 제2 범프전극(152)과 서브마운트(200)의 제2 전극층(220)이 서로 대응하도록 서브마운트(200)와 발광소자(100)를 정렬한 후, 전극층들(210, 220)과 범프전극들(151, 152)을 플립 본딩하여 도 3에 도시된 바와 같은 발광소자 어셈블리를 형성할 수 있다. 이때, 플립본딩은 열초음파법 또는 열 압착법을 이용할 수 있다.
도 4는 다른 실시예에 의한 발광소자를 도시한 단면도이다.
도 4를 참고하면, 본 실시예에 의한 발광소자(100)는, 기판(110)의 전체 표면적을 증가시킬 수 있도록 기판(110)의 측면 및 제2면(110b)에 복수의 개질영역(113)을 구비할 수 있다.
즉, 본 실시예에 따른 발광소자(100)는 기판(110)의 측면 및 제2 면(110b)에 돌기 등의 개질영역(113)들을 구비하여 기판(110)의 측면으로 진행하는 광의 광 추출 효율을 높여 보다 발광 효율이 높은 발광소자를 제공하는 효과가 있다.
개질영역(113)들은 기판(110)의 측면 및 제2 면(110b)에 미리 형성되어 구비 될 수도 있고, 기판(110)을 분할하는 공정 중 또는 분할하는 공정 이후 블라스트 또는 레이저 빔을 이용하여 형성할 수도 있다.
개질영역(113)들의 높이는 100㎚ 내지 1 ㎛일 수 있다. 개질영역(113)들은 기판(110)의 측면 및 제2 면(110b)에 일정 간격으로 또는 불규칙하게 배치될 수 있고, 동일한 형상 또는 다양한 형상으로 구비될 수도 있으며, 그 크기 또한 동일한 크기 또는 각각 다른 크기로 구비될 수도 있다.
도 5는 제1 실시예에 따른 발광소자의 기판 면적에 따른 발광 파워(Po)를 보여 주는 그래프이고, 도 6a 내지 도 6d는 각각 제1 실시예에 따른 발광소자의 평면과 단면을 나타낸 사진이다.
도 5 및 도 6a 내지 도 6d를 참고하면, 본 발명의 실시예에 따른 발광소자를 준비하고, 발광소자에 20mA의 전류를 인가하여 발광소자에서 발광하는 발광파워(Po)를 측정하며, 또한 발광소자 패키지(1000)를 제작한 후 동일한 조건에서 발광 파워를 측정하였다.
이때, 발광소자 및 발광소자 패키지의 기판의 두께는 250㎛이며, 그 결과를 아래의 표 1에 기재하였다.
기판 면적 350㎛*410㎛ 450㎛*450㎛ 550㎛*550㎛ 650㎛*650㎛
143,500㎛2 202,520㎛2 302,500㎛2 422,500㎛2
발광 면적 38,380㎛2 38,380㎛2 38,380㎛2 38,380㎛2
기판 면적/발광 면적 3.74 5.28 7.88 11.01
발광소자 패키지(1000)에 20mA의 전류를 인가하였을 때, 도 6a와 같이 기판(110)의 면적이 350㎛*410㎛인 경우에는 발광파워가 0.857mW이고, 도 6b와 같이 450㎛*450㎛인 경우에는 0.880이며, 도 6c와 같이 550㎛*550㎛인 경우에는 0.789이고, 도 6d와 같이 650㎛*650㎛인 경우에는 0.769로서, 기판의 면적이 450㎛*450㎛과 550㎛*550㎛ 사이에서 발광 파워가 저하되는 결과를 보여준다. 이때, 발광다이오드의 발광면적은 38,380㎛2으로 유지된 것을 가정한다.
이러한 결과는 필요 이상으로 기판의 면적이 커지면, 기판의 측면으로 추출되는 광량에 손실이 발생하는 것을 알 수 있다.
이때, 기판 면적/발광다이오드의 발광면적의 비율을 나타낸 기울기와 발광 파워의 접점은 6.5로서, 본 발명의 일 실시예에 따른 발광소자 및 발광소자 패키지는 기판 면적/발광다이오드의 발광면적이 6.5 이하를 만족하는 범위에서 기판의 면적이 증가할수록, 그 발광 파워 역시 더 증가하는 것을 확인할 수 있으며, 따라서 상기한 조건을 충족하는 기판을 발광소자에 적용하고, 상기한 발광소자를 이용하여 발광소자 패키지를 제조함으로써 보다 광 추출 효율을 향상시킬 수 있게 된다.
이때, 제1 실시예에서, 최소 기판 면적이 350㎛*410㎛∼650㎛*650㎛인 발광소자 및 발광소자 패키지를 이용하여 실험을 진행하였으나, 이는 단지 하나의 예시일 뿐 본 실시예는 350㎛*410㎛ 미만의 면적을 갖는 기판 역시 적용 가능하다. 따라서, 본 실시예에서 기판 면적/발광다이오드의 발광면적의 최소값이 3.74를 의미하는 것은 아니다.
제2 실시예
도 7은 제2 실시예에 따른 발광소자를 도시한 단면도로서, 도 1의A-A'선을 절취한 단면도이다. 도 7의 단면도는, 도 2의 단면도 대비 대부분의 구성 및 형상이 동일하고, 다만 기판(110)의 형상에 있어서 그 차이가 존재 한다. 따라서, 동일한 구성에 대한 설명은 생략하고, 그 차이점을 중심으로 설명한다.
도 7을 참조하면, 기판(110)은 소정의 길이와 폭 및 두께를 갖는 육면체로 형성될 수 있으며, 기판(110)의 제1 면(110a)에는 칩 단위로의 개별 분리 공정이 용이하도록 스크라이브 라인(111)이 형성될 수 있다.
또한, 기판(110)의 내부에는 적어도 하나 이상의 내부가공라인(112)이 이격 형성될 수 있다. 이때, 기판(110)의 두께는 특별히 한정되지 않으나, 패키지화할 때를 고려하여 제한된 공간 내에서 그 활용성을 높이기 위해서는 200㎛∼300㎛의 두께를 가질 수 있다.
다만, 기판(110)의 측면의 면적이 증가하면 광량의 증가를 유도할 수 있으므로, 기판의 두께를 증가시키지 않더라도 허용되는 범위 내에서 기판의 측면 면적은 증가할수록 좋다.
따라서, 기판(110)의 내부에 조사되는 레이저 빔(laser beam)에 의해 적어도 하나 이상의 내부가공라인(112)이 소정 간격으로 형성되고, 내부가공라인(112) 형 성시 발생하는 기판의 변화에 의해 칩 단위로 개별 분리 공정시 기판의 측면에 균일하거나 또는 불균일한 개질영역(113)이 복수 형성될 수 있다. 이와 같이 개질영역(113)들이 형성되면, 기판(110)의 두께는 변화되지 않지만 상대적으로 기판의 측면 면적은 증가하게 된다.
개질영역(113)들의 높이는 100㎚ 내지 1㎛일 수 있다. 개질영역(113)들은 기판(110)의 타측 표면 및 측면에 일정 간격 또는 불규칙한 간격으로 배치될 수 있고, 동일한 형상 또는 다양한 형상으로 구비될 수도 있으며, 그 크기 또한 동일한 크기 또는 각각 다른 크기로 구비될 수도 있다.
따라서, 기판(110)의 두께가 200㎛∼400㎛인 상태에서 기판(110)의 측면 면적을 증가시킬 경우 발광 효율을 향상시킬 수 있다. 이에 대해서는 도 10을 참고하여 이후에 다시 설명하기로 한다.
또한, 도시하지는 않았으나 기판(110)의 제2면(110b)에도 복수의 개질영역을 형성함으로써, 기판의 전체 표면적을 증가시키는 한편 기판과 발광다이오드 사이에서 광 산란 비율을 증가시켜 외부 광 추출 효율을 향상시킬 수도 있다.
도 8 내지 도 10은 제2 실시예에 따른 발광소자의 제조방법을 도시한 단면도이다. 제2 실시예에 따른 발광소자의 제조방법은 제1 실시예에 따른 발광소자의 제조방법과 대부분이 유사하고, 다만 기판(110)의 제조 방법에 있어서 다소 차이가 존재한다. 따라서, 동일한 것에 대한 설명은 간략히하고 그 차이점을 중심으로 설명한다.
도 8을 참고하면, 기판(110)을 준비하고, 기판(110)의 일측 표면 상에 제1형반도체층(121), 활성층(122) 및 제2형 반도체층(123)을 포함하는 복수의 반도체층들을 순차적으로 형성한다. 기판(110)은 200∼400㎛ 두께의 사파이어 기판으로 준비할 수 있다.
또한, 제1형 반도체층(121)에는 제1 패드전극(131)을, 제2형 반도체층(123)에는 제2 패드전극(132)을 접촉 저항값이 최소가 되도록 형성시킨다. 이를 위하여 활성층(122)과 제2형 반도체층(123) 일부를 식각하여 제1형 반도체층(121) 일부를 외부로 노출시키고, 노출된 제1형 반도체층(121) 상에 제1패드전극(131)을 형성할 수 있다.
이때, 패드전극들(131, 132)을 형성하기 이전에 제1형 반도체층(121) 및 제2형 반도체층(123)과 각각 접촉하는 제1 컨택전극(141) 및 제2 컨택전극(142)을 먼저 형성하고, 컨택전극들(141, 142) 상에 패드전극들(131, 132)을 형성할 수도 있다.
또한, 서브마운트에 플립칩 본딩을 위해 제1패드전극(131) 및 제2패드전극(132) 상에 제1 범프전극(151) 및 제2 범프전극(152)을 형성할 수 있다.
한편, 발광 구조체(120)는 버퍼층(도시 생략)을 매개로 사파이어 기판(110)의 제1면(110a)에 형성될 수 있다. 발광 구조체(120)를 형성한 후, 기판(110)이 설정 두께가 되도록 제2 면(110b)의 일부를 그라인드(grind)로 제거할 수 있다. 이때, 발광소자(100)의 내구성과 크기를 고려하여 기판(110)의 두께는 200∼400㎛ 내외가 되도록 그라인딩하는 것이 바람직하다.
도 8을 참고하면, 복수의 발광소자(100)를 개별로 분리할 수 있도록 복수의 발광 구조체(120)가 형성된 기판(110)의 제1 면(110a)에 각 발광 구조체(120)를 구획하는 스크라이브 라인(scribe line, 111)을 형성한다.
스크라이브 라인(111)은 절단예정라인을 따라 레이저 빔을 연속적으로 조사(照射)함으로써 형성될 수 있다. 이때, 레이저 빔의 조사에 의해 기판(110)의 제1면(110a)에 형성된 반도체층이 연화됨으로써 스크라이브 라인(111)은 대략 V형 그루브(groove)의 형태로 형성될 수 있다.
도 9를 참고하면, 기판(110)의 제2 면(110b)을 통해 파장이 다른 레이저빔(laser beam)을 조사함으로써 기판(110) 내부에 내부가공라인(112)을 형성한다.
본 실시예에서, 내부가공라인(112)의 형성은 스크라이브 라인(111)의 형성 이후에 진행되는 것으로 설명되었으나, 필요에 따라 내부가공라인의 형성은 스크라이브 라인의 형성 전에 진행될 수도 있다.
내부가공라인(112)은 기판 내에 복수 형성될 수 있으며, 각각의 내부가공라인(112)은 소정 간격으로 이격되어 형성될 수 있다. 각각의 내부가공라인(112)은 서로 평행하게 형성될 수도 있고, 또는 평행하지 않게 형성될 수도 있다.
내부가공라인(112)은 기판(110)의 외면 특히, 제1 면(110a)의 발광 구조체(120)에 손상이 발생하지 않도록, 제2 면(110b)을 통해 파장이 다른 레이저(stealth laser)를 이용하여 기판 내부에 형성하는 것이 바람직하다. 파장이 다른 레이저는 예컨대, 펄스 레이저 시스템(도시 생략)에 의해 출력될 수 있다.
본 발명의 일 실시예는, 기판(110)을 레이저 시스템의 가공면에 위치 지정하고, 적어도 하나의 펄스 레이저 신호를 레이저 시스템으로부터 출력함으로써 기판(110) 내부에 미세한 균열을 발생시켜 내부가공라인(112)을 형성할 수 있다. 기판(110) 내부의 내부가공라인(112)을 형성하도록 구성된 레이저 신호는 전력 프로파일에 의해 조정될 수 있다. 그 후에, 레이저 신호가 기판으로 지향되어 기판(110) 내부에 복수의 내부가공라인(112)이 형성될 수 있다.
기판(110) 내부에 복수의 내부가공라인을 이격 형성하기 위해서는 레이저 신호가 기판(110)의 표면을 제어 가능하게 횡단할 수 있어야 하며, 이를 위해서 본 실시예는 레이저 시스템 및 기판 중 적어도 하나는 선택적으로 이동 또는 회전 가능하게 구성되어야 한다.
즉, 본 실시예는 레이저 시스템을 X축, Y축, Z축 중 적어도 하나에 대해 이동 또는 회전시키거나, 레이저 시스템의 가공면 위에 위치된 기판(110)을 X축, Y축, Z축 중 적어도 하나에 대해 이동 또는 회전시키는 구성이 포함될 수 있다.
이와 같이 레이저 시스템 또는 기판(110)을 이동 또는 회전시키면서 기판(110) 내부에 펄스 레이저를 조사하게 되면, 기판(110)의 제1 면(110a)과 제2 면(110b) 사이에 복수의 내부가공라인(112)이 형성됨으로써, 기판(110) 내부에 미세한 균열을 유발할 수 있다.
도 10을 참고하면, 내부가공라인(112)이 기판(110)의 제1 면(110a)과 제2 면(110b) 사이에 복수 형성된 상태에서, 스크라이브 라인(111)을 따라 설정 압력을 부여하면, 스크라이브 라인(111)에 의해 구획되어 있던 각각의 발광소자는 동일한 형태로 안정적인 개별 분리가 가능하게 된다. 발광소자를 개별로 분리하는 방법으로는 예컨대, 브레이킹, 블레이드 방법 등이 적용될 수 있다.
본 실시예는 사파이어와 같은 매우 단단한 기판 상에 제작된 발광소자들을 분리할 때 특히 유용하다. 즉, 정확하게 제어된 스크라이브 라인(111)을 따라 절단하고 최소의 기계적 작업으로 경질 기판의 빠른 절단을 가능하게 한다. 이에 따라 발광소자의 수율 및 신뢰성을 향상시킬 수 있다.
예컨대, 도 11a와 같이 발광소자에 V형 그루브를 형성하지 않고 복수(일 실시예에서는 4개)의 내부가공라인만 형성된 경우, 도 11b와 같이 발광소자의 개별 분리를 위해 소잉(sawing)시 절단예정라인을 따라 정확한 절단이 어려워 소잉 불량을 유발할 수 있으며, 이러한 경우 발광소자의 수율을 저하시킬 수 있다.
그러나 도 12a와 같이 발광소자에 복수(일 실시예에서는 4개)의 내부가공라인뿐만 아니라 레이저 빔을 이용하여 V형 그루브가 형성된 경우, 도 12b와 같이 발광소자의 개별 분리를 위해 소잉(sawing)시 절단예정라인을 따라 정확한 절단이 가능하게 됨으로써, 소잉 불량을 현저히 감소시킬 수 있으며, 이에 따라 발광소자의 수율 향상을 기대할 수 있다.
이와 같이 분리된 각 발광소자의 측면 예컨대, 기판(110)의 측면에는 내부가공라인(112)이 형성된 부분이 미세한 균열을 일으킴으로써 그 절단면이 매끄럽지 않은 복수의 개질영역(113)을 형성하게 된다. 개질영역(113)은 예컨대, 요철 구조로 이루어질 수 있다. 각 발광소자는 개질영역(113)으로 인해 측면의 면적이 증가됨으로써 각 발광소자의 측면으로 방출되는 광량을 증가시킬 수 있고, 이로 인해 광 추출 효율을 향상시킬 수 있게 된다. 이때, 개질영역(113)의 길이는 균일할 수도 있고 균일하지 않을 수도 있으며, 개질영역과 개질영역의 간격 역시 일정할 수도 있고 일정하지 않을 수도 있다.
도 13은 제2 실시예에 따른 발광다이오드 패키지의 기판 면적에 따른 발광파워(Po)를 보여 주는 그래프이다.
도 13을 참고하면, 본 실시예에 따른 발광소자를 준비하고, 발광소자에 20mA의 전류를 인가하여 발광파워(Po)를 측정하였다. 이때, 발광소자의 기판의 두께는 250㎛이다.
발광소자에 20mA의 전류를 인가하였을 때, 내부가공라인이 0개일 경우에는 발광파워가 2.10mW인 반면, 내부가공라인이 3개일 경우에는 2.56mW, 내부가공라인이 4개일 경우에는 2.64mW, 내부가공라인이 5개일 경우에는 2.65mW로서, 내부가공 라인의 개수가 증가할수록 발광파워 역시 증가하는 결과를 보여준다.
즉, 내부가공라인이 형성되고 그 개수가 3개 이상일 경우 내부가공라인이 형성되지 않은 경우와 비교하여 기판의 측면으로 방출되는 발광파워의 증가율이 상승 한다. 이때, 내부가공라인의 개수가 4개일 경우 발광파워의 증가율이 현저하게 상승하며, 내부가공라인의 개수를 4개를 초과하면서 발광파워의 증가율이 비교적 감소함을 알 수 있다.
제3 실시예
도 14a 내지 도 14c는 제3 실시에에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다. 구체적으로 도 14a는 제3 실시예에 따른 발광 소자의 평면도이고, 도 14b는 설명의 편의를 위해 도 14a에서 제1 및 제2 범프전극(151, 153), 패시베이션층(160)을 생략한 상기 발광 소자의 평면도이며, 도 14c는 설명의 편의를 위하여 도 14a의 평면도에서, 제1 및 제2 범프전극(142, 152), 페시베이션층(160), 제1 및 제2 패드전극(131, 132), 제1 및 제2 컨택전극(141, 142)을 생략한 평면도이다. 도 15 및 도 16은 각각 도 14a의 A-A'선 및 B-B'선에 대응하는 부분의 단면도들이다.
도 14 내지 도 16을 참조하면, 제3 실시예에 따른 발광 소자는, 메사(120m)를 포함하는 발광 구조체(120), 광 반사성 패시베이션층(130), 제1 패드전극(131), 제2 패드전극(132)을 포함한다. 상기 자외선 발광 소자는, 기판(110), 패시베이션층(160), 제1 컨택전극(141), 제2 컨택 전극(142), 제1 범프전극(151) 및 제2 범프전극(152)을 더 포함할 수 있다.
기판(110)은 절연성 또는 도전성 기판일 수 있다. 기판(110)은 발광 구조체(120)를 성장시키기 위한 성장 기판일 수 있으며, 사파이어 기판, 실리콘 카바이드 기판, 실리콘 기판, 질화갈륨 기판, 질화알루미늄 기판 등을 포함할 수 있다. 또한, 기판(110)은 그 상면의 적어도 일부 영역에 형성된 복수의 돌출부들을 포함한다. 기판(110)의 복수의 돌출부들은 규칙적인 및/또는 불규칙적인 패턴으로 형성될 수 있다. 예를 들어, 기판(110)은 상면에 형성된 복수의 돌출부들을 포함하는 패턴된 사파이어 기판(Patterned sapphire substrate; PSS)을 포함할 수 있다. 본 실시예에 있어서, 기판(110)의 하부면을 향하는 방향은 상기 자외선 발광 소자의 주(main) 광 출사 방향에 대응할 수 있다.
발광 구조체(120)는 기판(110) 상에 위치한다. 발광 구조체(120)는 제1형 반도체층(121), 제1형 반도체층(121) 상에 위치하는 제2형 반도체층(123), 및 제1형 반도체층(121)과 제2형 반도체층(123)의 사이에 위치하는 활성층(122)을 포함한다. 또한, 발광 구조체(120)는 제1형 반도체층(121) 상에 위치하는 적어도 하나의 메사(120m)를 포함할 수 있다. 메사(120m)는 활성층(122) 및 활성층(122) 상에 위치하는 제2형 반도체층(123)을 포함할 수 있다.
제1형 반도체층(121), 활성층(122) 및 제2형 반도체층(123)은 -Ⅴ 계열 질화물계 반도체를 포함할 수 있고, 예를 들어, (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있다. 제1형 반도체층(121)은 n형 불순물 (예를 들어, Si, Ge. Sn)을 포함할 수 있고, 제2형 반도체층(123)은 p형 불순물 (예를 들어, Mg, Sr, Ba)을 포함할 수 있다. 또한, 그 반대일 수도 있다. 활성층(122)은 다중양자우물 구조(MQW)를 포함할 수 있고, 원하는 파장을 방출하도록 질화물계 반도체의 조성비가 조절될 수 있다. 특히, 본 실시예에 있어서, 제2형 반도체층(123)은 p형 반도체층일 수 있고, 활성층(122)은 자외선 대역의 광을 방출할 수 있다. 활성층(122)에서 방출되는 광의 피크 파장은, 400nm 이하의 피크 파장을 갖는 광일 수 있고, 나아가, 365nm 이하의 피크 파장을 갖는 광일 수 있으며, 더 나아가, 300nm 이하의 피크 파장을 갖는 광일 수 있다. 예를 들어, 본 실시예의 자외선 발광 소자는 약 275nm의 피크 파장을 갖는 광을 방출할 수 있다.
특히, 본 실시예에서, 제1형 반도체층(121)은 Al을 포함하는 질화물계 반도체를 포함할 수 있다. 제1형 반도체층(121)의 Al 조성비는 활성층(122)에서 방출되는 광의 피크 파장에 따라 제어될 수 있다. 활성층(122)에서 방출되는 광의 에너지가 제1형 반도체층(121)의 밴드갭 에너지보다 큰 경우, 상기 광이 제1형 반도체층(121)에 흡수되어 광 효율이 저하될 수 있다. 따라서, 제1형 반도체층(121)은 상기 광을 통과시킬 수 있는 충분한 밴드갭 에너지를 가질 수 있도록, Al의 조성비가 제어될 수 있다. 예를 들어, 활성층(122)에서 방출된 광의 피크 파장이 약 275nm인 경우, 제1 도전형 반도체층(121)은 약 30% 이상의 Al 조성비를 갖는 질화물계 반도체를 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
제2형 반도체층(123)은 p-AlGaN, p-AlInGaN, p-GaN 및 p-InGaN 중 적어도 하나를 포함할 수 있다. 또한, 제2형 반도체층(123)은 3.0eV내지 4.0eV의 에너지 밴드갭을 갖는 질화물계 반도체를 포함할 수 있다. 일 실시예에서, 제2형 반도체층(123)은 p-GaN을 포함하거나 p-GaN으로 형성될 수 있다. 제2형 반도체층(123)이 p-GaN을 포함하거나 p-GaN으로 형성되는 경우, 제2 컨택전극(142)의 일부 및 제2 패드전극(132)의 일부와 제2형 반도체층(123) 간의 오믹 컨택을 용이하게 형성할 수 있으며, 접촉 저항을 비교적 낮게 할 수 있어, 상기 자외선 발광 소자의 전기적 특성을 향상시킬 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
발광 구조체(120)의 메사(120m)는 제1형 반도체층(121) 상에 부분적으로 위치한다. 메사(120m)는, 그 평면을 기준으로, 폭이 다른 부분을 포함할 수 있다. 메사(120m)는 상대적으로 큰 폭을 갖는 부분과, 상대적으로 작은 폭을 갖는 부분을 포함할 수 있다. 예를 들어, 메사(120m)는 그 측면으로부터 함입되어 형성된 적어도 하나의 오목한 부분을 포함하는 형상을 가질 수 있고, 이때, 상기 오목한 부분 주변의 영역은 상대적으로 작은 폭을 갖는 부분에 대응될 수 있다. 이러한 형상을 갖는 메사(120m)는 평면적으로, 'H' 형상, 'I' 형상 또는 덤벨 형상 등을 가질 수 있다. 또한, 메사(120m)는 제2형 반도체층(123)과 활성층(122)을 관통하여 제1형 반도체층(121)을 노출시키는 적어도 하나의 홀(120h)을 포함할 수 있다. 이때, 메사(120m)의 상대적으로 작은 폭을 갖는 부분은 상기 홀(120h)의 적어도 일부를 포함할 수 있다. 또한, 상기 상대적으로 작은 폭을 갖는 부분에 포함된 홀(120h)은, 상기 폭에 대해 수진인 방향으로 연장되는 기다란 형상을 가질 수 있다.
이하, 도 17을 참조하여 메사(120m) 및 홀(120h)에 대해 더욱 상세하게 설명한다. 도 17은 본 발명의 제3 실시예에 따른 자외선 발광 소자의 메사 및 홀을 설명하기 위한 평면도이다.
도 17을 참조하면, 메사(120m)는, 메사(120m)의 평면을 기준으로 제1 폭(W1)을 갖는 제1 부분(120m1), 제2 폭(W2)을 갖는 제2 부분(120m2)을 포함할 수 있다. 제1 폭(W1)과 제2 폭(W2)은, 메사(120m)를 관통하는 임의의 벡터선 χ를 기준으로, 상기 χ선에 대해 수직인 방향으로의 폭으로 정의된다. 제1 부분(120m1) 및 제2 부분(120m2)은 각각 그 폭이 변화하는 부분을 포함할 수 있다. 예를 들어, 제2 부분(120m2)은 제1 부분(120m1)과 연결되어, 그 폭이 변화하는 부분을 포함할 수 있으며, 이때, 제2 부분(120m2)의 폭이 변화하는 부분의 폭 역시 제1 폭(W1)보다 작을 수 있다. 메사(120m)는 적어도 하나의 제1 부분(120m1) 및 적어도 하나의 제2 부분(120m2)을 포함할 수 있다. 본 실시예에서, 메사(120m)는 두 개의 제1 부분(120m1)을 포함할 수 있고, 제2 부분(120m2)은 두 개의 제1 부분(120m1)의 사이에 위치할 수 있다. 이에 따라, 메사(120m)는 평면적으로 'H' 형상 내지 'I' 형상을 가질 수 있다. 본 발명이 이에 한정되는 것은 아니며, 메사(120m)는 원형 또는 타원형 형상이 중첩된 형태로 형성된 형상을 갖거나, 덤벨 형상을 가질 수 있다. 또한, 메사(120m)는 두 개 이상의 제2 부분(120m2)을 포함할 수도 있다.
적어도 하나의 홀(120h)은 메사(120m)를 부분적으로 관통하여 형성되되, 제2 부분(120m2)은 홀(120h)의 적어도 일부분(120h2에 대응)을 포함할 수 있다. 또한, 제2 부분(120m2)에 포함된 홀(120h)은 제2 폭(W1)에 대해 수직인 방향으로 연장되는 기다란 형상을 가질 수 있다. 예컨대, 도시된 바와 같이, 홀(120h)은 메사(120m)의 평면 형상과 유사한 형상을 갖도록 형성될 수 있고, 이에 따라, 홀(120h)은 'I' 형상 내지 'H' 형상을 가질 수 있다. 홀(120h)의 일부는 제1 부분(120m1)들에 포함되며, 홀(120h)의 나머지 일부는 제2 부분(120m2)에 포함될 수 있다. 제2 부분(120m2)에 포함된 홀(120h2)은 제2 폭(W2)에 대해 수직 방향인 벡터선 χ의 방향에 따라 기다랗게 연장되는 형상을 가질 수 있다. 즉, 벡터선 χ을 따르는 방향을 세로 방향으로 정의할 때, 제2 부분(120m2)에 포함된 홀(120h2)은 세로 폭이 가로 폭보다 큰 형상을 가질 수 있다.
다양한 실시예에서, 메사(120m)는 복수의 홀(120h)을 포함할 수 있다. 도 18을 참조하면, 메사(120m)는 복수의 홀(120h)을 포함할 수 있으며, 복수의 홀(120h)들은 대체로 동일한 거리로 이격될 수 있다. 이 경우에도, 복수의 홀(120h)들 중 적어도 하나는 제2 부분(120m2)에 포함될 수 있다. 제2 부분(120m2)에 포함된 홀(120h2)은 벡터선 χ의 방향에 따라 기다랗게 연장되는 형상을 가질 수 있다. 또한, 다른 다양한 실시예에서, 제2 부분(120m2)은 복수의 홀(120h2)들을 포함할 수도 있다. 이때, 제2 부분(120m2)에 포함된 복수의 홀(120h2)들 중 적어도 하나는 벡터선 χ의 방향에 따라 기다랗게 연장되는 형상을 가질 수 있다.
다시 도 14 내지 도 17을 참조하면, 광 반사성 패시베이션층(130)은 메사(120m) 상에 위치하되, 적어도 하나의 홀(120h)의 표면을 적어도 부분적으로 덮는다. 즉, 광 반사성 절연층(130)은 홀(120h)에 노출된 제1형 반도체층(121)의 상면 및 홀(120h)의 측면을 덮을 수 있다. 나아가, 광 반사성 절연층(130)은 홀(120h) 주변의 메사(120m)의 상면을 더 덮을 수 있다. 이때, 광 반사성 절연층(130)에 덮이지 않고 노출되는 부분을 통해 제2 전극(150)과 제2형 반도체층(123)이 전기적으로 연결될 수 있다. 광 반사성 절연층(130)이 홀(120h)을 덮음으로써, 제2 패드전극(132) 및 제2 컨택전극(142)이 활성층(122) 또는 제1형 반도체층(121)과 전기적으로 연결되어 전기적 쇼트가 발생하는 것을 방지한다.
광 반사성 절연층(130)은 전기적 절연성 및 광 반사성을 가질 수 있다. 특히, 본 실시예의 광 반사성 절연층(130)은 자외선 광에 대한 광 반사성을 가질 수 있다. 광 반사성 절연층(130)은 분포 브래그 반사기를 포함할 수 있다. 상기 분포 브래그 반사기는 굴절률이 서로 다른 유전체층들이 반복 적층되어 형성될 수 있으며, 예컨대, 상기 유전체층들은 TiO2 , SiO2, HfO2, ZrO2, Nb2O5, MgF2등을 포함할 수 있다. 몇몇 실시예들에서, 광 반사성 절연층(130)은 교대로 적층된 SiO2층/ZrO2층의 분포 브래그 반사기를 포함할 수 있다. 분포 브래그 반사기의 각 층은 특정 파장의 1/4의 광학 두께를 가질 수 있으며, 4 내지 40 페어(pairs)로 형성할 수 있다. 또한, 상기 분포 브래그 반사기는 상대적으로 장파장의 광을 반사시키는 제1 분포 브래그 반사기와 상대적으로 단파장의 광을 반사시키는 제2 분포 브래그 반사기를 포함할 수 있다. 또한, 상기 분포 브래그 반사기의 최하층은 상대적으로 두꺼운 두께를 갖는 계면층을 포함할 수 있다.
예를 들어, 광 반사성 절연층(130)은 SiO2로 형성된 계면층, 상기 계면층 상에 형성된 제1 분포 브래그 반사기 및 제1 분포 브래그 반사기 상에 위치하는 제2 분포 브래그 반사기를 포함할 수 있다. 제1 분포 브래그 반사기 및 제2 분포 브래그 반사기는 각각 ZrO2층과 SiO2층이 교대로 적층된 구조를 포함할 수 있다. 이때, 제1 분포 브래그 반사기는 상대적으로 장파장의 광을 반사시킬 수 있고, 제2 분포 브래그 반사기는 상대적으로 단파장의 광을 반사시킬 수 있다. 따라서, 제1 분포 브래그 반사기의 ZrO2층과 SiO2층의 평균 두께는 제2 분포 브래그 반사기의 ZrO2층과 SiO2층의 평균 두께보다 크다. 또한, 제1 및 제2 분포 브래그 반사기 각각은 10페어의 ZrO2층/SiO2층의 적층 구조를 가질 수 있다. 따라서, 광 반사성 절연층(130)은 SiO2층(계면층)이 최하층에 위치하고, 최상부에는 SiO2층(제2 분포 브래그 반사기의 최상층)이 위치하는 구조를 가지며, ZrO2층과 SiO2층이 총 41층으로 적층된 구조를 가질 수 있다. 이에 따라, 도 19에 도시된 바와 같이, 본 실시예의 광 반사성 절연층(130)은 약 250nm 내지 375nm의 파장의 광에 대해 90% 이상, 나아가 95% 이상의 반사율을 가질 수 있다. 특히, 상대적으로 단파장의 광을 반사시키는 제2 분포 브래그 반사기를 상대적으로 장파장의 광을 반사시키는 제1 분포 브래그 반사기 상에 위치시킴으로써, 약 250nm 내지 375nm의 파장의 광 전체에 대해 높은 반사율을 갖는 분포 브래그 반사기를 구현할 수 있다.
광 반사성 절연층(130)에 의해 활성층(122)에서 방출된 광이 반사된다. 도 16의 확대도에 도시된 바와 같이, 활성층(122)에서 방출된 광(L)은 제2형 반도체층(123)을 완전히 통과하기 전에, 광 반사성 절연층(130)에 의해 반사되어 기판(110)의 하부 방향을 향해 진출한다. 이에 따라, 광(L)이 제2형 반도체층(123)에 흡수되어 발광 효율이 저하되는 것을 방지할 수 있다. 이와 관련하여 후술하여 더욱 상세하게 설명한다.
제1 전극(140)은 제1형 반도체층(121) 상에 위치하며, 제1형 반도체층(121)과 전기적으로 연결된다. 나아가, 제1 전극(140)은 제1형 반도체층(121)과 오믹 컨택할 수 있다. 제1 전극(140)은 메사(120m)가 위치하는 부분을 제외한 제1형 반도체층(121)의 상면을 적어도 부분적으로 덮을 수 있다. 일 실시예에서, 도 2에 도시된 바와 같이, 제1 전극(140)은 제1형 반도체층(121)의 상면을 덮되, 메사(120m)를 둘러싸도록 형성될 수 있다. 제1 전극(140)은 제1형 반도체층(121)의 상면의 약 50% 이상의 면적을 덮도록 형성될 수 있다. 이에 따라, 자외선 발광 소자의 전류 분산 효율을 높여 전기적 특성을 향상시킬 수 있고, 또한, 제1형 반도체층(121)으로 입사된 광을 기판(110)의 하부 방향으로 반사시켜 발광 효율을 향상시킬 수 있다.
제1 전극(140)은 금속성 물질을 포함할 수 있고, 예를 들어, Ni, Pt, Pd, Rh, W, Ti, Al, Mg, Ag, Au, Cr 등을 포함할 수 있다. 제1 전극(140)은 단일층 또는 다중층으로 이루어질 수 있다. 일 실시예에서, 제1 전극(140)은 제1 컨택전극(141), 패드층(133) 및 제1 패드전극(131)을 포함할 수 있다. 제1 컨택전극(141)은 제1형 반도체층(121)과 오믹 컨택을 형성할 수 있고, Cr, Ti, Al 및 Au 중 적어도 하나를 포함할 수 있으며, 예를 들어, Cr/Ti/Al/Ti/Au의 다층구조를 가질 수 있다. 패드층(133)은 Ti 또는 Au를 포함할 수 있으며, 예를 들어, Ti/Au 다층구조를 가질 수 있다. 제1 패드전극(131)은 제1 범프전극(151)과 접합성이 우수한 물질로 형성될 수 있다. 예를 들어, 제1 패드전극(131)은 Ti 또는 Au를 포함할 수 있으며, 예를 들어, Ti/Au 다층구조를 가질 수 있다. 또한, 제1 전극(140)의 측면은 경사를 가질 수도 있다.
제2 전극(150)은 메사(120m) 상에 위치하며, 광 반사성 절연층(130)을 덮는다. 제2 전극(150)은 제2형 반도체층(123)의 상면과 접촉하여 전기적으로 연결되고, 광 반사성 절연층(130)에 의해 홀(120h)의 측면 및 제1형 반도체층(121)과 이격되어 절연된다. 제2 전극(150)은 제2 컨택전극(142) 및 제2 컨택전극(142)을 적어도 부분적으로 덮는 제2 패드전극(132)을 포함할 수 있다. 제2 컨택전극(142)은 자외선 광을 반사시키며, 제2형 반도체층(123)과 오믹 컨택을 형성하는 물질로 형성될 수 있고, 예를 들어, Ni, Pt, Pd, Rh, W, Ti, Al, Mg, Ag 및 Au 중 적어도 하나를 포함할 수 있다. 특히, 제2 컨택전극(142)은 Al을 포함할 수 있다. 또한, 제2 컨택전극(142)은 단일층 또는 다중층을 포함할 수 있다. 제2 패드전극(132)은 제2 컨택전극(142)과 다른 물질 간의 상호 확산을 방지할 수 있고, 외부의 다른 물질이 제2 컨택전극(142)에 확산하여 제2 컨택전극(142)이 손상되는 것을 방지할 수 있다. 제2 패드전극(132)은, 예를 들어, Au, Ni, Ti, Cr, Pt, W 등을 포함할 수 있으며, 단일층 또는 다중층을 포함할 수도 있다. 이러한 제2 전극(150)을 통해 활성층(122)에서 방출된 광이 반사되어, 상기 광은 기판(110)의 하부를 향하는 방향으로 진출할 수 있다.
패시베이션층(160)은 발광 구조체(120), 제1 전극(140) 및 제2 전극(150)을 덮되, 제1 전극(140)과 제2 전극(150)을 각각 부분적으로 노출시키는 제1 개구부(160a) 및 제2 개구부(160b)를 포함할 수 있다. 패시베이션층(160)은 제1 및 제2 개구부(160a, 160b)를 제외한 다른 부분을 덮어, 자외선 발광 소자를 보호할 수 있다. 패시베이션층(160)의 제1 및 제2 개구부(160a, 160b)를 통해 제1 및 제2 전극(140, 150) 각각은 외부의 전기적 접속이 허용된다.
제1 범프전극(151) 및 제2 범프전극(152)은 패시베이션층(160) 상에 위치하되, 각각 제1 및 제2 개구부(160a, 160b)를 통해 제1 전극(140) 및 제2 전극(150)에 전기적으로 연결될 수 있다. 또한, 제1 범프전극(151)과 제2 범프전극(152) 각각은 제1 및 제2 개구부(160a, 160b) 주변의 패시베이션층(160)의 상면을 더 덮을 수 있다. 이 경우, 패시베이션층(160)의 두께만큼 제1 및 제2 범프전극(151, 152)의 상면의 일부가 돌출될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 제1 및 제2 범프전극(151, 152)은 제1 및 제2 개구부(160a, 160b) 내에 위치하되, 적어도 부분적으로 패시베이션층(160)과 이격될 수도 있다.
제1 범프전극(151)은 제1 개구부(160a) 상에 위치하며, 메사(120m)로부터 이격된 영역 상에 위치할 수 있다. 제2 범프전극(152)은 제2 개구부(160b) 상에 위치하며, 메사(120m) 상에 위치할 수 있다. 제2 범프전극(152)의 평면 형상은 메사(120m)의 형상과 대체로 유사하게 형성될 수 있으며, 나아가, 제2 개구부(160b) 역시 메사(120m)의 형상과 대체로 유사하게 형성될 수 있다. 이에 따라, 제2 범프전극(152)의 평면 형상은 'H'형상, 'I'형상, 덤벨 형상 등을 가질 수 있다. 제2 범프전극(152)이 메사(120m) 및 제2 전극(150)의 평면 형상과 대체로 유사한 평면 형상을 가짐으로써, 전류 분산 효율이 향상되어 자외선 발광 소자의 전기적 특성을 향상시킬 수 있다.
제1 범프전극(151) 및 제2 범프전극(152)은 단일층 또는 다중층으로 이루어질 수 있고, 다중층으로 형성된 경우, 예컨대, 접착층, 확산방지층 및 본딩층을 포함할 수 있다. 상기 접착층은 예를 들어, Ti, Cr 또는 Ni을 포함할 수 있으며, 확산방지층은 Cr, Ni, Ti, W, TiW, Mo, Pt 또는 이들의 복합층으로 형성될 수 있고, 본딩층은 Au 또는 AuSn을 포함할 수 있다.
상술한 실시예들에 따르면, 상기 자외선 발광 소자는 적어도 하나의 홀(120h)을 포함하는 메사(120m)를 갖는다. 홀(120h)의 표면은 분포 브래그 반사기를 포함하는 광 반사성 절연층(130)에 덮이고, 이러한 광 반사성 절연층(130)에 의해 활성층(122)에서 방출된 광(L)이 반사됨으로써 자외선 발광 소자의 발광 효율이 향상될 수 있다.
이와 관련하여 더욱 구체적으로 설명하면, 자외선 발광 소자에 있어서, 활성층(122)에서 방출되는 자외선 광은 높은 에너지를 갖는다. 이러한 높은 에너지를 갖는 자외선 광은 상기 광의 에너지보다 작은 밴드갭 에너지를 갖는 질화물계 반도체에 적어도 부분적으로 흡수된다. 따라서, 자외선 발광 소자의 p형 반도체층, 즉 제2형 반도체층(123)에서 광이 흡수되는 것을 방지하려면 활성층(122)에서 방출되는 광의 에너지보다 큰 밴드갭 에너지를 갖는 질화물계 반도체로 형성될 것이 요구된다. 예를 들어, 300nm 이하의 피크 파장을 갖는 광이 제2형 반도체층(123)에서 흡수되는 것을 최소화하려면, 제2형 반도체층(123)은 40% 이상의 Al 조성비를 갖는 질화물계 반도체로 형성하는 것이 바람직하다. 그런데 Al 조성비가 높은 질화물계 반도체층은 제2 전극(150)과의 접촉 특성이 좋지 않아, 자외선 발광 소자의 전기적 특성을 떨어뜨려 결과적으로 발광 효율을 저하시킨다. 따라서, 제2형 반도체층(123)에 자외선 광이 일정 비율 흡수되는 것을 고려하더라도, 제2형 반도체층(123)은 약 3.4eV의 밴드갭 에너지를 갖는 p-GaN으로 형성하여 전기적 특성을 향상시키는 경우에 더 높은 발광 효율을 갖는 자외선 발광 소자가 구현될 수 있다.
실시예들에 따르면, 도 16의 확대도에 도시된 바와 같이, 메사(120m)에 홀(120h)을 형성하여, 활성층(122)에서 방출된 광(L)이 제2형 반도체층(123)을 완전히 통과하지 않고 광 반사성 절연층(130)에 의해 반사된다. 이에 따라, 광(L)이 제2형 반도체층(123)을 통과하는 경로의 길이를 감소시킴으로써, 광(L)이 제2형 반도체층(123)에 흡수되어 손실되는 비율을 감소시킨다. 따라서 자외선 발광 소자의 발광 효율을 향상시킬 수 있다. 특히, 상대적으로 피크 파장이 짧은 자외선 광의 경우 3.0eV 내지 4.0eV의 밴드갭 에너지를 갖는 제2형 반도체층(123)에 흡수되는 비율이 높으므로, 본 실시예에 따르면, 약 300nm 이하의 피크 파장을 갖는 광을 방출하는 자외선 발광 소자의 발광 효율을 더욱 향상시킬 수 있다.
그뿐만 아니라, 상기 자외선 발광 소자는 상대적으로 작은 폭을 갖는 부분, 즉, 제2 부분(120m2)을 포함하는 메사(120m)를 포함한다. 이때, 제2 부분(120m2)은 제2 부분(120m2)의 폭에 수직하는 방향으로 기다랗게 연장되는 형상의 홀(120h2)(벡터선 χ의 방향을 따라 연장되는)을 포함할 수 있다. 제2 부분(120m2)은 제1 부분(120m1)의 사이에 위치하여, 제2 부분(120m2)에 전류가 더욱 집중될 수 있고, 이러한 제2 부분(120m2)에서 발광이 강하게 이루어질 확률이 높다. 따라서, 제2 부분(120m2)의 폭에 수직하는 방향으로 연장되는 홀(120h2)을 형성하고, 상기 홀(120h2)을 덮는 광 반사성 절연층(130)을 형성함으로써, 제2 부분(120m2)의 제2형 반도체층(123)에 흡수되는 광의 비율을 감소시키고 제2 부분(120m2)의 측면으로 광이 더욱 용이하게 방출될 수 있도록 유도할 수 있다. 이에 따라, 자외선 발광 소자의 발광 효율을 더욱 향상시킬 수 있다.
실험예
도 14 내지 도 17에 도시된 바와 같은 자외선 발광 소자(실험예 1), 도 18에 도시된 바와 같은 자외선 발광 소자(실험예 2) 및 홀을 포함하지 않는 메사를 갖는 자외선 발광 소자(비교예)를 준비하고, 발광 파워 및 전기적 특성을 비교하였다. 비교예의 자외선 발광 소자는 홀을 포함하지 않는 점을 제외하고, 도 14 내지 도 17에 도시된 바와 같은 자외선 발광 소자와 대체로 유사한 구조를 갖는다. 실험예 1, 실험예 2 및 비교예에 따른 자외선 발광 소자들의 특성 및 실험 결과를 아래 표 2에 도시하였다.
　 광 반사성 절연층의 면적(㎛2) 발광 면적 (활성층의 면적)(㎛2) 전류 밀도(A/㎠) 순방향 전압 (Vf) (@20mA) 발광 파워 (Po)(@20mA)
Vf 비율 Po 비율
비교예 　 38380 52.11 6.486 　 2.1439 　
실시예 1 3490 38494 51.96 6.432 -0.833% 2.2593 5.383%
실시예 2 3168 38360 52.14 6.454 -0.493% 2.2349 4.245%
표 2에 나타난 바와 같이, 실시예 1, 2 및 비교예는 대체로 동일한 발광 면적을 가지면서도, 실험예 1 및 실험예 2는 비교예에 비해 순방향 전압이 감소되고, 발광 파워가 증가한 것을 알 수 있다. 이로부터 실시예들에 따르면, 전기적 특성 및 발광 효율이 향상된 자외선 발광 소자가 제공될 수 있다.
도 20은 본 발명의 실시예들에 따른 발광소자를 이용하여 제조된 발광소자 패키지를 도시한 사시도이다. 여기서, 발광소자는 제1 내지 제3 실시예에 따른 발광소자를 모두 포함할 수 있다.
도 20을 참고하면, 본 발명의 실시예에 따른 발광소자 패키지(1000)는, 패키지 몸체(1100), 패키지 몸체(1100)에 실장되는 발광소자(100)를 포함할 수 있다.
패키지 몸체(1100)의 일측 표면에는 발광소자(100) 주위에 경사면(1111)이 형성되도록 하측으로 캐비티(1110)가 함몰 형성될 수 있다. 경사면(1111)은 발광소자 패키지의 광 추출 효율을 높일 수 있다.
패키지 몸체(1100)는 절연부(1400)에 의해 제1전극부(1200)와 제2전극부(1300)로 구획되어 전기적으로 서로 분리될 수 있다.
패키지 몸체(1100)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다, 예컨대, 발광소자(100)가 자외선 광을 방출할 경우 방열 특성을 향상시키기 위해 패키지 몸체(1100)는 알루미늄 재질로 구현될 수 있다. 따라서, 제1전극부(1200) 및 제2전극부(1300)는 발광소자(100)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 발광소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수 있다.
발광소자(100)는 금속와이어 등의 연결부재(1600)를 매개로 제1전극부(1200)와 제2전극부(1300)에 전기적으로 연결되어 전원을 제공받을 수 있다.
발광소자(100)는 서브마운트에 실장된 상태에서, 패키지 몸체(1100)의 캐비티(1110)에 탑재될 수 있으며, 제1전극층(1200) 및 제2전극층(1300)과 금속와이어에 의해 전기적으로 연결될 수 있다. 도면부호 (1500)은 제너다이오드(Zener diode)로서, 정전압 다이오드로 칭할 수도 있다.
제1 실시예, 제2 실시예 및 제3 실시예들 각각이 포함하는 기술적 특징들은 다른 실시예들에서 대해 저촉되지 않은 범위 내에서 채용될 수 있다. 예를 들어, 제2 실시예의 기판(110)이 포함하는 스크라이브 라인(111) 및 내부 가공라인(112)에 대한 특징들은 제1 실시예 및 제3 실시예의 기판(110)에 채용될 수 있다.
이상에서, 본 발명의 다양한 실시예들에 대하여 설명하였지만, 상술한 다양한 실시예들 및 특징들에 본 발명이 한정되는 것은 아니고, 본 발명의 특허청구범위에 의한 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변형과 변경이 가능하다.

Claims (37)

  1. 제1면 및 제1면에 대향하는 제2면을 갖는 기판;
    상기 기판의 제1면에 형성되며, 제1형 반도체층, 자외선 광을 방출하는 활성층 및 제2형 반도체층을 구비한 발광 구조체를 포함하며, 상기 기판의 면적/발광 구조체의 발광면적 ≤ 6.5인 자외선 발광소자.
  2. 제1항에 있어서,
    상기 기판의 두께는 200㎛~400㎛인 자외선 발광소자.
  3. 제1항에 있어서,
    상기 기판의 면적은 350㎛*410㎛~550㎛*550㎛인 자외선 발광소자.
  4. 제1항에 있어서,
    상기 기판은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge 및 AlN로 이루어지는 그룹으로부터 선택된 적어도 하나의 기판인 자외선 발광소자.
  5. 제1항에 있어서,
    상기 기판의 제2면 또는 측면에 복수의 개질영역을 포함하는 자외선 발광소자.
  6. 제1항에 있어서,
    상기 발광 구조체의 발광면적은 35,000㎛2~40,000㎛2인 자외선 발광소자.
  7. 제1항에 있어서,
    상기 발광 구조체의 발광면적은 상기 활성층의 면적인 자외선 발광소자.
  8. 제1항에 있어서,
    상기 제1형 반도체층 상에 형성되는 제1 컨택전극을 더 포함하며, 상기 제1 컨택전극은 반사물질을 포함하는 자외선 발광소자.
  9. 제1항에 있어서,
    상기 발광소자가 플립 칩 형태로 본딩되는 서브마운트를 더 포함하는 자외선 발광소자.
  10. 제1면 및 제1면에 대향하는 제2면을 가지며, 내부에는 적어도 하나 이상의 내부가공라인이 형성된 기판;
    상기 기판의 제1면에 구비되며, 자외선 광을 방출하는 발광 구조체;
    상기 기판의 제1면에 형성되며, 상기 발광 구조체와 이웃하는 발광 구조체 사이에 배치되는 스크라이브 라인을 포함하는 자외선 발광소자.
  11. 제10항에 있어서,
    상기 내부가공라인은 3개 이상 구비되는 자외선 발광소자.
  12. 제11항에 있어서,
    상기 각각의 내부가공라인은 평행하게 이격 형성되는 자외선 발광소자.
  13. 제10항에 있어서,
    상기 내부가공라인은 펄스 레이저의 조사에 의해 형성되는 자외선 발광소자.
  14. 제10항에 있어서,
    상기 스크라이브 라인은 V형 그루브를 포함하는 자외선 발광소자.
  15. 제14항에 있어서,
    상기 스크라이브 라인은 레이저 조사에 의해 형성되는 자외선 발광소자.
  16. 제10항에 있어서,
    상기 기판의 두께는 200㎛~400㎛인 자외선 발광소자.
  17. 제10항에 있어서,
    상기 발광 구조체는 제1형 반도체층, 활성층, 제2형 반도체층을 포함하며, 상기 제1형 반도체층 상에는 반사물질을 구비한 제1컨택전극이 형성되는 자외선 발광소자.
  18. 제1형 반도체층;
    상기 제1형 반도체층 상에 위치하며, 자외선 광을 방출하는 활성층 및 상기 활성층 상에 위치하는 제2형 반도체층을 포함하고, 상기 활성층 및 제2형 반도체층을 관통하여 상기 제1형 반도체층을 부분적으로 노출시키는 적어도 하나의 홀을 포함하는 메사;
    상기 홀의 표면을 적어도 부분적으로 덮으며, 분포 브래그 반사기를 포함하는 광 반사성 절연층;
    상기 제1 형 반도체층과 전기적으로 연결된 제1 전극; 및
    상기 메사 상에 위치하고, 상기 광 반사성 절연층을 덮으며, 상기 제2형 반도체층과 전기적으로 연결된 제2 전극을 포함하고,
    상기 메사는, 상기 메사의 평면을 기준으로,
    제1 폭을 갖는 제1 부분; 및
    상기 제1 폭보다 작은 제2 폭을 갖는 제2 부분을 포함하고,
    상기 제2 부분은 상기 홀의 적어도 일부분을 포함하는 자외선 발광소자.
  19. 청구항 18에 있어서,
    상기 제2 부분에 포함된 홀은 상기 제2 폭에 대해 수직인 방향으로 연장되는 기다란 형상을 갖는 자외선 발광소자.
  20. 청구항 18에 있어서,
    상기 메사는, 적어도 두 개의 상기 제1 부분을 포함하고,
    상기 제2 부분은 상기 두 개의 제1 부분의 사이에 위치하는 자외선 발광소자.
  21. 청구항 20에 있어서,
    상기 메사는 H형상의 평면 형상을 갖는 자외선 발광소자.
  22. 청구항 21에 있어서,
    상기 홀은 H형상의 평면 형상을 갖는 자외선 발광소자.
  23. 청구항 18에 있어서,
    상기 메사는 복수의 홀을 포함하며, 상기 복수의 홀들 중 적어도 하나는 상기 제2 부분에 포함되고,
    상기 제2 부분에 포함된 적어도 하나의 홀은 상기 제2 폭에 대해 수직인 방향으로 연장되는 기다란 형상을 갖는 자외선 발광소자.
  24. 청구항 18에 있어서,
    상기 광 반사성 절연층은 상기 홀 주변의 메사의 상면을 더 덮는 자외선 발광소자.
  25. 청구항 18에 있어서,
    상기 홀에 노출된 제1형 반도체층의 표면은 상기 광 반사성 절연층에 의해 상기 제2 전극과 이격되어 전기적으로 절연된 자외선 발광소자.
  26. 청구항 18에 있어서,
    상기 광 반사성 절연층의 분포 브래그 반사기는, ZrO2층 및 SiO2층의 반복 적층 구조를 포함하는 자외선 발광소자.
  27. 청구항 26에 있어서,
    상기 광 반사성 절연층은 상기 분포 브래그 반사기의 아래에 위치하며, 상기 분포 브래그 반사기의 ZrO2층 및 SiO2층보다 두꺼운 두께를 갖는 SiO2로 형성된 계면층을 더 포함하는 발광소자.
  28. 청구항 18에 있어서,
    상기 광 반사성 절연층은,
    상대적으로 장파장의 광을 반사시키는 제1 분포 브래그 반사기; 및
    상기 제1 분포 브래그 반사기 상에 위치하며, 상대적으로 단파장의 광을 반사시키는 제2 분포 브래그 반사기를 포함하는 자외선 발광소자.
  29. 청구항 18에 있어서,
    상기 제2형 반도체층은 3.0eV내지 4.0eV의 밴드갭 에너지를 갖는 질화물계 반도체를 포함하는 자외선 발광소자.
  30. 청구항 29에 있어서,
    상기 제2형 반도체층은 P-GaN을 포함하는 자외선 발광소자.
  31. 청구항 29에 있어서,
    상기 활성층으로부터 방출되는 광의 피크 파장은 300nm 이하인 자외선 발광소자.
  32. 청구항 18에 있어서,
    상기 제1 전극은 상기 제1형 반도체층의 상면의 50% 이상을 덮는 자외선 발광소자.
  33. 청구항 18에 있어서,
    상기 제1 전극 및 제2 전극을 덮되, 상기 제1 전극 및 제2 전극을 각각 부분적으로 노출시키는 제1 개구부 및 제2 개구부를 포함하는 패시베이션층을 더 포함하는 자외선 발광소자.
  34. 청구항 33에 있어서,
    상기 패시베이션층 상에 위치하며, 상기 제1 개구부를 통해 상기 제1 전극과 전기적으로 연결된 제1 범프전극 및 상기 제2 개구부를 통해 상기 제2 전극과 전기적으로 연결된 제2 범프전극을 더 포함하는 자외선 발광소자.
  35. 제1형 반도체층;
    상기 제1형 반도체층 상에 위치하며, 자외선 광을 방출하는 활성층 및 상기 활성층 상에 위치하는 제2형 반도체층을 포함하고, 상기 활성층 및 제2형 반도체층을 관통하여 상기 제1형 반도체층을 부분적으로 노출시키는 적어도 하나의 홀을 포함하는 메사;
    상기 홀의 표면을 적어도 부분적으로 덮으며, 분포 브래그 반사기를 포함하는 광 반사성 절연층;
    상기 메사 상에 위치하고, 상기 광 반사성 절연층을 덮으며, 상기 제2형 반도체층과 전기적으로 연결된 제2 전극을 포함하고,
    상기 메사는, 상기 메사의 평면을 기준으로,
    임의의 방향을 갖는 벡터선인 x선에 대하여 수직 방향으로의 폭이 제1 폭인 제1 부분; 및
    상기 x선에 대하여 수직 방향으로의 폭이 제2 폭인 제2 부분을 포함하고,
    상기 제1 폭은 상기 제2 폭보다 크며, 상기 제2 부분은 상기 홀의 적어도 일부분을 포함하고,
    상기 제2 부분에 포함된 홀은 상기 x선의 방향을 따라 연장되는 기다란 형상을 갖는 자외선 발광소자.
  36. 청구항 35에 있어서,
    상기 제2 전극은 제2 컨택전극 및 상기 제2 컨택전극을 덮는 제2 패드전극을 포함하는 자외선 발광소자.
  37. 청구항 35에 있어서,
    상기 분포 브래그 반사기는, ZrO2층 및 SiO2층의 반복 적층 구조를 포함하는 자외선 발광소자.
PCT/KR2016/012460 2015-11-05 2016-11-01 자외선 발광 소자 및 그것을 제조하는 방법 WO2017078368A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/971,974 US20180261723A1 (en) 2015-11-05 2018-05-04 Ultraviolet light emitting device and method for manufacturing same

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR10-2015-0154886 2015-11-05
KR1020150154886A KR20170052854A (ko) 2015-11-05 2015-11-05 자외선 발광 소자
KR1020150181169A KR20170072687A (ko) 2015-12-17 2015-12-17 자외선 발광소자
KR1020150181176A KR20170072692A (ko) 2015-12-17 2015-12-17 자외선 발광소자 및 그 제조방법
KR10-2015-0181176 2015-12-17
KR10-2015-0181169 2015-12-17

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/971,974 Continuation US20180261723A1 (en) 2015-11-05 2018-05-04 Ultraviolet light emitting device and method for manufacturing same

Publications (1)

Publication Number Publication Date
WO2017078368A1 true WO2017078368A1 (ko) 2017-05-11

Family

ID=58662155

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2016/012460 WO2017078368A1 (ko) 2015-11-05 2016-11-01 자외선 발광 소자 및 그것을 제조하는 방법

Country Status (3)

Country Link
US (1) US20180261723A1 (ko)
TW (1) TWI613836B (ko)
WO (1) WO2017078368A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3447808A1 (en) * 2017-08-25 2019-02-27 Lg Innotek Co. Ltd Semiconductor device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9847457B2 (en) * 2013-07-29 2017-12-19 Seoul Viosys Co., Ltd. Light emitting diode, method of fabricating the same and LED module having the same
US11335842B2 (en) * 2018-02-14 2022-05-17 Maven Optronics Co., Ltd. Chip-scale packaging light-emitting device with electrode polarity identifier and method of manufacturing the same
KR20210140956A (ko) * 2020-05-14 2021-11-23 엘지전자 주식회사 반도체 발광소자의 지능형 조립전사 통합장치
CN114725262A (zh) * 2021-11-26 2022-07-08 泉州三安半导体科技有限公司 一种发光二极管芯片、发光装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110163335A1 (en) * 2006-08-18 2011-07-07 Yuriy Bilenko Shaped contact layer for light emitting heterostructure
JP5556657B2 (ja) * 2008-05-14 2014-07-23 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
KR20150054444A (ko) * 2013-11-12 2015-05-20 주식회사 세미콘라이트 반도체 발광소자
KR20150107400A (ko) * 2014-03-14 2015-09-23 서울바이오시스 주식회사 발광 다이오드
KR20150112237A (ko) * 2014-03-27 2015-10-07 서울바이오시스 주식회사 발광 소자의 제조 방법 및 그것에 의해 제조된 발광 소자

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6765237B1 (en) * 2003-01-15 2004-07-20 Gelcore, Llc White light emitting device based on UV LED and phosphor blend
US7008861B2 (en) * 2003-12-11 2006-03-07 Cree, Inc. Semiconductor substrate assemblies and methods for preparing and dicing the same
WO2005091389A1 (en) * 2004-03-19 2005-09-29 Showa Denko K.K. Compound semiconductor light-emitting device and production method thereof
KR20080030404A (ko) * 2006-09-30 2008-04-04 서울옵토디바이스주식회사 발광 다이오드 칩 제조방법
JP4326014B2 (ja) * 2006-12-15 2009-09-02 株式会社伸光製作所 回路基板とその製造方法
WO2010098186A1 (ja) * 2009-02-25 2010-09-02 日亜化学工業株式会社 半導体素子の製造方法
JP2011129765A (ja) * 2009-12-18 2011-06-30 Showa Denko Kk 半導体発光素子の製造方法
EP2689458B8 (en) * 2011-03-25 2018-08-29 Lumileds Holding B.V. Patterned uv sensitive silicone-phosphor layer over leds, and method for fabricating the same
KR101789825B1 (ko) * 2011-04-20 2017-11-20 엘지이노텍 주식회사 자외선 발광 다이오드를 이용한 발광소자 패키지
KR102184381B1 (ko) * 2014-03-21 2020-11-30 서울반도체 주식회사 자외선 발광 다이오드를 이용한 발광 소자 및 이를 포함하는 조명장치
US10177113B2 (en) * 2016-08-18 2019-01-08 Genesis Photonics Inc. Method of mass transferring electronic device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110163335A1 (en) * 2006-08-18 2011-07-07 Yuriy Bilenko Shaped contact layer for light emitting heterostructure
JP5556657B2 (ja) * 2008-05-14 2014-07-23 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
KR20150054444A (ko) * 2013-11-12 2015-05-20 주식회사 세미콘라이트 반도체 발광소자
KR20150107400A (ko) * 2014-03-14 2015-09-23 서울바이오시스 주식회사 발광 다이오드
KR20150112237A (ko) * 2014-03-27 2015-10-07 서울바이오시스 주식회사 발광 소자의 제조 방법 및 그것에 의해 제조된 발광 소자

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3447808A1 (en) * 2017-08-25 2019-02-27 Lg Innotek Co. Ltd Semiconductor device
KR20190022110A (ko) * 2017-08-25 2019-03-06 엘지이노텍 주식회사 반도체 소자
JP2019041109A (ja) * 2017-08-25 2019-03-14 エルジー イノテック カンパニー リミテッド 半導体素子
US10734550B2 (en) 2017-08-25 2020-08-04 Lg Innotek Co., Ltd. Semiconductor device
KR102410809B1 (ko) 2017-08-25 2022-06-20 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
JP7209331B2 (ja) 2017-08-25 2023-01-20 スージョウ レキン セミコンダクター カンパニー リミテッド 半導体素子

Also Published As

Publication number Publication date
TWI613836B (zh) 2018-02-01
TW201717422A (zh) 2017-05-16
US20180261723A1 (en) 2018-09-13

Similar Documents

Publication Publication Date Title
WO2017078368A1 (ko) 자외선 발광 소자 및 그것을 제조하는 방법
WO2011145794A1 (ko) 파장변환층을 갖는 발광 다이오드 칩과 그 제조 방법, 및 그것을 포함하는 패키지 및 그 제조 방법
WO2014088201A1 (ko) 발광 다이오드 및 그것의 어플리케이션
WO2016064134A2 (en) Light emitting device and method of fabricating the same
WO2013089459A1 (en) Semiconductor device and method of fabricating the same
WO2009128669A2 (ko) 발광 소자 및 그 제조방법
WO2014014298A1 (ko) 반도체 발광소자의 제조 방법
WO2014098510A1 (en) Light emitting diode and method of fabricating the same
WO2015186972A1 (ko) 반도체 발광소자 및 이의 제조방법
WO2014014299A2 (ko) 반도체 발광소자
WO2009148253A2 (ko) 반도체 발광소자 제조용 지지기판 및 상기 지지기판을 이용한 반도체 발광소자
KR20080065666A (ko) 질화물 반도체 발광 소자 및 질화물 반도체 발광 소자 제조방법
WO2015156588A1 (ko) 발광소자 및 조명시스템
WO2017119743A1 (ko) 반도체 발광소자
WO2017039208A1 (ko) Zno 투명 전극을 갖는 발광 소자 및 그것을 제조하는 방법
WO2019124843A1 (ko) 칩 스케일 패키지 발광 다이오드
WO2013183888A1 (ko) 발광소자
WO2010038976A2 (en) Semiconductor light emitting device and method of manufacturing the same
WO2016018109A1 (ko) 발광 다이오드
WO2017034212A1 (ko) 발광소자 및 이를 구비한 발광 소자 패키지
WO2016209015A1 (ko) 자외선 발광소자, 발광소자 패키지 및 조명장치
WO2017034356A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2020013563A1 (ko) 발광 소자 및 이의 제조 방법
WO2015030391A1 (ko) 발광 소자
WO2020071810A1 (ko) 발광 소자

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16862384

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16862384

Country of ref document: EP

Kind code of ref document: A1