WO2017030050A1 - 配線パターンの製造方法、導電膜の製造方法、及びトランジスタの製造方法 - Google Patents

配線パターンの製造方法、導電膜の製造方法、及びトランジスタの製造方法 Download PDF

Info

Publication number
WO2017030050A1
WO2017030050A1 PCT/JP2016/073459 JP2016073459W WO2017030050A1 WO 2017030050 A1 WO2017030050 A1 WO 2017030050A1 JP 2016073459 W JP2016073459 W JP 2016073459W WO 2017030050 A1 WO2017030050 A1 WO 2017030050A1
Authority
WO
WIPO (PCT)
Prior art keywords
manufacturing
wiring pattern
layer
plating
substrate
Prior art date
Application number
PCT/JP2016/073459
Other languages
English (en)
French (fr)
Inventor
翔平 小泉
雄介 川上
Original Assignee
株式会社ニコン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ニコン filed Critical 株式会社ニコン
Priority to CN201680036188.2A priority Critical patent/CN107709609B/zh
Priority to KR1020187000186A priority patent/KR20180041655A/ko
Priority to JP2017535498A priority patent/JPWO2017030050A1/ja
Publication of WO2017030050A1 publication Critical patent/WO2017030050A1/ja
Priority to US15/895,626 priority patent/US20180171482A1/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/1608—Process or apparatus coating on selected surface areas by direct patterning from pretreatment step, i.e. selective pre-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1655—Process features
    • C23C18/1662—Use of incorporated material in the solution or dispersion, e.g. particles, whiskers, wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1689—After-treatment
    • C23C18/1692—Heat-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1803—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
    • C23C18/1824—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by chemical pretreatment
    • C23C18/1837—Multistep pretreatment
    • C23C18/1841—Multistep pretreatment with use of metal first
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/2006—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/2006—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30
    • C23C18/2046—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment
    • C23C18/2073—Multistep pretreatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/2006—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30
    • C23C18/2046—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment
    • C23C18/2073—Multistep pretreatment
    • C23C18/2086—Multistep pretreatment with use of organic or inorganic compounds other than metals, first
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/28—Sensitising or activating
    • C23C18/30—Activating or accelerating or sensitising with palladium or other noble metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/486—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions

Definitions

  • the present invention relates to a method for manufacturing a wiring pattern, a method for manufacturing a conductive film, and a method for manufacturing a transistor.
  • the present invention claims the priority of Japanese Patent Application No. 2015-161699 filed on August 19, 2015, and for the designated countries where weaving by reference is allowed, the contents described in the application are as follows: Is incorporated into this application by reference.
  • Patent Document 1 A method of using electroless plating when manufacturing a wiring pattern is known (for example, Patent Document 1).
  • the conventional method uses a resist material and forms a wiring pattern by a lift-off process, the wiring material formed on the resist to be removed is discarded together with the resist.
  • An object of the present invention is to provide a technique for obtaining a wiring pattern by electroless plating without using a lift-off process.
  • An aspect of the present invention is a method for manufacturing a wiring pattern, wherein a base layer forming step for forming a base layer including a catalyst for electroless plating and a resin, and surface layer removal for removing at least a part of the surface layer of the base layer And a plating layer forming step of forming a plating layer on the base layer on which the surface layer removing step has been performed by performing electroless plating.
  • Another aspect of the present invention is a method for manufacturing a conductive film, which is manufactured by the above-described method for manufacturing a wiring pattern.
  • Another embodiment of the present invention is a method for manufacturing a transistor including a gate electrode, a source electrode, a drain electrode, a semiconductor layer, and a gate insulating layer, the gate electrode, the source electrode, At least one of the drain electrodes is manufactured by the above-described wiring pattern manufacturing method.
  • FIG. 2 is a diagram showing an optical microscope image of a plating underlayer in Example 1.
  • FIG. 2 is a diagram showing an optical microscope image of a plated wiring portion in Example 1.
  • FIG. It is a figure which shows the optical microscope image of the plating wiring part in the comparative example 1.
  • FIG. It is a figure which shows the optical microscope image of the board
  • FIG. It is a figure which shows the board
  • FIG. 10 is a diagram showing evaluation of transistor characteristics in Example 3.
  • FIG. 1 is a cross-sectional view for explaining an example of a method of manufacturing a wiring pattern according to the first embodiment.
  • the substrate 1 is prepared.
  • a generally used substrate material can be used.
  • glass polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyethersulfone (PES), polyetherimide, polyetheretherketone, polyphenylene sulfide, polyarylate, polyimide, polycarbonate (PC), cellulose triacetate (TAC) ), Cellulose acetate propionate (CAP), and the like.
  • a plating base layer solution 11A is prepared.
  • the plating underlayer solution 11A is a solution in which a precursor of a photosensitive resin and metal particles that are a catalyst for electroless plating are dispersed in a solvent.
  • the electroless plating catalyst includes, for example, at least one of palladium, copper, nickel, iron, platinum, silver, ruthenium, rhodium, and the like.
  • the average particle diameter of the electroless plating catalyst can be, for example, 10 nm or less.
  • the average particle diameter is a value that can be determined by employing a volume average particle diameter, area average particle diameter, cumulative median diameter (Median diameter), etc., using a known method such as a dynamic light scattering method as a measurement principle. It is.
  • the resin used for the plating underlayer solution 11A is not limited to the photosensitive resin as long as it is cured under predetermined conditions.
  • a thermosetting resin may be used.
  • the case where a photosensitive resin is used will be described.
  • the plating base layer solution 11A is applied to the substrate 1.
  • a coating method a generally known method such as spin coating, dip coating, spray coating, roll coating, die coating, brush coating, flexographic printing, screen printing, or the like can be used.
  • coating the plating foundation layer solution 11A you may irradiate the board
  • the plating base layer solution 11A is irradiated with ultraviolet rays 22 through a mask 21 formed so that the plating base layer solution 11A is cured in a desired wiring pattern shape. Since the plating underlayer solution 11A contains a photosensitive resin, the portion irradiated with the ultraviolet rays 22 is cured by exposure.
  • the photosensitive resin used for the plating underlayer solution 11A is not limited to the negative type and the positive type, and when the positive type is used, the solubility of the exposed portion in the developer increases.
  • the plating base layer solution 11A which is partially cured, is brought into contact with the developer, thereby removing the uncured portion and obtaining the plating base layer 11B.
  • the developer water, an organic solvent, or the like can be used.
  • the removed underlayer solution can be used again as an underlayer solution by appropriately adjusting the concentration of the solution using an evaporator or the like.
  • the surface layer is a region including the surface of the plating base layer 11B.
  • the surface of the plating base layer 11B is irradiated with plasma 23 using oxygen as a reaction gas.
  • a part of the resin near the surface of the plating base layer 11B is removed.
  • the surface of the plating base layer 11B is washed by means such as water washing as necessary.
  • the electroless plating layer 12 is formed on the plating base layer 11B to form wiring.
  • the substrate 1 is immersed in an electroless plating solution such as nickel phosphorus, copper, or tin, thereby depositing a plating metal on the surface of the electroless plating catalyst in the plating base layer 11B.
  • a wiring pattern suitable for a conductive film or a transistor can be obtained.
  • the deposition property of plating is improved. Further, this step also has an effect of removing a residue after the development of the plating base layer solution 11A or the plating base layer 11B. Therefore, the selectivity of plating is improved, and the wiring patterning can be performed more reliably.
  • a layer for changing the wettability of the surface of the substrate 1 may be provided on the substrate 1 in advance before applying the plating foundation layer solution 11A.
  • the plating underlayer solution water is used as a developer for removing uncured portions after the resin is cured in a predetermined pattern.
  • a hydrophilic film is provided in advance as a layer for changing the wettability, the permeability between the residue and the substrate increases with respect to the developer, and the residue is easily peeled off from the substrate. To be done. What is necessary is just to determine the material of the layer which changes wettability suitably according to the board
  • a wiring pattern can be formed by electroless plating without using a lift-off process, and the wiring material to be discarded can be reduced. Further, since the wiring pattern can be formed by a wet process, a large vacuum equipment used in a dry process such as vacuum deposition or sputtering is not required. Further, since a high-temperature process is not required, a wiring pattern can be suitably formed even on a substrate made of a resin having a low softening point. Note that the wiring formed in this embodiment can be used as a gate electrode of a transistor.
  • a method for manufacturing a transistor after forming a gate electrode in this embodiment will be described with reference to FIGS.
  • FIG. 2 is a cross-sectional view (No. 1) for explaining an example of the method of manufacturing a transistor according to the second embodiment.
  • FIG. 3 is a cross-sectional view (No. 2) for explaining an example of the method for manufacturing the transistor according to the second embodiment. This figure explains the manufacturing process of the transistor after obtaining the gate electrode in the wiring pattern manufacturing method of the first embodiment shown in FIG.
  • the insulator layer solution 13 ⁇ / b> A is applied on the substrate 1.
  • a solution such as an ultraviolet curable acrylic resin, an ultraviolet curable epoxy resin, an ultraviolet curable en-thiol resin, and an ultraviolet curable silicone resin can be used.
  • the material used for the insulator layer is not limited to the ultraviolet curable resin material as long as it is a material that is cured under certain conditions and has an insulating property.
  • a thermosetting resin material may be used instead of the ultraviolet curable resin material, but in this embodiment, a case where an ultraviolet curable resin material is used will be described.
  • the insulating layer solution 13A is irradiated with ultraviolet rays 22 through the mask 21 to cure the insulating layer solution 13A into a desired shape.
  • the uncured portion of the insulator layer is removed.
  • the uncured insulator layer solution 13A is removed, and an insulator layer 13B formed in a desired pattern is obtained.
  • the insulator layer 13B formed in a desired pattern can be obtained by applying heat to a predetermined portion.
  • the plating underlayer solution 14A is applied over the insulator layer 13B.
  • a patterned plating base layer 14B is formed in the same manner as in the (first step) to (fourth step).
  • (13th step) wiring is formed so as to overlap the plating base layer 14B.
  • the plating metal is deposited on the surface of the electroless plating catalyst in the plating base layer 11B to obtain a metal wiring.
  • the metal wiring is immersed in a displacement gold plating bath, and gold is replaced and deposited on the surface of the metal wiring.
  • the surface of the metal wiring is covered with gold having a desired thickness by immersing the metal wiring in a reduced gold plating bath.
  • the metal wiring obtained in this step can be used as the source electrode 16 and the drain electrode 17.
  • the material covering the metal wiring is not limited to gold, but a metal material having a work function suitable for the HOMO / LUMO level of the material used as a semiconductor is used.
  • a semiconductor material having a high HOMO level such as pentacene is used, it is desirable to coat the metal wiring with gold.
  • the technique for obtaining metal wiring by laminating metals is described in International Publication No. WO2013 / 024734, which is an application filed by the present applicant, and thus description thereof is omitted.
  • a solution 15 A containing a semiconductor material is applied between the source electrode 16 and the drain electrode 17.
  • the semiconductor material include soluble semiconductors such as TIPS pentacene (6,13-Bis (triisopropylsilylethynyl) pentacene), organic semiconductors such as P3HT (poly (3-hexylthiophene-2,5-diyl)), zinc oxide ( Inorganic semiconductors such as ZnO), IGZO, and carbon nanotubes can be used.
  • soluble semiconductors such as TIPS pentacene (6,13-Bis (triisopropylsilylethynyl) pentacene)
  • organic semiconductors such as P3HT (poly (3-hexylthiophene-2,5-diyl)
  • zinc oxide Inorganic semiconductors such as ZnO
  • IGZO Inorganic semiconductors
  • carbon nanotubes can be used.
  • the solvent in the solution 15A containing the semiconductor material is evaporated to obtain the organic semiconductor layer 15B.
  • the substrate may be placed at room temperature for a predetermined time and the organic semiconductor layer 15B may be obtained by natural drying, or the organic solvent may be evaporated by heating to obtain the organic semiconductor layer 15B.
  • the organic semiconductor layer 15B is formed by a wet method, but the formation method of the organic semiconductor layer 15B is not limited to this, and for example, a sublimation method or a transfer method may be used.
  • the substrate 1 when the substrate 1 is heated, the substrate 1 is heated to a temperature below the softening point. Desirably, heating is performed at a temperature of 120 ° C. or lower.
  • the softening point refers to a temperature at which the substrate 1 softens and begins to deform when the substrate 1 is heated.
  • the softening point can be determined by a test method according to JIS K7207 (Method A).
  • the upper limit of the heating temperature is the softening point of the substrate 1 in any of the above-described steps.
  • the electrode of the transistor can be formed by electroless plating without using the lift-off process, and the discarded wiring material can be reduced.
  • the wiring pattern can be manufactured by the so-called Roll-to-Roll method in which the wiring pattern is continuously manufactured on the substrate 1 formed in a roll shape, and simplification of the manufacturing process can be expected.
  • FIG. 4 is a diagram illustrating an example of a transistor according to the third embodiment.
  • a so-called bottom contact type transistor in which the source electrode 16 and the drain electrode 17 are formed below the organic semiconductor layer 15B is manufactured.
  • a so-called top contact type transistor is manufactured by forming the source electrode 16 and the drain electrode 17 on the organic semiconductor layer 15B.
  • the organic semiconductor solution 15A is applied to the insulator layer 13B so as to obtain the organic semiconductor layer 15B.
  • the plating base layer solution 14A is applied over the organic semiconductor layer 15B, and the plating base layer solution 14A is selectively cured using the mask 21 to obtain the plating base layer 11B.
  • the plating base layer solution 14A used here it is preferable to use a base layer solution using a water-soluble photosensitive resin so as not to apply a load to the organic semiconductor layer 15B.
  • At least a part of the resin in the plating base layer 11B is removed by a method such as irradiation with plasma 23. Thereafter, a plating metal is deposited on the surface of the electroless plating catalyst in the plating base layer 11B to obtain a metal wiring.
  • a more suitable wiring pattern can be obtained when used for a conductive film or a transistor.
  • a fourth embodiment will be described.
  • a manufacturing process of a so-called bottom gate transistor in which a gate electrode is formed below the source electrode 16 and the drain electrode 17 has been described.
  • a manufacturing process of a so-called top-gate transistor in which a gate electrode is formed on the source electrode 16 and the drain electrode 17 using the same material as in the second and third embodiments will be described with reference to FIGS. 7 for explanation.
  • FIG. 5 is a cross-sectional view for explaining an example of a transistor manufacturing method according to the fourth embodiment (part 1)
  • FIG. 6 is an example of a transistor manufacturing method according to the fourth embodiment.
  • Sectional drawing (No. 2) and FIG. 7 are sectional views (No. 3) for explaining an example of the method of manufacturing a transistor according to the fourth embodiment.
  • a wiring pattern is formed in the same manner as (first step) to (fifth step) in the first embodiment.
  • two electrodes are formed on the substrate 1 shown in FIG. 5 (fifth step).
  • the plating base layer solution 11A is selectively cured so that the plating base layer 11B becomes a base film for forming the source electrode 16 and the drain electrode 17. Thereafter, electroless plating is performed to form a wiring on the plating base layer 11B, whereby the source electrode 16 and the drain electrode 17 are obtained.
  • the source electrode 16 and the drain electrode 17 may be a metal wiring covered with gold.
  • the insulator layer solution 13A applied in the eighth step is irradiated with ultraviolet rays and cured to obtain the insulator layer 13B.
  • an example in which the entire surface of the applied insulator layer solution 13A is irradiated with ultraviolet rays has been described, but a mask is used as in the (seventh step) and (eighth step) of the second embodiment.
  • the insulator layer 13B having a desired pattern may be obtained by irradiating with ultraviolet rays.
  • the plating wiring was manufactured with the manufacturing method of the wiring pattern shown in FIG. First, a PET film (Cosmo Shine A-4100 (no coat): Toyobo Co., Ltd.) was prepared as the substrate 1. Further, a water-soluble photosensitive resin (BIOSURFINE-AWP-MRH (Toyobo Co., Ltd.)) is dispersed as a photosensitive resin used for the plating base layer 11B, and fine particles of palladium (Pd), which is an electroless plating catalyst, are dispersed. Nano-Pd dispersions (Pd concentration: 10 mM: manufactured by Renaissance Energy Research Co., Ltd.) were prepared. The plating underlayer solution 11A was prepared by mixing BIOSURFINE-AWP-MRH, the nano-Pd dispersion, and water at a weight ratio of 1: 1: 1.
  • the substrate 1 was irradiated with plasma 23 using oxygen gas under atmospheric pressure. Thereafter, the plating underlayer solution 11A was applied to the substrate 1 by spin coating.
  • the spin coating conditions were 2000 rpm and 30 seconds.
  • the substrate 1 was heated at 60 ° C. for 3 minutes. Thereafter, ultraviolet rays 22 were irradiated through the mask 21 at 24 mJ / cm 2 . Next, the substrate 1 was immersed in pure water, and an unexposed portion was removed by performing ultrasonic treatment at 28 kHz for 1 minute.
  • FIG. 8 is a view showing an optical microscope image of the plating base layer 11B in Example 1.
  • the dark part is the plating base film
  • the substrate 1 was subjected to a plasma treatment using oxygen gas under atmospheric pressure to remove the resin on the surface layer of the plating base layer 11B. Thereafter, the substrate 1 was immersed in pure water, and ultrasonic treatment at 28 kHz was performed for 1 minute. Next, the substrate 1 was immersed in an electroless NiP plating bath (Melplate NI-867: manufactured by Meltex) for 40 seconds.
  • an electroless NiP plating bath (Melplate NI-867: manufactured by Meltex) for 40 seconds.
  • FIG. 9 is a view showing an optical microscope image of the plated wiring portion in Example 1.
  • the light-colored portion is the wiring portion. It was found that the contrast between the wiring part and the part other than the wiring was clear, and that the patterning was appropriate.
  • the plating foundation layer 11B was patterned in the same manner as in Example 1. However, unlike Example 1, the substrate 1 was not plasma-treated with oxygen gas. Other processes are the same as those in the first embodiment.
  • FIG. 10 is a view showing an optical microscope image of the plated wiring portion in Comparative Example 1.
  • FIG. 10A and FIG. In 10 (B) the light-colored portion is the wiring portion.
  • a portion other than the wiring is partially white. This indicates that the plating metal is also deposited on portions other than the wiring. As a result, it was found that the patterning was not appropriate.
  • FIG. 11 is a view showing an optical microscope image of the plated wiring portion in Example 2.
  • NiP plated wiring was formed on the substrate 1 to form a gate electrode. Thereafter, the substrate 1 was heated at 105 ° C. for 20 minutes in order to remove moisture from the electroless NiP plating bath.
  • FIG. 12 is a diagram showing an optical microscope image of the substrate 1 and the gate electrode in Example 3.
  • FIG. 12A is a photograph of the substrate 1 on which the gate electrode was formed in Example 3.
  • FIG. 12B is an optical microscope image of the gate electrode. A gate electrode is appropriately formed on the substrate 1.
  • the substrate 1 was irradiated with plasma using oxygen gas under atmospheric pressure.
  • the insulating film resin solution was applied onto the substrate 1 by dip coating.
  • an insulating resin material (SU8 3005: manufactured by Nippon Kayaku Co., Ltd.) diluted twice with cyclohexanone was used.
  • the lifting speed of the dip coat was 1 mm / s.
  • the substrate 1 was heated at 105 ° C. for 10 minutes. Then, 200 mJ / cm 2 of ultraviolet rays 22 were irradiated through the photomask 21 and heated at 105 ° C. for 60 minutes. Next, the substrate 1 was impregnated with PGMEA (propylene glycol 1-monomethyl ether 2-acetate), and the unexposed portion of the ultraviolet ray 22 in the insulator layer 13B was dissolved. Thereafter, the substrate 1 was heated at 105 ° C. for 30 minutes to form an insulating layer 13B having a thickness of 1 ⁇ m.
  • PGMEA propylene glycol 1-monomethyl ether 2-acetate
  • FIG. 13 is a view showing the substrate 1 after the formation of the insulator layer 13B in Example 3 and an optical microscope image of the substrate 1.
  • FIG. FIG. 13A is a photograph of the substrate 1 after the insulator layer 13B is formed, and a region surrounded by a dotted line is a region where the insulator layer 13B is formed. Note that the dotted line is a part of the image that is superimposed on the photo afterwards in order to clarify the boundary between the region where the insulator layer 13B is formed and the other region. is not.
  • FIG. 13B is an optical microscope image of the substrate 1 after the formation of the insulator layer 13B.
  • FIG. 14 is a diagram showing an optical microscope image of the substrate 1 and electrodes after the formation of the source electrode 16 and the drain electrode 17 in Example 3.
  • FIG. 14A is a photograph of the substrate 1 after the source electrode 16 and the drain electrode 17 are formed
  • FIG. 14B is an optical microscope image of the electrode.
  • the source electrode 16 and the drain electrode 17 were formed so as to have a channel length of 20 ⁇ m and a channel width of 500 nm.
  • FIG. 15 is a diagram showing the substrate 1 after the formation of the organic semiconductor layer 15B in Example 3 and an optical microscope image of the substrate 1.
  • FIG. FIG. 15A is a photograph of the substrate 1 after the formation of the organic semiconductor layer 15B
  • FIG. 15B is an optical microscope image of the organic semiconductor layer 15B. It was found that the organic semiconductor layer 15B was formed on the channel region.
  • FIG. 16 is a diagram showing evaluation of transistor characteristics in Example 3.
  • the transistor characteristics were evaluated using a semiconductor parameter analyzer (4200-SCS: manufactured by TFF Keithley Instruments).
  • FIG. 16A is a diagram showing the transfer characteristics of the bottom-gate / bottom-contact organic transistor fabricated in Example 3, and
  • FIG. 16B is a diagram showing the output characteristics of the transistor.
  • this transistor exhibited relatively good characteristics with a mobility of 1.2 ⁇ 10 ⁇ 3 cm 2 / Vs and an On / Off ratio of 1.9 ⁇ 10 5 .

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)
  • Thin Film Transistor (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

リフトオフプロセスを用いずに無電解めっきにより配線パターンを得る技術を提供することを課題とする。　配線パターンの製造方法であって、無電解めっき用触媒と樹脂とを含む下地層を形成する下地層形成工程と、前記下地層の表層の少なくとも一部を除去する表層除去工程と、無電解めっきを行い、前記表層除去工程が行われた下地層にめっき層を形成するめっき層形成工程と、を有することを特徴とする。

Description

配線パターンの製造方法、導電膜の製造方法、及びトランジスタの製造方法
　本発明は、配線パターンの製造方法、導電膜の製造方法、及びトランジスタの製造方法に関する。本発明は２０１５年８月１９日に出願された日本国特許の出願番号２０１５－１６１６９９の優先権を主張し、文献の参照による織り込みが認められる指定国については、その出願に記載された内容は参照により本出願に織り込まれる。
　配線パターンを製造する際に、無電解めっきを用いる方法が知られている（例えば、特許文献１）。
特開２００９－２２４７０５号公報
　しかしながら、従来の方法ではレジスト材料を用い、リフトオフプロセスにより配線パターンを形成しているため、除去されるレジスト上に形成された配線材料はレジストとともに廃棄されていた。
　本発明は、リフトオフプロセスを用いずに無電解めっきにより配線パターンを得る技術を提供することを課題とする。
　本発明の態様は、配線パターンの製造方法であって、無電解めっき用触媒と樹脂とを含む下地層を形成する下地層形成工程と、前記下地層の表層の少なくとも一部を除去する表層除去工程と、無電解めっきを行い、前記表層除去工程が行われた下地層にめっき層を形成するめっき層形成工程と、を有することを特徴とする。
　また、本発明の他の態様は、導電膜の製造方法であって、上述の配線パターンの製造方法により製造することを特徴とする。
　また、本発明の他の態様は、ゲート電極と、ソース電極と、ドレイン電極と、半導体層と、ゲート絶縁層とを含むトランジスタの製造方法であって、前記ゲート電極と、前記ソース電極と、前記ドレイン電極のうち少なくとも１つは、上述の配線パターンの製造方法によって製造することを特徴とする。
第１の実施形態に係る配線パターンの製造方法の一例を説明するための断面図である。 第２の実施形態に係るトランジスタの製造方法の一例を説明するための断面図（その１）である。 第２の実施形態に係るトランジスタの製造方法の一例を説明するための断面図（その２）である。 第３の実施形態に係るトランジスタの一例を示す図である。 第４の実施形態に係るトランジスタの製造方法の一例を説明するための断面図（その１）である。 第４の実施形態に係るトランジスタの製造方法の一例を説明するための断面図（その２）である。 第４の実施形態に係るトランジスタの製造方法の一例を説明するための断面図（その３）である。 実施例１におけるめっき下地層の光学顕微鏡像を示す図である。 実施例１におけるめっき配線部の光学顕微鏡像を示す図である。 比較例１におけるめっき配線部の光学顕微鏡像を示す図である。 実施例２におけるめっき配線部の光学顕微鏡像を示す図である。 実施例３における基板とゲート電極の光学顕微鏡像とを示す図である。 実施例３における絶縁体層形成後の基板と該基板の光学顕微鏡像とを示す図である。 実施例３におけるソース・ドレイン電極形成後の基板と電極の光学顕微鏡像とを示す図である。 実施例３における有機半導体層形成後の基板と該基板の光学顕微鏡像とを示す図である。 実施例３におけるトランジスタの特性評価を示す図である。
　＜第１の実施形態＞
　以下、本発明の実施形態の一例について図面を参照しながら説明する。
　図１は、第１の実施形態に係る配線パターンの製造方法の一例を説明するための断面図である。
　（第１の工程）
　まず、基板１を準備する。基板１は、一般に用いられる基板材料を用いることができる。例えば、ガラス、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、ポリエーテルイミド、ポリエーテルエーテルケトン、ポリフェニレンスルフィド、ポリアリレート、ポリイミド、ポリカーボネート（ＰＣ）、セルローストリアセテート（ＴＡＣ）、セルロースアセテートプロピオネート（ＣＡＰ）等を用いることができる。
　また、めっき下地層溶液１１Ａを準備する。めっき下地層溶液１１Ａは、感光性樹脂の前駆体と、無電解めっき用触媒である金属粒子とを溶媒に分散させた溶液である。無電解めっき用触媒は、例えばパラジウム、銅、ニッケル、鉄、プラチナ、銀、ルテニウム又はロジウム等の少なくとも１つを含む。無電解めっき用触媒の平均粒径は、例えば１０ｎｍ以下とすることができる。なお、平均粒径とは、動的光散乱法など公知の方法を測定原理として、体積平均粒径、面積平均粒径、累積中位径（Ｍｅｄｉａｎ径）などを採用して求めることができる値である。
　なお、めっき下地層溶液１１Ａに用いる樹脂は、所定の条件下で硬化するものであればよく、感光性樹脂に限定されない。例えば熱硬化性樹脂であってもよい。以下、感光性樹脂を用いた場合について説明する。
　基板１に対し、めっき下地層溶液１１Ａを塗布する。塗布の方法としては、スピンコート、ディップコート、スプレーコート、ロールコート、ダイコート、刷毛塗り、フレキソ印刷やスクリーン印刷といった印刷法などの通常知られた方法を用いることができる。なお、めっき下地層溶液１１Ａを塗布する前に、反応ガスに酸素を用いたプラズマを、大気圧下において基板１に照射してもよい。
　その後、必要に応じて熱処理を行い、めっき下地層溶液１１Ａ中の溶媒を揮発させる。
　（第２の工程）
　次に、所望の配線パターンの形状にめっき下地層溶液１１Ａが硬化するよう形成したマスク２１を介し、めっき下地層溶液１１Ａに紫外線２２を照射する。めっき下地層溶液１１Ａは感光性樹脂を含むため、紫外線２２が照射された部分が露光により硬化する。なお、めっき下地層溶液１１Ａに用いる感光性樹脂はネガ型及びポジ型を問わず、ポジ型を用いた場合には、露光部の現像液に対する溶解性が増大する。
　（第３の工程）
　次に、一部が硬化しためっき下地層溶液１１Ａを現像液に接触させることにより、未硬化部を除去し、めっき下地層１１Ｂを得る。現像液としては、水や有機溶媒等を用いることができる。なお、除去された下地層溶液は、エバポレーター等を用いて溶液の濃度を適切に調整することにより、再度下地層溶液として利用することが可能である。
　（第４の工程）
　次に、めっき下地層１１Ｂ中の表層の少なくとも一部を除去する。表層とは、めっき下地層１１Ｂの表面を含む領域である。表層の除去の手段として、例えば反応ガスに酸素を用いたプラズマ２３をめっき下地層１１Ｂの表面に照射する。また例えば、アルカリ溶液をめっき下地層１１Ｂ表面に接触させることにより、めっき下地層１１Ｂの表層の一部を除去してもよい。本工程により、めっき下地層１１Ｂの表面付近の一部の樹脂が除去される。その後、必要に応じてめっき下地層１１Ｂの表面を水洗等の手段により洗浄する。
　（第５の工程）
　次に、めっき下地層１１Ｂに対して無電解めっき層１２を形成することにより、配線を形成する。無電解めっき層１２の形成方法として、例えば基板１をニッケルリン、銅、錫等の無電解めっき液に浸漬させることにより、めっき下地層１１Ｂ中の無電解めっき用触媒の表面にめっき金属を析出させる。
　以上の方法により、導電膜やトランジスタに好適な配線パターンを得ることができる。第４の工程でめっき下地層１１Ｂ中の表面付近の樹脂を除去することで、めっきの析出性が向上する。また該工程は、めっき下地層溶液１１Ａ又はめっき下地層１１Ｂの現像後の残渣を除去する効果もあるため、めっきの選択性が向上し、より確実に配線パターニングを行うことができる。なお、第１の工程において、基板１の表面のぬれ性を変化させる層を予め基板１上に設けてからめっき下地層溶液１１Ａを塗布しても良い。例えば、めっき下地層溶液として水溶性樹脂を含む材料を用いた場合、所定のパターンに樹脂を硬化させた後、未硬化部分を除去するための現像液として水を使用する。この際、ぬれ性を変化させる層として親水膜を予め設けておくと、残渣と基板との間部分の現像液に対する浸透性が上がって残渣が基板から剥がれやすくなるため、残渣除去がより効率的に行われる。ぬれ性を変化させる層の材料は、使用する基板、めっき下地層溶液、現像液等に応じて適宜決定すればよい。
　以上の工程では、リフトオフプロセスを用いずに無電解めっきで配線パターンを形成することが可能であり、廃棄される配線材料を低減することができる。また、湿式プロセスにより配線パターンを形成することが可能であるので、真空蒸着やスパッタ等の乾式プロセスで用いられる大型の真空設備を必要としない。また、高温のプロセスを必要としないため、軟化点が低い樹脂等の基板上であっても好適に配線パターンを形成することができる。なお、本実施形態で形成した配線をトランジスタのゲート電極として用いることができる。以下、本実施形態にてゲート電極を形成した後のトランジスタの製造方法について図２及び図３を用いて説明する。
　＜第２の実施形態＞
　図２は、第２の実施形態に係るトランジスタの製造方法の一例を説明するための断面図（その１）である。図３は、第２の実施形態に係るトランジスタの製造方法の一例を説明するための断面図（その２）である。本図は、図１に示す第１の実施形態の配線パターンの製造方法においてゲート電極を得た後のトランジスタの製造工程を説明するものである。
　（第６の工程）
　次に、基板１上に絶縁体層溶液１３Ａを塗布する。絶縁体層溶液１３Ａには、例えば紫外線硬化型アクリル樹脂、紫外線硬化型エポキシ樹脂、紫外線硬化型エン・チオール樹脂、及び紫外線硬化型シリコーン樹脂等の溶液を用いることができる。なお、絶縁体層に用いる材料は、一定の条件下において硬化し、絶縁性を有する材料ならばよく、紫外線硬化型樹脂材料に限定されない。例えば、紫外線硬化型樹脂材料に替えて熱硬化型樹脂材料を用いてもよいが、本実施形態では紫外線硬化型樹脂材料を用いた場合について説明する。
　（第７の工程）
　次に、マスク２１を介して絶縁体層溶液１３Ａに紫外線２２を照射し、絶縁体層溶液１３Ａを所望の形状に硬化させる。その際、必要に応じて、紫外線２２の照射部の化学反応を促進させるための熱処理を行ってもよい。
　（第８の工程）
　次に、未硬化部分の絶縁体層を除去する。例えば、基板１を溶解液に浸漬させることにより、硬化していない絶縁体層溶液１３Ａを除去し、所望のパターンに形成された絶縁体層１３Ｂを得る。なお、絶縁体層溶液１３Ａとして、熱硬化型樹脂等の材料を用いた場合においても、所定の箇所に熱を加えることにより、所望のパターンに形成された絶縁体層１３Ｂを得ることができる。
　（第９の工程）～（第１２の工程）
　次に、絶縁体層１３Ｂに重ねてめっき下地層溶液１４Ａを塗布する。（第９の工程）～（第１２の工程）では、（第１の工程）～（第４の工程）と同様にしてパターニングされためっき下地層１４Ｂを形成する。
　第１２の工程の結果、所望の形状にパターニングされためっき下地層１４Ｂの表層の少なくとも一部が除去される。
　（第１３の工程）
　次に、めっき下地層１４Ｂに重ねて配線を形成する。第５の工程と同様に、めっき下地層１１Ｂ中の無電解めっき用触媒の表面にめっき金属を析出させ、金属配線を得る。次に、金属配線を置換金めっき浴に浸漬させ、金属配線の表面に金を置換析出させる。次に、金属配線を還元金めっき浴に浸漬させることにより、金属配線の表面を所望の厚さの金で被覆する。本工程で得た金属配線は、ソース電極１６及びドレイン電極１７として用いることができる。
　なお、金属配線を覆う材料は金に限らず、半導体として用いる材料のＨＯＭＯ/ＬＵＭＯ準位に適した仕事関数を持つ金属材料を用いる。ペンタセンなど、ＨＯＭＯ準位の高い半導体材料を用いる場合には、金属配線を金で被覆することが望ましい。金属を積層させて金属配線を得る技術としては、本出願人による出願である国際公開ＷＯ２０１３/０２４７３４号公報に記載されているため、説明を省略する。
　（第１４の工程）
　次に、ソース電極１６とドレイン電極１７との間に半導体材料を含む溶液１５Ａを塗布する。半導体材料には、例えばＴＩＰＳペンタセン（6,13-Bis（triisopropylsilylethynyl）pentacene）に代表される可溶性ペンタセンや、Ｐ３ＨＴ（poly（3-hexylthiophene-2,5-diyl））などの有機半導体、酸化亜鉛（ＺｎＯ）、ＩＧＺＯやカーボンナノチューブなどの無機半導体等を用いることができるが、ここでは、有機半導体を用いるものとして説明する。有機半導体が可溶な有機溶媒に有機半導体を溶解させて得た半導体材料を含む溶液１５Ａをソース電極１６とドレイン電極１７との間に塗布する。
　（第１５の工程）
　次に、半導体材料を含む溶液１５Ａ中の溶媒を蒸発させ、有機半導体層１５Ｂを得る。本工程では、常温下に所定時間基板を設置し、自然乾燥により有機半導体層１５Ｂを得てもよいし、加熱により有機溶媒を蒸発させ、有機半導体層１５Ｂを得てもよい。
　なお、本工程では、湿式法により有機半導体層１５Ｂを形成したが、有機半導体層１５Ｂの形成方法はこれに限られず、例えば昇華法や転写法を用いてもよい。
　また、基板１を加熱する場合、基板１は軟化点以下の温度に加熱される。望ましくは、１２０℃以下の温度下にて加熱が行われる。ここで、軟化点とは、基板１を加熱した場合に、基板１が軟化して、変形を起こし始める温度をいい、例えば、ＪＩＳ 　Ｋ７２０７（Ａ法）に準じた試験方法によりもとめることができる。
　なお、上述のいずれの工程で加熱を行う場合であっても、加熱温度の上限は基板１の軟化点であることが好ましい。
　本実施形態により、リフトオフプロセスを用いずに無電解めっきでトランジスタの電極を形成可能となり、廃棄される配線材料を低減することができる。また、ロール状に形成された基板１上に連続して配線パターンを製造する、いわゆるRoll to Roll方式で配線パターンの製造を行うことができ、製造工程の簡略化が期待できる。
　＜第３の実施形態＞
　図４は、第３の実施形態に係るトランジスタの一例を示す図である。第２の実施形態では、有機半導体層１５Ｂの下部にソース電極１６及びドレイン電極１７が形成された、いわゆるボトムコンタクト型のトランジスタが製造される。第３の実施形態では、有機半導体層１５Ｂの上部にソース電極１６及びドレイン電極１７を形成することにより、いわゆるトップコンタクト型のトランジスタが製造される。
　つまり、絶縁体層１３Ｂの形成後、有機半導体溶液１５Ａを絶縁体層１３Ｂに重ねて塗布し、有機半導体層１５Ｂを得る。次に、有機半導体層１５Ｂに重ねてめっき下地層溶液１４Ａを塗布し、マスク２１を用いてめっき下地層溶液１４Ａを選択的に硬化させ、めっき下地層１１Ｂを得る。なお、ここで用いるめっき下地層溶液１４Ａには、有機半導体層１５Ｂに負荷を与えないよう、水溶性の感光性樹脂を用いた下地層溶液を用いることが好ましい。
　次に、プラズマ２３を照射する等の方法により、めっき下地層１１Ｂ中の樹脂の少なくとも一部を除去する。その後、めっき下地層１１Ｂ中の無電解めっき用触媒の表面にめっき金属を析出させ、金属配線を得る。
　以上、本実施形態により、導電膜やトランジスタに用いる場合においてより好適な配線パターンを得ることができる。
　＜第４の実施形態＞
　次に、第４の実施形態について説明する。第２及び第３の実施形態では、ソース電極１６及びドレイン電極１７の下部にゲート電極を形成した、いわゆるボトムゲート型のトランジスタの製造工程を説明した。本実施形態では、第２及び第３の実施形態と同様の材料を用い、ソース電極１６及びドレイン電極１７の上部にゲート電極を形成した、いわゆるトップゲート型のトランジスタの製造工程について図５～図７を用いて説明する。
　図５は、第４の実施形態に係るトランジスタの製造方法の一例を説明するための断面図（その１）、図６は第４の実施形態に係るトランジスタの製造方法の一例を説明するための断面図（その２）、図７は、第４の実施形態に係るトランジスタの製造方法の一例を説明するための断面図（その３）である。
　（第１の工程）～（第５の工程）
（第１の工程）から（第５の工程）では、第１の実施形態における（第１の工程）から（第５の工程）と同様にして配線パターンが形成される。なお、図５の（第５の工程）において示す基板１上には、２つの電極が形成されている。本実施形態では、めっき下地層１１Ｂがソース電極１６及びドレイン電極１７を形成するための下地膜となるよう、めっき下地層溶液１１Ａが選択的に硬化される。その後、無電解めっきを行い、めっき下地層１１Ｂ上に配線を形成することにより、ソース電極１６及びドレイン電極１７を得る。なお、上述の実施形態と同様に、ソース電極１６及びドレイン電極１７は、金属配線を金で被覆したものであってもよい。
　（第６の工程）
　次に、ソース電極１６とドレイン電極１７との間に半導体材料を含む溶液１５Ａを塗布する。
　（第７の工程）
　次に、半導体材料を含む溶液１５Ａ中の溶媒を蒸発させ、有機半導体層１５Ｂを得る。
　（第８の工程）
　次に、基板１上に絶縁体層溶液１３Ａを塗布する。
　（第９の工程）
　次に、第８の工程において塗布した絶縁体層溶液１３Ａに対して紫外線を照射して硬化させ、絶縁体層１３Ｂを得る。ここでは、塗布した絶縁体層溶液１３Ａ全面に紫外線を照射する例を説明しているが、第２の実施形態の（第７の工程）及び（第８の工程）と同様に、マスクを用いて紫外線を照射し、所望のパターンを有する絶縁体層１３Ｂを得るようにしてもよい。
　（第１０の工程）～（第１４の工程）
　次に、絶縁体層１３Ｂに重ねてめっき下地層溶液１４Ａを塗布する。（第１０の工程）から（第１４の工程）では、第１の実施形態における（第１の工程）から（第５の工程）と同様にして配線パターンが形成され、（第１４の工程）の結果、ソース電極１６及びドレイン電極１７の上部にゲート電極を配置した、トップゲート型のトランジスタを得ることができる。
　＜実施例１＞
　図１に示す配線パターンの製造方法でめっき配線を製造した。まず、基板１としてＰＥＴフィルム（コスモシャインＡ－４１００（コートなし）：東洋紡績株式会社）を準備した。また、めっき下地層１１Ｂに用いる感光性樹脂として、水溶性の感光性樹脂（ＢＩＯＳＵＲＦＩＮＥ－ＡＷＰ－ＭＲＨ（東洋紡績株式会社））を、無電解めっき用触媒であるパラジウム（Ｐｄ）の微粒子を分散させたナノＰｄ分散液（Ｐｄ濃度１０ｍＭ：株式会社ルネッサンス・エナジー・リサーチ社製）をそれぞれ準備した。めっき下地層溶液１１Ａは、ＢＩＯＳＵＲＦＩＮＥ－ＡＷＰ－ＭＲＨと、ナノＰｄ分散液と、水とを、１：１：１の重量比で混合して調製した。
　次に、基板１と、基板１上に形成されるめっき下地層との密着性を向上させるため、基板１に対して大気圧下で酸素ガスを用いてプラズマ２３を照射した。その後基板１に対してめっき下地層溶液１１Ａをスピンコートにより塗布した。スピンコートの条件は、２０００ｒｐｍで３０秒とした。
　次に、基板１を６０℃で３分間加熱した。その後、マスク２１を介して紫外線２２を２４ｍＪ/ｃｍ２照射させた。次に、基板１を純水に浸漬させ、２８ｋＨｚの超音波処理を１分間行うことにより、未露光部の除去を行った。
　図８は、実施例１におけるめっき下地層１１Ｂの光学顕微鏡像を示す図である。図８（Ａ）が、Ｌ/Ｓ＝３０μｍ/３０μｍのパターンを示す図であり、図８（Ｂ）がＬ/Ｓ＝８μｍ/８μｍのパターンを示す図である。色の濃い部分がめっき下地膜であって、色の薄い部分が配線部分である。Ｌ/Ｓ＝８μｍ/８μｍの微細なパターンまで描けていることを確認した。
　次に、基板１に対し酸素ガスを用いて大気圧下でプラズマ処理を行うことにより、めっき下地層１１Ｂの表層の樹脂を除去した。その後、純水に基板１を浸漬させ、２８ｋＨｚの超音波処理を１分間行った。次に、基板１を無電解ＮｉＰめっき浴（メルプレートＮＩ－８６７：メルテックス社製）に４０秒間浸漬させた。
　図９は、実施例１におけるめっき配線部の光学顕微鏡像を示す図である。図９（Ａ）は、Ｌ/Ｓ＝３０μｍ/３０μｍのパターンを示す図であり、図９（Ｂ）がＬ/Ｓ＝８μｍ/８μｍのパターンを示す図である。図９（Ａ）及び図９（Ｂ）とも、色の薄い部分が配線部分である。配線部分と配線以外の部分とのコントラストが明確になっており、適切にパターニングされていることが分かった。
　＜比較例１＞
　本比較例では、実施例１と同様にめっき下地層１１Ｂをパターニングしたが、その後実施例１と異なり、基板１に対して酸素ガスによるプラズマ処理を行わなかった。その他の工程については、実施例１と同様である。
　図１０は、比較例１におけるめっき配線部の光学顕微鏡像を示す図である。図１０（Ａ）は、Ｌ/Ｓ＝３０μｍ/３０μｍのパターンを示す図であり、図１０（Ｂ）がＬ/Ｓ＝８μｍ/８μｍのパターンを示す図であり、図１０（Ａ）及び図１０（Ｂ）とも、色の薄い部分が配線部分である。図１０（Ｂ）において特に顕著であるが、配線以外の部分が一部白くなっていた。これは、配線以外の部分にもめっき金属が析出されていることを示している。結果として、適切にパターニングされないことが分かった。
　＜実施例２＞
　本実施例では、実施例１と同様にめっき下地層１１Ｂをパターニングした後、実施例１と異なり、酸素ガスによるプラズマ処理を行わず、０．２ｍｏｌ/Ｌ、７０℃の水酸化カリウム水溶液に基板１を浸漬させた。その他の工程については、実施例１と同様である。
　図１１は、実施例２におけるめっき配線部の光学顕微鏡像を示す図である。図１１は、Ｌ/Ｓ＝３０μｍ/３０μｍのパターンを示しており、色の薄い部分が配線部分である。配線部分と配線以外の部分のコントラストが明確になっており、水酸化カリウム溶液に浸漬させた場合であっても、プラズマ処理を行った場合と同様に、適切にパターニングされることが分かった。
　＜実施例３＞
　（ゲート電極の形成）
　実施例１と同様に、基板１上にＮｉＰめっき配線を形成し、ゲート電極とした。その後、無電解ＮｉＰめっき浴による水分を除去するため、基板１を１０５℃で２０分間加熱した。
　図１２は、実施例３における基板１とゲート電極の光学顕微鏡像とを示す図である。図１２（Ａ）は、実施例３においてゲート電極を形成した基板１の写真である。図１２（Ｂ）は、ゲート電極の光学顕微鏡像である。基板１上に適切にゲート電極が形成されている。
　（絶縁体層１３Ｂの形成）
　次に、基板１に対し大気圧下で酸素ガスを用いてプラズマ照射した。次に、絶縁膜樹脂溶液をディップコートにて基板１上に塗布した。絶縁膜樹脂溶液には、絶縁性の樹脂材料（ＳＵ８　３００５：日本化薬社製）をシクロヘキサノンで２倍に希釈したものを用いた。また、ディップコートの引き上げ速度は１ｍｍ/ｓとした。
　次に、基板１を１０５℃で１０分間加熱した。その後、フォトマスク２１を介して２００ｍＪ/ｃｍ２の紫外線２２を照射し、１０５℃で６０分間加熱した。次いで、基板１をＰＧＭＥＡ（プロピレングリコール１－モノメチルエーテル２－アセタート）に含浸させ、絶縁体層１３Ｂのうち紫外線２２の未露光部分の領域を溶解させた。その後、基板１を１０５℃で３０分間加熱し、厚さ１μｍの絶縁体層１３Ｂを形成させた。
　図１３は、実施例３における絶縁体層１３Ｂ形成後の基板１と該基板１の光学顕微鏡像とを示す図である。図１３（Ａ）は、絶縁体層１３Ｂを形成した後の基板１の写真であって、点線で囲われた領域が絶縁体層１３Ｂを形成させた領域である。なお点線は、絶縁体層１３Ｂを形成させた領域と他の領域との境界を明確にするために、写真に対して事後的に重畳させたものであり、写真に写り込んだ画像の一部ではない。図１３（Ｂ）が、絶縁体層１３Ｂ形成後の基板１の光学顕微鏡像である。
　（ソース電極１６及びドレイン電極１７の形成）
　絶縁体層１３Ｂ上に、実施例１と同様にＮｉＰのめっき配線を形成した後、置換Ａｕめっき浴（スーパーメックス♯２５５：エヌ・イーケムキャット製）に１分間、基板１を含浸させた。次いで、還元Ａｕめっき浴（スーパーメックス♯８８０：エヌ・イーケムキャット製）に１分間、基板１を含浸させた。その後、水分を除去するため、１０５℃で６０分間基板１を乾燥させた。
　図１４は、実施例３におけるソース電極１６及びドレイン電極１７形成後の基板１と電極の光学顕微鏡像とを示す図である。図１４（Ａ）がソース電極１６及びドレイン電極１７形成後の基板１の写真であり、図１４（Ｂ）が電極の光学顕微鏡像である。チャネル長２０μｍ、チャネル幅５００ｎｍになるよう、ソース電極１６及びドレイン電極１７を形成させた。
　（有機半導体層１５Ｂの形成）
　次に、チャネル領域に、２ｗｔ％ＴＩＰＳペンタセントルエン溶液をドロップ成膜し、有機トランジスタを作製した。
　図１５は、実施例３における有機半導体層１５Ｂ形成後の基板１と該基板１の光学顕微鏡像とを示す図である。図１５（Ａ）は、有機半導体層１５Ｂ形成後の基板１の写真であり、図１５（Ｂ）は、有機半導体層１５Ｂの光学顕微鏡像である。チャネル領域上に有機半導体層１５Ｂが形成されていることが分かった。
　図１６は、実施例３におけるトランジスタの特性評価を示す図である。トランジスタ特性評価は、半導体パラメータアナライザー（４２００－ＳＣＳ：ＴＦＦケースレーインスツルメンツ社製）を用いて行った。図１６（Ａ）は、実施例３において作製したボトムゲート・ボトムコンタクト型有機トランジスタの伝達特性を示す図であり、図１６（Ｂ）は該トランジスタの出力特性を示す図である。また、本トランジスタは、移動度１．２×１０－３ｃｍ２/Ｖｓ、Ｏｎ/Ｏｆｆ比１．９×１０５の比較的良好な特性を示した。
　（評価）
　以上、リフトオフプロセスを用いずに無電解めっきにより配線パターン及びトランジスタの作製に成功した。本実施形態によれば、大気圧下にてすべての工程を実施できる。また、いずれのプロセスも１００℃前後の温度下で行うことが可能であるため、基板１にＰＥＴを用いた場合であっても、基板１の軟化点以下の温度で好適なトランジスタを作製することができる。また、光を用いてパターニングを行うため、高精度な配線パターンを得ることができる。
１：基板、１１Ａ：めっき下地層溶液、１１Ｂ：めっき下地層、１２：無電解めっき層、１３Ａ：絶縁体層溶液、１３Ｂ：絶縁体層、１４Ａ：めっき下地層溶液、１４Ｂ：めっき下地層、１５Ａ：有機半導体溶液、１５Ｂ：有機半導体層、１６：ソース電極、１７：ドレイン電極、２１：マスク、２２：紫外線、２３：プラズマ

Claims (12)

  1. 　無電解めっき用触媒と樹脂とを含む下地層を形成する下地層形成工程と、
    　前記下地層の表層の少なくとも一部を除去する表層除去工程と、
    　無電解めっきを行い、前記表層除去工程が行われた下地層にめっき層を形成するめっき層形成工程と、
    　を有することを特徴とする配線パターンの製造方法。
  2. 　請求項１に記載の配線パターンの製造方法であって、
    　前記下地層形成工程では、前記無電解めっき用触媒と前記樹脂の前駆体とを含む溶液を塗布し、前記樹脂の前駆体を所定のパターンに硬化させることで前記下地層を形成する、
    　ことを特徴とする配線パターンの製造方法。
  3. 　請求項２に記載の配線パターンの製造方法であって、
    　前記樹脂の前駆体は所定の波長の光を含む光を照射することにより硬化する、
    　ことを特徴とする配線パターンの製造方法。
  4. 　請求項３に記載の配線パターンの製造方法であって、
    　前記所定のパターンに対応する開口部を有するマスクを介して前記所定の波長の光を含む光を照射することにより、前記樹脂の前駆体を硬化させる、
    　ことを特徴とする配線パターンの製造方法。
  5. 　請求項２から４の何れかに記載の配線パターンの製造方法であって、
    　前記樹脂の前駆体は水溶性である、
    　ことを特徴とする配線パターンの製造方法。
  6. 　請求項１から５の何れかに記載の配線パターンの製造方法であって、
    　前記表層除去工程では、前記下地層の表面に対してプラズマを照射することを特徴とする配線パターンの製造方法。
  7. 　請求項１から５の何れかに記載の配線パターンの製造方法であって、
    　前記表層除去工程では、アルカリ溶液を前記下地層に接触させることを特徴とする配線パターンの製造方法。
  8. 　請求項１から７のいずれか一項に記載の配線パターンの製造方法であって、
    　前記無電解めっき用触媒は、パラジウム、銅、ニッケル、鉄、プラチナ、銀の少なくとも１つを含むことを特徴とする、配線パターンの製造方法。
  9. 　請求項１から８のいずれか一項に記載の配線パターンの製造方法であって、
    　前記下地層形成工程は、樹脂材料を含む基板上に前記下地層を形成することを特徴とする、配線パターンの製造方法。
  10. 　請求項９に記載の配線パターンの製造方法であって、
    　前記下地層形成工程と、前記表層除去工程と、前記めっき層形成工程とは、前記基板の軟化点より低い温度で行われることを特徴とする配線パターンの製造方法。
  11. 　導電膜の製造方法であって、
    　請求項１から請求項１０のいずれか一項に記載の配線パターンの製造方法を用いて製造することを特徴とする導電膜の製造方法。
  12. 　ゲート電極と、ソース電極と、ドレイン電極と、半導体層と、ゲート絶縁層とを含むトランジスタの製造方法であって、
    　前記ゲート電極と、前記ソース電極と、前記ドレイン電極のうち少なくとも１つを、請求項１から１０のいずれか一項に記載の配線パターンの製造方法によって製造することを特徴とするトランジスタの製造方法。
PCT/JP2016/073459 2015-08-19 2016-08-09 配線パターンの製造方法、導電膜の製造方法、及びトランジスタの製造方法 WO2017030050A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201680036188.2A CN107709609B (zh) 2015-08-19 2016-08-09 布线图案的制造方法、导电膜的制造方法以及晶体管的制造方法
KR1020187000186A KR20180041655A (ko) 2015-08-19 2016-08-09 배선 패턴의 제조 방법, 도전막의 제조 방법, 및 트랜지스터의 제조 방법
JP2017535498A JPWO2017030050A1 (ja) 2015-08-19 2016-08-09 配線パターンの製造方法、導電膜の製造方法、及びトランジスタの製造方法
US15/895,626 US20180171482A1 (en) 2015-08-19 2018-02-13 Method for manufacturing wiring pattern, method for manufacturing conductive film, and method for manufacturing transistor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015161699 2015-08-19
JP2015-161699 2015-08-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/895,626 Continuation US20180171482A1 (en) 2015-08-19 2018-02-13 Method for manufacturing wiring pattern, method for manufacturing conductive film, and method for manufacturing transistor

Publications (1)

Publication Number Publication Date
WO2017030050A1 true WO2017030050A1 (ja) 2017-02-23

Family

ID=58052059

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/073459 WO2017030050A1 (ja) 2015-08-19 2016-08-09 配線パターンの製造方法、導電膜の製造方法、及びトランジスタの製造方法

Country Status (6)

Country Link
US (1) US20180171482A1 (ja)
JP (1) JPWO2017030050A1 (ja)
KR (1) KR20180041655A (ja)
CN (1) CN107709609B (ja)
TW (1) TWI702309B (ja)
WO (1) WO2017030050A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101991922B1 (ko) * 2017-04-28 2019-06-21 주식회사 진영알앤에스 금 적층 구리 필름 및 그 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135168A (ja) * 1999-08-26 2001-05-18 Sharp Corp 金属配線の製造方法
JP2004233835A (ja) * 2003-01-31 2004-08-19 Rohm & Haas Electronic Materials Llc 感光性樹脂組成物および該組成物を用いた樹脂パターンの形成方法
JP2006259383A (ja) * 2005-03-17 2006-09-28 Seiko Epson Corp 電子デバイス用基板の製造方法、電子デバイス用基板、電子デバイスおよび電子機器
JP2007087979A (ja) * 2005-09-16 2007-04-05 Toshiba Corp 回路基板およびその製造方法
JP2010062399A (ja) * 2008-09-05 2010-03-18 Sony Corp 半導体装置、半導体装置の製造方法、および電子機器
JP2014214353A (ja) * 2013-04-26 2014-11-17 三恵技研工業株式会社 電磁波透過性材料
JP2015087611A (ja) * 2013-10-31 2015-05-07 富士フイルム株式会社 積層体、有機半導体製造用キットおよび有機半導体製造用レジスト組成物

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5280715B2 (ja) * 2008-03-18 2013-09-04 株式会社ジャパンディスプレイセントラル 配線形成方法
CN102043327A (zh) * 2009-10-19 2011-05-04 无锡华润上华半导体有限公司 光掩膜图形的形成方法及光掩膜层
CN102377011A (zh) * 2010-08-24 2012-03-14 启碁科技股份有限公司 天线结构的制造方法
CN103733319B (zh) * 2011-08-15 2017-06-16 株式会社尼康 晶体管的制造方法及晶体管
CN103571269B (zh) * 2012-07-30 2016-08-03 比亚迪股份有限公司 油墨组合物、线路板及其制备方法
CN104637570A (zh) * 2015-01-29 2015-05-20 深圳市东丽华科技有限公司 柔性透明导电薄膜及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135168A (ja) * 1999-08-26 2001-05-18 Sharp Corp 金属配線の製造方法
JP2004233835A (ja) * 2003-01-31 2004-08-19 Rohm & Haas Electronic Materials Llc 感光性樹脂組成物および該組成物を用いた樹脂パターンの形成方法
JP2006259383A (ja) * 2005-03-17 2006-09-28 Seiko Epson Corp 電子デバイス用基板の製造方法、電子デバイス用基板、電子デバイスおよび電子機器
JP2007087979A (ja) * 2005-09-16 2007-04-05 Toshiba Corp 回路基板およびその製造方法
JP2010062399A (ja) * 2008-09-05 2010-03-18 Sony Corp 半導体装置、半導体装置の製造方法、および電子機器
JP2014214353A (ja) * 2013-04-26 2014-11-17 三恵技研工業株式会社 電磁波透過性材料
JP2015087611A (ja) * 2013-10-31 2015-05-07 富士フイルム株式会社 積層体、有機半導体製造用キットおよび有機半導体製造用レジスト組成物

Also Published As

Publication number Publication date
US20180171482A1 (en) 2018-06-21
CN107709609A (zh) 2018-02-16
TWI702309B (zh) 2020-08-21
CN107709609B (zh) 2020-08-14
KR20180041655A (ko) 2018-04-24
TW201716626A (zh) 2017-05-16
JPWO2017030050A1 (ja) 2018-05-31

Similar Documents

Publication Publication Date Title
KR100832873B1 (ko) 자기정렬 유기박막 트랜지스터 및 그 제조 방법
CN105706220B (zh) 晶体管的制造方法和晶体管
KR101272769B1 (ko) 패턴형성방법, 유기 전계 효과형 트랜지스터의 제조 방법및 플렉시블 프린트 회로기판의 제조 방법
TWI524565B (zh) Production method of transistor and transistor
US20050208779A1 (en) Imprint lithography process
CN103021532A (zh) 透明电极层积体
US10707079B2 (en) Orthogonal patterning method
JP6394691B2 (ja) 配線パターンの製造方法およびトランジスタの製造方法
JP2006165584A (ja) 有機薄膜トランジスタの製造方法、有機薄膜トランジスタ及び表示素子
JP4730275B2 (ja) 薄膜トランジスタおよび薄膜トランジスタの製造方法
US11309503B2 (en) Transistor manufacturing method
WO2017030050A1 (ja) 配線パターンの製造方法、導電膜の製造方法、及びトランジスタの製造方法
WO2013176247A1 (ja) トランジスタの製造方法およびトランジスタ
TWI469224B (zh) 有機薄膜電晶體及其製造方法
JPWO2017043408A1 (ja) 電子デバイスの製造方法
US20100084636A1 (en) Composition for photosensitive organic dielectric material and application thereof
KR20220092417A (ko) 금속 나노 메시 제조용 몰드, 및 이를 이용하여 제조된 금속 나노 메시 및 유기전자소자
JP2012109586A (ja) 微細加工構造及び電子デバイス

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16837040

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017535498

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20187000186

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16837040

Country of ref document: EP

Kind code of ref document: A1