WO2016199604A1 - 信号処理装置および信号処理方法、並びにプログラム - Google Patents

信号処理装置および信号処理方法、並びにプログラム Download PDF

Info

Publication number
WO2016199604A1
WO2016199604A1 PCT/JP2016/065862 JP2016065862W WO2016199604A1 WO 2016199604 A1 WO2016199604 A1 WO 2016199604A1 JP 2016065862 W JP2016065862 W JP 2016065862W WO 2016199604 A1 WO2016199604 A1 WO 2016199604A1
Authority
WO
WIPO (PCT)
Prior art keywords
processing unit
packet
data
signal
tlv
Prior art date
Application number
PCT/JP2016/065862
Other languages
English (en)
French (fr)
Inventor
雄一 平山
諭志 岡田
孝 堀口
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to JP2017523581A priority Critical patent/JP6825561B2/ja
Priority to US15/578,706 priority patent/US20180167663A1/en
Publication of WO2016199604A1 publication Critical patent/WO2016199604A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H04N21/4341—Demultiplexing of audio and video streams
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/242—Synchronization processes, e.g. processing of PCR [Program Clock References]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H04N21/4344—Remultiplexing of multiplex streams, e.g. by modifying time stamps or remapping the packet identifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/438—Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving encoded video stream packets from an IP network
    • H04N21/4382—Demodulation or channel decoding, e.g. QPSK demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/60—Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client 
    • H04N21/63—Control signaling related to video distribution between client, server and network components; Network processes for video distribution between server and clients or between remote clients, e.g. transmitting basic layer and enhancement layers over different transmission paths, setting up a peer-to-peer communication via Internet between remote STB's; Communication protocols; Addressing
    • H04N21/643—Communication protocols
    • H04N21/64322—IP
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0697—Synchronisation in a packet node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines

Definitions

  • the present technology relates to a signal processing device, a signal processing method, and a program. Specifically, the present invention relates to a signal processing device, a signal processing method, and a program for processing a TLV packet.
  • images are encoded with a predetermined encoding method such as MPEG (Moving Picture Experts Group), and the resulting encoded data is composed of TS (Transport Stream) packets arranged in the payload.
  • TS Transport Stream
  • Broadcast waves including TS to be transmitted are transmitted.
  • receivers that receive and process such broadcast waves are also widespread.
  • Non-Patent Document 1 it has also been proposed to shift from broadcasting using TS to broadcasting using IP (Internet Protocol) (for example, see Non-Patent Document 1).
  • ARIB STD-B60 version 1.0 MMT media transport system for digital broadcasting in general, established on July 31, 2014
  • a receiver compatible with TS packets can process a new broadcast, for example, a broadcast wave using IP.
  • the present technology has been made in view of such a situation, and is capable of processing broadcast waves using IP.
  • a signal processing device includes a demodulation processing unit that performs demodulation processing and a processing unit that performs demax processing, and the time information included in the variable-length packet is transmitted from the demodulation processing unit to the processing unit. Transmit at regular intervals.
  • variable-length packet may be a TLV (Type Length Value) packet.
  • the time information may be an NTP (Network Time Protocol) included in the TLV packet.
  • NTP Network Time Protocol
  • the time information can be arranged at a predetermined location of the TLV stream including the TLV packet.
  • the predetermined location may be in the first slot of the TLV stream.
  • the data of the variable length packet can be transmitted from the demodulation processing unit to the processing unit at a timing extracted from the variable length packet.
  • the data of the variable length packet extracted from one frame can be transmitted from the demodulation processing unit to the processing unit in a time corresponding to one frame.
  • the data of the variable-length packet can be transmitted from the demodulation processing unit to the processing unit in a state where the valid signal indicating the effective interval of the data is maintained in the effective interval.
  • the data of the variable-length packet can be transmitted from the demodulation processing unit to the processing unit in a state where no intra-packet gap occurs.
  • the data of the variable-length packet can be transmitted from the demodulation processing unit to the processing unit in a state where a valid signal indicating an effective section of the data is not dropped in the packet.
  • the data of the variable length packet can be transmitted from the demodulation processing unit to the processing unit while being smoothed over a plurality of slots.
  • the data of the variable length packet is the demodulation processing unit in a state where the valid signal indicating the valid section of the data is maintained in the section from the beginning to the end of the stream from which the variable length packet is extracted.
  • the clock signal can be stopped.
  • the data of the variable length packet can be transmitted from the demodulation processing unit to the processing unit based on a clock signal having a fixed frequency.
  • a signal processing method is a signal processing method of a signal processing device including a demodulation processing unit that performs demodulation processing and a processing unit that performs demax processing, and the variable length is changed from the demodulation processing unit to the processing unit. And transmitting time information included in the packet at regular intervals.
  • a program according to an aspect of the present technology is directed to a computer that controls a signal processing device including a demodulation processing unit that performs demodulation processing and a processing unit that performs demax processing, from the demodulation processing unit to the processing unit, to a variable-length packet
  • a process including a step of transmitting the included time information at regular intervals is executed.
  • the signal processing apparatus, the signal processing method, and the program according to one aspect of the present technology include a demodulation processing unit that performs demodulation processing and a processing unit that performs demax processing.
  • the time information included in the variable-length packet is transmitted from the demodulation processing unit to the processing unit at regular intervals.
  • broadcast waves using IP can also be processed.
  • FIG. 1 is a diagram showing a configuration of a broadcasting system.
  • the broadcasting system shown in FIG. 1 includes a transmitter 10, a receiver 11, and a network 12.
  • the transmitter 10 is a device on the side that transmits content created by a broadcasting station.
  • the broadcast wave transmitted from the transmitter 10 is received by the receiver 11.
  • the broadcast wave can be transmitted from the transmitter 10 to the receiver 11 via the network 12.
  • the transmission via the network 12 can also be transmission of information relating to the content being broadcast.
  • the broadcast wave from the transmitter 10 will be described by taking as an example a case where it is transmitted by a method called MPEG-Media Transport (MMT) / Type Length-Value (TLV) and received by the receiver 11.
  • MMT MPEG-Media Transport
  • TLV Type Length-Value
  • the MMT / TLV method is a method in which video signals, audio signals, and control signals are stored and transmitted in IP (Internet Protocol) packets. This eliminates the distinction between broadcasting and communication as a transmission path.
  • broadcast radio waves With broadcast radio waves, the main camera video for an unspecified number of viewers and viewers on communication channels (via the network 12). It is also possible to implement a broadcasting form in which the video of the sub camera selected by the individual is transmitted.
  • FIG. 2 is a diagram illustrating a configuration of an embodiment of the receiver 11 to which the present technology is applied.
  • the receiving system including the receiver 11 includes an antenna 31, the receiver 11, and a display 32.
  • the receiver 11 includes a tuner 41, a demodulation processing unit 42, and a processing unit 43.
  • the demodulation processing unit 42 includes a demodulation unit 51 and an error correction unit 52.
  • the processing unit 43 includes a demultiplexing unit 53 and a decoder 54.
  • the antenna 31 receives, for example, a TLV digital broadcast wave transmitted from the transmitter 10 and supplies a reception signal obtained as a result to the receiver 11.
  • the receiver 11 restores and processes the TLV from the received signal from the antenna 31, extracts video and audio, and outputs the video and audio to the display 32.
  • the error correction unit 52 performs error correction of the demodulated signal from the demodulation unit 51 and supplies a signal such as TLV obtained as a result to the processing unit 43.
  • the processing unit 43 can be configured by, for example, an SOC (System-on-a-chip).
  • the processing unit 43 performs demax processing, for example, processing for dividing moving image content into a video portion, an audio portion, a subtitle portion, and the like.
  • the processing unit 43 is supplied with a sync signal, a valid signal, a data signal, and a clock signal, which are output signals output from the demodulation unit 51.
  • the demultiplexing unit 53 of the processing unit 43 separates, for example, video data and audio data included in the data signal, and the decoder 54 decodes the video data into a video signal or decodes the audio data into an audio signal. As a result, video and audio signals are generated and output to the display 32.
  • Broadcast waves transmitted from the transmitter 10 are in units of one frame as shown in FIG.
  • One frame includes a plurality of TLV streams.
  • TLV stream # 1, TLV stream # 2, and TLV stream # 3 are included.
  • the TLV stream # 1, the TLV stream # 2, and the TLV stream # 3 are, for example, streams of content of the broadcast station A, content of the broadcast station B, and content of the broadcast station C.
  • One frame may be composed of only the streams of the same broadcast station, or a stream of different broadcast stations may be included in one frame.
  • FIG. 3 an example in which three streams are included in one frame has been described.
  • the number of streams included in one frame is not limited to three.
  • the upper limit of the stream included in one frame is defined as 16, for example, in ARIB STD-B44, and therefore is limited to 16 lines based on this specification.
  • one frame is composed of 120 slots.
  • slots # 1 to # 40 are included in the TLV stream # 1
  • slots # 41 to # 80 are included in the TLV stream # 2
  • slots # 81 to # 120 are the TLV stream.
  • An example included in # 3 is shown.
  • the case where 120 slots are included in one frame is described as an example, but the description is not limited to 120 slots.
  • the upper limit of the slots included in one frame is, for example, ARIB STD-B44 and is defined as fixed at 120 slots, and is fixed at 120 slots based on this rule.
  • 1 slot contains one or more TLV packets. Since the TLV packet has a variable length as will be described later, the number of packets included in one slot may be different for each slot.
  • NTP Network Time Protocol
  • NTP is time information and is assigned to each TLV stream ID.
  • the NTP is used so that the receiver 11 can reproduce and hold a clock based on the received time information in the NTP format.
  • NTP is arranged at one place in one frame in a stream having the same TLV stream ID.
  • the NTP is arranged at a mark indicated by a triangle. That is, the example shown in FIG. 3 shows an example in which NTP is included in the first TLV packet in the TLV stream.
  • the NTP is arranged at a predetermined location in the TLV stream in one frame.
  • FIG. 4 is a diagram showing a configuration of a TLV packet that constitutes a TVL stream.
  • a TLV packet is composed of a packet header area composed of 2 bits and 6 bits, an area of an 8-bit packet type, an area of 16-bit data length, and an area of variable-length data. Composed.
  • the packet type area is assigned as an area used to identify the type of packet stored in the TLV, and the assignment is as shown in the lower part of FIG.
  • the data length area is the area where the number of data bits that follow is written.
  • the data area (data area) is 8 ⁇ N bits, has a variable length, and is an area in which data is written.
  • the data format of the data area is an IPv4 packet.
  • the IP packet in the data area has a structure as shown in the second row of FIG.
  • the IP packet in the data area is composed of an IPv4 header part, a UDP header part, and a data part.
  • the data format of the data area is an IPv6 packet.
  • the IP packet in the data area has a structure as shown in the third row of FIG.
  • the IP packet in the data area is composed of an IPv6 header portion, a UDP header portion, and a data portion.
  • the data format of the data area is an IP packet in which the header is compressed.
  • the IP packet in the data area has a structure as shown in the fourth row of FIG.
  • the IP packet in the data area is composed of a header part and a data part.
  • an IP packet is included in a TLV packet.
  • FIG. 6 is a diagram for explaining a signal line provided between the demodulation processing unit 42 and the processing unit 43.
  • the demodulation processing unit 42 can be an LSI that handles demodulation processing.
  • the processing unit 43 may be an LSI that handles demax processing.
  • the demodulation processing unit 42 and the processing unit 43 can be configured by one LSI or can be configured as different LSIs. When configured with different LSIs, the demodulation processing unit 42 needs to output data so that the subsequent processing unit 43 can process the data (conditions required by the processing unit 43 are satisfied).
  • the demodulation processing unit 42 can supply the demodulated data in a form that satisfies the conditions required by the processing unit 43.
  • one is a 1-bit signal line that transmits a SYNC signal, and one is a 1-bit signal line that transmits a VALID signal.
  • a 1-bit signal line for transmitting a clock (CLK) signal is used, and one is a 1-bit signal line for transmitting a data (DATA) signal.
  • the data signal line corresponds to 1 to 8 bits and may be composed of 1 to 8 signal lines.
  • the data signal line is composed of one line
  • the data signal line is composed of eight lines.
  • the parallel transmission is not limited to 8 bits, and any number of bits may be used, and signal lines corresponding to the number of bits are wired.
  • the sync signal, valid signal, and clock signal can be controlled in accordance with the number of data signal lines (the number of bits transmitted in one cycle of the clock signal).
  • the lower diagram of FIG. 6 it may be configured to further include a 1-bit signal line for transmitting error information indicating the occurrence of an error (ERR).
  • ERR error information indicating the occurrence of an error
  • the signal line shown here is an example, and it is a matter of course that a signal line for transmitting other signals may be provided between the demodulation processing unit 42 and the processing unit 43.
  • FIG. 7 shows basic output waveforms of a clock signal, a sync signal, a valid signal, and a data signal.
  • the basic output waveform is used here to explain the role of each signal, and the waveform of these signals is consumed so as to satisfy the conditions required by the processing unit 43, as will be described later. It is changed appropriately in order to reduce electric power.
  • the clock signal is a signal that represents the output timing of data constituting the TLV.
  • the clock signal is a pulse signal that alternately repeats the L level and the H level.
  • the sync signal represents the timing of the beginning of the packet included in the TLV.
  • the sync signal temporarily changes from the L (Low) level to the H (High) level only at the leading timing of the packet.
  • the valid signal represents a section (valid section) where a packet exists in TLV.
  • the valid signal is, for example, at the H level in the valid section, and at the L level in the section other than valid (invalid section).
  • the data signal is a TLV signal and includes all or part of the TLV packet.
  • the packet has a data length (packet length) of, for example, 4 to 65535 bytes.
  • an error signal line is provided, an error signal is also transmitted.
  • the error signal becomes H level when an error occurs and becomes L level when no error occurs.
  • the demodulation processing unit 42 As the data signal, all or part of the TLV packet is supplied from the demodulation processing unit 42 to the processing unit 43.
  • the data supplied from the demodulation processing unit 42 to the processing unit 43 will be described with reference to FIG.
  • FIG. 8 is a diagram similar to the configuration of the TLV packet shown in FIGS. 4 and 5 except that the data portion supplied from the demodulation processing unit 42 to the processing unit 43 is surrounded by a bold line. Data surrounded by a thick line is described as transmission data.
  • Transmission data A is all data of the TLV packet.
  • all data in the TLV packet from the packet header of the TLV packet to the data area is supplied from the demodulation processing unit 42 to the processing unit 43.
  • Transmission data B is all data except the packet header of the TLV packet.
  • data in the packet type area of the TLV packet, data in the data length area, and data in the data area are supplied from the demodulation processing unit 42 to the processing unit 43.
  • Transmission data C is data in the data area in the TLV packet.
  • the data in the data area of the TLV packet is supplied from the demodulation processing unit 42 to the processing unit 43.
  • the transmission data D is data other than the IPv4 header portion in the IPv4 packet, in which the data in the data area in the TLV packet is an IPv4 packet.
  • the data in the UDP header part and the data in the data part in the IPv4 packet are supplied from the demodulation processing part 42 to the processing part 43.
  • the data in the data area in the TLV packet is an IPv4 packet, and is the data part (UDP packet payload) in the IPv4 packet.
  • the payload of the UDP packet of the IPv4 packet is supplied from the demodulation processing unit 42 to the processing unit 43.
  • the transmission data F is data other than the IPv6 header portion in the IPv6 packet, in which the data in the data area in the TLV packet is an IPv6 packet.
  • the data in the UDP header part and the data part in the IPv6 packet are supplied from the demodulation processing part 42 to the processing part 43.
  • the data in the data area in the TLV packet is an IPv6 packet, and is a data part (a payload of a UDP packet) in the IPv6 packet.
  • the UDP packet payload of the IPv6 packet is supplied from the demodulation processing unit 42 to the processing unit 43.
  • the data in the data area in the TLV packet is a compressed IP packet, and is a data portion (payload) in the compressed IP packet.
  • the payload of the compressed IP packet is supplied from the demodulation processing unit 42 to the processing unit 43.
  • the transmission data A is transmitted from the demodulation processing unit 42.
  • any one of the transmission data B to H is transmitted from the demodulation processing unit 42 according to the requested data.
  • the TLV packet is a variable-length packet and includes an IP packet as described above. Such a TLV packet is exchanged between the demodulation processing unit 42 and the processing unit 43.
  • the supply is performed at the timing based on the clock signal, the sync signal, and the valid signal described with reference to FIG.
  • a description will be given of these signals and data supply timing.
  • the data signal line may be composed of 1 to 8 (1 to 8 bits).
  • the data signal line when there is one data signal line and 1-bit serial transmission, there are two data signal lines, and when data transmission is 2-bit parallel transmission, there are four data signal lines.
  • 4-bit parallel transmission is used, and a case where there are eight data signal lines and 8-bit parallel transmission will be described as examples.
  • present technology can be applied to, for example, 3-bit parallel transmission other than these, and is not a description showing that the present technology is limited to the examples.
  • FIG. 9 is a diagram showing waveforms of a clock signal, a data signal, and a valid signal at the time of 8-bit parallel transmission. Since the 8-bit parallel transmission is used, eight data signal lines are arranged between the demodulation processing unit 42 and the processing unit 43, and as shown in FIG. It is transmitted with. The valid signal is always at the H level, that is, in this case, a signal indicating that the packet is in an effective section.
  • the processing unit 43 can receive (latch) data of the data signal at the rising edge of the clock signal. Although the description will be continued here assuming that data is latched at the rising edge of the clock signal, the data can be latched at the falling edge of the clock signal.
  • the clock signal shown in FIG. 9 shows the case of the rising edge mode (Rising edge mode), but the falling edge mode (Falling edge mode) may be used.
  • the rising edge mode Riving edge mode
  • the falling edge mode Fralling edge mode
  • the case of the rising edge mode will be described as an example, but the case of the rising edge mode is also the case of the falling edge mode. This technology can be applied as well.
  • FIG. 10 is a diagram showing waveforms of a clock signal, a data signal, and a valid signal at the time of 4-bit parallel transmission. Since the 4-bit parallel transmission is used, four data signal lines are arranged between the demodulation processing unit 42 and the processing unit 43, and as shown in FIG. And 8-bit data is transmitted with a two-cycle clock signal. The valid signal is always an H level signal.
  • FIG. 11 is a diagram illustrating waveforms of a clock signal, a data signal, and a valid signal in 2-bit parallel transmission. Since the 2-bit parallel transmission is used, two data signal lines are arranged between the demodulation processing unit 42 and the processing unit 43, and as shown in FIG. And 8-bit data is transmitted with a four-cycle clock signal. The valid signal is always an H level signal.
  • FIG. 12 is a diagram showing waveforms of a clock signal, a data signal, and a valid signal at the time of 1-bit serial transmission. Since 1-bit serial transmission is performed, one data signal line is arranged between the demodulation processing unit 42 and the processing unit 43. As shown in FIG. The 8-bit data is transmitted with a clock signal of 8 cycles. The valid signal is always an H level signal.
  • the valid signal is maintained at the H level indicating the valid section, and the clock signal is transmitted with data having different frequencies according to the number of bits transmitted at a time.
  • the frequency of the clock signal is variable depending on the number of bits transmitted in one cycle.
  • the demodulation processing unit 42 can perform TLV exchange by performing any of the controls described with reference to FIGS. 9 to 12.
  • the number of bits transmitted in one cycle of the clock signal is small, in other words, the number of signal lines is small, and in other words, the number of pins used for data transmission among the pins of the LSI constituting the processing unit 43 is small.
  • the frequency of the signal is increased.
  • broadcasting tends to have a higher resolution, but if the resolution is increased, the amount of data to be transmitted from the demodulation processing unit 42 to the processing unit 43 also increases.
  • the number of pins of the LSI may be increased, for example, 8-bit parallel transmission may be performed. However, it is also desired not to increase the number of pins of the LSI.
  • the number of pins related to the data transmission of the processing unit 43 should be four and the frequency may be relatively low.
  • the clock signal has the same frequency regardless of the number of bits to be transmitted (number of signal lines), but the invalid period of the data is stopped and the valid signal is not changed. explain.
  • FIG. 13 is a diagram showing waveforms of a clock signal, a data signal, and a valid signal at the time of 8-bit parallel transmission. Since it is 8-bit parallel transmission, as shown in FIG. 13, 8-bit data is transmitted with a clock signal of one cycle.
  • the processing unit 43 Since the processing unit 43 latches the data of the data signal at the rising edge of the clock signal, the clock signal is stopped (dropped) from the lapse of one cycle until the next data transmission timing (during the byte gap). ).
  • the valid signal is always at the H level, that is, in this case, a signal indicating that the packet is in an effective section.
  • FIG. 14 is a diagram showing waveforms of a clock signal, a data signal, and a valid signal at the time of 4-bit parallel transmission. Since 4-bit parallel transmission is used, as shown in FIG. 14, 4-bit data is transmitted with a clock signal of one cycle, and 8-bit data is transmitted with a clock signal of two cycles. The valid signal is always an H level signal.
  • the processing unit 43 can also latch the 8-bit data in the two cycles, until the next data transmission timing (after the byte gap) after two cycles elapses.
  • the clock signal is stopped (dropped).
  • FIG. 15 is a diagram showing waveforms of a clock signal, a data signal, and a valid signal at the time of 2-bit parallel transmission. Since 2-bit parallel transmission is used, as shown in FIG. 15, 2-bit data is transmitted with a one-cycle clock signal, and 8-bit data is transmitted with a four-cycle clock signal. The valid signal is always an H level signal.
  • the processing unit 43 can also latch the 8-bit data in the 4 cycles, until after the 4 cycles elapses until the next data transmission timing (between the byte gaps) The clock signal is stopped (dropped).
  • FIG. 16 is a diagram showing waveforms of a clock signal, a data signal, and a valid signal at the time of 1-bit serial transmission. Since 1-bit serial transmission is performed, as shown in FIG. 16, 1-bit data is transmitted with a 1-cycle clock signal, and 8-bit data is transmitted with an 8-cycle clock signal. The valid signal is always an H level signal.
  • the processing unit 43 can also latch 8-bit data in the 8 cycles, until the next data transmission timing (after the byte gap) after 8 cycles elapses.
  • the clock signal is stopped (dropped).
  • the valid signal is maintained at the H level representing the valid interval, and the clock signal has the same frequency regardless of the number of bits transmitted at one time, and after the transmission, during the next transmission timing. In a stopped state.
  • the frequency of the clock signal is constant regardless of the number of bits transmitted in one cycle.
  • the clock signal that can be processed by the processing unit 43 is set, and the demodulation processing unit 42 performs one of the controls described with reference to FIGS. Can give and receive.
  • the clock signal has the same frequency regardless of the number of bits to be transmitted (number of signal lines) and always oscillates, and the valid signal is dropped in the data invalid period. explain.
  • FIG. 17 is a diagram showing waveforms of a clock signal, a data signal, and a valid signal at the time of 8-bit parallel transmission. Since 8-bit parallel transmission is performed, as shown in FIG. 17, 8-bit data is transmitted with one cycle of the clock signal, and only in one cycle, the valid signal is at the H level indicating that it is an effective section. Signal.
  • the valid signal Since transmission of 8-bit data is completed in one cycle of the clock signal, the valid signal is stopped (dropped) from the end of one cycle until the next data transmission timing (between the byte gaps).
  • FIG. 18 is a diagram illustrating waveforms of a clock signal, a data signal, and a valid signal at the time of 4-bit parallel transmission. Since 4-bit parallel transmission is performed, as shown in FIG. 18, 8-bit data is transmitted with a clock signal of two cycles, and during this time, the valid signal is an H-level signal. During the byte gap, the valid signal is stopped (dropped).
  • FIG. 19 is a diagram illustrating waveforms of a clock signal, a data signal, and a valid signal in 2-bit parallel transmission. Since 2-bit parallel transmission is used, as shown in FIG. 19, 8-bit data is transmitted with a 4-cycle clock signal, and during this time, the valid signal is an H-level signal. During the byte gap, the valid signal is stopped (dropped).
  • FIG. 20 is a diagram illustrating waveforms of a clock signal, a data signal, and a valid signal during 1-bit serial transmission. Since it is 1-bit serial transmission, as shown in FIG. 20, 8-bit data is transmitted with an 8-cycle clock signal, and during that time, the valid signal is an H-level signal. During the byte gap, the valid signal is stopped (dropped).
  • the valid signal is set to the H level only during the valid period, and the clock signal is always oscillated regardless of the number of bits transmitted at a time.
  • the frequency of the clock signal is constant regardless of the number of bits transmitted in one cycle.
  • a clock signal that can be processed by the processing unit 43 is set, and the demodulation processing unit 42 performs one of the controls described with reference to FIGS. Can give and receive.
  • the intra-packet gap is not always generated, but is a gap generated in, for example, a parity part or a part across slots.
  • the inter-packet gap is a gap that occurs when there is no data to be transmitted between packets, and is a gap that occurs in a portion where a null packet exists.
  • FIG. 21 shows the clock signal in the rising edge mode
  • FIG. 22 shows the falling edge mode
  • FIG. 21 is a diagram showing waveforms of a clock signal, a data signal, and a valid signal at the time of 8-bit parallel transmission.
  • the upper diagram in FIG. 21 represents a case where the clock signal is constantly oscillating, and the lower diagram in FIG. 21 represents a case where the clock signal is stopped when a gap is generated.
  • the sync signal represents the start timing of the packet included in the TLV, and is a signal that temporarily changes from the L (Low) level to the H (High) level only at the start timing of the packet.
  • the clock signal is constantly oscillated in the example shown in the upper diagram of FIG.
  • the valid signal is at the H level when the packet exists (valid zone), and at the L level at the other zone (invalid zone). Since 8-bit parallel transmission is used, when the valid signal is at the H level, 8-bit data in one packet is transmitted with a clock signal of one cycle. In FIG. 21, as the data signal, 8 bits are not shown and only 1 bit is shown. FIG. 22 described later is similarly illustrated.
  • the valid signal when the intra-packet gap occurs, the valid signal is inverted from the H level to the L level to indicate that it is an invalid section. Similarly, when a gap between packets occurs, the valid signal is inverted from the H level to the L level to indicate that it is an invalid section.
  • control is performed so that the clock signal is constantly oscillated.
  • the section in which the clock signal is stopped shows an example in which the valid signal is also set to the L level representing the invalid section.
  • the interval in which the clock signal is stopped may be set to an L level that represents an invalid interval or an H level that represents an effective interval.
  • the processing unit 43 does not latch data because the clock signal is stopped. Therefore, when the clock signal is stopped when a gap occurs and the data is invalid, the valid signal may be maintained at the H level indicating that it is a valid section, or the invalid section. It may be dropped to the L level indicating that
  • the section in which the clock signal is stopped indicates an example in which the valid signal is also set to the L level indicating the invalid section.
  • the valid signal level may be H level or L level.
  • the clock signal may be stopped even when a byte gap has occurred.
  • the control described with reference to FIG. 13 can be applied.
  • FIG. 22 is a diagram showing waveforms of a clock signal, a data signal, and a valid signal at the time of 8-bit parallel transmission.
  • the upper diagram in FIG. 22 represents the case where the clock signal is constantly oscillating, and the lower diagram in FIG. 22 represents the case where the clock signal is stopped when a gap occurs.
  • the clock signal shown in FIG. 22 shows the case of the falling edge mode. Except for this point, the clock signal shown in FIG. 21 is the same as that of the rising edge mode, and the description thereof is omitted. .
  • This technology can be applied regardless of whether the clock signal is in the rising edge mode or the falling edge mode. Further, the embodiment described with reference to FIGS. 21 and 21 and the embodiment described with reference to FIGS. 9 to 20 can be applied in appropriate combination.
  • the 8-bit parallel transmission has been described as an example.
  • the parallel transmission with other number of bits for example, the above-described 8-bit also in the 4-bit or 2-bit parallel transmission
  • FIGS. 23 and 24 description will be given of a case where the clock signal is stopped in a section where a gap has occurred in the case of 1-bit serial transmission.
  • FIG. 23 shows the case where the clock signal is in the rising edge mode
  • FIG. 24 shows the case in the falling edge mode.
  • FIG. 23 is a diagram illustrating waveforms of a clock signal, a data signal, and a valid signal during 1-bit serial transmission.
  • the upper diagram in FIG. 23 represents the case where the clock signal is constantly oscillating, and the lower diagram in FIG. 23 represents the case where the clock signal is stopped when a gap occurs.
  • the valid signal Since it is 1-bit serial transmission, when the valid signal is at H level, 1-bit data in 1 packet is transmitted by 1-cycle clock signal, and 8-bit data is transmitted in 8 cycles.
  • the valid signal is at the H level when the packet is present (valid period), and is at the L level during the non-valid period (invalid period). Therefore, the valid signal is set to the L level representing the invalid section in the intra-packet gap and the inter-packet gap.
  • the valid signal of the gap section When a byte gap occurs, the valid signal of the gap section is also set to L level representing an invalid section.
  • FIG. 24 is a diagram illustrating waveforms of a clock signal, a data signal, and a valid signal during 1-bit serial transmission.
  • the upper diagram in FIG. 24 represents the case where the clock signal is constantly oscillating, and the lower diagram in FIG. 24 represents the case where the clock signal is stopped when a gap occurs.
  • the clock signal shown in FIG. 24 shows the case of the falling edge mode. Except for this point, the clock signal shown in FIG. 23 is the same as that of the rising edge mode, and the description thereof will be omitted. .
  • This technology can be applied regardless of whether the clock signal is in the rising edge mode or the falling edge mode.
  • FIG. 25 shows a time when the clock signal is in the rising edge mode
  • FIG. 26 shows a time in the falling edge mode.
  • FIG. 25 is a diagram illustrating waveforms of a clock signal, a data signal, and a valid signal during 1-bit serial transmission.
  • the upper diagram in FIG. 25 represents a case where the clock signal is constantly oscillating in a section other than the byte gap, and the lower diagram in FIG. 25 represents a case where the clock signal is stopped when a gap is generated.
  • the valid signal becomes H level
  • the valid signal becomes L level.
  • the level remains H level
  • the level is set to L level.
  • the example shown in FIG. 25 is when the case described with reference to FIG. 16 is applied, and the valid signal is maintained at the H level in a section other than the time when the intra-packet gap and the inter-packet gap are generated. In this case, the clock signal is stopped at the time of occurrence.
  • the clock signal regardless of whether an intra-packet gap or an inter-packet gap has occurred, in other words, regardless of whether the valid signal represents a valid section (invalid section). Continues to oscillate, but the clock signal is stopped only when a byte gap occurs.
  • the oscillation of the clock signal is stopped (the clock signal is dropped) when the valid signal represents the valid section.
  • FIG. 26 is a diagram illustrating waveforms of a clock signal, a data signal, and a valid signal during 1-bit serial transmission.
  • the upper diagram in FIG. 26 represents the case where the clock signal is constantly oscillating, and the lower diagram in FIG. 26 represents the case where the clock signal is stopped when a gap occurs.
  • the clock signal shown in FIG. 26 shows the case of the falling edge mode. Except for this point, the clock signal shown in FIG. 25 is the same as that of the rising edge mode, and the description thereof will be omitted. .
  • This technology can be applied regardless of whether the clock signal is in the rising edge mode or the falling edge mode.
  • the embodiment described with reference to FIGS. 23 to 26 and the embodiment described with reference to FIGS. 9 to 20 can be applied in appropriate combination.
  • the conventional demodulation processing unit 42 handles a TS packet, but the TS packet includes information called a transport error indicator indicating whether or not there is an error in the data.
  • FIG. 27 shows the structure of a TS packet (MPEG2-TS packet). The area next to the area in which the synchronization information in the packet header in the packet shown in FIG. 27 is written contains information of a 1-bit transport error indicator.
  • the error information indicated by such a transport error indicator is transmitted between the demodulation processing unit 42 and the processing unit 43 through, for example, a dedicated signal line.
  • a dedicated signal line Refer again to the lower diagram of FIG. Five signal lines are arranged between the demodulation processing unit 42 and the processing unit 43 shown in the lower part of FIG. 6, and one of them is an error signal line for transmitting an error signal.
  • the TLV packet can be handled between the demodulation processing unit 42 and the processing unit 43, information corresponding to the transport error indicator is included in the TLV packet, and the error information is converted into the demodulation processing unit 42. To the processing unit 43.
  • FIG. 4 is a diagram illustrating a configuration of a TLV packet.
  • the packet header of the TLV packet is divided into a 2-bit area and a 6-bit area, and an 8-bit area as a whole.
  • One bit in the 8-bit area can be used as an error indicator corresponding to a transport error indicator.
  • 0x00” and 0x04-0xFD are undefined as packet type values in the packet type area. By assigning this undefined area to the error indicator, it can be used as an error indicator corresponding to the transport error indicator.
  • the demodulation processing unit 42 displays error information (information that an error has occurred or has not occurred) represented by the error indicator. Can be transmitted to the processing unit 43. That is, error information can be transmitted even when a TLV packet is handled.
  • the error information may be transmitted from the demodulation processing unit 42 to the processing unit 43 using the error signal line when the error signal line is arranged. it can.
  • the data signal line can be configured to transmit error information as data.
  • transmission of error information may be performed in units of error correction codes or may be performed in units of variable length packets.
  • BCH OK1 a section in which the error correction code is normally performed
  • BCH ERR1 a section in which an error occurs in the error correction code
  • BCH ERR2 a section in which an error occurs in the error correction code
  • Error correction is performed in the order of the section where the error correction code is normally performed (BCH OK2) and the section where the error occurs in the error correction code (BCH3ERR3).
  • the (BCH ERR1) and (BCH ERR2) sections are in the variable-length packet output # 1 section, the (BCH ⁇ ERR2) section is also in the variable-length packet output # 2 section, and (BCH ERR3) Assume that the section is in the section of variable length packet output # 4.
  • the error information when error information is output in error correction code units, the error information is output as in the waveform shown as ERR1 in FIG. That is, error information is output only during the (BCH ERR1), (BCH ERR2), and (BCH ERR3) sections (the error signal is set to H level), and no other section, that is, no error has occurred. In the section, error information is not output (the error signal is set to L level).
  • the error information may be configured to be output so as to change in units of error correction codes, or may be configured to be output so as to change in units of variable length packets.
  • NTP processing will be described. As described with reference to FIG. 3, in the TLV packet, NTP as time information is arranged at a predetermined position for each TLV stream ID. This NTP is information that can be used as information that plays the same role as PCR (Program Clock Reference) in MPEG2-TS. Here, PCR will be briefly described.
  • the PCR sending side sends PCR data to the receiver side by including it in an independent packet, video or audio PES at regular intervals.
  • the PCR contains a 42-bit value STC (System Time Clock) counted by the 27 MHz clock on the sending side.
  • the receiver side knows where the PCR data is from the description in the PMT, and loads the STC value in the PCR data in the clock recovery unit.
  • the clock recovery unit compares the STC value loaded from the TS PCR with the count value counted by the 27 MHz oscillator, and performs control so that the difference becomes zero. As a result, the sending clock is configured to be locked with a certain degree of accuracy.
  • the PCR used for such control corresponds to NTP in the TLV packet.
  • the NTP is included in the TLV packet at a predetermined interval and transmitted to the receiver 11 on the transmission side (transmitter 10). In the receiver 11, it is necessary to reproduce the predetermined interval using NTP and to synchronize with the clock on the transmission side.
  • the data output from the demodulation processing unit 42 to the processing unit 43 is any of the transmission data A to H.
  • NTP is output with a predetermined interval when data output as described with reference to FIGS. 29 to 33 is performed.
  • FIG. 29 to 33 the diagrams shown in the upper four stages are common, and are diagrams for explaining processing up to data extraction.
  • FIG. 29 to FIG. 33 a case where a TLV stream from the broadcasting station A, the broadcasting station B, the broadcasting station C,.
  • a case where a TLV stream from the broadcasting station B is processed will be described as an example.
  • the TLV streams from slots # 6 to # 10 constituting a part of the TLV stream from the broadcasting station B are demodulated by the 16APSK system, and the TLV streams from the slots # 11 to # 15 are demodulated by the 16APSK system, and the slot The TLV streams # 16 to # 20 are demodulated by the QPSK method.
  • the TLV stream included in one frame may include a stream demodulated by a different method.
  • TLV stream is transmitted from the transmitter 10 to the receiver 11.
  • the receiver 11 decodes the received TLV stream by a decoding method corresponding to the demodulation method. Also, a TLV stream from a desired broadcast station, in this case, broadcast station B, is extracted from the decoded TLV stream.
  • TLV packet is extracted from the TLV stream.
  • TLV packets # 1 to # 12 are extracted as TLV packets.
  • the hatched (filled) portion corresponds to the intra-packet gap or the inter-packet gap in the above description.
  • a hatched (filled) portion represents a TLV stream from the broadcasting station B such as the broadcasting station A, but a non-signal section.
  • the intra-packet gap is a part such as a parity, it exists in each slot in the example shown in FIG.
  • the interpacket gap occurs, for example, when the slot 10 is a null packet.
  • TLV packet # 1 is a packet extracted from slot # 6.
  • TLV packet # 2 is a packet extracted from slot # 6, slot # 7, and slot # 8. Since TLV packet # 2 spans three slots, two intra-packet gaps (between slot # 6 and slot # 7 and between slot # 7 and slot # 8) are generated.
  • TLV packet # 3 is a packet extracted from slot # 8.
  • TLV packet # 4 is a packet extracted from slot # 8 and slot # 9. Since the TLV packet # 4 extends over two slots, one intra-packet gap (between slot # 8 and slot # 9) occurs.
  • TLV packet # 5 is a packet extracted from slot # 9 and slot # 11.
  • the TLV packet # 5 spans three slots # 9 to # 11. However, since the slot # 10 is a null packet, an intra-packet gap and an inter-packet gap are generated.
  • TLV packet # 6 is a packet extracted from slot # 11 and slot # 12. Since the TLV packet # 6 extends over two slots, one intra-packet gap (between slot # 11 and slot # 12) occurs.
  • the TLV packet # 7 is a packet extracted from the slot # 12.
  • TLV packet # 8 is a packet extracted from slot # 12 and slot # 13. Since the TLV packet # 8 extends over two slots, there is one intra-packet gap (between the slot # 12 and the slot # 13).
  • the TLV packet # 9 is a packet extracted from the slot # 13.
  • TLV packet # 10 is a packet extracted from slot # 13 and slot # 14. Since the TLV packet # 10 extends over two slots, one intra-packet gap (between slot # 13 and slot # 14) occurs.
  • TLV packet # 11 is a packet extracted from slot # 16.
  • TLV packet # 12 is a packet extracted from slot # 16 and slot # 17. Since the TLV packet # 12 spans two slots, one intra-packet gap (between slot # 16 and slot # 17) occurs.
  • the sync signal is set to the H level at the head of the TLV packet, the sync signal is set to the H level at the head timing of each of the TLV packets # 1 to # 12 as shown in the lowermost part of FIG.
  • the valid signal is set to the L level at the point where the gap occurs.
  • TLV packets # 1 to # 12 are sequentially transmitted in accordance with the sync signal and the valid signal.
  • the transmission timing (transmission section) is substantially the same as the timing (extraction section) at which the TLV packet is extracted.
  • TLV packets # 1 to # 12 are extracted will be described as an example.
  • TLV packets # 1 to # 12 are output in a section of one frame. Also in this case, since the sync signal is set to the H level at the head of the TLV packet, as shown in the lowermost stage of FIG. 30, the sync signal is set to the H level at the timing of the head of each of the TLV packets # 1 to # 12. To be.
  • TLV packets # 1 to # 12 are illustrated for explanation at the frame # 2 (frame # 2) from which the TLV packets # 1 to # 12 are extracted.
  • TLV packets # 1 to # 12 are extracted from frame # 2, and when frame # 3 is processed, TLV packets # 1 to # 12 are transmitted over one frame section.
  • the valid signal is in a state where the H level indicating the valid section is maintained because the TLV packet is output for one frame. Therefore, the valid signal is basically kept at the H level at all times.
  • a TLV packet extracted from one frame may be transmitted over a section of one frame.
  • the demodulation processing unit 42 includes a buffer that temporarily stores data for one frame and stores the data for one frame, and then stores the amount of data stored for one frame.
  • the clock signal is controlled and transmitted to the processing unit 43.
  • FIG. 31 the same situation as that described with reference to FIG. 29 is described, and the case where TLV packets # 1 to # 12 are extracted will be described as an example.
  • data output is adjusted as appropriate so that no intra-packet gap occurs, and TLV packets # 1 to # 12 are sequentially output.
  • the sync signal is set to the H level at the head of the TLV packet, as shown in the bottom of FIG. 31, the sync signal is set to the H level at the timing of the head of each of the TLV packets # 1 to # 12. To be.
  • the valid signal is in a state where the H level representing the valid interval is maintained in the sections other than the gap between packets.
  • the TLV packet # 2 has two intra-packet gaps in the first output pattern described with reference to FIG. 29. Therefore, the valid signal is an invalid section in the intra-packet gap section. It was dropped to the L level indicating that there was.
  • the valid signal is in a state where the H level indicating the valid section is maintained.
  • the dotted line in the TLV packet # 2 shown at the bottom of FIG. 31 is where an intra-packet gap has occurred. However, such a intra-packet gap is eliminated so that a valid signal does not drop in the TLV packet. Be controlled.
  • data output is controlled so that the valid signal does not drop in the TLV packet.
  • the demodulation processing unit 42 needs to be configured to include a buffer that temporarily stores the TLV packet.
  • the buffer capacity may be small. Further, by temporarily storing the data in the demodulation processing unit 42 and outputting the data, it is possible to perform control so that data transmission to the processing unit 43 is performed with a low-frequency clock signal.
  • serial transmission or parallel transmission with low bits can be supported, and the number of pins of the processing unit 43 can be reduced.
  • a pattern (described as a fourth output pattern) in which data stored in a buffer in a plurality of slot sections from which TLV packets are extracted is smoothed and output at a constant rate. explain.
  • TLV packets # 1 to # 12 are extracted will be described as an example.
  • TLV packet # 1 is extracted from slot # 6
  • TLV packet # 2 is extracted from slot # 7
  • TLV packet # 2 is extracted from slot # 7
  • TLV packet # 2 is extracted from slot # 7
  • TLV packet # 2 is extracted from slot # 7
  • TLV packet # 2 is extracted from slot # 7
  • TLV packet # 3 is extracted from slot # 8. 4
  • TLV packet # 4 and TLV packet # 5 are extracted from slot # 9.
  • TLV packets # 1 to # 5 are stored in the buffer during the 5-slot period of slots # 6 to # 10.
  • TLV packets # 1 to # 5 are smoothed and output at a constant rate during the 5-slot period of slots # 6 to # 10.
  • the TLV packets extracted in the 5-slot section are smoothed and output at a constant rate.
  • 5 slots are used as a unit.
  • an advanced BS is allowed to change the modulation method every 5 slots. Therefore, here, an example in which a TLV packet is smoothed at a constant rate in units of 5 slots has been described.
  • slots # 6 to # 10 and slots # 11 to # 15 are 16APSK demodulation, while slots # 16 to # 20 are QPSK demodulation.
  • the output rate in the slots # 6 to # 10 may be different from the output rate in the slots # 16 to # 20, and such a change in the output rate is included in the fourth output pattern. It is an embodiment.
  • the valid signal is in a state where the H level representing the valid section is maintained (the state shown in FIG. 32). When a gap occurs, the valid signal may be dropped to the L level representing the invalid section, or the clock signal may be stopped.
  • the valid signal is maintained at the H level indicating the valid interval, and the clock signal is controlled to be stopped as necessary, so that the valid signal is output while the TLV packet is being output. It is also possible to control so as not to fall. In this case, for example, in a section where an intra-packet gap occurs, the clock signal is stopped, but the valid signal is maintained at the H level.
  • the slot of the broadcasting station B may not be continuously arranged, and the slot of the broadcasting station C may be arranged in the middle.
  • the TLV packet of the broadcasting station V is output also by performing control such that the clock signal is stopped and the valid signal is maintained at the H level. During this time, control can be performed so that the valid signal does not fall.
  • the demodulation processing unit 42 needs to be configured to include a buffer for temporarily storing the TLV packet. It is also possible to perform data transmission to the processing unit 43 using a clock signal having a frequency.
  • serial transmission or parallel transmission with low bits can be supported, and the number of pins of the processing unit 43 can be reduced.
  • the frequency of the clock signal when the fifth output pattern is applied is slower than the frequency of the clock signal when the first output pattern is applied.
  • the fifth output pattern can be used when it is desired to reduce the frequency of the clock signal.
  • smoothing is performed at a constant rate within a section from the beginning of slot # 6 from which TLV packet # 1 is extracted to the end of slot # 9 from which TLV packet # 5 is extracted. TLV packets # 1 to # 5 extracted from # 6 to # 9 are output.
  • the demodulation processing unit 42 needs to be configured to include a buffer that temporarily stores the TLV packet. As described above, the demodulation processing unit 42 temporarily stores the data and outputs the data. In addition, it is possible to perform data transmission to the processing unit 43 with a low-frequency clock signal.
  • serial transmission or parallel transmission with low bits can be supported, and the number of pins of the processing unit 43 can be reduced.
  • one frame includes TLV streams of broadcasting station A, broadcasting station B, and broadcasting station C.
  • TLV stream of the broadcasting station B is extracted from such a stream will be described as an example.
  • the vertical line represents the data in the decoded slot
  • the processing unit 43 indicates data that is a transmission candidate.
  • a bold line (filled square) in the figure represents a slot containing NTP.
  • the NTP is included in a predetermined position of the TLV stream, here, the first slot of the TLV stream.
  • the NTP is arranged at one location for each TLV stream ID, for example, in the example shown in FIG. 34, the top slot of the TLV stream from the broadcasting station A, the top of the TLV stream from the broadcasting station B, NTP is arranged in the slot and in the first slot of the TLV stream from the broadcasting station C, respectively.
  • one frame includes the TLV stream of the broadcasting station B demodulated by different demodulation methods (16APSK demodulation method and QPSK method in the figure).
  • the NTP is arranged in either slot # 6 or slot # 16.
  • the description is continued assuming that the NTP is arranged in the first slot of the TLV stream, but the slot in which the NTP is arranged may be a predetermined position in the TLV stream, and the arrangement position of the NTP is arranged in the first slot. It is not a description showing that it is limited.
  • the TLV stream from the broadcasting station B is extracted from the TLV stream that has been subjected to error correction decoding. Since the TLV stream from the broadcasting station B is extracted for each frame, as shown in the third row in FIG. 34, the TLV of the broadcasting station B is transmitted from each of the frame # 1, frame # 2, and frame # 3. A stream is extracted. In addition, an NTP is arranged in the first slot of each extracted TLV stream.
  • the fourth to eighth stages in FIG. 34 show waveforms when data is output in the first to fifth output patterns, respectively. Since each output pattern has been described with reference to FIGS. 29 to 33, in FIG. 34, a description relating to NTP is added.
  • NTP in frame # 1 there is one NTP in each of frame # 1, frame # 2, and frame # 3. It is assumed that the NTP in frame # 1 is NTP # 1, the NTP in frame # 2 is NTP # 2, and the NTP in frame # 3 is NTP # 3.
  • the difference (interval between NTP # 1 and NTP # 2) between the time when NTP # 1 is output and the time when NTP # 2 is output, and NTP
  • the interval between # 2 and NTP # 3 is the same interval.
  • the interval is an interval for one frame.
  • NTP Since NTP is arranged in the head slot of the TLV stream, it is arranged in the same place for each frame. Therefore, when outputting at the decoded timing as in the first output pattern, the interval at which the NTP is output is also output at a constant interval. Therefore, in the first output pattern, NTP can be supplied from the demodulation processing unit 42 to the processing unit 43 at a predetermined interval, and the processing unit 43 can perform clock recovery.
  • the interval between NTP # 1 and NTP # 2 and the interval between NTP # 2 and NTP # 3 are the same interval.
  • the interval is an interval for one frame.
  • NTP is output at the output timing of the head of one frame. Therefore, even in the second output pattern, the NTP output interval is a constant interval, and the NTP can be supplied from the demodulation processing unit 42 to the processing unit 43 at the fixed interval, and the processing unit 43 can perform clock recovery. It becomes.
  • the interval between NTP # 1 and NTP # 2 and the interval between NTP # 2 and NTP # 3 are the same interval.
  • the interval is an interval for one frame.
  • the third output pattern is a pattern that is output so that the valid signal does not fall within the TLV packet.
  • the NTP output interval is a constant interval, and the NTP can be supplied from the demodulation processing unit 42 to the processing unit 43 at the constant interval, and the processing unit 43 can perform clock recovery. Become.
  • the TLV packet is temporarily stored in the demodulation processing unit 42, and the output timing is controlled so that there is no gap in the packet. Therefore, the output interval of the NTP is finely adjusted so that the interval is accurate. It is also possible to configure the control so as to be at regular intervals. The same applies to the second output pattern.
  • the interval between NTP # 1 and NTP # 2 and the interval between NTP # 2 and NTP # 3 are the same interval.
  • the interval is an interval for one frame.
  • the fourth output pattern is an output pattern that is smoothed in the slot and the output rate is variable. Since the NTP is output from the demodulation processing unit 42 to the processing unit 43 at the timing when the NTP arranged in the head slot of the TLV stream is decoded, the output interval of NTP is 1 in the fourth output pattern as well. The interval is equal to the frame, and the interval is constant. Also in the fourth output pattern, since NTP can be supplied from the demodulation processing unit 42 to the processing unit 43 at regular intervals, the processing unit 43 can perform clock recovery.
  • the interval between NTP # 1 and NTP # 2 and the interval between NTP # 2 and NTP # 3 are the same interval.
  • the interval is an interval for one frame.
  • the fifth output pattern is an output pattern that is smoothed in the slot and has a fixed output rate. Since the NTP is output from the demodulation processing unit 42 to the processing unit 43 at the timing when the NTP arranged in the first slot of the TLV stream is decoded, the NTP output interval is 1 in the fifth output pattern as well. The interval is equal to the frame, and the interval is constant. Even in the fifth output pattern, NTP can be supplied from the demodulation processing unit 42 to the processing unit 43 at regular intervals, so that the processing unit 43 can perform clock recovery.
  • NTP can be supplied from the demodulation processing unit 42 to the processing unit 43 at regular intervals, so that the processing unit 43 can perform clock recovery.
  • FIG. 35 shows a configuration example of a general-purpose personal computer.
  • This personal computer incorporates a CPU (Central Processing Unit) 1001.
  • An input / output interface 1005 is connected to the CPU 1001 via a bus 1004.
  • a ROM (Read Only Memory) 1002 and a RAM (Random Access Memory) 1003 are connected to the bus 1004.
  • the input / output interface 1005 includes an input unit 1006 including an input device such as a keyboard and a mouse for a user to input an operation command, an output unit 1007 for outputting a processing operation screen and an image of the processing result to a display device, programs, and various types.
  • a storage unit 1008 including a hard disk drive for storing data, a LAN (Local Area Network) adapter, and the like are connected to a communication unit 1009 that executes communication processing via a network represented by the Internet.
  • magnetic disks including flexible disks
  • optical disks including CD-ROM (Compact Disc-Read Only Memory), DVD (Digital Versatile Disc)), magneto-optical disks (including MD (Mini Disc)), or semiconductors
  • a drive 1010 for reading / writing data from / to a removable medium 1011 such as a memory is connected.
  • the CPU 1001 is read from a program stored in the ROM 1002 or a removable medium 1011 such as a magnetic disk, an optical disk, a magneto-optical disk, or a semiconductor memory, installed in the storage unit 1008, and loaded from the storage unit 1008 to the RAM 1003. Various processes are executed according to the program.
  • the RAM 1003 also appropriately stores data necessary for the CPU 1001 to execute various processes.
  • the CPU 1001 loads, for example, the program stored in the storage unit 1008 to the RAM 1003 via the input / output interface 1005 and the bus 1004 and executes the program. Is performed.
  • the program executed by the computer (CPU 1001) can be provided by being recorded on the removable medium 1011 as a package medium, for example.
  • the program can be provided via a wired or wireless transmission medium such as a local area network, the Internet, or digital satellite broadcasting.
  • the program can be installed in the storage unit 1008 via the input / output interface 1005 by attaching the removable medium 1011 to the drive 1010. Further, the program can be received by the communication unit 1009 via a wired or wireless transmission medium and installed in the storage unit 1008. In addition, the program can be installed in advance in the ROM 1002 or the storage unit 1008.
  • the processing performed by the computer according to the program does not necessarily have to be performed in chronological order in the order described as the flowchart. That is, the processing performed by the computer according to the program includes processing executed in parallel or individually (for example, parallel processing or object processing).
  • the program may be processed by one computer (processor), or may be distributedly processed by a plurality of computers. Furthermore, the program may be transferred to a remote computer and executed.
  • the system means a set of a plurality of components (devices, modules (parts), etc.), and it does not matter whether all the components are in the same housing. Therefore, a plurality of devices housed in separate housings and connected via a network, and a single device housing a plurality of modules in one housing are all systems. .
  • the present technology can take a cloud computing configuration in which one function is shared by a plurality of devices via a network and is jointly processed.
  • each step described in the above flowchart can be executed by one device or can be shared by a plurality of devices.
  • the plurality of processes included in the one step can be executed by being shared by a plurality of apparatuses in addition to being executed by one apparatus.
  • this technique can also take the following structures.
  • the variable length packet is a TLV (Type Length Value) packet.
  • the time information is NTP (Network Time Protocol) included in the TLV packet.
  • NTP Network Time Protocol
  • the signal processing apparatus (4), wherein the predetermined portion is in a head slot of the TLV stream.
  • the signal processing device according to any one of (1) to (5), wherein the data of the variable length packet is transmitted from the demodulation processing unit to the processing unit at a timing extracted from the variable length packet.
  • the signal processing device according to any one of (1) to (5), wherein the data of the variable length packet extracted from one frame is transmitted from the demodulation processing unit to the processing unit in a time corresponding to one frame.
  • the data of the variable-length packet is transmitted from the demodulation processing unit to the processing unit in a state where a valid signal indicating an effective interval of the data is maintained as the effective interval.
  • the signal processing device according to any one of the above.
  • the signal processing device according to any one of (1) to (5), wherein the data of the variable-length packet is transmitted from the demodulation processing unit to the processing unit in a state where no intra-packet gap occurs.
  • the data of the variable length packet is transmitted from the demodulation processing unit to the processing unit in a state where a valid signal indicating an effective section of the data is not dropped in the packet.
  • the signal processing apparatus as described.
  • (11) The signal processing device according to any one of (1) to (5), wherein the data of the variable-length packet is transmitted from the demodulation processing unit to the processing unit in a state of being smoothed across a plurality of slots.
  • the data of the variable length packet is the demodulation processing unit in a state where the valid signal indicating the valid section of the data is maintained in the section from the beginning to the end of the stream from which the variable length packet is extracted.
  • the signal processing device according to any one of (1) to (5), wherein a clock signal is stopped when an invalid section of data occurs.
  • the signal processing apparatus according to any one of (1) to (5), wherein the data of the variable length packet is transmitted from the demodulation processing unit to the processing unit based on a clock signal having a fixed frequency.
  • a demodulation processing unit for performing demodulation processing In a signal processing method of a signal processing device including a processing unit that performs demax processing, A signal processing method including a step of transmitting time information included in a variable-length packet from the demodulation processing unit to the processing unit at regular intervals.
  • a demodulation processing unit for performing demodulation processing A computer that controls a signal processing device including a processing unit that performs demax processing; A computer-readable program for causing a process including a step of transmitting time information included in a variable-length packet from the demodulation processing unit to the processing unit at regular intervals.

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本技術は、ＴＬＶでも時刻情報を伝送することができるようにする信号処理装置および信号処理方法、並びにプログラムに関する。 復調処理を行う復調処理部と、デマックス処理を行う処理部とを備え、復調処理部から処理部に、可変長パケットに含まれる時刻情報を、一定間隔で伝送する。可変長パケットは、ＴＬＶ（Type Length Value）パケットである。時刻情報は、ＴＬＶパケットに含まれるＮＴＰ（Network Time Protocol）である。時刻情報は、ＴＬＶパケットが含まれるＴＬＶストリームの所定の箇所に配置されている。本技術は、ＴＬＶストリームを受信し、処理する受信機に適用できる。

Description

信号処理装置および信号処理方法、並びにプログラム
　本技術は、信号処理装置および信号処理方法、並びにプログラムに関する。詳しくは、ＴＬＶパケットを処理する信号処理装置および信号処理方法、並びにプログラムに関する。
　例えば、デジタル放送では、画像（動画）等が、MPEG(Moving Picture Experts Group)等の所定のエンコード方式でエンコードされ、その結果得られるエンコードデータがペイロードに配置されたＴＳ(Transport Stream)パケットで構成されるＴＳを含む放送波が送信されている。また、そのような放送波を受信し、処理する受信機も普及している。
　一方で、ＴＳを用いた放送から、ＩＰ（Internet Protocol）を用いた放送に移行することも提案されている（例えば、非特許文献１参照）。
ARIB STD-B60　1.0版、デジタル放送におけるMMTによるメディアトランスポート方式一般、平成26年7月31日策定
　ＴＳパケットに対応した受信機においても、新たな放送、例えば、ＩＰを用いた放送波を処理できるようにすることが望まれている。
　本技術は、このような状況に鑑みてなされたものであり、ＩＰを用いた放送波も処理することができるようにするものである。
　本技術の一側面の信号処理装置は、復調処理を行う復調処理部と、デマックス処理を行う処理部とを備え、前記復調処理部から前記処理部に、可変長パケットに含まれる時刻情報を、一定間隔で伝送する。
　前記可変長パケットは、ＴＬＶ（Type Length Value）パケットであるようにすることができる。
　前記時刻情報は、前記ＴＬＶパケットに含まれるＮＴＰ（Network Time Protocol）であるようにすることができる。
　前記時刻情報は、前記ＴＬＶパケットが含まれるＴＬＶストリームの所定の箇所に配置されているようにすることができる。
　前記所定の箇所は、前記ＴＬＶストリームの先頭のスロット内であるようにすることができる。
　前記可変長パケットのデータは、前記可変長パケットから抽出されたタイミングで、前記復調処理部から前記処理部に伝送されるようにすることができる。
　１フレームから抽出された前記可変長パケットのデータは、１フレーム分の時間で前記復調処理部から前記処理部に伝送されるようにすることができる。
　前記可変長パケットのデータは、データの有効区間を表すバリッド信号が、有効区間であることを維持した状態で、前記復調処理部から前記処理部に伝送されるようにすることができる。
　前記可変長パケットのデータは、パケット内ギャップが発生しない状態で、前記復調処理部から前記処理部に伝送されるようにすることができる。
　前記可変長パケットのデータは、データの有効区間を表すバリッド信号が、パケット内では落ちない状態で、前記復調処理部から前記処理部に伝送されるようにすることができる。
　前記可変長パケットのデータは、複数のスロットに跨ってスムージングされた状態で、前記復調処理部から前記処理部に伝送されるようにすることができる。
　前記可変長パケットのデータは、データの有効区間を表すバリッド信号が、前記可変長パケットが抽出されたストリームの先頭から終端までの区間で、有効区間であることを維持した状態で前記復調処理部から前記処理部に伝送され、データの無効区間が発生した場合には、クロック信号を停止させるようにすることができる。
　前記可変長パケットのデータは、固定の周波数のクロック信号に基づき、前記復調処理部から前記処理部に伝送されるようにすることができる。
　本技術の一側面の信号処理方法は、復調処理を行う復調処理部と、デマックス処理を行う処理部とを備える信号処理装置の信号処理方法において、前記復調処理部から前記処理部に、可変長パケットに含まれる時刻情報を、一定間隔で伝送するステップを含む。
　本技術の一側面のプログラムは、復調処理を行う復調処理部と、デマックス処理を行う処理部とを備える信号処理装置を制御するコンピュータに、前記復調処理部から前記処理部に、可変長パケットに含まれる時刻情報を、一定間隔で伝送するステップを含む処理を実行させる。
　本技術の一側面の信号処理装置、信号処理方法、並びにプログラムにおいては、復調処理を行う復調処理部と、デマックス処理を行う処理部とが備えられる。復調処理部から処理部に、可変長パケットに含まれる時刻情報が、一定間隔で伝送される。
　本技術の一側面によれば、ＩＰを用いた放送波も処理することができる。
　なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
放送システムの構成を説明するための図である。 本技術を適用した受信機の一実施の形態の構成を示す図である。 １フレームの構成について説明するための図である。 ＴＬＶパケットの構成を示す図である。 ＩＰパケットの構成を示す図である。 信号線について説明するための図である。 信号線で授受される信号について説明するための図である。 伝送されるデータについて説明するための図である。 ８ビットパラレル伝送時のクロック信号について説明するための図である。 ４ビットパラレル伝送時のクロック信号について説明するための図である。 ２ビットパラレル伝送時のクロック信号について説明するための図である。 １ビットシリアル伝送時のクロック信号について説明するための図である。 ８ビットパラレル伝送時の他のクロック信号について説明するための図である。 ４ビットパラレル伝送時の他のクロック信号について説明するための図である。 ２ビットパラレル伝送時の他のクロック信号について説明するための図である。 １ビットシリアル伝送時の他のクロック信号について説明するための図である。 ８ビットパラレル伝送時の他のクロック信号について説明するための図である。 ４ビットパラレル伝送時の他のクロック信号について説明するための図である。 ２ビットパラレル伝送時の他のクロック信号について説明するための図である。 １ビットシリアル伝送時の他のクロック信号について説明するための図である。 ８ビットパラレル伝送時のクロック信号の停止について説明するための図である。 ８ビットパラレル伝送時のクロック信号の停止について説明するための図である。 １ビットシリアル伝送時のクロック信号の停止について説明するための図である。 １ビットシリアル伝送時のクロック信号の停止について説明するための図である。 １ビットシリアル伝送時のクロック信号の停止について説明するための図である。 １ビットシリアル伝送時のクロック信号の停止について説明するための図である。 ＴＳパケットの構成について説明するための図である。 エラー情報の伝送について説明するための図である。 第１の出力パターンについて説明するための図である。 第２の出力パターンについて説明するための図である。 第３の出力パターンについて説明するための図である。 第４の出力パターンについて説明するための図である。 第５の出力パターンについて説明するための図である。 ＮＴＰの間隔が保たれることについて説明するための図である。 記録媒体について説明するための図である。
　以下に、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は、以下の順序で行う。
　１．受信機の構成
　２．ＴＬＶパケットについて
　３．信号線について
　４．クロック信号は変化し、バリッド信号は変化しない場合
　５．クロック信号は停止され、バリッド信号は変化しない場合
　６．クロック信号は常時発振、バリッド信号は適宜落とす場合
　７．８ビットパラレル伝送時のパケット内、パケット間のギャップ時の信号について
　８．１ビットシリアル伝送時のパケット内、パケット間のギャップ時の信号について
　９．エラー信号の伝送について
　１０．ＮＴＰの処理について
　１１．データの第１の出力パターンについて
　１２．データの第２の出力パターンについて
　１３．データの第３の出力パターンについて
　１４．データの第４の出力パターンについて
　１５．データの第５の出力パターンについて
　１６．ＮＴＰが一定間隔で出力されることについて
　１７．本技術を適用したコンピュータの説明
　以下に説明する本技術は、放送システムを構成する受信機に適用できるため、ここでは、放送システムにおける受信機を例に挙げて説明を続ける。
　図１は、放送システムの構成を示す図である。図１に示した放送システムは、送信機１０、受信機１１、ネットワーク１２から構成されている。送信機１０は、放送局で作成されたコンテンツを送信する側の装置である。送信機１０から送信された放送波は、受信機１１に受信される。
　送信機１０からネットワーク１２を介して受信機１１に、放送波が、送信されることも可能な構成とされている。また、ネットワーク１２を介した送信は、放送されているコンテンツに係わる情報の送信とすることもできる。
　送信機１０からの放送波は、MPEG Media Transport（MMT）・Type Length Value（TLV）と称される方式で送信され、受信機１１に受信される場合を例に挙げて説明する。MMT・TLV方式は、ＩＰ（Internet Protocol）パケットの中に、映像信号や音声信号、制御信号を格納して伝送する方式である。これにより、伝送路としての放送と通信の区別がなくなることになる。
　この方式によれば、放送用電波と通信路を同時に利用することも可能となり、放送用電波では不特定多数の視聴者向けのメイン・カメラの映像、通信路（ネットワーク１２経由）では、視聴者個人が選んだサブ・カメラの映像をそれぞれ伝送する、というような放送形態を実施することも可能となる。
　＜受信機の構成＞
　本技術は、上記したようなMMT・TLV方式による放送波を受信し、処理する受信機１１に適用できるため、受信機１１の構成について説明を加える。図２は、本技術を適用した受信機１１の一実施の形態の構成を示す図である。
　受信機１１を含む受信システムは、アンテナ３１、受信機１１、およびディスプレイ３２を含む構成とされている。受信機１１は、チューナ４１、復調処理部４２、処理部４３を含む構成とされている。復調処理部４２は、復調部５１と誤り訂正部５２を含む構成とされている。処理部４３は、多重分離部５３とデコーダ５４を含む構成とされている。
　アンテナ３１は、例えば、送信機１０から送信されてきたＴＬＶ方式のデジタル放送波を受信し、その結果得られる受信信号を、受信機１１に供給する。受信機１１は、アンテナ３１からの受信信号から、ＴＬＶを復元して処理し、映像や音声を取り出し、ディスプレイ３２に出力する。
　誤り訂正部５２は、復調部５１からの復調信号の誤り訂正を行い、その結果得られるＴＬＶ等の信号を、処理部４３に供給する。処理部４３は、例えばＳＯＣ（System-on-a-chip）で構成することができる。処理部４３は、デマックス処理、例えば、動画コンテンツを、映像部分、音声部分、字幕部分などに分ける処理を行う。
　処理部４３には、復調部５１が出力する出力信号であるシンク信号、バリッド信号、データ信号、および、クロック信号が供給される。
　処理部４３の多重分離部５３は、データ信号中に含まれる例えば、映像データや音声データを分離し、デコーダ５４は、映像データを映像信号にデコードしたり、音声データを音声信号にデコードしたりすることで、映像や音声の信号を生成し、ディスプレイ３２に出力する。
　＜ＴＬＶパケットについて＞
　次に図３を参照し、送信機１０から送信され、受信機１１で受信され、処理される放送波について説明を加える。
　送信機１０から送信される放送波は、図３に示すような１フレーム単位とされている。１フレームには、複数のＴＬＶストリームが含まれている。図３に示した例では、ＴＬＶストリーム＃１、ＴＬＶストリーム＃２、およびＴＬＶストリーム＃３が含まれている。ＴＬＶストリーム＃１、ＴＬＶストリーム＃２、およびＴＬＶストリーム＃３は、例えば、放送局Ａのコンテンツ、放送局Ｂのコンテンツ、放送局Ｃのコンテンツのストリームである。
　１フレーム内が、同一の放送局のストリームだけで構成されていても良いし、１フレーム内に異なる放送局のストリームが含まれていても良い。また、図３では、３本のストリームが１フレームに含まれる例を挙げて説明したが、１フレームに含まれるストリームの本数は、３本に限定を示す記載ではない。なお、１フレームに含まれるストリームの上限は、例えば、ARIB STD-B44で、１６と規定されているため、この規定に基づく場合には16本以内に収められている。
　また１フレームは、１２０個のスロットから構成されている。図３に示した例では、スロット＃１乃至＃４０は、ＴＬＶストリーム＃１に含まれ、スロット＃４１乃至＃８０は、ＴＬＶストリーム＃２に含まれ、スロット＃８１乃至＃１２０は、ＴＬＶストリーム＃３に含まれている例を示した。
　ここでは１フレームに１２０個のスロットが含まれる場合を例に挙げて説明しているが、１２０個のスロットに限定を示す記載ではない。なお、１フレームに含まれるスロットの上限は、例えば、ARIB STD-B44で、１２０スロットで固定と規定されているため、この規定に基づく場合には120個のスロットで固定される。
　１スロットには、１または複数のＴＬＶパケットが含まれる。ＴＬＶパケットは、後述するように可変長であるため、１スロット内に含まれるパケット数は、スロット毎に異なっていても良い。
　スロットのなかには（ＴＬＶパケットのなかには）、ＮＴＰ（Network Time Protocol）を含むパケットがある。ＮＴＰは、時刻情報であり、ＴＬＶストリームＩＤ毎に割り当てられている。ＮＴＰは、受信機１１側で、受信したＮＴＰ形式の時刻情報に基づくクロックを再生、保持することができるように用いられる。
　ＮＴＰは、同一のＴＬＶストリームＩＤを有するストリーム中の１フレーム内に１カ所に配置されている。図３中、ＮＴＰは、三角形で示すマークのところに配置されている。すなわち図３に示した例では、ＴＬＶストリーム内の先頭のＴＬＶパケットにＮＴＰが含まれている例を示している。
　１フレーム内で１放送局のスロットが分散して存在しているような場合であっても、１フレーム内のＴＬＶストリーム内の所定の一カ所に、ＮＴＰは配置されている。
　図４は、ＴＶＬストリームを構成するＴＬＶパケットの構成を示す図である。
　ＴＬＶパケットは、図４上部に示すように、２ビットおよび６ビットで構成されるパケットヘッダの領域、８ビットのパケット種別の領域、１６ビットのデータ長の領域、および可変長のデータの領域から構成される。
　パケット種別の領域は、ＴＬＶに格納するパケットの種別を識別するために使用する領域として割り当てられており、その割り当ては、図４下部に示すようになっている。
　データ長の領域は、これより後ろに続くデータビット数が書き込まれる領域とされている。データの領域（データ領域）は、８×Ｎビットであり、可変長の領域とされ、データが書き込まれる領域とされている。
　例えば、パケット種別の領域に“０ｘ０１”という値が記載されている場合、データ領域のデータ形式は、ＩＰｖ４パケットである。データ領域のデータ形式が、ＩＰｖ４パケットである場合、データ領域内のＩＰパケットは、図５の２段目に示すような構造になっている。
　図５の２段目を参照するに、データ領域内のＩＰパケットは、ＩＰｖ４ヘッダ部、ＵＤＰヘッダ部、およびデータ部から構成される。
　例えば、パケット種別の領域に“０ｘ０２”という値が記載されている場合、データ領域のデータ形式は、ＩＰｖ６パケットである。データ領域のデータ形式が、ＩＰｖ６パケットである場合、データ領域内のＩＰパケットは、図５の３段目に示すような構造になっている。
　図５の３段目を参照するに、データ領域内のＩＰパケットは、ＩＰｖ６ヘッダ部、ＵＤＰヘッダ部、およびデータ部から構成される。
　例えば、パケット種別の領域に“０ｘ０３”という値が記載されている場合、データ領域のデータ形式は、ヘッダが圧縮されたＩＰパケットである。データ領域のデータ形式が、ヘッダが圧縮されたＩＰパケットである場合、データ領域内のＩＰパケットは、図５の４段目に示すような構造になっている。
　図５の４段目を参照するに、データ領域内のＩＰパケットは、ヘッダ部とデータ部から構成される。
　このように、ＴＬＶパケットには、ＩＰパケットが含まれる。
　＜信号線について＞
　ところで、従来の受信機１１として、例えば、ＴＳ(Transport Stream)パケットを処理する機器があった。そのような機器においても、ＴＬＶパケットが処理できるようにするために、また、新たな機器としてＴＬＶパケットを処理するために、以下に説明する処理が行われる。
　図６は、復調処理部４２と処理部４３との間に設けられている信号線について説明するための図である。
　復調処理部４２は、復調処理を扱うＬＳＩとすることができる。また処理部４３は、デマックス処理を扱うＬＳＩとすることができる。復調処理部４２と処理部４３は、１つのＬＳＩで構成することもできるし、異なるＬＳＩとして構成することもできる。異なるＬＳＩで構成される場合、復調処理部４２は、後段の処理部４３が処理することができる（処理部４３が要求する条件を満たす）ように、データを出力する必要がある。
　本技術によれば、復調処理部４２は、処理部４３が要求する条件を満たす形で復調したデータを供給することができる。
　以下の説明では、復調処理部４２と処理部４３は、異なるＬＳＩとして構成されている場合を例に挙げて説明する。図６上図を参照するに、復調処理部４２と処理部４３との間には、４本の信号線（シリアル伝送の場合）が配置されている。
　４本の信号線のうち、１本は、シンク（SYNC）信号を伝送する１ビットの信号線とされ、１本は、バリッド（VALID）信号を伝送する１ビット信号線とされ、１本は、クロック（CLK）信号を伝送する１ビット信号線とされ、１本は、データ（DATA）信号を伝送する１ビットの信号線とされている。データ信号線は、１ビットから８ビットに対応し、１乃至８本の信号線で構成される可能性がある。
　例えば、シリアル伝送の場合、データ信号線は１本で構成され、８ビットのパラレル伝送の場合、データ信号線は、８本で構成される。パラレル伝送は、８ビットに限らず、何ビットでも良く、そのビット数に合った信号線が配線される。以下に説明するように、本技術によれば、データ信号線の本数（クロック信号の１周期で伝送するビット数）に応じて、シンク信号、バリッド信号、クロック信号をそれぞれ制御することができる。
　また、図６下図に示すように、エラー（ERR）の発生を示すエラー情報を伝送する１ビットの信号線をさらに備える構成としても良い。ここで示した信号線は、一例であり、他の信号を伝送する信号線が、復調処理部４２と処理部４３との間に設けられていても勿論良い。
　図７に、クロック信号、シンク信号、バリッド信号、およびデータ信号の基本的な出力波形を示す。なおここで基本的な出力波形としたのは、各信号の役割について説明するためであり、これらの信号の波形は、後述するように、処理部４３が要求する条件を満たすように、また消費電力を低減させるなどのために、適切に変更される。
　クロック信号は、ＴＬＶを構成するデータの出力タイミングを表す信号である。クロック信号は、ＬレベルとＨレベルとを交互に繰り返すパルス状の信号である。
　シンク信号は、ＴＬＶに含まれるパケットの先頭のタイミングを表す。シンク信号は、例えば、パケットの先頭のタイミングだけ、一時的に、Ｌ(Low)レベルからＨ(High)レベルになる。
　バリッド信号は、ＴＬＶにおいて、パケットが存在する区間（有効区間）を表す。バリッド信号は、例えば、有効区間で、Ｈレベルになり、有効以外の区間（無効区間）で、Ｌレベルになる。
　データ信号は、ＴＬＶの信号であり、ＴＬＶパケットの全てまたは一部が含まれる。パケットは、データ長（パケット長）が、例えば、４乃至６５５３５バイトのパケットである。
　図示していないが、エラー信号線が設けられている場合、エラー信号も伝送される。エラー信号は、エラーが発生しているときにＨレベルになり、エラーが発生していないときにＬレベルになる。
　データ信号として、復調処理部４２から処理部４３に供給されるのは、ＴＬＶパケットの全てまたは一部である。図８を参照し、復調処理部４２から処理部４３に供給されるデータについて説明する。
　図８は、図４、図５に示したＴＬＶパケットの構成と同様の図であるが、復調処理部４２から処理部４３に供給されるデータの部分を太線で囲った点が異なる。太線で囲まれたデータを伝送データと記述する。
　伝送データＡは、ＴＬＶパケットの全てのデータである。この場合、復調処理部４２から処理部４３には、ＴＬＶパケットのパケットヘッダからデータの領域まで、ＴＬＶパケット内の全てのデータが供給される。
　伝送データＢは、ＴＬＶパケットのパケットヘッダを除く全てのデータである。この場合、復調処理部４２から処理部４３には、ＴＬＶパケットのパケット種別の領域内のデータ、データ長の領域内のデータおよびデータ領域内のデータが供給される。
　伝送データＣは、ＴＬＶパケット内のデータ領域内のデータである。この場合、復調処理部４２から処理部４３には、ＴＬＶパケットのデータ領域内のデータが供給される。
　伝送データＤは、ＴＬＶパケット内のデータ領域内のデータが、ＩＰｖ４パケットであり、そのＩＰｖ４パケット内のＩＰｖ４ヘッダ部以外のデータである。この場合、復調処理部４２から処理部４３には、ＩＰｖ４パケット内のＵＤＰヘッダ部内のデータとデータ部内のデータが供給される。
　伝送データＥは、ＴＬＶパケット内のデータ領域内のデータが、ＩＰｖ４パケットであり、そのＩＰｖ４パケット内のデータ部（ＵＤＰパケットのペイロード）である。この場合、復調処理部４２から処理部４３には、ＩＰｖ４パケットのＵＤＰパケットのペイロードが供給される。
　伝送データＦは、ＴＬＶパケット内のデータ領域内のデータが、ＩＰｖ６パケットであり、そのＩＰｖ６パケット内のＩＰｖ６ヘッダ部以外のデータである。この場合、復調処理部４２から処理部４３には、ＩＰｖ６パケット内のＵＤＰヘッダ部内のデータとデータ部内のデータが供給される。
　伝送データＧは、ＴＬＶパケット内のデータ領域内のデータが、ＩＰｖ６パケットであり、そのＩＰｖ６パケット内のデータ部（ＵＤＰパケットのペイロード）である。この場合、復調処理部４２から処理部４３には、ＩＰｖ６パケットのＵＤＰパケットのペイロードが供給される。
　伝送データＨは、ＴＬＶパケット内のデータ領域内のデータが、圧縮ＩＰパケットであり、その圧縮ＩＰパケット内のデータ部（ペイロード）である。この場合、復調処理部４２から処理部４３には、圧縮ＩＰパケットのペイロードが供給される。
　例えば、ＴＬＶパケット全体の供給を要求する処理部４３の場合、復調処理部４２からは、伝送データＡが伝送される。また例えば、ＴＬＶパケットの一部の供給を要求する処理部４３の場合、要求されているデータに応じ、復調処理部４２からは、伝送データＢ乃至Ｈのいずれかのデータが伝送される。
　このように、復調処理部４２から処理部４３には、ＴＬＶパケットの全てまたは一部が供給される。ＴＬＶパケットは、可変長パケットであり、上記したようにＩＰパケットを含むパケットである。そのようなＴＬＶパケットが、復調処理部４２から処理部４３との間で授受される。
　また、その供給は、図７を参照して説明したクロック信号、シンク信号、およびバリッド信号に基づいたタイミングで行われる。ここで、これらの信号と、データの供給のタイミングについて、説明を加える。
　上記したように、データ信号線は、１乃至８本（１乃至８ビット）で構成される可能性がある。以下の説明では、データ信号線が１本であり、１ビットのシリアル伝送である場合、データ信号線が２本であり、２ビットのパラレル伝送である場合、データ信号線が４本であり、４ビットのパラレル伝送である場合、およびデータ信号線が８本であり、８ビットのパラレル伝送である場合を例に挙げて説明する。
　なお、これら以外の例えば、３ビットのパラレル伝送などに対しても、本技術を適用でき、ここで例に挙げた場合に限定されることを示す記載ではない。
　＜クロック信号は変化し、バリッド信号は変化しない場合＞
　まず図９乃至図１２を参照し、クロック信号は変化し、バリッド信号は変化しないデータ伝送について説明する。なお、図９乃至図１２には、シンク信号を図示していないが、図７を参照して説明した場合と同じく、ＴＬＶに含まれるパケットの先頭のタイミングを表す信号として、復調処理部４２から処理部４３に供給されている。
　図９は、８ビットパラレル伝送のときのクロック信号、データ信号、およびバリッド信号の波形を示す図である。８ビットパラレル伝送であるため、復調処理部４２と処理部４３との間には、８本のデータ信号線が配置され、図９に示すように、８ビットのデータが、１周期のクロック信号で伝送される。バリッド信号は、常にＨレベル、すなわち、この場合、パケットが存在する有効区間であることを示す信号とされている。
　処理部４３は、クロック信号の立ち上がりで、データ信号のデータを受け取る（ラッチする）ようにすることができる。なおここでは、クロック信号の立ち上がりで、データをラッチするとして説明を続けるが、クロック信号の立ち下がりで、データをラッチするように構成することも可能である。
　図９に示したクロック信号は、ライジングエッジモード（Rising edge mode）である場合を示したが、フォーリングエッジモード（Falling edge mode）でも良い。以下の説明、および他の信号においても同様であり、特に断りのない場合、ライジングエッジモードの場合を例に挙げて説明するが、フォーリングエッジモードの場合であっても、ライジングエッジモードの場合と同様に本技術を適用できる。
　図１０は、４ビットパラレル伝送のときのクロック信号、データ信号、およびバリッド信号の波形を示す図である。４ビットパラレル伝送であるため、復調処理部４２と処理部４３との間には、４本のデータ信号線が配置され、図１０に示すように、４ビットのデータが、１周期のクロック信号で伝送され、２周期のクロック信号で、８ビットのデータが伝送される。バリッド信号は、常にＨレベルの信号とされている。
　図１１は、２ビットパラレル伝送のときのクロック信号、データ信号、およびバリッド信号の波形を示す図である。２ビットパラレル伝送であるため、復調処理部４２と処理部４３との間には、２本のデータ信号線が配置され、図１１に示すように、２ビットのデータが、１周期のクロック信号で伝送され、４周期のクロック信号で、８ビットのデータが伝送される。バリッド信号は、常にＨレベルの信号とされている。
　図１２は、１ビットシリアル伝送のときのクロック信号、データ信号、およびバリッド信号の波形を示す図である。１ビットシリアル伝送であるため、復調処理部４２と処理部４３との間には、１本のデータ信号線が配置され、図１２に示すように、１ビットのデータが、１周期のクロック信号で伝送され、８周期のクロック信号で、８ビットのデータが伝送される。バリッド信号は、常にＨレベルの信号とされている。
　このように、バリッド信号は、有効区間を表すＨレベルが維持され、クロック信号は、一度に伝送されるビット数に応じて、その周波数が異なるようにして、データが伝送される。
　例えば、復調処理部４２と処理部４３と間にデータ信号線が、８本ある場合、図９に示したようなクロック信号とバリッド信号に基づき、データが伝送される。また例えば、復調処理部４２と処理部４３と間にデータ信号線が、１本ある場合、図１２に示したようなクロック信号とバリッド信号に基づき、データが伝送される。
　図９乃至図１２を参照して説明したクロック信号の場合、クロック信号の周波数は、１周期で伝送するビット数により可変である。例えば、処理部４３が処理できるクロック信号の周波数に応じて、復調処理部４２は、図９乃至図１２を参照して説明したいずれかの制御を行うことで、ＴＬＶの授受を行える。
　図９に示した８ビットパラレル伝送時のクロック信号の周波数と、図１２に示した１ビットシリアル伝送時のクロック信号の周波数とを比較するに、明らかに、図１２に示した１ビットシリアル伝送時のクロック信号の周波数の方が、図９に示した８ビットパラレル伝送時のクロック信号の周波数よりも高い。
　クロック信号の１周期で伝送するビット数が少ない、換言すれば信号線が少ない、さらに換言すれば、処理部４３を構成するＬＳＩのピンのうち、データ伝送に用いられるピン数が少なければ、クロック信号の周波数は高くなる。一方で放送は、さらなる高解像度になる傾向にあるが、高解像度になれば、復調処理部４２から処理部４３に伝送すべきデータのデータ量も多くなる。
　より多くのデータを伝送するためには、クロック信号の周波数を高くする必要があるが、クロック信号を高くするのには限界があり、また、消費電力を抑制するといった観点からも、クロック信号の周波数を高くするだけの対応では限界がある。
　例えば、クロック周波数を高くせずに、多くのデータを伝送するには、ＬＳＩのピン数を増やし、例えば、８ビットパラレル伝送を行えば良い。しかしながら、ＬＳＩのピン数を増加させないことも望まれている。
　このようなことを考慮すると、例えば、図１０に示した４ビットパラレル伝送を行うために、処理部４３のデータ伝送に係わるピン数を４本とし、周波数が比較的低くても良いようにする。本技術によれば、このような４ピンなど、ピン数に適したクロック信号を用いたデータ伝送を行うことが可能となり、その伝送は、ＴＬＶの伝送にも対応できる。
　＜クロック信号は停止され、バリッド信号は変化しない場合＞
　次に、図１３乃至図１６を参照し、伝送するビット数（信号線の本数）にかかわらずクロック信号は同じ周波数であるが、データの無効区間は停止し、バリッド信号は変化しないデータ伝送について説明する。
　図１３は、８ビットパラレル伝送のときのクロック信号、データ信号、およびバリッド信号の波形を示す図である。８ビットパラレル伝送であるため、図１３に示すように、８ビットのデータが、１周期のクロック信号で伝送される。
　処理部４３は、クロック信号の立ち上がりで、データ信号のデータをラッチするため、１周期経過後から次のデータの伝送タイミングになるまで（バイトギャップの間）、クロック信号は停止される（落とされる）。バリッド信号は、常にＨレベル、すなわち、この場合、パケットが存在する有効区間であることを示す信号とされている。
　図１４は、４ビットパラレル伝送のときのクロック信号、データ信号、およびバリッド信号の波形を示す図である。４ビットパラレル伝送であるため、図１４に示すように、４ビットのデータが、１周期のクロック信号で伝送され、２周期のクロック信号で、８ビットのデータが伝送される。バリッド信号は、常にＨレベルの信号とされている。
　２周期で８ビットのデータが伝送され、処理部４３も、その２周期で８ビットのデータをラッチできるため、２周期経過後から次のデータの伝送タイミングになるまで（バイトギャップの間）、クロック信号は停止される（落とされる）。
　図１５は、２ビットパラレル伝送のときのクロック信号、データ信号、およびバリッド信号の波形を示す図である。２ビットパラレル伝送であるため、図１５に示すように、２ビットのデータが、１周期のクロック信号で伝送され、４周期のクロック信号で、８ビットのデータが伝送される。バリッド信号は、常にＨレベルの信号とされている。
　４周期で８ビットのデータが伝送され、処理部４３も、その４周期で８ビットのデータをラッチできるため、４周期経過後から次のデータの伝送タイミングになるまで（バイトギャップの間）、クロック信号は停止される（落とされる）。
　図１６は、１ビットシリアル伝送のときのクロック信号、データ信号、およびバリッド信号の波形を示す図である。１ビットシリアル伝送であるため、図１６に示すように、１ビットのデータが、１周期のクロック信号で伝送され、８周期のクロック信号で、８ビットのデータが伝送される。バリッド信号は、常にＨレベルの信号とされている。
　８周期で８ビットのデータが伝送され、処理部４３も、その８周期で８ビットのデータをラッチできるため、８周期経過後から次のデータの伝送タイミングになるまで（バイトギャップの間）、クロック信号は停止される（落とされる）。
　このように、バリッド信号は、有効区間を表すＨレベルが維持され、クロック信号は、一度に伝送されるビット数によらず、その周波数が同一とされ、伝送後から次の伝送タイミングの間は、停止された状態とされる。
　例えば、復調処理部４２と処理部４３と間にデータ信号線が、８本ある場合、図１３に示したようなクロック信号とバリッド信号に基づき、データが伝送される。また例えば、復調処理部４２と処理部４３と間にデータ信号線が、１本ある場合、図１６に示したようなクロック信号とバリッド信号に基づき、データが伝送される。
　図１３乃至図１６を参照して説明したクロック信号の場合、クロック信号の周波数は、１周期で伝送するビット数によらず一定である。例えば、処理部４３が処理できるクロック信号に設定し、その設定されている周波数で、復調処理部４２は、図１３乃至図１６を参照して説明したいずれかの制御を行うことで、ＴＬＶの授受を行える。
　また、バイトギャップの間、クロック信号を停止させることで、クロック周波数にかかる電力を低減させることが可能となり、受信機１１の低電力化を進めることが可能となる。
　＜クロック信号は常時発振、バリッド信号は適宜落とす場合＞
　次に、図１７乃至図２０を参照し、伝送するビット数（信号線の本数）にかかわらずクロック信号は同じ周波数であり、かつ常に発振し、バリッド信号はデータ無効区間では落とされるデータ伝送について説明する。
　図１７は、８ビットパラレル伝送のときのクロック信号、データ信号、およびバリッド信号の波形を示す図である。８ビットパラレル伝送であるため、図１７に示すように、８ビットのデータが、１周期のクロック信号で伝送され、その１周期のときだけ、バリッド信号は有効区間であることを示すＨレベルの信号とされる。
　クロック信号の１周期で８ビットのデータの伝送が完了するため、１周期経過後から次のデータの伝送タイミングになるまで（バイトギャップの間）、バリッド信号は停止される（落とされる）。
　図１８は、４ビットパラレル伝送のときのクロック信号、データ信号、およびバリッド信号の波形を示す図である。４ビットパラレル伝送であるため、図１８に示すように、２周期のクロック信号で、８ビットのデータが伝送され、その間、バリッド信号は、Ｈレベルの信号とされている。バイトギャップの間は、バリッド信号は停止される（落とされる）。
　図１９は、２ビットパラレル伝送のときのクロック信号、データ信号、およびバリッド信号の波形を示す図である。２ビットパラレル伝送であるため、図１９に示すように、４周期のクロック信号で、８ビットのデータが伝送され、その間、バリッド信号は、Ｈレベルの信号とされている。バイトギャップの間は、バリッド信号は停止される（落とされる）。
　図２０は、１ビットシリアル伝送のときのクロック信号、データ信号、およびバリッド信号の波形を示す図である。１ビットシリアル伝送であるため、図２０に示すように、８周期のクロック信号で、８ビットのデータが伝送され、その間、バリッド信号は、Ｈレベルの信号とされている。バイトギャップの間は、バリッド信号は停止される（落とされる）。
　このように、バリッド信号は、有効区間の間だけＨレベルとされ、クロック信号は、一度に伝送されるビット数によらず、常に発振された状態とされる。
　例えば、復調処理部４２と処理部４３と間にデータ信号線が、８本ある場合、図１７に示したようなクロック信号とバリッド信号に基づき、データが伝送される。また例えば、復調処理部４２と処理部４３と間にデータ信号線が、１本ある場合、図２０に示したようなクロック信号とバリッド信号に基づき、データが伝送される。
　図１７乃至図２０を参照して説明したクロック信号の場合、クロック信号の周波数は、１周期で伝送するビット数によらず一定である。例えば、処理部４３が処理できるクロック信号に設定し、その設定されている周波数で、復調処理部４２は、図１７乃至図２０を参照して説明したいずれかの制御を行うことで、ＴＬＶの授受を行える。
　また、クロック信号の供給を停止すると、正常な動作が確保できないような処理部４３に対しても有効である。
　＜８ビットパラレル伝送時のパケット内、パケット間のギャップ時の信号について＞
　図９乃至図２０を参照し、８ビットのデータを伝送するときのクロック信号やバリッド信号について説明した。さらに可変長のパケットデータを伝送するときのクロック信号やバリッド信号について説明を加える。可変長のパケットデータを伝送するとき、パケット内ギャップやパケット間ギャップが発生するときがある。
　パケット内ギャップは、常に発生する分けではないが、例えば、パリティ（parity）の部分やスロットを跨ぐ部分などで発生するギャップである。パケット間ギャップは、パケットとパケットの間で、伝送するデータが存在しないときに発生するギャップであり、ヌル（Null）パケットが存在する部分などで発生するギャップである。
　そのようなパケット内ギャップやパケット間ギャップが発生した部分において、クロック信号を止めることについて説明する。
　図２１、図２２を参照し、８ビットパラレル伝送のときであり、ギャップが発生した区間で、クロック信号を停止する場合について説明する。図２１は、クロック信号がライジングエッジモードのときであり、図２２は、フォーリングエッジモードのときである。
　図２１は、８ビットパラレル伝送のときのクロック信号、データ信号、およびバリッド信号の波形を示す図である。図２１の上図は、クロック信号を常時発振している場合を表し、図２１の下図は、クロック信号をギャップ発生時に停止する場合を表す。
　シンク信号は、ＴＬＶに含まれるパケットの先頭のタイミングを表し、パケットの先頭のタイミングだけ、一時的に、Ｌ(Low)レベルからＨ(High)レベルになる信号である。クロック信号は、図２１の上図に示した例では常時発振されている。
　バリッド信号は、パケットが存在する区間（有効区間）である場合、Ｈレベルになり、有効以外の区間（無効区間）では、Ｌレベルになる。８ビットパラレル伝送であるため、バリッド信号がＨレベルのとき、１周期のクロック信号で１パケット内の８ビットのデータが伝送される。なお図２１では、データ信号として、８ビット分は図示しおらず、１ビット分だけ図示してある。後述する図２２も同様に図示してある。
　図２１の上図を参照するに、バリッド信号は、パケット内ギャップが発生したときには、無効区間であることを示すために、ＨレベルからＬレベルに反転される。同じく、バリッド信号は、パケット間ギャップが発生したときには、無効区間であることを示すために、ＨレベルからＬレベルに反転される。
　図２１の上図に示した例では、パケット内ギャップやパケット間ギャップが発生したか否かに係わらず、換言すれば、バリッド信号が有効区間（無効区間）を表しているか否かに係わらず、クロック信号は発振を継続している。
　処理部４３が、クロック信号の停止を許容していない場合などに、図２１の上図に示したように、クロック信号が常時発振した状態が維持される制御が行われる。
　処理部４３が、クロック信号の停止を許容している場合、図２１の下図に示したように、ギャップが発生したときには、クロック信号の発振は停止される。
　図２１の下図を参照するに、パケット内ギャップが発生しているとき、換言すれば、バリッド信号が、無効区間を表しているとき、クロック信号の発振は停止される（クロック信号は落とされる）。また、パケット間ギャップが発生しているときも、換言すれば、バリッド信号が、無効区間を表しているとき、クロック信号の発振は停止される（クロック信号は落とされる）。
　このように、ギャップが発生している区間ではクロック信号を停止することで、消費電力を低減させることが可能となる。
　なお、図２１の下図に示した例では、クロック信号が停止されている区間は、バリッド信号も無効区間を表すＬレベルに設定されている例を示した。この例は一例であり、クロック信号が停止される区間は、バリッド信号が無効区間を表すＬレベルに設定されていても良いし、有効区間を表すＨレベルに設定されていても良い。
　バリッド信号が有効区間を表していても、クロック信号が停止されていることで、処理部４３が、データをラッチすることはない。よってギャップが発生し、データが無効であるときに、クロック信号を停止するようにした場合、バリッド信号は、有効区間であることを示すＨレベルが維持されるようにしても良いし、無効区間であることを示すＬレベルに落とされるようにしても良い。
　後述する図２２乃至２６においても、クロック信号が停止されている区間は、バリッド信号も無効区間を表すＬレベルに設定されている例を示し、説明を行うが、クロック信号が停止されている区間のバリッド信号のレベルは、Ｈレベルであっても、Ｌレベルであっても、どちらでも良い。
　バイトギャップが発生しているときにも、クロック信号を停止するようにしても良い。バイトギャップが発生しているときにクロック信号を停止するようにした場合、図１３を参照して説明したような制御を適用することができる。
　図２２は、８ビットパラレル伝送のときのクロック信号、データ信号、およびバリッド信号の波形を示す図である。図２２の上図は、クロック信号を常時発振している場合を表し、図２２の下図は、クロック信号をギャップ発生時に停止する場合を表す。
　図２２に示したクロック信号は、フォーリングエッジモードの場合である場合を示し、この点以外は、図２１に示したクロック信号がライジングエッジモードの場合と同様であるため、その説明は省略する。
　本技術は、クロック信号が、ライジングエッジモードであるか、フォーリングエッジモードであるかに係わらず適用できる。また、図２１、図２１を参照して説明した実施の形態と、図９乃至図２０を参照して説明した実施の形態は、適宜組み合わせて適用することが可能である。
　図２１、図２２を参照した説明においては、８ビットパラレル伝送を例に挙げて説明したが、他のビット数のパラレル伝送、例えば、４ビットや２ビットのパラレル伝送においても、上記した８ビットパラレル伝送と同様に、クロック信号の発振が制御されるようにすることは可能である。すなわち、８ビットパラレル伝送以外のパラレル伝送においても、本技術を適用できる。
　＜１ビットシリアル伝送時のパケット内、パケット間のギャップ時の信号について＞
　図２３、図２４を参照し、１ビットシリアル伝送のときであり、ギャップが発生した区間で、クロック信号を停止する場合についてについて説明する。図２３は、クロック信号がライジングエッジモードのときであり、図２４は、フォーリングエッジモードのときである。
　図２３は、１ビットシリアル伝送のときのクロック信号、データ信号、およびバリッド信号の波形を示す図である。図２３の上図は、クロック信号を常時発振している場合を表し、図２３の下図は、クロック信号をギャップ発生時に停止する場合を表す。
　１ビットシリアル伝送であるため、バリッド信号がＨレベルのとき、１周期のクロック信号で１パケット内の１ビットのデータが伝送され、８周期で、８ビットのデータが伝送される。パケットが存在する区間（有効区間）である場合、バリッド信号は、Ｈレベルになり、有効以外の区間（無効区間）では、Ｌレベルになる。よって、バリッド信号は、パケット内ギャップ、パケット間ギャップの区間においては、無効区間表すＬレベルとされる。また、バイトギャップが発生した場合には、そのギャップ区間も、バリッド信号は、無効区間表すＬレベルとされる。
　図２３の上図の場合も、図２１の上図を参照して説明した場合と同じく、パケット内ギャップやパケット間ギャップが発生したか否かに係わらず、換言すれば、バリッド信号が有効区間（無効区間）を表しているか否かに係わらず、クロック信号は発振を継続している。
　処理部４３が、クロック信号の停止を許容していない場合などに、図２３の上図に示したように、クロック信号が常時発振した状態が維持される制御が行われる。
　処理部４３が、クロック信号の停止を許容している場合、図２３の下図に示したように、ギャップが発生したときには、クロック信号の発振は停止される。
　図２３の下図を参照するに、パケット内ギャップが発生しているとき、またはパケット間ギャップが発生しているとき、換言すれば、バリッド信号が、無効区間を表しているとき（バイトギャップにおける無効区間は除く）、クロック信号の発振は停止される（クロック信号は落とされる）。
　このように、パケット内ギャップやパケット間ギャップが発生している区間ではクロック信号を停止することで、消費電力を低減させることが可能となる。
　図２４は、１ビットシリアル伝送のときのクロック信号、データ信号、およびバリッド信号の波形を示す図である。図２４の上図は、クロック信号を常時発振している場合を表し、図２４の下図は、クロック信号をギャップ発生時に停止する場合を表す。
　図２４に示したクロック信号は、フォーリングエッジモードの場合である場合を示し、この点以外は、図２３に示したクロック信号がライジングエッジモードの場合と同様であるため、その説明は省略する。
　本技術は、クロック信号が、ライジングエッジモードであるか、フォーリングエッジモードであるかに係わらず適用できる。
　図２３、図２４では、バイトギャップが発生しているときには、クロック信号の発振を停止させない場合について説明したが、バイトギャップのときも、クロック信号の発振を停止させるようにしても良い。
　図２５、図２６を参照し、１ビットシリアル伝送のときのクロック信号を停止する他の場合について説明する。図２５は、クロック信号がライジングエッジモードのときであり、図２６は、フォーリングエッジモードのときである。
　図２５は、１ビットシリアル伝送のときのクロック信号、データ信号、およびバリッド信号の波形を示す図である。図２５の上図は、クロック信号をバイトギャップ以外の区間では常時発振している場合を表し、図２５の下図は、クロック信号をギャップ発生時に停止する場合を表す。
　パケットが存在する区間（有効区間）である場合、バリッド信号は、Ｈレベルになり、有効以外の区間（無効区間）では、Ｌレベルになるが、図２５上図、および下図に示した例では、バイトギャップの発生時には、Ｈレベルのままであり、パケット内ギャップとパケット間ギャップの発生時には、Ｌレベルに設定される例を示している。
　図２５に示した例は、図１６を参照して説明した場合を適用したときであり、パケット内ギャップとパケット間ギャップの発生時以外の区間では、バリッド信号はＨレベルが維持され、バイトギャップの発生時には、クロック信号は停止される場合を示している。
　図２５の上図の場合、パケット内ギャップやパケット間ギャップが発生したか否かに係わらず、換言すれば、バリッド信号が有効区間（無効区間）を表しているか否かに係わらず、クロック信号は発振を継続されているが、バイトギャップが発生したときだけ、クロック信号は停止されている。
　図２５の下図を参照するに、パケット内ギャップが発生しているとき、またはパケット間ギャップが発生しているとき、換言すれば、バリッド信号が、無効区間を表しているとき、クロック信号の発振は停止される（クロック信号は落とされる）。
　また、バイトギャップが発生しているときであるが、バリッド信号は、有効区間を表しているとき、クロック信号の発振は停止される（クロック信号は落とされる）。
　このように、パケット内ギャップ、パケット間ギャップ、およびバイトギャップが発生している区間ではクロック信号を停止することで、消費電力を低減させることが可能となる。
　図２６は、１ビットシリアル伝送のときのクロック信号、データ信号、およびバリッド信号の波形を示す図である。図２６の上図は、クロック信号を常時発振している場合を表し、図２６の下図は、クロック信号をギャップ発生時に停止する場合を表す。
　図２６に示したクロック信号は、フォーリングエッジモードの場合である場合を示し、この点以外は、図２５に示したクロック信号がライジングエッジモードの場合と同様であるため、その説明は省略する。
　本技術は、クロック信号が、ライジングエッジモードであるか、フォーリングエッジモードであるかに係わらず適用できる。また、図２３乃至図２６を参照して説明した実施の形態と、図９乃至図２０を参照して説明した実施の形態は、適宜組み合わせて適用することが可能である。
　＜エラー信号の伝送について＞
　次にエラー信号の伝送について説明する。
　従来の復調処理部４２は、ＴＳパケットを扱っていたが、そのＴＳパケットにはデータ内にエラーがあるか否かを示すトランスポートエラーインジケータという情報が含まれていた。図２７に、ＴＳパケット（MPEG2-TSパケット）の構造を示す。図２７に示したパケット内のパケットヘッダ内の同期情報が書き込まれる領域の次の領域に、１ビットのトランスポートエラーインジケータという情報が含まれている。
　このようなトランスポートエラーインジケータで示されるエラー情報は、復調処理部４２と処理部４３との間で、例えば、専用の信号線を介して伝送される。図６の下図を再度参照する。図６の下図に示した復調処理部４２と処理部４３の間には、信号線が５本配置されており、そのうちの１本が、エラー信号を伝送するエラー信号線とされている。
　このような構成の場合、エラーが発生していることを示すデータは、復調処理部４２から処理部４３にエラー信号線を介して伝送される。
　復調処理部４２と処理部４３との間で、ＴＬＶパケットを扱えるように構成した場合、トランスポートエラーインジケータに相当する情報を、ＴＬＶパケット内に含ませるようにし、エラー情報を、復調処理部４２から処理部４３に伝送できるようにすることができる。
　ここで、再度、図４を参照する。図４は、ＴＬＶパケットの構成を示す図であった。ＴＬＶパケットのパケットヘッダは、２ビットの領域と６ビットの領域に分けられ、全体として８ビットの領域とされている。この８ビットの領域のうちの１ビットを、トランスポートエラーインジケータに該当するエラーインジゲータとして用いるようにすることができる。
　また、図４の下図を参照するに、パケット種別の領域のうち、パケット種別の値として、“０ｘ００”と“０ｘ０４－０ｘＦＤ”は、未定義とされている。この未定義の領域をエラーインジケータに割り当てることで、トランスポートエラーインジケータに該当するエラーインジゲータとして用いるようにすることができる。
　このように、ＴＬＶパケット内に、エラーインジケータが含まれるようにした場合、復調処理部４２が、エラーインジケータで表されるエラー情報（エラーが発生している、または発生していないという情報）を、処理部４３に伝送することができるようになる。すなわち、ＴＬＶパケットを扱う場合においても、エラー情報を伝送することが可能となる。
　エラー情報の伝送は、上記した場合と同じく、エラー信号線が配置されている場合には、そのエラー信号線を用いて、復調処理部４２から処理部４３に伝送されるように構成することができる。
　またエラー信号線が配置されていないような場合、例えば、図６の上図に示したような構成の場合、データ信号線で、データとしてエラー情報を伝送するように構成することができる。
　エラー情報の伝送は、図２８に示すように、誤り訂正符号単位で行っても良いし、可変長パケット単位で行っても良い。図２８を参照する。図２８に上部に示すように、誤り訂正符号が正常に行われた区間（BCH OK1）、誤り訂正符号にエラーが発生した区間（BCH ERR1）、誤り訂正符号にエラーが発生した区間（BCH ERR2）、誤り訂正符号が正常に行われた区間（BCH OK2）、誤り訂正符号にエラーが発生した区間（BCH ERR3）の順で誤り訂正が行われたとする。
　また、（BCH ERR1）区間と、（BCH ERR2）区間は、可変長パケット出力＃１の区間にあり、（BCH ERR2）区間は、可変長パケット出力＃２の区間にもあり、（BCH ERR3）区間は、可変長パケット出力＃４の区間にあるとする。
　このような状況下において、誤り訂正符号単位でエラー情報を出力するようにした場合、図２８のERR１として示した波形のように、エラー情報は出力される。すなわち、（BCH ERR1）区間、（BCH ERR2）区間、および（BCH ERR3）区間の間だけ、エラー情報は出力され（エラー信号はＨレベルとされ）、他の区間、すなわちエラーが発生していない区間は、エラー情報は出力されない（エラー信号はＬレベルとされる）。
　可変長パケット単位で、エラー情報を出力するようにした場合、まず（BCH ERR1）区間は、可変長パケット出力＃１の区間にあるため、可変長パケット出力＃１の区間の間、エラー信号は出力され続ける（エラー信号はＨレベルが維持される）。
　（BCH ERR2）区間は、可変長パケット出力＃１の区間と可変長パケット出力＃２の区間にあるため、可変長パケット出力＃１の区間の間と可変長パケット出力＃２の区間の間、エラー信号は出力され続ける（エラー信号はＨレベルが維持される）。
　（BCH ERR3）区間は、可変長パケット出力＃４の区間にあるため、可変長パケット出力＃４の区間の間、エラー信号は出力され続ける（エラー信号はＨレベルが維持される）。
　このように、エラー情報は、誤り訂正符号単位で変化するように出力されるように構成しても良いし、可変長パケット単位で変化するように出力されるように構成しても良い。
　＜ＮＴＰの処理について＞
　次に、ＮＴＰの処理について説明する。図３を参照して説明したように、ＴＬＶパケットには、ＴＬＶストリームＩＤ毎に、所定の位置に、時刻情報であるＮＴＰが配置されている。このＮＴＰは、MPEG2-ＴＳにおけるＰＣＲ(Program Clock Reference)と同様の役割を果たす情報として用いることが可能な情報である。ここで、簡便にＰＣＲについて説明を加える。
　ＰＣＲを送出する側は、一定周期毎にＰＣＲデータを独立パケットやビデオやオーディオPESに含ませて受信機側に送出する。ＰＣＲは、送出側の２７MHzクロックでカウントされた42ビットの値STC（System Time Clock）が入っている。
　受信機側は、ＰＭＴの中の記述から、ＰＣＲデータがどこにあるのかを知り、ＰＣＲデータ中のSTC値をクロック再生部にてロードする。クロック再生部は、ＴＳのＰＣＲからロードされたSTC値と、２７MHzの発振器にてカウントされたカウント値を比較し、その差分が0になるように制御を行う。その結果、送出側のクロックに対して、ある程度の精度で、ロックをかけることができるように構成されている。
　このような制御に用いられるＰＣＲは、ＴＬＶパケットにおいては、ＮＴＰに該当する。ＮＴＰは、上記したように、送出側（送信機１０）で、所定の間隔でＴＬＶパケットに含ませられ、受信機１１に送信されてくる。受信機１１では、所定の間隔を、ＮＴＰを用いて再現し、送信側のクロックと同期をとる必要がある。
　図２９乃至図３３を参照し、復調処理部４２から処理部４３へのデータの出力について説明を加える。復調処理部４２から処理部４３に出力されるデータは、図８を参照して説明したように、伝送データＡ乃至Ｈのいずれかである。
　図２９乃至図３３を参照して説明するようなデータの出力が行われた場合に、ＮＴＰは、所定の間隔を保持して出力されることを、図３４を参照して後述する。
　図２９乃至図３３において、上部の４段に示した図は、共通であり、データ抽出までの処理について説明するための図である。図２９乃至図３３に示した例では、１フレームに、放送局Ａ、放送局Ｂ、放送局Ｃ、・・・、放送局ＸからのＴＬＶストリームが含まれている場合を示している。ここでは、放送局ＢからのＴＬＶストリームを処理する場合を例に挙げて説明する。
　放送局ＢからのＴＬＶストリームの一部を構成するスロット＃６乃至＃１０までのＴＬＶストリームは、１６ＡＰＳＫ方式で復調され、スロット＃１１乃至＃１５までのＴＬＶストリームは、１６ＡＰＳＫ方式で復調され、スロット＃１６乃至＃２０までのＴＬＶストリームは、ＱＰＳＫ方式で復調されている。このように、１フレーム内に含まれるＴＬＶストリームは、異なる方式で復調されているストリームが含まれる場合もある。
　このようなＴＬＶストリームが送信機１０から受信機１１に送信されたとする。受信機１１では、復調方式に対応した復号方式で、受信されたＴＬＶストリームを復号する。また復号されたＴＬＶストリームの内、所望の放送局、この場合、放送局ＢからのＴＬＶストリームが抽出される。
　さらに、ＴＬＶストリーム中から、ＴＬＶパケットが抽出される。図２９では、ＴＬＶパケットとして、ＴＬＶパケット＃１乃至＃１２が抽出されたとする。
　図２９に、斜線（塗りつぶし）の部分は、上述した説明において、パケット内ギャップまたはパケット間ギャップに相当する部分である。また斜線（塗りつぶし）の部分は、放送局Ａなど、放送局ＢからのＴＬＶストリームではなく、無信号の区間であることを表している。
　パケット内ギャップは、パリティなどの部分であるため、図２９に示した例では、スロット毎に存在している。パケット間ギャップは、例えば、スロット１０がヌルパケットである場合などに発生する。
　ＴＬＶパケット＃１は、スロット＃６から抽出されたパケットである。ＴＬＶパケット＃２は、スロット＃６、スロット＃７、およびスロット＃８から抽出されたパケットである。ＴＬＶパケット＃２は、３つのスロットにまたがっているため、パケット内ギャップが２箇所（スロット＃６とスロット＃７の間、スロット＃７とスロット＃８の間）発生している。
　ＴＬＶパケット＃３は、スロット＃８から抽出されたパケットである。ＴＬＶパケット＃４は、スロット＃８とスロット＃９から抽出されたパケットである。ＴＬＶパケット＃４は、２つのスロットにまたがっているため、パケット内ギャップが１箇所（スロット＃８とスロット＃９の間）発生している。
　ＴＬＶパケット＃５は、スロット＃９とスロット＃１１から抽出されたパケットである。ＴＬＶパケット＃５は、スロット＃９乃至＃１１の３つのスロットにまたがっているが、スロット＃１０は、ヌルパケットのため、パケット内ギャップとパケット間ギャップが発生している。
　ＴＬＶパケット＃６は、スロット＃１１とスロット＃１２から抽出されたパケットである。ＴＬＶパケット＃６は、２つのスロットにまたがっているため、パケット内ギャップが１箇所（スロット＃１１とスロット＃１２の間）発生している。ＴＬＶパケット＃７は、スロット＃１２から抽出されたパケットである。
　ＴＬＶパケット＃８は、スロット＃１２とスロット＃１３から抽出されたパケットである。ＴＬＶパケット＃８は、２つのスロットにまたがっているため、パケット内ギャップが１箇所（スロット＃１２とスロット＃１３の間）発生している。ＴＬＶパケット＃９は、スロット＃１３から抽出されたパケットである。
　ＴＬＶパケット＃１０は、スロット＃１３とスロット＃１４から抽出されたパケットである。ＴＬＶパケット＃１０は、２つのスロットにまたがっているため、パケット内ギャップが１箇所（スロット＃１３とスロット＃１４の間）発生している。
　ＴＬＶパケット＃１１は、スロット＃１６から抽出されたパケットである。ＴＬＶパケット＃１２は、スロット＃１６とスロット＃１７から抽出されたパケットである。ＴＬＶパケット＃１２は、２つのスロットにまたがっているため、パケット内ギャップが１箇所（スロット＃１６とスロット＃１７の間）発生している。
　＜データの第１の出力パターンについて＞
　このようなＴＬＶパケットを、復調処理部４２から処理部４３にデータ信号線（図６）で伝送する場合、パケットを抽出したタイミングで、出力するパターン（以下、第１の出力パターンとする）を、図２９の最下段に示した。
　シンク信号は、ＴＬＶパケットの先頭でＨレベルにされるため、図２９の最下段に示したように、ＴＬＶパケット＃１乃至＃１２のそれぞれの先頭のタイミングでＨレベルにされる。
　バリッド信号は、ギャップが発生した箇所でＬレベルにされる。このようなシンク信号とバリッド信号に合わせて、ＴＬＶパケット＃１乃至＃１２が順次伝送される。その伝送のタイミング（伝送区間）は、ＴＬＶパケットが抽出されたタイミング（抽出区間）とほぼ同一とされる。
　このように、復調処理部４２で復調された時点で、データを出力するようにすることで、復調処理部４２で一旦データを記憶するといった処理を行わなくても良く、出力のためのバッファなどを有しない構成とすることが可能となる。
　＜データの第２の出力パターンについて＞
　図３０を参照して、フレーム全体を通して、ＴＬＶパケットを出力するパターン（第２の出力パターンと記述する）について説明する。
　図３０においても、図２９を参照して説明した場合と同じ状況であり、ＴＬＶパケット＃１乃至＃１２が抽出された状況である場合を例に挙げて説明する。
　図３０に示した例では、１フレームの区間で、ＴＬＶパケット＃１乃至＃１２を出力する。このようにした場合も、シンク信号は、ＴＬＶパケットの先頭でＨレベルにされるため、図３０の最下段に示したように、ＴＬＶパケット＃１乃至＃１２のそれぞれの先頭のタイミングでＨレベルにされる。
　なお、図３０では、ＴＬＶパケット＃１乃至＃１２が抽出されたフレーム＃２（frame#2)のところに、ＴＬＶパケット＃１乃至＃１２を説明のために図示した。実際の処理においては、フレーム＃２からＴＬＶパケット＃１乃至＃１２が抽出され、フレーム＃３が処理されているときに、ＴＬＶパケット＃１乃至＃１２は、１フレーム区間かけて伝送される。
　バリッド信号は、１フレームの間、ＴＬＶパケットが出力されるため、有効区間を表すＨレベルが維持された状態である。よって、バリッド信号は、基本的に常時Ｈレベルが維持されている状態となる。
　このように、１フレームの区間をかけて、１フレーム内から抽出されたＴＬＶパケットを伝送するようにしても良い。このようにした場合、復調処理部４２は、１フレーム分のデータを一旦記憶するバッファなどを備える構成とし、１フレーム分のデータを記憶した後、１フレーム分の時間を、蓄積されたデータ量に応じて分割し、クロック信号を制御して、処理部４３へと伝送する。
　よって、クロック信号を比較的遅い周波数に設定することが可能となる。このことにより、例えば、シリアル伝送または低ビットでのパラレル伝送でも対応できるようになり、処理部４３のピン数を低減させることが可能となる。
　＜データの第３の出力パターンについて＞
　図３１を参照して、パケット内ギャップをない状態でＴＬＶパケットを出力するパターン（第３の出力パターンと記述する）について説明する。
　図３１においても、図２９を参照して説明した場合と同じ状況であり、ＴＬＶパケット＃１乃至＃１２が抽出された状況である場合を例に挙げて説明する。
　図３１に示した例では、パケット内ギャップが発生しないように、適宜、データの出力を調整し、ＴＬＶパケット＃１乃至＃１２を順次出力する。このようにした場合も、シンク信号は、ＴＬＶパケットの先頭でＨレベルにされるため、図３１の最下段に示したように、ＴＬＶパケット＃１乃至＃１２のそれぞれの先頭のタイミングでＨレベルにされる。
　バリッド信号は、パケット間ギャップ以外の区間は、有効区間を表すＨレベルが維持された状態である。例えば、ＴＬＶパケット＃２は、図２９を参照して説明した第１の出力パターンにおいては、２箇所のパケット内ギャップが発生するため、そのパケット内ギャップの区間で、バリッド信号は、無効区間であることを示すＬレベルに落とされていた。
　第３の出力パターンにおいては、図３１の最下段に示したように、ＴＬＶパケット＃２の出力される区間は、バリッド信号は有効区間を示すＨレベルが維持された状態である。図３１の最下段に示したＴＬＶパケット＃２内の点線は、パケット内ギャップが発生していたところであるが、そのようなパケット内ギャップを無くして、ＴＬＶパケット内ではバリッド信号が落ちないように制御される。
　第３の出力パターンにおいては、ＴＬＶパケット内では、バリッド信号が落ちないように、データの出力が制御される。
　第３の出力パターンの場合、復調処理部４２は、ＴＬＶパケットを一旦記憶するバッファなどを備える構成とする必要があるが、そのデータ量は小さいため、バッファの容量は小さくても良い。また、復調処理部４２でデータを一旦蓄積してから出力することで、低周波数のクロック信号で処理部４３へのデータ伝送を行うように制御することも可能となる。
　このことにより、例えば、シリアル伝送または低ビットでのパラレル伝送でも対応できるようになり、処理部４３のピン数を低減させることが可能となる。
　＜データの第４の出力パターンについて＞
　図３２を参照して、ＴＬＶパケットが抽出された複数のスロット区間に、その区間にバッファに記憶されたデータを、一定レートでスムージングして出力するパターン（第４の出力パターンと記述する）について説明する。
　図３２においても、図２９を参照して説明した場合と同じ状況であり、ＴＬＶパケット＃１乃至＃１２が抽出された状況である場合を例に挙げて説明する。
　図３２に示した例では、スロット＃６からＴＬＶパケット＃１が抽出され、スロット＃７からＴＬＶパケット＃２が抽出され、スロット＃８からＴＬＶパケット＃２、ＴＬＶパケット＃３、およびＴＬＶパケット＃４が抽出され、スロット＃９からＴＬＶパケット＃４とＴＬＶパケット＃５が抽出されている。このような場合、スロット＃６乃至＃１０の５スロット区間の間に、ＴＬＶパケット＃１乃至＃５がバッファに記憶される。
　よってこの場合、スロット＃６乃至＃１０の５スロット区間の間に、ＴＬＶパケット＃１乃至＃５を一定のレートでスムージングされて出力される。
　他の区間も同じく、図３２に示した例では、５スロットの区間内で抽出されたＴＬＶパケットが、一定レートでスムージングされて出力される。
　なおここで、５スロットを単位としたのは、５スロット毎に変調方式が変わっても良いことが、例えば、高度ＢＳでは許容されている。よってここでも、５スロットを単位として、一定レートでＴＬＶパケットがスムージングされる例を挙げて説明した。
　図３２の例だと、スロット＃６乃至＃１０と、スロット＃１１乃至＃１５は、１６ＡＰＳＫ復調であるが、スロット＃１６乃至＃２０は、ＱＰＳＫ復調である。このような場合、スロット＃６乃至＃１０での出力レートと、スロット＃１６乃至＃２０での出力レートは異なる場合もあり、そのような出力レートの変化は、第４の出力パターンに含まれる実施の形態である。
　また、図３２に示した例では、パケット内ギャップやパケット間ギャップが発生していない例を示したが、第４の出力パターンを適用した場合、５スロット毎に、パケット内ギャップやパケット間ギャップが発生する可能性はある。
　第４の出力パターンの場合も、シンク信号は、ＴＬＶパケットの先頭でＨレベルにされるため、図３２の最下段に示したように、ＴＬＶパケット＃１乃至＃１２のそれぞれの先頭のタイミングでＨレベルにされる。
　バリッド信号は、パケット内ギャップやパケット間ギャップが無ければ、有効区間を表すＨレベルが維持された状態である（図３２に示した状態）。ギャップが発生したときには、バリッド信号を無効区間を表すＬレベルに落とすようにしても良いし、クロック信号を停止させても良い。
　なおここでは、上記したように、クロック信号は可変で常時発信されている場合を例に挙げて説明したが、他の制御で、第４の出力パターンを実現することもできる。
　図示はしないが、バリッド信号は、有効区間を示すＨレベルが維持され、クロック信号は、必要に応じて停止されるように制御されることで、ＴＬＶパケットが出力されている間は、バリッド信号が落ちないように制御されるようにしても良い。この場合、例えば、パケット内ギャップが発生している区間では、クロック信号が停止されるが、バリッド信号がＨレベルを維持した状態とされる。
　また、１フレーム（１２０スロット内）で、例えば、放送局Ｂのスロットが連続して配置されず、途中に、放送局Ｃのスロットが配置されているような場合もある。そのような場合、放送局Ｃのスロットに対応する区間は、クロック信号を停止し、バリッド信号はＨレベルのままを維持するといった制御を行うことでも、放送局ＶのＴＬＶパケットが出力されている間は、バリッド信号が落ちないように制御することができる。
　第４の出力パターンの場合、復調処理部４２は、ＴＬＶパケットを一旦記憶するバッファなどを備える構成とする必要があるが、復調処理部４２でデータを一旦蓄積してから出力することで、低周波数のクロック信号で処理部４３へのデータ伝送を行うようにすることも可能となる。
　このことにより、例えば、シリアル伝送または低ビットでのパラレル伝送でも対応できるようになり、処理部４３のピン数を低減させることが可能となる。
　＜データの第５の出力パターンについて＞
　図３３を参照して、ＴＬＶパケットが抽出されたスロットをスムージングし、クロック信号の周波数を固定として、ＴＬＶパケットを出力するパターン（第５の出力パターンと記述する）について説明する。
　第５の出力パターンを適用したときのクロック信号の周波数は、第１の出力パターンを適用したときのクロック信号の周波数よりも遅い周波数となる。第５の出力パターンは、クロック信号の周波数を落としたいときなどに用いることができる。
　図３３においても、図２９を参照して説明した場合と同じ状況であり、ＴＬＶパケット＃１乃至＃１２が抽出された状況である場合を例に挙げて説明する。
　図３３に示した例では、ＴＬＶパケット＃１が抽出されたスロット＃６の先頭から、ＴＬＶパケット＃５が抽出されたスロット＃９の終端までの区間内で、一定のレートでスムージングされ、スロット＃６乃至＃９から抽出されたＴＬＶパケット＃１乃至＃５が出力される。
　同じく、ＴＬＶパケット＃５が抽出されたスロット＃１１の先頭から、ＴＬＶパケット＃１０が抽出されたスロット＃１４の終端までの区間内で、一定のレートでスムージングされ、スロット＃１１乃至＃１４から抽出されたＴＬＶパケット＃５乃至＃１０が出力される。
　同じく、ＴＬＶパケット＃１１が抽出されたスロット＃１６の先頭から、ＴＬＶパケット＃１２が抽出されたスロット＃１７の終端までの区間内で、一定のレートでスムージングされ、スロット＃１６乃至＃１７から抽出されたＴＬＶパケット＃１１乃至＃１２が出力される。
　このようにした場合も、シンク信号は、ＴＬＶパケットの先頭でＨレベルにされるため、図３３の最下段に示したように、ＴＬＶパケット＃１乃至＃１２のそれぞれの先頭のタイミングでＨレベルにされる。
　第５の出力パターンにおいては、単一のスロットでスムージングされ、クロック信号の周波数は固定でデータの出力が制御される。
　このようにした場合、復調処理部４２は、ＴＬＶパケットを一旦記憶するバッファなどを備える構成とする必要があるが、復調処理部４２でデータを一旦蓄積してから出力することで、上記したように、低周波数のクロック信号で処理部４３へのデータ伝送を行うようにすることも可能となる。
　このことにより、例えば、シリアル伝送または低ビットでのパラレル伝送でも対応できるようになり、処理部４３のピン数を低減させることが可能となる。
　＜ＮＴＰが一定間隔で出力されることについて＞
　第１乃至第５の出力パターンを説明したが、これらの第１乃至第５の出力パターンのいずれのパターンにおいても、時刻情報であるＮＴＰの出力間隔が保たれることについて、図３４を参照して説明する。
　図３４の１段目は、受信機１１で受信されるＴＬＶストリームを示している。図３４では、１フレームに、放送局Ａ、放送局Ｂ、放送局ＣのＴＬＶストリームが含まれている。このようなストリームから、放送局ＢのＴＬＶストリームが抽出される場合を例に挙げて説明する。
　図３４の２段目は、誤り訂正復号が行われた後のＴＬＶストリームを表している。図中、縦線は、復号されたスロット内のデータを表し、処理部４３に伝送の候補であるデータを示す。特に、図中太線（塗りつぶされた四角形）は、ＮＴＰが含まれるスロットを表す。
　図３を参照して説明したように、ＮＴＰは、ＴＬＶストリームの所定の位置、ここでは、ＴＬＶストリームの先頭のスロットに含まれている。また、ＮＴＰは、ＴＬＶストリームＩＤ毎に１箇所配置されているため、例えば、図３４に示した例では、放送局ＡからのＴＬＶストリームの先頭のスロット、放送局ＢからのＴＬＶストリームの先頭のスロット、および放送局ＣからのＴＬＶストリームの先頭のスロットに、それぞれＮＴＰが配置されている。
　なお、例えば、図２９乃至図３３に示した例のように、例えば、１フレームに異なる復調方式（図では、１６ＡＰＳＫ復調方式と、ＱＰＳＫ方式）で復調された放送局ＢのＴＬＶストリームが含まれていた場合、スロット＃６、またはスロット＃１６のどちらかに、ＮＴＰが配置される。
　なおここでは、ＴＬＶストリームの先頭のスロットにＮＴＰが配置されるとして説明を続けるが、ＮＴＰが配置されるスロットは、ＴＬＶストリームの所定の位置であれば良く、先頭のスロットに、その配置位置が限定されることを示す記載ではない。
　図３４を参照した説明に戻る。誤り訂正復号が施されたＴＬＶストリームの内、放送局ＢからのＴＬＶストリームが抽出される。フレーム毎に放送局ＢからのＴＬＶストリームが抽出されるため、図３４の３段目に示したように、フレーム(frame)＃１、フレーム＃２、フレーム＃３のそれぞれから放送局ＢのＴＬＶストリームが抽出される。また抽出されたそれぞれのＴＬＶストリームの先頭スロットには、ＮＴＰが配置されている。
　図３４の４段目乃至８段目は、それぞれ第１乃至第５の出力パターンでデータを出力したときの波形を示している。それぞれの出力パターンについては、図２９乃至３３を参照して説明したので、図３４においては、ＮＴＰに係わる説明を加える。
　図３４の４段目乃至８段目を参照するに、ＮＴＰは、フレーム＃１、フレーム＃２、フレーム＃３内に、それぞれ１箇所存在する。フレーム＃１内のＮＴＰをＮＴＰ＃１、フレーム＃２内のＮＴＰをＮＴＰ＃２、フレーム＃３内のＮＴＰをＮＴＰ＃３とする。
　図３４の４段目に示した第１の出力パターンにおいて、ＮＴＰ＃１が出力される時刻とＮＴＰ＃２が出力される時刻との差分（ＮＴＰ＃１とＮＴＰ＃２の間隔）と、ＮＴＰ＃２とＮＴＰ＃３との間隔は、同一の間隔となっている。また、その間隔は、１フレーム分の間隔となっている。
　ＮＴＰは、ＴＬＶストリームの先頭のスロットに配置されているため、１フレーム毎に、同一の箇所に配置されていることになる。よって、第１の出力パターンのように、復号されたタイミングで出力する場合、ＮＴＰが出力される間隔も、一定間隔で出力される。よって、第１の出力パターンにおいては、ＮＴＰを所定の間隔で、復調処理部４２から処理部４３に供給でき、処理部４３において、クロックリカバリが可能となる。
　図３４の５段目に示した第２の出力パターンにおいても、ＮＴＰ＃１とＮＴＰ＃２の間隔と、ＮＴＰ＃２とＮＴＰ＃３との間隔は、同一の間隔となっている。また、その間隔は、１フレーム分の間隔となっている。
　第２の出力パターンは、１フレーム区間を用いてＴＬＶパケットを出力するため、１フレームの先頭の出力タイミングで、ＮＴＰが出力されることになる。よって、第２の出力パターンにおいても、ＮＴＰが出力される間隔は一定間隔となり、その一定の間隔で、復調処理部４２から処理部４３にＮＴＰを供給でき、処理部４３において、クロックリカバリが可能となる。
　図３４の６段目に示した第３の出力パターンにおいても、ＮＴＰ＃１とＮＴＰ＃２の間隔と、ＮＴＰ＃２とＮＴＰ＃３との間隔は、同一の間隔となっている。また、その間隔は、１フレーム分の間隔となっている。
　第３の出力パターンは、ＴＬＶパケット内でバリッド信号が落ちないように、出力するパターンである。この第３の出力パターンにおいても、ＮＴＰが出力される間隔は一定間隔となり、その一定の間隔で、復調処理部４２から処理部４３にＮＴＰを供給でき、処理部４３において、クロックリカバリが可能となる。
　なお、第３の出力パターンは、復調処理部４２で、一旦ＴＬＶパケットを記憶し、パケット内ギャップがないように出力タイミングが制御されるため、ＮＴＰの出力間隔を微調整し、その間隔が正確に一定の間隔となるように制御するように構成することも可能である。このことは、第２の出力パターにおいても同様である。
　図３４の７段目に示した第４の出力パターンにおいても、ＮＴＰ＃１とＮＴＰ＃２の間隔と、ＮＴＰ＃２とＮＴＰ＃３との間隔は、同一の間隔となっている。また、その間隔は、１フレーム分の間隔となっている。
　第４の出力パターンは、スロット内でスムージングされ、出力レートが可変である出力パターンである。ＴＬＶストリームの先頭のスロットに配置されているＮＴＰが復号されたタイミングで、復調処理部４２から処理部４３にＮＴＰが出力されるため、第４の出力パターンにおいても、ＮＴＰの出力間隔は、１フレーム分の間隔となり、一定の間隔となる。この第４の出力パターンにおいても、一定の間隔で、復調処理部４２から処理部４３にＮＴＰを供給できるため、処理部４３において、クロックリカバリが可能となる。
　図３４の８段目に示した第５の出力パターンにおいても、ＮＴＰ＃１とＮＴＰ＃２の間隔と、ＮＴＰ＃２とＮＴＰ＃３との間隔は、同一の間隔となっている。また、その間隔は、１フレーム分の間隔となっている。
　第５の出力パターンは、スロット内でスムージングされ、出力レートが固定である出力パターンである。ＴＬＶストリームの先頭のスロットに配置されているＮＴＰが復号されたタイミングで、復調処理部４２から処理部４３にＮＴＰが出力されるため、第５の出力パターンにおいても、ＮＴＰの出力間隔は、１フレーム分の間隔となり、一定の間隔となる。この第５の出力パターンにおいても、一定の間隔で、復調処理部４２から処理部４３にＮＴＰを供給できるため、処理部４３において、クロックリカバリが可能となる。
　このように、第１乃至第５の出力パターンのどの出力パターンにおいても、一定の間隔で、復調処理部４２から処理部４３にＮＴＰを供給できるため、処理部４３において、クロックリカバリが可能となる。
　上記した実施の形態においては、ＴＬＶパケットを扱う場合を例に挙げて説明したが、本技術は、ＧＳＥ、ＧＳＥ－Ｌｉｔｅ（ＤＶＢ）、ＩＰパケットなどを扱う場合にも適用できる。
　＜本技術を適用したコンピュータの説明＞
　ところで、上述した一連の処理は、ハードウェアにより実行させることもできるが、ソフトウェアにより実行させることもできる。一連の処理をソフトウェアにより実行させる場合には、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、記録媒体からインストールされる。
　図３５は、汎用のパーソナルコンピュータの構成例を示している。このパーソナルコンピュータは、CPU(Central Processing Unit)１００１を内蔵している。CPU１００１にはバス１００４を介して、入出力インタ-フェイス１００５が接続されている。バス１００４には、ROM(Read Only Memory)１００２およびRAM(Random Access Memory)１００３が接続されている。
　入出力インタ-フェイス１００５には、ユーザが操作コマンドを入力するキーボード、マウスなどの入力デバイスよりなる入力部１００６、処理操作画面や処理結果の画像を表示デバイスに出力する出力部１００７、プログラムや各種データを格納するハードディスクドライブなどよりなる記憶部１００８、LAN（Local Area Network）アダプタなどよりなり、インターネットに代表されるネットワークを介した通信処理を実行する通信部１００９が接続されている。また、磁気ディスク（フレキシブルディスクを含む）、光ディスク（CD-ROM(Compact Disc-Read Only Memory)、DVD(Digital Versatile Disc)を含む）、光磁気ディスク（ＭＤ(Mini Disc)を含む）、もしくは半導体メモリなどのリムーバブルメディア１０１１に対してデータを読み書きするドライブ１０１０が接続されている。
　CPU１００１は、ROM１００２に記憶されているプログラム、または磁気ディスク、光ディスク、光磁気ディスク、もしくは半導体メモリ等のリムーバブルメディア１０１１ら読み出されて記憶部１００８にインストールされ、記憶部１００８からRAM１００３にロードされたプログラムに従って各種の処理を実行する。RAM１００３にはまた、CPU１００１が各種の処理を実行する上において必要なデータなども適宜記憶される。
　以上のように構成されるコンピュータでは、CPU１００１が、例えば、記憶部１００８に記憶されているプログラムを、入出力インタフェース１００５およびバス１００４を介して、RAM１００３にロードして実行することにより、上述した一連の処理が行われる。
　コンピュータ（CPU１００１）が実行するプログラムは、例えば、パッケージメディア等としてのリムーバブルメディア１０１１に記録して提供することができる。また、プログラムは、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の伝送媒体を介して提供することができる。
　コンピュータでは、プログラムは、リムーバブルメディア１０１１をドライブ１０１０に装着することにより、入出力インタフェース１００５を介して、記憶部１００８にインストールすることができる。また、プログラムは、有線または無線の伝送媒体を介して、通信部１００９で受信し、記憶部１００８にインストールすることができる。その他、プログラムは、ROM１００２や記憶部１００８に、あらかじめインストールしておくことができる。
　ここで、本明細書において、コンピュータがプログラムに従って行う処理は、必ずしもフローチャートとして記載された順序に沿って時系列に行われる必要はない。すなわち、コンピュータがプログラムに従って行う処理は、並列的あるいは個別に実行される処理（例えば、並列処理あるいはオブジェクトによる処理）も含む。
　また、プログラムは、１のコンピュータ（プロセッサ）により処理されるものであっても良いし、複数のコンピュータによって分散処理されるものであっても良い。さらに、プログラムは、遠方のコンピュータに転送されて実行されるものであっても良い。
　さらに、本明細書において、システムとは、複数の構成要素（装置、モジュール（部品）等）の集合を意味し、全ての構成要素が同一筐体中にあるか否かは問わない。したがって、別個の筐体に収納され、ネットワークを介して接続されている複数の装置、および、１つの筐体の中に複数のモジュールが収納されている１つの装置は、いずれも、システムである。
　なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
　例えば、本技術は、１つの機能をネットワークを介して複数の装置で分担、共同して処理するクラウドコンピューティングの構成をとることができる。
　また、上述のフローチャートで説明した各ステップは、１つの装置で実行する他、複数の装置で分担して実行することができる。
　さらに、１つのステップに複数の処理が含まれる場合には、その１つのステップに含まれる複数の処理は、１つの装置で実行する他、複数の装置で分担して実行することができる。
　なお、本技術は以下のような構成もとることができる。
（１）
　復調処理を行う復調処理部と、
　デマックス処理を行う処理部と
　を備え、
　前記復調処理部から前記処理部に、可変長パケットに含まれる時刻情報を、一定間隔で伝送する
　信号処理装置。
（２）
　前記可変長パケットは、ＴＬＶ（Type Length Value）パケットである
　前記（１）に記載の信号処理装置。
（３）
　前記時刻情報は、前記ＴＬＶパケットに含まれるＮＴＰ（Network Time Protocol）である
　前記（２）に記載の信号処理装置。
（４）
　前記時刻情報は、前記ＴＬＶパケットが含まれるＴＬＶストリームの所定の箇所に配置されている
　前記（２）に記載の信号処理装置。
（５）
　前記所定の箇所は、前記ＴＬＶストリームの先頭のスロット内である
　前記（４）に記載の信号処理装置。
（６）
　前記可変長パケットのデータは、前記可変長パケットから抽出されたタイミングで、前記復調処理部から前記処理部に伝送される
　前記（１）乃至（５）のいずれかに記載の信号処理装置。
（７）
　１フレームから抽出された前記可変長パケットのデータは、１フレーム分の時間で前記復調処理部から前記処理部に伝送される
　前記（１）乃至（５）のいずれかに記載の信号処理装置。
（８）
　前記可変長パケットのデータは、データの有効区間を表すバリッド信号が、有効区間であることを維持した状態で、前記復調処理部から前記処理部に伝送される
　前記（１）乃至（５）のいずれかに記載の信号処理装置。
（９）
　前記可変長パケットのデータは、パケット内ギャップが発生しない状態で、前記復調処理部から前記処理部に伝送される
　前記（１）乃至（５）のいずれかに記載の信号処理装置。
（１０）
　前記可変長パケットのデータは、データの有効区間を表すバリッド信号が、パケット内では落ちない状態で、前記復調処理部から前記処理部に伝送される
　前記（１）乃至（５）のいずれかに記載の信号処理装置。
（１１）
　前記可変長パケットのデータは、複数のスロットに跨ってスムージングされた状態で、前記復調処理部から前記処理部に伝送される
　前記（１）乃至（５）のいずれかに記載の信号処理装置。
（１２）
　前記可変長パケットのデータは、データの有効区間を表すバリッド信号が、前記可変長パケットが抽出されたストリームの先頭から終端までの区間で、有効区間であることを維持した状態で前記復調処理部から前記処理部に伝送され、
　データの無効区間が発生した場合には、クロック信号を停止させる
　前記（１）乃至（５）のいずれかに記載の信号処理装置。
（１３）
　前記可変長パケットのデータは、固定の周波数のクロック信号に基づき、前記復調処理部から前記処理部に伝送される
　前記（１）乃至（５）のいずれかに記載の信号処理装置。
（１４）
　復調処理を行う復調処理部と、
　デマックス処理を行う処理部と
　を備える信号処理装置の信号処理方法において、
　前記復調処理部から前記処理部に、可変長パケットに含まれる時刻情報を、一定間隔で伝送する
　ステップを含む信号処理方法。
（１５）
　復調処理を行う復調処理部と、
　デマックス処理を行う処理部と
　を備える信号処理装置を制御するコンピュータに、
　前記復調処理部から前記処理部に、可変長パケットに含まれる時刻情報を、一定間隔で伝送する
　ステップを含む処理を実行させるためのコンピュータ読み取り可能なプログラム。
　１０　送信機，　１１　受信機，　１２　ネットワーク，　３１　アンテナ，　３２　ディスプレイ，　４１　チューナ，　４２　復調処理部，　４３　処理部，　５１　復調部，　５２　誤り訂正部，　５３　多重分離部，　５４　デコーダ

Claims (15)

  1. 　復調処理を行う復調処理部と、
    　デマックス処理を行う処理部と
    　を備え、
    　前記復調処理部から前記処理部に、可変長パケットに含まれる時刻情報を、一定間隔で伝送する
    　信号処理装置。
  2. 　前記可変長パケットは、ＴＬＶ（Type Length Value）パケットである
    　請求項１に記載の信号処理装置。
  3. 　前記時刻情報は、前記ＴＬＶパケットに含まれるＮＴＰ（Network Time Protocol）である
    　請求項２に記載の信号処理装置。
  4. 　前記時刻情報は、前記ＴＬＶパケットが含まれるＴＬＶストリームの所定の箇所に配置されている
    　請求項２に記載の信号処理装置。
  5. 　前記所定の箇所は、前記ＴＬＶストリームの先頭のスロット内である
    　請求項４に記載の信号処理装置。
  6. 　前記可変長パケットのデータは、前記可変長パケットから抽出されたタイミングで、前記復調処理部から前記処理部に伝送される
    　請求項１に記載の信号処理装置。
  7. 　１フレームから抽出された前記可変長パケットのデータは、１フレーム分の時間で前記復調処理部から前記処理部に伝送される
    　請求項１に記載の信号処理装置。
  8. 　前記可変長パケットのデータは、データの有効区間を表すバリッド信号が、有効区間であることを維持した状態で、前記復調処理部から前記処理部に伝送される
    　請求項１に記載の信号処理装置。
  9. 　前記可変長パケットのデータは、パケット内ギャップが発生しない状態で、前記復調処理部から前記処理部に伝送される
    　請求項１に記載の信号処理装置。
  10. 　前記可変長パケットのデータは、データの有効区間を表すバリッド信号が、パケット内では落ちない状態で、前記復調処理部から前記処理部に伝送される
    　請求項１に記載の信号処理装置。
  11. 　前記可変長パケットのデータは、複数のスロットに跨ってスムージングされた状態で、前記復調処理部から前記処理部に伝送される
    　請求項１に記載の信号処理装置。
  12. 　前記可変長パケットのデータは、データの有効区間を表すバリッド信号が、前記可変長パケットが抽出されたストリームの先頭から終端までの区間で、有効区間であることを維持した状態で前記復調処理部から前記処理部に伝送され、
    　データの無効区間が発生した場合には、クロック信号を停止させる
    　請求項１に記載の信号処理装置。
  13. 　前記可変長パケットのデータは、固定の周波数のクロック信号に基づき、前記復調処理部から前記処理部に伝送される
    　請求項１に記載の信号処理装置。
  14. 　復調処理を行う復調処理部と、
    　デマックス処理を行う処理部と
    　を備える信号処理装置の信号処理方法において、
    　前記復調処理部から前記処理部に、可変長パケットに含まれる時刻情報を、一定間隔で伝送する
    　ステップを含む信号処理方法。
  15. 　復調処理を行う復調処理部と、
    　デマックス処理を行う処理部と
    　を備える信号処理装置を制御するコンピュータに、
    　前記復調処理部から前記処理部に、可変長パケットに含まれる時刻情報を、一定間隔で伝送する
    　ステップを含む処理を実行させるためのコンピュータ読み取り可能なプログラム。
PCT/JP2016/065862 2015-06-11 2016-05-30 信号処理装置および信号処理方法、並びにプログラム WO2016199604A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017523581A JP6825561B2 (ja) 2015-06-11 2016-05-30 信号処理装置および信号処理方法、並びにプログラム
US15/578,706 US20180167663A1 (en) 2015-06-11 2016-05-30 Signal processing device, signal processing method, and program

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-118756 2015-06-11
JP2015118756 2015-06-11

Publications (1)

Publication Number Publication Date
WO2016199604A1 true WO2016199604A1 (ja) 2016-12-15

Family

ID=57503473

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/065862 WO2016199604A1 (ja) 2015-06-11 2016-05-30 信号処理装置および信号処理方法、並びにプログラム

Country Status (3)

Country Link
US (1) US20180167663A1 (ja)
JP (1) JP6825561B2 (ja)
WO (1) WO2016199604A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109937276A (zh) * 2016-12-08 2019-06-25 维美德公司 处理生物质的方法和***
WO2019142416A1 (ja) * 2018-01-18 2019-07-25 ソニーセミコンダクタソリューションズ株式会社 信号処理装置および信号処理方法
US11162216B2 (en) 2016-12-08 2021-11-02 Valmet Ab Method for treating biomass and device for treating biomass
US11186949B2 (en) 2016-12-08 2021-11-30 Valmet Ab Method for impregnating biomass and device for impregnating biomass
US11483600B2 (en) 2019-02-28 2022-10-25 Sony Semiconductor Solutions Corporation Demodulation circuit, demodulation method, and transmitter

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009069430A1 (ja) * 2007-11-30 2009-06-04 Thine Electronics, Inc. 映像信号送信装置、映像信号受信装置及び映像信号伝送システム
JP2015104122A (ja) * 2013-11-22 2015-06-04 パナソニック インテレクチュアル プロパティ コーポレーション オブアメリカＰａｎａｓｏｎｉｃ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ 送信方法、受信方法、送信装置、及び受信装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002023778A2 (en) * 2000-09-12 2002-03-21 Innovative Communications Technologies, Inc. Bit synchronizer and internetworking system and method
JP4076330B2 (ja) * 2001-09-07 2008-04-16 三菱電機株式会社 デジタル放送受信装置
KR100580173B1 (ko) * 2003-07-15 2006-05-15 삼성전자주식회사 네트워크 스캐닝 방법 및 장치와 이를 위한 패킷 포맷
US7773236B2 (en) * 2006-06-01 2010-08-10 Toshiba Tec Kabushiki Kaisha Image forming processing circuit and image forming apparatus
TW200833115A (en) * 2007-01-30 2008-08-01 Beyond Innovation Tech Co Ltd Apparatus and method for compressing data
JP6313170B2 (ja) * 2013-09-30 2018-04-18 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカＰａｎａｓｏｎｉｃ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ 送信方法、受信方法、送信装置、及び受信装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009069430A1 (ja) * 2007-11-30 2009-06-04 Thine Electronics, Inc. 映像信号送信装置、映像信号受信装置及び映像信号伝送システム
JP2015104122A (ja) * 2013-11-22 2015-06-04 パナソニック インテレクチュアル プロパティ コーポレーション オブアメリカＰａｎａｓｏｎｉｃ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ 送信方法、受信方法、送信装置、及び受信装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109937276A (zh) * 2016-12-08 2019-06-25 维美德公司 处理生物质的方法和***
US11162216B2 (en) 2016-12-08 2021-11-02 Valmet Ab Method for treating biomass and device for treating biomass
US11186949B2 (en) 2016-12-08 2021-11-30 Valmet Ab Method for impregnating biomass and device for impregnating biomass
US11371186B2 (en) 2016-12-08 2022-06-28 Valmet Ab Method and system for treating biomass
CN109937276B (zh) * 2016-12-08 2022-07-22 维美德公司 处理生物质的方法和***
WO2019142416A1 (ja) * 2018-01-18 2019-07-25 ソニーセミコンダクタソリューションズ株式会社 信号処理装置および信号処理方法
JPWO2019142416A1 (ja) * 2018-01-18 2021-01-28 ソニーセミコンダクタソリューションズ株式会社 信号処理装置および信号処理方法
JP7140352B2 (ja) 2018-01-18 2022-09-21 ソニーセミコンダクタソリューションズ株式会社 信号処理装置
US11477518B2 (en) 2018-01-18 2022-10-18 Sony Semiconductor Solutions Corporation Signal processing device and signal processing method
US11483600B2 (en) 2019-02-28 2022-10-25 Sony Semiconductor Solutions Corporation Demodulation circuit, demodulation method, and transmitter

Also Published As

Publication number Publication date
JPWO2016199604A1 (ja) 2018-04-05
US20180167663A1 (en) 2018-06-14
JP6825561B2 (ja) 2021-02-03

Similar Documents

Publication Publication Date Title
WO2016199603A1 (ja) 信号処理装置および信号処理方法、並びにプログラム
WO2016199604A1 (ja) 信号処理装置および信号処理方法、並びにプログラム
US11497081B2 (en) Transmission apparatus, transmission method, reception apparatus, and reception method
US20090002556A1 (en) Method and Apparatus for Packet Insertion by Estimation
KR20050076693A (ko) 송수신 시스템, 송신 장치 및 송신 방법, 수신 장치 및수신 방법, 기록 매체 및 프로그램
JP2019149812A (ja) 送信装置、送信方法、受信装置、および受信方法
KR20220100096A (ko) 수신 장치 및 수신 방법
WO2017082059A1 (ja) 情報処理装置、情報処理方法、およびプログラム
JP2005151462A (ja) ストリームデータ送信機、ストリームデータ送信方法、ストリームデータ受信機及びストリームデータ受信方法並びにストリームデータ通信システム及びストリームデータ送受信方法。
WO2020004050A1 (ja) 受信装置、及び受信方法
JP4148968B2 (ja) 通信システム
WO2020174851A1 (ja) 復調回路、復調方法、送信装置
JP4059857B2 (ja) 伝送装置及び伝送方法
JP2007027813A (ja) 通信システム
JP7426950B2 (ja) 復調回路、復調方法、送信装置
US20170257468A1 (en) Apparatus and method for transmitting moving picture experts group (mpeg)-2 transport stream (ts) broadcasting data
JP7416753B2 (ja) 復調回路、復調方法、送信装置
JP2018182662A (ja) 同期処理システム、信号処理システム、同期処理方法、および同期処理用プログラム
WO2015083540A1 (ja) データ処理装置、及び、データ処理方法
JP7074426B2 (ja) 同期処理装置、信号処理システム、同期処理方法、および同期処理用プログラム
JP4152860B2 (ja) 通信装置、通信機器、そのコンピュータ・プログラムおよびそのプログラムを記録した記録媒体
JP2014150335A (ja) 情報処理装置、情報処理方法及びプログラム
JP4910012B2 (ja) データ転送システム、クライアントｐｃ、方法、及びプログラム
JP2018182663A (ja) 同期処理システム、信号処理システム、同期処理方法、および同期処理用プログラム
JP2006211227A (ja) データ送信装置およびデータ送信方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16807311

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017523581

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15578706

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16807311

Country of ref document: EP

Kind code of ref document: A1