WO2016145567A1 - 一种数据交织处理方法和交织器 - Google Patents

一种数据交织处理方法和交织器 Download PDF

Info

Publication number
WO2016145567A1
WO2016145567A1 PCT/CN2015/074194 CN2015074194W WO2016145567A1 WO 2016145567 A1 WO2016145567 A1 WO 2016145567A1 CN 2015074194 W CN2015074194 W CN 2015074194W WO 2016145567 A1 WO2016145567 A1 WO 2016145567A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
address
interleaving
subcarriers
data blocks
Prior art date
Application number
PCT/CN2015/074194
Other languages
English (en)
French (fr)
Inventor
贝勒迪多·塞吉奥
蒙托里西·基多
林伟
刘乐
Original Assignee
华为技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 华为技术有限公司 filed Critical 华为技术有限公司
Priority to PCT/CN2015/074194 priority Critical patent/WO2016145567A1/zh
Publication of WO2016145567A1 publication Critical patent/WO2016145567A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received

Definitions

  • the present invention relates to the field of wireless communications, and in particular, to a data interleaving processing method and an interleaver.
  • WLAN Wireless Local Area Networks
  • Multiple terminals access the Internet through a wireless router, and perform data interaction with the Internet.
  • the data passes through the carrier in the channel and in the terminal. Transfer between the Internet.
  • the terminal sends data to the Internet through the wireless router, the terminal interleaves the transmission data through the interleaver in the set WiFi (WIreless-Fidelity) chip, and changes the transmission order of the bits in the data to be sent.
  • the data is transmitted to the Internet in an interleaved bit order.
  • the number of subcarriers allocated to the user is a fixed number
  • WiFi The number of data bits that the interleaver of the chip can process is related to the number of allocated subcarriers.
  • the interleaver can also process the interleaving operation. The number of bits of data.
  • an OFDMA Orthogonal Frequency Division Multiple Access
  • a conventional interleaver that can only perform interleaving operations on a fixed number of bits of data
  • it needs to be Different numbers of subcarriers are allocated to design multiple interleavers that can process different bit number data.
  • the number of subcarriers allocated to the user is often large, and a large number of interleavers need to be designed.
  • the data of different bit numbers under the number of subcarriers is separately interleaved, which greatly increases the design complexity of the interleaver.
  • an embodiment of the present invention provides a data interleaving processing method and an interleaver.
  • the technical solution is as follows:
  • an embodiment of the present invention provides a data interleaving processing method, where the method includes:
  • the step of performing interleaving processing on the multiple data blocks that are divided by the data to be interleaved, and obtaining the interleaving address of the multiple data blocks includes:
  • the buffering address and the subcarrier of the data in each data block according to the number of the subcarriers Interleaving parameters, performing the first calculation on the cache address of the data in each data block, and obtaining the first calculation result includes:
  • ⁇ 1 (i) is the first calculation result
  • s is the subcarrier interleaving parameter
  • i is the buffer address of the data in each data block
  • N is the number of subcarriers
  • the greatest common divisor of s and N is 1.
  • the parameters s and N satisfy the following relationship:
  • s is greater than or equal to The smallest integer
  • the buffering address and the modulation of the data in each data block according to the number of the subcarriers a mode order, performing a second calculation on the first calculation result, and obtaining an interleave address of the data in each data block includes:
  • ⁇ 2 (i) is the interleave address
  • i is the buffer address of the data in each data block
  • N is the number of subcarriers
  • m is the modulation mode order.
  • the outputting the multiple data according to an interleave address of the multiple data blocks include:
  • the cache address stored in the interleave address is read in the order of the interleave address, and the read data is output.
  • an interleaver in the embodiment of the present invention, where the interleaver includes:
  • An interleaving parameter determining module configured to determine, according to a bandwidth allocated by the current wireless fidelity WiFi chip, an interleaving parameter in a current bandwidth, where the interleaving parameter includes a number of subcarriers and a modulation mode order;
  • a sequence length calculation module configured to acquire a sequence length of the current interleaving process according to the number of subcarriers and the mode of the modulation mode
  • An interleaving processing module is configured to perform interleaving processing on a plurality of data blocks divided by the data to be interleaved to obtain an interleaving address of the plurality of data blocks, and sequence length and calculation of each data block in the plurality of data blocks The resulting sequences are of the same length;
  • a data output module configured to output data in the plurality of data blocks according to an interleave address of the plurality of data blocks.
  • the interleaving processing module includes:
  • a data acquiring unit configured to acquire data in each of the plurality of data blocks
  • a data cache address obtaining unit configured to cache data in each of the data blocks for each of the data blocks, to obtain a cache address of the data in each of the data blocks;
  • a first calculating unit configured to perform a first calculation on a cache address of data in each data block according to the number of the subcarriers, a buffer address of data in each data block, and a subcarrier interleaving parameter Calculate, get the first calculation result;
  • a second calculating unit configured to perform a second calculation on the first calculation result according to the number of the subcarriers, the buffer address of the data in each of the data blocks, and the modulation mode order, to obtain each of the The interleaved address of the data in the data block.
  • the first computing unit is configured to:
  • ⁇ 1 (i) is the first calculation result
  • s is the subcarrier interleaving parameter
  • i is the buffer address of the data in each data block
  • N is the number of subcarriers
  • the greatest common divisor of s and N is 1.
  • the parameters s and N satisfy the following relationship:
  • s is greater than or equal to The smallest integer
  • the second computing unit is configured to:
  • ⁇ 2 (i) is the interleave address
  • i is the buffer address of the data in each data block
  • N is the number of subcarriers
  • m is the modulation mode order.
  • the data output module is configured to:
  • the cache address stored in the interleave address is read in the order of the interleave address, and the read data is output.
  • the data interleaving processing method and the interleaver determine the number of subcarriers and the mode of the modulation mode as the interleaving parameters of the data to be interleaved according to the bandwidth allocated by the current WiFi chip, and according to the determined number and modulation of subcarriers.
  • the mode order obtains the sequence length of the current interleaving process, and then Dividing the data to be interleaved into a plurality of data blocks according to the obtained sequence length, and then performing interleaving processing on the plurality of data blocks to obtain an interleaving address of the plurality of data blocks, thereby determining the sub-allocated sub-bands in the OFDMA system.
  • the number of carriers is used to obtain the sequence length of the current interleaving process according to the determined number of subcarriers, so that data of different sequence lengths can be interleaved according to the determined number of subcarriers, without depending on the number of allocated subcarriers.
  • Multiple interleavers can be designed to process different bit number data, which reduces the complexity of the interleaver design and is flexible and convenient to use.
  • FIG. 1 is a schematic structural diagram of an implementation environment involved in a data interleaving processing method according to an embodiment of the present invention
  • FIG. 2 is a flowchart of a data interleaving processing method according to Embodiment 1 of the present invention
  • FIG. 3 is a flowchart of a data interleaving processing method according to Embodiment 2 of the present invention.
  • FIG. 4 is a schematic diagram of a first calculation in a data interleaving processing method according to Embodiment 2 of the present invention.
  • FIG. 5 is a schematic diagram of performing the first calculation when 16QAM modulation is used in the data interleaving processing method according to Embodiment 2 of the present invention.
  • FIG. 6 is a schematic diagram of performing a second calculation when 16QAM modulation is used in the data interleaving processing method according to Embodiment 2 of the present invention.
  • FIG. 7 is a schematic structural diagram of an interleaver according to Embodiment 3 of the present invention.
  • FIG. 8 is a schematic structural diagram of an interleaver according to Embodiment 4 of the present invention.
  • FIG. 1 is a schematic structural diagram of an implementation environment involved in a data interleaving processing method according to an embodiment of the present invention.
  • the system includes: a plurality of terminals, a wireless router 10, and the Internet.
  • the plurality of terminals respectively perform data interaction with the Internet through the wireless router 10 through the set WiFi chip, and when any terminal wants to transfer a file stored in the local hard disk to the Internet for sharing, in order to avoid the string of the file
  • the bit in the terminal is in error.
  • the WiFi chip in the terminal interleaves the data of the file through the set interleaver, that is, the interleaver buffers the data, and then maps the buffer address of the file data to an interlace according to the interleaving rule. At the address, the interleaving of the file is completed. After the interleave address is obtained, the interleaver outputs the data of the file according to the interleave address.
  • the terminal may be any server or mobile terminal that can be connected to the Internet through a wireless router, or any other device that can be connected to the Internet through a wireless router, and details are not described herein again.
  • the embodiment provides a data interleaving processing method, where the method process includes:
  • Step 100 According to the bandwidth allocated by the current WiFi chip, the interleaver of the WiFi chip determines the interleaving parameter in the current bandwidth, and the interleaving parameter includes the number of subcarriers and the mode of the modulation mode.
  • the number of subcarriers and the mode of the modulation mode are obtained by the WiFi chip from the WiFi base station.
  • the WiFi chip transmits the obtained number of subcarriers and the modulation mode order to the interleaver.
  • the subcarrier refers to a radio wave having a specific frequency that carries one of a plurality of modulated, parallel transmitted data.
  • the modulation mode order is related to the corresponding modulation mode.
  • the modulation mode is 16QAM (Quadrature Amplitude Modulation)
  • Step 101 The interleaver of the WiFi chip acquires the sequence length of the current interleaving process according to the number of subcarriers and the modulation mode order.
  • the sequence length is obtained by multiplying the number of subcarriers and the order of the modulation mode.
  • the sequence length acquired by the interleaver of the WiFi chip is 96.
  • the sequence length refers to the sequence length of the bit sequence that the interleaver can interleave at one time, and the sequence length is the same as the number of bits included in the bit sequence. For example, if the number of bits contained in the bit sequence is 96, then the sequence length is 96.
  • Step 102 The interleaver of the WiFi chip performs interleaving processing on the plurality of data blocks divided by the data to be interleaved to obtain an interleave address of the plurality of data blocks, and the sequence length of each data block is the same as the calculated sequence length.
  • one data block includes a bit sequence.
  • the WiFi chip Before the interleaver performs interleaving processing on the interleaved data, the WiFi chip divides the data to be interleaved according to the number of subcarriers and the mode of the modulation mode, and divides the data to be interleaved into a plurality of data blocks. During the interleaving process, the WiFi chip inputs a plurality of data blocks into the interleaver one by one, thereby interleaving the plurality of data blocks block by block in the interleaver.
  • the interleave address is an output address sequence sequence corresponding to the bit sequence buffer address sequence after the input data bit sequence is interleaved.
  • Step 103 Output data in a plurality of data blocks according to an interleave address of the plurality of data blocks.
  • the data interleaving processing method provided in this embodiment determines the number of subcarriers and the mode of the modulation mode as the interleaving parameters of the data to be interleaved according to the bandwidth allocated by the current WiFi chip, and according to the determined number of subcarriers.
  • the modulation mode order obtains the sequence length of the current interleaving process, and then divides the data to be interleaved into a plurality of data blocks according to the obtained sequence length, and then performs interleaving processing on the plurality of data blocks to obtain an interleaving address of the plurality of data blocks, thereby
  • the number of subcarriers allocated in the current bandwidth is determined, and then the sequence length of the current interleaving process is obtained according to the determined number of subcarriers, so that data of different sequence lengths can be performed according to the determined number of subcarriers. Interlace processing.
  • this embodiment provides a data interleaving processing method, where the method process includes:
  • Step 200 According to the bandwidth allocated by the current WiFi chip, the interleaver of the WiFi chip determines the interleaving parameter in the current bandwidth, and the interleaving parameter includes the number of subcarriers and the mode of the modulation mode.
  • the currently allocated bandwidth refers to the current working bandwidth of the WiFi chip in the OFDM system or the OFDMA system, and the specific size of the working bandwidth is specified by the upper layer system.
  • T represents a time length of one OFDM symbol.
  • the length of time of one OFDM symbol refers to the duration of one OFDM symbol.
  • the number of subcarriers included in one OFDM symbol is determined by the system. For example, in a WLAN, 64 subcarriers may be included in one OFDM symbol, and the subcarriers have different frequencies.
  • Step 201 The interleaver of the WiFi chip acquires the sequence length of the current interleaving process according to the number of subcarriers and the modulation mode order.
  • the WiFi base station may obtain the sequence length of the current interleaving process of the interleaver according to the product of the number of subcarriers and the modulation mode order. After obtaining the sequence length of the current interleaving process of the interleaver, the obtained sequence length is transmitted to the interleaver. The interleaver obtains the sequence length of the current interleaving process.
  • the data obtained by the interleaver to obtain the sequence length that can be interleaved may be pre-stored in a sequence length table preset by the WiFi chip.
  • the WiFi chip Before the interleaver interleaves the bit sequence, the WiFi chip can also directly select a data from the sequence length table to transmit to the interleaver without determining the sequence length that the current interleaver can interleave without calculation.
  • Step 202 The interleaver of the WiFi chip acquires data in each of the plurality of data blocks.
  • the interleaver obtains data of one of the plurality of data blocks by performing interleaving processing on the plurality of data blocks, interleaving the data in the obtained data block, and completing the interleaving of the data block. After processing, the next data block is processed until multiple data are divided by the data to be interleaved The data blocks are all interleaved.
  • the number of bits to be interleaved is 192, and the length of the sequence that the current interleaver can interleave is 96.
  • the WiFi chip makes the first 96 of the data to be interleaved according to the transmission order of the data to be interleaved.
  • the bit forms a first data block
  • the last 96 bits of the data to be interleaved form a second data block, so that when the interleaver performs the interleaving process, the data of the first data block is first obtained for interleaving processing, and the first data block is interleaved.
  • the data of the second data block is acquired again for interleaving processing.
  • Step 203 For each data block, the interleaver of the WiFi chip buffers the data in each data block to obtain a cache address of the data in each data block.
  • the interleaver of the WiFi chip buffers the data in each data block according to the input order of the data in each data block, and after the data in each data block is buffered, the buffer of the data in each data block is obtained. address.
  • the cache address is an address that the interleaver caches data in each data block.
  • the data and the cache address are in one-to-one correspondence, so as to ensure the order of the data input to the interleaver is adjusted.
  • Step 204 The interleaver of the WiFi chip performs the first calculation on the buffer address of the data in each data block according to the number of subcarriers, the buffer address of the data in each data block, and the subcarrier interleaving parameter, to obtain a first calculation result.
  • the first calculation result may be calculated according to formula one:
  • ⁇ 1 (i) is the first calculation result
  • s is the subcarrier interleaving parameter
  • i is the buffer address of the data in each data block
  • N is the number of subcarriers
  • the greatest common divisor of s and N is 1.
  • the principle of the first calculation is shown in FIG. 4.
  • the first calculation is to first perform the first modulo operation on the buffer address i of the data in each data block for the number N of subcarriers, so that the buffer address in the data is obtained.
  • the data of distance N can be carried by the same subcarrier, and then the result of the first modulo operation is multiplied by s in order to make the data buffered in the adjacent cache address have a sufficiently large separation distance between the outputs.
  • the spacing between the data cached in the adjacent cache addresses is determined by the size of s. The larger the s, the larger the interval between the cached data in the adjacent cache addresses.
  • the buffer address in the data can be made by a simple modulo calculation.
  • the data of distance N can be carried by the same subcarrier, and the data buffered in the adjacent cache address has a sufficiently large separation distance between the outputs, which reduces the complexity of designing the interleaver.
  • the number N of subcarriers carrying data received by the interleaver is 24, and the modulation mode is 16QAM
  • the number of bits of data indicating that the interleaver can perform interleaving processing is 96, and s must satisfy the maximum convention of N and N.
  • the first calculation result ⁇ 1 can be obtained ( i)
  • the first calculated result ⁇ 1 (i) is obtained as shown in Table 2.
  • the data of 4 bits carried by each subcarrier is represented by 4 small circles in each broken line frame in FIG.
  • s may be any natural number that satisfies the greatest common divisor of the condition s and N is 1.
  • N the value of s needs to be 1 and the greatest common divisor of 24 is 1, then the value of s may be 5 7,11, etc., no more details here.
  • s is greater than or equal to The smallest integer; can reduce the complexity of designing the interleaver.
  • Ns can use the same s.
  • the greatest common divisor of 5, 23, and 24 is 1, so when N takes 23 or 24, s can take 5, which can further reduce the design of the interleaver. The complexity.
  • the subcarriers can carry the data according to the cache order of the data buffer in the interleaver: eg: the first sub
  • the carrier is used to carry the data buffered in the 0th, 1st, 2nd, and 3rd cache addresses recorded in Table 1.
  • the second subcarrier is used to carry the 4th record recorded in Table 1. , the data cached in the 5th, 6th, and 7th cache addresses.
  • the interleaver After the first calculation result calculated by the formula 1, the interleaver enables the data in the data buffer address distance N to be carried by the same subcarrier.
  • the number of each column in Table 2 represents The cache address of the data carried by the same subcarrier.
  • the first column is the cache address of the data carried by the first subcarrier
  • the fourth column is the cache address of the data carried by the fourth subcarrier.
  • the data interleaving processing method further includes the following steps to perform a second calculation on the first calculation result.
  • Step 205 The interleaver of the WiFi chip performs a second calculation on the first calculation result according to the number of subcarriers, the buffer address of the data in each data block, and the modulation mode order, to obtain an interleave address of the data in each data block. .
  • the purpose of the second calculation is to determine the location of each data carried by the same subcarrier.
  • the interleave address is calculated:
  • ⁇ 2 (i) is the interleave address
  • i is the buffer address of the data in each data block
  • N is the number of subcarriers
  • m is the modulation mode order.
  • the schematic diagram of the second calculation using the modulation mode of 16QAM is as shown in FIG. 6.
  • the modulation mode is 16QAM modulation
  • the number of bits of the data is 96
  • each subcarrier can be obtained.
  • Carry 4 bits of data The data of 4 bits carried by each subcarrier in Fig. 6 is represented by 4 small circles in each broken line frame in Fig. 6.
  • the second calculation is an interleave address ⁇ 2 (i) for determining data whose buffer address is i.
  • step 205 by simple modulo calculation, it can be determined that it is accepted by the same subcarrier.
  • the location of each data carried reduces the complexity of designing the interleaver.
  • the first calculation result recorded in Table 2 is adjusted according to Formula 2 to obtain an interleave address, and the obtained interleave address is as shown in Table 3.
  • the data cached in the fifth, the 29th, the 53rd, and the 77th cache addresses carried in the second subcarrier recorded in Table 2 is further illustrated as an example, if not in the second table.
  • a calculation result is performed for the second calculation, then after the data is modulated, the 4 bits carried in the second subcarrier are the 5th, 29th, 53rd, and the 5th records according to the second column in Table 2.
  • the order of the data buffered in the 77 cache addresses is carried by the second subcarrier.
  • the interleaver can determine the position of each data carried by the same subcarrier according to the interleaved address calculated in the second time, and the determined position of each data is recorded in Table 3. .
  • Table 3 after the data is modulated, the 4 bits carried in the second subcarrier: according to the 77th, 53rd, 29th, 5th records recorded in the second column of Table 3. The order of the data buffered in the cache address is carried by the second subcarrier.
  • the second calculation is used to adjust the order of the bits carried in each subcarrier, thereby obtaining the final interleaved address as the interleaving result.
  • the length of the interleaver is N ⁇ m, N is the number of subcarriers carrying data, and m is the modulation mode order, when the modulation mode is determined, The length of the sequence that the interleaver can process at one time is determined by the number of subcarriers.
  • the interleaver can obtain the interleave address of the bit sequence not only by calculation, but also pre-store an interleave address table having different sequence lengths in the WiFi chip, and the output address corresponding to the bit sequence buffer address sequence is recorded in the interleave address table. Sequence sequence.
  • the interleaver obtains an interleave address table corresponding to the sequence length according to the sequence length of the current to-be-interleaved data before interleaving, and performs an interleaving operation on the bit sequence through the obtained interleave address table.
  • Step 206 The interleaver of the WiFi chip outputs data according to the obtained interleave address.
  • the interleaver of the WiFi chip reads the cache address stored in the interleave address, and outputs the read data.
  • the output order of the data after the position replacement in the interleave address is from the cache address recorded in the first column of Table 3, and is read until the cache address of the record of the twenty-fourth column in Table 3. order.
  • the data interleaving processing method provided in this embodiment determines the number of subcarriers and the mode of the modulation mode as the interleaving parameters of the data to be interleaved according to the bandwidth allocated by the current WiFi chip, and according to the determined number of subcarriers.
  • the modulation mode order obtains the sequence length of the current interleaving process, and then divides the data to be interleaved into a plurality of data blocks according to the obtained sequence length, and then performs interleaving processing on the plurality of data blocks to obtain an interleaving address of the plurality of data blocks, thereby
  • the number of subcarriers allocated in the current bandwidth is determined, and then the sequence length of the current interleaving process is obtained according to the determined number of subcarriers, so that data of different sequence lengths can be performed according to the determined number of subcarriers.
  • the interleaving process does not need to separately design multiple interleavers that can process different bit number data according to the number of allocated subcarriers, thereby reducing the complexity of the interleaver design and being flexible and convenient to use.
  • the embodiment provides an interleaver, and the interleaver includes:
  • the interleaving parameter determining module 300 the sequence length calculating module 301, the interleaving processing module 302, and the data output module 303.
  • the interleaving parameter determining module 300 is configured to determine, according to the bandwidth allocated by the current WiFi chip, an interleaving parameter in the current bandwidth, where the interleaving parameter includes the number of subcarriers and the mode of the modulation mode; the sequence length calculating module 301 and the interleaving parameter determining module.
  • the 300-phase connection is used to obtain the sequence length of the current interleaving process according to the number of subcarriers and the modulation mode order;
  • the interleave processing module 302 is connected to the sequence length calculation module 301, and is configured to divide multiple data divided by the data to be interleaved.
  • the data block is interleaved to obtain an interleave address of the plurality of data blocks.
  • the sequence length of each data block is the same as the calculated sequence length; the data output module 303 is connected to the interleave processing module 302. And outputting data in the plurality of data blocks according to the interleave address of the plurality of data blocks.
  • the interleaver determines the number of subcarriers and the mode of the modulation mode as the interleaving parameters of the data to be interleaved according to the bandwidth allocated by the current WiFi chip, and according to the determined number of subcarriers and the modulation mode.
  • the order obtains the sequence length of the current interleaving process, and then divides the data to be interleaved into a plurality of data blocks according to the obtained sequence length, and then performs interleaving processing on the plurality of data blocks.
  • the embodiment provides an interleaver, and the interleaver includes:
  • the interleaving parameter determining module 400 is configured to determine an interleaving parameter in the current bandwidth according to the bandwidth allocated by the current WiFi chip, where the interleaving parameter includes the number of subcarriers and the mode of the modulation mode; the sequence length calculating module 401 and the interleaving parameter determining module.
  • the 400-phase connection is used to obtain the sequence length of the current interleaving process according to the number of subcarriers and the modulation mode order.
  • the interleave processing module 402 is connected to the sequence length calculation module 401, and is configured to divide multiple data divided by the data to be interleaved.
  • the data block is interleaved to obtain an interleaving address of the plurality of data blocks.
  • the sequence length of each data block is the same as the calculated sequence length; the data output module 403 is connected to the interleave processing module 402. And outputting data in the plurality of data blocks according to the interleave address of the plurality of data blocks.
  • the interleaving processing module 402 includes:
  • a data obtaining unit 4021 configured to acquire data in each of the plurality of data blocks
  • the data cache address obtaining unit 4022 is connected to the data obtaining unit 4021, and is configured to buffer data in each data block for each data block to obtain a cache address of data in each data block;
  • the first calculating unit 4023 is connected to the data buffer address obtaining unit 4022, and is configured to first perform a buffer address of data in each data block according to the number of subcarriers, the buffer address of data in each data block, and the subcarrier interleaving parameter. Sub-calculation, the first calculation result is obtained;
  • the second calculating unit 4024 is connected to the first calculating unit 4023, and configured to perform a second calculation on the first calculation result according to the number of subcarriers, the buffer address of the data in each data block, and the modulation mode order, to obtain each The interleaved address of the data in the data block.
  • the first calculating unit 4023 is configured to:
  • ⁇ 1 (i) is the first calculation result
  • s is the subcarrier interleaving parameter
  • i is the buffer address of the data in each data block
  • N is the number of subcarriers
  • the greatest common divisor of s and N is 1.
  • s is greater than or equal to The smallest integer
  • the second calculating unit 4024 is configured to:
  • ⁇ 2 (i) is the interleave address
  • i is the buffer address of the data in each data block
  • N is the number of subcarriers
  • m is the modulation mode order.
  • the data output module 403 is configured to:
  • the cache address stored in the interleave address is read in the order of the interleave address, and the read data is output.
  • the interleaver determines the number of subcarriers and the mode of the modulation mode as the interleaving parameters of the data to be interleaved according to the bandwidth allocated by the current WiFi chip, and according to the determined number of subcarriers and the modulation mode.
  • the order obtains the sequence length of the current interleaving process, and then divides the data to be interleaved into a plurality of data blocks according to the obtained sequence length, and then performs interleaving processing on the plurality of data blocks to obtain an interleaving address of the plurality of data blocks, thereby
  • the number of subcarriers allocated in the current bandwidth is determined, and then the sequence length of the current interleaving process is obtained according to the determined number of subcarriers, so that data of different sequence lengths can be interleaved according to the determined number of subcarriers.
  • the interleaver provided by the foregoing embodiment triggers the data interleaving service
  • only the division of the foregoing functional modules is illustrated.
  • the function allocation may be completed by different functional modules as needed.
  • the internal structure of the device is divided into different functional modules to complete all or part of the functions described above.
  • the embodiment of the interleaver and the data interleaving processing method provided by the foregoing embodiments are in the same concept, and the specific implementation process is described in detail in the method embodiment, and details are not described herein again.
  • the completion of the hardware may also be performed by a program to instruct related hardware.
  • the program may be stored in a computer readable storage medium.
  • the storage medium mentioned above may be a read only memory, a magnetic disk or an optical disk.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本发明公开了一种数据交织处理方法和交织器，属于无线通信领域。所述数据交织处理方法，根据当前WiFi芯片所分配的带宽，确定作为待交织数据的交织参数的子载波数量和调制模式阶数，并根据确定的子载波数量和调制模式阶数获取当前交织处理的序列长度，然后根据计算得到的序列长度，将待交织数据划分为多个数据块，然后对多个数据块进行交织处理，得到多个数据块的交织地址，从而在OFDMA***中，通过确定当前带宽下分配的子载波数量，然后根据确定的子载波数量计算当前交织处理的序列长度，从而可以根据所确定的子载波数量的不同，对不同序列长度的数据进行交织处理。

Description

一种数据交织处理方法和交织器 技术领域
本发明涉及无线通信领域，特别涉及一种数据交织处理方法和交织器。
背景技术
WLAN(Wireless Local Area Networks，无线局域网络)通常由无线路由器和多个终端组成，多个终端通过无线路由器接入因特网，与因特网进行数据交互，数据在信道中以比特的形式通过载波在终端和因特网之间传输。在终端通过无线路由器向因特网发送数据时，终端会通过设置的WiFi(WIreless-Fidel ity，无线保真)芯片中的交织器对发送数据进行交织处理，改变数据中比特的传输顺序，使要发送的数据以交织后的比特顺序传输到因特网中。
在OFDM(Orthogonal Frequency Divis ion Mult iplexing，正交频分复用)***中，由于分配给单个用户的带宽是固定不变的，那么分配给该用户的子载波的数量是固定个数，而WiFi芯片的交织器一次交织操作能够处理的数据比特数目与所分配的子载波的数量相关，当分配给该用户的子载波的数量是固定个数时，那么交织器一次交织操作能够处理的也是固定数量比特数目的数据。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
但在OFDMA(Orthogonal Frequency Divis ion Mult iple Access，正交频分多址接入)***中，若还是使用传统的只能对固定比特数目的数据进行交织操作的交织器的话，那需要根据用户被分配的子载波数量的不同情况，来分别设计多个可以处理不同比特数目数据的交织器；而在OFDMA***中，给用户分配的子载波数量的情况很多，那就需要设计数量众多的交织器来分别对这些子载波数量下的、不同比特数目的数据进行交织处理，这会大大增加交织器的设计复杂度。
发明内容
为了解决现有技术的问题，本发明实施例提供了一种数据交织处理方法和交织器。所述技术方案如下：
第一方面，本发明实施例提供了一种数据交织处理方法，所述方法包括：
根据当前无线保真WiFi芯片所分配的带宽，确定当前带宽下的交织参数，所述交织参数包括子载波数量和调制模式阶数；
根据所述子载波数量和调制模式阶数，获取当前交织处理的序列长度；
对由待交织数据划分而成的多个数据块进行交织处理，得到所述多个数据块的交织地址，在多个数据块中，每个数据块的序列长度与计算得到的所述序列长度相同；
根据所述多个数据块的交织地址，输出所述多个数据块中的数据。
在第一方面的第一种可能的实现方式中，所述对由待交织数据划分而成的多个数据块进行交织处理，得到所述多个数据块的交织地址步骤包括：
获取所述多个数据块中每个数据块中的数据；
对于所述每个数据块，对所述每个数据块中的数据进行缓存，得到所述每个数据块中数据的缓存地址；
根据所述子载波的数量、所述每个数据块中数据的缓存地址和子载波交织参数，对所述每个数据块中数据的缓存地址进行第一次计算，得到第一计算结果；
根据所述子载波的数量、所述每个数据块中数据的缓存地址和调制模式阶数，对所述第一计算结果进行第二次计算，得到所述每个数据块中数据的交织地址。
结合第一方面的第一种可能的实现方式，在第一方面的第二种可能的实现方式中，所述根据所述子载波的数量、所述每个数据块中数据的缓存地址和子载波交织参数，对所述每个数据块中数据的缓存地址进行第一次计算，得到第一计算结果包括：
根据公式一，计算所述第一计算结果；
公式一：π1(i)＝s(i mod N)mod N
其中，π1(i)为第一计算结果，s为子载波交织参数，i为每个数据块中数据的缓存地址，N为子载波的数量，s和N的最大公约数为1。
结合第一方面的第二种可能的实现方式，在第一方面的第三种可能的实现方式中，参数s和N满足以下关系：
s为大于或等于
Figure PCTCN2015074194-appb-000001
的最小整数；
其中，
Figure PCTCN2015074194-appb-000002
表示去掉内部代数式计算结果的小数部分，取整数部分。
结合第一方面的第一种可能的实现方式，在第一方面的第四种可能的实现方式中，所述根据所述子载波的数量、所述每个数据块中数据的缓存地址和调制模式阶数，对所述第一计算结果进行第二次计算，得到所述每个数据块中数据的交织地址包括：
根据公式二，计算所述交织地址：
公式二：
Figure PCTCN2015074194-appb-000003
其中，π2(i)为交织地址，i为每个数据块中数据的缓存地址，N为子载波的数量，m为调制模式阶数。
结合第一方面以及第一方面的第一种可能的实现方式，在第一方面的第五种可能的实现方式中，所述根据所述多个数据块的交织地址，输出所述多个数据块中的数据步骤包括：
按照所述交织地址的顺序，读取所述交织地址中存储的缓存地址，输出读取到的数据。
第二方面，本发明实施例一种交织器，所述交织器包括：
交织参数确定模块，用于根据当前无线保真WiFi芯片所分配的带宽，确定当前带宽下的交织参数，所述交织参数包括子载波数量和调制模式阶数；
序列长度计算模块，用于根据所述子载波数量和调制模式阶数，获取当前交织处理的序列长度；
交织处理模块，用于对由待交织数据划分而成的多个数据块进行交织处理，得到所述多个数据块的交织地址，在多个数据块中，每个数据块的序列长度与计算得到的所述序列长度相同；
数据输出模块，用于根据所述多个数据块的交织地址，输出所述多个数据块中的数据。
在第二方面的第一种可能的实现方式中，所述交织处理模块包括：
数据获取单元，用于获取所述多个数据块中每个数据块中的数据；
数据缓存地址获取单元，用于对于所述每个数据块，对所述每个数据块中的数据进行缓存，得到所述每个数据块中数据的缓存地址；
第一计算单元，用于根据所述子载波的数量、所述每个数据块中数据的缓存地址和子载波交织参数，对所述每个数据块中数据的缓存地址进行第一次计 算，得到第一计算结果；
第二计算单元，用于根据所述子载波的数量、所述每个数据块中数据的缓存地址和调制模式阶数，对所述第一计算结果进行第二次计算，得到所述每个数据块中数据的交织地址。
结合第二方面的第一种可能的实现方式，在第二方面的第二种可能的实现方式中，所述第一计算单元用于：
根据公式一，计算所述第一计算结果；
公式一：π1(i)＝s(i mod N)mod N
其中，π1(i)为第一计算结果，s为子载波交织参数，i为每个数据块中数据的缓存地址，N为子载波的数量，s和N的最大公约数为1。
结合第二方面的第二种可能的实现方式，在第二方面的第三种可能的实现方式中，参数s和N满足以下关系：
s为大于或等于
Figure PCTCN2015074194-appb-000004
的最小整数；
其中，
Figure PCTCN2015074194-appb-000005
表示去掉内部代数式计算结果的小数部分，取整数部分。
结合第二方面的第一种可能的实现方式，在第二方面的第四种可能的实现方式中，所述第二计算单元用于：
根据公式二，计算所述交织地址：
公式二：
Figure PCTCN2015074194-appb-000006
其中，π2(i)为交织地址，i为每个数据块中数据的缓存地址，N为子载波的数量，m为调制模式阶数。
结合第二方面以及第二方面的第一种可能的实现方式，在第二方面的第五种可能的实现方式中，所述数据输出模块用于：
按照所述交织地址的顺序，读取所述交织地址中存储的缓存地址，输出读取到的数据。
本发明实施例提供的技术方案带来的有益效果是：
本发明实施例提供的数据交织处理方法和交织器，根据当前WiFi芯片所分配的带宽，确定作为待交织数据的交织参数的子载波数量和调制模式阶数，并根据确定的子载波数量和调制模式阶数获取当前交织处理的序列长度，然后 根据得到的序列长度，将待交织数据划分为多个数据块，然后对多个数据块进行交织处理，得到多个数据块的交织地址，从而在OFDMA***中，通过确定当前带宽下分配的子载波数量，然后根据确定的子载波数量获取当前交织处理的序列长度，从而可以根据所确定的子载波数量的不同，对不同序列长度的数据进行交织处理，无需根据分配的子载波数量的不同而分别设计多个可以处理不同比特数目数据的交织器，从而降低了交织器设计的复杂度，且使用灵活方便。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的数据交织处理方法所涉及的一种实施环境的结构示意图；
图2是本发明实施例一提供的数据交织处理方法流程图；
图3是本发明实施例二提供的数据交织处理方法流程图；
图4是本发明实施例二提供的数据交织处理方法中第一次计算的原理示意图；
图5是本发明实施例二提供的数据交织处理方法中采用16QAM调制时进行第一次计算的示意图；
图6是本发明实施例二提供的数据交织处理方法中采用16QAM调制时进行第二次计算的示意图；
图7是本发明实施例三提供的交织器结构示意图；
图8是本发明实施例四提供的交织器结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另作定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明专利申请说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
参见图1，其示出了本发明实施例提供的数据交织处理方法所涉及的一种实施环境的结构示意图，该***包括：多个终端、无线路由器10和因特网。
其中，多个终端分别通过设置的WiFi芯片通过无线路由器10与因特网进行数据交互，当任意终端想要将存储在本地硬盘中的某文件传输到因特网上进行共享时，为了避免成串的该文件的比特出现差错，该终端中的WiFi芯片会通过设置的交织器对该文件的数据进行交织操作，即交织器对数据进行缓存，然后按照交织规则，将该文件数据的缓存地址映射到一个交织地址上，完成对该文件的交织。在得到交织地址后，交织器根据交织地址输出该文件的数据。
其中，终端可以是任何可以通过无线路由器连接到因特网上的服务器或者移动终端，还可以是其他可以通过无线路由器连接到因特网上的任意设备，这里不再一一赘述。
实施例一
参见图2，本实施例提供一种数据交织处理方法，该方法流程包括：
步骤100、根据当前WiFi芯片所分配的带宽，WiFi芯片的交织器确定当前带宽下的交织参数，交织参数包括子载波数量和调制模式阶数。
其中，子载波数量和调制模式阶数是WiFi芯片从WiFi基站中得到的，在交织器进行数据的交织处理时，WiFi芯片将得到的子载波数量和调制模式阶数传输给交织器。
其中，子载波是指承载多个被调制后的、并行传输的数据中的一个数据的、具有特定频率的无线电波。
其中，调制模式阶数和相应的调制模式有关，当调制模式是16QAM(Quadrature Ampl itude Modulat io，正交幅度调制)时，调制模式阶数 m＝log216＝4；当调制模式是64QAM时，调制模式阶数m＝log264＝6。
步骤101、根据子载波数量和调制模式阶数，WiFi芯片的交织器获取当前交织处理的序列长度。
其中，序列长度由子载波数量和调制模式阶数的乘积得到。
比如：当子载波数量是24个、调制模式阶数是4时，那么WiFi芯片的交织器获取到的序列长度是96。
其中，序列长度是指交织器一次可以交织处理的、比特序列的序列长度，序列长度与比特序列所包含的比特数量相同。比如：比特序列中包含的比特数量是96个，那么序列长度就是96。
步骤102、WiFi芯片的交织器对由待交织数据划分而成的多个数据块进行交织处理，得到多个数据块的交织地址，每个数据块的序列长度与计算得到的序列长度相同。
其中，一个数据块包括一个比特序列。
其中，在交织器对待交织数据进行交织处理之前，WiFi芯片根据子载波数量和调制模式阶数，对待交织数据进行划分，将待交织数据分为多个数据块。在交织处理时，WiFi芯片将多个数据块会逐一输入交织器，从而在交织器中对多个数据块逐块进行交织处理。
其中，交织地址是输入数据比特序列经交织后，与比特序列缓存地址序列相对应的输出地址顺序序列。
步骤103、根据多个数据块的交织地址，输出多个数据块中的数据。
综上所述，本实施例提供的数据交织处理方法，根据当前WiFi芯片所分配的带宽，确定作为待交织数据的交织参数的子载波数量和调制模式阶数，并根据确定的子载波数量和调制模式阶数获取当前交织处理的序列长度，然后根据得到的序列长度，将待交织数据划分为多个数据块，然后对多个数据块进行交织处理，得到多个数据块的交织地址，从而在OFDMA***中，通过确定当前带宽下分配的子载波数量，然后根据确定的子载波数量获取当前交织处理的序列长度，从而可以根据所确定的子载波数量的不同，对不同序列长度的数据进行交织处理。
实施例二
参见图3，本实施例提供了一种数据交织处理方法，该方法流程包括：
步骤200、根据当前WiFi芯片所分配的带宽，WiFi芯片的交织器确定当前带宽下的交织参数，交织参数包括子载波数量和调制模式阶数。
其中，当前所分配的带宽是指：在OFDM***或者OFDMA***中,WiFi芯片当前的工作带宽，该工作带宽的具体大小由上层***指定。
其中，每个子载波能承载的数据的数量和调制模式阶数有关，比如：以OFDM***为例，调制模式是16QAM时，调制模式阶数m＝log216＝4，则每个子载波能承载的数据的数量就是4个。
其中，在OFDM中，频率间隔为1/T(单位为赫兹)的两个子载波称为相邻的两个子载波，T表示一个OFDM符号的时间长度。
其中，一个OFDM符号的时间长度是指一个OFDM符号持续的时间。
其中，一个OFDM符号内包含的子载波数目由***确定，比如：WLAN中，一个OFDM符号内可以包括64个子载波，这些子载波之间具有不同的频率。
步骤201、根据子载波数量和调制模式阶数，WiFi芯片的交织器获取当前交织处理的序列长度。
具体地，WiFi基站可以根据子载波数量和调制模式阶数的乘积得到交织器当前交织处理的序列长度，在得到交织器当前交织处理的序列长度后，将得到的序列长度传输给交织器，使交织器获取到当前交织处理的序列长度。
比如，当子载波数量是24个，调制模式阶数是4时，当前交织处理的序列长度＝24×4＝96，说明当前交织器一次可以对序列长度是96的比特序列进行交织处理。
比如，当子载波数量是48个，调制模式阶数是6时，当前交织处理的序列长度48×6＝288，说明当前交织器一次可以对序列长度是288的比特序列进行交织处理。
可选地，交织器获取可以交织处理的序列长度的数据可以预先存储在WiFi芯片预先设置的序列长度表格中。当交织器在对比特序列进行交织以前，WiFi芯片也可以直接从序列长度表格中选择一个数据传输到交织器，而无需通过计算也可以确定当前交织器可以交织处理的序列长度。
步骤202、WiFi芯片的交织器获取多个数据块中每个数据块中的数据。
其中，交织器在对多个数据块进行交织处理时，是先获取多个数据块中的一个数据块的数据，对获取到的数据块中的数据进行交织处理，在完成该数据块的交织处理后，再处理下一个数据块，直到将由待交织数据划分而成的多个 数据块全部交织处理完毕。
比如：待交织数据中包含的比特数目是192，而当前交织器可以交织处理的序列长度是96，那么在交织处理之前，WiFi芯片根据待交织数据的传输顺序，使待交织数据中前96个比特形成第一数据块、使待交织数据中后96个比特形成第二数据块，从而在交织器进行交织处理时，先获取第一数据块的数据进行交织处理，在对第一数据块交织处理完成后，再获取第二数据块的数据进行交织处理。
步骤203、对于每个数据块，WiFi芯片的交织器对每个数据块中的数据进行缓存，得到每个数据块中数据的缓存地址。
具体地，WiFi芯片的交织器按照每个数据块中数据的输入顺序对每个数据块中的数据进行缓存，在每个数据块中的数据被缓存之后，得到每个数据块中数据的缓存地址。
其中，缓存地址是交织器缓存每个数据块中数据的地址。
其中，每个缓存地址中只缓存有一个数据。
其中，数据和缓存地址一一对应，这样才能保证对输入交织器的数据的顺序进行调整。
步骤204、根据子载波的数量、每个数据块中数据的缓存地址和子载波交织参数，WiFi芯片的交织器对每个数据块中数据的缓存地址进行第一次计算，得到第一计算结果。
具体地，可以根据公式一计算第一计算结果：
公式一：π1(i)＝s(i mod N)mod N
其中，π1(i)为第一计算结果，s为子载波交织参数，i为每个数据块中数据的缓存地址，N为子载波的数量，s和N的最大公约数为1。
其中，第一次计算的原理如图4所示，第一次计算是先将每个数据块中数据的缓存地址i对子载波的数量N进行第一次取模运算，使得数据中缓存地址距离为N的数据可以被同一子载波承载，然后为了使相邻的缓存地址中缓存的数据之间在输出时有足够大的间隔距离，再对第一次取模运算得到的结果乘以s，并将乘以s后得到的乘积再对N进行第二次取模运算，得到第一计算结果。
其中，相邻的缓存地址中缓存的数据之间的间隔距离由s的大小决定，s越大，说明相邻的缓存地址中缓存的数据之间的间隔距离越大。
通过步骤204的描述，通过简单的取模计算，就可以使得数据中缓存地址 距离为N的数据可以被同一子载波承载，并使相邻的缓存地址中缓存的数据之间在输出时有足够大的间隔距离，降低了设计交织器的复杂度。
示例的，当交织器获取到的承载数据的子载波的数量N是24，调制模式是16QAM时，说明交织器可以进行交织处理的数据的比特数目为96个，s要满足和N的最大公约数为1的条件，在本示例中由于N＝24，所以s可以取5，该数据在交织器中的缓存地址i如表一所示，那么根据公式一可以得到第一计算结果π1(i)，得到的第一计算结果π1(i)，如表二所示。
其中，采用16QAM的调制模式的第一次计算的示意图如图5所示，由数据的比特数目是96个、子载波数目N＝24中可以得出，每个子载波可以承载4个比特的数据。每个子载波承载的4个比特的数据由图5中的每个虚线框内的4个小圆圈表示。
表一
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23
24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47
48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71
72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95
表二
0 5 10 15 20 1 6 11 16 21 2 7 12 17 22 3 8 13 18 23 23 9 14 19
24 29 34 39 44 25 30 35 40 45 26 31 36 41 46 27 32 37 42 23 47 33 38 43
48 53 58 63 68 49 54 59 64 69 50 55 60 65 70 51 56 61 66 23 71 57 62 67
72 77 82 87 92 73 78 83 88 93 74 79 84 89 94 75 80 85 90 23 95 81 86 91
可选地，s可以是满足条件s和N的最大公约数为1的任意自然数，当N＝24时，s的取值需要和24的最大公约数为1，那么s的取值可以是5、7、11等，这里不再一一赘述。
优选地，当参数s和N满足以下关系时：s为大于或等于
Figure PCTCN2015074194-appb-000007
的最小整数；可以降低设计交织器时的复杂度。
其中，
Figure PCTCN2015074194-appb-000008
表示去掉内部代数式计算结果的小数部分，取整数部分。
进一步地，不同的N可以使用相同的s，比如：5跟23和24的最大公约数都是1，那么当N取23或24时，s都可以取5，这样可以进一步降低设计交织器时的复杂度。
其中，如果交织器不对数据进行第一次计算，那么在数据被调制后，子载波就可以根据数据缓存在交织器中的缓存顺序进行数据的承载：如：第一个子 载波用于承载缓存在表一中记录的第0个、第1个、第2个、第3个缓存地址中缓存的数据，第二个子载波用于承载缓存在表一中记录的第4个、第5个、第6个、第7个缓存地址中缓存的数据。
而在利用公式一计算得到的第一计算结果后，交织器使数据中缓存地址距离为N的数据可以被同一子载波承载，从表二中可以看出，表二中的每一列的数字代表的就是同一个子载波承载的数据的缓存地址。比如：第一列就是第一个子载波承载的数据的缓存地址，第四列就是第四个子载波承载的数据的缓存地址。
在交织器通过第一次计算后，得到的第一计算结果使得数据中缓存地址距离为N的数据可以被同一子载波承载，但是得到的第一计算结果只是一个中间结果，要想得到数据的交织地址，还得对得到的第一计算结果进行第二次计算，才能得到交织地址。因此，该数据交织处理方法还包括以下步骤以对第一计算结果进行第二次计算。
步骤205、根据子载波的数量、每个数据块中数据的缓存地址和调制模式阶数，WiFi芯片的交织器对第一计算结果进行第二次计算，得到每个数据块中数据的交织地址。
其中，第二次计算的目的是确定被同一子载波中承载的各数据的位置。
具体地，根据公式二，计算交织地址：
公式二：
Figure PCTCN2015074194-appb-000009
其中，π2(i)为交织地址，i为每个数据块中数据的缓存地址，N为子载波的数量，m为调制模式阶数。
其中，每个交织地址中存有一个缓存数据的缓存地址。
其中，调制模式阶数与调制模式相关。比如：当调制模式为16QAM调制时，调制模式阶数m＝4；当调制模式为64QAM调制时，调制模式阶数m＝6。
其中，采用16QAM的调制模式的第二次计算的示意图如图6所示，调制模式为16QAM调制时，由数据的比特数目是96个、子载波数目N＝24可以得出，每个子载波可以承载4个比特的数据。在图6中每个子载波承载的4个比特的数据由图6中的每个虚线框内的4个小圆圈表示。从图6中可以看出，第二次计算是用于确定缓存地址是i的数据的交织地址π2(i)。
通过步骤205的描述，通过简单的取模计算，就可以确定被同一子载波承 载的各数据的位置，降低了设计交织器的复杂度。
继续以上示例，根据公式二对表二中记录的第一计算结果进行位置的调整，得到交织地址，得到的交织地址如表三所示。
表三
0 77 58 39 20 73 54 35 16 93 50 31 12 89 70 27 8 85 66 47 4 81 62 43
72 53 34 15 92 49 30 11 88 69 26 7 84 65 46 3 80 61 42 23 76 57 38 19
48 29 10 87 68 25 6 83 64 45 2 79 60 41 22 75 56 37 18 95 52 33 14 91
24 5 82 63 44 1 78 59 40 21 74 55 36 17 94 51 32 13 90 71 28 9 86 67
进一步地，以表二中记录的第二个子载波中承载的第5个、第29个、第53个、第77个缓存地址中缓存的数据为例作进一步说明，如果不对表二中的第一计算结果进行第二次计算，那么在数据被调制后，第二个子载波中承载的4个比特，是按照表二中第二列记录的第5个、第29个、第53个、第77个缓存地址中缓存的数据的顺序被第二子载波所承载。
而在利用公式二计算得到的交织地址后，交织器可以根据第二次计算得到的交织地址，对被同一子载波承载的各数据的位置进行确定，确定的各数据的位置记录在表三中。从表三中可以看出，在数据被调制后，第二个子载波中承载的4个比特：按照表三的第二列中记录的第77个、第53个、第29个、第5个缓存地址中缓存的数据的顺序，被第二子载波所承载。
从表三中可以看出，与表二相比，第二次计算用于将每个子载波中承载的比特的顺序进行调整，从而得到最终的作为交织结果的交织地址。
进一步地，数据的交织地址π(i)可以由公式三表示：
公式三：
Figure PCTCN2015074194-appb-000010
其中，π(i)∈{0,...,N·m}；交织器的长度为N·m，N为承载数据的子载波数量，m为调制模式阶数，当调制模式确定时，交织器的一次可以处理的序列长度由子载波的数量确定。
可选地，交织器不仅通过计算可以得到比特序列的交织地址，还可以在WiFi芯片中预存具有不同序列长度的交织地址表格，交织地址表格中记录有与比特序列缓存地址序列相对应的输出地址顺序序列。交织器在交织前根据当前待交织数据的序列长度，获取与序列长度对应的交织地址表格，通过获取的交织地址表格完成对比特序列的交织操作。
步骤206、根据得到的交织地址，WiFi芯片的交织器输出数据。
具体地，按照交织地址的顺序，WiFi芯片的交织器读取交织地址中存储的缓存地址，输出读取到的数据。
其中，如图6所示，交织地址中位置置换后数据的输出顺序就是从表三的第一列记录的缓存地址开始，一直读取到表三中第二十四列记录的缓存地址为止的顺序。
综上所述，本实施例提供的数据交织处理方法，根据当前WiFi芯片所分配的带宽，确定作为待交织数据的交织参数的子载波数量和调制模式阶数，并根据确定的子载波数量和调制模式阶数获取当前交织处理的序列长度，然后根据得到的序列长度，将待交织数据划分为多个数据块，然后对多个数据块进行交织处理，得到多个数据块的交织地址，从而在OFDMA***中，通过确定当前带宽下分配的子载波数量，然后根据确定的子载波数量获取当前交织处理的序列长度，从而可以根据所确定的子载波数量的不同，对不同序列长度的数据进行交织处理，无需根据分配的子载波数量的不同而分别设计多个可以处理不同比特数目数据的交织器，从而降低了交织器设计的复杂度，且使用灵活方便。
实施例三
参见图7，本实施例提供了一种交织器，交织器包括：
交织参数确定模块300、序列长度计算模块301、交织处理模块302和数据输出模块303。
具体地，交织参数确定模块300，用于根据当前WiFi芯片所分配的带宽，确定当前带宽下的交织参数，交织参数包括子载波数量和调制模式阶数；序列长度计算模块301与交织参数确定模块300相连接，用于根据子载波数量和调制模式阶数，获取当前交织处理的序列长度；交织处理模块302与序列长度计算模块301相连接，用于对由待交织数据划分而成的多个数据块进行交织处理，得到多个数据块的交织地址，在多个数据块中，每个数据块的序列长度与计算得到的序列长度相同；数据输出模块303与交织处理模块302相连接，用于根据多个数据块的交织地址，输出所多个数据块中的数据。
综上所述，本实施例提供的交织器，根据当前WiFi芯片所分配的带宽，确定作为待交织数据的交织参数的子载波数量和调制模式阶数，并根据确定的子载波数量和调制模式阶数获取当前交织处理的序列长度，然后根据得到的序列长度，将待交织数据划分为多个数据块，然后对多个数据块进行交织处理， 得到多个数据块的交织地址，从而在OFDMA***中，通过确定当前带宽下分配的子载波数量，然后根据确定的子载波数量获取当前交织处理的序列长度，从而可以根据所确定的子载波数量的不同，对不同序列长度的数据进行交织处理，无需根据分配的子载波数量的不同而分别设计多个可以处理不同比特数目数据的交织器，从而降低了交织器设计的复杂度，且使用灵活方便。
实施例四
参见图8，本实施例提供了一种交织器，交织器包括：
交织参数确定模块400、序列长度计算模块401、交织处理模块402和数据输出模块403。
具体地，交织参数确定模块400，用于根据当前WiFi芯片所分配的带宽，确定当前带宽下的交织参数，交织参数包括子载波数量和调制模式阶数；序列长度计算模块401与交织参数确定模块400相连接，用于根据子载波数量和调制模式阶数，获取当前交织处理的序列长度；交织处理模块402与序列长度计算模块401相连接，用于对由待交织数据划分而成的多个数据块进行交织处理，得到多个数据块的交织地址，在多个数据块中，每个数据块的序列长度与计算得到的序列长度相同；数据输出模块403与交织处理模块402相连接，用于根据多个数据块的交织地址，输出所多个数据块中的数据。
具体地，交织处理模块402包括：
数据获取单元4021，用于获取多个数据块中每个数据块中的数据；
数据缓存地址获取单元4022与数据获取单元4021相连接，用于对于每个数据块，对每个数据块中的数据进行缓存，得到每个数据块中数据的缓存地址；
第一计算单元4023与数据缓存地址获取单元4022相连接，用于根据子载波的数量、每个数据块中数据的缓存地址和子载波交织参数，对每个数据块中数据的缓存地址进行第一次计算，得到第一计算结果；
第二计算单元4024与第一计算单元4023相连接，用于根据子载波的数量、每个数据块中数据的缓存地址和调制模式阶数，对第一计算结果进行第二次计算，得到每个数据块中数据的交织地址。
具体地，第一计算单元4023用于：
根据公式一，计算第一计算结果；
公式一：π1(i)＝s(i mod N)mod N
其中，π1(i)为第一计算结果，s为子载波交织参数，i为每个数据块中数据的缓存地址，N为子载波的数量，s和N的最大公约数为1。
进一步地，参数s和N满足以下关系：
s为大于或等于
Figure PCTCN2015074194-appb-000011
的最小整数；
其中，
Figure PCTCN2015074194-appb-000012
表示去掉内部代数式计算结果的小数部分，取整数部分。
具体地，第二计算单元4024用于：
根据公式二，计算交织地址：
公式二：
Figure PCTCN2015074194-appb-000013
其中，π2(i)为交织地址，i为每个数据块中数据的缓存地址，N为子载波的数量，m为调制模式阶数。
具体地，数据输出模块403用于：
按照交织地址的顺序，读取交织地址中存储的缓存地址，输出读取到的数据。
综上所述，本实施例提供的交织器，根据当前WiFi芯片所分配的带宽，确定作为待交织数据的交织参数的子载波数量和调制模式阶数，并根据确定的子载波数量和调制模式阶数获取当前交织处理的序列长度，然后根据得到的序列长度，将待交织数据划分为多个数据块，然后对多个数据块进行交织处理，得到多个数据块的交织地址，从而在OFDMA***中，通过确定当前带宽下分配的子载波数量，然后根据确定的子载波数量获取当前交织处理的序列长度，从而可以根据所确定的子载波数量的不同，对不同序列长度的数据进行交织处理，无需根据分配的子载波数量的不同而分别设计多个可以处理不同比特数目数据的交织器，从而降低了交织器设计的复杂度，且使用灵活方便。
需要说明的是：上述实施例提供的交织器在触发数据交织业务时，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将设备的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。另外，上述实施例提供的交织器与数据交织处理方法实施例属于同一构思，其具体实现过程详见方法实施例，这里不再赘述。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通 过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (12)

  1. 一种数据交织处理方法，其特征在于，所述方法包括：
    根据无线保真WiFi芯片当前所分配的带宽，确定当前带宽下的交织参数，所述交织参数包括子载波数量和调制模式阶数；
    根据所述子载波数量和调制模式阶数，获取当前交织处理的序列长度；
    对由待交织数据划分而成的多个数据块进行交织处理，得到所述多个数据块的交织地址，在多个数据块中，每个数据块的序列长度与计算得到的所述序列长度相同；
    根据所述多个数据块的交织地址，输出所述多个数据块中的数据。
  2. 根据权利要求1所述的数据交织处理方法，其特征在于，所述对由待交织数据划分而成的多个数据块进行交织处理，得到所述多个数据块的交织地址步骤包括：
    获取所述多个数据块中每个数据块中的数据；
    对于所述每个数据块，对所述每个数据块中的数据进行缓存，得到所述每个数据块中数据的缓存地址；
    根据所述子载波的数量、所述每个数据块中数据的缓存地址和子载波交织参数，对所述每个数据块中数据的缓存地址进行第一次计算，得到第一计算结果；
    根据所述子载波的数量、所述每个数据块中数据的缓存地址和调制模式阶数，对所述第一计算结果进行第二次计算，得到所述每个数据块中数据的交织地址。
  3. 根据权利要求2所述的数据交织处理方法，其特征在于，所述根据所述子载波的数量、所述每个数据块中数据的缓存地址和子载波交织参数，对所述每个数据块中数据的缓存地址进行第一次计算，得到第一计算结果包括：
    根据公式一，计算所述第一计算结果；
    公式一：π1(i)＝s(i mod N)mod N
    其中，π1(i)为第一计算结果，s为子载波交织参数，i为每个数据块中数据的缓存地址，N为子载波的数量，s和N的最大公约数为1。
  4. 根据权利要求3所述的数据交织处理方法，其特征在于，参数s和N满足以下关系：
    s为大于或等于
    Figure PCTCN2015074194-appb-100001
    的最小整数；
    其中，
    Figure PCTCN2015074194-appb-100002
    表示去掉内部代数式计算结果的小数部分，取整数部分。
  5. 根据权利要求2所述的数据交织处理方法，其特征在于，所述根据所述子载波的数量、所述每个数据块中数据的缓存地址和调制模式阶数，对所述第一计算结果进行第二次计算，得到所述每个数据块中数据的交织地址包括：
    根据公式二，计算所述交织地址：
    公式二：
    Figure PCTCN2015074194-appb-100003
    其中，π2(i)为交织地址，i为每个数据块中数据的缓存地址，N为子载波的数量，m为调制模式阶数。
  6. 根据权利要求1或2所述的数据交织处理方法，其特征在于，所述根据所述多个数据块的交织地址，输出所述多个数据块中的数据步骤包括：
    按照所述交织地址的顺序，读取所述交织地址中存储的缓存地址，输出读取到的数据。
  7. 一种交织器，其特征在于，所述交织器包括：
    交织参数确定模块，用于根据当前无线保真WiFi芯片所分配的带宽，确定当前带宽下的交织参数，所述交织参数包括子载波数量和调制模式阶数；
    序列长度计算模块，用于根据所述子载波数量和调制模式阶数，获取当前交织处理的序列长度；
    交织处理模块，用于对由待交织数据划分而成的多个数据块进行交织处理，得到所述多个数据块的交织地址，在多个数据块中，每个数据块的序列长度与计算得到的所述序列长度相同；
    数据输出模块，用于根据所述多个数据块的交织地址，输出所述多个数据块中的数据。
  8. 根据权利要求7所述的交织器，其特征在于，所述交织处理模块包括：
    数据获取单元，用于获取所述多个数据块中每个数据块中的数据；
    数据缓存地址获取单元，用于对于所述每个数据块，对所述每个数据块中的数据进行缓存，得到所述每个数据块中数据的缓存地址；
    第一计算单元，用于根据所述子载波的数量、所述每个数据块中数据的缓存地址和子载波交织参数，对所述每个数据块中数据的缓存地址进行第一次计算，得到第一计算结果；
    第二计算单元，用于根据所述子载波的数量、所述每个数据块中数据的缓存地址和调制模式阶数，对所述第一计算结果进行第二次计算，得到所述每个数据块中数据的交织地址。
  9. 根据权利要求8所述的交织器，其特征在于，所述第一计算单元用于：
    根据公式一，计算所述第一计算结果；
    公式一：π1(i)＝s(i mod N)mod N
    其中，π1(i)为第一计算结果，s为子载波交织参数，i为每个数据块中数据的缓存地址，N为子载波的数量，s和N的最大公约数为1。
  10. 根据权利要求9所述的交织器，其特征在于，参数s和N满足以下关系：
    s为大于或等于
    Figure PCTCN2015074194-appb-100004
    的最小整数；
    其中，
    Figure PCTCN2015074194-appb-100005
    表示去掉内部代数式计算结果的小数部分，取整数部分。
  11. 根据权利要求8所述的交织器，其特征在于，所述第二计算单元用于：
    根据公式二，计算所述交织地址：
    公式二：
    Figure PCTCN2015074194-appb-100006
    其中，π2(i)为交织地址，i为每个数据块中数据的缓存地址，N为子载波的数量，m为调制模式阶数。
  12. 根据权利要求7或8所述的交织器，其特征在于，所述数据输出模块用于：
    按照所述交织地址的顺序，读取所述交织地址中存储的缓存地址，输出读 取到的数据。
PCT/CN2015/074194 2015-03-13 2015-03-13 一种数据交织处理方法和交织器 WO2016145567A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/CN2015/074194 WO2016145567A1 (zh) 2015-03-13 2015-03-13 一种数据交织处理方法和交织器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2015/074194 WO2016145567A1 (zh) 2015-03-13 2015-03-13 一种数据交织处理方法和交织器

Publications (1)

Publication Number Publication Date
WO2016145567A1 true WO2016145567A1 (zh) 2016-09-22

Family

ID=56918238

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2015/074194 WO2016145567A1 (zh) 2015-03-13 2015-03-13 一种数据交织处理方法和交织器

Country Status (1)

Country Link
WO (1) WO2016145567A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007100774A1 (en) * 2006-02-28 2007-09-07 Atc Technologies, Llc Systems, methods and transceivers for wireless communications over discontiguous spectrum segments
CN101984570A (zh) * 2010-10-25 2011-03-09 北京邮电大学 一种应用于mimo-ofdm***下克服弱散射的码本选择调制方法
US20130194931A1 (en) * 2012-01-27 2013-08-01 Interdigital Patent Holdings, Inc. Systems and/or methods for providing epdcch in a multiple carrier based and/or quasi-collated network
CN103457894A (zh) * 2012-06-01 2013-12-18 北京数字电视国家工程实验室有限公司 一种正交频分复用***中的交织方法
WO2014051452A1 (en) * 2012-09-26 2014-04-03 Intel Corporation Method and apparatus of interleaving for inter - carrier interference mitigation in phase noise limited wireless communication systems
CN104065454A (zh) * 2014-06-20 2014-09-24 江苏中兴微通信息科技有限公司 基于空间数据流数的动态符号交织和解交织方法及装置
CN104184550A (zh) * 2014-07-29 2014-12-03 江苏中兴微通信息科技有限公司 一种自适应三维度信息的符号交织和解交织方法及装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007100774A1 (en) * 2006-02-28 2007-09-07 Atc Technologies, Llc Systems, methods and transceivers for wireless communications over discontiguous spectrum segments
CN101984570A (zh) * 2010-10-25 2011-03-09 北京邮电大学 一种应用于mimo-ofdm***下克服弱散射的码本选择调制方法
US20130194931A1 (en) * 2012-01-27 2013-08-01 Interdigital Patent Holdings, Inc. Systems and/or methods for providing epdcch in a multiple carrier based and/or quasi-collated network
CN103457894A (zh) * 2012-06-01 2013-12-18 北京数字电视国家工程实验室有限公司 一种正交频分复用***中的交织方法
WO2014051452A1 (en) * 2012-09-26 2014-04-03 Intel Corporation Method and apparatus of interleaving for inter - carrier interference mitigation in phase noise limited wireless communication systems
CN104065454A (zh) * 2014-06-20 2014-09-24 江苏中兴微通信息科技有限公司 基于空间数据流数的动态符号交织和解交织方法及装置
CN104184550A (zh) * 2014-07-29 2014-12-03 江苏中兴微通信息科技有限公司 一种自适应三维度信息的符号交织和解交织方法及装置

Similar Documents

Publication Publication Date Title
KR102534564B1 (ko) 코드블록 분할을 실현하는 방법 및 장치
US20220021475A1 (en) Configurable constellation mapping to control spectral efficiency versus signal-to-noise ratio
US9385905B2 (en) Block-based time-frequency interleaving and de-interleaving
JP2015502082A (ja) 無線通信のための方法及び無線装置
KR100800853B1 (ko) 통신 시스템에서 신호 수신 장치 및 방법
US20220272683A1 (en) Techniques for managing multiple resource element groups
CN106922212A (zh) 基于ofmda的wlan***中的交织处理方法和设备
US8731078B1 (en) Downlink subchannelization module
KR20160110914A (ko) 데이터 전송 방법, 장치 및 시스템
CN111262807B (zh) 一种数据流复用的方法及终端
US10193728B2 (en) Tunable peak-to-average power ratio frequency division multiplexing
CN117135022A (zh) Ofdm信号的噪声抑制方法及装置
WO2016145567A1 (zh) 一种数据交织处理方法和交织器
JP4727545B2 (ja) 無線送信機、無線送信方法、無線通信システム、そのプログラムおよびｉｆｆｔ演算回路
TWI469592B (zh) 處理頻域插值的方法及其頻域插值器
CN109474895B (zh) 数字广播***的数据传输方法和设备
JPWO2013171823A1 (ja) 受信装置および受信方法
JP6233318B2 (ja) 周波数オフセット補償装置および周波数オフセット補償方法
US9025649B2 (en) Method and apparatus for acquiring estimated value of transmitted signal and a system-on-chip
Nadal et al. System-on-chip processor using different FPGA architectures in the VTR CAD flow
WO2022141326A1 (zh) 交织、解交织方法及装置
JP6313949B2 (ja) 送信装置、受信装置、及びチップ
CN115174328B (zh) 一种数据处理方法及通信设备
JP2012238969A (ja) 受信装置および受信方法、並びにプログラム
Bhardwaj et al. VHDL implementation of efficient multimode block interleaver for WiMAX

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15884951

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15884951

Country of ref document: EP

Kind code of ref document: A1