WO2016136548A1 - 窒化物半導体テンプレート及びその製造方法、並びにエピタキシャルウエハ - Google Patents

窒化物半導体テンプレート及びその製造方法、並びにエピタキシャルウエハ Download PDF

Info

Publication number
WO2016136548A1
WO2016136548A1 PCT/JP2016/054540 JP2016054540W WO2016136548A1 WO 2016136548 A1 WO2016136548 A1 WO 2016136548A1 JP 2016054540 W JP2016054540 W JP 2016054540W WO 2016136548 A1 WO2016136548 A1 WO 2016136548A1
Authority
WO
WIPO (PCT)
Prior art keywords
nitride semiconductor
substrate
semiconductor layer
template
heterogeneous
Prior art date
Application number
PCT/JP2016/054540
Other languages
English (en)
French (fr)
Inventor
秀聖 根本
今野 泰一郎
藤倉 序章
Original Assignee
住友化学株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友化学株式会社 filed Critical 住友化学株式会社
Priority to US15/548,069 priority Critical patent/US10472715B2/en
Priority to CN201680012474.5A priority patent/CN107251196B/zh
Priority to JP2017502291A priority patent/JP6704386B2/ja
Publication of WO2016136548A1 publication Critical patent/WO2016136548A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34Nitrides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/183Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/38Nitrides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Definitions

  • the present invention relates to a nitride semiconductor template, a manufacturing method thereof, and an epitaxial wafer.
  • Nitride semiconductors such as gallium nitride (GaN), gallium aluminum nitride (AlGaN), and indium gallium nitride (InGaN) are attracting attention as light emitting device materials capable of emitting red to ultraviolet light.
  • One of the methods for growing a nitride semiconductor crystal is a hydride vapor phase epitaxy (HVPE) method using a metal chloride gas and ammonia as raw materials.
  • the crystal growth rate by the HVPE method is 10 ⁇ m / hr or more to 100 ⁇ m / hr or more, which is typical of the metal-organic vapor phase epitaxy (MOVPE) method or the molecular beam epitaxy (MBE) method. This is much higher than the high crystal growth rate of several ⁇ m / hr.
  • the HVPE method is often used for manufacturing, for example, a GaN free-standing substrate (see, for example, Patent Document 1) or an AlN free-standing substrate.
  • self-supporting substrate refers to a substrate having a strength that can maintain its own shape and does not cause inconvenience in handling.
  • a light-emitting diode (LED) made of a nitride semiconductor is usually formed on a sapphire substrate.
  • a buffer layer is formed on the surface of the substrate, and then an n-type cladding layer is formed thereon.
  • a GaN layer having a thickness of about 10 to 15 ⁇ m, a light emitting layer of InGaN / GaN multiple quantum wells (total thickness of several hundred nm), and a p-type cladding layer (thickness of 200 to 500 nm) are sequentially formed. The reason why the GaN layer below the light emitting layer is thick is to improve the crystallinity of GaN on the sapphire substrate.
  • a countermeasure can be considered to increase the thickness of the sapphire substrate or to reduce the thickness of the nitride semiconductor layer.
  • increasing the thickness of the sapphire substrate increases the cost, and reducing the thickness of the nitride semiconductor layer results in crystal quality Problem arises.
  • Patent Document 2 it is necessary to form a stress canceling layer on the back surface of the substrate before the nitride semiconductor layer is grown on the surface of the substrate.
  • Patent Document 3 it is necessary to form a stress relaxation layer on the back and side surfaces of the substrate after growing the nitride semiconductor layer on the surface of the substrate. Since the stress canceling layer and the stress relaxation layer are formed in a process separate from the nitride semiconductor layer, the throughput of the entire nitride semiconductor template manufacturing process is significantly reduced.
  • the present invention relates to a nitride semiconductor template that can be manufactured without greatly reducing throughput while reducing warpage and maintaining good crystallinity of the nitride semiconductor layer, and a manufacturing method thereof, and the nitride semiconductor thereof
  • One object is to provide an epitaxial wafer including a template.
  • the nitride semiconductor template described in [1] to [6] is provided.
  • a dissimilar substrate a first nitride semiconductor layer formed on one surface of the dissimilar substrate, made of a nitride semiconductor and having an in-plane thickness variation of 4.0% or less, and the dissimilar substrate
  • a nitride semiconductor template having a second nitride semiconductor layer having a thickness of 1 ⁇ m or more and made of the nitride semiconductor, formed on an annular region including the outer periphery of the other surface of the substrate.
  • the heterogeneous substrate includes a circular substrate, and the annular region is a circle having a radius of a length obtained by subtracting 2 mm from the radius of the heterogeneous substrate, centered on the center of the heterogeneous substrate on the other surface.
  • An epitaxial wafer comprising the nitride semiconductor template according to any one of [1] to [6], and a light emitting layer formed on the semiconductor template.
  • the substrate holder is held on the substrate holder at an angle of 0.5 ° or more and 30 ° or less with respect to the upper surface of the substrate, and the substrate holder is rotated in-plane while the substrate holder is rotated.
  • the first nitride semiconductor layer and the second nitride semiconductor layer are grown by flowing a source gas from a direction parallel to or perpendicular to the upper surface of the substrate, or from both directions, and growing the first nitride semiconductor layer and the second nitride semiconductor layer. Manufacturing method of nitride semiconductor template.
  • the heterogeneous substrate includes a circular substrate or a circular substrate having at least one of an orientation flat and an index flat, and the annular region is centered on the center of the heterogeneous substrate on the other surface,
  • a nitride semiconductor template that can be manufactured without greatly reducing throughput while reducing warpage and maintaining good crystallinity of the nitride semiconductor layer, and a manufacturing method thereof As well as an epitaxial wafer comprising the nitride semiconductor template.
  • FIG. 1 is a vertical sectional view showing a nitride semiconductor template according to a conventional example.
  • FIG. 2 is a vertical sectional view showing the nitride semiconductor template according to the first embodiment of the present invention.
  • FIG. 3A is a plan view showing the nitride semiconductor template viewed from the back side.
  • FIG. 3B is an explanatory diagram showing a circle on the back surface, the center of which is the center of the dissimilar substrate and the radius of which is 2 mm minus the radius of the dissimilar substrate.
  • FIG. 4 is a vertical sectional view showing an HVPE apparatus for manufacturing a semiconductor template according to the first embodiment of the present invention.
  • FIG. 1 is a vertical sectional view showing a nitride semiconductor template according to a conventional example.
  • FIG. 2 is a vertical sectional view showing the nitride semiconductor template according to the first embodiment of the present invention.
  • FIG. 3A is a plan view showing the nitride semiconductor template viewed from
  • FIG. 5 is a vertical sectional view showing an epitaxial wafer for a light emitting device according to the second embodiment of the present invention.
  • FIG. 6 is a vertical sectional view showing a light emitting device according to the second embodiment of the present invention.
  • FIG. 7A is a top view illustrating the different substrate held by the substrate holder according to the first embodiment.
  • FIG. 7B is a side view illustrating the different substrate held by the substrate holder according to the first embodiment.
  • FIG. 8A is a top view illustrating the different substrate held by the substrate holder according to the second embodiment.
  • FIG. 8B is a side view illustrating the different substrate held by the substrate holder according to the second embodiment.
  • FIG. 9A is a top view showing the different substrate held by the substrate holder according to the third embodiment.
  • FIG. 9B is a side view illustrating the different substrate held by the substrate holder according to the third embodiment.
  • FIG. 10A is a top view showing a different substrate held by the substrate holder according to Comparative Example 1.
  • FIG. 10B is a vertical cross-sectional view showing the different substrate held by the substrate holder according to Comparative Example 1.
  • FIG. 1 is a vertical sectional view showing a nitride semiconductor template 50 according to a conventional example.
  • the nitride semiconductor template 50 includes a heterogeneous substrate 51 such as a sapphire substrate, an Si substrate, or an SiC substrate, and a nitride semiconductor layer 53 formed by epitaxial growth on one surface 51a of the heterogeneous substrate 51 via a buffer layer 52. .
  • a heterogeneous substrate 51 such as a sapphire substrate, an Si substrate, or an SiC substrate
  • a nitride semiconductor layer 53 formed by epitaxial growth on one surface 51a of the heterogeneous substrate 51 via a buffer layer 52.
  • the nitride semiconductor template 50 is warped.
  • the thermal expansion coefficient of sapphire is 7.5 ⁇ 10 ⁇ 6 / K in the a-axis direction and 8.5 ⁇ 10 ⁇ 6 / K in the c-axis direction
  • the thermal expansion coefficient of GaN is a
  • the axial direction is 5.59 ⁇ 10 ⁇ 6 / K
  • the c-axis direction is 3.17 ⁇ 10 ⁇ 6 / K, which is smaller than the thermal expansion coefficient of the sapphire crystal.
  • the heterogeneous substrate 51 is a c-plane sapphire substrate and the nitride semiconductor layer 53 is a c-plane GaN substrate
  • the surface 51a side which is the growth surface of the nitride semiconductor layer 53, is convex as shown in FIG. Warpage occurs in the nitride semiconductor template 50.
  • the warpage of the nitride semiconductor template 50 increases as the thickness of the nitride semiconductor layer 53 increases.
  • it is required to form the nitride semiconductor layer 53 thick. For this reason, the improvement in crystallinity of the nitride semiconductor layer 53 and the reduction in warpage of the nitride semiconductor template 50 are in a trade-off relationship.
  • the nitride semiconductor template 50 in which the nitride semiconductor layer 53 is a GaN layer is used for manufacturing an LED (light emitting diode)
  • an X-ray rocking curve of the (0004) plane of the nitride semiconductor layer 53 is used.
  • the half width is preferably 300 arcsec or less, and the half width of the X-ray rocking curve of the (10-12) plane is preferably 400 arcsec or less.
  • the thickness is required to be 5 ⁇ m or more, preferably 10 ⁇ m or more, and thus the warpage of the nitride semiconductor template 50 is inevitably increased. End up.
  • nitride semiconductor template according to an embodiment of the present invention that can be manufactured while reducing warpage and maintaining good crystallinity of the nitride semiconductor layer will be described.
  • FIG. 2 is a vertical sectional view showing the nitride semiconductor template 10 according to the first embodiment of the present invention.
  • the nitride semiconductor template 10 has an in-plane variation in thickness of 4.0 formed on the heterogeneous substrate 11 and the one surface 11 a of the heterogeneous substrate 11 via the buffer layer 12. % Of the first nitride semiconductor layer 13 and the second nitride semiconductor layer 15 having a thickness of 1 ⁇ m or more formed on the other surface 11 b of the heterogeneous substrate 11 with the buffer layer 14 interposed therebetween.
  • a method for obtaining the in-plane variation of the thickness of the first nitride semiconductor layer 13 will be described below. First, centering on the center of the surface of the first nitride semiconductor layer 13 and orthogonal to each other in a region inside a circle whose radius is a length obtained by subtracting 3 mm from the radius of the first nitride semiconductor layer 13. Line segments are drawn in the x-axis direction and the y-axis direction, and the film thicknesses are measured at a total of nine measurement points that divide these line segments into five equal parts. Then, a value obtained by dividing the obtained standard deviation value of the nine film thicknesses by the average value of the nine film thicknesses is defined as the in-plane variation in the thickness of the first nitride semiconductor layer 13.
  • the heterogeneous substrate 11 is a substrate made of a material other than a nitride semiconductor, such as a sapphire substrate or a SiC substrate.
  • the heterogeneous substrate 11 may be FSS (Flat Sapphire Substrate) which is a general flat substrate, or PSS (Patterned SapphirehiSubstrate) having a plurality of convex portions formed on the surface.
  • the heterogeneous substrate 11 may be a double-sided mirror substrate in which both the surface 11a and the surface 11b are mirror surfaces, or a single-sided mirror substrate in which the surface 11a is a mirror surface and the surface 11b is a lap etch surface.
  • the difference in growth rate between the first nitride semiconductor layer 13 and the second nitride semiconductor layer 15 may become too large depending on the surface state of the surface 11b. After confirming the growth rate, it is required to adjust the growth conditions so that the difference in thickness between the first nitride semiconductor layer 13 and the second nitride semiconductor layer 15 does not become too large.
  • the heterogeneous substrate 11 is typically a circular substrate, but may be a substrate having another shape.
  • the circular substrate includes one in which at least one of an orientation flat and an index flat is formed.
  • the first nitride semiconductor layer 13 and the second nitride semiconductor layer 15 are made of the same nitride semiconductor and are simultaneously formed in the same process.
  • the nitride semiconductors constituting the first nitride semiconductor layer 13 and the second nitride semiconductor layer 15 are Al x In y Ga z N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ It is a substance having a composition represented by z ⁇ 1, x + y + z ⁇ 1), and may contain a dopant.
  • the first nitride semiconductor layer 13 and the second nitride semiconductor layer 15 are made of GaN containing no dopant.
  • the buffer layer 12 and the buffer layer 14 serve as a buffer between a crystal of sapphire or the like constituting the heterogeneous substrate 11 and a crystal of the nitride semiconductor constituting the first nitride semiconductor layer 13 and the second nitride semiconductor layer 15. Made of functional material.
  • the buffer layer 12 and the buffer layer 14 are made of the same material and are simultaneously formed in the same process.
  • the buffer layer 12 and the buffer layer 14 are made of a nitride semiconductor, for example, the heterogeneous substrate 11 is made of sapphire, and the first nitride semiconductor layer 13 and the second nitride semiconductor layer 15 are made of GaN.
  • the buffer layer 12 and the buffer layer 14 are made of AlN.
  • FIG. 3A is a plan view showing the nitride semiconductor template 10 viewed from the surface 11b side.
  • FIG. 3A shows an example in which the different substrate 11 is a circular substrate having an orientation flat.
  • the second nitride semiconductor layer 15 is formed on an annular region including the outer periphery of the surface 11b. That is, the shape of the second nitride semiconductor layer 15 is annular.
  • the warpage of the nitride semiconductor template 10 can be reduced. This is because the stress generated in the nitride semiconductor template 10 due to the difference in thermal expansion coefficient between the second nitride semiconductor layer 15 and the dissimilar substrate 11 causes the thermal expansion between the first nitride semiconductor layer 13 and the dissimilar substrate 11. This is because it works in the direction to cancel the stress caused by the difference in coefficients.
  • the anisotropy of stress caused by the difference in thermal expansion coefficient between the second nitride semiconductor layer 15 and the heterogeneous substrate 11 is reduced, and the nitride semiconductor template 10 warpage can be effectively reduced.
  • the dissimilar substrate 11 is a circular substrate or as shown in FIG. 3A.
  • the annular region is a circle having a radius of a length obtained by subtracting 2 mm from the radius of the heterogeneous substrate 11 around the center of the heterogeneous substrate 11 in the surface 11b. The inventors have confirmed that a better effect can be obtained when the outer region is included.
  • FIG. 3B is an explanatory diagram showing a circle 11d having a radius of 2 mm from the radius of the heterogeneous substrate 11 centered on the center O of the heterogeneous substrate 11 on the surface 11b.
  • the dissimilar substrate 11 has an orientation flat 11c, and its center O is assumed to be the same as the center in the state before forming the orientation flat 11c.
  • R in the figure represents the radius of the heterogeneous substrate 11, that is, the distance between the center O and the outer arc portion.
  • the annular region in which the second nitride semiconductor layer 15 is formed is a region including the region outside the circle 11d in the surface 11b, it is an excellent nitride regardless of its shape and size.
  • the shape of the region surrounded by the annular region of the surface 11b is more preferably a circle centered on the center O.
  • the shape of the second nitride semiconductor layer 15 is substantially concentric (or concentric when there is no orientation flat 11c).
  • the distribution of the warpage displacement of the nitride semiconductor template 10 is concentric, the influence on the crystal quality and the like due to the warpage can be minimized.
  • the distribution of warpage displacement remaining in the nitride semiconductor template 10 can be made concentric.
  • the annular region includes an outer region of a circle whose center is the center of the heterogeneous substrate 11 on the surface 11b and whose radius is a length obtained by subtracting 2 mm from the radius of the heterogeneous substrate 11, and the annular region of the surface 11b.
  • the shape of the region surrounded by the circle is a circle centered on the center O
  • the nitride semiconductor template 10 of the nitride semiconductor template 10 is almost the same as the case where the second nitride semiconductor layer 15 is formed on the entire surface 11b. It has been confirmed by the present inventors that warpage can be reduced.
  • the heterogeneous substrate 11 has a general specification thickness (for example, 430 ⁇ m ⁇ 15 ⁇ m, diameter 100 mm, 650 ⁇ m ⁇ 20 ⁇ m, diameter 150 mm, diameter 1300 ⁇ m ⁇
  • the difference in thickness between the first nitride semiconductor layer 13 and the second nitride semiconductor layer 15 is set to 5 ⁇ m or less.
  • the warp amount (Warp) of the metal semiconductor template 10 is suppressed to about 100 ⁇ m or less, and the difference in thickness between the first nitride semiconductor layer 13 and the second nitride semiconductor layer 15 is set to 1 ⁇ m or less.
  • Warp the warp amount of the semiconductor template 10
  • Warp representing the amount of warpage is the sum of the absolute value of the distance to the highest point and the distance to the lowest point from the three-point reference plane on the surface of the nitride semiconductor template 10.
  • Three points on the three-point reference plane are three points set on the surface of the nitride semiconductor template 10, centering on the center of the surface of the nitride semiconductor template 10 and 97% of the radius of the nitride semiconductor template 10. are set at intervals of 120 ° on a circle having a radius of.
  • the amount of warp (Warp) of the nitride semiconductor template 10 is larger than 100 ⁇ m, the uniformity in the plane of the growth of the light emitting layer is obtained. There arises such a problem that the back surface of the heterogeneous substrate 11 becomes difficult during the process. For this reason, it is preferable that the amount of warp (Warp) of nitride semiconductor template 10 is 100 ⁇ m or less.
  • the difference in thickness between the first nitride semiconductor layer 13 and the two nitride semiconductor layers 15 is not more than 5 ⁇ m.
  • the warp amount (Warp) of the metal semiconductor template 10 may be larger than 100 ⁇ m. In such a case, the thickness difference between the first nitride semiconductor layer 13 and the second nitride semiconductor layer 15 is different. By making smaller, the amount of warp (Warp) of nitride semiconductor template 10 can be suppressed to 100 ⁇ m or less. By using the thin different substrate 11, the price of the different substrate 11 can be reduced.
  • the thickness of the second nitride semiconductor layer 15 is 1 ⁇ m or more. This is because if the thickness of the second nitride semiconductor layer 15 is smaller than 1 ⁇ m, even if the difference in thickness between the first nitride semiconductor layer 13 and the second nitride semiconductor layer 15 is reduced, This is because the effect of reducing the amount of warpage of nitride semiconductor template 10 is reduced.
  • a small amount of source gas wraps around the back surface of the substrate, and has a thickness of several to several tens of nm. Although the layer may grow, the effect of reducing the amount of warpage of the nitride semiconductor template 10 is small even if the difference in thickness between the first nitride semiconductor layer 13 and the second nitride semiconductor layer 15 is small. small.
  • FIG. 4 is a vertical sectional view showing the HVPE apparatus 1 for manufacturing the semiconductor template 10 according to the first embodiment of the present invention.
  • the HVPE apparatus 1 is provided with a source region 3a in which source gases of the buffer layer 12, the first nitride semiconductor layer 13, the buffer layer 14, and the second nitride semiconductor layer 15 are generated, and a heterogeneous substrate 11.
  • the reaction furnace 2 has a growth region 3b in which crystal growth of the buffer layer 12, the first nitride semiconductor layer 13, the buffer layer 14, and the second nitride semiconductor layer 15 is performed.
  • the raw material region 3a and the growth region 3b are heated to, for example, about 850 ° C. and 1120 ° C. by the heater 4a and the heater 4b, respectively.
  • the source region 3a is located upstream of the flow of source gas or the like, and the growth region 3b is located downstream.
  • group III line 6c hydrogen gas, nitrogen gas or a mixed gas thereof is supplied as carrier gas together with HCl gas.
  • a tank 7 for containing metal gallium (Ga) in the middle of the group III line 6 c, there is a tank 7 for containing metal gallium (Ga), and in the tank 7 is a Ga melt 7 a.
  • the metal Ga reacts to generate GaCl gas, which is sent out to the growth region 3b.
  • a mixed gas of hydrogen / nitrogen is introduced, and a dopant such as an n-type GaN layer is added.
  • a dopant such as an n-type GaN layer
  • dichlorosilane gas hydrogen dilution, 100 ppm
  • HCl gas, hydrogen gas, and nitrogen gas are introduced.
  • HCl gas, hydrogen gas, and nitrogen gas are introduced from the doping line 6a when baking is performed to remove GaN-based deposits that have adhered to the HVPE apparatus 1 after crystal growth.
  • a tray 5 that rotates in-plane at a rotational speed of about 3 to 100 r / min is installed in the growth region 3b, and a substrate holder 40 for holding the substrate is placed on the surface 5a of the tray 5 parallel to the outlet portion of the gas supply line 6.
  • the dissimilar substrate 11 is held by the substrate holder 40.
  • a fitting for setting the substrate holder 40 is provided on the surface 5 a of the tray 5.
  • Each pipe of the gas supply line 6, tanks 7 and 8, and the rotation shaft 5b of the tray 5 are made of high-purity quartz, and the tray 5 is made of SiC-coated carbon.
  • the substrate holder 41 according to Example 1 described later will be described as an example of the substrate holder 40.
  • FIGS. 7A and 7B are a top view and a side view, respectively, showing the dissimilar substrate 11 held by a substrate holder 41 which is an example of the substrate holder 40.
  • the substrate holder 41 includes a plate-like base 41 c, a protrusion 41 a that supports the vicinity of the center of the surface 11 b of the different substrate 11, and a plurality of protrusions 41 b that support the side surface of the different substrate 11.
  • the upper surface of the protrusion 41a has a predetermined inclination with respect to the upper surface of the base body 41c, and the heterogeneous substrate 11 is held by the substrate holder 41 in a state having this predetermined inclination.
  • crystal growth is performed while rotating the tray 5 on which the substrate holder 41 is installed, whereby a first on the surface 11a of the different substrate 11 is obtained.
  • the nitride semiconductor layer 13 and the second nitride semiconductor layer 15 on the surface 11b can be grown simultaneously.
  • the predetermined inclination of the heterogeneous substrate 11 with respect to the upper surface of the base body 41c is preferably 0.5 ° or more and 30 ° or less.
  • the angle is smaller than 0.5 °, the source gas hardly circulates to the surface 11b side, and the second nitride semiconductor layer 15 may not grow sufficiently.
  • it is larger than 30 °, the uniformity and crystallinity of the film thickness distribution of the first nitride semiconductor layer 13 grown on the surface 11a tend to be lowered.
  • the preferable inclination angle of the dissimilar substrate 11 changes in each case where the inflow direction of the raw material gas in the HVPE apparatus 1 is parallel to the upper surface of the base body 41c, vertical, or both.
  • the first nitride semiconductor layer 13 and the second nitride semiconductor layer 15 can be grown without any problem as long as they are 0.5 ° or more and 30 ° or less with respect to the upper surface of the substrate 41c. Can be made.
  • the physical limit value of the tilt angle of the heterogeneous substrate 11 differs depending on the structure of the HVPE apparatus 1, so special care is required when tilting greatly.
  • the substrate holder 41 has a structure for holding the heterogeneous substrate 11 so that it slightly floats from the base body 41c, the growth efficiency of the second nitride semiconductor layer 15 on the surface 11b is improved.
  • the first nitride semiconductor layer 13 on the surface 11a of the heterogeneous substrate 11 and the second nitride semiconductor layer 15 on the surface 11b are grown simultaneously, nitriding is performed only on the surface of the substrate. Only a crystal growth rate of about 1/2 to 3/4 when a physical semiconductor layer is grown can be obtained.
  • nitride semiconductors are grown separately on the front surface and the back surface of the substrate, it is possible to reduce the time for setting and removing the substrate in half, and the raw material efficiency is good, so that it is relatively efficient. This is a growth method.
  • the second nitride semiconductor layer 15 does not grow on the entire surface 11b.
  • the annular region of the surface 11b on which the second nitride semiconductor layer 15 is grown is centered on the center O of the heterogeneous substrate 11 on the surface 11b, and the length obtained by subtracting 2 mm from the radius of the heterogeneous substrate 11 is the radius.
  • the shape of the region surrounded by the annular region of the surface 11b on which the second nitride semiconductor layer 15 is grown becomes a circle centered on the center O.
  • the substrate holder 41 is an example of the substrate holder 40, and the structure of the substrate holder 40 can fix the dissimilar substrate 11 so as not to move at a predetermined angle, and the first nitride semiconductor layer 13 and the second nitride semiconductor layer 13 can be fixed.
  • the nitride semiconductor layers 15 can be grown at the same time.
  • the shape, number, and arrangement of the protrusions are not limited. However, it is preferable to have a protrusion that supports the orientation flat 11c of the different substrate 11 so that the different substrate 11 does not move during rotation.
  • the material of the substrate holder 40 is preferably carbon, SiC, or quartz. Moreover, it is preferable that the edge of the upper surface of the protrusion part which supports the surface 11b of the dissimilar substrate 11 is subjected to taper processing or R chamfering processing. In this case, since the source gas flows along the taper surface or the R surface and the crystal grows, the change in film thickness at the inner edge of the second nitride semiconductor layer 15 can be moderated. It is possible to make it difficult to cause problems during vacuum suction in the manufacturing process.
  • the tray 5 and the substrate holder 40 held by the tray 5 rotate in-plane when the first nitride semiconductor layer 13 and the second nitride semiconductor layer 15 are grown.
  • the warpage of the nitride semiconductor template 10 can be effectively reduced.
  • the first nitride semiconductor layer 13 can be grown thick and its crystallinity can be improved.
  • nitriding is performed on the front surface and the back surface of the substrate in separate steps. Compared with the case where a physical semiconductor layer is grown, throughput and raw material efficiency can be increased.
  • the second embodiment is an aspect of an epitaxial wafer as an example of an element formed using the nitride semiconductor template according to the first embodiment. Note that the description of the same points as in the first embodiment, such as the configuration of the nitride semiconductor template, is omitted or simplified.
  • FIG. 5 is a vertical sectional view showing an epitaxial wafer 20 for a light emitting device according to the second embodiment of the present invention.
  • the epitaxial wafer 20a is a wafer formed using the nitride semiconductor template 10 according to the first embodiment.
  • Epitaxial wafer 20 is formed on nitride semiconductor template 10, n-type layer 21 formed on nitride semiconductor template 10, light-emitting layer 22 formed on n-type layer 21, and light-emitting layer 22.
  • a p-type layer 23 and a contact layer 24 formed on the p-type layer 23 are included.
  • the heterogeneous substrate 11 in the epitaxial wafer 20 is, for example, a sapphire substrate.
  • the nitride semiconductor layer 13 is an undoped GaN layer having a thickness of about 10 to 15 ⁇ m, for example.
  • the nitride semiconductor layer 13 is formed thick in order to improve the crystal quality.
  • the n-type layer 21 is, for example, an n-type GaN layer.
  • the light emitting layer 22 is a multiple quantum well layer composed of, for example, 6 pairs of InGaN / GaN.
  • the p-type layer 23 is, for example, a p-type AlGaN layer.
  • the contact layer 24 is, for example, a p-type GaN layer.
  • the n-type layer 21, the light emitting layer 22, the p-type layer 23, and the contact layer 24 can be formed on the nitride semiconductor template 10 by MOVPE using, for example, MOVPE.
  • Each layer of the epitaxial wafer 20 according to the second embodiment has high crystallinity because it is formed on the nitride semiconductor template 10 having the first nitride semiconductor layer 13 with small warpage and excellent crystallinity. .
  • the third embodiment is a mode of a light emitting element as an example of an element formed using the epitaxial wafer 20 according to the second embodiment. Note that the description of the same points as in the second embodiment, such as the configuration of the epitaxial wafer 20, is omitted or simplified.
  • FIG. 6 is a vertical sectional view showing a light emitting device 30 according to the third embodiment of the present invention.
  • the light emitting element 30 is an LED element formed using the epitaxial wafer 20.
  • the light emitting device 30 is formed on the epitaxial wafer 20 divided into chip sizes, an n-side electrode pad 33 formed on a part of the exposed region of the n-type layer 21 of the epitaxial wafer 20, and the contact layer 24.
  • the transparent electrode 31 is, for example, a Ni / Au translucent electrode.
  • the p-side electrode pad 32 and the n-side electrode pad 33 are, for example, Ti / Al electrodes.
  • the light emitting element 30 according to this embodiment is manufactured using the epitaxial wafer 20 having high crystallinity, it has high luminance and high reliability.
  • elements other than light emitting elements, such as a transistor, can also be manufactured using the nitride semiconductor template 10.
  • the nitride semiconductor template is formed using the HVPE apparatus 1 according to the first embodiment.
  • the source gas flows in a direction parallel to the surface 5 a of the tray 5.
  • crystal growth was performed at normal pressure (1 atm).
  • an AlN buffer layer was grown as the buffer layers 12 and 14, and an undoped GaN layer was grown as the first nitride semiconductor layer 13 and the second nitride semiconductor layer 15. .
  • Example 1 Manufacture of nitride semiconductor templates
  • a FSS of a single-sided mirror having a diameter of 100 mm and a thickness of 650 ⁇ m was used as the dissimilar substrate 11.
  • a carbon substrate holder 41 shown in FIGS. 7A and 7B was used as the substrate holder 40.
  • the protrusion 41a that supports the vicinity of the center of the surface 11b of the heterogeneous substrate 11 is a circle whose radius is a length obtained by subtracting 46 mm from the radius (50 mm) of the heterogeneous substrate 11 in the surface 11b. To touch.
  • the heterogeneous substrate 11 is held by the substrate holder 41 while being inclined by 0.5 ° with respect to the upper surface of the base body 41c.
  • sccm of HCl gas, 2 slm of hydrogen gas, 1 slm of nitrogen, 50 sccm of NH 3 gas and 1 slm of NH 3 gas and 1 slm of hydrogen gas are introduced from the group V line 6 b from the group III (Al) line 6 d, and further HCl from the doping line 6 a.
  • the gas layers were introduced at 400 sccm and nitrogen gas at 2.6 slm, and an AlN crystal film was grown on the heterogeneous substrate 11 for 30 seconds to form the buffer layers 12 and 14.
  • nitride semiconductor template 10 100 sccm of HCl gas, 2 slm of hydrogen gas, 1 slm of nitrogen gas, 2 slm of NH 3 gas and 1 slm of NH 3 gas and 1 slm of hydrogen gas are introduced from the group III (Ga) line 6 c to the buffer layers 12, 14.
  • An undoped GaN crystal film was grown at a growth rate of 60 ⁇ m / h (1 ⁇ m / min) for 15 minutes to form a first nitride semiconductor layer 13 and a second nitride semiconductor layer 15. Through the steps so far, nitride semiconductor template 10 was obtained.
  • the nitride semiconductor template 10 was cooled while flowing NH 3 gas at 2 slm and nitrogen gas at 8 slm until the substrate temperature was close to room temperature. Thereafter, nitrogen purge was performed for several tens of minutes, the inside of the reaction furnace 2 of the HVPE apparatus 1 was set to a nitrogen atmosphere, and the nitride semiconductor template 10 was taken out of the HVPE apparatus 1.
  • “Surface thickness” in Table 1 indicates an average value in the plane of the thickness of the first nitride semiconductor layer 13, and “Surface thickness in-plane variation” indicates the thickness of the first nitride semiconductor layer 13.
  • the “back surface film thickness” indicates an average value of the thickness of the second nitride semiconductor layer 15 in the plane, and the “front-back film thickness difference” indicates the first nitride semiconductor layer 13 thickness.
  • the difference between the average value of the thickness and the average value of the thickness of the second nitride semiconductor layer 15 is shown, and “GaN (0004) plane FWHM” is the (0004) plane at the center of the first nitride semiconductor layer 13.
  • GaN (10-12) plane FWHM indicates the half width of the X-ray rocking curve of the (10-12) plane at the center of the first nitride semiconductor layer 13
  • Numberer of pits is the number of pits having a diameter of 10 ⁇ m or more on the surface of the first nitride semiconductor layer 13. Show.
  • the second nitride semiconductor layer 15 was formed on the surface 11b of the heterogeneous substrate 11 on a region excluding the region having a radius of 2.5 mm including the center.
  • Example 1 As shown in Table 1, in Example 1, the nitride semiconductor template 10 having good crystallinity of the first nitride semiconductor layer 13 and small warpage was obtained.
  • Example 2 Manufacture of nitride semiconductor templates
  • a double-sided mirror FSS having a diameter of 150 mm and a thickness of 1300 ⁇ m was used as the dissimilar substrate 11.
  • a carbon substrate holder 42 shown in FIGS. 8A and 8B was used as the substrate holder 40.
  • 8A and 8B are a top view and a side view, respectively, showing the dissimilar substrate 11 held by the substrate holder 42 according to the second embodiment.
  • the substrate holder 42 includes a plate-like base 42 c, a protrusion 42 a that supports the surface 11 b of the different substrate 11, and a plurality of protrusions 42 b that support the side surface of the different substrate 11.
  • the upper surface of the protrusion 42a is inclined by 30 ° with respect to the upper surface of the base body 42c, and the dissimilar substrate 11 is held by the substrate holder 42 while being inclined by 30 ° with respect to the upper surface of the base body 42c.
  • the protrusion 42a that supports the surface 11b of the heterogeneous substrate 11 is in contact with a circle whose radius is a length obtained by subtracting 2 mm from the radius (75 mm) of the heterogeneous substrate 11 around the center of the heterogeneous substrate 11 on the surface 11b. .
  • the growth time of the undoped GaN crystal film constituting the first nitride semiconductor layer 13 and the second nitride semiconductor layer 15 is set to 17 minutes, and other steps and conditions are the same as those in the first embodiment. And the same thing.
  • the second nitride semiconductor layer 15 is centered on the center of the heterogeneous substrate 11 on the surface 11b of the heterogeneous substrate 11, and is 2 mm from the radius (75 mm) of the heterogeneous substrate 11. It was formed on a region outside the circle whose radius is the drawn length.
  • Example 2 As shown in Table 2, in Example 2, the nitride semiconductor template 10 having good crystallinity of the first nitride semiconductor layer 13 and small warpage was obtained.
  • Example 3 Manufacture of nitride semiconductor templates
  • a single-sided mirror PSS having a diameter of 50.8 mm and a thickness of 430 ⁇ m was used as the heterogeneous substrate 11.
  • the PSS pattern is composed of a plurality of cone-shaped convex portions such as a triangular pyramid having a diameter of 2.6 ⁇ m and a height of 1.6 ⁇ m, and the space between the convex portions is 0.4 ⁇ m.
  • a carbon substrate holder 43 shown in FIGS. 9A and 9B was used as the substrate holder 40.
  • 9A and 9B are a top view and a side view, respectively, showing the dissimilar substrate 11 held by the substrate holder 43 according to the third embodiment.
  • the substrate holder 43 includes a plate-shaped base 43 c, a protrusion 43 a that supports the surface 11 b of the different substrate 11, and a plurality of protrusions 43 b that support the side surface of the different substrate 11.
  • the upper surface of the protrusion 43a is inclined by 15 ° with respect to the upper surface of the base body 43c, and the dissimilar substrate 11 is held by the substrate holder 43 while being inclined by 15 ° with respect to the upper surface of the base body 43c.
  • the protrusion 43a that supports the surface 11b of the heterogeneous substrate 11 is centered on the center of the heterogeneous substrate 11 on the surface 11b, and has a radius obtained by subtracting 12.7 mm from the radius (25.4 mm) of the heterogeneous substrate 11. Touch the circle.
  • the growth time of the undoped GaN crystal film constituting the first nitride semiconductor layer 13 and the second nitride semiconductor layer 15 is set to 13 minutes, and other steps and conditions are the same as in the first embodiment. And the same thing.
  • the second nitride semiconductor layer 15 is centered on the center of the heterogeneous substrate 11 on the surface 11 b of the heterogeneous substrate 11 and from the radius (25.4 mm) of the heterogeneous substrate 11. It was formed on the area outside the circle whose radius is the length minus 12.7 mm.
  • Example 3 As shown in Table 3, in Example 3, the nitride semiconductor template 10 in which the crystallinity of the first nitride semiconductor layer 13 was good and the warpage was small was obtained.
  • Comparative Example 1 Manufacture of nitride semiconductor templates
  • a single-sided mirror FSS having a diameter of 100 mm and a thickness of 650 ⁇ m was used as the heterogeneous substrate 11.
  • the substrate holder 40 the substrate holder 60 shown in FIGS. 10A and 10B was used.
  • 10A and 10B are a top view and a vertical cross-sectional view showing the dissimilar substrate 11 held by the substrate holder 60 according to Comparative Example 1, respectively.
  • the substrate holder 60 includes a plate-like base body 60 b having a counterbore 60 a for setting the different substrate 11.
  • the entire area of the surface 11b of the different substrate 11 is in contact with the bottom surface of the counterbore 60a.
  • the depth of the counterbore 60a is 0.5 mm.
  • Comparative Example 1 the growth time of the undoped GaN crystal film constituting the first nitride semiconductor layer 13 and the second nitride semiconductor layer 15 was set to 10 minutes, and the other steps and conditions were the same as in Example 1 above. And the same thing.
  • Comparative Example 2 Manufacture of nitride semiconductor templates
  • a double-sided mirror FSS having a diameter of 150 mm and a thickness of 1300 ⁇ m was used as the heterogeneous substrate 11.
  • the substrate holder 40 the substrate holder 60 shown in FIGS. 10A and 10B was used.
  • the depth of the counterbore 60a of the substrate holder 60 in Comparative Example 2 is 1.0 mm.
  • Comparative Example 2 the growth time of the undoped GaN crystal film constituting the first nitride semiconductor layer 13 and the second nitride semiconductor layer 15 was set to 12 minutes, and the other steps and conditions were the same as in Comparative Example 1 described above. And the same thing.
  • the crystallinity of the first nitride semiconductor layer 13 was good, but the warp amount (Warp) was large and the average value was 100 ⁇ m. Exceeded. This is probably because the second nitride semiconductor layer 15 was not formed and the warpage could not be reduced.
  • Comparative Example 3 Manufacture of nitride semiconductor templates
  • a single-sided mirror PSS having a diameter of 50.8 mm and a thickness of 430 ⁇ m was used as the heterogeneous substrate 11.
  • the PSS pattern is composed of a plurality of cone-shaped convex portions such as a triangular pyramid having a diameter of 2.6 ⁇ m and a height of 1.6 ⁇ m, and the space between the convex portions is 0.4 ⁇ m.
  • the substrate holder 40 the substrate holder 60 shown in FIGS. 10A and 10B was used as the substrate holder 60 shown in FIGS. 10A and 10B was used as the substrate holder 60 shown in FIGS. 10A and 10B was used.
  • the depth of the counterbore 60a of the substrate holder 60 in Comparative Example 3 is 0.4 mm.
  • Comparative Example 3 the growth time of the undoped GaN crystal film constituting the first nitride semiconductor layer 13 and the second nitride semiconductor layer 15 was set to 8 minutes, and the other steps and conditions were the same as in Comparative Example 1 described above. And the same thing.
  • Comparative Example 4 Manufacture of nitride semiconductor templates
  • a single-sided mirror FSS having a diameter of 150 mm and a thickness of 1300 ⁇ m was used as the heterogeneous substrate 11.
  • the substrate holder 42 shown in FIGS. 8A and 8B was used as the substrate holder 40.
  • the upper surface of the protrusion 42a is inclined by 32 ° with respect to the upper surface of the base 42c, and the different substrate 11 is held by the substrate holder 42 while being inclined by 32 ° with respect to the upper surface of the base 42c. .
  • the protrusion 42a that supports the surface 11b of the heterogeneous substrate 11 is in contact with a circle whose radius is a length obtained by subtracting 2 mm from the radius (75 mm) of the heterogeneous substrate 11 around the center of the heterogeneous substrate 11 on the surface 11b. .
  • the second nitride semiconductor layer 15 is centered on the center of the heterogeneous substrate 11 on the surface 11b of the heterogeneous substrate 11, and is 2 mm from the radius (75 mm) of the heterogeneous substrate 11. It was formed on a region outside the circle whose radius is the drawn length.
  • the crystallinity of the first nitride semiconductor layer 13 was good, but the thickness of the first nitride semiconductor layer 13 was The in-plane variation was large, and the average value exceeded 4.0%. Since in-plane variation of the thickness of the nitride semiconductor layer used for manufacturing a semiconductor light emitting device such as an LED device is normally defined as 4.0% or less, the nitride semiconductor template 10 according to Comparative Example 4 is It is not suitable for use in manufacturing a semiconductor light emitting device. It is considered that the in-plane variation in the thickness of the first nitride semiconductor layer 13 is increased because the inclination of the different substrate 11 with respect to the upper surface of the base 42c exceeds 30 °.
  • the nitride semiconductor template 10 and the epitaxial wafer 20 may be manufactured by a crystal growth method other than the HVPE method such as the MOVPE method or the MBE method.
  • the method for manufacturing nitride semiconductor template 10 can be applied to all thin film growth on different substrates having different thermal expansion coefficients, and the same warp reduction effect as that of nitride semiconductor template 10 can be obtained.
  • the present invention can be applied to a nitride semiconductor template used for manufacturing a nitride semiconductor device such as a light emitting device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本発明の一実施形態において、異種基板11と、異種基板11の面11a上に形成された、窒化物半導体からなる、厚さの面内ばらつきが4.0%以下の第1の窒化物半導体層13と、異種基板11の面11bの外周を含む環状領域上に形成された、前記窒化物半導体からなる、厚さ1μm以上の第2の窒化物半導体層15と、を有する窒化物半導体テンプレートが提供される。

Description

窒化物半導体テンプレート及びその製造方法、並びにエピタキシャルウエハ
本発明は、窒化物半導体テンプレート及びその製造方法、並びにエピタキシャルウエハに関する。
窒化ガリウム(GaN)、窒化ガリウムアルミニウム(AlGaN)、窒化インジウムガリウム(InGaN)等の窒化物半導体は、赤色から紫外の発光が可能な発光素子材料として注目を集めている。
窒化物半導体結晶の成長法の一つに、金属塩化物ガスとアンモニアを原料とするハイドライド気相成長(HVPE:Hydride Vapor Phase Epitaxy)法がある。HVPE法による結晶成長速度は10μm/hr以上から100μm/hr以上であり、有機金属気相成長(MOVPE:Metal-Organic Vapor Phase Epitaxy)法や分子線エピタキシー(MBE:Molecular Beam Epitaxy)法の典型的な結晶成長速度である数μm/hrよりも格段に大きい。
このため、HVPE法は、例えば、GaN自立基板(例えば、特許文献1参照)やAlN自立基板の製造によく用いられる。ここでいう自立基板とは、自らの形状を保持でき、ハンドリングに不都合が生じない程度の強度を有する基板のことを言う。
また、窒化物半導体からなる発光ダイオード(LED)は、通常、サファイア基板上に形成されるが、その結晶成長に際しては、基板の表面にバッファ層を形成した後、その上に、n型クラッド層を含む10~15μm程度の厚いGaN層、InGaN/GaN多重量子井戸の発光層(合計で数100nm厚)、p型クラッド層(200~500nm厚)を順に形成する。発光層の下側のGaN層が厚いのは、サファイア基板上のGaNの結晶性を改善するなどのためである。
MOVPE法で結晶成長を行う場合、上記のLEDの構造を形成するために、典型的には6時間程度の時間を要するが、このうちの半分程度は、テンプレートと呼ばれる発光層の下側のGaN層を成長するために必要な時間である。以上のことから、テンプレート部分の成長に成長速度の格段に速いHVPE法を適用できれば、大幅な成長時間の短縮が可能となり、LEDウエハの製造コストを劇的に低減することが可能となる。
一方、窒化物半導体テンプレートを製造する際には、結晶成長方法によらず、サファイアと窒化物半導体層の熱膨張係数が大きく異なることに起因する反りが生じるという問題がある。例えば、10~15μm程度の厚さのGaN層を、直径50.8mm、厚さ430μm±15μmの一般的なサイズのサファイア基板上に成長させた場合には、およそ120~180μmの反りが生じ、直径100mm、厚さ650μm±20μmのサファイア基板上に成長させた場合には、およそ260~400μmの反りが生じ、直径150mm、厚さ1300μm±25μmのサファイア基板上に成長させた場合には、およそ160~240μmの反りが生じる。
この反り量を減らすためには、サファイア基板を厚くする、または窒化物半導体層を薄くするという対処法が考えられるが、サファイア基板を厚くするとコストが増加し、窒化物半導体層を薄くすると結晶品質が低下するという問題が生じる。
また、窒化物半導体テンプレートの反りを減らすための他の方法として、基板の裏面に応力相殺層を形成する方法(例えば、特許文献2参照)や、基板の裏面と側面に応力緩和層を形成する方法(例えば、特許文献3参照)が知られている。
特許第3886341号公報 特開2003-113000号公報 特開2006-278999号公報
特許文献2に開示された方法においては、基板の表面に窒化物半導体層を成長させる前に、基板の裏面に応力相殺層を形成する必要がある。特許文献3に開示された方法においては、基板の表面に窒化物半導体層を成長させた後に、基板の裏面と側面に応力緩和層を形成する必要がある。応力相殺層および応力緩和層は窒化物半導体層とは別の工程で形成されるので、窒化物半導体テンプレート製造工程全体のスループットが大幅に低下してしまう。
本発明は、反りを低減し、かつ窒化物半導体層の結晶性を良好に保ちつつ、スループットを大きく低下させることなく製造することのできる窒化物半導体テンプレート、及びその製造方法、並びにその窒化物半導体テンプレートを含むエピタキシャルウエハを提供することを目的の1つとする。
本発明の一実施形態に従い、[1]~[6]に記載の窒化物半導体テンプレートが提供される。また、本発明の他の実施形態に従い、[7]に記載のエピタキシャルウエハ、[8]~[11]に記載の窒化物半導体テンプレートの製造方法が提供される。
[1]異種基板と、前記異種基板の一方の面上に形成された、窒化物半導体からなる、厚さの面内ばらつきが4.0%以下の第1の窒化物半導体層と、前記異種基板の他方の面の外周を含む環状領域上に形成された、前記窒化物半導体からなる、厚さ1μm以上の第2の窒化物半導体層と、を有する窒化物半導体テンプレート。
[2]前記異種基板は円形基板を含み、前記環状領域が、前記他方の面における、前記異種基板の中心を中心とし、前記異種基板の半径から2mmを引いた長さを半径とする円の外側の領域を含む、[1]に記載の窒化物半導体テンプレート。
[3]前記他方の面の前記環状領域に囲まれた領域の形状が、前記異種基板の中心を中心とする円である、[1]又は[2]に記載の窒化物半導体テンプレート。
[4]反り量(Warp)が100μm以下である、[1]~[3]のいずれか1項に記載の窒化物半導体テンプレート。
[5]前記第1の窒化物半導体層と前記第2の窒化物半導体層との厚さの差が5μm以下である、[4]に記載の窒化物半導体テンプレート。
[6]前記窒化物半導体がGaNを含む、[1]~[5]のいずれか1項に記載の窒化物半導体テンプレート。
[7][1]~[6]のいずれか1項に記載の窒化物半導体テンプレートと、前記半導体テンプレート上に形成された発光層と、を有するエピタキシャルウエハ。
[8]異種基板の一方の面上に、窒化物半導体からなる、厚さの面内ばらつきが4.0%以下の第1の窒化物半導体層を成長させる工程と、前記異種基板の他方の面の外周を含む環状領域上に、前記窒化物半導体からなる、厚さ1μm以上の第2の窒化物半導体層を成長させる工程と、を含む窒化物半導体テンプレートの製造方法。
[9]前記異種機基板を基板ホルダにその基体の上面に対して0.5°以上、30°以下の角度で傾いた状態で保持させ、前記基板ホルダを面内回転させつつ、前記基板ホルダの基体の上面に対して平行な方向、垂直な方向、又はその両方向から原料ガスを流して、前記第1の窒化物半導体層及び第2の窒化物半導体層を成長させる、[8]に記載の窒化物半導体テンプレートの製造方法。
[10]前記異種基板は円形基板、又はオリエンテーションフラットとインデックスフラットの少なくともいずれかを有する円形基板を含み、前記環状領域が、前記他方の面における、前記異種基板の中心を中心とし、前記異種基板の半径から2mmを引いた長さを半径とする円の外側の領域を含む、[8]又は[9]に記載の半導体テンプレートの製造方法。
[11]前記他方の面の前記環状領域に囲まれた領域の形状が、前記異種基板の中心を中心とする円である、[8]~[10]のいずれか1項に記載の窒化物半導体テンプレートの製造方法。
本発明の一実施形態によれば、反りを低減し、かつ窒化物半導体層の結晶性を良好に保ちつつ、スループットを大きく低下させることなく製造することのできる窒化物半導体テンプレート、及びその製造方法、並びにその窒化物半導体テンプレートを含むエピタキシャルウエハを提供することができる。
図1は、従来例に係る窒化物半導体テンプレートを示す垂直断面図である。 図2は、本発明の第1の実施形態に係る窒化物半導体テンプレートを示す垂直断面図である。 図3Aは、裏面側から見た窒化物半導体テンプレートを示す平面図である。 図3Bは、裏面における、異種基板の中心を中心とし、異種基板の半径から2mmを引いた長さを半径とする円を示す説明図である。 図4は、本発明の第1の実施形態に係る半導体テンプレートを製造するためのHVPE装置を示す垂直断面図である。 図5は、本発明の第2の実施形態に係る、発光素子用のエピタキシャルウエハを示す垂直断面図である。 図6は、本発明の第2の実施形態に係る発光素子を示す垂直断面図である。 図7Aは、実施例1に係る基板ホルダに保持された異種基板を示す上面図である。 図7Bは、実施例1に係る基板ホルダに保持された異種基板を示す側面図である。 図8Aは、実施例2に係る基板ホルダに保持された異種基板を示す上面図である。 図8Bは、実施例2に係る基板ホルダに保持された異種基板を示す側面図である。 図9Aは、実施例3に係る基板ホルダに保持された異種基板を示す上面図である。 図9Bは、実施例3に係る基板ホルダに保持された異種基板を示す側面図である。 図10Aは、比較例1に係る基板ホルダに保持された異種基板を示す上面図である。 図10Bは、比較例1に係る基板ホルダに保持された異種基板を示す垂直断面図である。
図1は、従来例に係る窒化物半導体テンプレート50を示す垂直断面図である。
窒化物半導体テンプレート50は、サファイア基板、Si基板、SiC基板等の異種基板51と、異種基板51の一方の面51a上にバッファ層52を介してエピタキシャル成長により形成された窒化物半導体層53を有する。
異種基板51と窒化物半導体層53は熱膨張係数が異なるため、窒化物半導体層53の成長後、高温状態から室温まで温度を下げると、窒化物半導体テンプレート50に反りが生じる。
例えば、サファイアの熱膨張係数が、a軸方向が7.5×10-6/K、c軸方向が8.5×10-6/Kであるのに対し、GaNの熱膨張係数は、a軸方向が5.59×10-6/K、c軸方向が3.17×10-6/Kであり、サファイア結晶の熱膨張係数よりも小さい。
このため、異種基板51がc面サファイア基板であり、窒化物半導体層53がc面GaN基板である場合、図1に示されるように、窒化物半導体層53の成長面である面51a側が凸になる反りが窒化物半導体テンプレート50に生じる。
この窒化物半導体テンプレート50の反りは、窒化物半導体層53の厚さが増すほど大きくなる。一方、窒化物半導体層53の結晶性を高めるためには、窒化物半導体層53を厚く形成することが求められる。このため、窒化物半導体層53の結晶性の向上と、窒化物半導体テンプレート50の反りの低減とは、トレードオフの関係にある。
例えば、窒化物半導体層53がGaN層である窒化物半導体テンプレート50をLED(light emitting diode)の製造に用いる場合、一般的に、窒化物半導体層53の(0004)面のX線ロッキングカーブの半値幅が300arcsec以下であり、(10-12)面のX線ロッキングカーブの半値幅が400arcsec以下であることが好ましいとされる。そして、窒化物半導体層53がこの程度の結晶性を有するためには、厚さが5μm以上、好ましくは10μm以上であることが求められるため、必然的に窒化物半導体テンプレート50の反りが大きくなってしまう。
以下、反りを低減し、かつ窒化物半導体層の結晶性を良好に保ちつつ製造することを可能にする、本発明の実施形態にかかる窒化物半導体テンプレートについて述べる。
〔第1の実施形態〕
(窒化物半導体テンプレートの構成)
図2は、本発明の第1の実施形態に係る窒化物半導体テンプレート10を示す垂直断面図である。
図2に示されるように、窒化物半導体テンプレート10は、異種基板11と、異種基板11の一方の面11a上にバッファ層12を介して形成された、厚さの面内ばらつきが4.0%以下の第1の窒化物半導体層13と、異種基板11の他方の面11b上にバッファ層14を介して形成された厚さ1μm以上の第2の窒化物半導体層15と、を有する。
第1の窒化物半導体層13の厚さの面内ばらつきの求め方を以下に述べる。まず、第1の窒化物半導体層13の表面の中心を中心とし、第1の窒化物半導体層13の半径から3mmを引いた長さを半径とする円の内側の領域内に、互いに直交するx軸方向及びy軸方向に線分を引き、これらの線分をそれぞれ5等分する合計9か所の測定ポイントにおける膜厚を測定する。そして、求められた9点の膜厚の標準偏差の値を9点の膜厚の平均値で除したものを第1の窒化物半導体層13の厚さの面内ばらつきとする。
異種基板11は、サファイア基板、SiC基板等の、窒化物半導体以外の材料からなる基板である。異種基板11は、一般的な平坦基板であるFSS(Flat Sapphire Substrate)であってもよく、表面に複数の凸部が形成されたPSS(Patterned Sapphire Substrate)であってもよい。
また、異種基板11は、面11aと面11bの両方が鏡面である両面ミラー基板であってもよく、面11aが鏡面で面11bがラップエッチ面である片面ミラー基板であってもよい。しかし、片面ミラー基板の場合は、面11bの面状態によって、第1の窒化物半導体層13と第2の窒化物半導体層15の成長速度の差が大きくなりすぎる場合があり、その場合は、成長速度の確認を行った後、第1の窒化物半導体層13と第2の窒化物半導体層15の厚さの差が大きくなり過ぎないように、成長条件を調整することが求められる。
また、異種基板11は、典型的には、円形基板であるが、他の形状を有する基板であってもよい。ここで、円形基板には、オリエンテーションフラットとインデックスフラットの少なくともいずれかが形成されたものも含まれる。
第1の窒化物半導体層13と第2の窒化物半導体層15は、同じ窒化物半導体からなり、同じ工程において同時に形成される。ここで、第1の窒化物半導体層13及び第2の窒化物半導体層15を構成する窒化物半導体は、AlInGaN(0≦x≦1、0≦y<1、0≦z≦1、x+y+z≦1)で表される組成を有する物質であり、ドーパントを含んでもよい。典型的には、第1の窒化物半導体層13及び第2の窒化物半導体層15は、ドーパントを含まないGaNからなる。
バッファ層12とバッファ層14は、異種基板11を構成するサファイア等の結晶と、第1の窒化物半導体層13及び第2の窒化物半導体層15を構成する窒化物半導体の結晶とのバッファとして機能する材料からなる。
バッファ層12とバッファ層14は、同じ材料からなり、同じ工程において同時に形成される。典型的には、バッファ層12及びバッファ層14は窒化物半導体からなり、例えば、異種基板11がサファイアからなり、第1の窒化物半導体層13及び第2の窒化物半導体層15がGaNからなる場合は、バッファ層12及びバッファ層14はAlNからなる。
図3Aは、面11b側から見た窒化物半導体テンプレート10を示す平面図である。図3Aは、異種基板11がオリエンテーションフラットを有する円形基板である場合の例である。
図3Aに示されるように、第2の窒化物半導体層15は、面11bの外周を含む環状領域上に形成されている。すなわち、第2の窒化物半導体層15の形状は、環状となる。
第1の窒化物半導体層13と同時に第2の窒化物半導体層15を成長させることにより、窒化物半導体テンプレート10の反りを低減することができる。これは、第2の窒化物半導体層15と異種基板11との熱膨張係数の差異により窒化物半導体テンプレート10内に生じる応力が、第1の窒化物半導体層13と異種基板11との熱膨張係数の差異により生じる応力を打ち消す方向に働くためである。
第2の窒化物半導体層15を環状に形成することにより、第2の窒化物半導体層15と異種基板11との熱膨張係数の差異により生じる応力の異方性を低減し、窒化物半導体テンプレート10の反りを効果的に低減することができる。
第2の窒化物半導体層15の大きさ等により、窒化物半導体テンプレート10の反りを低減する効果に差異が生まれる可能性はあるが、異種基板11が円形基板、又は図3Aに示されるようなオリエンテーションフラット11cを有する円形基板である場合には、上記の環状領域が、面11bにおける、異種基板11の中心を中心とし、異種基板11の半径から2mmを引いた長さを半径とする円の外側の領域を含む場合に、より優れた効果が得られることを本発明者らが確認している。
図3Bは、面11bにおける、異種基板11の中心Oを中心とし、異種基板11の半径から2mmを引いた長さを半径とする円11dを示す説明図である。
図3Bに示されるように、異種基板11はオリエンテーションフラット11cを有するが、その中心Oは、オリエンテーションフラット11cを形成する前の状態における中心と同じであるとする。また、図中のRは、異種基板11の半径、すなわち中心Oと外周の円弧部分との距離を表す。
上述のように、第2の窒化物半導体層15が形成される環状領域は、面11bにおける円11dの外側の領域を含む領域であれば、その形状や大きさにかかわらず、優れた窒化物半導体テンプレート10の反り低減効果が得られるが、図3Aに示されるように、面11bの環状領域に囲まれた領域の形状が、中心Oを中心とする円であることがより好ましい。この場合、第2の窒化物半導体層15の形状がほぼ同心円(オリエンテーションフラット11cがない場合は同心円)となる。
窒化物半導体テンプレート10の反りの変位の分布が同心円状である場合に、反りによる結晶品質等への影響が最も低く抑えられる。第2の窒化物半導体層15の形状をほぼ同心円とすることにより、窒化物半導体テンプレート10に残る反りの変位の分布を同心円状にすることができる。
なお、上記の環状領域が、面11bにおける、異種基板11の中心を中心とし、異種基板11の半径から2mmを引いた長さを半径とする円の外側の領域を含み、面11bの環状領域に囲まれた領域の形状が、中心Oを中心とする円である場合には、面11bの全面に第2の窒化物半導体層15を形成する場合とほぼ同程度に窒化物半導体テンプレート10の反りを低減できることが、本発明者らにより確認されている。
さらに、異種基板11が一般的な仕様厚さ(例えば、直径50.8mmで430μm±
15μm、直径100mmで650μm±20μm、直径150mm径で1300μm±
25μm)を有するサファイア基板である場合には、上記の条件に加えて、第1の窒化物半導体層13と2の窒化物半導体層15との厚さの差を5μm以下とすることにより、窒化物半導体テンプレート10の反り量(Warp)がおよそ100μm以下に抑えられ、第1の窒化物半導体層13と2の窒化物半導体層15との厚さの差を1μm以下とすることにより、窒化物半導体テンプレート10の反り量(Warp)がおよそ30μm以下に抑えられることも確認されている。ここで、反り量を表すWarpは、窒化物半導体テンプレート10の表面の3点基準平面からの最高点までの距離と最低点までの距離の絶対値の合計である。3点基準平面の3点は、窒化物半導体テンプレート10の表面上に設定される3つの点であり、窒化物半導体テンプレート10の表面の中心を中心とし、窒化物半導体テンプレート10の半径の97%の長さを半径とする円の上に、120°間隔で設定される。
窒化物半導体テンプレート10上に発光層を成長させるLED作製プロセスを実施する場合、窒化物半導体テンプレート10の反り量(Warp)が100μmよりも大きいと、発光層の成長の面内での均一性が低下する、プロセス中に異種基板11の裏面吸着が困難になる、等の問題が生じる。このため、窒化物半導体テンプレート10の反り量(Warp)が100μm以下であることが好ましい。
なお、異種基板11の厚さが一般的な仕様厚さよりも薄い場合には、第1の窒化物半導体層13と2の窒化物半導体層15との厚さの差を5μm以下としても、窒化物半導体テンプレート10の反り量(Warp)が100μmよりも大きくなることがあるが、このような場合には、第1の窒化物半導体層13と2の窒化物半導体層15との厚さの差をより小さくすることにより、窒化物半導体テンプレート10の反り量(Warp)を100μm以下に抑えることができる。薄い異種基板11を用いることにより、異種基板11の価格を下げることができる。
また、上述のように、第2の窒化物半導体層15の厚さは1μm以上である。これは、第2の窒化物半導体層15の厚さが1μmよりも小さいと、第1の窒化物半導体層13と第2の窒化物半導体層15との厚さの差を小さくしても、窒化物半導体テンプレート10の反り量を低減する効果が小さくなるためである。
従来の窒化物半導体テンプレートの製造プロセスのように、基板の表面にのみ窒化物半導体層を成長させる場合にも、基板の裏面側に微量の原料ガスが回り込み、数~数十nmの厚さの層が成長することがあるが、第1の窒化物半導体層13と第2の窒化物半導体層15との厚さの差が小さくても、窒化物半導体テンプレート10の反り量を低減する効果は小さい。
(窒化物半導体テンプレートの製造方法)
本実施形態に係る窒化物半導体テンプレート10の製造においては、基板の両面に窒化物半導体層を成長させるため、基板の一方の面にのみ窒化物半導体層を成長させる場合よりも結晶成長速度が遅くなる。このため、窒化物半導体テンプレート10の製造には、MOVPE法やMBE法と比べて結晶成長速度が格段に速いHVPE法を用いることが好ましい。以下、HVPE法を用いる場合の窒化物半導体テンプレート10の製造方法の例について説明する。
[HVPE装置の構成]
図4は、本発明の第1の実施形態に係る半導体テンプレート10を製造するためのHVPE装置1を示す垂直断面図である。
HVPE装置1は、バッファ層12、第1の窒化物半導体層13、バッファ層14、及び第2の窒化物半導体層15の原料ガスが生成される原料領域3aと、異種基板11が設置され、バッファ層12、第1の窒化物半導体層13、バッファ層14、及び第2の窒化物半導体層15の結晶成長が実施される成長領域3bを反応炉2内に有する。
原料領域3aと成長領域3bは、それぞれヒータ4aとヒータ4bにより、例えば、約850℃と1120℃にそれぞれ加熱される。原料領域3aが原料ガス等の流れの上流に位置し、成長領域3bが下流に位置する。
また、HVPE装置1においては、原料領域3aから成長領域3bに向けて、ドーピングライン6a、V族ライン6b、III族(Ga)ライン6c、III族(Al)ライン6dの4系統のガス供給ライン6が設置されている。
V族ライン6bからは、窒素源であるNHガスとともに、キャリアガスとして水素ガス、窒素ガス或いはこれらの混合ガスが供給される。
III族ライン6cからは、HClガスと共にキャリアガスとして水素ガス、窒素ガス或いはこれらの混合ガスが供給される。III族ライン6cの途中には金属ガリウム(Ga)を入れるタンク7があり、そのタンク7の中にGa融液7aがある。III族ライン6cにHClガスを流すことによって、金属Gaが反応してGaClガスが生成され、成長領域3bへと送り出される。
III族ライン6dからは、HClガスと共にキャリアガスとして水素ガス、窒素ガス或いはこれらの混合ガスが供給される。III族ライン6dの途中には金属アルミニウム(Al)を入れるタンク8があり、そのタンク8の中に固体のAlペレット8aがある。III族ライン6dにHClガスを流すことによって、金属Alが反応してAlClガスが生成され、成長領域3bへと送り出される。
ドーピングライン6aからは、アンドープGaN層(un-GaN層)等のドーパントを含まない結晶層を成長させる場合には、例えば、水素/窒素の混合ガスが導入され、n型GaN層等のドーパントを含む結晶層を成長させる場合には、例えば、Si源であるジクロロシランガス(水素希釈、100ppm)と、HClガス、水素ガス、及び窒素ガスが導入される。また、結晶成長後にHVPE装置1内に付着したGaN系の付着物を除去するために行うベーキングの際には、ドーピングライン6aから、HClガス、水素ガス、及び窒素ガスが導入される。
成長領域3bには3~100r/min程度の回転数で面内回転するトレー5が設置され、ガス供給ライン6の出口部分と平行なトレー5の面5a上に基板保持用の基板ホルダ40が設置され、基板ホルダ40によって異種基板11が保持される。トレー5の面5a上には、基板ホルダ40をセットするための嵌め合いが設けられている。
ガス供給ライン6の出口から導入される各種の原料ガスが異種基板11の表面上で反応することにより、バッファ層12、第1の窒化物半導体層13、バッファ層14、及び第2の窒化物半導体層15が成長する。異種基板11の後方に流れた原料ガス等は、反応炉2の最下流部からライン9を通り排気される。
ガス供給ライン6の各々の配管、タンク7、8、トレー5の回転軸5bは高純度石英製であり、トレー5はSiCコートのカーボン製である。
[HVPE装置への異種基板の設置方法]
以下、後述する実施例1に係る基板ホルダ41について、基板ホルダ40の一例として説明する。
図7Aおよび7Bはそれぞれ、基板ホルダ40の一例である基板ホルダ41に保持された異種基板11を示す上面図と側面図である。
基板ホルダ41は、板状の基体41cと、異種基板11の面11bの中心近傍を支持する突起部41aと、異種基板11の側面を支持する複数の突起部41bを有する。突起部41aの上面は基体41cの上面に対して所定の傾きを有しており、異種基板11は、この所定の傾きを有した状態で基板ホルダ41に保持される。
異種基板11が基体41cの上面に対して所定の傾きを有する状態で、基板ホルダ41が設置されたトレー5を回転させつつ、結晶成長を行うことにより、異種基板11の面11a上の第1の窒化物半導体層13と、面11b上の第2の窒化物半導体層15とを同時に成長させることができる。
異種基板11の基体41cの上面に対する所定の傾きは、0.5°以上、30°以下であることが好ましい。0.5°よりも小さい場合、原料ガスが面11b側へほとんど回り込まず、第2の窒化物半導体層15が十分に成長しないおそれがある。一方、30°よりも大きい場合は、面11a上に成長する第1の窒化物半導体層13の膜厚分布の均一性及び結晶性が低下する傾向がある。
なお、HVPE装置1内の原料ガスの流入方向が、基体41cの上面に対して平行である場合、垂直である場合、又はその両方である場合のそれぞれにおいて、異種基板11の好ましい傾き角度は変わるが、基体41cの上面に対して0.5°以上、30°以下であれば、いずれの場合であっても第1の窒化物半導体層13及び第2の窒化物半導体層15を問題なく成長させることができる。
なお、異種基板11の傾き角度の物理的な限界値は、HVPE装置1の構造によって異なるため、大きく傾ける際には特に注意が必要である。
また、基板ホルダ41が、基体41cから少し浮くように異種基板11を保持する構造を有する場合、面11b上の第2の窒化物半導体層15の成長効率がよくなる。
本実施形態によれば、異種基板11の面11a上の第1の窒化物半導体層13と、面11b上の第2の窒化物半導体層15とを同時に成長させるため、基板の表面にのみ窒化物半導体層を成長させる場合の1/2~3/4程度の結晶成長速度しか得られない。しかし、基板の表面と裏面に別々に窒化物半導体を成長させる場合に比べれば、基板のセットと取り出しの手間を半分に抑えることが可能になり、また原料効率もよいため、比較的効率のよい成長方法といえる。
なお、異種基板11の面11bには、基板ホルダ41の突起部41aが接触しているため、面11bの全面に第2の窒化物半導体層15が成長することはない。例えば、第2の窒化物半導体層15が成長する面11bの環状領域が、面11bにおける、異種基板11の中心Oを中心とし、異種基板11の半径から2mmを引いた長さを半径とする円の外側の領域を含むには、突起部41aの上面をその円よりも小さくする必要がある。また、突起部41aの上面が円形である場合、第2の窒化物半導体層15が成長する面11bの環状領域に囲まれた領域の形状が、中心Oを中心とする円となる。
上述したように、基板ホルダ41は基板ホルダ40の一例であり、基板ホルダ40の構造は、異種基板11を所定の角度で動かないように固定でき、第1の窒化物半導体層13及び第2の窒化物半導体層15を同時に成長させることができる構造であれば、特に限定されず、例えば、突起部の形状、数、配置等は限定されない。ただし、異種基板11が回転時に動かないように、異種基板11のオリエンテーションフラット11cを支持する突起部を有することが好ましい。
基板ホルダ40の材質は、カーボン、SiC、又は石英であることが好ましい。また、異種基板11の面11bを支持する突起部の上面の縁には、テーパー加工やR面取り加工が施されていることが好ましい。この場合、テーパー面やR面に沿って原料ガスが流れて結晶が成長するため、第2の窒化物半導体層15の内側の縁における膜厚の変化を緩やかにすることができ、例えば、LED作製プロセスにおける真空吸着時の不具合等を生じにくくすることができる。
トレー5及びトレー5に保持される基板ホルダ40は、第1の窒化物半導体層13及び第2の窒化物半導体層15を成長させる際に、面内回転する。
なお、一度窒化物半導体テンプレート10の製造に使用した基板ホルダ40には、GaN系の付着物が付着してしまうため、定期的にHClガス等の雰囲気中でのベーキングによってこれを除去する必要がある。
(第1の実施形態の効果)
第1の実施形態によれば、窒化物半導体テンプレート10の反りを効果的に低減できる。また、窒化物半導体テンプレート10の反りを効果的に低減できるため、第1の窒化物半導体層13を厚く成長させ、その結晶性を向上させることができる。
また、異種基板11の面11a上の第1の窒化物半導体層13と、面11b上の第2の窒化物半導体層15とを同時に成長させるため、基板の表面と裏面にそれぞれ別工程で窒化物半導体層を成長させる場合と比較して、スループット及び原料効率を大きくすることができる。
〔第2の実施形態〕
第2の実施形態は、第1の実施形態に係る窒化物半導体テンプレートを用いて形成される素子の一例としての、エピタキシャルウエハについての形態である。なお、窒化物半導体テンプレートの構成等、第1の実施形態と同様の点については、説明を省略又は簡略化する。
図5は、本発明の第2の実施形態に係る、発光素子用のエピタキシャルウエハ20を示す垂直断面図である。エピタキシャルウエハ20aは、第1の実施形態に係る窒化物半導体テンプレート10を用いて形成されるウエハである。
エピタキシャルウエハ20は、窒化物半導体テンプレート10と、窒化物半導体テンプレート10上に形成されたn型層21と、n型層21上に形成された発光層22と、発光層22上に形成されたp型層23と、p型層23上に形成されたコンタクト層24を有する。
エピタキシャルウエハ20における異種基板11は、例えば、サファイア基板である。また、窒化物半導体層13は、例えば、厚さ10~15μm程度のアンドープのGaN層である。窒化物半導体層13は、結晶品質の改善等のために厚く形成される。
n型層21は、例えば、n型のGaN層である。また、発光層22は、例えば、6ペアのInGaN/GaNから構成される多重量子井戸層である。また、p型層23は、例えば、p型のAlGaN層である。また、コンタクト層24は、例えば、p型のGaN層である。
n型層21、発光層22、p型層23、及びコンタクト層24は、窒化物半導体テンプレート10上に、例えばMOVPEを用いてMOVPE法により形成することができる。
(第2の実施形態の効果)
第2の実施形態に係るエピタキシャルウエハ20の各層は、反りが小さく、結晶性に優れた第1の窒化物半導体層13を有する窒化物半導体テンプレート10上に形成されるため、高い結晶性を有する。
〔第3の実施形態〕
第3の実施形態は、第2の実施形態に係るエピタキシャルウエハ20を用いて形成される素子の一例としての、発光素子についての形態である。なお、エピタキシャルウエハ20の構成等、第2の実施形態と同様の点については、説明を省略又は簡略化する。
(発光素子の構成)
図6は、本発明の第3の実施形態に係る発光素子30を示す垂直断面図である。発光素子30は、エピタキシャルウエハ20を用いて形成されるLED素子である。
発光素子30は、チップサイズに分割されたエピタキシャルウエハ20と、エピタキシャルウエハ20のn型層21の一部の露出した領域上に形成されたn側電極パッド33と、コンタクト層24上に形成された透明電極31と、透明電極31上に形成されたp側電極パッド32と、を有する。
透明電極31は、例えば、Ni/Au半透明電極である。また、p側電極パッド32及びn側電極パッド33は、例えば、Ti/Al電極である。
(第3の実施形態の効果)
本実施形態に係る発光素子30は、高い結晶性を有するエピタキシャルウエハ20を用いて製造されるため、高輝度かつ高い信頼性を有する。なお、窒化物半導体テンプレート10を用いて、トランジスタ等の発光素子以外の素子を製造することもできる。
以下に、窒化物半導体テンプレートを上記第1の実施形態に基づいて製造し、評価した結果について述べる。
以下の実施例及び比較例において、窒化物半導体テンプレートは、第1の実施形態に係るHVPE装置1を用いて形成される。このHVPE装置1においては、トレー5の面5aに平行な方向に原料ガスが流れる。また、以下の実施例においては、常圧(1気圧)で結晶成長が行われた。
また、以下の実施例及び比較例においては、バッファ層12、14としてAlNバッファ層を成長させ、第1の窒化物半導体層13及び第2の窒化物半導体層15としてアンドープGaN層を成長させた。
〔実施例1〕
(窒化物半導体テンプレートの製造)
実施例1においては、異種基板11として、直径が100mm、厚さが650μmの、片面ミラーのFSSを用いた。また、基板ホルダ40として、図7A、7Bに示されるカーボン製の基板ホルダ41を用いた。
異種基板11の面11bの中心近傍を支持する突起部41aは、面11bにおける、異種基板11の中心を中心とし、異種基板11の半径(50mm)から46mmを引いた長さを半径とする円に接触する。
異種基板11は、基体41cの上面に対して0.5°傾いた状態で基板ホルダ41に保持される。
まず、異種基板11が保持された基板ホルダ41をHVPE装置1のトレー5にセットした後、純窒素を流し炉内の大気を追い出す。次に、水素3slmと窒素7slmの混合ガス中にて、基板温度を1100℃として、10分間保持した。
次に、III族(Al)ライン6dからHClガスを50sccm、水素ガスを2slm、窒素を1slm、V族ライン6bからNHガスを50sccmと水素ガスを1slm導入し、更にドーピングライン6aからはHClガスを400sccm、窒素ガスを2.6slm導入し、異種基板11上にAlN結晶膜を30秒間成長させて、バッファ層12、14を形成した。
次に、III族(Ga)ライン6cからHClガスを100sccm、水素ガスを2slm、窒素ガスを1slm、V族ライン6bからNHガスを2slmと水素ガスを1slm導入し、バッファ層12、14上にアンドープのGaN結晶膜を60μm/h(1μm/min)の成長速度で15分間成長させ、第1の窒化物半導体層13及び第2の窒化物半導体層15を形成した。ここまでの工程を経て、窒化物半導体テンプレート10が得られた。
次に、NHガスを2slmと窒素ガスを8slm流しつつ、基板温度が室温付近になるまで窒化物半導体テンプレート10の冷却を行った。その後、数10分間窒素パージを行い、HVPE装置1の反応炉2内を窒素雰囲気としてから、窒化物半導体テンプレート10をHVPE装置1から取り出した。
(窒化物半導体テンプレートの評価)
上記の工程により得られた10枚の窒化物半導体テンプレート10に対して、膜厚測定装置を用いた膜厚測定、反り量の測定、X線回折装置を用いたX線ロッキングカーブ測定、及び光学顕微鏡を用いた表面観察を実施した。これらの結果を次の表1に示す。
Figure JPOXMLDOC01-appb-T000001
表1中の「表面膜厚」は第1の窒化物半導体層13の厚さの面内における平均値を示し、「表面膜厚面内バラツキ」は、第1の窒化物半導体層13の厚さの面内ばらつきを示し、「裏面膜厚」は第2の窒化物半導体層15の厚さの面内における平均値を示し、「表裏膜厚差」は第1の窒化物半導体層13の厚さの平均値と第2の窒化物半導体層15の厚さの平均値との差を示し、「GaN(0004)面FWHM」は第1の窒化物半導体層13の中心における(0004)面のX線ロッキングカーブの半値幅を示し、「GaN(10-12)面FWHM」は第1の窒化物半導体層13の中心における(10-12)面のX線ロッキングカーブの半値幅を示し、「ピット数」は第1の窒化物半導体層13の表面の直径10μm以上のピットの数を示す。
なお、いずれの窒化物半導体テンプレート10においても、第2の窒化物半導体層15は、異種基板11の面11bにおける、中心を含む半径2.5mmの領域を除いた領域上に形成されていた。
表1に示されるように、実施例1においては、第1の窒化物半導体層13の結晶性が良好であり、反りの小さい窒化物半導体テンプレート10が得られた。
〔実施例2〕
(窒化物半導体テンプレートの製造)
実施例2においては、異種基板11として、直径が150mm、厚さが1300μmの、両面ミラーのFSSを用いた。また、基板ホルダ40として、図8A、8Bに示されるカーボン製の基板ホルダ42を用いた。図8A、8Bはそれぞれ、実施例2に係る基板ホルダ42に保持された異種基板11を示す上面図と側面図である。
基板ホルダ42は、板状の基体42cと、異種基板11の面11bを支持する突起部42aと、異種基板11の側面を支持する複数の突起部42bを有する。突起部42aの上面は基体42cの上面に対して30°傾いており、異種基板11は、基体42cの上面に対して30°傾いた状態で基板ホルダ42に保持される。
異種基板11の面11bを支持する突起部42aは、面11bにおける、異種基板11の中心を中心とし、異種基板11の半径(75mm)から2mmを引いた長さを半径とする円に接触する。
実施例2では、第1の窒化物半導体層13及び第2の窒化物半導体層15を構成するアンドープのGaN結晶膜の成長時間を17分間とし、その他の工程及びその条件を上記の実施例1と同じものにした。
(窒化物半導体テンプレートの評価)
上記の工程により得られた10枚の窒化物半導体テンプレート10に対して、膜厚測定装置を用いた膜厚測定、反り量の測定、X線回折装置を用いたX線ロッキングカーブ測定、及び光学顕微鏡を用いた表面観察を実施した。これらの結果を次の表2に示す。
Figure JPOXMLDOC01-appb-T000002
なお、いずれの窒化物半導体テンプレート10においても、第2の窒化物半導体層15は、異種基板11の面11bにおける、異種基板11の中心を中心とし、異種基板11の半径(75mm)から2mmを引いた長さを半径とする円の外側の領域上に形成されていた。
表2に示されるように、実施例2においては、第1の窒化物半導体層13の結晶性が良好であり、反りの小さい窒化物半導体テンプレート10が得られた。
〔実施例3〕
(窒化物半導体テンプレートの製造)
実施例3においては、異種基板11として、直径が50.8mm、厚さが430μmの、片面ミラーのPSSを用いた。PSSのパターンは、直径2.6μm、高さ1.6μmの三角錐のようなコーン型の複数の凸部で構成され、凸部間のスペースは0.4μmである。また、基板ホルダ40として、図9A、9Bに示されるカーボン製の基板ホルダ43を用いた。図9A、9Bはそれぞれ、実施例3に係る基板ホルダ43に保持された異種基板11を示す上面図と側面図である。
基板ホルダ43は、板状の基体43cと、異種基板11の面11bを支持する突起部43aと、異種基板11の側面を支持する複数の突起部43bを有する。突起部43aの上面は基体43cの上面に対して15°傾いており、異種基板11は、基体43cの上面に対して15°傾いた状態で基板ホルダ43に保持される。
異種基板11の面11bを支持する突起部43aは、面11bにおける、異種基板11の中心を中心とし、異種基板11の半径(25.4mm)から12.7mmを引いた長さを半径とする円に接触する。
実施例3では、第1の窒化物半導体層13及び第2の窒化物半導体層15を構成するアンドープのGaN結晶膜の成長時間を13分間とし、その他の工程及びその条件を上記の実施例1と同じものにした。
(窒化物半導体テンプレートの評価)
上記の工程により得られた10枚の窒化物半導体テンプレート10に対して、膜厚測定装置を用いた膜厚測定、反り量の測定、X線回折装置を用いたX線ロッキングカーブ測定、及び光学顕微鏡を用いた表面観察を実施した。これらの結果を次の表3に示す。
Figure JPOXMLDOC01-appb-T000003
なお、いずれの窒化物半導体テンプレート10においても、第2の窒化物半導体層15は、異種基板11の面11bにおける、異種基板11の中心を中心とし、異種基板11の半径(25.4mm)から12.7mmを引いた長さを半径とする円の外側の領域上に形成されていた。
表3に示されるように、実施例3においては、第1の窒化物半導体層13の結晶性が良好であり、反りの小さい窒化物半導体テンプレート10が得られた。
〔比較例1〕
(窒化物半導体テンプレートの製造)
比較例1においては、異種基板11として、直径が100mm、厚さが650μmの、片面ミラーのFSSを用いた。また、基板ホルダ40として、図10A、10Bに示される基板ホルダ60を用いた。図10A、10Bはそれぞれ、比較例1に係る基板ホルダ60に保持された異種基板11を示す上面図と垂直断面図である。
基板ホルダ60は、異種基板11をセットするためのザグリ60aを有する板状の基体60bからなる。異種基板11の面11bの全領域は、ザグリ60aの底面に接触する。比較例1においては、ザグリ60aの深さは0.5mmである。
比較例1では、第1の窒化物半導体層13及び第2の窒化物半導体層15を構成するアンドープのGaN結晶膜の成長時間を10分間とし、その他の工程及びその条件を上記の実施例1と同じものにした。
(窒化物半導体テンプレートの評価)
上記の工程により得られた10枚の窒化物半導体テンプレート10に対して、膜厚測定装置を用いた膜厚測定、反り量の測定、X線回折装置を用いたX線ロッキングカーブ測定、及び光学顕微鏡を用いた表面観察を実施した。これらの結果を次の表4に示す。
表4に示されるように、比較例1に係る窒化物半導体テンプレート10は、第1の窒化物半導体層13の結晶性は良好であったが、反り量(Warp)が大きく、平均値が100μmを超えた。これは、第2の窒化物半導体層15が形成されず、反りを低減できなかったためと考えられる。
〔比較例2〕
(窒化物半導体テンプレートの製造)
比較例2においては、異種基板11として、直径が150mm、厚さが1300μmの、両面ミラーのFSSを用いた。また、基板ホルダ40として、図10A、10Bに示される基板ホルダ60を用いた。比較例2における基板ホルダ60のザグリ60aの深さは1.0mmである。
比較例2では、第1の窒化物半導体層13及び第2の窒化物半導体層15を構成するアンドープのGaN結晶膜の成長時間を12分間とし、その他の工程及びその条件を上記の比較例1と同じものにした。
(窒化物半導体テンプレートの評価)
上記の工程により得られた10枚の窒化物半導体テンプレート10に対して、膜厚測定装置を用いた膜厚測定、反り量の測定、X線回折装置を用いたX線ロッキングカーブ測定、及び光学顕微鏡を用いた表面観察を実施した。これらの結果を次の表5に示す。
Figure JPOXMLDOC01-appb-T000005
表5に示されるように、比較例2に係る窒化物半導体テンプレート10は、第1の窒化物半導体層13の結晶性は良好であったが、反り量(Warp)が大きく、平均値が100μmを超えた。これは、第2の窒化物半導体層15が形成されず、反りを低減できなかったためと考えられる。
〔比較例3〕
(窒化物半導体テンプレートの製造)
比較例3においては、異種基板11として、直径が50.8mm、厚さが430μmの、片面ミラーのPSSを用いた。PSSのパターンは、直径2.6μm、高さ1.6μmの三角錐のようなコーン型の複数の凸部で構成され、凸部間のスペースは0.4μmである。また、基板ホルダ40として、図10A、10Bに示される基板ホルダ60を用いた。比較例3における基板ホルダ60のザグリ60aの深さは0.4mmである。
比較例3では、第1の窒化物半導体層13及び第2の窒化物半導体層15を構成するアンドープのGaN結晶膜の成長時間を8分間とし、その他の工程及びその条件を上記の比較例1と同じものにした。
(窒化物半導体テンプレートの評価)
上記の工程により得られた10枚の窒化物半導体テンプレート10に対して、膜厚測定装置を用いた膜厚測定、反り量の測定、X線回折装置を用いたX線ロッキングカーブ測定、及び光学顕微鏡を用いた表面観察を実施した。これらの結果を次の表6に示す。
Figure JPOXMLDOC01-appb-T000006
表6に示されるように、比較例3に係る窒化物半導体テンプレート10は、第1の窒化物半導体層13の結晶性は良好であったが、反り量(Warp)が大きく、平均値が100μmを超えた。これは、第2の窒化物半導体層15が形成されず、反りを低減できなかったためと考えられる。
〔比較例4〕
(窒化物半導体テンプレートの製造)
比較例4においては、異種基板11として、直径が150mm、厚さが1300μmの、片面ミラーのFSSを用いた。また、実施例2と同様に、基板ホルダ40として、図8A、8Bに示される基板ホルダ42を用いた。
比較例4においては、突起部42aの上面は基体42cの上面に対して32°傾いており、異種基板11は、基体42cの上面に対して32°傾いた状態で基板ホルダ42に保持される。
異種基板11の面11bを支持する突起部42aは、面11bにおける、異種基板11の中心を中心とし、異種基板11の半径(75mm)から2mmを引いた長さを半径とする円に接触する。
比較例4では、上記の実施例2と同じ条件で結晶成長を実施した。
(窒化物半導体テンプレートの評価)
上記の工程により得られた10枚の窒化物半導体テンプレート10に対して、膜厚測定装置を用いた膜厚測定、反り量の測定、X線回折装置を用いたX線ロッキングカーブ測定、及び光学顕微鏡を用いた表面観察を実施した。これらの結果を次の表7に示す。
Figure JPOXMLDOC01-appb-T000007
なお、いずれの窒化物半導体テンプレート10においても、第2の窒化物半導体層15は、異種基板11の面11bにおける、異種基板11の中心を中心とし、異種基板11の半径(75mm)から2mmを引いた長さを半径とする円の外側の領域上に形成されていた。
表7に示されるように、比較例4に係る窒化物半導体テンプレート10は、第1の窒化物半導体層13の結晶性は良好であったが、第1の窒化物半導体層13の厚さの面内ばらつきが大きく、平均値が4.0%を超えた。LED素子等の半導体発光素子の製造に用いられる窒化物半導体層の厚さの面内におけるばらつきは、通常、4.0%以下と規定されるため、比較例4に係る窒化物半導体テンプレート10は、半導体発光素子の製造の用途に適さない。第1の窒化物半導体層13の厚さの面内ばらつきが大きくなった原因は、異種基板11の基体42cの上面に対する傾きが30°を超えていたことにあると考えられる。
以上、本発明の実施形態及び実施例を説明したが、本発明は、上記実施形態及び実施例に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。例えば、窒化物半導体テンプレート10及びエピタキシャルウエハ20は、MOVPE法やMBE法等のHVPE法以外の結晶成長法により製造されてもよい。また、窒化物半導体テンプレート10の製造方法は、熱膨張係数が異なる異種基板上への薄膜成長全般に適用することができ、窒化物半導体テンプレート10と同様の反り低減効果を得ることができる。
また、上記に記載した実施形態及び実施例は特許請求の範囲に係る発明を限定するものではない。また、実施形態及び実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
本発明は、発光素子等の窒化物半導体素子を製造するために用いられる窒化物半導体テンプレートに適用できる。
 10 窒化物半導体テンプレート
 11 異種基板
 12,14        バッファ層
 13 第1の窒化物半導体層
 15 第2の窒化物半導体層
 20 エピタキシャルウエハ
 30 発光素子

Claims (11)

  1.  異種基板と、
     前記異種基板の一方の面上に形成された、窒化物半導体からなる、厚さの面内ばらつき
    が4.0%以下の第1の窒化物半導体層と、
     前記異種基板の他方の面の外周を含む環状領域上に形成された、前記窒化物半導体から
    なる、厚さ1μm以上の第2の窒化物半導体層と、を有する窒化物半導体テンプレート。
  2.  前記異種基板は円形基板を含み、
     前記環状領域が、前記他方の面における、前記異種基板の中心を中心とし、前記異種基板の半径から2mmを引いた長さを半径とする円の外側の領域を含む、請求項1に記載の窒化物半導体テンプレート。
  3.  前記他方の面の前記環状領域に囲まれた領域の形状が、前記異種基板の中心を中心とする円である、請求項1又は2に記載の窒化物半導体テンプレート。
  4.  反り量(Warp)が100μm以下である、請求項1~3のいずれか1項に記載の窒化物半導体テンプレート。
  5.  前記第1の窒化物半導体層と前記第2の窒化物半導体層との厚さの差が5μm以下である、請求項4に記載の窒化物半導体テンプレート。
  6.  前記窒化物半導体がGaNを含む、請求項1~5のいずれか1項に記載の窒化物半導体テンプレート。
  7.  請求項1~6のいずれか1項に記載の窒化物半導体テンプレートと、
     前記半導体テンプレート上に形成された発光層と、を有するエピタキシャルウエハ。
  8.  異種基板の一方の面上に、窒化物半導体からなる、厚さの面内ばらつきが4.0%以下の第1の窒化物半導体層を成長させる工程と、
     前記異種基板の他方の面の外周を含む環状領域上に、前記窒化物半導体からなる、厚さ1μm以上の第2の窒化物半導体層を成長させる工程と、を含む窒化物半導体テンプレートの製造方法。
  9.  前記異種機基板を基板ホルダにその基体の上面に対して0.5°以上、30°以下の角度で傾いた状態で保持させ、前記基板ホルダを面内回転させつつ、前記基板ホルダの基体の上面に対して平行な方向、垂直な方向、又はその両方向から原料ガスを流して、前記第1の窒化物半導体層及び第2の窒化物半導体層を成長させる、請求項8に記載の窒化物半導体テンプレートの製造方法。
  10.  前記異種基板は円形基板、又はオリエンテーションフラットとインデックスフラットの少なくともいずれかを有する円形基板を含み、
     前記環状領域が、前記他方の面における、前記異種基板の中心を中心とし、前記異種基板の半径から2mmを引いた長さを半径とする円の外側の領域を含む、請求項8又は9に記載の半導体テンプレートの製造方法。
  11.  前記他方の面の前記環状領域に囲まれた領域の形状が、前記異種基板の中心を中心とする円である、請求項8~10のいずれか1項に記載の窒化物半導体テンプレートの製造方法。
PCT/JP2016/054540 2015-02-27 2016-02-17 窒化物半導体テンプレート及びその製造方法、並びにエピタキシャルウエハ WO2016136548A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US15/548,069 US10472715B2 (en) 2015-02-27 2016-02-17 Nitride semiconductor template, manufacturing method thereof, and epitaxial wafer
CN201680012474.5A CN107251196B (zh) 2015-02-27 2016-02-17 氮化物半导体模板及其制造方法、以及外延片
JP2017502291A JP6704386B2 (ja) 2015-02-27 2016-02-17 窒化物半導体テンプレート及びその製造方法、並びにエピタキシャルウエハ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015039553 2015-02-27
JP2015-039553 2015-02-27

Publications (1)

Publication Number Publication Date
WO2016136548A1 true WO2016136548A1 (ja) 2016-09-01

Family

ID=56788632

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/054540 WO2016136548A1 (ja) 2015-02-27 2016-02-17 窒化物半導体テンプレート及びその製造方法、並びにエピタキシャルウエハ

Country Status (5)

Country Link
US (1) US10472715B2 (ja)
JP (1) JP6704386B2 (ja)
CN (1) CN107251196B (ja)
TW (1) TW201703118A (ja)
WO (1) WO2016136548A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018117050A1 (ja) * 2016-12-20 2018-06-28 古河機械金属株式会社 Iii族窒化物半導体基板、及び、iii族窒化物半導体基板の製造方法
JP2021082781A (ja) * 2019-11-22 2021-05-27 株式会社サイオクス Iii族窒化物積層基板および半導体発光素子

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6135954B2 (ja) * 2015-10-22 2017-05-31 ウシオ電機株式会社 窒化物半導体発光素子
EP3432369A4 (en) 2017-05-26 2019-08-28 Soko Kagaku Co., Ltd. MODEL, ULTRAVIOLET SEMICONDUCTOR LIGHT EMITTING ELEMENT, AND METHOD FOR PRODUCING THE MODEL
JP6727186B2 (ja) * 2017-12-28 2020-07-22 日機装株式会社 窒化物半導体素子の製造方法
TWI777621B (zh) * 2021-06-17 2022-09-11 錼創顯示科技股份有限公司 磊晶半導體結構與磊晶基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147117A (ja) * 2008-12-17 2010-07-01 Mitsubishi Electric Corp 窒化物半導体装置の製造方法
JP2011066356A (ja) * 2009-09-18 2011-03-31 Samco Inc 薄膜製造装置
WO2011161975A1 (ja) * 2010-06-25 2011-12-29 Dowaエレクトロニクス株式会社 エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法
JP2013021333A (ja) * 2011-07-12 2013-01-31 Samsung Electronics Co Ltd 半導体エピ薄膜の成長方法及びこれを用いた半導体発光素子の製造方法
JP2013062409A (ja) * 2011-09-14 2013-04-04 Toshiba Corp 窒化物半導体積層構造体の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3886341B2 (ja) 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP2003113000A (ja) 2001-10-05 2003-04-18 Hitachi Cable Ltd 半導体エピタキシャルウェハ及びその製造方法
JP4522301B2 (ja) 2005-03-30 2010-08-11 住友電工デバイス・イノベーション株式会社 半導体基板および半導体装置
WO2008012877A1 (fr) 2006-07-26 2008-01-31 Fujitsu Limited DISPOSITIF À SEMI-CONDUCTEURS COMPOSÉ EMPLOYANT UN SUBSTRAT DE SiC ET PROCÉDÉ POUR PRODUIRE CELUI-CI
JP5879225B2 (ja) * 2011-08-22 2016-03-08 住友化学株式会社 窒化物半導体テンプレート及び発光ダイオード
JP6026188B2 (ja) * 2011-09-12 2016-11-16 住友化学株式会社 窒化物半導体結晶の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147117A (ja) * 2008-12-17 2010-07-01 Mitsubishi Electric Corp 窒化物半導体装置の製造方法
JP2011066356A (ja) * 2009-09-18 2011-03-31 Samco Inc 薄膜製造装置
WO2011161975A1 (ja) * 2010-06-25 2011-12-29 Dowaエレクトロニクス株式会社 エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法
JP2013021333A (ja) * 2011-07-12 2013-01-31 Samsung Electronics Co Ltd 半導体エピ薄膜の成長方法及びこれを用いた半導体発光素子の製造方法
JP2013062409A (ja) * 2011-09-14 2013-04-04 Toshiba Corp 窒化物半導体積層構造体の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018117050A1 (ja) * 2016-12-20 2018-06-28 古河機械金属株式会社 Iii族窒化物半導体基板、及び、iii族窒化物半導体基板の製造方法
JP2021082781A (ja) * 2019-11-22 2021-05-27 株式会社サイオクス Iii族窒化物積層基板および半導体発光素子
JP7491683B2 (ja) 2019-11-22 2024-05-28 住友化学株式会社 Iii族窒化物積層基板および半導体発光素子

Also Published As

Publication number Publication date
CN107251196B (zh) 2020-07-31
CN107251196A (zh) 2017-10-13
TW201703118A (zh) 2017-01-16
US10472715B2 (en) 2019-11-12
JP6704386B2 (ja) 2020-06-03
US20180010246A1 (en) 2018-01-11
JPWO2016136548A1 (ja) 2017-12-21

Similar Documents

Publication Publication Date Title
WO2016136548A1 (ja) 窒化物半導体テンプレート及びその製造方法、並びにエピタキシャルウエハ
JP6578570B2 (ja) Iii族窒化物半導体結晶基板の製造方法
JP4462251B2 (ja) Iii−v族窒化物系半導体基板及びiii−v族窒化物系発光素子
JP6031733B2 (ja) GaN結晶の製造方法
JP5879225B2 (ja) 窒化物半導体テンプレート及び発光ダイオード
JP4691911B2 (ja) Iii−v族窒化物系半導体自立基板の製造方法
JP2009167053A (ja) Iii族窒化物結晶の成長方法
JP5830973B2 (ja) GaN自立基板および半導体発光デバイスの製造方法
JP2012036012A (ja) Iii族窒化物結晶の成長方法
JP4915282B2 (ja) Iii族窒化物半導体成長用の下地基板およびiii族窒化物半導体の成長方法
JP2006290697A (ja) 窒化物半導体基板及びその製造方法
JP6404655B2 (ja) AlNテンプレート基板およびその製造方法
JP5446945B2 (ja) 窒化物半導体単結晶及び窒化物半導体基板の製造方法
JP5045955B2 (ja) Iii族窒化物半導体自立基板
JP5120285B2 (ja) Iii−v族窒化物系半導体自立基板の製造方法
JP4888377B2 (ja) 窒化物半導体自立基板
JP6405767B2 (ja) 窒化ガリウム基板
JP6250368B2 (ja) 自立基板の製造方法および自立基板
JP4612403B2 (ja) Iii族窒化物半導体自立基板の製造方法
JP2012006830A (ja) Iii族窒化物半導体成長用の下地基板およびiii族窒化物半導体の成長方法
US20230399770A1 (en) Group iii nitride crystal, group iii nitride semiconductor, group iii nitride substrate, and method for producing group iii nitride crystal
JP2006232571A (ja) 窒化ガリウム単結晶基板の製造方法
JP6342703B2 (ja) 自立基板の製造方法及び自立基板
JP5182396B2 (ja) 窒化物半導体自立基板及び発光装置
JP2013199412A (ja) Iii族窒化物半導体結晶の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16755295

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017502291

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15548069

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16755295

Country of ref document: EP

Kind code of ref document: A1