WO2016121004A1

WO2016121004A1 - ストレージ装置

Info

Publication number: WO2016121004A1
Application number: PCT/JP2015/052224
Authority: WO
Inventors: 裕也三由; 真高山
Original assignee: 株式会社日立製作所
Priority date: 2015-01-27
Filing date: 2015-01-27
Publication date: 2016-08-04

Abstract

　本発明の一観点に係るストレージ装置は、複数のコントローラと複数の記憶デバイスを有する。また各コントローラは、キャッシュメモリと、複数の記憶デバイスに接続されるバックエンドパスを有する。ホストからライトデータを受領すると、コントローラは自身のキャッシュメモリと別のコントローラのキャッシュメモリにライトデータを格納する。コントローラは、各コントローラのバックエンドパスの利用率の予測を行い、予測結果に基づいて、コントローラのキャッシュメモリに格納されたライトデータのデステージを行うコントローラを決定する。

Description

ストレージ装置

　本発明は、ストレージ装置に関する。

　現代のストレージ装置は、高性能化・高可用化を目的として、複数のプロセッサを搭載するものが多い。たとえば特許文献１には、複数のドライブと、複数のプロセッサを搭載するコントローラを複数設けたストレージ装置が開示されている。

　特許文献１に開示のストレージ装置では、各コントローラは複数ドライブに接続されるバックエンドパス（バックエンドループ）を有する。当該ストレージ装置は複数ドライブの記憶領域から複数の論理ユニット（ＬＵ）を定義し、ＬＵ毎に、複数のコントローラのうちいずれか１つのコントローラ（またはＭＰＵ）が当該ＬＵに係る処理を担当するように定められている。ＬＵに係る処理を担当する権利は、オーナ権と呼ばれる。特許文献１に開示のストレージ装置では、オーナ権は適宜変更可能で、あるＬＵのオーナ権を別のコントローラ・ＭＰＵに移してもよい。

米国特許出願公開第２００５／０２１０１８８号明細書

　特許文献１に開示の技術では、オーナ権が適宜変更可能であるので、各コントローラの負荷状況に応じてオーナ権を適宜変更することで、コントローラのＭＰＵの負荷分散が可能である。しかしながら、バックエンドパスが性能上のボトルネックになっている場合には、オーナ権変更によるＭＰＵの負荷分散を行っても、性能が上がらない。

　本発明の目的の１つは、バックエンドパスの負荷分散を可能にすることにある。

　上記課題を解決するために、本発明の一実施形態に係るストレージ装置は、複数のコントローラと複数の記憶デバイスを有する。また各コントローラは、キャッシュと、複数の記憶デバイスに接続されるバックエンドパスを有する。

　コントローラは、ホスト計算機からのライトデータを、複数のコントローラの有するキャッシュに格納する。また複数のコントローラのバックエンドパスの利用率の予測を行い、予測結果に基づいて、ライトデータを記憶デバイスにデステージするコントローラを決定する。

　本発明の一実施形態に係るストレージ装置では、バックエンドパスの負荷分散を適切に行うことができる。

本実施形態に係るストレージ装置の構成図である。オーナ情報の例を示す図である。制御領域とキャッシュの説明図である。キャッシュ管理情報の例を示す図である。タスクキューの説明図である。スケジュールプログラムのフローチャート（１）である。スケジュールプログラムのフローチャート（２）である。スケジュールプログラムのフローチャート（３）である。

　以下、図面を参照して、本実施形態に係るストレージシステム（ストレージ装置）を説明する。なお、本発明は、以下に説明する実施形態に限定されるものではない。

　図１は、本実施例に係るストレージ装置１の構成及びストレージ装置１が適用される計算機システムの構成を示す。計算機システムは、ストレージ装置１、ホスト２、管理端末６から構成される。ストレージ装置１は、ＳＡＮ（Ｓｔｏｒａｇｅ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）４を介してホスト２と接続されるとともに、ＬＡＮ５を介して管理端末６と接続される。

　ストレージ装置１は、ストレージコントローラ（以下、「コントローラ」と略記）１１ａ、１１ｂ、そして複数のドライブ１２１を有するエンクロージャ１２から構成される。コントローラ１１ａ、１１ｂのハードウェア構成は同一である。以下で、コントローラ１１ａ、１１ｂ内の構成物について説明する際、コントローラ１１ａ内の構成物またはコントローラ１１ｂ内の構成物のいずれかを特定する際には、参照番号に添字“ａ”または“ｂ”を付すが、コントローラ１１ａ及び１１ｂ内の両方の構成物に共通の事項を説明する際には、添字を付さない参照番号を用いる。また、コントローラ１１ａまたは１１ｂを特定する際にも、コントローラ１１ａまたは１１ｂのいずれかを特定する際には、「コントローラ１１ａ」または「コントローラ１１ｂ」と表記する。逆にコントローラ１１ａ及び１１ｂの両方について言及する場合には、添字“ａ”、“ｂ”を付さず、「コントローラ１１」と表記する。

　ストレージコントローラ１１ａ、１１ｂはそれぞれ、当該ストレージ装置１の制御を行うためのＭＰＵ１１１、メモリ１１６、ＳＡＮ４と接続するためのフロントエンドインタフェース（ＦＥ　Ｉ／Ｆ）１１３、ドライブ１２１を接続するためのバックエンドインタフェース（ＢＥ　Ｉ／Ｆ）１１４、ＩＦ－ＣＴＬ１１５、ＬＡＮ５に接続するためのＮＩＣ（Ｎｅｔｗｏｒｋ　Ｉｎｔｅｒｆａｃｅ　Ｃｏｎｔｒｏｌｌｅｒ）１１７を有する。なお、ストレージ装置１の有するストレージコントローラ（図１ではコントローラ１１ａまたは１１ｂの２つ）の数は、図１に記載の数に限定されるものではない。コントローラ１１が３つ以上存在する構成であっても、あるいは１つだけ存在する構成であってもよい。また、以下では、ストレージコントローラ１１ａのことを、「コントローラ＃０」または「ＣＴＬ＃０」と表記することもある。そしてストレージコントローラ１１ｂのことを、「コントローラ＃１」または「ＣＴＬ＃１」と表記することもある。

　ＭＰＵ１１１は、メモリ１１６に格納されているプログラムを実行することで、ストレージ装置１の制御を行うためのプロセッサである。メモリ１１６は、ＭＰＵ１１１で実行されるプログラムや、ストレージ装置１の制御に必要な管理情報等を格納するための、制御情報格納領域（以下、制御領域と略す）と、ホスト２からのライトデータやドライブ１２から読み出したデータを一時的に格納するためのキャッシュ領域（以下、「キャッシュ」と呼ぶこともある）とを有する。メモリ１１６には一例として、ＤＲＡＭのような揮発性メモリが用いられる。コントローラ１１は、停電等の障害が発生してもメモリ１１６上のデータが消失しないように、バッテリ等の補助電源により、停電時にメモリ１１６のデータを保持できるような手段を備えていてもよい。またメモリ１１６に、フラッシュメモリ等の不揮発性記憶媒体が用いられていてもよい。

　ＦＥ　Ｉ／Ｆ１１３はＳＡＮ４を介してホスト２とのデータ送受信を行うためのインタフェースで、一例としてＤＭＡ（Ｄｉｒｅｃｔ　Ｍｅｍｏｒｙ　Ａｃｃｅｓｓ）コントローラ（非図示）を備え、ＭＰＵ１１１からの指示に基づき、ホスト２からのライトデータをキャッシュ１１２に送信する、あるいはキャッシュ１１２内のデータをホスト２に送信する処理を行う機能を持つ。ＢＥ　Ｉ／Ｆ１１４はドライブ１２１とのデータ送受信を行うためのインタフェースで、ＦＥ　Ｉ／Ｆ１１３と同様にＤＭＡコントローラを備え、ＭＰＵ１１１からの指示に基づき、キャッシュ１１２内のデータをドライブ１２１に送信する、あるいはドライブ１２１のデータをキャッシュ１１２に送信する機能を持つ。

　ＩＦ－ＣＴＬ１１５は、ＭＰＵ１１１、メモリ１１６、ＦＥ　Ｉ／Ｆ１１３、ＢＥ　Ｉ／Ｆ１１４を相互接続するためのコンポーネントである。また、ストレージコントローラ１１ａのＩＦ－ＣＴＬ１１５ａと、ストレージコントローラ１１ｂのＩＦ－ＣＴＬ１１５ｂとは、通信路１１８を介して相互接続されている。これにより、コントローラ１１ａ、１１ｂ間でデータや制御情報を相互に転送できる。また、コントローラ１１はＮＩＣ１１７を有し、管理端末６との通信を可能としている。

　ドライブ１２１はストレージ装置１に複数搭載され、主にホスト２からのライトデータを最終的に格納するための記憶デバイスである。ドライブ１２１にはＨＤＤ（Ｈａｒｄ　Ｄｉｓｋ　Ｄｒｉｖｅ）等の磁気ディスクが用いられる。ただしＳＳＤ（Ｓｏｌｉｄ　Ｓｔａｔｅ　Ｄｒｉｖｅ）等の、ＨＤＤ以外の記憶デバイスが用いられてもよい。

　各ドライブ１２１は少なくとも、２つのインタフェース（非図示）を有する。１つ目のインタフェースは、ドライブ１２１をコントローラ１１ａのＢＥ　Ｉ／Ｆ１１４ａに接続するためのものである。もう１つのインタフェースは、ドライブ１２１をコントローラ１１ｂのＢＥ　Ｉ／Ｆ１１４ｂに接続するためのものである。この２つのインタフェースにより、ドライブ１２１はコントローラ１１ａとコントローラ１１ｂの両方に接続される。またコントローラ１１ａとコントローラ１１ｂはいずれも、各ドライブ１２１にアクセス可能な状態にされている。なお、以下では、ＢＥ　Ｉ／Ｆ１１４とドライブ間の経路のことを、「バックエンドパス」と呼ぶ。

　ホスト２は、一例として業務システムの中核をなすサーバコンピュータであり、プロセッサやメモリ、ＳＡＮ４に接続するためのホストバスアダプタ、ローカル入出力デバイス等のハードウェア資源を備え、デバイスドライバやオペレーティングシステム（ＯＳ）、アプリケーションプログラムなどのソフトウェア資源を備えている。図１では、ホスト２は１台のみ記載されているが、実際には複数のホスト２が計算機システム上に存在し、複数のホスト２がストレージ装置１にアクセスする構成もあり得る。

　管理端末６は、ストレージ装置１の管理操作を行うための端末で、プロセッサやメモリ、ＬＡＮ５に接続するためのネットワークインタフェース、キーボードやディスプレイ等のローカル入出力デバイスを備える。また管理端末６は、ストレージ装置１の管理操作用のソフトウェア（管理ソフト）を備え、この管理ソフトを実行することによりストレージ装置１の管理操作を行う。管理操作とは具体的には、ホスト２等に提供するボリュームを定義する操作であり、この操作はストレージ装置１の管理者が、管理端末６のローカル入出力デバイスを用いて行う。

　ＳＡＮ４は、ホスト２がストレージ装置１内の記憶領域（ボリューム）のデータをアクセス（読み書き）する際に、アクセス要求やアクセス要求に伴うリードデータ・ライトデータを伝送するために用いられるネットワークである。本実施例に係る計算機システムでは、ＳＡＮ４を構成するデータ伝送媒体としてファイバチャネル（ＦｉｂｒｅＣｈａｎｎｅｌ）を用いている。ただし、イーサネット（Ｅｔｈｅｒｎｅｔ）等、その他の伝送媒体が用いられてもよい。ＬＡＮ５は、管理端末６がストレージ装置１と通信を行う際に用いられる伝送路である。この伝送路の伝送媒体としてはたとえばイーサネットが用いられる。

　続いて、ストレージ装置１内に作成されるボリュームと、ボリュームを管理するためにストレージ装置１内で用いられる管理情報について説明する。

　本実施例に係るストレージ装置１は、複数のドライブ１２１の中の１以上のドライブ１２１の記憶領域から論理ボリュームを形成する。ホスト２に対しては、ドライブ１２１ではなくこの論理ボリュームを提供する。以下では、説明が冗長になることを防ぐため、ストレージ装置１で形成された各論理ボリュームが、１つのドライブ１２１の記憶領域のみを用いて形成されている構成について説明する。

　ストレージ装置１は各ドライブ１２１に、ストレージ装置１内で一意な識別番号を付して管理している。この識別番号は、ドライブ番号（ドライブ＃と表記されることもある）と呼ばれる。またストレージ装置１は、形成された論理ボリュームにもストレージ装置１内で一意な識別番号を付して管理している。この番号は論理ユニット番号（ＬＵＮと表記されることもある。ＬＵＮはＬｏｇｉｃａｌ　Ｕｎｉｔ　Ｎｕｍｂｅｒの略である）と呼ばれる。以下では、「ＬＵＮ＃ｘ」（ｘは０以上の整数値である）と表記されている場合、ＬＵＮがｘ番の論理ボリュームのことを意味することとする。また「ドライブ＃ｙ」（ｙは０以上の整数値である）と表記されている場合、ドライブ番号がｙ番のドライブ１２１のことを意味することとする。

　本実施例に係るストレージ装置１では、ホスト２から到来する各論理ボリュームに対するアクセス要求を処理するコントローラ１１は、いずれか一方のコントローラに決められている。ある論理ボリュームに対するアクセス要求を処理するコントローラ１１のことを、「オーナコントローラ」あるいは「オーナ」と呼ぶ。ただし、ホスト２が論理ボリュームにアクセスする際、コントローラ１１ａのＦＥ　Ｉ／Ｆ１１３ａとコントローラ１１ｂのＦＥ　Ｉ／Ｆ１１３ｂのいずれに対してアクセス要求を発行してもよい。

　ストレージ装置１は、ドライブ１２１と論理ボリュームの関係を管理するための管理情報を、メモリ１１６に格納している。この管理情報をオーナ情報Ｔ２００と呼ぶ。図２にオーナ情報Ｔ２００の構成例を示す。オーナ情報Ｔ２００は、ＬＵＮ（Ｔ２０１）、ドライブ＃（Ｔ２０２）、オーナ（Ｔ２０３）のカラムを有するテーブルである。各行は、ＬＵＮ（Ｔ２０１）で特定される論理ボリュームが、ドライブ＃（Ｔ２０２）の記憶領域を用いて形成されているものであることを表している。またオーナ（Ｔ２０３）には、ＬＵＮ（Ｔ２０１）で特定される論理ボリュームのオーナについての情報が格納されている。本実施例では、ＬＵＮ（Ｔ２０１）がｘ（ｘは０以上の整数値である）の行の、オーナ（Ｔ２０３）の値が０の時、ＬＵＮ＃ｘのオーナがコントローラ１１ａであることを表し、またオーナ（Ｔ２０３）の値が１の時、ＬＵＮ＃ｘのオーナがコントローラ１１ｂであることを表す。

　ストレージ装置１の管理者（ユーザ）がたとえば管理端末６を用いて、論理ボリュームを定義すると、論理ボリュームのＬＵＮ、ドライブ番号、オーナに関する情報が、オーナ情報Ｔ２００のＬＵＮ（Ｔ２０１）、ドライブ＃（Ｔ２０２）、オーナ（Ｔ２０３）に格納される。論理ボリュームの形成に用いられるドライブ１２１や論理ボリュームのオーナは、ユーザが自由に設定可能である。またオーナは、後から変更することも可能である。またストレージ装置１が自律的にオーナを変更することもある。たとえばＭＰＵ１１１ａの負荷がＭＰＵ１１１ｂよりも高くなったとき、ストレージ装置１は自律的にＭＰＵ１１１ａがオーナである一部の論理ボリュームについて、ＭＰＵ１１１ｂをオーナにするように変更してもよい。これにより、各コントローラ１１のＭＰＵ１１１の負荷を平滑化できる。

　ホスト２がＬＵＮ＃ｘに対するアクセス要求（コマンド）を、ＬＵＮ＃ｘのオーナでないコントローラ１１に対して発行した時、そのコントローラ１１は通信路１１８を介して、受領したコマンドをＬＵＮ＃ｘのオーナであるオーナコントローラに転送する。そしてオーナコントローラが、コマンドで指定されている処理を行う。これは公知の処理であるため、以下では説明を行わない。以下では特に断りのない限り、ホスト２がＬＵＮ＃ｘのオーナであるコントローラ１１に、アクセス要求を発行する場合の例を説明する。

　図３は、メモリ１１６に格納されている主なプログラム、制御領域に格納される管理情報、そしてキャッシュに格納されるデータの種類を表したものである。メモリ１１６には以下で説明する情報やプログラム以外のものも格納されるが、以下では本実施例に関係のある事項を中心に説明する。まず図３の説明の前に、本実施例に係るストレージ装置１がホスト２からライト要求を受領した時に、ストレージ装置１が実行する処理の概要を説明する。

　ホスト２がＦＥ　Ｉ／Ｆ１１３に対してライト要求（ライトコマンド）を発行すると、コントローラ１１は、ライトデータをキャッシュに格納する。この処理はＭＰＵ１１１がフロントエンドプログラム１５１を実行することで行われる。

　たとえばＦＥ　Ｉ／Ｆ１１３ａに対してライトコマンド及びライトデータが送信された場合、コントローラ１１ａはメモリ１１６ａにライトデータを格納するとともに、コントローラ１１ｂにライトデータの複製を送信する。ライトデータの複製を受信したコントローラ１１ｂは、ライトデータの複製をメモリ１１６ｂに格納する。結果、ライトデータはメモリ１１６ａとメモリ１１６ｂの両方に格納される。これは可用性を確保するため（コントローラ１１ａのキャッシュに格納したライトデータが障害などの理由で消失した場合でも、コントローラ１１ｂのキャッシュにライトデータが保存されているようにする）に行われる。本実施例に係るストレージ装置１は、いわゆるライトバック方式を採用している。ライトデータがメモリ１１６に格納された時点で、コントローラ１１ａはホスト２に、ライト処理が完了した旨を応答する。この時点ではライトデータは、ドライブ１２１に格納（反映）されていない。しばらく後に、コントローラ１１はライトデータをドライブ１２１に格納する。キャッシュに格納されたライトデータをドライブ１２１に格納する処理のことを「デステージ」と呼ぶ。デステージは、ＭＰＵ１１１がデステージプログラム１５２を実行することで行われる。

　本明細書では、キャッシュに格納されたデータのうち、ドライブ１２１に反映されていないデータのことを、「ダーティデータ」と呼ぶ。一方キャッシュに格納されたデータのうち、ドライブ１２１に反映されているデータのことを、「クリーンデータ」と呼ぶ。

　キャッシュ内の領域について、図３を用いて説明する。コントローラ１１ａは、メモリ１１６ａのアドレス０～（ｙｙｙｙｙｙｙｙ－１）の区間の領域を、コントローラ１１ａがオーナである論理ボリュームに対してホスト２が書き込んだデータを格納するために用いる。本実施例ではこの領域を、ＣＴＬ＃０データ領域と呼ぶ。先にも述べたが、ＣＴＬ＃０データ領域に格納したデータは、コントローラ１１ｂのメモリ１１６ｂにも格納される。この時コントローラ１１ａはコントローラ１１ｂに、メモリ１１６ａのアドレスＡ（０≦Ａ≦ｙｙｙｙｙｙｙｙ－１）に格納したデータの複製を、メモリ１１６ｂの同一アドレス（アドレスＡ）に格納させる。メモリ１１６ｂのアドレス０～（ｙｙｙｙｙｙｙｙ－１）の区間の領域は、ＣＴＬ＃０ミラー領域と呼ばれる。ＣＴＬ＃０データ領域とＣＴＬ＃０ミラー領域のサイズは、同一である。

　コントローラ１１ｂも、ライトデータをキャッシュに格納する際、同様のことを行う。コントローラ１１ｂは、メモリ１１６ｂのアドレスｙｙｙｙｙｙｙｙから始まる領域を、コントローラ１１ｂがオーナである論理ボリュームに対してホスト２が書き込んだデータを格納するために用いる。本実施例ではこの領域を、ＣＴＬ＃１データ領域と呼ぶ。ＣＴＬ＃０データ領域とＣＴＬ＃１データ領域は同一サイズとする。またコントローラ１１ｂは、ＣＴＬ＃１データ領域に格納したデータを、コントローラ１１ａのメモリ１１６ａにも格納させる。この時コントローラ１１ｂは、メモリ１１６ａのアドレスＢ（ｙｙｙｙｙｙｙｙ≦Ｂ）に格納したデータの複製を、メモリ１１６ａの同一アドレス（アドレスＢ）に格納させる。メモリ１１６ａのこの領域のことは、ＣＴＬ＃１ミラー領域と呼ばれる。ＣＴＬ＃１データ領域とＣＴＬ＃１ミラー領域のサイズは、同一である。

　制御領域には、キャッシュに格納されたデータを管理するための管理情報が格納される。コントローラ１１は、ＣＴＬ#０ダーティキャッシュ管理情報（Ｔ３００－１）、ＣＴＬ#０クリーンキャッシュ管理情報、ＣＴＬ#１ダーティキャッシュ管理情報（Ｔ３００－２）、ＣＴＬ#１クリーンキャッシュ管理情報の、４種類の管理情報を有する。ＣＴＬ#０ダーティキャッシュ管理情報（Ｔ３００－１）は、ＣＴＬ＃０データ領域に格納されたデータのうち、ダーティデータを管理するための情報である。同様に、ＣＴＬ#１ダーティキャッシュ管理情報（Ｔ３００－２）は、ＣＴＬ＃１データ領域に格納されたデータのうち、ダーティデータを管理するための情報である。

　図４に、ＣＴＬ#０ダーティキャッシュ管理情報（Ｔ３００－１）とＣＴＬ#１ダーティキャッシュ管理情報（Ｔ３００－２）の例を示す。ＣＴＬ#０ダーティキャッシュ管理情報（Ｔ３００－１）とＣＴＬ#１ダーティキャッシュ管理情報（Ｔ３００－２）はいずれも、キャッシュアドレス（Ｃａｃｈｅ　Ａｄｄｒ．）Ｔ３０１、ＬＵＮ（Ｔ３０２）、ＬＢＡ（Ｔ３０３）のカラムを有するテーブルである。これらの各行は、ＬＵＮ（Ｔ３０２）、ＬＢＡ（Ｔ３０３）で特定される論理ボリューム上の領域のデータが、キャッシュアドレスＴ３０１で特定される、メモリ１１６上アドレスに格納（キャッシュ）されていることを表している。ＬＵＮ（Ｔ３０２）、ＬＢＡ（Ｔ３０３）が無効値（ＮＵＬＬ）の行は、当該行のキャッシュアドレス（Ｔ３０１）で特定されるメモリ１１６上のアドレスに、ライトデータ（ダーティデータ）が格納されていないことを意味する。

　なお、メモリ１１６ａの制御領域に格納されるＣＴＬ#０ダーティキャッシュ管理情報（Ｔ３００－１ａ）とＣＴＬ#１ダーティキャッシュ管理情報（Ｔ３００－２ａ）はそれぞれ、ＣＴＬ＃０データ領域に格納されているダーティデータについての情報、ＣＴＬ＃１ミラー領域に格納されているダーティデータについての情報を管理するためのものである。一方、メモリ１１６ｂの制御領域に格納されるＣＴＬ#０ダーティキャッシュ管理情報（Ｔ３００－１ｂ）とＣＴＬ#１ダーティキャッシュ管理情報（Ｔ３００－２ｂ）はそれぞれ、ＣＴＬ＃０ミラー領域に格納されているダーティデータについての情報、ＣＴＬ＃１データ領域に格納されているダーティデータについての情報を管理するためのものである。

　コントローラ１１ａがライトデータをキャッシュに格納する際、ライトデータを格納するためのキャッシュ上の領域のアドレス（仮にこのアドレスをＣとする）を決定し、ライトデータを格納する。それと同時にコントローラ１１ａは、ＣＴＬ#０ダーティキャッシュ管理情報（Ｔ３００－１ａ）の、キャッシュアドレスＴ３０１がＣの行の、ＬＵＮ（Ｔ３０２）、ＬＢＡ（Ｔ３０３）に、ライトデータの格納されるべき論理ボリュームのＬＵＮ及びＬＢＡを格納する（これらの情報は、ホスト２から受領したライトコマンドに含まれている）。

　さらにコントローラ１１ａは、ライトデータと、アドレスＣ（メモリ１１６ａまたは１１６ｂのアドレス）、ライトデータの格納されるべき論理ボリュームのＬＵＮ及びＬＢＡの情報を、コントローラ１１ｂに送信する。コントローラ１１ｂはこれらの情報を受信すると、ライトデータをメモリ１１６のアドレスＣ（ＣＴＬ＃０ミラー領域）に格納する。それと同時にＣＴＬ#０ダーティキャッシュ管理情報（Ｔ３００－１ｂ）のキャッシュアドレスＴ３０１がＣの行の、ＬＵＮ（Ｔ３０２）、ＬＢＡ（Ｔ３０３）に、ライトデータの格納されるべき論理ボリュームのＬＵＮ及びＬＢＡを格納する。

　コントローラ１１ｂがホスト２から受領したライトデータをキャッシュに格納する際も、同様の処理が行われる。コントローラ１１ｂは、ライトデータをＣＴＬ＃１データ領域に格納し、それとともにライトデータの格納位置に関する情報（キャッシュ上のアドレス、ライトデータの格納されるべき論理ボリュームのＬＵＮやＬＢＡ）をＣＴＬ#１ダーティキャッシュ管理情報（Ｔ３００－２ｂ）に格納する。さらにコントローラ１１ｂは、ライトデータとライトデータの格納位置に関する情報を、コントローラ１１ａに送信する。コントローラ１１ａは、ライトデータをＣＴＬ＃１ミラー領域に格納し、ライトデータの格納位置に関する情報をＣＴＬ#１ダーティキャッシュ管理情報（Ｔ３００－２ａ）に格納する。

　ＣＴＬ#０クリーンキャッシュ管理情報、ＣＴＬ#１クリーンキャッシュ管理情報は、クリーンデータを管理するための情報である。これらの構成はＣＴＬ#０ダーティキャッシュ管理情報（Ｔ３００－１）などと同じであるため、管理情報の内容の説明は行わない。

　キャッシュに格納されたライトデータは、しばらく後にデステージされる。たとえばコントローラ１１ａはライトデータをデステージすると、ＣＴＬ#０ダーティキャッシュ管理情報（Ｔ３００－１ａ）に格納されている、デステージしたライトデータに関する情報（キャッシュアドレス（Ｔ３０１），ＬＵＮ（Ｔ３０２），ＬＢＡ（Ｔ３０３））を、ＣＴＬ#０クリーンキャッシュ管理情報に移動する。そしてＣＴＬ#０ダーティキャッシュ管理情報（Ｔ３００－１ａ）に格納されていた情報は削除される（ＬＵＮ（Ｔ３０２）、ＬＢＡ（Ｔ３０３）が無効値（ＮＵＬＬ）に変更される）。

　先にも述べたが、デステージ処理は、ライトデータをホスト２から受領してキャッシュに格納する処理（フロントエンドプログラム１５１によって行われる処理）とは独立して（異なる契機で）行われる。たとえば定期的にデステージプログラム１５２がコントローラ１１（のＭＰＵ１１１）で実行されることで、デステージが行われる。フロントエンドプログラム１５１はライトデータをキャッシュに格納すると、デステージプログラム１５２がデステージ対象のデータを識別できるようにするために、タスク管理情報と呼ばれる情報を作成する。

　タスク管理情報はライトデータを格納するたびに作成される。タスク管理情報４００の例を図５に示す。タスク管理情報４００は、ドライブ＃（４０１）、ＬＢＡ（４０２）、キャッシュアドレス（Ｃａｃｈｅ　Ａｄｄｒ．）４０３の情報が含まれる。キャッシュアドレス４０３には、ライトデータが格納されているキャッシュのアドレスが格納されている。ドライブ＃（４０１）、ＬＢＡ（４０２）には、ライトデータが格納（デステージ）されるべき、ドライブ１２１のドライブ番号とＬＢＡが格納される。

　先に述べたが、フロントエンドプログラム１５１はライトデータをキャッシュに格納した時点で、ＣＴＬ#０ダーティキャッシュ管理情報（Ｔ３００－１ａ）にＬＵＮ（Ｔ３０２），ＬＢＡ（Ｔ３０３）を格納する。さらにこの時フロントエンドプログラム１５１は、オーナ情報Ｔ２００を参照することで、ＣＴＬ#０ダーティキャッシュ管理情報（Ｔ３００－１ａ）に格納した情報のうち、ＬＵＮ（Ｔ３０２）をドライブ＃に変換した情報を生成する。これがタスク管理情報４００になる。

　作成されたタスク管理情報４００は、タスクキュー５００の最後尾に格納される。タスクキュー５００は、ＦＩＦＯ型の記憶領域である。タスクキュー５００に格納されたタスク管理情報４００は、スケジュールプログラム１５３がＭＰＵ１１１で実行されることにより、順次デステージキュー５５０（図４）の終端に移動される。ただしタスクキュー５００は必ずしもＦＩＦＯである必要はない。

　デステージキュー５５０もタスクキュー５００と同様、ＦＩＦＯ型の記憶領域である。デステージプログラム１５２は、デステージキュー５５０の先頭からタスク管理情報４００を１つ（または複数個）取り出し、タスク管理情報４００に基づいて、キャッシュ上のライトデータ（ダーティデータ）のデステージを行う。具体的にはキャッシュアドレス４０３で特定されるキャッシュ上領域のデータを、ドライブ＃（４０１）、ＬＢＡ（４０２）で特定される、ドライブ１２１上領域に書き込む。

　なお、フロントエンドプログラム１５１ａは、ＣＴＬ＃０データ領域に格納されたライトデータについて、タスク管理情報４００を作成する。フロントエンドプログラム１５１ｂは、ＣＴＬ＃１データ領域に格納されたライトデータについて、タスク管理情報４００を作成する。つまりコントローラ１１ａ、１１ｂはそれぞれ原則として、コントローラ１１ａがオーナである論理ボリュームへのライトデータが格納された領域と、コントローラ１１ｂがオーナである論理ボリュームへのライトデータが格納された領域に格納されたデータのデステージを行う。ただし、全てのダーティデータは、コントローラ１１ａのキャッシュとコントローラ１１ｂのキャッシュの両方に格納されているので、コントローラ１１ａ、１１ｂの両方を用いてデステージを行うと、性能向上が期待できる。以下で、図６～図８を用いて、本実施例に係るストレージ装置１で実行されるスケジュールプログラム１５３について説明する。

　スケジュールプログラム１５３は、ＭＰＵ１１１で実行されるプログラムの１つで、タスクキュー５００に所定数以上のタスク管理情報４００が格納された際に実行される。以下では、スケジュールプログラム１５３がＭＰＵ１１１ａで実行される場合について中心に説明するが、ＭＰＵ１１１ｂでも同様の処理が行われる。

　スケジュールプログラム１５３ａは、コントローラ１１ａのみを用いてデステージするか、コントローラ１１ａ、１１ｂの両方を用いてデステージするかを決定するためのプログラムである。この決定を行う目的は、コントローラ１１ａとコントローラ１１ｂの両方のバックエンドパスを効率的に使用し、バックエンドパスの負荷を平準化することにある。そのため、コントローラ１１ａのバックエンドパスの利用率が高くなることが予測される場合、コントローラ１１ａ、１１ｂの両方のバックエンドパスを用いてデステージする。ただし、コントローラ１１ｂのバックエンドパスを用いてデステージを行った結果、コントローラ１１ｂのバックエンドパスの利用率が極端に高くなってしまうと、両方のバックエンドパスを効率的に使用していることにはならない、そのためスケジュールプログラム１５３ａは、コントローラ１１ｂのバックエンドパスの利用率がそれほど高くならないと予測される場合に、コントローラ１１ａ、１１ｂの両方のバックエンドパスを用いて、データをデステージさせる。

　本実施例に係るストレージ装置１は、バックエンドパスの利用率の予測のために、主としてキャッシュに格納されたダーティデータ量についての情報を用いる。ダーティデータは遠からず、バックエンドパスを介してデステージされるデータである。そのためダーティデータ量が多い場合、バックエンドパスの利用率が高くなるという予測が成り立つ。ＣＴＬ＃０データ領域に格納されたダーティデータ（これはコントローラ１１ａがオーナである論理ボリュームに対して書き込まれたライトデータである）の量が少ない場合には、コントローラ１１ａのバックエンドパスの利用率は高くならない（利用率がある閾値を超えない）と予測される。そのためこの場合、スケジュールプログラム１５３ａは、コントローラ１１ａのバックエンドパスのみを用いたデステージを行うことを決定する。逆にダーティデータ量が多い場合には、コントローラ１１ａのバックエンドパスの利用率は高くなる（利用率がある値を超える）と予測される。この場合にはスケジュールプログラム１５３ａは、コントローラ１１ｂのＣＴＬ＃１データ領域に格納されたダーティデータ量を参照することで、コントローラ１１ｂのバックエンドパスの利用率を予測する。コントローラ１１ｂのバックエンドパスの利用率がそれほど高くならない（所定の閾値を超えない）と予測される場合、スケジュールプログラム１５３ａは、コントローラ１１ａ、１１ｂの両方のバックエンドパスを用いたデステージを行うことを決定する。

　図６～図８を用いて、スケジュールプログラム１５３ａの処理の流れを説明する。スケジュールプログラム１５３ａが開始されると、ＭＰＵ１１１ａは最初に、ＣＴＬ＃０データ領域に格納されているダーティデータ量を確認する（Ｓ１０）。ダーティデータ量は、ＣＴＬ#０ダーティキャッシュ管理情報（Ｔ３００－１ａ）について、ＬＵＮ（Ｔ３０２）、ＬＢＡ（Ｔ３０３）が無効値（ＮＵＬＬ）でない行を計数することで算出できる。

　本実施例に係るスケジュールプログラム１５３では一例として、ダーティデータ量を用いてキャッシュ占有率を算出し、キャッシュ占有率に基づいて、これ以降で行われる処理を変える。なお、コントローラ１１ａのキャッシュ占有率は、
　ダーティデータ量÷ＣＴＬ＃０データ領域のサイズ
の計算式を用いて算出される値、つまりＣＴＬ＃０データ領域のサイズに対するダーティデータ量の比率である。またコントローラ１１ｂのキャッシュ占有率は、
　ダーティデータ量÷ＣＴＬ＃１データ領域のサイズ
の計算式を用いて算出される値である。以下で説明する処理では、主にこのキャッシュ占有率を用いた判定が行われる。

　また、別の実施形態として、キャッシュ占有率とバックエンドパスの利用率の関係がおおむね判明している場合には、キャッシュ占有率からバックエンドパスの利用率を予測して、キャッシュ占有率の代わりにバックエンドパスの利用率を用いた判定を行ってもよい。たとえば、経験則などにより、バックエンドパスの利用率がキャッシュ占有率を入力値とする関数Ｆ（ｘ）で表せることが分かっている場合、
バックエンドパスの利用率＝Ｆ（キャッシュ占有率）
の式に従ってバックエンドパスの利用率（の予測値）を算出し、これを用いた判定を行ってもよい。

　キャッシュ占有率が１０％以下の場合には、ＭＰＵ１１１ａは、コントローラ１１ａのみを用いてデステージを行うと決定する（Ｓ５０）。この場合ＭＰＵ１１１ａは、タスクキュー５００に格納されているタスク管理情報４００をコントローラ１１ａのデステージキュー５５０に移動する。キャッシュ占有率が１０％より大きい場合には、さらなる判定を行う。

　キャッシュ占有率が１０％より大きく３０％以下の場合、ＭＰＵ１１１ａは、ＭＰＵ１１１ａの負荷（ビジー率）を確認する（Ｓ２０）。ＭＰＵ１１１ａのビジー率が４０％以下の場合、ＭＰＵ１１１ａは、コントローラ１１ａのみを用いてデステージを行うと決定する（Ｓ５０）。一方Ｓ２０の判定の結果、ＭＰＵ１１１ａのビジー率が４０％より大きい場合、ＭＰＵ１１１ａは、ＣＴＬ＃１データ領域に格納されているダーティデータ量を確認し、Ｓ１０と同様にキャッシュ占有率を算出する（図８　Ｓ３１０）。このダーティデータ量は、ＣＴＬ#１ダーティキャッシュ管理情報（Ｔ３００－２ａ）について、ＬＵＮ（Ｔ３０２）、ＬＢＡ（Ｔ３０３）が無効値（ＮＵＬＬ）でない行を計数することで算出できる。あるいはコントローラ１１ｂからダーティ量を通知してもらうようにしてもよい。

　ＣＴＬ＃１データ領域のキャッシュ占有率が、１０％よりも大きい場合（Ｓ３１０：１０％超）、ＭＰＵ１１１ａは、コントローラ１１ａのみを用いてデステージを行うと決定する（Ｓ３５０）。Ｓ３５０ではＳ５０と同様の処理が行われる。ＣＴＬ＃１データ領域のキャッシュ占有率が１０％以下の場合（Ｓ３１０：１０％以下）、ＭＰＵ１１１ａはコントローラ１１ｂからＭＰＵ１１１ｂのビジー率を通知してもらうことで、ＭＰＵ１１１ｂのビジー率を確認する（Ｓ３２０）。

　ＭＰＵ１１１ｂのビジー率が４０％より大きい場合（Ｓ３２０：４０％超）、ＭＰＵ１１１は、コントローラ１１ａのみを用いてデステージを行うと決定する（Ｓ３５０）。ＭＰＵ１１１ｂのビジー率が４０％以下の場合、ＭＰＵ１１１は、コントローラ１１ａと１１ｂの両方を用いてデステージを行うと決定する（Ｓ３３０）。Ｓ３３０の詳細は後述する。

　なお、ＭＰＵ１１１ｂのビジー率に基づいて判断を変える理由は、以下の通りである。ＭＰＵ１１１ｂの負荷（ビジー率）が高い時に、コントローラ１１ａで行われるべきデステージ処理をコントローラ１１ｂに行わせると、コントローラ１１ｂの負荷が高くなり、コントローラ１１ｂで行われている処理に悪影響を与える可能性があるからである。またコントローラ１１ａと１１ｂの負荷（ＭＰＵ１１１の負荷、あるいはバックエンドパスの負荷）に不均衡が生じると、ストレージ装置１全体の性能も向上しない。そのためスケジュールプログラム１５３は、ＭＰＵ１１１ｂのビジー率が高い場合には、コントローラ１１ａのみを用いてデステージを行うような制御を行う。

　Ｓ１０において、キャッシュ占有率が３０％より大きく５０％以下と判定された場合、ＭＰＵ１１１ａは、ＭＰＵ１１１ａの負荷（ビジー率）を確認する（Ｓ３０）。ＭＰＵ１１１ａのビジー率が４０％以下の場合、ＭＰＵ１１１は、コントローラ１１ａのみを用いてデステージを行うと決定する（Ｓ５０）。ＭＰＵ１１１ａのビジー率が４０％より大きく７０％以下の場合、上で説明したＳ３１０以降の処理（図８）が行われる。

　Ｓ１０においてキャッシュ占有率が５０％より大きいと判定された場合、あるいはＳ３０においてＭＰＵ１１１ａのビジー率が７０％より大きいと判定された場合、Ｓ１１０以降の処理（図７）が実行される。Ｓ１１０ではＭＰＵ１１１ａは、ＣＴＬ＃１データ領域に格納されているダーティデータ量を確認し、Ｓ１０と同様にキャッシュ占有率を算出する。これはＳ３１０と同様の処理である。

　Ｓ１１０の判定で、ＣＴＬ＃１データ領域のキャッシュ占有率が３０％よりも大きい場合、ＭＰＵ１１１ａは、コントローラ１１ａのみを用いてデステージを行うと決定する（Ｓ１５０）。Ｓ１５０ではＳ５０と同様の処理が行われる。

　Ｓ１１０の判定で、ＣＴＬ＃１データ領域のキャッシュ占有率が１０％以下の場合、ＭＰＵ１１１ａはＭＰＵ１１１ｂのビジー率を確認する（Ｓ１６０）。これはＳ３２０と同様の処理である。ここでＭＰＵ１１１ｂのビジー率が７０％より大きい場合、ＭＰＵ１１１ａは、コントローラ１１ａのみを用いてデステージを行うと決定する（Ｓ１５０）。一方ＭＰＵ１１１ｂのビジー率が７０％以下の場合、ＭＰＵ１１１は、コントローラ１１ａと１１ｂの両方を用いてデステージを行うと決定する（Ｓ１７０）。Ｓ１７０ではＳ３３０と同様の処理が行われるが、詳細は後述する。

　Ｓ１１０の判定で、ＣＴＬ＃１データ領域のキャッシュ占有率が１０％より大きく３０％以下の場合、ＭＰＵ１１１ａはＭＰＵ１１１ｂのビジー率を確認する（Ｓ１２０）。これはＳ３２０と同様の処理である。ここでＭＰＵ１１１ｂのビジー率が４０％より大きい場合、ＭＰＵ１１１ａは、コントローラ１１ａのみを用いてデステージを行うと決定する（Ｓ１５０）。一方ＭＰＵ１１１ｂのビジー率が４０％以下の場合、ＭＰＵ１１１は、コントローラ１１ａと１１ｂの両方を用いてデステージを行うと決定する（Ｓ１３０）。Ｓ１３０ではＳ３３０と同様の処理が行われるが、詳細は後述する。

　なお、Ｓ１２０，Ｓ１６０でＭＰＵ１１１ｂのビジー率に基づいて判断を変える理由は、先に説明したとおりである。またＣＴＬ＃１データ領域のキャッシュ占有率が比較的高い場合（１０％より大きく３０％以下）と、低い場合（１０％以下）の場合とで判断を変える理由は、ＣＴＬ＃１データ領域のキャッシュ占有率が比較的高い場合のほうが、コントローラ１１ｂのバックエンドパスの利用率が高くなりやすいためである。そのため、ＣＴＬ＃１データ領域のキャッシュ占有率が比較的高い場合には、低い場合（１０％以下）よりも、コントローラ１１ａと１１ｂの両方を用いてデステージを行える条件を厳しくしている。

　Ｓ３３０（またはＳ１３０、Ｓ１７０）で行われる処理について説明する。Ｓ３３０（またはＳ１３０、Ｓ１７０）が実行される場合、ＭＰＵ１１１ａは、コントローラ１１ａがオーナである論理ボリュームに対して書き込まれたライトデータを、コントローラ１１ａとコントローラ１１ｂの両方のバックエンドパスを用いてデステージする。コントローラ１１ａがオーナである論理ボリュームに対して書き込まれたライトデータは、ＣＴＬ＃０データ領域（及びＣＴＬ＃０ミラー領域）に格納されている。そしてＣＴＬ＃０データ領域に格納されているライトデータについてのタスク管理情報は、コントローラ１１ａのタスクキュー５００ａにのみ格納されている。

　そこでＳ３３０（またはＳ１３０、Ｓ１７０）では、ＭＰＵ１１１ａはタスクキュー５００ａに格納されている複数のタスク管理情報４００のうち、一部をコントローラ１１ａのデステージキュー５５０ａに移動し、残りをコントローラ１１ｂに送信してコントローラ１１ｂのデステージキュー５５０ｂに移動させる。これにより、本来コントローラ１１ａのバックエンドパスを用いて行われるデステージ処理の一部が、コントローラ１１ｂに移されるため、バックエンドパスの負荷分散が実現される。

　デステージキュー５５０ｂ（またはデステージキュー５５０ａ）に移動するタスク管理情報４００の選定方法としては、様々な方法を採択可能である。たとえばタスクキュー５００ａに、複数の２ｎ個（ｎは正整数値）のタスク管理情報４００が格納されていた場合、デステージキュー５５０ａ、５５０ｂに同数（つまりｎ個）のタスク管理情報４００を移動する方法が考えられる。あるいは、ドライブ＃（４０１）が０のタスク管理情報４００と、ドライブ＃（４０１）が１のタスク管理情報４００の、２種類のタスク管理情報が格納されていた場合、ドライブ＃（４０１）が０のタスク管理情報４００はデステージキュー５５０ａに移動し、ドライブ＃（４０１）が１のタスク管理情報４００はデステージキュー５５０ｂに移動するようにしてもよい。

　Ｓ３３０（またはＳ１３０、Ｓ１７０）が実行されることにより、タスクキュー５００ａに格納されている複数のタスク管理情報４００の一部はデステージキュー５５０ｂに移動される。デステージキュー５５０ｂに移動されたタスク管理情報４００は、コントローラ１１ｂのＭＰＵ１１１ｂで実行されるデステージプログラム１５２ｂによって処理される。

　デステージプログラム１５２ｂが、タスクキュー５００ａからデステージキュー５５０ｂに移動されたタスク管理情報４００についての処理を行う場合、タスクキュー５００ｂからデステージキュー５５０ｂに移動されたタスク管理情報４００について処理を行う場合と、特に変わりはない。いずれの場合も、キャッシュアドレス４０３で特定されるキャッシュ上領域に格納されているデータ（ダーティデータ）を、ドライブ＃（４０１）及びＬＢＡ（４０２）で特定される、ドライブ１２１上の領域に書き込む。

　なお、タスクキュー５００ａからデステージキュー５５０ｂに移動されたタスク管理情報４００のキャッシュアドレス４０３には、ＣＴＬ＃０データ領域のアドレスが格納されている。しかしデステージプログラム１５２ｂがデステージを行う場合、ＣＴＬ＃０データ領域のアドレスからデータを読み出すのではなく、メモリ１１６ｂ内のＣＴＬ＃０ミラー領域のアドレス（キャッシュアドレス４０３に格納されているアドレス）からデータを読み出す。ＣＴＬ＃０ミラー領域には、ＣＴＬ＃０データ領域に格納されているライトデータの複製（ミラー）が格納されているので、ＣＴＬ＃０データ領域からデータを取得する必要がないからである。またＣＴＬ＃０ミラー領域とＣＴＬ＃０データ領域の同一アドレスには、同一データが格納されているので、ＣＴＬ＃０ミラー領域のアドレス（キャッシュアドレス４０３に格納されているアドレス）からデータを読み出すことで、ＣＴＬ＃０データ領域に格納されているデータと同じデータを読み出すことができる。

　以上が本実施例に係るストレージ装置における、デステージ処理の説明である。本実施例に係るストレージ装置は、各コントローラはバックエンドパスの負荷（利用率）を予測し、バックエンドパスの負荷が高くなる（所定の閾値より高くなる）と予測される場合、他のコントローラにデステージ処理の負荷を分担させることで性能向上が期待できるかを判定する。具体的には、他のコントローラのバックエンドパスの負荷が低いと予測される場合には、他のコントローラにデステージ処理の負荷を分担させることで性能向上が期待できる。その場合にはコントローラは、本来自身が行うべきであったデステージ処理の一部を、他コントローラに実施させる。

　特に、シーケンシャルアクセスが多い場合などは、ＭＰＵの負荷は高くはないが、バックエンドパスの負荷が高くなることがある。この場合、従来から行われている論理ボリュームのオーナ権の変更だけでは、負荷分散に適切に対処しきれないことがある。本実施例で説明した処理を適用することで、バックエンドパスの負荷をコントローラ間で平滑化でき、性能を向上させることができる。

　以上、実施例を説明してきたが、これは本発明の説明のための例示であって、本発明を上で説明した実施例に限定する趣旨ではない。本発明は、他の種々の形態でも実施可能である。たとえば先に述べたとおり、ストレージ装置１内のコントローラ１１ａ、１１ｂの数は、図１に記載された個数に限定されるものではない。またコントローラ１１ａ、１１ｂ内の構成物、たとえばＭＰＵ１１１、ＦＥ　Ｉ／Ｆ１１３、ＢＥ　Ｉ／Ｆ１１４等の数も、図１に記載された個数に限定されるものではなく、複数のＭＰＵ等が存在する構成であってもよい。また、コントローラ１１内にメモリ１１６を複数個設け、キャッシュと制御領域は異なるメモリに格納するようにしてもよい。

　また、上で説明した実施例中の判定で用いられている１０％以下、５０％超等の値は一例であり、これ以外の値を用いて判定が行われるようにしてもよい。

　また上で説明した判定処理を簡略化してもよい。たとえば上で説明した例では、ＣＴＬ＃０データ領域のキャッシュ占有率が５０％より大きい場合、ＣＴＬ＃１データ領域のキャッシュ占有率が１０％以下か、１０％～３０％かで、それ以降に行われる処理内容が変更されている（Ｓ１２０、またはＳ１６０が実行される）が、ＣＴＬ＃１データ領域のキャッシュ占有率が３０％（あるいはそれ以外の値でも良い）以下であれば、一律Ｓ１２０（またはＳ１６０）の判定を行うようにしてもよい。

　あるいはＳ１２０（またはＳ１６０）の判定を行わず、ＣＴＬ＃１データ領域のキャッシュ占有率にのみ基づいて、コントローラ１１ａ、１１ｂのバックエンドパスを用いたデステージを行うか否か決定してもよい。これは、Ｓ２０（またはＳ３０）の判定についても同様である。つまり、ＣＴＬ＃０データ領域のキャッシュ占有率が１０％～５０％の場合には、ＣＴＬ＃１データ領域のキャッシュ占有率にのみ基づいて、コントローラ１１ａ、１１ｂのバックエンドパスを用いたデステージを行うか否か決定してもよい。またはＳ２０（またはＳ３０）の判定（つまりＭＰＵＭＰＵ１１１ａの負荷に基づいた判定）は行わないが、ＭＰＵ１１１ｂの負荷に基づいた判定（Ｓ３２０）は行うようにしてもよい。

　また、上で説明した実施例では、バックエンドパスの負荷（利用率）の代わりに、キャッシュ占有率を各種判定に用いているが、先に述べたとおり、キャッシュ占有率からバックエンドパスの利用率を計算して、バックエンドパスの利用率が所定の閾値を超過しているか否かの判定を行うようにしてもよい。

　さらにバックエンドパスの利用率を推測可能な情報であれば、キャッシュ占有率以外の情報を用いて判定を行ってもよい。たとえばタスクキュー５００及び／またはデステージキュー５５０の長さを用いてもよい。タスクキュー５００及び／またはデステージキュー５５０の長さが長い場合、バックエンドパスの負荷（利用率）は高くなる傾向がある。そのため、キャッシュ占有率に代えて、タスクキュー５００及び／またはデステージキュー５５０の長さを用いてバックエンドパスの利用率を算出してもよい。またバックエンドパスの利用率を算出せずに、タスクキュー５００及び／またはデステージキュー５５０の長さをそのまま判定に用いてもよい。

　また実施例においてプログラムとして記載されている構成物は、ハードワイヤードロジックなどを用いたハードウェアによって実現してもよい。また実施例中の各プログラムを、ＣＤ－ＲＯＭ、ＤＶＤ等の記憶媒体に格納して提供する形態をとることも可能である。

１:　ストレージ装置、２:　ホスト、４:　ＳＡＮ、５:　ＬＡＮ、６:　管理端末、１１:　ストレージコントローラ、１２:　エンクロージャ、１１１:　ＭＰＵ、１１３:　ＦＥ　Ｉ／Ｆ、１１４:　ＢＥ　Ｉ／Ｆ、１１５:　ＩＦ－ＣＴＬ、１１６:　メモリ、１１７:　ＮＩＣ、１１８:　通信路、１２１:　ドライブ

Claims

　複数の記憶デバイスと、それぞれが前記複数の記憶デバイスを接続するためのバックエンドパスとキャッシュメモリとを有する複数のコントローラを有するストレージ装置において、
　前記コントローラはホスト計算機からライト要求とライトデータを受領すると、前記ライトデータを前記複数のコントローラが有する前記キャッシュメモリに格納し、
　前記コントローラは、前記複数のコントローラの有するバックエンドパスの利用率の予測を行い、前記予測結果に基づいて、前記ライトデータを前記記憶デバイスにデステージするコントローラを決定する、
ことを特徴とする、ストレージ装置。
　前記コントローラは、前記コントローラの有するバックエンドパスの利用率の予測値が第１の閾値より高くなる場合、別の前記コントローラの有するバックエンドパスの利用率を予測し、
　前記別のコントローラの有するバックエンドパスの利用率の予測値が第２の閾値より高くなる場合、前記コントローラのキャッシュメモリに格納されたライトデータのデステージを、前記別のコントローラに行わせない、
ことを特徴とする、請求項１に記載のストレージ装置。
　前記コントローラは、前記別のコントローラの有するバックエンドパスの利用率の予測値が前記第２の閾値以下の場合、前記別のコントローラの有するプロセッサの負荷が所定の閾値より低い場合、前記コントローラのキャッシュメモリに格納されたライトデータのデステージを、前記コントローラと前記別のコントローラのうちいずれかのコントローラに行わせる、
ことを特徴とする、請求項２に記載のストレージ装置。
　前記別のコントローラが、前記コントローラのキャッシュメモリに格納されたライトデータのデステージを行う場合、
　前記別のコントローラは、前記別のコントローラのキャッシュメモリに格納されている前記ライトデータの複製を、前記記憶デバイスに対してデステージする、
ことを特徴とする、請求項３に記載のストレージ装置。
　前記コントローラは、前記コントローラの有するキャッシュメモリに格納された前記ライトデータのキャッシュ占有率に基づいて、前記バックエンドパスの利用率を予測する、
ことを特徴とする、請求項１に記載のストレージ装置。
　前記コントローラは前記ライトデータを前記キャッシュメモリに格納すると、前記ライトデータについてのタスク管理情報を作成して、前記コントローラが有するタスクキューに格納し、
　前記コントローラのキャッシュメモリに格納されたライトデータのデステージを前記コントローラが実行する際、前記コントローラは、前記タスクキューに格納された前記タスク管理情報を、前記コントローラが有するデステージキューに移動する、
ことを特徴とする、請求項３に記載のストレージ装置。
　前記コントローラは、前記コントローラのキャッシュメモリに格納されたライトデータのデステージを前記別のコントローラに行わせる場合、前記タスクキューに格納された前記タスク管理情報を前記別のコントローラが有するデステージキューに移動する、
ことを特徴とする、請求項６に記載のストレージ装置。
　前記コントローラは、前記複数のコントローラの前記タスクキューの長さに基づいて、前記バックエンドパスの利用率を予測する、
ことを特徴とする、請求項６に記載のストレージ装置。
　複数の記憶デバイスと、それぞれが前記複数の記憶デバイスを接続するためのバックエンドパスとキャッシュメモリとを有する複数のコントローラを有するストレージ装置の制御方法であって、
　前記コントローラはホスト計算機からライト要求とライトデータを受領すると、前記ライトデータを前記複数のコントローラが有する前記キャッシュメモリに格納し、
　前記コントローラは、前記複数のコントローラの有するバックエンドパスの利用率の予測を行い、前記予測結果に基づいて、前記ライトデータを前記記憶デバイスにデステージするコントローラを決定する、
ことを特徴とする、ストレージ装置の制御方法。
　前記コントローラは、前記コントローラの有するバックエンドパスの利用率の予測値が第１の閾値より高くなる場合、別の前記コントローラの有するバックエンドパスの利用率を予測し、
　前記別のコントローラの有するバックエンドパスの利用率の予測値が第２の閾値より高くなる場合、前記コントローラのキャッシュメモリに格納されたライトデータのデステージを、前記別のコントローラに行わせない、
ことを特徴とする、請求項９に記載のストレージ装置の制御方法。
　前記コントローラは、前記別のコントローラの有するバックエンドパスの利用率の予測値が前記第２の閾値以下の場合、前記別のコントローラの有するプロセッサの負荷が所定の閾値より低い場合、前記コントローラのキャッシュメモリに格納されたライトデータのデステージを、前記コントローラと前記別のコントローラのうちいずれかのコントローラに行わせる、
ことを特徴とする、請求項１０に記載のストレージ装置の制御方法。
　前記別のコントローラが、前記コントローラのキャッシュメモリに格納されたライトデータのデステージを行う場合、
　前記別のコントローラは、前記別のコントローラのキャッシュメモリに格納されている前記ライトデータの複製を、前記記憶デバイスに対してデステージする、
ことを特徴とする、請求項１１に記載のストレージ装置の制御方法。