WO2015079027A1 - Optoelektronisches bauelement und verfahren zu seiner herstellung - Google Patents

Optoelektronisches bauelement und verfahren zu seiner herstellung Download PDF

Info

Publication number
WO2015079027A1
WO2015079027A1 PCT/EP2014/075967 EP2014075967W WO2015079027A1 WO 2015079027 A1 WO2015079027 A1 WO 2015079027A1 EP 2014075967 W EP2014075967 W EP 2014075967W WO 2015079027 A1 WO2015079027 A1 WO 2015079027A1
Authority
WO
WIPO (PCT)
Prior art keywords
lead frame
trench structure
leadframe
semiconductor chip
optoelectronic
Prior art date
Application number
PCT/EP2014/075967
Other languages
English (en)
French (fr)
Inventor
Andreas Gruendl
Tobias Gebuhr
Markus Pindl
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US15/039,303 priority Critical patent/US9865785B2/en
Priority to JP2016535044A priority patent/JP6259090B2/ja
Priority to CN201480063449.0A priority patent/CN105765743B/zh
Publication of WO2015079027A1 publication Critical patent/WO2015079027A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L15/00—Speech recognition
    • G10L15/22—Procedures used during a speech recognition process, e.g. man-machine dialogue
    • G10L2015/223—Execution procedure of a spoken command
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Definitions

  • the invention relates to an optoelectronic component and to a method for producing an optoelectronic component
  • Optoelectronic components generally comprise one or more optoelectronic semiconductor chips for generating a light radiation as well as a housing for the
  • the optoelectronic semiconductor chips are for example
  • LED chips LED, Light Emitting Diode
  • Radiation conversion can be arranged.
  • a carrier usually serves in a molding of a
  • Lead frame (leadframe).
  • the production of the molding is carried out usually by encapsulation of the lead frame with a plastic, epoxy or silicone in the context of an injection molding, compression molding or compression molding.
  • a housing (package) forming a cavity for receiving the semiconductor chip is formed on the support from the
  • the optoelectronic semiconductor chip is fastened on the surface of the leadframe in the region of the cavity and electrically connected.
  • the production of optoelectronic components is typically carried out in the composite, wherein the individual components in a matrix-like arrangement be processed in parallel to each other.
  • each housing is approached individually and equipped with the associated semiconductor chip.
  • Lead frame occurs, a referencing to the housing material or certain housing parts inevitably leads to an increased tolerance in the assembly process.
  • a leadframe marker located at the outer edge of the common leadframe is used to refer to the assembly processes.
  • Alignment mark must be during the assembly process
  • the method comprises providing a Lead frame, performing an etching step, wherein on the top of the lead frame at least one
  • Trench structure is produced in the lead frame, generating the shaped body by molding the lead frame with a molding material and arranging the optoelectronic
  • Trench structure has extremely precise edges, whose exact position only the small tolerances of
  • Trench structure in the assembly process is an Aligment Modell or alignment mark with clear edges representing optimal alignment of the semiconductor chip on the lead frame
  • Another aspect of the invention provides that the
  • Lead frame is produced, wherein the lead frame in at least a predetermined range by top and
  • Another aspect of the invention provides that the
  • Trench structure for enhancing the contrast to the material of the lead frame with a filling material is filled flat.
  • Lead frame can be set arbitrarily high. This is
  • Another aspect of the invention provides that the
  • Trench structure in the context of the production of the molding with the molding material is filled flat.
  • a filling of the trench structure is realized without additional process steps in an advantageous manner.
  • Another aspect of the invention provides that a
  • Coating is produced on the top of the lead frame, which provides a visual contrast to the material of the
  • Forming ladder frame The coating is removed during the process in the trench structure.
  • a suitably suitable coating on the surface of the leadframe thus enables a fast and reliable detection of the alignment mark edges of the trench structure.
  • the coating can also further Be assigned functions, such as
  • Another aspect of the invention provides that the
  • Trench structure is generated with at least one straight edge, which forms a sharp transition between etched and non-etched areas of the lead frame.
  • the at least one straight edge when aligning the
  • Another aspect of the invention provides that the
  • Trench structure is generated with a covered by the at least one straight edge island area. Further is
  • Trench structure thus extend below the housing, resulting in the encapsulation of the lead frame with the
  • Shaping material a sufficient connection of the trench structure to the housing forming mold cavity.
  • the sealing of the island area takes place via a resting on the surface of the island area sealing surface in the area of .
  • the seal prevents that
  • Another aspect of the invention provides that the
  • Shaped body is produced with a arranged on top of the lead frame housing, which is a cavity for
  • the trench structure is created in the area of the cavity.
  • the arrangement of the trench structure in the immediate vicinity of the mounting position of the semiconductor chip, the alignment of the semiconductor chip is facilitated in the assembly process.
  • a further aspect of the invention provides that at least one edge region of the trench structure is produced in an area outside the cavity. As a result, a connection of the trench structure is produced to form the housing of the device forming mold cavity. Thus, it can be ensured that the trench structure during encapsulation of the
  • Ladder frame is filled with the mold material plan. Furthermore, one aspect of the invention provides an optoelectronic component which has a leadframe, at least one arranged on the top side of the leadframe
  • Semiconductor chip forming moldings comprises.
  • the lead frame on its upper side at least one generated by means of a photolithographic process and as
  • Alignment structure serving trench structure.
  • the position of the optoelectronic semiconductor chip on the lead frame is set very precisely.
  • Leadframe has at least one separation region in which the leadframe in a two-stage
  • the trench structure is in the form of one in the two-stage
  • a further aspect of the invention provides that the housing accommodates an optoelectronic semiconductor chip
  • Trench structure comprises an island region, which forms at least one straight edge with the trench structure.
  • the at least one straight edge is as
  • Another aspect of the invention provides that the
  • Trench structure is filled with the mold material of the molding plan. As a result, the contrast between the trench structure and the trench structure surrounding
  • Figure 1 is a perspective view of a first
  • FIG. 1 is a plan view of the optoelectronic component of Figure 1 with indicated internal structures of
  • Figure 3 is a cross-sectional view through the
  • FIG. 4 shows a leadframe at the beginning of the production process of the optoelectronic component
  • FIG. 6 shows the finished structured leadframe with a trench structure produced on the top side of the leadframe
  • FIG. 7 shows the leadframe from FIG. 6 after removal of the photolithographic masks
  • FIG. 8 shows a shaping tool receiving the structured lead frame
  • FIG. 9 shows the leadframe arranged in the mold at the beginning of the injection molding process
  • FIG. 10 shows the injection-molded arrangement from FIG. 9 at the end of the injection molding process
  • FIG. 11 shows the lead frame overmoulded with molding material with one on top of the leadframe out of the
  • FIG. 12 shows the carrier from FIG. 11 in the assembly process
  • FIG. 13 shows the arrangement from FIG. 12 after the bonding of the semiconductor chip
  • FIG. 14 shows a leadframe arranged in a molding tool for producing an alternative embodiment in which the trench structure is not filled with molding material
  • FIG. 15 shows the finished overmolded leadframe from FIG. 14 during the assembly process with the optoelectronic semiconductor chip
  • FIG. 16 shows an alternative embodiment of the invention
  • FIG. 17 shows the preliminary product from FIG. 15 with a trench filled by means of a material having a particularly high contrast to the leadframe;
  • FIG. 18 shows an alternative design of the leadframe in which the trench structure has a smaller depth.
  • FIG. 19 shows a plan view of a further embodiment of the optoelectronic component with an insulated one
  • FIG. 21 shows a mold produced in the mold of FIG.
  • FIG. 1 shows a perspective view of an optoelectronic component 100 formed according to a first embodiment of the invention, which has a carrier 170, an optoelectronic component mounted on the carrier
  • Semiconductor chip 140 and arranged on the support 170 and the optoelectronic semiconductor chip 140 receiving housing 131 includes.
  • the carrier used is a lead frame 110 embedded in a shaped body 130 formed from a molding material.
  • the housing 131 is present in the present invention
  • the cavity 132 is subdivided into three sections 133, 134, 135 by two web-shaped structures extending transversely to the longitudinal axis of the elliptical housing.
  • the optoelectronic semiconductor chip 140 is in the central portion 134 of the cavity 132 by means of a solder or Klebepellets 141 directly on the surface of the
  • the lead frame 110 is mounted.
  • the lead frame 110 is
  • the semiconductor chip is mounted on a first lead frame portion 111 and by means of a semiconductor chip 140 on the upper side contacting bonding wire 150 with a in the first portion 133 of the cavity 132nd
  • the two-part constructed lead frame 110 is completely covered on its upper side 114 except for the region of the cavity 132 with the molding material 130 forming molding material. Within the cavity 132 are through the
  • the third section 135 of the cavity contains a trench structure 120 produced by etching in the first frame part 111
  • Trench structure 120 has a rectangular cutout which forms an island region 125 engaging in the third cavity section 135.
  • Photolithographic structuring formed edges 121, 123, 124 of the trench structure 120 thereby represent very precise alignment marks, which in the context of the assembly process to a very accurate orientation of the
  • Trench structure 120 in the present embodiment with the mold material of the molded body 130 is filled flat, results in the edges 121, 123, 124 of the trench structure 120, a particularly high contrast between the plan
  • FIG. 1 shows the finished optoelectronic component 100 after it has been singulated.
  • the optoelectronic component 100 typically comprises a casting compound filling the cavity 132, which for reasons of
  • Clarity is not shown here.
  • the inter alia the protection of the semiconductor chip 140 and the bonding wire 150 serving potting compound can in the form of a convex lens be educated.
  • a bundling of the radiation emitted by the optoelectronic semiconductor chip 140 can be achieved.
  • optoelectronic semiconductor chip 140 emitted light can be achieved over a larger area.
  • the optoelectronic component 100 shown in FIG. 1 is typically processed in conjunction with a plurality of analogous optoelectronic components.
  • the individual components by means of connecting webs of the
  • Components formed side surfaces 171, 172 of the carrier 170 recognizable.
  • FIG. 2 shows a top view of the optoelectronic component 100 from FIG. 1 with the support 170 formed from a lead frame 110 which is overmolded with molding material.
  • the support 170 embedded in the molding material of the molded body 130
  • Lead frame 110 is constructed in two parts, wherein the covered with mold material and therefore in the plan view not normally visible areas of the two lead frame parts 111, 112 are shown by dashed lines. As can be seen in FIG. 2, the two are
  • the first leadframe section 111 extends over the second and third cavity sections 134, 135, while the second leadframe section 112 is restricted to the first cavity section 133.
  • Alignment structure for aligning the semiconductor chip 140 Trench structure 120 serving during the assembly process is located on the first lead frame part 111, as is the semiconductor chip 140 itself. Thus, the highest possible accuracy in the alignment of the semiconductor chip 140 with respect to the first lead frame part 111 is achieved.
  • Trench structure has in the following embodiment, a substantially rectangular cutout 125, which gives the trench structure 120 has an approximately O-shaped base.
  • the cutout 125 forms an island region of the first leadframe part 111 projecting into the third cavity section 135, which of three in the
  • the trench structure is 120 in
  • Trench structure 120 to below the housing 131.
  • the same purpose also has the web-shaped structure 137 running parallel to the upper outer edge of the trench structure 120.
  • both lead frame parts each have a plurality of connecting webs 173, via which a connection to adjacent components has been realized during the manufacturing process of the component.
  • These connecting webs 173 were severed when sawing the composite into individual components.
  • FIG. 3 schematically shows a cross section through the optoelectronic component 100 from FIG. 2 along the Cutting plane II.
  • the housing 131 formed as part of the molded body 130 has an upwardly tapering profile.
  • the cavity 132 enclosed by the housing 131 is filled with a potting compound 160 projecting beyond the housing 131.
  • the existing example of silicone potting compound 160 may comprise scattering particles, which allows an approximately uniform light distribution of the light emitted from the semiconductor chip 140 light over the entire outer surface of the potting compound 160.
  • the two-part lead frame 110 has stepped
  • Paragraph structures 115 which improve a mechanical anchoring of the molded body 130 with the lead frame parts 111, 112.
  • the heel structures 115 are preferably produced in a two-step lithographic patterning process in which the trench structure 120 formed on the upper side 113 of the first ladder frame part 111 is simultaneously produced.
  • the lead frame 110 is made in the present embodiment of copper, which depending on the application on a metallic outer coating, such as gold, may have. In principle, any suitable metal or metal alloy is suitable as the material for the lead frame 110 and, if appropriate, for the coating. To increase the throughput, typically a larger number of optoelectronic components are processed together on an output conductor frame.
  • a photolithographic mask 200, 210 is produced on both the top and the bottom side 113, 114 of the unstructured leadframe 110 by deposition of a photosensitive layer as well as exposure and development of the exposed layer.
  • the structuring regions 201, 202, 203, 211, 212, 213 of the leadframe provided for the etching are defined by corresponding opening regions of the two masks 210, 220.
  • the structuring preparation ⁇ che 201, 202, 203 of the upper mask 200 substantially correspond with the respective patterning areas 211, 212, 213 of the lower mask 210.
  • the upper photolithographic mask 200 has an additional opening 204 in the area provided for this purpose.
  • the material of the lead frame in the subsequent etching of the lead frame 110 which preferably takes place simultaneously on the top and bottom 113, 114, the material of the lead frame in the
  • Structuring areas 201, 202, 203, 204, 211, 212, 213 each removed up to half the thickness of the lead frame 110.
  • the lead frame in the areas 201, 202, 204 is completely severed. This process status is shown in FIG. This will be on everyone
  • Separation regions of the lead frame 110 by an offset of the two masks 200, 210 generates step-shaped paragraph structures 115. Since the fourth patterning area 204 of the upper mask has no corresponding structuring area in the lower mask 210, the leadframe 110 in this area was only etched on the upper side, so that the desired trench structure 120 has formed here. After removing the two masks 200, 210 is the
  • 120 includes the grave structure at least one defined, preferably straight edge 121, whose position is determined only by the minimum tolerance of the Lith diffpro ⁇ zesses. This process status is shown in FIG. In a subsequent process step is a
  • Mold material transfer process performed to overmold the structured lead frame 110 in a molding material (mold material).
  • molding material any suitable thermoplastic or thermosetting material can be used as the molding or molding material. It can
  • the etched lead frame 110 is then inserted into a mold 300. As shown in FIG. 8, this includes
  • Forming tool 300 for example, an upper and a lower mold part 310, 320, between which the etched lead frame 110 is positioned.
  • Mold tool part 320 has a preferably plane
  • the mold cavity 315, 318 which is formed in the following embodiment in the form of an oval depression, contains a mold core 311, which has a sealing surface 315 for laying on the
  • Top 313 of the etched lead frame 310 has.
  • the mandrel 311 is crossed by two transverse to the plane of the drawing
  • the mold core 311 lies with its sealing surface 315 directly on the structured leadframe 310, wherein the sealing surface
  • the molding material can be certain sections of the
  • Encapsulate component but leaves at least parts of the arranged on the bottom 114 contact pads 116, 117 uncovered.
  • the exposed surfaces of the pads 116, 117 may be used as external contact elements for electrically coupling the
  • Printed circuit board such as a PCB (Printed Circuit Board
  • the housing 131 is formed in the form of a material Aufschs arranged on the upper side 113 of the lead frame 110 and integrated in the molded body.
  • the trench structure 120 arranged in the region of the cavity 132 is filled up to the upper edge with molding material, so that a sharp transition between the metallic material of the lead frame 110 and the mold material of the trench filling, for example, made of plastic, results at the edge 121 produced photolithographically with high precision.
  • This edge 121 thus provides a precise alignment mark for aligning the semiconductor chip with the leadframe 110.
  • Using a dark molding material results in high optical contrast between the trench 120 and the surface of the unetched leadframe 110, allowing quick and reliable recognition of the mark corresponding optical detection devices allows.
  • assembly process each of the side by side processed components each with a
  • the position of each component is approached individually and the optoelectronic semiconductor chip 140 is placed on the surface of the first lead frame part 111.
  • Lead frame part 111 can be effected by means of an adhesive pellet 141 or by means of a thermoplastic solder. In both cases, the alignment of the semiconductor chip 140 during the attachment process on the basis of at least one edge 121 of the trench structure 120.
  • photolithographically generated trench structures are used, which have no filling.
  • Trench structure can penetrate. This can, as indicated in FIG. 14, take place by arranging the trench structure 120 in a central area of the sealing surface 319 of the mold core 311 of the upper mold part 310.
  • FIG. 15 shows a process status during the
  • the trench structure 120 or the edges 121, 122 of the trench structure 120 produced with high precision in the lithographic process serve as alignment marks for aligning the semiconductor chip 140 on the first leadframe part 111.
  • the lead frame 110 may be provided with a surface coating 119 to increase the contrast between etched and unetched material. Since this coating is shown by way of example, as shown in FIG. 16, by structuring the leadframe 110 in FIG.
  • Embodiment is a copper lead frame with a gold coating before.
  • a good visibility of the alignment structure can also be achieved by filling a trench structure 120 with a material having the highest possible optical contrast with the surface of the leadframe 110. This is particularly favorable if the molding material used for the molding 130 is optically scarcely distinguishable from the surface of the lead frame 110.
  • the filling of the insulated trench structure 120 can take place both before and after the production process of the molded body 130.
  • a corresponding exemplary embodiment is shown in FIG. 17.
  • the trench structure 120 is preferably in a
  • the trench structure 120 is also possible for the trench structure 120 to be in a separate one photolithographic patterning process to produce. This is particularly favorable when dealing with the
  • the trench structure 120 may be one at a time
  • Photolithographic etching process typically arise by undercutting the respective mask. Furthermore, the process time of the separate etching step can be shortened by shorter etching times.
  • FIG. 18 shows a corresponding one
  • Embodiment of the device 100 having a reduced depth trench structure 120 may generally vary. However, trench structures with edges that are as straight as possible, which run parallel to the main axes of the components or the apparatus used to produce the components, can make sense here. In order to compensate for the positional deviation of the etching edges caused by undercut, mirror-symmetrical can be used
  • the geometric center or mirror axis of the respective structure can be determined relatively simply. Since the position of the detected mirror axis is independent of the offset caused by undercutting the structural edges compared to the
  • the alignment of the semiconductor chip takes place on the basis of this mirror axis.
  • One possible embodiment of this variant is the grave structure 120 shown by way of example in FIG. 19 with an isolated island structure 126.
  • the rectangular design is the grave structure 120 shown by way of example in FIG. 19 with an isolated island structure 126.
  • Island structure 126 each has two trench edges 121, 122, 123, which run parallel to the main axes of the component. 124 on.
  • the trench structure 120 can be filled to increase the contrast with the molding material of the molded body 130.
  • a mold 300 may be used which seals the isolated island structure 126 along its entire circumference with respect to the trench structure 120. Such a process situation is shown as a sectional view in FIG.
  • FIG. 21 shows the corresponding carrier 170 during an assembly process in which the
  • optoelectronic semiconductor chip 140 is mounted on the surface of the first lead frame part 111.
  • the semiconductor chip 140 is based on the paired as

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Herstellen eines optoelektronischen Bauelements (100), welches einen in einem Formkörper (130) eingebetteten Leiterrahmen (110) und einen auf einer Oberseite (113) des Leiterrahmens (110) angeordneten optoelektronischen Halbleiterchip (140) umfasst. Dabei wird ein Leiterrahmen (110) bereitgestellt. In einem weiteren Schritt wird ein Ätzschritt durchgeführt, bei dem auf der Oberseite (113) des Leiterrahmens (110) wenigstens eine Grabenstruktur (120) im Leiterrahmen (110) erzeugt wird. Ferner wird ein Formkörper(130) durch Umspritzen des Leiterrahmens (110) mit einem Formmaterial erzeugt. Ferner wird der optoelektronische Halbleiterchip (140) auf der Oberseite (113) des Leiterrahmens (110) angeordnet, wobei die wenigstens eine Grabenstruktur (120) als Ausrichtungsmarke zum Ausrichten des optoelektronischen Halbleiterchips (140) auf dem Leiterrahmen (110) verwendet wird.

Description

Beschreibung
Optoelektronisches Bauelement und Verfahren zu seiner
Herstellung
Die Erfindung betrifft ein optoelektronisches Bauelement und ein Verfahren zum Herstellen eines optoelektronischen
Bauelements . Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2013 224 581.5, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Optoelektronische Bauelemente umfassen in der Regel einen oder mehrere optoelektronische Halbleiterchips zum Erzeugen einer Lichtstrahlung sowie einen als Gehäuse für den
Halbleiterchip dienenden Träger. Bei den optoelektronischen Halbleiterchips handelt es sich beispielsweise um
Leuchtdiodenchips (LED, Light Emitting Diode) , wobei auf den Leuchtdiodenchips je nach Anwendung Konversionselemente zur
Strahlungskonversion angeordnet sein können. Als Träger dient dabei in der Regel ein in einem Formkörper aus einem
Formmaterial (Moldmaterial ) eingebetteter metallischer
Leiterrahmen (Leadframe) . Die Herstellung des Formkörpers erfolgt dabei in der Regel durch Umspritzen des Leiterrahmens mit einem Kunststoff, Epoxidharz oder Silikon im Rahmen eines Spritzguss-, Pressguss- oder Formpressverfahrens. Dabei wird auf dem Träger gleichzeitig ein eine Kavität zur Aufnahme des Halbleiterchips bildendes Gehäuse (Package) aus dem
Formmaterial erzeugt. Bei dem anschließenden Assembly-Prozess wird der optoelektronische Halbleiterchip auf der Oberfläche des Leiterrahmens im Bereich der Kavität befestigt und elektrisch angeschlossen. Die Herstellung optoelektronischer Bauelemente erfolgt dabei typischerweise im Verbund, wobei die einzelnen Bauelemente in einer matrixförmigen Anordnung parallel zueinander prozessiert werden. Beim gemeinsamen Assembly-Prozess wird jedes Gehäuse einzeln angefahren und mit dem zugehörigen Halbleiterchip bestückt. Je nach
Anwendung ist hierbei eine möglichst genaue Ausrichtung des Halbleiterchips notwendig. Hierzu bedarf es möglichst genauer Referenzpunkte. Da bei der Herstellung des Gehäuses mittels eines Spritzpress- oder Spritzgussverfahrens prozessbedingt eine Positionstoleranz zwischen Gehäusematerial und
Leiterrahmen auftritt, führt eine Referenzierung auf das Gehäusematerial bzw. bestimmte Gehäuseteile zwangsläufig zu einer erhöhten Toleranz bei dem Assembly-Prozess. Um dieses Problem zu umgehen, wird zur Referenzierung der Assembly- Prozesse eine am äußeren Rand des gemeinsamen Leiterrahmens angeordnete Leadframe-Markierung verwendet. Diese
Ausrichtungsmarke muss während des Assembly-Prozesses
mehrfach angefahren werden, was zu einer deutlichen
Reduzierung der Prozessgeschwindigkeit führt.
Es ist daher Aufgabe der Erfindung, eine Referenzierung für den Assembly-Prozess bereitzustellen, welche die
Prozessgeschwindigkeit erhöht ohne den Nachteil einer durch Versatz von Leiterrahmen und Gehäuse bedingte
Toleranzerhöhung. Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 gelöst. Ferner wird die Aufgabe durch ein optoelektronisches Bauelement gemäß Anspruch 9 gelöst.
Weitere vorteilhafte Ausführungsformen sind in den abhängigen Ansprüchen angegeben.
Gemäß einem Aspekt der Erfindung wird ein Verfahren zum
Herstellen eines optoelektronischen Bauelements, welches einen in einem Formkörper eingebetteten Leiterrahmen und einen auf einer Oberseite des Leiterrahmens angeordneten optoelektronischen Halbleiterchip umfasst, vorgeschlagen. Das Verfahren umfasst dabei ein Bereitstellen eines Leiterrahmens, ein Durchführen eines Ätzschrittes, bei dem auf der Oberseite des Leiterrahmens wenigstens eine
Grabenstruktur im Leiterrahmen erzeugt wird, ein Erzeugen des Formkörpers durch Umspritzen des Leiterrahmens mit einem Formmaterial und ein Anordnen des optoelektronischen
Halbleiterchips auf der Oberseite des Leiterrahmens, wobei die wenigstens eine Grabenstruktur als Ausrichtmarke zum Ausrichten des optoelektronischen Halbleiterchips auf dem Leiterrahmen verwendet wird. Die mithilfe eines
lithografischen Prozesses im Leiterrahmen erzeugte
Grabenstruktur weist äußerst präzise Kanten auf, deren genaue Position lediglich den geringen Toleranzen des
Lithografieprozesses unterliegt. Somit stellt die
Grabenstruktur im Assembly-Prozess eine Aligmentstruktur bzw. Ausrichtungsmarke mit klaren Kanten dar, welche eine optimale Ausrichtung des Halbleiterchips auf dem Leiterrahmen
ermöglicht. Da die unmittelbar lokal an der Montageposition des jeweiligen Halbleiterchips vorhanden ist, entfällt die Notwendigkeit des wiederholten Anfahrens einer globalen Marke am äußersten Rand des Leiterrahmens. Hierdurch wiederum lässt sich die Geschwindigkeit des Assembly-Prozesses erhöhen und folglich im des Herstellungsverfahren der optoelektronischen Bauteile ein höherer Durchsatz erzielen. Ferner lässt sich mithilfe der genauen Aligmentstrukturen die Anzahl der
Fehljustagen reduzieren.
Ein weiterer Aspekt der Erfindung sieht vor, dass die
Grabenstruktur im Rahmen einer von der Ober- und Unterseite erfolgenden fotolithografischen Strukturierung des
Leiterrahmens erzeugt wird, bei welcher der Leiterrahmen in wenigstens einem vorgegebenen Bereich durch ober- und
unterseitiges Ätzen vollständig durchtrennt wird. Dabei wird der Leiterrahmen zum Erzeugen der Grabenstruktur in einem für die Grabenstruktur vorgesehenen Bereich nur oberseitig geätzt. Durch die Ätzung lediglich auf der Leiterrahmenoberseite wird der Leiterrahmen in diesen Bereich nicht
durchtrennt. Vielmehr wird in vorteilhafter Weise die
gewünschte Grabenstruktur gemeinsam mit der Strukturierung des Leiterrahmens aus einem Ausgangsleiterrahmen erzeugt. Hierdurch können Verfahrensschritte eingespart werden.
Ein weiterer Aspekt der Erfindung sieht vor, dass die
Grabenstruktur zum Verstärken des Kontrastes zum Material des Leiterrahmens mit einem Füllmaterial plan aufgefüllt wird.
Durch Verwendung eines geeigneten Füllmaterials innerhalb der Grabenstruktur kann der optische Kontrast zwischen
Grabenstruktur und dem die Grabenstruktur umgebenden
Leiterrahmen beliebig hoch eingestellt werden. Dies
ermöglicht ein schnelles und sicheres Erkennen der durch die Grabenstruktur bzw. ihre Kanten gebildeten Ausrichtungsmarke mittels entsprechender optischer Erfassungssysteme während des Assemby-Prozesses . Ein weiterer Aspekt der Erfindung sieht vor, dass die
Grabenstruktur im Rahmen der Herstellung des Formkörpers mit dem Formmaterial plan aufgefüllt wird. Hierdurch wird in vorteilhafter Weise ein Auffüllen der Grabenstruktur ohne zusätzliche Verfahrensschritte realisiert.
Ein weiterer Aspekt der Erfindung sieht vor, dass eine
Beschichtung auf der Oberseite des Leiterrahmens erzeugt wird, welche einen optischen Kontrast zum Material des
Leiterrahmens bildet. Dabei wird die Beschichtung während des Prozesses im Bereich der Grabenstruktur entfernt. Eine entsprechend geeignete Beschichtung auf der Oberfläche des Leiterrahmens ermöglicht folglich eine schnelle und sichere Erkennung der als Ausrichtungsmarken dienenden Kanten der Grabenstruktur. Der Beschichtung können ferner weitere Funktionen zugeordnet sein, wie zum Beispiel
Korrosionsschutz .
Ein weiterer Aspekt der Erfindung sieht vor, dass die
Grabenstruktur mit wenigstens einer geraden Kante erzeugt wird, welche einen scharfen Übergang zwischen geätzten und nicht geätzten Bereichen des Leiterrahmens bildet. Dabei wird die wenigstens eine gerade Kante beim Ausrichten des
optoelektronischen Halbleiterchips auf dem Leiterrahmen als Ausrichtungsmarke verwendet. Mithilfe gerader Kanten lassen sich neben bestimmter X-Y-Positionen auch bestimmter
Richtungen bzw. Richtungsachsen vorgeben, was die Ausrichtung des optoelektronischen Halbleiterchips auf dem Leiterrahmen vereinfacht .
Ein weiterer Aspekt der Erfindung sieht vor, dass die
Grabenstruktur mit einem von der wenigstens einen geraden Kante umfassten Inselbereich erzeugt wird. Ferner ist
vorgesehen, dass die Oberfläche des Inselbereichs während der Herstellung des Formkörpers gegenüber der Grabenstruktur abgedichtet wird. Ein in die Grabenstruktur eingreifender bzw. in der Grabenstruktur isoliert angeordneter Inselbereich ermöglicht es, dass ein möglichst großer Teil der Außenkante der Grabenstruktur außerhalb der Kavität verläuft. Da die über die Kavität hinausreichenden Randbereiche der
Grabenstruktur somit unterhalb des Gehäuses verlaufen, ergibt sich die beim Umspritzen des Leiterrahmens mit dem
Formmaterial eine ausreichende Anbindung der Grabenstruktur an die das Gehäuse bildenden Formwerkzeugkavität . Somit kann sichergestellt werden, dass die Grabenstruktur während des Spritzguss-, Spritzpress- oder Formpressverfahrens die vollständig ausgefüllt wird. Die Abdichtung des Inselbereichs erfolgt dabei über eine auf der Oberfläche des Inselbereichs aufliegenden Dichtfläche eines in den Bereich der ,
b
Gehäusekavität eingreifenden Formkerns des oberen
Formwerkzeugteils. Die Abdichtung verhindert, dass das
Formmaterial über die Kante der Grabenstruktur auf die
Oberfläche des Inselbereichs fließt und den als
Ausrichtungsmarke dienenden Übergang zwischen Formmaterial der Grabenstruktur und Metall des Leiterrahmens verzerrt.
Ein weiterer Aspekt der Erfindung sieht vor, dass der
Formkörper mit einem auf der Oberseite des Leiterrahmens angeordneten Gehäuse erzeugt wird, welches eine Kavität zur
Aufnahme des optoelektronischen Halbleiterchips bildet. Dabei wird die Grabenstruktur im Bereich der Kavität erzeugt. Durch die Anordnung der Grabenstruktur in unmittelbarer Nähe der Montageposition des Halbleiterchips wird die Ausrichtung des Halbleiterchips im Assembly-Prozess erleichtert.
Ein weiterer Aspekt der Erfindung sieht vor, dass wenigstens ein Randbereich der Grabenstruktur in einem Bereich außerhalb der Kavität erzeugt wird. Hierdurch wird eine Verbindung der Grabenstruktur zu einer das Gehäuse des Bauelements bildenden Formwerkzeugkavität erzeugt. Somit kann sichergestellt werden, dass die Grabenstruktur beim Umspritzen des
Leiterrahmens mit dem Formmaterial plan aufgefüllt wird. Ferner sieht ein Aspekt der Erfindung ein optoelektronisches Bauelement vor, welches einen Leiterrahmen, wenigstens einen auf der Oberseite des Leiterrahmens angeordneten
optoelektronischen Halbleiterchip zum Erzeugen einer
Lichtstrahlung und einen den Leiterrahmen einbettenden und ein Gehäuse für den wenigstens einen optoelektronischen
Halbleiterchip bildenden Formkörper umfasst. Dabei weist der Leiterrahmen auf seiner Oberseite wenigstens einen mittels eines fotolithografischen Prozesses erzeugte und als
Ausrichtungsstruktur dienende Grabenstruktur auf. Durch die hohe Präzision der fotolithografisch erzeugten Grabenstruktur ist die Position des optoelektronischen Halbleiterchips auf dem Leiterrahmens sehr präzise festgelegt. Ein weiterer Aspekt der Erfindung sieht vor, dass der
Leiterrahmen wenigstens einen Trennbereich aufweist, in welchem der Leiterrahmen in einem zweistufigen
fotolithografischen Strukturierungsprozess durch ober- und unterseitiges Ätzen vollständig durchtrennt wurde. Dabei ist die Grabenstruktur in Form eines in dem zweistufigen
fotografischen Strukturierungsprozess lediglich oberseitig geätzten Strukturierungsbereichs des Leiterrahmens
ausgebildet . Ein weiterer Aspekt der Erfindung sieht vor, dass das Gehäuse eine den optoelektronischen Halbleiterchip aufnehmende
Kavität bildet, wobei die Grabenstruktur im Bereich der
Kavität angeordnet ist. Ein weiterer Aspekt der Erfindung sieht vor, dass die
Grabenstruktur einen Inselbereich umfasst, welcher mit der Grabenstruktur wenigstens eine gerade Kante bildet. Die wenigstens eine gerade Kante ist dabei als
Ausrichtungsstruktur ausgebildet .
Ein weiterer Aspekt der Erfindung sieht vor, dass die
Grabenstruktur mit dem Formmaterial des Formkörpers plan aufgefüllt ist. Hierdurch wird der Kontrast zwischen der Grabenstruktur und dem die Grabenstruktur umgebenden
ungeätzten Leiterrahmen erhöht.
Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der
Ausführungsbeispiele, die im Zusammenhang mit den Zeichnungen näher erläutert werden, wobei Figur 1 eine perspektivische Ansicht einer ersten
Ausführungsform des optoelektronischen Bauelements mit einer in Form einer Grabenstruktur im Leiterrahmen ausgebildeten Ausrichtungsmarke ; Figur 2 eine Draufsicht auf das optoelektronische Bauelement aus Figur 1 mit angedeuteten inneren Strukturen des
Leiterrahmens ;
Figur 3 eine Querschnittsdarstellung durch das
optoelektronische Bauelement aus den Figuren 1 und 2 entlang der Schnittlinie I-I;
Figur 4 ein Leiterrahmen zu Beginn des Herstellungsprozesses des optoelektronischen Bauelements;
Figur 5 der Leiterrahmen aus Figur 4 mit beidseitig
angeordneten fotolithografischen Masken zur Strukturierung des Leiterrahmens; Figur 6 der fertig strukturierte Leiterrahmen mit einer auf der Oberseite des Leiterrahmens erzeugten Grabenstruktur;
Figur 7 der Leiterrahmen aus Figur 6 nach dem Entfernen der fotolithografischen Masken;
Figur 8 ein den strukturierten Leiterrahmen aufnehmendes Formwerkzeug; 9 20-12-2014
Figur 9 der im Formwerkzeug angeordnete Leiterrahmen zu Beginn des Spritzgussprozesses;
Figur 10 die gespritzte Anordnung aus Figur 9 am Ende des Spritzgussprozesses;
Figur 11 der mit Formmaterial umspritzte Leiterrahmen mit einem auf der Oberseite des Leiterrahmens aus dem
Formmaterial gebildeten Gehäuse;
Figur 12 der Träger aus Figur 11 im Assembly-Prozess ;
Figur 13 die Anordnung aus Figur 12 nach dem Bonden des Halbleiterchips ;
Figur 14 ein in einem Formwerkzeug angeordneter Leiterrahmen zur Herstellung einer alternativen Ausführungsform, bei der die Grabenstruktur nicht mit Formmaterial gefüllt wird; Figur 15 der fertig umspritzte Leiterrahmen aus Figur 14 während des Bestückungsprozesses mit dem optoelektronischen Halbleiterchip;
Figur 16 eine alternative Ausführungsform des
Zwischenprodukts, mit einer auf der Oberfläche des
Leiterrahmens angeordneten Beschichtung;
Figur 17 das Vorprodukt aus Figur 15 mit einem mittels eines einen besonders hohen Kontrast zum Leiterrahmen aufweisenden Materials gefüllten Graben;
Figur 18 eine alternative Gestaltung des Leiterrahmens, bei dem die Grabenstruktur eine geringere Tiefe aufweist. Figur 19 eine Draufsicht auf eine weitere Ausführungsform des optoelektronischen Bauelements mit einer eine isolierte
Inselstruktur aufweisenden Grabenstruktur; Figur 20 einen in einem Formwerkzeug angeordneten
Leiterrahmen während des Herstellungsprozesses der
Ausführungsform aus Figur 19; und
Figur 21 ein im Formwerkzeug aus Figur 20 erzeugtes
Zwischenprodukt während des Bestückungsprozesses zeigen .
Die Figur 1 zeigt eine perspektivische Ansicht eines gemäß einer ersten Ausführungsform der Erfindung ausgebildeten optoelektronischen Bauelements 100, welches einen Träger 170, einen auf dem Träger montierten optoelektronischen
Halbleiterchip 140 und einen auf dem Träger 170 angeordneten und den optoelektronischen Halbleiterchip 140 aufnehmenden Gehäuse 131 umfasst. Als Träger dient dabei ein in einem aus einem Formmaterial gebildeten Formkörper 130 eingebetteter Leiterrahmen 110. Das Gehäuse 131 wird im vorliegenden
Beispiel in Form einer ovalen Umrandung ausgebildet, welche eine Kavität 132 zur Aufnahme des optoelektronischen
Halbleiterchips 140 bildet. Die Kavität 132 wird durch zwei quer zur Längsachse des elliptischen Gehäuses verlaufende stegförmige Strukturen in drei Abschnitte 133, 134, 135 unterteilt. Der optoelektronische Halbleiterchip 140 ist im mittleren Abschnitt 134 der Kavität 132 mittels eines Lotes oder Klebepellets 141 direkt auf der Oberfläche des
Rahmenelements 110 montiert. Der Leiterrahmen 110 ist
zweiteilig aufgebaut, wobei der Halbleiterchip auf einem ersten Leiterrahmenteil 111 befestigt ist und mittels eines den Halbleiterchip 140 oberseitig kontaktierenden Bonddrahtes 150 mit einem im ersten Abschnitt 133 der Kavität 132
angeordneten zweiten Leiterrahmenteil 112 elektrisch
angeschlossen. Der zweiteilig aufgebaute Leiterrahmen 110 ist auf seiner Oberseite 114 bis auf den Bereich der Kavität 132 vollständig mit dem das Formkörper 130 bildenden Formmaterial bedeckt. Innerhalb der Kavität 132 sind die durch die
stegförmige Struktur 136 getrennten Abschnitte 133, 134 des Leiterrahmens 110 frei von Formmaterial. Hingegen beinhaltet der dritte Abschnitt 135 der Kavität eine durch Ätzung im ersten Rahmenteil 111 erzeugte Grabenstruktur 120. Die
Grabenstruktur 120 weist einen rechteckförmigen Ausschnitt auf, welcher einen in den dritten Kavitätsabschnitt 135 eingreifenden Inselbereich 125 bildet. Die durch
fotolithografische Strukturierung ausgebildeten Kanten 121, 123, 124 der Grabenstruktur 120 stellen dabei sehr präzise Ausrichtungsmarken dar, welche im Rahmen des Assembly- Prozesses zu einer sehr genauen Ausrichtung des
optoelektronischen Halbleiterchips 140 am Leiterrahmen 110 bzw. am ersten Leiterrahmenteil 111 dienen. Da die
Grabenstruktur 120 im vorliegenden Ausführungsbeispiel mit dem Formmaterial des Formkörpers 130 plan aufgefüllt ist, ergibt sich an den Kanten 121, 123, 124 der Grabenstruktur 120 ein besonders hoher Kontrast zwischen der plan
aufgefüllten Grabenstruktur 120 und dem vom Formmaterial nicht bedeckten Inselbereich 125 des ersten Leiterrahmenteils 111.
Die Figur 1 zeigt das fertig hergestellte optoelektronische Bauteil 100 nach seiner Vereinzelung. Das optoelektronische Bauteil 100 umfasst dabei typischerweise eine die Kavität 132 füllende Vergussmasse, welche aus Gründen der
Übersichtlichkeit hier nicht dargestellt ist. Die u.a. dem Schutz des Halbleiterchips 140 und des Bonddrahts 150 dienende Vergussmasse kann dabei in Form einer konvexen Linse ausgebildet sein. Mithilfe eines transparenten Materials kann eine Bündelung der von dem optoelektronischen Halbleiterchip 140 ausgesendeten Strahlung erzielt werden. Hingegen lässt sich mithilfe opaker Materialien des von dem
optoelektronischen Halbleiterchip 140 emittierten Lichts über eine größere Fläche erreicht werden.
Das in der Figur 1 gezeigte optoelektronische Bauelement 100 wird typischerweise im Verbund mit einer Vielzahl analoger optoelektronischer Bauelemente prozessiert. Dabei können die einzelnen Bauelemente mittels Verbindungsstege des
Leiterrahmens miteinander verbunden sein, welche erst im Zuge der Vereinzelung der Bauelemente durchtrennt werden. In dem in der Figur 1 gezeigten Ausführungsbeispiel sind solche Verbindungsstege 173 in den durch die Vereinzelung der
Bauelemente gebildeten Seitenflächen 171, 172 des Trägers 170 erkennbar .
Die Figur 2 zeigt eine Draufsicht auf das optoelektronische Bauelement 100 aus Figur 1 mit dem aus einem mit Formmaterial umspritzten Leiterrahmen 110 gebildeten Träger 170. Der in das Formmaterial des Formkörpers 130 eingebettete
Leiterrahmen 110 ist zweiteilig aufgebaut, wobei die mit Formmaterial verdeckten und daher in der Draufsicht regulär nicht sichtbaren Bereiche der beiden Leiterrahmenteile 111, 112 mittels gestrichelter Linien dargestellt sind. Wie aus der Figur 2 ersichtlich ist, sind die beiden
Leiterrahmenteile 111, 112 durch den mit Formmaterial des Formkörpers 170 gefüllten Trennbereich 118 elektrisch
voneinander isoliert. Der erste Leiterrahmenabschnitt 111 erstreckt sich über den zweiten und dritten Kavitätsabschnitt 134, 135, während der zweite Leiterrahmenteil 112 auf den ersten Kavitätsabschnitt 133 beschränkt ist. Die als
Ausrichtungsstruktur zum Ausrichten des Halbleiterchips 140 während des Assembly -Prozesses dienende Grabenstruktur 120 befindet sich auf dem ersten Leiterrahmenteil 111, ebenso wie der Halbleiterchip 140 selber. Somit wird eine möglichst hohe Genauigkeit bei der Ausrichtung des Halbleiterchips 140 in Bezug auf den ersten Leiterrahmenteil 111 erzielt.
Die im dritten Kavitätsabschnitt 135 angeordnete
Grabenstruktur weist im folgenden Ausführungsbeispiel einen im Wesentlichen rechteckförmigen Ausschnitt 125 auf, welcher der Grabenstruktur 120 eine annährend O-förmige Grundfläche verleiht. Der Ausschnitt 125 bildet einen in den dritten Kavitätsabschnitt 135 hineinragenden Inselbereich des ersten Leiterrahmenteils 111, welcher von drei im
fotolithografischen Prozess mit hoher Präzision hergestellter Kanten 121, 123, 124 der Grabenstruktur 120 begrenzt wird. Zur Kontraststeigerung ist die Grabenstruktur 120 im
vorliegenden Fall mit dem Formmaterial des Formkörpers 130 plan aufgefüllt. Um eine ausreichende Füllung der
Grabenstruktur 120 sicherzustellen, erstreckt sich die
Grabenstruktur 120 bis unterhalb des Gehäuses 131. Somit wird beim Umspritzen des Leiterrahmens 110 ein ausreichender
Materialfluss in die Grabenstruktur 120 sichergestellt.
Denselben Zweck hat auch die parallel zum oberen Außenrand der Grabenstruktur 120 verlaufende stegförmige Struktur 137.
Wie aus der Figur 2 ferner ersichtlich ist, weisen beide Leiterrahmenteile jeweils mehrere Verbindungsstege 173, über welche während des Herstellungsprozesses des Bauelements eine Verbindung zu benachbarten Bauelementen realisiert wurde. Diese Verbindungsstege 173 wurden beim Zersägen des Verbunds in einzelne Bauteile durchtrennt.
Die Figur 3 zeigt schematisch einen Querschnitt durch das optoelektronische Bauelement 100 aus der Figur 2 entlang der Schnittebene I-I. Deutlich erkennbar in dieser schematischen Darstellung ist die Einbettung des zweiteiligen Leiterrahmens 110 in den aus einem Formmaterial gebildeten Formkörper 130. Das als Teil des Formkörpers 130 ausgebildete Gehäuse 131 weist ein sich nach oben hin verjüngendes Profil auf. Die von dem Gehäuse 131 umschlossene Kavität 132 ist mit einer über das Gehäuse 131 hinausragenden Vergussmasse 160 gefüllt. Die beispielsweise aus Silikon bestehende Vergussmasse 160 kann Streupartikel umfassen, welche eine annähernd gleichmäßige Lichtverteilung des von dem Halbleiterchip 140 emittierten Lichts über die gesamte Außenfläche der Vergussmasse 160 ermöglicht .
Der zweiteilige Leiterrahmen 110 weist stufenförmige
Absatzstrukturen 115 auf, welche eine mechanische Verankerung des Formkörpers 130 mit den Leiterrahmenteilen 111, 112 verbessern. Die Absatzstrukturen 115 werden vorzugsweise in einem zweistufigen lithografischen Strukturierungsprozess erzeugt, bei dem gleichzeitig die auf der Oberseite 113 des ersten Leiterrahmenteils 111 ausgebildete Grabenstruktur 120 erzeugt wird.
In den folgenden Figuren 4 bis 11 wird ein mögliches
Herstellungsverfahren zum Erzeugen des in den Figuren 1 bis 3 gezeigten optoelektronischen Bauelements erläutert. Hierzu wird, wie in der Figur 4 gezeigt ist, zunächst eine als
Ausgangsleiterrahmen 110 dienende metallische Platte
bereitgestellt. Der Leiterrahmen 110 besteht im vorliegenden Ausführungsbeispiel aus Kupfer, welches je nach Anwendung über eine metallische Außenbeschichtung, beispielsweise aus Gold, verfügen kann. Grundsätzlich kommen als Material für den Leiterrahmen 110 und gegebenenfalls für die Beschichtung jedes geeignete Metall bzw. Metalllegierung infrage. Zur Erhöhung des Durchsatzes wird typischerweise eine größere Anzahl optoelektronischer Bauelemente gemeinsam auf einem Ausgangsleiterrahmen prozessiert. Die nebeneinander
angeordneten Bauelemente werden dabei in der Regel erst nach ihrer Herstellung mittels eines Trennprozesses vereinzelt. Aus Gründen der Übersichtlichkeit wird in den Zeichnungen jedoch nur die Prozessierung eines einzelnen
optoelektronischen Bauelements dargestellt. Die Strukturierung des Leiterrahmens 110 erfolgt
typischerweise mittels eines fotolithografischen Verfahrens. Im vorliegenden Fall erfolgt der fotolithografische Prozess zweistufig, d.h. von der Ober- und Unterseite mittels zweier aufeinander abgestimmter Masken. Hierzu wird sowohl auf der Ober- als auch der Unterseite 113, 114 des unstrukturierten Leiterrahmens 110 jeweils eine fotolithografische Maske 200, 210 durch Abscheidung einer fotoempfindlichen Schicht sowie Belichtung und Entwicklung der belichteten Schicht erzeugt. Wie in der Figur 5 gezeigt ist, sind die für die Ätzung vorgesehenen Strukturierungsbereiche 201, 202, 203, 211, 212, 213 des Leiterahmens durch entsprechende Öffnungsbereiche der beiden Masken 210, 220 festgelegt. Die Strukturierungsberei¬ che 201, 202, 203 der oberen Maske 200 korrespondieren im Wesentlichen mit den entsprechenden Strukturierungsbereichen 211, 212, 213 der unteren Maske 210. Zum Erzeugen der
gewünschten Grabenstruktur auf der Oberseite 113 des ersten Leiterrahmenteils 111, weist die obere fotolithografische Maske 200 in dem dafür vorgesehenen Bereich eine zusätzliche Öffnung 204 auf.
Bei der anschließenden Ätzung des Leiterrahmens 110, welche vorzugsweise gleichzeitig auf der Ober- und Unterseite 113, 114 erfolgt, wird das Material des Leiterrahmens in den
Strukturierungsbereichen 201, 202, 203, 204, 211, 212, 213 jeweils bis zur Hälfte der Dicke des Leiterrahmens 110 abgetragen. Dabei wird der Leiterrahmen in den Bereichen 201, 202, 204 vollständig durchtrennt. Dieser Verfahrensstand ist in der Figur 6 gezeigt. Hierdurch wird an jeder
Bauelementposition des gemeinsamen Leiterrahmens jeweils ein einzelner Leiterrahmen 110 herausstrukturiert, welcher durch einen Trennbereich 118 in zwei Teile 111, 112 unterteilt ist. Wie aus der Figur 6 ersichtlich ist, wurden in den
Trennbereichen des Leiterrahmens 110 durch einen Versatz der beiden Masken 200, 210 stufenförmige Absatzstrukturen 115 erzeugt. Da der vierte Strukturierungsbereich 204 der oberen Maske keinen korrespondierenden Strukturierungsbereich in der unteren Maske 210 aufweist, wurde der Leiterrahmen 110 in diesem Bereich lediglich oberseitig geätzt, sodass sich hier die gewünschte Grabenstruktur 120 herausgebildet hat. Nach dem Entfernen der beiden Masken 200, 210 liegt der
zweiteilige Leiterrahmen 110 mit der auf der Oberseite 113 des ersten Leiterrahmenteils 111 ausgebildeten Grabenstruktur 120 vor. Dabei weist die Grabenstruktur 120 wenigstens eine definierte, vorzugsweise gerade Kante 121 auf, deren Position lediglich durch die minimale Toleranz des Lithografiepro¬ zesses bestimmt ist. Dieser Verfahrensstand ist in der Figur 7 dargestellt. In einem nachfolgenden Verfahrensschritt wird ein
Formmaterialtransferprozess (Moldprozess ) durchgeführt, um den strukturierten Leiterrahmen 110 in einem Formmaterial (Moldmaterial ) zu umspritzen. Als Form- bzw. Moldmaterial kann grundsätzlich jedes geeignete thermoplastische oder wärmehärtende Material verwendet werden. Dabei können
verschiedene Techniken verwendet werden, um den Leiterrahmen mit dem Formmaterial zu umspritzen, beispielsweise
Spritzgießen (engl . injection molding), Spritzpressen (engl, transfer molding) oder Formpressen (engl, compression
molding) . Zum Umspritzen des Leiterrahmens 110 mit einem Epoxid,
Silikon oder einem anderen geeigneten Formmaterial wird der geätzte Leiterrahmen 110 anschließend in ein Formwerkzeug 300 eingelegt. Wie in der Figur 8 gezeigt ist, umfasst das
Formwerkzeug 300 beispielsweise einen oberen und einen unteren Formwerkzeugteil 310, 320, zwischen denen der geätzte Leiterrahmen 110 positioniert wird. Der untere
Formwerkzeugteil 320 weist eine vorzugsweise plane
Auflagefläche 321 für den geätzten Leiterrahmen 110 auf.
Hingegen ist in dem oberen Formwerkzeugteil 310 eine
Formwerkzeugkavität 315, 318 zum Formen des
Bauelementgehäuses vorgesehen. Die Formwerkzeugkavität 315, 318, welche im folgenden Ausführungsbeispiel in Form eines ovalen Vertiefung ausgebildet ist, enthält einen Formkern 311, welcher eine Dichtfläche 315 zum Auflegen auf die
Oberseite 313 des geätzten Leiterrahmens 310 aufweist. Der Formkern 311 wird durch zwei quer zur Zeichenebene
verlaufende rillenförmige Formwerkzeugkavitäten 316, 317 in drei Abschnitte unterteilt. Wie in der Figur 9 gezeigt ist, dienen die rillenförmigen Formwerkzeugkavitäten 316, 317 als Zulaufkanäle zum Verfüllen des Trennbereichs 118 und der Grabenstruktur 120. In dieser Verfahrenssituation liegt der Formkern 311 mit seiner Dichtfläche 315 unmittelbar auf dem strukturierten Leiterrahmen 310 auf, wobei die Dichtfläche
315 die Grabenstruktur 120 entlang eines Teils ihres Umfangs abdichtet. Durch Einspritzen des Formmaterials über
entsprechende in den Formwerkzeugteilen 310, 320 ausgebildete Kanäle (hier nicht gezeigt) werden die Kavitäten 315, 316, 317, 318 und die mit diesen Kavitäten verbundenen Bereich des Leiterrahmens 110 vollständig gefüllt. Dieser Verfahrensstand ist in der Figur 10 gezeigt. Das Formmaterial kann dabei bestimmte Abschnitte des
Bauelements kapseln, lässt aber mindestens Teile der an der Unterseite 114 angeordneten Kontaktpads 116, 117 unbedeckt. Die exponierten Oberflächen der Pads 116, 117 können als externe Kontaktelemente zum elektrischen Koppeln des
Bauelements an andere Komponenten, beispielsweise eine
Leiterplatte, wie etwa eine PCB (Printed Circuit Board;
gedruckte Leiterplatte) verwendet werden. Nach dem Fertigstellen des Spritzgussprozesses bildet der
Leiterrahmen 110 zusammen mit dem ihn umgebenden Formkörper 130 den fertigen Träger 170. Wie in der Schnittdarstellung der Figur 11 gezeigt ist, ist das Gehäuse 131 in Form eines auf der Oberseite 113 des Leiterrahmens 110 angeordneten und im Formkörper integrierten Materialaufwurfs ausgebildet. Die im Bereich der Kavität 132 angeordnete Grabenstruktur 120 ist dabei bis zur Oberkante mit Formmaterial gefüllt, sodass sich an der fotolithografisch mit hoher Präzision erzeugten Kante 121 ein scharfer Übergang zwischen dem metallischen Material des Leiterrahmens 110 und dem beispielsweise aus Kunststoff bestehenden Formmaterial der Grabenfüllung ergibt. Diese Kante 121 stellt somit eine präzise Ausrichtungsmarke zum Ausrichten des Halbleiterchips am Leiterrahmen 110 dar. Bei Verwendung eines dunklen Formmaterials ergibt sich ein hoher optischer Kontrast zwischen dem Graben 120 und der Oberfläche des nicht geätzten Leiterrahmens 110, was eine schnelle und sichere Erkennung der Marke mittels entsprechender optischer Detektionseinrichtungen ermöglicht . Im sogenannten Assembly-Prozess wird jedes der nebeneinander prozessierten Bauelemente jeweils mit einem
optoelektronischen Halbleiterchip 140 ausgestattet. Hierzu wird die Position jedes Bauelements einzeln angefahren und der optoelektronische Halbleiterchip 140 auf die Oberfläche des ersten Leiterrahmenteils 111 aufgesetzt. Die Befestigung des Halbleiterchips 140 auf der Oberfläche des ersten
Leiterrahmenteils 111 kann dabei mittels eines Klebepellets 141 oder mittels eines thermoplastischen Lotes erfolgen. In beiden Fällen erfolgt die Ausrichtung des Halbleiterchips 140 während des Befestigungsvorgangs anhand der wenigstens einen Kante 121 der Grabenstruktur 120. Die entsprechende
Verfahrenssituation ist in der Figur 12 gezeigt.
Anschließend erfolgt der elektrische Anschluss des
optoelektronischen Halbleiterchips 140, wobei im vorliegenden Ausführungsbeispiel ein Bonddraht 150 von einer Kontaktstelle 151 des zweiten Leiterrahmenteils 112 zu einem auf der
Oberseite des Halbleiterchips 140 ausgebildeten Kontaktpunkt 151 geführt wird. Dieser Verfahrensstand ist in der Figur 13 gezeigt. Nach einem anschließenden Verfüllen der Kavität 132 mit einer geeigneten Vergussmasse können die im Verbund prozessierten Bauelemente 100 beispielsweise durch Zersägen vereinzelt werden. Als Ausrichtungsmarken zum Ausrichten des optoelektronischen Halbleiterchips 140 am Leiterrahmen 110 können auch
fotolithografisch erzeugte Grabenstrukturen verwendet werden, welche keine Füllung aufweisen. Hierzu ist es notwendig, diese Grabenstrukturen während des Spritzguss-, Spritzpress- oder Formpressvorgangs so weit abzudichten, dass kein
Formmaterial von einer zu füllenden Kavität in die
Grabenstruktur eindringen kann. Dies kann, wie in der Figur 14 angedeutet ist, durch Anordnen der Grabenstruktur 120 in einem mittleren Bereich der Dichtfläche 319 des Formkerns 311 des oberen Formwerkzeugteils 310 erfolgen.
Die Figur 15 zeigt einen Verfahrensstand während des
Assembly-Prozesses , bei dem der Träger 170 mit dem
optoelektronischen Halbleiterchip 140 bestückt wird. Hierbei dient die Grabenstruktur 120 bzw. die im lithografischen Prozess mit hoher Präzision erzeugten Kanten 121, 122 der Grabenstruktur 120 als Ausrichtungsmarken zum Ausrichten des Halbleiterchips 140 am ersten Leiterrahmenteil 111.
Der Leiterrahmen 110 kann zur Erhöhung des Kontrastes zwischen geätztem und nicht geätztem Material mittels einer oberflächlichen Beschichtung 119 ausgestattet werden. Da diese Beschichtung, wie in der Figur 16 beispielhaft gezeigt ist, durch die Strukturierung des Leiterrahmens 110 im
Bereich der Grabenstruktur 120 entfernt worden ist, ergibt sich bei senkrechter Betrachtung an den Kanten 121, 122 ein scharfer Materialübergang, dessen optischer Kontrast von den verwendeten Materialien abhängt. In dem vorliegenden
Ausführungsbeispiel liegt ein Kupferleiterrahmen mit einer Goldbeschichtung vor.
Eine gute Sichtbarkeit der Ausrichtungsstruktur lässt sich ebenfalls durch Verfüllen einer Grabenstruktur 120 mit einem einen möglichst hohen optischen Kontrast zur Oberfläche des Leiterrahmens 110 aufweisenden Material erreichen. Dies ist insbesondere dann günstig, wenn das für den Formkörper 130 verwendete Formmaterial optisch kaum von der Oberfläche des Leiterrahmens 110 zu unterscheiden ist. Die Füllung der isolierten Grabenstruktur 120 kann dabei sowohl vor als auch nach dem Herstellungsprozess des Formkörpers 130 erfolgen. Ein entsprechendes Ausführungsbeispiel ist in der Figur 17 gezeigt .
Die Grabenstruktur 120 wird vorzugsweise in einem
fotolithografischen Strukturierungsprozess erzeugt, mit welchem die Leiterrahmen der einzelnen Bauelemente aus einer gemeinsamen Metallplatte strukturiert werden. Es ist jedoch auch möglich, die Grabenstruktur 120 in einem separaten fotolithografischen Strukturierungsprozess zu erzeugen. Dies ist insbesondere dann günstig, wenn sich mit dem zur
Strukturierung des Leiterrahmens verwendeten Verfahren keine ausreichend präzise Kanten erzeugen lassen. In einem solchen Fall kann die Grabenstruktur 120 mit einer deutlich
geringeren Tiefe erzeugt werden. Hierdurch werden mögliche Positionsfehler der Grabenkanten reduziert, welche im
fotolithografischen Ätzprozess typischerweise durch eine Unterätzung der jeweiligen Maske entstehen. Ferner kann durch kürzere Ätzzeiten die Prozesszeit des separaten Ätzschrittes verkürzt werden. Die Figur 18 zeigt eine entsprechende
Ausführungsform des Bauelements 100 mit einer eine reduzierte Tiefe aufweisenden Grabenstruktur 120. Die Kontur der als Ausrichtungsmarke dienenden Grabenstruktur 120 kann grundsätzlich variieren. Sinnvoll können hierbei jedoch Grabenstrukturen mit möglichst geraden Kanten, welche parallel zu den Hauptachsen der Bauelemente bzw. der zur Herstellung der Bauelemente verwendeten Apparatur verlaufen. Um die durch Unterätzung bedingte Positionsabweichung der Ätzkanten zu kompensieren, können spiegelsymmetrisch
angeordnete und parallel zueinander verlaufende Kanten vorgesehen werden. Bei Strukturen mit solchen Kanten kann relativ einfach die geometrischen Mitte bzw. Spiegelachse der jeweiligen Struktur bestimmt werden. Da die Position der ermittelten Spiegelachse unabhängig von dem durch Unterätzung bedingten Versatz der Strukturkanten gegenüber den
entsprechenden Maskenkanten ist, erfolgt die Ausrichtung des Halbleiterchips anhand dieser Spiegelachse. Eine mögliche Ausführungsform dieser Variante stellt die in der Figur 19 beispielhaft gezeigte Grabenstruktur 120 mit einer isolierten Inselstruktur 126 dar. Die rechteckförmig ausgebildeten
Inselstruktur 126 weist jeweils zwei zu den Hauptachsen des Bauelements parallel verlaufenden Grabenkanten 121, 122, 123, 124 auf. Die Grabenstruktur 120 kann dabei zur Erhöhung des Kontrastes mit dem Formmaterial des Formkörpers 130 gefüllt sein. Zum Erzeugen einer solchen mit Formmaterial gefüllten Grabenstruktur kann ein Formwerkzeug 300 verwendet werden, welches die isolierte Inselstruktur 126 entlang ihres gesamten Umfangs gegenüber der Grabenstruktur 120 abdichtet. Eine solche Verfahrenssituation ist als Schnittdarstellung in der Figur 20 gezeigt. Die Figur 21 zeigt hingegen den entsprechenden Träger 170 während eines Assembly-Prozesses , bei dem der
optoelektronische Halbleiterchip 140 auf der Oberfläche des ersten Leiterrahmenteils 111 befestigt wird. Hierbei wird der Halbleiterchip 140 anhand der als paarweise als
Ausrichtungsmarken dienenden Kanten 121, 122, 123, 124 ausgerichtet .
Obwohl die Erfindung im Detail durch das bevorzugte
Ausführungsbeispiel näher illustriert und beschrieben wurde, so ist die Erfindung nicht durch die offenbarten Beispiele eingeschränkt und andere Variationen können vom Fachmann hieraus abgeleitet werden, ohne den Schutzumfang der
Erfindung zu verlassen. Obwohl hier ein optoelektronisches Bauelements mit einem Premold-Gehäuse beschreiben wird, ist das erfindungsgemäße Konzept grundsätzlich auch auf andere Gehäusekonzepte übertragbar. Bezugs zeichenliste
100 optoelektronisches Bauelement
110 Leiterrahmen
111 erster Leiterrahmenteil
112 zweiter Leiterrahmenteil
113 Oberseite
114 Unterseite
115 Absatzstruktur
116,117 rückseitige Kontaktfläche
118 Trennbereich
119 Beschichtung
120 Grabenstruktur
121-124 Kanten der Grabenstruktur
125 von der Grabenstruktur umgebener Inselbereich
126 isolierter Inselbereich
130 Formkörper
131 Gehäuse
132 Kavität
133-135 Fensterbereiche
136,137 Stegförmige Strukturen
138 Füllung der Grabenstruktur
140 optoelektronischer Halbleiterchip
141 Klebepellet unter optoelektronischen Halbleiterchip
150 Bonddraht
151,152 Kontaktstellen des Bonddrahts
160 Vergussmasse
170 Träger
171, 172 Seitenflächen des Trägers
173 Verbindungsstege des Leiterrahmens
200 erste lithografische Maske
201-204 Strukturierungsbereich der Oberseite
210 zweite lithografische Maske
211-213 Strukturierungsbereich der Unterseite
300 Gusswerkzeug
310 erster Formwerkzeugteil 311 Kernstruktur des ersten Formwerkzeugteils
312-314 Abschnitt der Kernstruktur
315 Dichtfläche
316-319 Kavität des ersten Formwerkzeugteils 320 zweiter Formwerkzeugteil
321 Auflagefläche

Claims

Patentansprüche
1. Verfahren zum Herstellen eines optoelektronischen
Bauelements (100), welches einen in einem Formkörper (130) eingebetteten Leiterrahmen (110) und einen auf einer Oberseite (113) des Leiterrahmens (110)
angeordneten optoelektronischen Halbleiterchip (140) umfasst ,
umfassend die Schritte:
- Bereitstellen eines Leiterrahmens (110), welcher durch einen Trennbereich (118) in einen ersten
Leiterrahmenteil (111) und einen zweiten
Leiterrahmenteil (112) unterteilt ist,
- Durchführen eines Ätzschritts, bei dem auf der
Oberseite (113) des ersten Leiterrahmenteils (111) wenigstens eine Grabenstruktur (120) erzeugt wird,
- Erzeugen des Formkörpers (130) durch Umspritzen des Leiterrahmens (110) mit einem Formmaterial, wobei eine Kavität (132) ausgebildet wird, die einen Bereich der Oberseite des ersten Leiterrahmenteils (111) und einen
Bereich der Oberseite des zweiten Leiterrahmenteils (112) freilegt, wobei auf der Oberseite (113) des freigelegten Bereiches des ersten Leiterrahmenteils (111) die Grabenstruktur (120) vorgesehen ist, und
- Anordnen des optoelektronischen Halbleiterchips (140) auf der Oberseite (113) des freigelegten Bereiches des ersten Leiterrahmenteils (111), wobei die Grabenstruktur (120) als Ausrichtungsmarke zum Ausrichten des
optoelektronischen Halbleiterchips (140) auf dem ersten Leiterrahmenteil (111) verwendet wird.
2. Verfahren nach Anspruch 1,
wobei die Grabenstruktur (120) im Rahmen einer von der Ober- und Unterseite (113, 114) erfolgenden
fotolithografischen Strukturierung des Leiterrahmens
(110) erzeugt wird, bei welcher der Leiterrahmen (110) in wenigstens dem Trennbereich (118) durch ober- und unterseitiges Ätzen vollständig durchtrennt wird, um den ersten Leiterrahmenteil (111) und den zweiten
Leiterrahmenteil (112) auszubilden, wobei der
Leiterrahmen (110) zum Erzeugen der Grabenstruktur (120) in dem für die Grabenstruktur (120) vorgesehenen Bereich (204) nur oberseitig geätzt wird.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Grabenstruktur (120) zum Verstärken des
Kontrastes zum Material des Leiterrahmens (110) mit einem Füllmaterial plan aufgefüllt wird.
Verfahren nach Anspruch 1 oder 2,
wobei die Grabenstruktur (120) im Rahmen der Herstellung des Formkörpers (130) mit dem Formmaterial plan
aufgefüllt wird.
Verfahren nach einem der vorhergehenden Ansprüche, wobei eine Beschichtung (119) auf der Oberseite (113) des Leiterrahmens (110) erzeugt wird, welche einen optischen Kontrast zum Material des Leiterrahmens (110) bildet, und
wobei die Beschichtung (119) während des Ätzprozesses im Bereich der Grabenstruktur (120) entfernt wird.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Grabenstruktur (120) mit wenigstens einer geraden Kante (121, 122, 123, 124) erzeugt wird, welche einen scharfen Übergang zwischen geätzten und nicht geätzten Bereichen des Leiterrahmens (110) bildet, und wobei die wenigstens eine gerade Kante (121, 122, 123, 124) beim Ausrichten des optoelektronischen
Halbleiterchips (140) auf dem Leiterrahmen (110) als Ausrichtungsmarke verwendet wird.
Verfahren nach Anspruch 6,
wobei die Grabenstruktur (120) mit einem von der
wenigstens einen geraden Kante (121, 122, 123, 124) umfassten Inselbereich (125, 126) erzeugt wird, und wobei die Oberfläche des Inselbereichs (125, 126) während der Herstellung des Formkörpers (130) gegenüber der Grabenstruktur (120) abgedichtet wird. 8. Verfahren nach einem der vorhergehende Ansprüche,
wobei wenigstens ein Randbereich der Grabenstruktur (120) in einem Bereich außerhalb der Kavität (132) erzeugt wird.
9. Optoelektronisches Bauelement (100) umfassend:
- einen Leiterrahmen (110) welcher durch einen
Trennbereich (118) in einen ersten Leiterrahmenteil (111) und einen zweiten Leiterrahmenteil (112)
unterteilt ist,
- einen den Leiterrahmen (110) einbettenden und ein Gehäuse (131) bildenden Formkörper (130), der eine
Kavität (132) aufweist, die einen Bereich der Oberseite des ersten Leiterrahmenteil (111) und einen Bereich der Oberseite des zweiten Leiterrahmenteil (112) freilegt, wobei auf der Oberseite (113) des freigelegten Bereiches des ersten Leiterrahmenteils (111) wenigstens eine als Ausrichtungsstruktur dienende Grabenstruktur (120) vorgesehen ist, und
- wenigstens einen auf der Oberseite (113) des
freigelegten Bereiches des ersten Leiterrahmenteils (111) angeordneten optoelektronischen Halbleiterchip (150) zum Erzeugen einer Lichtstrahlung.
10. Optoelektronisches Bauelement (100) nach Anspruch 9,
wobei die Grabenstruktur (120) einen Inselbereich (125, 126) umfasst, welcher mit der Grabenstruktur (120) wenigstens eine gerade Kante (121, 122, 123, 124) bildet,
wobei die wenigstens eine gerade Kante (121, 122, 123,
124) als Ausrichtungsstruktur ausgebildet ist und parallel zu einer Hauptachse des Bauelementes verläuft.
11. Optoelektronisches Bauelement (100) nach Anspruch 10,
wobei der Inselbereich (126) rechteckförmig ausgebildet und sich über die Kavität (123) hinaus unter den
Formkörper (130) erstreckt.
12. Optoelektronisches Bauelement (100) nach Anspruch 10 oder 11,
wobei der Inselbereich (126) isoliert in der
Grabenstruktur (120) ausgeführt und rechteckförmig ausgebildet ist.
13. Optoelektronisches Bauelement (100) nach einem der Ansprüche 9 bis 12,
wobei die Grabenstruktur (120) mit dem Formmaterial des Formköpers (130) plan aufgefüllt ist.
PCT/EP2014/075967 2013-11-29 2014-11-28 Optoelektronisches bauelement und verfahren zu seiner herstellung WO2015079027A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US15/039,303 US9865785B2 (en) 2013-11-29 2014-11-28 Optoelectronic component and method of production thereof
JP2016535044A JP6259090B2 (ja) 2013-11-29 2014-11-28 オプトエレクトロニクス部品およびその製造方法
CN201480063449.0A CN105765743B (zh) 2013-11-29 2014-11-28 光电的部件和用于其制造的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013224581.5A DE102013224581A1 (de) 2013-11-29 2013-11-29 Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102013224581.5 2013-11-29

Publications (1)

Publication Number Publication Date
WO2015079027A1 true WO2015079027A1 (de) 2015-06-04

Family

ID=52021172

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2014/075967 WO2015079027A1 (de) 2013-11-29 2014-11-28 Optoelektronisches bauelement und verfahren zu seiner herstellung

Country Status (5)

Country Link
US (1) US9865785B2 (de)
JP (1) JP6259090B2 (de)
CN (1) CN105765743B (de)
DE (1) DE102013224581A1 (de)
WO (1) WO2015079027A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180064467A (ko) * 2015-10-07 2018-06-14 헵타곤 마이크로 옵틱스 피티이. 리미티드 몰드 회로 기판

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015107515A1 (de) * 2015-05-13 2016-11-17 Osram Opto Semiconductors Gmbh Verfahren zum Bearbeiten eines Leiterrahmens und Leiterrahmen
US10083697B2 (en) 2015-05-27 2018-09-25 Google Llc Local persisting of data for selectively offline capable voice action in a voice-enabled electronic device
US9966073B2 (en) 2015-05-27 2018-05-08 Google Llc Context-sensitive dynamic update of voice to text model in a voice-enabled electronic device
US9870985B1 (en) * 2016-07-11 2018-01-16 Amkor Technology, Inc. Semiconductor package with clip alignment notch
DE102016115630A1 (de) 2016-08-23 2018-03-01 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement
TWM539698U (zh) * 2016-12-29 2017-04-11 Chang Wah Technology Co Ltd 具改良式引腳的導線架預成形體
US10211128B2 (en) 2017-06-06 2019-02-19 Amkor Technology, Inc. Semiconductor package having inspection structure and related methods
KR102426118B1 (ko) * 2017-10-13 2022-07-27 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 광원 장치
DE102017128457A1 (de) * 2017-11-30 2019-06-06 Osram Opto Semiconductors Gmbh Herstellung optoelektronischer bauelemente
DE102018124528A1 (de) * 2018-10-04 2020-04-09 Osram Opto Semiconductors Gmbh Optoelektronische Leuchtvorrichtung, Trägerplatte und Verfahren zur Herstellung einer optoelektronischen Leuchtvorrichtungen
CN109412017A (zh) * 2018-10-30 2019-03-01 上海索晔国际贸易有限公司 一种vcsel激光器件
US10910294B2 (en) 2019-06-04 2021-02-02 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and method of manufacturing semiconductor device
DE102019118174B3 (de) 2019-07-04 2020-11-26 Infineon Technologies Ag Verarbeitung von einem oder mehreren trägerkörpern und elektronischen komponenten durch mehrfache ausrichtung
DE102019211550A1 (de) * 2019-08-01 2021-02-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Gehäuse für ein strahlungsemittierendes bauelement, verfahren zur herstellung eines strahlungsemittierenden bauelements und strahlungsemittierendes bauelement
CN112151489B (zh) * 2020-09-01 2023-06-06 通富微电科技(南通)有限公司 引线框架、引线框架的形成方法及引线框架封装体

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0488693A (ja) * 1990-07-31 1992-03-23 Taiyo Yuden Co Ltd 混成集積回路用基板の製造方法
WO2006023300A2 (en) * 2004-08-18 2006-03-02 Cree, Inc. Methods of assembly for a semiconductor light emitting device package
DE102006017294A1 (de) * 2005-12-30 2007-07-05 Osram Opto Semiconductors Gmbh Optisch pumpbare Halbleitervorrichtung
JP2008258455A (ja) * 2007-04-06 2008-10-23 Citizen Electronics Co Ltd 発光ダイオード
US20120080674A1 (en) * 2010-01-29 2012-04-05 Kabushiki Kaisha Toshiba Led package
WO2012117974A1 (ja) * 2011-02-28 2012-09-07 日亜化学工業株式会社 発光装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294982A (ja) 2005-04-13 2006-10-26 Ichikoh Ind Ltd 発光ダイオード
US7791089B2 (en) * 2008-08-26 2010-09-07 Albeo Technologies, Inc. LED packaging methods and LED-based lighting products
WO2011002208A2 (ko) * 2009-07-03 2011-01-06 서울반도체 주식회사 발광 다이오드 패키지
EP2584621A4 (de) 2010-06-15 2015-12-16 Furukawa Electric Co Ltd Leiterplatine für ein optisches halbleiterbauelement, verfahren zur herstellung der leiterplatine für ein optisches halbleiterbauelement und optisches halbleiterbauelement
JP5839861B2 (ja) 2010-07-09 2016-01-06 古河電気工業株式会社 光半導体装置用リードフレーム、光半導体装置用リードフレームの製造方法、および光半導体装置
US8696159B2 (en) * 2010-09-20 2014-04-15 Cree, Inc. Multi-chip LED devices
JP2012124249A (ja) * 2010-12-07 2012-06-28 Toshiba Corp Ｌｅｄパッケージ及びその製造方法
US8692282B2 (en) 2011-10-27 2014-04-08 Seoul Semiconductor Co., Ltd. Light emitting diode package and light emitting module comprising the same
KR101905535B1 (ko) * 2011-11-16 2018-10-10 엘지이노텍 주식회사 발광 소자 패키지 및 이를 구비한 조명 장치
JP2013125776A (ja) * 2011-12-13 2013-06-24 Dainippon Printing Co Ltd リードフレーム、樹脂付リードフレームおよびその製造方法、ならびに半導体装置の製造方法
JP5758459B2 (ja) 2013-08-27 2015-08-05 大日本印刷株式会社 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0488693A (ja) * 1990-07-31 1992-03-23 Taiyo Yuden Co Ltd 混成集積回路用基板の製造方法
WO2006023300A2 (en) * 2004-08-18 2006-03-02 Cree, Inc. Methods of assembly for a semiconductor light emitting device package
DE102006017294A1 (de) * 2005-12-30 2007-07-05 Osram Opto Semiconductors Gmbh Optisch pumpbare Halbleitervorrichtung
JP2008258455A (ja) * 2007-04-06 2008-10-23 Citizen Electronics Co Ltd 発光ダイオード
US20120080674A1 (en) * 2010-01-29 2012-04-05 Kabushiki Kaisha Toshiba Led package
WO2012117974A1 (ja) * 2011-02-28 2012-09-07 日亜化学工業株式会社 発光装置
US20130343067A1 (en) * 2011-02-28 2013-12-26 Nichia Corporation Light emitting device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180064467A (ko) * 2015-10-07 2018-06-14 헵타곤 마이크로 옵틱스 피티이. 리미티드 몰드 회로 기판
KR102668526B1 (ko) * 2015-10-07 2024-05-24 에이엠에스-오스람 아시아 퍼시픽 피티이. 리미티드 몰드 회로 기판

Also Published As

Publication number Publication date
CN105765743A (zh) 2016-07-13
JP2016540385A (ja) 2016-12-22
CN105765743B (zh) 2018-06-19
DE102013224581A1 (de) 2015-06-03
US9865785B2 (en) 2018-01-09
JP6259090B2 (ja) 2018-01-10
US20170033271A1 (en) 2017-02-02

Similar Documents

Publication Publication Date Title
WO2015079027A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE102012215705B4 (de) Gehäuse für ein optisches bauelement, baugruppe, verfahren zum herstellen eines gehäuses und verfahren zum herstellen einer baugruppe
DE69737248T2 (de) Verfahren zum Einkapseln einer integrierten Halbleiterschaltung
DE4006063C2 (de) Verfahren zur Herstellung einer Leiterplatte
EP2259349B1 (de) Verfahren zur Herstellung eines optoelektronischen Bauelementes
WO2017032772A1 (de) Laserbauelement und verfahren zu seiner herstellung
DE10306557A1 (de) Verfahren zum Herstellen eines elektrischen Leiterrahmens, Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements und Leiterrahmenstreifen
DE3937996A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE112017005112B4 (de) Sensor und Verfahren zum Hertsellen von Sensoren
WO2017046257A1 (de) Optoelektronisches bauelement
WO2015086665A1 (de) Optoelektronisches bauelement
DE102016101526A1 (de) Herstellung eines Multichip-Bauelements
DE102009045541A1 (de) Verfahren zur Herstellung einer mikromechanischen Vorrichtung, Verfahren zur Herstellung eines Kappenwafers für eine mikromechanische Vorrichtung, MEMS-Wafer erbund und mikromechanische Vorrichtung
WO2021023577A1 (de) Verfahren zur vereinzelung von bauteilen aus einem bauteilverbund sowie bauteil
DE102012207593A1 (de) Verfahren zum herstellen von bauteilen, bauteile und formwerkzeug
WO2016113314A1 (de) Verfahren zur herstellung einer mehrzahl von optoelektronischen halbleiterbauelementen und optoelektronisches halbleiterbauelement
DE10153615C1 (de) Verfahren zur Herstellung von elektronischen Bauteilen
WO2017134029A1 (de) Verfahren zum herstellen eines optoelektronischen bauelements und optoelektronisches bauelement
WO2021122112A1 (de) Verfahren zur herstellung von halbleiterbauelementen und halbleiterbauelement
WO2014170141A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE102013221429A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE10063041B4 (de) Verfahren zum Herstellen einer integrierten Leadless-Gehäuse-Schaltung und integrierte Leadless-Gehäuse-Schaltung
DE102019100794A1 (de) Laservorrichtung und verfahren zur herstellung einer laservorrichtung
DE10023539B4 (de) Verfahren zum Herstellen eines Bauteils
DE102016202548B3 (de) Verfahren zur Herstellung eines elektronischen Bauelements und elektronisches Bauelement

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14809788

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15039303

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2016535044

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14809788

Country of ref document: EP

Kind code of ref document: A1