WO2015007717A1 - Verfahren zur erhöhung der verfügbarkeit eines mikroprozessorsystems - Google Patents
Verfahren zur erhöhung der verfügbarkeit eines mikroprozessorsystems Download PDFInfo
- Publication number
- WO2015007717A1 WO2015007717A1 PCT/EP2014/065098 EP2014065098W WO2015007717A1 WO 2015007717 A1 WO2015007717 A1 WO 2015007717A1 EP 2014065098 W EP2014065098 W EP 2014065098W WO 2015007717 A1 WO2015007717 A1 WO 2015007717A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- program
- error
- availability
- microprocessor system
- context information
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1438—Restarting or rejuvenating
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
Definitions
- the present invention relates to a method for increasing the availability of a microprocessor system according to the preamble of claim 1.
- WO 2011/117155 describes a control computer system and a method of controlling the same, which includes redundant and synchronized microprocessors, wherein in case of desynchronization of the processors a processing an application software stopped and an error check of the processors is performed.
- Restoration e.g. in the order of seconds, is very extensive compared to the duration of the actual fault diagnosis, which may have an order of magnitude of about 10 ms.
- the invention describes a method for increasing the availability of a microprocessor system, wherein in the event of a fault, an interruption of at least one microprocessor system is interrupted.
- an interruption of at least one microprocessor system is interrupted.
- the execution of the program is continued from a program breakpoint, which is in the course of the program before the error occurred, with context information is used, which before the occurrence of the error and during the execution of the program were recorded and stored in a designated memory area.
- a shortening of the duration of the restoration of a microprocessor system is achieved with the method according to the invention.
- the availability of the micropro ⁇ zessorsystems is considerably improved, in particular ⁇ sondere for safety-critical applications, such as for motor vehicle brake systems, is advantageous.
- saving the context information is done by means of memory direct access.
- a detection and storage of a part of the context information, which can be detected only at the hardware level, is particularly preferably performed by at least one hardware detection module.
- At least one interrupt and / or hardware restart is preferably initiated.
- a number of repeated attempts to recover detected and compared with a defined threshold is exceeded, an error treatment is preferably carried out without the use of program breakpoints.
- the threshold thus determines how often the attempt to restore, especially starting from the same program breakpoint, should be made. This provides a termination criterion for avoiding sustained recovery attempts, which is necessary to regain system availability in the event of permanent failure, for example, by rebooting.
- an error is at least present if a deviation of output signals of redundant microprocessors operating in particular in lockstep operation is determined by a comparison device which compares the output signals.
- Fig. 1 shows an embodiment of the method according to the invention for increasing the availability of a microprocessor system.
- the inventive method for restoring the availability of a microprocessor- ⁇ sorsystems in consequence of an error that has occurred on the Ver ⁇ application is based on pre-defined program breakpoints 2 of a program executed by the system 1.
- a microprocessor System in the sense of this description are also understood microcontroller, microcontroller systems and microprocessors, which have at least one processor and can capture and output signals via peripheral functions.
- Program breakpoint 2 represents a Ansprungstelle in the program flow of program 1, which includes not only a program counter and context information 3 of the current operation of program 1 at this point and at the respective time.
- the context information 3 may be, for example
- Information of the register set of the microprocessor, the stack and / or possibly a subset of important Systemva ⁇ riablen the RAM of the microprocessor system include.
- this information is periodically written into a memory area of the RAM provided for this purpose.
- This saving of the context information 3 takes place, for example, by means of memory direct access (DMA) and thus essentially requires no additional computing resources of the microprocessor system.
- DMA memory direct access
- restart of the hardware 5 is triggered, in particular, by a fault diagnosis hardware.
- the cause of restart 5 can be queried and the last saved one
- Program breakpoint 2 to be jumped. Instead of a full initialization, the software initially accesses the presumably error-free context information 3 of program breakpoint 2 which is saved during operation and continues the execution of program 1 of program breakpoint 2.
- Interrupt 5 can be triggered after an error has been detected. In the wake of which lies next in the program sequence before the set ⁇ errors that occurred 4 program breakpoint 2 is called.
- the interrupt service routine of interrupt 5 accessing the context information 3 of checkpoint 2 and the program execution of program breakpoint second
- May processors comprises the underlying microprocessor system redundant and operating in particular in lockstep micropro ⁇ the restart interrupt or 5, for example by the outputs of the microprocessors comparative comparing means are triggered, when a deviation of these output signals is determined from each other.
- Threshold S compared. Threshold S thus determines how often the attempt of the restoration should be repeated if program breakpoint 2 is repeatedly jumped as a result of a still existing error 4. If there is no overshoot of threshold value S, designated by j in FIG. 1, program breakpoint 2 is jumped to. When threshold value S is exceeded, denoted by n in FIG. 1, an error treatment takes place without the use of program breakpoint 2. Such an error treatment can correspond, for example, to that described in WO 2011/117155. In the case of permanent errors, there is therefore an abort criterion for avoiding sustained recovery attempts. As an alternative or in addition, a program breakpoint (not shown) lying even further back in the program run can be jumped to, which in the case of already incorrect context information of
- Program breakpoint 2 would be advantageous, which may lead to error 4. If the context information 3 of Program breakpoint 2 information such as bus states or core states to take ⁇ which are not subject to access by software but are only recognized at the hardware level, a hardware detection module is provided which This context ⁇ information captured and stores or provides for saving.
- context information 3 of Program breakpoint 2 information such as bus states or core states to take ⁇ which are not subject to access by software but are only recognized at the hardware level
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Retry When Errors Occur (AREA)
Abstract
Die Erfindung beschreibt ein Verfahren zur Erhöhung der Verfügbarkeit eines Mikroprozessorsystems, wobei im Falle eines Fehlers (4) eine Unterbrechung wenigstens eines durch das Mikroprozessorsystem ausgeführten Programms (1) vorgenommen wird, und dass zur Wiederherstellung der Verfügbarkeit des Mikroprozessorsystems die Ausführung des Programms (1) ausgehend von einem Programm-Haltepunkt (2) fortgesetzt wird, der sich im Ablauf des Programms (1) vor dem aufgetretenen Fehler (4) befindet, wobei Kontextinformationen (3) herangezogen werden, welche vor dem Auftreten des Fehlers (4) und während der Ausführung des Programms (1) erfasst und in einem dafür vorgesehenen Speicherbereich abgespeichert wurden.
Description
Beschreibung
Verfahren zur Erhöhung der Verfügbarkeit eines Mikroprozes¬ sorsystems
Die vorliegende Erfindung betrifft ein Verfahren zur Erhöhung der Verfügbarkeit eines Mikroprozessorsystems gemäß Oberbegriff von Anspruch 1. Die WO 2011/117155 beschreibt ein Kontrollrechnersystem bzw. ein Verfahren zur Steuerung desselben, welches redundante und synchronisierte Mikroprozessoren umfasst, wobei im Falle einer Desynchronisation der Prozessoren eine Abarbeitung einer Applikationssoftware gestoppt und eine Fehlerprüfung der Prozessoren durchgeführt wird.
Im Anschluss an die Feststellung eines Fehlers und ausgeführter Fehlerdiagnose erfolgt zur Wiederherstellung der Systemfunktionalität ein Rücksetzen der funktionsfähigen Mikroprozessoren und Neustart der Applikationssoftware. Die Zeitspanne zur
Wiederherstellung, z.B. in der Größenordnung von Sekunden, ist sehr umfangreich im Vergleich zur Dauer der eigentlichen Fehlerdiagnose, welche eine Größenordnung von etwa 10 ms aufweisen kann.
Daher ist es Aufgabe der Erfindung, eine Möglichkeit bereit¬ zustellen, mit welcher eine Erhöhung der Verfügbarkeit eines Mikroprozessorsystems erzielt wird. Diese Aufgabe wird durch das Verfahren gemäß Anspruch 1 gelöst.
Die Erfindung beschreibt ein Verfahren zur Erhöhung der Verfügbarkeit eines Mikroprozessorsystems, wobei im Falle eines Fehlers eine Unterbrechung wenigstens eines durch das Mikro-
Prozessorsystem ausgeführten Programms vorgenommen wird, und dass zur Wiederherstellung der Verfügbarkeit des Mikropro¬ zessorsystems die Ausführung des Programms ausgehend von einem Programm-Haltepunkt fortgesetzt wird, der sich im Ablauf des Programms vor dem aufgetretenen Fehler befindet, wobei Kontextinformationen herangezogen werden, welche vor dem Auftreten des Fehlers und während der Ausführung des Programms erfasst und in einem dafür vorgesehenen Speicherbereich abgespeichert wurden .
In vorteilhafter Weise wird mit dem erfindungsgemäßen Verfahren eine Verkürzung der Dauer der Wiederherstellung eines Mikroprozessorsystems erreicht. Die Verfügbarkeit des Mikropro¬ zessorsystems wird dadurch erheblich verbessert, was insbe¬ sondere für sicherheitskritische Anwendungen, wie z.B. für Kraftfahrzeugbremssysteme, vorteilhaft ist.
Gemäß einer bevorzugten Ausführungsform der Erfindung er-folgt das Abspeichern der Kontextinformationen mittels Speicherdirektzugriff. Eine Erfassung und Speicherung eines Teils der Kontextinformationen, welche lediglich auf Hardware-Ebene erfasst werden können, wird besonders bevorzugt durch wenigstens ein Hardware-Erfassungsmodul vorgenommen.
Bei der Erfassung und Speicherung der Kontextinformationen werden vorteilhafterweise somit im Wesentlichen keine zu¬ sätzlichen Rechenressourcen des Mikroprozessorsystems benötigt.
In Folge des Fehlers wird zur Fortsetzung der Ausführung des Programms von dem Programm-Haltepunkt bevorzugt zumindest ein Interrupt und/oder Hardware-Neustart ausgelöst.
Gemäß einer vorteilhaften Ausführungsform wird mittels zumindest eines Zählers eine Anzahl wiederholter Versuche zur Wieder-
herstellung erfasst und mit einem definierten Schwellwert verglichen. Bei Überschreiten des Schwellwerts erfolgt bevorzugt eine Fehlerbehandlung ohne Verwendung von Programm-Haltepunkten .
5
Der Schwellwert legt demzufolge fest, wie oft der Versuch einer Wiederherstellung, insbesondere ausgehend vom selben Programm-Haltepunkt, vorgenommen werden soll. Damit liegt ein Abbruchkriterium zur Vermeidung anhaltender Wiederherstelle) lungsversuche vor, was notwendig ist, um im Falle von permanenten Fehlern die Verfügbarkeit des Systems beispielsweise durch einen Neustart wiederzuerlangen.
Ein Fehler liegt gemäß einer Weiterbildung der Erfindung zu- 15 mindest dann vor, wenn eine Abweichung von Ausgangssignalen redundanter und insbesondere im Lockstep-Betrieb operierende Mikroprozessoren durch eine die Ausgangssignale vergleichende Vergleichseinrichtung ermittelt wird.
20 Weitere bevorzugte Ausführungsformen ergeben sich aus der
nachfolgenden Beschreibung eines Ausführungsbeispiels anhand von Figur 1.
Es zeigt:
25
Fig. 1 ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens zur Erhöhung der Verfügbarkeit eines Mikroprozessorsystems .
30 Wie in der Fig. 1 gezeigt, beruht das erfindungsgemäße Verfahren zur Wiederherstellung der Verfügbarkeit eines Mikroprozes¬ sorsystems in Folge eines aufgetretenen Fehlers auf der Ver¬ wendung vorab definierter Programm-Haltepunkte 2 eines durch das System ausgeführten Programms 1. Unter einem Mikroprozessor-
System im Sinne dieser Beschreibung werden auch MikroController, Mikrocontrollersysteme sowie Mikroprozessoren verstanden, welche zumindest einen Prozessor aufweisen und über Peripheriefunktionen Signale erfassen sowie ausgeben können.
Programm-Haltepunkt 2 stellt dabei eine Ansprungstelle in den Programmablauf von Programm 1 dar, der neben einem Programm-Zähler auch Kontextinformationen 3 des laufenden Betriebs von Programm 1 an diesem Punkt und zum jeweiligen Zeitpunkt umfasst. Die Kontextinformationen 3 können beispielsweise
Informationen des Registersatzes des Mikroprozessors, des Stacks und/oder gegebenenfalls einer Untermenge wichtiger Systemva¬ riablen des RAMs des Mikroprozessorsystems umfassen. Für den jeweiligen Programm-Haltepunkt 2 werden diese Informationen, während der fehlerfreien Ausführung von Programm 1, periodisch in einen dafür vorgesehenen Speicherbereich des RAMs geschrieben. Dieses Abspeichern der Kontextinformationen 3 erfolgt beispielsweise mittels Speicherdirektzugriff (DMA) und benötigt somit im Wesentlichen keine zusätzlichen Rechenressourcen des Mikroprozessorsystems.
Wird ein Fehler erkannt, erfolgt das Auslösen eines Neustarts 5 der Hardware insbesondere durch eine Fehlerdiagnose-Hardware. In der darauf folgenden Initialisierung der Software kann die Ursache von Neustart 5 abgefragt und der zuletzt gesicherte
Programm-Haltepunkt 2 angesprungen werden. Anstelle einer vollen Initialisierung greift die Software dabei zunächst auf die während des laufenden Betriebs gesicherten, voraussichtlich fehlerfreien Kontextinformationen 3 von Programm-Haltepunkt 2 zu und setzt die Ausführung von Programm 1 von Programm-Haltepunkt 2 fort. Alternativ oder in Ergänzung zu Neustart 5 kann nach Erkennung eines Fehlers Interrupt 5 getriggert werden. In dessen Folge wird der als nächstes im Programmablauf vor dem aufge¬ tretenen Fehler 4 liegende Programm-Haltepunkt 2 angesprungen.
Durch die Interrupt Service Routine von Interrupt 5 wird an¬ schließend, wie bereits für den Neustart beschrieben, auf die Kontextinformationen 3 von Programm Haltepunkt 2 zugegriffen und die Programmausführung von Programm-Haltepunkt 2 fortgesetzt.
Umfasst das zugrunde liegende Mikroprozessorsystem redundante und insbesondere im Lockstep-Betrieb operierende Mikropro¬ zessoren kann der Neustart bzw. Interrupt 5 beispielsweise durch eine die Ausgangssignale der Mikroprozessoren vergleichende Vergleichseinrichtung ausgelöst werden, wenn eine Abweichung dieser Ausgangssignale voneinander festgestellt wird.
Mittels Zähler Z wird die Anzahl ausgelöster Neustarts und/oder Interrups 5 bzw. der stattgefundenen Versuche zur Wiederher- Stellung mittels Programm-Haltepunkt 2 erfasst und mit
Schwellwert S verglichen. Schwellwert S legt somit fest, wie oft der Versuch der Wiederherstellung wiederholt werden soll, wenn Programm-Haltepunkt 2, in Folge eines weiterhin bestehenden Fehlers 4, mehrfach angesprungen wird. Liegt keine Über- schreitung von Schwellwert S vor, in Fig. 1 mit j bezeichnet, wird Programm-Haltepunkt 2 angesprungen. Bei Überschreiten von Schwellwert S, in Fig. 1 durch n gekennzeichnet, erfolgt eine Fehlerbehandlung ohne Verwendung von Programm-Haltepunkt 2. Eine solche Fehlerbehandlung kann beispielsweise der in der WO 2011/117155 beschriebenen entsprechen. Im Falle von permanenten Fehlern liegt somit ein Abbruchkriterium zur Vermeidung anhaltender Wiederherstellungsversuche vor. Alternativ oder in Ergänzung kann ein im Programmablauf noch weiter zurückliegender Programm-Haltepunkt (nicht dargestellt) angesprungen werden, was im Falle bereits fehlerhafter Kontextinformationen von
Programm-Haltepunkt 2 vorteilhaft wäre, welche unter Umständen zu Fehler 4 führen.
Falls die Kontextinformationen 3 von Programm-Haltepunkt 2 Informationen, wie z.B. Bus-Zustände oder Core-Zustände, um¬ fassen, welche nicht dem Zugriff durch Software unterliegen, sondern lediglich auf Hardware-Ebene erfasst werden, ist ein Hardware-Erfassungsmodul vorgesehen, welches diese Kontext¬ information erfasst und speichert oder zum Speichern bereitstellt.
Claims
1. Verfahren zur Erhöhung der Verfügbarkeit eines Mikropro¬ zessorsystems, wobei im Falle eines Fehlers (4) eine Un- terbrechung wenigstens eines durch das Mikroprozessorsystem ausgeführten Programms (1) vorgenommen wird, dadurch gekennzeichnet, dass zur Wiederherstellung der Verfügbarkeit des Mikroprozessorsystems die Ausführung des Programms (1) ausgehend von einem Programm-Haltepunkt (2) fortgesetzt wird, der sich im Ablauf des Programms (1) vor dem auf¬ getretenen Fehler (4) befindet, wobei Kontextinformationen
(3) herangezogen werden, welche vor dem Auftreten des Fehlers
(4) und während der Ausführung des Programms (1) erfasst und in einem dafür vorgesehenen Speicherbereich abgespeichert wurden.
2. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass das Abspeichern der Kontextinformationen (3) mittels Speicherdirektzugriff (DMA) erfolgt.
3. Verfahren gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, dass eine Erfassung und Speicherung eines Teils der Kontextinformationen (3) , welche lediglich auf Hardware-Ebene erfasst werden können, durch wenigstens ein Hard- ware-Erfassungsmodul vorgenommen wird.
4. Verfahren gemäß einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass mittels zumindest eines Zählers (Z) eine Anzahl wiederholter Wiederherstellungsversuche erfasst und mit einem definierten Schwellwert (S) verglichen wird.
5. Verfahren gemäß Anspruch 4, dadurch gekennzeichnet, dass bei Überschreiten (n) des Schwellwerts (S) eine Fehlerbehandlung ohne Verwendung von Programm-Haltepunkten (2) erfolgt.
Verfahren gemäß einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass ein Fehler zumindest dann vorliegt, wenn eine Abweichung von Ausgangssignalen redundanter und insbesondere im Lockstep-Betrieb operierende Mikropro¬ zessoren durch eine die Ausgangssignale vergleichende Vergleichseinrichtung ermittelt wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102013214013.4 | 2013-07-17 | ||
DE201310214013 DE102013214013A1 (de) | 2013-07-17 | 2013-07-17 | Verfahren zur Erhöhung der Verfügbarkeit eines Mikroprozessorsystems |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2015007717A1 true WO2015007717A1 (de) | 2015-01-22 |
Family
ID=51229873
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/EP2014/065098 WO2015007717A1 (de) | 2013-07-17 | 2014-07-15 | Verfahren zur erhöhung der verfügbarkeit eines mikroprozessorsystems |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE102013214013A1 (de) |
WO (1) | WO2015007717A1 (de) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2346772A1 (fr) * | 1975-06-19 | 1977-10-28 | Cii | Systeme perfectionne de detection et essai de correction d'erreurs dans les equipements informatiques |
US20060195751A1 (en) * | 2005-02-16 | 2006-08-31 | Honeywell International Inc. | Fault recovery for real-time, multi-tasking computer system |
EP2498184A1 (de) * | 2011-03-08 | 2012-09-12 | Thales | Vorrichtung zur Verbesserung der Fehlertoleranz eines Prozessors |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2550598A1 (de) | 2010-03-23 | 2013-01-30 | Continental Teves AG & Co. oHG | Redundante zwei-prozessor-steuerung und steuerungsverfahren |
-
2013
- 2013-07-17 DE DE201310214013 patent/DE102013214013A1/de active Pending
-
2014
- 2014-07-15 WO PCT/EP2014/065098 patent/WO2015007717A1/de active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2346772A1 (fr) * | 1975-06-19 | 1977-10-28 | Cii | Systeme perfectionne de detection et essai de correction d'erreurs dans les equipements informatiques |
US20060195751A1 (en) * | 2005-02-16 | 2006-08-31 | Honeywell International Inc. | Fault recovery for real-time, multi-tasking computer system |
EP2498184A1 (de) * | 2011-03-08 | 2012-09-12 | Thales | Vorrichtung zur Verbesserung der Fehlertoleranz eines Prozessors |
Non-Patent Citations (1)
Title |
---|
EREZ M ET AL: "Fault Tolerance Techniques for the Merrimac Streaming Supercomputer", SUPERCOMPUTING, 2005. PROCEEDINGS OF THE ACM/IEEE SC 2005 CONFERENCE SEATTLE, WA, USA 12-18 NOV. 2005, PISCATAWAY, NJ, USA,IEEE, 12 November 2005 (2005-11-12), pages 29 - 29, XP010864868, ISBN: 978-1-59593-061-3, DOI: 10.1109/SC.2005.26 * |
Also Published As
Publication number | Publication date |
---|---|
DE102013214013A1 (de) | 2015-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102012109614B4 (de) | Verfahren zum Wiederherstellen von Stapelüberlauf- oder Stapelunterlauffehlern in einer Softwareanwendung | |
DE10049441A1 (de) | Verfahren zum Betrieb eines von einem Prozessor gesteuerten Systems | |
DE102011086530A1 (de) | Mikroprozessorsystem mit fehlertoleranter Architektur | |
DE102015003194A1 (de) | Verfahren und Vorrichtung zum Handhaben von sicherheitskritischen Fehlern | |
DE102007045398A1 (de) | Integriertes Mikroprozessorsystem für sicherheitskritische Regelungen | |
EP2513796B1 (de) | Verfahren zum betreiben einer recheneinheit | |
DE112010005400T5 (de) | System für gegenseitige Überwachung von Mikrocomputern und ein Verfahren für gegenseitige Überwachung von Mikrocomputern | |
WO2006032617A1 (de) | Verfahren zur abarbeitung eines computerprogramms auf einem computersystem | |
EP1854007A2 (de) | Verfahren, betriebssysem und rechengerät zum abarbeiten eines computerprogramms | |
WO2006032585A1 (de) | Verfahren zur abarbeitung eines computerprogramms auf einem computersystem | |
DE102007056218A1 (de) | Verfahren zur Behandlung von transienten Fehlern in Echtzeitsystemen, insbesondere in Steuergeräten von Kraftfahrzeugen | |
DE102008004206A1 (de) | Anordnung und Verfahren zur Fehlererkennung und -behandlung in einem Steuergerät in einem Kraftfahrzeug | |
EP2494488B1 (de) | Verfahren zum ausführen von sicherheits-relevanten und nicht-sicherheits-relevanten softwarekomponenten auf einer hardwareplattform | |
DE102013021231A1 (de) | Verfahren zum Betrieb eines Assistenzsystems eines Fahrzeugs und Fahrzeugsteuergerät | |
DE102011089590A1 (de) | Verfahren zur Funktionsüberwachung einer Sicherheitsüberwachung einer Steuereinheit | |
EP2228723B1 (de) | Verfahren zur Fehlerbehandlung eines Rechnersystems | |
WO2015007717A1 (de) | Verfahren zur erhöhung der verfügbarkeit eines mikroprozessorsystems | |
DE102013202961A1 (de) | Verfahren zum Überwachen eines Stackspeichers in einem Betriebssystem eines Steuergeräts eines Kraftfahrzeuges | |
DE102004051991A1 (de) | Verfahren, Betriebssystem und Rechengerät zum Abarbeiten eines Computerprogramms | |
WO2006045733A2 (de) | Verfahren, betriebssystem und rechengerät zum abarbeiten eines computerprogramms | |
DE102017219195B4 (de) | Verfahren zum gewährleisten eines betriebs eines rechners | |
DE102014112946A1 (de) | Elektronische Steuereinheit und elektronisches Servolenksystem, das diese verwendet | |
DE102023004853A1 (de) | Verfahren zur Fehlerbehebung von sicherheitsrelevanten mikrocontrollergesteuerten Anwendungen in einem Kraftfahrzeug, sicherheitsrelevanten Computerprogrammprodukt, sicherheitsrelevanten Mikrocontroller, sowie Kraftfahrzeug | |
DE102018127082A1 (de) | Verfahren zum Betreiben eines Mikrocontrollers und Mikrocontroller | |
DE112018002612T5 (de) | Fahrzeugsteuervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 14744484 Country of ref document: EP Kind code of ref document: A1 |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 14744484 Country of ref document: EP Kind code of ref document: A1 |