WO2014198550A1 - Method for producing a nitride compound semiconductor component - Google Patents

Method for producing a nitride compound semiconductor component Download PDF

Info

Publication number
WO2014198550A1
WO2014198550A1 PCT/EP2014/061139 EP2014061139W WO2014198550A1 WO 2014198550 A1 WO2014198550 A1 WO 2014198550A1 EP 2014061139 W EP2014061139 W EP 2014061139W WO 2014198550 A1 WO2014198550 A1 WO 2014198550A1
Authority
WO
WIPO (PCT)
Prior art keywords
buffer layer
semiconductor layer
layer sequence
layer
sequence
Prior art date
Application number
PCT/EP2014/061139
Other languages
German (de)
French (fr)
Inventor
Werner Bergbauer
Philipp Drechsel
Peter Stauss
Patrick Rode
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to JP2016518909A priority Critical patent/JP6138359B2/en
Priority to DE112014002779.0T priority patent/DE112014002779B8/en
Priority to CN201480033604.4A priority patent/CN105308720B/en
Priority to US14/891,924 priority patent/US9660137B2/en
Publication of WO2014198550A1 publication Critical patent/WO2014198550A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities

Definitions

  • the invention relates to a method for producing a nitride compound semiconductor device on a substrate having a silicon surface.
  • Nitride compound semiconductors are commonly used in LEDs or
  • Laser diodes are used, usually in blue
  • Emit spectral range Depending on the composition of the semiconductor material, for example, an emission in the ultraviolet or green spectral range is possible. Luminescence conversion by means of phosphors, the
  • Nitride compound semiconductor based LEDs are therefore of considerable importance for LED lighting systems.
  • the nitride compound semiconductor layers are typically epitaxially grown on a growth substrate that conforms to the lattice constant and crystal structure of the growth factor
  • Nitride compound semiconductor material is adjusted. Suitable substrate materials are in particular sapphire, GaN or SiC. However, these substrate materials are comparatively expensive. The growth of nitride compound semiconductors
  • nitride compound semiconductors used growth temperature of about 1000 ° C to room temperature generated large tensile stresses in GaN.
  • WO 2011/039181 A1 discloses processes for the production of nitride compound semiconductor components
  • the publication WO 2013/045355 Al describes a method for producing nitride compound semiconductor components on silicon substrates, in which a layer structure is arranged between the silicon substrate and the functional layer sequence of the optoelectronic component, in which a masking layer of a silicon nitride-containing material is embedded. Embedding the masking layer achieves a reduction in dislocation density.
  • the invention is based on the object, a further
  • Specify nitride compound semiconductor device on a substrate with a silicon surface can be achieved by the particularly low defect densities in the semiconductor layer sequence, and which is characterized by a relatively low production cost.
  • the growth substrate may in particular be a silicon substrate.
  • the growth substrate may be an SOI substrate (Silicon On Insulator).
  • a buffer layer having Al x In y Ga x - y N with O x 1, O x y y and x + y ⁇ 1 is applied to the silicon surface
  • the buffer layer preferably has Al x Gai x N with 0 ⁇ x ⁇ 1.
  • Semiconductor layer sequence is based on a nitride compound semiconductor. "On a nitride compound semiconductor based "means in this context that the semiconductor layer sequence or at least one layer thereof comprises a III-nitride compound semiconductor material, preferably Al m In y Ga m - n N, where 0 ⁇ m ⁇ 1, 0 ⁇ n ⁇ 1 and m + n ⁇ 1. This material does not necessarily have a III-nitride compound semiconductor material, preferably Al m In y Ga m - n N, where 0 ⁇ m ⁇ 1, 0 ⁇ n ⁇ 1 and m + n ⁇ 1. This material does not necessarily have a III-nitride compound semiconductor material, preferably Al m In y Ga m - n N, where 0 ⁇ m ⁇ 1, 0 ⁇ n ⁇ 1 and m + n ⁇ 1. This material does not necessarily have a III-nitride compound semiconductor material, preferably Al m In y
  • the above formula contains only the essential constituents of the crystal lattice (Al, In, Ga, N), even if these may be partially replaced by small amounts of other substances.
  • the nitride compound semiconductor device is according to
  • the semiconductor layer sequence contains in particular an active layer of the optoelectronic component.
  • Example a light-emitting diode layer sequence.
  • the active layer is in particular one during operation of the component
  • Radiation-emitting layer for example, as a pn junction, as a double heterostructure, as a single quantum well structure or multiple quantum well structure
  • the light-emitting diode layer sequence may include, for example, an n-type semiconductor region and a p-type semiconductor region
  • the buffer layer is provided with an in
  • the buffer layer advantageously has one varying material composition, such that a lateral lattice constant of the buffer layer gradually or continuously increases in a first region and in a second region, that of the first region in the growth direction
  • the lateral lattice constant is to be understood here and below as meaning the lattice constant in the direction perpendicular to the direction of growth.
  • the buffer layer preferably consists exclusively of the first region and the second region, i. the buffer layer has no further regions apart from the first region and the second region following in the growth direction.
  • the buffer layer has a smaller lateral lattice constant than a semiconductor layer of the semiconductor layer sequence adjoining the buffer layer.
  • Buffer layer having such a varying lattice constant, a particularly low defect density in the
  • Lattice constant of the buffer layer in the second region is gradually or continuously reduced so that they are at the interface to the subsequent
  • Interface to the semiconductor layer sequence addition but end in the region of the interface.
  • the buffer layer has a smaller lateral
  • Lattice constant has as the adjacent semiconductor layer of the semiconductor layer sequence, the
  • the spatial variation of the lattice constant of the buffer layer in the growth direction takes place in that the
  • Material composition is gradually or continuously changed during growth. This is preferably realized by the fact that the aluminum content x of the material Al x In y Gai x - y N of the buffer layer decreases in the first region and increases again in the second region. Since the
  • Lattice constant is reduced in this material system with increasing aluminum content, is achieved in this way that the lattice constant increases in the first region and decreases in the second region.
  • the buffer layer can be
  • the buffer layer advantageously has an aluminum content x.sub.0.8, preferably 0.times.0.9, at an interface with the growth substrate.
  • the buffer layer has AIN at the interface with the growth substrate.
  • the aluminum content x in the buffer layer advantageously has a minimum, wherein at least x ⁇ 0.6, preferably x -S 0.2, particularly preferably x -S 0.1 applies.
  • the aluminum content is gradually or continuously reduced in the first range to decrease to a value of x ⁇ 0.6, preferably x-S 0.2 or even x ⁇ 0.1, and in the following second range is increased again gradually or continuously.
  • Aluminum content x is thus reached at the boundary between the first region and the second region.
  • the buffer layer advantageously has an aluminum content x.gtoreq.0.6, preferably x.sub.0.8 or even x.gtoreq.0.9.
  • a semiconductor layer of the semiconductor layer sequence adjoining the buffer layer preferably has Al m In n Ga m - n N, where m ⁇ 0.5. Preferably, m ⁇ 0.2 or even m ⁇ 0.1.
  • the adjacent to the buffer layer semiconductor layer of the semiconductor layer sequence thus advantageously has a much lower aluminum content than the buffer layer at the interface to the semiconductor layer sequence.
  • the silicon surface of the growth substrate is a (111) plane.
  • the (111) plane of a silicon crystal is particularly well suited for growing a hexagonal nitride compound semiconductor material due to the quasi-hexagonal crystal structure.
  • the semiconductor layer sequence is advantageously connected to a carrier substrate on a surface lying opposite the growth substrate. Since the carrier substrate does not have to be suitable for growing a nitride compound semiconductor material, it can advantageously be selected on the basis of other criteria, in particular a good thermal and / or electrical conductivity. In the case of an optoelectronic nitride compound semiconductor device, before the semiconductor layer sequence is connected to the carrier substrate, a mirror layer can be applied to the semiconductor substrate
  • Semiconductor layer sequence can be applied to those emitted during operation of the optoelectronic nitride compound semiconductor device in the direction of the carrier substrate
  • the buffer layer can be at least partially removed, for example by an etching process.
  • the remaining remainder of the buffer layer is on in this case arranged the radiation exit side of the optoelectronic component.
  • Figure 1 is applied to a silicon substrate
  • FIG. 3 shows a coating applied to a silicon substrate
  • Figure 4 is a graph of measured
  • Growth substrate 1 is provided, which has a silicon surface.
  • the growth substrate 1 can
  • the growth substrate 1 for example, be a silicon wafer.
  • the growth substrate 1 it is also possible for the growth substrate 1 to be an SOI substrate.
  • the silicon surface of the growth substrate 1 is preferably a (111) crystal plane which, because of its hexagonal symmetry, is particularly good for growing
  • Nitride compound semiconductors is suitable. Then Nitride compound semiconductors is suitable. The
  • Nitride compound semiconductor materials used substrates of sapphire, GaN or SiC has the advantage that it is relatively inexpensive.
  • a buffer layer 2 of Al x In y Gai- x - y N is first grown in the method with O.sub.x 1, O.sub.y 1 and x + y ⁇ 1.
  • the indium component y 0, ie the buffer layer has Al x Ga x -N with 0 ⁇ x ⁇ 1.
  • the illustrated embodiment the
  • Material composition of the buffer layer 2 during growth has been varied such that the lateral lattice constant of the buffer layer 2 in a first region 2a continuously increases and decreases continuously in a subsequent in the growth direction second region 2b.
  • Embodiment is a light-emitting diode layer sequence is shown schematically in Figure 1.
  • the aluminum content x of the buffer layer 2 is at the interface between the growth substrate 1 and the
  • the aluminum content x initially decreases continuously in the first region 2a. This has the consequence that the lateral lattice constant of the
  • Nitride compound semiconductor material continuously increased.
  • the aluminum content x reaches a minimum and, correspondingly, the lattice constant of the nitride compound semiconductor material reaches a maximum.
  • the aluminum component x advantageously has a
  • a next step a
  • the semiconductor layer sequence 3 is the light-emitting diode layer sequence of an optoelectronic component.
  • Light-emitting diode layer sequence 3 is based on a nitride compound semiconductor.
  • the light-emitting diode layer sequence 3 contains in particular an active layer 5 which is suitable for the emission of radiation.
  • the active layer 5 may be formed, for example, as a pn junction, a double heterostructure, a single quantum well structure, or a multiple quantum well structure.
  • Designation Quantum well structure includes any
  • Quantum well structure no information about the dimensionality of the quantization. It thus includes quantum wells, quantum wires and quantum dots and any combination of these structures.
  • the light-emitting diode layer sequence 3 contains at least one semiconductor layer 4 of a first conductivity type and at least one semiconductor layer 6 of a second
  • the aluminum content of the buffer layer 2 is preferably increased continuously in the second region 2b in such a way that the aluminum content at the interface to the
  • Light emitting diode layer sequence 3 is greater than that Aluminum content of the semiconductor layer 4 of
  • Light-emitting diode layer sequence 3 which adjoins the buffer layer 2.
  • the semiconductor layer 4 adjoining the light-emitting diode layer sequence 3 advantageously has Al m In n Ga m - n N, where m ⁇ 0.5. In particular, m ⁇ 0.2 or even m ⁇ 0.1. Due to the fact that the aluminum content of the
  • Buffer layer 2 adjacent semiconductor layer 4 is smaller than the aluminum content of the buffer layer 2 at the
  • the adjacent to the buffer layer 2 semiconductor layer 4 is grown with a compressive strain. This has the advantage that a tensile stress, the cooling of the
  • Layer system can occur from the growth temperature to room temperature, counteracted.
  • Embodiment of the method for producing a nitride compound semiconductor device shown The layer sequence differs from the embodiment of Figure 1 in that the aluminum content x in the
  • Buffer layer 2 is not continuous, but varies gradually. In a first region 2a facing the growth substrate 1, the aluminum content x in the buffer layer 2 gradually decreases and decreases in one of the
  • the buffer layer 2 has a plurality of partial layers in the first region 2a, wherein the aluminum content x decreases step by step from partial layer to partial layer. Furthermore, the buffer layer has a plurality of partial layers in the second region 2b, wherein the
  • Aluminum content x gradually increases from partial layer to partial layer.
  • the second embodiment corresponds to the first embodiment described above.
  • a layer sequence on a growth substrate 1 made of silicon is not
  • the buffer layer 2 at the interface with the light-emitting diode layer sequence 3 has substantially the same lattice constant as that of the buffer layer 2
  • Layer sequence Sl is less than in the layer sequence S3, which was prepared according to the comparative example not according to the invention.
  • Reflections in the examination by means of X-ray diffraction indicate a reduced defect density of the layer sequence in the exemplary embodiment according to the invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

The invention relates to a method for producing a nitride compound semiconductor component, having the steps: - providing a growth substrate (1) having a silicon surface; - growing a buffer layer (2) having AlxInyGa1-x-yN with 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 and x + y ≤ 1 on the silicon surface; - growing a semiconductor layer sequence (3) on the buffer layer (2), wherein - the buffer layer (2) has a material composition varying in such a manner that a lateral lattice constant of the buffer layer (2) in a first region (2a) increases stepwise or continuously, and in a second region (2b), which follows the first region in the growth direction, decreases stepwise or continuously; and - the buffer layer (2) has a smaller lateral lattice constant at an interface with the semiconductor layer sequence (3) than a semiconductor layer (4) of the semiconductor layer sequence (3) adjoining the buffer layer (2).

Description

Beschreibung description
Verfahren zur Herstellung eines Nitridverbindungshalbleiter- Bauelements Process for producing a nitride compound semiconductor device
Die Erfindung betrifft ein Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements auf einem Substrat mit einer Silizium-Oberfläche. Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2013 106 044.7, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. The invention relates to a method for producing a nitride compound semiconductor device on a substrate having a silicon surface. This patent application claims the priority of German Patent Application 10 2013 106 044.7, the disclosure of which is hereby incorporated by reference.
Nitridverbindungshalbleiter werden häufig in LEDs oder Nitride compound semiconductors are commonly used in LEDs or
Laserdioden eingesetzt, die in der Regel im blauen Laser diodes are used, usually in blue
Spektralbereich emittieren. Abhängig von der Zusammensetzung des Halbleitermaterials ist beispielsweise auch eine Emission im ultravioletten oder grünen Spektralbereich möglich. Durch Lumineszenzkonversion mittels Leuchtstoffen kann die  Emit spectral range. Depending on the composition of the semiconductor material, for example, an emission in the ultraviolet or green spectral range is possible. Luminescence conversion by means of phosphors, the
kurzwellige Strahlung zu größeren Wellenlängen hin short-wave radiation towards longer wavelengths
konvertiert werden. Auf diese Weise ist es möglich, be converted. In this way it is possible
mischfarbiges Licht, insbesondere Weißlicht, zu erzeugen. Auf Nitridverbindungshalbleitern basierende LEDs sind daher für LED-Beleuchtungssysteme von erheblicher Bedeutung. mixed-colored light, in particular white light to produce. Nitride compound semiconductor based LEDs are therefore of considerable importance for LED lighting systems.
Bei der Herstellung von optoelektronischen Bauelementen werden die Nitridverbindungshalbleiterschichten in der Regel epitaktisch auf ein Aufwachssubstrat aufgewachsen, das an die Gitterkonstante und die Kristallstruktur des In the fabrication of optoelectronic devices, the nitride compound semiconductor layers are typically epitaxially grown on a growth substrate that conforms to the lattice constant and crystal structure of the growth factor
Nitridverbindungshalbleitermaterials angepasst ist. Geeignete Substratmaterialien sind insbesondere Saphir, GaN oder SiC. Diese Substratmaterialien sind allerdings vergleichsweise teuer . Das Aufwachsen von Nitridverbindungshalbleitern auf Nitride compound semiconductor material is adjusted. Suitable substrate materials are in particular sapphire, GaN or SiC. However, these substrate materials are comparatively expensive. The growth of nitride compound semiconductors
vergleichsweise kostengünstigen Siliziumsubstraten wird durch eine vergleichsweise große Differenz der thermischen comparatively inexpensive silicon substrates is characterized by a comparatively large difference in the thermal
Ausdehnungskoeffizienten des Siliziums und des Expansion coefficients of silicon and of
Nitridverbindungshalbleitermaterials erschwert. Insbesondere werden beim Abkühlen des Schichtsystems von der zum  Difficult to nitride compound semiconductor material. In particular, during cooling of the layer system from the to
Aufwachsen von Nitrid-Verbindungshalbleitern verwendeten Wachstumstemperatur von etwa 1000 °C auf Raumtemperatur große tensile Verspannungen im GaN erzeugt. Growing up of nitride compound semiconductors used growth temperature of about 1000 ° C to room temperature generated large tensile stresses in GaN.
In den Druckschriften DE 10 2006 008 929 AI und In the publications DE 10 2006 008 929 AI and
WO 2011/039181 AI werden jeweils Verfahren zur Herstellung von Nitridverbindungshalbleiter-Bauelementen auf  WO 2011/039181 A1 discloses processes for the production of nitride compound semiconductor components
Siliziumsubstraten beschrieben. Aus diesen Druckschriften ist bekannt, zwischen der Silizium-Oberfläche des Silicon substrates described. From these documents it is known between the silicon surface of the
Aufwachssubstrats und der funktionellen Schichtenfolge des optoelektronischen Bauelements eine Schichtstruktur zur Growth substrate and the functional layer sequence of the optoelectronic component, a layer structure for
Erzeugung einer kompressiven Verspannung einzubauen, welche der beim Abkühlen durch das Silizium erzeugten tensilen Generation of a compressive strain to install, which produced by cooling during the cooling of the silicon tensilen
Verspannung entgegenwirkt. Counteracts tension.
Die Druckschrift WO 2013/045355 AI beschreibt ein Verfahren zur Herstellung von Nitridverbindungshalbleiter-Bauelementen auf Siliziumsubstraten, bei dem zwischen dem Siliziumsubstrat und der funktionellen Schichtenfolge des optoelektronischen Bauelements eine Schichtstruktur angeordnet ist, in die eine Maskierungsschicht aus einem Siliziumnitrid-haltigen Material eingebettet ist. Durch das Einbetten der Maskierungsschicht wird eine Reduzierung der Versetzungsdichte erzielt. DasThe publication WO 2013/045355 Al describes a method for producing nitride compound semiconductor components on silicon substrates, in which a layer structure is arranged between the silicon substrate and the functional layer sequence of the optoelectronic component, in which a masking layer of a silicon nitride-containing material is embedded. Embedding the masking layer achieves a reduction in dislocation density. The
Einbetten einer Schicht aus einem Material wie beispielsweise Siliziumnitrid, das nicht zum Materialsystem der übrigen Halbleiterschichten gehört, ist allerdings mit einem erhöhten Herstellungsaufwand verbunden. Embedding a layer of a material such as silicon nitride, which is not the material system of the rest Semiconductor layers belongs, but is associated with an increased production cost.
Der Erfindung liegt die Aufgabe zugrunde, ein weiter The invention is based on the object, a further
verbessertes Verfahren zur Herstellung eines improved process for producing a
Nitridverbindungshalbleiter-Bauelements auf einem Substrat mit einer Silizium-Oberfläche anzugeben, durch das besonders geringe Defektdichten in der Halbleiterschichtenfolge erzielt werden können, und das sich durch einen vergleichsweise geringen Herstellungsaufwand auszeichnet.  Specify nitride compound semiconductor device on a substrate with a silicon surface, can be achieved by the particularly low defect densities in the semiconductor layer sequence, and which is characterized by a relatively low production cost.
Diese Aufgabe wird durch ein Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements gemäß Patentanspruch 1 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche. This object is achieved by a method for producing a nitride compound semiconductor device according to claim 1. Advantageous embodiments and modifications of the invention are the subject of the dependent claims.
Gemäß zumindest einer Ausführungsform des Verfahrens wird zunächst ein Aufwachssubstrat mit einer Siliziumoberfläche bereitgestellt. Das Aufwachssubstrat kann insbesondere ein Siliziumsubstrat sein. Das Aufwachssubstrat kann alternativ auch ein SOI-Substrat (Silicon On Insulator) sein. In accordance with at least one embodiment of the method, first of all a growth substrate having a silicon surface is provided. The growth substrate may in particular be a silicon substrate. Alternatively, the growth substrate may be an SOI substrate (Silicon On Insulator).
Gemäß zumindest einer Ausführungsform wird bei dem Verfahren eine Pufferschicht, die AlxInyGai-x-yN mit O ^ x ^ l, O ^ y ^ l und x + y < 1 aufweist, auf die Siliziumoberfläche In accordance with at least one embodiment, in the method, a buffer layer having Al x In y Ga x - y N with O x 1, O x y y and x + y <1 is applied to the silicon surface
aufgewachsen. Bevorzugt weist die Pufferschicht AlxGai-xN mit 0 < x < 1 auf. grew up. The buffer layer preferably has Al x Gai x N with 0 <x <1.
In einem weiteren Verfahrensschritt wird die In a further method step, the
Halbleiterschichtenfolge des Nitridverbindungshalbleiter- Bauelements auf die Pufferschicht aufgewachsen. Die Semiconductor layer sequence of the nitride compound semiconductor device grown on the buffer layer. The
Halbleiterschichtenfolge basiert auf einem Nitrid- Verbindungshalbleiter. „Auf einem Nitridverbindungshalbleiter basierend" bedeutet im vorliegenden Zusammenhang, dass die Halbleiterschichtenfolge oder zumindest eine Schicht davon ein III-Nitrid-Verbindungshalbleitermaterial, vorzugsweise AlmInyGai-m-nN umfasst, wobei 0 < m < 1, 0 < n < 1 und m + n < 1. Dabei muss dieses Material nicht zwingend eine Semiconductor layer sequence is based on a nitride compound semiconductor. "On a nitride compound semiconductor based "means in this context that the semiconductor layer sequence or at least one layer thereof comprises a III-nitride compound semiconductor material, preferably Al m In y Ga m - n N, where 0 <m <1, 0 <n <1 and m + n <1. This material does not necessarily have a
mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es einen oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die have mathematically exact composition according to the above formula. Rather, it may have one or more dopants as well as additional components that the
charakteristischen physikalischen Eigenschaften des AlmInyGai- m-nN -Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (AI, In, Ga , N) , auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können. essentially do not change the characteristic physical properties of the Al m In y GaNm nN material. For the sake of simplicity, however, the above formula contains only the essential constituents of the crystal lattice (Al, In, Ga, N), even if these may be partially replaced by small amounts of other substances.
Das Nitridverbindungshalbleiter-Bauelement ist gemäß The nitride compound semiconductor device is according to
zumindest einer Ausgestaltung ein optoelektronisches at least one embodiment of an optoelectronic
Bauelement. Die Halbleiterschichtenfolge enthält insbesondere eine aktive Schicht des optoelektronischen Bauelements. Bei dieser Ausgestaltung ist die Halbleiterschichtenfolge zumComponent. The semiconductor layer sequence contains in particular an active layer of the optoelectronic component. In this embodiment, the semiconductor layer sequence for
Beispiel eine Leuchtdiodenschichtenfolge . Die aktive Schicht ist insbesondere eine beim Betrieb des Bauelements Example, a light-emitting diode layer sequence. The active layer is in particular one during operation of the component
Strahlungsemittierende Schicht, die zum Beispiel als pn- Übergang, als Doppelheterostruktur, als Einfach- Quantentopfstruktur oder Mehrfach-Quantentopfstruktur Radiation-emitting layer, for example, as a pn junction, as a double heterostructure, as a single quantum well structure or multiple quantum well structure
ausgebildet sein kann. Zusätzlich zur aktiven Schicht kann die Leuchtdiodenschichtenfolge beispielsweise einen n-Typ Halbleiterbereich und einen p-Typ Halbleiterbereich can be trained. In addition to the active layer, the light-emitting diode layer sequence may include, for example, an n-type semiconductor region and a p-type semiconductor region
aufweisen, welche die aktive Schicht umgeben. which surround the active layer.
Bei dem Verfahren wird die Pufferschicht mit einer in In the method, the buffer layer is provided with an in
Wachstumsrichtung variierenden Materialzusammensetzung aufgewachsen. Die Pufferschicht weist vorteilhaft eine derart variierende Materialzusammensetzung auf, dass eine laterale Gitterkonstante der Pufferschicht in einem ersten Bereich schrittweise oder kontinuierlich zunimmt und in einem zweiten Bereich, der dem ersten Bereich in Wachstumsrichtung Grown growth direction varying material composition. The buffer layer advantageously has one varying material composition, such that a lateral lattice constant of the buffer layer gradually or continuously increases in a first region and in a second region, that of the first region in the growth direction
nachfolgt, schrittweise oder kontinuierlich abnimmt. Unter der lateralen Gitterkonstante ist hier und im Folgenden die Gitterkonstante in der senkrecht zur Wachstumsrichtung verlaufenden Richtung zu verstehen. Die Pufferschicht besteht vorzugsweise ausschließlich aus dem ersten Bereich und dem zweiten Bereich, d.h. die Pufferschicht weist außer dem ersten Bereich und dem in Wachstumsrichtung nachfolgenden zweiten Bereich keine weiteren Bereiche auf. follows, gradually or continuously decreases. The lateral lattice constant is to be understood here and below as meaning the lattice constant in the direction perpendicular to the direction of growth. The buffer layer preferably consists exclusively of the first region and the second region, i. the buffer layer has no further regions apart from the first region and the second region following in the growth direction.
An einer Grenzfläche zur Halbleiterschichtenfolge weist die Pufferschicht eine kleinere laterale Gitterkonstante auf als eine an die Pufferschicht angrenzende Halbleiterschicht der Halbleiterschichtenfolge . At an interface to the semiconductor layer sequence, the buffer layer has a smaller lateral lattice constant than a semiconductor layer of the semiconductor layer sequence adjoining the buffer layer.
Es hat sich herausgestellt, dass sich mit einer It turned out that with one
Pufferschicht, die eine derart variierende Gitterkonstante aufweist, eine besonders geringe Defektdichte in der Buffer layer having such a varying lattice constant, a particularly low defect density in the
Halbleiterschichtenfolge erzielen lässt. Dies wird Achieve semiconductor layer sequence. this will
insbesondere dadurch erreicht, dass die laterale in particular achieved in that the lateral
Gitterkonstante der Pufferschicht in dem zweiten Bereich derart schrittweise oder kontinuierlich verringert wird, dass sie an der Grenzfläche zur nachfolgenden Lattice constant of the buffer layer in the second region is gradually or continuously reduced so that they are at the interface to the subsequent
Halbleiterschichtenfolge kleiner ist als die an die Semiconductor layer sequence is smaller than that of the
Pufferschicht angrenzende Halbleiterschicht der Buffer layer adjacent semiconductor layer of
Halbleiterschichtenfolge. An der Grenzfläche zwischen der Pufferschicht und der Halbleiterschichtenfolge tritt daher ein Sprung der Gitterkonstante auf. Durch diese sprunghafte Änderung der Gitterkonstante kann eine Defektreduktion erreicht werden, da Defekte an der Grenzfläche zur Halbleiterschichtenfolge abknicken. Insbesondere breiten sich Defekte in der Pufferschicht nicht wesentlich über die Semiconductor layer sequence. Therefore, at the interface between the buffer layer and the semiconductor layer sequence, a jump of the lattice constant occurs. By this sudden change of the lattice constant, a defect reduction can be achieved since defects at the interface to the Kick off the semiconductor layer sequence. In particular, defects in the buffer layer do not propagate significantly beyond the
Grenzfläche zur Halbleiterschichtenfolge hinaus aus, sondern enden im Bereich der Grenzfläche. Interface to the semiconductor layer sequence addition, but end in the region of the interface.
Dadurch, dass die Pufferschicht eine kleinere laterale Due to the fact that the buffer layer has a smaller lateral
Gitterkonstante als die angrenzende Halbleiterschicht der Halbleiterschichtenfolge aufweist, wird die Lattice constant has as the adjacent semiconductor layer of the semiconductor layer sequence, the
Halbleiterschichtenfolge kompressiv verspannt aufgewachsen. Zur Erzeugung der kompressiven Verspannung ist es vorteilhaft nicht erforderlich, in die Pufferschicht zusätzliche  Semiconductor layer sequence grown compressively clamped. To generate the compressive strain, it is advantageously not necessary to add additional to the buffer layer
Zwischenschichten zur Erzeugung der kompressiven Verspannung einzubauen. Die in der Halbleiterschichtenfolge erzeugte kompressive Verspannung hat den Vorteil, dass sie beim Incorporate intermediate layers for generating the compressive strain. The compressive stress generated in the semiconductor layer sequence has the advantage that it is used in the
Abkühlen des Schichtsystems von der Wachstumstemperatur auf Raumtemperatur einer durch das Aufwachssubstrat erzeugten tensilen Verspannung entgegenwirkt. Cooling of the layer system from the growth temperature to room temperature counteracts a tensile stress generated by the growth substrate.
Die räumliche Variation der Gitterkonstante der Pufferschicht in Wachstumsrichtung erfolgt dadurch, dass die The spatial variation of the lattice constant of the buffer layer in the growth direction takes place in that the
Materialzusammensetzung während des Aufwachsens schrittweise oder kontinuierlich verändert wird. Bevorzugt wird diese dadurch realisiert, dass der Aluminiumanteil x des Materials AlxInyGai-x-yN der Pufferschicht in dem ersten Bereich abnimmt und in dem zweiten Bereich wieder zunimmt. Da sich die Material composition is gradually or continuously changed during growth. This is preferably realized by the fact that the aluminum content x of the material Al x In y Gai x - y N of the buffer layer decreases in the first region and increases again in the second region. Since the
Gitterkonstante in diesem Materialsystem mit zunehmendem Aluminiumanteil vermindert, wird auf diese Weise erreicht, dass die Gitterkonstante in dem ersten Bereich zunimmt und in dem zweiten Bereich abnimmt. Die Pufferschicht kann  Lattice constant is reduced in this material system with increasing aluminum content, is achieved in this way that the lattice constant increases in the first region and decreases in the second region. The buffer layer can
insbesondere AlxGai-xN mit 0 < x < 1 aufweisen, wobei der Aluminiumanteil x in Wachstumsrichtung variiert wird. Die Pufferschicht weist an einer Grenzfläche zum Aufwachssubstrat vorteilhaft einen Aluminiumanteil x ^ 0,8, bevorzugt x ^ 0,9 auf. Insbesondere kann der Aluminiumanteil an der Grenzfläche zum Aufwachsubstrat sogar x = 1 betragen. In diesem Fall weist die Pufferschicht an der Grenzfläche zum Aufwachssubstrat AIN auf. in particular Al x Gai- x N have 0 <x <1, wherein the aluminum content x is varied in the growth direction. The buffer layer advantageously has an aluminum content x.sub.0.8, preferably 0.times.0.9, at an interface with the growth substrate. In particular, the aluminum content at the interface with the growth substrate may even be x = 1. In this case, the buffer layer has AIN at the interface with the growth substrate.
Der Aluminiumanteil x in der Pufferschicht weist vorteilhaft ein Minimum auf, wobei im Minimum x < 0,6, bevorzugt x -S 0,2, besonders bevorzugt x -S 0,1 gilt. Der Aluminiumanteil wird mit anderen Worten in dem ersten Bereich schrittweise oder kontinuierlich derart vermindert, dass er bis auf einen Wert von x < 0,6, bevorzugt x -S 0,2 oder sogar x < 0,1, absinkt, und in dem nachfolgenden zweiten Bereich wieder schrittweise oder kontinuierlich erhöht wird. Das Minimum des The aluminum content x in the buffer layer advantageously has a minimum, wherein at least x <0.6, preferably x -S 0.2, particularly preferably x -S 0.1 applies. In other words, the aluminum content is gradually or continuously reduced in the first range to decrease to a value of x <0.6, preferably x-S 0.2 or even x <0.1, and in the following second range is increased again gradually or continuously. The minimum of
Aluminiumanteils x wird also an der Grenze zwischen dem ersten Bereich und dem zweiten Bereich erreicht.  Aluminum content x is thus reached at the boundary between the first region and the second region.
An einer Grenzfläche zur Halbleiterschichtenfolge weist die Pufferschicht vorteilhaft einen Aluminiumanteil x ^ 0,6, bevorzugt x ^ 0,8 oder sogar x > 0,9 auf. At an interface to the semiconductor layer sequence, the buffer layer advantageously has an aluminum content x.gtoreq.0.6, preferably x.sub.0.8 or even x.gtoreq.0.9.
Insbesondere kann der Aluminiumanteil an der Grenzfläche zur Halbleiterschichtenfolge x = 1 betragen. In diesem Fall weist die Pufferschicht an der Grenzfläche zur In particular, the aluminum content at the interface to the semiconductor layer sequence can be x = 1. In this case, the buffer layer at the interface to
Halbleiterschichtenfolge AIN auf. Semiconductor layer sequence AIN on.
Eine an die Pufferschicht angrenzende Halbleiterschicht der Halbleiterschichtenfolge weist vorzugsweise AlmInnGai-m-nN auf, wobei m < 0,5 ist. Bevorzugt ist m < 0,2 oder sogar m < 0,1. Die an die Pufferschicht angrenzende Halbleiterschicht der Halbleiterschichtenfolge weist also vorteilhaft einen wesentlich geringeren Aluminiumanteil als die Pufferschicht an der Grenzfläche zur Halbleiterschichtenfolge auf. A semiconductor layer of the semiconductor layer sequence adjoining the buffer layer preferably has Al m In n Ga m - n N, where m <0.5. Preferably, m <0.2 or even m <0.1. The adjacent to the buffer layer semiconductor layer of the semiconductor layer sequence thus advantageously has a much lower aluminum content than the buffer layer at the interface to the semiconductor layer sequence.
Bei einer bevorzugten Ausgestaltung ist die Silizium- Oberfläche des Aufwachssubstrats eine (111) -Ebene. Die (111)- Ebene eines Siliziumkristalls ist aufgrund der quasi- hexagonalen Kristallstruktur besonders gut zum Aufwachsen eines hexagonalen Nitrid-Verbindungshalbleiter-Materials geeignet . In a preferred embodiment, the silicon surface of the growth substrate is a (111) plane. The (111) plane of a silicon crystal is particularly well suited for growing a hexagonal nitride compound semiconductor material due to the quasi-hexagonal crystal structure.
Bei einer bevorzugten Ausgestaltung des Verfahrens wird das Aufwachssubstrat nach dem Aufwachsen der In a preferred embodiment of the method, the growth substrate after the growth of the
Halbleiterschichtenfolge abgelöst. Bei dieser Ausgestaltung wird die Halbleiterschichtenfolge vorteilhaft an einer dem Aufwachssubstrat gegenüber liegenden Oberfläche mit einem Trägersubstrat verbunden. Da das Trägersubstrat nicht zum Aufwachsen eines Nitrid-Verbindungshalbleitermaterials geeignet sein muss, kann es vorteilhaft anhand von anderen Kriterien, insbesondere einer guten thermischen und/oder elektrischen Leitfähigkeit, ausgewählt werden. Im Fall eines optoelektronisches Nitridverbindungshalbleiter-Bauelements kann vor dem Verbinden der Halbleiterschichtenfolge mit dem Trägersubstrat eine Spiegelschicht auf die  Semiconductor layer sequence detached. In this refinement, the semiconductor layer sequence is advantageously connected to a carrier substrate on a surface lying opposite the growth substrate. Since the carrier substrate does not have to be suitable for growing a nitride compound semiconductor material, it can advantageously be selected on the basis of other criteria, in particular a good thermal and / or electrical conductivity. In the case of an optoelectronic nitride compound semiconductor device, before the semiconductor layer sequence is connected to the carrier substrate, a mirror layer can be applied to the semiconductor substrate
Halbleiterschichtenfolge aufgebracht werden, um die beim Betrieb des optoelektronischen Nitridverbindungshalbleiter- Bauelements in Richtung des Trägersubstrats emittierte Semiconductor layer sequence can be applied to those emitted during operation of the optoelectronic nitride compound semiconductor device in the direction of the carrier substrate
Strahlung zu einer dem Trägersubstrat gegenüberliegenden Strahlungsaustrittsfläche zu reflektieren. Nach dem Ablösen des Aufwachssubstrats kann die Pufferschicht zumindest teilweise, beispielsweise mit einem Ätzverfahren, entfernt werden. Ein im optoelektronischen Bauelement To reflect radiation to a radiation exit surface opposite the carrier substrate. After detachment of the growth substrate, the buffer layer can be at least partially removed, for example by an etching process. One in the optoelectronic component
verbleibender Rest der Pufferschicht ist in diesem Fall an der Strahlungsaustrittseite des optoelektronischen Bauelements angeordnet. remaining remainder of the buffer layer is on in this case arranged the radiation exit side of the optoelectronic component.
Die Erfindung wird im Folgenden anhand von The invention will be described below with reference to
Ausführungsbeispielen im Zusammenhang mit den Figuren 1 bis näher erläutert.  Embodiments in connection with the figures 1 to explained in more detail.
Es zeigen: Show it:
Figur 1 eine auf ein Siliziumsubstrat aufgebrachte Figure 1 is applied to a silicon substrate
Schichtenfolge bei einem Ausführungsbeispiel des Verfahrens zur Herstellung eines  Layer sequence in an embodiment of the method for producing a
Nitridverbindungshalbleiter-Bauelements ,  Nitride compound semiconductor device,
Figur 2 eine auf ein Siliziumsubstrat aufgebrachte Figure 2 applied to a silicon substrate
Schichtenfolge bei einem weiteren  Layer sequence in another
Ausführungsbeispiel des Verfahrens zur Herstellung eines Nitridverbindungshalbleiter-Bauelements ,  Embodiment of the method for producing a nitride compound semiconductor device,
Figur 3 eine auf ein Siliziumsubstrat aufgebrachte FIG. 3 shows a coating applied to a silicon substrate
Schichtenfolge bei einem nicht erfindungsgemäßen Vergleichsbeispiel, und  Layer sequence in a comparative example not according to the invention, and
Figur 4 eine graphische Darstellung gemessener Figure 4 is a graph of measured
Halbwertsbreiten von Röntgenbeugungsreflexen der Schichtenfolge gemäß dem Ausführungsbeispiel der Figur 1 im Vergleich zur Schichtenfolge bei dem Vergleichsbeispiel der Figur 3. Gleiche oder gleich wirkende Bestandteile sind in den Figuren jeweils mit den gleichen Bezugszeichen versehen. Die  Half-widths of X-ray diffraction reflections of the layer sequence according to the embodiment of Figure 1 in comparison to the layer sequence in the comparative example of Figure 3. The same or the same components are provided in the figures with the same reference numerals. The
dargestellten Bestandteile sowie die Größenverhältnisse der Bestandteile untereinander sind nicht als maßstabsgerecht anzusehen . represented components and the size ratios of Components among each other are not to be considered as true to scale.
Bei dem Verfahren wird, wie in Figur 1 dargestellt, ein In the method, as shown in Figure 1, a
Aufwachssubstrat 1 bereitgestellt, das eine Silizium- Oberfläche aufweist. Das Aufwachssubstrat 1 kann Growth substrate 1 is provided, which has a silicon surface. The growth substrate 1 can
beispielsweise ein Silizium-Wafer sein. Alternativ ist es aber auch möglich, dass das Aufwachssubstrat 1 ein SOI- Substrat ist. Die Silizium-Oberfläche des Aufwachssubstrats 1 ist vorzugsweise eine (111) -Kristallebene, die wegen ihrer hexagonalen Symmetrie besonders gut zum Aufwachsen von for example, be a silicon wafer. Alternatively, however, it is also possible for the growth substrate 1 to be an SOI substrate. The silicon surface of the growth substrate 1 is preferably a (111) crystal plane which, because of its hexagonal symmetry, is particularly good for growing
Nitridverbindungshalbleitern geeignet ist. Das Nitride compound semiconductors is suitable. The
Aufwachssubstrat 1 mit der Silizium-Oberfläche hat im Growth substrate 1 with the silicon surface has in
Vergleich zu in der Regel zum Aufwachsen von Compared to usually for growing up
Nitridverbindungshalbleitermaterialien verwendeten Substraten aus Saphir, GaN oder SiC den Vorteil, dass es vergleichsweise kostengünstig ist. Nitride compound semiconductor materials used substrates of sapphire, GaN or SiC has the advantage that it is relatively inexpensive.
Auf die Silizium-Oberfläche des Aufwachssubstrats 1 wird bei dem Verfahren zunächst eine Pufferschicht 2 aus AlxInyGai-x-yN mit O ^ x ^ l, O ^ y ^ l und x + y < 1 aufgewachsen. Bei dem Ausführungsbeispiel ist der Indium-Anteil y = 0, d.h. die Pufferschicht weist AlxGai-x-N mit 0 ^ x ^ 1 auf. Bei dem dargestellten Ausführungsbeispiel ist die On the silicon surface of the growth substrate 1, a buffer layer 2 of Al x In y Gai- x - y N is first grown in the method with O.sub.x 1, O.sub.y 1 and x + y <1. In the exemplary embodiment, the indium component y = 0, ie the buffer layer has Al x Ga x -N with 0 ^ x ^ 1. In the illustrated embodiment, the
Materialzusammensetzung der Pufferschicht 2 beim Aufwachsen derart variiert worden, dass die laterale Gitterkonstante der Pufferschicht 2 in einem ersten Bereich 2a kontinuierlich zunimmt und in einem in Wachstumsrichtung nachfolgenden zweiten Bereich 2b kontinuierlich abnimmt. Material composition of the buffer layer 2 during growth has been varied such that the lateral lattice constant of the buffer layer 2 in a first region 2a continuously increases and decreases continuously in a subsequent in the growth direction second region 2b.
Dies wird dadurch realisiert, dass der Aluminiumanteil x des Nitridverbindungshalbleiter-Materials der Pufferschicht 2 während des Aufwachsens variiert wird. Der Verlauf des Aluminiumanteils x in der Pufferschicht 2 und einer This is realized by varying the aluminum content x of the nitride compound semiconductor material of the buffer layer 2 during growth. The course of the Aluminum content x in the buffer layer 2 and a
angrenzenden Halbleiterschicht 4 der auf die Pufferschicht 2 aufgewachsenen Halbleiterschichtenfolge 3, die bei dem adjacent semiconductor layer 4 of grown on the buffer layer 2 semiconductor layer sequence 3, which in the
Ausführungsbeispiel eine Leuchtdiodenschichtenfolge ist, ist in Figur 1 schematisch dargestellt. Embodiment is a light-emitting diode layer sequence is shown schematically in Figure 1.
Der Aluminiumanteil x der Pufferschicht 2 beträgt an der Grenzfläche zwischen dem Aufwachssubstrat 1 und der The aluminum content x of the buffer layer 2 is at the interface between the growth substrate 1 and the
Pufferschicht 2 vorteilhaft x ^ 0,8, bevorzugt x ^ 0,9, insbesondere x = 1 wie bei dem dargestellten Buffer layer 2 advantageously x ^ 0.8, preferably x ^ 0.9, in particular x = 1 as in the illustrated
Ausführungsbeispiel . Embodiment.
Ausgehend vom Aufwachssubstrat 1 nimmt der Aluminiumanteil x in dem ersten Bereich 2a zunächst kontinuierlich ab. Dies hat zur Folge, dass sich die laterale Gitterkonstante des Starting from the growth substrate 1, the aluminum content x initially decreases continuously in the first region 2a. This has the consequence that the lateral lattice constant of the
Nitridverbindungshalbleiter-Materials kontinuierlich erhöht. Zwischen dem ersten Bereich 2a und dem zweiten Bereich 2b erreicht der Aluminiumanteil x ein Minimum und entsprechend die Gitterkonstante des Nitridverbindungshalbleiter-Materials ein Maximum. Zwischen dem ersten Bereich 2a und dem zweiten Bereich 2b weist der Aluminiumanteil x vorteilhaft ein  Nitride compound semiconductor material continuously increased. Between the first region 2a and the second region 2b, the aluminum content x reaches a minimum and, correspondingly, the lattice constant of the nitride compound semiconductor material reaches a maximum. Between the first region 2 a and the second region 2 b, the aluminum component x advantageously has a
Minimum auf, in dem x < 0,6, bevorzugt x ^ 0,2 oder sogar x < 0,1 gilt. In dem zweiten Bereich 2b der Pufferschicht 2, der dem ersten Bereich 2a in Wachstumsrichtung nachfolgt, steigt der Minimum at, in which x <0.6, preferably x ^ 0.2 or even x <0.1. In the second region 2b of the buffer layer 2 following the first region 2a in the growth direction, the
Aluminiumanteil x der Pufferschicht 2 wieder kontinuierlich an. An der Grenzfläche zwischen der Pufferschicht 2 und der angrenzenden Halbleiterschicht 4 der Aluminum content x of the buffer layer 2 again continuously. At the interface between the buffer layer 2 and the adjacent semiconductor layer 4 of FIG
Leuchtdiodenschichtenfolge 3 erreicht der Aluminiumanteil x einen Wert von vorteilhaft x ^ 0,6, bevorzugt x ^ 0,8 oder sogar x = 1 wie bei dem dargestellten Ausführungsbeispiel. In einem nächsten Verfahrensschritt wird eine Light emitting diode layer sequence 3, the aluminum content x reaches a value of advantageously x ^ 0.6, preferably x ^ 0.8 or even x = 1 as in the illustrated embodiment. In a next step, a
Halbleiterschichtenfolge 3 auf die zuvor aufgewachsene Semiconductor layer sequence 3 on the previously grown
Pufferschicht 2 aufgewachsen. Bei dem Ausführungsbeispiel ist die Halbleiterschichtenfolge 3 die Leuchtdiodenschichtenfolge eines optoelektronischen Bauelements. Die Buffer layer 2 grown. In the exemplary embodiment, the semiconductor layer sequence 3 is the light-emitting diode layer sequence of an optoelectronic component. The
Leuchtdiodenschichtenfolge 3 basiert auf einem Nitrid- Verbindungshalbleiter .  Light-emitting diode layer sequence 3 is based on a nitride compound semiconductor.
Die Leuchtdiodenschichtenfolge 3 enthält insbesondere eine aktive Schicht 5, die zur Emission von Strahlung geeignet ist. Die aktive Schicht 5 kann zum Beispiel als pn-Übergang, als Doppelheterostruktur, als Einfach-Quantentopfstruktur oder Mehrfach-Quantentopfstruktur ausgebildet sein. Die The light-emitting diode layer sequence 3 contains in particular an active layer 5 which is suitable for the emission of radiation. The active layer 5 may be formed, for example, as a pn junction, a double heterostructure, a single quantum well structure, or a multiple quantum well structure. The
Bezeichnung Quantentopfstruktur umfasst dabei jegliche Designation Quantum well structure includes any
Struktur, bei der Ladungsträger durch Einschluss Structure, in the charge carrier by inclusion
(Confinement ) eine Quantisierung ihrer Energiezustände erfahren. Insbesondere beinhaltet die Bezeichnung (Confinement) experience a quantization of their energy states. In particular, the name includes
Quantentopfstruktur keine Angabe über die Dimensionalität der Quantisierung. Sie umfasst somit unter anderem Quantentröge, Quantendrähte und Quantenpunkte und jede Kombination dieser Strukturen . Quantum well structure no information about the dimensionality of the quantization. It thus includes quantum wells, quantum wires and quantum dots and any combination of these structures.
Weiterhin enthält die Leuchtdiodenschichtenfolge 3 mindestens eine Halbleiterschicht 4 eines ersten Leitungstyps und mindestens eine Halbleiterschicht 6 eines zweiten Furthermore, the light-emitting diode layer sequence 3 contains at least one semiconductor layer 4 of a first conductivity type and at least one semiconductor layer 6 of a second
Leitungstyps, wobei die mindestens eine Halbleiterschicht 4 beispielsweise n-dotiert und die mindestens eine  Conduction type, wherein the at least one semiconductor layer 4, for example, n-doped and the at least one
Halbleiterschicht 6 beispielsweise p-dotiert ist. Der Aluminiumanteil der Pufferschicht 2 wird vorzugsweise in dem zweiten Bereich 2b derart kontinuierlich erhöht, dass der Aluminiumanteil an der Grenzfläche zur Semiconductor layer 6, for example, p-doped. The aluminum content of the buffer layer 2 is preferably increased continuously in the second region 2b in such a way that the aluminum content at the interface to the
Leuchtdiodenschichtenfolge 3 größer ist als der Aluminiumanteil der Halbleiterschicht 4 der Light emitting diode layer sequence 3 is greater than that Aluminum content of the semiconductor layer 4 of
Leuchtdiodenschichtenfolge 3, welche an die Pufferschicht 2 angrenzt. Die an die Leuchtdiodenschichtenfolge 3 angrenzende Halbleiterschicht 4 weist vorteilhaft AlmInnGai-m-nN auf, wobei m < 0,5 ist. Insbesondere kann m < 0,2 oder sogar m < 0,1 gelten. Dadurch, dass der Aluminiumanteil der an die Light-emitting diode layer sequence 3, which adjoins the buffer layer 2. The semiconductor layer 4 adjoining the light-emitting diode layer sequence 3 advantageously has Al m In n Ga m - n N, where m <0.5. In particular, m <0.2 or even m <0.1. Due to the fact that the aluminum content of the
Pufferschicht 2 angrenzenden Halbleiterschicht 4 kleiner ist als der Aluminiumanteil der Pufferschicht 2 an der Buffer layer 2 adjacent semiconductor layer 4 is smaller than the aluminum content of the buffer layer 2 at the
Grenzfläche zur Leuchtdiodenschichtenfolge 3, wird die an die Pufferschicht 2 angrenzende Halbleiterschicht 4 mit einer kompressiven Verspannung aufgewachsen. Dies hat den Vorteil, dass einer tensilen Verspannung, die beim Abkühlen des Interface to the light-emitting diode layer sequence 3, the adjacent to the buffer layer 2 semiconductor layer 4 is grown with a compressive strain. This has the advantage that a tensile stress, the cooling of the
Schichtsystems von der Wachstumstemperatur auf Raumtemperatur auftreten kann, entgegengewirkt wird. Layer system can occur from the growth temperature to room temperature, counteracted.
In Figur 2 ist eine Schichtenfolge bei einem weiteren In Figure 2 is a layer sequence in another
Ausführungsbeispiel des Verfahrens zur Herstellung eines Nitridverbindungshalbleiter-Bauelements dargestellt. Die Schichtenfolge unterscheidet sich von dem Ausführungsbeispiel der Figur 1 dadurch, dass der Aluminiumanteil x in der Embodiment of the method for producing a nitride compound semiconductor device shown. The layer sequence differs from the embodiment of Figure 1 in that the aluminum content x in the
Pufferschicht 2 nicht kontinuierlich, sondern schrittweise variiert. In einem dem Aufwachssubstrat 1 zugewandten ersten Bereich 2a nimmt der Aluminiumanteil x in der Pufferschicht 2 schrittweise ab und nimmt in einem der  Buffer layer 2 is not continuous, but varies gradually. In a first region 2a facing the growth substrate 1, the aluminum content x in the buffer layer 2 gradually decreases and decreases in one of the
Leuchtdiodenschichtenfolge 3 zugewandten zweiten Bereich 2b wieder schrittweise zu. Die Pufferschicht 2 weist mit anderen Worten in dem ersten Bereich 2a mehrere Teilschichten auf, wobei der Aluminiumanteil x von Teilschicht zu Teilschicht stufenweise abnimmt. Weiterhin weist die Pufferschicht in dem zweiten Bereich 2b mehrere Teilschichten auf, wobei der Light emitting diode layer sequence 3 facing the second area 2b again gradually. In other words, the buffer layer 2 has a plurality of partial layers in the first region 2a, wherein the aluminum content x decreases step by step from partial layer to partial layer. Furthermore, the buffer layer has a plurality of partial layers in the second region 2b, wherein the
Aluminiumanteil x von Teilschicht zu Teilschicht stufenweise zunimmt . Hinsichtlich der Vorteile und weiterer vorteilhafter Aluminum content x gradually increases from partial layer to partial layer. With regard to the advantages and further advantageous
Ausgestaltungen entspricht das zweite Ausführungsbeispiel dem zuvor beschriebenen ersten Ausführungsbeispiel. In Figur 3 ist zum Vergleich eine Schichtenfolge auf einem Aufwachssubstrat 1 aus Silizium bei einem nicht Embodiments, the second embodiment corresponds to the first embodiment described above. In FIG. 3, for comparison, a layer sequence on a growth substrate 1 made of silicon is not
erfindungsgemäßen Vergleichsbeispiel zur Herstellung eines optoelektronischen Nitridverbindungshalbleiter-Bauelements dargestellt. Bei diesem Vergleichsbeispiel wird der Comparative example of the invention for producing an optoelectronic nitride compound semiconductor device shown. In this comparative example, the
Aluminiumanteil x der Pufferschicht 2 ausgehend von dem Aluminum content x of the buffer layer 2 starting from the
Aufwachssubstrat 1 in herkömmlicher Weise in Growth substrate 1 in a conventional manner in
Wachstumsrichtung kontinuierlich verringert, um den Growth direction continuously reduced to the
Aluminiumanteil an den Aluminiumanteil der an die Aluminum content of the aluminum content of the
Pufferschicht 2 angrenzenden Halbleiterschicht 4 der Buffer layer 2 adjacent semiconductor layer 4 of
Leuchtdiodenschichtenfolge 3 anzupassen. Bei dieser Light emitting diode layer sequence 3 adapt. At this
Vorgehensweise weist die Pufferschicht 2 an der Grenzfläche zur Leuchtdiodenschichtenfolge 3 im Wesentlichen die gleiche Gitterkonstante auf wie die an die Pufferschicht 2  Procedure, the buffer layer 2 at the interface with the light-emitting diode layer sequence 3 has substantially the same lattice constant as that of the buffer layer 2
angrenzende Halbleiterschicht 4 der adjacent semiconductor layer 4 of
Leuchtdiodenschichtenfolge 3. Im Gegensatz zu den zuvor beschriebenen Ausführungsbeispielen der Figur 1 und der Figur 2 tritt daher an der Grenzfläche zwischen der Pufferschicht 2 und der Leuchtdiodenschichtenfolge 3 keine sprunghafte Light-emitting diode layer sequence 3. In contrast to the previously described embodiments of Figure 1 and Figure 2 therefore occurs at the interface between the buffer layer 2 and the light emitting diode layer sequence 3 no jump
Änderung der Gitterkonstante des Change of the lattice constant of the
Nitridverbindungshalbleitermaterials auf. Nitride compound semiconductor material on.
In Figur 4 ist die volle Halbwertsbreite (FWHM - Füll Width at Half Maximum) der Röntgenbeugungsreflexe der In FIG. 4, the full width at half maximum (FWHM) of the X-ray diffraction reflexes of the
Kristallebenen (002), (102) und (201) für die Schichtenfolge des Ausführungsbeispiels der Figur 1 (Sl) und die Crystal planes (002), (102) and (201) for the layer sequence of the embodiment of Figure 1 (Sl) and the
Schichtenfolge des Vergleichsbeispiels der Figur 3 (S3) dargestellt. Der Vergleich zeigt, dass die volle  Layer sequence of the comparative example of Figure 3 (S3) shown. The comparison shows that the full
Halbwertsbreite der gemessenen Röntgenbeugungsreflexe bei der gemäß dem hierin beschriebenen Verfahren hergestellten Half-width of the measured X-ray diffraction reflections in the prepared according to the method described herein
Schichtenfolge Sl geringer ist als bei der Schichtenfolge S3, die gemäß dem nicht erfindungsgemäßen Vergleichsbeispiel hergestellt wurde. Die geringeren Halbwertsbreiten der Layer sequence Sl is less than in the layer sequence S3, which was prepared according to the comparative example not according to the invention. The lower half widths of the
Reflexe bei der Untersuchung mittels Röntgenbeugung weisen auf eine verringerte Defektdichte der Schichtenfolge bei dem erfindungsgemäßen Ausführungsbeispiel hin. Reflections in the examination by means of X-ray diffraction indicate a reduced defect density of the layer sequence in the exemplary embodiment according to the invention.
In Transmissionselektronenmikroskopaufnahmen (nicht In transmission electron micrographs (not
dargestellt) der mit dem erfindungsgemäßen Verfahren shown) with the inventive method
hergestellten Schichtenfolge wurde festgestellt, dass produced layer sequence was found that
insbesondere Versetzungen aufgrund des Sprungs der lateralen Gitterkonstante an der Grenzfläche zwischen der Pufferschicht und der Halbleiterschichtenfolge abknicken. Weiterhin tritt eine Reduktion der Versetzungen an der Grenzfläche zwischen der Pufferschicht und der darauf aufgebrachten in particular displacements due to the jump of the lateral lattice constant at the interface between the buffer layer and the semiconductor layer sequence. Furthermore, reduction of dislocations occurs at the interface between the buffer layer and the layer applied thereto
Halbleiterschichtenfolge aufgrund von Annihilation auf. Semiconductor layer sequence due to annihilation.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die The invention is not limited by the description with reference to the embodiments. Rather, the includes
Erfindung jedes neue Merkmal sowie jede Kombination von  Invention every new feature as well as every combination of
Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Features, which includes in particular any combination of features in the claims, even if this feature or this combination itself is not explicitly in the
Patentansprüchen oder Ausführungsbeispielen angegeben ist. Claims or embodiments is given.

Claims

Patentansprüche claims
1. Verfahren zur Herstellung eines 1. A method for producing a
Nitridverbindungshalbleiter-Bauelements ,  Nitride compound semiconductor device,
mit den Schritten:  with the steps:
Bereitstellen eines Aufwachssubstrats (1) mit einer Siliziumoberfläche,  Providing a growth substrate (1) having a silicon surface,
Aufwachsen einer Pufferschicht (2), die AlxInyGai-x-yN mit O ^ x ^ l, O ^ y ^ l und x + y < 1 aufweist, auf die Siliziumoberfläche, Growth of a buffer layer (2), which has Al x In y Ga x - y N with O ^ x 1, O ^ y 1 and x + y <1, onto the silicon surface,
Aufwachsen einer Halbleiterschichtenfolge (3) auf die Pufferschicht (2),  Growing a semiconductor layer sequence (3) on the buffer layer (2),
wobei  in which
die Pufferschicht (2) eine derart variierende Materialzusammensetzung aufweist, dass eine laterale Gitterkonstante der Pufferschicht (2) in einem ersten Bereich (2a) schrittweise oder kontinuierlich zunimmt und in einem zweiten Bereich (2b) , der dem ersten Bereich in Wachstumsrichtung nachfolgt, schrittweise oder kontinuierlich abnimmt, und  the buffer layer (2) has a material composition varying in such a way that a lateral lattice constant of the buffer layer (2) increases stepwise or continuously in a first region (2a) and stepwise in a second region (2b) following the first region in the growth direction decreases steadily, and
die Pufferschicht (2) an einer Grenzfläche zur Halbleiterschichtenfolge (3) eine kleinere laterale Gitterkonstante aufweist als eine an die  the buffer layer (2) at a boundary surface to the semiconductor layer sequence (3) has a smaller lateral lattice constant than one at the
Pufferschicht (2) angrenzende Halbleiterschicht (4) der Halbleiterschichtenfolge (3) .  Buffer layer (2) adjacent semiconductor layer (4) of the semiconductor layer sequence (3).
2. Verfahren nach Anspruch 1, 2. The method according to claim 1,
wobei die Pufferschicht AlxGai-xN mit 0 ^ x ^ 1 aufweist. wherein the buffer layer Al x Gai- x N with 0 ^ x ^ 1 has.
3. Verfahren nach einem der vorhergehenden Ansprüche, 3. The method according to any one of the preceding claims,
wobei der Aluminiumanteil x der Pufferschicht ausgehend vom Aufwachssubstrat (1) in dem ersten Bereich (2a) abnimmt und in dem zweiten (2b) Bereich zunimmt. the aluminum content x of the buffer layer starting from the growth substrate (1) in the first region (2a) decreases and increases in the second (2b) area.
4. Verfahren nach einem der vorhergehenden Ansprüche, 4. The method according to any one of the preceding claims,
wobei die Pufferschicht (2) an einer Grenzfläche zum Aufwachssubstrat (1) einen Aluminiumanteil x ^ 0,8.  wherein the buffer layer (2) at an interface to the growth substrate (1) has an aluminum content x ^ 0.8.
aufweist .  having .
5. Verfahren nach einem der vorhergehenden Ansprüche, 5. The method according to any one of the preceding claims,
wobei die Pufferschicht (2) an einer Grenzfläche zum Aufwachssubstrat (1) einen Aluminiumanteil x ^ 0,9.  wherein the buffer layer (2) at an interface to the growth substrate (1) has an aluminum content x ^ 0.9.
aufweist .  having .
6. Verfahren nach einem der vorhergehenden Ansprüche, 6. The method according to any one of the preceding claims,
wobei der Aluminiumanteil x in der Pufferschicht (2) ein Minimum aufweist, wobei im Minimum x < 0,6 gilt.  wherein the aluminum content x in the buffer layer (2) has a minimum, wherein at least x <0.6 applies.
7. Verfahren nach einem der vorhergehenden Ansprüche, 7. The method according to any one of the preceding claims,
wobei der Aluminiumanteil x in der Pufferschicht (2) ein Minimum aufweist, wobei im Minimum x < 0,2 gilt.  wherein the aluminum content x in the buffer layer (2) has a minimum, wherein at least x <0.2 applies.
8. Verfahren nach einem der vorhergehenden Ansprüche, 8. The method according to any one of the preceding claims,
wobei die Pufferschicht (2) an einer Grenzfläche zur Halbleiterschichtenfolge (3) einen Aluminiumanteil x ^ 0 , 6 aufweist .  wherein the buffer layer (2) at an interface to the semiconductor layer sequence (3) has an aluminum content x ^ 0, 6.
9. Verfahren nach einem der vorhergehenden Ansprüche, 9. The method according to any one of the preceding claims,
wobei die Pufferschicht (2) an einer Grenzfläche zur Halbleiterschichtenfolge (3) einen Aluminiumanteil x ^ 0 , 8 aufweist .  wherein the buffer layer (2) at an interface to the semiconductor layer sequence (3) has an aluminum content x ^ 0, 8.
10. Verfahren nach einem der vorhergehenden Ansprüche, 10. The method according to any one of the preceding claims,
wobei eine an die Pufferschicht (2) angrenzende  one adjacent to the buffer layer (2)
Halbleiterschicht (4) der Halbleiterschichtenfolge (3) AlmInnGai-m-nN aufweist, wobei m < 0,5 ist. Semiconductor layer (4) of the semiconductor layer sequence (3) M Al n Ga m In -, n having N where m is <0.5.
11. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine an die Pufferschicht (2) angrenzende 11. The method according to any one of the preceding claims, wherein one of the buffer layer (2) adjacent
Halbleiterschicht (4) der Halbleiterschichtenfolge (3) AlmInnGai-m-nN aufweist, wobei m < 0,2 ist. Semiconductor layer (4) of the semiconductor layer sequence (3) Al m In n Gai- m - n N, where m <0.2.
12. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Siliziumoberfläche eine (111) -Ebene ist. 12. The method according to any one of the preceding claims, wherein the silicon surface is a (111) plane.
13. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Aufwachsubstrat (1) nach dem Aufwachsen der Halbleiterschichtenfolge (3) abgelöst wird. 13. The method according to any one of the preceding claims, wherein the growth substrate (1) after the growth of the semiconductor layer sequence (3) is detached.
14. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Halbleiterschichtenfolge (3) an einer dem Aufwachsubstrat (1) gegenüberliegenden Seite mit einem Trägersubstrat verbunden wird. 14. The method according to any one of the preceding claims, wherein the semiconductor layer sequence (3) on a the growth substrate (1) opposite side is connected to a carrier substrate.
15. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Nitridverbindungshalbleiter-Bauelement ein optoelektronisches Bauelement ist, und die 15. The method according to any one of the preceding claims, wherein the nitride compound semiconductor device is an optoelectronic device, and the
Halbleiterschichtenfolge (3) eine aktive Schicht (5) aufweist .  Semiconductor layer sequence (3) has an active layer (5).
16. Verfahren nach Anspruch 15, 16. The method according to claim 15,
wobei die Halbleiterschichtenfolge (3) eine  wherein the semiconductor layer sequence (3) a
Leuchtdiodenschichtenfolge ist.  Light emitting diode layer sequence is.
PCT/EP2014/061139 2013-06-11 2014-05-28 Method for producing a nitride compound semiconductor component WO2014198550A1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016518909A JP6138359B2 (en) 2013-06-11 2014-05-28 Method for manufacturing nitride compound semiconductor device
DE112014002779.0T DE112014002779B8 (en) 2013-06-11 2014-05-28 Process for manufacturing a nitride compound semiconductor device
CN201480033604.4A CN105308720B (en) 2013-06-11 2014-05-28 Method for manufacturing nitride compound semiconductor device
US14/891,924 US9660137B2 (en) 2013-06-11 2014-05-28 Method for producing a nitride compound semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013106044.7 2013-06-11
DE102013106044 2013-06-11

Publications (1)

Publication Number Publication Date
WO2014198550A1 true WO2014198550A1 (en) 2014-12-18

Family

ID=50897572

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2014/061139 WO2014198550A1 (en) 2013-06-11 2014-05-28 Method for producing a nitride compound semiconductor component

Country Status (5)

Country Link
US (1) US9660137B2 (en)
JP (1) JP6138359B2 (en)
CN (1) CN105308720B (en)
DE (1) DE112014002779B8 (en)
WO (1) WO2014198550A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018119634A1 (en) * 2018-08-13 2020-02-13 Osram Opto Semiconductors Gmbh METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT AND WORKPIECE
US11018278B2 (en) 2017-03-02 2021-05-25 Osram Oled Gmbh Semiconductor body

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019035274A1 (en) * 2017-08-14 2019-02-21 ソニー株式会社 Template substrate, electronic device, light-emitting device, method for producing template substrate and method for producing electronic device
KR20190079787A (en) * 2017-12-28 2019-07-08 삼성전자주식회사 Manufacturing method of semiconductor light emitting device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006008929A1 (en) 2006-02-23 2007-08-30 Azzurro Semiconductors Ag Layer structure production for nitride semiconductor component on silicon surface, involves preparation of substrate having silicon surface on which nitride nucleation layer is deposited with masking layer
US20100289067A1 (en) * 2009-05-14 2010-11-18 Transphorm Inc. High Voltage III-Nitride Semiconductor Devices
WO2011039181A1 (en) 2009-09-30 2011-04-07 Osram Opto Semiconductors Gmbh Method for producing a light-emitting diode
US20110266522A1 (en) * 2010-04-28 2011-11-03 Samsung Electronics Co., Ltd. Semiconductor device
WO2013045355A1 (en) 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Method for fabricating an optoelectronic nitride compound semiconductor component
US20130140525A1 (en) * 2011-12-01 2013-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Gallium nitride growth method on silicon substrate

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10056475B4 (en) 2000-11-15 2010-10-07 Osram Opto Semiconductors Gmbh GaN-based radiation-emitting semiconductor device with improved p-type conductivity and method for its production
JP2004179452A (en) 2002-11-28 2004-06-24 Shin Etsu Handotai Co Ltd Hetero epitaxial wafer
KR100585919B1 (en) * 2004-01-15 2006-06-01 학교법인 포항공과대학교 Gallium nitride-based ?­? group compound semiconductor device and methed of producing the same
KR100756841B1 (en) 2006-03-13 2007-09-07 서울옵토디바이스주식회사 Light emitting diode having graded buffer layer and fabrication method thereof
US7655962B2 (en) 2007-02-23 2010-02-02 Sensor Electronic Technology, Inc. Enhancement mode insulated gate heterostructure field-effect transistor with electrically isolated RF-enhanced source contact
JP4592742B2 (en) * 2007-12-27 2010-12-08 Ｄｏｗａエレクトロニクス株式会社 Semiconductor material, method for manufacturing semiconductor material, and semiconductor element
US8227791B2 (en) 2009-01-23 2012-07-24 Invenlux Limited Strain balanced light emitting devices
EP2543754A4 (en) * 2010-03-02 2015-03-25 Jx Nippon Mining & Metals Corp Semiconductor epitaxial substrate
DE102010035489A1 (en) * 2010-08-26 2012-03-01 Osram Opto Semiconductors Gmbh Semiconductor device and method for manufacturing a semiconductor device
JP5742072B2 (en) * 2010-10-06 2015-07-01 住友電気工業株式会社 Semiconductor device and manufacturing method thereof
JP5672926B2 (en) 2010-10-08 2015-02-18 富士通株式会社 Compound semiconductor device and manufacturing method thereof
JP5781292B2 (en) * 2010-11-16 2015-09-16 ローム株式会社 Nitride semiconductor device and nitride semiconductor package
US9012939B2 (en) 2011-08-02 2015-04-21 Kabushiki Kaisha Toshiba N-type gallium-nitride layer having multiple conductive intervening layers
JP5127978B1 (en) 2011-09-08 2013-01-23 株式会社東芝 Nitride semiconductor element, nitride semiconductor wafer, and method of manufacturing nitride semiconductor layer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006008929A1 (en) 2006-02-23 2007-08-30 Azzurro Semiconductors Ag Layer structure production for nitride semiconductor component on silicon surface, involves preparation of substrate having silicon surface on which nitride nucleation layer is deposited with masking layer
US20100289067A1 (en) * 2009-05-14 2010-11-18 Transphorm Inc. High Voltage III-Nitride Semiconductor Devices
WO2011039181A1 (en) 2009-09-30 2011-04-07 Osram Opto Semiconductors Gmbh Method for producing a light-emitting diode
US20110266522A1 (en) * 2010-04-28 2011-11-03 Samsung Electronics Co., Ltd. Semiconductor device
WO2013045355A1 (en) 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Method for fabricating an optoelectronic nitride compound semiconductor component
US20130140525A1 (en) * 2011-12-01 2013-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Gallium nitride growth method on silicon substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11018278B2 (en) 2017-03-02 2021-05-25 Osram Oled Gmbh Semiconductor body
DE102018119634A1 (en) * 2018-08-13 2020-02-13 Osram Opto Semiconductors Gmbh METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT AND WORKPIECE

Also Published As

Publication number Publication date
JP2016530700A (en) 2016-09-29
JP6138359B2 (en) 2017-05-31
US9660137B2 (en) 2017-05-23
DE112014002779B4 (en) 2022-09-22
DE112014002779A5 (en) 2016-02-25
DE112014002779B8 (en) 2022-12-15
US20160093765A1 (en) 2016-03-31
CN105308720B (en) 2017-10-20
CN105308720A (en) 2016-02-03

Similar Documents

Publication Publication Date Title
DE102011114665B4 (en) Method for producing an optoelectronic nitride compound semiconductor component
DE112006001084B4 (en) Light-emitting devices with active layers that extend into open dimples
DE112004001447B4 (en) Nitride semiconductor light emitting device
DE112015000824B4 (en) Method for manufacturing an electronic semiconductor chip
DE102008026828A1 (en) Formation of nitride-based optoelectronic and electronic device structures on lattice-matched substrates
DE112012001920B9 (en) Radiation-emitting semiconductor chip with integrated ESD protection
DE112014002779B4 (en) Process for manufacturing a nitride compound semiconductor device
DE112014001352T5 (en) Light emitter diode semiconductor structures having active regions containing InGaN
DE102011115312B4 (en) Semiconductor layer sequence, optoelectronic semiconductor chip and method for producing a semiconductor layer sequence
DE102012215135A1 (en) A nitride semiconductor light emitting device and method of making the same
WO2015011155A1 (en) Optoelectronic semiconductor chip comprising a multi-quantum well comprising at least one high barrier layer
DE102010052727B4 (en) Method for producing an optoelectronic semiconductor chip and such a semiconductor chip
EP1770767B1 (en) GaAs semiconductor substrate and semiconductor device
DE112017005899T5 (en) Method for producing at least one optoelectronic semiconductor component and optoelectronic semiconductor component
WO2012035135A1 (en) Semiconductor chip and method for producing the same
WO2019145216A1 (en) Method for producing a nitride compound semiconductor component
DE102015114478A1 (en) Optoelectronic semiconductor chip and method for its production
DE102011113775B4 (en) Process for the production of an optoelectronic component
WO2019077034A1 (en) Epitaxy wavelength conversion element, light-emitting semiconductor component, and methods for producing the epitaxy wavelength conversion element and the light-emitting semiconductor component
WO2017021301A1 (en) Method for producing a nitride semiconductor component, and nitride semiconductor component
WO2018041778A1 (en) Optoelectronic component
DE102011112713A1 (en) Optoelectronic component
DE112019003193B4 (en) SEMICONDUCTOR COMPONENT WITH PRESSURE-STRAINED LAYER AND METHOD FOR PRODUCING THE SEMICONDUCTOR COMPONENT WITH PRESSURE-STRAINED LAYER
DE102013200507A1 (en) Optoelectronic semiconductor component
WO2018077855A1 (en) Semiconductor layer sequence and method for producing a semiconductor layer sequence

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480033604.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14728892

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14891924

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2016518909

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112014002779

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112014002779

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14728892

Country of ref document: EP

Kind code of ref document: A1