WO2014114745A1 - Procede de fabrication d'un circuit imprime - Google Patents

Procede de fabrication d'un circuit imprime Download PDF

Info

Publication number
WO2014114745A1
WO2014114745A1 PCT/EP2014/051395 EP2014051395W WO2014114745A1 WO 2014114745 A1 WO2014114745 A1 WO 2014114745A1 EP 2014051395 W EP2014051395 W EP 2014051395W WO 2014114745 A1 WO2014114745 A1 WO 2014114745A1
Authority
WO
WIPO (PCT)
Prior art keywords
insert
printed circuit
layers
circuit
vias
Prior art date
Application number
PCT/EP2014/051395
Other languages
English (en)
Inventor
Christian MAUDET
Original Assignee
Thales
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thales filed Critical Thales
Priority to MYPI2015702437A priority Critical patent/MY189514A/en
Priority to EP14701373.4A priority patent/EP2949187A1/fr
Priority to US14/763,493 priority patent/US9924600B2/en
Publication of WO2014114745A1 publication Critical patent/WO2014114745A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base

Definitions

  • the invention relates to a method for manufacturing a so-called main printed circuit comprising one or more secondary printed circuits having a structure different from that of the main circuit.
  • the secondary circuit board (s) are inserted into a main printed circuit board as soon as it is manufactured.
  • the invention is used, for example, to design and manufacture mixed RF and digital microwave printed circuits, in a context of high density which requires the use of different types of drilling, for example laser micro-vias in the main circuit. , through or partial mechanical holes in the inserted circuits, and the use of heterogeneous dielectrics.
  • main printed circuit designates the circuit in which one or more secondary circuits having a different structure will be inserted.
  • micro-vias involve the use of thin dielectric between the layers connected by a micro-via, which thickness, moreover, will vary between the different areas of the printed circuit according to the number and type of vias.
  • the digital functions and the RF / Hyper functions are performed on different printed circuits which are subsequently connected by methods after assembly of the components of each of the circuits.
  • Another approach is to define a "medium" structure better adapted to RF functions, but which strongly limits the integration capacity of digital functions and often the choice of associated components.
  • the separate management of RF / Hyper and digital functions significantly increases the cost and limits the possibilities of integration.
  • One of the objectives of the present invention is to propose a method of manufacturing a printed circuit making it possible in particular to solve the technical problems of the prior art, by integrating, as soon as the manufacturing step, a main bare printed circuit, inserts or secondary printed circuits of different structure from that of the main printed circuit by offering a single plane of transfer of the components corresponding to one of the external faces of the main circuit continuing on one of the external faces of the secondary circuit and the making of holes metallized interconnecting in the Z axis these two circuits.
  • the invention relates to a method for manufacturing a printed circuit comprising a first main circuit N having a first structure, characterized in that it comprises a succession of steps adapted to be inserted. one or more RF secondary printed circuits having a structure different from that of the main printed circuit, said steps comprising: a step during which one or more cavities adapted to receive one or more inserts are defined,
  • a step of preparation of the insert or inserts comprising on at least one face intended to be in contact with a wall of the cavity of the etched patterns and a metallization, and one or more vias,
  • the steps implemented make it possible in particular to ensure electrical continuity over the entire external plane of the printed circuit composed of the main circuit and its inserts, but also between all the layers of the printed circuit composed of the main circuit and its inserts, including in the area of the inserts through the final drilling with metallization.
  • the impregnated circuit is composed of several laminates and a copper layer and one or more cavities are prepared in the laminates of the printed circuit, by opening in an outer layer of copper, a layer of epoxy, a layer of Epoxy laminate, a layer of Epoxy prepreg composed of a resin that does not flow and does not diffuse into the holes of the circuit.
  • the first printed circuit comprises at least several laminated layers, each face having on each of its faces a copper layer, several layers of prepregs arranged between the laminated layers, the method comprises at least the following steps:
  • the method may include a step in which two layers of epoxy prepreg and two copper layers are added prior to performing the lamination step.
  • the process uses the laser technique to make the micro-vias.
  • the shim can be removed by mechanical machining or milling.
  • one or more of the edges of an insert are metallized.
  • one or more of the walls of the cavity are metallized.
  • the edges and the bottom of a cavity are metallized.
  • the insert is, for example, an RF insert.
  • FIG. 1 a view of a printed circuit obtained by the manufacturing method according to the invention
  • FIGS. 2 to 1 different sectional views, corresponding to the steps implemented by the method
  • FIGS. 12a and 12b a variant in which the insert is metallized on the edges
  • FIG. 1 shows schematically a top view of a printed circuit obtained by the implementation of the method according to the invention. It comprises a very high density digital circuit, the construction of which is detailed below.
  • the digital circuit N is composed of multilayers, multi ground planes and internal power supplies not shown for reasons of simplification, such a diagram being known to those skilled in the art.
  • the dielectric used is for example an epoxy dielectric or polyimides thin. It has small crossing vias and microvias.
  • RF / Hyper circuit of very high RF sensitivity is integrated into the printed circuit.
  • the RF circuit is a double-sided circuit, in this example.
  • FIG. 1 schematizes several tracks P showing the electrical continuity on the outer layer between the zones of the digital circuit N and those of the RF circuit.
  • the materials used for the manufacture of the insert are RF materials.
  • the circuit obtained also includes through vias and wide tracks to adapt the signals.
  • the RF / Hyper functions are pre-fabricated and then inserted into a digital architecture.
  • FIG. 2 shows a first process step in the case of 3 C4-5, C6-7 and C8-9 epoxy laminates.
  • Each laminate has on its underside and on its upper face, a layer of copper, for example C4-5 which is covered with an upper copper layer 4, and a lower copper layer 5.
  • 6 , 7 corresponds to copper layers for laminate C6-7 and 8.9 for layer C8-9.
  • Step 1) is to burn these internal copper layers with the patterns and tracks desired for the intended use.
  • step 2 the insert to be prepared will be prepared.
  • the mechanical drilling will consist of make vias 20i.
  • the process will metallize these vias and the layers 20a, 20b of the faces of the insert.
  • the layer 20a corresponds to the so-called outer layer which is not in contact with the internal or external walls of the cavity.
  • the internal face 20b of the insert will be etched with the desired patterns, face in contact with the bottom of the cavity in which it is to be positioned.
  • the insert is dimensioned according to a size and a shape chosen according to the final application.
  • FIG. 4 schematizes step 3 in which an opening or cavity 40 is prepared in the laminates or prepregs of the printed circuit corresponding to the size and the location of the insert 20.
  • the opening is made according to a technique known to those skilled in the art, in an outer layer of copper 1, a layer C1 -2 of epoxy, the layer of epoxy laminate C4-5, an epoxy prepreg C5-6 whose particularity is to be composed of a resin, or first resin, which does not flow and which does not diffuse in the orifices of the circuit.
  • FIG. 4 also shows the blank, step 4, of a pre-impregnated C5-6 "or second resin with the size of the insert 20 which is chosen to have a level of resin adapted to allow the creep of the resin and ensure the correct positioning of the insert in the Z axis.
  • FIG. 5 represents, in step 5, the assembly of the layers C4-5,
  • FIG. 6 schematizes step 6 of mechanical drilling of the laminated assembly of FIG. 5 in order to define one or more k, vias 60i whose number and dimensions are defined beforehand as a function of the printed circuit to be designed.
  • the next step is to metallize the assembly with a copper reinforcement deposited in the vias 60i and on the layers of Copper 3, 10.
  • the next step is to etch the patterns, tracks, provided for the printed circuit on these layers 3 and 10.
  • the external layers C2-3, C10-1 1 of the printed circuit are laser drilled to create micro vias, 80i, and then a copper reinforcement is applied to the layers C2. -3 and C10-1 1.
  • the application of the copper reinforcement makes it possible, in particular, to metallize the mic-vias.
  • the next step is to etch the patterns provided, the tracks, for the printed circuit on the copper layers 2 and 1 1.
  • step 9 which consists of removing the shim 50 for example by mechanical machining or milling. This step uses known techniques with mechanical identification of the area to be eliminated.
  • Step 10 described in Figure 10 comprises a step of assembling the insert 20 in the printed circuit.
  • the C1 -2, C1 1 -12 or prepreg, the copper layers 1, 12, the prepreg C5-6 "the size of the insert disposed on the bottom 40f of the cavity 40 are assembled according to a known technique
  • the person skilled in the art positions the insert 20 before carrying out the lamination of the assembly During this step 10, the resin of the prepregs will diffuse into the vias, then at the periphery 20p of the insert 20. With the resin having risen, the method will implement a step of grinding and polishing the surface of the printed circuit.
  • FIG. 11 represents, in step 1 1, the mechanical drilling of the layers forming the printed circuit, in order to form through-holes 1 1 and then a laser piercing of the layers C1 -2, C1 1 -12, in order to make several microvias 1 1 1 i.
  • the next step is to metallize the assembly by deposition of a copper reinforcement, which allows in particular to metallize the through holes, then etch the patterns and tracks on the copper layers ex- dull.
  • the holes through 0i make it possible to make the connection between the main circuit and the insert in the Z axis.
  • Figures 12a and 12b show schematically an alternative embodiment in which the method comprises a step of metallizing the edges 20C or sides of the insert before insertion into the cavity of the printed circuit.
  • This variant makes it possible in particular to obtain an electrical continuity and a shielding of the signals on the circuit.
  • the signals of the digital part of the circuit are separated from the RF signals of the insert and limit the radiation.
  • FIG. 13 shows a variant of the method during which the cavity 40 is metallized according to a technique known to those skilled in the art before making the first micro-vias.
  • the edges 40b and the bottom 40f of the cavity will be metallized. This makes it possible to better isolate the digital circuit of the RF insert.
  • a metallized edge insert (FIG. 12a) into a cavity whose edges and bottom have been metallized.
  • This variant offers efficient shielding between digital signals and RF / Hyper signals.
  • such an embodiment allows efficient mass management.
  • the inserts can be made on the opposite sides of a printed circuit, which can be designated by the English expression "top-bottom”.
  • the inserts can be located anywhere on the surface of a main circuit. Positioning on one edge of the main circuit makes it possible to facilitate the arrival of the RF signals.
  • the method according to the invention by mixing the different architectures at the bare-metal circuit manufacturing stage, makes it possible in particular to limit the number of printed circuit boards during simultaneous digital requirements.
  • America-RF / Hyper It simplifies the structure of electronic subassemblies by reducing the number of cards. It simplifies the interconnection technologies of the different functions.
  • the method according to the invention makes it possible, in particular, to densify the digital mixed modules, RF / Hyper, for example.
  • the approach allows in particular an optimized treatment of masses and digital power supplies and / or RF / Hyper, with in addition, the possibility of metallizing the edge of these inserts, without questioning the realization of the printed circuit.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

L'invention concerne un procédé de fabrication d'un circuit imprimé comprenant un premier circuit principal (N) ayant une première structure caractérisé en ce qu'il comporte une succession d'étapes adaptées à insérer un ou plusieurs circuits imprimés secondaires (RF) présentant une structure différente de celle du circuit imprimé principal, lesdites étapes comprenant : • une étape au cours de laquelle on définit une ou plusieurs cavités (40) adaptées à recevoir le ou les inserts, • une étape de préparation du ou des inserts (20) comprenant sur au moins une face destinée à être en contact avec une paroi (40f) de la cavité des motifs gravés et une métallisation, et un ou plusieurs vias (20i), • une étape d'insertion du ou des inserts (20) dans la ou les cavités (40) dudit circuit principal, • une étape mise en place d'une résine au niveau de la ou des cavités (40) afin d'assurer le maintien de l'ensemble formé par le circuit principal et le ou les circuits secondaires, • une étape de stratification de l'ensemble formé par le ou les inserts disposés dans le circuit principal.

Description

Procédé de fabrication d'un circuit imprimé
L'invention concerne un procédé de fabrication d'un circuit imprimé dit principal comprenant un ou plusieurs circuits imprimés secondaires ayant une structure différente de celle du circuit principal. Le ou les circuits imprimés secondaires sont insérés dans un circuit imprimé principal dès sa fabrication.
L'invention est utilisée, par exemple, pour concevoir et réaliser des circuits imprimés mixtes hyperfréquence RF et numérique, dans un contexte de forte densité qui nécessite l'utilisation de types de perçage différents, par exemple des micro-vias laser dans le circuit principal, des perçages mécaniques traversant ou partiels dans les circuits insérés, et l'utilisation de diélectriques hétérogènes.
Dans la suite de la description, on désigne par l'expression « cir- cuit imprimé principal » le circuit dans lequel on va venir insérer un ou plusieurs circuits secondaires ayant une structure différente.
Le besoin simultané de fonctions numériques et de fonctions RF/hyperfréquences sur une même carte est complexe, voire impossible à mettre en œuvre lorsque les composants, de part leurs fonctions numériques ou leur forte densité, imposent l'utilisation de micro-vias laser, ou encore l'utilisation de diélectriques présentant des types et des épaisseurs propres à chacune des fonctions envisagées sur un circuit. Par exemple, les micro-vias impliquent l'utilisation de diélectrique de faible épaisseur entre les couches connectées par un micro-via, épaisseur qui, de plus, va varier entre les différentes zones de la carte imprimée en fonction du nombre et du type des vias. Ces faibles épaisseurs et ces variations sont contradictoires avec les besoins diélectriques pour les fonctions radiofréquence qui nécessitent une forte épaisseur et une grande stabilité dimensionnelle dans l'axe Z tout au long des signaux adaptés selon un repère connu de l'Homme du métier. De plus, les caractéristiques des diélectriques pour les micro-vias ne sont pas ou sont peu adaptées aux signaux RF. Ces besoins contradictoires amènent à concevoir des circuits imprimés différents et séparés pour les fonctions RF/hyper et pour les fonctions numériques. Ceci conduit à augmenter de manière significative le coût de conception et de fabrication de l'ensemble et ceci limite les possibilités d'augmenter le nombre de composants et donc de fonctions (densification).
Selon une première approche, les fonctions numériques et les fonctions RF/Hyper sont réalisées sur des circuits imprimés différents qui sont connectés ensuite par des procédés après assemblage des composants de chacun des circuits. Une autre approche consiste à définir une structure « moyenne » mieux adaptée aux fonctions RF, mais qui limite fortement la capacité d'intégration des fonctions numériques et souvent le choix des composants associés. La gestion séparée des fonctions RF/Hyper et numériques augmentent sensiblement le coût et limitent les possibilités d'intégration.
L'un des objectifs de la présente invention est de proposer un procédé de fabrication d'un circuit imprimé permettant notamment de résoudre les problèmes techniques de l'art antérieur, en intégrant dès l'étape de fabrication d'un circuit imprimé nu principal, des inserts ou circuits imprimés se- condaires de structure différente de celle du circuit imprimé principal en offrant un plan unique de report des composants correspondant à une des faces externes du circuit principal se continuant sur une des faces externes du circuit secondaire et la réalisation de trous métallisés interconnectant dans l'axe Z ces deux circuits.
Lorsque l'on parle de « structure » pour un circuit imprimé, on y associe, par exemple, une fonction numérique, radio fréquence, hyperfré- quence, etc.
L'invention concerne un procédé de fabrication d'un circuit impri- mé comprenant un premier circuit principal N ayant une première structure caractérisé en ce qu'il comporte une succession d'étapes adaptées à insérer un ou plusieurs circuits imprimés secondaires RF présentant une structure différente de celle du circuit imprimé principal, lesdites étapes comprenant : • une étape au cours de laquelle on définit une ou plusieurs cavités adaptées à recevoir un ou des inserts,
· une étape de préparation du ou des inserts comprenant sur au moins une face destinée à être en contact avec une paroi de la cavité des motifs gravés et une métallisation, et un ou plusieurs vias,
• une étape de mise en place d'une deuxième résine au niveau de la ou des cavités afin d'assurer le maintien de l'ensemble formé par le circuit principal et le ou les circuits secondaires,
• une étape d'insertion du ou des inserts dans la ou les cavités dudit circuit principal au cours de laquelle la deuxième résine va diffuser dans les vias puis à la périphérie de l'insert,
• une étape de stratification de l'ensemble formé par le ou les inserts dis- posés dans le circuit principal, une étape de rectification et un polissage de la surface du circuit imprimé afin de former des trous traversant puis un perçage des couches formant le circuit imprimé afin de former des trous traversant, puis la réalisation de micro-vias avant métallisation de l'ensemble par dépôt d'un renfort puis gravure finale des motifs et des pistes sur les couches externes.
Les étapes mises en œuvre permettent notamment d'assurer une continuité électrique sur l'ensemble du plan externe du circuit imprimé composé du circuit principal et ses inserts mais également entre toutes les couches du circuit imprimé composé du circuit principal et ses inserts, y compris dans la zone des inserts au travers du perçage final avec métallisation.
Selon une variante de réalisation le circuit imprégné est composé de plusieurs stratifiés et d'une couche de cuivre et on prépare une ou plusieurs cavités dans les stratifiés du circuit imprimé, en effectuant une ouver- ture dans une couche externe de cuivre, une couche d'époxy, une couche de stratifié Epoxy, une couche de préimprégné Epoxy composée d'une résine qui ne flue pas et qui ne diffuse pas dans les orifices du circuit.
Selon une variante de réalisation, le premier circuit imprimé comporte au moins plusieurs couches stratifiées, chaque face comportant sur chacune de ses faces une couche de cuivre, plusieurs couches de pré imprégnés disposées entre les couches stratifiées, le procédé comporte au moins les étapes suivantes :
a) pour le premier circuit imprimé, graver les couches de cuivre internes des couches stratifiées avec les motifs et les pistes souhaitées, b) réaliser au moins une ouverture dans le circuit principal correspondant à la taille du ou des inserts,
c) préparer le ou les inserts destinés à être insérés dans la ou les ouvertures en gravant et métallisant une face de l'insert qui sera en contact avec le fond de l'ouverture et en perçant un ou plusieurs vias,
d) découper au moins une couche composée d'une première résine qui ne flue pas ayant une taille adaptée à la taille du ou des inserts, e) assembler les couches, avec les préimprégnés en insérant une cale dans l'ouverture, puis stratifier l'ensemble,
f) réaliser le perçage de l'ensemble stratifié afin de définir un ou k vias, métalliser l'ensemble et graver les motifs, pistes, prévus pour le circuit imprimé et générer plusieurs micro vias,
g) éliminer la ou les cales et assembler le ou les inserts dans le circuit principal, en positionnant les inserts sur un préimprégné qui flue, h) réaliser la stratification de l'ensemble avant métallisation, renfort et gravure des couches externes.
Le procédé peut comporter une étape au cours de laquelle on ajoute deux couches de préimprégné Epoxy et deux couches de cuivre avant d'effectuer l'étape de stratification.
Le procédé utilise la technique laser pour réaliser les micro-vias. Il est possible d'éliminer la cale par usinage mécanique ou par fraisage.
Selon une variante, on métallisé un ou plusieurs des bords d'un insert. Selon une autre variante on métallisé une ou plusieurs des parois de la cavité. Selon une autre variante on métallisé les bords et le fond d'une cavité.
L'insert est, par exemple, un insert RF.
D'autres caractéristiques et avantages du dispositif selon l'invention apparaîtront mieux à la lecture de la description qui suit d'un exemple de réalisation donné à titre illustratif et nullement limitatif annexé des figures qui représentent :
• La figure 1 , une vue d'un circuit imprimé obtenu par le procédé de fabrication selon l'invention,
• Les figures 2 à 1 1 , différentes vues en coupe, correspondant aux étapes mises en œuvre par le procédé,
• Les figures 12a et 12b, une variante dans laquelle l'insert est métallisé sur les bords,
• La figure 13, une autre variante dans laquelle la cavité qui reçoit l'insert a ses parois métallisées.
Afin de mieux faire comprendre le principe mis en œuvre par le procédé selon l'invention, l'exemple qui suit est donné pour la fabrication d'un circuit imprimé principal ayant une première structure intégrant des fonc- tions numériques, dans lequel on va insérer un ou plusieurs inserts RF ou circuits secondaires ayant une structure différente de la première structure du circuit principal. L'inverse est également possible sans sortir du cadre de l'invention, le circuit RF devenant le circuit principal, les inserts correspondant aux fonctions numériques.
II est aussi possible de sortir du cadre RF et réaliser des circuits imprimés présentant une première structure dans laquelle on insère un ou plusieurs circuits imprimés ayant une deuxième structure différente de la première.
La figure 1 schématise une vue de dessus d'un circuit imprimé obtenu par la mise en œuvre du procédé selon l'invention. Il comporte un circuit numérique très haute densité, dont la construction est détaillée ci-après. Le circuit numérique N est composé de multicouches, de multi plans de masse et d'alimentations internes non représentés pour des raisons de simplification, un tel schéma étant connu de l'Homme du métier. Le diélectrique utilisé est par exemple un diélectrique expoxy ou polyimides de faible épaisseur. Il comporte des petits vias traversants et des microvias. Un circuit RF/Hyper de très haute sensibilité RF est intégré dans le circuit imprimé. Le circuit RF est un circuit double face, dans cet exemple. La figure 1 schématise plusieurs pistes P montrant la continuité électrique sur la couche externe entres les zones du circuit numérique N et celles du circuit RF. Les matériaux utilisés pour la fabrication de l'insert sont des matériaux RF. Le circuit obtenu comporte aussi des vias traversants et des pistes larges pour adapter les signaux.
Dans l'exemple donné aux figures suivantes, les fonctions RF/Hyper sont pré-fabriquées puis insérées dans une architecture numé- rique.
La figure 2 représente une première étape du procédé, dans le cas de 3 stratifiés Epoxy C4-5, C6-7 et C8-9. Chaque stratifié comporte sur sa face inférieure et sur sa face supérieure, une couche de cuivre, par exemple C4-5 qui est recouverte d'une couche de cuivre supérieure 4, et d'une couche de cuivre inférieure 5. De manière identique, 6, 7 correspond aux couches de cuivre pour le stratifié C6-7 et 8, 9 pour la couche C8-9. L'étape 1 ) consiste à graver ces couches de cuivre internes avec les motifs et les pistes souhaitées pour l'utilisation visée.
En parallèle, étape 2 figure 3, on va préparer l'insert à insérer. On réalise un perçage mécanique de l'insert RF/Hyper 20 destiné à être inséré dans le circuit imprimé N de la figure 2. Le perçage mécanique va consister à réaliser des vias 20i. Après perçage, le procédé va métalliser ces vias et les couches 20a, 20b des faces de l'insert. La couche 20a correspond à la couche dite externe qui n'est pas en contact avec les parois internes ou externes de la cavité. Après métallisation, on va graver avec les motifs souhai- tés, la face 20b interne de l'insert, face en contact avec le fonds de la cavité dans lequel on le positionner. L'insert est mis à dimension selon une taille et une forme choisie en fonction de l'application finale.
La figure 4 schématise l'étape 3 où l'on prépare une ouverture ou cavité 40 dans les stratifiés ou préimprégnés du circuit imprimé correspon- dant à la taille et à l'emplacement de l'insert 20. L'ouverture est réalisée selon une technique connue de l'Homme du métier, dans une couche externe de cuivre 1 , une couche C1 -2 d'époxy, la couche de stratifié Epoxy C4-5, une couche de préimprégné Epoxy C5-6 dont l'une des particularités est d'être composée d'une résine, ou première résine, qui ne flue pas et qui ne diffuse pas dans les orifices du circuit.
Sur la figure 4, on a aussi représenté la découpe, étape 4, d'un préimprégné C5-6" ou deuxième résine à la taille de l'insert 20 qui est choisi pour avoir un taux de résine adapté à permettre le fluage de la résine et assurer le juste positionnement de l'insert dans l'axe Z.
La figure 5 représente, étape 5, l'assemblage des couches C4-5,
C6-7, C8-9, avec les préimprégnés C3-4, C5-6, C7-8, C9-10 en insérant une calle 50 dans l'ouverture 40, afin de conserver les dimensions de l'ouverture pratiquée. Puis on dépose sur la couche supérieure C3-4 et sur la couche inférieure C9-10 du circuit formé par l'assemblage des couches, une couche de cuivre 3, 10 et on stratifié l'ensemble.
La figure 6 schématise l'étape 6 de perçage mécanique de l'ensemble stratifié de la figure 5 afin de définir un ou plusieurs, k, vias 60i dont le nombre et les dimensions sont définis préalablement en fonction du circuit imprimé à concevoir. L'étape suivante consiste à métalliser l'ensemble avec un renfort en cuivre déposé dans les vias 60i et sur les couches de cuivre 3, 10. L'étape suivante consiste à graver les motifs, les pistes, prévus pour le circuit imprimé sur ces couches 3 et 10.
Sur la figure 7, on a ajouté de part et d'autre du circuit de la figure 6, étape 7, deux couches de pré imprégné Epoxy C2-3, C10-1 1 et deux couches de cuivre 2 et 10 avant d'effectuer une stratification. La résine des Epoxy C2-3 et C10-1 1 va fluer dans les vias 60i durant le cycle de pressage.
Au cours de l'étape 8 suivante, figure 8, les couches externes C2-3, C10-1 1 du circuit imprimé sont percées au laser afin de créer des micro vias, 80i, puis on applique un renfort de cuivre sur les couches C2-3 et C10-1 1 . L'application du renfort de cuivre permet notamment la métallisation des mi- cro-vias. L'étape suivante consiste à graver les motifs prévus, les pistes, pour le circuit imprimé sur les couches de cuivre 2 et 1 1 .
A la figure 9, on a représenté l'étape 9, qui consiste à enlever la cale 50 par exemple par un usinage mécanique ou par fraisage. Cette étape fait appel à des techniques connues avec repérage mécanique de la zone à éliminer.
L'étape 10 décrite à la figure 10 comporte une étape d'assemblage de l'insert 20 dans le circuit imprimé. Les couches ou pré imprégnés C1 -2, C1 1 -12, les couches de cuivre 1 , 12, le préimprégné C5-6" de la taille de l'insert disposé sur le fond 40f de la cavité 40 sont assemblés selon une technique connue de l'Homme du métier. Puis on positionne l'insert 20 avant de réaliser la stratification de l'ensemble. Au cours de cette étape 10, la résine des préimprégnés va diffuser dans les vias, puis à la périphérie 20p de l'insert 20. La résine ayant remontée, le procédé va mettre en œuvre une étape de rectification et un polissage de la surface du circuit imprimé.
La figure 1 1 représente, étape 1 1 , le perçage mécanique des couches formant le circuit imprimé, afin de former des trous traversant 1 10i puis un perçage laser des couches C1 -2, C1 1 -12, afin de réaliser plusieurs microvias 1 1 1 i. L'étape suivante consiste à métalliser l'ensemble par dépôt d'un renfort de cuivre, ce qui permet notamment de métalliser les trous traversants, puis de graver les motifs et pistes sur les couches de cuivre ex- ternes. Les trous traversant 0i permettent de faire la connexion entre le circuit principal et l'insert dans l'axe Z.
Les figures 12a et 12b schématisent une variante de réalisation dans laquelle le procédé comprend une étape de métallisation des bords 20C ou côtés de l'insert avant son insertion dans la cavité du circuit imprimé. Cette variante permet notamment d'obtenir une continuité électrique et un blindage des signaux sur le circuit. Ainsi, les signaux de la partie numérique du circuit sont séparés des signaux RF de l'insert et limite le rayonnement.
La figure 13 représente une variante du procédé au cours de la- quelle la cavité 40 est métallisée selon une technique connue de l'Homme du métier avant de réaliser les premiers micro-vias. On va par exemple métalli- ser les bords 40b et le fond 40f de la cavité. Ceci permet de mieux isoler le circuit numérique de l'insert RF.
Selon une autre variante de réalisation, il est possible d'insérer un insert à bord métallisé (figure 12a) dans une cavité dont les bords et le fond ont été métallisés. Cette variante offre un blindage performant entre les signaux numériques et les signaux RF/Hyper. D'autre part, une telle réalisation permet une gestion de masse performante.
Les exemples décrits ci-dessus sont applicables à tout type de cir- cuit imprimé comprenant un circuit ayant une première architecture dans lequel on vient insérer un ou plusieurs circuits présentant des architectures différentes.
Les inserts peuvent être réalisés sur les faces opposés d'un circuit imprimé, ce qui peut être désigné par l'expression anglo-saxonne « top- bottom ».
Les inserts peuvent être situés n' importe où sur la surface d'un circuit principal. Le positionnement sur un sur un bord du circuit principal permet notamment de faciliter l'arrivée des signaux RF.
Le procédé selon l'invention en mixant dès l'étape de fabrication du circuit imprimé nu, les différentes architectures, permet notamment de limiter le nombre des circuits imprimés lors des besoins simultanés numé- rique-RF/Hyper. Il permet de simplifier la structure des sous-ensembles électroniques en diminuant le nombre des cartes. Il simplifie les technologies d'interconnexion des différentes fonctions.
Le procédé selon l'invention permet, notamment, de densifier les modules mixtes numériques, RF/Hyper, par exemple.
L'approche permet notamment un traitement optimisé des masses et des alimentations numériques et/ou RF/Hyper, avec en plus, la possibilité de métalliser la tranche de ces inserts, sans remettre en cause la réalisation du circuit imprimé.

Claims
REVENDICATIONS
1 - Procédé de fabrication d'un circuit imprimé comprenant un premier circuit principal (N) ayant une première structure caractérisé en ce qu'il comporte une succession d'étapes adaptées à insérer un ou plusieurs circuits imprimés secondaires (RF) présentant une structure différente de celle du circuit imprimé principal, lesdites étapes comprenant :
• une étape au cours de laquelle on définit une ou plusieurs cavités (40) adaptées à recevoir un ou des inserts (20),
• une étape de préparation du ou des inserts (20) comprenant sur au moins une face destinée à être en contact avec une paroi (40f) de la cavité des motifs gravés et une métallisation, et un ou plusieurs vias (20i),
• une étape de mise en place d'une deuxième résine C5-6" au niveau de la ou des cavités (40) afin d'assurer le maintien de l'ensemble formé par le circuit principal et le ou les circuits secondaires,
• une étape d'insertion du ou des inserts (20) dans la ou les cavités (40) dudit circuit principal, au cours de laquelle la deuxième résine va diffuser dans les vias (20i) puis à la périphérie (20p) de l'insert (20),
• une étape de stratification de l'ensemble formé par le ou les inserts disposés dans le circuit principal, une étape de rectification et un polissage de la surface du circuit imprimé le perçage des couches formant le circuit imprimé, afin de former des trous traversant (1 10i) puis un perçage afin de réaliser plusieurs microvias (1 1 1 i) avant métallisation de l'ensemble par dépôt d'un renfort puis gravure finale des motifs et des pistes sur les couches externes.
2 - Procédé selon la revendication 1 caractérisé en ce que le circuit imprégné est composé de plusieurs stratifiés et on prépare une ou plusieurs cavités (40) dans les stratifiés du circuit imprimé, en effectuant une ouverture dans une couche externe de cuivre (1 ), une couche C1 -2 d'époxy, une couche de stratifié Epoxy C4-5, une couche de préimprégné Epoxy C5-6 composée d'une résine qui ne flue pas et qui ne diffuse pas dans les orifices du circuit.
3 - Procédé selon l'une des revendications 1 à 2 caractérisé en ce que le premier circuit imprimé (N) comporte au moins plusieurs couches stratifiées (C4-5, C6-7, C8-9), chaque face comportant sur chacune de ses faces une couche de cuivre (2, 1 1 ), plusieurs couches de pré imprégnés (C3-4, C5-6, C7-8, C9-10) disposées entre les couches stratifiées, le procédé comporte au moins les étapes suivantes :
a) pour le premier circuit imprimé, graver les couches de cuivre internes des couches stratifiées avec les motifs et les pistes souhaitées, b) réaliser au moins une ouverture (40) dans le circuit principal correspondant à la taille du ou des inserts (20),
c) préparer le ou les inserts destinés à être insérés dans la ou les ouvertures (40) en gravant et métallisant une face de l'insert qui sera en contact avec le fond de l'ouverture et en perçant un ou plusieurs vias (20i),
d) découper au moins une couche composée d'une première résine (C5-6) qui ne flue pas ayant une taille adaptée à la taille du ou des inserts,
e) assembler les couches (C4-5, C6-7, C8-9), avec les préimprégnés (C3-4, C5-6, C7-8, C9-10) en insérant une cale (50) dans l'ouverture (40), puis stratifier l'ensemble,
f) réaliser le perçage de l'ensemble stratifié afin de définir un ou k vias (60i), métalliser l'ensemble et graver les motifs, pistes, prévus pour le circuit imprimé et générer plusieurs micro vias,
g) éliminer la ou les cales (50) et assembler le ou les inserts dans le circuit principal, en positionnant les inserts sur un préimprégné (C5- 6") qui flue, h) réaliser la stratification de l'ensemble avant perçage, métallisation, renfort et gravure des couches externes.
4 - Procédé selon la revendication 3 caractérisé en ce qu'il comporte une étape dans laquelle on ajoute deux couches de pré imprégné Epoxy C2-3,
C10-1 1 , et deux couches de cuivre (2, 10) avant d'effectuer l'étape de stratification.
5 - Procédé selon l'une des revendications 1 à 4 caractérisé en ce que l'on positionne au fond de l'ouverture du préimprégné (C5-6") à la taille de l'insert
(20) ayant un taux de résine adapté à permettre le fluage de la résine et assurer le juste positionnement de l'insert (20).
6 - Procédé selon l'une des revendications précédentes caractérisé en ce que l'on utilise la technique laser pour réaliser les micro-vias.
7 - Procédé selon l'une des revendications précédentes caractérisé en ce que l'on élimine la cale (50) par usinage mécanique ou fraisage. 8 - Procédé selon l'une des revendications précédentes caractérisé en ce que l'on métallisé un ou plusieurs des bords (20a, 20b) d'un insert (20).
9 - Procédé selon l'une des revendications précédentes caractérisé en ce que l'on métallisé une ou plusieurs des parois de la cavité (40).
10 - Procédé selon l'une des revendications précédentes caractérisé en ce que l'on métallisé les bords (40b) et le fond (40f) de la cavité (40).
1 1 - Procédé selon l'une des revendications 1 à 10 caractérisé en ce que l'insert est un insert RF.
PCT/EP2014/051395 2013-01-25 2014-01-24 Procede de fabrication d'un circuit imprime WO2014114745A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
MYPI2015702437A MY189514A (en) 2013-01-25 2014-01-24 Process for manufacturing a printed circuit board
EP14701373.4A EP2949187A1 (fr) 2013-01-25 2014-01-24 Procede de fabrication d'un circuit imprime
US14/763,493 US9924600B2 (en) 2013-01-25 2014-01-24 Process for manufacturing a printed circuit board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1300160 2013-01-25
FR1300160A FR3001602B1 (fr) 2013-01-25 2013-01-25 Procede de fabrication d'un circuit imprime

Publications (1)

Publication Number Publication Date
WO2014114745A1 true WO2014114745A1 (fr) 2014-07-31

Family

ID=48224924

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2014/051395 WO2014114745A1 (fr) 2013-01-25 2014-01-24 Procede de fabrication d'un circuit imprime

Country Status (5)

Country Link
US (1) US9924600B2 (fr)
EP (1) EP2949187A1 (fr)
FR (1) FR3001602B1 (fr)
MY (1) MY189514A (fr)
WO (1) WO2014114745A1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109246935B (zh) * 2018-10-30 2021-03-19 生益电子股份有限公司 一种侧壁非金属化的阶梯槽的制作方法
CN111148352A (zh) * 2019-12-25 2020-05-12 安徽中瑞通信科技股份有限公司 一种5g天线用pcb板制作工艺

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040145874A1 (en) * 2003-01-23 2004-07-29 Stephane Pinel Method, system, and apparatus for embedding circuits
US20060214278A1 (en) * 2005-03-24 2006-09-28 Nokia Corporation Shield and semiconductor die assembly
US20070030628A1 (en) * 2005-08-05 2007-02-08 Ngk Spark Plug Co., Ltd. Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
US20090283312A1 (en) * 2008-05-19 2009-11-19 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
WO2011003123A1 (fr) * 2009-07-10 2011-01-13 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Procédé de fabrication d'une carte de circuits imprimés constituée d'au moins deux régions ainsi que carte de circuits imprimés
EP2477466A2 (fr) * 2011-01-18 2012-07-18 Sony Corporation Procédé de fabrication d'un emballage pour intégrer un ou plusieurs composants électroniques

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5880591A (en) * 1996-04-16 1999-03-09 Teradyne, Inc. System for circuit modules having a plurality of independently positionable probes

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040145874A1 (en) * 2003-01-23 2004-07-29 Stephane Pinel Method, system, and apparatus for embedding circuits
US20060214278A1 (en) * 2005-03-24 2006-09-28 Nokia Corporation Shield and semiconductor die assembly
US20070030628A1 (en) * 2005-08-05 2007-02-08 Ngk Spark Plug Co., Ltd. Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
US20090283312A1 (en) * 2008-05-19 2009-11-19 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
WO2011003123A1 (fr) * 2009-07-10 2011-01-13 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Procédé de fabrication d'une carte de circuits imprimés constituée d'au moins deux régions ainsi que carte de circuits imprimés
EP2477466A2 (fr) * 2011-01-18 2012-07-18 Sony Corporation Procédé de fabrication d'un emballage pour intégrer un ou plusieurs composants électroniques

Also Published As

Publication number Publication date
FR3001602A1 (fr) 2014-08-01
FR3001602B1 (fr) 2021-05-14
EP2949187A1 (fr) 2015-12-02
MY189514A (en) 2022-02-16
US20150366071A1 (en) 2015-12-17
US9924600B2 (en) 2018-03-20

Similar Documents

Publication Publication Date Title
EP2053646B1 (fr) Procede d'interconnexion verticale au sein de modules electroniques 3D utilisant des vias
US7427562B2 (en) Method for fabricating closed vias in a printed circuit board
JP5125166B2 (ja) 多層配線基板及びその製造方法
JP5360494B2 (ja) 多層配線基板、多層配線基板の製造方法、及びヴィアフィル方法
US7338892B2 (en) Circuit carrier and manufacturing process thereof
CN111356309B (zh) 具有高线路对位精度的多层电路板的制作方法
FR3033977A1 (fr) Procede de fabrication d'un circuit imprime et circuits imprimes correspondants
EP1909322A1 (fr) Composant électronique superposé, dispositif électronique et procédé de fabrication de composant électronique superposé
WO2014114745A1 (fr) Procede de fabrication d'un circuit imprime
CN107241876A (zh) 一种无芯板单面埋线印制电路板的加工方法
KR101636786B1 (ko) 다층 인쇄 회로 기판용의 도금된 관통 구멍을 구비한 추가 기능의 단일 라미네이션 스택형 비아
CN105916294A (zh) 印制线路板背钻孔的制备方法及其印制线路板
US7557304B2 (en) Printed circuit board having closed vias
US20160262267A1 (en) Method for manufacturing a circuit board with buried element having high density pin count and the circuit board structure
CN107770973B (zh) 印制电路板的加工方法
FR3062525A1 (fr) Antenne a fentes integree dans une carte de circuit imprime et procede de fabrication de celle-ci
JPH043676B2 (fr)
US20050000816A1 (en) Method of making a microstructure using a circuit board
EP2020833B1 (fr) Procédé de fabrication d'un circuit imprimé semi-flexible, plaque utilisée pour un tel procédé, circuit imprimé et dispositif électronique associés
CN110505758A (zh) 电路板结构及其制造方法
WO2019119769A1 (fr) Carte de circuit imprimé et son procédé de fabrication
CN112911808B (zh) 一种多层pcb盲槽加工方法和装置
JP2002344140A (ja) 積層型セラミック電子部品の製造方法
EP2630652B1 (fr) Procédé de fabrication de cartes de circuit imprimé comportant des trous d'interconnexion avec dépôt par enroulement
JP3876720B2 (ja) キャビティ付き多層セラミック基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14701373

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14763493

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2014701373

Country of ref document: EP