WO2014104808A1 - 차지 펌프 장치 - Google Patents

차지 펌프 장치 Download PDF

Info

Publication number
WO2014104808A1
WO2014104808A1 PCT/KR2013/012292 KR2013012292W WO2014104808A1 WO 2014104808 A1 WO2014104808 A1 WO 2014104808A1 KR 2013012292 W KR2013012292 W KR 2013012292W WO 2014104808 A1 WO2014104808 A1 WO 2014104808A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
voltage
side switch
output
clock signal
Prior art date
Application number
PCT/KR2013/012292
Other languages
English (en)
French (fr)
Inventor
신윤수
변선수
이정광
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Publication of WO2014104808A1 publication Critical patent/WO2014104808A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Definitions

  • the present invention relates to a charge pump device, and more particularly, to a charge pump device for regulating an output voltage.
  • the charge pump may have a configuration that regulates the output voltage using an oscillator.
  • Two regulation methods can be proposed to maintain the output voltage of the charge pump at a constant voltage.
  • the output voltage of the charge pump may be regulated by controlling the frequency of the clock signal output from the oscillator.
  • the charge pump is configured to perform the pumping operation using the clock signal of the oscillator. Therefore, controlling the frequency of the clock signal of the oscillator controls the amount of current on the output side of the charge pump. As a result, the output voltage of the charge pump can be adjusted. That is, the charge pump may be controlled to increase the frequency of the clock signal of the oscillator to increase the amount of current on the output side as the load increases, and as a result, the output voltage may increase. Conversely, the charge pump can be controlled to lower the frequency of the clock signal of the oscillator so that the amount of current on the output side is reduced when the load is light, and the output voltage can be lowered as a result.
  • the charge pump performs regulation of the output voltage by using a clock signal having a fixed frequency. Therefore, even when the output load is small, continuous pumping operation using a fixed frequency clock signal can be continued. As a result, a problem of unnecessary current consumption may occur.
  • the output voltage of the charge pump may be regulated by controlling the turn-on resistance (Ron) of the high side switch or the low side switch which performs the pumping of the voltage.
  • the charge pump has a high side switch that pumps the input voltage to the output side for charging the voltage and a low side switch that sinks the voltage toward ground for discharging the charging voltage.
  • the charge pump may control the turn-on resistance (Ron) of the high side switch or the low side switch, and as a result, the amount of current flowing to the output of the charge pump may be controlled. That is, the output voltage of the charge pump can be adjusted.
  • the charge pump controls the turn-on resistance (Ron) to perform the regulation of the output voltage. Therefore, a problem of large ripple may occur.
  • the conventional charge pump regulation method has a problem that the pumping efficiency is lowered.
  • An object of the present invention is to provide a charge pumping device capable of controlling output voltage by controlling the turn-on resistance (Ron) on the output side and controlling the frequency of the clock signal when the load is small to prevent unnecessary current consumption. .
  • the charge pump device comprises: an oscillator for providing clock information for generating a clock signal; A low side switch driven in response to a first gate pulse and a high side switch driven in response to a first gate pulse, and charged by an operation of the high side switch and the low side switch; A charge pumping module configured to perform discharge and provide a voltage charged and discharged to the output voltage in response to a turn-on resistance of the low side switch; A sensing module configured to output a sensing signal by comparing the output voltage with a reference voltage; A mode selector for outputting a selection signal corresponding to a result of comparing the voltage by the constant current source with the sensing signal; A multiplexer for generating the clock signal using the clock information and switching an output of the clock signal in response to the selection signal; And a gate driver configured to provide the first and second gate pulses in response to the clock signal, and adjust a voltage of the second gate pulse to adjust the turn-on resistance of the low side switch in response to the sensing signal. Characterized by including.
  • the charge pump apparatus includes an oscillator for providing clock information for generating a clock signal; A low side switch driven in response to a first gate pulse and a high side switch driven in response to a first gate pulse, and charged by an operation of the high side switch and the low side switch; A charge pumping module configured to perform a discharge and provide a voltage charged and discharged to the output voltage in response to a turn-on resistance of the high side switch; A sensing module configured to output a sensing signal by comparing the output voltage with a reference voltage; A mode selector for outputting a selection signal corresponding to a result of comparing the voltage by the constant current source with the sensing signal; A multiplexer for generating the clock signal using the clock information and switching an output of the clock signal in response to the selection signal; And a gate driver configured to provide the first and second gate pulses in response to the clock signal, and adjust a voltage of the first gate pulse to adjust the turn-on resistance of the high side switch in response to the sensing signal. Characterized by including
  • the sensing module for providing a sensing signal comparing the output signal whose level is changed in response to the increase and decrease of the load with a reference voltage;
  • a clock signal generation circuit configured to determine whether to provide a clock signal based on the sensing signal, to provide the clock signal in response to an increase in the load, and to stop providing the clock signal in response to a decrease in the load;
  • a high side switch driven by a first gate pulse and a low side switch driven by a second gate pulse, and perform charging and discharging by operating the high side switch and the low side switch and charging the load.
  • a charge pumping module for providing a discharged voltage to the output voltage; And providing the first and second gate pulses in response to the clock signal, and using the sensing extension voltage to adjust the turn-on resistance of any one of the high side switch and the low side switch. And a gate driver configured to adjust the voltage of any one of the second gate pulses.
  • the present invention can regulate the output voltage by controlling the turn-on resistance (Ron) of the output side, and when the output load is small, it is possible to prevent the generation of unnecessary current by adjusting the frequency of the clock signal.
  • the charge pumping apparatus according to the present invention can have improved pumping efficiency.
  • FIG. 1 is a block diagram showing a preferred embodiment of the charge pumping apparatus according to the present invention.
  • FIG. 2 is an output waveform diagram of the oscillator of FIG. 1.
  • FIG. 3 is a detailed circuit diagram of the charge pumping module of FIG.
  • FIG. 4 is a detailed circuit diagram illustrating an example of the mode selector of FIG. 1.
  • FIG. 6 is a detailed circuit diagram illustrating an example of the gate driver of FIG. 1.
  • FIG. 6 is a detailed circuit diagram illustrating an example of the gate driver of FIG. 1.
  • FIG. 7 is a block diagram showing another embodiment of a charge pumping apparatus according to the present invention.
  • FIG. 8 is a detailed circuit diagram illustrating an example of the mode selector of FIG. 7.
  • FIG. 8 is a detailed circuit diagram illustrating an example of the mode selector of FIG. 7.
  • FIG. 9 is a detailed circuit diagram illustrating an example of the gate driver of FIG. 7.
  • FIG. 9 is a detailed circuit diagram illustrating an example of the gate driver of FIG. 7.
  • FIG. 10 is a detailed circuit diagram of a charge pumping module applied to another embodiment of the charge pumping apparatus according to the present invention.
  • An embodiment according to the present invention discloses a configuration in which adjusting the turn-on resistance (Ron) of the high side switch or the low side switch of the charge pumping module and adjusting the frequency of the clock signal in parallel.
  • the oscillator 10 generates an oscillation signal OSC having a constant pulse width as shown in FIG. 2, and then generates a set signal SET in synchronization with the rising edge of the oscillation signal OSC and synchronizes with the falling edge of the oscillation signal OSC. Generate and output the reset signal RESET.
  • the set signal SET and the reset signal RESET output from the oscillator 10 have a frequency synchronized with the frequency of the oscillation signal OSC.
  • the set signal SET and the reset signal RESET are periodically outputted alternately and have frequency information of the oscillation signal OSC.
  • the oscillator 10 provides clock signal information including frequency information and duty information for generating the clock signal.
  • the set signal SET and the reset signal RESET generated by the oscillator 10 are provided to the multiplexer 16.
  • the charge pumping module 12 includes a fly capacitor CFLY through which charging and discharging is performed, as shown in FIG. 3, and provides the regulated output voltage VOUT to the load CL.
  • the charge pumping module 12 includes a high side switch QP1 to which an input voltage VIN is applied and a low side switch QP2 to which a ground voltage GND is applied.
  • the high side switch QP1 may be configured as a PMOS transistor, and is driven by a gate pulse GDHS applied to a gate, and performs an operation of pumping an input voltage VIN to a fly capacitor CFLY described later.
  • the low side switch QP2 may be configured as an NMOS transistor, and is driven by a gate pulse GDLS applied to a gate, and performs an operation of sinking the charge of the fly capacitor CFLY described below using the ground voltage GND. do.
  • the charge pumping module 12 includes the fly capacitor CFLY described above. One end of the fly capacitor CFLY is connected to a node between the high side switch QP1 and the low side switch QP2.
  • the charge pumping module 12 includes diodes D1 and D2.
  • the diode D1 is configured to transfer a voltage applied to the input terminal of the fly capacitor CFLY to the load CL, and the voltage output from the diode D1 is the output voltage VOUT of the charge pumping module 12.
  • the diode D2 is configured to be connected in parallel with the fly capacitor CFLY to provide an input voltage VIN at an input terminal of the diode D1.
  • the charge pumping module 12 configured as described above performs a pumping operation in response to toggling of the gate pulses GDHS and GDLS provided by the gate driver 18.
  • the output voltage VOUT supplied from the charge pumping module 12 to the load CL is sensed by the sensing module.
  • the sensing module may be configured to include a comparator 20.
  • the comparator 20 is configured to apply an output voltage VOUT to a negative input terminal (-), a reference voltage VREF to a positive input terminal (+), and output a sensing signal VCOMP. Can be configured.
  • the reference voltage VREF set at the positive input terminal (+) of the comparator 20 may be arbitrarily set by the manufacturer, and is preferably configured as an error amplifier.
  • the output voltage VOUT drops.
  • the falling output voltage VOUT must be pumped by regulation, and the output voltage VOUT is fed back to the comparator 20 for the regulation.
  • the comparator 20 outputs the high level sensing signal VCOMP in response to the low level output voltage VOUT when the load CL is large, and low level in response to the high level output voltage VOUT when the load CL is small. Output the sensing signal VCOMP.
  • the mode selector 14 receives the sensing signal VCOMP from the comparator 20 and may be configured as shown in FIG. 4 to control the turn-on resistance Ron of the low side switch QP2.
  • the embodiment of FIG. 4 is positive.
  • the voltage of the constant current source and the sensing signal VCOMP are compared to output the selection signal VSEL.
  • the mode selector 14 includes a pair of diode-type transistors QD21 and QD22 and a positive constant current source IP formed of a PMOS transistor.
  • the input voltage VIN is applied to a positive constant current source IP.
  • the pair of diode transistors QD21 and QD22 are connected to ground.
  • the mode selector 14 includes a comparator 32, and the comparator 32 outputs the output of the positive constant current source IP applied to the negative terminal ( ⁇ ) and the sensing signal VCOMP applied to the positive terminal (+). And outputs the selection signal VSEL in comparison.
  • the comparator 32 Since the level of the negative terminal ( ⁇ ) is fixed, the comparator 32 outputs the selection signal VSEL corresponding to the level of the sensing signal VCOMP. That is, when the level of the sensing signal VCOMP is high, the selection signal VSEL is output at a high level. When the level of the sensing signal VCOMP is low, the selection voltage VSEL is output at a low level.
  • the multiplexer 16 outputs the clock signal CLK by synchronizing the selection signal VSEL to the set signal SET, and has a configuration in which the clock signal CLK is periodically reset by the reset signal RESET.
  • the multiplexer 16 may include a logic combination circuit 40 and a latch 42.
  • the logic combination circuit 40 may be composed of an AND gate, and has a configuration for performing an AND combination for controlling the output of the set signal SET in synchronization with the selection signal VSEL.
  • the latch 42 is periodically reset by the reset signal RESET and has a configuration of outputting the output of the logic combination circuit 40 to the clock signal CLK.
  • the latch 42 may be configured as an SR latch, and the clock signal CLK may be output to the positive output terminal.
  • the gate driver 18 may be configured as shown in Figure 6, and drive the clock signal CLK of the multiplexer 16 to provide the gate pulses GDHS and GDLS, by varying the voltage of the gate pulse GDLS by the sensing signal VCOMP It has a configuration to output.
  • the gate driver 18 includes an inverter 50 that receives the clock signal CLK and inverters 52, 54 connected in parallel to the output side of the inverter 50.
  • the output of the inverter 54 is provided to the gate pulse GDHS of the high side switch QP1
  • the output of the inverter 52 is provided to the gate pulse GDLS of the low side switch QP2.
  • a driving transistor QL is included, and the driving transistor QL is a switching element for controlling the output of the inverter 52, that is, the level of the gate pulse GDLS of the low side switch QP2.
  • the driving transistor QL is driven by the sensing signal VCOMP and controls the level of the input voltage VIN applied to the inverter 52.
  • the level of the input voltage VIN provided for driving the inverter 52 is adjusted according to the sensing signal VCOMP applied to the driving transistor QL.
  • the gate driver 18 is output from the inverter 52.
  • the voltage level of the gate pulse GDLS can be adjusted.
  • Embodiments according to the present invention can be configured as shown in Figures 1 to 6 described above, and performs an operation for regulating the voltage in accordance with the variation of the load (CL).
  • the oscillator 10 mode selector 14 and the multiplexer 16 correspond to a clock signal generation circuit that generates a clock signal CLK in response to the sensing signal VCOMP.
  • the multiplexer 16 generates a clock signal using the clock signal information provided from the oscillator 10 and switches the output of the clock signal CLK in response to the sensing signal VCOMP. That is, when the load CL is increased and the output voltage VOUT is lowered, the clock signal generation circuit outputs a normal clock signal in response to the sensing signal COMP. On the contrary, when the load CL is small and the output voltage VOUT is high, the clock signal generation circuit stops generating the clock signal in response to the sensing signal VCOMP.
  • the normal clock signal means that the clock signal is output to have a phase and a frequency corresponding to the clock signal information.
  • the embodiment according to the present invention performs a regulation operation of raising the insufficient output voltage in response to the above-mentioned load CL.
  • the comparator 20 In response to the falling of the output voltage VOUT, the comparator 20 outputs the sensing signal VCOMP at a high level. In response to the high level sensing signal VCOMP, the mode selector 14 outputs the high level selection signal VSEL. When the selection signal VSEL is output at the high level from the mode selector 14, the multiplexer 16 normally provides the clock signal CLK to the gate driver 18.
  • the input voltage VIN applied to the inverter 52 which outputs the gate pulse GDLS in response to the high level sensing signal VCOMP in the gate driver 18 is controlled.
  • the level of the sensing signal VCOM is higher, the current flowing to the driving stage of the inverter 52 increases. That is, the current flowing to the drive stage of the inverter 52 increases by the high level sensing signal VCOMP, and the level of the input voltage VIN applied to the inverter 52 increases in proportion to the amount of the increased current.
  • the voltage level of the gate pulse GDLS output from the inverter 52 increases.
  • the low side switch QP2 of the charge pumping module 12 has a low turn-on resistance Ron when the gate pulse GDLS of an elevated level is applied. Therefore, the charging voltage of the fly capacitor CFLY increases. As a result, the output voltage VOUT output from the charge pumping module 12 increases in response to the increasing load CL.
  • the embodiment according to the present invention performs a regulation operation of lowering the output voltage in response to the aforementioned load CL.
  • the comparator 20 In response to the increase in the output voltage VOUT, the comparator 20 outputs the sensing signal VCOMP at a low level. In response to the low level sensing signal VCOMP, the mode selector 14 outputs the low level selection signal VSEL. When the selection signal VSEL is output at the low level in the mode selector 14, the multiplexer 16 stops outputting the clock signal CLK. That is, since the gate pulses GDHS and GDLS are not applied to the charge pumping module 12, voltage pumping is not performed. As a result, the output voltage VOUT output from the charge pumping module 12 decreases in response to the lowering load CL, and unnecessary consumption of current can be prevented.
  • the present invention can be implemented to adjust the frequency of the turn-on resistance (Ron) and the clock signal of the high side switch of the charge pumping module as shown in FIG.
  • the comparator 20, the mode selector 14, and the gate driver 18 may adopt a configuration different from that of FIG.
  • the configuration of FIG. 7 which is the same as the embodiment of FIGS. 1 to 6 uses the same reference numerals and redundant description thereof will be omitted.
  • the sensing module may include a comparator 20, and the comparator 20 has an output voltage VOUT applied to the positive input terminal ( ⁇ ) and a reference voltage VREF applied to the negative input terminal (+). And may be configured to output the sensing signal VCOMP.
  • the mode selector 14 has a configuration in which the voltage of the negative constant current source and the sensing signal VCOMP are compared to output the selection signal VSEL.
  • the mode selector 14 includes a pair of diode-type transistors QD11 and QD12 made of a PMOS transistor and a negative constant current source IN.
  • the input voltage VIN is applied to the negative constant current source IN through a pair of diode-type transistors QD11 and QD12.
  • the mode selector 14 compares the output of the negative constant current source IN applied to the positive terminal (+) with the sensing signal VCOMP applied to the negative terminal ( ⁇ ) and outputs a comparator 30 for outputting the selection signal VSEL. Since the level of the positive terminal + is fixed, the comparator 30 outputs the selection signal VSEL corresponding to the level of the sensing signal VCOMP. That is, the selection signal VSEL is output at a low level when the level of the sensing signal VCOMP is high, and is output at a high level when the level of the sensing signal VCOMP is low.
  • the gate driver 18 may be configured as shown in FIG. 9 to drive the clock signal CLK of the multiplexer 16 to provide gate pulses GDHS and GDLS, and to vary and output the voltage of the gate pulse GDHS by the sensing signal VCOMP. Has a configuration.
  • the gate driver 18 includes an inverter 50 that receives the clock signal CLK and inverters 52, 56 connected in parallel to the output side of the inverter 50.
  • the output of the inverter 52 is provided to the gate pulse GDHS of the high side switch QP1
  • the output of the inverter 56 is provided to the gate pulse GDLS of the low side switch QP2.
  • the gate driver 18 includes a driving transistor QH, which is a switching element for controlling the output of the inverter 52, that is, the level of the gate pulse GDHS of the high side switch QP1.
  • the driving transistor QH is driven by the sensing signal VCOMP and controls the current supplied to the inverter 52 to control the level of the ground voltage GND applied to the inverter 52.
  • the gate driver 18 of FIG. 9 adjusts the level of the ground voltage GND provided to the inverter 52 according to the sensing signal VCOMP applied to the driving transistor QH, and as a result, the gate pulse GDHS output from the inverter 52.
  • the voltage level of can be adjusted.
  • Embodiments according to the present invention can be configured as shown in Figures 7 to 9 described above, and performs an operation for regulating the voltage according to the variation of the load (CL).
  • the voltage regulation operation of the embodiment according to the present invention configured as shown in FIGS. 7 to 9 will be described.
  • the embodiment according to the present invention performs a regulation operation of raising the insufficient output voltage in response to the above-mentioned load CL.
  • the comparator 20 In response to the falling of the output voltage VOUT, the comparator 20 outputs the sensing signal VCOMP at a low level. In response to the low level sensing signal VCOMP, the mode selector 14 outputs the high level selection signal VSEL. When the selection signal VSEL is output at the high level from the mode selector 14, the multiplexer 16 normally provides the clock signal CLK to the gate driver 18.
  • the high side switch QP1 of the charge pumping module 12 has a low turn-on resistance when the gate pulse GDHS of the lowered level is applied. Therefore, the charging voltage of the fly capacitor CFLY increases. As a result, the output voltage VOUT output from the charge pumping module 12 increases in response to the increasing load CL.
  • the embodiment according to the present invention performs a regulation operation for dropping the excessive output voltage in response to the load CL drop.
  • the comparator 20 In response to the increase in the output voltage VOUT, the comparator 20 outputs the sensing signal VCOMP at a high level. In response to the high level sensing signal VCOMP, the mode selector 14 outputs a low level selection signal VSEL. When the selection signal VSEL is output at the low level in the mode selector 14, the multiplexer 16 stops outputting the clock signal CLK. That is, since the gate pulses GDHS and GDLS are not applied to the charge pumping module 12, voltage pumping is not performed. As a result, the output voltage VOUT output from the charge pumping module 12 decreases in response to the lowering load CL, and unnecessary consumption of current can be prevented.
  • the embodiment according to the present invention controls the turn-on resistance (Ron) of the switching element of the charge pumping module 12 to regulate the output voltage by adjusting the voltage of the gate pulse provided to the charge pumping module 12 can do.
  • a mode for adjusting a clock signal may be performed when the output load decreases, thereby preventing generation of unnecessary current consumption.
  • the embodiment according to the present invention can obtain the effect of improving the pumping efficiency by adjusting the clock signal and the effect of improving the ripple by controlling the turn-on resistance (Ron).
  • embodiments according to the present invention describe the pumping of the output voltage VOUT in a positive manner.
  • the present invention may be applied to the embodiment of FIG. 10 that pumps the output voltage VOUT in a negative manner as shown in FIG. 10.
  • FIG. 10 discloses an embodiment including diodes D3 and D4 disposed in the reverse direction instead of diodes D1 and D2 configured in the charge pumping module 12 of FIG. 3.
  • the regulation operation of the output voltage VOUT may be applied in the same manner as in the embodiment of FIGS. 1 and 7, and a redundant description thereof will be omitted.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 출력 전압을 레귤레이팅하는 차지 펌프 장치를 개시한다. 상기 차지 펌프 장치는, 부하의 증가와 감소에 대응하여 클럭 신호의 제공을 제어하는 클럭 신호 생성 회로, 하이 사이드 스위치와 로우 사이드 스위치를 포함하며 출력 전압을 제공하는 차지 펌핑 모듈; 및 하이 사이드 스위치와 로우 사이드 스위치의 동작을 위한 게이트 펄스를 제공하며 부하의 증가와 감소에 대응하여 턴온 저항을 조절하는 게이트 드라이버;를 포함한다.

Description

차지 펌프 장치
본 발명은 차지 펌프 장치에 관한 것으로서, 보다 상세하게는 출력 전압을 레귤레이션하는 차지 펌프 장치에 관한 것이다.
일반적으로, 차지 펌프는 오실레이터를 이용하여 출력 전압을 레귤레이션하는 구성을 가질 수 있다.
상기한 차지 펌프의 출력 전압을 정전압으로 유지하기 위하여 두 가지 레귤레이션 방법이 제시될 수 있다.
첫째, 오실레이터에서 출력되는 클럭 신호의 주파수를 제어하여서 차지 펌프의 출력 전압이 레귤레이션될 수 있다.
차지 펌프는 오실레이터의 클럭 신호를 이용하여 펌핑 동작을 수행하도록 구성된다. 그러므로 오실레이터의 클럭 신호의 주파수를 제어하면 차지 펌프의 출력 측의 전류의 양이 제어된다. 그 결과 차지 펌프의 출력 전압이 조절될 수 있다. 즉, 차지 펌프는 부하가 커지면 오실레이터의 클럭 신호의 주파수를 높여서 출력 측의 전류의 양이 많아지도록 제어될 수 있으며, 그 결과 출력 전압이 상승될 수 있다. 이와 반대로, 차지 펌프는 부하가 적어지면 오실레이터의 클럭 신호의 주파수를 낮춰서 출력 측의 전류의 양이 적어지도록 제어될 수 있으며, 그 결과 출력 전압이 하강될 수 있다.
또한, 첫째 방법의 경우, 차지 펌프는 고정된 주파수를 갖는 클럭 신호를 이용하여 출력 전압의 레귤레이션을 수행한다. 그러므로 출력 부하가 작은 경우에도 고정된 주파수의 클럭 신호를 이용한 지속적인 펌핑 동작이 지속될 수 있다. 결국, 불필요하게 전류를 소비하는 문제점이 발생할 수 있다.
둘째, 전압의 펌핑을 수행하는 하이 사이드 스위치 또는 로우 사이드 스위치의 턴온 저항(Ron)을 제어하여서 차지 펌프의 출력 전압이 레귤레이션 될 수 있다.
일반적으로, 차지 펌프는 전압의 충전을 위하여 입력 전압을 출력 측으로 펌핑(Pumping)하는 하이 사이드 스위치와 충전 전압의 방전을 위하여 접지 쪽으로 전압을 싱킹(Sinking)하는 로우 사이드 스위치를 구비한다.
차지 펌프는 하이 사이드 스위치 또는 로우 사이드 스위치의 턴온 저항(Ron)을 컨트롤할 수 있으며, 결과적으로 차지 펌프의 출력단으로 흐르는 전류의 양이 제어될 수 있다. 즉, 차지 펌프의 출력 전압이 조절될 수 있다.
상기한 방법 중, 둘째 방법의 경우, 차지 펌프는 턴온 저항(Ron)을 제어하여 출력 전압의 레귤레이션을 수행한다. 그러므로 리플이 커지는 문제점이 발생할 수 있다.
따라서, 종래의 차지 펌프의 레귤레이션 방법은 펌핑 효율이 저하되는 문제점을 갖는다.
본 발명은 출력 측의 턴온 저항(Ron)을 제어하여 출력 전압의 레귤레이션을 수행하며 부하가 작은 경우 클럭 신호의 주파수를 조절하여 불필요한 전류의 소비를 방지할 수 있는 차지 펌핑 장치를 제공함을 목적으로 한다.
본 발명에 따른 차지 펌프 장치는, 클럭 신호를 생성하기 위한 클럭 정보를 제공하는 오실레이터; 부하에 출력 전압을 제공하고, 제1 게이트 펄스에 응답하여 구동되는 하이 사이드 스위치와 제2 게이트 펄스에 응답하여 구동되는 로우 사이드 스위치를 포함하며, 상기 하이 사이드 스위치와 로우 사이드 스위치의 동작에 의하여 충방전을 수행하고, 상기 로우 사이드 스위치의 턴온 저항에 대응하여 충방전된 전압을 상기 출력 전압으로 제공하는 차지 펌핑 모듈; 상기 출력 전압을 기준 전압과 비교하여 센싱 신호를 출력하는 센싱 모듈; 정전류원에 의한 전압과 상기 센싱 신호를 비교한 결과에 대응하는 선택신호를 출력하는 모드 셀렉터; 상기 클럭 정보를 이용하여 상기 클럭 신호를 생성하며, 상기 선택 신호에 대응하여 상기 클럭 신호의 출력을 스위칭하는 멀티플렉서; 및 상기 클럭 신호에 응답하여 상기 제1 및 제2 게이트 펄스를 제공하며, 상기 센싱 신호에 대응하여 상기 로우 사이드 스위치의 상기 턴온 저항을 조절하기 위하여 상기 제2 게이트 펄스의 전압을 조절하는 게이트 드라이버;를 포함함을 특징으로 한다.
또한, 본 발명에 따른 차지 펌프 장치는, 클럭 신호를 생성하기 위한 클럭 정보를 제공하는 오실레이터; 부하에 출력 전압을 제공하고, 제1 게이트 펄스에 응답하여 구동되는 하이 사이드 스위치와 제2 게이트 펄스에 응답하여 구동되는 로우 사이드 스위치를 포함하며, 상기 하이 사이드 스위치와 로우 사이드 스위치의 동작에 의하여 충방전을 수행하고, 상기 하이 사이드 스위치의 턴온 저항에 대응하여 충방전된 전압을 상기 출력 전압으로 제공하는 차지 펌핑 모듈; 상기 출력 전압을 기준 전압과 비교하여 센싱 신호를 출력하는 센싱 모듈; 정전류원에 의한 전압과 상기 센싱 신호를 비교한 결과에 대응하는 선택신호를 출력하는 모드 셀렉터; 상기 클럭 정보를 이용하여 상기 클럭 신호를 생성하며, 상기 선택 신호에 대응하여 상기 클럭 신호의 출력을 스위칭하는 멀티플렉서; 및 상기 클럭 신호에 응답하여 상기 제1 및 제2 게이트 펄스를 제공하며, 상기 센싱 신호에 대응하여 상기 하이 사이드 스위치의 상기 턴온 저항을 조절하기 위하여 상기 제1 게이트 펄스의 전압을 조절하는 게이트 드라이버;를 포함함을 특징으로 한다.
또한, 본 발명에 따른 차지 펌프 장치는, 부하의 증가와 감소에 대응하여 레벨이 변화되는 출력 신호를 기준 전압과 비교한 센싱 신호를 제공하는 센싱 모듈; 상기 센싱 신호에 의하여 클럭 신호의 제공 여부가 결정되고, 상기 부하의 증가에 대응하여 상기 클럭 신호를 제공하며, 상기 부하의 감소에 대응하여 상기 클럭 신호의 제공을 중지하는 클럭 신호 생성 회로; 제1 게이트 펄스에 의하여 구동되는 하이 사이드 스위치와 제2 게이트 펄스에 의하여 구동되는 로우 사이드 스위치를 포함하며, 상기 하이 사이드 스위치와 상기 로우 사이드 스위치의 동작에 의하여 충방전을 수행하고, 상기 부하에 충방전된 전압을 상기 출력 전압으로 제공하는 차지 펌핑 모듈; 및 상기 클럭 신호에 응답하여 상기 제1 및 제2 게이트 펄스를 제공하며, 상기 하이 사이드 스위치와 상기 로우 사이드 스위치 중 어느 하나의 턴온 저항을 조절하기 위하여 상기 센싱 신압을 이용하여 상기 제1 게이트 펄스와 상기 제2 게이트 펄스 중 어느 하나의 전압을 조절하는 게이트 드라이버;를 포함함을 특징으로 한다.
따라서, 본 발명은 출력 측의 턴온 저항(Ron)을 제어하여 출력 전압의 레귤레이션을 수행할 수 있으며 출력 부하가 작아지는 경우 클럭 신호의 주파수를 조절하여 불필요한 소비 전류의 발생을 방지할 수 있다.
그러므로, 본 발명에 따른 차지 펌핑 장치는 개선된 펌핑 효율을 가질 수 있다.
도 1은 본 발명에 따른 차지 펌핑 장치의 바람직한 실시예를 나타내는 블록도.
도 2는 도 1의 오실레이터의 출력 파형도.
도 3은 도 1의 차지 펌핑 모듈의 상세 회로도.
도 4는 도 1의 모드 셀렉터의 일 예를 나타내는 상세 회로도.
도 5은 도 1의 멀티플렉서의 상세 회로도.
도 6은 도 1의 게이트 드라이버의 일 예를 나타내는 상세 회로도.
도 7은 본 발명에 따른 차지 펌핑 장치의 다른 실시예를 나타내는 블록도.
도 8은 도 7의 모드 셀렉터의 일 예를 나타내는 상세 회로도.
도 9는 도 7의 게이트 드라이버의 일 예를 나타내는 상세 회로도.
도 10은 본 발명에 따른 차지 펌핑 장치의 또다른 실시예에 적용되는 차지 펌핑 모듈의 상세 회로도.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. 본 명세서 및 특허청구범위에 사용된 용어는 통상적이거나 사전적 의미로 한정되어 해석되지 아니하며, 본 발명의 기술적 사항에 부합하는 의미와 개념으로 해석되어야 한다.
본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예이며, 본 발명의 기술적 사상을 모두 대변하는 것이 아니므로, 본 출원 시점에서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있다.
본 발명에 따른 실시예는 차지 펌핑 모듈의 하이 사이드 스위치 또는 로우 사이드 스위치의 턴온 저항(Ron)을 조절하는 것과 클럭 신호의 주파수를 조절하는 것을 병행하는 구성을 개시한다.
도 1의 본 발명에 따른 실시예는 차지 펌핑 모듈의 로우 사이드 스위치의 턴온 저항(Ron)과 클럭 신호의 주파수를 조절하는 것을 개시한다.
도 1을 참조하면, 차지 펌핑 장치는 오실레이터(10), 차지 펌핑 모듈(12), 센싱 모듈, 모드 셀렉터(14), 멀티플렉서(16) 및 게이트 드라이버(18)를 포함한다.
여기에서, 오실레이터(10)는 도 2와 같이 일정한 펄스 폭을 갖는 발진 신호 OSC를 생성한 후 발진 신호(OSC)의 라이징 에지에 동기한 셋 신호 SET를 생성하고 발진 신호 OSC의 폴링 에지에 동기한 리셋 신호 RESET를 생성하여 출력한다.
즉, 오실레이터(10)에서 출력되는 셋 신호(SET)와 리셋 신호(RESET)는 발진 신호 OSC의 주파수에 동기된 주파수를 갖는다. 셋 신호 SET와 리셋 신호 RESET는 주기적으로 교번하여 출력되며 발진 신호 OSC의 주파수 정보를 갖는다. 결과적으로 오셀레이터(10)는 클럭 신호의 생성을 위한 주파수 정보와 듀티 정보를 포함한 클럭 신호 정보를 제공한다.
상기와 같이 오실레이터(10)에서 생성된 셋 신호 SET와 리셋 신호 RESET는 멀티플렉서(16)로 제공된다.
그리고, 차지 펌핑 모듈(12)은 후술되는 도 3과 같이 충전과 방전이 수행되는 플라이 캐패시터(CFLY)를 포함하며 레귤레이션된 출력 전압(VOUT)을 부하(CL)에 제공한다.
도 3을 참조하면, 차지 펌핑 모듈(12)은 입력 전압 VIN이 인가되는 하이 사이드 스위치(QP1)와 접지전압 GND이 인가되는 로우 사이드 스위치(QP2)를 포함한다.
하이 사이드 스위치(QP1)는 PMOS 트랜지스터로 구성될 수 있으며, 게이트에 인가되는 게이트 펄스 GDHS에 의하여 구동되고, 입력 전압 VIN을 후술되는 플라이 캐패시터(CFLY)로 펌핑하는 동작을 수행한다.
그리고, 로우 사이드 스위치(QP2)는 NMOS 트랜지스터로 구성될 수 있으며, 게이트에 인가되는 게이트 펄스 GDLS에 의하여 구동되고, 접지 전압 GND를 이용하여 후술되는 플라이 캐패시터(CFLY)의 전하를 싱킹하는 동작을 수행한다.
차지 펌핑 모듈(12)은 상술한 플라이 캐패시터(CFLY)를 포함한다. 플라이 캐패시터(CFLY)는 일단이 하이 사이드 스위치(QP1)와 로우 사이드 스위치(QP2) 간의 노드와 연결된다.
그리고, 차지 펌핑 모듈(12)은 다이오드들(D1, D2)를 포함한다. 다이오드(D1)는 플라이 캐패시터(CFLY)의 입력단에 인가되는 전압을 부하(CL)에 전달하도록 구성되며, 다이오드(D1)에서 출력되는 전압이 차지 펌핑 모듈(12)의 출력 전압(VOUT)이다. 다이오드(D2)는 플라이 캐패시터(CFLY)와 병렬로 연결되어 다이오드(D1)의 입력단에 입력 전압 VIN을 제공하도록 구성된다.
상기와 같이 구성되는 차지 펌핑 모듈(12)은 게이트 드라이버(18)에서 제공되는 게이트 펄스 GDHS 및 GDLS의 토글링에 대응하여 펌핑 동작을 수행한다.
한편, 차지 펌핑 모듈(12)에서 부하(CL)로 공급되는 출력 전압(VOUT)은 센싱 모듈에 의하여 센싱된다.
센싱 모듈은 비교기(20)를 포함하여 구성될 수 있으며, 비교기(20)는 네가티브 입력단(-)에 출력 전압 VOUT이 인가되고 포지티브 입력단(+)에 기준 전압 VREF이 인가되며 센싱 신호 VCOMP을 출력하도록 구성될 수 있다.
비교기(20)의 포지티브 입력단(+)에 설정되는 기준 전압 VREF은 제작자에 의하여 임의로 설정될 수 있으며, 에러 증폭기(Error Amplifier)로 구성됨이 바람직하다.
부하(CL)가 커지면 출력 전압 VOUT은 하강한다. 하강되는 출력 전압 VOUT은 레귤레이션에 의하여 펌핑되어야 하며, 상기한 레귤레이션을 위하여 출력 전압 VOUT이 비교기(20)로 피드백된다.
즉, 비교기(20)는 부하(CL)가 커지면 낮은 레벨의 출력 전압 VOUT에 대응하여 하이 레벨의 센싱 신호 VCOMP을 출력하고 부하(CL)가 작아지면 높은 레벨의 출력 전압 VOUT에 대응하여 로우 레벨의 센싱 신호 VCOMP를 출력한다.
모드 셀렉터(14)는 비교기(20)로부터 센싱 신호 VCOMP를 수신하며, 로우 사이드 스위치(QP2)의 턴온 저항(Ron)을 제어하기 위하여 도 4와 같이 구성될 수 있다.도 4의 실시예는 포지티브 정전류원에 의한 전압과 센싱 신호 VCOMP를 비교하여 선택 신호 VSEL을 출력하는 구성을 갖는다.
도 4를 참조하면, 모드 셀렉터(14)는 PMOS 트랜지스터로 이루어지는 한 쌍의 다이오드형 트랜지스터(QD21, QD22)와 포지티브 정전류원(IP)을 포함한다.
모드 셀렉터(14)에서 입력 전압 VIN은 포지티브 정전류원(IP)에 인가된다. 한 쌍의 다이오드형 트랜지스터(QD21, QD22)는 접지에 연결된다.
그리고, 모드 셀렉터(14)는 비교기(32)를 포함하며, 비교기(32)는 네가티브 단자(-)에 인가된 포지티브 정전류원(IP)의 출력과 포지티브 단자(+)에 인가된 센싱 신호 VCOMP를 비교하여 선택 신호 VSEL을 출력하도록 구성된다.
네가티브 단자(-)의 레벨은 고정된 상태이므로, 비교기(32)는 센싱 신호 VCOMP의 레벨에 대응하는 선택 신호 VSEL을 출력한다. 즉, 센싱 신호 VCOMP의 레벨이 높으면 선택 신호 VSEL은 높은 레벨로 출력되고, 센싱 신호 VCOMP의 레벨이 낮으면 선택전압 VSEL은 낮은 레벨로 출력된다.
한편, 멀티플렉서(16)는 선택 신호 VSEL을 셋 신호 SET에 동기시켜서 클럭 신호 CLK를 출력하며 클럭 신호 CLK가 리셋 신호 RESET에 의하여 주기적으로 리셋되는 구성을 갖는다.
도 5를 참조하면, 멀티플렉서(16)는 논리 조합 회로(40)와 래치(42)를 포함하여 구성될 수 있다.
논리 조합 회로(40)는 앤드 게이트로 구성될 수 있으며, 선택 신호 VSEL에 동기하여 셋 신호 SET의 출력을 제어하는 앤드 조합을 수행하는 구성을 갖는다.
그리고, 래치(42)는 리셋 신호 RESET에 의하여 주기적으로 리셋되며 논리 조합 회로(40)의 출력을 클럭 신호 CLK로 출력하는 구성을 갖는다. 여기에서, 래치(42)는 SR래치로 구성될 수 있으며, 클럭 신호 CLK는 포지티브 출력단으로 출력될 수 있다.
한편, 게이트 드라이버(18)는 도 6과 같이 구성될 수 있고, 멀티플렉서(16)의 클럭 신호 CLK를 구동하여 게이트 펄스 GDHS 및 GDLS를 제공하며, 센싱 신호 VCOMP에 의하여 게이트 펄스 GDLS의 전압을 가변하여 출력하는 구성을 갖는다.
게이트 드라이버(18)는 클럭 신호 CLK를 수신하는 인버터(50)와 인버터(50)의 출력측에 병렬로 연결된 인버터들(52, 54)을 포함한다. 여기에서, 인버터(54)의 출력은 하이 사이드 스위치(QP1)의 게이트 펄스 GDHS로 제공되고, 인버터(52)의 출력은 로우 사이드 스위치(QP2)의 게이트 펄스 GDLS로 제공된다게이트 드라이버(18)는 구동 트랜지스터(QL)를 포함하며, 구동 트랜지스터(QL)는 인버터(52)의 출력 즉 로우 사이드 스위치(QP2)의 게이트 펄스 GDLS의 레벨을 제어하기 위한 스위칭 소자이다. 구동 트랜지스터(QL)는 센싱 신호 VCOMP에 의하여 구동되며 인버터(52)에 인가되는 입력 전압(VIN)의 레벨을 제어한다. 도 6의 게이트 드라이버(18)는 구동 트랜지스터(QL)에 인가되는 센싱 신호 VCOMP에 따라서 인버터(52)의 구동을 위하여 제공되는 입력 전압 VIN의 레벨이 조절되며, 그 결과 인버터(52)에서 출력되는 게이트 펄스 GDLS의 전압 레벨이 조절될 수 있다.
본 발명에 따른 실시예는 상술한 도 1 내지 도 6과 같이 구성될 수 있으며, 부하(CL)의 변동에 따라서 전압을 레귤레이션하기 위한 동작을 수행한다.
도 1 내지 도 6과 같이 실시되는 본 발명에 따른 실시예에서 오실레이터(10) 모드 셀렉터(14) 및 멀티플렉서(16)는 센싱 신호 VCOMP에 대응하여 클럭 신호 CLK를 생성하는 클럭 신호 생성 회로에 해당된다. 여기에서, 멀티플렉서(16)는 오실레이터(10)에서 제공되는 클럭 신호 정보를 이용하여 클럭 신호를 생성하며 센싱 신호 VCOMP에 응답하여 클럭 신호 CLK의 출력을 스위칭하는 역할을 한다. 즉, 부하(CL)가 커져서 출력 전압 VOUT이 낮아지는 경우, 클럭 신호 생성 회로는 센싱 신호 COMP에 대응하여 정상적인 클럭 신호를 출력한다. 이와 달리 부하(CL)가 작아져서 출력 전압 VOUT이 높아지는 경우, 클럭 신호 생성 회로는 센싱 신호 VCOMP에 대응하여 클럭 신호의 생성을 중지한다. 상기 정상적인 클럭 신호는 클럭 신호 정보에 대응하는 위상과 주파수를 갖도록 클럭 신호가 출력되는 것을 의미한다.
도 1 내지 도 6과 같이 구성되는 본 발명에 따른 실시예의 전압 레귤레이션 동작을 상세히 설명한다.
부하(CL)가 상승하면 출력 전압 VOUT이 하강한다. 본 발명에 따른 실시예는 상기한 부하(CL) 상승에 대응하여 부족한 출력 전압을 상승시키는 레귤레이션 동작을 수행한다.
출력 전압 VOUT의 하강에 대응하여 비교기(20)는 센싱 신호 VCOMP을 하이 레벨로 출력한다. 하이 레벨의 센싱 신호 VCOMP에 대응하여 모드 셀렉터(14)는 하이 레벨의 선택 신호 VSEL을 출력한다. 모드 센렉터(14)에서 선택 신호 VSEL이 하이 레벨로 출력되면 멀티플렉서(16)는 정상적으로 클럭 신호 CLK를 게이트 드라이버(18)로 제공한다.
또한, 게이트 드라이버(18)에서 하이 레벨의 센싱 신호 VCOMP에 대응하여 게이트 펄스 GDLS를 출력하는 인버터(52)에 인가되는 입력 전압 VIN이 제어된다. 센싱 신호 VCOM의 레벨이 높을수록 인버터(52)의 구동단으로 흐르는 전류가 증가한다. 즉, 하이 레벨의 센싱 신호 VCOMP에 의하여 인버터(52)으 구동단으로 흐르는 전류가 증가하고, 증가하는 전류의 양에 비례하여 인버터(52)에 인가되는 입력 전압 VIN의 레벨이 상승한다. 그 결과 인버터(52)에서 출력되는 게이트 펄스 GDLS의 전압 레벨이 상승한다.
차지 펌핑 모듈(12)의 로우 사이드 스위치(QP2)는 상승된 레벨의 게이트 펄스 GDLS가 인가되면 턴온 저항(Ron)이 낮아진다. 그러므로 플라이 캐패시터(CFLY)의 충전 전압이 상승한다. 결과적으로 높아지는 부하(CL)에 대응하여 차지 펌핑 모듈(12)에서 출력되는 출력 전압 VOUT은 상승한다.
상술한 동작과 반대로, 부하(CL)가 하강하면 출력 전압 VOUT이 상승한다. 본 발명에 따른 실시예는 상기한 부하(CL) 하강에 대응하여 출력 전압을 하강시키는 레귤레이션 동작을 수행한다.
출력 전압 VOUT의 상승에 대응하여 비교기(20)는 센싱 신호 VCOMP을 로우 레벨로 출력한다. 로우 레벨의 센싱 신호 VCOMP에 대응하여 모드 셀렉터(14)는 로우 레벨의 선택 신호 VSEL을 출력한다. 모드 셀렉터(14)에서 선택 신호 VSEL이 로우 레벨로 출력되면 멀티플렉서(16)는 클럭 신호 CLK의 출력을 중지한다. 즉, 차지 펌핑 모듈(12)에 게이트 펄스 GDHS, GDLS가 인가되지 않으므로 전압 펌핑이 수행되지 않는다. 결과적으로 낮아지는 부하(CL)에 대응하여 차지 펌핑 모듈(12)에서 출력되는 출력 전압 VOUT은 하강하며, 불필요한 전류의 소비가 방지될 수 있다.
한편, 본 발명은 도 7과 같이 차지 펌핑 모듈의 하이 사이드 스위치의 턴온 저항(Ron)과 클럭 신호의 주파수를 조절하도록 실시될 수 있다. 이를 위하여 비교기(20), 모드 셀렉터(14) 및 게이트 드라이버(18)가 도 1과 다른 구성을 채용할 수 있다. 도 1 내지 도 6의 실시예와 동일한 도 7의 구성은 동일 부호를 사용하며 이에 대한 중복 설명은 생략한다.
먼저, 도 7의 실시예에서 센싱 모듈은 비교기(20)를 포함하여 구성될 수 있으며, 비교기(20)는 포지티브 입력단(-)에 출력 전압 VOUT이 인가되고 네가티브 입력단(+)에 기준 전압 VREF이 인가되며 센싱 신호 VCOMP을 출력하도록 구성될 수 있다.
그리고, 모드 셀렉터(14)는 네가티브 정전류원에 의한 전압과 센싱 신호 VCOMP를 비교하여 선택 신호 VSEL을 출력하는 구성을 갖는다.
도 8을 참조하면, 모드 셀렉터(14)는 PMOS 트랜지스터로 이루어지는 한 쌍의 다이오드형 트랜지스터(QD11, QD12)와 네가티브 정전류원(IN)을 포함한다.
모드 셀렉터(14)에서 입력 전압 VIN은 한 쌍의 다이오드형 트랜지스터(QD11, QD12)를 통하여 네가티브 정전류원(IN)에 인가된다.
그리고, 모드 셀렉터(14)는 포지티브 단자(+)에 인가된 네가티브 정전류원(IN)의 출력과 네가티브 단자(-)에 인가된 센싱 신호 VCOMP를 비교하여 선택 신호 VSEL을 출력하는 비교기(30)를 포함한다.포지티브 단자(+)의 레벨은 고정된 상태이므로, 비교기(30)는 센싱 신호 VCOMP의 레벨에 대응하는 선택 신호 VSEL을 출력한다. 즉, 선택 신호 VSEL은 센싱 신호 VCOMP의 레벨이 높으면 낮은 레벨로 출력되고, 센싱 신호 VCOMP의 레벨이 낮으면 높은 레벨로 출력된다.
게이트 드라이버(18)는 도 9와 같이 구성될 수 있고, 멀티플렉서(16)의 클럭 신호 CLK를 구동하여 게이트 펄스 GDHS 및 GDLS를 제공하며, 센싱 신호 VCOMP에 의하여 게이트 펄스 GDHS의 전압을 가변하여 출력하는 구성을 갖는다.
게이트 드라이버(18)는 클럭 신호 CLK를 수신하는 인버터(50) 및 인버터(50)의 출력측에 병렬로 연결된 인버터들(52, 56)을 포함한다. 여기에서, 인버터(52)의 출력은 하이 사이드 스위치(QP1)의 게이트 펄스 GDHS로 제공되고, 인버터(56)의 출력은 로우 사이드 스위치(QP2)의 게이트 펄스 GDLS로 제공된다.
게이트 드라이버(18)는 구동 트랜지스터(QH)를 포함하며, 구동 트랜지스터(QH)는 인버터(52)의 출력 즉 하이 사이드 스위치(QP1)의 게이트 펄스 GDHS의 레벨을 제어하기 위한 스위칭 소자이다. 구동 트랜지스터(QH)는 센싱 신호 VCOMP에 의하여 구동되며 인버터(52)에 공급되는 전류를 제어하여서 인버터(52)에 인가되는 접지 전압 GND의 레벨을 제어한다.
도 9의 게이트 드라이버(18)는 구동 트랜지스터(QH)에 인가되는 센싱 신호 VCOMP에 따라서 인버터(52)에 제공되는 접지 전압 GND의 레벨을 조절하며, 그 결과 인버터(52)에서 출력되는 게이트 펄스 GDHS의 전압 레벨이 조절될 수 있다.
본 발명에 따른 실시예는 상술한 도 7 내지 도 9와 같이 구성될 수 있으며, 부하(CL)의 변동에 따라서 전압을 레귤레이션하기 위한 동작을 수행한다. 도 7 내지 도 9와 같이 구성되는 본 발명에 따른 실시예의 전압 레귤레이션 동작을 설명한다.
부하(CL)가 상승하면 출력 전압 VOUT이 하강한다. 본 발명에 따른 실시예는 상기한 부하(CL) 상승에 대응하여 부족한 출력 전압을 상승시키는 레귤레이션 동작을 수행한다.
출력 전압 VOUT의 하강에 대응하여 비교기(20)는 센싱 신호 VCOMP을 로우 레벨로 출력한다. 로우 레벨의 센싱 신호 VCOMP에 대응하여 모드 셀렉터(14)는 하이 레벨의 선택 신호 VSEL을 출력한다. 모드 센렉터(14)에서 선택 신호 VSEL이 하이 레벨로 출력되면 멀티플렉서(16)는 정상적으로 클럭 신호 CLK를 게이트 드라이버(18)로 제공한다.
또한, 게이트 드라이버(18)는 로우 레벨의 센싱 신호 VCOMP에 대응하여 인버터(52)에 인가되는 접지 전압 GND을 제어한다. 센싱 신호 VCOMP의 레벨이 낮을수록 접지 쪽으로 흐르는 전류가 증가한다. 즉, 로우 레벨의 센싱 신호 VCOMP에 의하여 게이트 드라이버(18)의 인버터(52)에 적용되는 접지 전압 GND의 레벨이 하강하고, 그 결과 인버터(52)에서 출력되는 게이트 펄스 GDHS의 전압 레벨이 하강한다.
차지 펌핑 모듈(12)의 하이 사이드 스위치(QP1)는 하강된 레벨의 게이트 펄스 GDHS가 인가되면 턴온 저항(Ron)이 낮아진다. 그러므로 플라이 캐패시터(CFLY)의 충전 전압이 상승한다. 결과적으로 높아지는 부하(CL)에 대응하여 차지 펌핑 모듈(12)에서 출력되는 출력 전압 VOUT은 상승한다.
상술한 동작과 반대로, 부하(CL)가 하강하면 출력 전압 VOUT이 상승한다. 본 발명에 따른 실시예는 상기한 부하(CL) 하강에 대응하여 과다한 출력 전압을 하강시키는 레귤레이션 동작을 수행한다.
출력 전압 VOUT의 상승에 대응하여 비교기(20)는 센싱 신호 VCOMP을 하이 레벨로 출력한다. 하이 레벨의 센싱 신호 VCOMP에 대응하여 모드 셀렉터(14)는 로우 레벨의 선택 신호 VSEL을 출력한다. 모드 셀렉터(14)에서 선택 신호 VSEL이 로우 레벨로 출력되면 멀티플렉서(16)는 클럭 신호 CLK의 출력을 중지한다. 즉, 차지 펌핑 모듈(12)에 게이트 펄스 GDHS, GDLS가 인가되지 않으므로 전압 펌핑이 수행되지 않는다. 결과적으로 낮아지는 부하(CL)에 대응하여 차지 펌핑 모듈(12)에서 출력되는 출력 전압 VOUT은 하강하며, 불필요한 전류의 소비가 방지될 수 있다.
즉, 본 발명에 따른 실시예는 차지 펌프 모듈(12)에서 부하(CL)로 출력되는 출력 전압 VOUT을 센싱하여 센싱 신호 VCOMP을 구하고, 센싱 신호 VCOMP에 의하여 클럭 신호의 출력을 제어하는 한편 차지 펌핑 모듈(12)로 제공되는 게이트 펄스의 전압을 조절하여서 차지 펌핑 모듈(12)의 턴온 저항(Ron)을 제어하는 기능을 갖는다.
그러므로, 본 발명에 따른 실시예는 차지 펌핑 모듈(12)로 제공되는 게이트 펄스의 전압을 조절하여 차지 펌핑 모듈(12)의 스위칭 소자의 턴온 저항(Ron)을 제어하여 출력 전압의 레귤레이팅을 수행할 수 있다.
또한, 본 발명에 따른 실시예는 출력 부하가 작아지는 경우 클럭 신호를 조절하는 모드가 수행될 수 있어서 불필요한 소비 전류의 발생을 방지할 수 있다.
따라서, 본 발명에 따른 실시예는 클럭 신호를 조절함으로써 펌핑 효율 개선하는 효과와 턴온 저항(Ron)을 제어함으로써 리플을 개선하는 효과를 병행하여 얻을 수 있다.
한편, 도 1 내지 도 9를 참조하면, 본 발명에 따른 실시예들은 포지티브 방식으로 출력 전압 VOUT을 펌핑하는 것에 대하여 설명하고 있다. 그러나, 이에 국한되지 않고 도 10과 같이 네가티브 방식으로 출력 전압 VOUT을 펌핑하는 도 10의 실시예에도 적용될 수 있다.
도 10은 도 3의 차지 펌핑 모듈(12)에 구성된 다이오드들(D1, D2) 대신 역방향으로 배치된 다이오드들(D3, D4)을 포함한 실시예를 개시한다. 도 10의 실시예의 경우도 출력 전압 VOUT의 레귤레이션 동작은 도 1 및 도 7의 실시예와 동일하게 적용될 수 있으며, 이에 대한 중복된 설명은 생략한다.

Claims (20)

  1. 클럭 신호를 생성하기 위한 클럭 정보를 제공하는 오실레이터;
    부하에 출력 전압을 제공하고, 제1 게이트 펄스에 응답하여 구동되는 하이 사이드 스위치와 제2 게이트 펄스에 응답하여 구동되는 로우 사이드 스위치를 포함하며, 상기 하이 사이드 스위치와 로우 사이드 스위치의 동작에 의하여 충방전을 수행하고, 상기 로우 사이드 스위치의 턴온 저항에 대응하여 충방전된 전압을 상기 출력 전압으로 제공하는 차지 펌핑 모듈;
    상기 출력 전압을 기준 전압과 비교하여 센싱 신호를 출력하는 센싱 모듈;
    정전류원에 의한 전압과 상기 센싱 신호를 비교한 결과에 대응하는 선택신호를 출력하는 모드 셀렉터;
    상기 클럭 정보를 이용하여 상기 클럭 신호를 생성하며, 상기 선택 신호에 대응하여 상기 클럭 신호의 출력을 스위칭하는 멀티플렉서; 및
    상기 클럭 신호에 응답하여 상기 제1 및 제2 게이트 펄스를 제공하며, 상기 센싱 신호에 대응하여 상기 로우 사이드 스위치의 상기 턴온 저항을 조절하기 위하여 상기 제2 게이트 펄스의 전압을 조절하는 게이트 드라이버;를 포함함을 특징으로 하는 차지 펌프 장치.
  2. 제1 항에 있어서, 상기 모드 셀렉터는,
    포지티브 정전류원; 및
    상기 포지티브 정전류원의 출력과 상기 센싱 신호를 비교한 결과를 상기 선택 신호로 출력하는 비교기;를 포함하는 차지 펌프 장치.
  3. 제1 항에 있어서,
    상기 오실레이터는 발진 신호를 생성한 후 상기 발진 신호의 라이징 에지에 동기한 셋 신호와 상기 발진 신호의 폴링 에지에 동기한 리셋 신호를 상기 클럭 정보로서 제공하는 차지 펌프 장치.
  4. 제3 항에 있어서, 상기 멀티플렉서는,
    상기 선택 신호를 상기 셋 신호에 동기시키는 앤드 게이트; 및
    상기 앤드 게이트의 출력에 대응하여 클럭 신호를 출력하고 상기 리셋 신호에 의하여 주기적으로 리셋되는 래치;를 포함하는 차지 펌프 장치.
  5. 제1 항에 있어서, 상기 센싱 모듈은,
    상기 출력 전압이 네가티브 입력단에 인가되고 상기 기준 전압이 포지티브 입력단에 인가되며 상기 센싱 신호를 출력하는 비교기를 포함하는 차지 펌프 장치.
  6. 제1 항에 있어서, 상기 게이트 드라이버는,
    상기 클럭 신호를 이용하여 상기 하이 사이드 스위치에 제공하기 위한 상기 제1 게이트 펄스를 출력하는 제1 인버터;
    상기 클럭 신호를 이용하여 상기 로우 사이드 스위치에 제공하기 위한 상기 제2 게이트 펄스를 출력하는 제2 인버터; 및
    상기 제2 인버터의 구동측에 인가되는 제1 전압을 상기 비교 신호를 이용하여 제어하는 구동 트랜지스터;를 포함하는 차지 펌프 장치.
  7. 제1 항에 있어서, 상기 차지 펌프 모듈은,
    제1 전압이 인가되며 상기 제1 게이트 펄스에 의하여 구동되는 상기 하이 사이드 스위치;
    상기 제2 전압이 인가되며 상기 제2 게이트 펄스에 의하여 구동되는 상기 로우 사이드 스위치;
    상기 하이 사이드 스위치와 상기 로우 사이드 스위치의 연결 노드에 일단이 연결되어 전류의 충방전을 수행하여 펌핑이 이루어지는 플라이 캐패시터;
    상기 제1 전압을 상기 플라이 캐패시터 타단에 전달하는 제1 다이오드; 및
    상기 플라이 캐패시터와 상기 제1 다이오드에서 전압을 전달받고 상기 부하에 상기 출력 전압을 제공하는 제2 다이오드;를 포함하는 차지 펌프 장치.
  8. 제7 항에 있어서,
    상기 제1 전압은 입력 전압이고 상기 제2 전압은 접지전압이 적용되는 차지 펌프 장치.
  9. 클럭 신호를 생성하기 위한 클럭 정보를 제공하는 오실레이터;
    부하에 출력 전압을 제공하고, 제1 게이트 펄스에 응답하여 구동되는 하이 사이드 스위치와 제2 게이트 펄스에 응답하여 구동되는 로우 사이드 스위치를 포함하며, 상기 하이 사이드 스위치와 로우 사이드 스위치의 동작에 의하여 충방전을 수행하고, 상기 하이 사이드 스위치의 턴온 저항에 대응하여 충방전된 전압을 상기 출력 전압으로 제공하는 차지 펌핑 모듈;
    상기 출력 전압을 기준 전압과 비교하여 센싱 신호를 출력하는 센싱 모듈;
    정전류원에 의한 전압과 상기 센싱 신호를 비교한 결과에 대응하는 선택신호를 출력하는 모드 셀렉터;
    상기 클럭 정보를 이용하여 상기 클럭 신호를 생성하며, 상기 선택 신호에 대응하여 상기 클럭 신호의 출력을 스위칭하는 멀티플렉서; 및
    상기 클럭 신호에 응답하여 상기 제1 및 제2 게이트 펄스를 제공하며, 상기 센싱 신호에 대응하여 상기 하이 사이드 스위치의 상기 턴온 저항을 조절하기 위하여 상기 제1 게이트 펄스의 전압을 조절하는 게이트 드라이버;를 포함함을 특징으로 하는 차지 펌프 장치.
  10. 제9 항에 있어서, 상기 모드 셀렉터는,
    네가티브 정전류원; 및
    상기 네가티브 정전류원의 출력과 상기 센싱 신호를 비교한 결과를 상기 선택 신호로 출력하는 비교기;를 포함하는 차지 펌프 장치.
  11. 제9 항에 있어서, 상기 센싱 모듈은,
    상기 출력 전압이 포지티브 입력단에 인가되고 상기 기준 전압이 네가티브 입력된에 인가되며 상기 센싱 신호를 출력하는 비교기를 포함하는 차지 펌프 장치.
  12. 제9 항에 있어서, 상기 게이트 드라이버는,
    상기 클럭 신호를 이용하여 상기 하이 사이드 스위치에 제공하기 위한 상기 제1 게이트 펄스를 출력하는 제1 인버터;
    상기 클럭 신호를 이용하여 상기 로우 사이드 스위치에 제공하기 위한 상기 제2 게이트 펄스를 출력하는 제2 인버터; 및
    상기 제1 인버터에 인가되는 접지 전압을 상기 비교 신호를 이용하여 제어하는 구동 트랜지스터;를 포함하는 차지 펌프 장치.
  13. 부하의 증가와 감소에 대응하여 레벨이 변화되는 출력 신호를 기준 전압과 비교한 센싱 신호를 제공하는 센싱 모듈;
    상기 센싱 신호에 의하여 클럭 신호의 제공 여부가 결정되고, 상기 부하가 증가하면 상기 클럭 신호를 제공하고, 상기 부하가 감소하면 상기 클럭 신호의 제공을 중지하는 클럭 신호 생성 회로;
    제1 게이트 펄스에 의하여 구동되는 하이 사이드 스위치와 제2 게이트 펄스에 의하여 구동되는 로우 사이드 스위치를 포함하며, 상기 하이 사이드 스위치와 상기 로우 사이드 스위치의 동작에 의하여 충방전을 수행하고, 상기 부하에 충방전된 전압을 상기 출력 전압으로 제공하는 차지 펌핑 모듈; 및
    상기 클럭 신호에 응답하여 상기 제1 및 제2 게이트 펄스를 제공하며, 상기 하이 사이드 스위치와 상기 로우 사이드 스위치 중 어느 하나의 턴온 저항을 조절하기 위하여 상기 센싱 신압을 이용하여 상기 제1 게이트 펄스와 상기 제2 게이트 펄스 중 어느 하나의 전압을 조절하는 게이트 드라이버;를 포함함을 특징으로 하는 차지 펌프 장치.
  14. 제13 항에 있어서, 상기 클럭 신호 생성 회로는,
    상기 클럭 신호를 생성하기 위한 클럭 정보를 제공하는 오실레이터;
    정전류원에 의한 전압과 상기 센싱 신호를 비교한 결과에 대응하는 선택신호를 출력하는 모드 셀렉터; 및
    상기 클럭 정보를 이용하여 상기 클럭 신호를 생성하며, 상기 선택 신호에 대응하여 상기 클럭 신호의 출력을 스위칭하는 멀티플렉서;를 포함하는 차지 펌프 장치.
  15. 제14 항에 있어서, 상기 모드 셀렉터는,
    포지티브 정전류원; 및
    상기 포지티브 정전류원의 출력과 상기 센싱 신호를 비교한 결과를 상기 선택 신호로 출력하는 비교기;를 포함하는 차지 펌프 장치
  16. 제14 항에 있어서, 상기 모드 셀렉터는,
    네가티브 정전류원; 및
    상기 네가티브 정전류원의 출력과 상기 센싱 신호를 비교한 결과를 상기 선택 신호로 출력하는 비교기;를 포함하는 차지 펌프 장치.
  17. 제13 항에 있어서, 상기 센싱 모듈은,
    상기 출력 전압이 네가티브 입력단에 인가되고 상기 기준 전압이 포지티브 입력된에 인가되며 상기 센싱 신호를 출력하는 비교기를 포함하는 차지 펌프 장치.
  18. 제13 항에 있어서, 상기 센싱 모듈은,
    상기 출력 전압이 포지티브 입력단에 인가되고 상기 기준 전압이 네가티브 입력된에 인가되며 상기 센싱 신호를 출력하는 비교기를 포함하는 차지 펌프 장치.
  19. 제13 항에 있어서, 상기 게이트 드라이버는,
    상기 클럭 신호를 이용하여 상기 하이 사이드 스위치에 제공하기 위한 상기 제1 게이트 펄스를 출력하는 제1 인버터;
    상기 클럭 신호를 이용하여 상기 로우 사이드 스위치에 제공하기 위한 상기 제2 게이트 펄스를 출력하는 제2 인버터; 및
    상기 제2 인버터의 구동측에 인가되는 제1 전압을 상기 비교 신호를 이용하여 제어하는 구동 트랜지스터;를 포함하는 차지 펌프 장치.
  20. 제13 항에 있어서, 상기 게이트 드라이버는,
    상기 클럭 신호를 이용하여 상기 하이 사이드 스위치에 제공하기 위한 상기 제1 게이트 펄스를 출력하는 제1 인버터;
    상기 클럭 신호를 이용하여 상기 로우 사이드 스위치에 제공하기 위한 상기 제2 게이트 펄스를 출력하는 제2 인버터; 및
    상기 제1 인버터에 인가되는 접지 전압을 상기 비교 신호를 이용하여 제어하는 구동 트랜지스터;를 포함하는 차지 펌프 장치.
PCT/KR2013/012292 2012-12-28 2013-12-27 차지 펌프 장치 WO2014104808A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0156199 2012-12-28
KR20120156199 2012-12-28

Publications (1)

Publication Number Publication Date
WO2014104808A1 true WO2014104808A1 (ko) 2014-07-03

Family

ID=51021749

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2013/012292 WO2014104808A1 (ko) 2012-12-28 2013-12-27 차지 펌프 장치

Country Status (2)

Country Link
KR (1) KR102076991B1 (ko)
WO (1) WO2014104808A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111326203A (zh) * 2018-12-17 2020-06-23 北京兆易创新科技股份有限公司 一种控制电压纹波的电路
CN114362513A (zh) * 2022-01-12 2022-04-15 四川创安微电子有限公司 一种芯片内负升压电路及其充放电方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113098455B (zh) * 2021-04-14 2022-05-10 广东工业大学 一种具有低导通电阻的高速自举开关

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060202768A1 (en) * 2002-12-06 2006-09-14 Puma Giuseppe L Phase locked loop comprising a sigma-delta modulator
KR20060119302A (ko) * 2005-05-19 2006-11-24 주식회사 동운아나텍 차지펌프방식의 디씨/디씨 컨버터 및 그 제어방법
KR20100052034A (ko) * 2008-11-10 2010-05-19 주식회사 하이닉스반도체 Ｄｌｌ 회로
JP2011130604A (ja) * 2009-12-18 2011-06-30 Sanyo Electric Co Ltd 充電回路、増幅回路
KR20120122615A (ko) * 2011-04-29 2012-11-07 주식회사 실리콘웍스 Ｒｃ 시정수에 의해 출력전압을 제어하는 차지펌프회로

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3827418B2 (ja) * 1996-08-23 2006-09-27 フリースケール セミコンダクター インコーポレイテッド 不揮発性メモリのための制御ゲートドライバ回路およびこれを用いたメモリ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060202768A1 (en) * 2002-12-06 2006-09-14 Puma Giuseppe L Phase locked loop comprising a sigma-delta modulator
KR20060119302A (ko) * 2005-05-19 2006-11-24 주식회사 동운아나텍 차지펌프방식의 디씨/디씨 컨버터 및 그 제어방법
KR20100052034A (ko) * 2008-11-10 2010-05-19 주식회사 하이닉스반도체 Ｄｌｌ 회로
JP2011130604A (ja) * 2009-12-18 2011-06-30 Sanyo Electric Co Ltd 充電回路、増幅回路
KR20120122615A (ko) * 2011-04-29 2012-11-07 주식회사 실리콘웍스 Ｒｃ 시정수에 의해 출력전압을 제어하는 차지펌프회로

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111326203A (zh) * 2018-12-17 2020-06-23 北京兆易创新科技股份有限公司 一种控制电压纹波的电路
CN114362513A (zh) * 2022-01-12 2022-04-15 四川创安微电子有限公司 一种芯片内负升压电路及其充放电方法
CN114362513B (zh) * 2022-01-12 2023-09-01 四川创安微电子有限公司 一种芯片内负升压电路及其充放电方法

Also Published As

Publication number Publication date
KR20140086909A (ko) 2014-07-08
KR102076991B1 (ko) 2020-02-13

Similar Documents

Publication Publication Date Title
US9177508B2 (en) Light emitting apparatus
TWI779290B (zh) 含菊鍊架構的多相開關變換器及其切相控制方法
WO2013089506A1 (ko) Ｌｅｄ 구동장치
US7714546B2 (en) Step-up regulator with multiple power sources for the controller
WO2013100733A1 (en) Backlight driving apparatus
WO2012115323A1 (en) Current regulation apparatus
WO2018128216A1 (ko) 다중 채널 스위칭 컨버터
WO2016108615A1 (ko) 램프 제어 장치
US8179059B2 (en) Circuit and method for controlling light emitting device, and integrated circuit therefor
WO2018048057A1 (ko) Dc-dc 컨버터 및 이를 포함하는 2단 전력단 컨버터
US20090160367A1 (en) Power supply, light emission control device and display device
KR20120064636A (ko) 발광 소자의 구동 회로 및 그것을 이용한 발광 장치, 전자 기기
KR20100028999A (ko) 발광 다이오드 구동 회로
WO2014148767A1 (ko) 이중 브리지 다이오드를 이용한 led 구동회로, 이를 포함하는 led 조명장치
WO2014104808A1 (ko) 차지 펌프 장치
JP2016116415A (ja) 絶縁型のｄｃ／ｄｃコンバータ、それを用いた電源装置、電源アダプタおよび電子機器、１次側コントローラ
WO2014189284A1 (ko) 발광 다이오드 조명 장치의 제어 회로 및 전압 생성 방법
JP2013132107A (ja) Ｄｃ／ｄｃコンバータおよび電流ドライバの制御回路、制御方法ならびにそれらを用いた発光装置および電子機器
WO2014030895A1 (ko) 전류원의 시간지연 기능을 갖는 엘이디 구동회로
WO2022080677A1 (ko) 슬립 타이머를 이용한 저전력 제어 장치
JP2016116414A (ja) 絶縁型のｄｃ／ｄｃコンバータ、それを用いた電源装置、電源アダプタおよび電子機器、フィードバックアンプ集積回路
WO2014208989A1 (ko) 발광 디바이스의 구동 회로 및 상기 구동 회로를 채용한 반도체 칩
WO2015068978A1 (ko) 교류 led 구동회로
WO2009145458A9 (ko) 전하공유를 이용한 병렬 연결 스위칭 컨버터
WO2022080624A1 (ko) 컨버터용 적응형 소프트 스타트 및 소프트 스톱 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13866703

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13866703

Country of ref document: EP

Kind code of ref document: A1