WO2014097857A1 - 撮像素子、撮像装置、電子機器、閾値算出装置および撮像方法 - Google Patents

撮像素子、撮像装置、電子機器、閾値算出装置および撮像方法 Download PDF

Info

Publication number
WO2014097857A1
WO2014097857A1 PCT/JP2013/082165 JP2013082165W WO2014097857A1 WO 2014097857 A1 WO2014097857 A1 WO 2014097857A1 JP 2013082165 W JP2013082165 W JP 2013082165W WO 2014097857 A1 WO2014097857 A1 WO 2014097857A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
signal
value
unit
digital value
Prior art date
Application number
PCT/JP2013/082165
Other languages
English (en)
French (fr)
Inventor
西原　利幸
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to US14/649,396 priority Critical patent/US9602745B2/en
Priority to CN201380064803.7A priority patent/CN104838645A/zh
Priority to KR1020157014090A priority patent/KR20150099727A/ko
Priority to EP13865603.8A priority patent/EP2938066A4/en
Publication of WO2014097857A1 publication Critical patent/WO2014097857A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/618—Noise processing, e.g. detecting, correcting, reducing or removing noise for random or high-frequency noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H04N25/773—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters comprising photon counting circuits, e.g. single photon detection [SPD] or single photon avalanche diodes [SPAD]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor

Definitions

  • This technology relates to an image sensor. More specifically, the present invention relates to an imaging device, an imaging device, an electronic device, and a threshold value calculation device and an imaging method for an imaging device that detect weak light.
  • CMOS Complementary Metal Oxide Semiconductor
  • This technology was created in view of such a situation, and aims to improve the accuracy of determination of photons incident on a pixel.
  • the present technology has been made to solve the above-described problems.
  • the first aspect of the present technology is based on the signal output from the pixel, and the charge accumulated by the photons incident on the pixel during the exposure period.
  • an image pickup device, an image pickup apparatus, an electronic apparatus, and an image pickup method including a determination unit that compares the generated digital value with the generated digital value to determine the incidence of a photon on a pixel that outputs the signal.
  • the threshold value set for each pixel having similar conversion efficiency when converting into a digital value is compared with the digital value, and the photon incidence determination is performed.
  • the signal processing apparatus may further include an amplifying unit that amplifies the signal at a magnification larger than 1, and the generation unit may perform the generation based on the amplified signal.
  • the generation unit may perform the generation based on the amplified signal.
  • the amplification unit is provided for each pixel, and the determination unit sets the magnification at the time of amplifying the signal as the conversion efficiency, and sets a threshold value set for each pixel.
  • the above determination may be performed using the above.
  • a digital value is generated based on the signal amplified by the amplifying unit provided for each pixel, and the generated digital value is compared with a threshold value to determine the incidence of photons.
  • the amplifying unit may be configured by a common source amplifier transistor provided for each pixel.
  • a digital value is generated based on the signal amplified by the common-source amplifier transistor provided for each pixel, and the generated digital value is compared with a threshold value to determine the incidence of photons. Bring.
  • the amplifying unit is provided in units of columns with respect to the pixels arranged in a matrix, and the determining unit uses a magnification when the signal is amplified as the conversion efficiency.
  • the determination may be performed using a threshold value set for each column unit.
  • a digital value is generated based on the signal amplified by the amplifying unit provided for each column, and the generated digital value is compared with a threshold set for each column to determine the incidence of photons. It brings about the effect that is performed.
  • the amplifying unit may be composed of an operational amplifier or a CMOS (Complementary Metal Oxide Semiconductor) inverter.
  • CMOS Complementary Metal Oxide Semiconductor
  • the amplifying unit includes a feedback circuit for feeding back the potential in the signal to the potential in the floating diffusion of the pixel that has output the signal. This brings about the effect
  • pixels having similar conversion efficiencies are threshold designation values for designating the threshold with fewer bits than the number of bits necessary to indicate the digital value generated by the generation unit.
  • a holding unit that holds each of the pixels, and the determination unit obtains the threshold specification value of the pixel that outputs the signal converted into the digital value to be determined, and the digital value and the threshold specification value
  • the threshold value may be set by converting the acquired specified threshold value into a gradation value of the digital value on the basis of a table indicating the association. This brings about the effect that the threshold value is set by converting the threshold value specified by the holding unit into a digital gradation value.
  • the threshold value is acquired by acquiring a digital value obtained by converting a reset signal, which is a signal in a state where there is no charge accumulation due to photons, for each pixel having a similar conversion efficiency.
  • a reset signal which is a signal in a state where there is no charge accumulation due to photons
  • it may be calculated based on a standard deviation and an average value calculated from a plurality of digital values.
  • the threshold value is calculated based on the standard deviation and the average value of the digital values obtained by converting the reset signal.
  • a generation unit that generates a digital value indicating the amount of charge accumulated by photons incident on the pixel during an exposure period based on a signal output from the pixel, and the pixel
  • the threshold value set for each pixel having a similar conversion efficiency when converting the amount of charge accumulated in the generation unit into a digital value generated by the generation unit is compared with the generated digital value
  • a determination unit that determines the incidence of a photon on a pixel that outputs a signal.
  • a digital value obtained by converting a reset signal that is a signal in a state where there is no charge accumulation due to photons is obtained a plurality of times for each pixel having similar conversion efficiency, and the obtained plurality of digital You may make it further comprise the calculation part which calculates the said threshold value based on the standard deviation and average value of a value.
  • the threshold value is calculated based on the standard deviation and average value of the digital values obtained by converting the reset signal.
  • a generation unit that generates a digital value indicating the amount of charge accumulated by photons incident on the pixel during an exposure period based on a signal output from the pixel; and the pixel And comparing the generated digital value with a threshold value set for each pixel having similar conversion efficiency when converting the amount of charge accumulated in the digital value generated by the generating unit.
  • An acquisition unit that acquires the digital value generated by the imaging device including a determination unit that determines the incidence of photons on the output pixel for each pixel with similar conversion efficiency; and the acquired digital value And a calculation unit that calculates the threshold based on a standard deviation and an average value. Thereby, the threshold value is calculated based on the standard deviation and the average value of the digital values.
  • the signal may be a reset signal in a state where there is no charge accumulation due to photons. This brings about the effect that the threshold value is calculated based on the standard deviation and average value of the digital value generated from the reset signal in a state where there is no charge accumulation due to photons.
  • the signal is a signal in a state where electric charges are accumulated by photons
  • the acquisition unit acquires the digital value generated by the exposed image sensor a plurality of times. May be executed a plurality of times with different exposure amounts, and the calculation unit may calculate the threshold value from the standard deviation and the average value obtained for each exposure amount. This brings about the effect that the threshold value is calculated from the standard deviation and the average value obtained for each exposure amount.
  • FIG. 3 is a schematic diagram illustrating an example of a circuit configuration of a pixel 310 according to the first embodiment of the present technology.
  • FIG. FIG. 3 is a diagram schematically illustrating an example of a layout of a pixel 310 according to the first embodiment of the present technology.
  • 3 is a conceptual diagram illustrating an example of a functional configuration example of a digital value generation circuit 400 and an operation example of the digital value generation circuit 400 according to the first embodiment of the present technology.
  • FIG. 5 is a graph showing the relationship between the average number of photons incident on each pixel during a unit exposure period and the count probability in the first embodiment of the present technology. It is a figure which shows typically the effect of performing binary determination using the adjustment value for every pixel currently hold
  • FIG. 3 is a functional configuration diagram for describing an example of a method for calculating an adjustment value when the adjustment value holding unit 210 of the image sensor 100 holds the adjustment value in the first embodiment of the present technology.
  • Fig. 18 is a flowchart illustrating an example of a processing procedure of adjustment value calculation by an adjustment value calculation unit 551 of the adjustment device 550 according to the first embodiment of the present technology. It is a figure which shows typically an example of the circuit structural example of the amplifier part 440 of the operational amplifier shown as the 1st modification of 1st Embodiment of this technique. 12 is a timing chart illustrating an example of operations of an amplifier circuit 460 and a digital value generation circuit 400 illustrated as a first modification of the first embodiment of the present technology.
  • FIG. 12 is a table for comparing the ramp waveform of the REF signal in the first modification of the first embodiment of the present technology with the ramp waveform of the REF signal in another imaging device. It is a figure which shows typically an example of the circuit structural example of the amplifier circuit (amplifier circuit 710) of the inverter shown as a 2nd modification of 1st Embodiment of this technique.
  • a mimetic diagram showing an example of circuit composition of a pixel (pixel 830) in an example which feeds back an output of a pixel to a floating diffusion shown as a 3rd modification of a 1st embodiment of this art. It is a mimetic diagram showing an example of circuit composition of a pixel (pixel 840) in an example which feeds back an output of a pixel to a drain terminal of an amplifier transistor shown as a 4th modification of a 1st embodiment of this art.
  • FIG. 820 It is a schematic diagram which shows.
  • First Embodiment (Imaging Control: Example of Performing Binary Determination of Photon Incidence Using Threshold for Each Pixel) 2. Second Embodiment (Imaging Control: Example of Obtaining a Threshold for Each Pixel from a Digital Value of Exposed Pixel)
  • FIG. 1 is a conceptual diagram illustrating an example of a basic configuration example of the image sensor 100 according to the first embodiment of the present technology.
  • the image sensor 100 is a light detector provided in a system for detecting faint light (for example, an imaging plate fluorescent scanner, a radiation scintillation counter, etc.).
  • the image sensor 100 is realized by, for example, a CMOS (Complementary Metal Metal Oxide Semiconductor) sensor.
  • the image sensor 100 is used in place of a conventional photomultiplier tube, avalanche photodiode, or photodiode.
  • the image sensor 100 includes a pixel array unit 300, a vertical drive circuit 110, an amplifier unit 440, a digital value generation circuit 400, a register 130, an adjustment value holding unit 210, a binary determination unit 220, and an output circuit 150. Is provided.
  • the pixel array unit 300 includes a plurality of pixels (pixels 310) arranged in a two-dimensional matrix (n ⁇ m). In the first embodiment of the present technology, it is assumed that the pixels 310 of 128 rows ⁇ 128 columns are arranged in the pixel array unit 300. In the pixel array unit 300 shown in FIG. 1, a part of the pixels 310 of 128 rows ⁇ 128 columns is shown. Control lines (control lines 330) are wired from the vertical drive circuit 110 to the pixels 310 arranged in the pixel array unit 300 in units of rows.
  • the pixel 310 is provided with a vertical signal line (vertical signal line 341) in a column unit (column unit). Note that the circuit configuration of the pixel 310 will be described with reference to FIG.
  • the vertical drive circuit 110 supplies a signal to the pixel 310 via the control line 330, and sequentially scans the pixel 310 in units of rows in the vertical direction (column direction). By performing selective scanning in units of rows by the vertical drive circuit 110, signals are output from the pixels 310 in units of rows.
  • the control line 330 includes a pixel reset line 331 and a charge transfer line 332. Since the pixel reset line 331 and the charge transfer line 332 will be described with reference to FIG. 2, description thereof is omitted here.
  • the amplifier unit 440 amplifies the signal output from the pixel 310 by N times (magnification greater than 1 (N> 1)).
  • the amplifier unit 440 is realized by an operational amplifier connected between the pixel 310 and the digital value generation circuit 400, for example. Further, when the amplification factor of the amplifier transistor of the pixel 310 is large, an operational amplifier is not connected between the pixel 310 and the ACDS unit 410, and the amplifier unit 440 is realized by the amplifier transistor of the pixel 310.
  • various examples of the amplifier unit 440 will be described with reference to FIGS. 10 to 20 as modifications of the first embodiment of the present technology, and thus detailed description thereof will be omitted.
  • description will be made assuming an operational amplifier (for example, see FIG. 12) connected between the pixel 310 and the ACDS unit 410.
  • the amplifier unit 440 is realized by an operational amplifier, a difference between a reference voltage arbitrarily set using resistance division or capacitance division and a signal (reset signal or accumulation signal) output from the pixel 310 is an amplifier. Amplified by the unit 440. Note that since the amplifier unit 440 is provided between the pixel 310 and the ACDS unit 410 or is an amplifier transistor of the pixel, an offset generated in the pixel 310 such as kTC noise is also amplified and output. Further, the random noise generated in the pixel is also amplified and output by the amplifier unit 440. The output of the amplifier unit 440 includes the offset of the amplifier unit 440 itself. The amplifier unit 440 supplies the amplified signal to the digital value generation circuit 400.
  • the amplifier unit 440 is an example of an amplification unit described in the claims.
  • the digital value generation circuit 400 generates a digital value indicating the amount of light incident on the pixel 310 (the amount of charge accumulated in the pixel by photons) based on the output signal amplified by the amplifier unit 440.
  • the digital value generation circuit 400 is provided for each vertical signal line 341. That is, the image sensor 100 includes 128 digital value generation circuits 400 connected to 128 vertical signal lines 341 respectively wired to pixels (32 rows ⁇ 128 columns) driven by the vertical drive circuit 110. .
  • the digital value generation circuit 400 generates a digital value by substantially removing the offset component generated in the pixel 310 and the amplifier unit 440, but generates a digital value without removing the random noise generated in the pixel.
  • the digital value generation circuit 400 supplies the generated digital value to the register 130 connected to each digital value generation circuit 400.
  • the digital value generation circuit 400 is an example of a generation unit described in the claims.
  • the register 130 is provided for each digital value generation circuit 400, and temporarily holds the digital value supplied from the digital value generation circuit 400.
  • the register 130 sequentially outputs the digital values to be held to the binary determination unit 220 during the period (readout period) in which the signal of the next row of pixels is read out.
  • the adjustment value holding unit 210 holds a value (adjustment value) indicating a threshold necessary for binary determination of digital values sequentially supplied from the register 130.
  • the threshold value indicated by the adjustment value is a value set between a digital value when no photon is incident on the pixel and a digital value when one photon is incident on the pixel.
  • the difference between the digital value when no photon is incident and the digital value when one photon is incident is the conversion efficiency of the accumulated charge into a digital value (how much is converted into a digital value) Depending on the value).
  • the adjustment value holding unit 210 holds an adjustment value for designating such a threshold value for each pixel.
  • the adjustment value is set so that the threshold value can be specified with a small number of gradation values with respect to a multi-value (multi-gradation) digital value. That is, the adjustment value is set so that the threshold digital value can be specified with a smaller number of bits than the number of bits necessary to indicate the digital value. Since the adjustment value will be described with reference to FIG. 5, the description thereof is omitted here.
  • the adjustment value holding unit 210 is configured by a semiconductor recording device. For example, when the adjustment value is held in the manufacturing process of the image sensor 100 and is not changed during use, the adjustment value holding unit 210 is realized by a nonvolatile memory. Further, when the threshold value is detected and held during use of the image sensor 100 or before the start of use, it is realized by a rewritable volatile memory such as SRAM (Static Random Access Memory). For example, when a 4-bit adjustment value is set for each of the pixels 310 of 128 rows ⁇ 128 columns, an adjustment value holding unit 210 having a capacity of 64 Kbits is provided in the image sensor 100.
  • SRAM Static Random Access Memory
  • the adjustment value holding unit 210 For the adjustment value holding unit 210, an example in which the adjustment value holding unit 210 holds an adjustment value for each pixel will be described in the first embodiment of the present technology. If the same threshold value can be set because the conversion efficiency is the same in a predetermined group unit (for example, column unit), the adjustment value may be set in a group unit (for example, column unit). Is possible.
  • the adjustment value holding unit 210 is an example of a holding unit described in the claims.
  • the binary determination unit 220 binary-determines whether or not a photon is incident on a pixel that outputs a signal converted to the digital value, based on the digital value sequentially supplied from the register 130.
  • the binary determination unit 220 acquires an adjustment value for a pixel that has output a signal that is a binary determination target digital value from the adjustment value holding unit 210.
  • the binary determination unit 220 converts the acquired adjustment value into a digital gradation value using a look-up table indicating the relationship between the adjustment value and the digital gradation value.
  • the binary determination unit 220 determines a binary determination target digital value using the converted gradation value of the digital value as a threshold value.
  • the binary determination unit 220 supplies the determination result (binary value) to the output circuit 150.
  • the binary determination unit 220 is an example of a determination unit described in the claims.
  • the output circuit 150 outputs a signal generated by the image sensor 100 to an external circuit.
  • FIG. 2 is a schematic diagram illustrating an example of a circuit configuration of the pixel 310 according to the first embodiment of the present technology.
  • the pixel 310 converts an optical signal that is incident light into an electrical signal by performing photoelectric conversion.
  • the pixel 310 amplifies the converted electric signal and outputs it as a pixel signal.
  • the pixel 310 amplifies an electric signal by an FD amplifier having a floating diffusion layer (floating diffusion: FD).
  • the pixel 310 includes a photodiode 311, a transfer transistor 312, a reset transistor 313, and an amplifier transistor 314.
  • the photodiode 311 has its anode terminal grounded and its cathode terminal connected to the source terminal of the transfer transistor 312.
  • the transfer transistor 312 has a gate terminal connected to the charge transfer line 332 and a drain terminal connected to the source terminal of the reset transistor 313 and the gate terminal of the amplifier transistor 314 via the floating diffusion (FD 322).
  • the reset transistor 313 has its gate terminal connected to the pixel reset line 331 and its drain terminal connected to the power supply line 323 and the drain terminal of the amplifier transistor 314.
  • the source terminal of the amplifier transistor 314 is connected to the vertical signal line 341.
  • the photodiode 311 is a photoelectric conversion element that generates an electric charge according to the intensity of light.
  • a pair of electrons and holes is generated by photons incident on the photodiode 311, and the generated electrons are stored here.
  • the transfer transistor 312 transfers electrons generated in the photodiode 311 to the FD 322 according to a signal (transfer pulse) from the vertical drive circuit 110. For example, when a signal (pulse) is supplied from the charge transfer line 332 supplied to the gate terminal of the transfer transistor 312, the transfer transistor 312 becomes conductive and transfers electrons generated in the photodiode 311 to the FD 322.
  • the reset transistor 313 is for resetting the potential of the FD 322 in accordance with a signal (reset pulse) supplied from the vertical drive circuit 110.
  • the reset transistor 313 becomes conductive when a reset pulse is supplied to the gate terminal via the pixel reset line 331, and a current flows from the FD 322 to the power supply line 323.
  • this potential is referred to as a reset potential. Note that when the photodiode 311 is reset, the transfer transistor 312 and the reset transistor 313 are simultaneously turned on.
  • a potential (power supply) flowing through the power supply line 323 is a power supply used for resetting and a source follower, and for example, 3 V is supplied.
  • the amplifier transistor 314 is for amplifying the potential of the floating diffusion (FD 322) and outputting a signal (output signal) corresponding to the amplified potential to the vertical signal line 341.
  • the amplifier transistor 314 shown in FIG. 2 is a source follower type amplifier transistor, and the amplification factor is close to 1.
  • the amplifier transistor 314 When the potential of the floating diffusion (FD 322) is reset (in the case of the reset potential), the amplifier transistor 314 outputs an output signal (hereinafter referred to as a reset signal) corresponding to the reset potential vertically. Output to the signal line 341.
  • the amplifier transistor 314 outputs an output signal (hereinafter referred to as an accumulated signal) corresponding to the amount of transferred electrons to the vertical signal. Output to line 341.
  • an output signal hereinafter referred to as an accumulated signal
  • a selection transistor may be inserted for each pixel between the amplifier transistor 314 and the vertical signal line 341.
  • the basic circuit and operation mechanism of the pixel as shown in FIG. 2 are the same as those of a normal pixel, and various other variations are possible.
  • the pixel assumed in the present technology is designed so that the conversion efficiency is significantly higher than that of the conventional pixel.
  • the pixel is designed so that the parasitic capacitance (parasitic capacitance of the FD 322) of the gate terminal of the amplifier (amplifier transistor 314) constituting the source follower is effectively reduced to the limit.
  • This design can be performed by, for example, a method of devising the layout or a method of feeding back the output of the source follower to a circuit in the pixel (see, for example, JP-A-5-63468 and JP-A-2011-119441).
  • FIG. 3 is a diagram schematically illustrating an example of the layout of the pixel 310 according to the first embodiment of the present technology.
  • a photodiode 311, an FD 322, and a vertical signal line 341 are shown in the layout of the pixel 310 shown in FIG. 3.
  • the gate terminal wiring (gate wiring 362) of the transfer transistor 312, the reset transistor 313 gate terminal wiring (gate wiring 363), and the amplifier transistor 314 gate terminal wiring (gate wiring 364) are shown in FIG. 3.
  • the FD 322 is indicated by a thick broken line
  • the vertical signal line 341 is indicated by a thin broken line
  • the gate wirings 362 to 364 are indicated by hatched rectangles.
  • FIG. 3 shows an impurity diffusion layer (diffusion layer 371) corresponding to the drain terminal of the transfer transistor 312, the source terminal of the reset transistor 313, and the wiring between the two terminals.
  • FIG. 3 also shows an impurity diffusion layer (diffusion layer 372) corresponding to the drain terminal of the reset transistor 313, the drain terminal of the amplifier transistor 314, and the wiring between the two terminals.
  • FIG. 3 shows an impurity diffusion layer (diffusion layer 373) corresponding to the source terminal of the amplifier transistor 314.
  • the diffusion layers 371 to 373 are indicated by rectangles with fine dots.
  • a contact (contact 382) for connecting the gate wiring 362 to the charge transfer line 332 and a contact (contact 383) for connecting the gate wiring 363 to the pixel reset line 331 are shown. Yes.
  • This layout also shows a contact (contact 384) for connecting the gate wiring 364 to the FD 322 and a contact (contact 385) for connecting the diffusion layer 371 to the FD 322.
  • a contact (contact 386) for connecting the diffusion layer 372 to the power supply line 323 and a contact (contact 387) for connecting the diffusion layer 373 to the vertical signal line 341 are shown. .
  • the layout of the pixel 310 will be described by focusing on the size of the FD 322.
  • the layout of the pixel 310 is designed so that the parasitic capacitance in the FD 322 is minimized. Therefore, in the pixel 310, the layout is designed so that the FD 322, which is a wiring portion that connects the diffusion layer 371 to the gate wiring 364, the diffusion layer 371, and the gate wiring 364 have the smallest possible area. In the pixel 310, the width at the drain terminal of the amplifier transistor 314 (near the gate wiring 364 of the diffusion layer 373) is reduced.
  • the output signal is sufficiently larger than the random noise, so in principle one photon Can be detected.
  • the pixel 310 as shown in FIG. 3 can store a charge of about 1000 e ⁇ in the photodiode 311 when a power supply voltage of about 3 V is supplied, for example.
  • the accumulated signal (output signal) is an analog output having an operation range of about 0.6V.
  • the magnitude of the signal per electron is about 10 times larger than the conventional one. For this reason, the influence of random noise on the amplifier transistor 314 and the digital value generation circuit 400 is about 1/10. That is, the pixel 310 is suitable for low-illuminance imaging.
  • the output signal of the pixel including the photodiode and the amplifier transistor can be handled as binary data or analog data having a gradation when the conversion efficiency is sufficiently high.
  • a pixel has a problem that the upper limit (dynamic range) of the detected light amount in one imaging is small.
  • it is effective to increase the frame rate by increasing the reading speed of the signal output from the pixel and accumulate the results of reading multiple times. For example, in the case of binary determination of the incidence of photons, if 1023 exposures and readouts are performed and the results are integrated, the dynamic range per pixel becomes 10-bit gradation data.
  • the maximum number of accumulated electrons is 1000e ⁇ and the number of photons is determined after analog output, if the results are accumulated by performing 16 exposures and readings, the maximum number of accumulated electrons is 16, Equivalent to the output of a pixel that is 000e-.
  • FIG. 3 illustrates an example of a pixel in which one pixel can be detected by designing the pixel so that the parasitic capacitance is effectively reduced to the minimum
  • the detection of one photon can be similarly performed by a pixel that amplifies electrons obtained by photoelectric conversion in the pixel.
  • a pixel in which a plurality of stages of CCD multiplication transfer elements are embedded between the photodiode in the pixel and the gate terminal of the amplifier transistor is conceivable (see, for example, JP 2008-35015 A).
  • the photoelectrically converted electrons are multiplied by about 10 times in the pixel.
  • one-photon detection can be performed also by multiplying an image of electrons in a pixel, and an image sensor in which such a pixel is arranged can be used as the image sensor 100.
  • FIG. 4 is a conceptual diagram illustrating an example of a functional configuration example of the digital value generation circuit 400 and an operation example of the digital value generation circuit 400 according to the first embodiment of the present technology.
  • FIG. 4a as a functional configuration of the digital value generation circuit 400, an amplifier unit 440, an ACDS (AnalogACorrelated Double Sampling) unit 410, a DCDS (Digital CDS) unit 420, It is shown.
  • ACDS AnalogACorrelated Double Sampling
  • DCDS Digital CDS
  • the vertical signal line 341 connected to the digital value generation circuit 400, a part of the pixel 310 connected to the vertical signal line 341, the pixel array unit 300, and the amplifier unit 440 are digital values.
  • the functional configuration of the generation circuit 400 is shown.
  • the ACDS unit 410 performs offset removal by analog CDS, and includes a switch 412, a capacitor 413, and a comparator 411.
  • the switch 412 is a switch for connecting the vertical signal line 341 to either an input terminal for inputting a reference voltage to the comparator 411 or an input terminal for inputting a signal to be compared to the comparator 411.
  • the switch 412 connects the vertical signal line 341 to an input terminal (a left terminal to which the capacitor 413 is connected) for inputting a reference voltage.
  • the comparator 411 outputs the result of analog CDS
  • the switch 412 connects the vertical signal line 341 to an input terminal (right terminal without a capacitor) for inputting a signal to be compared.
  • the capacitor 413 is a storage capacitor for sample-holding the reset signal of the pixel 310.
  • the comparator 411 outputs the difference between the sampled and held signal and the signal to be compared. That is, the comparator 411 outputs the difference between the reset signal sampled and held and the signal (accumulated signal or reset signal) supplied from the vertical signal line 341. That is, the comparator 411 removes an offset generated in the pixel 310 such as kTC noise or an offset of the amplifier unit 440 from the accumulated signal or the reset signal.
  • the comparator 411 is realized by an operational amplifier with a gain of 1, for example.
  • the comparator 411 supplies the difference signal to the DCDS unit 420.
  • the difference signal between the reset signal and the reset signal is referred to as no signal
  • the difference signal between the reset signal and the accumulation signal is referred to as a net accumulation signal.
  • the DCDS unit 420 performs offset removal by digital CDS, and includes an AD (Analog Digital) conversion unit 421, a register 422, a switch 423, and a subtractor 424.
  • AD Analog Digital
  • the AD conversion unit 421 performs AD conversion on the signal supplied from the comparator 411.
  • the switch 423 is a switch for switching the supply destination of the signal after AD conversion generated by the AD conversion unit 421.
  • the switch 423 supplies the signal to the register 422 and causes the register 422 to latch (hold) it.
  • the offset values of the comparator 411 and the AD conversion unit 421 are held in the register 422.
  • the switch 423 supplies this signal to the subtractor 424 when the AD conversion unit 421 outputs the result of AD conversion of the net accumulated signal (digital net accumulated signal).
  • the register 422 holds the result of no signal AD conversion.
  • the register 422 supplies the non-signal A / D conversion result (digital non-signal) held to the subtractor 424.
  • the subtractor 424 subtracts the digital no-signal value from the digital net accumulated signal value.
  • the subtractor 424 outputs the subtraction result (net digital value).
  • the advantage of providing the amplifier unit 440 will be described from the point of operation of each component of the digital value generation circuit 400.
  • the resolution required when the AD conversion unit 421 performs AD conversion can be reduced to 1 / N.
  • the signal of the pixel 310 is amplified N times before entering the ACDS unit 410, while the offset generated in the pixel 310 and the amplifier unit
  • the ACDS unit 410 can remove the offset of 440. That is, the AD conversion unit 421 performs AD conversion on the signal from which the offset of the pixel 310 and the amplifier unit 440 have been removed, thereby minimizing the offset component when performing AD conversion.
  • the AD conversion resolution may be 1 / N, and the amount of the offset component at the time of AD conversion is the same. Time can be shortened. In particular, when AD conversion is performed on a non-signal, the required time is greatly shortened because the non-signal with the offset component suppressed to the minimum is AD-converted with a resolution of 1 / N.
  • the offset components constituting the no signal are an offset component generated in the ACDS unit 410 and an offset component generated in the DCDS unit 420.
  • the digital value generation circuit 400 shown in FIG. 4 may integrate the comparator 411 and the AD conversion unit 421 and perform CDS by auto-zero operation. Note that an example of a circuit configuration of such a digital value generation circuit 400 will be described with reference to FIG.
  • FIG. 4b shows a flowchart showing an example of the operation of the digital value generation circuit 400.
  • the frame of each procedure in the flowchart shown in FIG. 4B corresponds to the frame surrounding each component shown in FIG. 4A. That is, the procedure indicated by the double frame indicates the procedure of the pixel 310, the procedure indicated by the long dashed line frame indicates the procedure of the ACDS unit 410, and the procedure indicated by the short dashed line frame indicates the procedure of the DCDS unit 420.
  • the procedure indicated by a bold frame indicates the procedure of the amplifier unit 440.
  • the ACDS processing by the ACDS unit 410 is not illustrated, and will be described together in a procedure when the DCDS unit 420 performs AD conversion.
  • the potential of the gate terminal of the amplifier transistor 314 (the potential of the FD 322) is reset, and a reset signal is output to the vertical signal line 341 (step 511).
  • the reset signal output from the pixel 310 is amplified N times (N> 1) by the amplifier unit 440 (step 512).
  • the amplified reset signal includes kTC noise that is an offset component of the pixel and an offset component of the amplifier unit 440, and these noises are also multiplied and output.
  • the amplified reset signal also includes random noise generated in the pixel, and this random noise is also multiplied and output.
  • the reset signal amplified by the amplifier unit 440 is sampled and held by the capacitor 413 of the ACDS unit 410 (step 513).
  • a difference signal (no signal) between the reset signal amplified by the amplifier unit 440 and the sampled and held reset signal is AD-converted by the AD conversion unit 421 of the DCDS unit 420 (step 514).
  • the AD-converted no signal includes noise generated by the comparator 411 and the AD converter 421, and a value for canceling (offset) these noises is digitally detected. .
  • the result of this AD conversion without signal is held in the register 422 as an offset value (step 515).
  • the electrons accumulated in the photodiode 311 are transferred to the FD 322, and an accumulation signal is output from the pixel 310 (step 516).
  • the accumulated signal output from the pixel 310 is amplified N times (N> 1) by the amplifier unit 440 (step 517).
  • a difference signal (net accumulated signal) between the accumulated signal amplified by the amplifier unit 440 and the sampled and held reset signal is AD-converted by the AD converting unit 421 of the DCDS unit 420 (step 518).
  • the offset component of the pixel and the offset component of the amplifier unit 440 are canceled by using a difference signal from the reset signal sampled and held.
  • the AD conversion result of the difference signal includes noise generated by the comparator 411 and the AD conversion unit 421. Further, the result of the AD conversion of the difference signal includes pixel random noise.
  • the subtracter 424 outputs a value obtained by subtracting the result of the non-signal AD conversion (first time) held in the register 422 from the value of the AD conversion result (second time) of the net accumulated signal. (Step 519). As a result, noise (offset component) caused by the comparator 411 and the AD conversion unit 421 is canceled, and a digital value (a net digital value) indicating the magnitude of the accumulated signal output from the pixel 310 and the magnitude of the random noise of the pixel. ) Is output.
  • random noise generated in the pixel is not canceled by ACDS and DCDS, and is included in the net digital value.
  • amplification is performed by the amplifier unit 440, variation in the digital value due to random noise increases.
  • random noise included in the digital value
  • the amplifier unit 440, ACDS unit 410, and DCDS unit 420 also generate random noise. These random noises are also included in the net digital value.
  • the random noise of the amplifier unit 440 is amplified N times. Note that random noise of the amplifier unit 440 can be reduced by configuring the amplifier unit 440 with a sufficiently large-area transistor. Note that these random noises can be reduced to some extent by multiple sampling or band limitation, but cannot be completely removed like offset components.
  • the net digital value generated by the digital value generation circuit 400 is supplied to the binary determination unit 220. Then, the binary determination unit 220 sets a binary determination threshold value for the pixel that outputs the accumulated signal that is the supplied net digital value from the adjustment value for each pixel held by the adjustment value holding unit 210. Thereafter, the set threshold value and the net digital value are compared, and the binary determination unit 220 determines whether or not one photon is incident.
  • FIG. 5 is a diagram for describing the adjustment value held by the adjustment value holding unit 210 according to the first embodiment of the present technology.
  • FIG. 5 a shows a table schematically showing the adjustment values for each pixel held by the adjustment value holding unit 210.
  • FIG. 5b shows a table schematically showing the relationship between the binary determination determination threshold (digital gradation value) and the adjustment value in the binary determination unit 220.
  • the 128 rows ⁇ 128 columns of pixels in the pixel array unit 300 are specified by the row number and the column number.
  • the adjustment value is a 4-bit value (0 to 15).
  • the adjustment value for each pixel is held in the adjustment value holding unit 210.
  • the adjustment value is set for each pixel in the manufacturing process of the image sensor 100 and held in the adjustment value holding unit 210, for example. Since the setting of the adjustment value will be described with reference to FIGS. 9 to 11, the description thereof is omitted here.
  • the binary determination unit 220 when the binary determination unit 220 performs binary determination, the adjustment value of the binary determination target pixel is acquired. Then, the binary determination unit 220 converts the adjustment value into a determination threshold value (tone value) associated with each value (0 to 15).
  • the binary determination unit 220 holds information (lookup table) indicating the association between the adjustment value and the determination threshold value (tone value), and the adjustment is performed based on this information.
  • the value is converted into a determination threshold. That is, a determination threshold of 16 gradations can be set with a 4-bit adjustment value.
  • the binary determination unit 220 When the adjustment value is converted into the determination threshold value, the binary determination unit 220 performs binary determination based on the converted threshold value.
  • binary determination can be performed by setting an appropriate threshold value for each pixel with respect to variations in output values of the pixels. For example, when the gain is different for each amplifier unit 440 shown in FIG. 1 and the gain is also different for each amplifier transistor 314 of the pixel shown in FIG. 2, the gain applied to the signal output from the pixel is greatly different for each pixel. It is assumed that Even in such a case, binary determination can be performed accurately by setting an appropriate threshold value for each pixel.
  • FIG. 5 illustrates an example in which the adjustment value is set for each pixel
  • the adjustment value for each unit of variation.
  • the amplifier unit 440 is provided for each column (for each vertical signal line 341), if the gain of the amplifier unit 440 varies but the gain of the amplifier transistor 314 of the pixel does not vary, an adjustment value is provided for each column. You can also.
  • FIG. 6 is a graph showing the relationship between the average number of photons incident on each pixel during a unit exposure period and the count probability in the first embodiment of the present technology.
  • the average number of photons incident on each pixel within the unit exposure period (average photon number) and the probability that the incident photons are counted (determined as “1” by the binary determination unit 220) (count probability) )
  • count probability the probability that the incident photons are counted
  • P (k) is a probability that photon incidence occurs k times (k photons are incident) in the unit pixel within the unit exposure period.
  • ⁇ is the average number of photons incident on the unit pixel (average photon number) within the unit exposure period.
  • E is the base of the natural logarithm ( ⁇ 2.718).
  • the probability P (k) of the above-described formula 1 indicates the probability that the number of incident photons is the number k of photons when the number of photons incident on each pixel during the unit exposure period is the average number of photons ⁇ . .
  • the probability that the photons incident on the unit pixel overlap is smaller as the number of overlapping photons increases.
  • the probability that the digital value is “0” is “0.8105”, which is the probability of the case where the number of photons incident on the unit pixel is zero.
  • the probability that the digital value is “1” (count probability) is “0.1894”, which is the sum of the probabilities of one or more photons incident on the unit pixel.
  • the count probability “0.1894” indicates that about 10% of the incident photons are not counted (count loss). This count loss is caused by counting “1” when two or more photons are incident on a unit pixel within the unit exposure period. Therefore, the count loss increases as the average photon number ⁇ increases.
  • the average photon number ⁇ is “0.21”.
  • the relationship between the average photon number ⁇ and the count probability is such that the photons are spatially and temporally uniform. It is unique when incident randomly. That is, when the vertical axis is the axis indicating the count probability and the horizontal axis is the average number of photons incident on each pixel during the unit exposure period, the relationship between the count probability and the average photon number is represented by the solid line ( The relationship is shown by a line 521).
  • the position of the average photon number shown with a chain line shows the position (10% detection loss position) where about 10% of the incident photons are lost.
  • linearity can be guaranteed when the average number of photons is “0.21” or less. If this is viewed from the side of the digital output value generated by the image sensor, that is, if the count probability in the digital value generated by the image sensor is “0.1894” or less, the image is captured with the illuminance and exposure conditions that can guarantee linearity. It is judged that On the other hand, when the count probability exceeds “0.1894” (the range indicated by the compression area 523 in FIG. 6), it is determined that the count loss is large and the linearity cannot be guaranteed.
  • the count value can be corrected.
  • a count probability (a ratio of pixels having a value of “1” in all pixels) is calculated based on a digital value generated by the image sensor, and the relationship shown in the table of FIG. 6 is shown.
  • the average photon number is calculated from the data.
  • the number of photons incident on the image sensor is calculated from the calculated average number of photons.
  • an apparatus including the image sensor 100 can accurately count photons, and linearity Judgment and correction of the count value can be performed accurately.
  • FIG. 7 is a diagram schematically illustrating an effect of performing the binary determination using the adjustment value for each pixel held in the adjustment value holding unit 210 according to the first embodiment of the present technology.
  • FIG. 7a shows an example (an example in which a single threshold value is set for all pixels) assuming that binary determination of all pixels is performed using one threshold value in an image sensor in which the gain varies from pixel to pixel. Has been.
  • FIG. 7a shows two graphs showing frequency distributions of output signals of two pixels (pixel A and pixel B) having different gains.
  • the vertical axis is an axis indicating frequency
  • the horizontal axis is an axis indicating a signal amount (a gradation value of a digital value).
  • a frequency distribution with a signal (one-photon signal) generated in a state where one photon is incident is shown. Note that the frequency distribution is shown assuming that the pixel A has a smaller gain value (lower amplification factor) than the pixel B.
  • the peak position of the non-accumulated signal of the pixel A is indicated by the position G1
  • the peak position of the one-photon signal of the pixel A is indicated by the position G2.
  • the peak position of the non-accumulated signal of the pixel B is indicated by a position G3
  • the peak position of the one-photon signal of the pixel B is indicated by a position G4.
  • the peak position (position G1) of the non-accumulated signal of the pixel A and the peak position (position G3) of the non-accumulated signal of the pixel B are the same signal amount (for example, It is assumed that the gradation value is “0”.
  • the gain value of the pixel A is smaller than that of the pixel B, the distance between the peak position of the non-accumulated signal and the peak position of the one-photon signal is larger in the pixel A than in the pixel B. small.
  • the variation in value due to random noise is smaller in the pixel A with a smaller gain than in the pixel B. Even in the case of a non-accumulated signal, the value varies due to random noise, as shown in FIG. 7a. Therefore, if a threshold value is not provided for a value higher than the varied value, an erroneous determination occurs.
  • the range of the signal amount in which a threshold value that does not make a misjudgment of binary determination can be set is that the range of the pixel A (range P1) is narrower than the range of the pixel B (range P2). Note that the range between the distance between the peak positions of the non-accumulated signal and the one-photon signal, the variation in the value due to random noise, and the threshold value that does not make a misjudgment can be set to N times when the gain is N times. Become.
  • the threshold value is set from the range (range P3) of the signal amount (gradation value) overlapping between the range P1 and the range P2. .
  • range P3 the range of the signal amount (gradation value) overlapping between the range P1 and the range P2.
  • FIG. 7a an example of a common threshold is shown as threshold H1.
  • FIG. 7B illustrates an example of the image sensor 100 according to the first embodiment of the present technology that performs binary determination using the adjustment value for each pixel held in the adjustment value holding unit 210 (for each pixel using the adjustment value.
  • An example of setting a threshold value (image pickup device 100) is shown in FIG.
  • the frequency distribution of the output signals of the two pixels (pixel A and pixel B) having different gains shown in FIG. 7b is the same as that shown in FIG. To do.
  • the value of the adjustment value in addition to the frequency distribution of the pixel A and the pixel B, the value of the adjustment value, the threshold value of the signal amount corresponding to the adjustment value of the value “5” set in the pixel A (threshold value H11), A signal amount threshold value (threshold value H12) corresponding to the adjustment value of “7” set in B is shown.
  • the threshold value can be set for each pixel by causing the adjustment value holding unit 210 to hold the adjustment value for each pixel. Thereby, binary determination can be performed accurately.
  • FIG. 8 is a flowchart illustrating an example of a processing procedure of binary determination by the binary determination unit 220 according to the first embodiment of the present technology.
  • FIG. 8 the process procedure performed with respect to one digital value supplied to the binary determination part 220 is demonstrated. That is, for example, when signals are read from 128 pixels, the processing procedure shown in FIG. 8 is performed 128 times.
  • the digital value of the net accumulated signal read from the pixel 310 and digitized by the digital value generation circuit 400 is acquired by the binary determination unit 220 (step S911).
  • the procedure in which the digital value generation circuit 400 generates the digital value of the net accumulated signal acquired in step S911 is an example of the generation procedure described in the claims, and corresponds to steps 511 to 519 in FIG. To do.
  • the adjustment value of the pixel that has output the accumulation signal converted to the digital value is acquired from the adjustment value holding unit 210 by the binary determination unit 220 (step S912).
  • Step S913 is an example of a determination procedure described in the claims.
  • FIG. 9 is a functional configuration diagram for describing an example of a method for calculating an adjustment value when the adjustment value holding unit 210 of the image sensor 100 holds the adjustment value in the first embodiment of the present technology.
  • FIG. 9A schematically shows a functional configuration at the time of calibration (at the time of adjustment value setting) in which an adjustment value for each pixel is calculated and the adjustment value holding unit 210 holds the adjustment value.
  • a functional configuration when the image sensor 100 is used for photon counting after the adjustment value is held (after completion of the adjustment value setting) is schematically shown.
  • 9A illustrates an example in which the adjustment value is calculated in the manufacturing process of the image sensor 100 (or the manufacturing process of the apparatus on which the image sensor 100 is mounted) and written to the adjustment value holding unit 210 configured with a nonvolatile memory. To do.
  • FIG. 9a shows the image sensor 100 for which the adjustment value is to be calculated, and a device (adjustment device 550) for calculating the adjustment value.
  • a device adjustment device 550
  • FIG. 9a shows the image sensor 100 for which the adjustment value is to be calculated, and a device (adjustment device 550) for calculating the adjustment value.
  • the image pick-up element 100 only the structure used in description is attached
  • the adjustment device 550 calculates an adjustment value for each pixel and checks various performances of the image sensor 100.
  • an adjustment value calculation unit 551 is shown inside the adjustment device 550 as a functional configuration for calculating the adjustment value of the adjustment device 550.
  • the adjustment device 550 is an example of the threshold value calculation device in the claims.
  • the adjustment device 550 causes the image sensor 100 to generate a non-accumulation signal a predetermined number of times, and causes the adjustment value calculation unit 551 to output a digital value of the generated no-accumulation signal.
  • the function of the binary determination unit 220 (see FIGS. 1 and 9b) is turned off in order to output the digital value of the non-accumulated signal to the outside of the image sensor 100. That is, the image sensor 100 outputs the digital value of the non-accumulated signal from the output circuit 150.
  • FIG. 9A each configuration is illustrated without illustrating the binary determination unit 220 whose function is turned off.
  • the adjustment value calculation unit 551 of the adjustment device 550 calculates an adjustment value for each pixel based on the supplied digital value of the non-accumulation signal. Since this calculation method will be described with reference to FIG. 10, a detailed description thereof will be omitted here.
  • the adjustment value calculation unit 551 is an example of an acquisition unit and a calculation unit of the threshold value calculation device described in the claims.
  • FIG. 9b shows the image sensor 100 in a state where the adjustment value is held in the adjustment value holding unit 210 and can be used for photon counting. Note that.
  • the image pickup device 100 in this state is the same as the image pickup device 100 shown in FIG. 1, and thus detailed description thereof is omitted here.
  • the function of the binary determination unit 220 is turned on.
  • binary determination is performed using the adjustment value for each pixel held in the adjustment value holding unit 210.
  • an adjustment value calculation unit 551 may be provided in an image pickup apparatus including an image pickup device, and the adjustment may be performed when the image pickup apparatus is turned on, or calibration may be performed every time immediately before image pickup.
  • calibration is performed at the time of power-on or immediately before imaging, for example, dark current measurement is also performed, and an adjustment value for a determination threshold is written to the memory, and at the same time, a defective pixel is detected and detected. You may make it perform the operation
  • FIG. 10 is a diagram schematically illustrating the calculation of the adjustment value by the adjustment value calculation unit 551 in the first embodiment of the present technology.
  • FIG. 10 is described assuming an example in which adjustment values for the pixels A and B shown in FIG. 7 are calculated.
  • FIG. 10 a shows a diagram for explaining the calculation of the adjustment value of the pixel A
  • FIG. 10 b shows a diagram for explaining the calculation of the adjustment value of the pixel B.
  • FIGS. 10a and 10b the position of each average value (position G21, position G22) calculated from the frequency of non-accumulated signals of pixel A and pixel B and the frequency of each non-accumulated signal are calculated.
  • a double arrow indicating the magnitude of the value of each standard deviation ( ⁇ ) is shown.
  • 10a and 10b a double arrow indicating a value (K1 ⁇ ⁇ ) obtained by multiplying the standard deviation of the pixel A and the pixel B by a constant (K1), and a chain line indicating the calculated threshold (threshold T21, threshold T22). ) And is shown.
  • FIGS. 10a double arrow indicating the magnitude of the value of each standard deviation ( ⁇ ) is shown.
  • the axis indicating the adjustment value is shown, and the adjustment value converted into the gradation value closest to the calculated threshold value (gradation value) is a broken line with a dot inside.
  • the value covered by the rectangle pixel A is “5”, pixel B is “7”).
  • the image sensor 100 When calculating the adjustment value, the image sensor 100 generates a non-accumulation signal a plurality of times (for example, 64 times for each pixel), and supplies the generated non-accumulation signal to the adjustment value calculation unit 551. Thereby, the adjustment value calculation part 551 can detect the frequency distribution of the non-accumulation signal as shown in the frequency distribution curve 561 in FIG. 10a and the frequency distribution curve 565 in FIG. 10b for each pixel.
  • the frequency distribution curves (frequency distribution curve 561 and frequency distribution curve 565) of the non-accumulated signal generated when calculating the adjustment value are indicated by thick solid lines. Note that the frequency distribution curves (frequency distribution curve 562 and frequency distribution curve 566) of the one-photon signal shown for explanation of what is not generated when calculating the adjustment value are shown by thin broken lines.
  • the non-accumulation signal is generated, for example, in a state in which the reset transistor 313 (see FIG. 2) is turned on and the potential of the FD 322 is fixed to the reset potential, and imaging in a state where there is no charge accumulation is realized in a pseudo manner.
  • the It can also be generated by performing an imaging operation in a state where there is no light (dark state) with a short exposure time that does not generate a dark current for one electron (noise generated in the photodiode).
  • the adjustment value calculation unit 551 generates a frequency distribution for each pixel based on the non-accumulated signal generated a plurality of times, and from this frequency distribution, an average value (Av) of signal amount (gradation) and a standard deviation ( ⁇ ) is calculated. Subsequently, the adjustment value calculation unit 551 calculates a threshold value (Vth) from the average value Av and the standard deviation ⁇ using, for example, the following Expression 2.
  • Vth Av + K1 ⁇ ⁇ Equation 2
  • K1 is a constant.
  • the threshold value Vth calculated by Equation 2 is about the middle between the average (peak) position (position G21, position G22) of the non-accumulated signal and the average (peak) position of the one-photon signal. (Position of signal (gradation)).
  • the above formula 2 will be described.
  • the distance (peak-to-peak distance) between the peak position of the non-accumulated signal and the peak position of the one-photon signal is different for each pixel according to the gain.
  • the degree of variation in the value of the non-accumulation signal varies from pixel to pixel depending on the gain. Note that the distance between peaks and the degree of variation also increase N times when the gain increases N times.
  • the adjustment value calculation unit 551 calculates the standard deviation ⁇ of the value of the non-accumulated signal as a value indicating the degree of variation in the value of the non-accumulated signal. Thereafter, the adjustment value calculation unit 551 calculates a threshold value by regarding the standard deviation ⁇ that increases or decreases according to the gain as a gain. The adjustment value calculation unit 551 calculates the threshold position from the peak position (average value Av) of the non-accumulated signal by multiplying the standard deviation ⁇ by the constant K1. Note that when the value obtained by multiplying the standard deviation ⁇ by the constant K1 is doubled, a value close to the distance between the peak position of the non-accumulated signal and the peak position of the one-photon signal is obtained.
  • the constant K1 is a common value determined in advance for each product type (each circuit type of the image sensor). For example, the frequency distribution when one photon is incident is actually detected using a single photon generator, and a constant K1 for calculating an appropriate threshold value for any gain (any pixel) is calculated. Then, the calculated constant K1 is held in the adjustment value calculation unit 551, and when the adjustment value is calculated, the threshold value is calculated using the constant K1 corresponding to the imaging element to be calculated.
  • the average value Av is substantially zero when various offsets are sufficiently canceled in the digital value generation circuit 400. In this case, the addition of the average value Av may be omitted.
  • the average value Av is a gradation value of approximately “0”
  • the count of the accumulated signal is reduced due to random noise in the signal amount (gradation value) count in the digital value generation circuit 400 and becomes negative. It may be a digital value.
  • the adjustment value calculation unit 551 In order for the adjustment value calculation unit 551 to correctly detect the average and the standard deviation, it is necessary to keep the negative value, so the digital value generation circuit 400 does not round up the gradation value to “0”. The negative value is supplied to the adjustment value calculation unit 551 as it is.
  • the adjustment value calculation unit 551 uses the lookup table to calculate an adjustment value corresponding to the signal amount (gradation value) closest to the signal amount of the calculated threshold value Vth after calculating the threshold value Vth using the above-described Expression 2. To detect. Then, the adjustment value calculation unit 551 supplies the detected adjustment value to the adjustment value holding unit 210 and holds it as the adjustment value of the pixel that has output the non-accumulation signal.
  • the example in which the adjustment value is held for each pixel has been described.
  • This example has the best binary determination accuracy.
  • the main cause of the variation is the amplifier section for each column, and there is almost no variation in the amplifier transistors of the pixels, it may be possible to set the adjustment value for each column.
  • a determination threshold may be provided for each image sensor.
  • FIG. 11 is a flowchart illustrating an example of a processing procedure of adjustment value calculation by the adjustment value calculation unit 551 of the adjustment device 550 according to the first embodiment of the present technology.
  • a signal with no charge accumulation (non-accumulation signal) generated by the image sensor 100 for which an adjustment value is set is acquired by the adjustment value calculation unit 551 as many times (predetermined number) as necessary to generate a frequency distribution. (Step S921). Based on the frequency distribution of the non-accumulated signal for each pixel, the average value (Av) and standard deviation ( ⁇ ) of the non-accumulated signal are calculated for each pixel (step S922).
  • a threshold value (tone value) is calculated for each pixel using the calculated average value (Av), the calculated standard deviation ( ⁇ ), and the constant K1 (step S923). Thereafter, the calculated threshold value for each pixel is converted into an adjustment value for each pixel, and the converted adjustment value is recorded in the adjustment value holding unit (step S924), and the adjustment value calculation processing procedure ends.
  • the adjustment value is held in the adjustment value holding unit 210, whereby the thresholds are separately set according to the gain variation (conversion efficiency variation). Binary judgment can be performed.
  • the precision of the determination of the photon which injected into the pixel can be improved.
  • the present invention is not limited to this.
  • the amplifier unit 440 when the amplification factor is the same as that of a pixel including a normal source follower type amplifier transistor and is 1 or less), it is assumed that the variation in conversion efficiency of the amplifier transistor is large. .
  • the adjustment value for each pixel by performing binary determination using the adjustment value for each pixel, it is possible to improve the accuracy of determination of photons incident on the pixel.
  • FIG. 12 to FIG. 20 a plurality of amplification methods will be described as modified examples for the amplifier unit 440 in which various examples are considered.
  • FIG. 12 is a diagram schematically illustrating an example of a circuit configuration example of an amplifier unit 440 of an operational amplifier illustrated as a first modification example of the first embodiment of the present technology.
  • FIG. 12 also shows an example of a circuit configuration example of the digital value generation circuit 400 for convenience of explanation.
  • an amplifier circuit 460 is shown as a circuit configuration of the amplifier unit 440 configured by an operational amplifier, and a comparator 470, capacitors 471 and 472, and a counter 480 are included as the circuit configuration of the digital value generation circuit 400. It is shown.
  • a vertical signal line 341 connected to the amplifier circuit 460 and a part of the pixel 310 connected to the vertical signal line 341 are shown together.
  • the amplifier circuit 460 includes an amplifier 461, capacitors 462 and 463, and a switch 464.
  • the amplifier 461 has a positive input terminal (+ end) connected to the vertical signal line 341, and a negative input terminal ( ⁇ end) connected to one electrode of the capacitor 462, one electrode of the capacitor 463, and the switch 464.
  • the amplifier 461 has an output terminal connected to one electrode of the capacitor 471, the other electrode of the capacitor 463, and the switch 464.
  • the other electrode of the capacitor 471 is connected to the positive input terminal (+ end) of the comparator 470.
  • the capacitor 472 has one electrode connected to the REF signal line 473 and the other electrode connected to the negative input terminal ( ⁇ end) of the comparator 470.
  • the output terminal of the comparator 470 is connected to the counter 480.
  • the amplifier circuit 460 amplifies a signal (indicated as “PXOUT” in FIG. 5) supplied from the pixel 310 via the vertical signal line 341 by N times (N> 1). That is, the amplifier circuit 460 corresponds to the amplifier unit 440 in the functional configuration example illustrated in FIG.
  • the amplifier circuit 460 first performs the auto-zero operation by setting the switch 464 in a conductive state after setting the potential at the + end to a predetermined intermediate potential. As a result, the potential at the ⁇ end becomes the same as the potential at the + end. Then, after the switch 464 is turned off, the signal supplied to the + terminal is amplified. In this amplification, the difference between the potential at the ⁇ end (intermediate potential) and the potential at the + end is amplified N times (N> 1) using capacitive division, and output in the normal direction (non-inverted).
  • the auto-zero operation of the amplifier circuit 460 performs the auto-zero operation simultaneously with the amplification of the reset signal, for example, at the timing when the pixel 310 outputs the reset signal with the potential of the reset signal of the pixel 310 as an intermediate potential.
  • the offset component generated in the pixel 310 (the offset component of the pixel 310) is canceled by the auto-zero operation.
  • the signal output from the output terminal of the amplifier circuit 460 (shown as “PXAOUT” in FIG. 5) includes an offset component unique to the amplifier circuit 460.
  • This offset component is, for example, switching noise generated on the negative side due to the feedthrough of the switch 464 when the auto-zero operation is completed, kTC noise of the amplifier circuit 460, or the like.
  • These offsets are amplified N times as in the signal when the signal (PXOUT) of the pixel 310 is amplified. That is, the signal (PXAOUT) output from the output terminal of the amplifier circuit 460 includes a considerably large offset component.
  • Capacitors 471 and 472 are capacitors of equal capacitance provided at the + end and ⁇ end of the comparator 470.
  • the capacitors 471 and 472 have an ACDS charge for the + end side capacitor 471 electrode (the other electrode) of the comparator 470 and the ⁇ end side capacitor 471 electrode (the other end) of the comparator 470. Electrode).
  • the comparator 470 compares the potentials of PXAOUT and REF.
  • a signal (no signal) in which the charge of the reset signal is canceled is output from the comparator 470. + Supplied to the end.
  • the offset component generated in the pixel 310 is canceled when the auto-zero operation of the amplifier circuit 460 is performed with the potential of the reset signal as an intermediate potential, so only the offset component of the amplifier circuit 460 is canceled.
  • the comparator 470 compares the potential at the + end (the potential of PXAOUT) with the potential at the ⁇ end (the potential of the REF signal), and outputs a signal corresponding to the terminal side having a higher potential. For example, the comparator 470 outputs a signal having the highest potential (referred to as H level) when the potential at the positive end is higher than the potential of the REF signal (referred to as “REF”), and the potential of PXAOUT is When the potential is lower than the REF potential, a signal having the lowest potential (referred to as L level) is output. Comparator 470 performs two comparisons, when the potential at the + end is the potential of the reset signal and when the potential at the + end is the potential of the accumulated signal. When the potential at the + terminal is the potential of the reset signal, the comparator 470 supplies the comparison result signal (shown as “CMOUT”) to the counter 480.
  • CMOUT comparison result signal
  • the counter 480 performs a count for generating a digital value based on the comparison result signal (CMOUT) of the comparator 470 and the clock signal (CTIN) supplied from the clock signal line 481.
  • the counter 480 counts down from an initial value (for example, “0”) when counting the reset signal. Then, in the case of counting the accumulated signal, the counter 480 performs up-counting from the count value resulting from the down-counting.
  • the up-counting from the count value resulting from the down-counting corresponds to the subtraction of the subtractor 424 shown in FIG.
  • the counter 480 outputs a signal (DOUT) indicating the digital value of the up-count result.
  • the counter 480 and the comparator 470 correspond to the DCDS unit 420 in the functional configuration example shown in FIG.
  • Capacitors 471 and 472 correspond to ACDS unit 410 in the functional configuration example shown in FIG.
  • the comparison by the comparator 470 is for digitizing the reset signal and the accumulated signal. Therefore, when comparing, the potential of the REF signal supplied via the REF signal line 473 is a ramp waveform.
  • the clock signal is supplied with a pulse corresponding to each stage of the ramp waveform on a one-to-one basis. Supply of this pulse is started in synchronization with the start timing of the ramp waveform, and the counter 480 is a pulse from the start of the ramp waveform until the signal of the comparison result of the comparator 470 is inverted (transition from L level to H level). Count numbers and generate digital values.
  • step potential difference the amount of potential that falls in each step of the ramp waveform is set according to the gradation when the accumulated signal is converted to a digital value. That is, the potential difference of the step is N times as with the amplification magnification, compared to an image sensor (another image sensor) that does not include the amplifier circuit 460.
  • the reset signal is digitally determined (the reset signal count period (see FIG. 13)
  • the offset components in the pixel 310 and the amplifier 461 are already canceled by ACDS.
  • the image sensor another image sensor that does not include the amplifier circuit 460. Therefore, the potential difference from the start (scan start) to the end (scan end) of the ramp waveform in the reset signal count period in the imaging device including the amplifier circuit 460 (scan target potential difference (see potential difference D1 in FIG. 13)).
  • Imaging without the amplifier circuit 460 Is the same as the child (other imaging device).
  • FIG. 13 is a timing chart illustrating an example of operations of the amplifier circuit 460 and the digital value generation circuit 400 shown as the first modification example of the first embodiment of the present technology.
  • the horizontal axis is a common time axis, and the potential change of the pixel reset line 331, the charge transfer line 332, the vertical signal line 341, the amplification signal line 469, the REF signal line 473, and the clock signal line 481 is shown by a solid line. Yes.
  • the potential change in the amplified signal line 469 and the potential change in the REF signal line 473 the potential change in the amplified signal line 469 after the timing T2 is applied to the REF signal line 473. This is indicated by the superimposed broken lines.
  • the length of the time axis is schematic and does not indicate the ratio of the time length between the timings.
  • FIG. 13 for convenience of explanation, a description is given by illustrating the middle of a period for performing digital determination of an accumulated signal (accumulated signal count period).
  • a predetermined timing timing T1 to T8 of the operation transition from when the reset signal is output from the pixel 310 until the digital value (net digital value) of the accumulated signal is determined.
  • T1 to T8 timing T1 to T8 of the operation transition from when the reset signal is output from the pixel 310 until the digital value (net digital value) of the accumulated signal is determined.
  • FIG. 13 description will be made assuming that the amplifier circuit 460 amplifies the signal four times and outputs the amplified signal.
  • a reset pulse is supplied to the gate terminal of the reset transistor 313 of the pixel 310 via the pixel reset line 331. Accordingly, a reset level signal (reset signal) is supplied to the vertical signal line 341, and the potential of the vertical signal line 341 changes to the potential of the reset signal.
  • the potential transition in the vertical signal line 341 is amplified four times by the amplifier circuit 460 and output to the amplified signal line 469. That is, the potential transition amount (potential difference) of the amplification signal line 469 at the timing T1 is four times the potential difference of the vertical signal line 341. Note that at the timing T1, the auto-zero operation of the amplifier circuit 460 is performed with the potential of the reset signal of the pixel 310 as an intermediate potential.
  • the potential of the vertical signal line 341 slightly drops due to the influence of coupling.
  • the potential of the amplified signal line 469 also drops by about four times the potential transition amount (potential difference) of the vertical signal line 341. Note that the potential of the amplified signal line 469 when lowered and stabilized by the influence of the coupling is used in the digital value generation circuit 400 as the potential of the reset signal amplified four times.
  • the charge for performing analog CDS is held in the capacitor 471 connected to the + end of the comparator 470 and the capacitor 472 connected to the ⁇ end of the comparator 470.
  • this charge holding is performed by balancing the voltages applied to the + end and the ⁇ end of the comparator 470 by turning on and off the transistors inside the comparator 470. This is performed by holding the balanced voltages (see, for example, Japanese Patent Application Laid-Open No. 2008-193373).
  • the potential of the reset signal supplied to the + terminal of the comparator 470 becomes the relative potential of the reference signal (frame F1 in FIG. 13) and can be regarded as no signal.
  • the charge retention at the timing T2 corresponds to the reset signal sample hold described with reference to FIG.
  • the potential of the REF signal line 473 is changed to the potential (V1) at the start of the ramp waveform.
  • the potential difference to be transitioned at the timing T3 is common to the plurality of comparators 470. Therefore, the potential difference of the REF signal line 473 is set such that the potential of the REF signal coincides with the potential of the reset signal in the middle of the ramp waveform in all the comparators 470. In other words, the potential difference of the REF signal line 473 is included so that it can correspond to the offset in which the potential of the signal input from the + end of the comparator 470 rises the most among offsets that vary for each comparator 470. As set).
  • the supply of the stepped pulse to the REF signal line 473 is started, and the period for counting the reset signal output from the pixel 310 (reset signal count period) is started. That is, at the timing T4, the first step-like pulse is supplied to the REF signal line 473.
  • supply of a pulse synchronized with the stepped pulse is started on the clock signal line 481.
  • the counter 480 starts down-counting according to the number of pulses on the clock signal line 481. The down-count is counted from an initial value (for example, “0”) of a value (count value) counted by the counter 480. This down-counting is performed until the signal (CMOUT) output from the comparator 470 is inverted.
  • the output signal (CMOUT) of the comparator 470 is inverted and the downcounting of the counter 480 stops. That is, the count is stopped at the timing (the frame F2 in FIG. 13) at which the potential relationship between the + end and the ⁇ end in the comparator 470 is reversed. The count value counted by the down-counting is held until the accumulated signal is counted. Note that the count value generated by the down-count corresponds to the result of no-signal AD conversion (digital no-signal) described in FIG. That is, the count value generated by the downcount corresponds to a value obtained by digitizing the offset component of the comparator 470.
  • the reset signal counting period is finished.
  • the scan target potential difference (potential difference D1 in FIG. 13) from the start to the end of the ramp waveform in the reset signal count period is the offset with the highest potential and the potential with the lowest potential among the offsets that vary for each comparator 470. It is set so as to correspond to the offset.
  • the potential difference D1 is set so that the number of extra stages is as small as possible in order to shorten the time length of the reset signal count period.
  • the potential of the REF signal transits to the ramp waveform start potential (V1). That is, the state returns to the same state as the timing T3, and the output signal (CMOUT) of the comparator 470 also returns to the potential counted by the counter 480. Further, at timing T 7, a transfer pulse is supplied to the gate terminal of the transfer transistor 312 of the pixel 310 via the charge transfer line 332. As a result, a signal (accumulated signal) corresponding to the accumulated charge is supplied to the vertical signal line 341. Then, the potential of the vertical signal line 341 changes to a potential corresponding to the accumulated signal.
  • the potential transition in the vertical signal line 341 is amplified four times by the amplifier circuit 460.
  • the potentials of the amplified signal line 469 and the vertical signal line 341 slightly drop due to the influence of coupling.
  • the potential at the time of being lowered and stabilized by the influence of the coupling is used in the digital value generation circuit 400 as the potential of the accumulated signal amplified four times.
  • timing T8 supply of a stepped pulse to the REF signal line 473 is started, and a period for counting the accumulation signal output from the pixel 310 (accumulation signal count period) is started.
  • a pulse synchronized with the stepped pulse is supplied to the clock signal line 481. Note that in the accumulation signal count period, the counter 480 counts up until the output signal (CMOUT) of the comparator 470 is inverted. This up-count is counted up from the count value resulting from the down-count in the reset signal count period.
  • the held count value corresponds to the subtraction result (net digital value) of the subtractor 424 described in FIG. That is, the count value that is up-counted and held from the down-count result is a net pixel value in which the offset component of the pixel 310, the offset component of the amplifier circuit 460, and the offset component of the comparator 470 are offset.
  • each offset component (an offset component caused by the pixel 310, an offset component caused by the amplifier circuit 460, and an offset component caused by the comparator 470) will be described.
  • the auto-zero operation of the amplifier circuit 460 is performed using the reset signal potential of the pixel 310 as an intermediate potential at the timing T ⁇ b> 1, the offset component due to the pixel 310 is canceled by the auto-zero operation of the amplifier circuit 460.
  • the signal on the amplified signal line 469 includes an offset component due to the amplifier circuit 460.
  • the offset component caused by the amplifier circuit 460 is canceled by the analog CDS operation at the timing T2.
  • offset components caused by the comparator 470 offset inherent in the comparator 470, kTC noise generated due to the auto-zero operation of the comparator 470, feedthrough, etc. are canceled out. Absent. However, the offset component caused by the comparator 470 is canceled by the digital CDS due to the down count of the reset signal and the up count of the accumulated signal.
  • the potential difference between the steps of the ramp waveform becomes four times because the signal from the pixel 310 is amplified four times in the amplifier circuit 460.
  • the resolution of AD conversion is improved with an accuracy of 1 ⁇ 4 compared to an image sensor (other image sensor) that does not include the amplifier circuit 460.
  • the slope of the ramp waveform is 4 times.
  • the potential difference from the start to the end of the ramp waveform in the reset signal count period (potential difference D1 in FIG. 13) is the same as that of the other imaging elements. Since the same potential difference is scanned with a slope of 4 times, the length of the reset signal count period in the imaging device (imaging device 100) including the amplifier circuit 460 is 1/4 times that of the other imaging devices.
  • the potential difference from the start to the end of the ramp waveform in the accumulation signal count period (scan target potential difference in the accumulation signal count period) will be described.
  • This potential difference is set so that the transition of the potential obtained by adding the offset component caused by the comparator 470 and the accumulated signal can be detected. That is, the scan target potential difference during the accumulation signal count period is a potential difference obtained by adding the potential difference D1 during the reset signal count period and the potential difference for detection of the accumulation signal.
  • the potential difference for detecting the accumulated signal is N times the potential difference of an image sensor (other image sensor) that does not include the amplifier circuit 460 because the output signal of the pixel 310 is N times.
  • the potential difference D1 during the reset signal count period is the same as that of other imaging elements. In other words, the time length of the accumulated signal count period is increased by a factor of 1 ⁇ 4 as the detection time of the offset component of the comparator 470 is longer in the accumulated signal count period, and is shorter than other image sensors. .
  • the image sensor 100 is an image sensor for detecting weak light
  • the accumulated signal is very small. That is, the ratio of the detection time of the offset component of the comparator 470 is very large in the time length of the accumulated signal count period.
  • the detection time of the offset component of the comparator 470 that occupies most of the time required for AD conversion when detecting weak light can be significantly shortened.
  • FIG. 14 shows a reset signal count period of the image sensor 100 including the amplifier circuit 460 and the digital value generation circuit 400 shown as a first modification of the first embodiment of the present technology, and reset signal counts of other image sensors. It is a figure which shows a period typically.
  • FIG. 14a shows a potential change in a reset signal count period of a line (REF signal line 599) for supplying a REF signal of another imaging element
  • FIG. 14b shows a first change in the first embodiment of the present technology.
  • the potential change of the REF signal line 473 of the image sensor (image sensor 100) of the modification is shown. Note that the potential change shown in FIG. 14B is the same as that described with reference to FIG.
  • the scan target potential difference (potential difference D1) is the same between the other image sensor and the image sensor 100.
  • the potential difference of the step of the ramp waveform is N times the potential difference of the image sensor 100 with respect to the potential difference of other image sensors. Therefore, the time length of the reset signal count period of the image sensor 100 (reset signal count period (image sensor 100)) is 1 / N of the time length of other image sensors (reset signal count period (other image sensors)). Double time.
  • FIG. 15 is a table for comparing the ramp waveform of the REF signal in the first modification of the first embodiment of the present technology with the ramp waveform of the REF signal in another imaging device.
  • 15a shows a table for comparing the ramp waveforms in the reset signal count period.
  • the potential difference of the step of the ramp waveform of the REF signal is set in the image sensor 100 as a potential difference of N times ( ⁇ N) with respect to the potential difference ( ⁇ 1) in the other image sensor.
  • the scan target potential difference in the reset signal count period (the difference between the start potential and the end potential of the ramp waveform in the reset signal count period) is the same potential difference ( ⁇ 1) as the scan target potential difference ( ⁇ 1) of other image sensors. ) Is set in the image sensor 100.
  • the number of stages in the reset signal count period is set in the image sensor 100 as 1 / N times ( ⁇ 1 / N) the number of stages ( ⁇ 1) of other image sensors.
  • the time length of the reset signal count period in the image sensor 100 is 1 / N times ( ⁇ 1 / N) the time length ( ⁇ 1) of other image sensors.
  • the table of FIG. 15b shows a table for comparing the ramp waveforms in the accumulation signal count period.
  • the potential difference of the step of the ramp waveform of the REF signal during the accumulation signal count period is the same as that during the reset signal count period.
  • the scan target potential difference during the accumulation signal count period is the same ( ⁇ 1) as other image sensors for the amount corresponding to the potential difference for detecting the offset component of the comparator 470.
  • the amount corresponding to the potential difference for detecting the accumulated signal is N times ( ⁇ N) this potential difference in the other image sensor. That is, the larger the proportion of the potential difference for detecting the offset component of the comparator in the scan target potential difference in the accumulation signal count period, the closer the scan target potential difference in the accumulation signal count period is to the potential difference of the other image sensor.
  • the number of stages in the accumulated signal count period is 1 / N times that of other image sensors for the part corresponding to the number of stages for detecting the offset component of the comparator 470.
  • the amount corresponding to the number of stages for detecting the accumulated signal is the same ( ⁇ 1) as the number of stages in the other image sensors.
  • the time length of the accumulation signal count period is 1 / N times that of the other image sensors for the time length for detecting the offset component of the comparator 470.
  • the amount corresponding to the time length for detecting the accumulated signal is the same as ( ⁇ 1) the amount corresponding to this time length of the other image sensor.
  • the time required for AD conversion of the offset component of the comparator 470 can be shortened.
  • the determination threshold for binary determination of the presence or absence of one-photon incidence is about 300 ⁇ V, which is an intermediate value from 0 to 600 ⁇ V, if the offset of the comparator 470 is not taken into consideration. Therefore, if the offset of the comparator 470 is not taken into consideration, if the ramp waveform of the REF signal covers up to about 300 ⁇ V, binary determination of the presence or absence of one-photon incidence becomes possible.
  • the offset of the comparator 470 is several mV to several tens mV, and considering the output signal range (0 ⁇ V to 600 ⁇ V) of the pixel 310, the offset range (several mV to several tens mV) of the comparator 470 is one. More than an order of magnitude larger. As shown in FIG. 13, the offset cancellation of the comparator 470 is performed by subtracting the amount corresponding to the offset component (down count value during the reset signal count period) from the count value during the accumulated signal count period.
  • the step of the ramp waveform (detection accuracy) for detecting the output signal of the pixel 310 and the step of the ramp waveform (detection accuracy) for detecting the offset component of the comparator 470 need to be performed with the same accuracy.
  • the signal amount of one photon is S ( ⁇ V)
  • the output signal of the pixel 310 is included in the quantization error of the offset component of the comparator 470. It will be buried. That is, if AD conversion is not performed at a step of a ramp waveform that is 1 ⁇ 2 or less of the signal amount generated by one photon, the resolution of AD conversion is insufficient.
  • the reset signal count period and the accumulation signal count period in the determination of one-photon incidence are Most of the time becomes the offset detection time of the comparator 470.
  • the output signal range (0 ⁇ V to 600 ⁇ V) of the pixel 310 is four times (0 ⁇ V to 2400 ⁇ V).
  • the detection accuracy of 300 ⁇ V (S / 2 ⁇ V) is sufficient with a detection accuracy of 1 ⁇ 4 times (1200 ⁇ V).
  • the offset range (several mV to several tens of mV) of the comparator 470 does not change.
  • the amplifier circuit 460 by providing the amplifier circuit 460, it is possible to increase the step of the ramp waveform (decrease the detection accuracy). That is, it is possible to reduce only the resolution with respect to the offset component of the comparator 470 without reducing the resolution with respect to the output signal of the pixel 310 (detection accuracy capable of detecting the presence or absence of one-photon incidence).
  • FIG. 16 is a diagram schematically illustrating an example of a circuit configuration example of an amplifier circuit (amplifier circuit 710) of the inverter illustrated as the second modification example of the first embodiment of the present technology.
  • the amplifier circuit 710 is provided in place of the amplifier circuit 460 shown in FIG. 12, and includes an inverter 711, capacitors 712 and 713, and a switch 714.
  • the inverter 711 has an input terminal connected to one electrode of the capacitor 712, one electrode of the capacitor 713, and one end of the switch 714.
  • the output terminal of the inverter 711 is connected to the other electrode of the capacitor 713, the other end of the switch 714, and one electrode of the capacitor 471 through the amplification signal line 469.
  • the other electrode of the capacitor 712 is connected to the pixel 310 via the vertical signal line 341.
  • the amplifier circuit 710 amplifies an input signal (PXOUT) using a CMOS inverter (inverter 711), and performs signal amplification according to the ratio of two capacitors (capacitors 712 and 713). Since the amplifier uses an inverter, the output signal (PXAOUT) has a phase opposite to that of the input signal (PXOUT).
  • the amplifier circuit 710 has a large 1 / f noise generated as random noise, and thus generates a large amount of noise.
  • This 1 / f noise can be reduced by providing a transistor having a sufficiently larger area than the amplifier transistor (amplifier transistor 314 in FIG. 2) provided in each pixel as a transistor constituting the inverter 711.
  • the area allocated to each amplifier circuit 710 can be increased by sharing the amplifier circuit 710 among a plurality of columns.
  • the output of the pixel can be amplified also by an amplifier (amplifier circuit 710) using an inverter.
  • FIG. 17 is a schematic diagram illustrating an example of a circuit configuration of a pixel (pixel 830) in an example in which the output of the pixel is fed back to the floating diffusion illustrated as the third modification example of the first embodiment of the present technology.
  • the pixel 830 includes a capacitor (capacitor 832) having one end connected to the FD 322 in addition to the components of the pixel 310 in FIG.
  • the amplifier transistor 314 is a source follower type as in FIG. 2, and a feedback circuit (feedback amplifier 831) is provided for each column (for each vertical signal line 341) together with the pixel 830.
  • the feedback amplifier 831 is a feedback circuit that feeds back the output signal of the pixel supplied to the vertical signal line 341 to the FD 322 of the pixel that has output the output signal.
  • the feedback amplifier 831 is realized by a source follower of a PMOS transistor, for example.
  • each configuration (PMOS transistor and constant current source (constant current load transistor)) constituting the feedback amplifier 831 is not shown, and the feedback amplifier 831 is shown as a triangular symbol indicating the amplifier.
  • the signal lines on the input side and the output side of the feedback amplifier 831 are indicated by broken lines, and are distinguished from the pixel configuration. .
  • the feedback amplifier 831 has an input terminal (PMOS transistor gate terminal) connected to the vertical signal line 341.
  • the output terminal of the feedback amplifier 831 (the source terminal of the PMOS transistor) is connected to one end of a capacitor 832 provided in each pixel connected to the vertical signal line 341. That is, the feedback amplifier 831 varies the potential of one end of the capacitor 832 of the pixel that outputs the output signal in accordance with the output signal supplied to the vertical signal line 341.
  • the feedback amplifier 831 is composed of a PMOS transistor, and the relationship between the input and the output is in a positive phase, so that a positive feedback is applied to the potential of the FD 322.
  • the capacitor 832 has a capacitance for coupling the output of the feedback amplifier 831 and the FD 322 of the pixel. That is, the potential of the FD 322 varies according to the output of the feedback amplifier 831 due to capacitive coupling by the capacitor 832.
  • FIG. 18 is a schematic diagram illustrating an example of a circuit configuration of a pixel (pixel 840) in an example in which the output of the pixel is fed back to the drain terminal of the amplifier transistor illustrated as the fourth modification example of the first embodiment of the present technology. is there.
  • the drain terminal of the amplifier transistor 314 of the pixel 310 in FIG. 2 is not connected to the power supply line 323 but is connected to a line (signal line 849) for supplying a potential for the drain terminal of the amplifier transistor 314.
  • the rest is the same as the pixel 310 in FIG.
  • a feedback circuit (feedback amplifier 841) is provided for each column (for each vertical signal line 341).
  • the feedback amplifier 841 is the same as the feedback amplifier 831 shown in FIG. 17 except that the output is supplied to the signal line 849. Therefore, only the influence of the output on the potential of the signal line 849 will be described here.
  • the output of the feedback amplifier 831 is directly connected to the drain of the amplifier transistor 314, and the output of the feedback amplifier 831 replaces the conventional power supply connection. Accordingly, in the pixel 840, the potential of the drain terminal of the amplifier transistor 314 varies according to the output of the feedback amplifier 831. Note that the drain diffusion layer of the amplifier transistor 314 has a strong parasitic capacitance with a gate electrode (floating diffusion). Therefore, when the potential on the drain side fluctuates, the potential of the gate of the amplifier transistor 314 (the potential of the FD 322) also fluctuates due to the parasitic capacitance between the gate and the drain. That is, the decrease in the potential of the signal line 849 due to the output of the feedback amplifier 841 becomes positive feedback to the FD 322 through the parasitic capacitance, and the output signal of the pixel is amplified.
  • the output of the pixel can be amplified also by feeding back the output of the pixel to the drain terminal of the amplifier transistor 314.
  • FIG. 19 illustrates a pixel (pixel 810) in an example in which a common-source NMOS transistor shown as a fifth modification of the first embodiment of the present technology is provided as an amplifier transistor to amplify an output from the pixel. It is a schematic diagram which shows an example of a circuit structure.
  • the pixel 810 includes a common-source amplifier transistor 811 instead of the source-follower amplifier transistor 314 provided in the pixel 310 of FIG. Since the configuration of the pixels other than the amplifier transistor 811 is the same as that in FIG. 2, the same reference numerals as those in FIG. 2 are used and description thereof is omitted here.
  • the amplifier transistor 811 is an amplifier transistor composed of a grounded source NMOS transistor whose source terminal side is grounded.
  • the drain terminal of the amplifier transistor 811 is connected to the constant current source 819 and the digital value generation circuit via the vertical signal line 341. Since the amplifier transistor 811 is a common source amplifier transistor, the input (the potential of the FD 322) can be amplified and output to the vertical signal line 341.
  • ⁇ Id gm ⁇ ⁇ Vg + ⁇ Vd / Rd Equation 3
  • ⁇ Id is a change amount of the drain current from the drain current before amplification.
  • Gm is a mutual conductance.
  • ⁇ Vg is a change amount of the gate voltage from the gate voltage before amplification
  • Rd is a drain resistance
  • ⁇ Vd is a change amount of the drain voltage from the drain voltage before amplification.
  • the output of the amplifier transistor 811 is out of phase. Further, since the amplification factor is generally larger than 1 (much larger), the output signal of the pixel is amplified by the amplifier transistor 811.
  • the amplifier circuit 460 of the digital value generation circuit 400 illustrated in FIG. 5 is omitted, and the output of the pixel 810 amplified by the amplifier transistor 811 is directly supplied to the capacitor 471.
  • the mutual conductance gm and the drain resistance r are values that slightly vary with changes in the operating point. For this reason, the output from the amplifier transistor 811 has poor linearity.
  • the output from the amplifier transistor 811 has poor linearity.
  • binary determination is performed in one-photon detection, only a small amount of electrons are accumulated, so that the fluctuation of the potential of the FD 322 is small and the operating point is almost constant.
  • this deterioration in linearity does not become a problem. That is, the example in which the common-source amplifier transistor is provided in the pixel is particularly suitable for one-photon detection. Further, in this example, random noise does not increase due to the addition of extra transistors and circuits (for example, addition of the amplifier circuit 460 shown in FIG. 12).
  • FIG. 19 shows an example in which the constant current source 819 and the power source of the pixel (power source (power source voltage) supplied to the pixel via the power source line 323) are separated.
  • a PMOS transistor is used in the saturation region as the constant current source 819.
  • an operating point suitable for amplification can be ensured by making the power supply potential of the constant current source 819 higher than the power supply potential of the pixel supplied to the pixel through the power supply line 323.
  • FIG. 19 illustrates an example in which the common-source amplifier transistor 811 is configured with a general NMOS transistor
  • a common-source amplifier transistor can be provided in a pixel even if a PMOS transistor is used. In this case, it is not necessary to set the power supply potential of the constant current source higher than the power supply potential of the pixel, and the setting of the power supply potential of the constant current source is facilitated.
  • the common source amplifier transistor 811 is configured with a PMOS transistor will be described with reference to FIG.
  • FIG. 20 shows a pixel (pixel 820) in an example in which a common-source PMOS transistor shown as a sixth modification of the first embodiment of the present technology is provided as an amplifier transistor in the pixel to amplify the output from the pixel. It is a schematic diagram which shows an example of a circuit structure.
  • the pixel 820 includes an amplifier transistor 821 configured with a source grounded PMOS transistor instead of the amplifier transistor 314 configured with a source grounded NMOS transistor of FIG. Since the configuration of the pixels other than the amplifier transistor 821 is the same as that in FIGS. 2 and 19, the same reference numerals as those in FIG.
  • the amplifier transistor 821 is an amplifier transistor composed of a common source PMOS transistor.
  • the amplifier transistor 821 has a gate terminal connected to the FD 322 and a source terminal connected to the power supply line 323 and the drain terminal of the reset transistor 313.
  • the amplifier transistor 821 has a drain terminal connected to the constant current source 829 and the digital value generation circuit via the vertical signal line 341.
  • the amplifier transistor 821 has a positive phase output, similar to the amplifier transistor 314 of FIG.
  • an NMOS transistor common to a CMOS image sensor can be used as a constant current load (a load of a constant current source 829).
  • the operating point can be secured without setting the power supply potential of the constant current source higher than the power supply potential of the pixel, and the setting of the operating point becomes easy.
  • the output of the pixel can be amplified also by providing the pixel with the common-source amplifier transistor.
  • the output of the pixel can be amplified by various methods. 19 and FIG. 20 can easily amplify the output of the pixel signal with a simple structure, but gain variation greatly increases in order to obtain large amplification in an open loop.
  • the determination threshold for binary determination can be set for each pixel in the imaging device with variable gain, and thus adverse effects caused by gain variations in photon counting are reduced. be able to.
  • by providing a binary determination unit that can set a determination threshold for each pixel in an imaging device that includes an amplifier unit that amplifies a weak signal erroneous determination due to gain variation by the amplifier unit is prevented.
  • a weak signal can be detected with high accuracy.
  • the adjustment device 550 obtains the threshold value from the non-accumulation signal of the pixels that are not exposed. However, the adjustment device 550 can also obtain the threshold value from the signal of the exposed pixel.
  • the adjustment device 550 of the second embodiment is different from the first embodiment in that a threshold value is obtained from a signal of an exposed pixel.
  • FIG. 21 is a graph illustrating an example of the relationship between the standard deviation of digital values and the average value according to the second embodiment of the present technology.
  • the signal amount (gradation value) of the accumulated signal of the pixel on which the photon is incident varies according to the conversion efficiency of the accumulated charge into a digital value.
  • the relationship between the signal amount of the accumulated signal and the number of accumulated charges is expressed by the following Equation 5.
  • Av ⁇ ⁇ N Equation 5
  • Av is the average value of the signal amount
  • N is the number of accumulated charges.
  • ⁇ is the conversion efficiency of accumulated charges into a digital value.
  • Equation 6 ⁇ is the standard deviation of the signal amount, N is the number of charges, and ⁇ is the conversion efficiency.
  • Equation 7 The average value Av and the standard deviation ⁇ are different values depending on the exposure amount. Therefore, if the exposure amount is changed to obtain a set of the average value Av and the standard deviation ⁇ at each exposure amount, and at least two sets of values are obtained, the conversion efficiency ⁇ can be obtained by the substitution method or the like based on Equation 7.
  • the adjustment device 550 may use a least square method or the like when obtaining the conversion efficiency ⁇ . Specifically, the adjustment device 550 uses the standard deviation value obtained by substituting the measured value of the average value Av in Equation 7 as the theoretical value, and the sum of squares of the difference between the measured value of the standard deviation ⁇ and the theoretical value. The value of the conversion efficiency ⁇ that minimizes is calculated.
  • FIG. 21 is a graph showing an example of the relationship between the average value Av and the standard deviation ⁇ shown in Equation 7.
  • the horizontal axis represents the average value Av
  • the vertical axis represents the square of the standard deviation ⁇ .
  • White circles on the graph are points obtained by measurement. Based on Equation 7, a proportional line is obtained from these points. The slope of this straight line corresponds to the conversion efficiency ⁇ .
  • FIG. 22 is a flowchart illustrating an example of a processing procedure of adjustment value calculation by the adjustment value calculation unit 551 of the adjustment device 550 according to the second embodiment of the present technology.
  • Adjusting device 550 first, exposure of one M at a constant exposure, the digital value converted from the stored signal of the exposed pixel to obtain M 1 times.
  • M 1 is an integer of 2 or more (step S931).
  • the adjustment device 550 calculates the average value Av and the standard deviation ⁇ of the digital values for the exposure amount for each pixel (step S932).
  • the adjusting device 550 determines, for each pixel, whether or not the set of the average value Av and the standard deviation ⁇ has been calculated M 2 times.
  • M 2 is an integer of 2 or more (step S933).
  • step S933 If not calculated M 2 times (step S933: No), the adjustment device 550 changes the amount of exposure (step S934), the flow returns to step S931. If the calculated M 2 times (step S933: Yes), the adjustment device 550, a set of average values Av and standard deviation ⁇ for each exposure, calculates the conversion efficiency ⁇ based on the equation 7 (step S935) .
  • Adjustment device 550 calculates a value obtained by multiplying ⁇ by K2 for each pixel (step S936).
  • K2 is a real number, for example, a value of approximately 1 ⁇ 2 is set.
  • the value of K2 is set in consideration of which priority between missing count and erroneous determination is increased.
  • the adjustment device 550 converts the calculated threshold values into adjustment values, respectively, and records them in the adjustment value holding unit 210 (step S937).
  • the adjustment device 550 calculates an average value and a standard deviation of digital values for each exposure amount, and calculates a threshold value from these values. An accurate threshold according to efficiency can be obtained. By using this threshold value, it is possible to improve the accuracy of determination of photons that have entered the pixel.
  • the image pickup element shown in the embodiment of the present technology can be widely applied as a light detection unit in a conventional electronic device provided with a photomultiplier tube, an avalanche photodiode, or a photodiode.
  • a fluorescence scanner of an imaging plate and a scintillation counter of radiation can be applied to DNA chip detectors, X-ray imaging devices called DR (Digital Radiography), CT (Computed Tomography) devices, SPECT (Single Photon Emission Tomography) devices, and the like.
  • DR Digital Radiography
  • CT Computed Tomography
  • SPECT Single Photon Emission Tomography
  • CMOS image sensor since it is a CMOS image sensor and can be mass-produced at a low price, a large number of light detection units are provided in an electronic device in which only a small number of light detection units are provided due to the high price of photomultiplier tubes. As a result, the detection speed can be improved.
  • the imaging device shown in the embodiment of the present technology is introduced into a detector of a CT apparatus, it is possible to detect scintillation light with a much higher sensitivity than a detector using a conventional photodiode or the like, and high accuracy of detection. This can contribute to the reduction in exposure due to the reduction of the X-ray dose and the X-ray dose.
  • detection of gamma rays such as SPECT and PET, which conventionally used a photomultiplier tube.
  • the effect is not limited only to an electronic device provided with a large number of detection heads, but the same effect can be obtained in an electronic device using a single detection head.
  • a pocket dosimeter having a small size and a light weight and an ultra-high sensitivity can be realized using an inexpensive semiconductor imaging device.
  • the binary determination unit is provided in the image sensor.
  • the present invention is not limited to this.
  • a digital value provided for each vertical signal line 341 (for each column). It may be provided for each generation circuit 400.
  • the amplifier unit that amplifies the signal output from the pixel is only one stage.
  • the present invention is not limited to this, and a plurality of amplifiers are provided to amplify the signal. You may make it do. For example, when an amplifier (fifth and sixth modifications) provided in a pixel and an amplifier (first to fourth modifications) provided for each column are combined, or the amplifier provided for each column is multistage. The case where it connects to is considered.
  • the binary determination (binary determination) of “with photon incidence” and “without photon incidence” has been described, but a plurality of reference signals (REF) are used.
  • REF reference signals
  • two systems of reference signals (REF) are prepared, and one system is set to an intermediate value between a digital value when the number of photons is “0” and a digital value when the number of photons is “1”.
  • the other system (second system) is set to an intermediate value between the digital value when the number of photons is “1” and the digital value when the number of photons is “2”.
  • the adjustment value holding unit 210 holds information regarding the threshold value of the second system, and can be implemented in the same manner as in the embodiment of the present technology.
  • the threshold value of the second system can be calculated, for example, by setting the constant K in Expression 2 shown in FIG. 10 to a constant K ′ having a value larger than the constant K.
  • the constant K It is good also considering the value which multiplied 3 as constant K '.
  • the processing procedure described in the above embodiment may be regarded as a method having a series of these procedures, and a program for causing a computer to execute these series of procedures or a recording medium storing the program. You may catch it.
  • this recording medium for example, a hard disk, a CD (Compact Disc), an MD (MiniDisc), a DVD (Digital Versatile Disc), a memory card, a Blu-ray (registered trademark) disc, or the like can be used.
  • this technique can also take the following structures.
  • a generation unit that generates a digital value indicating the amount of charge accumulated by photons incident on the pixel during an exposure period based on a signal output from the pixel;
  • a threshold value set for each pixel having a similar conversion efficiency when converting the amount of charge accumulated in the pixel into a digital value generated by the generation unit is compared with the generated digital value.
  • An image sensor comprising: a determination unit that determines the incidence of a photon on a pixel that outputs the signal.
  • the amplification unit is provided for each pixel, The image sensor according to (2), wherein the determination unit performs the determination using a threshold value set for each pixel, using the magnification at the time of amplifying the signal as the conversion efficiency.
  • the amplifying unit includes a common-source amplifier transistor provided for each pixel.
  • the amplification unit is provided in units of columns with respect to the pixels arranged in a matrix, The image sensor according to (2), wherein the determination unit performs the determination using a threshold value set for each column unit, using the magnification at the time of amplifying the signal as the conversion efficiency.
  • the amplifying unit includes an operational amplifier or a CMOS (Complementary Metal Oxide Semiconductor) inverter.
  • the amplifying unit includes a feedback circuit that feeds back a potential in the signal to a potential in a floating diffusion of a pixel that outputs the signal.
  • a holding unit that holds a threshold designation value for designating the threshold with a smaller number of bits than the number of bits necessary to indicate the digital value generated by the generation unit for each pixel having similar conversion efficiency.
  • the determination unit acquires the threshold value specification value of a pixel that outputs a signal converted into the digital value to be determined, and acquires the threshold value based on a table indicating an association between the digital value and the threshold value specification value.
  • the imaging device according to any one of (1) to (7), wherein a threshold value is converted into a gradation value of the digital value and the threshold value is set. (9) The threshold value is obtained by obtaining a digital value obtained by converting a reset signal, which is a signal in a state where there is no charge accumulation due to photons, for each pixel having similar conversion efficiency, and from the obtained digital values.
  • the imaging device according to any one of (1) to (8), which is calculated based on the calculated standard deviation and average value.
  • a generation unit that generates a digital value indicating the amount of charge accumulated by photons incident on the pixel during an exposure period based on a signal output from the pixel;
  • a threshold value set for each pixel having a similar conversion efficiency when converting the amount of charge accumulated in the pixel into a digital value generated by the generation unit is compared with the generated digital value.
  • An imaging device comprising: a determination unit that determines the incidence of a photon on a pixel that outputs the signal.
  • a generation unit that generates a digital value indicating the amount of charge accumulated by photons incident on the pixel during an exposure period based on a signal output from the pixel; A threshold value set for each pixel having a similar conversion efficiency when converting the amount of charge accumulated in the pixel into a digital value generated by the generation unit is compared with the generated digital value.
  • An electronic apparatus comprising: a determination unit that determines the incidence of a photon on a pixel that outputs the signal. (13) Based on the signal output from the pixel, a generation unit that generates a digital value indicating the amount of charge accumulated by photons incident on the pixel during the exposure period; and the amount of charge accumulated in the pixel Incident of a photon to a pixel that outputs the signal by comparing the generated digital value with a threshold value set for each pixel having similar conversion efficiency when converted into a digital value generated by the generation unit
  • An acquisition unit that acquires the digital value generated by the imaging device including a determination unit that performs the determination of multiple times for each pixel with similar conversion efficiency;
  • a threshold value calculation apparatus comprising: a calculation unit that calculates the threshold value based on a standard deviation and an average value of the acquired digital values.
  • the threshold value calculation device wherein the signal is a reset signal in a state where there is no charge accumulation due to photons.
  • the signal is a signal in a state where charges are accumulated by photons.
  • a generation procedure for generating a digital value indicating the amount of charge accumulated by photons incident on the pixel during an exposure period based on a signal output by the pixel;
  • the threshold value set for each pixel having similar conversion efficiency when converting the amount of charge accumulated in the pixel into a digital value generated by the generation procedure is compared with the generated digital value.
  • a determination procedure for determining the incidence of photons on the pixel that has output the signal.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

　画素へ入射した光子のバイナリ判定の精度を向上させる。　撮像素子は、生成部および判定部を備えるものである。生成部は、画素が出力した信号に基づいて、露光期間中に画素に入射した光子により蓄積された電荷の量を示すデジタル値を生成する。判定部は、画素において蓄積される電荷の量を生成部により生成されるデジタル値に変換する際の変換効率が類似する画素ごとに設定されている閾値と、生成されたデジタル値とを比較して、信号を出力した画素への光子の入射の判定を行うものである。

Description

撮像素子、撮像装置、電子機器、閾値算出装置および撮像方法
　本技術は、撮像素子に関する。詳しくは、微弱光を検出する撮像素子、撮像装置、電子機器、微弱光を検出する撮像素子の閾値算出装置および撮像方法に関する。
　近年、微弱光を検出する装置が、医療現場や研究現場を中心に幅広く導入されている。このような装置では、微弱光の検出部として、値段が比較的高い光電子増倍管が用いられることが多い。
　また、光電子増倍管の代わりに、安値で製造できるＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ等の撮像素子を用いて微弱光を検出する装置も提案されている（例えば、特許文献１参照。）。
特開２０１１－９７５８１号公報
　上述の従来技術では、ＣＭＯＳイメージセンサの各画素に入射した光子数をカウント（フォトンカウンティング）することにより、微弱光を検出する。
　なお、上述の従来技術では、各画素への光子の入射の有無がバイナリ判定（２値判定）される。このバイナリ判定では、例えば、画素ごとの特性の差やランダムノイズなどの影響を考慮して行うことにより、バイナリ判定の判断誤差をより減少させることが期待できる。
　本技術はこのような状況に鑑みて生み出されたものであり、画素へ入射した光子の判定の精度を向上させることを目的とする。
　本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、画素が出力した信号に基づいて、露光期間中に上記画素に入射した光子により蓄積された電荷の量を示すデジタル値を生成する生成部と、上記画素において蓄積される電荷の量を上記生成部により生成されるデジタル値に変換する際の変換効率が類似する画素ごとに設定されている閾値と、上記生成されたデジタル値とを比較して、上記信号を出力した画素への光子の入射の判定を行う判定部とを具備する撮像素子、撮像装置、電子機器および撮像方法である。これにより、デジタル値に変換する際の変換効率が類似する画素ごとに設定されている閾値とデジタル値とを比較して光子の入射の判定が行われるという作用をもたらす。
　また、この第１の側面において、上記信号を１より大きい倍率で増幅する増幅部をさらに具備し、上記生成部は、上記増幅された信号に基づいて上記生成を行うようにしてもよい。これにより、信号を１より大きい倍率で増幅する増幅部により増幅された信号に基づいてデジタル値が生成され、この生成されたデジタル値が閾値と比較されて光子の入射の判定が行われるという作用をもたらす。
　また、この第１の側面において、上記増幅部は、上記画素ごとに設けられ、上記判定部は、上記信号を増幅する際の倍率を上記変換効率とし、上記画素ごとに設定されている閾値を用いて上記判定を行うようにしてもよい。これにより、画素ごとに設けられた増幅部により増幅された信号に基づいてデジタル値が生成され、この生成されたデジタル値が閾値と比較されて光子の入射の判定が行われるという作用をもたらす。
　また、この第１の側面において、上記増幅部は、上記画素ごとに設けられるソース接地型のアンプトランジスタにより構成されるようにしてもよい。これにより、画素ごとに設けられるソース接地型のアンプトランジスタにより増幅された信号に基づいてデジタル値が生成され、この生成されたデジタル値が閾値と比較されて光子の入射の判定が行われるという作用をもたらす。
　また、この第１の側面において、上記増幅部は、行列状に配置されている上記画素に対して列単位で設けられ、上記判定部は、上記信号を増幅する際の倍率を上記変換効率とし、上記列単位ごとに設定されている閾値を用いて上記判定を行うようにしてもよい。これにより、列単位で設けられた増幅部により増幅された信号に基づいてデジタル値が生成され、この生成されたデジタル値が列単位ごとに設定されている閾値と比較されて光子の入射の判定が行われるという作用をもたらす。
　また、この第１の側面において、上記増幅部は、オペアンプまたはＣＭＯＳ（Complementary Metal Oxide Semiconductor）インバータにより構成されるようにしてもよい。これにより、オペアンプまたはＣＭＯＳ（Complementary Metal Oxide Semiconductor）インバータにより構成される増幅部が設けられるという作用をもたらす。
　また、この第１の側面において、上記増幅部は、上記信号における電位を、上記信号を出力した画素のフローティングディフュージョンにおける電位にフィードバックさせるためのフィードバック回路により構成される請求項５記載の撮像素子。これにより、フィードバック回路により構成される増幅部が設けられるという作用をもたらす。
　また、この第１の側面において、上記生成部により生成されるデジタル値を示すのに必要なビット数よりも少ないビット数で上記閾値を指定するための閾値指定値を上記変換効率が類似する画素ごとに保持する保持部をさらに具備し、上記判定部は、上記判定対象となるデジタル値に変換された信号を出力した画素の上記閾値指定値を取得し、上記デジタル値と上記閾値指定値との関連付けを示すテーブルに基づいて上記取得した閾値指定値を上記デジタル値の階調値に変換して上記閾値を設定するようにしてもよい。これにより、保持部が保持する閾値指定値をデジタル値の階調値に変換して閾値が設定されるという作用をもたらす。
　また、この第１の側面において、上記閾値は、光子による電荷の蓄積が無い状態における信号であるリセット信号を変換したデジタル値を上記変換効率が類似する画素ごとに複数回取得し、当該取得された複数のデジタル値から算出された標準偏差および平均値に基づいて算出されるようにしてもよい。これにより、リセット信号を変換したデジタル値の標準偏差および平均値に基づいて閾値が算出されるという作用をもたらす。
　また、本技術の第２の側面は、画素が出力した信号に基づいて、露光期間中に上記画素に入射した光子により蓄積された電荷の量を示すデジタル値を生成する生成部と、上記画素において蓄積される電荷の量を上記生成部により生成されるデジタル値に変換する際の変換効率が類似する画素ごとに設定されている閾値と、上記生成されたデジタル値とを比較して、上記信号を出力した画素への光子の入射の判定を行う判定部とを具備する撮像装置である。これにより、デジタル値に変換する際の変換効率が類似する画素ごとに設定されている閾値とデジタル値とを比較して光子の入射の判定が行われるという作用をもたらす。
　また、この第２の側面において、光子による電荷の蓄積が無い状態における信号であるリセット信号を変換したデジタル値を上記変換効率が類似する画素ごとに複数回取得して、当該取得した複数のデジタル値の標準偏差および平均値に基づいて前記閾値を算出する算出部をさらに具備するようにしてもよい。これにより、リセット信号を変換したデジタル値の標準偏差および平均値に基づいて閾値を算出されるという作用をもたらす。
　また、本技術の第３の側面は、画素が出力した信号に基づいて、露光期間中に前記画素に入射した光子により蓄積された電荷の量を示すデジタル値を生成する生成部と、前記画素において蓄積される電荷の量を前記生成部により生成されるデジタル値に変換する際の変換効率が類似する画素ごとに設定されている閾値と前記生成されたデジタル値とを比較して前記信号を出力した画素への光子の入射の判定を行う判定部とを備える撮像素子が生成した前記デジタル値を前記変換効率が類似する画素ごとに複数回取得する取得部と、前記取得されたデジタル値の標準偏差および平均値に基づいて前記閾値を算出する算出部とを具備する閾値算出装置である。これにより、デジタル値の標準偏差および平均値に基づいて閾値が算出されるという作用をもたらす。
　また、この第３の側面において、前記信号は、光子による電荷の蓄積が無い状態におけるリセット信号であってもよい。これにより、光子による電荷の蓄積が無い状態におけるリセット信号から生成されたデジタル値の標準偏差および平均値に基づいて閾値が算出されるという作用をもたらす。
　また、この第３の側面において、前記信号は、光子により電荷が蓄積された状態における信号であり、前記取得部は、露光させた前記撮像素子により生成された前記デジタル値を複数回取得する処理を異なる露光量により複数回実行し、前記算出部は、前記露光量ごとに求めた前記標準偏差および前記平均値から前記閾値を算出してもよい。これにより、露光量ごとに求めた標準偏差および平均値から閾値が算出されるという作用をもたらす。
　本技術によれば、画素へ入射した光子の判定の精度を向上させることができるという優れた効果を奏し得る。
本技術の第１の実施の形態の撮像素子１００の基本構成例の一例を示す概念図である。 本技術の第１の実施の形態の画素３１０の回路構成の一例を示す模式図である。 本技術の第１の実施の形態の画素３１０のレイアウトの一例を模式的に示す図である。 本技術の第１の実施の形態のデジタル値生成回路４００の機能構成例の一例およびデジタル値生成回路４００の動作例の一例を示す概念図である。 本技術の第１の実施の形態の調整値保持部２１０が保持する調整値を説明するための図である。 本技術の第１の実施の形態において、単位露光期間に各画素に入射する光子の平均数とカウント確率との関係を示すグラフである。 本技術の実施の形態の調整値保持部２１０に保持されている画素ごとの調整値を用いてバイナリ判定を行うことの効果を模式的に示す図である。 本技術の第１の実施の形態におけるバイナリ判定部２２０によるバイナリ判定の処理手順例を示すフローチャートである。 本技術の第１の実施の形態において、撮像素子１００の調整値保持部２１０に調整値を保持させる際の調整値の算出方法の一例を説明するための機能構成図である。 本技術の実施の形態における調整値算出部５５１による調整値の算出を模式的に示す図である。 本技術の第１の実施の形態における調整装置５５０の調整値算出部５５１による調整値算出の処理手順例を示すフローチャートである。 本技術の第１の実施の形態の第１の変形例として示すオペアンプのアンプ部４４０の回路構成例の一例を模式的に示す図である。 本技術の第１の実施の形態の第１の変形例として示すアンプ回路４６０およびデジタル値生成回路４００の動作の一例を示すタイミングチャートである。 本技術の第１の実施の形態の第１の変形例として示すアンプ回路４６０およびデジタル値生成回路４００を備える撮像素子１００のリセット信号カウント期間と、他の撮像素子のリセット信号カウント期間とを模式的に示す図である。 本技術の第１の実施の形態の第１の変形例におけるＲＥＦ信号のランプ波形と、他の撮像素子におけるＲＥＦ信号のランプ波形とを比較するための表である。 本技術の第１の実施の形態の第２の変形例として示すインバータのアンプ回路（アンプ回路７１０）の回路構成例の一例を模式的に示す図である。 本技術の第１の実施の形態の第３の変形例として示すフローティングディフュージョンに画素の出力をフィードバックさせる例における画素（画素８３０）の回路構成の一例を示す模式図である。 本技術の第１の実施の形態の第４の変形例として示すアンプトランジスタのドレイン端子に画素の出力をフィードバックさせる例における画素（画素８４０）の回路構成の一例を示す模式図である。 本技術の第１の実施の形態の第５の変形例として示すソース接地型のＮＭＯＳトランジスタをアンプトランジスタとして画素に設けて画素からの出力を増幅する例における画素（画素８１０）の回路構成の一例を示す模式図である。 本技術の第１の実施の形態の第６の変形例として示すソース接地型のＰＭＯＳトランジスタをアンプトランジスタとして画素に設けて画素からの出力を増幅する例における画素（画素８２０）の回路構成の一例を示す模式図である。 本技術の第２の実施の形態のデジタル値の標準偏差と平均値との関係の一例を示すグラフである。 本技術の第２の実施の形態における調整装置５５０の調整値算出部５５１による調整値算出の処理手順例を示すフローチャートである。
　以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
　１．第１の実施の形態（撮像制御：画素ごとの閾値を用いて光子の入射のバイナリ判定を行う例）
　２．第２の実施の形態（撮像制御：露光させた画素のデジタル値から画素ごとの閾値を求める例）
　＜１．第１の実施の形態＞
　［撮像素子の構成例］
　図１は、本技術の第１の実施の形態の撮像素子１００の基本構成例の一例を示す概念図である。
　撮像素子１００は、微弱光を検出するためのシステム（例えば、イメージングプレートの蛍光スキャナ、放射線のシンチレーションカウンタ等）に設けられる光の検出器である。この撮像素子１００は、例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）センサにより実現される。撮像素子１００は、従来の光電子増倍管、アバランシェフォトダイオード、或いはフォトダイオードなどの代わりに用いられる。
　撮像素子１００は、画素アレイ部３００と、垂直駆動回路１１０と、アンプ部４４０と、デジタル値生成回路４００と、レジスタ１３０と、調整値保持部２１０と、バイナリ判定部２２０と、出力回路１５０とを備える。
　画素アレイ部３００は、２次元マトリックス状（ｎ×ｍ）に配置された複数の画素（画素３１０）を備える。なお、本技術の第１の実施の形態では、１２８行×１２８列の画素３１０が画素アレイ部３００に配置されていることを想定する。図１に示す画素アレイ部３００には、１２８行×１２８列の画素３１０の一部が示されている。画素アレイ部３００に配置されている画素３１０には、垂直駆動回路１１０から制御線（制御線３３０）が行単位に配線される。また、画素３１０には、列単位（カラム単位）で垂直信号線（垂直信号線３４１）が配線される。なお、画素３１０の回路構成については、図２を参照して説明するためここでの説明を省略する。
　垂直駆動回路１１０は、制御線３３０を介して画素３１０に信号を供給し、順次垂直方向（列方向）に行単位で画素３１０を選択走査するものである。垂直駆動回路１１０により行単位で選択走査が行われることにより、行単位により画素３１０から信号が出力される。なお、制御線３３０には、画素リセット線３３１および電荷転送線３３２が含まれる。画素リセット線３３１および電荷転送線３３２については、図２を参照して説明するため、ここでの説明を省略する。
　アンプ部４４０は、画素３１０が出力した信号をＮ倍（１より大きい倍率（Ｎ＞１））に増幅するものである。このアンプ部４４０は、例えば、画素３１０とデジタル値生成回路４００との間に接続されたオペアンプにより実現される。また、画素３１０のアンプトランジスタの増幅率が大きい場合には、画素３１０とＡＣＤＳ部４１０との間にオペアンプは接続されず、アンプ部４４０は、画素３１０のアンプトランジスタにより実現される。なお、アンプ部４４０の種々の例については、本技術の第１の実施の形態の変形例として、図１０乃至図２０を参照して説明するため、ここでの詳細な説明を省略する。ここでは、画素３１０とＡＣＤＳ部４１０との間に接続されたオペアンプ（例えば、図１２参照）を想定して説明する。
　なお、アンプ部４４０をオペアンプにより実現する場合には、抵抗分割または容量分割を用いて、任意に設定された基準電圧と、画素３１０が出力した信号（リセット信号または蓄積信号）との差分がアンプ部４４０により増幅出力される。なお、アンプ部４４０は、画素３１０とＡＣＤＳ部４１０との間に設けられたり、画素のアンプトランジスタであるため、ｋＴＣノイズなどの画素３１０において生じたオフセットも増幅出力される。さらに、アンプ部４４０により、画素において発生したランダムノイズも増幅出力される。また、アンプ部４４０の出力には、アンプ部４４０自身のオフセットも含まれる。アンプ部４４０は、増幅した信号をデジタル値生成回路４００に供給する。なお、アンプ部４４０は、特許請求の範囲に記載の増幅部の一例である。
　デジタル値生成回路４００は、アンプ部４４０が増幅した出力信号に基づいて、画素３１０へ入射した光の量（光子により画素に蓄積された電荷の量）を示すデジタル値を生成するものである。デジタル値生成回路４００は、垂直信号線３４１ごとに備えられる。すなわち、撮像素子１００には、垂直駆動回路１１０が駆動する画素（３２行×１２８列）に配線される１２８本の垂直信号線３４１にそれぞれ接続される１２８個のデジタル値生成回路４００が備えられる。なお、デジタル値生成回路４００は、画素３１０やアンプ部４４０において発生するオフセット成分を略除去してデジタル値を生成するものの、画素において発生したランダムノイズは除去できずにデジタル値を生成する。デジタル値生成回路４００は、生成したデジタル値を、デジタル値生成回路４００ごとに接続されているレジスタ１３０に供給する。なお、デジタル値生成回路４００は、特許請求の範囲に記載の生成部の一例である。
　レジスタ１３０は、デジタル値生成回路４００ごとに備えられ、デジタル値生成回路４００から供給されたデジタル値を一時的に保持するものである。このレジスタ１３０は、画素の次の行の信号が読み出されている期間（読み出し期間）に、保持するデジタル値をバイナリ判定部２２０に順番に出力する。
　調整値保持部２１０は、レジスタ１３０から順次供給されたデジタル値をバイナリ判定する際に必要な閾値を示す値（調整値）を保持するものである。ここで、調整値について説明する。調整値が示す閾値は、画素への光子の入射がない場合のデジタル値の値と、画素へ１光子が入射した場合のデジタル値の値との間の値に設定される値である。光子の入射がない場合のデジタル値と、１光子が入射した場合のデジタル値との間の差分は、蓄積された電荷のデジタル値への変換効率（どのくらいの大きさのデジタル値に変換されるかを示す値）に応じて変化する。すなわち、画素のアンプトランジスタに増幅倍率の大きなものが設けられるなどにより変換効率が大きくなるほど、入射がない場合のデジタル値と、１光子が入射した場合のデジタル値との間の差分は大きくなる。調整値保持部２１０は、このような閾値を指定するための調整値を、画素ごとに保持する。なお、調整値は、多値（多階調）のデジタル値に対して、少ない階調値により閾値の値を特定できるように設定される。すなわち、調整値は、デジタル値を示すのに必要なビット数よりも少ないビット数で閾値のデジタル値を特定できるように設定される。なお、調整値については、図５を参照して説明するため、ここでの説明を省略する。
　調整値保持部２１０は半導体記録装置により構成され、例えば、撮像素子１００の製造工程において調整値を保持させて使用中に変更しない場合には、不揮発性メモリにより実現される。また、撮像素子１００の使用中や使用開始前に閾値を検出して保持させる場合には、ＳＲＡＭ（Static Random Access Memory）などの書換可能な揮発性メモリにより実現される。例えば、１２８行×１２８列の画素３１０のそれぞれに４ビットの調整値を設定する場合には、６４Ｋビットの容量を持つ調整値保持部２１０が撮像素子１００に設けられる。
　なお、調整値保持部２１０について、本技術の第１の実施の形態では、画素ごとの調整値を調整値保持部２１０が保持する例について説明する。なお、所定のグループ単位（例えば、列単位）で変換効率が同じであるために同じ閾値を設定することが可能な場合には、グループ単位（例えば、列単位）で調整値を設定することも可能である。なお、調整値保持部２１０は、特許請求の範囲に記載の保持部の一例である。
　バイナリ判定部２２０は、レジスタ１３０から順次供給されたデジタル値に基づいて、このデジタル値に変換された信号を出力した画素への光子の入射の有無をバイナリ判定するものである。このバイナリ判定部２２０は、バイナリ判定対象のデジタル値とされた信号を出力した画素に対する調整値を調整値保持部２１０から取得する。そしてバイナリ判定部２２０は、調整値の値と、デジタル値の階調値との関係を示すルックアップテーブルを用いて、取得した調整値をデジタル値の階調値に変換する。その後、バイナリ判定部２２０は、変換したデジタル値の階調値を閾値として、バイナリ判定対象のデジタル値の判定を行う。バイナリ判定部２２０は、判定結果（バイナリ値）を、出力回路１５０に供給する。なお、バイナリ判定部２２０は、特許請求の範囲に記載の判定部の一例である。
　出力回路１５０は、撮像素子１００が生成した信号を外部の回路に出力するものである。
　次に、画素３１０の回路構成の一例について、図２を参照して説明する。
　［画素の回路構成例］
　図２は、本技術の第１の実施の形態の画素３１０の回路構成の一例を示す模式図である。
　画素３１０は、光電変換を行うことによって、入射光である光信号を電気信号に変換するものである。画素３１０は、その変換された電気信号を増幅して、画素信号として出力する。この画素３１０は、例えば、浮遊拡散層（フローティングディフュージョン：ＦＤ：Floating-Diffusion）を有するＦＤアンプにより電気信号を増幅する。
　なお、図２では、アンプ部４４０が垂直信号線３４１ごとに備えられることを想定し、ソースフォロア型のアンプトランジスタを備える画素を説明する。
　画素３１０は、フォトダイオード３１１と、転送トランジスタ３１２と、リセットトランジスタ３１３と、アンプトランジスタ３１４とを備える。
　画素３１０において、フォトダイオード３１１は、そのアノード端子が接地され、カソード端子が転送トランジスタ３１２のソース端子に接続される。また、転送トランジスタ３１２は、そのゲート端子が電荷転送線３３２に接続され、そのドレイン端子がフローティングディフュージョン（ＦＤ３２２）を介してリセットトランジスタ３１３のソース端子とアンプトランジスタ３１４のゲート端子とに接続される。
　また、リセットトランジスタ３１３は、そのゲート端子が画素リセット線３３１に接続され、そのドレイン端子が電源線３２３とアンプトランジスタ３１４のドレイン端子とに接続される。また、アンプトランジスタ３１４のソース端子が垂直信号線３４１に接続される。
　フォトダイオード３１１は、光の強度に応じて電荷を発生させる光電変換素子である。このフォトダイオード３１１では、フォトダイオード３１１に入射した光子により電子とホールとのペアが発生し、ここではこの発生された電子が蓄積される。
　転送トランジスタ３１２は、垂直駆動回路１１０からの信号（転送パルス）に従って、フォトダイオード３１１において発生した電子をＦＤ３２２に転送するものである。この転送トランジスタ３１２は、例えば、そのゲート端子に供給される電荷転送線３３２から信号（パルス）が供給されると導通状態となり、フォトダイオード３１１において発生した電子をＦＤ３２２に転送する。
　リセットトランジスタ３１３は、垂直駆動回路１１０から供給される信号（リセットパルス）に従って、ＦＤ３２２の電位をリセットするためのものである。リセットトランジスタ３１３は、画素リセット線３３１を介してリセットパルスがゲート端子に供給されると導通状態となり、ＦＤ３２２から電源線３２３に電流が流れる。これにより、フローティングディフュージョン（ＦＤ３２２）に蓄積された電子が電源へ引き抜かれ、フローティングディフュージョンがリセットされる（以降では、この時の電位をリセット電位と称する）。なお、フォトダイオード３１１をリセットする場合には、転送トランジスタ３１２とリセットトランジスタ３１３とが同時に導通状態とされる。これによりフォトダイオード３１１に蓄積された電子が電源へ引き抜かれ、光子が未入射の状態（暗状態）にリセットされる。なお、電源線３２３に流れる電位（電源）は、リセットやソースフォロアに使用される電源であり、例えば、３Ｖが供給されている。
　アンプトランジスタ３１４は、フローティングディフュージョン（ＦＤ３２２）の電位を増幅して、その増幅された電位に応じた信号（出力信号）を垂直信号線３４１に出力するためのものである。図２で示すアンプトランジスタ３１４は、ソースフォロア型のアンプトランジスタであり、増幅の倍率は、１に近いものとなる。このアンプトランジスタ３１４は、フローティングディフュージョン（ＦＤ３２２）の電位がリセットされている状態の場合（リセット電位の場合）には、このリセット電位に応じた出力信号（以降では、リセット信号と称する）を、垂直信号線３４１に出力する。また、アンプトランジスタ３１４は、フォトダイオード３１１が蓄積した電子がＦＤ３２２に転送されている場合には、この転送された電子の量に応じた出力信号（以降では、蓄積信号と称する）を、垂直信号線３４１に出力する。なお、図１のように垂直信号線３４１を複数の画素で共有する場合には、アンプトランジスタ３１４と垂直信号線３４１との間に、画素ごとに選択トランジスタを挿入するようにしても良い。
　なお、図２において示したような画素の基本回路や動作機構は通常の画素と同様であり、他にもさまざまなバリエーションが考えられる。しかしながら、本技術で想定する画素は、従来の画素に比べ、変換効率が著しく高くなるように設計される。その為には、ソースフォロアを構成するアンプ（アンプトランジスタ３１４）のゲート端子の寄生容量（ＦＤ３２２の寄生容量）が、実効的に極限まで小さくなるように画素を設計する。この設計は、例えば、レイアウトを工夫する手法や、ソースフォロアの出力を画素内の回路にフィードバックする手法（例えば、特開平５－６３４６８、特開２０１１－１１９４４１を参照）により行うことができる。
　次に、アンプトランジスタ３１４のゲート端子の寄生容量が小さくなるように設計された画素３１０のレイアウトの一例について、図３を参照して説明する。
　［画素の平面レイアウト例］
　図３は、本技術の第１の実施の形態の画素３１０のレイアウトの一例を模式的に示す図である。
　ここでは、アンプトランジスタ３１４のゲート端子の寄生容量およびフローティングディフュージョン（ＦＤ３２２）に着目して説明する。
　図３に示す画素３１０のレイアウトでは、フォトダイオード３１１と、ＦＤ３２２と、垂直信号線３４１とが示されている。また、図３には、転送トランジスタ３１２のゲート端子の配線（ゲート配線３６２）と、リセットトランジスタ３１３のゲート端子の配線（ゲート配線３６３）と、アンプトランジスタ３１４のゲート端子の配線（ゲート配線３６４）とが示されている。なお、ＦＤ３２２は太い破線により示され、垂直信号線３４１は細い破線により示され、ゲート配線３６２乃至３６４は斜線を付した矩形により示されている。
　さらに、図３には、転送トランジスタ３１２のドレイン端子と、リセットトランジスタ３１３のソース端子と、この２つの端子間の配線とに対応する不純物拡散層（拡散層３７１）が示されている。また、図３には、リセットトランジスタ３１３のドレイン端子と、アンプトランジスタ３１４のドレイン端子と、この２つの端子間の配線とに対応する不純物拡散層（拡散層３７２）が示されている。そして、図３には、アンプトランジスタ３１４のソース端子に対応する不純物拡散層（拡散層３７３）が示されている。なお、拡散層３７１乃至３７３は、細かい点を付した矩形により示されている。
　さらに、このレイアウトには、ゲート配線３６２を電荷転送線３３２に接続するためのコンタクト（コンタクト３８２）と、ゲート配線３６３を画素リセット線３３１に接続するためのコンタクト（コンタクト３８３）とが示されている。また、このレイアウトには、ゲート配線３６４をＦＤ３２２に接続するためのコンタクト（コンタクト３８４）と、拡散層３７１をＦＤ３２２に接続するためのコンタクト（コンタクト３８５）とが示されている。さらに、このレイアウトには、拡散層３７２を電源線３２３に接続するためのコンタクト（コンタクト３８６）と、拡散層３７３を垂直信号線３４１に接続するためのコンタクト（コンタクト３８７）とが示されている。
　ここで、画素３１０のレイアウトについて、ＦＤ３２２のサイズに着目して説明する。画素３１０では、ＦＤ３２２における寄生容量が最小になるようにレイアウトが設計される。このため、画素３１０では、拡散層３７１をゲート配線３６４に繋ぐ配線部位であるＦＤ３２２と、拡散層３７１と、ゲート配線３６４とが製造可能な限り最小面積となるようにレイアウトが設計される。また、画素３１０では、アンプトランジスタ３１４のドレイン端子における幅（拡散層３７３のゲート配線３６４付近）が絞られる。
　図３に示すような設計により寄生容量を小さくすることで、ＦＤ３２２に蓄積された電子が少数であっても十分大きな出力信号が垂直信号線３４１へ出力されるようにすることができる。この出力信号の大きさは、アンプトランジスタ３１４のランダムノイズより十分大きければよい。１光子がＦＤ３２２に蓄積された時の出力信号がアンプトランジスタ３１４のランダムノイズより十分大きな状態になれば、画素からの信号は量子化され、画素の蓄積光子数をデジタル信号として検出できるようになる。
　例えば、アンプトランジスタ３１４のランダムノイズが５０μＶ～１００μＶぐらいであり、出力信号の変換効率が６００μＶ／ｅ－ぐらいに引き上げられた場合には、出力信号はランダムノイズより十分大きいため、原理的に１光子の検出が可能である。
　なお、図３に示したような画素３１０は、例えば、３Ｖ程度の電源電圧が供給される場合には、フォトダイオード３１１に１０００ｅ－程度の電荷を蓄積することも可能である。この場合における蓄積信号（出力信号）は、０．６Ｖ程度の動作レンジを持つアナログ出力となる。この場合においても、１電子あたりの信号の大きさが従来と比較して約１０倍大きい。このため、アンプトランジスタ３１４やデジタル値生成回路４００のランダムノイズの影響は約１／１０となる。すなわち、画素３１０は低照度撮像に適している。
　このように、フォトダイオードおよびアンプトランジスタを備える画素の出力信号は、変換効率が十分高い場合には、バイナリデータとしても、階調を持ったアナログデータとしても扱うことができる。しかしながら、このような画素は、１回の撮像における検出光量の上限（ダイナミックレンジ）が小さい課題がある。ダイナミックレンジを向上させるためには、画素が出力した信号の読み出し速度を上げてフレームレートを高めた上で複数回の読み出し結果を集積することが有効である。例えば、光子の入射をバイナリ判定する場合において、１０２３回の露光と読み出しを行って結果を集積すると、１画素当たりのダイナミックレンジが１０ビットの階調のデータとなる。また、最大の蓄積電子数が１０００ｅ－であり、アナログ出力したのちに光子数を判定する場合においても、１６回の露光と読み出しを行って結果を集積すれば、最大の蓄積電子数が１６，０００ｅ－である画素の出力と等価になる。
　なお、図３では、寄生容量が実効的に極限まで小さくなるように画素を設計して１光子が検出可能な画素の例について説明したが、これに限定されるものではない。他に、光電変換で得られた電子を画素内で増幅する画素によっても、同様に１光子の検出を実施することができる。例えば、画素内のフォトダイオードとアンプトランジスタのゲート端子との間に複数段のＣＣＤ増倍転送素子が埋め込まれた画素が考えられる（例えば、特開２００８－３５０１５を参照）。この画素では、光電変換された電子が画素内で１０倍程度に増倍される。このように、画素内で電子を像倍することによっても１光子検出は可能であり、このような画素を配置した撮像素子を撮像素子１００として用いることもできる。
　次に、デジタル値生成回路４００の機能構成について図４を参照して説明する。
　［デジタル値生成回路の機能構成例］
　図４は、本技術の第１の実施の形態のデジタル値生成回路４００の機能構成例の一例およびデジタル値生成回路４００の動作例の一例を示す概念図である。
　図４ａでは、デジタル値生成回路４００の機能構成として、アンプ部４４０と、ＡＣＤＳ（Analog Correlated Double Sampling；アナログ相関２重サンプリング）部４１０と、ＤＣＤＳ（Digital CDS；デジタル相関２重サンプリング）部４２０とが示されている。
　また、図４ａでは、デジタル値生成回路４００に接続される垂直信号線３４１と、この垂直信号線３４１に接続される画素３１０の一部と、画素アレイ部３００と、アンプ部４４０とがデジタル値生成回路４００の機能構成と一緒に示されている。
　ＡＣＤＳ部４１０は、アナログＣＤＳによりオフセット除去を行うものであり、スイッチ４１２と、キャパシタ４１３と、比較器４１１とを備える。
　スイッチ４１２は、比較器４１１に基準電圧を入力する入力端子と、比較器４１１に比較対象の信号を入力する入力端子とのいずれかに垂直信号線３４１を接続するためのスイッチである。このスイッチ４１２は、画素３１０のリセット信号をサンプルホールドさせる場合には、基準電圧を入力する入力端子（キャパシタ４１３が接続されている左側の端子）に垂直信号線３４１を接続する。また、スイッチ４１２は、アナログＣＤＳの結果を比較器４１１が出力する場合には、比較対象の信号を入力する入力端子（キャパシタが無い右側の端子）に垂直信号線３４１を接続する。
　キャパシタ４１３は、画素３１０のリセット信号をサンプルホールドするための保持容量である。
　比較器４１１は、サンプルホールドした信号と、比較対象の信号との差分を出力するものである。すなわち、比較器４１１は、サンプルホールドされたリセット信号と、垂直信号線３４１から供給された信号（蓄積信号またはリセット信号）との差分を出力する。すなわち、比較器４１１は、ｋＴＣノイズなどの画素３１０において生じたオフセットやアンプ部４４０のオフセットなどを、蓄積信号またはリセット信号から除去する。
　なお、比較器４１１は、例えば、ゲイン１のオペアンプにより実現される。比較器４１１は、差分の信号を、ＤＣＤＳ部４２０に供給する。なお、ここでは、リセット信号とリセット信号との差分の信号を無信号と称し、リセット信号と蓄積信号との差分の信号を正味の蓄積信号と称する。
　ＤＣＤＳ部４２０は、デジタルＣＤＳによりオフセット除去を行うものであり、ＡＤ（Analog Digital）変換部４２１と、レジスタ４２２と、スイッチ４２３と、減算器４２４とを備える。
　ＡＤ変換部４２１は、比較器４１１から供給された信号をＡＤ変換するものである
　スイッチ４２３は、ＡＤ変換部４２１が生成したＡＤ変換後の信号の供給先を切り替えるスイッチである。スイッチ４２３は、ＡＤ変換部４２１が無信号のＡＤ変換の結果（デジタルの無信号）を出力した場合には、この信号をレジスタ４２２に供給し、レジスタ４２２にラッチ（保持）させる。これにより、比較器４１１やＡＤ変換部４２１のオフセットの値がレジスタ４２２に保持される。また、スイッチ４２３は、ＡＤ変換部４２１が正味の蓄積信号のＡＤ変換の結果（デジタルの正味の蓄積信号）を出力した場合には、この信号を減算器４２４に供給する。
　レジスタ４２２は、無信号のＡＤ変換の結果を保持するものである。レジスタ４２２は、保持する無信号のＡＤ変換の結果（デジタルの無信号）を減算器４２４に供給する。
　減算器４２４は、デジタルの正味の蓄積信号の値からデジタルの無信号の値を減算するものである。減算器４２４は、減算した結果（正味のデジタル値）を出力する。
　ここで、アンプ部４４０を設ける利点について、デジタル値生成回路４００の各構成の動作の点から説明する。画素３１０が出力した信号をアンプ部４４０によりＮ倍に増幅することにより、ＡＤ変換部４２１がＡＤ変換を行う際に必要な分解能を１／Ｎに落とすことができる。特に、画素３１０とＡＣＤＳ部４１０との間にアンプ部４４０を設けることで、画素３１０の信号がＡＣＤＳ部４１０に入る前にＮ倍に増幅される一方で、画素３１０において生じたオフセットおよびアンプ部４４０のオフセットについてはＡＣＤＳ部４１０において除去することができる。すなわち、画素３１０のオフセットとアンプ部４４０のオフセットとが除去された信号をＡＤ変換部４２１がＡＤ変換することにより、ＡＤ変換する際のオフセット成分が最小に抑えられる。
　すなわち、アンプ部４４０を備えていない他の撮像素子と比較して、ＡＤ変換の分解能が１／Ｎでよい上に、ＡＤ変換の際のオフセット成分の量は同じであるため、ＡＤ変換の所要時間を短縮することができる。特に、無信号をＡＤ変換する際には、オフセット成分が最小に抑えられた無信号を１／Ｎの分解能でＡＤ変換するため、所要時間が大幅に短縮される。なお、ここで無信号を構成するオフセット成分は、ＡＣＤＳ部４１０で生じたオフセット成分と、ＤＣＤＳ部４２０で生じたオフセット成分である。
　また、撮像素子１００を用いて１光子検出などの微小な光を検出する場合には、画素３１０からの蓄積信号の大部分が無信号（オフセット）となる、また、１光子検出の場合には、画素３１０の出力信号のためにカウントする量（電位差）が非常に小さくなり、画素３１０の出力信号のためのＡＤ変換時間が非常に短い。すなわち、ＡＤ変換にかかる時間を大幅に短縮することができる。
　なお、多階調のデータを生成する通常の撮像素子において画素が出力した信号を増幅するアンプ部を設けると、アンプ部４４０のゲインのバラつきが最終出力にそのまま反映し、カラム（列）ごとの縦筋となる。しかしながら、微弱光を検出対象として画素への１光子の入射の有無をバイナリ判定する場合には、光子数「０」と、光子数「１」を識別するための閾値（判定閾値）を適切に設定することにより、ゲインばらつきの影響をフィルタリングし、完全に排除することが可能となる。なお、この判定閾値の設定については、図５および図７を参照して説明するため、ここでの詳細な説明を省略する。
　なお、図４において示したデジタル値生成回路４００は、比較器４１１とＡＤ変換部４２１とを一体化させ、オートゼロ動作でＣＤＳを行うようにしてもよい。なお、このようなデジタル値生成回路４００の回路構成の一例については、図１２を参照して説明する。
　ここで、図４ａで示したデジタル値生成回路４００の動作について図４ｂを参照して説明する。
　図４ｂでは、デジタル値生成回路４００の動作例の一例を示すフローチャートが示されている。なお、図４ｂで示すフローチャートの各手順の枠は、図４ａにおいて示した各構成を囲む枠と対応する。すなわち、２重の枠で示す手順は画素３１０の手順を示し、長い線の破線の枠で示す手順はＡＣＤＳ部４１０の手順を示し、短い線の破線の枠で示す手順はＤＣＤＳ部４２０の手順を示し、太線の枠で示す手順は、アンプ部４４０の手順を示す。なお、説明の便宜上、ＡＣＤＳ部４１０によるＡＣＤＳ処理については、図示を省略し、ＤＣＤＳ部４２０がＡＤ変換を行う際の手順で一緒に説明する。
　まず、選択された行の画素（画素３１０）において、アンプトランジスタ３１４のゲート端子の電位（ＦＤ３２２の電位）がリセットされ、垂直信号線３４１にリセット信号が出力される（ステップ５１１）。
　続いて、画素３１０から出力されたリセット信号が、アンプ部４４０によりＮ倍（Ｎ＞１）に増幅される（ステップ５１２）。なお、この増幅されたリセット信号では、画素のオフセット成分であるｋＴＣノイズや、アンプ部４４０のオフセット成分も含まれ、これらのノイズも増倍されて出力される。また、この増幅されたリセット信号には、画素において発生したランダムノイズも含まれ、このランダムノイズも増倍されて出力される。
　そして、アンプ部４４０により増幅されたリセット信号が、ＡＣＤＳ部４１０のキャパシタ４１３によってサンプルホールドされる（ステップ５１３）。
　その後、アンプ部４４０により増幅されたリセット信号と、サンプルホールドされたリセット信号との差分の信号（無信号）が、ＤＣＤＳ部４２０のＡＤ変換部４２１によりＡＤ変換される（ステップ５１４）。なお、このＡＤ変換された無信号には、比較器４１１やＡＤ変換部４２１によって発生するノイズが含まれており、これらのノイズを相殺（オフセット）するための値がデジタル検出されたものである。そして、この無信号のＡＤ変換の結果が、オフセット値としてレジスタ４２２に保持される（ステップ５１５）。
　続いて、画素３１０において、フォトダイオード３１１が蓄積した電子がＦＤ３２２に転送され、画素３１０から蓄積信号が出力される（ステップ５１６）。その後、画素３１０から出力された蓄積信号が、アンプ部４４０によりＮ倍（Ｎ＞１）に増幅される（ステップ５１７）。そして、アンプ部４４０により増幅された蓄積信号と、サンプルホールドされたリセット信号との差分の信号（正味の蓄積信号）が、ＤＣＤＳ部４２０のＡＤ変換部４２１によりＡＤ変換される（ステップ５１８）。なお、サンプルホールドされたリセット信号との差分の信号とすることにより、画素のオフセット成分や、アンプ部４４０のオフセット成分が相殺される。なお、この差分の信号のＡＤ変換の結果には、比較器４１１やＡＤ変換部４２１によって発生するノイズが含まれている。また、差分の信号のＡＤ変換の結果には、画素のランダムノイズも含まれている。
　そして、減算器４２４によって、正味の蓄積信号のＡＤ変換の結果（２回目）の値から、レジスタ４２２に保持された無信号のＡＤ変換の結果（１回目）の値が差し引かれた値が出力される（ステップ５１９）。これにより、比較器４１１やＡＤ変換部４２１に起因するノイズ（オフセット成分）がキャンセルされ、画素３１０が出力した蓄積信号の大きさと、画素のランダムノイズの大きさとを示すデジタル値（正味のデジタル値）が出力される。
　このように、画素において発生したランダムノイズは、ＡＣＤＳおよびＤＣＤＳによって相殺されずに、正味のデジタル値に含まれてしまう。特に、アンプ部４４０により増幅されるため、ランダムノイズによるデジタル値の値のばらつきが大きくなる。
　なお、ここでは、デジタル値に含まれるランダムノイズとして、画素のランダムノイズのみに着目して説明したが、アンプ部４４０、ＡＣＤＳ部４１０およびＤＣＤＳ部４２０もそれぞれがランダムノイズを発生させる。これらのランダムノイズも正味のデジタル値に含まれる。特に、アンプ部４４０のランダムノイズは、Ｎ倍に増幅されてしまう。なお、アンプ部４４０のランダムノイズは、アンプ部４４０を十分に大面積のトランジスタで構成することにより低減させることができる。なお、これらのランダムノイズは、多重サンプリングや帯域制限によってある程度低減させることはできるが、オフセット成分のように除去しきることはできない。
　デジタル値生成回路４００により生成された正味のデジタル値は、バイナリ判定部２２０に供給される。そして、バイナリ判定部２２０は、調整値保持部２１０が保持する画素ごとの調整値から、この供給された正味のデジタル値とされた蓄積信号を出力した画素のバイナリ判定の閾値を設定する。その後、この設定された閾値と正味のデジタル値とが比較されて、１光子の入射の有無がバイナリ判定部２２０によりバイナリ判定される。
　次に、調整値保持部２１０が保持する画素ごとの調整値について、図５を参照して説明する。
　［調整値保持部が保持する画素ごとの調整値の一例］
　図５は、本技術の第１の実施の形態の調整値保持部２１０が保持する調整値を説明するための図である。
　図５ａには、調整値保持部２１０が保持する画素ごとの調整値を模式的に示す表が示されている。また、図５ｂには、バイナリ判定部２２０におけるバイナリ判定の判定閾値（デジタル値の階調値）と調整値との関係を模式的に示す表が示されている。
　なお、図５ａでは、画素アレイ部３００における１２８行×１２８列の画素を、行番号および列番号により特定して示す。また、図５では、調整値は、４ビット（０乃至１５）の値であることとする。
　図５ａの表に示すように、画素ごとの調整値が調整値保持部２１０に保持される。なお、この調整値は、例えば、撮像素子１００の製造工程において画素ごとに設定されて調整値保持部２１０に保持される。この調整値の設定については、図９乃至図１１を参照して説明するため、ここでの説明を省略する。
　この図５ａで示す調整値は、バイナリ判定部２２０がバイナリ判定を行う際に、バイナリ判定対象の画素の調整値が取得される。そして、バイナリ判定部２２０において、調整値それぞれの値（０乃至１５）に対応付けられた判定閾値（階調値）に変換される。
　すなわち、図５ｂの表に示すような、調整値の値と、判定閾値（階調値）との関連づけを示す情報（ルックアップテーブル）をバイナリ判定部２２０が保持し、この情報に基づいて調整値が判定閾値に変換される。すなわち、４ビットの調整値で、１６階調の判定閾値を設定することができる。
　調整値が判定閾値に変換されると、変換された閾値に基づいてバイナリ判定部２２０がバイナリ判定を行う。これにより、画素それぞれの出力値のばらつきに対して画素ごとに適切な閾値を設定してバイナリ判定を行うことができる。例えば、図１で示したアンプ部４４０ごとにゲインが異なるとともに、図２で示した画素のアンプトランジスタ３１４ごとにもゲインが異なる場合には、画素が出力した信号にかかるゲインが画素ごと大きく異なることが想定される。このような場合においても、画素ごとに適切な閾値を設定することにより、バイナリ判定を正確に行うことができる。
　なお、図５では、画素ごとに調整値が設定される例を説明したが、ばらつきの単位ごとに調整値を設定することも考えられる。例えば、カラムごと（垂直信号線３４１ごと）にアンプ部４４０が設けられる場合において、アンプ部４４０のゲインはばらつくものの画素のアンプトランジスタ３１４におけるゲインのばらつきが無いならば、カラムごとに調整値を設けることもできる。
　次に、各画素に入射した光子の数と検出結果（バイナリ判定の結果）との関係について、図６を参照して説明する。
　［各画素に入射した光子の数と検出結果との関係例］
　図６は、本技術の第１の実施の形態において、単位露光期間に各画素に入射する光子の平均数とカウント確率との関係を示すグラフである。
　なお、撮像素子の各画素には、撮像素子の各画素に対して光子が均一かつランダムに入射することを想定して説明する。なお、光子は、時間的にも均一かつランダムに入射することを想定する。
　このような条件において、単位露光期間内に各画素に入射する光子の平均数（平均光子数）と、入射した光子がカウント（バイナリ判定部２２０で「１」と判定）される確率（カウント確率）との関係は、ポワソン分布（Poisson distribution）に従う。ポワソン分布に従うため、平均光子数とカウント確率との関係は、次の式１に示す関係になる。
Figure JPOXMLDOC01-appb-M000001
 ここで、Ｐ（ｋ）は、単位露光期間内において、単位画素に光子入射がｋ回発生（ｋ個の光子が入射）する確率である。また、λは、単位露光期間内において、単位画素に入射する光子の平均個数（平均光子数）である。また、ｅは、自然対数の底（≒２．７１８）である。
　すなわち、上述の式１の確率Ｐ（ｋ）は、単位露光期間中に各画素に入射する光子の数が平均光子数λの場合において、入射する光子の数が光子数ｋである確率を示す。
　ここで、単位露光期間中において撮像素子の各画素に入射した光子の数の平均（平均光子数λ）が「０．２１」であることを想定して、平均光子数とカウント確率との関係を説明する。この場合において、光子数ｋと、確率Ｐ（ｋ）とは、上述の式１に基づいて、次のような関係になる。
　単位画素に入射する光子が０個（ｋ＝０）の確率：０．８１０５
　単位画素に入射する光子が１個（ｋ＝１）の確率：０．１７０２
　単位画素に入射する光子が２個（ｋ＝２）の確率：０．０１７９
　単位画素に入射する光子が３個（ｋ＝３）の確率：０．００１３
　・・・（これ以下は、値が非常に小さい（０．００００７以下）ので省略）
　このように、単位画素に入射する光子が重複する確率は、重複する光子の数が多くなるほど、値が小さくなる。
　次に、このような確率で光子が入射する場合における撮像素子が生成する信号について説明する。
　バイナリ判定部２２０が出力するデジタル値が「０」となる場合は、単位画素に入射する光子が０個のケースである。すなわち、デジタル値が「０」となる確率は、単位画素に入射する光子が０個のケースの確率の「０．８１０５」である。
　一方、バイナリ判定部２２０が出力するデジタル値が「１」となる場合は、単位画素に入射する光子が１個以上の全てのケースである。すなわち、デジタル値が「１」となる確率（カウント確率）は、単位画素に入射する光子が１個以上のケースの確率を総和した値の「０．１８９４」ある。
　なお、平均光子数λが「０．２１」であることから、カウント確率「０．１８９４」は、入射した光子の約１０％がカウントされない（カウントロス）ことを示している。このカウントロスは、単位露光期間内において、単位画素に２個以上の光子入射があったものを「１」とカウントしたことに起因して生じている。従って平均光子数λが大きくなるほどカウントロスも大きくなる。
　ここまでは、平均光子数λが「０．２１」であることを想定して説明したが、このような平均光子数λとカウント確率との関係は、空間的かつ時間的に光子が均一かつランダムに入射する場合には一意的である。すなわち、縦軸をカウント確率を示す軸とし、横軸を単位露光期間に各画素に入射する光子の平均光子数とすると、カウント確率と平均光子数との関係は、図６の表の実線（線５２１）に示す関係になる。
　なお、図６の表において、鎖線（鎖線５２２）で示す平均光子数の位置は、入射した光子の約１０％がカウントロスされる位置（１０％検出ロス位置）を示す。約１０％のカウントロスを許容する場合には、平均光子数が「０．２１」以下の場合にはリニアリティを保証できるものとされる。これを撮像素子が生成したデジタル出力値の側からみれば、すなわち撮像素子が生成したデジタル値におけるカウント確率が「０．１８９４」以下である場合には、リニアリティを保証できる照度と露光条件で撮像したものと判断される。一方、カウント確率が「０．１８９４」を超えている場合（図６の圧縮領域５２３で示す範囲）には、カウントロスが多く、リニアリティを保証できないと判断される。
　なお、カウント確率と平均光子数との間には図６の表に示すような関係があるため、この表に示すような関係を示すデータ（例えば、ポワソン分布またはポワソン分布に近似させた関数やテーブル）を保持させることにより、カウント値の補正を施すことができる。この補正は、まず、撮像素子が生成したデジタル値に基づいてカウント確率（「１」の値の画素の全画素における割合）を算出し、このカウント確率と、図６の表に示す関係を示すデータとから平均光子数を算出する。そして、その算出した平均光子数から、撮像素子に入射した光子の数を算出する。この補正を行う場合には、リニアリティを保証できる範囲内で使用する場合（補正なしの場合）と比較して、一桁程度検出ダイナミックレンジを上げることが可能になる。
　なお、調整値保持部２１０に保持された画素ごとの調整値を用いてバイナリ判定が撮像素子１００において行われるため、撮像素子１００を備える装置は、正確に光子をカウントすることができ、リニアリティの判断や、カウント値の補正を正確に行うことができる。
　次に、画素ごとの調整値に基づいてバイナリ判定を行う効果について、図７を参照して説明する。
　［効果例］
　図７は、本技術の第１の実施の形態の調整値保持部２１０に保持されている画素ごとの調整値を用いてバイナリ判定を行うことの効果を模式的に示す図である。
　図７ａには、画素ごとにゲインがばらつく撮像素子において、１つの閾値を用いて全ての画素のバイナリ判定を行うことを想定した例（全ての画素で単一の閾値を設定する例）が示されている。
　この図７ａには、ゲインが異なる２つの画素（画素Ａ、画素Ｂ）の出力信号の頻度分布をそれぞれ示す２つのグラフが示されている。この２つのグラフは、縦軸を頻度を示す軸とし、横軸を信号量（デジタル値の階調値）を示す軸として、電荷の蓄積がない状態で生成された信号（無蓄積信号）と、１光子が入射した状態で生成された信号（１光子信号）との頻度分布が示されている。なお、画素Ａは画素Ｂよりもゲインの値が小さい（増幅率が小さい）ことを想定して頻度分布が示されている。
　また、画素Ａの無蓄積信号のピーク位置が位置Ｇ１により示され、画素Ａの１光子信号のピーク位置が位置Ｇ２により示されている。また、画素Ｂの無蓄積信号のピーク位置が位置Ｇ３により示され、画素Ｂの１光子信号のピーク位置が位置Ｇ４により示されている。
　なお、図７ａおよび図７ｂでは、説明の便宜上、画素Ａの無蓄積信号のピーク位置（位置Ｇ１）と、画素Ｂの無蓄積信号のピーク位置（位置Ｇ３）とは、同じ信号量（例えば、「０」の階調値）であることを想定する。
　図７ａに示すように、画素Ａは、画素Ｂよりもゲインの値が小さいため、無蓄積信号のピーク位置と１光子信号のピーク位置との間の距離は、画素Ａのほうが画素Ｂよりも小さい。また、ランダムノイズによる値のばらつき（グラフの信号量（階調値）方向における広がり）は、ゲインの小さい画素Ａのほうが画素Ｂよりも小さい。なお、無蓄積信号の場合においても、図７ａに示すように、ランダムノイズにより値がばらつくため、このばらついた値よりも高い値に閾値を設けないと、誤判定が発生する。
　バイナリ判定の誤判定をしない閾値が設定可能な信号量の範囲は、画素Ａの範囲（範囲Ｐ１）の方が画素Ｂの範囲（範囲Ｐ２）よりも狭い。なお、無蓄積信号および１光子信号のピーク位置間の距離、ランダムノイズによる値のばらつき、および、誤判定をしない閾値が設定可能な範囲は、ゲインがＮ倍になれば、これらもＮ倍になる。
　この場合において、画素Ａおよび画素Ｂに共通な閾値を設定する場合には、範囲Ｐ１と範囲Ｐ２との間で重複する信号量（階調値）の範囲（範囲Ｐ３）のうちから設定される。図７ａでは、共通な閾値の一例が、閾値Ｈ１として示されている。
　図７ａに示すように、ゲインにばらつきがある場合には、共通な閾値の設定が難しくなる。なお、図７ａでは、２つの画素の両方で誤判定をしないでバイナリ判定できる範囲（範囲Ｐ３）があることを想定して説明したが、ゲインのばらつきが非常に大きい場合には、この範囲（閾値設定のマージン）がないことも考えられる。特に、ゲインのばらつきがある画素数が多くなればなるほど、この共通な閾値の設定は難しくなる。
　図７ｂには、調整値保持部２１０に保持されている画素ごとの調整値を用いてバイナリ判定を行う本技術の第１の実施の形態の撮像素子１００の例（調整値を用いて画素ごとに閾値を設定する例（撮像素子１００））が示されている。
　なお、この図７ｂで示すゲインが異なる２つの画素（画素Ａ、画素Ｂ）の出力信号の頻度分布は、図７ａにおいて示したものと同様のものであるため、ここでの詳細な説明を省略する。図７ｂでは、画素Ａおよび画素Ｂの頻度分布に加えて、調整値の値と、画素Ａに設定された「５」の値の調整値に対応する信号量の閾値（閾値Ｈ１１）と、画素Ｂに設定された「７」の値の調整値に対応する信号量の閾値（閾値Ｈ１２）とが示されている。
　図７ｂに示すように、画素ごとの調整値を調整値保持部２１０に保持させることにより、画素それぞれに対して閾値を設定することができる。これにより、バイナリ判定を正確に行うことができる。
　［バイナリ判定部の動作例］
　次に、本技術の第１の実施の形態における撮像素子１００のバイナリ判定部２２０の動作について図面を参照して説明する。
　図８は、本技術の第１の実施の形態におけるバイナリ判定部２２０によるバイナリ判定の処理手順例を示すフローチャートである。
　なお、図８では、バイナリ判定部２２０に供給される１個のデジタル値に対して行われる処理手順について説明する。すなわち、例えば、１２８画素から信号を読み出した場合には、図８に示す処理手順が１２８回行われる。
　まず、画素３１０から読み出されてデジタル値生成回路４００によりデジタル化された正味の蓄積信号のデジタル値が、バイナリ判定部２２０により取得される（ステップＳ９１１）。なお、ステップＳ９１１により取得される正味の蓄積信号のデジタル値をデジタル値生成回路４００が生成する手順は、特許請求の範囲に記載の生成手順の一例であり、図４のステップ５１１乃至５１９に対応する。そして、このデジタル値とされた蓄積信号を出力した画素の調整値が、バイナリ判定部２２０により調整値保持部２１０から取得される（ステップＳ９１２）。
　続いて、取得された調整値が判定閾値（階調値）に変換される（ステップＳ９１３）。そして、この変換された判定閾値を用いて、正味の蓄積信号のデジタル値に対するバイナリ判定がバイナリ判定部２２０により行われる（ステップＳ９１４）。その後、このバイナリ判定の結果（光の入射の有無を示すバイナリ値）が出力され（ステップＳ９１５）、バイナリ判定処理手順は終了する。なお、ステップＳ９１４は、特許請求の範囲に記載の判定手順の一例である。
　ここまでは、撮像素子１００におけるバイナリ判定部２２０により行われる調整値を用いたバイナリ判定について説明した。なお、調整値は、撮像素子１００を用いてフォトンカウンティングを行う前に、画素ごとに値を算出し、調整値保持部２１０に保持しておく必要がある。
　次に、調整値の算出について、図９乃至図１１を参照して説明する。
　［画素ごとの調整値の算出の一例］
　図９は、本技術の第１の実施の形態において、撮像素子１００の調整値保持部２１０に調整値を保持させる際の調整値の算出方法の一例を説明するための機能構成図である。
　図９ａには、画素ごとの調整値を算出して調整値保持部２１０に調整値を保持させるキャリブレーションの際（調整値設定時）の機能構成が模式的に示され、図９ｂには、調整値が保持された後のフォトンカウンティングに撮像素子１００を使用する際（調整値設定終了後）の機能構成が模式的に示されている。なお、図９ａでは、撮像素子１００の製造工程（または、撮像素子１００を搭載する装置の製造工程）において調整値を算出し、不揮発性メモリで構成された調整値保持部２１０に書き込む例について説明する。
　図９ａでは、調整値の算出対象の撮像素子１００と、調整値を算出するための装置（調整装置５５０）とが示されている。なお、撮像素子１００の機能構成としては、説明において用いる構成にのみ符号を付して示す。なお、撮像素子１００の各機能構成は、図１において示したものと同様のものであるためここでの説明を省略する。
　調整装置５５０は、画素ごとの調整値を算出したり、撮像素子１００の各種性能をチェックしたりするものである。なお、図９ａでは、調整装置５５０の調整値を算出する機能構成として、調整値算出部５５１が調整装置５５０の内部に示されている。なお、調整装置５５０は、特許請求の範囲の閾値算出装置の一例である。
　ここで、調整値の算出について説明する。例えば、調整装置５５０は、撮像素子１００に無蓄積信号を所定回数ほど生成させ、この生成させた無蓄積信号のデジタル値を調整値算出部５５１へ出力させる。なお、撮像素子１００では、無蓄積信号のデジタル値を撮像素子１００の外部に出力するために、バイナリ判定部２２０（図１、図９ｂ参照）の機能はＯＦＦにされる。すなわち、撮像素子１００は、無蓄積信号のデジタル値を出力回路１５０から出力する。図９ａに示す撮像素子１００では、機能がＯＦＦにされるバイナリ判定部２２０を図示しないで各構成が示されている。
　調整装置５５０の調整値算出部５５１は、供給された無蓄積信号のデジタル値に基づいて調整値を画素ごとに算出する。なお、この算出の方法については、図１０を参照して説明するためここでの詳細な説明を省略する。なお、調整値算出部５５１は、特許請求の範囲に記載の閾値算出装置の取得部および算出部の一例である。
　図９ｂでは、調整値が調整値保持部２１０に保持されてフォトンカウンティングに使用できる状態の撮像素子１００が示されている。なお。この状態の撮像素子１００は、図１において示した撮像素子１００と同様のものであるため、ここでの詳細な説明を省略する。
　図９ｂに示すように、調整値の設定が終了すると、バイナリ判定部２２０の機能がＯＮにされる。そして、撮像素子１００が動作する際には、調整値保持部２１０に保持された画素ごとの調整値を用いてバイナリ判定が行われる。
　なお、図９では、撮像素子１００の製造工程において調整値を保持させるキャリブレーションを行う例について説明したが、このキャリブレーションを行うタイミングについては、種々のパターンが考えられる。例えば、撮像素子を備える撮像装置に調整値算出部５５１を設けて、この撮像装置の電源投入時に行う場合や、撮像の直前に毎回キャリブレーションを行う場合も考えられる。なお、電源投入時や、撮像の直前にキャリブレーションを行う場合には、例えば、暗電流測定も一緒に実施し、メモリに判定閾値用の調整値を書き込むと同時に、不良画素を検出してそれをマスクする作業を行うようにしてもよい。
　次に、調整値算出部５５１による調整値の算出について、図１０を参照して説明する。
　［調整値算出の例］
　図１０は、本技術の第１の実施の形態における調整値算出部５５１による調整値の算出を模式的に示す図である。
　なお。図１０では、図７において示した画素Ａおよび画素Ｂの調整値を算出する例を想定して説明する。図１０ａには、画素Ａの調整値の算出を説明するための図が示され、図１０ｂには、画素Ｂの調整値の算出を説明するための図が示されている。
　図１０ａおよび図１０ｂにおいて示す画素の出力の頻度は、図７において示したものと同様であるものの、無蓄積信号の頻度を示す曲線が太い実線で誇張して示されている（図１０ａの頻度分布曲線５６１、図１０ｂの頻度分布曲線５６５）。また、１光子信号の頻度を示す曲線が、細い破線により示されている（図１０ａの頻度分布曲線５６２、図１０ｂの頻度分布曲線５６６）。
　そして、図１０ａおよび図１０ｂでは、画素Ａおよび画素Ｂの無蓄積信号の頻度から算出されたそれぞれの平均値の位置（位置Ｇ２１、位置Ｇ２２）と、それぞれの無蓄積信号の頻度から算出されたそれぞれの標準偏差（σ）の値の大きさを示す両矢印とが示されている。また、図１０ａおよび図１０ｂでは、画素Ａおよび画素Ｂの標準偏差に定数（Ｋ１）を乗じた値（Ｋ１・σ）を示す両矢印と、算出された閾値を示す鎖線（閾値Ｔ２１、閾値Ｔ２２）とが示されている。また、図１０ａおよび図１０ｂでは、調整値を示す軸が示され、算出された閾値の値（階調値）に最も近い階調値に変換される調整値が、内部に点を付した破線の矩形により覆われた値（画素Ａは「５」、画素Ｂは「７」）により示されている。
　ここで、調整値の算出について説明する。調整値を算出する際には、撮像素子１００は、無蓄積信号を複数回（例えば、各画素ごとに６４回ずつ）生成し、この生成した無蓄積信号を調整値算出部５５１に供給する。これにより、調整値算出部５５１は、図１０ａの頻度分布曲線５６１や図１０ｂの頻度分布曲線５６５に示すような無蓄積信号の頻度分布を画素ごとに検出することができる。
　なお、調整値を算出する際には、１光子が入射した状態で生成された信号（１光子信号）を生成することは困難であるため、１光子信号などの光がある状態における信号の生成は行わない。図１０では、調整値の算出の際に生成される無蓄積信号の頻度分布の曲線（頻度分布曲線５６１、頻度分布曲線５６５）が太い実線で示されている。なお、調整値の算出の際に生成されないものの説明のために示す１光子信号の頻度分布の曲線（頻度分布曲線５６２、頻度分布曲線５６６）については、細い破線で示されている。
　なお、無蓄積信号は、例えば、リセットトランジスタ３１３（図２参照）を導通状態にしてＦＤ３２２の電位をリセット電位に固定して、電荷蓄積がない状態における撮像を擬似的に実現した状態において生成される。なお、１電子分の暗電流（フォトダイオードにおいて発生するノイズ）が発生しないような短い露光時間で光がない状態（暗状態）において撮像動作を行うことによっても生成することができる。
　そして、調整値算出部５５１は、複数回生成された無蓄積信号に基づいて頻度分布を画素ごとに生成し、この頻度分布から、信号量（階調）の平均値（Ａｖ）および標準偏差（σ）を算出する。続いて、調整値算出部５５１は、例えば、次の式２を用いて、平均値Ａｖおよび標準偏差σから閾値（Ｖｔｈ）を算出する。
　　　Ｖｔｈ＝Ａｖ＋Ｋ１・σ　　　　・・・式２
ここで、Ｋ１は、定数である。この定数Ｋ１は、式２により算出される閾値Ｖｔｈが、無蓄積信号の平均（ピーク）の位置（位置Ｇ２１、位置Ｇ２２）と、１光子信号の平均（ピーク）の位置との間の中間ぐらいの位置（信号量（階調））になるように設定される。
　ここで、上述の式２について説明する。撮像素子１００では、画素ごとにゲインの値が異なるため、無蓄積信号のピーク位置と１光子信号のピーク位置との間の距離（ピーク間距離）は、ゲインに応じて画素ごとに異なる。また、無蓄積信号の値のばらつきの度合いも、ゲインに応じて画素ごとに異なる。なお、ピーク間距離やばらつきの度合いは、ゲインがＮ倍になればこれらもＮ倍になる。
　そこで、調整値算出部５５１は、無蓄積信号の値のばらつきの度合いを示す値として無蓄積信号の値の標準偏差σを算出する。その後、調整値算出部５５１は、ゲインに応じて増減する標準偏差σをゲインと見立てて閾値を算出する。調整値算出部５５１は、定数Ｋ１を標準偏差σに乗じて、無蓄積信号のピーク位置（平均値Ａｖ）からの閾値の位置を算出する。なお、定数Ｋ１を標準偏差σに乗じた値を２倍すると、無蓄積信号のピーク位置と１光子信号のピーク位置との間の距離に近い値になる。
　なお、定数Ｋ１は、製品タイプごと（撮像素子の回路タイプごと）に予め決められた共通値となる。例えば、単一光子発生装置を用いて１光子が入射した場合の頻度分布を実際に検出し、いずれのゲイン（どの画素）においても適切な閾値が算出される定数Ｋ１を算出する。そして、算出した定数Ｋ１を調整値算出部５５１に保持させ、調整値を算出する際に、算出対象の撮像素子に対応する定数Ｋ１を用いて閾値を算出する。
　なお、平均値Ａｖは、デジタル値生成回路４００において各種オフセットが十分にキャンセルされている場合には、略ゼロになる。この場合には、平均値Ａｖの加算は省略してもよい。なお、平均値Ａｖが略「０」の階調値になる場合には、デジタル値生成回路４００における信号量（階調値）のカウントにおいて、ランダムノイズにより蓄積信号のカウントが少なくなってマイナスの値のデジタル値となる場合がある。平均や標準偏差を調整値算出部５５１が正しく検出するためにはマイナスの値のままである必要であるため、デジタル値生成回路４００は、「０」の階調値とかに切り上げたりせずにそのマイナスの値のまま調整値算出部５５１に供給する。
　調整値算出部５５１は、上述の式２を用いて閾値Ｖｔｈを算出した後に、算出した閾値Ｖｔｈの信号量に最も近い信号量（階調値）に対応する調整値を、ルックアップテーブルを用いて検出する。そして、調整値算出部５５１は、この検出した調整値を調整値保持部２１０に供給し、無蓄積信号を出力した画素の調整値として保持させる。
　なお、本技術の第１の実施の形態では、画素ごとに調整値を保持させる例について説明した。この例は、最もバイナリ判定の精度がよい。しかしながら、調整値の生成（キャリブレ-ション）に時間がかかり、また、必要なメモリ容量も大きくなる。このため、ばらつきの主原因がカラムごとのアンプ部であり、画素のアンプトランジスタのばらつきは略無い場合には、カラム単位で調整値を設定することも考えられる。また、撮像素子ごとの製造ばらつきが大きく、それがゲインばらつきの主原因となる場合には、撮像素子単位で判定閾値を設けても良い。
　［調整値算出部の動作例］
　次に、本技術の第１の実施の形態における調整装置５５０の調整値算出部５５１による調整値算出動作について図面を参照して説明する。
　図１１は、本技術の第１の実施の形態における調整装置５５０の調整値算出部５５１による調整値算出の処理手順例を示すフローチャートである。
　まず、調整値の設定対象の撮像素子１００により生成された電荷の蓄積がない信号（無蓄積信号）が、頻度分布を生成するのに必要な回数（所定回数）ほど調整値算出部５５１により取得される（ステップＳ９２１）。そして、画素ごとの無蓄積信号の頻度分布に基づいて、無蓄積信号の平均値（Ａｖ）および標準偏差（σ）が、画素ごとに算出される（ステップＳ９２２）。
　続いて、算出した平均値（Ａｖ）と、算出した標準偏差（σ）と、定数Ｋ１とを用いて、閾値（階調値）が画素ごとに算出される（ステップＳ９２３）。その後、算出された画素ごとの閾値が、画素ごとの調整値にそれぞれ変換され、変換された調整値が調整値保持部に記録され（ステップＳ９２４）、調整値算出の処理手順は終了する。
　このように、本技術の第１の実施の形態によれば、調整値保持部２１０に調整値を保持させることにより、ゲインのばらつき（変換効率のばらつき）に応じて閾値を別々に設定してバイナリ判定を行うことができる。これにより、本技術の第１の実施の形態によれば、画素へ入射した光子の判定の精度を向上させることができる。
　なお、図１では、アンプ部４４０が設けられている場合を想定して説明したが、これに限定されるものではない。例えば、アンプ部４４０を備えていない場合（増幅倍率が、通常のソースフォロア型のアンプトランジスタを備える画素と同じで１以下の場合）においても、アンプトランジスタにおける変換効率のばらつきが大きい場合を想定する。この場合において、本技術の第１の実施の形態と同様に画素ごとの調整値を用いてバイナリ判定を行うことにより、画素へ入射した光子の判定の精度を向上させることができる。
　［変形例］
　ここまでの図１乃至図１１を参照して示した本技術の第１の実施の形態では、調整値を用いたバイナリ判定に着目し、種々な例が考えられるアンプ部４４０については説明を省略した。
　そこで、図１２乃至図２０では、種々な例が考えられるアンプ部４４０について、複数の増幅方法を変形例として示して説明する。
　まず、カラムごとに設けられるオペアンプにより構成されるアンプ部４４０の例について、図１２乃至図１６を参照して説明する。
　［オペアンプにより構成されるアンプ部の一例］
　図１２は、本技術の第１の実施の形態の第１の変形例として示すオペアンプのアンプ部４４０の回路構成例の一例を模式的に示す図である。
　なお、図１２では、説明の便宜上、デジタル値生成回路４００の回路構成例の一例も一緒に示す。
　図１２では、オペアンプにより構成されるアンプ部４４０の回路構成としてアンプ回路４６０が示され、また、デジタル値生成回路４００の回路構成として、比較器４７０と、キャパシタ４７１および４７２と、カウンタ４８０とが示されている。また、図１２では、アンプ回路４６０に接続される垂直信号線３４１と、この垂直信号線３４１に接続される画素３１０の一部とを一緒に示す。
　アンプ回路４６０は、アンプ４６１と、キャパシタ４６２および４６３と、スイッチ４６４とを備える。
　アンプ４６１は、正入力端子（＋端）が垂直信号線３４１に接続され、負入力端子（－端）がキャパシタ４６２の一方の電極と、キャパシタ４６３の一方の電極と、スイッチ４６４とに接続される。また、アンプ４６１は、出力端子が、キャパシタ４７１の一方の電極と、キャパシタ４６３の他方の電極と、スイッチ４６４とに接続される。
　また、キャパシタ４７１は、他方の電極が比較器４７０の正入力端子（＋端）に接続される。キャパシタ４７２は、一方の電極がＲＥＦ信号線４７３に接続され、他方の電極が比較器４７０の負入力端子（－端）に接続される。また、比較器４７０の出力端子はカウンタ４８０に接続される。
　ここで、アンプ回路４６０について説明する。アンプ回路４６０は、画素３１０から垂直信号線３４１を介して供給された信号（図５では「ＰＸＯＵＴ」と示す）をＮ倍（Ｎ＞１）に増幅するものである。すなわち、アンプ回路４６０は、図４において示した機能構成例におけるアンプ部４４０に対応する。
　アンプ回路４６０は、まず、＋端における電位を所定の中間電位にした後に、スイッチ４６４を導通状態としてオートゼロ動作を行う。これにより、－端における電位が＋端における電位と同じになる。そして、スイッチ４６４を非導通状態にした後に、＋端に供給される信号の増幅を行う。この増幅では、－端における電位（中間電位）と＋端における電位との差分が、容量分割を用いてＮ倍（Ｎ＞１）に増幅されて正転（非反転）出力される。
　なお、アンプ回路４６０のオートゼロ動作は、例えば、画素３１０のリセット信号の電位を中間電位とし、画素３１０がリセット信号を出力するタイミングにおいて、リセット信号の増幅と同時にオートゼロ動作を実行する。この場合には、画素３１０において発生したオフセット成分（画素３１０のオフセット成分）は、このオートゼロ動作により相殺される。しかしながら、アンプ回路４６０の出力端子から出力される信号（図５では「ＰＸＡＯＵＴ」と示す）には、アンプ回路４６０固有のオフセット成分が含まれる。このオフセット成分は、例えば、オートゼロ動作の完了時にスイッチ４６４のフィードスルーにより－端側で発生したスイッチングノイズや、アンプ回路４６０のｋＴＣノイズなどである。これらのオフセットは、画素３１０の信号（ＰＸＯＵＴ）の増幅時に、信号と同様にＮ倍の増幅を受ける。すなわち、アンプ回路４６０の出力端子から出力される信号（ＰＸＡＯＵＴ）には、かなり大きなオフセット成分を含むこととなる。
　キャパシタ４７１および４７２は、比較器４７０の＋端および－端に設けられる等容量のキャパシタである。このキャパシタ４７１および４７２には、ＡＣＤＳを行うための電荷が、比較器４７０の＋端側のキャパシタ４７１の電極（他方の電極）と、比較器４７０の－端側のキャパシタ４７１の電極（他方の電極）とに保持される。これにより、画素３１０のオフセット成分およびアンプ回路４６０のオフセット成分がＰＸＡＯＵＴより除外（相殺）された後に、比較器４７０によるＰＸＡＯＵＴとＲＥＦとの電位の比較が行われる。例えば、リセット信号の電荷をキャパシタ４７１および４７２に保持させて、比較器４７０の＋端にリセット信号を供給する場合には、リセット信号の電荷が相殺された信号（無信号）が比較器４７０の＋端に供給される。例えば、リセット信号の電位を中間電位としてアンプ回路４６０のオートゼロ動作を行う際に画素３１０において発生したオフセット成分が相殺されるため、アンプ回路４６０のオフセット成分だけが相殺される。
　比較器４７０は、＋端における電位（ＰＸＡＯＵＴの電位）と、－端における電位（ＲＥＦ信号の電位）とを比較して、電位が高い端子側に応じた信号を出力するものである。例えば、比較器４７０は、＋端における電位の電位がＲＥＦ信号（「ＲＥＦ」と称する）の電位より高い場合には、最も高い電位（Ｈレベルと称する）の信号を出力し、ＰＸＡＯＵＴの電位がＲＥＦの電位より低い場合には、最も低い電位（Ｌレベルと称する）の信号を出力する。比較器４７０は、＋端における電位がリセット信号の電位の時と、＋端における電位が蓄積信号の電位の時との２回の比較を行う。＋端における電位がリセット信号の電位の時には、比較器４７０は、比較結果の信号（「ＣＭＯＵＴ」と示す）をカウンタ４８０に供給する。
　カウンタ４８０は、比較器４７０の比較結果の信号（ＣＭＯＵＴ）と、クロック信号線４８１から供給されるクロック信号（ＣＴＩＮ）とに基づいて、デジタル値を生成するためのカウントを行うものである。カウンタ４８０は、リセット信号のカウントの場合には、初期値（例えば、「０」）からダウンカウントを行う。そして、カウンタ４８０は、蓄積信号のカウントの場合には、ダウンカウントの結果のカウント値からアップカウントを行う。このダウンカウントの結果のカウント値からのアップカウントは、図４において示した減算器４２４の減算に対応する。カウンタ４８０は、アップカウントの結果のデジタル値を示す信号（ＤＯＵＴ）を出力する。なお、カウンタ４８０および比較器４７０は、図４において示した機能構成例におけるＤＣＤＳ部４２０に対応する。また、キャパシタ４７１および４７２は、図４において示した機能構成例におけるＡＣＤＳ部４１０に対応する。
　ここで、比較器４７０が行う比較と、カウンタ４８０によるカウントについて説明する。この比較器４７０による比較は、リセット信号および蓄積信号をデジタル化するためのものである。このため、比較する際には、ＲＥＦ信号線４７３を介して供給されるＲＥＦ信号の電位がランプ波形とされる。また、ＲＥＦ信号の電位がランプ波形とされる期間において、クロック信号には、ランプ波形の各段に一対一で対応するパルスが供給される。このパルスはランプ波形の開始タイミングと同期して供給が開始され、カウンタ４８０は、ランプ波形の開始から比較器４７０の比較結果の信号が反転する（ＬレベルからＨレベルへ遷移する）までのパルス数をカウントし、デジタル値を生成する。
　なお、ランプ波形の各段の降下する電位の量（段差の電位差）は、蓄積信号をデジタル値にする際の階調に応じた量が設定される。すなわち、アンプ回路４６０を備えていない撮像素子（他の撮像素子）と比較して、段差の電位差は、増幅倍率と同様にＮ倍になる。
　また、リセット信号をデジタル判定する際（リセット信号カウント期間（図１３参照）には、画素３１０およびアンプ４６１におけるオフセット成分はＡＣＤＳにより既にキャンセルされている。このため、リセット信号のデジタル判定では、比較器４７０自身のオフセット成分のみがデジタル判定される。なお、比較器４７０自身のオフセット成分の大きさは、アンプ回路４６０により増幅されないため、アンプ回路４６０を備えていない撮像素子（他の撮像素子）と同じである。このため、アンプ回路４６０を備える撮像素子におけるリセット信号カウント期間のランプ波形の開始（スキャン開始）から終了（スキャン終了）までの電位差（スキャン対象電位差（図１３の電位差Ｄ１参照））は、アンプ回路４６０を備えていない撮像素子（他の撮像素子）と同じになる。
　次に、図１２において示したアンプ回路４６０およびデジタル値生成回路４００の動作を示すタイミングチャートの一例について、図１３を参照して説明する。
　［タイミングチャートの例］
　図１３は、本技術の第１の実施の形態の第１の変形例として示すアンプ回路４６０およびデジタル値生成回路４００の動作の一例を示すタイミングチャートである。
　ここでは、横軸を共通の時間軸として、画素リセット線３３１、電荷転送線３３２、垂直信号線３４１、増幅信号線４６９、ＲＥＦ信号線４７３およびクロック信号線４８１の電位変化が実線で示されている。また、ここには、増幅信号線４６９における電位変化と、ＲＥＦ信号線４７３における電位変化とを照らし合わせて説明するために、タイミングＴ２以降の増幅信号線４６９における電位変化が、ＲＥＦ信号線４７３に重ね合わせた破線により示されている。なお、時間軸の長さは模式的なものであり、各タイミング間の時間長の割合を示すものではない。
　なお、図１３では、説明の便宜上、蓄積信号のデジタル判定を行う期間（蓄積信号カウント期間）の途中までを図示して説明する。また、図１３では、画素３１０からリセット信号が出力されてから、蓄積信号のデジタル値（正味のデジタル値）が判明するまでにおける動作の遷移のうちの所定のタイミング（タイミングＴ１乃至Ｔ８）に着目して説明する。なお、図１３では、アンプ回路４６０は信号を４倍に増幅して出力することを想定して説明する。
　まず、タイミングＴ１において、画素３１０のリセットトランジスタ３１３のゲート端子に、画素リセット線３３１を介してリセットパルスが供給される。これにより、リセットレベルの信号（リセット信号）が垂直信号線３４１に供給され、垂直信号線３４１の電位がリセット信号の電位に遷移する。なお、垂直信号線３４１における電位の遷移は、アンプ回路４６０により４倍に増幅されて増幅信号線４６９に出力される。すなわち、タイミングＴ１における増幅信号線４６９の電位の遷移量（電位差）は、垂直信号線３４１における電位差の４倍になる。なお、タイミングＴ１において、画素３１０のリセット信号の電位を中間電位として、アンプ回路４６０のオートゼロ動作が行われる。
　そして、タイミングＴ１において立ち上がったリセットパルスが立ち下がる際には、カップリングの影響により、垂直信号線３４１の電位も若干降下する。そして、増幅信号線４６９における電位も、垂直信号線３４１の電位の遷移量（電位差）の４倍ほど降下する。なお、このカップリングの影響により降下して安定した際の増幅信号線４６９の電位が、４倍に増幅されたリセット信号の電位としてデジタル値生成回路４００において用いられる。
　次に、タイミングＴ２において、アナログＣＤＳを行うための電荷が、比較器４７０の＋端に接続されたキャパシタ４７１と、比較器４７０の－端に接続されたキャパシタ４７２とに保持される。この電荷の保持は、例えば、比較器４７０の判定基準電圧を決定する動作（オートゼロ動作）において、比較器４７０の内部のトランジスタのオンオフにより比較器４７０の＋端および－端にかかる電圧を平衡させ、この平衡させた電圧をそれぞれ保持させることにより行われる（例えば、特開２００８－１９３３７３参照）。このオートゼロ動作が完了すると、比較器４７０の＋端に供給されているリセット信号の電位は、相対的な基準信号の電位（図１３の枠Ｆ１）となり、無信号とみなすことができる。なおこのタイミングＴ２における電荷の保持は、図４において説明したリセット信号のサンプルホールドに対応する。
　そして、タイミングＴ３において、ＲＥＦ信号線４７３の電位をランプ波形の開始の電位（Ｖ１）へ遷移させる。なお、ＲＥＦ信号線４７３が複数の比較器４７０で共通である場合には、タイミングＴ３において遷移させる電位差は、複数の比較器４７０で共通となる。このため、このＲＥＦ信号線４７３の電位差には、全ての比較器４７０においてランプ波形の途中でＲＥＦ信号の電位がリセット信号の電位と一致するような電位差が設定される。すなわち、このＲＥＦ信号線４７３の電位差は、比較器４７０ごとにバラつくオフセットのうち、比較器４７０の＋端から入力された信号の電位が最も上昇するオフセットに対応できるように（包括されているように）設定される。
　次に、タイミングＴ４において、ＲＥＦ信号線４７３への階段状のパルスの供給が開始されて、画素３１０が出力したリセット信号をカウントする期間（リセット信号カウント期間）が開始される。すなわち、タイミングＴ４では、ＲＥＦ信号線４７３に１回目の階段状のパルスが供給される。また、タイミングＴ４では、その階段状のパルスと同期したパルスの供給がクロック信号線４８１において開始される。そして、カウンタ４８０では、クロック信号線４８１のパルスの数に応じてダウンカウントが開始される。なお、このダウンカウントは、カウンタ４８０がカウントする値（カウント値）の初期値（例えば、「０」）からカウントされる。このダウンカウントは、比較器４７０から出力される信号（ＣＭＯＵＴ）が反転するまで行われる。
　そして、タイミングＴ５において、比較器４７０の＋端の電位より比較器４７０の－端の電位が低くなると、比較器４７０の出力信号（ＣＭＯＵＴ）が反転してカウンタ４８０のダウンカウントが停止する。すなわち比較器４７０における＋端と－端とにおける電位の関係が反転するタイミング（図１３の枠Ｆ２）において、カウントが停止される。そして、このダウンカウントによりカウントされたカウント値が、蓄積信号のカウントまで保持される。なお、このダウンカウントにより生成されたカウント値は、図４において説明した無信号のＡＤ変換の結果（デジタルの無信号）に対応する。すなわち、ダウンカウントにより生成されたカウント値は、比較器４７０のオフセット成分をデジタル化した値に相当する。
　そして、タイミングＴ６において、所定数の段差が終了してリセット信号をカウントするためのランプ波形が終わると、リセット信号カウント期間が終了する。なお、リセット信号カウント期間のランプ波形の開始から終了までのスキャン対象電位差（図１３の電位差Ｄ１）は、比較器４７０ごとにバラつくオフセットのうちの最も電位が上昇するオフセットと最も電位が下降するオフセットとに対応できるように設定される。また、この電位差Ｄ１は、リセット信号カウント期間の時間長を短くするために、余分な段数ができる限り少なくなるように設定される。
　そして、タイミングＴ７において、ＲＥＦ信号の電位がランプ波形の開始の電位（Ｖ１）へ遷移する。すなわち、タイミングＴ３と同じ状態に戻り、比較器４７０の出力信号（ＣＭＯＵＴ）も、カウンタ４８０によりカウントされる電位に戻る。また、タイミングＴ７において、画素３１０の転送トランジスタ３１２のゲート端子に転送パルスが電荷転送線３３２を介して供給される。これにより、蓄積電荷に応じた信号（蓄積信号）が垂直信号線３４１に供給される。そして、垂直信号線３４１の電位が蓄積信号に応じた電位に遷移する。
　なお、タイミングＴ１と同様に、垂直信号線３４１における電位の遷移は、アンプ回路４６０により４倍に増幅される。また、タイミングＴ１のリセットパルスの立ち下がりと同様に、転送パルスが立ち下がる際にも、カップリングの影響によって、増幅信号線４６９および垂直信号線３４１の電位が若干降下する。このカップリングの影響により降下して安定した際の電位が、４倍に増幅された蓄積信号の電位としてデジタル値生成回路４００において用いられる。
　次に、タイミングＴ８において、ＲＥＦ信号線４７３へ階段状のパルスの供給が開始されて、画素３１０が出力した蓄積信号をカウントする期間（蓄積信号カウント期間）が開始される。また、タイミングＴ４と同様に、階段状のパルスと同期したパルスがクロック信号線４８１に供給される。なお、蓄積信号カウント期間では、カウンタ４８０はアップカウントを行い、比較器４７０の出力信号（ＣＭＯＵＴ）が反転するまでカウントが行われる。なお、このアップカウントは、リセット信号カウント期間におけるダウンカウントの結果のカウント値からアップカウントされる。
　そして、タイミングＴ９において、比較器４７０の＋端の電位より比較器４７０の－端の電位が低くなると（図１３の枠Ｆ２）、比較器４７０の出力信号（ＣＭＯＵＴ）が反転してカウンタ４８０のアップカウントが停止し、カウント値が保持される。そして、この保持されたカウント値は、画素３１０の蓄積信号のデジタル判定の結果（画素値）として出力される。
　なお、この保持されたカウント値は図４において説明した減算器４２４の減算結果（正味のデジタル値）に対応する。すなわち、ダウンカウントの結果からアップカウントされて保持されたカウント値は、画素３１０のオフセット成分や、アンプ回路４６０のオフセット成分や、比較器４７０のオフセット成分が相殺された正味の画素値である。
　ここで、各オフセット成分（画素３１０に起因するオフセット成分、アンプ回路４６０に起因するオフセット成分、比較器４７０に起因するオフセット成分）に着目して説明する。タイミングＴ１において、画素３１０のリセット信号の電位を中間電位として、アンプ回路４６０のオートゼロ動作が行われると、画素３１０に起因するオフセット成分は、アンプ回路４６０のオートゼロ動作により相殺される。しかしながら、増幅信号線４６９の信号には、アンプ回路４６０に起因するオフセット成分が含まれている。このアンプ回路４６０に起因するオフセット成分は、タイミングＴ２におけるアナログＣＤＳ操作により相殺される。
　なお、タイミングＴ２のアナログＣＤＳ操作においては、比較器４７０に起因するオフセット成分（比較器４７０に内在するオフセット、比較器４７０のオートゼロ動作に伴って発生したｋＴＣノイズ、フィードスルー等）は相殺されていない。しかしながら、この比較器４７０に起因するオフセット成分は、リセット信号のダウンカウントおよび蓄積信号のアップカウントによるデジタルＣＤＳにより相殺される。
　次に、アンプ回路４６０による増幅と、リセット信号のカウントとについて説明する。図１３において説明したように、ランプ波形の段差の電位差は、画素３１０からの信号がアンプ回路４６０において４倍に増幅されているため、４倍になる。すなわち、ＡＤ変換の分解能は、アンプ回路４６０を備えていない撮像素子（他の撮像素子）と比較して、１／４の精度でよくなる。
　また、電位差が４倍であるため、ランプ波形におけるスロープの傾きが４倍になる。さらに、図５において説明したように、リセット信号カウント期間におけるランプ波形の開始から終了までの電位差（図１３の電位差Ｄ１）は、他の撮像素子と同じである。同じ電位差を４倍の傾きでスキャンするため、アンプ回路４６０を備える撮像素子（撮像素子１００）におけるリセット信号カウント期間の時間長は、他の撮像素子の１／４倍となる。
　ここで、蓄積信号カウント期間におけるランプ波形の開始から終了までの電位差（蓄積信号カウント期間のスキャン対象電位差）について説明する。この電位差は、比較器４７０に起因するオフセット成分と、蓄積信号とを足し合わせた電位の遷移が検出できるように設定される。すなわち、蓄積信号カウント期間のスキャン対象電位差は、リセット信号カウント期間の電位差Ｄ１と、蓄積信号の検出のための電位差とを足し合わせた電位差となる。蓄積信号の検出のための電位差は、画素３１０の出力信号をＮ倍にしているため、アンプ回路４６０を備えていない撮像素子（他の撮像素子）の電位差のＮ倍になる。一方、リセット信号カウント期間の電位差Ｄ１は、他の撮像素子と同じである。すなわち、蓄積信号カウント期間の時間長は、比較器４７０のオフセット成分の検出時間が蓄積信号カウント期間において長いほど１／４倍となる時間が占める割合が高くなり、他の撮像素子よりも短くなる。
　撮像素子１００は、微弱光を検出するための撮像素子であるため、蓄積信号が非常に小さい。すなわち、蓄積信号カウント期間の時間長において、比較器４７０のオフセット成分の検出時間が占める割合が非常に大きい。
　すなわち、アンプ回路４６０を設けることにより、微弱光を検出する際にＡＤ変換にかかる時間の大部分を占める比較器４７０のオフセット成分の検出時間を大幅に短くすることができる。
　次に、アンプ回路４６０を備える撮像素子（撮像素子１００）におけるリセット信号カウント期間と、他の撮像素子におけるリセット信号カウント期間との違いについて説明する。
　［リセット信号カウント期間の違いの例］
　図１４は、本技術の第１の実施の形態の第１の変形例として示すアンプ回路４６０およびデジタル値生成回路４００を備える撮像素子１００のリセット信号カウント期間と、他の撮像素子のリセット信号カウント期間とを模式的に示す図である。
　図１４ａには他の撮像素子のＲＥＦ信号を供給する線（ＲＥＦ信号線５９９）のリセット信号カウント期間における電位変化が示され、図１４ｂには本技術の第１の実施の形態の第１の変形例の撮像素子（撮像素子１００）のＲＥＦ信号線４７３の電位変化が示されている。なお、図１４ｂに示す電位変化は、図１３において説明したものと同様であるため、ここでの説明を省略する。
　図１４ａおよび図１４ｂに示すように、スキャン対象電位差（電位差Ｄ１）は、他の撮像素子と撮像素子１００とで同じである。一方、ランプ波形の段差の電位差は、他の撮像素子の電位差に対して撮像素子１００の電位差はＮ倍になる。このため、撮像素子１００のリセット信号カウント期間の時間長（リセット信号カウント期間（撮像素子１００））は、他の撮像素子の時間長（リセット信号カウント期間（他の撮像素子））の１／Ｎ倍の時間になる。
　次に、撮像素子１００におけるランプ波形と、他の撮像素子におけるランプ波形との間の差異をまとめた表について、図１５を参照して説明する。
　［ランプ波形の差異の一例］
　図１５は、本技術の第１の実施の形態の第１の変形例におけるＲＥＦ信号のランプ波形と、他の撮像素子におけるＲＥＦ信号のランプ波形とを比較するための表である。
　なお、この図１５では、他の撮像素子におけるランプ波形を基準として（図１５では「×１」と表示）、画素３１０が生成した信号をアンプ回路４６０によりＮ倍に増幅したことを想定して説明する。
　なお、撮像素子１００におけるランプ波形の詳細は図１２乃至図１４において説明したため、ここでは簡単に説明する。
　図１５ａの表には、リセット信号カウント期間におけるランプ波形を比較するための表が示されている。
　図１５ａの表に示すように、ＲＥＦ信号のランプ波形の段差の電位差は、他の撮像素子における電位差（×１）に対してＮ倍（×Ｎ）の電位差が撮像素子１００において設定される。
　また、リセット信号カウント期間におけるスキャン対象電位差（リセット信号カウント期間におけるランプ波形の開始の電位と終了の電位との差）は、他の撮像素子のスキャン対象電位差（×１）と同じ電位差（×１）が撮像素子１００において設定される。
　なお、リセット信号カウント期間における段数は、他の撮像素子の段数（×１）に対して１／Ｎ倍（×１／Ｎ）の数の段数が撮像素子１００において設定される。
　すなわち、撮像素子１００におけるリセット信号カウント期間の時間長は、他の撮像素子の時間長（×１）に対して、１／Ｎ倍（×１／Ｎ）の時間長となる。
　図１５ｂの表には、蓄積信号カウント期間におけるランプ波形を比較するための表が示されている。
　蓄積信号カウント期間におけるＲＥＦ信号のランプ波形の段差の電位差は、リセット信号カウント期間と同様である。
　蓄積信号カウント期間におけるスキャン対象電位差は、比較器４７０のオフセット成分を検出するための電位差に相当する分については、他の撮像素子と同じ（×１）になる。一方、蓄積信号を検出するための電位差に相当する分は、他の撮像素子におけるこの電位差のＮ倍（×Ｎ）となる。すなわち、蓄積信号カウント期間におけるスキャン対象電位差において比較器のオフセット成分を検出するための電位差の占める割合が大きいほど、蓄積信号カウント期間におけるスキャン対象電位差は、他の撮像素子の電位差に近くなる。
　また、蓄積信号カウント期間における段数は、比較器４７０のオフセット成分を検出するための段数に相当する分については、他の撮像素子の１／Ｎ倍になる。一方、蓄積信号を検出するための段数に相当する分は、他の撮像素子におけるこの段数と同じ（×１）になる。
　また、蓄積信号カウント期間の時間長は、比較器４７０のオフセット成分を検出するための時間長に相当する分については、他の撮像素子の１／Ｎ倍となる。一方、蓄積信号を検出するための時間長に相当する分は、他の撮像素子のこの時間長に相当する分と同じ（×１）になる。
　すなわち、蓄積信号カウント期間の時間長において比較器４７０のオフセット成分を検出するための時間長の占める割合が大きいほど、蓄積信号カウント期間の時間長は短くなる。
　このように、アンプ回路４６０を設けることにより、比較器４７０のオフセット成分のＡＤ変換にかかる時間を短くすることができる。
　ここで、アンプ回路４６０を設けることによる比較器４７０のオフセット成分のＡＤ変換にかかる時間の短縮について、比較器のオフセットの値を考慮しながら説明する。なお、ここでは、画素３１０における変換効率は６００μＶ／ｅ－であり、比較器４７０のオフセットは数ｍＶ～数十ｍＶであることを想定して説明する。
　まず、アンプ回路４６０がないことを想定して説明する。１光子入射の有無をバイナリ判定する場合における判定閾値は、比較器４７０のオフセットを考慮しないとすると、０から６００μＶまでの中間の値の約３００μＶとなる。従って、比較器４７０のオフセットを考慮しないとすると、ＲＥＦ信号のランプ波形が約３００μＶぐらいまでをカバーすると、１光子入射の有無のバイナリ判定が可能となる。
　しかしながら、比較器４７０のオフセットは数ｍＶ～数十ｍＶであり、画素３１０の出力信号のレンジ（０μＶ～６００μＶ）から考えると、比較器４７０のオフセットのレンジ（数ｍＶ～数十ｍＶ）は一桁以上大きい。比較器４７０のオフセットの相殺は、図１３において示したように、蓄積信号カウント期間におけるカウント値からオフセット成分に相当する分（リセット信号カウント期間のダウンカウントの値）を引くことにより行われる。
　すなわち、画素３１０の出力信号を検出するためのランプ波形の段差（検出精度）と、比較器４７０のオフセット成分を検出するためのランプ波形の段差（検出精度）とは、同じ精度で行われる必要がある。１光子の信号量をＳ（μＶ）とすると、Ｓ／２μＶより十分小さなランプ波形の段差でＡＤ変換が実施されないと、比較器４７０のオフセット成分の量子化誤差の中に画素３１０の出力信号が埋もれてしまう。すなわち、１光子により発生する信号量の１／２以下のランプ波形の段差でＡＤ変換を行わないと、ＡＤ変換の解像度不足となってしまう。
　一桁以上の差がある２つの値（比較器４７０のオフセット、画素３１０の出力信号）を同じ検出精度でＡＤ変換を行うため、１光子入射の判定におけるリセット信号カウント期間および蓄積信号カウント期間は、殆どの時間が比較器４７０のオフセットの検出時間となる。
　このような場合において、画素３１０からの出力信号が比較器４７０に入る前に４倍に増幅するアンプ回路４６０を設けると、画素３１０の出力信号のレンジ（０μＶ～６００μＶ）が４倍（０μＶ～２４００μＶ）になる。また、３００μＶ（Ｓ／２μＶ）である検出精度は、１／４倍の検出精度（１２００μＶ）で十分になる。なお、図１３において説明したように、比較器４７０のオフセットのレンジ（数ｍＶ～数十ｍＶ）は変化しない。
　すなわち、アンプ回路４６０を設けることにより、ランプ波形の段差を大きくする（検出精度を下げる）ことが可能となる。すなわち、画素３１０の出力信号に対する分解能（１光子入射の有無を検出できる検出精度）を下げないで、比較器４７０のオフセット成分に対する分解能のみを下げることができる。
　次に、インバータにより構成されるアンプ部４４０がカラムごとに設けられる例について、図１６を参照して説明する。
　［インバータのアンプ回路を用いて増幅する例］
　図１６は、本技術の第１の実施の形態の第２の変形例として示すインバータのアンプ回路（アンプ回路７１０）の回路構成例の一例を模式的に示す図である。
　アンプ回路７１０は、図１２において示したアンプ回路４６０の代わりに設けられるものであり、インバータ７１１と、キャパシタ７１２および７１３と、スイッチ７１４とを備える。
　インバータ７１１は、入力端子が、キャパシタ７１２の一方の電極と、キャパシタ７１３の一方の電極と、スイッチ７１４の一端とに接続される。また、インバータ７１１は、出力端子が、キャパシタ７１３の他方の電極と、スイッチ７１４の他端と、増幅信号線４６９を介してキャパシタ４７１の一方の電極とに接続される。また、キャパシタ７１２は、他方の電極が、垂直信号線３４１を介して画素３１０に接続される。
　アンプ回路７１０は、ＣＭＯＳインバータ（インバータ７１１）を用いて入力信号（ＰＸＯＵＴ）を増幅するものであり、２つの容量（キャパシタ７１２および７１３）の比に応じた信号増幅を行う。なお、インバータを用いたアンプであるため、出力信号（ＰＸＡＯＵＴ）は、入力信号（ＰＸＯＵＴ）の逆相となる。
　また、アンプ回路７１０は、図１２で示したアンプ回路４６０と比較すると、ランダムノイズとして発生する１／ｆ雑音が大きいため、発生するノイズが大きい。この１／ｆ雑音は、インバータ７１１を構成するトランジスタとして、個々の画素に設けられるアンプトランジスタ（図２のアンプトランジスタ３１４）よりも十分に大面積のトランジスタを設けることにより軽減することができる。例えば、アンプ回路７１０を撮像素子に設ける場合には、複数のカラム（列）でアンプ回路７１０が共有されるようにすると、個々のアンプ回路７１０に割り当てられる面積を大きくすることができる。
　図１６に示すように、インバータを用いたアンプ（アンプ回路７１０）によっても、画素の出力を増幅することができる。
　次に、画素の出力をフィードバックして増幅する例について、２つのフィードバックの方法を想定し、図１７および図１８を参照して説明する。
　［出力をフィードバックさせて増幅する例］
　図１７は、本技術の第１の実施の形態の第３の変形例として示すフローティングディフュージョンに画素の出力をフィードバックさせる例における画素（画素８３０）の回路構成の一例を示す模式図である。
　画素８３０は、図２の画素３１０の各構成に加えて、一端がＦＤ３２２へ接続される容量（キャパシタ８３２）を備える。なお、アンプトランジスタ３１４は、図２と同様にソースフォロア型のものであり、この画素８３０とともに、フィードバック用の回路（フィードバック用アンプ８３１）がカラムごと（垂直信号線３４１ごと）に設けられる。
　フィードバック用アンプ８３１は、垂直信号線３４１に供給された画素の出力信号を、その出力信号を出力した画素のＦＤ３２２へフィードバックさせるフィードバック用の回路である。フィードバック用アンプ８３１は、例えば、ＰＭＯＳトランジスタのソースフォロアにより実現される。なお、図１７では、フィードバック用アンプ８３１を構成する各構成（ＰＭＯＳトランジスタや定電流源（定電流負荷トランジスタ））については図示を省略し、アンプを示す三角形の記号としてフィードバック用アンプ８３１を示す。また、図１７では、画素ごとに設けられずにカラムごとに設けられるフィードバック用アンプ８３１については、フィードバック用アンプ８３１の入力側および出力側の信号線を破線で示し、画素の構成と区別して示す。
　フィードバック用アンプ８３１は、入力端子（ＰＭＯＳトランジスタのゲート端子）が垂直信号線３４１に接続される。そして、フィードバック用アンプ８３１の出力端子（ＰＭＯＳトランジスタのソース端子）は、垂直信号線３４１に接続されている各画素に設けられているキャパシタ８３２の一端に接続される。すなわち、フィードバック用アンプ８３１は、垂直信号線３４１に供給された出力信号に応じて、その出力信号を出力した画素のキャパシタ８３２の一端の電位を変動させる。なお、フィードバック用アンプ８３１はＰＭＯＳトランジスタにより構成されて入力と出力との関係は正相になるため、ＦＤ３２２の電位には、正のフィードバックがかかる。
　キャパシタ８３２は、フィードバック用アンプ８３１の出力と、画素のＦＤ３２２とをカップリングさせるための容量である。すなわち、ＦＤ３２２の電位は、キャパシタ８３２による容量性カップリングにより、フィードバック用アンプ８３１の出力に応じて変動する。
　なお、図１７では、特に図示をしていないが、垂直信号線３４１に複数の画素が接続されている場合には、出力信号を出力した画素以外の画素のＦＤ３２２の電位も変動してしまう。そこで、この電位の変動を防ぐために、キャパシタ８３２とフィードバック用アンプ８３１との間にスイッチとして働くトランジスタを各画素に設ける（図示は省略）。そして、出力信号を出力した画素のトランジスタのみを導通状態にし、他の画素のトランジスタを非導通状態とする。これにより、出力信号を出力した画素のＦＤ３２２にのみフィードバックがかかるようになる。
　このように、画素の出力をＦＤ３２２にフィードバックすることによっても、画素の出力を増幅することができる。
　図１８は、本技術の第１の実施の形態の第４の変形例として示すアンプトランジスタのドレイン端子に画素の出力をフィードバックさせる例における画素（画素８４０）の回路構成の一例を示す模式図である。
　画素８４０は、図２の画素３１０のアンプトランジスタ３１４のドレイン端子が、電源線３２３に接続されずに、アンプトランジスタ３１４のドレイン端子用の電位を供給するための線（信号線８４９）に接続される。これ以外は、図２の画素３１０と同様であるため、ここでの説明を省略する。そして、この画素８４０とともに、フィードバック用の回路（フィードバック用アンプ８４１）が、カラムごと（垂直信号線３４１ごと）に設けられる。なお、フィードバック用アンプ８４１は、出力が信号線８４９に供給される以外は、図１７で示したフィードバック用アンプ８３１と同様のものである。そこで、ここでは、出力が信号線８４９の電位に与える影響についてのみ説明する。
　図１８に示すように、画素８４０では、フィードバック用アンプ８３１の出力がアンプトランジスタ３１４のドレインに直接接続され、従来の電源接続をフィードバック用アンプ８３１の出力が代替する。これにより、画素８４０では、アンプトランジスタ３１４のドレイン端子の電位がフィードバック用アンプ８３１の出力に応じて変動する。なお、アンプトランジスタ３１４のドレイン拡散層は、ゲート電極（フローティングディフュージョン）と強い寄生容量を持つ。このため、ドレイン側の電位が変動すると、ゲート・ドレイン間の寄生容量により、アンプトランジスタ３１４のゲートの電位（ＦＤ３２２の電位）も変動する。すなわち、フィードバック用アンプ８４１の出力による信号線８４９の電位の低下は、寄生容量を介してＦＤ３２２への正のフィードバックとなり、画素の出力信号が増幅される。
　このように、画素の出力をアンプトランジスタ３１４のドレイン端子にフィードバックすることによっても、画素の出力を増幅することができる。
　次に、画素それぞれにアンプが備えられる例について、第５および第６の変形例として、図１９乃至図２０を参照して説明する。
　［ソース接地型のアンプトランジスタを画素に設けて画素からの出力を増幅する例］
　図１９は、本技術の第１の実施の形態の第５の変形例として示すソース接地型のＮＭＯＳトランジスタをアンプトランジスタとして画素に設けて画素からの出力を増幅する例における画素（画素８１０）の回路構成の一例を示す模式図である。
　画素８１０は、図２の画素３１０に設けられているソースフォロア型のアンプトランジスタ３１４に代えて、ソース接地型のアンプトランジスタ８１１を備える。なお、アンプトランジスタ８１１以外の画素の構成は、図２と同様のものであるため、図２と同一の符号を付してここでの説明を省略する。
　アンプトランジスタ８１１は、ソース端子側が接地されたソース接地型のＮＭＯＳトランジスタで構成されたアンプトランジスタである。アンプトランジスタ８１１のドレイン端子は、定電流源８１９と、垂直信号線３４１を介してデジタル値生成回路とに接続されている。アンプトランジスタ８１１は、ソース接地型のアンプトランジスタであるため、入力（ＦＤ３２２の電位）を増幅して垂直信号線３４１へ出力することができる。
　ここで、アンプトランジスタ８１１の増幅利得について説明する。アンプトランジスタ８１１の動作は、例えば、次の式３の関係になる。
　　　ΔＩｄ＝ｇｍ・ΔＶｇ＋ΔＶｄ／Ｒｄ　　・・・式３
ここで、ΔＩｄは、増幅前のドレイン電流からのドレイン電流の変化量である。また、ｇｍは、相互コンダクタンスである。ΔＶｇは、増幅前のゲート電圧からのゲート電圧の変化量であり、Ｒｄは、ドレイン抵抗であり、ΔＶｄは、増幅前のドレイン電圧からのドレイン電圧の変化量である。
　上述の式３の関係において、アンプトランジスタ８１１のドレイン端子を定電流負荷（ΔＩｄ＝０）に接続した場合には、アンプトランジスタ８１１の増幅利得（Ａｖ）は、次の式４の関係となる。
　　　Ａｖ＝ΔＶｄ／ΔＶｇ＝－ｇｍ・Ｒｄ　　　・・・式４
　上述の式４におけるマイナスの符号から分かるように、アンプトランジスタ８１１の出力は逆相となる。また、増幅の倍率は、一般的に、１より大きく（はるかに大きく）なるため、画素の出力信号が、このアンプトランジスタ８１１により増幅される。この本技術の第５の変形例では、アンプトランジスタ８１１から信号が出力される際に増幅されるため、画素とデジタル値生成回路との間にアンプを設ける必要がない。すなわち、画素８１０を撮像素子に設ける場合には、図５で示したデジタル値生成回路４００のアンプ回路４６０は省かれて、アンプトランジスタ８１１により増幅された画素８１０の出力がキャパシタ４７１に直接供給される。
　なお、相互コンダクタンスｇｍおよびドレイン抵抗ｒは、動作点の変化に伴いわずかに変動する値である。このため、アンプトランジスタ８１１からの出力は、リニアリティに乏しい。しかしながら、１光子検出においてバイナリ判定を行う場合には、少量の電子しか蓄積されないため、ＦＤ３２２の電位の変動が少なく、動作点はほぼ一定となる。また、１光子検出の場合には、信号の有無（０または１）を判定するのみであるため、このリニアリティの劣化は問題にならない。すなわち、このソース接地型のアンプトランジスタを画素に設ける例は、特に１光子検出に適している。また、この例では、余分なトランジスタや回路の追加（例えば、図１２で示したアンプ回路４６０の追加）に伴うランダムノイズの増加も発生しない。
　なお、図１９では、定電流源８１９と、画素の電源（電源線３２３を介して画素に供給される電源（電源電圧））とが分離されている例を示した。この図１９では、定電流源８１９としてＰＭＯＳトランジスタを飽和領域で用いることを想定している。この場合には、定電流源８１９の電源電位を、電源線３２３を介して画素に供給される画素の電源電位よりも高くすることにより、増幅に適した動作点を確保することができる。
　なお、図１９では、一般的なＮＭＯＳトランジスタでソース接地型のアンプトランジスタ８１１を構成する例について説明したが、ＰＭＯＳトランジスタを用いても、ソース接地型のアンプトランジスタを画素に設けることができる。この場合には、定電流源の電源電位を画素の電源電位よりも高くする必要がなくなり、定電流源の電源電位の設定が容易になる。次に、ＰＭＯＳトランジスタでソース接地型のアンプトランジスタ８１１を構成する例について、図２０を参照して説明する。
　図２０は、本技術の第１の実施の形態の第６の変形例として示すソース接地型のＰＭＯＳトランジスタをアンプトランジスタとして画素に設けて画素からの出力を増幅する例における画素（画素８２０）の回路構成の一例を示す模式図である。
　画素８２０は、図１９のソース接地型のＮＭＯＳトランジスタで構成されたアンプトランジスタ３１４に代えて、ソース接地型のＰＭＯＳトランジスタで構成されたアンプトランジスタ８２１を備える。なお、アンプトランジスタ８２１以外の画素の構成は、図２および図１９と同様のものであるため、図２と同一の符号を付してここでの説明を省略する。
　アンプトランジスタ８２１は、ソース接地型のＰＭＯＳトランジスタで構成されたアンプトランジスタである。アンプトランジスタ８２１は、ゲート端子がＦＤ３２２に接続され、ソース端子が電源線３２３と、リセットトランジスタ３１３のドレイン端子とに接続される。また、アンプトランジスタ８２１は、ドレイン端子が、定電流源８２９と、垂直信号線３４１を介してデジタル値生成回路とに接続されている。アンプトランジスタ８２１は、図２のアンプトランジスタ３１４と同様に、正相の出力となる。
　このように、ソース接地型のＰＭＯＳトランジスタを画素のアンプトランジスタとして設けると、ＣＭＯＳイメージセンサに一般的なＮＭＯＳトランジスタを定電流負荷（定電流源８２９の負荷）として使用することができる。また、図１９で示した画素８１０と比較して、定電流源の電源電位を画素の電源電位よりも高くしなくとも動作点を確保することができ、動作点の設定が容易になる。
　なお、図１９および図２０では、定電流源の負荷にトランジスタを用いることを想定して説明したが、出力インピーダンスを無視できる場合には、抵抗素子を用いてもよい。また、この場合においても、ソース接地型のアンプトランジスタにおける増幅利得を１よりも十分に大きくすることができる。
　このように、画素にソース接地型のアンプトランジスタを設けることによっても、画素の出力を増幅することができる。
　図１２乃至図２０で示したように、様々な方法で画素の出力を増幅することができる。なお、図１９および図２０で示したソース接地型のアンプトランジスタは、単純な構造で容易に画素信号の出力を増幅できるが、オープンループで大きな増幅を得るためにゲインばらつきも非常に大きくなる。なお、本技術の第１の実施の形態によれば、ゲインがばらつく撮像素子においてバイナリ判定の判定閾値を画素ごとに設定することができるため、フォトンカウンティングへのゲインのばらつきが起こす悪影響を軽減することができる。すなわち、微弱な信号を増幅するアンプ部が備えられている撮像素子に、画素ごとに判定閾値を設定することができるバイナリ判定部を設けることにより、アンプ部によるゲインのばらつきによる誤判定を防ぐとともに、微弱な信号を精度よく検出することができる。
　このように、本技術の第１の実施の形態によれば、画素へ入射した光子の判定の精度を向上させることができる。
　＜２．第２の実施の形態＞
　第１の実施の形態では、調整装置５５０は、露光させていない画素の無蓄積信号から、閾値を求めていた。しかし、調整装置５５０は、露光させた画素の信号から閾値を求めることもできる。第２の実施の形態の調整装置５５０は、露光させた画素の信号から閾値を求める点において第１の実施の形態と異なる。
　図２１は、本技術の第２の実施の形態のデジタル値の標準偏差と平均値との関係の一例を示すグラフである。前述したように、光子が入射した画素の蓄積信号の信号量（階調値）は、蓄積された電荷のデジタル値への変換効率に応じて変化する。具体的には、蓄積信号の信号量と蓄積された電荷の個数との間の関係は、次の式５により表される。
　Ａｖ＝η×Ｎ　　　　　　　　　　　　　　　　　　　　　　　　　　　・・・式５
式５において、Ａｖは、信号量の平均値であり、Ｎは蓄積された電荷の個数である。また、ηは、蓄積された電荷のデジタル値への変換効率である。
　また、一般に、蓄積された電荷の個数が増大するほど、ノイズが大きくなり、デジタル値のばらつきが大きくなる。このため、次の式６が成立する。
　σ＝η×Ｎ1/2　　　　　　　　　　　　　　　　　　　　　　　　　　　・・・式６
式６において、σは、信号量の標準偏差であり、Ｎは電荷の個数、ηは変換効率である。
　これらの式５および式６から、次の式７が導かれる。
　σ２＝η×Ａｖ　　　　　　　　　　　　　　　　　　　　　　　　　　・・・式７
平均値Ａｖおよび標準偏差σは、露光量に応じて異なる値となる。したがって、露光量を変えて、それぞれの露光量における平均値Ａｖおよび標準偏差σの組を求め、少なくとも２組の値を求めれば、式７に基づいて代入法などにより変換効率ηが得られる。
　なお、変換効率ηを求める際に、調整装置５５０は、最小二乗法などを使用してもよい。具体的には、調整装置５５０は、平均値Ａｖの測定値を式７に代入して得られた標準偏差の値を理論値とし、標準偏差σの測定値と理論値との差分の二乗和が最小となる変換効率ηの値を算出する。
　図２１は、式７に示した平均値Ａｖと標準偏差σとの関係の一例を示すグラフである。図２１において横軸は、平均値Ａｖであり、縦軸は標準偏差σの二乗である。グラフ上の白丸は、測定により得られた点である。式７に基づいて、これらの点から比例直線が得られる。この直線の傾きが変換効率ηに相当する。
　図２２は、本技術の第２の実施の形態における調整装置５５０の調整値算出部５５１による調整値算出の処理手順例を示すフローチャートである。調整装置５５０は、まず、一定の露光量でＭ１回の露光を行い、露光された画素の蓄積信号から変換したデジタル値をＭ１回数取得する。ここで、Ｍ１は、２以上の整数である（ステップＳ９３１）。
　そして、調整装置５５０は、その露光量におけるデジタル値の平均値Ａｖおよび標準偏差σを画素ごとに算出する（ステップＳ９３２）。調整装置５５０は、画素ごとに、平均値Ａｖおよび標準偏差σの組を、Ｍ２回算出したか否かを判断する。ここで、Ｍ２は、２以上の整数である（ステップＳ９３３）。
　Ｍ２回算出していなければ（ステップＳ９３３：Ｎｏ）、調整装置５５０は、露光量を変更して（ステップＳ９３４）、ステップＳ９３１に戻る。Ｍ２回算出したのであれば（ステップＳ９３３：Ｙｅｓ）、調整装置５５０は、露光量ごとの平均値Ａｖおよび標準偏差σの組から、式７に基づいて変換効率ηを算出する（ステップＳ９３５）。
　調整装置５５０は、ηにＫ２を乗じた値を閾値として画素ごとに算出する（ステップＳ９３６）。ここで、Ｋ２は、実数であり、例えば、略１／２の値が設定される。Ｋ２の値を大きくするほど、閾値が大きくなり、カウント抜けが生じにくくなるが、一方で、誤判定の可能性が高くなる。Ｋ２の値は、カウント抜けと誤判定とのいずれの優先度を高くするかを考慮して設定される。調整装置５５０は、算出した閾値を調整値にそれぞれ変換し、調整値保持部２１０に記録する（ステップＳ９３７）。
　このように、本技術の第２の実施の形態によれば、調整装置５５０は、露光量ごとに、デジタル値の平均値および標準偏差を算出し、それらの値から閾値を算出するため、変換効率に応じた正確な閾値を求めることができる。そして、この閾値を使用することにより、画素へ入射した光子の判定の精度を向上させることができる。
　なお、本技術の実施の形態において示した撮像素子は、光電子増倍管やアバランシェフォトダイオード、或いはフォトダイオードなどが設けられていた従来の電子機器における光検出部として幅広く適用することができる。例えば、イメージングプレートの蛍光スキャナ、放射線のシンチレーションカウンタに適用することができる。他にも、ＤＮＡチップの検出器、ＤＲ（Digital Radiography）と呼ばれるＸ線撮像装置、ＣＴ（Computed Tomography）装置、ＳＰＥＣＴ（Single Photon Emission Tomography）装置などにも適用することができる。特に、ＣＭＯＳイメージセンサであるために安値で大量生産することができるため、光電子増倍管の値段が高いために少数の光検出部しか設けられなかった電子機器において多数の光検出部を設けることにより、検出速度を向上させることができる。
　例えば、本技術の実施の形態において示した撮像素子をＣＴ装置の検出器に導入すれば、従来のフォトダイオード等による検出器より遥かに高感度なシンチレーション光の検出が可能となり、検出の高精度化やＸ線量の低下による低被爆化に寄与することができる。なお、ＳＰＥＣＴやＰＥＴなどの、従来、光電子増倍管を用いていたガンマ線の検出に付いても同様である。
　なお、検出ヘッドを多く設ける電子機器のみで効果があるわけでなく、単一の検出ヘッドを用いる電子機器においても同様の効果を得ることができる。例えば、放射線のシンチレーション線量計に本技術を適用すれば、安価な半導体撮像素子を用いて小型軽量で超高感度のポケット線量計を実現することができる。
　なお、本技術の実施の形態では、撮像素子にバイナリ判定部が１つの例を示したが、これに限定されるものではなく、例えば、垂直信号線３４１ごと（カラムごと）に設けられるデジタル値生成回路４００ごとに設けられるようにしてもよい。
　また、本技術の実施の形態では、画素が出力した信号を増幅するアンプ部が１段のみの例を示したが、これに限定されるものではなく、複数段のアンプを設けて信号を増幅するようにしてもよい。例えば、画素に設けられるアンプ（第５および第６の変形例）と、カラムごとに設けられるアンプ（第１乃至第４の変形例）とを組み合わせる場合や、カラムごとに設けられるアンプを多段的に繋げる場合などが考えられる。
　なお、本技術の実施の形態では、「光子入射あり」と「光子入射なし」との２値判定（バイナリ判定）をすることを前提にして説明したが、複数系統の参照信号（ＲＥＦ）を用意することにより、２値以上の判定が可能となる。例えば、参照信号（ＲＥＦ）を２系統用意し、１系統を、光子数が「０」の時のデジタル値と、光子数が「１」の時のデジタル値との中間値にする。また、もう１系統（２系統目）を、光子数が「１」の時のデジタル値と、光子数が「２」の時のデジタル値との中間値にする。これにより、光子数が「０」、「１」、「２」の３つの判定が可能となり、撮像のダイナミックレンジが向上する。この時、２系統目の閾値に関する情報を、調整値保持部２１０に保持させることにより、本技術の実施の形態と同様に実施することができる。なお、２系統目の閾値は、例えば、図１０で示した式２の定数Ｋを、定数Ｋよりも大きな値の定数Ｋ'とすることにより算出することができる。なお、「０」から「１」までの階調値と、「１」から「２」までの階調値が略同じになる撮像素子の場合（増幅にリニアリティがある場合）には、定数Ｋを３倍した値を定数Ｋ'としてもよい。
　なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
　また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ハードディスク、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disk）、メモリカード、ブルーレイ（Blu-ray（登録商標））ディスク等を用いることができる。
　なお、本技術は以下のような構成もとることができる。
（１）　画素が出力した信号に基づいて、露光期間中に前記画素に入射した光子により蓄積された電荷の量を示すデジタル値を生成する生成部と、
　前記画素において蓄積される電荷の量を前記生成部により生成されるデジタル値に変換する際の変換効率が類似する画素ごとに設定されている閾値と、前記生成されたデジタル値とを比較して、前記信号を出力した画素への光子の入射の判定を行う判定部と
を具備する撮像素子。
（２）　前記信号を１より大きい倍率で増幅する増幅部をさらに具備し、
　前記生成部は、前記増幅された信号に基づいて前記生成を行う
前記（１）に記載の撮像素子。
（３）　前記増幅部は、前記画素ごとに設けられ、
　前記判定部は、前記信号を増幅する際の倍率を前記変換効率とし、前記画素ごとに設定されている閾値を用いて前記判定を行う
前記（２）に記載の撮像素子。
（４）　前記増幅部は、前記画素ごとに設けられるソース接地型のアンプトランジスタにより構成される前記（３）に記載の撮像素子。
（５）　前記増幅部は、行列状に配置されている前記画素に対して列単位で設けられ、
　前記判定部は、前記信号を増幅する際の倍率を前記変換効率とし、前記列単位ごとに設定されている閾値を用いて前記判定を行う
前記（２）に記載の撮像素子。
（６）　前記増幅部は、オペアンプまたはＣＭＯＳ（Complementary Metal Oxide Semiconductor）インバータにより構成される前記（５）に記載の撮像素子。
（７）　前記増幅部は、前記信号における電位を、前記信号を出力した画素のフローティングディフュージョンにおける電位にフィードバックさせるためのフィードバック回路により構成される前記（５）に記載の撮像素子。
（８）　前記生成部により生成されるデジタル値を示すのに必要なビット数よりも少ないビット数で前記閾値を指定するための閾値指定値を前記変換効率が類似する画素ごとに保持する保持部をさらに具備し、
　前記判定部は、前記判定対象となるデジタル値に変換された信号を出力した画素の前記閾値指定値を取得し、前記デジタル値と前記閾値指定値との関連付けを示すテーブルに基づいて前記取得した閾値指定値を前記デジタル値の階調値に変換して前記閾値を設定する
前記（１）から（７）のいずれかに記載の撮像素子。
（９）　前記閾値は、光子による電荷の蓄積が無い状態における信号であるリセット信号を変換したデジタル値を前記変換効率が類似する画素ごとに複数回取得し、当該取得された複数のデジタル値から算出された標準偏差および平均値に基づいて算出される前記（１）から（８）のいずれかに記載の撮像素子。
（１０）　画素が出力した信号に基づいて、露光期間中に前記画素に入射した光子により蓄積された電荷の量を示すデジタル値を生成する生成部と、
　前記画素において蓄積される電荷の量を前記生成部により生成されるデジタル値に変換する際の変換効率が類似する画素ごとに設定されている閾値と、前記生成されたデジタル値とを比較して、前記信号を出力した画素への光子の入射の判定を行う判定部と
を具備する撮像装置。
（１１）　光子による電荷の蓄積が無い状態における信号であるリセット信号を変換したデジタル値を前記変換効率が類似する画素ごとに複数回取得して、当該取得した複数のデジタル値の標準偏差および平均値に基づいて前記閾値を算出する算出部をさらに具備する
前記（１０）に記載の撮像装置。
（１２）　画素が出力した信号に基づいて、露光期間中に前記画素に入射した光子により蓄積された電荷の量を示すデジタル値を生成する生成部と、
　前記画素において蓄積される電荷の量を前記生成部により生成されるデジタル値に変換する際の変換効率が類似する画素ごとに設定されている閾値と、前記生成されたデジタル値とを比較して、前記信号を出力した画素への光子の入射の判定を行う判定部と
を具備する電子機器。
（１３）　画素が出力した信号に基づいて、露光期間中に前記画素に入射した光子により蓄積された電荷の量を示すデジタル値を生成する生成部と、前記画素において蓄積される電荷の量を前記生成部により生成されるデジタル値に変換する際の変換効率が類似する画素ごとに設定されている閾値と前記生成されたデジタル値とを比較して前記信号を出力した画素への光子の入射の判定を行う判定部とを備える撮像素子が生成した前記デジタル値を前記変換効率が類似する画素ごとに複数回取得する取得部と、
　前記取得されたデジタル値の標準偏差および平均値に基づいて前記閾値を算出する算出部と
を具備する閾値算出装置。
（１４）　前記信号は、光子による電荷の蓄積が無い状態におけるリセット信号である前記（１３）記載の閾値算出装置。
（１５）　前記信号は、光子により電荷が蓄積された状態における信号であり、
　前記取得部は、露光させた前記撮像素子により生成された前記デジタル値を複数回取得する処理を異なる露光量により複数回実行し、
　前記算出部は、前記露光量ごとに求めた前記標準偏差および前記平均値から前記閾値を算出する前記（１３）記載の閾値算出装置。
（１６）　画素が出力した信号に基づいて、露光期間中に前記画素に入射した光子により蓄積された電荷の量を示すデジタル値を生成する生成手順と、
　前記画素において蓄積される電荷の量を前記生成手順により生成されるデジタル値に変換する際の変換効率が類似する画素ごとに設定されている閾値と、前記生成されたデジタル値とを比較して、前記信号を出力した画素への光子の入射の判定を行う判定手順と
を具備する撮像方法。
　１００　撮像素子
　１１０　垂直駆動回路
　１３０　レジスタ
　１５０　出力回路
　２１０　調整値保持部
　２２０　バイナリ判定部
　３００　画素アレイ部
　３１０　画素
　３１１　フォトダイオード
　３１２　転送トランジスタ
　３１３　リセットトランジスタ
　３１４　アンプトランジスタ
　４００　デジタル値生成回路
　４４０　アンプ部
　５５０　調整装置
　５５１　調整値算出部

Claims (16)

  1. 　画素が出力した信号に基づいて、露光期間中に前記画素に入射した光子により蓄積された電荷の量を示すデジタル値を生成する生成部と、
    　前記画素において蓄積される電荷の量を前記生成部により生成されるデジタル値に変換する際の変換効率が類似する画素ごとに設定されている閾値と、前記生成されたデジタル値とを比較して、前記信号を出力した画素への光子の入射の判定を行う判定部と
    を具備する撮像素子。
  2. 　前記信号を１より大きい倍率で増幅する増幅部をさらに具備し、
    　前記生成部は、前記増幅された信号に基づいて前記生成を行う
    請求項１記載の撮像素子。
  3. 　前記増幅部は、前記画素ごとに設けられ、
    　前記判定部は、前記信号を増幅する際の倍率を前記変換効率とし、前記画素ごとに設定されている閾値を用いて前記判定を行う
    請求項２記載の撮像素子。
  4. 　前記増幅部は、前記画素ごとに設けられるソース接地型のアンプトランジスタにより構成される請求項３記載の撮像素子。
  5. 　前記増幅部は、行列状に配置されている前記画素に対して列単位で設けられ、
    　前記判定部は、前記信号を増幅する際の倍率を前記変換効率とし、前記列単位ごとに設定されている閾値を用いて前記判定を行う
    請求項２記載の撮像素子。
  6. 　前記増幅部は、オペアンプまたはＣＭＯＳ（Complementary Metal Oxide Semiconductor）インバータにより構成される請求項５記載の撮像素子。
  7. 　前記増幅部は、前記信号における電位を、前記信号を出力した画素のフローティングディフュージョンにおける電位にフィードバックさせるためのフィードバック回路により構成される請求項５記載の撮像素子。
  8. 　前記生成部により生成されるデジタル値を示すのに必要なビット数よりも少ないビット数で前記閾値を指定するための閾値指定値を前記変換効率が類似する画素ごとに保持する保持部をさらに具備し、
    　前記判定部は、前記判定対象となるデジタル値に変換された信号を出力した画素の前記閾値指定値を取得し、前記デジタル値と前記閾値指定値との関連付けを示すテーブルに基づいて前記取得した閾値指定値を前記デジタル値の階調値に変換して前記閾値を設定する
    請求項１記載の撮像素子。
  9. 　前記閾値は、光子による電荷の蓄積が無い状態における信号であるリセット信号を変換したデジタル値を前記変換効率が類似する画素ごとに複数回取得し、当該取得された複数のデジタル値から算出された標準偏差および平均値に基づいて算出される請求項１記載の撮像素子。
  10. 　画素が出力した信号に基づいて、露光期間中に前記画素に入射した光子により蓄積された電荷の量を示すデジタル値を生成する生成部と、
    　前記画素において蓄積される電荷の量を前記生成部により生成されるデジタル値に変換する際の変換効率が類似する画素ごとに設定されている閾値と、前記生成されたデジタル値とを比較して、前記信号を出力した画素への光子の入射の判定を行う判定部と
    を具備する撮像装置。
  11. 　光子による電荷の蓄積が無い状態における信号であるリセット信号を変換したデジタル値を前記変換効率が類似する画素ごとに複数回取得して、当該取得した複数のデジタル値の標準偏差および平均値に基づいて前記閾値を算出する算出部をさらに具備する請求項１０記載の撮像装置。
  12. 　画素が出力した信号に基づいて、露光期間中に前記画素に入射した光子により蓄積された電荷の量を示すデジタル値を生成する生成部と、
    　前記画素において蓄積される電荷の量を前記生成部により生成されるデジタル値に変換する際の変換効率が類似する画素ごとに設定されている閾値と、前記生成されたデジタル値とを比較して、前記信号を出力した画素への光子の入射の判定を行う判定部と
    を具備する電子機器。
  13. 　画素が出力した信号に基づいて、露光期間中に前記画素に入射した光子により蓄積された電荷の量を示すデジタル値を生成する生成部と、前記画素において蓄積される電荷の量を前記生成部により生成されるデジタル値に変換する際の変換効率が類似する画素ごとに設定されている閾値と前記生成されたデジタル値とを比較して前記信号を出力した画素への光子の入射の判定を行う判定部とを備える撮像素子が生成した前記デジタル値を前記変換効率が類似する画素ごとに複数回取得する取得部と、
    　前記取得されたデジタル値の標準偏差および平均値に基づいて前記閾値を算出する算出部と
    を具備する閾値算出装置。
  14. 　前記信号は、光子による電荷の蓄積が無い状態におけるリセット信号である請求項１３記載の閾値算出装置。
  15. 　前記信号は、光子により電荷が蓄積された状態における信号であり、
    　前記取得部は、露光させた前記撮像素子により生成された前記デジタル値を複数回取得する処理を異なる露光量により複数回実行し、
    　前記算出部は、前記露光量ごとに求めた前記標準偏差および前記平均値から前記閾値を算出する請求項１３記載の閾値算出装置。
  16. 　画素が出力した信号に基づいて、露光期間中に前記画素に入射した光子により蓄積された電荷の量を示すデジタル値を生成する生成手順と、
    　前記画素において蓄積される電荷の量を前記生成手順により生成されるデジタル値に変換する際の変換効率が類似する画素ごとに設定されている閾値と、前記生成されたデジタル値とを比較して、前記信号を出力した画素への光子の入射の判定を行う判定手順と
    を具備する撮像方法。
PCT/JP2013/082165 2012-12-20 2013-11-29 撮像素子、撮像装置、電子機器、閾値算出装置および撮像方法 WO2014097857A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US14/649,396 US9602745B2 (en) 2012-12-20 2013-11-29 Imaging device, imaging apparatus, electronic apparatus, threshold value calculation apparatus, and imaging method
CN201380064803.7A CN104838645A (zh) 2012-12-20 2013-11-29 成像元件、成像装置、电子设备、阈值计算装置和成像方法
KR1020157014090A KR20150099727A (ko) 2012-12-20 2013-11-29 촬상 소자, 촬상 장치, 전자 기기, 임계치 산출 장치 및 촬상 방법
EP13865603.8A EP2938066A4 (en) 2012-12-20 2013-11-29 IMAGE CAPTURE ELEMENT, IMAGE CAPTURE DEVICE, ELECTRONIC APPARATUS, THRESHOLD CALCULATION DEVICE, AND IMAGE CAPTURE METHOD

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012-277560 2012-12-20
JP2012277560 2012-12-20
JP2013-077071 2013-04-02
JP2013077071 2013-04-02

Publications (1)

Publication Number Publication Date
WO2014097857A1 true WO2014097857A1 (ja) 2014-06-26

Family

ID=50978195

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/082165 WO2014097857A1 (ja) 2012-12-20 2013-11-29 撮像素子、撮像装置、電子機器、閾値算出装置および撮像方法

Country Status (6)

Country Link
US (1) US9602745B2 (ja)
EP (1) EP2938066A4 (ja)
KR (1) KR20150099727A (ja)
CN (1) CN104838645A (ja)
TW (1) TWI623230B (ja)
WO (1) WO2014097857A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103994823A (zh) * 2014-03-26 2014-08-20 上海品臻影像科技有限公司 一种x射线曝光自动检测的方法
WO2016158482A1 (ja) * 2015-04-03 2016-10-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、並びに電子機器
JP2017126833A (ja) * 2016-01-12 2017-07-20 株式会社リコー 光電変換素子、画像読取装置、画像形成装置及び画像読取方法
US20180328783A1 (en) * 2015-11-19 2018-11-15 Sony Semiconductors Solutions Corporation Optical pulse detection device, optical pulse detection method, radiation counter device, and biological testing device
JP2018196015A (ja) * 2017-05-18 2018-12-06 キヤノン株式会社 固体撮像素子、撮像装置及び撮像方法
US10291914B2 (en) 2012-01-20 2019-05-14 Sony Corporation Coefficient coding harmonization in HEVC
WO2020129150A1 (ja) * 2018-12-18 2020-06-25 株式会社日立ハイテク 測定装置、及び信号処理方法
JP2021192518A (ja) * 2017-08-07 2021-12-16 ウェイモ エルエルシー フルデジタルのモノリシックなフレーム平均化レシーバに関する非結像ｓｐａｄアーキテクチャの集約

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104170372B (zh) * 2012-02-27 2019-10-15 索尼半导体解决方案公司 成像元件和电子设备
EP2871496B1 (en) * 2013-11-12 2020-01-01 Samsung Electronics Co., Ltd Radiation detector and computed tomography apparatus using the same
JP6200286B2 (ja) * 2013-11-12 2017-09-20 矢崎総業株式会社 電源制御システム
US10159450B2 (en) * 2014-10-01 2018-12-25 Toshiba Medical Systems Corporation X-ray CT apparatus including a photon-counting detector, and an image processing apparatus and an image processing method for correcting detection signals detected by the photon-counting detector
TWI549510B (zh) * 2015-03-24 2016-09-11 原相科技股份有限公司 增加動態範圍的數位影像裝置及其運作方法
DE102015213911B4 (de) * 2015-07-23 2019-03-07 Siemens Healthcare Gmbh Verfahren zum Erzeugen eines Röntgenbildes und Datenverarbeitungseinrichtung zum Ausführen des Verfahrens
CN112153312B (zh) 2015-09-30 2024-02-02 株式会社尼康 摄像元件和摄像装置
JP6668728B2 (ja) * 2015-12-14 2020-03-18 株式会社リコー 光電変換素子、画像読取装置及び画像形成装置
US10687003B2 (en) 2016-08-04 2020-06-16 Omnivision Technologies, Inc. Linear-logarithmic image sensor
TWI596946B (zh) * 2016-08-18 2017-08-21 友達光電股份有限公司 訊號讀取電路
CN106454166B (zh) * 2016-10-21 2019-12-06 奕瑞影像科技（太仓）有限公司 降低探测器图像串扰的方法
EP3296954A1 (en) * 2017-01-27 2018-03-21 Sick IVP AB Method and arrangements for identifying a pixel as a local extreme point
CN108880542B (zh) * 2017-05-08 2021-01-08 京东方科技集团股份有限公司 模数转换电路、模数转换方法和像素驱动补偿电路
KR20200024151A (ko) 2017-07-14 2020-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
EP3716613B1 (en) 2017-11-24 2023-11-29 Hamamatsu Photonics K.K. Photon counting device and photon counting method
JP7062430B2 (ja) 2017-12-15 2022-05-06 キヤノン株式会社 撮像素子、撮像装置および画像処理方法
CN111713100B (zh) * 2018-03-05 2023-09-19 索尼半导体解决方案公司 摄像器件和电子设备
JP7152912B2 (ja) * 2018-09-06 2022-10-13 キヤノン株式会社 光電変換装置及び撮像システム
WO2020047834A1 (en) * 2018-09-07 2020-03-12 Shenzhen Xpectvision Technology Co., Ltd. A radiation detector with subpixels operating in different modes
US10498989B1 (en) * 2018-11-01 2019-12-03 Himax Imaging Limited Digital double sampling circuit
CN112904313A (zh) * 2021-01-26 2021-06-04 光为科技(广州)有限公司 用于抑制LiDAR设备环境光的方法、***及电子电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563468A (ja) 1991-09-04 1993-03-12 Hitachi Ltd 増幅回路
JPH11136580A (ja) * 1997-10-30 1999-05-21 Kyocera Corp 測光システム
JP2008035015A (ja) 2006-07-27 2008-02-14 Sanyo Electric Co Ltd 撮像装置
JP2008193373A (ja) 2007-02-05 2008-08-21 Sony Corp 固体撮像装置および撮像装置
JP2009253683A (ja) * 2008-04-07 2009-10-29 Konica Minolta Holdings Inc 光センサ
JP2011097581A (ja) 2009-10-01 2011-05-12 Sony Corp 撮像素子およびカメラシステム
JP2011119441A (ja) 2009-12-03 2011-06-16 Sony Corp 撮像素子およびカメラシステム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006300728A (ja) * 2005-04-20 2006-11-02 Hamamatsu Photonics Kk 光検出用回路及び光検出器
EP1788629A1 (en) * 2005-11-21 2007-05-23 Paul Scherrer Institut A readout chip for single photon counting
JP5011590B2 (ja) * 2007-08-28 2012-08-29 独立行政法人放射線医学総合研究所 放射線位置検出器
JP5521721B2 (ja) 2009-08-28 2014-06-18 ソニー株式会社 撮像素子およびカメラシステム
JP5797884B2 (ja) * 2010-08-04 2015-10-21 株式会社日立ハイテクノロジーズ 光量検出方法及びその装置
WO2012077218A1 (ja) 2010-12-09 2012-06-14 株式会社リガク 放射線検出器
CN202136325U (zh) * 2011-07-08 2012-02-08 山东省医药生物技术研究中心 一种利用ccd摄像机对人体辐射的超微弱光子进行成像的装置
CN104247399A (zh) 2012-04-20 2014-12-24 索尼公司 半导体光电检测器和放射线检测器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563468A (ja) 1991-09-04 1993-03-12 Hitachi Ltd 増幅回路
JPH11136580A (ja) * 1997-10-30 1999-05-21 Kyocera Corp 測光システム
JP2008035015A (ja) 2006-07-27 2008-02-14 Sanyo Electric Co Ltd 撮像装置
JP2008193373A (ja) 2007-02-05 2008-08-21 Sony Corp 固体撮像装置および撮像装置
JP2009253683A (ja) * 2008-04-07 2009-10-29 Konica Minolta Holdings Inc 光センサ
JP2011097581A (ja) 2009-10-01 2011-05-12 Sony Corp 撮像素子およびカメラシステム
JP2011119441A (ja) 2009-12-03 2011-06-16 Sony Corp 撮像素子およびカメラシステム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2938066A4

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10917642B2 (en) 2012-01-20 2021-02-09 Sony Corporation Coefficient coding harmonization in HEVC
US10291914B2 (en) 2012-01-20 2019-05-14 Sony Corporation Coefficient coding harmonization in HEVC
CN103994823A (zh) * 2014-03-26 2014-08-20 上海品臻影像科技有限公司 一种x射线曝光自动检测的方法
JPWO2016158482A1 (ja) * 2015-04-03 2018-02-01 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、並びに電子機器
US10186512B2 (en) 2015-04-03 2019-01-22 Sony Semiconductor Solutions Corporation Solid-state image sensor, image capturing device, and electronic device
WO2016158482A1 (ja) * 2015-04-03 2016-10-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、並びに電子機器
CN107360738A (zh) * 2015-04-03 2017-11-17 索尼半导体解决方案公司 固态成像元件、成像设备和电子器械
US10852183B2 (en) * 2015-11-19 2020-12-01 Sony Semiconductors Solutions Corporation Optical pulse detection device, optical pulse detection method, radiation counter device, and biological testing device
US20180328783A1 (en) * 2015-11-19 2018-11-15 Sony Semiconductors Solutions Corporation Optical pulse detection device, optical pulse detection method, radiation counter device, and biological testing device
JP2017126833A (ja) * 2016-01-12 2017-07-20 株式会社リコー 光電変換素子、画像読取装置、画像形成装置及び画像読取方法
JP2018196015A (ja) * 2017-05-18 2018-12-06 キヤノン株式会社 固体撮像素子、撮像装置及び撮像方法
JP2021153346A (ja) * 2017-05-18 2021-09-30 キヤノン株式会社 固体撮像素子及び撮像装置
JP7223070B2 (ja) 2017-05-18 2023-02-15 キヤノン株式会社 固体撮像素子及び撮像装置
JP2021192518A (ja) * 2017-08-07 2021-12-16 ウェイモ エルエルシー フルデジタルのモノリシックなフレーム平均化レシーバに関する非結像ｓｐａｄアーキテクチャの集約
JP7150112B2 (ja) 2017-08-07 2022-10-07 ウェイモ エルエルシー フルデジタルのモノリシックなフレーム平均化レシーバに関する非結像ｓｐａｄアーキテクチャの集約
WO2020129150A1 (ja) * 2018-12-18 2020-06-25 株式会社日立ハイテク 測定装置、及び信号処理方法
JPWO2020129150A1 (ja) * 2018-12-18 2021-10-28 株式会社日立ハイテク 測定装置、及び信号処理方法
JP7121140B2 (ja) 2018-12-18 2022-08-17 株式会社日立ハイテク 測定装置、及び信号処理方法
US11842881B2 (en) 2018-12-18 2023-12-12 Hitachi High-Tech Corporation Measurement device and signal processing method

Also Published As

Publication number Publication date
KR20150099727A (ko) 2015-09-01
CN104838645A (zh) 2015-08-12
US9602745B2 (en) 2017-03-21
TW201433164A (zh) 2014-08-16
EP2938066A4 (en) 2016-10-19
US20160219234A1 (en) 2016-07-28
EP2938066A1 (en) 2015-10-28
TWI623230B (zh) 2018-05-01

Similar Documents

Publication Publication Date Title
WO2014097857A1 (ja) 撮像素子、撮像装置、電子機器、閾値算出装置および撮像方法
WO2013099723A1 (ja) 撮像素子、撮像装置、電子機器および撮像方法
JP6392918B2 (ja) 撮像素子および電子機器
JP5034610B2 (ja) 固体撮像装置、固体撮像装置の信号処理方法および撮像装置
US9402043B2 (en) Method and systems for amplifying an output of a CMOS pixel array
WO2013058147A1 (ja) 撮像素子およびカメラシステム
JP6353300B2 (ja) 画素回路、半導体光検出装置および放射線計数装置
US10178330B2 (en) Imaging apparatus and imaging system
JPWO2013084839A1 (ja) 撮像装置、電子機器、輝尽発光検出スキャナーおよび撮像方法
US9247163B2 (en) Radiation image pickup system, computer having reset operation to reset electric charge of pixels caused by dark current, and computer-readable medium storing program therefor
US20140203182A1 (en) Radiation detector
WO2016027572A1 (ja) 半導体光検出装置、放射線計数装置、および、半導体光検出装置の制御方法
US20130256542A1 (en) Programmable readout integrated circuit for an ionizing radiation sensor
EP4064686B1 (en) Event sensor and method for producing a signal stream of event data
JP2019141345A (ja) 放射線撮像装置の制御装置、放射線撮像システム、および、放射線撮像システムの制御方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13865603

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20157014090

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14649396

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2013865603

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP