WO2014080996A1 - 酸化物半導体薄膜とその製造方法および薄膜トランジスタ - Google Patents

酸化物半導体薄膜とその製造方法および薄膜トランジスタ Download PDF

Info

Publication number
WO2014080996A1
WO2014080996A1 PCT/JP2013/081445 JP2013081445W WO2014080996A1 WO 2014080996 A1 WO2014080996 A1 WO 2014080996A1 JP 2013081445 W JP2013081445 W JP 2013081445W WO 2014080996 A1 WO2014080996 A1 WO 2014080996A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
oxide semiconductor
semiconductor thin
oxide
film
Prior art date
Application number
PCT/JP2013/081445
Other languages
English (en)
French (fr)
Inventor
中山　徳行
Original Assignee
住友金属鉱山株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友金属鉱山株式会社 filed Critical 住友金属鉱山株式会社
Priority to KR1020157012834A priority Critical patent/KR20150088793A/ko
Priority to US14/646,869 priority patent/US9368639B2/en
Priority to CN201380060993.5A priority patent/CN104798205B/zh
Publication of WO2014080996A1 publication Critical patent/WO2014080996A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Definitions

  • the present invention relates to an oxide semiconductor thin film, a method for manufacturing the same, and a thin film transistor using the same.
  • a thin film transistor is a kind of field effect transistor (FET).
  • FET field effect transistor
  • a TFT is a three-terminal element having a gate terminal, a source terminal, and a drain terminal as a basic configuration, and a semiconductor thin film formed on a substrate is used as a channel layer through which electrons or holes move, and a voltage is applied to the gate terminal.
  • an amorphous silicon film is widely used as a channel layer of a TFT for a liquid crystal panel because it can be uniformly formed on a 10th generation glass substrate having a large area.
  • carrier mobility the mobility of electrons as carriers
  • the carrier mobility of the amorphous silicon film is higher than 1 cm 2 / Vsec. It is necessary to use a semiconductor thin film exhibiting carrier mobility for the channel layer.
  • the polycrystalline silicon film exhibits a high carrier mobility of about 100 cm 2 / Vsec, it has sufficient characteristics as a channel layer material for a high-definition panel TFT.
  • the polycrystalline silicon film has a problem in that the carrier mobility is lowered at the crystal grain boundary, so that the in-plane uniformity of the substrate is poor, and the TFT characteristics vary.
  • an amorphous silicon film is formed at a relatively low temperature of 300 ° C. or lower, and then this film is crystallized by annealing. Since this annealing process is a special process to which excimer laser annealing or the like is applied, a high running cost is required.
  • the size of the glass substrate that can be handled is limited to about the fifth generation, so that there is a limit to cost reduction and product development is limited.
  • a material for a TFT channel layer a material that has both excellent characteristics of an amorphous silicon film and a polycrystalline silicon film and can be obtained at a low cost is being actively developed.
  • a transparent amorphous oxide thin film deposited by a vapor deposition method and composed of indium (In), gallium (Ga), zinc (Zn), and oxygen (O) ( a-IGZO film), the composition when crystallized is InGaO 3 (ZnO) m (m is a natural number of less than 6), and the carrier mobility is 1 cm 2 / Vsec without adding impurity ions.
  • a transparent semi-insulating amorphous oxide thin film having a carrier concentration of 10 16 cm ⁇ 3 or less, and a thin film transistor using the transparent semi-insulating amorphous oxide thin film as a channel layer have been proposed.
  • the a-IGZO film formed by the vapor deposition method of the sputtering method or the pulsed laser deposition method proposed in Japanese Patent Application Laid-Open No. 2010-219538 is generally in the range of 1 cm 2 / Vsec to 10 cm 2 / Vsec.
  • the carrier mobility is relatively high, the amorphous oxide thin film inherently tends to generate oxygen vacancies, and the behavior of electrons as carriers is not always stable against external factors such as heat.
  • the problem is that the operation of devices such as TFTs is often unstable.
  • Japanese Patent Application Laid-Open No. 2008-192721 discloses a thin film transistor that can be fabricated on a polymer substrate without requiring a high-temperature process, and that has high performance and high reliability at a low cost.
  • tin tin
  • Ti titanium
  • W tungsten
  • the carrier mobility of a TFT element can be made 5 cm 2 / Vsec or more.
  • JP 2010-251604 A discloses a non-heated sputtering film-forming method using a sintered body of indium oxide doped with one or more of tin, titanium, tungsten and zinc as a target.
  • a technique is described in which after the formation, heat treatment is performed at 150 to 300 ° C. for 10 to 120 minutes. According to this technology, it is possible to obtain an indium oxide film having stable characteristics by relatively easy control while maintaining the characteristics of having both high mobility and amorphous property. Furthermore, this indium oxide film It is said that a TFT element having stable characteristics can be obtained by using as a channel layer.
  • the indium oxide films obtained by the techniques described in these documents are all amorphous films, the problem is that oxygen deficiency is easily generated and unstable to external factors such as heat. It is impossible to fundamentally solve the problem of the phenomenon of optical negative bias deterioration peculiar to the. Further, when considering the use as a channel layer material for TFTs for high-definition panels, higher carrier mobility is desired to be achieved.
  • the present invention provides an oxide semiconductor thin film having a relatively high carrier mobility and suitable as a channel layer material of a thin film transistor (TFT).
  • TFT thin film transistor
  • the inventors of the present invention have made extensive studies on alternative materials for oxide amorphous thin films that can be applied to oxide semiconductor thin films. Specifically, experiments were conducted to form a crystalline oxide semiconductor thin film by subjecting an oxide of indium and titanium obtained by sputtering to annealing treatment. At that time, the details of the conditions under which the crystallized oxide semiconductor thin film exhibits high carrier mobility, that is, the composition and thickness of the oxide of indium and titanium as the oxide semiconductor thin film, and the conditions for crystallization are detailed. The examination was done.
  • the present inventors regulate the titanium content of the oxide semiconductor thin film mainly composed of oxides of indium and titanium within a predetermined range, and with respect to the amorphous film having such a composition.
  • a high carrier mobility of 1 cm 2 / Vsec or more and 1 ⁇ The present inventors have found that an oxide semiconductor thin film suitable for a channel layer material of a thin film transistor (TFT) can be obtained by exhibiting a low carrier concentration of 10 19 cm ⁇ 3 or less.
  • TFT thin film transistor
  • the oxide semiconductor thin film of the present invention is composed of an oxide containing indium and titanium, and the titanium content is 0.005 to 0.12 in terms of Ti / In atomic ratio, and is crystalline, bixbite. It is composed only of an In 2 O 3 phase having a mold structure, has a carrier concentration of 1 ⁇ 10 19 cm ⁇ 3 or less, and a carrier mobility of 1 cm 2 / Vsec or more.
  • the oxide semiconductor thin film of the present invention having such characteristics is made of an oxide containing indium and titanium, and the titanium content is 0.005 to 0.12 in terms of the Ti / In atomic ratio.
  • An oxide oxide semiconductor thin film is annealed at a heating temperature of 250 ° C. or more and a processing time of 1 minute to 120 minutes, so that a crystalline, bixbite type In 2 O 3 phase is obtained.
  • an oxide semiconductor thin film having a carrier concentration of 1 ⁇ 10 19 cm ⁇ 3 or less and a carrier mobility of 1 cm 2 / Vsec or more. .
  • the titanium content is preferably 0.01 to 0.06 in terms of Ti / In atomic ratio.
  • the carrier mobility is preferably 3 cm 2 / Vsec or more, more preferably the carrier concentration is 5 ⁇ 10 17 cm ⁇ 3 or less, and the carrier mobility is 5 cm 2 / Vsec or more.
  • the film thickness of the oxide semiconductor thin film is preferably 15 nm to 200 nm, and more preferably 40 nm to 100 nm.
  • the crystal grain size of the In 2 O 3 phase is preferably 10 nm or more.
  • the thin film transistor of the present invention is a thin film transistor including a source electrode, a drain electrode, a gate electrode, a channel layer, and a gate insulating film, wherein the channel layer is composed of the oxide semiconductor thin film of the present invention.
  • the oxide semiconductor thin film of the present invention is an oxide crystalline thin film, it has a high carrier mobility exceeding 1 cm 2 / Vsec and hardly generates oxygen vacancies. It is stable and does not cause problems such as the phenomenon of optical negative bias deterioration.
  • the oxide semiconductor thin film of the present invention is an oxide amorphous thin film having a predetermined composition, which is annealed at a temperature of 400 ° C. or lower, for example, and is composed only of an In 2 O 3 phase having a bixbite structure. It can be obtained by forming an oxide crystalline thin film having properties.
  • the oxide semiconductor thin film of the present invention as a channel layer material, TFT characteristics can be improved at a low cost, and its industrial significance is extremely large.
  • FIG. 1 is a schematic cross-sectional view of a TFT element of the present invention.
  • FIG. 2 is a diagram showing the results of X-ray diffraction measurement of the oxide semiconductor thin film of Example 5.
  • FIG. 3 is a diagram showing the relationship between the heating temperature in the annealing treatment and the crystallization of the obtained oxide semiconductor thin film.
  • the oxide semiconductor thin film of the present invention and a thin film transistor (TFT) using the oxide semiconductor thin film as a channel layer material will be described in detail.
  • the crystalline oxide semiconductor thin film made of an oxide containing indium (In) and titanium (Ti) according to the present invention has a titanium content of 0. 0 by Ti / In atomic ratio. It is characterized by being in the range of 005 to 0.12. This makes it possible to achieve good carrier characteristics such as a carrier concentration of 1 ⁇ 10 19 cm ⁇ 3 or less, a carrier mobility of 1 cm 2 / Vsec or more, and further 3 cm 2 / Vsec or more.
  • the carrier source of the crystalline oxide semiconductor thin film made of indium-only oxide that does not contain any additive elements is mainly oxygen deficient, but its formation is suppressed by adding titanium with high oxidation affinity. Is possible.
  • titanium in the crystalline oxide semiconductor thin film becomes a tetravalent ion and acts as a donor, and thus can be a carrier source. Titanium behaves as a so-called ionized impurity scattering center and causes carrier scattering, so that the carrier mobility is lowered. Therefore, the crystalline oxide semiconductor thin film made of an oxide containing indium and titanium has a dominant effect of suppressing the generation of oxygen deficiency without increasing the carrier concentration as a carrier source more than necessary. It is necessary to control the titanium content within the above range so that ion scattering does not become excessive.
  • the carrier concentration of the oxide semiconductor thin film exceeds 1 ⁇ 10 19 cm ⁇ 3 .
  • the channel layer of the TFT preferably exhibits a lower carrier concentration and a higher carrier mobility.
  • the titanium content is set at a Ti / In atomic ratio of 0.
  • a carrier concentration of 5 ⁇ 10 17 cm ⁇ 3 or less and a carrier mobility of 5 cm 2 / Vsec or more can be achieved simultaneously.
  • the oxide semiconductor thin film of the present invention is formed of an oxide composed of indium and titanium except for unavoidable impurities.
  • a known additive element other than unavoidable impurities is appropriately added as a main component of indium and titanium. It can also be comprised by the oxide to contain.
  • additive elements include gallium (Ga), aluminum (Al), chromium (Cr), iron (Fe), and tantalum (Ta).
  • the content of these additive elements is preferably 0.0025 or less, more preferably 0.001 or less in terms of M / In atomic ratio, where M is the number of atoms of the additive element. If the content of the additive element exceeds 0.0025 in terms of the number ratio of M / In, desired characteristics cannot be obtained in relation to the contents of indium and titanium.
  • the oxide semiconductor thin film of the present invention is crystalline and is substantially composed only of an indium oxide (In 2 O 3 ) phase having a bixbite structure. Is substantially not included.
  • In the In 2 O 3 phase of the bixbite structure an InO 6 octahedral structure composed of indium and oxygen is formed, and adjacent InO 6 octahedral structures share a ridge, and the distance between In-In becomes shorter. Yes. For this reason, the overlapping of the orbits of electrons serving as carriers is large and the carrier mobility is improved.
  • elements other than indium such as titanium and additive elements are dissolved in the In 2 O 3 layer having the bixbite type structure.
  • an oxide semiconductor thin film of the present invention is configured only by the In 2 O 3 phase bixbyite structure
  • the oxide semiconductor thin film characteristics are also included in the scope of the present invention, in addition to those having a crystal phase other than the In 2 O 3 phase shared by the InO 6 octahedral structure. Means included as long as possible. Note that the generation phase and structure of the oxide semiconductor thin film can be determined by X-ray diffraction measurement.
  • the size of crystal grains constituting the oxide semiconductor thin film is preferably 10 nm or more, and preferably 20 nm or more. Is more preferable, and 50 nm or more is particularly preferable.
  • the upper limit value of the average crystal grain size is not particularly limited, but is preferably 1000 nm or less from the viewpoint of making the distribution of crystal grain boundaries existing in the channel layer uniform.
  • the average crystal grain size can be determined by, for example, calculation from the X-ray diffraction measurement result, image analysis of an SEM or EBSD observation image, and the like.
  • the film thickness of the oxide semiconductor thin film of the present invention is preferably controlled in the range of 15 nm to 200 nm, more preferably 30 nm to 150 nm, and still more preferably 40 nm to 100 nm.
  • oxide semiconductor thin film of the present invention when the film thickness is less than 15 nm, depending on the titanium content, even if annealing is performed at a high temperature of about 400 ° C. due to the influence of the substrate. In some cases, the amorphous oxide thin film as a precursor does not crystallize. Further, even if this oxide amorphous thin film is crystallized, sufficient crystallinity may not be obtained, or it may be difficult to make the average crystal grain size 10 nm or more. For this reason, high carrier mobility cannot be stably obtained in the obtained oxide semiconductor thin film.
  • the influence on the crystallinity of the oxide semiconductor thin film due to the fact that the substrate is amorphous can be reduced by setting the thickness of the oxide semiconductor thin film to 30 nm or more. It becomes possible to eliminate the influence.
  • the film thickness is preferably 200 nm or less, more preferably 150 nm or less, and even more preferably 100 nm or less. Note that by controlling the film thickness in the vicinity of 100 nm, when the oxide semiconductor thin film of the present invention is formed over a glass substrate, an improvement in the transmittance of blue light can be expected due to optical interference. Therefore, when applied to a transparent TFT, it is preferable to control the film thickness in the vicinity of 100 nm.
  • the oxide semiconductor thin film of the present invention is made of an oxide containing indium and titanium, and is composed of a crystalline In 2 O 3 phase having a bixbite structure. For this reason, the TFT to which the oxide semiconductor thin film of the present invention is applied has high stability against external factors such as heat, and the negative light bias deterioration phenomenon hardly occurs.
  • the carrier concentration is 1 ⁇ 10 19 cm ⁇ 3 or less and the carrier mobility is 1 cm by controlling the titanium content in the oxide semiconductor within a predetermined range. It regulates to become 2 / Vsec or more. By regulating the carrier concentration and the carrier mobility within such ranges, it can be applied as a material for a channel layer that requires a carrier concentration that is 2 to 4 digits lower than that of the transparent conductive film, and the high carrier mobility. Depending on the degree, it is possible to ensure high pixel control performance of the TFT.
  • the carrier concentration of the channel layer is preferably regulated to 1 ⁇ 10 18 cm ⁇ 3 or less, more preferably 5 ⁇ 10 17 cm ⁇ 3 or less.
  • the oxide semiconductor thin film of the present invention can realize such a low carrier concentration.
  • the on / off ratio means the ratio of the resistance in the off state to the on state, and can be measured by a semiconductor parameter analyzer.
  • the carrier mobility is less than 1 cm 2 / Vsec, it is difficult to ensure high pixel control performance of the TFT.
  • the carrier mobility is preferably 3 cm 2 / Vsec or more, more preferably 5 cm 2 / Vsec or more.
  • An oxide semiconductor thin film can realize such high carrier mobility.
  • the oxide semiconductor thin film of the present invention can be obtained by sputtering, ion plating, etc., using an oxide sintered body target or tablet. It is formed on the substrate by a known film forming technique that can be applied. At this time, the composition ratio of the metal element of the oxide sintered body as a raw material can be appropriately set according to the film forming conditions. However, the composition ratio of the metal element of the oxide sintered body is the same as the composition ratio of the target oxide semiconductor thin film, and the film formation conditions are controlled so that the composition ratio is maintained. It can be said that it is an easy means.
  • the composition ratio of the oxide sintered body is preferably the same as the composition ratio of the metal element of the target oxide semiconductor thin film. That is, the raw material of the oxide semiconductor thin film of the present invention is made of an oxide containing indium and titanium, and the titanium content is 0.005 to 0.12, preferably 0.01 to 0.1 in terms of the Ti / In atomic ratio. An oxide sintered body that is 0.06 is used.
  • an oxide sintered body mainly composed of an In 2 O 3 phase having a bixbite structure is used.
  • titanium is dissolved in the In 2 O 3 phase.
  • In 2 O 3 phase titanium it is not dissolved, i.e., except for unavoidable impurities, any element also In 2 O 3 phase which is not dissolved may coexist.
  • the crystal phase other than the In 2 O 3 phase is oxidized.
  • An oxide sintered body dispersed in an indium sintered body can also be used as a raw material for targets and tablets.
  • the area ratio of the crystal phase other than the In 2 O 3 phase to the In 2 O 3 phase must be 10% or less.
  • the direct current power to be input is increased.
  • the area ratio exceeds 10%, it is considered that a crystal phase other than the In 2 O 3 phase becomes a starting point of nodule growth as the sputtering progresses.
  • the oxide sintered body used for forming the oxide semiconductor thin film of the present invention the area ratio of the crystal phase other than the In 2 O 3 phase is controlled to 10% or less, Since the crystal phase other than the In 2 O 3 phase is finely dispersed, the structure is unlikely to be a starting point for nodule growth.
  • an oxide sintered body as a material for targets and tablets, even if the DC power input during film formation is increased, the generation of nodules is suppressed and abnormal discharge such as arcing is less likely to occur.
  • An oxide semiconductor thin film can be formed efficiently.
  • the oxide semiconductor thin film of the present invention can be formed by using a normal sputtering method or an ion plating method under the conditions usually selected by these methods.
  • the direct current sputtering method is industrially advantageous because the thermal influence during film formation is small and high-speed film formation is possible. It is.
  • a glass substrate is typical, but any substrate that can be used as a substrate for semiconductor devices such as silicon may be used.
  • a resin film can be used as the substrate.
  • the substrate temperature is preferably equal to or lower than the crystallization temperature of an amorphous film made of an oxide containing indium and titanium.
  • the carrier concentration can be controlled to 1 ⁇ 10 19 cm ⁇ 3 or less, and further to 5 ⁇ 10 17 cm ⁇ 3 or less. It becomes difficult.
  • the substrate temperature is preferably 200 ° C. or lower when the film thickness is in the range of 15 nm to 70 nm, and is preferably 100 ° C. or lower when the film thickness is in the range of 70 nm to 200 nm. In any case, it is more preferable that the temperature is in the range from room temperature to 100 ° C.
  • film forming conditions are not particularly limited, and need to be appropriately selected according to a film forming method, a film forming apparatus, and the like.
  • the sputtering gas is introduced into the chamber of the sputtering apparatus after evacuating the chamber to 2 ⁇ 10 ⁇ 4 Pa or less, and the gas pressure is set to 0. 1 Pa to 1 Pa, preferably 0.2 Pa to 0.8 Pa, more preferably 0.2 Pa to 0.5 Pa.
  • the sputtering gas used at this time is preferably a mixed gas composed of an inert gas and oxygen, particularly argon and oxygen.
  • the distance between the target and the substrate is adjusted to a range of 10 nm to 100 mm, preferably 40 nm to 70 mm, and the direct current power relative to the target area, that is, the direct current power density is in the range of about 1 W / cm 2 to 3 W / cm 2. It is preferable to apply direct current power to generate direct current plasma, perform pre-sputtering for 5 to 30 minutes, and then correct the substrate position if necessary and perform sputtering under the same conditions.
  • the crystalline oxide semiconductor thin film is formed by heating the substrate during film formation to a temperature equal to or higher than the crystallization temperature of the oxide semiconductor thin film.
  • Amorphous film is formed by controlling the film forming method and the substrate temperature from a room temperature to a relatively low temperature range of about 100 ° C., and then the amorphous film is annealed at a temperature higher than the crystallization temperature to be crystallized. The method of letting it be mentioned. In the present invention, any method can be adopted.
  • the heating temperature in the annealing process can be set to 400 ° C. or lower regardless of which method is employed.
  • the heating temperature is 250 ° C., preferably 300 ° C. or more, more preferably 350 ° C. This is necessary.
  • the titanium content is controlled in the range of 0.005 to 0.12 in terms of the Ti / In atomic ratio, and in this case, the crystallization temperature of the oxide semiconductor thin film is about 220 ° C. For this reason, when the heating temperature is less than 250 ° C., the amorphous oxide semiconductor thin film cannot be sufficiently crystallized.
  • heating temperature exceeds 450 degreeC carrier mobility may fall extremely, and this tendency begins to appear when the heating temperature exceeds 400 degreeC.
  • the heating temperature is preferably 400 ° C. or lower.
  • an annealing furnace can be used, and known means for annealing treatment can be widely used, and annealing conditions including a heating temperature corresponding to each means can be applied.
  • the treatment time is preferably 1 minute to 120 minutes, more preferably 5 minutes to 60 minutes.
  • the treatment time is less than 1 minute, the resulting oxide semiconductor thin film cannot be sufficiently crystallized.
  • the effect beyond it cannot be expected and productivity will deteriorate.
  • the annealing atmosphere is not limited, but can usually be performed in the air.
  • an atmosphere containing oxygen is preferable, and the concentration is more preferably 20 vol% or more.
  • JP 2010-251604 A as described above, a channel layer or the like is formed by a non-thermal sputtering method, and then in the atmosphere at 150 ° C. to 300 ° C. for 10 minutes to 120 minutes.
  • a technique for reducing excessive defects in an amorphous film while maintaining an amorphous property by annealing is described.
  • an annealing process within the above temperature range is performed by adding a considerable amount of an element that can be dissolved in the In 2 O 3 phase and increase the crystallization temperature. Is a technique that makes it possible to maintain the amorphous nature of the oxide semiconductor thin film, which is different from the present invention in this respect.
  • the oxide semiconductor thin film of the present invention can be subjected to fine processing necessary for applications such as TFTs by wet etching or dry etching.
  • processing by wet etching using a weak acid is performed. be able to.
  • any weak acid can be used, but a weak acid containing succinic acid as a main component is preferable.
  • a transparent conductive film etching solution ITO-06N manufactured by Kanto Chemical Co., Ltd. can be used.
  • oxide thin films after crystallization and crystalline oxide thin films formed by setting the substrate temperature to the crystallization temperature or higher must be processed by dry etching using an appropriate etching gas. Can do.
  • TFT Element The thin film transistor (TFT) of the present invention is characterized in that an oxide semiconductor thin film made of an oxide containing indium and titanium is applied to the channel layer material as described above.
  • the structure of the TFT element of the present invention is not particularly limited.
  • other forms such as a bottom gate / bottom contact type, a top gate / bottom contact type, and a top gate / top contact type may be selected. .
  • the TFT element of FIG. 1 is composed of an oxide semiconductor thin film of the present invention and an Au / Ti laminated electrode on a SiO 2 / Si substrate on which a SiO 2 film is formed by thermal oxidation.
  • the gate electrode 1 is composed of a Si substrate
  • the gate insulating layer 2 is composed of a SiO 2 film
  • the channel layer 3 is composed of an oxide semiconductor thin film of the present invention
  • the source electrode 4 and the drain electrode 5 are composed of Au / Ti laminated electrodes.
  • the substrate is not limited to this, and a substrate conventionally used as an electronic device substrate including a thin film transistor can also be used.
  • a glass substrate such as non-alkali glass or quartz glass can be used in addition to the SiO 2 / Si substrate or the Si substrate.
  • various metal substrates, plastic substrates, non-transparent heat-resistant polymer film substrates such as polyimide can be used.
  • the gate electrode 1 is composed of a Si substrate.
  • the present invention is not limited to this.
  • metal thin films such as Mo, Al, Ta, Ti, Au, and Pt, and these metals
  • the conductive oxide, nitride thin film or oxynitride thin film, or various conductive polymer materials can also be used.
  • a transparent conductive film such as indium tin oxide (ITO) can be used.
  • ITO indium tin oxide
  • An oxide semiconductor thin film having the same composition as that of the oxide semiconductor thin film of the present invention can also be used as the transparent conductive film.
  • the gate electrode 1 is required to have good conductivity.
  • the specific resistance of these electrodes is preferably controlled in the range of 1 ⁇ 10 ⁇ 6 ⁇ ⁇ cm to 1 ⁇ 10 ⁇ 1 ⁇ ⁇ cm, and 1 ⁇ 10 ⁇ 6 ⁇ ⁇ cm to 1 More preferably, it is controlled within the range of ⁇ 10 ⁇ 3 ⁇ ⁇ cm.
  • an insulating polymer such as a metal oxide thin film such as SiO 2 , Y 2 O 3 , Ta 2 O 5 , Hf oxide, a metal nitride thin film such as SiN x , or polyimide is used.
  • Known materials such as materials can be used.
  • the specific resistance of the gate insulating layer 2 is preferably in the range of 1 ⁇ 10 6 ⁇ ⁇ cm to 1 ⁇ 10 15 ⁇ ⁇ cm, and preferably 1 ⁇ 10 10 ⁇ ⁇ cm to 1 ⁇ 10 15 ⁇ ⁇ cm. Is more preferable.
  • the specific resistance of the channel layer 3 is not particularly limited, but is preferably controlled to 10 ⁇ 1 ⁇ ⁇ cm to 10 6 ⁇ ⁇ cm, and particularly preferably 10 0 ⁇ ⁇ cm to 10 3 ⁇ ⁇ cm. More preferably, it is controlled.
  • the amount of oxygen vacancies generated can be adjusted by selecting the film forming conditions of the sputtering method or the ion plating method and the annealing treatment conditions. For this reason, it is possible to achieve the specific resistance in the above range relatively easily.
  • the source electrode 4 and the drain electrode 5 similarly to the gate electrode 1, a metal thin film such as Mo, Al, Ta, Ti, Au, Pt or the like, an alloy thin film of these metals, a conductive oxide or nitride of these metals
  • a transparent conductive film such as ITO can be used for thin films, various conductive polymer materials, or transparent TFTs. Moreover, these thin films may be laminated.
  • the source electrode 4 and the drain electrode 5 are required to have good conductivity. Specifically, the specific resistance of these electrodes is preferably in the range of 10 ⁇ 6 ⁇ ⁇ cm to 10 ⁇ 1 ⁇ ⁇ cm, more preferably in the range of 10 ⁇ 6 ⁇ ⁇ cm to 10 ⁇ 3 ⁇ ⁇ cm. To control.
  • TFT element of this invention is demonstrated in detail.
  • a method of annealing after low-temperature film formation will be described as an example when forming an oxide semiconductor thin film, but the TFT element of the present invention can adopt a method of forming a film at high temperature.
  • it can be manufactured by appropriately combining known methods.
  • a SiO 2 film is formed by thermal oxidation on the surface of a highly doped n-type Si wafer substrate to obtain a SiO 2 / Si substrate.
  • an amorphous oxide semiconductor thin film having a predetermined film thickness is formed on the SiO 2 film of the substrate by DC magnetron sputtering.
  • the film formation conditions at this time are the same as the conditions described in “2. Method for manufacturing oxide semiconductor thin film”, and thus the description thereof is omitted here.
  • examples of a method for forming an oxide semiconductor thin film having a desired channel length and / or channel width include a method of performing etching using a photolithography technique or the like after the formation of the oxide semiconductor thin film as described above. be able to.
  • a method of forming a film after masking at the time of forming the oxide semiconductor thin film can be employed.
  • this oxide semiconductor thin film is annealed to turn the amorphous thin film into a crystalline oxide semiconductor thin film.
  • the conditions for the annealing treatment are also the same as those described in “2. Method for manufacturing oxide semiconductor thin film”, and thus the description thereof is omitted here.
  • the TFT element of the present invention can be obtained.
  • a method of etching using a photolithography technique or the like after the formation of the Ti thin film and the Au thin film may be employed as in the formation of the channel layer.
  • the oxide sintered body, the oxide semiconductor thin film, and the TFT element were evaluated by the following methods.
  • the composition of the oxide semiconductor thin film obtained in each example and comparative example was measured by ICP emission spectroscopy. Further, the thickness of the oxide semiconductor thin film was measured with a surface shape measuring device (manufactured by KLA Tencor), and the film formation rate was calculated from the result and the film formation time. Furthermore, the carrier concentration and specific resistance of the oxide semiconductor thin film were measured with a Hall effect measuring device (manufactured by Toyo Technica Co., Ltd.), and the carrier mobility was calculated from these values. In addition, the production
  • the characteristics evaluation of the TFT element was performed by confirming the operation of the TFT element, and measuring the on / off ratio and the field effect mobility using a semiconductor parameter analyzer (4200SCS manufactured by Keithley).
  • the field effect mobility means an index related to high-speed operation of the TFT element.
  • Example 1 An oxide sintered body (oxide sintered body target) made of indium oxide containing titanium (In 2 O 3 ) was prepared as a sputtering target. This oxide sintered body had a titanium content of 0.018 in terms of the Ti / In atomic ratio, and was constituted only by the In 2 O 3 phase.
  • This oxide sintered body target was attached to a non-magnetic target cathode of a DC magnetron sputtering apparatus (manufactured by Tokki Co., Ltd.) having no arcing suppression function.
  • a non-magnetic target cathode of a DC magnetron sputtering apparatus manufactured by Tokki Co., Ltd.
  • an alkali-free glass substrate (Corning Corp., # 7059) was used, and the target-substrate distance was fixed to 60 mm. Then, after evacuating the chamber to 2 ⁇ 10 ⁇ 4 Pa or less, a mixed gas of Ar and O 2 is introduced so that the oxygen ratio is 6.0%, and the gas pressure is adjusted to 0.6 Pa. did.
  • direct current power of 300 W (1.64 W / cm 2 ) was applied to generate direct current plasma to form an oxide semiconductor thin film.
  • a substrate was placed at a stationary facing position of the sputtering target, and sputtering was performed without heating the substrate, whereby an oxide semiconductor thin film having a thickness of 50 nm was formed.
  • ICP emission analysis it was confirmed that it was almost the same as the composition of the oxide sintered body.
  • X-ray diffraction measurement it was confirmed that the oxide semiconductor thin film was amorphous.
  • oxide semiconductor thin film after annealing is crystallized, and In 2 O 3 (222) is the main peak.
  • This oxide semiconductor thin film has a substantially bixbyite structure. It was confirmed that it was composed of In 2 O 3 phase. Further, In 2 O 3 (222) it was calculated an average grain size than the peak was 50nm.
  • the carrier concentration of the oxide semiconductor thin film was 3.0 ⁇ 10 17 cm ⁇ 3 and the carrier mobility was 12.3 cm 2 / Vsec. It was.
  • Example 2 An amorphous oxide semiconductor thin film obtained in the same manner as in Example 1 was annealed in the atmosphere at 400 ° C. for 30 minutes. As a result of the X-ray diffraction measurement, the oxide semiconductor thin film after annealing is crystallized, and In 2 O 3 (222) is the main peak. This oxide semiconductor thin film has a substantially bixbyite structure. It was confirmed that it was composed of In 2 O 3 phase. The average crystal grain size was calculated from the In 2 O 3 (222) peak and found to be 59 nm. Furthermore, when the Hall effect of the oxide semiconductor thin film was measured, the carrier concentration of the oxide semiconductor thin film was 5.0 ⁇ 10 17 cm ⁇ 3 and the carrier mobility was 11.6 cm 2 / Vsec. .
  • Example 3 An oxide semiconductor thin film was formed in the same manner as in Example 1 except that the Ti content of the oxide sintered compact target was 0.01 in terms of the Ti / In atomic ratio. As a result of measuring the composition of the obtained oxide semiconductor thin film by ICP emission analysis, it was confirmed that it was almost the same as the composition of the oxide sintered body. As a result of X-ray diffraction measurement, it was confirmed that the oxide semiconductor thin film was amorphous.
  • this oxide semiconductor thin film was annealed under the same conditions as in Example 1.
  • the oxide semiconductor thin film after annealing is crystallized, and In 2 O 3 (222) is the main peak.
  • This oxide semiconductor thin film has a substantially bixbyite structure. It was confirmed that it was composed of In 2 O 3 phase. Further, the average crystal grain size was calculated from the In 2 O 3 (222) peak and found to be 58 nm.
  • the carrier concentration of the oxide semiconductor thin film was 4.8 ⁇ 10 17 cm ⁇ 3 and the carrier mobility was 10.7 cm 2 / Vsec. .
  • Example 4 An oxide semiconductor thin film was formed in the same manner as in Example 1 except that the Ti content of the oxide sintered compact target was 0.06 in terms of the Ti / In atomic ratio. As a result of measuring the composition of the obtained oxide semiconductor thin film by ICP emission analysis, it was confirmed that it was almost the same as the composition of the oxide sintered body. As a result of X-ray diffraction measurement, it was confirmed that the oxide semiconductor thin film was amorphous.
  • this oxide semiconductor thin film was annealed under the same conditions as in Example 1.
  • the oxide semiconductor thin film after annealing is crystallized, and In 2 O 3 (222) is the main peak.
  • This oxide semiconductor thin film has a substantially bixbyite structure. It was confirmed that it was composed of In 2 O 3 phase. Further, In 2 O 3 (222) it was calculated an average grain size than was 55 nm.
  • the carrier concentration of the oxide semiconductor thin film was 4.5 ⁇ 10 17 cm ⁇ 3 and the carrier mobility was 10.2 cm 2 / Vsec. .
  • Example 5 An oxide semiconductor thin film was formed in the same manner as in Example 1 except that the titanium content of the oxide sintered compact target was 0.09 in terms of the Ti / In atomic ratio. As a result of measuring the composition of the obtained oxide semiconductor thin film by ICP emission analysis, it was confirmed that it was almost the same as the composition of the oxide sintered body. As a result of X-ray diffraction measurement, it was confirmed that the oxide semiconductor thin film was amorphous.
  • this oxide semiconductor thin film was annealed under the same conditions as in Example 1.
  • the oxide semiconductor thin film after annealing is crystallized, and In 2 O 3 (222) is the main peak.
  • This oxide semiconductor thin film has a substantially bixbyite structure. It was confirmed that it was composed of In 2 O 3 phase. Further, In 2 O 3 (222) it was calculated an average grain size than was 55 nm. Further, when the Hall effect of the oxide semiconductor thin film was measured, the carrier concentration of the oxide semiconductor thin film was 4.7 ⁇ 10 17 cm ⁇ 3 and the carrier mobility was 5.2 cm 2 / Vsec. .
  • Example 6 An amorphous oxide semiconductor thin film obtained in the same manner as in Example 5 was annealed in the atmosphere at 400 ° C. for 30 minutes. As a result of the X-ray diffraction measurement, the oxide semiconductor thin film after annealing is crystallized, and In 2 O 3 (222) is the main peak. This oxide semiconductor thin film has a substantially bixbyite structure. It was confirmed that it was composed of In 2 O 3 phase. Further, the average crystal grain size was calculated from In 2 O 3 (222) and found to be 58 nm. Further, when the Hall effect of the oxide semiconductor thin film was measured, the carrier concentration of the oxide semiconductor thin film was 3.9 ⁇ 10 17 cm ⁇ 3 and the carrier mobility was 6.0 cm 2 / Vsec. .
  • Example 7 An oxide semiconductor thin film was formed in the same manner as in Example 1 except that the titanium content of the oxide sintered compact target was 0.005 in terms of the Ti / In atomic ratio. As a result of measuring the composition of the obtained oxide semiconductor thin film by ICP emission analysis, it was confirmed that it was almost the same as the composition of the oxide sintered body. As a result of X-ray diffraction measurement, it was confirmed that the oxide semiconductor thin film was amorphous.
  • this oxide semiconductor thin film was annealed under the same conditions as in Example 1.
  • the oxide semiconductor thin film after annealing is crystallized, and In 2 O 3 (222) is the main peak.
  • This oxide semiconductor thin film has a substantially bixbyite structure. It was confirmed that it was composed of In 2 O 3 phase. Further, In 2 O 3 (222) it was calculated an average grain size than was 53 nm. Further, when the Hall effect of the oxide semiconductor thin film was measured, the carrier concentration of the oxide semiconductor thin film was 8.2 ⁇ 10 17 cm ⁇ 3 and the carrier mobility was 8.8 cm 2 / Vsec. .
  • Example 8 An oxide semiconductor thin film was formed in the same manner as in Example 1 except that the titanium content of the oxide sintered compact target was 0.12 in terms of the Ti / In atomic ratio. As a result of measuring the composition of the obtained oxide semiconductor thin film by ICP emission analysis, it was confirmed that it was almost the same as the composition of the oxide sintered body. As a result of X-ray diffraction measurement, it was confirmed that the oxide semiconductor thin film was amorphous.
  • this oxide semiconductor thin film was annealed under the same conditions as in Example 1.
  • the oxide semiconductor thin film after annealing is crystallized, and In 2 O 3 (222) is the main peak.
  • This oxide semiconductor thin film has a substantially bixbyite structure. It was confirmed that it was composed of In 2 O 3 phase. Further, In 2 O 3 (222) it was calculated an average grain size than was 54 nm.
  • the carrier concentration of the oxide semiconductor thin film was 4.3 ⁇ 10 17 cm ⁇ 3 and the carrier mobility was 3.0 cm 2 / Vsec. .
  • Example 9 An oxide semiconductor thin film was formed in the same manner as in Example 1 except that the film thickness was 15 nm. As a result of measuring the composition of the obtained oxide semiconductor thin film by ICP emission analysis, it was confirmed that it was almost the same as the composition of the oxide sintered body. As a result of X-ray diffraction measurement, it was confirmed that the oxide semiconductor thin film was amorphous.
  • this oxide semiconductor thin film was annealed under the same conditions as in Example 1.
  • the oxide semiconductor thin film after annealing is crystallized, and In 2 O 3 (222) is the main peak.
  • This oxide semiconductor thin film has a substantially bixbyite structure. It was confirmed that it was composed of In 2 O 3 phase. Further, In 2 O 3 (222) it was calculated an average grain size than was 13 nm. Further, when the Hall effect of the oxide semiconductor thin film was measured, the carrier concentration of the oxide semiconductor thin film was 4.4 ⁇ 10 17 cm ⁇ 3 and the carrier mobility was 10.5 cm 2 / Vsec. .
  • Example 10 An oxide semiconductor thin film was formed in the same manner as in Example 1 except that the film thickness was 200 nm. As a result of measuring the composition of the oxide semiconductor thin film by ICP emission analysis, it was confirmed that it was almost the same as the composition of the oxide sintered body. As a result of X-ray diffraction measurement, it was confirmed that the oxide semiconductor thin film was amorphous.
  • this oxide semiconductor thin film was annealed under the same conditions as in Example 1.
  • the oxide semiconductor thin film after annealing is crystallized, and In 2 O 3 (222) is the main peak.
  • This oxide semiconductor thin film has a substantially bixbyite structure. It was confirmed that it was composed of In 2 O 3 phase. Further, In 2 O 3 (222) it was calculated an average grain size than was 71 nm.
  • the carrier concentration of the oxide semiconductor thin film was 2.7 ⁇ 10 17 cm ⁇ 3 and the carrier mobility was 12.1 cm 2 / Vsec. .
  • Example 1 An oxide semiconductor thin film was formed in the same manner as in Example 1 except that the titanium content of the oxide sintered compact target was 0.001 in terms of the Ti / In atomic ratio. As a result of measuring the composition of the obtained oxide semiconductor thin film by ICP emission analysis, it was confirmed that it was almost the same as the composition of the oxide sintered body. As a result of X-ray diffraction measurement, it was confirmed that the oxide semiconductor thin film was amorphous.
  • this oxide semiconductor thin film was annealed under the same conditions as in Example 1.
  • the oxide semiconductor thin film after annealing is crystallized, and In 2 O 3 (222) is the main peak.
  • This oxide semiconductor thin film has a substantially bixbyite structure. It was confirmed that it was composed of In 2 O 3 phase. Further, In 2 O 3 (222) it was calculated an average grain size than was 55 nm.
  • the carrier concentration of the oxide semiconductor thin film was 1.5 ⁇ 10 19 cm ⁇ 3 and the carrier mobility was 9.6 cm 2 / Vsec. .
  • Example 2 An oxide semiconductor thin film was formed in the same manner as in Example 1 except that the titanium content of the oxide sintered compact target was 0.15 in terms of the Ti / In atomic ratio. As a result of measuring the composition of the obtained oxide semiconductor thin film by ICP emission analysis, it was confirmed that it was almost the same as the composition of the oxide sintered body. As a result of X-ray diffraction measurement, it was confirmed that the oxide semiconductor thin film was amorphous.
  • this oxide semiconductor thin film was annealed under the same conditions as in Example 1.
  • the oxide semiconductor thin film after annealing is crystallized, and In 2 O 3 (222) is the main peak.
  • This oxide semiconductor thin film has a substantially bixbyite structure. It was confirmed that it was composed of In 2 O 3 phase. Further, In 2 O 3 (222) it was calculated an average grain size than was 50nm.
  • the carrier concentration of the oxide semiconductor thin film was 1.3 ⁇ 10 19 cm ⁇ 3 and the carrier mobility was 0.84 cm 2 / Vsec. .
  • Example 3 An amorphous oxide semiconductor thin film obtained in the same manner as in Example 1 was annealed in the atmosphere at 200 ° C. for 30 minutes. As a result of X-ray diffraction measurement, it was confirmed that this oxide semiconductor thin film was not crystallized and that no peak of any plane orientation of the In 2 O 3 phase was present. For this reason, the Hall effect of the oxide thin film was not measured.
  • Example 2 An amorphous oxide semiconductor thin film obtained in the same manner as in Example 1 was separately prepared, and high temperature X-ray diffraction measurement was performed by a thin film X-ray method while heating and heating. As a result, it was confirmed that the range of the heating temperature at which crystallization of the oxide semiconductor thin film was confirmed was 205 ° C. to 210 ° C. (see FIG. 3).
  • Examples 1 to 10 are examples in which the titanium content was controlled in the range of 0.005 to 0.12 in terms of the Ti / In atomic ratio, and annealing was performed at 400 ° C. or lower in the atmosphere. . Therefore, in all of Examples 1 to 10, the oxide semiconductor thin film was crystallized, and all of the average crystal grain size, carrier concentration, and carrier mobility were within the range defined in the present invention.
  • the titanium content is controlled in the range of 0.01 to 0.06 in terms of the Ti / In atomic ratio, and annealing is performed at 400 ° C. or lower in the atmosphere. Therefore, it was confirmed that the carrier concentration was 5 ⁇ 10 17 cm ⁇ 3 or less and the carrier mobility was excellent carrier characteristics of 10 cm 2 / Vsec or more.
  • the carrier concentration is 5 ⁇ 10 17. It was confirmed that the value was cm ⁇ 3 or less and the carrier mobility was 5 cm 2 / Vsec or more.
  • Examples 7 and 8 are examples in which the titanium content is the lower limit value or the upper limit value. Although both the carrier concentration and the carrier concentration are within the range defined in the present invention, in Example 7, the carrier concentration is In Example 8, the carrier mobility showed a slightly inferior value compared to the other examples.
  • Comparative Example 1 is an example in which the titanium content is less than 0.005 in terms of the Ti / In atomic ratio, that is, an example in which the titanium content is less than the lower limit.
  • the carrier concentration is 1 ⁇ 10 19. It was confirmed that it exceeded cm ⁇ 3 .
  • Comparative Example 2 is an example in which the titanium content exceeds 0.12 in terms of the Ti / In atomic ratio, that is, an example exceeding the upper limit value.
  • the carrier concentration exceeds 1 ⁇ 10 19 cm ⁇ 3 .
  • carrier mobility will be less than 1 cm ⁇ 2 > / Vsec.
  • Comparative Example 3 is an example in which the heating temperature in the annealing treatment was 200 ° C., and the amorphous oxide semiconductor thin film could not be crystallized.
  • Example 11 An oxide sintered body (oxide sintered body target) made of indium oxide containing titanium (In 2 O 3 ) was prepared as a sputtering target. This oxide sintered body had a titanium content of 0.018 in terms of the Ti / In atomic ratio, and was constituted only by the In 2 O 3 phase.
  • the oxide sintered body target attached to the cathode for a non-magnetic body target of a DC magnetron sputtering apparatus without arcing control function, SiO 2 film which is thermally oxidized is formed, the Si wafer substrate having a thickness of 300 nm SiO 2
  • An amorphous oxide semiconductor thin film was formed over the film so as to have a thickness of 50 nm.
  • the film forming conditions at this time were the same as in Example 1.
  • the oxide semiconductor thin film was crystallized by being annealed in the atmosphere at 300 ° C. for 30 minutes.
  • the Si substrate, the SiO 2 film, and the crystalline oxide semiconductor thin film were used as the gate electrode 1, the gate insulating layer 2, and the channel layer 3, respectively.
  • a Ti film having a thickness of 5 nm and an Au film having a thickness of 100 nm are sequentially formed on the surface of the channel layer 3 by direct current magnetron sputtering, and the source electrode 4 and the drain made of an Au / Ti laminated film are formed.
  • the electrode 5 was formed to obtain a thin film transistor (TFT element) having the configuration shown in FIG. Note that the film formation conditions for the source electrode 4 and the drain electrode 5 were the same as the film formation conditions for the oxide semiconductor thin film except that the sputtering gas was argon (Ar) only and the DC power was changed to 50 W.
  • the source electrode 4 and the drain electrode 5 were patterned using a metal mask to obtain a TFT element having a channel length of 100 ⁇ m and a channel width of 450 ⁇ m.
  • the operating characteristics as the TFT element were confirmed.
  • this TFT element showed good values of an on / off ratio of 108 or more and a field effect mobility of 22.5 cm 2 / Vsec.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

【課題】比較的高いキャリア移動度を有し、ＴＦＴのチャネル層材料として好適な酸化物半導体薄膜を、酸化物結晶質薄膜により提供する。 【解決手段】インジウムとチタンを含有する酸化物からなり、チタン含有量が、Ｔｉ／Ｉｎ原子数比で０．００５～０．１２である非晶質膜を、２５０℃以上の加熱温度、および、１分～１２０分の処理時間でアニール処理を施すことにより得られる。この酸化物半導体薄膜は、結晶質で、ビックスバイト型構造のＩｎ2Ｏ3相によってのみ構成されており、かつ、キャリア濃度が１×１０19ｃｍ-3以下で、キャリア移動度が１ｃｍ2／Ｖｓｅｃ以上であることを特徴とする。

Description

酸化物半導体薄膜とその製造方法および薄膜トランジスタ
　本発明は、酸化物半導体薄膜とその製造方法、および、これを用いた薄膜トランジスタに関する。
　薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）は、電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）の１種である。ＴＦＴは、基本構成として、ゲート端子、ソース端子、およびドレイン端子を備えた３端子素子であり、基板上に成膜した半導体薄膜を、電子またはホールが移動するチャネル層として用い、ゲート端子に電圧を印加して、チャネル層に流れる電流を制御し、ソース端子とドレイン端子間の電流をスイッチングする機能を有するアクテイブ素子である。
　現在、ＴＦＴのチャネル層として、多結晶シリコン膜やアモルファスシリコン膜が広く使用されている。特に、アモルファスシリコン膜は、大面積の第１０世代ガラス基板への均一成膜が可能であることから、液晶パネル用ＴＦＴのチャネル層として広く利用されている。しかしながら、キャリアである電子の移動度（キャリア移動度）が１ｃｍ2／Ｖｓｅｃ以下と低いため、高精細パネル用ＴＦＴへの適用が困難になりつつある。すなわち、液晶の高精細化に伴い、ＴＦＴの高速駆動が要求されており、このようなＴＦＴの高速駆動を実現するためには、アモルファスシリコン膜のキャリア移動度である１ｃｍ2／Ｖｓｅｃよりも高いキャリア移動度を示す半導体薄膜をチャネル層に用いる必要がある。
　これに対して、多結晶シリコン膜は、１００ｃｍ2／Ｖｓｅｃ程度の高いキャリア移動度を示すことから、高精細パネル用ＴＦＴ向けのチャネル層材料として十分な特性を有している。しかしながら、多結晶シリコン膜は、結晶粒界でキャリア移動度が低下するため、基板の面内均一性に乏しく、ＴＦＴの特性にばらつきが生じるという問題がある。また、多結晶シリコン膜の製造工程では、３００℃以下の比較的低温でアモルファスシリコン膜を形成した後、この膜をアニール処理によって結晶化させている。このアニール処理は、エキシマレーザアニールなどを適用する特殊なものであるため、高いランニングコストが必要とされる。加えて、対応できるガラス基板の大きさも第５世代程度にとどまっていることから、コストの低減に限界があり、製品展開も限られたものとなっている。
　このような事情から、ＴＦＴのチャネル層の材料として、現在、アモルファスシリコン膜と多結晶シリコン膜の優れた特性を兼ね備え、かつ、低コストで得られる材料の開発が盛んに行われている。たとえば、特開２０１０－２１９５３８号公報では、気相成膜法で成膜され、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）および酸素（Ｏ）から構成される透明アモルファス酸化物薄膜（ａ－ＩＧＺＯ膜）であって、結晶化したときの組成がＩｎＧａＯ3（ＺｎＯ）m（ｍは６未満の自然数）であり、不純物イオンを添加することなしに、キャリア移動度が１ｃｍ2／Ｖｓｅｃを超え、かつ、キャリア濃度が１０16ｃｍ-3以下である、透明半絶縁性アモルファス酸化物薄膜、ならびに、この透明半絶縁性アモルファス酸化物薄膜をチャネル層とした薄膜トランジスタが提案されている。
　しかしながら、特開２０１０－２１９５３８号公報で提案された、スパッタリング法またはパルスレーザ蒸着法の気相成膜法で成膜されるａ－ＩＧＺＯ膜は、概ね１ｃｍ2／Ｖｓｅｃ～１０ｃｍ2／Ｖｓｅｃの範囲の比較的高いキャリア移動度を示すものの、アモルファス酸化物薄膜が本来的に酸素欠損を生成しやすいことに加え、熱など外的因子に対してキャリアである電子の振る舞いが必ずしも安定でないことに起因して、ＴＦＴなどのデバイスの動作がしばしば不安定になることが問題となっている。さらには、アモルファス膜に特有である、可視光照射下でＴＦＴ素子に負バイアスを連続的に印加すると、しきい電圧が負側にシフトする現象（光負バイアス劣化現象）の発生が、液晶などのディスプレイ用途では深刻な問題となることが指摘されている。
　これに対して、特開２００８－１９２７２１号公報では、高温のプロセスを要することなく高分子基材への素子作製が可能であり、低コストでありながらも高性能かつ高信頼性を備えた薄膜トランジスタを得ることを目的として、チャネル層に、スズ（Ｓｎ）、チタン（Ｔｉ）、タングステン（Ｗ）のいずれかをドープした酸化インジウム膜や、タングステンと亜鉛および／またはスズとをドープした酸化インジウム膜を適用することが提案されている。特開２００８－１９２７２１号公報によれば、この技術によって得られる酸化インジウム膜をチャネル層に適用することで、ＴＦＴ素子のキャリア移動度を５ｃｍ2／Ｖｓｅｃ以上とすることが可能になるとされている。
　また、特開２０１０－２５１６０４号公報には、同様に、スズ、チタン、タングステンおよび亜鉛の１種または２種以上をドープした酸化インジウムの焼結体をターゲットとして、無加熱のスパッタリング成膜法で形成した後、１５０℃～３００℃で、１０分～１２０分の熱処理する技術が記載されている。この技術によれば、高い移動度とアモルファス性を兼備するという特徴を維持したまま、比較的容易な制御により安定的な特性を有する酸化インジウム膜を得ることができ、さらには、この酸化インジウム膜をチャネル層として使用することで、安定的な特性を有するＴＦＴ素子を得ることが可能になるとされている。
　しかしながら、これらの文献に記載の技術により得られる酸化インジウム膜は、いずれもアモルファス膜であるため、酸素欠損を生成しやすく、熱など外的因子に対して不安定であるという問題や、アモルファス膜に特有の光負バイアス劣化現象の発生という問題を、根本的に解決することはできない。また、高精細パネル用ＴＦＴ向けのチャネル層材料として使用を考慮した場合、より高いキャリア移動度の達成が望まれている。
特開２０１０－２１９５３８号公報 特開２００８－１９２７２１号公報 特開２０１０－２５１６０４号公報
　本発明は、酸化物半導体薄膜としての酸化物アモルファス薄膜が有する問題を解消するため、比較的高いキャリア移動度を有し、薄膜トランジスタ（ＴＦＴ）のチャネル層材料として好適な酸化物半導体薄膜を、酸化物結晶質薄膜により提供することを目的としている。
　本発明者らは、酸化物半導体薄膜に適用可能な酸化物アモルファス薄膜の代替材料について鋭意検討を重ねた。具体的には、スパッタリング法によって得られる、インジウムとチタンの酸化物に対して、アニール処理を施すことにより、結晶質の酸化物半導体薄膜を形成する実験を重ねた。その際、結晶化した酸化物半導体薄膜が高いキャリア移動度を発現する条件、すなわち、酸化物半導体薄膜としてのインジウムとチタンの酸化物の組成、膜厚、および、結晶化させる条件などについて、詳細な検討を行った。
　その結果、本発明者らは、インジウムとチタンの酸化物を主成分とする酸化物半導体薄膜のチタン含有量を所定の範囲に規制し、かつ、このような組成の非晶質膜に対して所定条件のアニール処理を施し、ビックスバイト型構造のＩｎ2Ｏ3相によってのみ構成される結晶質の酸化物半導体薄膜とすることにより、１ｃｍ2／Ｖｓｅｃ以上という高いキャリア移動度、かつ、１×１０19ｃｍ-3以下という低いキャリア濃度を示し、薄膜トランジスタ（ＴＦＴ）のチャネル層材料として好適な酸化物半導体薄膜を得ることができるとの知見を得た。本発明は、この知見に基づき、完成するに至ったものである。
　すなわち、本発明の酸化物半導体薄膜は、インジウムとチタンを含有する酸化物からなり、チタン含有量が、Ｔｉ／Ｉｎ原子数比で０．００５～０．１２であり、結晶質で、ビックスバイト型構造のＩｎ2Ｏ3相によってのみ構成されており、かつ、キャリア濃度が１×１０19ｃｍ-3以下で、キャリア移動度が１ｃｍ2／Ｖｓｅｃ以上であることを特徴とする。
　このような特性を具備する本発明の酸化物半導体薄膜は、インジウムとチタンを含有する酸化物からなり、チタン含有量が、Ｔｉ／Ｉｎ原子数比で０．００５～０．１２である非晶質の酸化物半導体薄膜に対して、２５０℃以上の加熱温度、および、１分～１２０分の処理時間で、アニール処理を施すことにより、結晶質で、ビックスバイト型構造のＩｎ2Ｏ3相によってのみ構成されており、かつ、キャリア濃度が１×１０19ｃｍ-3以下で、キャリア移動度が１ｃｍ2／Ｖｓｅｃ以上である、酸化物半導体薄膜を得る工程により、製造することが可能である。
　前記チタン含有量は、Ｔｉ／Ｉｎ原子数比で０．０１～０．０６であることが好ましい。
　前記キャリア移動度は３ｃｍ2／Ｖｓｅｃ以上であることが好ましく、前記キャリア濃度が５×１０17ｃｍ-3以下で、かつ、前記キャリア移動度が５ｃｍ2／Ｖｓｅｃ以上であることがより好ましい。
　前記酸化物半導体薄膜の膜厚は１５ｎｍ～２００ｎｍであることが好ましく、４０ｎｍ～１００ｎｍであることがより好ましい。
　前記Ｉｎ2Ｏ3相の結晶粒径は、１０ｎｍ以上であることが好ましい。
　また、本発明の薄膜トランジスタは、ソース電極、ドレイン電極、ゲート電極、チャネル層およびゲート絶縁膜を備える薄膜トランジスタであって、前記チャネル層が、本発明の酸化物半導体薄膜により構成されていることを特徴とする。
　本発明の酸化物半導体薄膜は、酸化物結晶質薄膜であるため、１ｃｍ2／Ｖｓｅｃを超える高いキャリア移動度を有しながらも、酸素欠損が生成しにくく、熱などの外的因子に対して安定であり、かつ、光負バイアス劣化現象の発生といった問題が生じることがない。
　また、本発明の酸化物半導体薄膜は、所定の組成の酸化物アモルファス薄膜を、たとえば、４００℃以下の温度でアニール処理し、ビックスバイト型構造のＩｎ2Ｏ3相によってのみ構成され、高い結晶性を有する酸化物結晶質薄膜とすることで得ることができる。
　したがって、本発明の酸化物半導体薄膜をチャネル層材料として用いることで、ＴＦＴの特性向上を低コストで実現することができるため、その工業的意義はきわめて大きい。
図１は、本発明のＴＦＴ素子の概略断面図である。 図２は、実施例５の酸化物半導体薄膜をＸ線回折測定した結果を示す図である。 図３は、アニール処理における加熱温度と、得られる酸化物半導体薄膜の結晶化の関係を示した図である。
　以下、本発明の酸化物半導体薄膜、および、この酸化物半導体薄膜をチャネル層材料として用いた薄膜トランジスタ（ＴＦＴ）について、詳細に説明する。
　１．酸化物半導体薄膜
　（ａ）組成
　本発明のインジウム（Ｉｎ）とチタン（Ｔｉ）を含有する酸化物からなる結晶質の酸化物半導体薄膜は、チタン含有量が、Ｔｉ／Ｉｎ原子数比で０．００５～０．１２の範囲にあることを特徴とする。これにより、キャリア濃度が１×１０19ｃｍ-3以下、かつ、キャリア移動度が１ｃｍ2／Ｖｓｅｃ以上、さらには３ｃｍ2／Ｖｓｅｃ以上という良好なキャリア特性を達成することが可能となる。
　添加元素を含有しないインジウムのみの酸化物からなる結晶質の酸化物半導体薄膜のキャリア源は、主に酸素欠損であるが、酸化親和性の高いチタンを添加することによって、その生成を抑制することが可能となる。一方、結晶質の酸化物半導体薄膜中のチタンは４価のイオンとなり、ドナーとして振る舞うため、キャリア源にもなり得る。また、チタンは、いわゆるイオン化不純物散乱中心として振る舞い、キャリア散乱の原因となるため、キャリア移動度を低下させる。これらのことから、インジウムとチタンを含有する酸化物からなる結晶質の酸化物半導体薄膜では、キャリア源としてのキャリア濃度を必要以上に高めることなく、酸素欠損の発生を抑制する作用が支配的になり、かつ、イオン散乱が過度にならないように、チタン含有量を上記範囲に制御する必要がある。
　チタン含有量が、Ｔｉ／Ｉｎ原子数比で０．００５未満では、チタンの酸素親和性によるキャリア源の発生を抑制する効果を十分に得ることができない。一方、チタン含有量が、Ｔｉ／Ｉｎ原子数比で０．１２を超えると、チタンのキャリア源としての作用が支配的になるばかりでなく、キャリアの散乱が著しくなり、キャリア移動度が１ｃｍ2／Ｖｓｅｃ以下となってしまう。このため、いずれの場合も酸化物半導体薄膜のキャリア濃度は、１×１０19ｃｍ-3を超えてしまうこととなる。
　なお、ＴＦＴのチャンネル層としては、さらに低いキャリア濃度、かつ、高いキャリア移動度を示すことが好ましいが、本発明の酸化物半導体薄膜では、チタン含有量を、Ｔｉ／Ｉｎ原子数比で０．０１～０．０６の範囲に制御することで、５×１０17ｃｍ-3以下のキャリア濃度と、５ｃｍ2／Ｖｓｅｃ以上のキャリア移動度を同時に達成することができる。
　また、本発明の酸化物半導体薄膜は、不可避的不純物を除き、インジウムとチタンからなる酸化物によって形成されるほか、インジウムとチタンを主成分とし、不可避的不純物以外の公知の添加元素を、適宜含有する酸化物によっても構成することができる。このような添加元素としては、たとえば、ガリウム（Ｇａ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、鉄（Ｆｅ）、タンタル（Ｔａ）などを挙げることができる。これらの添加元素の含有量は、添加元素の原子数をＭとして、Ｍ／Ｉｎ原子数比で、好ましくは０．００２５以下、より好ましくは０．００１以下とする。添加元素の含有量が、Ｍ／Ｉｎ原子数比で０．００２５を超えると、インジウムおよびチタンの含有量との関係で、所望の特性を得ることができなくなる。
　（ｂ）結晶構造
　本発明の酸化物半導体薄膜は、結晶質であって、実質的にビックスバイト型構造の酸化インジウム（Ｉｎ2Ｏ3）相によってのみ構成されており、この構造以外の結晶相を実質的に含まないことを特徴とする。ビックスバイト型構造のＩｎ2Ｏ3相では、インジウムと酸素からなるＩｎＯ6八面体構造が形成されており、隣り合うＩｎＯ6八面体構造が稜共有し、Ｉｎ－Ｉｎ間の距離が短くなっている。このため、キャリアとなる電子の軌道の重なりが大きく、キャリア移動度が向上する。なお、チタンや添加元素などのインジウム以外の元素は、このビックスバイト型構造のＩｎ2Ｏ3層に固溶することとなる。
　ここで、ビックスバイト型構造のＩｎ2Ｏ3相以外の結晶相を実質的に含まないとは、本発明の酸化物半導体薄膜が、ビックスバイト型構造のＩｎ2Ｏ3相によってのみ構成されているもののほか、ＩｎＯ6八面体構造が稜共有するＩｎ2Ｏ3相以外の結晶相をわずかに含むものも、酸化物半導体薄膜の特性（キャリア濃度およびキャリア移動度）が本発明の範囲に含まれる限り、含まれることを意味する。なお、酸化物半導体薄膜の生成相および組織は、Ｘ線回折測定により求めることができる。
　（ｃ）平均結晶粒径
　本発明の酸化物半導体薄膜において、酸化物半導体薄膜を構成する結晶粒の大きさ、すなわち、平均結晶粒径は、１０ｎｍ以上であることが好ましく、２０ｎｍ以上であることがより好ましく、５０ｎｍ以上であることが特に好ましい。平均結晶粒径が１０ｎｍ以上の結晶粒によって構成されることにより、結晶粒界におけるキャリアの散乱が少なくなるため、キャリア移動度を安定的に１ｃｍ2／Ｖｓｅｃ以上とすることが可能となる。平均結晶粒径の上限値は特に限定されることはないが、チャネル層に存在する結晶粒界の分布を均一なものとする観点から、１０００ｎｍ以下とすることが好ましい。なお、平均結晶粒径は、たとえば、Ｘ線回折測定結果からの算出やＳＥＭやＥＢＳＤ観察像の画像解析などにより求めることができる。
　（ｄ）膜厚
　本発明の酸化物半導体薄膜の膜厚は、好ましくは１５ｎｍ～２００ｎｍ、より好ましくは３０ｎｍ～１５０ｎｍ、さらに好ましくは４０ｎｍ～１００ｎｍの範囲に制御される。
　一般に、酸化物に限らず、半導体薄膜は、ガラス基板に形成されることが多い。すなわち、非晶質の基板上に、結晶質の基板が形成されることになる。したがって、本発明の酸化物半導体薄膜において、膜厚が１５ｎｍ未満の場合には、チタン含有量にもよるが、基板の影響により、４００℃程度の高温でアニール処理を施した場合であっても、前駆体である酸化物アモルファス薄膜が結晶化しない場合がある。また、この酸化物アモルファス薄膜が結晶化したとしても、十分な結晶性が得られなかったり、その平均結晶粒径を１０ｎｍ以上とすることが困難となる場合がある。このため、得られる酸化物半導体薄膜において、高いキャリア移動度を安定的に得ることができない。
　基板が非晶質であることによる酸化物半導体薄膜の結晶性への影響は、酸化物半導体薄膜の膜厚を３０ｎｍ以上とすることにより軽減されるが、４０ｎｍ以上とすることにより、安定的にその影響を排除することが可能となる。ただし、コスト面を考慮すると、膜厚を２００ｎｍ以下とすることが好ましく、１５０ｎｍ以下とすることがより好ましく、１００ｎｍ以下とすることがさらに好ましい。なお、膜厚を１００ｎｍ近傍に制御することにより、本発明の酸化物半導体薄膜が、ガラス基板に形成された場合、光学的な干渉によって、青色光の透過率の向上が期待できる。したがって、透明ＴＦＴへ適用する場合には、膜厚を１００ｎｍ近傍に制御することが好ましい。
　（ｅ）特性
　上述のように本発明の酸化物半導体薄膜は、インジウムとチタンを含有する酸化物からなり、結晶質で、ビックスバイト型構造のＩｎ2Ｏ3相によってのみ構成されている。このため、本発明の酸化物半導体薄膜を適用したＴＦＴは、熱などの外的因子に対して高い安定性を有しており、かつ、光負バイアス劣化現象が発生し難い。
　また、本発明の酸化物半導体薄膜では、酸化物半導体中のチタン含有量を、所定の範囲内に制御することにより、キャリア濃度が１×１０19ｃｍ-3以下、かつ、キャリア移動度が１ｃｍ2／Ｖｓｅｃ以上となるように規制している。キャリア濃度およびキャリア移動度をこのような範囲に規制することにより、透明導電膜よりも２桁～４桁も低いキャリア濃度が要求されるチャネル層の材料として適用可能になるとともに、その高いキャリア移動度により、ＴＦＴの高い画素制御性能の確保が可能となる。
　キャリア濃度が１×１０19ｃｍ-3を超えると、ＴＦＴのチャネル層の材料として適用することが困難となる。なお、ｏｎ／ｏｆｆ比の高いＴＦＴを実現するためにはチャネル層のキャリア濃度を、好ましくは１×１０18ｃｍ-3以下、より好ましくは５×１０17ｃｍ-3以下に規制する必要があるが、本発明の酸化物半導体薄膜は、このような低いキャリア濃度を実現することができる。ここで、ｏｎ／ｏｆｆ比とは、ｏｎ状態に対するｏｆｆ状態の抵抗の比を意味し、半導体パラメータアナライザにより測定することができる。
　一方、キャリア移動度が１ｃｍ2／Ｖｓｅｃ未満では、ＴＦＴの高い画素制御性能を確保することが困難となる。特に、高精細液晶パネル用ＴＦＴへの適用を考慮すれば、キャリア移動度を、好ましくは３ｃｍ2／Ｖｓｅｃ以上、より好ましくは５ｃｍ2／Ｖｓｅｃ以上とすることが必要とされるが、本発明の酸化物半導体薄膜は、このような高いキャリア移動度を実現することができる。
　２．酸化物半導体薄膜の製造方法
　（ａ）成膜工程
　（ａ―１）原材料
　本発明の酸化物半導体薄膜は、酸化物焼結体のターゲットやタブレットを用いて、スパッタリング法、イオンプレーティング法などの適用可能な公知の成膜技術により、基板上に形成される。この際、原材料となる酸化物焼結体の金属元素の組成比は、成膜条件に応じて適宜設定することも可能である。しかしながら、酸化物焼結体の金属元素の組成比を、目的とする酸化物半導体薄膜の組成比と同様とし、この組成比が維持されるように成膜条件を制御し、成膜することが容易な手段であるといえる。したがって、本発明では、酸化物焼結体の組成比は、目的とする酸化物半導体薄膜の金属元素の組成比と同様とすることが好ましい。すなわち、本発明の酸化物半導体薄膜の原材料として、インジウムとチタンを含有する酸化物からなり、チタン含有量が、Ｔｉ／Ｉｎ原子数比で０．００５～０．１２、好ましくは０．０１～０．０６である酸化物焼結体を使用する。
　このような酸化物焼結体としては、主にビックスバイト型構造のＩｎ2Ｏ3相によって構成される酸化物焼結体が使用される。通常、このＩｎ2Ｏ3相にはチタンが固溶している。ただし、チタンが固溶していないＩｎ2Ｏ3相、すなわち、不可避的不純物を除き、いかなる元素も固溶していないＩｎ2Ｏ3相が共存していてもよい。また、ＴｉＯ、ＴｉＯ2などの酸化チタンの形態で、さらには、Ｉｎ2Ｔｉ3Ｏ12などの酸化インジウム－酸化チタン間の複合酸化物の形態で、Ｉｎ2Ｏ3相以外の結晶相が酸化インジウム焼結体中に分散している酸化物焼結体も、ターゲットやタブレットの原材料とすることができる。
　ただし、Ｉｎ2Ｏ3相に対するＩｎ2Ｏ3相以外の結晶相の面積比率は１０％以下の割合でなければならない。通常の直流（ＤＣ）スパッタリング法では、成膜速度を向上させるために、投入する直流電力を高めることが行われている。この際、上記面積比率が１０％を超えると、スパッタリングの進行とともに、Ｉｎ2Ｏ3相以外の結晶相がノジュール成長の起点となることが考えられる。これに対して、本発明の酸化物半導体薄膜の成膜に用いられる酸化物焼結体では、Ｉｎ2Ｏ3相以外の結晶相の面積比率が１０％以下に制御されており、実質的に、Ｉｎ2Ｏ3相以外の結晶相が微細分散されているため、ノジュール成長の起点となりにくい構造となっている。このような酸化物焼結体をターゲットやタブレットの材料とすることにより、成膜時に投入する直流電力を高めても、ノジュールの発生が抑制され、アーキングなどの異常放電が発生しにくくなるため、酸化物半導体薄膜を効率的に成膜することが可能となる。
　（ａ―２）成膜条件
　本発明の酸化物半導体薄膜は、通常のスパッタリング法やイオンプレーティング法を用い、これらの方法で通常選択される条件により、成膜することが可能である。本発明の酸化物半導体薄膜を、スパッタリング法により、基板上に形成する場合、特に、直流スパッタリング法であれば、成膜時の熱影響が少なく、高速成膜が可能であるため工業的に有利である。
　基板としては、ガラス基板が代表的であるが、シリコンなど半導体デバイス用基板として用いられているものであればよく、そのほかにも、上記プロセスの温度に耐えることができるものであれば、樹脂板や樹脂フィルムを、基板として使用することができる。
　基板温度は、インジウムとチタンを含有する酸化物からなる非晶質膜の結晶化温度以下とすることが好ましい。成膜時に結晶化すると、その後のアニール処理において酸素欠損の消失が進まず、結果として、キャリア濃度を１×１０19ｃｍ-3以下、さらには５×１０17ｃｍ-3以下に制御することが困難になる。このような観点から、基板温度は、膜厚が１５ｎｍ～７０ｎｍの範囲であれば、２００℃以下とし、膜厚が７０ｎｍ～２００ｎｍの範囲であれば、１００℃以下とすることが好ましい。いずれの場合も、室温から１００℃までの範囲とすることがより好ましい。
　その他の成膜条件については、特に限定されるべきものではなく、成膜方法や成膜装置などに応じて適宜選択することが必要となる。たとえば、本発明の酸化物半導体薄膜を直流スパッタリング法により成膜する場合には、スパッタリング装置のチャンバ内を２×１０-4Ｐａ以下まで真空排気後、スパッタリングガスを導入し、ガス圧を０．１Ｐａ～１Ｐａ、好ましくは０．２Ｐａ～０．８Ｐａ、より好ましくは０．２Ｐａ～０．５Ｐａとする。このとき使用するスパッタリングガスとしては、不活性ガスと酸素、特にアルゴンと酸素からなる混合ガスが好ましい。その後、ターゲット－基板間距離を１０ｎｍ～１００ｍｍ、好ましくは４０ｎｍ～７０ｍｍの範囲に調整し、さらに、ターゲットの面積に対する直流電力、すなわち直流電力密度が１Ｗ／ｃｍ2～３Ｗ／ｃｍ2程度の範囲となるよう直流電力を印加して、直流プラズマを発生させ、プリスパッタリングを５分間～３０分間行った後、必要により基板位置を修正した上で、同様の条件で、スパッタリングを行うことが好ましい。
　（ｂ）結晶化
　本発明の酸化物半導体薄膜を結晶化させる方法としては、成膜時の基板を酸化物半導体薄膜の結晶化温度以上に加熱することによって、結晶質の酸化物半導体薄膜を成膜する方法や、基板温度を室温から１００℃程度の比較的低温域に制御して非晶質膜を成膜してから、この非晶質膜を結晶化温度以上でアニール処理して結晶化させる方法が挙げられる。本発明では、いずれの方法も採用することができるが、成膜時に結晶化させると、その後にアニール処理を行っても、酸素欠損の消失が進まず、結果として、キャリア濃度を１×１０19ｃｍ-3以下に制御することが困難となる場合がある。このため、本発明では、非晶質膜を成膜した後、この非晶質膜をアニール処理することにより結晶化させることが好ましい。なお、本発明では、いずれの方法を採用する場合であっても、アニール処理における加熱温度を４００℃以下とすることができる。
　非晶質膜を成膜した後、この非晶質膜を熱処理、たとえば、アニール炉を用いたアニール処理によって結晶化させる場合、加熱温度を２５０℃、好ましくは３００℃以上、より好ましくは３５０℃以上とすることが必要となる。本発明では、チタン含有量を、Ｔｉ／Ｉｎ原子数比で０．００５～０．１２の範囲に制御しており、この場合、酸化物半導体薄膜の結晶化温度は２２０℃程度となる。このため、加熱温度が２５０℃未満では、非晶質の酸化物半導体薄膜を十分に結晶化させることができない。なお、加熱温度が４５０℃を超えると、キャリア移動度が極端に低下する場合があり、この傾向は、加熱温度が４００℃を超えたあたりから現れはじめる。このため、安定して、高いキャリア移動度を備える酸化物半導体薄膜を得る観点から、加熱温度は４００℃以下とすることが好ましい。ただし、アニール処理の手段については、アニール炉を用いるほか、公知のアニール処理のための手段を広く用いることができ、それぞれの手段に応じた加熱温度を含むアニール条件を適用することができる。
　処理時間は、好ましくは１分～１２０分、より好ましくは５分～６０分とする。処理時間が１分未満では、得られる酸化物半導体薄膜を十分に結晶化せることができない。一方、１２０分を超えても、それ以上の効果は望めず、生産性が悪化してしまう。
　また、アニール処理の雰囲気については制限されることはないが、通常、大気中で行うことができる。結晶化させることに加えて、キャリア濃度を低減させることを目的とする場合、酸素を含む雰囲気が好ましく、その濃度を２０ｖｏｌ％以上とすることがより好ましい。
　なお、特開２０１０－２５１６０４号公報には、上述したように、チャネル層などを、無加熱スパッタリング法により成膜した後、大気中、１５０℃～３００℃で、１０分～１２０分の条件でアニール処理をすることにより、アモルファス性を保ったまま、アモルファス膜中の過剰な欠陥を減少させる技術が記載されている。また、その実施例では、無加熱で成膜したＩｎ－Ｗ－Ｚｎ－Ｏ膜（Ｗ＝１ｗｔ％～１０ｗｔ％）に対して、大気中、１５０℃で３０分間のアニール処理を行っている。すなわち、特開２０１０－２５１６０４号公報に記載の技術は、Ｉｎ2Ｏ3相に固溶して結晶化温度を高めることが可能な元素を、相当量添加することで、上記温度範囲のアニール処理において、酸化物半導体薄膜のアモルファス性を保持することを可能とする技術であり、この点において本発明とは相違するものである。
　（ｃ）微細加工
　本発明の酸化物半導体薄膜は、ウエットエッチングあるいはドライエッチングによって、ＴＦＴなどの用途で必要な微細加工をすることができる。最初に非晶質膜を形成し、その後、結晶化温度以上で熱処理して酸化物半導体薄膜を結晶化させる方法の場合、非晶質膜の形成後、弱酸を用いたウエットエッチングによる加工を施すことができる。この際、弱酸であれば概ね使用できるが、蓚酸を主成分とする弱酸が好ましい。たとえば、関東化学株式会社製の透明導電膜エッチング液（ＩＴＯ－０６Ｎ）などを使用することができる。一方、結晶化後の酸化物薄膜や、基板温度を結晶化温度以上とすることによって成膜された結晶質の酸化物薄膜に対しては、適切なエッチングガスを用いたドライエッチングにより加工することができる。
　３．ＴＦＴ素子
　本発明の薄膜トランジスタ（ＴＦＴ）は、上記の通り、チャネル層材料に、インジウムとチタンを含有する酸化物からなる酸化物半導体薄膜を適用している点に特徴がある。なお、本発明のＴＦＴ素子の構造は特に限定されることはない。たとえば、図１に例示するボトムゲート・トップコンタクト型のもののほか、ボトムゲート・ボトムコンタクト型、トップゲート・ボトムコンタクト型、トップゲート・トップコンタクト型など、その他の形態を選択することも可能である。
　図１のＴＦＴ素子は、熱酸化によってＳｉＯ2膜が表面に形成されたＳｉＯ2／Ｓｉ基板上に、本発明の酸化物半導体薄膜、およびＡｕ／Ｔｉ積層電極によって構成される。この構成において、ゲート電極１はＳｉ基板、ゲート絶縁層２はＳｉＯ2膜、チャネル層３は本発明の酸化物半導体薄膜、ソース電極４およびドレイン電極５はＡｕ／Ｔｉ積層電極により構成される。
　図１のＴＦＴ素子では、ＳｉＯ2／Ｓｉ基板を用いたが、基板はこれに限定されるものではなく、従来から薄膜トランジスタを含む電子デバイスの基板として使用されているものを用いることもできる。たとえば、ＳｉＯ2／Ｓｉ基板やＳｉ基板のほかに、無アルカリガラス、石英ガラスなどのガラス基板を用いることができる。また、各種の金属基板やプラスチック基板、ポリイミドなどの透明でない耐熱性高分子フィルム基板などを用いることもできる。
　図１のＴＦＴ素子では、ゲート電極１をＳｉ基板により構成しているが、これに限定されることはなく、たとえば、Ｍｏ、Ａｌ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔなどの金属薄膜、これらの金属の導電性酸化物、窒化物薄膜または酸化窒化物薄膜、あるいは各種の導電性高分子材料により構成することもできる。透明ＴＦＴの場合には、酸化インジウムスズ（ＩＴＯ）などの透明導電膜を用いることができる。また、本発明の酸化物半導体薄膜と同様の組成を有する酸化物半導体薄膜を透明導電膜として用いることもできる。いずれの場合であっても、このゲート電極１には、良好な導電性が求められる。具体的には、これらの電極の比抵抗が、１×１０-6Ω・ｃｍ～１×１０-1Ω・ｃｍの範囲に制御されることが好ましく、１×１０-6Ω・ｃｍ～１×１０-3Ω・ｃｍの範囲に制御されることがより好ましい。
　ゲート絶縁層２としては、ＳｉＯ2、Ｙ2Ｏ3、Ｔａ2Ｏ5、Ｈｆ酸化物などの金属酸化物薄膜やＳｉＮxなどの金属窒化物薄膜、あるいはポリイミドをはじめとする絶縁性の高分子材料などの公知の材料を用いることができる。ゲート絶縁層２の比抵抗は、１×１０6Ω・ｃｍ～１×１０15Ω・ｃｍの範囲であることが好ましく、１×１０10Ω・ｃｍ～１×１０15Ω・ｃｍであることがより好ましい。
　チャネル層３の比抵抗は、特に制限されるものではないが、１０-1Ω・ｃｍ～１０6Ω・ｃｍに制御されることが好ましく、特に１０0Ω・ｃｍ～１０3Ω・ｃｍに制御されることがより好ましい。本発明の酸化物半導体薄膜では、スパッタリング法またはイオンプレーティング法の成膜条件やアニール処理の条件の選択によって、その酸素欠損の生成量を調製することができる。このため、上記範囲の比抵抗を、比較的容易に達成することが可能である。
　ソース電極４およびドレイン電極５としては、ゲート電極１と同様に、Ｍｏ、Ａｌ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔなどの金属薄膜もしくはこれらの金属の合金薄膜、それら金属の導電性酸化物または窒化物薄膜、あるいは各種の導電性高分子材料、あるいは透明ＴＦＴ向けとしてＩＴＯなどの透明導電膜を用いることができる。また、これらの薄膜を積層化してもよい。ソース電極４やドレイン電極５には良好な導電性が求められる。具体的には、これらの電極の比抵抗を、好ましくは１０-6Ω・ｃｍ～１０-1Ω・ｃｍの範囲に、より好ましくは１０-6Ω・ｃｍ～１０-3Ω・ｃｍの範囲に制御する。
　４．ＴＦＴ素子の製造方法
　本発明のＴＦＴ素子の製造方法について、詳細に説明する。なお、以下では、酸化物半導体薄膜の形成に際し、低温成膜後にアニール処理をする方法を例に挙げて説明するが、本発明のＴＦＴ素子は、高温で成膜する方法を採用することもできるし、その他、公知の方法を適宜組み合わせて製造することができる。
　はじめに、高ドープのｎ型Ｓｉウエハ基板の表面に、熱酸化によってＳｉＯ2膜を形成し、ＳｉＯ2／Ｓｉ基板とする。この基板を１００℃以下に保持したまま、該基板のＳｉＯ2膜上に、直流マグネトロンスパッタリング法により、所定の膜厚を有する非晶質の酸化物半導体薄膜を形成する。なお、この際の成膜条件については、「２．酸化物半導体薄膜の製造方法」で説明した条件と同様であるため、ここでの説明は省略する。なお、所望のチャンネル長および／またはチャンネル幅を有する酸化物半導体薄膜を形成する方法としては、上述したように酸化物半導体薄膜の成膜後に、フォトリソグラフィ技術などを利用してエッチングする方法を挙げることができる。あるいは、酸化物半導体薄膜の形成時に、マスキングをした上で成膜を行う方法を採ることもできる。
　次に、この酸化物半導体薄膜に対して、アニール処理を施すことにより、非晶質薄膜を結晶質の酸化物半導体薄膜とする。このアニール処理の条件についても、「２．酸化物半導体薄膜の製造方法」で説明した条件と同様であるため、ここでの説明は省略する。
　その後、得られた結晶質の酸化物半導体薄膜（チャネル層）上に、マスキングを施した上で膜厚５ｎｍのＴｉ薄膜および膜厚１００ｎｍのＡｕ薄膜を順次積層して、ソース電極およびドレイン電極を形成することにより、本発明のＴＦＴ素子を得ることができる。なお、ソース電極およびドレイン電極の形成については、チャネル層の形成と同様に、Ｔｉ薄膜およびＡｕ薄膜の形成後に、フォトリソグラフィ技術などを利用してエッチングをする方法を採用してもよい。
　以下、本発明の実施例を用いて、さらに詳細に説明するが、本発明は、これらの実施例によって限定されるものではない。なお、酸化物焼結体、酸化物半導体薄膜およびＴＦＴ素子の評価は、下記の方法により行った。
　［酸化物焼結体の評価］
　各実施例および比較例により得られた酸化物焼結体の端材に対して、Ｘ線回折装置（フィリップス社製、Ｘ´ＰｅｒｔＰＲＯ　ＭＰＤ）を用いて、粉末Ｘ線回折法による生成相の同定を行った。
　［酸化物半導体薄膜の基本特性評価］
　各実施例および比較例により得られた酸化物半導体薄膜の組成を、ＩＣＰ発光分光法によって測定した。また、酸化物半導体薄膜の膜厚を、表面形状測定装置（ケーエルエー・テンコール社製）で測定し、この結果と成膜時間から成膜速度を算出した。さらに、酸化物半導体薄膜のキャリア濃度および比抵抗を、ホール効果測定装置（株式会社東陽テクニカ製）によって測定し、それらの値からそのキャリア移動度を算出した。なお、酸化物半導体薄膜の生成相の同定は、酸化物焼結体の評価と同様に、Ｘ線回折測定により行った。
　［ＴＦＴ素子の特性評価］
　ＴＦＴ素子の特性評価は、半導体パラメータアナライザ（ケースレー社製、４２００ＳＣＳ）を用いて、ＴＦＴ素子の動作を確認するとともに、ｏｎ／ｏｆｆ比、電界効果移動度を測定することにより行った。ここで、電界効果移動度とは、ＴＦＴ素子の高速動作に関する指標を意味する。
　（実施例１）
　スパッタリングターゲットとして、チタンを含有する酸化インジウム（Ｉｎ2Ｏ3）からなる酸化物焼結体（酸化物焼結体ターゲット）を用意した。この酸化物焼結体は、チタン含有量が、Ｔｉ／Ｉｎ原子数比で０．０１８であり、Ｉｎ2Ｏ3相によってのみ構成されるものであった。
　この酸化物焼結体ターゲットを、アーキング抑制機能のない直流マグネトロンスパッタリング装置（トッキ株式会社製）の非磁性体ターゲット用カソードに取り付けた。基板には、無アルカリのガラス基板（コーニング社製、♯７０５９）を使用し、ターゲット－基板間距離を６０ｍｍに固定した。その後、チャンバ内を２×１０-4Ｐａ以下まで真空排気した後、ＡｒとＯ2の混合ガスを、酸素の比率が６．０％になるように導入し、ガス圧を０．６Ｐａに調整した。
　この条件の下で、直流電力３００Ｗ（１．６４Ｗ／ｃｍ2）を印加して直流プラズマを発生させて、酸化物半導体薄膜を成膜した。具体的には、１０分間のプリスパッタリング後、スパッタリングターゲットの静止対向位置に基板を配置し、基板を加熱せずにスパッタリングをすることで、膜厚５０ｎｍの酸化物半導体薄膜を成膜した。得られた酸化物半導体薄膜の組成を、ＩＣＰ発光分析法により測定した結果、酸化物焼結体の組成とほぼ同じであることが確認された。また、Ｘ線回折測定の結果、この酸化物半導体薄膜が非晶質であることが確認された。
　次に、この酸化物半導体薄膜に対して、大気中、３００℃、３０分間の条件でアニール処理を実施した。Ｘ線回折測定の結果、アニール処理後の酸化物半導体薄膜は結晶化していること、および、Ｉｎ2Ｏ3（２２２）を主ピークとしており、この酸化物半導体薄膜が実質的にビックスバイト型構造のＩｎ2Ｏ3相によって構成されていることが確認された。また、Ｉｎ2Ｏ3（２２２）ピークより平均結晶粒径を算出したところ、５０ｎｍであった。
　最後に、酸化物半導体薄膜のホール効果の測定を実施したところ、この酸化物半導体薄膜のキャリア濃度は３．０×１０17ｃｍ-3であり、キャリア移動度は１２．３ｃｍ2／Ｖｓｅｃであった。
　（実施例２）
　実施例１と同様にして得られた非晶質の酸化物半導体薄膜を、大気中、４００℃、３０分間の条件でアニール処理を実施した。Ｘ線回折測定の結果、アニール処理後の酸化物半導体薄膜は結晶化していること、および、Ｉｎ2Ｏ3（２２２）を主ピークとしており、この酸化物半導体薄膜が実質的にビックスバイト型構造のＩｎ2Ｏ3相によって構成されていることが確認された。また、Ｉｎ2Ｏ3（２２２）ピークより平均結晶粒径を算出したところ、５９ｎｍであった。さらに、酸化物半導体薄膜のホール効果の測定を実施したところ、この酸化物半導体薄膜のキャリア濃度は５．０×１０17ｃｍ-3であり、キャリア移動度は１１．６ｃｍ2／Ｖｓｅｃであった。
　（実施例３）
　酸化物焼結体ターゲットのＴｉ含有量を、Ｔｉ／Ｉｎ原子数比で０．０１としたこと以外は、実施例１と同様にして、酸化物半導体薄膜を成膜した。得られた酸化物半導体薄膜の組成を、ＩＣＰ発光分析法により測定した結果、酸化物焼結体の組成とほぼ同じであることが確認された。また、Ｘ線回折測定の結果、この酸化物半導体薄膜が非晶質であることが確認された。
　次に、この酸化物半導体薄膜に対して、実施例１と同じ条件でアニール処理を実施した。Ｘ線回折測定の結果、アニール処理後の酸化物半導体薄膜は結晶化していること、および、Ｉｎ2Ｏ3（２２２）を主ピークとしており、この酸化物半導体薄膜が実質的にビックスバイト型構造のＩｎ2Ｏ3相によって構成されていることが確認された。また、Ｉｎ2Ｏ3（２２２）ピークより平均結晶粒径を算出したところ、５８ｎｍであった。さらに、酸化物半導体薄膜のホール効果の測定を実施したところ、この酸化物半導体薄膜のキャリア濃度は４．８×１０17ｃｍ-3であり、キャリア移動度は１０．７ｃｍ2／Ｖｓｅｃであった。
　（実施例４）
　酸化物焼結体ターゲットのＴｉ含有量を、Ｔｉ／Ｉｎ原子数比で０．０６としたこと以外は、実施例１と同様にして、酸化物半導体薄膜を成膜した。得られた酸化物半導体薄膜の組成を、ＩＣＰ発光分析法により測定した結果、酸化物焼結体の組成とほぼ同じであることが確認された。また、Ｘ線回折測定の結果、この酸化物半導体薄膜は非晶質であることが確認された。
　次に、この酸化物半導体薄膜に対して、実施例１と同じ条件でアニール処理を実施した。Ｘ線回折測定の結果、アニール処理後の酸化物半導体薄膜は結晶化していること、および、Ｉｎ2Ｏ3（２２２）を主ピークとしており、この酸化物半導体薄膜が実質的にビックスバイト型構造のＩｎ2Ｏ3相によって構成されていることが確認された。また、Ｉｎ2Ｏ3（２２２）より平均結晶粒径を算出したところ、５５ｎｍであった。さらに、酸化物半導体薄膜のホール効果の測定を実施したところ、この酸化物半導体薄膜のキャリア濃度は４．５×１０17ｃｍ-3であり、キャリア移動度は１０．２ｃｍ2／Ｖｓｅｃであった。
　（実施例５）
　酸化物焼結体ターゲットのチタン含有量を、Ｔｉ／Ｉｎ原子数比で０．０９としたこと以外は、実施例１と同様にして、酸化物半導体薄膜を成膜した。得られた酸化物半導体薄膜の組成を、ＩＣＰ発光分析法により測定した結果、酸化物焼結体の組成とほぼ同じであることが確認された。また、Ｘ線回折測定の結果、この酸化物半導体薄膜は非晶質であることが確認された。
　次に、この酸化物半導体薄膜に対して、実施例１と同じ条件でアニール処理を実施した。Ｘ線回折測定の結果、アニール処理後の酸化物半導体薄膜は結晶化していること、および、Ｉｎ2Ｏ3（２２２）を主ピークとしており、この酸化物半導体薄膜が実質的にビックスバイト型構造のＩｎ2Ｏ3相によって構成されていることが確認された。また、Ｉｎ2Ｏ3（２２２）より平均結晶粒径を算出したところ、５５ｎｍであった。さらに、酸化物半導体薄膜のホール効果の測定を実施したところ、この酸化物半導体薄膜のキャリア濃度は４．７×１０17ｃｍ-3であり、キャリア移動度は５．２ｃｍ2／Ｖｓｅｃであった。
　（実施例６）
　実施例５と同様にして得られた非晶質の酸化物半導体薄膜に対して、大気中、４００℃、３０分間の条件でアニール処理を実施した。Ｘ線回折測定の結果、アニール処理後の酸化物半導体薄膜は結晶化していること、および、Ｉｎ2Ｏ3（２２２）を主ピークとしており、この酸化物半導体薄膜が実質的にビックスバイト型構造のＩｎ2Ｏ3相によって構成されていることが確認された。また、Ｉｎ2Ｏ3（２２２）より平均結晶粒径を算出したところ、５８ｎｍであった。さらに、酸化物半導体薄膜のホール効果の測定を実施したところ、この酸化物半導体薄膜のキャリア濃度は３．９×１０17ｃｍ-3であり、キャリア移動度は６．０ｃｍ2／Ｖｓｅｃであった。
　（実施例７）
　酸化物焼結体ターゲットのチタン含有量を、Ｔｉ／Ｉｎ原子数比で０．００５としたこと以外は、実施例１と同様にして、酸化物半導体薄膜を成膜した。得られた酸化物半導体薄膜の組成を、ＩＣＰ発光分析法により測定した結果、酸化物焼結体の組成とほぼ同じであることが確認された。また、Ｘ線回折測定の結果、この酸化物半導体薄膜は非晶質であることが確認された。
　次に、この酸化物半導体薄膜に対して、実施例１と同じ条件でアニール処理を実施した。Ｘ線回折測定の結果、アニール処理後の酸化物半導体薄膜は結晶化していること、および、Ｉｎ2Ｏ3（２２２）を主ピークとしており、この酸化物半導体薄膜が実質的にビックスバイト型構造のＩｎ2Ｏ3相によって構成されていることが確認された。また、Ｉｎ2Ｏ3（２２２）より平均結晶粒径を算出したところ、５３ｎｍであった。さらに、酸化物半導体薄膜のホール効果の測定を実施したところ、この酸化物半導体薄膜のキャリア濃度は８．２×１０17ｃｍ-3であり、キャリア移動度は８．８ｃｍ2／Ｖｓｅｃであった。
　（実施例８）
　酸化物焼結体ターゲットのチタン含有量を、Ｔｉ／Ｉｎ原子数比で０．１２としたこと以外は、実施例１と同様にして、酸化物半導体薄膜を成膜した。得られた酸化物半導体薄膜の組成を、ＩＣＰ発光分析法により測定した結果、酸化物焼結体の組成とほぼ同じであることが確認された。また、Ｘ線回折測定の結果、この酸化物半導体薄膜は非晶質であることが確認された。
　次に、この酸化物半導体薄膜に対して、実施例１と同じ条件でアニール処理を実施した。Ｘ線回折測定の結果、アニール処理後の酸化物半導体薄膜は結晶化していること、および、Ｉｎ2Ｏ3（２２２）を主ピークとしており、この酸化物半導体薄膜が実質的にビックスバイト型構造のＩｎ2Ｏ3相によって構成されていることが確認された。また、Ｉｎ2Ｏ3（２２２）より平均結晶粒径を算出したところ、５４ｎｍであった。さらに、酸化物半導体薄膜のホール効果の測定を実施したところ、この酸化物半導体薄膜のキャリア濃度は４．３×１０17ｃｍ-3であり、キャリア移動度は３．０ｃｍ2／Ｖｓｅｃであった。
　（実施例９）
　膜厚を１５ｎｍとしたこと以外は、実施例１と同様にして、酸化物半導体薄膜を成膜した。得られた酸化物半導体薄膜の組成を、ＩＣＰ発光分析法により測定した結果、酸化物焼結体の組成とほぼ同じであることが確認された。また、Ｘ線回折測定の結果、この酸化物半導体薄膜は非晶質であることが確認された。
　次に、この酸化物半導体薄膜に対して、実施例１と同じ条件でアニール処理を実施した。Ｘ線回折測定の結果、アニール処理後の酸化物半導体薄膜は結晶化していること、および、Ｉｎ2Ｏ3（２２２）を主ピークとしており、この酸化物半導体薄膜が実質的にビックスバイト型構造のＩｎ2Ｏ3相によって構成されていることが確認された。また、Ｉｎ2Ｏ3（２２２）より平均結晶粒径を算出したところ、１３ｎｍであった。さらに、酸化物半導体薄膜のホール効果の測定を実施したところ、この酸化物半導体薄膜のキャリア濃度は４．４×１０17ｃｍ-3であり、キャリア移動度は１０．５ｃｍ2／Ｖｓｅｃであった。
　（実施例１０）
　膜厚を２００ｎｍとしたこと以外は、実施例１と同様にして、酸化物半導体薄膜を成膜した。この酸化物半導体薄膜の組成を、ＩＣＰ発光分析法により測定した結果、酸化物焼結体の組成とほぼ同じであることが確認された。また、Ｘ線回折測定の結果、この酸化物半導体薄膜は非晶質であることが確認された。
　次に、この酸化物半導体薄膜に対して、実施例１と同じ条件でアニール処理を実施した。Ｘ線回折測定の結果、アニール処理後の酸化物半導体薄膜は結晶化していること、および、Ｉｎ2Ｏ3（２２２）を主ピークとしており、この酸化物半導体薄膜が実質的にビックスバイト型構造のＩｎ2Ｏ3相によって構成されていることが確認された。また、Ｉｎ2Ｏ3（２２２）より平均結晶粒径を算出したところ、７１ｎｍであった。さらに、酸化物半導体薄膜のホール効果の測定を実施したところ、この酸化物半導体薄膜のキャリア濃度は２．７×１０17ｃｍ-3であり、キャリア移動度は１２．１ｃｍ2／Ｖｓｅｃであった。
　（比較例１）
　酸化物焼結体ターゲットのチタン含有量を、Ｔｉ／Ｉｎ原子数比で０．００１としたこと以外は、実施例１と同様にして、酸化物半導体薄膜を成膜した。得られた酸化物半導体薄膜の組成を、ＩＣＰ発光分析法により測定した結果、酸化物焼結体の組成とほぼ同じであることが確認された。また、Ｘ線回折測定の結果、この酸化物半導体薄膜は非晶質であることが確認された。
　次に、この酸化物半導体薄膜に対して、実施例１と同じ条件でアニール処理を実施した。Ｘ線回折測定の結果、アニール処理後の酸化物半導体薄膜は結晶化していること、および、Ｉｎ2Ｏ3（２２２）を主ピークとしており、この酸化物半導体薄膜が実質的にビックスバイト型構造のＩｎ2Ｏ3相によって構成されていることが確認された。また、Ｉｎ2Ｏ3（２２２）より平均結晶粒径を算出したところ、５５ｎｍであった。さらに、酸化物半導体薄膜のホール効果の測定を実施したところ、この酸化物半導体薄膜のキャリア濃度は１．５×１０19ｃｍ-3であり、キャリア移動度は９．６ｃｍ2／Ｖｓｅｃであった。
　（比較例２）
　酸化物焼結体ターゲットのチタン含有量を、Ｔｉ／Ｉｎ原子数比で０．１５としたこと以外は、実施例１と同様にして、酸化物半導体薄膜を成膜した。得られた酸化物半導体薄膜の組成を、ＩＣＰ発光分析法により測定した結果、酸化物焼結体の組成とほぼ同じであることが確認された。また、Ｘ線回折測定の結果、この酸化物半導体薄膜は非晶質であることが確認された。
　次に、この酸化物半導体薄膜に対して、実施例１と同じ条件でアニール処理を実施した。Ｘ線回折測定の結果、アニール処理後の酸化物半導体薄膜は結晶化していること、および、Ｉｎ2Ｏ3（２２２）を主ピークとしており、この酸化物半導体薄膜が実質的にビックスバイト型構造のＩｎ2Ｏ3相によって構成されていることが確認された。また、Ｉｎ2Ｏ3（２２２）より平均結晶粒径を算出したところ、５０ｎｍであった。さらに、酸化物半導体薄膜のホール効果の測定を実施したところ、この酸化物半導体薄膜のキャリア濃度は１．３×１０19ｃｍ-3であり、キャリア移動度は０．８４ｃｍ2／Ｖｓｅｃであった。
　（比較例３）
　実施例１と同様にして得られた非晶質の酸化物半導体薄膜に対して、大気中、２００℃、３０分間の条件でアニール処理を実施した。Ｘ線回折測定の結果、この酸化物半導体薄膜は結晶化していないこと、および、Ｉｎ2Ｏ3相のいずれの面方位のピークも存在しないことが確認された。このため、酸化物薄膜のホール効果の測定は実施しなかった。
　なお、実施例１と同様にして得られた非晶質の酸化物半導体薄膜を別途用意し、加熱昇温しながら薄膜Ｘ線法による高温Ｘ線回折測定を実施した。この結果、酸化物半導体薄膜の結晶化が確認された加熱温度の範囲は、２０５℃～２１０℃であることが確認された（図３参照）。
Figure JPOXMLDOC01-appb-T000001
　［酸化物半導体薄膜の評価］
　実施例１～１０は、チタン含有量が、Ｔｉ／Ｉｎ原子数比で０．００５～０．１２の範囲に制御され、かつ、大気中、４００℃以下でアニール処理が施された例である。このため、実施例１～１０は、いずれも酸化物半導体薄膜が結晶化しており、平均結晶粒径、キャリア濃度およびキャリア移動度のいずれもが本発明に規定する範囲内となっていた。
　特に、実施例１～４では、チタン含有量が、Ｔｉ／Ｉｎ原子数比で０．０１～０．０６の範囲に制御され、かつ、大気中、４００℃以下でアニール処理が施されているため、キャリア濃度が５×１０17ｃｍ-3以下であり、かつ、キャリア移動度が１０ｃｍ2／Ｖｓｅｃ以上という優れたキャリア特性を示すことが確認された。
　実施例５および６では、チタン含有量が、Ｔｉ／Ｉｎ原子数比で０．０９であり、かつ、大気中、４００℃以下でアニール処理が施されているため、キャリア濃度が５×１０17ｃｍ-3以下であり、かつ、キャリア移動度が５ｃｍ2／Ｖｓｅｃ以上という値を示すことが確認された。
　また、実施例７および８は、チタン含有量が下限値または上限値である例であり、キャリア濃度およびキャリア濃度のいずれもが本発明に規定する範囲にあるものの、実施例７ではキャリア濃度が、実施例８ではキャリア移動度が、他の実施例と比べて若干劣った値を示していた。
　さらに、実施例９および１０より、チタン含有量が、Ｔｉ／Ｉｎ原子数比で０．０１８であり、膜厚が１５ｎｍおよび２００ｎｍの場合に、アニール処理における加熱温度を３００℃としても結晶化することができること、この場合の結晶粒径が１０ｎｍ以上であること、さらには、キャリア濃度が１×１０ｃｍ-3以下、かつ、キャリア移動度が５ｃｍ2／Ｖｓｅｃ以上という値を示すことが確認された。
　これに対して、比較例１は、チタン含有量が、Ｔｉ／Ｉｎ原子数比で０．００５未満の例、すなわち下限値未満の例であり、この場合には、キャリア濃度が１×１０19ｃｍ-3を超えてしまうことが確認された。
　比較例２は、チタン含有量が、Ｔｉ／Ｉｎ原子数比で０．１２を超える例、すなわち上限値を超える例であり、この場合には、キャリア濃度が１×１０19ｃｍ-3を超え、かつ、キャリア移動度が１ｃｍ2／Ｖｓｅｃ未満となってしまうことが確認された。
　比較例３は、アニール処理における加熱温度を２００℃とした例であり、非晶質の酸化物半導体薄膜を結晶化することができなかった。
　（実施例１１）
　スパッタリングターゲットとして、チタンを含有する酸化インジウム（Ｉｎ2Ｏ3）からなる酸化物焼結体（酸化物焼結体ターゲット）を用意した。この酸化物焼結体は、チタン含有量が、Ｔｉ／Ｉｎ原子数比で０．０１８であり、Ｉｎ2Ｏ3相によってのみ構成されるものであった。
　この酸化物焼結体ターゲットを、アーキング抑制機能のない直流マグネトロンスパッタリング装置の非磁性体ターゲット用カソードに取り付け、熱酸化されたＳｉＯ2膜が形成された、厚さ３００ｎｍのＳｉウエハ基板のＳｉＯ2膜上に、膜厚が５０ｎｍとなるように非晶質の酸化物半導体薄膜を成膜した。なお、この際の成膜条件は、実施例１と同様にした。
　次に、この酸化物半導体薄膜に対して、大気中、３００℃、３０分間の条件でアニール処理を施すことで結晶化させた。これにより、上記Ｓｉ基板、ＳｉＯ2膜および結晶質の酸化物半導体薄膜を、それぞれ、ゲート電極１、ゲート絶縁層２およびチャンネル層３とした。
　続いて、チャネル層３の表面に、直流マグネトロンスパッタリング法によって、厚さ５ｎｍのＴｉ膜、および、厚さ１００ｎｍのＡｕ膜を順次成膜して、Ａｕ／Ｔｉ積層膜からなるソース電極４およびドレイン電極５を形成し、図１に示す構成の薄膜トランジスタ（ＴＦＴ素子）を得た。なお、ソース電極４およびドレイン電極５の成膜条件は、スパッタガスをアルゴン（Ａｒ）のみとし、直流電力を５０Ｗに変更したこと以外は、酸化物半導体薄膜の成膜条件と同様とした。
　最後に、ソース電極４およびドレイン電極５に対して、メタルマスクを用いてパターニングを行い、チャネル長１００μｍ、チャネル幅４５０μｍのＴＦＴ素子を得た。
　得られたＴＦＴ素子の動作特性を、半導体パラメータアナライザを用いて調べた結果、ＴＦＴ素子としての動作特性が確認できた。また、このＴＦＴ素子は、ｏｎ／ｏｆｆ比が１０８以上、電界効果移動度が２２．５ｃｍ2／Ｖｓｅｃという良好な値を示すことが確認された。
　１　ゲート電極
　２　ゲート絶縁膜
　３　チャネル層
　４　ソース電極
　５　ドレイン電極

Claims (9)

  1. 　インジウムとチタンを含有する酸化物からなり、
    　チタン含有量が、Ｔｉ／Ｉｎ原子数比で０．００５～０．１２であり、
    　結晶質で、ビックスバイト型構造のＩｎ2Ｏ3相によってのみ構成されており、かつ、
    　キャリア濃度が１×１０19ｃｍ-3以下で、キャリア移動度が１ｃｍ2／Ｖｓｅｃ以上である、
    ことを特徴とする酸化物半導体薄膜。
  2. 　前記チタン含有量が、Ｔｉ／Ｉｎ原子数比で０．０１～０．０６である、請求項１に記載の酸化物半導体薄膜。
  3. 　前記キャリア移動度が３ｃｍ2／Ｖｓｅｃ以上である、請求項１または２に記載の酸化物半導体薄膜。
  4. 　前記キャリア濃度が５×１０17ｃｍ-3以下で、前記キャリア移動度が５ｃｍ2／Ｖｓｅｃ以上である、請求項１または２に記載の酸化物半導体薄膜。
  5. 　前記酸化物半導体薄膜の膜厚が１５ｎｍ～２００ｎｍである、請求項１～４のいずれかに記載の酸化物半導体薄膜。
  6. 　前記酸化物半導体薄膜の膜厚が４０ｎｍ～１００ｎｍである、請求項１～４のいずれかに記載の酸化物半導体薄膜。
  7. 　前記Ｉｎ2Ｏ3相の結晶粒径が１０ｎｍ以上である、請求項１～６のいずれかに記載の酸化物半導体薄膜。
  8. 　ソース電極、ドレイン電極、ゲート電極、チャネル層およびゲート絶縁膜を備える薄膜トランジスタであって、前記チャネル層が請求項１～７のいずれかに記載の酸化物半導体薄膜により構成されている、薄膜トランジスタ。
  9. 　インジウムとチタンを含有する酸化物からなり、チタン含有量が、Ｔｉ／Ｉｎ原子数比で０．００５～０．１２である非晶質の酸化物半導体薄膜に対して、２５０℃以上の加熱温度、および、１分～１２０分の処理時間で、アニール処理を施すことにより、結晶質で、ビックスバイト型構造のＩｎ2Ｏ3相によってのみ構成されており、かつ、キャリア濃度が１×１０19ｃｍ-3以下で、キャリア移動度が１ｃｍ2／Ｖｓｅｃ以上である、酸化物半導体薄膜を得る、酸化物半導体薄膜の製造方法。
     
PCT/JP2013/081445 2012-11-22 2013-11-21 酸化物半導体薄膜とその製造方法および薄膜トランジスタ WO2014080996A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020157012834A KR20150088793A (ko) 2012-11-22 2013-11-21 산화물 반도체 박막과 그의 제조 방법 및 박막 트랜지스터
US14/646,869 US9368639B2 (en) 2012-11-22 2013-11-21 Oxide semiconductor thin film, production method thereof, and thin film transistor
CN201380060993.5A CN104798205B (zh) 2012-11-22 2013-11-21 氧化物半导体薄膜及其制造方法以及薄膜晶体管

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012256866A JP6107085B2 (ja) 2012-11-22 2012-11-22 酸化物半導体薄膜および薄膜トランジスタ
JP2012-256866 2012-11-22

Publications (1)

Publication Number Publication Date
WO2014080996A1 true WO2014080996A1 (ja) 2014-05-30

Family

ID=50776173

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/081445 WO2014080996A1 (ja) 2012-11-22 2013-11-21 酸化物半導体薄膜とその製造方法および薄膜トランジスタ

Country Status (6)

Country Link
US (1) US9368639B2 (ja)
JP (1) JP6107085B2 (ja)
KR (1) KR20150088793A (ja)
CN (1) CN104798205B (ja)
TW (1) TWI594433B (ja)
WO (1) WO2014080996A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104319262B (zh) 2014-11-13 2017-02-01 京东方科技集团股份有限公司 一种多晶氧化物薄膜晶体管阵列基板及其制备方法
CN106435491B (zh) * 2015-08-06 2019-02-12 清华大学 溅射靶及氧化物半导体膜以及其制备方法
JP7187775B2 (ja) * 2018-01-17 2022-12-13 住友金属鉱山株式会社 非晶質試料の結晶化温度測定方法および結晶化温度測定システム
JP2019124598A (ja) * 2018-01-17 2019-07-25 住友金属鉱山株式会社 非晶質試料の結晶化温度測定方法および結晶化温度測定システム
CN109378274B (zh) * 2018-10-11 2022-04-22 吉林建筑大学 一种制备不同类型铟镓锌氧薄膜晶体管的方法
KR20200072408A (ko) * 2018-12-11 2020-06-22 한양대학교 산학협력단 인듐산화물층, 인듐 산화물층을 채널층으로 포함하는 박막트랜지스터, 및 박막트랜지스터의 제조방법
JP7326795B2 (ja) * 2019-03-20 2023-08-16 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192721A (ja) * 2007-02-02 2008-08-21 Bridgestone Corp 薄膜トランジスタ及びその製造方法
WO2008117739A1 (ja) * 2007-03-23 2008-10-02 Idemitsu Kosan Co., Ltd. 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
JP2011146571A (ja) * 2010-01-15 2011-07-28 Idemitsu Kosan Co Ltd Ｉｎ−Ｇａ−Ｏ系酸化物焼結体、ターゲット、酸化物半導体薄膜及びこれらの製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7141186B2 (en) * 2002-10-29 2006-11-28 Sumitomo Metal Mining Co., Ltd. Oxide sintered body and sputtering target, and manufacturing method for transparent conductive oxide film as electrode
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7646015B2 (en) 2006-10-31 2010-01-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device and semiconductor device
CN101680081B (zh) * 2007-03-20 2012-10-31 出光兴产株式会社 溅射靶、氧化物半导体膜及半导体器件
CN101911303B (zh) * 2007-12-25 2013-03-27 出光兴产株式会社 氧化物半导体场效应晶体管及其制造方法
CN103233204A (zh) 2008-06-06 2013-08-07 出光兴产株式会社 氧化物薄膜用溅射靶及其制造方法
JP2010045263A (ja) 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
KR101723245B1 (ko) * 2008-09-19 2017-04-04 이데미쓰 고산 가부시키가이샤 산화물 소결체 및 스퍼터링 타겟
WO2010047077A1 (ja) 2008-10-23 2010-04-29 出光興産株式会社 薄膜トランジスタ及びその製造方法
JP2010106291A (ja) 2008-10-28 2010-05-13 Idemitsu Kosan Co Ltd 酸化物半導体及びその製造方法
JP5553997B2 (ja) 2009-02-06 2014-07-23 古河電気工業株式会社 トランジスタおよびその製造方法
JP2010251606A (ja) 2009-04-17 2010-11-04 Bridgestone Corp 薄膜トランジスタ
JP2010251604A (ja) 2009-04-17 2010-11-04 Bridgestone Corp 薄膜トランジスタの製造方法
US20120037897A1 (en) 2009-04-17 2012-02-16 Bridgestone Corporation Thin film transistor and method for manufacturing thin film transistor
EP2463256B1 (en) * 2009-08-05 2017-06-07 Sumitomo Metal Mining Co., Ltd. Oxide sinter, method for producing same, target and transparent conductive film
CN102482156A (zh) * 2009-09-30 2012-05-30 出光兴产株式会社 In-Ga-Zn-O系氧化物烧结体
KR101960233B1 (ko) * 2010-06-02 2019-03-19 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192721A (ja) * 2007-02-02 2008-08-21 Bridgestone Corp 薄膜トランジスタ及びその製造方法
WO2008117739A1 (ja) * 2007-03-23 2008-10-02 Idemitsu Kosan Co., Ltd. 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
JP2011146571A (ja) * 2010-01-15 2011-07-28 Idemitsu Kosan Co Ltd Ｉｎ−Ｇａ−Ｏ系酸化物焼結体、ターゲット、酸化物半導体薄膜及びこれらの製造方法

Also Published As

Publication number Publication date
US9368639B2 (en) 2016-06-14
TWI594433B (zh) 2017-08-01
JP2014107303A (ja) 2014-06-09
CN104798205B (zh) 2018-01-05
US20150287830A1 (en) 2015-10-08
KR20150088793A (ko) 2015-08-03
TW201431077A (zh) 2014-08-01
CN104798205A (zh) 2015-07-22
JP6107085B2 (ja) 2017-04-05

Similar Documents

Publication Publication Date Title
JP5966840B2 (ja) 酸化物半導体薄膜および薄膜トランジスタ
WO2014080996A1 (ja) 酸化物半導体薄膜とその製造方法および薄膜トランジスタ
JP6376153B2 (ja) 酸化物半導体薄膜および薄膜トランジスタ
WO2010032422A1 (ja) 酸化物焼結体及びスパッタリングターゲット
CN107924822B (zh) 晶体氧化物半导体薄膜、晶体氧化物半导体薄膜的制造方法以及薄膜晶体管
WO2017150115A1 (ja) 酸化物半導体薄膜、酸化物半導体薄膜の製造方法及びそれを用いた薄膜トランジスタ
JP6036984B2 (ja) 酸窒化物半導体薄膜
JP2016201458A (ja) 微結晶質酸化物半導体薄膜及びそれを用いた薄膜トランジスタ
JP2018104772A (ja) 酸化物半導体薄膜の製造方法及び薄膜トランジスタの製造方法
JP2019021894A (ja) 酸化物半導体薄膜の製造方法
JP2017168572A (ja) 酸化物半導体薄膜、酸化物焼結体、薄膜トランジスタ及び表示装置
JP2019024058A (ja) 酸化物半導体薄膜及び薄膜トランジスタの製造方法
JP2018135589A (ja) 酸化物半導体薄膜及び薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13856083

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20157012834

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 14646869

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 13856083

Country of ref document: EP

Kind code of ref document: A1