WO2013191044A1 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- WO2013191044A1 WO2013191044A1 PCT/JP2013/066168 JP2013066168W WO2013191044A1 WO 2013191044 A1 WO2013191044 A1 WO 2013191044A1 JP 2013066168 W JP2013066168 W JP 2013066168W WO 2013191044 A1 WO2013191044 A1 WO 2013191044A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- layer
- connection layer
- electrode
- gate
- oxide semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 163
- 238000004519 manufacturing process Methods 0.000 title claims description 44
- 239000010410 layer Substances 0.000 claims abstract description 368
- 239000000758 substrate Substances 0.000 claims abstract description 114
- 239000011229 interlayer Substances 0.000 claims abstract description 49
- 239000010408 film Substances 0.000 claims description 135
- 238000000034 method Methods 0.000 claims description 31
- 239000012535 impurity Substances 0.000 claims description 24
- 239000011241 protective layer Substances 0.000 claims description 22
- 238000011946 reduction process Methods 0.000 claims description 10
- 239000010409 thin film Substances 0.000 claims description 8
- 229910052733 gallium Inorganic materials 0.000 claims description 7
- 229910052738 indium Inorganic materials 0.000 claims description 7
- 229910052725 zinc Inorganic materials 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 3
- 239000010936 titanium Substances 0.000 description 10
- 229910007541 Zn O Inorganic materials 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000011701 zinc Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000005401 electroluminescence Methods 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical group [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- CXKCTMHTOKXKQT-UHFFFAOYSA-N cadmium oxide Inorganic materials [Cd]=O CXKCTMHTOKXKQT-UHFFFAOYSA-N 0.000 description 2
- CFEAAQFZALKQPA-UHFFFAOYSA-N cadmium(2+);oxygen(2-) Chemical compound [O-2].[Cd+2] CFEAAQFZALKQPA-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910003077 Ti−O Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052795 boron group element Inorganic materials 0.000 description 1
- 229910052800 carbon group element Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012784 inorganic fiber Substances 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052696 pnictogen Inorganic materials 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
- H01L21/441—Deposition of conductive or insulating materials for electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
Definitions
- the present invention relates to a semiconductor device formed using an oxide semiconductor and a manufacturing method thereof, and more particularly to an active matrix substrate of a liquid crystal display device or an organic EL display device and a manufacturing method thereof.
- the semiconductor device includes an active matrix substrate and a display device including the active matrix substrate.
- An active matrix substrate used in a liquid crystal display device or the like includes a switching element such as a thin film transistor (hereinafter referred to as “TFT”) for each pixel.
- TFT thin film transistor
- An active matrix substrate including TFTs as switching elements is called a TFT substrate.
- amorphous silicon TFT amorphous silicon film as an active layer
- polycrystalline silicon TFT amorphous silicon film as an active layer
- oxide semiconductor TFT in place of amorphous silicon or polycrystalline silicon as a material for the active layer of a TFT.
- a TFT is referred to as an “oxide semiconductor TFT”.
- An oxide semiconductor has higher mobility than amorphous silicon. For this reason, the oxide semiconductor TFT can operate at a higher speed than the amorphous silicon TFT.
- the oxide semiconductor film can be formed by a simpler process than the polycrystalline silicon film.
- Patent Document 1 discloses a method for manufacturing a TFT substrate including an oxide semiconductor TFT. According to the manufacturing method described in Patent Document 1, the number of manufacturing steps of the TFT substrate can be reduced by forming the pixel electrode by reducing the resistance of a part of the oxide semiconductor layer.
- a pixel TFT that contribute to display and drive circuits that drive the pixel TFTs on the same substrate.
- a pixel TFT is formed in a display region, and a drive circuit is formed in a drive circuit region located around the display region.
- Patent Document 1 may unnecessarily increase, for example, the area of the drive circuit region that does not contribute to display.
- an object of one embodiment of the present invention is to provide a TFT substrate that can be manufactured by a simple process and in which a region that does not contribute to display is narrowed and a manufacturing method thereof.
- a semiconductor device is a semiconductor device having a substrate and a thin film transistor formed on the substrate, wherein the thin film transistor includes a gate electrode formed on the substrate, and a gate electrode on the gate electrode.
- a gate insulating layer formed on the gate insulating layer; an oxide semiconductor layer formed on the gate insulating layer; and a source electrode and a drain electrode electrically connected to the oxide semiconductor layer.
- the gate insulating layer is formed on the gate connection layer, the source connection layer is in contact with an upper surface of an oxide layer formed from the oxide film, and the gate insulating layer and the interlayer insulating layer are in contact with each other.
- the layer has a contact hole that overlaps with the gate connection layer when viewed from the normal direction of the substrate, and the source connection layer and a part of the oxide layer are in contact with each other in the contact hole, The electric resistance of the oxide layer in the contact hole in contact with the transparent connection layer is smaller than the electric resistance of the oxide semiconductor layer.
- an end portion of the source connection layer is formed on the gate connection layer.
- the second transparent electrode overlaps the first transparent electrode via the interlayer insulating layer.
- the oxide film contains In, Ga, and Zn.
- the first transparent electrode contains impurities at a higher concentration than the oxide semiconductor layer, and a portion of the interlayer insulating layer located on the first transparent electrode is higher than other portions. Contains impurities in concentration.
- a method for manufacturing a semiconductor device includes a step (a) of preparing a substrate, a step (b) of forming a gate electrode and a gate connection layer from a first conductive film on the substrate, and the gate electrode. And a step (c) of forming a gate insulating layer on the gate connection layer, a step (d) of forming an oxide semiconductor film on the gate insulating layer, and a second conductive layer on the oxide semiconductor film.
- Performing a resistance treatment to form a first transparent electrode, wherein the portion of the first oxide semiconductor film that has not been reduced in resistance becomes an oxide semiconductor layer; and the source electrode and the drain electrode A step (g) of forming an interlayer insulating layer on the substrate, and a step of forming a second transparent electrode and a transparent connecting layer from a transparent conductive film on the interlayer insulating layer, wherein the source connecting layer is transparent And (h) electrically connected to the gate connection layer through a connection layer.
- the step (g) includes a step (g1) of forming a contact hole overlapping with the gate connection layer when viewed from the normal direction of the substrate, wherein at least a part of the source connection layer includes the Located in the contact hole, the source connection layer is electrically connected to the gate connection layer through the transparent connection layer in the contact hole.
- the oxide semiconductor film contains In, Ga, and Zn.
- a TFT substrate that can be manufactured by a simple process and in which a region that does not contribute to display is narrowed and a manufacturing method thereof are provided.
- (A) is a schematic plan view of the TFT substrate 100A in the embodiment according to the present invention, and (b) is a schematic cross-sectional view of the TFT substrate 100A along the line AA ′ in (a). is there.
- (A) is a schematic plan view of a connection portion between the gate connection layer 3a and the source connection layer 6a, and (b) is a schematic cross-sectional view along the line BB ′ in FIG. 2 (a).
- (C) is a schematic plan view of the TFT substrate 100A.
- (A)-(c) is a schematic plan view of a modified example of the connection portion of the gate connection layer 3a and the source connection layer 6a.
- (A)-(h) is typical sectional drawing explaining the manufacturing method of TFT substrate 100A in embodiment by this invention.
- (A)-(f) is typical sectional drawing explaining the manufacturing method of TFT substrate 100A.
- (A)-(c) is typical sectional drawing explaining the manufacturing method of the modification of TFT substrate 100A in other embodiment by this invention.
- (A)-(c) is typical sectional drawing explaining the manufacturing method of the modification of TFT substrate 100A in further another embodiment by this invention.
- (A)-(c) is typical sectional drawing explaining the manufacturing process of the modification of TFT substrate 100A in further another embodiment by this invention.
- FIG. (A) is a schematic plan view for explaining a connection portion between a gate connection layer 3a and a source connection layer 6a of a comparative example, and (b) is a schematic view taken along line BB ′ in FIG. 9 (a).
- FIG. (A) is a schematic plan view for explaining a connection portion between a gate connection layer 3a and a source connection layer 6a of another comparative example, and (b) is along the line BB ′ in FIG. 10 (a). It is typical sectional drawing.
- the semiconductor device of this embodiment includes a thin film transistor (oxide semiconductor TFT) having an active layer made of an oxide semiconductor.
- the semiconductor device of this embodiment should just be provided with the oxide semiconductor TFT, and includes an active matrix substrate, various display apparatuses, an electronic device, etc. widely.
- a semiconductor device according to an embodiment of the present invention will be described by taking an oxide semiconductor TFT used for a liquid crystal display device as an example. Since the semiconductor device described below has a common part with the semiconductor device disclosed in the international application PCT / JP2013 / 051422, the entire disclosure of the international application PCT / JP2013 / 051422 is described in the present specification. Incorporated into.
- FIG. 1A and 2C are schematic plan views of the TFT substrate 100A according to the present embodiment, and FIG. 1B is a semiconductor device taken along line AA ′ of FIG. 1A. (TFT substrate) It is typical sectional drawing of 100A.
- FIG. 2A is a schematic plan view of a connection structure between the gate connection layer 3a and the source connection layer 6a of the TFT substrate 100A, and FIG. 2B is a BB ′ line in FIG. FIG.
- the TFT substrate 100A includes a substrate 2 and a thin film transistor (TFT) 10A formed on the substrate 2.
- the TFT 10A includes a gate electrode 3 formed on the substrate 2, a gate insulating layer 4 formed on the gate electrode 3, an oxide semiconductor layer 5 formed on the gate insulating layer 4, an oxide A source electrode 6s and a drain electrode 6d that are electrically connected to the semiconductor layer 5 are provided.
- the TFT substrate 100A is electrically connected to the gate connection layer 3a formed of the same conductive film as the gate electrode 3, the source connection layer 6a formed of the same conductive film as the source electrode 6s, and the drain electrode 6d.
- the transparent electrode 7, the interlayer insulating layer 8a formed on the source electrode 6s and the drain electrode 6d, the transparent electrode 9 formed on the interlayer insulating layer 8a, and the same conductive film as the transparent electrode 9 are formed. And a transparent connection layer 9a.
- the source connection layer 6a is electrically connected to the gate connection layer 3a through the transparent connection layer 9a, and the oxide semiconductor layer 5 and the transparent electrode 7 are formed of the same oxide film.
- the oxide film may contain In, Ga, and Zn.
- the gate insulating layer 4 is formed on the gate connection layer 3a, and the source connection layer 6a is made of an oxide film.
- the gate insulating layer 4 and the interlayer insulating layer 8a are in contact with the upper surface of the formed oxide layer 5b ′ (sometimes referred to as the oxide semiconductor film 5b ′) and viewed from the normal direction of the substrate 2, the gate connection layer It is preferable that a contact hole CH overlapping with 3a is formed.
- a part of the source connection layer 6a and the oxide layer 5b ′ are in contact with each other in the contact hole CH, and an electric resistance of a portion of the oxide layer 5b ′ in contact with the transparent connection layer 9a in the contact hole CH is an oxide semiconductor
- the electric resistance of the layer 5 is preferably smaller.
- the TFT substrate 100A has a display area 110 and a drive circuit area 120 located around the display area 110.
- a TFT 10A is formed in the display region 110, and the gate connection layer 3a, the source connection layer 6a, and the transparent connection layer 9a are formed in the drive circuit region 120. Since the drive circuit region 120 is not a region contributing to display, the area of the drive circuit region 120 is preferably small.
- the area of the drive circuit region 120 that does not contribute to display can be reduced, and the area of the display region 110 that contributes to display can be increased accordingly.
- FIG. 9 and FIG. 9A and FIG. 10A are schematic plan views of a connection portion between the gate connection layer 3a and the source connection layer 6a of the comparative example, respectively.
- FIGS. 9B and 10B are schematic cross-sectional views taken along the line B-B ′ of FIGS. 9A and 10A, respectively. Note that the same reference numerals are assigned to components common to the TFT substrate 100A to avoid duplication of description.
- the gate connection layer 3a and the source connection layer 6a overlap when viewed from the normal direction of the substrate 2. Does not have. Therefore, when the gate connection layer 3a and the source connection layer 6a are electrically connected, after forming the contact holes CH1 and CH2 that expose portions of the connection layers 3a and 6a, the transparent connection layer 9a is formed. Thus, the gate connection layer 3a and the source connection layer 6a are electrically connected. In this example, it is necessary to form two contact holes CH1 and CH2, and accordingly, the area of the drive circuit region 120 that does not contribute to display increases.
- the gate connection layer 3a and the source connection layer 6a can be electrically connected through the contact hole CH formed in one place. Since it is not necessary to form many contact holes, an increase in the area of the drive circuit region 120 can be prevented.
- the opening 4u is formed in a part of the gate insulating layer 4 to expose a part of the gate connection layer 3a, and then the opening 4u.
- the gate connection layer 3a and the source connection layer 6a are electrically connected.
- a photomask for forming the opening 4u is required, the manufacturing process is complicated accordingly, and the manufacturing cost increases.
- the TFT substrate 100A can be manufactured by a method that is simple and does not increase the manufacturing cost while realizing the narrowing of the region that does not contribute to the display as compared with the comparative example shown in FIGS.
- FIGS. 3A to 3C the connection between the gate connection layer 3a and the source connection layer 6a can take various variations.
- FIG. 3A to FIG. 3C are schematic plan views of a connection portion between the gate connection layer 3a and the source connection layer 6a.
- the source connection layer 6a may have a portion formed in an L shape on the gate connection layer 3a. Furthermore, as shown in FIG. 3B, the end portion of the source connection layer 6a may be on the gate connection layer 3a. Further, as shown in FIG. 3C, the source connection layer 6a may be formed on the gate connection layer 3a so that a part of the source connection layer 6a formed in a wiring shape is present.
- the transparent connection layer 9a is formed in the portion where the gate connection layer 3a and the source connection layer 6a overlap, and the gate connection is made via the transparent connection layer 9a. The layer 3a is electrically connected to the source connection layer 6a.
- the TFT substrate 100A in the TFT substrate 100A, at least a part of the transparent electrode 9 overlaps the transparent electrode 7 through the interlayer insulating layer 8a, thereby forming an auxiliary capacitor. Therefore, since the auxiliary capacitance of the TFT substrate 100A is transparent (transmits visible light), the aperture ratio is not lowered. Therefore, the TFT substrate 100A can have a higher aperture ratio than a TFT substrate including an auxiliary capacitor having an opaque electrode formed using a metal film (gate metal layer or source metal layer) as in the prior art. Further, since the aperture ratio is not lowered by the auxiliary capacitor, there is an advantage that the capacity value of the auxiliary capacitor (the area of the auxiliary capacitor) can be increased as necessary.
- the drain electrode 6d is formed on the transparent electrode 7, and the transparent electrode 7 is in direct contact with the drain electrode 6d. If such a structure is adopted, the transparent electrode 7 can be formed up to substantially the end of the drain electrode 6d, so the TFT substrate 100A has a higher aperture ratio than the TFT substrate described in Patent Document 1. obtain.
- a protective layer 8b is formed on the interlayer insulating layer 8a, the source electrode 6s, the drain electrode 6d, and the source connection layer 6a. A part of the protective layer 8 b is in contact with the channel region of the oxide semiconductor layer 5. The protective layer 8b may not be formed.
- the substrate 2 is typically a transparent substrate, for example, a glass substrate.
- a plastic substrate can also be used.
- the plastic substrate includes a substrate formed of a thermosetting resin or a thermoplastic resin, and a composite substrate of these resins and inorganic fibers (for example, glass fibers or glass fiber nonwoven fabrics).
- the heat-resistant resin material include polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyethersulfone (PES), acrylic resin, and polyimide resin.
- PET polyethylene terephthalate
- PEN polyethylene naphthalate
- PES polyethersulfone
- acrylic resin acrylic resin
- polyimide resin polyimide resin
- the gate electrode 3 is electrically connected to the gate wiring 3 '.
- the gate electrode 3, the gate connection layer 3a, and the gate wiring 3 ' have, for example, a stacked structure in which an upper layer is a W (tungsten) layer and a lower layer is a TaN (tantalum nitride) layer.
- the gate electrode 3, the gate connection layer 3a, and the gate wiring 3 ′ may have a laminated structure formed of Mo (molybdenum) / Al (aluminum) / Mo, and have a single-layer structure, a two-layer structure, You may have a laminated structure of four or more layers.
- the gate electrode 3, the gate connection layer 3a, and the gate wiring 3 ′ are made of an element selected from Cu (copper), Al, Cr (chromium), Ta (tantalum), Ti (titanium), Mo and W, or these It may be formed from an alloy or metal nitride containing the above element as a component.
- the thickness of each of the gate electrode 3, the gate connection layer 3a, and the gate wiring 3 ' is preferably about 50 nm to 600 nm.
- the thickness of each of the gate electrode 3, the gate connection layer 3a, and the gate wiring 3 ' is, for example, about 420 nm.
- the gate insulating layer 4 includes, for example, a lower gate insulating layer and an upper gate insulating layer.
- the upper gate insulating layer preferably includes an oxide insulating layer, and the oxide insulating layer is preferably in direct contact with the oxide semiconductor layer 5.
- oxygen contained in the oxide insulating layer is supplied to the oxide semiconductor layer 5, thereby preventing deterioration of semiconductor characteristics due to oxygen vacancies in the oxide semiconductor layer 5. it can.
- the upper gate insulating layer is, for example, a SiO 2 (silicon oxide) layer.
- the lower gate insulating layer is, for example, a SiN x (silicon nitride) layer.
- the thickness of the lower gate insulating layer is, for example, about 325 nm
- the thickness of the upper gate insulating layer is about 50 nm
- the thickness of the gate insulating layer 4 is about 375 nm.
- the gate insulating layer 4 for example, SiO 2 (silicon oxide), SiN x (silicon nitride), SiO x N y (silicon oxynitride, x> y), SiN x O y (silicon nitride oxide, x> y) ), Al 2 O 3 (aluminum oxide) or tantalum oxide (Ta 2 O 5 ) can be used.
- the thickness of the gate insulating layer 4 is, for example, about 50 nm to 600 nm.
- the lower gate insulating layer is preferably formed of SiN x or SiN x O y (silicon nitride oxide, x> y).
- the upper gate insulating layer is preferably formed of SiO 2 or SiO x N y (silicon oxynitride, x> y) from the viewpoint of preventing deterioration of the semiconductor characteristics of the oxide semiconductor layer 5.
- the gate insulating layer 4 is preferably formed using a rare gas such as Ar (argon).
- the oxide semiconductor layer 5 is an In—Ga—Zn—O based semiconductor layer containing In (indium), Ga (gallium), and Zn (zinc) at a ratio of 1: 1: 1, for example (hereinafter referred to as “In—Ga”). Abbreviated as “—Zn—O-based semiconductor layer”. The ratio of In, Ga, and Zn can be selected as appropriate.
- the oxide semiconductor layer 5 may be formed using another oxide semiconductor film instead of the In—Ga—Zn—O-based semiconductor film.
- a Zn—O based semiconductor (ZnO) film for example, a Zn—O based semiconductor (ZnO) film, an In—Zn—O based semiconductor (IZO (registered trademark)) film, a Zn—Ti—O based semiconductor (ZTO) film, a Cd—Ge—O based semiconductor film, a Cd— A Pb—O based semiconductor film, CdO (cadmium oxide), Mg—Zn—O based semiconductor film, or the like may be used.
- ZnO is amorphous (amorphous) to which one or more impurity elements of Group 1 element, Group 13 element, Group 14 element, Group 15 element and Group 17 element are added.
- the thickness of the oxide semiconductor layer 5 is preferably about 30 nm to 100 nm, for example.
- the thickness of the oxide semiconductor layer 5 is about 50 nm, for example.
- the source electrode 6s, the drain electrode 6d, and the source connection layer 6a have a laminated structure made of, for example, Ti / Al / Ti.
- the source electrode 6s, the drain electrode 6d, and the source connection layer 6a may have a stacked structure formed of Mo / Al / Mo, and have a single-layer structure, a two-layer structure, or a stacked structure of four or more layers. You may have.
- the source electrode 6s, the drain electrode 6d, and the source connection layer 6a are formed of an element selected from Al, Cr, Ta, Ti, Mo, and W, or an alloy or metal nitride containing these elements as components. May be.
- the thicknesses of the source electrode 6s, the drain electrode 6d, and the source connection layer 6a are each preferably about 50 nm to 600 nm.
- the thickness of the source electrode 6s, the drain electrode 6d, and the source connection layer 6a is, for example, about 350 nm.
- the interlayer insulating layer 8a is made of, for example, SiN x .
- the interlayer insulating layer 8a is formed between the transparent electrode 7 and the transparent electrode 9, and forms an auxiliary capacity.
- a display panel having a high aperture ratio can be manufactured when the TFT substrate 100A is used for the display panel.
- the thickness of the interlayer insulating layer 8a is, for example, about 100 nm to 500 nm (in this embodiment, the thickness of the interlayer insulating layer 8a is about 200 nm).
- the interlayer insulating layer 8a is made of, for example, SiO x N y (silicon oxynitride, x> y), SiN x O y (silicon nitride oxide, x> y), Al 2 O 3 (aluminum oxide), or Ta 2 O 5. (Tantalum oxide).
- the protective layer 8 b is formed so as to be in contact with the channel region of the oxide semiconductor layer 5.
- the protective layer 8b is preferably formed from an insulating oxide (for example, SiO 2 ).
- the protective layer 8b can be formed of, for example, SiON (silicon oxynitride, silicon nitride oxide), Al 2 O 3 or Ta 2 O 5 .
- the thickness of the protective layer 8b is, for example, about 50 nm to 300 nm (in this embodiment, the thickness of the protective layer 8b is about 150 nm).
- the transparent electrode 7 is made of, for example, an In—Ga—Zn—O-based oxide. Although details will be described later, the transparent electrode 7 and the oxide semiconductor layer 5 are formed of the same transparent oxide film (for example, an In—Ga—Zn—O-based oxide film).
- the thickness of the transparent electrode 7 that can simplify the manufacturing process and reduce the manufacturing cost is preferably, for example, about 20 nm to 200 nm. The thickness of the transparent electrode 7 is about 50 nm, for example.
- the transparent electrode 7 includes a p-type impurity (for example, B (boron)) or an n-type impurity (for example, P (phosphorus)) at a higher concentration than the oxide semiconductor layer 5, and includes an interlayer insulating layer.
- a portion of 8a located on the transparent electrode 7 may contain p-type impurities or n-type impurities at a higher concentration than other portions.
- the transparent electrode 9 is formed of a transparent conductive film (for example, ITO (Indium Tin Oxide) or IZO film).
- the thickness of the transparent electrode 9 is preferably 20 nm or more and 200 nm or less, for example.
- the thickness of the transparent electrode 9 is about 100 nm, for example.
- the TFT substrate 100A is used, for example, in a fringe field switching (FFS) mode liquid crystal display device.
- the lower transparent electrode 7 is used as a pixel electrode (a display signal voltage is supplied)
- the upper transparent electrode 9 is used as a common electrode (a common voltage or a counter voltage is supplied).
- the transparent electrode 9 is provided with at least one slit.
- the manufacturing method of the TFT substrate 100A includes a step (a) of preparing the substrate 2 and a step (b) of forming the gate electrode 3 and the gate connection layer 3a on the substrate 2 from the first conductive film. And a step (c) of forming the gate insulating layer 4 on the gate electrode 3 and the gate connection layer 3a, and a step (d) of forming the oxide semiconductor film 5 ′ on the gate insulating layer 4. . Further, in the method of manufacturing the TFT substrate 100A, the second conductive film is formed on the oxide semiconductor film 5 ′, and the oxide semiconductor film 5 ′ and the second conductive film are patterned to thereby form the oxide semiconductor film 5 ′.
- first and second oxide semiconductor films 5a ′ and 5b ′ separated from each other, and forming a source electrode 6s, a drain electrode 6d, and a source connection layer 6a from the second conductive film This includes a step (e) in which the source electrode 6s and the drain electrode 6d are formed on the oxide semiconductor film 5a ′, and the source connection layer 6a is formed on the second oxide semiconductor film 5b ′. Further, in the manufacturing method of the TFT substrate 100A, after forming the protective layer 8 that protects the channel region of the first oxide semiconductor film 5a ′, the resistance of a part of the first oxide semiconductor film 5a ′ is lowered.
- the transparent electrode 7 is formed by performing the oxidation treatment, and the step (f) in which the portion of the first oxide semiconductor film 5a ′ where the resistance is not reduced becomes the oxide semiconductor layer 5, the source electrode 6s and the drain electrode 6d
- the step (g) preferably includes a step (g) of forming a contact hole CH overlapping the gate connection layer 3a when viewed from the normal direction of the substrate 2. At least a part of the source connection layer 6a is located in the contact hole CH, and in the contact hole CH, the source connection layer 6a is preferably electrically connected to the gate connection layer 3a through the transparent connection layer 9a. .
- FIGS. 4 (a) to 4 (d) and FIGS. 5 (a) to 5 (c) are schematic cross-sectional views for explaining a manufacturing method of the TFT 10A formed in the display region 110 of the TFT substrate 100A.
- FIGS. 4 (e) to 4 (h) and 5 (d) to 5 (f) show the driving circuit TFT formed in the driving circuit region 120 of the TFT substrate 100A, the gate connection layer 3a and the source connection. It is typical sectional drawing explaining the manufacturing method of the connection part of the layer 6a.
- gate electrodes 3 and 3b and a gate connection layer 3a are formed on the substrate 2 from the same conductive film.
- the substrate 2 for example, a transparent insulating substrate such as a glass substrate can be used.
- the gate electrodes 3 and 3b and the gate connection layer 3b are formed by forming a conductive film on the substrate 2 by sputtering and then patterning the conductive film by photolithography.
- a laminated film having a two-layer structure having a TaN film (thickness: about 50 nm) and a W film (thickness: about 370 nm) in this order from the substrate 2 side is used as the conductive film.
- the conductive film for example, a single layer film such as Ti, Mo, Ta, W, Cu, Al, or Cr, a laminated film including them, an alloy film, or a metal nitride film thereof may be used.
- the gate insulating layer 4 is formed so as to cover the gate electrodes 3 and 3b and the gate connection layer 3b by a CVD (Chemical Vapor deposition) method.
- the gate insulating layer 4 is formed of a lower gate insulating layer and an upper gate insulating layer.
- the lower gate insulating layer is formed from a SiN x film (thickness: about 325 nm), and the upper gate insulating layer is formed from a SiO 2 film (thickness: about 50 nm).
- the upper and lower gate insulating layer for example SiO 2, SiN x, SiO x N y ( silicon oxynitride, x> y), SiN x O y ( silicon nitride oxide, x> y), Al 2 O 3 or Ta It can be formed from 2 O 5 .
- an oxide semiconductor film 5 ' is formed on the gate insulating layer 4 by sputtering.
- An In—Ga—Zn—O-based semiconductor film was used as the oxide semiconductor film 5 ′.
- the thickness of the oxide semiconductor film 5 ' is, for example, about 50 nm.
- a conductive film (not shown) for forming the source electrode 6s, the drain electrode 6d, the source / drain electrode 6x, and the source connection layer 6a is formed on the oxide semiconductor film 5 'by a sputtering method.
- the conductive film and the oxide semiconductor film 5 ′ are simultaneously patterned by a photolithography method, a dry etching method, and an ashing method using a halftone mask. Then, the first and second oxide semiconductor films 5a ′ and 5b ′ separated from the oxide semiconductor film 5 ′ are formed, and the source electrode 6s, the drain electrode 6d, the source / drain electrode 6x, and the A source connection layer 6a is formed.
- the source electrode 6s and the drain electrode 6d can be formed and the oxide semiconductor film 5 'can be patterned with one photomask, the manufacturing process can be simplified and the manufacturing cost can be reduced.
- a source electrode 6s and a drain electrode 6d are formed on the first oxide semiconductor film 5a '.
- a source / drain electrode 6x and a source connection layer 6a are formed on the second oxide semiconductor film 5b '.
- One of the source / drain electrodes 6x is electrically connected to the source connection layer 6a.
- At least a part of the source connection layer 6 a is formed so as to overlap with the gate connection layer 3 a when viewed from the normal direction of the substrate 2.
- the source / drain electrode 6x is formed in contact with the upper surface of the second oxide semiconductor film 5b '.
- the source electrode 6s, the drain electrode 6d, the source / drain electrode 6x, and the source connection layer 6a have, for example, a laminated structure of Ti / Al / Ti.
- the thickness of the lower Ti layer is about 50 nm
- the thickness of the Al layer is about 200 nm
- the thickness of the upper Ti layer is about 100 nm.
- the protective layer 8b is formed by sputtering and photolithography so as to cover the channel regions of the first and second oxide semiconductor films 5a ′ and 5b ′. Form with.
- an opening 8bu overlapping the gate connection layer 3a is formed, and a part of the gate connection layer 3a is exposed. Furthermore, a part of the second oxide semiconductor film 5b ′ is exposed in the opening 8bu (a part surrounded by a broken line in FIG. 5D).
- the protective layer 8b is made of, for example, an insulating oxide (for example, SiO 2 ) and has a thickness of about 150 nm, for example.
- the end portion of the protective layer 8 b is preferably on the drain electrode 6 d. This is because the transparent electrode 7 can be formed up to the vicinity of the end of the drain electrode 6d.
- a resistance reduction process is performed on a part of the first oxide semiconductor film 5a '.
- the portion of the first oxide semiconductor film 5a 'covered with the source electrode 6s, the drain electrode 6d, and the protective layer 8b is not subjected to the resistance reduction process.
- the transparent electrode 7 is formed on the portion of the first oxide semiconductor film 5a ′ that has been subjected to the resistance reduction treatment, and the resistance reduction treatment has been performed.
- the oxide semiconductor layer 5 is formed in a portion that does not exist. Further, the portion of the second oxide semiconductor film 5b 'that is exposed in the opening 8bu is subjected to the resistance reduction process, and the resistance of the portion is reduced.
- the electrical resistance of the portion subjected to the resistance reduction treatment is smaller than the electrical resistance of the portion not subjected to the resistance reduction treatment.
- the resistance reduction treatment include plasma treatment and doping with p-type impurities or n-type impurities.
- the concentration of impurities in the transparent electrode 7 is higher than the concentration of impurities in the oxide semiconductor layer 5.
- a part of the oxide semiconductor film 5 ′ under the drain electrode 6 d may be reduced in resistance and may become a part of the transparent electrode 7.
- the resistance can be reduced by injecting impurities through the insulating layer, so that the manufacturing process can be flexibly handled.
- resistance reduction treatment examples include a hydrogen plasma treatment using a CVD device, an argon plasma treatment using an etching device, and an annealing treatment in a reducing atmosphere.
- an interlayer insulating layer 8a is formed on the transparent electrode 7 and the protective layer 8b by a CVD method.
- the interlayer insulating layer 8a is made of, for example, SiN x .
- the thickness of the interlayer insulating layer 8a is about 200 nm.
- a contact hole CH overlapping the gate connection layer 3a is formed by a known method. In the contact hole CH, at least a part of the gate connection layer 3a and at least a part of the source connection layer 6a are exposed.
- the transparent electrode 9 and the transparent connection layer 9a are formed from the same transparent conductive film on the interlayer insulating layer 8a by sputtering or the like. At least a part of the transparent electrode 9 overlaps the transparent electrode 7 via the interlayer insulating layer 8a.
- the transparent connection layer 9a electrically connects the gate connection layer 3a and the source connection layer 6a within the contact hole CH.
- the transparent electrode 9 and the transparent connection layer 9a are made of, for example, ITO and have a thickness of about 100 nm.
- the protective layer 8b may not be formed.
- the TFT 10A formed in the display region 110 will be mainly described, and the description of the TFT for the driving circuit formed in the driving circuit region 120 and the connection portion of the gate connection layer 3a and the source connection layer 6a is avoided as much as possible. .
- 6 (a) to 6 (c) are schematic cross-sectional views for explaining a manufacturing method of a modified example of the TFT substrate 100A.
- the gate electrode 3, the gate connection layer 3a, the gate insulating layer 4, the first and second oxide semiconductor films 5a ′ and 5b ′, the source electrode 6s, the drain electrode 6d, the source / drain are formed on the substrate 2.
- An electrode 6x, a source connection layer 6a, and the like are formed (see FIGS. 4A to 4H).
- a protective layer (sometimes referred to as a resist mask layer) R is formed so as to be in contact with the channel region of the first and second oxide semiconductor films 5a ′ and 5b ′.
- the resist mask layer R is formed from, for example, a photosensitive resin.
- the end portion of the resist mask layer R preferably overlaps the drain electrode 6 d. This is because the transparent electrode 7 can be formed up to the vicinity of the end of the drain electrode 6d.
- a resistance reduction treatment is performed on a part of the first oxide semiconductor film 5a 'by the method described above.
- a portion of the first oxide semiconductor film 5a 'covered with the source electrode 6s, the drain electrode 6d, and the resist mask layer R is not subjected to the resistance reduction process.
- the transparent electrode 7 and the oxide semiconductor layer 5 are formed by the resistance reduction process (see FIG. 6B).
- the resist mask layer R is removed by a known method. Note that a part of the second oxide semiconductor film 5b 'may have a low resistance due to the low resistance treatment (see FIG. 5D).
- the interlayer insulating layer 8a is formed on the source electrode 6s, the drain electrode 6d, and the transparent electrode 7 by the method described above. Although not shown, the interlayer insulating layer 8a is also formed on the source / drain electrode 6x and the source connection layer 6a.
- the transparent electrode 9 is formed on the interlayer insulating layer 8a by the above-described method, and the transparent connection layer 9a is formed to electrically connect the gate connection layer 3a and the source connection layer 6a.
- FIG. 7A to 7C are schematic cross-sectional views for explaining a manufacturing method of a modified example of the TFT substrate 100A.
- the gate electrode 3, the gate connection layer 3a, the gate insulating layer 4, the first and second oxide semiconductor films 5a ′ and 5b ′, the source electrode 6s, the drain electrode 6d, the source / drain are formed on the substrate 2.
- An electrode 6x, a source connection layer 6a, and the like are formed (see FIGS. 4A to 4C).
- the interlayer insulating layer 8a is formed on the source electrode 6s, the drain electrode 6d, the source / drain electrode 6x, the source connection layer 6a, and the first oxide semiconductor film 5a ′. Formed by the above method.
- a resist mask layer R that protects the channel region of the first and second oxide semiconductor films 5a 'and 5b' is formed by a known method.
- the resist mask layer R is formed on the interlayer insulating layer 8a.
- the end portion of the resist mask layer R preferably overlaps with the drain electrode 6d. This is because the transparent electrode 7 can be formed up to the vicinity of the end of the drain electrode 6d.
- first oxide semiconductor films 5a 'and 5b' is subjected to a resistance reduction process by the method described above.
- a portion of the first oxide semiconductor film 5a 'covered with the source electrode 6s, the drain electrode 6d, and the resist mask layer R is not subjected to the resistance reduction process.
- the transparent electrode 7 and the oxide semiconductor layer 5 are formed by the resistance reduction process (see FIG. 7C).
- the resist mask layer R is removed by a known method.
- the transparent electrode 9 is formed on the interlayer insulating layer 8a by the above-described method, and the transparent connection layer 9a is formed to electrically connect the gate connection layer 3a and the source connection layer 6a.
- FIGS. 8A to 8C are schematic cross-sectional views for explaining still another manufacturing method of a modified example of the TFT substrate 100A.
- the gate electrode 3, the gate connection layer 3a, the gate insulating layer 4, the first and second oxide semiconductor films 5a ′ and 5b ′, the source electrode 6s, the drain electrode 6d, the source / drain are formed on the substrate 2.
- An electrode 6x, a source connection layer 6a, and the like are formed (see FIGS. 4A to 4C).
- the interlayer insulating layer 8a is formed on the source electrode 6s, the drain electrode 6d, the source / drain electrode 6x, the source connection layer 6a, and the first oxide semiconductor film 5a ′. Formed by the above method.
- the transparent electrode 9 is formed on the interlayer insulating layer 8a by the method described above.
- a resist mask layer R that protects the channel region of the first and second oxide semiconductor films 5a 'and 5b' is formed by a known method.
- the resist mask layer R is formed on the interlayer insulating layer 8a.
- the first and second oxide semiconductor films 5a 'and 5b' is subjected to a resistance reduction process by the method described above.
- the portion of the first oxide semiconductor film 5a 'covered with the source electrode 6s, the drain electrode 6d, and the resist mask layer R is not subjected to the resistance reduction treatment.
- the transparent electrode 7 and the oxide semiconductor layer 5 are formed by the resistance reduction treatment.
- the resist mask layer R is removed by a known method.
- the modified example of the TFT substrate 100A when the modified example of the TFT substrate 100A is manufactured by performing a low resistance treatment by doping p-type impurities or n-type impurities through at least the interlayer insulating layer 8a, A portion of interlayer insulating layer 8a located on transparent electrode 7 contains p-type impurities or n-type impurities at a higher concentration than other portions.
- a TFT substrate semiconductor device that can be manufactured by a simple process and in which a region that does not contribute to display is narrowed and a method for manufacturing the semiconductor device are provided.
- Embodiments of the present invention include a circuit board such as an active matrix substrate, a liquid crystal display device, a display device such as an organic electroluminescence (EL) display device and an inorganic electroluminescence display device, an imaging device such as an image sensor device, and an image input
- a circuit board such as an active matrix substrate, a liquid crystal display device, a display device such as an organic electroluminescence (EL) display device and an inorganic electroluminescence display device, an imaging device such as an image sensor device, and an image input
- EL organic electroluminescence
- an imaging device such as an image sensor device
- image input an image input
- the present invention can be widely applied to devices including thin film transistors, such as electronic devices such as devices and fingerprint readers.
- Gate electrode 4 Gate insulating layer 4a Lower gate insulating layer 4b Upper gate insulating layer 5
- Oxide semiconductor layer 6s Source electrode 6d Drain electrode 7 First transparent electrode 8 Interlayer insulating layer 8a Protective layer 8 Dielectric layer 9
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
半導体装置(100A)は、基板(2)と、基板(2)の上に形成されたゲート電極(3)と、ゲート電極(3)の上に形成されたゲート絶縁層(4)と、ゲート絶縁層(4)の上に形成された酸化物半導体層(5)と、酸化物半導体層(5)に電気的に接続されたソース電極(6s)およびドレイン電極(6d)と、ドレイン電極(6d)に電気的に接続された第1透明電極(7)と、ソース電極(6s)およびドレイン電極(6d)の上に形成された層間絶縁層(8a)を含む層間絶縁層(8a)と、層間絶縁層(8a)の上に形成された第2透明電極(9)とを有し、第2透明電極(9)の少なくとも一部は、層間絶縁層(8a)を介して第1透明電極(7)と重なっており、酸化物半導体層(5)および第1透明電極(7)は、同一の酸化物膜から形成されている。
Description
本発明は、酸化物半導体を用いて形成された半導体装置およびその製造方法に関し、特に、液晶表示装置や有機EL表示装置のアクティブマトリクス基板およびその製造方法に関する。ここで、半導体装置は、アクティブマトリクス基板やそれを備える表示装置を含む。
液晶表示装置等に用いられるアクティブマトリクス基板は、画素毎に薄膜トランジスタ(Thin Film Transistor;以下、「TFT」)などのスイッチング素子を備えている。スイッチング素子としてTFTを備えるアクティブマトリクス基板はTFT基板と呼ばれる。
TFTとしては、従来から、アモルファスシリコン膜を活性層とするTFT(以下、「アモルファスシリコンTFT」)や多結晶シリコン膜を活性層とするTFT(以下、「多結晶シリコンTFT」)が広く用いられている。
近年、TFTの活性層の材料として、アモルファスシリコンや多結晶シリコンに代わって、酸化物半導体を用いることが提案されている。このようなTFTを「酸化物半導体TFT」と称する。酸化物半導体は、アモルファスシリコンよりも高い移動度を有している。このため、酸化物半導体TFTは、アモルファスシリコンTFTよりも高速で動作することが可能である。また、酸化物半導体膜は、多結晶シリコン膜よりも簡便なプロセスで形成できる。
特許文献1には、酸化物半導体TFTを備えるTFT基板の製造方法が開示されている。特許文献1に記載の製造方法によると、酸化物半導体層の一部を低抵抗化して画素電極を形成することにより、TFT基板の製造工程数を削減することができる。
近年の液晶表示装置等の高精細化に伴い、同一基板上に、表示に寄与する画素用のTFTと、画素用のTFTを駆動させる駆動回路とを形成することが求められている。一般的に、画素用のTFTは表示領域に形成され、駆動回路は表示領域の周辺に位置する駆動回路領域に形成される。
本発明者の検討によると、特許文献1に開示されている製造方法では、表示に寄与しない例えば駆動回路領域の面積が不必要に増大する場合があることを見出した。
そこで、本発明の一態様は、簡便なプロセスで製造することができ、表示に寄与しない領域が狭小化されたTFT基板およびその製造方法を提供することを主な目的とする。
本発明の実施形態による半導体装置は、基板と、前記基板上に形成された薄膜トランジスタを有する半導体装置であって、前記薄膜トランジスタは、前記基板の上に形成されたゲート電極と、前記ゲート電極の上に形成されたゲート絶縁層と、前記ゲート絶縁層の上に形成された酸化物半導体層と、前記酸化物半導体層に電気的に接続されたソース電極およびドレイン電極とを有し、前記半導体装置は、前記ゲート電極と同一の導電膜から形成されたゲート接続層と、前記ソース電極と同一の導電膜から形成されたソース接続層と前記ドレイン電極に電気的に接続された第1透明電極と、前記ソース電極および前記ドレイン電極の上に形成された層間絶縁層と、前記層間絶縁層の上に形成された第2透明電極と、前記第2透明電極と同一の導電膜から形成された透明接続層とをさらに有し、前記ソース接続層は、前記透明接続層を介して前記ゲート接続層に電気的に接続されており、前記酸化物半導体層および前記第1透明電極は、同一の酸化物膜から形成されている。
ある実施形態において、前記ゲート接続層の上に前記ゲート絶縁層が形成され、前記ソース接続層は、前記酸化物膜から形成された酸化物層の上面と接し、前記ゲート絶縁層および前記層間絶縁層には、前記基板の法線方向から見たとき、前記ゲート接続層と重なるコンタクトホールが形成されており、前記ソース接続層および前記酸化物層の一部は前記コンタクトホール内で接し、前記酸化物層のうち前記コンタクトホール内で前記透明接続層と接する部分の電気抵抗は、前記酸化物半導体層の電気抵抗よりも小さい。
ある実施形態において、前記ゲート接続層の上に前記ソース接続層の端部が形成されている。
ある実施形態において、前記第2透明電極は、前記層間絶縁層を介して前記第1透明電極と重なる。
ある実施形態において、前記酸化物膜は、In、GaおよびZnを含む。
ある実施形態において、前記第1透明電極は、前記酸化物半導体層よりも高い濃度で不純物を含み、前記層間絶縁層のうち前記第1透明電極上に位置する部分は、他の部分よりも高い濃度で不純物を含んでいる。
本発明の実施形態による半導体装置の製造方法は、基板を用意する工程(a)と、基板上に、第1導電膜からゲート電極およびゲート接続層を形成する工程(b)と、前記ゲート電極およびゲート接続層の上にゲート絶縁層を形成する工程(c)と、前記ゲート絶縁層の上に酸化物半導体膜を形成する工程(d)と、前記酸化物半導体膜の上に第2導電膜を形成し、前記酸化物半導体膜および前記第2導電膜をパターニングすることにより、前記酸化物半導体膜から互いに分離された第1および第2酸化物半導体膜を形成し、前記第2導電膜からソース電極、ドレイン電極およびソース接続層を形成する工程であって、前記第1酸化物半導体膜の上には前記ソース電極および前記ドレイン電極が形成され、前記第2酸化物半導体膜の上には前記ソース接続層が形成される工程(e)と、前記第1酸化物半導体膜のチャネル領域を保護する保護層を形成した後、前記第1酸化物半導体膜の一部を低抵抗化させる低抵抗化処理を行って第1透明電極を形成し、前記第1酸化物半導体膜のうち低抵抗化されなかった部分が酸化物半導体層となる工程(f)と、前記ソース電極および前記ドレイン電極の上に層間絶縁層を形成する工程(g)と、前記層間絶縁層の上に、透明導電膜から第2透明電極および透明接続層を形成する工程であって、前記ソース接続層は前記透明接続層を介して前記ゲート接続層に電気的に接続される工程(h)とを包含する。
ある実施形態において、前記工程(g)は、基板の法線方向から見たとき、前記ゲート接続層と重なるコンタクトホールを形成する工程(g1)を含み、前記ソース接続層の少なくとも一部は前記コンタクトホール内に位置し、前記コンタクトホール内において、前記ソース接続層は前記透明接続層を介して前記ゲート接続層に電気的に接続されている。
ある実施形態において、前記酸化物半導体膜は、In、GaおよびZnを含む。
本発明の実施形態によると、簡便なプロセスで製造することができ、表示に寄与しない領域が狭小化されたTFT基板およびその製造方法が提供される。
以下、図面を参照しながら、本発明による実施形態の半導体装置を説明する。本実施形態の半導体装置は、酸化物半導体からなる活性層を有する薄膜トランジスタ(酸化物半導体TFT)を備える。なお、本実施形態の半導体装置は、酸化物半導体TFTを備えていればよく、アクティブマトリクス基板、各種表示装置、電子機器などを広く含む。
ここでは、液晶表示装置に用いられる酸化物半導体TFTを例に本発明による実施形態の半導体装置を説明する。なお、以下に説明する半導体装置は、国際出願PCT/JP2013/051422号に開示されている半導体装置と共通する部分があるので、国際出願PCT/JP2013/051422号の開示内容のすべてを本願明細書に援用する。
図1(a)および図2(c)は本実施形態によるTFT基板100Aの模式的な平面図であり、図1(b)は図1(a)のA-A’線に沿った半導体装置(TFT基板)100Aの模式的な断面図である。図2(a)は、TFT基板100Aのゲート接続層3aとソース接続層6aとの接続構造の模式的な平面図であり、図2(b)は図2(a)のB-B’線の模式的な断面図である。
図1(a)および図1(b)に示すように、TFT基板100Aは、基板2と、基板2の上に形成された薄膜トランジスタ(TFT)10Aとを有する。TFT10Aは、基板2の上に形成されたゲート電極3と、ゲート電極3の上に形成されたゲート絶縁層4と、ゲート絶縁層4の上に形成された酸化物半導体層5と、酸化物半導体層5に電気的に接続されたソース電極6sおよびドレイン電極6dとを有する。TFT基板100Aは、ゲート電極3と同一の導電膜から形成されたゲート接続層3aと、ソース電極6sと同一の導電膜から形成されたソース接続層6aと、ドレイン電極6dに電気的に接続された透明電極7と、ソース電極6sおよびドレイン電極6dの上に形成された層間絶縁層8aと、層間絶縁層8aの上に形成された透明電極9と、透明電極9と同一の導電膜から形成された透明接続層9aとをさらに有する。ソース接続層6aは透明接続層9aを介してゲート接続層3aに電気的に接続されており、酸化物半導体層5および透明電極7は同一の酸化物膜から形成されている。酸化物膜は、In、GaおよびZnを含んでもよい。
さらに、図2(a)および図2(b)に示すように、TFT基板100Aにおいては、ゲート接続層3aの上にゲート絶縁層4が形成されおり、ソース接続層6aは、酸化物膜から形成された酸化物層5b’(酸化物半導体膜5b’という場合もある)の上面と接し、ゲート絶縁層4および層間絶縁層8aには基板2の法線方向から見たとき、ゲート接続層3aと重なるコンタクトホールCHが形成されていることが好ましい。さらに、ソース接続層6aおよび酸化物層5b’の一部はコンタクトホールCH内で接し、酸化物層5b’のうちコンタクトホールCH内で透明接続層9aと接する部分の電気抵抗は、酸化物半導体層5の電気抵抗よりも小さいことが好ましい。
図2(c)に示すように、TFT基板100Aは、表示領域110と表示領域110の周辺に位置する駆動回路領域120とを有する。表示領域110にはTFT10Aが形成され、ゲート接続層3a、ソース接続層6aおよび透明接続層9aは駆動回路領域120に形成されている。駆動回路領域120は表示に寄与する領域ではないので、駆動回路領域120の面積は小さいことが好ましい。
TFT基板100Aでは、表示に寄与しない駆動回路領域120の面積を小さくし得、その分表示に寄与する表示領域110の面積を大きくし得る。
この理由を図9および図10を参照しながら説明する。図9(a)および図10(a)は、それぞれ比較例のゲート接続層3aとソース接続層6aの接続部分の模式的な平面図である。図9(b)および図10(b)は、それぞれ図9(a)および図10(a)のB-B’線に沿った模式的な断面図である。なお、TFT基板100Aと共通する構成要素には同じ参照符号を付し、説明の重複を避ける。
図9(a)および図9(b)に示す比較例では、TFT基板100Aとは異なり、基板2の法線方向から見たとき、ゲート接続層3aとソース接続層6aとが重なっている部分を有しない。従って、ゲート接続層3aとソース接続層6aとを電気的に接続させる場合、それぞれの接続層3aおよび6aの一部を露出するコンタクトホールCH1およびCH2を形成した後、透明接続層9aを形成して、ゲート接続層3aおよびソース接続層6aとを電気的に接続させている。この例では、コンタクトホールCH1およびCH2を2ヶ所形成する必要があり、その分、表示に寄与しない駆動回路領域120の面積が増大する。
一方、図2(a)および図2(b)に示したTFT基板100Aでは、1ヶ所に形成されたコンタクトホールCHを介して、ゲート接続層3aとソース接続層6aに電気的に接続でき、コンタクトホールを多く形成する必要がないので、駆動回路領域120の面積の増大化を防ぐことができる。
さらに、図10(a)および図10(b)に示す比較例では、ゲート絶縁層4の一部に開口部4uを形成してゲート接続層3aの一部を露出させた後、開口部4u内でゲート接続層3aとソース接続層6aとを電気的に接続させている。この例では、開口部4uを1ヶ所に形成するだけでよいので、駆動回路領域120の面積の増大化を防ぎ得る。しかしながら、開口部4uを形成するためのフォトマスクが必要となるので、その分製造プロセスが複雑となり、製造コストが増大する。
以上から、TFT基板100Aは、図9および図10に示す比較例と比べて、表示に寄与しない領域の狭小化を実現しつつ、簡便で製造コストが増大しない方法で製造され得る。
また、図3(a)~図3(c)に示すように、ゲート接続層3aとソース接続層6aとの接続は、様々なバリエーションを取り得る。図3(a)~図3(c)は、ゲート接続層3aおよびソース接続層6aの接続部分の模式的な平面図である。
例えば、図3(a)に示すように、ソース接続層6aはゲート接続層3a上でL字状に形成された部分を有してもよい。さらに、図3(b)に示すように、ソース接続層6aの端部がゲート接続層3a上にあってもよい。さらに、図3(c)に示すように、ゲート接続層3aの上に、配線状に形成されたソース接続層6aの一部があるようにソース接続層6aを形成してもよい。図3(a)~図3(c)に示した例ではいずれも、ゲート接続層3aとソース接続層6aとが重なる部分に透明接続層9aが形成され、透明接続層9aを介してゲート接続層3aはソース接続層6aに電気的に接続されている。
さらに、図1(b)に示すように、TFT基板100Aでは、透明電極9の少なくとも一部が層間絶縁層8aを介して透明電極7と重なっていることにより補助容量を形成している。従って、TFT基板100Aが有する補助容量は透明なので(可視光を透過するので)、開口率を低下させることがない。従って、TFT基板100Aは、従来のように金属膜(ゲートメタル層またはソースメタル層)を用いて形成された不透明な電極を有する補助容量を備えるTFT基板よりも、高い開口率を有し得る。また、補助容量によって開口率が低下することがないので、補助容量の容量値(補助容量の面積)を必要に応じて、大きくできるという利点も得られる。
さらに、透明電極7の上にドレイン電極6dが形成され、透明電極7はドレイン電極6dに直接接していることが好ましい。このような構造を採用すると、透明電極7をドレイン電極6dの略端部まで形成することができるので、TFT基板100Aは、特許文献1に記載されているTFT基板よりも高い開口率を有し得る。
TFT基板100Aにおいては、層間絶縁層8a、ソース電極6s、ドレイン電極6dおよびソース接続層6aの上に保護層8bが形成されている。保護層8bの一部は、酸化物半導体層5のチャネル領域と接している。保護層8bは形成されない場合もある。
次に、TFT基板100Aの各構成要素を詳細に説明する。
基板2は、典型的には透明基板であり、例えばガラス基板である。ガラス基板の他、プラスチック基板を用いることもできる。プラスチック基板は、熱硬化性樹脂または熱可塑性樹脂で形成された基板、さらには、これらの樹脂と無機繊維(例えば、ガラス繊維、ガラス繊維の不織布)との複合基板を含む。耐熱性を有する樹脂材料としては、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)、アクリル樹脂、ポリイミド樹脂を例示することがきる。また、反射型液晶表示装置に用いる場合には、基板2として、シリコン基板を用いることもできる。
ゲート電極3は、ゲート配線3’に電気的に接続されている。ゲート電極3、ゲート接続層3aおよびゲート配線3’は、例えば、上層がW(タングステン)層であり、下層がTaN(窒化タンタル)層である積層構造を有する。このほか、ゲート電極3、ゲート接続層3aおよびゲート配線3’は、Mo(モリブデン)/Al(アルミニウム)/Moから形成された積層構造を有してもよく、単層構造、2層構造、4層以上の積層構造を有してもよい。さらに、ゲート電極3、ゲート接続層3aおよびゲート配線3’は、Cu(銅)、Al、Cr(クロム)、Ta(タンタル)、Ti(チタン)、MoおよびWから選ばれた元素、またはこれらの元素を成分とする合金もしくは金属窒化物などから形成されてもよい。ゲート電極3、ゲート接続層3aおよびゲート配線3’のそれぞれの厚さは約50nm以上600nm以下が好ましい。ゲート電極3、ゲート接続層3aおよびゲート配線3’のそれぞれの厚さは例えば約420nmである。
ゲート絶縁層4は、例えば、下層ゲート絶縁層と上層ゲート絶縁層とを有する。上層ゲート絶縁層は酸化物絶縁層を含むことが好ましく、酸化物絶縁層は酸化物半導体層5と直接接触していることが好ましい。酸化物絶縁層が酸化物半導体層5と直接接触すると、酸化物絶縁層に含まれる酸素が酸化物半導体層5に供給され、酸化物半導体層5の酸素欠損による半導体特性の劣化を防ぐことができる。上層ゲート絶縁層は例えばSiO2(酸化シリコン)層である。下層ゲート絶縁層は例えばSiNx(窒化シリコン)層である。本実施形態において、下層ゲート絶縁層の厚さは例えば約325nmであり、上層ゲート絶縁層の厚さは約50nmであり、ゲート絶縁層4の厚さは約375nmである。このほかゲート絶縁層4としては、例えばSiO2(酸化シリコン)、SiNx(窒化シリコン)、SiOxNy(酸化窒化シリコン、x>y)、SiNxOy(窒化酸化シリコン、x>y)、Al2O3(酸化アルミニウム)または酸化タンタル(Ta2O5)から形成された単層または積層を用いることができる。ゲート絶縁層4の厚さは、例えば約50nm以上600nm以下である。なお、基板2からの不純物などの拡散防止のため、下層ゲート絶縁層はSiNx、またはSiNxOy(窒化酸化シリコン、x>y)から形成されることが好ましい。上層ゲート絶縁層は酸化物半導体層5の半導体特性の劣化防止の観点から、SiO2またはSiOxNy(酸化窒化シリコン、x>y)から形成されることが好ましい。さらに、低い温度でゲートリーク電流の少ない緻密なゲート絶縁層4を形成させるには、Ar(アルゴン)などの希ガスを用いながらゲート絶縁層4を形成するとよい。
酸化物半導体層5は、In(インジウム)、Ga(ガリウム)およびZn(亜鉛)を例えば1:1:1の割合で含むIn-Ga-Zn-O系の半導体層(以下、「In-Ga-Zn-O系半導体層」と略する。)である。In、GaおよびZnの割合は適宜選択され得る。In-Ga-Zn-O系半導体膜の代わりに、他の酸化物半導体膜を用いて酸化物半導体層5を形成してもよい。例えばZn-O系半導体(ZnO)膜、In-Zn-O系半導体(IZO(登録商標))膜、Zn-Ti-O系半導体(ZTO)膜、Cd-Ge-O系半導体膜、Cd-Pb-O系半導体膜、CdO(酸化カドニウム)、Mg-Zn-O系半導体膜などを用いてもよい。さらに、酸化物半導体層5として、1族元素、13族元素、14族元素、15族元素および17族元素等のうち一種、又は複数種の不純物元素が添加されたZnOの非晶質(アモルファス)状態、多結晶状態又は非晶質状態と多結晶状態が混在する微結晶状態のもの、又は何も不純物元素が添加されていないものを用いることができる。酸化物半導体層5の厚さは、例えば約30nm以上100nm以下が好ましい。酸化物半導体層5の厚さは例えば約50nmである。
ソース電極6s、ドレイン電極6dおよびソース接続層6aは、例えば、Ti/Al/Tiから形成された積層構造を有する。このほか、ソース電極6s、ドレイン電極6dおよびソース接続層6aは、Mo/Al/Moから形成された積層構造を有してもよく、単層構造、2層構造または4層以上の積層構造を有してもよい。さらに、ソース電極6s、ドレイン電極6dおよびソース接続層6aは、Al、Cr、Ta、Ti、MoおよびWから選ばれた元素、またはこれらの元素を成分とする合金もしくは金属窒化物などから形成されてもよい。ソース電極6s、ドレイン電極6dおよびソース接続層6aの厚さは、それぞれ約50nm以上600nm以下が好ましい。ソース電極6s、ドレイン電極6dおよびソース接続層6aの厚さは例えば約350nmである。
層間絶縁層8aは、例えばSiNxから形成されている。層間絶縁層8aは透明電極7と透明電極9との間に形成され、補助容量を形成している。このように、透明電極7および9ならびに透明な層間絶縁層8aから補助容量を形成すると、TFT基板100Aを表示パネルに用いたとき、高い開口率を有する表示パネルを製造できる。層間絶縁層8aの厚さは、例えば約100nm以上500nm以下(本実施形態において、層間絶縁層8aの厚さは約200nm)である。このほか層間絶縁層8aは、例えばSiOxNy(酸化窒化シリコン、x>y)、SiNxOy(窒化酸化シリコン、x>y)、Al2O3(酸化アルミニウム)またはTa2O5(酸化タンタル)から形成され得る。
保護層8bは、酸化物半導体層5のチャネル領域と接するように形成されている。保護層8bは絶縁酸化物(例えばSiO2)から形成されることが好ましい。保護層8bが絶縁酸化物から形成されると、上述したように酸化物半導体層5の酸素欠損による半導体特性の劣化を防ぐことができる。このほか保護層8bは、例えばSiON(酸化窒化シリコン、窒化酸化シリコン)、Al2O3またはTa2O5から形成され得る。保護層8bの厚さは、例えば約50nm以上300nm以下(本実施形態において、保護層8bの厚さは約150nm)である。
透明電極7は、例えばIn-Ga-Zn-O系酸化物から形成されている。詳細は後述するが、透明電極7と酸化物半導体層5とは同じ透明な酸化物膜(例えばIn-Ga-Zn-O系酸化物膜)から形成されている。透明電極7と酸化物半導体層5を同一の酸化物膜から形成すると、製造プロセスが簡略化でき製造コストを削減し得る透明電極7の厚さは、例えば約20nm以上200nm以下が好ましい。透明電極7の厚さは例えば約50nmである。
詳細は後述するが、透明電極7は、酸化物半導体層5よりも高い濃度でp型不純物(例えば、B(ボロン))またはn型不純物(例えば、P(リン))を含み、層間絶縁層8aのうち透明電極7上に位置する部分は、他の部分よりも高い濃度でp型不純物またはn型不純物を含んでいる場合もある。
透明電極9は、透明導電膜(例えばITO(Indium Tin Oxide)、またはIZO膜)から形成されている。透明電極9の厚さは、例えば20nm以上200nm以下が好ましい。透明電極9の厚さは例えば約100nmである。
TFT基板100Aは、例えば、Fringe Field Switching(FFS)モードの液晶表示装置に用いられる。このとき、下層の透明電極7を画素電極(表示信号電圧が供給される)とし、上層の透明電極9を共通電極(共通電圧または対向電圧が供給される)として用いる。透明電極9には、少なくとも1以上のスリットが設けられる。
次に、TFT基板100Aの製造方法を説明する。
本発明の実施形態によるTFT基板100Aの製造方法は、基板2を用意する工程(a)と、基板2上に、第1導電膜からゲート電極3およびゲート接続層3aを形成する工程(b)と、ゲート電極3およびゲート接続層3aの上にゲート絶縁層4を形成する工程(c)と、ゲート絶縁層4の上に酸化物半導体膜5’を形成する工程(d)とを包含する。さらに、TFT基板100Aの製造方法は、酸化物半導体膜5’の上に第2導電膜を形成し、酸化物半導体膜5’および第2導電膜をパターニングすることにより、酸化物半導体膜5’から互いに分離された第1および第2酸化物半導体膜5a’および5b’を形成し、第2導電膜からソース電極6s、ドレイン電極6dおよびソース接続層6aを形成する工程であって、第1酸化物半導体膜5a’の上にはソース電極6sおよびドレイン電極6dが形成され、第2酸化物半導体膜5b’の上にはソース接続層6aが形成される工程(e)を包含する。さらに、TFT基板100Aの製造方法は、第1酸化物半導体膜5a’のチャネル領域を保護する保護層8を形成した後、第1酸化物半導体膜5a’の一部を低抵抗化させる低抵抗化処理を行って透明電極7を形成し、第1酸化物半導体膜5a’のうち低抵抗化されなかった部分が酸化物半導体層5となる工程(f)と、ソース電極6sおよびドレイン電極6dの上に層間絶縁層8aを形成する工程(g)と、層間絶縁層8aの上に、透明導電膜から透明電極9および透明接続層9aを形成する工程であって、ソース接続層6aは透明接続層9aを介してゲート接続層3aに電気的に接続される工程(h)とを包含する。
工程(g)は、基板2の法線方向から見たとき、ゲート接続層3aと重なるコンタクトホールCHを形成する工程(g)を含むことが好ましい。ソース接続層6aの少なくとも一部はコンタクトホールCH内に位置し、コンタクトホールCH内において、ソース接続層6aは透明接続層9aを介してゲート接続層3aに電気的に接続されていることが好ましい。
このようなTFT基板100Aの製造方法は、簡略化された半導体装置の製造方法であるので、製造コストを削減し得る。さらに、駆動回路領域120の面積を小さくし得る。
次に、図4および図5を参照しながら、TFT基板100Aの製造方法の一例を詳細に説明する。図4(a)~図4(d)および図5(a)~図5(c)は、TFT基板100Aのうち表示領域110に形成されるTFT10Aの製造方法を説明する模式的な断面図である。図4(e)~図4(h)および図5(d)~図5(f)は、TFT基板100Aのうち駆動回路領域120に形成される駆動回路用TFTならびにゲート接続層3aおよびソース接続層6aの接続部分の製造方法を説明する模式的な断面図である。
まず、図4(a)および図4(e)に示すように、基板2上に、同一の導電膜からゲート電極3および3bならびにゲート接続層3aを形成する。基板2としては、例えばガラス基板などの透明絶縁性の基板を用いることができる。ゲート電極3および3bならびにゲート接続層3bは、スパッタ法で基板2上に導電膜を形成した後、フォトリソグラフィ法により導電膜のパターニングを行うことによって形成される。ここでは、導電膜として、基板2側からTaN膜(厚さ:約50nm)およびW膜(厚さ:約370nm)をこの順で有する2層構造の積層膜を用いる。なお、導電膜として、例えば、Ti、Mo、Ta、W、Cu、AlまたはCrなどの単層膜、それらを含む積層膜、合金膜またはこれらの窒化金属膜などを用いてもよい。
続いて、図4(b)および図4(f)に示すように、CVD(Chemical Vapor deposition)法により、ゲート電極3および3bならびにゲート接続層3bを覆うようにゲート絶縁層4を形成する。ここでは、ゲート絶縁層4は下層ゲート絶縁層および上層ゲート絶縁層から形成されている。下層ゲート絶縁層はSiNx膜(厚さ:約325nm)から形成され、上層ゲート絶縁層はSiO2膜(厚さ:約50nm)から形成される。上層および下層ゲート絶縁層としては、例えばSiO2、SiNx、SiOxNy(酸化窒化シリコン、x>y)、SiNxOy(窒化酸化シリコン、x>y)、Al2O3またはTa2O5から形成され得る。
続いて、図4(c)および図4(g)に示すように、ゲート絶縁層4上に酸化物半導体膜5’をスパッタ法にて形成する。酸化物半導体膜5’としてIn-Ga-Zn-O系半導体膜を用いた。酸化物半導体膜5’の厚さは例えば約50nmである。
この後、酸化物半導体膜5’の上に、スパッタ法によりソース電極6s、ドレイン電極6d、ソース・ドレイン電極6xおよびソース接続層6aを形成する導電膜(不図示)を形成する。
次に、図4(d)および図4(h)に示すように、ハーフトーンマスクを用いたフォトリソグラフィ法、ドライエッチング法およびアッシング法により上記の導電膜および酸化物半導体膜5’を同時にパターニングして、酸化物半導体膜5’から互いに分離された第1および第2酸化物半導体膜5a’および5b’を形成するとともに、導電膜からソース電極6s、ドレイン電極6d、ソース・ドレイン電極6xおよびソース接続層6aを形成する。このように、1枚のフォトマスクで、ソース電極6sおよびドレイン電極6dの形成ならびに酸化物半導体膜5’のパターニングを行えるので、製造プロセスを簡略化でき、製造コストを削減し得る。
第1酸化物半導体膜5a’の上にはソース電極6sおよびドレイン電極6dが形成される。第2酸化物半導体膜5b’の上にはソース・ドレイン電極6xおよびソース接続層6aが形成される。ソース・ドレイン電極6xの一方は、ソース接続層6aに電気的に接続されている。ソース接続層6aの少なくとも一部は、基板2の法線方向から見たとき、ゲート接続層3aと重なるように形成される。ソース・ドレイン電極6xは第2酸化物半導体膜5b’の上面と接するように形成される。
ソース電極6s、ドレイン電極6d、ソース・ドレイン電極6xおよびソース接続層6aは、例えばTi/Al/Tiの積層構造を有する。下層のTi層の厚さは約50nmであり、Al層の厚さは約200nmであり、上層のTi層の厚さは約100nmである。
次に、図5(a)および図5(d)に示すように、第1および第2酸化物半導体膜5a’および5b’のチャネル領域を覆うように保護層8bをスパッタ法およびフォトリソグラフィ法で形成する。保護層8bを形成する際に、基板2の法線方向から見たとき、ゲート接続層3aと重なる開口部8buが形成され、ゲート接続層3aの一部が露出する。さらに、開口部8bu内で第2酸化物半導体膜5b’の一部が露出する(図5(d)の破線で囲んだ部分)。保護層8bは例えば絶縁酸化物(例えばSiO2)から形成され、その厚さは例えば約150nmである。また、基板2の法線方向から見たとき、保護層8bの端部はドレイン電極6dの上にあることが好ましい。ドレイン電極6dの端部付近まで透明電極7を形成することができるからである。
その後、第1酸化物半導体膜5a’の一部に低抵抗化処理を施す。第1酸化物半導体膜5a’のうちソース電極6s、ドレイン電極6dおよび保護層8bで覆われた部分は、低抵抗化処理は行われない。これにより、図5(a)に示すように、第1酸化物半導体膜5a’のうち、低抵抗化処理が施された部分には透明電極7が形成され、低抵抗化処理が施されていない部分には酸化物半導体層5が形成される。さらに、第2酸化物半導体膜5b’のうち開口部8bu内で露出した部分も低抵抗化処理が行われ、その部分が低抵抗化する。当然ながら、低抵抗化処理が施された部分の電気抵抗は、低抵抗化処理が施されていない部分の電気抵抗よりも小さい。低抵抗化処理には、例えばプラズマ処理や、p型不純物またはn型不純物のドーピングなどが挙げられる。低抵抗化処理として、p型不純物またはn型不純物のドーピングを用いた場合、透明電極7の不純物の濃度は酸化物半導体層5の不純物の濃度よりも大きい。また、不純物の拡散により、ドレイン電極6dの下にある酸化物半導体膜5’の一部も低抵抗化され、透明電極7の一部となる場合がある。後述するが、ドーピング装置を用いて不純物の注入する場合は、絶縁層越しに不純物を注入して低抵抗化処理を行えるので、柔軟に製造プロセスに対応できる。
その他、低抵抗化処理として、例えば、CVD装置を用いた水素プラズマ処理、エッチング装置を用いたアルゴンプラズマ処理、還元雰囲気下でのアニール処理などがあげられる。
続いて、図5(b)および図5(e)に示すように、透明電極7および保護層8bの上に、CVD法で層間絶縁層8aを形成する。層間絶縁層8aは、例えばSiNxから形成されている。層間絶縁層8aの厚さは約200nmである。層間絶縁層8aの形成とともに、ゲート接続層3aと重なるコンタクトホールCHが公知の方法で形成される。コンタクトホールCH内では、ゲート接続層3aの少なくとも一部とソース接続層6aの少なくとも一部が露出している。
続いて、図5(c)および図5(f)に示すように、層間絶縁層8aの上にスパッタ法などで、同一の透明導電膜から透明電極9および透明接続層9aを形成する。透明電極9の少なくとも一部は、層間絶縁層8aを介して透明電極7と重なる。透明接続層9aはコンタクトホールCH内でゲート接続層3aとソース接続層6aとを電気的に接続させる。透明電極9および透明接続層9aは例えばITOから形成され、その厚さは約100nmである。
上述したように、保護層8bは形成されない場合もある。
次に、図6~図8を参照しながら、保護層8bが形成されていないTFT基板100Aの改変例の製造方法を説明する。ここでは、表示領域110に形成されるTFT10Aを中心に説明し、駆動回路領域120に形成される駆動回路用のTFTやゲート接続層3aおよびソース接続層6aの接続部分の説明の重複をなるべく避ける。
まず、図6を参照しながらTFT基板100Aの改変例の製造方法の一例を説明する。
図6(a)~図6(c)はTFT基板100Aの改変例の製造方法を説明する模式的な断面図である。
上述したように、基板2上に、ゲート電極3、ゲート接続層3a、ゲート絶縁層4、第1および第2酸化物半導体膜5a’および5b’、ソース電極6s、ドレイン電極6d、ソース・ドレイン電極6xおよびソース接続層6a等を形成する(図4(a)~図4(h)を参照)。
続いて、図6(a)に示すように、第1および第2酸化物半導体膜5a’および5b’のうちチャネル領域と接するように保護層(レジストマスク層という場合がある)Rを公知の方法で形成する。レジストマスク層Rは、例えば感光性の樹脂から形成される。また、基板2の法線方向から見たとき、レジストマスク層Rの端部はドレイン電極6dと重なることが好ましい。ドレイン電極6dの端部付近まで透明電極7を形成することができるからである。
その後、上述した方法で第1酸化物半導体膜5a’の一部に低抵抗化処理を施す。第1酸化物半導体膜5a’のうちソース電極6s、ドレイン電極6dおよびレジストマスク層Rで覆われた部分は低抵抗化処理が施されない。上述したように、低抵抗化処理により、透明電極7と酸化物半導体層5とが形成される(図6(b)参照)。この後、レジストマスク層Rは公知の方法で除去される。なお、第2酸化物半導体膜5b’の一部も低抵抗化処理により低抵抗化される場合がある(図5(d)参照)。
続いて、図6(c)に示すように、上述した方法で層間絶縁層8aをソース電極6s、ドレイン電極6dおよび透明電極7の上に形成する。図示していないが、層間絶縁層8aはソース・ドレイン電極6xおよびソース接続層6a上にも形成される。
続いて、上述した方法で透明電極9を層間絶縁層8aの上に形成するとともに、透明接続層9aを形成して、ゲート接続層3aとソース接続層6aとを電気的に接続させる。
次に、図7を参照しながらTFT基板100Aの改変例の製造方法の他の一例を説明する。図7(a)~図(c)はTFT基板100Aの改変例の製造方法を説明する模式的な断面図である。
上述したように、基板2上に、ゲート電極3、ゲート接続層3a、ゲート絶縁層4、第1および第2酸化物半導体膜5a’および5b’、ソース電極6s、ドレイン電極6d、ソース・ドレイン電極6xおよびソース接続層6a等を形成する(図4(a)~図4(c)を参照)。
続いて、図7(a)に示すように、ソース電極6s、ドレイン電極6d、ソース・ドレイン電極6x、ソース接続層6aおよび第1酸化物半導体膜5a’の上に、層間絶縁層8aを上述した方法で形成する。
続いて、図7(b)に示すように、第1および第2酸化物半導体膜5a’および5b’のうちチャネル領域を保護するレジストマスク層Rを公知の方法で形成する。レジストマスク層Rは、層間絶縁層8aの上に形成される。基板2の法線方向から見たとき、レジストマスク層Rの端部はドレイン電極6dと重なることが好ましい。ドレイン電極6dの端部付近まで透明電極7を形成することができるからである。
その後、上述した方法で第1酸化物半導体膜5a’および5b’の一部に低抵抗化処理を施す。第1酸化物半導体膜5a’のうちソース電極6s、ドレイン電極6dおよびレジストマスク層Rで覆われた部分は低抵抗化処理が施されない。上述したように、低抵抗化処理により、透明電極7と酸化物半導体層5とが形成される(図7(c)参照)。この後、レジストマスク層Rは公知の方法で除去される。
続いて、上述した方法で透明電極9を層間絶縁層8aの上に形成するとともに、透明接続層9aを形成して、ゲート接続層3aとソース接続層6aとを電気的に接続させる。
次に、図8を参照しながらTFT基板100Aの改変例のさらに他の一例を説明する。図8(a)~図8(c)はTFT基板100Aの改変例のさらに他の製造方法を説明する模式的な断面図である。
上述したように、基板2上に、ゲート電極3、ゲート接続層3a、ゲート絶縁層4、第1および第2酸化物半導体膜5a’および5b’、ソース電極6s、ドレイン電極6d、ソース・ドレイン電極6xおよびソース接続層6a等を形成する(図4(a)~図4(c)を参照)。
続いて、図8(a)に示すように、ソース電極6s、ドレイン電極6d、ソース・ドレイン電極6x、ソース接続層6aおよび第1酸化物半導体膜5a’の上に、層間絶縁層8aを上述した方法で形成する。
続いて、図8(b)に示すように、上述した方法で、層間絶縁層8aの上に透明電極9を形成する。
続いて、図8(c)に示すように、第1および第2酸化物半導体膜5a’および5b’のうちチャネル領域を保護するレジストマスク層Rを公知の方法で形成する。レジストマスク層Rは、層間絶縁層8aの上に形成される。
その後、上述した方法で第1および第2酸化物半導体膜5a’および5b’の一部に低抵抗化処理を施す。低抵抗化処理は、第1酸化物半導体膜5a’のうちソース電極6s、ドレイン電極6dおよびレジストマスク層Rで覆われた部分は低抵抗化処理が施されない。上述したように、低抵抗化処理により、透明電極7と酸化物半導体層5とが形成される。この後、レジストマスク層Rは公知の方法で除去される。
上述したTFT基板100Aの改変例の製造方法のうち、少なくとも層間絶縁層8a越しにp型不純物またはn型不純物をドーピングして低抵抗化処理を行なってTFT基板100Aの改変例を製造する場合、層間絶縁層8aのうち透明電極7上に位置する部分は、他の部分よりも高い濃度でp型不純物またはn型不純物を含んでいる。
以上、本発明の実施形態によると、簡便なプロセスで製造することができ、表示に寄与しない領域が狭小化されたTFT基板半導体装置およびその半導体装置の製造方法が提供される。
本発明の実施形態は、アクティブマトリクス基板等の回路基板、液晶表示装置、有機エレクトロルミネセンス(EL)表示装置および無機エレクトロルミネセンス表示装置等の表示装置、イメージセンサー装置等の撮像装置、画像入力装置や指紋読み取り装置等の電子装置などの薄膜トランジスタを備えた装置に広く適用できる。
2 基板
3 ゲート電極
4 ゲート絶縁層
4a 下層ゲート絶縁層
4b 上層ゲート絶縁層
5 酸化物半導体層
6s ソース電極
6d ドレイン電極
7 第1透明電極
8 層間絶縁層
8a 保護層
8 誘電体層
9 透明電極
100A 半導体装置(TFT基板)
3 ゲート電極
4 ゲート絶縁層
4a 下層ゲート絶縁層
4b 上層ゲート絶縁層
5 酸化物半導体層
6s ソース電極
6d ドレイン電極
7 第1透明電極
8 層間絶縁層
8a 保護層
8 誘電体層
9 透明電極
100A 半導体装置(TFT基板)
Claims (9)
- 基板と、前記基板上に形成された薄膜トランジスタを有する半導体装置であって、
前記薄膜トランジスタは、
前記基板の上に形成されたゲート電極と、
前記ゲート電極の上に形成されたゲート絶縁層と、
前記ゲート絶縁層の上に形成された酸化物半導体層と、
前記酸化物半導体層に電気的に接続されたソース電極およびドレイン電極とを有し、
前記半導体装置は、
前記ゲート電極と同一の導電膜から形成されたゲート接続層と、
前記ソース電極と同一の導電膜から形成されたソース接続層と、
前記ドレイン電極に電気的に接続された第1透明電極と、
前記ソース電極および前記ドレイン電極の上に形成された層間絶縁層と、
前記層間絶縁層の上に形成された第2透明電極と、
前記第2透明電極と同一の導電膜から形成された透明接続層とをさらに有し、
前記ソース接続層は、前記透明接続層を介して前記ゲート接続層に電気的に接続されており、
前記酸化物半導体層および前記第1透明電極は、同一の酸化物膜から形成されている、半導体装置。 - 前記ゲート接続層の上に前記ゲート絶縁層が形成され、
前記ソース接続層は、前記酸化物膜から形成された酸化物層の上面と接し、
前記ゲート絶縁層および前記層間絶縁層には、前記基板の法線方向から見たとき、前記ゲート接続層と重なるコンタクトホールが形成されており、
前記ソース接続層および前記酸化物層の一部は前記コンタクトホール内で接し、
前記酸化物層のうち前記コンタクトホール内で前記透明接続層と接する部分の電気抵抗は、前記酸化物半導体層の電気抵抗よりも小さい、請求項1に記載の半導体装置。 - 前記ゲート接続層の上に前記ソース接続層の端部が形成されている、請求項1または2に記載の半導体装置。
- 前記第2透明電極は、前記層間絶縁層を介して前記第1透明電極と重なる、請求項1から3のいずれかに記載の半導体装置。
- 前記酸化物膜は、In、GaおよびZnを含む、請求項1から4のいずれかに記載の半導体装置。
- 前記第1透明電極は、前記酸化物半導体層よりも高い濃度で不純物を含み、
前記層間絶縁層のうち前記第1透明電極上に位置する部分は、他の部分よりも高い濃度で不純物を含んでいる、請求項1から5のいずれかに記載の半導体装置。 - 基板を用意する工程(a)と、
基板上に、第1導電膜からゲート電極およびゲート接続層を形成する工程(b)と、
前記ゲート電極およびゲート接続層の上にゲート絶縁層を形成する工程(c)と、
前記ゲート絶縁層の上に酸化物半導体膜を形成する工程(d)と、
前記酸化物半導体膜の上に第2導電膜を形成し、前記酸化物半導体膜および前記第2導電膜をパターニングすることにより、前記酸化物半導体膜から互いに分離された第1および第2酸化物半導体膜を形成し、前記第2導電膜からソース電極、ドレイン電極およびソース接続層を形成する工程であって、前記第1酸化物半導体膜の上には前記ソース電極および前記ドレイン電極が形成され、前記第2酸化物半導体膜の上には前記ソース接続層が形成される工程(e)と、
前記第1酸化物半導体膜のチャネル領域を保護する保護層を形成した後、前記第1酸化物半導体膜の一部を低抵抗化させる低抵抗化処理を行って第1透明電極を形成し、前記第1酸化物半導体膜のうち低抵抗化されなかった部分が酸化物半導体層となる工程(f)と、
前記ソース電極および前記ドレイン電極の上に層間絶縁層を形成する工程(g)と、
前記層間絶縁層の上に、透明導電膜から第2透明電極および透明接続層を形成する工程であって、前記ソース接続層は前記透明接続層を介して前記ゲート接続層に電気的に接続される工程(h)とを包含する、半導体装置の製造方法。 - 前記工程(g)は、基板の法線方向から見たとき、前記ゲート接続層と重なるコンタクトホールを形成する工程(g1)を含み、
前記ソース接続層の少なくとも一部は前記コンタクトホール内に位置し、
前記コンタクトホール内において、前記ソース接続層は前記透明接続層を介して前記ゲート接続層に電気的に接続されている、請求項7に記載の半導体装置の製造方法。 - 前記酸化物半導体膜は、In、GaおよびZnを含む、請求項7または8に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/408,626 US9379250B2 (en) | 2012-06-22 | 2013-06-12 | Semiconductor device and method for producing same |
CN201380033025.5A CN104380474B (zh) | 2012-06-22 | 2013-06-12 | 半导体装置及其制造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012140783 | 2012-06-22 | ||
JP2012-140783 | 2012-06-22 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2013191044A1 true WO2013191044A1 (ja) | 2013-12-27 |
Family
ID=49768644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2013/066168 WO2013191044A1 (ja) | 2012-06-22 | 2013-06-12 | 半導体装置およびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9379250B2 (ja) |
CN (1) | CN104380474B (ja) |
TW (1) | TWI559554B (ja) |
WO (1) | WO2013191044A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI532154B (zh) * | 2014-02-25 | 2016-05-01 | 群創光電股份有限公司 | 顯示面板及顯示裝置 |
WO2018074324A1 (ja) * | 2016-10-19 | 2018-04-26 | シャープ株式会社 | アクティブマトリクス基板およびその製造方法 |
CN108417497B (zh) * | 2018-02-07 | 2019-11-15 | 信利(惠州)智能显示有限公司 | 一种ltps背板布线的刻蚀工艺 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009099887A (ja) * | 2007-10-19 | 2009-05-07 | Hitachi Displays Ltd | 表示装置 |
WO2011010415A1 (ja) * | 2009-07-24 | 2011-01-27 | シャープ株式会社 | 薄膜トランジスタ基板の製造方法 |
JP2011091279A (ja) * | 2009-10-23 | 2011-05-06 | Canon Inc | 薄膜トランジスタの製造方法 |
JP2012018970A (ja) * | 2010-07-06 | 2012-01-26 | Mitsubishi Electric Corp | 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120106766A (ko) * | 2009-11-20 | 2012-09-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
KR101627136B1 (ko) * | 2010-02-19 | 2016-06-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치 |
KR101298612B1 (ko) * | 2010-10-12 | 2013-08-26 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치용 어레이기판 및 그 제조방법 |
TWI459477B (zh) * | 2011-11-16 | 2014-11-01 | Chunghwa Picture Tubes Ltd | 畫素結構及其製作方法 |
US9214533B2 (en) | 2012-01-31 | 2015-12-15 | Sharp Kabushiki Kaisha | Semiconductor device having transparent electrodes |
-
2013
- 2013-06-12 WO PCT/JP2013/066168 patent/WO2013191044A1/ja active Application Filing
- 2013-06-12 US US14/408,626 patent/US9379250B2/en active Active
- 2013-06-12 CN CN201380033025.5A patent/CN104380474B/zh active Active
- 2013-06-18 TW TW102121609A patent/TWI559554B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009099887A (ja) * | 2007-10-19 | 2009-05-07 | Hitachi Displays Ltd | 表示装置 |
WO2011010415A1 (ja) * | 2009-07-24 | 2011-01-27 | シャープ株式会社 | 薄膜トランジスタ基板の製造方法 |
JP2011091279A (ja) * | 2009-10-23 | 2011-05-06 | Canon Inc | 薄膜トランジスタの製造方法 |
JP2012018970A (ja) * | 2010-07-06 | 2012-01-26 | Mitsubishi Electric Corp | 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置 |
Also Published As
Publication number | Publication date |
---|---|
TWI559554B (zh) | 2016-11-21 |
TW201405834A (zh) | 2014-02-01 |
US9379250B2 (en) | 2016-06-28 |
CN104380474B (zh) | 2017-06-13 |
CN104380474A (zh) | 2015-02-25 |
US20150200303A1 (en) | 2015-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5824536B2 (ja) | 半導体装置およびその製造方法 | |
TWI623101B (zh) | 半導體裝置及其製造方法 | |
WO2013172185A1 (ja) | 半導体装置およびその製造方法 | |
WO2013150981A1 (ja) | 半導体装置およびその製造方法 | |
JP5824534B2 (ja) | 半導体装置およびその製造方法 | |
KR20120042029A (ko) | 표시 장치 및 그 제조 방법 | |
JP5824535B2 (ja) | 半導体装置およびその製造方法 | |
WO2014042125A1 (ja) | 半導体装置およびその製造方法 | |
WO2014038482A1 (ja) | 半導体装置およびその製造方法 | |
WO2013161738A1 (ja) | 半導体装置およびその製造方法 | |
WO2013191044A1 (ja) | 半導体装置およびその製造方法 | |
WO2013183495A1 (ja) | 半導体装置およびその製造方法 | |
WO2013151002A1 (ja) | 半導体装置およびその製造方法 | |
JP5964967B2 (ja) | 半導体装置およびその製造方法 | |
WO2013191033A1 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 13806748 Country of ref document: EP Kind code of ref document: A1 |
|
WWE | Wipo information: entry into national phase |
Ref document number: 14408626 Country of ref document: US |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 13806748 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: JP |