WO2013125294A1 - 車両用制御装置 - Google Patents

車両用制御装置 Download PDF

Info

Publication number
WO2013125294A1
WO2013125294A1 PCT/JP2013/051689 JP2013051689W WO2013125294A1 WO 2013125294 A1 WO2013125294 A1 WO 2013125294A1 JP 2013051689 W JP2013051689 W JP 2013051689W WO 2013125294 A1 WO2013125294 A1 WO 2013125294A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
arithmetic
processing unit
update
shared
Prior art date
Application number
PCT/JP2013/051689
Other languages
English (en)
French (fr)
Inventor
祐 石郷岡
成沢　文雄
小松　弘明
Original Assignee
日立オートモティブシステムズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立オートモティブシステムズ株式会社 filed Critical 日立オートモティブシステムズ株式会社
Priority to DE112013001146.8T priority Critical patent/DE112013001146T5/de
Priority to US14/379,649 priority patent/US9547492B2/en
Priority to CN201380008189.2A priority patent/CN104094233B/zh
Publication of WO2013125294A1 publication Critical patent/WO2013125294A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001—Arithmetic instructions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R16/00—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
    • B60R16/02—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30032—Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores

Definitions

  • the present invention relates to a technique for updating and referring to data in a shared memory among a plurality of arithmetic devices.
  • a semaphore between multiple cores is realized by hardware in which a plurality of CPUs cannot acquire a semaphore at the same time.
  • Patent Document 1 data in a shared memory that is updated / referenced from both arithmetic units is multiplexed, and data to be referenced and data to be updated are switched by a plurality of pointers.
  • the pointer indicating the reference data is updated.
  • exclusive control is used because data conflict occurs between the arithmetic devices.
  • a reference pointer is newly created and the multiplexed data is referred to. Therefore, the shared data can be accessed without being aware of the CPU to be executed.
  • the present invention has been made to solve the above problems, and provides a technique for accessing shared data without waiting time due to exclusive control in a multi-core microcomputer equipped with a shared memory. With the goal.
  • the vehicle control apparatus accesses the data without delay of exclusive control in order to refer to and update the data for each CPU while ensuring the consistency of the data by the synchronization process. Is possible.
  • FIG. 1 is a configuration diagram of an engine control ECU according to Embodiment 1.
  • the example of the update classification table for CPU2. The example of the engine speed for CPU1.
  • the operation flow of the engine speed calculation unit. 6 is an operation flow of a data update processing unit according to the first embodiment.
  • Operation flow of the data synchronization unit The operation flow of the fuel injection control unit.
  • FIG. 4 is a configuration diagram of an engine control ECU according to a second embodiment.
  • An example of an error counter. 9 is an operation flow of a data update processing unit according to the second embodiment.
  • 10 is an operation flow of a data reference processing unit according
  • the vehicle control device multiplexes data accessed by both of the plurality of arithmetic devices, and switches the target data to be accessed according to the CPU on which the application is executed, thereby competing for data access between the applications. Do not generate. In addition, data consistency is ensured by executing a synchronization process for matching values between multiplexed data.
  • FIG. 1 is a configuration diagram of an engine control ECU 1 of a vehicle system according to Embodiment 1 of the present invention.
  • the engine control ECU 1 includes a calculation device 101 (CPU 1), a calculation device 102 (CPU 2), a shared memory 103, and an input / output circuit 116.
  • the shared memory 103 may be, for example, a dual port RAM, a high-speed accessible SDRAM, or the like.
  • the engine control ECU 1 receives input signals from various sensors such as a crank angle sensor 117 and an intake air amount sensor of an engine (not shown), and controls an actuator such as an injector 118 for injecting fuel into the engine.
  • the shared memory 103 has a program area 104 related to control processing of an actuator such as the injector 118 and a data storage area 111 for storing redundant data necessary for control.
  • the program area 104 includes data such as an engine speed calculation unit 105 for calculating the engine speed from the crank angle sensor, a fuel injection control unit 106 for calculating a period and timing of injecting fuel into the engine, and engine speed data.
  • a data update processing unit 107 for storing data in the data storage area 111, a data reference processing unit 108 for acquiring data such as engine speed from the data storage area 111, and synchronizing redundant data among a plurality of CPUs
  • a data synchronization unit 109, and an execution core determination unit 110 that determines a CPU that is executing data update processing and data reference processing.
  • the data storage area 111 stores an update type table 112 for CPU 1 described later in FIG. 2, an update type table 113 for CPU 2 in FIG. 3, an engine speed 114 for CPU 1 in FIG. 4, and an engine speed 115 for CPU 2 in FIG. To do.
  • the first embodiment uses two arithmetic devices, two update type tables, and two engine speeds, but is not limited thereto. For example, there may be three arithmetic units, three update type tables, three engine speeds, four arithmetic units, four update type tables, and four engine speeds.
  • FIG. 3 is an example of the update type table 113 for CPU2.
  • the items in this table are the same as the update type table 112 for CPU1.
  • the CPU 2 update type table is used in the first embodiment, but the present invention is not limited to this.
  • the configuration of the table may be different, may not be implemented as a table, or may not match the CPU 1 update type table.
  • the CPU 2 update type table 113 indicates data to be synchronized by the arithmetic unit 102.
  • FIG. 4 is an example of a variable of the engine speed 114 for the CPU 1.
  • the CPU 1 engine speed 1140 stores the engine speed.
  • the engine speed 1140 for the CPU 1 is used in the first embodiment, but is not limited thereto.
  • FIG. 5 is an example of a variable of the engine speed 115 for the CPU 2.
  • the CPU 2 engine speed 1150 stores the engine speed.
  • the engine speed 1150 for the CPU 1 is used in the first embodiment, but is not limited thereto.
  • it may be mounted as a structure that is not a single variable but a collection of a plurality of data, and may not be the same mounting method as the CPU 1 engine speed 114.
  • FIG. 6 is an operation flow of the engine rotation calculation unit 105. Hereinafter, each step of FIG. 6 will be described. (FIG.
  • the engine speed calculation unit 105 calculates the engine speed based on the crank angle sensor 117. (FIG. 6: Step 105001) The engine speed calculation unit 105 calls the data update processing unit 107 using the calculated engine speed as an argument, and stores the engine speed in the shared memory 103.
  • the engine speed is calculated, and the engine speed is stored in the shared memory.
  • FIG. 7 is an operation flow of the data update processing unit 107.
  • the data update processing unit 107 calls the core determination processing unit 110 and acquires the CPU number that is executing the data update processing unit 107.
  • the data update processing unit 107 proceeds to step 107002 when the acquired CPU number is 1, and proceeds to step 107003 when the CPU number is other than 1, for example, 2.
  • the data update processing unit 107 stores the engine speed of the argument in the CPU 1 engine speed 114 of the shared memory 103.
  • the two arithmetic devices of the first embodiment do not execute the in-core exclusive control because the storage processing in the engine speed 114 for the CPU 1 can be updated by the arithmetic device 1 command.
  • In-core exclusive control is exclusive control that can prevent data conflicts within the same CPU, such as the OSEK OS Resource defined by OSEK / VDX. Even if the instruction cannot be updated by the instruction of the arithmetic unit 1, the in-core exclusive control does not have to be executed even in a system where it is determined that preemption does not occur during the execution of step 107002.
  • one variable of the engine speed 114 for the CPU 1 is updated.
  • the present invention is not limited to this. For example, two or more variables may be updated.
  • Step 107003 The data update processing unit 107 stores the engine speed of the argument in the CPU 2 engine speed 115 of the shared memory 103.
  • the two arithmetic devices of the first embodiment do not execute the in-core exclusive control because the storage processing in the engine speed 115 for the CPU 2 can be updated by the arithmetic device 1 command.
  • one variable of the engine speed 115 for the CPU 2 is updated, but this is not limited to the same as in the step 107002. (FIG. 7: Step 107004)
  • the data update processing unit 107 searches for a column that is equal to the data ID indicating the engine speed from the data ID of the update type table in order to notify the other arithmetic unit of the update of the engine speed 114 for the CPU 1, Update the update core.
  • the engine speed is stored in the shared memory in accordance with the CPU number, the update type table is updated, and an interrupt signal is input to another CPU.
  • the other CPUs can refer to the latest value of the updated engine speed without waiting time.
  • This interrupt signal may be set to the highest priority, for example.
  • FIG. 8 is an operation flow of the execution core determination unit 110.
  • the execution core determination unit 110 accesses a hardware register for determining an execution core, determines its own CPU number, and acquires it.
  • the CPU number is determined by the hardware register in the first embodiment, but the present invention is not limited to this.
  • the execution core determination unit 110 returns the acquired CPU number.
  • the CPU number of the arithmetic unit that is executing the execution core determination unit can be acquired.
  • FIG. 9 is an operation flow of the data synchronization unit 109.
  • the data synchronization unit 109 calls the core determination processing unit 110 and acquires the CPU number that is executing the data update processing unit 107.
  • the data synchronization unit 109 proceeds to step 109002 if the acquired CPU number is 1, and proceeds to step 109003 if the CPU number is other than 1, for example, 2.
  • the data synchronization unit 109 refers to the CPU 1 update type table 112 in the shared memory 103.
  • the activation method is not limited to this.
  • the data reference processing unit is executed before the next data update processing unit is executed, and the data synchronization unit is called after the data update processing unit is executed and before the data reference processing unit is executed.
  • exclusive control may not be used.
  • the interrupt signal is not the highest priority interrupt signal, exclusive control may not be used if the data synchronization unit can be activated before the next update process is executed.
  • the data update processing unit and the data reference processing unit are executed in the same cycle, or the data update processing unit is executed in a cycle shorter than that of the data reference processing unit.
  • the data synchronization unit 109 refers to the update core of the type whose update flag in the update type table indicates 1, and identifies the updated CPU. As a result, the latest value data is known, and the target data value is copied to its own data. In the first embodiment, since the update core is 1 as shown in FIG. 3, the value of the engine speed 114 for the CPU 1 is copied to the engine speed 115 for the CPU 2. (FIG. 9: Step 109006) The data synchronization unit 109 clears the update flag of its own update type table corresponding to the copied data to 0, and proceeds to step 109004.
  • the data values for each core can be matched without using exclusive control between cores.
  • FIG. 10 is an operation flow of the fuel injection control unit 106.
  • Step 106000 The fuel injection control unit 106 calls the data reference processing unit and acquires the engine speed of the shared memory.
  • Step 106001 The fuel injection control unit 106 calculates a fuel injection amount based on the acquired engine speed, and injects fuel with the injector.
  • FIG. 11 is an operation flow of the data reference processing unit 108.
  • the data reference processing unit 108 calls the core discrimination processing unit 110 and acquires the CPU number that is executing the data update processing unit 107.
  • the data reference processing unit 108 proceeds to step 108002 if the acquired CPU number is 1, and proceeds to step 108003 if the CPU number is other than 1, for example, 2.
  • the data reference processing unit 108 acquires the engine speed from the CPU1 engine speed 114 of the shared memory 103.
  • the two arithmetic devices according to the first embodiment do not execute the in-core exclusive control because the processing acquired from the CPU 1 engine speed 114 can be updated by the arithmetic device 1 command. Even if the instruction cannot be updated by the instruction of the arithmetic unit 1, the in-core exclusive control does not have to be executed even in a system in which it is determined that preemption does not occur during execution of step 107802.
  • one variable of the engine speed 114 for the CPU 1 is updated.
  • the present invention is not limited to this. For example, two or more variables may be updated. At this time, in the case of a system in which it is determined that preemption does not occur during execution of step 108002, it is not necessary to execute in-core exclusive control.
  • the data reference processing unit 108 acquires the engine speed from the CPU 2 engine speed 115 of the shared memory 103.
  • the two arithmetic devices of the first embodiment do not execute the in-core exclusive control because the storage processing in the engine speed 115 for the CPU 2 can be updated by the arithmetic device 1 command.
  • one variable of the engine speed 115 for the CPU 2 is updated, but this is not limited to this as in the case of step 108002.
  • the data reference processing unit 108 returns the acquired engine speed and ends the process.
  • the engine speed can be acquired from the shared memory.
  • the update type table is used for notification of updated data, but the present invention is not limited to this.
  • the interrupt signal itself may have a meaning that data has been updated, or a dedicated data synchronization unit may be mounted for each data to be updated.
  • the data synchronization unit is activated by an interrupt signal, but the present invention is not limited to this.
  • the execution core determination unit is executed by the data update processing unit and the data reference processing unit, but the present invention is not limited to this.
  • the arithmetic unit that executes the engine rotation calculation unit and the fuel injection control unit is a system that does not change during execution, it may be executed only once at the time of initialization.
  • data can be updated and referenced using a shared memory without using exclusive control. It is suitable for a vehicle system that needs to pass data with. For example, in engine control, calculations necessary for injector control are executed in synchronization with engine rotation. Since the calculation cycle becomes shorter as the engine speed increases, it is preferable to use the first embodiment that can exclude exclusive control.
  • the data synchronization unit by starting the data synchronization unit with the highest priority interrupt signal, it becomes easy to start the data synchronization unit before the data update processing unit is executed next time. It is possible to reduce development man-hours during development. This is suitable for a vehicle system in which the data update processing unit is activated at regular intervals.
  • an application such as an engine rotation calculation processing unit or a fuel injection control unit uses which data update processing unit or data reference processing unit is used to determine which arithmetic device is executed. Data can be updated and referenced without awareness. Therefore, even if the arithmetic unit executed at the time of new vehicle model development is changed, the number of parts to be changed is small, so that the software development man-hours can be reduced.
  • the second embodiment is an example in which three arithmetic units are provided, and the data synchronizer synchronizes data that is not used for calculation in the control calculation of the engine rotation calculation unit and the control calculation of the fuel injection control unit.
  • the data synchronizer synchronizes data that is not used for calculation in the control calculation of the engine rotation calculation unit and the control calculation of the fuel injection control unit.
  • three examples of arithmetic devices are shown, but this embodiment can be applied if there are a plurality of arithmetic devices.
  • FIG. 12 is a configuration diagram of the engine control ECU 2 of the vehicle system according to Embodiment 2 of the present invention.
  • the engine control ECU includes an arithmetic device 201 (CPU1), an arithmetic device 202 (CPU2), an arithmetic device 203 (CPU3), a memory 204, an input / output circuit 223, a crank angle sensor 224, and an injector 225.
  • the memory 204 includes a program area 205 and a data storage area 213.
  • the program area 205 includes an engine speed calculation unit 206, a fuel injection control unit 207, an engine speed diagnosis unit 208, a data update processing unit 209, a data reference processing unit 210, The data synchronization unit 211 and the execution core determination unit 212 are included.
  • the data storage area 213 includes the latest value switch 214 for CPU 1 described later in FIG. 13, the latest value switch 215 for CPU 2 in FIG. 14, the latest value switch 216 for CPU 3 in FIG. 15, and the update type for CPU 1 as in the first embodiment.
  • FIG. 13 shows an example of the latest value switch 214 for CPU1. If the value of the latest value switch 2140 for CPU 1 is 0, the latest value of the engine speed is stored in the engine speed A 220, and if it is 1, the engine speed B 221 is stored. The value of the latest value switch 2140 for CPU 1 is updated when the arithmetic unit 201 executes the data update processing unit or executes the data synchronization unit.
  • FIG. 15 shows an example of the latest value switch 216 for the CPU 3. If the value of the latest value switch 2160 for the CPU 3 is 0, the latest value of the engine speed is stored in the engine speed A220, and if it is 1, the engine speed B221 is stored. The value of the latest value switch 2160 for CPU 3 is updated when the arithmetic device 203 executes the data update processing unit or executes the data synchronization unit.
  • latest value switch 214 for CPU1 the latest value switch 215 for CPU2, and the latest value switch 216 for CPU3 may be mounted not only in an area in the memory 204 but also by hardware outside the memory 204.
  • FIG. 16 shows an example of the engine speed A220
  • FIG. 17 shows an example of the engine speed B221.
  • the engine speed A220 and the engine speed B221 are always the targets for which the latest value is stored and referred to, and the other that does not store the latest value is the target to be updated.
  • the updated value stores the latest value by the next update. That is, one of the two values alternately becomes the latest value, and the latest value is indicated by the latest value switch.
  • the pointer of the latest engine speed and the buffer of the engine speed to be updated next time may be indicated by using a pointer without using a switch.
  • the pointer is a logical value indicating the position of the memory or register, and an abnormality indicating an incorrect position may occur. In this embodiment, since a switch is used without using a pointer, reliability can be improved.
  • FIG. 18 shows an example of the error counter 222.
  • the value of the error counter 2220 is a value that is counted up when the engine speed diagnosis unit determines that the engine speed value is abnormal.
  • the engine rotation calculation unit 206 is the same as the operation of the engine rotation calculation unit 105 shown in FIG. 6, and the fuel injection control unit 207 is the same as the operation of the fuel injection control unit 106 shown in FIG.
  • the data synchronization unit 211 is an operation obtained by extending the operation of the data synchronization unit 109 shown in FIG. 9 so that it can be performed by three CPUs.
  • the data synchronization unit determines whether or not the latest value switch of each CPU has been updated by referring to the update type table of each CPU, and copies the updated latest value switch value to its own latest value switch.
  • the data synchronization unit 211 executed by the arithmetic device 202 copies the value of the latest value switch 214 for CPU1 to the latest value switch 215 for CPU2,
  • the data synchronization unit 211 executed by the arithmetic unit 203 copies the value of the latest value switch 214 for CPU 1 to the latest value switch 216 for CPU 3.
  • the execution core determination unit 212 is the same as the operation of the execution core determination unit 110 shown in FIG.
  • FIG. 19 is an operation flow of the data update processing unit 209. Hereinafter, each step of FIG. 19 will be described.
  • the data update processing unit 209 calls the core determination processing unit 212 and acquires the CPU number that is executing the data update processing unit 209.
  • the data update processing unit 209 proceeds to step 209002 if the acquired CPU number is 1, and proceeds to step 209003 if the CPU number is other than 1, for example, 2 or 3.
  • the data update processing unit 209 acquires the value of the latest value switch 214 for CPU1.
  • the data update processing unit 209 proceeds to step 209004 when the acquired CPU number is 2, and proceeds to step 209005 when the CPU number is other than 2, for example, 3.
  • the data update processing unit 209 acquires the value of the latest value switch 215 for the CPU 2.
  • the data update processing unit 209 acquires the value of the latest value switch 216 for the CPU 3.
  • the data update processing unit 209 stores the engine speed in the engine speed buffer according to the switch value. For example, when the value of the switch is 0, the latest engine speed is stored in the engine speed B221.
  • the data update processing unit 209 updates the value of its own switch.
  • the data update processing unit 209 updates the update flag and update core of the data ID in the other update type table. For example, when the value of the latest value switch 214 for CPU 1 is updated, the update flag and update of the update type table 218 for CPU 2 and the update type table 219 for CPU 3 corresponding to the data ID indicating the latest value switch for CPU 1 of the engine speed are updated. Update the CPU. (FIG. 19: Step 209090)
  • the data update processing unit 209 inputs an interrupt signal to another CPU. In the second embodiment, an interrupt signal is input and update is notified to other CPUs, but the present invention is not limited to this method.
  • the engine speed of the shared memory can be updated.
  • FIG. 20 is an operation flow of the data reference processing unit 210.
  • the data reference processing unit 210 calls the core discrimination processing unit 212 and acquires the CPU number that is executing the data reference processing unit 210.
  • the data reference processing unit 209 proceeds to step 210002 when the acquired CPU number is 1, and proceeds to step 210003 when the CPU number is other than 1, for example, 2 or 3.
  • the data reference processing unit 210 acquires the value of the latest value switch 214 for the CPU 1.
  • the data reference processing unit 210 proceeds to step 210004 when the acquired CPU number is 2, and proceeds to step 210005 when the CPU number is other than 2, for example, 3.
  • the data reference processing unit 210 acquires the value of the latest value switch 215 for the CPU 2.
  • the data reference processing unit 210 acquires the value of the latest value switch 216 for the CPU 3.
  • the data reference processing unit 210 reads the engine speed from the engine speed buffer corresponding to the switch value. For example, when the value of the switch is 1, the latest engine speed is acquired from the engine speed B221.
  • the engine speed of the shared memory can be acquired.
  • FIG. 21 is an operation flow of the engine speed diagnosis unit 208.
  • the engine speed diagnosis unit 208 calls the data reference processing unit 210 and acquires the engine speed stored in the shared memory.
  • the engine speed diagnosis unit 208 proceeds to step 208002 if it is outside the normal value range for determining whether the value of the engine speed is within the normal value range, and ends the process if it is within the normal value range.
  • the method for determining an abnormality is not limited to this.
  • the engine speed diagnosis unit 208 taps the value of the error counter 222. For example, 1 is added to the value of the error counter 222. However, it is not limited to this.
  • the value when data is multiplexed and the data is referred to, the value is read from the data indicated by the latest value switch, and when the data is updated, the value is written in the data value not indicated by the latest value switch.
  • the CPU that has updated the data notifies the other CPUs of the data update without delay after the data update.
  • the CPU that refers to the data can refer to the latest value without delay.
  • a switch is used, but the present invention is not limited to this.
  • the pointer may be implemented using a pointer indicating the latest value and a pointer indicating the update target, but using the switch without using the pointer can improve the reliability.
  • the second embodiment even if there are three or more arithmetic devices, it is possible to update or refer to data using shared memory without using exclusive control. Thus, it is suitable for a vehicle system that needs to exchange data between a plurality of arithmetic devices at high speed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Combined Controls Of Internal Combustion Engines (AREA)

Abstract

　複数演算装置間で共有メモリのデータバッファに更新処理や参照処理を行う際に排他制御を用いると、待ち時間が増大しリアルタイム性を保証することが難しい。　本発明に係る車両用制御装置は、データバッファを多重化し、各演算装置が多重化された別のデータバッファに更新処理や参照処理を行う。また、データ更新処理が更新した１つのデータバッファを、データ更新処理を実行する演算装置とは別の演算装置がデータ更新処理の実行周期よりも短い時間の間に多重化したデータバッファを同期させる。

Description

車両用制御装置
　本発明は、複数演算装置間で共有メモリのデータを更新・参照するための技術に関するものである。
　近年の多くの車両システムは、電子化された車両制御機器を操作するＥＣＵ、すなわち電子制御装置（Electronic Control Unit）と、複数のＥＣＵ間の通信を可能にする車載ＬＡＮ（Local Area Network）から構成される。
　車両システムでは演算量の増加に伴い、複数の演算装置（ＣＰＵ）を搭載するマルチコアマイクロコントローラ（マルチコアマイコン）を搭載したＥＣＵの採用が開始している。マルチコアマイコンでは、複数のＣＰＵ間でデュアルポートＲＡＭなどの共有メモリの共有データにアクセス（データの書き込みやデータの読み出し）するときにデータの競合が発生する可能性がある。
　データの競合を回避するための方法として、排他制御が知られている。排他制御は共有データにアクセスするタイミングが同時に発生しないことを実現するための手法で、セマフォ等が用いられる。共有データをアクセスする前にセマフォの取得を行い、取得に成功した場合にデータの更新（書き込み）、参照（読み出し）を行う。データの更新や参照が終わった後にセマフォの解放を行う。セマフォの解放はセマフォを取得したＣＰＵ又はタスクしかできない。一方のＣＰＵがセマフォを取得しているとき、他のＣＰＵがセマフォを取得しようとすると、セマフォが解放されるまで待ち状態となる。セマフォが解放されると、セマフォの解放を待っていたＣＰＵのうち１つのＣＰＵがセマフォを取得できる。マルチコア間のセマフォは複数ＣＰＵが同時にセマフォを取得できないハードウェアによって実現される。
　また、車両システム開発では、新しい車種を開発する度に、新機能の追加やＥＣＵ搭載のマルチコアマイコンの性能変更が発生する可能性があり、ソフトウェアを実行するＣＰＵ割り当てを変更する必要がある。ＣＰＵ割り当て変更の度にソフトウェアを変更する作業が必要になるため、ソフトウェアの開発資産を再利用する工数が増大する。
　下記特許文献１では、演算装置間の双方から更新・参照する共有メモリのデータを多重化し、複数のポインタによって参照するためのデータと更新するためのデータを切り替えている。新しく最新値を空きメモリに書き込んだ場合には参照用のデータを示すポインタを更新する。このようにポインタの更新や参照を行うときには、演算装置間でデータの競合が発生するため排他制御を使用する。参照処理が実行されたときに参照用のポインタを新規に作成し多重化されたデータを参照するため、実行するＣＰＵを意識せずに共有データにアクセスすることが可能である。
特開２００９－１１００６３号公報
　上記特許文献１では、ポインタの更新や参照に排他制御を使用しており、このポインタに全ＣＰＵがアクセスするため、排他制御により他のＣＰＵに待ち時間が発生し、厳しいリアルタイム性が求められるエンジン制御等の高速制御には、この待ち時間を許容できない課題がある。特に排他制御中に実行中のタスクの切り換え（以下、プリエンプション）が発生し、そのタスクが一時中断すると、他のＣＰＵの待ち時間が増加するため、深刻な遅延となりうる。プリエンプションが発生しないために割り込み禁止を行う方法があるが、共有データの数が多い場合には、割り込み禁止時間の増大により、他のＣＰＵの処理に多大な影響を与えるため多用はできない。
　本発明は、上記のような課題を解決するためになされたものであり、共有メモリを搭載するマルチコアマイコンにおいて、排他制御による待ち時間なしに共有データへのアクセスをするための技術を提供することを目的とする。
　上記課題を解決するため本発明の車両用制御装置は、複数の演算装置と、前記複数の演算装置が共通にアクセスする共有データが冗長に格納される共有メモリとを備えた車両用制御装置であって、前記共有メモリはプログラム領域と、データ領域と、を備え、前記データ領域は、前記複数の演算装置それぞれに対応して前記共有データを冗長に格納する複数のデータバッファを備え、前記プログラム領域は、前記複数の演算装置中の一の演算装置が前記一の演算装置に対応するデータバッファを更新して新たな共有データを格納し、前記複数の演算装置中の他の制御装置に共有データの更新を通知するデータ更新処理部と、前記他の演算装置が前記通知後に、前記一の演算装置に対応するデータバッファの共有データを前記他の演算装置に対応するデータバッファにコピーするデータ同期部と、前記他の演算装置が前記他の演算装置に対応するデータバッファを参照するデータ参照処理部と、を備えることを特徴とする。
　本発明に係る車両用制御装置によれば、車両用制御装置は同期処理によってデータの一貫性を保証しつつ、各ＣＰＵ用のデータを参照、更新するため、排他制御の遅延なくデータアクセスすることが可能になる。
実施の形態１に係るエンジン制御ＥＣＵの構成図。 ＣＰＵ１用更新種別テーブルの例。 ＣＰＵ２用更新種別テーブルの例。 ＣＰＵ１用エンジン回転数の例。 ＣＰＵ２用エンジン回転数の例。 エンジン回転算出部の動作フロー。 実施の形態１に係るデータ更新処理部の動作フロー。 実行コア判別部の動作フロー。 データ同期部の動作フロー。 燃料噴射制御部の動作フロー。 データ参照処理部の動作フロー。 実施の形態２に係るエンジン制御ＥＣＵの構成図。 ＣＰＵ１用最新値スイッチの例。 ＣＰＵ２用最新値スイッチの例。 ＣＰＵ３用最新値スイッチの例。 エンジン回転数Ａの例。 エンジン回転数Ｂの例。 エラーカウンタの例。 実施の形態２に係るデータ更新処理部の動作フロー。 実施の形態２に係るデータ参照処理部の動作フロー。 エンジン回転数診断処理部の動作フロー。
　本発明に係る車両用制御装置は、複数の演算装置の双方がアクセスするデータを多重化し、アプリケーションが実行されるＣＰＵに応じてアクセスする対象データを切り替えることによって、アプリケーション間でデータアクセスの競合を発生させない。また多重化したデータ間の値を一致させる同期処理を実行することで、データの一貫性を保証する。以下、図面を用いて本発明の実施の形態について説明する。
＜実施の形態１＞
　図１は、本発明の実施の形態１に係る車両システムのエンジン制御ＥＣＵ１の構成図である。エンジン制御ＥＣＵ１は演算装置１０１（ＣＰＵ１）、演算装置１０２（ＣＰＵ２）、共有メモリ１０３、入出力回路１１６を備える。共有メモリ１０３としては、例えばデュアルポートＲＡＭ、高速アクセス可能なＳＤＲＡＭ等であってよい。また、エンジン制御ＥＣＵ１にはクランク角センサ１１７や図示しないエンジンの吸入空気量センサ等の各種センサからの入力信号が入力され、エンジンに燃料を噴射するためのインジェクタ１１８等のアクチュエータを制御する。共有メモリ１０３はインジェクタ１１８等のアクチュエータの制御処理に関するプログラム領域１０４と、制御に必要なデータを二重に冗長化して記憶するためのデータ記憶領域１１１を有する。プログラム領域１０４は、クランク角センサからエンジン回転数を算出するためのエンジン回転算出部１０５、エンジンに燃料を噴射する期間やタイミングを演算するための燃料噴射制御部１０６、エンジン回転数等のデータをデータ記憶領域１１１に格納するためのデータ更新処理部１０７、エンジン回転数等のデータをデータ記憶領域１１１から取得するためのデータ参照処理部１０８、冗長化されたデータを複数のＣＰＵ間で同期させるためのデータ同期部１０９、データ更新処理やデータ参照処理を実行しているＣＰＵを判別する実行コア判別部１１０を有する。データ記憶領域１１１は後述の図２で説明するＣＰＵ１用更新種別テーブル１１２、図３のＣＰＵ２用更新種別テーブル１１３、図４のＣＰＵ１用エンジン回転数１１４、図５のＣＰＵ２用エンジン回転数１１５を格納する。説明の都合上、実施の形態１では２つの演算装置、２つの更新種別テーブル、２つのエンジン回転数を用いるが、これに限らない。例えば、３つの演算装置、３つの更新種別テーブル、３つのエンジン回転数であっても良いし、４つの演算装置、４つの更新種別テーブル、４つのエンジン回転数であっても良い。
　図２は、ＣＰＵ１用更新種別テーブル１１２の例である。このテーブルは、データの種類を識別するデータＩＤ１１２０、データの更新有無を示す更新フラグ１１２１、データＩＤが示すデータを更新したＣＰＵ番号を示す。説明の都合上、実施の形態１ではＣＰＵ１用更新種別テーブルを用いるが、これに限らない。例えば、テーブルの構成が異なっていても良いし、テーブルとして実装しなくてもよい。ＣＰＵ１用更新種別テーブル１１２は演算装置１０１が同期すべきデータを示す。
　図３は、ＣＰＵ２用更新種別テーブル１１３の例である。このテーブルの項目はＣＰＵ１用更新種別テーブル１１２と同様である。説明の都合上、実施の形態１ではＣＰＵ２用更新種別テーブルを用いるが、これに限らない。例えば、テーブルの構成が異なっていても良いし、テーブルとして実装しなくてもよいし、ＣＰＵ１用更新種別テーブルと一致していなくてよい。ＣＰＵ２用更新種別テーブル１１３は演算装置１０２が同期すべきデータを示す。
　図４は、ＣＰＵ１用エンジン回転数１１４の変数の例である。ＣＰＵ１用エンジン回転数１１４０はエンジン回転数を格納する。説明の都合上、実施の形態１ではＣＰＵ１用エンジン回転数１１４０を用いるが、これに限らない。例えば、単独の変数でなく、複数のデータの集合である構造体として実装しても良い。
　図５は、ＣＰＵ２用エンジン回転数１１５の変数の例である。ＣＰＵ２用エンジン回転数１１５０はエンジン回転数を格納する。説明の都合上、実施の形態１ではＣＰＵ１用エンジン回転数１１５０を用いるが、これに限らない。例えば、単独の変数でなく、複数のデータの集合である構造体として実装しても良いし、ＣＰＵ１用エンジン回転数１１４と同じ実装方法でなくても良い。
　以降より、複数の演算装置を備えたエンジン制御ＥＣＵ１がエンジン回転数を算出し、燃料噴射を行う流れを説明する。実施の形態１では演算装置１０１（ＣＰＵ１）がエンジン回転算出部１０５を必ず実行するように割り当てられ、演算装置１０２（ＣＰＵ２）が燃料噴射制御部１０６を必ず実行するように割り当てられ、データ更新処理部１０７、データ参照処理部１０８、データ同期部１０９、実行コア判別部１１０は両者の演算装置から実行できることを想定しているが、これに限らない。図６はエンジン回転算出部１０５の動作フローである。以下、図６の各ステップについて説明する。
（図６：ステップ１０５０００）
　エンジン回転算出部１０５は、クランク角センサ１１７に基づいてエンジン回転数を算出する。
（図６：ステップ１０５００１）
　エンジン回転算出部１０５は、算出したエンジン回転数を引数としてデータ更新処理部１０７を呼び出し、エンジン回転数を共有メモリ１０３に格納する。
　以上により、エンジン回転数を算出し、共有メモリにエンジン回転数を格納する。
　図７はデータ更新処理部１０７の動作フローである。以下、図７の各ステップについて説明する。
（図７：ステップ１０７０００）
　データ更新処理部１０７は、コア判別処理部１１０を呼び出し、データ更新処理部１０７を実行しているＣＰＵ番号を取得する。
（図７：ステップ１０７００１）
　データ更新処理部１０７は、取得したＣＰＵ番号が１である場合、ステップ１０７００２へ進み、ＣＰＵ番号が１以外、例えば２の場合はステップ１０７００３へ進む。
（図７：ステップ１０７００２）
　データ更新処理部１０７は、引数のエンジン回転数を共有メモリ１０３のＣＰＵ１用エンジン回転数１１４に格納する。実施の形態１の２つの演算装置はＣＰＵ１用エンジン回転数１１４への格納処理を演算装置１命令で更新可能であるためコア内排他制御を実行しない。コア内排他制御とは、ＯＳＥＫ／ＶＤＸが定義したＯＳＥＫ　ＯＳのＲｅｓｏｕｒｃｅといった同じＣＰＵ内でデータの競合を防げる排他制御である。もし、演算装置１命令で更新不可能であっても、ステップ１０７００２実行中にプリエンプションが起こらないことが決まっているシステムである場合もコア内排他制御を実行しなくてよい。説明の都合上、実施の形態１ではＣＰＵ１用エンジン回転数１１４という１つの変数を更新しているが、これに限らない。例えば、２つ以上の変数を更新してもよい。このとき、ステップ１０７００２実行中にプリエンプションが起こらないことが決まっているシステムである場合はコア内排他制御を実行しなくてよい。しかし、プリエンプションが起こる場合は、コア内排他制御を実行する必要がある。また、ＴＤＭＡ形式のスケジューリングを備えたマルチコアＯＳを用いれば、同じ時間に同じデータ種別に対するデータ更新処理とデータ参照処理を入れないようにスケジューリングすればよいので、簡単に適用できる。
（図７：ステップ１０７００３）
　データ更新処理部１０７は、引数のエンジン回転数を共有メモリ１０３のＣＰＵ２用エンジン回転数１１５に格納する。実施の形態１の２つの演算装置はＣＰＵ２用エンジン回転数１１５への格納処理を演算装置１命令で更新可能であるためコア内排他制御を実行しない。説明の都合上、実施の形態１ではＣＰＵ２用エンジン回転数１１５という１つの変数を更新しているが、ステップ１０７００２と同様にこれに限らない。
（図７：ステップ１０７００４）
　データ更新処理部１０７は、他の演算装置にＣＰＵ１用エンジン回転数１１４の更新を知らせるために、更新種別テーブルのデータＩＤからエンジン回転数を示すデータＩＤと等しい列を探し、対象の更新フラグと更新コアを更新する。実施の形態１では、ＣＰＵ１がエンジン回転数データの更新を行い、ＣＰＵ２がエンジン回転数データの参照を行うよう割り当てられているので、更新する更新種別テーブルはＣＰＵ２用更新種別テーブルだけである。実施の形態１では更新フラグが０のときはデータが更新されていないことを示し、１のときはデータが更新されたことを示すが、二値データに限らず、任意の変数でもよい。また、実施の形態１では更新コアにＣＰＵ番号を格納するが、演算装置を識別できればこれに限らない。
（図７：ステップ１０７００５）
　データ更新処理部１０７は、他のＣＰＵ、本実施の形態では演算装置１０２に割り込み信号を入れ、処理を終了する。
　以上により、ＣＰＵ番号に応じてエンジン回転数を共有メモリに格納し、更新種別テーブルを更新し、他のＣＰＵに割り込み信号を入れる。これにより、他のＣＰＵは更新されたエンジン回転数の最新値を待ち時間なく参照することができる。なお、この割り込み信号は、例えば最高優先度に設定されてよい。
　図８は実行コア判別部１１０の動作フローである。以下、図８の各ステップについて説明する。
（図８：ステップ１１００００）
　実行コア判別部１１０は、実行コアを判定するハードウェアレジスタにアクセスし、自身のＣＰＵ番号を判定し、取得する。説明の都合上、実施の形態１ではハードウェアレジスタによってＣＰＵ番号を判定しているが、これに限らない。
（図８：ステップ１１０００１）
　実行コア判別部１１０は、取得したＣＰＵ番号をリターンする。
　以上により、実行コア判別部を実行している演算装置のＣＰＵ番号を取得できる。
　図９はデータ同期部１０９の動作フローである。以下、図９の各ステップについて説明する。
（図９：ステップ１０９０００）
　データ同期部１０９は、コア判別処理部１１０を呼び出し、データ更新処理部１０７を実行しているＣＰＵ番号を取得する。
（図９：ステップ１０９００１）
　データ同期部１０９は、取得したＣＰＵ番号が１である場合、ステップ１０９００２へ進み、ＣＰＵ番号が１以外、例えば２の場合はステップ１０９００３へ進む。
（図９：ステップ１０９００２）
　データ同期部１０９は、共有メモリ１０３のＣＰＵ１用更新種別テーブル１１２を参照する。
　実施の形態１では最高優先度の割り込み信号により起動されるため、データの更新処理が非常に短い時間で再度行われない限り、データの競合が発生しない。従って排他制御を使用しない。しかし、起動方法はこれに限らない。例えば、次のデータ更新処理部が実行される前にデータ参照処理部が実行され、データ更新処理部の実行よりも後でデータ参照処理部の実行よりも前にデータ同期部が呼ばれるシステムである場合も、排他制御を使用しないで良い。また、最高優先度の割り込み信号でなくても、次の更新処理が実行される前にデータ同期部を起動できるならば、排他制御を使用しないで良い。なお、データ更新処理部とデータ参照処理部とは同一周期で実行、またはデータ更新処理部はデータ参照処理部よりも短い周期で実行される。
（図９：ステップ１０９００３）
　データ同期部１０９は、共有メモリ１０３のＣＰＵ２用更新種別テーブル１１３を参照する。ステップ１０９００２と同様に排他制御を使用しない。また起動方法もこれに限らない。
（図９：ステップ１０９００４）
　データ同期部１０９は、参照している更新種別テーブルの更新フラグが１の種別がある、すなわち更新を示す列がある場合、ステップ１０９００５へ進み、更新を示す列がない場合は処理を終了する。実施の形態１では更新フラグによってデータの更新を通知しているが、これに限らない。例えば、割り込み信号そのものにデータが更新された意味を持たせても良いし、更新するデータごとに専用のデータ同期部を実装してもよい。
（図９：ステップ１０９００５）
　データ同期部１０９は、更新種別テーブルの更新フラグが１を示す種別の更新コアを参照し、更新したＣＰＵを識別する。これによって最新値のデータがわかり、対象のデータ値を自身のデータにコピーする。実施の形態１では、図３に示すように更新コアが１であるため、ＣＰＵ１用エンジン回転数１１４の値をＣＰＵ２用エンジン回転数１１５にコピーする。
（図９：ステップ１０９００６）
　データ同期部１０９は、コピーしたデータに対応する自身の更新種別テーブルの更新フラグを０にクリアし、ステップ１０９００４に進む。
　以上により、コア間の排他制御を使用しないで、各コア用のデータ値を一致させることができる。
　図１０は燃料噴射制御部１０６の動作フローである。以下、図１０の各ステップについて説明する。
（図１０：ステップ１０６０００）
　燃料噴射制御部１０６は、データ参照処理部を呼び出し、共有メモリのエンジン回転数を取得する。
（図１０：ステップ１０６００１）
　燃料噴射制御部１０６は、取得したエンジン回転数に基づいて燃料噴射量を算出し、インジェクタによって燃料を噴射する。
　以上により、共有メモリからエンジン回転数を取得し、インジェクタを制御する。
　図１１はデータ参照処理部１０８の動作フローである。以下、図１１の各ステップについて説明する。
（図１１：ステップ１０８０００）
　データ参照処理部１０８は、コア判別処理部１１０を呼び出し、データ更新処理部１０７を実行しているＣＰＵ番号を取得する。
（図１１：ステップ１０８００１）
　データ参照処理部１０８は、取得したＣＰＵ番号が１である場合、ステップ１０８００２へ進み、ＣＰＵ番号が１以外、例えば２の場合はステップ１０８００３へ進む。
（図１１：ステップ１０８００２）
　データ参照処理部１０８は、共有メモリ１０３のＣＰＵ１用エンジン回転数１１４からエンジン回転数を取得する。実施の形態１の２つの演算装置はＣＰＵ１用エンジン回転数１１４から取得する処理を演算装置１命令で更新可能であるためコア内排他制御を実行しない。もし、演算装置１命令で更新不可能であっても、ステップ１０７８０２実行中にプリエンプションが起こらないことが決まっているシステムである場合もコア内排他制御を実行しなくてよい。説明の都合上、実施の形態１ではＣＰＵ１用エンジン回転数１１４という１つの変数を更新しているが、これに限らない。例えば、２つ以上の変数を更新してもよい。このとき、ステップ１０８００２実行中にプリエンプションが起こらないことが決まっているシステムである場合はコア内排他制御を実行しなくてよい。しかし、プリエンプションが起こる場合は、コア内排他制御を実行する必要がある。
（図１１：ステップ１０８００３）
　データ参照処理部１０８は、共有メモリ１０３のＣＰＵ２用エンジン回転数１１５からエンジン回転数を取得する。実施の形態１の２つの演算装置はＣＰＵ２用エンジン回転数１１５への格納処理を演算装置１命令で更新可能であるためコア内排他制御を実行しない。説明の都合上、実施の形態１ではＣＰＵ２用エンジン回転数１１５という１つの変数を更新しているが、ステップ１０８００２と同様にこれに限らない。
（図１１：ステップ１０８００４）
　データ参照処理部１０８は、取得したエンジン回転数をリターンし、処理を終了する。
　以上により、共有メモリからエンジン回転数を取得できる。
　実施の形態１では、更新したデータの通知に更新種別テーブルを用いているが、これに限らない。例えば、割り込み信号そのものにデータが更新された意味を持たせても良いし、更新するデータごとに専用のデータ同期部を実装してもよい。
　また、実施の形態１では、データ同期部を割り込み信号によって起動しているが、これに限らない。例えば、データ同期部とデータ更新処理部を順番に起動するタスクを実装しても良い。
　また、実施の形態１では、実行コア判別部をデータ更新処理部とデータ参照処理部で実行しているが、これに限らない。例えば、エンジン回転算出部、燃料噴射制御部を実行する演算装置が実行中に変更されないシステムであれば、初期化時に実行時に一回実行するだけで良い。
　以上のように、本実施の形態１によれば、排他制御を使用せずに共有メモリを用いて、データの更新や参照が可能になるため、エンジン制御のように複数の演算装置間で高速でデータを受け渡す必要がある車両システムに好適である。例えばエンジン制御においては、エンジン回転に同期してインジェクタ制御に必要な演算を実行する。エンジンが高回転になると演算周期がより短くなるため、排他制御を排除できる本実施の形態１のようにすることは好適である。
　また、本実施の形態１によれば、最高優先度の割り込み信号によりデータ同期部を起動することによって、データ更新処理部が次に実行される前にデータ同期部を起動することが容易になり、開発時に開発工数を抑えることが可能である。一定間隔でデータ更新処理部が起動される車両システムに好適である。
　また、本実施の形態１によれば、エンジン回転算出処理部や燃料噴射制御部のようなアプリケーションはデータ更新処理部やデータ参照処理部を利用することで、どの演算装置から実行されているかを意識せずにデータの更新や参照ができる。従って、新規車種開発時に実行する演算装置が変更されても、変更する箇所が少なくて済むため、ソフトウェアの開発工数が削減できる。
＜実施の形態２＞
　実施の形態２は３つの演算装置を備え、エンジン回転算出部の制御演算と燃料噴射制御部の制御演算で演算に使用しないデータをデータ同期部が同期する例である。本実施の形態では、演算装置が３つの例を示しているが、複数の演算装置が存在すれば本実施の形態は適用可能である。
　図１２は、本発明の実施の形態２に係る車両システムのエンジン制御ＥＣＵ２の構成図である。エンジン制御ＥＣＵは演算装置２０１（ＣＰＵ１）、演算装置２０２（ＣＰＵ２）、演算装置２０３（ＣＰＵ３）、メモリ２０４、入出力回路２２３、クランク角センサ２２４、インジェクタ２２５から成る。
　メモリ２０４はプログラム領域２０５とデータ記憶領域２１３から成り、プログラム領域２０５は、エンジン回転算出部２０６、燃料噴射制御部２０７、エンジン回転数診断部２０８、データ更新処理部２０９、データ参照処理部２１０、データ同期部２１１、実行コア判別部２１２から成る。データ記憶領域２１３は後述の図１３で説明するＣＰＵ１用最新値スイッチ２１４、図１４のＣＰＵ２用最新値スイッチ２１５、図１５のＣＰＵ３用最新値スイッチ２１６、実施の形態１と同様のＣＰＵ１用更新種別テーブル２１７、ＣＰＵ２用更新種別テーブル２１８、ＣＰＵ２用更新種別テーブル２１９、図１６のエンジン回転数Ａ２２０、図１７のエンジン回転数Ｂ２２１、図１８のエラーカウンタ２２２である。
　図１３はＣＰＵ１用最新値スイッチ２１４の例である。ＣＰＵ１用最新値スイッチ２１４０の値が０ならばエンジン回転数の最新値がエンジン回転数Ａ２２０に、１ならばエンジン回転数Ｂ２２１に格納されていることを示す。ＣＰＵ１用最新値スイッチ２１４０の値は演算装置２０１がデータ更新処理部を実行したとき、又はデータ同期部を実行したときに更新される。
　図１４はＣＰＵ２用最新値スイッチ２１５の例である。ＣＰＵ２用最新値スイッチ２１５０の値が０ならばエンジン回転数の最新値がエンジン回転数Ａ２２０に、１ならばエンジン回転数Ｂ２２１に格納されていることを示す。ＣＰＵ２用最新値スイッチ２１５０の値は演算装置２０２がデータ更新処理部を実行したとき、又はデータ同期部を実行したときに更新される。
　図１５はＣＰＵ３用最新値スイッチ２１６の例である。ＣＰＵ３用最新値スイッチ２１６０の値が０ならばエンジン回転数の最新値がエンジン回転数Ａ２２０に、１ならばエンジン回転数Ｂ２２１に格納されていることを示す。ＣＰＵ３用最新値スイッチ２１６０の値は演算装置２０３がデータ更新処理部を実行したとき、又はデータ同期部を実行したときに更新される。
　なお、ＣＰＵ１用最新値スイッチ２１４、ＣＰＵ２用最新値スイッチ２１５、ＣＰＵ３用最新値スイッチ２１６は、メモリ２０４内の領域に実装するだけでなく、メモリ２０４外のハードウェアによって実装されても良い。
　図１６はエンジン回転数Ａ２２０、図１７はエンジン回転数Ｂ２２１の例である。エンジン回転数Ａ２２０、エンジン回転数Ｂ２２１は、常に一方に最新値が格納されて参照される対象となり、最新値が格納されていない他方が更新される対象となる。更新される対象は、次回更新により最新値が格納されることになる。つまり、交互にどちらか一方が最新値となり、最新値を前記最新値用スイッチが示す。しかし、これに限らない。例えば、スイッチを使わずにポインタを使って最新値のエンジン回転数のバッファと、次回更新対象のエンジン回転数のバッファを示しても良い。但し、ポインタはメモリやレジスタの位置を示す論理的な値であり、間違った位置を示す異常が発生する可能もある。本実施の形態では、ポインタを使用せずにスイッチを用いるため、信頼性を向上できる。
　図１８はエラーカウンタ２２２の例である。エラーカウンタ２２２０の値はエンジン回転数診断部がエンジン回転数の値を異常と判断したときにカウントアップされる値である。
　以降より、複数の演算装置を備えたエンジン制御ＥＣＵ２がエンジン回転数を算出し、燃料噴射を行う流れを実施の形態１との差分を中心に説明する。
　エンジン回転算出部２０６はエンジン回転算出部１０５の図６に示す動作と同様、燃料噴射制御部２０７は燃料噴射制御部１０６の図１０に示す動作と同様である。データ同期部２１１はデータ同期部１０９の図９に示す動作を、３つのＣＰＵで行えるように拡張した動作となる。データ同期部は各ＣＰＵの更新種別テーブルを参照することで、各ＣＰＵの最新値スイッチが更新されたか否かを判定し、更新された最新値スイッチの値を自身の最新値スイッチにコピーする。演算装置２０１がＣＰＵ１用最新値スイッチ２１４を更新し割り込み信号を入れたとき、演算装置２０２が実行するデータ同期部２１１はＣＰＵ１用最新値スイッチ２１４の値をＣＰＵ２用最新値スイッチ２１５にコピーし、演算装置２０３が実行するデータ同期部２１１はＣＰＵ１用最新値スイッチ２１４の値をＣＰＵ３用最新値スイッチ２１６にコピーする。実行コア判定部２１２は実行コア判定部１１０の図８に示す動作と同様である。
　図１９はデータ更新処理部２０９の動作フローである。以下、図１９の各ステップについて説明する。
（図１９：ステップ２０９０００）
　データ更新処理部２０９は、コア判別処理部２１２を呼び出し、データ更新処理部２０９を実行しているＣＰＵ番号を取得する。
（図１９：ステップ２０９００１）
　データ更新処理部２０９は、取得したＣＰＵ番号が１である場合、ステップ２０９００２へ進み、ＣＰＵ番号が１以外、例えば２や３の場合はステップ２０９００３へ進む。
（図１９：ステップ２０９００２）
　データ更新処理部２０９は、ＣＰＵ１用最新値スイッチ２１４の値を取得する。
（図１９：ステップ２０９００３）
　データ更新処理部２０９は、取得したＣＰＵ番号が２である場合、ステップ２０９００４へ進み、ＣＰＵ番号が２以外、例えば３の場合はステップ２０９００５へ進む。
（図１９：ステップ２０９００４）
　データ更新処理部２０９は、ＣＰＵ２用最新値スイッチ２１５の値を取得する。
（図１９：ステップ２０９００５）
　データ更新処理部２０９は、ＣＰＵ３用最新値スイッチ２１６の値を取得する。
（図１９：ステップ２０９００６）
　データ更新処理部２０９は、スイッチの値に応じたエンジン回転数のバッファにエンジン回転数を格納する。例えば、スイッチの値が０である場合、エンジン回転数Ｂ２２１に最新値であるエンジン回転数を格納する。
（図１９：ステップ２０９００７）
　データ更新処理部２０９は、自身のスイッチの値を更新する。例えば、演算装置２０１がエンジン回転数Ｂ２２１を更新した場合、ＣＰＵ１用最新値スイッチ２１４の値を１に更新する。
（図１９：ステップ２０９００８）
　データ更新処理部２０９は、他の更新種別テーブルのデータＩＤの更新フラグと更新コアを更新する。例えば、ＣＰＵ１用最新値スイッチ２１４の値が更新された場合、エンジン回転数のＣＰＵ１用最新値スイッチを示すデータＩＤに応じたＣＰＵ２用更新種別テーブル２１８とＣＰＵ３用更新種別テーブル２１９の更新フラグと更新ＣＰＵを更新する。
（図１９：ステップ２０９００９）
　データ更新処理部２０９は、他のＣＰＵに割り込み信号を入れる。実施の形態２では割り込み信号を入力し、他のＣＰＵに更新を通知するが、この方法に限らない。
　以上により、共有メモリのエンジン回転数を更新することができる。
　図２０はデータ参照処理部２１０の動作フローである。以下、図２０の各ステップについて説明する。
（図２０：ステップ２１００００）
　データ参照処理部２１０は、コア判別処理部２１２を呼び出し、データ参照処理部２１０を実行しているＣＰＵ番号を取得する。
（図２０：ステップ２１０００１）
　データ参照処理部２０９は、取得したＣＰＵ番号が１である場合、ステップ２１０００２へ進み、ＣＰＵ番号が１以外、例えば２や３の場合はステップ２１０００３へ進む。
（図２０：ステップ２１０００２）
　データ参照処理部２１０は、ＣＰＵ１用最新値スイッチ２１４の値を取得する。
（図２０：ステップ２１０００３）
　データ参照処理部２１０は、取得したＣＰＵ番号が２である場合、ステップ２１０００４へ進み、ＣＰＵ番号が２以外、例えば３の場合はステップ２１０００５へ進む。
（図２０：ステップ２１０００４）
　データ参照処理部２１０は、ＣＰＵ２用最新値スイッチ２１５の値を取得する。
（図２０：ステップ２１０００５）
　データ参照処理部２１０は、ＣＰＵ３用最新値スイッチ２１６の値を取得する。
（図２０：ステップ２１０００６）
　データ参照処理部２１０は、スイッチの値に応じたエンジン回転数のバッファからエンジン回転数を読み出す。例えば、スイッチの値が１である場合、エンジン回転数Ｂ２２１から最新値であるエンジン回転数を取得する。
　以上により、共有メモリのエンジン回転数を取得することができる。
　図２１はエンジン回転数診断部２０８の動作フローである。以下、図２１の各ステップについて説明する。
（図２１：ステップ２０８０００）
　エンジン回転数診断部２０８は、データ参照処理部２１０を呼び出し、共有メモリに格納されているエンジン回転数を取得する。
（図２１：ステップ２０８００１）
　エンジン回転数診断部２０８は、エンジン回転数の値が正常値範囲に入っているかを判定する正常値範囲外である場合はステップ２０８００２に進み、正常値範囲内である場合は処理を終了する。しかし、異常と判定する方法はこれに限らない。
（図２１：ステップ２０８００２）
　エンジン回転数診断部２０８は、エラーカウンタ２２２の値をカウントタップする。例えば、エラーカウンタ２２２の値に１を加算する。しかし、これに限らない。
　実施の形態２では、データを多重化し、データを参照する場合には最新値スイッチが示すデータから値を読み出し、データを更新する場合には最新値スイッチが示していないデータの値に書き込む。データを更新したＣＰＵは、データ更新後遅延なく他のＣＰＵにデータの更新を通知する。データを参照するＣＰＵはこれを受けて遅延無く最新値を参照できる。なお、本実施例ではスイッチを用いているが、これに限らない。例えば、最新値を示すポインタと更新対象を示すポインタを用いて実装しても良いが、ポインタを使用せずにスイッチを用いる方が、より信頼性を向上できる。
　以上のように、本実施の形態２によれば、演算装置が３つ以上であっても排他制御を使用せずに共有メモリを用いて、データの更新や参照が可能になるため、エンジン制御のように複数の演算装置間で高速でデータを受け渡す必要がある車両システムに好適である。
１　エンジン制御ＥＣＵ
１０１、１０２　演算装置
１０３　共有メモリ
１０４　プログラム領域
１０５　エンジン回転算出部
１０６　燃料噴射制御部
１０７　データ更新処理部
１０８　データ参照処理部
１０９　データ同期部
１１１　データ記憶領域
１１２　ＣＰＵ１用更新種別テーブル
１１３　ＣＰＵ２用更新種別テーブル
１１４　ＣＰＵ１用エンジン回転数
１１５　ＣＰＵ２用エンジン回転数

Claims (12)

  1. 　複数の演算装置と、前記複数の演算装置が共通にアクセスする共有データが冗長に格納される共有メモリとを備えた車両用制御装置であって、
    　前記共有メモリはプログラム領域と、データ領域と、を備え、
    　前記データ領域は、前記複数の演算装置それぞれに対応して前記共有データを冗長に格納する複数のデータバッファを備え、
    　前記プログラム領域は、前記複数の演算装置中の一の演算装置が前記一の演算装置に対応するデータバッファを更新して新たな共有データを格納し、前記複数の演算装置中の他の制御装置に共有データの更新を通知するデータ更新処理部と、
    　前記他の演算装置が前記通知後に、前記一の演算装置に対応するデータバッファの共有データを前記他の演算装置に対応するデータバッファにコピーするデータ同期部と、
    　前記他の演算装置が前記他の演算装置に対応するデータバッファを参照するデータ参照処理部と、を備えることを特徴とする車両用制御装置。
  2. 　複数の演算装置と、前記複数の演算装置が共通にアクセスする共有データが冗長に格納される共有メモリとを備えた車両用制御装置であって、
    　前記共有メモリはプログラム領域と、データ領域と、を備え、
    　前記データ領域は、前記共有データを冗長に格納する複数のデータバッファと、
    　前記複数の演算装置それぞれに対応して設けられた、前記複数のデータバッファ中で最後に更新されたデータバッファを示す複数の最新値スイッチと、を備え、
    　前記プログラム領域は、前記複数の演算装置中の一の演算装置が前記一の演算装置に対応する最新値スイッチに基づいて前記複数のデータバッファ中の一のデータバッファを更新して新たな共有データを格納し、前記複数の演算装置中の他の制御装置に共有データの更新を通知するデータ更新処理部と、
    　前記通知後に前記一の演算装置に対応する最新値スイッチの値を前記他の制御装置に対応した最新値スイッチにコピーするデータ同期部と、
    　前記他の演算装置が前記他の制御装置に対応した最新値スイッチに基づいて前記複数のデータバッファ中の一のデータバッファを参照するデータ参照処理部と、を備えることを特徴とする車両用制御装置。
  3. 　前記データ領域は、前記複数のデータバッファの種別、変更有無、変更演算装置識別子の情報を含み、前記複数の演算装置の数以上に多重化した更新種別テーブルを備えることを特徴とする請求項１または２いずれか一項に記載の車両用制御装置。
  4. 　前記共有データは車載機器の制御に必要な制御値であることを特徴とする請求項１または２記載の車両用制御装置。
  5. 　前記共有データには、制御値を格納するデータバッファを特定できる情報を格納することを特徴する請求項４記載の車両用制御装置。
  6. 　処理を実行している演算装置を識別し、該演算装置の識別子を返すコア判別部を備えることを特徴とする請求項１または２いずれか一項に記載の車両用制御装置。
  7. 　前記データ更新処理部は、前記コア判別部により取得した演算装置識別子に応じて、共有データを更新する対象となるデータバッファを切り替え、
    　前記データ参照処理部は、前記コア判別部により取得した演算装置識別子に応じて、共有データを参照する対象となるデータバッファを切り替えることを特徴とする請求項６記載の車両用制御装置。
  8. 　前記データ更新処理部は、共有データの種別と、共有データの更新の有無と、前記一の演算装置を表す識別子と、が含まれる更新種別テーブルを変更することで、前記通知を行うことを特徴とする請求項３記載の車両用制御装置。
  9. 　前記通知は前記他の演算装置への割り込み信号を含むことを特徴とする請求項１または２いずれか一項記載の車両用制御装置。
  10. 　前記データ更新処理部が一度実行され、同じ共有データを更新する次の前記データ更新処理部が実行される時間よりも、短い時間の間に前記データ同期部の実行が完了することを特徴とする請求項１または２いずれか一項記載の車両用制御装置。
  11. 　前記データ同期部は、前記更新種別テーブルの種別から更新された共有データの種別を特定し、前記更新種別テーブルの変更有無からコピーする必要があるかどうかを判定し、前記更新種別テーブルの識別子から、コピー元となる前記データバッファを特定し、特定した前記データバッファの値を、自身の演算装置が前記データバッファにコピーすることを特徴とする請求項８記載の車両用制御装置。
  12. 　前記データ更新処理部と、前記データ同期部と、前記データ参照処理部は、前記複数の演算装置の中で、実行される演算装置が予め決められていることを特徴とする請求項１または２いずれか一項記載の車両用制御装置。
PCT/JP2013/051689 2012-02-23 2013-01-28 車両用制御装置 WO2013125294A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE112013001146.8T DE112013001146T5 (de) 2012-02-23 2013-01-28 Steuervorrichtung für ein Fahrzeug
US14/379,649 US9547492B2 (en) 2012-02-23 2013-01-28 Arithmetic units accessing redundantly stored data in shared memory as part of a control device for a vehicle
CN201380008189.2A CN104094233B (zh) 2012-02-23 2013-01-28 车辆用控制装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-036924 2012-02-23
JP2012036924A JP5816572B2 (ja) 2012-02-23 2012-02-23 車両用制御装置

Publications (1)

Publication Number Publication Date
WO2013125294A1 true WO2013125294A1 (ja) 2013-08-29

Family

ID=49005487

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/051689 WO2013125294A1 (ja) 2012-02-23 2013-01-28 車両用制御装置

Country Status (5)

Country Link
US (1) US9547492B2 (ja)
JP (1) JP5816572B2 (ja)
CN (1) CN104094233B (ja)
DE (1) DE112013001146T5 (ja)
WO (1) WO2013125294A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016042588A1 (ja) * 2014-09-17 2016-03-24 三菱電機株式会社 車載制御装置及びこの車載制御装置のシミュレーション装置
JP6281463B2 (ja) * 2014-10-03 2018-02-21 株式会社デンソー 制御装置
KR102285749B1 (ko) * 2014-11-10 2021-08-05 삼성전자주식회사 세마포어 기능을 갖는 시스템 온 칩 및 그것의 세마포어 구현 방법
JP6284903B2 (ja) * 2015-05-18 2018-02-28 国立大学法人名古屋大学 通信装置及び通信制限プログラム
JP2017097633A (ja) * 2015-11-25 2017-06-01 日立オートモティブシステムズ株式会社 車両制御装置
US9537914B1 (en) 2015-12-01 2017-01-03 International Business Machines Corporation Vehicle domain multi-level parallel buffering and context-based streaming data pre-processing system
JP6512087B2 (ja) 2015-12-09 2019-05-15 株式会社デンソー 車両用制御装置
JP6838222B2 (ja) * 2016-04-28 2021-03-03 日立Astemo株式会社 車両制御装置、及び車両システム
JP6380461B2 (ja) * 2016-06-02 2018-08-29 住友電気工業株式会社 中継装置、プログラム更新システム、およびプログラム更新方法
JP6895719B2 (ja) * 2016-06-24 2021-06-30 日立Astemo株式会社 車両制御装置
JP2018163528A (ja) * 2017-03-27 2018-10-18 日立オートモティブシステムズ株式会社 車両制御装置
JP7042138B2 (ja) * 2018-03-30 2022-03-25 日立Astemo株式会社 処理装置
JP7147367B2 (ja) * 2018-08-23 2022-10-05 富士通株式会社 制御装置及び制御プログラム
EP3624510A1 (en) * 2018-09-17 2020-03-18 KNORR-BREMSE Systeme für Nutzfahrzeuge GmbH Apparatus and method for synchronizing end nodes
JP2022065218A (ja) * 2019-03-05 2022-04-27 日立Astemo株式会社 車両制御装置
JP2020177074A (ja) * 2019-04-16 2020-10-29 株式会社デンソー 車両用装置、車両用装置の制御方法
JP2021152338A (ja) * 2020-03-24 2021-09-30 日立Astemo株式会社 制御装置
US20240046720A1 (en) * 2020-11-24 2024-02-08 Autonetworks Technologies, Ltd. Vehicle-mounted information processing apparatus and vehicle-mounted information processing method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08106440A (ja) * 1994-10-07 1996-04-23 Hitachi Ltd 分散共有メモリ計算機システム
JP2003203062A (ja) * 2002-01-09 2003-07-18 National Institute Of Advanced Industrial & Technology リアルタイム処理用共有メモリ制御方式及び方法、並びにそれを実行させるためのプログラム
JP2004086615A (ja) * 2002-08-27 2004-03-18 Matsushita Electric Ind Co Ltd バス通信装置
JP2009037403A (ja) * 2007-08-01 2009-02-19 Fujitsu Ltd マルチコアプロセッサにおけるコアメモリの有効活用方法
JP2009110063A (ja) * 2007-10-26 2009-05-21 Toyota Motor Corp 記憶装置、情報処理装置、データアクセス方法、プログラム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5649102A (en) 1993-11-26 1997-07-15 Hitachi, Ltd. Distributed shared data management system for controlling structured shared data and for serializing access to shared data
US5848241A (en) * 1996-01-11 1998-12-08 Openframe Corporation Ltd. Resource sharing facility functions as a controller for secondary storage device and is accessible to all computers via inter system links
US5987376A (en) * 1997-07-16 1999-11-16 Microsoft Corporation System and method for the distribution and synchronization of data and state information between clients in a distributed processing system
JP2001222466A (ja) * 2000-02-10 2001-08-17 Nec Corp マルチプロセッサ・システムと共有メモリ制御システム及び方法並びに記録媒体
US7406487B1 (en) * 2003-08-29 2008-07-29 Symantec Operating Corporation Method and system for performing periodic replication using a log
CN100442248C (zh) * 2004-11-16 2008-12-10 惠普开发有限公司 用于避免竞争的计算机***同步单元
US7496613B2 (en) * 2006-01-09 2009-02-24 International Business Machines Corporation Sharing files among different virtual machine images
US7735051B2 (en) * 2006-08-29 2010-06-08 International Business Machines Corporation Method for replicating and synchronizing a plurality of physical instances with a logical master
US20080120478A1 (en) * 2006-10-05 2008-05-22 Holt John M Advanced synchronization and contention resolution
US8086805B2 (en) * 2006-10-05 2011-12-27 Waratek Pty Ltd. Advanced contention detection
US8015375B1 (en) * 2007-03-30 2011-09-06 Emc Corporation Methods, systems, and computer program products for parallel processing and saving tracking information for multiple write requests in a data replication environment including multiple storage devices
WO2012173541A1 (en) * 2011-06-16 2012-12-20 Telefonaktiebolaget L M Ericsson (Publ) A client and a server and methods thereof for data management relating to shared data storage

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08106440A (ja) * 1994-10-07 1996-04-23 Hitachi Ltd 分散共有メモリ計算機システム
JP2003203062A (ja) * 2002-01-09 2003-07-18 National Institute Of Advanced Industrial & Technology リアルタイム処理用共有メモリ制御方式及び方法、並びにそれを実行させるためのプログラム
JP2004086615A (ja) * 2002-08-27 2004-03-18 Matsushita Electric Ind Co Ltd バス通信装置
JP2009037403A (ja) * 2007-08-01 2009-02-19 Fujitsu Ltd マルチコアプロセッサにおけるコアメモリの有効活用方法
JP2009110063A (ja) * 2007-10-26 2009-05-21 Toyota Motor Corp 記憶装置、情報処理装置、データアクセス方法、プログラム

Also Published As

Publication number Publication date
JP2013171547A (ja) 2013-09-02
CN104094233B (zh) 2018-12-07
JP5816572B2 (ja) 2015-11-18
US9547492B2 (en) 2017-01-17
US20150039865A1 (en) 2015-02-05
CN104094233A (zh) 2014-10-08
DE112013001146T5 (de) 2014-11-06

Similar Documents

Publication Publication Date Title
JP5816572B2 (ja) 車両用制御装置
US6327668B1 (en) Determinism in a multiprocessor computer system and monitor and processor therefor
US6260082B1 (en) Methods and apparatus for providing data transfer control
JP4920015B2 (ja) 分散制御用制御ソフトウェアおよび電子制御装置
US9720742B2 (en) Service and system supporting coherent data access on multicore controller
US20040187118A1 (en) Software barrier synchronization
JP2011022934A (ja) 電子制御ユニット、異常検出方法
CN115061803A (zh) 一种多核处理***及其任务调度方法、芯片、存储介质
JP2008033893A (ja) マルチプロセッサシステム及びマルチプロセッサシステムにおけるアクセス権設定方法
US7930523B2 (en) Inter-CPU data transfer device
JP5533789B2 (ja) 車載電子制御装置
JP2015067107A (ja) 車両用制御装置
JP5213485B2 (ja) マルチプロセッサシステムにおけるデータ同期方法及びマルチプロセッサシステム
WO2022009741A1 (ja) 電子制御装置
JPH07287064A (ja) レーダ信号処理装置
US20120036337A1 (en) Processor on an Electronic Microchip Comprising a Hardware Real-Time Monitor
CN109634766B (zh) 提升数据流机运行效率的方法、装置、设备及存储介质
CN111201514B (zh) 在包括多核处理器的平台上执行软件应用期间实施分区的电子设备和方法、相关联的计算机程序和电子***
JP6865707B2 (ja) 車両用制御装置
JP7518756B2 (ja) 電子制御装置
JP2021060758A (ja) 車両制御装置
JP2013125305A (ja) マルチプロセッサ装置
JP5703505B2 (ja) バスパーティション構造を備えるコンピュータ
JP2017204286A (ja) 車両用制御装置
JP6073955B2 (ja) 複数の論理コアの実装を可能にするマイクロプロセッサのスタンバイの管理を最適化するための方法およびそのような方法を実行するコンピュータプログラム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13751104

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14379649

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1120130011468

Country of ref document: DE

Ref document number: 112013001146

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13751104

Country of ref document: EP

Kind code of ref document: A1