WO2013084676A1 - 有機トランジスタ及びその製造方法 - Google Patents

有機トランジスタ及びその製造方法 Download PDF

Info

Publication number
WO2013084676A1
WO2013084676A1 PCT/JP2012/079454 JP2012079454W WO2013084676A1 WO 2013084676 A1 WO2013084676 A1 WO 2013084676A1 JP 2012079454 W JP2012079454 W JP 2012079454W WO 2013084676 A1 WO2013084676 A1 WO 2013084676A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating layer
organic semiconductor
semiconductor layer
organic
base insulating
Prior art date
Application number
PCT/JP2012/079454
Other languages
English (en)
French (fr)
Inventor
布瀬　暁志
斉藤　美佐子
佐藤　浩
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Priority to CN201280060467.4A priority Critical patent/CN103999201A/zh
Priority to KR1020147018605A priority patent/KR20140099940A/ko
Priority to US14/358,694 priority patent/US20140299870A1/en
Publication of WO2013084676A1 publication Critical patent/WO2013084676A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate

Definitions

  • the present invention relates to an organic transistor and a method for manufacturing the same.
  • An organic transistor is a transistor using an organic semiconductor material.
  • the field effect mobility (hereinafter, simply referred to as mobility) has reached 1 cm 2 / Vsec equivalent to amorphous silicon.
  • Organic transistors are roughly classified into a top gate structure and a bottom gate structure depending on the arrangement of the gate electrodes.
  • a gate insulating layer is stacked on the organic semiconductor layer to form a channel.
  • the organic semiconductor material is crystallized because the mobility increases.
  • the organic semiconductor layer is formed by vapor deposition or coating, but with these methods, the organic semiconductor material becomes polycrystalline.
  • the mobility of an organic transistor having a polycrystalline organic semiconductor layer is controlled mainly by the boundary mobility that moves between grains. Between the mobility ⁇ and the grain size L of the organic semiconductor layer, A relationship is established. From this equation, it is understood that the mobility ⁇ can be increased by increasing the grain size L of the organic semiconductor layer.
  • ⁇ v> is the average electron velocity
  • k is the Boltzmann constant
  • Eb is the activation energy
  • Patent Document 1 International Publication WO2008 / 117579 discloses a first organic thin film such as pentacene and a second organic tetraamine such as tetraaryldiamines on an insulating substrate.
  • An organic transistor has been proposed in which organic thin films or inorganic insulating thin films such as Al 2 O 3 are alternately stacked.
  • Patent Document 2 Japanese Patent Laid-Open No. 2010-245114 discloses that in a bottom-gate organic transistor, the mobility is improved by treating the gate insulating film with a coupling agent.
  • Patent Document 2 it is suggested that an organic semiconductor layer having a large grain size can be obtained by treating the gate insulating film with a coupling agent to reduce the surface free energy. It has also been suggested that increasing the grain size reduces the intergrain boundaries that cause carrier traps and increases mobility.
  • Patent Document 3 Japanese Patent Laid-Open No. 2010-141142 proposes forming a coating thin film having a surface free energy of 50 mJ / m 2 or less on a gate insulating film in an organic transistor having a bottom gate structure. ing. Thus, in Patent Document 3, it is described that when a semiconductor active layer such as pentacene is grown on the thin film, a semiconductor active layer with few defects serving as carrier trap levels can be grown.
  • Patent Document 4 International Publication WO2006 / 137233 relates to a method for forming an organic semiconductor material thin film by applying a liquid containing an organic semiconductor material to a substrate surface to form a semiconductor material thin film.
  • Patent Documents 1 to 3 are directed to an organic transistor having a bottom gate structure, and a top gate structure in which a channel is formed by stacking a gate insulating layer on an organic semiconductor layer. It is difficult to apply to improving the mobility of organic transistors.
  • Patent Document 4 application to an organic transistor having a top gate structure is suggested for the time being, but the object of surface treatment in that case is said to be a support (substrate) such as a glass substrate or a plastic film, The specific method of surface treatment is not specified.
  • the present invention provides an organic transistor having a top gate structure and high mobility.
  • the inventors of the present invention performed a surface treatment in which adhesion work W1 ⁇ W2 is applied to the first insulating layer serving as a base of the organic semiconductor layer in advance in an organic transistor having a top gate structure.
  • W1 is an adhesion work when the organic semiconductor layer is formed on the same organic semiconductor layer
  • W2 is when the organic semiconductor layer is formed on the first insulating layer that is the surface-treated base. Is the work of bonding.
  • the organic transistor of the present invention includes a support, a first insulating layer stacked on the support, an organic semiconductor layer stacked on the first insulating layer, and the organic semiconductor layer.
  • a pair of source and drain electrodes provided in partial contact, a second insulating layer stacked above the organic semiconductor layer, and a gate electrode provided on the second insulating layer; It is equipped with.
  • a surface treatment is performed on a surface of the first insulating layer in contact with the organic semiconductor layer, and the surface treatment is performed by stacking two layers using the same material as the organic semiconductor layer.
  • the organic semiconductor layer is formed between the first insulating layer and the organic semiconductor layer when the organic semiconductor layer is formed on the first insulating layer serving as a surface-treated base. This is a process for causing the bonding work W2 to have a relationship of W1 ⁇ W2.
  • the surface treatment is partially performed on the surface of the first insulating layer corresponding to at least a channel region formed at a boundary between the organic semiconductor layer and the second insulating layer. It may be given to.
  • the surface treatment may be a treatment for attaching a saturated hydrocarbon compound having 10 to 30 carbon atoms.
  • the constituent material of the organic semiconductor layer may be pentacene.
  • the constituent material of the first insulating layer may be SrTiO 3 .
  • the organic transistor of the present invention may have a top gate / bottom contact type structure in which the pair of source and drain electrodes are provided below the organic semiconductor layer.
  • a SAM film may be provided on the pair of source and drain electrodes.
  • the organic transistor manufacturing method of the present invention includes a support, a first insulating layer stacked on the support, an organic semiconductor layer stacked on the first insulating layer, and the organic semiconductor.
  • a pair of source and drain electrodes provided in partial contact with the layer; a second insulating layer stacked above the organic semiconductor layer; and provided on the second insulating layer And an organic transistor comprising a gate electrode.
  • the manufacturing method includes a step of performing a surface treatment on a surface of the first insulating layer in contact with the organic semiconductor layer, a step of forming the organic semiconductor layer on the first insulating layer after the surface treatment, It has.
  • the first surface serving as a base on which the organic semiconductor layer is surface-treated is used.
  • the adhesion work W2 between the first insulating layer and the organic semiconductor layer when formed on the insulating layer is performed so as to satisfy the relationship of W1 ⁇ W2.
  • the crystal growth of molecules constituting the organic semiconductor layer is promoted, the grain size is increased, and the regularity of the crystal is improved. It becomes possible to planarize the surface of the organic semiconductor layer. Thereby, it becomes possible to reduce the barrier of carrier movement in the channel region at the interface between the organic semiconductor layer and the second insulating layer, and to improve the mobility in the organic transistor.
  • FIG. 1 is a sectional view showing a schematic configuration of an organic transistor 100 according to a first embodiment of the present invention.
  • the organic transistor 100 has a so-called top gate / bottom contact type structure. That is, the organic transistor 100 includes a substrate 1 as a support, a base insulating layer 3 as a first insulating layer formed on the substrate 1 with a predetermined thickness, and a predetermined on the base insulating layer 3.
  • a gate insulating layer 9 as a second insulating layer stacked on the organic semiconductor layer 7 and a gate electrode 11 stacked on the gate insulating layer 9 are provided.
  • the surface of the base insulating layer 3 that is in contact with the organic semiconductor layer 7 is subjected to a surface treatment, and the base insulating layer 3 is subjected to a surface treatment for the adhesion work W1 when the organic semiconductor layer 7 is formed on the same organic semiconductor layer.
  • the adhesion work W2 between the base insulating layer 3 and the organic semiconductor layer 7 has a relationship of W1 ⁇ W2.
  • the material of the substrate for example, glass, quartz, single crystal silicon, polycrystalline silicon, amorphous silicon, synthetic resin, or the like can be used as an inorganic material or an organic material generally used for an organic transistor.
  • the synthetic resin include polyethylene terephthalate, polyethylene naphthalate, polyethersulfone, polyetherimide, polyetheretherketone, polyphenylene sulfide, polyarylate, polyimide, and polycarbonate.
  • a composite substrate in which the above materials are combined can also be used as the substrate 1.
  • the substrate 1 may have a multilayer structure.
  • insulating material constituting the base insulating layer 3 As an insulating material constituting the base insulating layer 3, an inorganic insulating material or an organic insulating material generally used for an organic transistor can be used.
  • inorganic insulating materials include glass, silicon oxide (SiO 2 ), silicon nitride, and aluminum nitride, as well as metal oxides such as aluminum oxide, tantalum oxide, titanium oxide, tin oxide, vanadium oxide, strontium titanate, and titanium.
  • metal oxides such as aluminum oxide, tantalum oxide, titanium oxide, tin oxide, vanadium oxide, strontium titanate, and titanium.
  • a metal oxide such as strontium titanate having a relatively high relative dielectric constant even in a thin film state, an amorphous structure, and a
  • organic insulating material for example, a polymer material such as polyimide, polyamide, polyester, polyacrylate, phenol resin, fluorine resin, epoxy resin, novolac resin, vinyl resin, or the like can be used.
  • the single base insulating layer 3 is illustrated, but a plurality of insulating films can be stacked as the base insulating layer 3.
  • a conductive material generally used for an organic transistor can be used as a material (electrode material) of the source electrode 5a and the drain electrode 5b.
  • conductive materials include Ag, Au, Ta, Ti, Al, Zr, Cr, Nb, Hf, Mo, alloys thereof, indium tin oxide alloy (ITO), indium zinc oxide (IZO), and the like.
  • Organic semiconductor material for forming the organic semiconductor layer 7 examples include materials that can form the organic semiconductor layer 7 having desired semiconductor characteristics, such as aromatic compounds, chain compounds, organic pigments, and organic silicon compounds. be able to. More specifically, for example, low molecular organic compounds such as pentacene, polypyrroles, polythiophenes, polyisothianaphthenes, polychenylene vinylenes, poly (p-phenylene vinylene) s, polyanilines, polyacetylenes, polyazulenes High molecular organic compounds such as Among these, the use of condensed polycyclic aromatics such as pentacene, which can increase the mobility of the organic transistor 100 and can easily control the film thickness, is desirable. Since an acene-type condensed polycyclic aromatic compound such as pentacene is rich in benzene rings, the overlap between molecules due to the expansion of the ⁇ -electron system becomes large, so that an improvement in mobility can be expected.
  • low molecular organic compounds such
  • the thickness of the organic semiconductor layer 7 can be set as appropriate according to the type of the organic semiconductor material, and can be set in the range of 1.5 nm to 15 nm, for example.
  • ⁇ Gate insulation layer> As an insulating material constituting the gate insulating layer 9, an inorganic insulating material or an organic insulating material generally used for an organic transistor can be used.
  • inorganic insulating materials include glass, silicon oxide (SiO 2 ), silicon nitride, and aluminum nitride, as well as metal oxides such as aluminum oxide, tantalum oxide, titanium oxide, tin oxide, vanadium oxide, strontium titanate, and titanium.
  • metal oxides such as aluminum oxide, tantalum oxide, titanium oxide, tin oxide, vanadium oxide, strontium titanate, and titanium.
  • a metal oxide such as strontium titanate having a relatively high relative dielectric constant even in a thin film state, an amorphous structure, and a
  • organic insulating material for example, a polymer material such as polyimide, polyamide, polyester, polyacrylate, phenol resin, fluorine resin, epoxy resin, novolac resin, vinyl resin, or the like can be used.
  • the thickness of the gate insulating layer 9 can be appropriately set according to the type of the insulating material and the like, but can be set in the range of, for example, 50 nm to 1000 nm, and preferably in the range of 100 nm to 300 nm.
  • a conductive material generally used for an organic transistor can be used.
  • conductive materials include Ag, Au, Ta, Ti, Al, Zr, Cr, Nb, Hf, Mo, alloys thereof, indium tin oxide alloy (ITO), indium zinc oxide (IZO), and the like.
  • ⁇ Surface treatment> The surface of the base insulating layer 3 that is in contact with the organic semiconductor layer 7 is subjected to surface treatment.
  • the adhesion work when the organic semiconductor layer 7 is formed on the same organic semiconductor layer is W1
  • the organic semiconductor layer 7 have a relationship of W1 ⁇ W2.
  • the bonding work means the difference between the sum of the surface free energies of the liquid and the solid and the surface free energy after the liquid and the solid are bonded, as represented by the following equation.
  • W SL ( ⁇ S + ⁇ L ) ⁇ SL (1)
  • ⁇ S is the surface free energy of the solid
  • ⁇ L is the surface free energy of the liquid
  • ⁇ SL is the interface free energy in the state where the liquid and the solid are bonded
  • FIG. 2 shows the change in the surface state of the a-SrTiO 3 thin film with respect to the coverage when the pentacene thin film as the organic semiconductor material is formed on the amorphous strontium titanate (a-SrTiO 3 ) thin film as the inorganic insulating material.
  • the measurement results under the condition where the bonding work W2 is changed are shown.
  • the a-SrTiO 3 thin film was formed to a thickness of 100 nm at room temperature by a plasma sputter deposition method.
  • the pentacene thin film was formed to a thickness of 2 nm by a vacuum deposition method at a substrate temperature of room temperature.
  • the adhesion work W1 when the pentacene thin film is formed on the same pentacene thin film is approximately 100 mN / m (indicated by the hatched portion in FIG. 2).
  • the surface of a-SrTiO 3 is untreated (reference A), and as the surface treatment, C 20 H 44 treatment (reference B), CxFy treatment (reference C; x and y are stoichiometrically taken).
  • C 20 H 44 treatment reference B
  • CxFy treatment reference C; x and y are stoichiometrically taken.
  • ultraviolet treatment reference D
  • combination of ultraviolet treatment and 230 ° C. annealing treatment reference E
  • radical treatment reference F
  • dibutyl phthalate treatment reference G
  • the C 20 H 44 treatment was performed by enclosing the C 20 H 44 solid and the a-SrTiO 3 substrate in a petri dish.
  • the CxFy treatment was performed by enclosing a vacuum grease such as Fomblin (registered trademark; manufactured by Solvay Specialty Polymers) and an a-SrTiO 3 substrate in a petri dish.
  • the ultraviolet treatment was carried out by exposing a-SrTiO 3 to ultraviolet rays for 10 minutes in the air using a UV treatment apparatus having a wavelength of 185 nm. In the combination of the ultraviolet treatment and the annealing treatment, the ultraviolet treatment was performed under the same conditions as described above and then annealed in vacuum.
  • the radical treatment was performed with an O 2 plasma ashing apparatus.
  • the dibutyl phthalate treatment was performed by enclosing the dibutyl phthalate solution and the a-SrTiO 3 substrate in a petri dish.
  • Ultraviolet treatment (reference D), ultraviolet treatment, 230 ° C. annealing treatment (reference E), and radical treatment (reference F) are all surface treatments that clean the surface of a-SrTiO 3 .
  • untreated (reference A) state organic substances may be attached to the surface of the a-SrTiO 3 , but these treatments remove organic substances from the surface of the a-SrTiO 3.
  • the adhesion work W2 is larger than that of untreated (reference A).
  • the ultraviolet treatment and the 230 ° C. annealing treatment (reference E) it is considered that the organic matter remains as a result of incomplete cleaning.
  • the radical treatment (reference F) the cleaning work has progressed too much, so it is considered that the bonding work W2 is larger than W1.
  • the C 20 H 44 treatment (reference B) and the CxFy treatment (reference C) are used for the adhesion work W2. It is considered that the effect of lowering is large and preferable.
  • the surface treatment is performed so that the adhesion work W2 between the insulating layer 3 and the organic semiconductor layer 7 has a relationship of W1 ⁇ W2.
  • the layer 3 gets wet (bonded), and the possibility of staying at that place increases, and crystal growth starts around that place. The more crystal formation sites, the lower the crystal orientation and consequently the greater the possibility of causing a decrease in grain size.
  • the wettability between the organic semiconductor layer 7 and the base insulating layer 3 is small (W1 ⁇ W2), the molecules can move freely on the base insulating layer 3 without staying in a specific place. Crystals are generated in a state where the cohesiveness of the molecule itself is utilized. As a result, it is presumed that a large grain is formed and the surface is flattened. Thereby, the effect of reducing the carrier movement barrier in the channel region C at the interface between the organic semiconductor layer 7 and the gate insulating layer 9 and improving the mobility in the organic transistor 100 can be obtained.
  • FIGS. 3 to 6 schematically show the cross-sectional structure of the substrate surface in order to explain the process procedure in the method of manufacturing the organic transistor 100 of the present embodiment.
  • the method of manufacturing the organic transistor 100 of the present embodiment includes at least a step of forming a base insulating layer 3 on the substrate 1, a step of forming source / drain electrodes 5a and 5b on the base insulating layer 3, and a source A step of laminating and forming the organic semiconductor layer 7 so as to cover the drain electrodes 5a and 5b and in contact with the base insulating layer 3, a step of laminating and forming the gate insulating layer 9 on the organic semiconductor layer 7, and a gate insulating layer Forming a gate electrode 11 on the substrate 9.
  • the manufacturing method 100 of the organic transistor of this Embodiment is further equipped with the process of surface-treating to the surface which touches the organic-semiconductor layer 7 of the base insulating layer 3, before forming the organic-semiconductor layer 7.
  • FIG. The organic semiconductor layer 7 is formed on the base insulating layer 3 after the surface treatment.
  • the surface treatment is performed when the organic semiconductor layer 7 is formed in a state where the surface treatment is performed on the base insulating layer 3 with respect to the adhesion work W1 when the organic semiconductor layer 7 is formed on the same organic semiconductor layer.
  • the adhesion work W2 between the insulating layer 3 and the organic semiconductor layer 7 is performed so as to satisfy the relationship W1 ⁇ W2.
  • the manufacturing method of the organic transistor 100 of this Embodiment may have another process as needed.
  • FIGS. 3A and 3B show a process of forming the base insulating layer 3.
  • the base insulating layer 3 is stacked on the substrate 1.
  • the method for forming the base insulating layer 3 is not particularly limited.
  • the base insulating layer 3 can be formed by a dry process or a wet process. Examples of the dry process include a vacuum deposition method, a molecular beam epitaxial growth method, an ion cluster beam method, a low energy ion beam method, an ion plating method, a CVD method, a sputtering method, and an atmospheric pressure plasma method.
  • Examples of the wet process include spin coating methods, die coating methods, roll coating methods, bar coating methods, LB methods, dip coating methods, spray coating methods, blade coating methods, and casting methods, inkjet methods, Examples thereof include a screen printing method, a pad printing method, a flexographic printing method, a micro contact printing method, a gravure printing method, an offset printing method, and a gravure / offset printing method.
  • the film forming conditions for forming the base insulating layer 3 are preferably, for example, a vacuum evaporation method or an MOCVD method from the viewpoint of ensuring the uniformity of the film.
  • ⁇ Surface treatment process> 3B to 3C show the surface treatment process.
  • the surface treatment step the surface condition of the base insulating layer 3 is changed with respect to the adhesion work W1 when the organic semiconductor layer 7 is formed on the same organic semiconductor layer.
  • the adhesion work W2 between the base insulating layer 3 and the organic semiconductor layer 7 when the organic semiconductor layer 7 is formed is performed so as to satisfy the relationship W1 ⁇ W2.
  • FIG. 3C a state where the entire surface of the base insulating layer 3 has been surface-treated is indicated by a broken line.
  • the surface treatment can be performed, for example, by any of the following treatments i) to iii). i) Treatment for inactivating the surface of the base insulating layer 3. ii) Treatment for reducing active species on the surface of the base insulating layer 3. iii) Treatment for removing moisture on the surface of the base insulating layer 3.
  • Examples of the process i) include a process of attaching an inert substance to the surface of the base insulating layer 3.
  • the inert substance include saturated hydrocarbons (CxHy), nonvolatile organic substances (for example, CxFy used as vacuum grease), Sr atoms, and the like.
  • CxHy saturated hydrocarbons
  • nonvolatile organic substances for example, CxFy used as vacuum grease
  • Sr atoms sulfur atoms
  • the process i) include a process of attaching an inert substance to the surface of the base insulating layer 3.
  • the inert substance include saturated hydrocarbons (CxHy), nonvolatile organic substances (for example, CxFy used as vacuum grease), Sr atoms, and the like.
  • the saturated hydrocarbon (CxHy), preferably a saturated hydrocarbon compound having 10 to 30 carbon atoms, for example C 20 H 44 and the like are preferable.
  • the base insulating layer 3 is composed of a-SrTiO 3
  • the C 20 H 44 is bonded to the unbonded sites of Ti atoms and O atoms in the base insulating layer 3 by interaction, whereby unbonded sites Is terminated and inactivated.
  • the surface of the base insulating layer 3 may be deactivated by exposing the surface of the base insulating layer 3 to a vapor of an inert substance such as saturated hydrocarbon (CxHy) in a sealed container. This can be done by attaching an inert substance.
  • an inert substance such as saturated hydrocarbon (CxHy)
  • the surface of the base insulating layer 3 is subjected to treatment such as UV treatment and solution cleaning, and the surface is once activated and then sealed in a CxHy atmosphere. Is preferred.
  • the treatment ii there can be mentioned a method of supplying atoms and molecules having reactivity with the active species on the surface of the base insulating layer 3.
  • the active species on the surface of the base insulating layer 3 include a double bond of oxygen atoms and a Ti atom.
  • the source electrode 5a and the drain electrode 5b are formed on the base insulating layer 3 at a predetermined interval corresponding to the channel region C. .
  • the method for forming the source electrode 5a and the drain electrode 5b is not particularly limited.
  • the source electrode 5a and the drain electrode 5b may be formed by patterning the conductive layer by photolithography and etching, or by screen printing, ink jet, The source electrode 5a and the drain electrode 5b may be directly formed in a pattern on the base insulating layer 3 by vapor deposition or the like.
  • the organic semiconductor layer 7 is laminated so as to cover the source / drain electrodes 5 a and 5 b and to be in contact with the base insulating layer 3. Thereby, as shown in FIG. 4A, the organic semiconductor layer 7 is formed.
  • the organic semiconductor layer 7 can be formed by, for example, a dry process or a wet process. Examples of the dry process include a vacuum deposition method, a molecular beam epitaxial growth method, an ion cluster beam method, a low energy ion beam method, an ion plating method, a CVD method, a sputtering method, and an atmospheric pressure plasma method.
  • wet processes include spin coating methods, die coating methods, roll coating methods, bar coating methods, LB methods, dip coating methods, spray coating methods, blade coating methods, cast methods, ink jet methods, and screen printing.
  • Method pad printing method, flexographic printing method, micro contact printing method, gravure printing method, offset printing method, gravure / offset printing method and the like.
  • the surface roughness Ra of the organic semiconductor layer 7 is made as small as possible and is flat. It is preferable to be in a state.
  • adhesion when the organic semiconductor layer 7 (for example, pentacene) is formed on the same organic semiconductor layer (for example, pentacene) by subjecting the base insulating layer 3 below the organic semiconductor layer 7 to surface treatment. Since the work W2 for bonding the base insulating layer 3 and the organic semiconductor layer 7 when the organic semiconductor layer 7 is formed with the surface treatment applied to the base insulating layer 3 with respect to the work W1, the relationship W1 ⁇ W2 is satisfied. The surface of the organic semiconductor layer 7 is flattened, and the surface roughness Ra of the organic semiconductor layer 7 can be reduced.
  • the gate insulating layer 9 is stacked on the organic semiconductor layer 7.
  • the method for forming the gate insulating layer 9 is not particularly limited.
  • the gate insulating layer 9 can be formed by a dry process or a wet process. Examples of the dry process include a vacuum deposition method, a molecular beam epitaxial growth method, an ion cluster beam method, a low energy ion beam method, an ion plating method, a CVD method, a sputtering method, and an atmospheric pressure plasma method.
  • Examples of the wet process include spin coating methods, die coating methods, roll coating methods, bar coating methods, LB methods, dip coating methods, spray coating methods, blade coating methods, and casting methods, inkjet methods, Examples thereof include a screen printing method, a pad printing method, a flexographic printing method, a micro contact printing method, a gravure printing method, an offset printing method, and a gravure / offset printing method.
  • a wet process when using an organic insulating material for the material of the gate insulating layer 9, it is preferable to form the gate insulating layer 9 by a wet process.
  • the gate electrode 11 is formed on the gate insulating layer 9 as shown in FIGS. 4 (b) and 4 (c).
  • the method for forming the gate electrode 11 is not particularly limited, and can be determined according to the material of the gate electrode 11.
  • a conductive layer may be formed on the entire surface of the gate insulating layer 9 and then patterned by a photolithography technique to form the gate electrode 11.
  • the gate electrode 11 may be directly formed in a pattern on the gate insulating layer 9 by a screen printing method, an ink jet method, an evaporation method, or the like.
  • the organic transistor 100 shown in FIG. 1 can be manufactured.
  • the organic transistor 100 of the present embodiment can be preferably used for a liquid crystal display device, an organic EL display device, an electrophoretic display device, etc. as an organic field effect transistor such as a thin film transistor (TFT).
  • TFT thin film transistor
  • the surface treatment may be performed on the entire surface of the base insulating layer 3, or may be performed on a part of the base insulating layer 3.
  • the region (channel corresponding region Rc) on the base insulating layer 3 corresponding to the channel region C formed at the boundary between the organic semiconductor layer 7 and the gate insulating layer 9 is partially included. It is also possible to apply.
  • a self-assembled monomolecule (Self-assembled) is formed on the source electrode 5a and the drain electrode 5b as shown in FIG.
  • a monolayer (SAM) film 20 can also be formed.
  • SAM film 20 the surface free energy on the surfaces of the source electrode 5a and the drain electrode 5b is reduced, the wettability of the organic semiconductor material is improved, and the crystallinity (crystal size, crystal arrangement) of the organic semiconductor material is improved.
  • the electrical connection between the source electrode 5a and the drain electrode 5b and the organic semiconductor layer 7 can be improved.
  • the SAM film 20 has a structure in which a large number of compound molecules are arranged in the width direction in the thickness direction.
  • Each compound molecule has a bonding group that adsorbs to the source electrode 5a and the drain electrode 5b at one end and a water-repellent end group at the other end.
  • the bonding group that adsorbs to the source electrode 5a and the drain electrode 5b can be selected according to the material of the source electrode 5a and the drain electrode 5b.
  • the source electrode 5a and the drain electrode 5b are made of gold, silver, copper, or the like.
  • a thiol group (SH) and a disulfide group (SS) are preferably used as the bonding group.
  • a methyl group (CH 3 ), fluorine (F), or the like is preferably used.
  • gold is used as the material of the source electrode 5 a and the drain electrode 5 b, alkanethiol or the like can be used as the SAM film 20.
  • the base insulating layer 3 formed on the substrate 1 is subjected to surface treatment in advance.
  • the base insulating layer 3 in the case where the organic semiconductor layer 7 is formed with the surface treatment applied to the base insulating layer 3 with respect to the adhesive work W1 when the organic semiconductor layer 7 is formed on the same organic semiconductor layer.
  • the organic semiconductor layer 7 have a relationship of W1 ⁇ W2.
  • the surface of the organic semiconductor layer 7 can be planarized. Thereby, the effect of reducing the carrier movement barrier in the channel region C at the interface between the organic semiconductor layer 7 and the gate insulating layer 9 and improving the mobility in the organic transistor 100 can be obtained.
  • FIG. 7 is a diagram illustrating a schematic configuration of an organic transistor according to the second embodiment of the present invention.
  • the organic transistor 101 has a so-called top gate / top contact type structure. That is, the organic transistor 101 is in contact with the substrate 1 as the support, the base insulating layer 3 as the first insulating layer formed on the substrate 1 with a predetermined thickness, and the base insulating layer 3.
  • a gate insulating layer 9 as a second insulating layer stacked on the organic semiconductor layer 7 and a gate electrode 11 stacked on the gate insulating layer 9 are provided.
  • the surface of the base insulating layer 3 in contact with the organic semiconductor layer 7 is subjected to a surface treatment, and the surface treatment is performed on the base insulating layer 3 with respect to the adhesive work W1 when the organic semiconductor layer 7 is formed on the same organic semiconductor layer.
  • the organic transistor 101 of this embodiment has the same characteristics as the organic transistor 100 of the first embodiment except that it has a top-gate / top-contact structure. Accordingly, the same components are denoted by the same reference numerals and description thereof is omitted.
  • the surface treatment is performed on the base insulating layer 3 formed on the substrate 1.
  • the base insulating layer in the case where the organic semiconductor layer 7 is formed with the surface treatment applied to the base insulating layer 3 with respect to the adhesive work W1 when the organic semiconductor layer 7 is formed on the same organic semiconductor layer. 3 and the organic semiconductor layer 7 have a relationship of W1 ⁇ W2.
  • the surface of the organic semiconductor layer 7 can be planarized. Thereby, the effect of reducing the carrier movement barrier in the channel region C at the interface between the organic semiconductor layer 7 and the gate insulating layer 9 and improving the mobility in the organic transistor 101 can be obtained.
  • the manufacturing method of the organic transistor 101 of the present embodiment includes a step of forming a base insulating layer 3 on the substrate 1, a step of forming an organic semiconductor layer 7 so as to be in contact with the base insulating layer 3, and an organic semiconductor layer.
  • the manufacturing method of the organic transistor 101 of this Embodiment is further the adhesion work W1 at the time of forming the organic-semiconductor layer 7 on the surface which touches the organic-semiconductor layer 7 of the base insulating layer 3 on the same organic-semiconductor layer.
  • the organic semiconductor layer 7 is formed in a state where the surface treatment is performed on the base insulating layer 3, the surface of the base insulating layer 3 and the organic semiconductor layer 7 so that the bonding work W2 satisfies the relationship of W1 ⁇ W2.
  • a processing step is provided.
  • the manufacturing method of the organic transistor 101 of this Embodiment may have another process as needed.
  • the manufacturing method of the organic transistor 101 is the same as that of the first embodiment except that the organic semiconductor layer 7 is formed so as to be in contact with the base insulating layer 3 and then the source electrode 5 a and the drain electrode 5 b are formed on the organic semiconductor layer 7. It can be carried out in the same manner as the manufacture of the organic transistor 100 of the embodiment.
  • the base insulating layer corresponding to the channel region C formed at the boundary between the organic semiconductor layer 7 and the gate insulating layer 9 3 may be partially subjected to surface treatment so as to include the region above 3 (channel corresponding region Rc).
  • Other configurations and effects of the organic transistor 101 of the present embodiment are the same as those of the organic transistor 100 of the first embodiment.
  • the surface treatment step includes i) treatment for inactivating the surface of the base insulating layer 3 ii) activity of the surface of the base insulating layer 3 It was decided to carry out a treatment for reducing seeds, and iii) a treatment for removing moisture on the surface of the base insulating layer 3.
  • a cleaning process for cleaning the surface of the base insulating layer 3 is performed prior to the processes i) to iii).
  • the surface treatment step includes, for example, the above-described processes i) to iii) and a cleaning process performed before that.
  • the surface treatment process by performing a cleaning process for cleaning the surface of the base insulating layer 3, the surface state of the base insulating layer 3 can be made uniform. There is an advantage that it becomes easy to quantitatively grasp the effect of the process.
  • FIG. 8 is a flowchart showing the procedure of only the surface treatment step in the method of manufacturing the organic transistor of the present embodiment.
  • an inactivation process is performed on the a-SrTiO 3 of the base insulating layer 3 in the processes i) to iii)
  • the cleaning treatment S1 is performed.
  • an inactivation process S2 is performed.
  • Examples of the cleaning treatment S1 for the base insulating layer 3 include radical treatment, a combination of ultraviolet treatment and annealing treatment, and the like.
  • the deactivation process S2 can be performed in the same manner as the deactivation process i) in the first embodiment. Note that the processes ii) and iii) may be performed instead of the inactivation process.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

　有機トランジスタの製造方法は、基板１上に下地絶縁層３を積層形成する工程と、下地絶縁層３上にソース・ドレイン電極５ａ，５ｂを形成する工程と、ソース・ドレイン電極５ａ，５ｂを覆い、かつ下地絶縁層３に接するように有機半導体層７を積層形成する工程と、有機半導体層７上に、ゲート絶縁層９を積層形成する工程と、ゲート絶縁層９上にゲート電極１１を形成する工程と、有機半導体層７を形成する前に、下地絶縁層３の有機半導体層７と接する面に表面処理を行う工程を備えている。表面処理は、有機半導体層７と同一材料を用いて積層形成した２つの層の間の接着仕事をＷ１としたときに、有機半導体層７を、表面処理した下地絶縁層３上に形成した場合の下地絶縁層３と有機半導体層７との間の接着仕事Ｗ２が、Ｗ１≧Ｗ２の関係になるように行われる。

Description

有機トランジスタ及びその製造方法
　本発明は、有機トランジスタ及びその製造方法に関する。
　有機トランジスタは、有機半導体材料を用いたトランジスタであり、現在では電界効果移動度（以下、単に移動度と記す）がアモルファスシリコンと同等の１ｃｍ２／Ｖｓｅｃに達している。有機トランジスタは、ゲート電極の配置によって、トップゲート型構造とボトムゲート型構造とに大別される。トップゲート型構造の場合、有機半導体層の上にゲート絶縁層が積層されてチャネルが形成される。有機半導体層は、有機半導体材料が結晶化している方が、移動度が大きくなるため好ましいと考えられている。
　現在は、蒸着やコーティングによって有機半導体層を形成しているが、これらの方法では、有機半導体材料が多結晶となる。多結晶の有機半導体層を有する有機トランジスタの移動度は、主にグレイン間を移動する境界移動度によって律速され、移動度μと、有機半導体層のグレインサイズＬとの間には、下式の関係が成立する。この式から、有機半導体層のグレインサイズＬを大きくすることによって、移動度μを大きくできることが理解される。
Figure JPOXMLDOC01-appb-M000001
 ［式中、＜ｖ＞は電子平均速度、ｋはボルツマン定数、Ｅｂは活性化エネルギーを意味する］
　有機トランジスタの移動度を向上させる技術として、特許文献１（国際公開ＷＯ２００８／１１７５７９）には、絶縁性基材の上に、ペンタセンなどの第１の有機薄膜と、テトラアリールジアミン類などの第２の有機薄膜又はＡｌ２Ｏ３などの無機系の絶縁性薄膜と、を交互に積層した有機トランジスタが提案されている。
　また、特許文献２（特開２０１０－２４５１１４号公報）では、ボトムゲート型構造の有機トランジスタにおいて、ゲート絶縁膜をカップリング剤で処理することにより、移動度を向上させることが開示されている。なお、特許文献２では、カップリング剤によってゲート絶縁膜を処理し、表面自由エネルギーを低下させることで、大きなグレインサイズの有機半導体層が得られると示唆されている。さらに、グレインサイズを大きくすることにより、キャリアトラップの原因となるグレイン間境界が少なくなり、移動度が高くなることも示唆されている。
　特許文献３（特開２０１０－１４１１４２号公報）では、ボトムゲート型構造の有機トランジスタにおいて、ゲート絶縁膜の上に、表面自由エネルギーが５０ｍＪ／ｍ２以下となるコーティング薄膜を形成することが提案されている。これによって、特許文献３では、該薄膜上にペンタセンなどの半導体活性層を成長させる場合、キャリアのトラップ準位となる欠陥が少ない半導体活性層を成長させ得ることが記載されている。
　特許文献４（国際公開ＷＯ２００６／１３７２３３）は、基板表面に、有機半導体材料を含む液体を塗布して半導体材料薄膜を形成する有機半導体材料薄膜の形成方法に関する。特許文献４では、基板表面の表面自由エネルギーをγＳ＝γＳ ｄ＋γＳ ｐ＋γＳ ｈ、液体中の溶媒の表面自由エネルギーをγＬ＝γＬ ｄ＋γＬ ｐ＋γＬ ｈ（γＳ ｄ，γＳ ｐ，γＳ ｈ及びγＬ ｄ，γＬ ｐ，γＬ ｈは、それぞれＹｏｕｎｇ－Ｆｏｗｋｅｓ式に基づく固体表面及び液体の表面自由エネルギーの非極性成分、極性成分、水素結合成分を表す）で表したとき、γＳ ｈ－γＬ ｈの値を－５ｍＮ／ｍ以上２０ｍＮ／ｍ以下の範囲にすることが提案されている。これにより、特許文献４では、移動度を向上させた高性能の有機薄膜トランジスタを製造できる、とされており、このような表面自由エネルギーの制御を行う方法として、基板表面の表面粗さを変化させる処理、シランカップリング剤による処理、ラビング等の配向処理が挙げられている。
　上記のとおり、有機トランジスタの移動度を向上させるために、表面処理を行ったり、薄膜を介在させたりする提案がなされている。しかし、上記特許文献１～３の提案は、ボトムゲート型構造の有機トランジスタを対象としたものであり、有機半導体層の上にゲート絶縁層が積層されてチャネルが形成されるトップゲート型構造の有機トランジスタの移動度の向上に適用することは困難である。上記特許文献４では、トップゲート構造の有機トランジスタへの適用も一応示唆されているが、その場合の表面処理の対象はガラス基板やプラスチックフィルムなどの支持体（基板）であるとされており、表面処理の具体的な手法については明記されていない。
　本発明は、トップゲート構造を有し、高い移動度を有する有機トランジスタを提供する。
　上記実情に鑑み、本発明者らは鋭意研究を行った結果、トップゲート構造の有機トランジスタにおいて、有機半導体層の下地となる第１の絶縁層に、予め接着仕事Ｗ１≧Ｗ２となる表面処理をしておくことによって、高い移動度を有する有機トランジスタを製造できることを見出し、本発明を完成した。ここで、Ｗ１は、有機半導体層を同一の有機半導体層上に形成するときの接着仕事であり、Ｗ２は、有機半導体層を、表面処理した下地となる第１の絶縁層上に形成するときの接着仕事である。
　本発明の有機トランジスタは、支持体と、前記支持体の上に積層された第１の絶縁層と、　前記第１の絶縁層の上に積層された有機半導体層と、前記有機半導体層に対し、部分的に接して設けられた一対のソース電極及びドレイン電極と、前記有機半導体層より上に積層された第２の絶縁層と、前記第２の絶縁層の上に設けられたゲート電極と、を備えている。この有機トランジスタは、前記第１の絶縁層の前記有機半導体層と接する面に、表面処理がなされており、前記表面処理は、前記有機半導体層と同一材料を用いて積層形成した２つの層の間の接着仕事をＷ１としたときに、前記有機半導体層を、表面処理した下地となる前記第１の絶縁層上に形成した場合の該第１の絶縁層と前記有機半導体層との間の接着仕事Ｗ２が、Ｗ１≧Ｗ２の関係となるようにする処理である。
　本発明の有機トランジスタは、前記第１の絶縁層の表面において、少なくとも、前記有機半導体層と前記第２の絶縁層との境界に形成されるチャネル領域に対応して、前記表面処理が部分的に施されていてもよい。
　また、本発明の有機トランジスタは、前記表面処理が、炭素数１０以上３０以下の飽和炭化水素化合物を付着させる処理であってもよい。
　また、本発明の有機トランジスタは、前記有機半導体層の構成材料がペンタセンであってもよい。
　また、本発明の有機トランジスタは、前記第１の絶縁層の構成材料がＳｒＴｉＯ３であってもよい。
　また、本発明の有機トランジスタは、前記一対のソース電極及びドレイン電極が、前記有機半導体層より下方に設けられたトップゲート・ボトムコンタクト型構造であってもよい。この場合、前記一対のソース電極及びドレイン電極上にＳＡＭ膜が設けられていてもよい。
　本発明の有機トランジスタの製造方法は、支持体と、前記支持体の上に積層された第１の絶縁層と、前記第１の絶縁層の上に積層された有機半導体層と、前記有機半導体層に対し、部分的に接して設けられた一対のソース電極及びドレイン電極と、前記有機半導体層より上に積層された第２の絶縁層と、前記第２の絶縁層の上に設けられたゲート電極と、を備えた有機トランジスタの製造方法である。この製造方法は、前記第１の絶縁層の前記有機半導体層と接する面に表面処理を行う工程と、表面処理後の前記第１の絶縁層の上に前記有機半導体層を形成する工程と、を備えている。そして、前記表面処理は、前記有機半導体層と同一材料を用いて積層形成した２つの層の間の接着仕事をＷ１としたときに、前記有機半導体層を、表面処理した下地となる前記第１の絶縁層上に形成した場合の該第１の絶縁層と前記有機半導体層との間の接着仕事Ｗ２が、Ｗ１≧Ｗ２の関係になるように行われる。
　以上のように、第１の絶縁層と有機半導体層との接着仕事をコントロールすることによって、有機半導体層を構成する分子の結晶成長を促してグレインサイズを大きくし、結晶の規則性を向上させ、有機半導体層の表面を平坦化することが可能になる。これにより、有機半導体層と第２の絶縁層との界面のチャネル領域におけるキャリアの移動障壁を低減し、有機トランジスタにおける移動度を向上させることが可能になる。
本発明の第１の実施の形態の有機トランジスタの概略構成を示す断面図である。 アモルファスＳｒＴｉＯ３薄膜上のペンタセン薄膜の被覆率と接着仕事との関係を示すグラフである。 第１の実施の形態の有機トランジスタの製造方法における工程手順を模式的に示す図面である。 図３に続く工程を模式的に示す図面である。 第１の実施の形態の変形例を模式的に説明する図面である。 第１の実施の形態の別の変形例を模式的に説明する図面である。 本発明の第２の実施の形態の有機トランジスタの概略構成を示す断面図である。 本発明の第３の実施の形態における有機トランジスタの製造方法の工程の一部を説明する図面である。
　次に、図面を参照しながら本発明の実施の形態について説明する。
［第１の実施の形態］
　図１は、本発明の第１の実施の形態の有機トランジスタ１００の概略構成を示す断面図である。この有機トランジスタ１００は、いわゆるトップゲート・ボトムコンタクト型構造をしている。すなわち、有機トランジスタ１００は、支持体としての基板１と、この基板１の上に所定の厚みで形成された第１の絶縁層としての下地絶縁層３と、この下地絶縁層３の上に所定のパターンで部分的に形成された一対のソース電極５ａ及びドレイン電極５ｂと、これらソース電極５ａ及びドレイン電極５ｂを覆うように、かつ下地絶縁層３に接するように積層された有機半導体層７と、有機半導体層７の上に積層された第２の絶縁層としてのゲート絶縁層９と、ゲート絶縁層９の上に積層されたゲート電極１１とを備えている。下地絶縁層３の有機半導体層７と接する面には、表面処理がなされ、有機半導体層７を同一の有機半導体層上に形成した場合の接着仕事Ｗ１に対し、下地絶縁層３に表面処理をした状態で有機半導体層７を形成した場合の下地絶縁層３と有機半導体層７との接着仕事Ｗ２が、Ｗ１≧Ｗ２の関係になっている。
＜基板＞
　基板１の材質は、有機トランジスタに一般的に用いられる無機材料あるいは有機材料として、例えば、ガラス、石英、単結晶シリコン、多結晶シリコン、アモルファスシリコン、合成樹脂などを用いることができる。ここで、合成樹脂としては、例えば、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリエーテルスルホン、ポリエーテルイミド、ポリエーテルエーテルケトン、ポリフェニレンスルフィド、ポリアリレート、ポリイミド、ボリカーボネートなどを挙げることができる。なお、基板１として、上記材料を組み合わせた複合基板を用いることもできる。また、基板１は、多層構造であってもよい。
＜下地絶縁層＞
　下地絶縁層３を構成する絶縁材料としては、有機トランジスタに一般的に用いられる無機絶縁材料あるいは有機絶縁材料を用いることができる。
　無機絶縁材料としては、例えばガラス、酸化ケイ素（ＳｉＯ２）、窒化ケイ素、窒化アルミニウムなどのほか、金属酸化物である酸化アルミニウム、酸化タンタル、酸化チタン、酸化スズ、酸化バナジウム、チタン酸ストロンチウム、チタン酸バリウムストロンチウム、ジルコニウム酸チタン酸バリウム、ジルコニウム酸チタン酸鉛、チタン酸鉛ランタン、チタン酸バリウム、フッ化バリウムマグネシウム、チタン酸ビスマス、チタン酸ストロンチウムビスマス、タンタル酸ストロンチウムビスマス、タンタル酸ニオブ酸ビスマス、トリオキサイドイットリウム、酸化ハフニウムなどを挙げることができる。これらの中でも、薄膜の状態でも比較的比誘電率が高く、アモルファス構造を有しており、絶縁耐圧が高いチタン酸ストロンチウムなどの金属酸化物を用いることが好ましい。
　また、有機絶縁材料としては、例えばポリイミド、ポリアミド、ポリエステル、ポリアクリレート、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、ノボラック系樹脂、ビニル系樹脂などの高分子材料を用いることができる。
　なお、図１では１層の下地絶縁層３を描いているが、下地絶縁層３として、複数の絶縁膜を積層することも可能である。
＜ソース・ドレイン電極＞
　ソース電極５ａ及びドレイン電極５ｂの材料（電極材料）としては、有機トランジスタに一般的に用いられる導電性材料を使用できる。このような導電性材料としては、例えば、Ａｇ、Ａｕ、Ｔａ、Ｔｉ、Ａｌ、Ｚｒ、Ｃｒ、Ｎｂ、Ｈｆ、Ｍｏ、これらの合金、酸化インジウムスズ合金（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）等の金属材料や、シリコン単結晶、多結晶シリコン、アモルファスシリコン等のシリコン系材料、カーボンブラック、グラファイト等の炭素材料、さらに例えば、導電性高分子材料などを挙げることができる。
＜有機半導体層＞
　有機半導体層７を形成するための有機半導体材料としては、所望の半導体特性を備えた有機半導体層７を形成できる材料、例えば、芳香族化合物、鎖式化合物、有機顔料、有機ケイ素化合物等を挙げることができる。より具体的には、例えばペンタセン等の低分子有機化合物、ポリピロール類、ポリチオフェン類、ポリイソチアナフテン類、ポリチェニレンビニレン類、ポリ（ｐ－フェニレンビニレン）類、ポリアニリン類、ポリアセチレン類、ポリアズレン類等の高分子有機化合物を挙げることができる。これらの中でも、有機トランジスタ１００の移動度を高くすることができ、簡便に膜厚制御が可能であるペンタセンなどの縮合多環芳香族の使用が望ましい。ペンタセンのようなアセン系の縮合多環芳香族化合物では、ベンゼン環が豊富であるためπ電子系の拡張による分子間の重なりが大きくなるので、移動度の向上が期待できる。
　有機半導体層７の厚みは、有機半導体材料の種類等に応じて適宜設定できるが、例えば１．５ｎｍ以上１５ｎｍ以下の範囲内とすることができる。
＜ゲート絶縁層＞
　ゲート絶縁層９を構成する絶縁材料としては、有機トランジスタに一般的に用いられる無機絶縁材料あるいは有機絶縁材料を用いることができる。
　無機絶縁材料としては、例えばガラス、酸化ケイ素（ＳｉＯ２）、窒化ケイ素、窒化アルミニウムなどのほか、金属酸化物である酸化アルミニウム、酸化タンタル、酸化チタン、酸化スズ、酸化バナジウム、チタン酸ストロンチウム、チタン酸バリウムストロンチウム、ジルコニウム酸チタン酸バリウム、ジルコニウム酸チタン酸鉛、チタン酸鉛ランタン、チタン酸バリウム、フッ化バリウムマグネシウム、チタン酸ビスマス、チタン酸ストロンチウムビスマス、タンタル酸ストロンチウムビスマス、タンタル酸ニオブ酸ビスマス、トリオキサイドイットリウム、酸化ハフニウムなどを挙げることができる。これらの中でも、薄膜の状態でも比較的比誘電率が高く、アモルファス構造を有しており、絶縁耐圧が高いチタン酸ストロンチウムなどの金属酸化物を用いることが好ましい。
　また、有機絶縁材料としては、例えばポリイミド、ポリアミド、ポリエステル、ポリアクリレート、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、ノボラック系樹脂、ビニル系樹脂などの高分子材料を用いることができる。
　ゲート絶縁層９の厚みは、絶縁材料の種類等に応じて適宜設定できるが、例えば５０ｎｍ以上１０００ｎｍ以下の範囲内、好ましくは、１００ｎｍ以上３００ｎｍ以下の範囲内とすることができる。
＜ゲート電極＞
　ゲート電極１１を構成する材料としては、有機トランジスタに一般的に用いられる導電性材料を使用できる。このような導電性材料としては、例えば、Ａｇ、Ａｕ、Ｔａ、Ｔｉ、Ａｌ、Ｚｒ、Ｃｒ、Ｎｂ、Ｈｆ、Ｍｏ、これらの合金、酸化インジウムスズ合金（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）等の金属材料や、シリコン単結晶、多結晶シリコン、アモルファスシリコン等のシリコン系材料、カーボンブラック、グラファイト等の炭素材料、さらに例えば、導電性高分子材料などを挙げることができる。
＜表面処理＞
　下地絶縁層３の有機半導体層７と接する面には、表面処理がなされる。そして、有機半導体層７を同一の有機半導体層上に形成した場合の接着仕事をＷ１とした場合、下地絶縁層３に表面処理をした状態で有機半導体層７を形成した場合の下地絶縁層３と有機半導体層７との接着仕事Ｗ２は、Ｗ１≧Ｗ２の関係になっている。
　ここで、接着仕事とは、下式に表されるように、液体と固体のそれぞれの表面自由エネルギーの和と、液体と固体が接着した後の表面自由エネルギーとの差分を意味する。
　ＷＳＬ＝（γＳ＋γＬ）－γＳＬ　　　・・・（１）
［ここで、ＷＳＬは接着仕事、γＳは固体の表面自由エネルギー、γＬは液体の表面自由エネルギー、γＳＬは液体と固体が接着した状態の界面自由エネルギーを示す］
　図２は、無機絶縁材料であるアモルファス－チタン酸ストロンチウム（ａ－ＳｒＴｉＯ３）薄膜上に、有機半導体材料であるペンタセン薄膜を形成した場合の被覆率について、ａ－ＳｒＴｉＯ３薄膜の表面状態を変えて接着仕事Ｗ２を変化させた条件における測定結果を示している。ａ－ＳｒＴｉＯ３薄膜は、プラズマスパッタ蒸着法により室温の条件で厚さ１００ｎｍに成膜した。また、ペンタセン薄膜は、真空蒸着法により、基板温度室温の条件で厚さ２ｎｍに成膜した。ここで、ペンタセン薄膜を同じペンタセン薄膜上に形成した場合の接着仕事Ｗ１は、おおよそ１００ｍＮ／ｍ（図２中、斜線部で示した）である。
　図２では、ａ－ＳｒＴｉＯ３の表面を未処理（符号Ａ）の場合と、表面処理として、Ｃ２０Ｈ４４処理（符号Ｂ）、ＣｘＦｙ処理（符号Ｃ；ｘ，ｙは化学量論的にとり得る数値を意味する。以下、同様である）、紫外線処理（符号Ｄ）、紫外線処理と２３０℃アニール処理との組み合わせ（符号Ｅ）、ラジカル処理（符号Ｆ）、及びフタル酸ジブチル処理（符合Ｇ）をした場合を、それぞれペンタセンとの接着仕事の値でプロットしている。
　各表面処理は、以下の条件で実施した。Ｃ２０Ｈ４４処理は、Ｃ２０Ｈ４４固体とａ－ＳｒＴｉＯ３基板をシャーレに封入することにより実施した。ＣｘＦｙ処理は、フォンブリン（登録商標；ソルベイスペシャルティポリマーズ社製）などの真空グリスとａ－ＳｒＴｉＯ３基板をシャーレに封入することにより実施した。紫外線処理は、波長１８５ｎｍのＵＶ処理装置にて大気中でａ－ＳｒＴｉＯ３を紫外線に１０分間曝露することにより実施した。紫外線処理とアニール処理との組み合わせにおいて、紫外線処理は、上記と同じ条件で行い、その後、真空中にてアニールすることより実施した。ラジカル処理は、Ｏ２プラズマアッシング装置にて実施した。フタル酸ジブチル処理は、フタル酸ジブチル溶液とａ－ＳｒＴｉＯ３基板をシャーレに封入することにより実施した。
　紫外線処理（符号Ｄ）、紫外線処理と２３０℃アニール処理（符号Ｅ）、ラジカル処理（符号Ｆ）は、いずれもａ－ＳｒＴｉＯ３の表面を清浄化する表面処理である。後述のように、未処理（符号Ａ）の状態では、ａ－ＳｒＴｉＯ３の表面に有機物が付着している可能性があるが、これらの処理によって、ａ－ＳｒＴｉＯ３の表面から有機物が除去され、清浄な状態に近づくことによって、未処理（符号Ａ）に比べ、接着仕事Ｗ２が大きくなっているものと推定される。なお、紫外線処理（符号Ｄ）、紫外線処理と２３０℃アニール処理（符号Ｅ）では、清浄化が不完全で有機物が残存していると考えられるため、結果的に接着仕事Ｗ２が許容範囲内となっているが、ラジカル処理（符号Ｆ）では、清浄化が進み過ぎたため、接着仕事Ｗ２がＷ１よりも大きくなっているものと考えられる。
　一方、Ｃ２０Ｈ４４処理（符号Ｂ）、ＣｘＦｙ処理（符号Ｃ）では、これらの分子が相互作用によって１分子層以下の厚みでａ－ＳｒＴｉＯ３の表面に付着し、ａ－ＳｒＴｉＯ３の表面を不活性化していることにより、接着仕事Ｗ２を十分に低下させているものと考えられる。
　また、フタル酸ジブチル処理（符号Ｇ）では、フタル酸ジブチルの化学構造中に酸素原子の二重結合が存在するため、表面処理後にその酸素原子が大気中の水と反応してしまうことにより、接着仕事Ｗ２がやや大きめになっていると考えられる。しかし、接着仕事Ｗ２はＷ１とほぼ同等であり、表面処理の効果は得られている。
　また、未処理（符号Ａ）については、ａ－ＳｒＴｉＯ３の表面に有機物が付着している可能性があり、それが、接着仕事が小さく、被覆率の高い理由であると推測される。従って、未処理（符号Ａ）の場合、被覆率の値はよいが、何が付着しているかわからず、その量も一定とは限らないため、ペンタセンの結晶性や被覆率を厳密に管理する目的では好ましくない。ただし、有機汚染により、ａ－ＳｒＴｉＯ３表面のペンタセンとの接着仕事Ｗ２が小さくなるように機能しており、結果としてＷ１≧Ｗ２を満たし、高い被覆率になっている。
　図２に示した実験の結果から、下地絶縁層３がａ－ＳｒＴｉＯ３薄膜である場合の表面処理としては、Ｃ２０Ｈ４４処理（符号Ｂ）、ＣｘＦｙ処理（符号Ｃ）が、接着仕事Ｗ２を低下させる効果が大きく、好ましいと考えられる。そして、有機半導体層７（ペンタセン）を同じ有機半導体層（ペンタセン）上に形成した場合の接着仕事Ｗ１に対し、下地絶縁層３に表面処理をした状態で有機半導体層７を形成した場合の下地絶縁層３と有機半導体層７との接着仕事Ｗ２が、Ｗ１≧Ｗ２の関係になるように表面処理を行う。このような表面処理によって、有機半導体層７を構成する分子の結晶成長を促してグレインサイズを大きくし、結晶の規則性を向上させ、有機半導体層７の表面を平坦化することが可能になる。接着仕事をＷ１≧Ｗ２にすることで、このような効果が得られるメカニズムは未だ明らかではないが、有機半導体層７と下地絶縁層３間の相互作用と有機半導体層７を構成する有機半導体材料それ自身の凝集性（結晶化しやすさ）のバランスを考慮し、以下のように考えれば合理的に説明できる。本来、有機半導体材料は凝集性が高く、それ自身が結晶化しやすい性質を持っている（換言すれば、自己組織化しやすい）。有機半導体層７を例えば蒸着により形成する場合、有機半導体層７と下地絶縁層３間の濡れ性が大きい（Ｗ１＜Ｗ２）と、有機半導体層７が自身の力で結晶化するよりも下地絶縁層３と濡れて（結合して）しまい、その場所にとどまる可能性が高くなり、その場所を中心として結晶成長が始まってしまう。この結晶生成サイトが多ければ多いほど、結晶の配向性が低くなり、結果としてグレインサイズの減少を引き起こす可能性が大きくなる。これに対して有機半導体層７と下地絶縁層３間の濡れ性が小さい場合（Ｗ１≧Ｗ２）は、特定の場所に分子がとどまることなく下地絶縁層３上を自由に動き回ることができるため、分子自身の凝集性を生かした状態で結晶を生成することになる。その結果として大きなグレインを形成し、表面の平坦化が起こるものと推測される。これにより、有機半導体層７とゲート絶縁層９との界面のチャネル領域Ｃにおけるキャリアの移動障壁を低減し、有機トランジスタ１００における移動度を向上させる効果が得られる。
［有機トランジスタの製造方法］
　次に、図３～６を参照しながら、本実施の形態の有機トランジスタ１００の製造方法について説明する。図３～６は、本実施の形態の有機トランジスタ１００の製造方法における工程手順を説明するために基板表面の断面構造を模式的に表したものである。本実施の形態の有機トランジスタ１００の製造方法は、少なくとも、基板１上に下地絶縁層３を積層形成する工程と、下地絶縁層３上にソース・ドレイン電極５ａ，５ｂを形成する工程と、ソース・ドレイン電極５ａ，５ｂを覆い、かつ下地絶縁層３に接するように有機半導体層７を積層形成する工程と、有機半導体層７上に、ゲート絶縁層９を積層形成する工程と、ゲート絶縁層９上にゲート電極１１を形成する工程と、を備えている。そして、本実施の形態の有機トランジスタの製造方法１００は、さらに、有機半導体層７を形成する前に、下地絶縁層３の有機半導体層７と接する面に表面処理を行う工程を備えている。有機半導体層７は、表面処理後の下地絶縁層３の上に形成される。ここで、表面処理は、有機半導体層７を同一の有機半導体層上に形成した場合の接着仕事Ｗ１に対し、下地絶縁層３に表面処理をした状態で有機半導体層７を形成した場合の下地絶縁層３と有機半導体層７との接着仕事Ｗ２が、Ｗ１≧Ｗ２の関係になるように行われる。なお、本実施の形態の有機トランジスタ１００の製造方法は、必要に応じて他の工程を有してもよい。
＜下地絶縁層の形成工程＞
　図３（ａ）～（ｂ）は、下地絶縁層３の形成工程を示している。本工程では、基板１上に下地絶縁層３を積層形成する。下地絶縁層３を形成する方法としては、特に限定されるものでない。下地絶縁層３の材質に無機絶縁材料を用いる場合は、ドライプロセス又はウェットプロセスにより下地絶縁層３を形成することができる。ドライプロセスとしては、例えば、真空蒸着法、分子線エピタキシャル成長法、イオンクラスタービーム法、低エネルギーイオンビーム法、イオンプレーティング法、ＣＶＤ法、スパッタリング法、大気圧プラズマ法などを挙げることができる。また、ウェットプロセスとしては、例えば、スピンコート法、ダイコート法、ロールコート法、バーコート法、ＬＢ法、ディップコート法、スプレーコート法、ブレードコート法、キャスト法等の塗布方法や、インクジェット法、スクリーン印刷法、パッド印刷法、フレキソ印刷法、マイクロコンタクトプリンティング法、グラビア印刷法、オフセット印刷法、グラビア・オフセット印刷法等を挙げることができる。なお、下地絶縁層３の材質に有機絶縁材料を用いる場合は、ウェットプロセスにより下地絶縁層３を形成することが好ましい。
　本実施の形態において、下地絶縁層３を形成する場合の成膜条件としては、膜の均一性を確保する観点から、例えば、真空蒸着法、ＭＯＣＶＤ法などが好ましい。
＜表面処理工程＞
　図３（ｂ）～（ｃ）は、表面処理工程を示している。表面処理工程は、下地絶縁層３の表面状態を変化させて、有機半導体層７を同一の有機半導体層上に形成した場合の接着仕事Ｗ１に対し、下地絶縁層３に表面処理をした状態で有機半導体層７を形成した場合の下地絶縁層３と有機半導体層７との接着仕事Ｗ２が、Ｗ１≧Ｗ２の関係になるように行われる。図３（ｃ）では、下地絶縁層３の全面が表面処理された状態を破線で示している。
　表面処理は、例えば以下のi）～iii）のいずれかの処理により行うことができる。
　i）下地絶縁層３の表面を不活性にする処理。
　ii）下地絶縁層３の表面の活性種を減少させる処理。
　iii)下地絶縁層３の表面の水分を除去する処理。
　上記i）の処理としては、下地絶縁層３の表面に、不活性物質を付着させる処理を挙げることができる。不活性物質としては、例えば、飽和炭化水素（ＣｘＨｙ）、不揮発性有機物（例えば、真空グリスとして用いられるＣｘＦｙ）、Ｓｒ原子などであり、これらを付着させることによって、下地絶縁層３の表面の活性な部位を終端する。これによって、有機半導体材料に対する濡れ性が向上することにより、有機半導体材料の粒界が減少し、粒界によるキャリア散乱が減少し、移動度の向上が期待できる。ここで、飽和炭化水素（ＣｘＨｙ）としては、炭素数１０以上３０以下の飽和炭化水素化合物が好ましく、例えばＣ２０Ｈ４４等が好ましい。例えば、下地絶縁層３がａ－ＳｒＴｉＯ３により構成されている場合、下地絶縁層３中のＴｉ原子やＯ原子の未結合サイトにＣ２０Ｈ４４が相互作用によって結合することによって、未結合サイトが終端され、不活性化されるものと考えられる。
　下地絶縁層３の表面の不活性化処理は、例えば、密閉容器内で下地絶縁層３の表面を上記飽和炭化水素（ＣｘＨｙ）等の不活性物質の蒸気に曝し、下地絶縁層３の表面に不活性物質を付着させることにより行うことができる。不活性化処理は、例えば飽和炭化水素（ＣｘＨｙ）の場合、下地絶縁層３の表面に、例えばＵＶ処理、溶液洗浄などの処理を行い、表面を一旦活性化してからＣｘＨｙ雰囲気中に封入することが好ましい。
　上記ii）の処理としては、下地絶縁層３の表面の活性種に対して反応性を有する原子や分子を供給する方法を挙げることができる。下地絶縁層３の表面の活性種としては、例えば酸素原子の二重結合、Ｔｉ原子などを挙げることができる。
　上記iii）の処理としては、下地絶縁層３の表面を真空中でアニール処理して水分を除去する方法を挙げることができる。
＜ソース・ドレイン電極の形成工程＞
　ソース・ドレイン電極の形成工程では、図３（ｃ）～（ｄ）に示すように、下地絶縁層３上に、チャネル領域Ｃに対応する所定の間隔でソース電極５ａおよびドレイン電極５ｂを形成する。ソース電極５ａ及びドレイン電極５ｂを形成する方法は特に限定されるものではない。例えば、下地絶縁層３の全面に導電性層を形成した後、これをフォトリソグラフィー技術とエッチングによりパターニングしてソース電極５ａおよびドレイン電極５ｂを形成してもよいし、スクリーン印刷法、インクジェット法、蒸着法等によって下地絶縁層３上に直接パターン状にソース電極５ａおよびドレイン電極５ｂを形成してもよい。
＜有機半導体層の形成工程＞
　有機半導体層７の形成工程では、ソース・ドレイン電極５ａ，５ｂを覆い、かつ下地絶縁層３に接するように有機半導体層７を積層形成する。これにより、図４（ａ）に示すように、有機半導体層７が形成される。有機半導体層７は、例えば、ドライプロセス又はウェットプロセスにより形成することができる。ドライプロセスとしては、例えば、真空蒸着法、分子線エピタキシャル成長法、イオンクラスタービーム法、低エネルギーイオンビーム法、イオンプレーティング法、ＣＶＤ法、スパッタリング法、大気圧プラズマ法などを挙げることができる。ウェットプロセスとしては、例えば、スピンコート法、ダイコート法、ロールコート法、バーコート法、ＬＢ法、ディップコート法、スプレーコート法、ブレードコート法、キャスト法等の塗布方法や、インクジェット法、スクリーン印刷法、パッド印刷法、フレキソ印刷法、マイクロコンタクトプリンティング法、グラビア印刷法、オフセット印刷法、グラビア・オフセット印刷法等を挙げることができる。
　有機半導体層７とゲート絶縁層９との界面にチャネル領域Ｃが形成されるため、有機トランジスタ１００の移動度を向上させる観点から、有機半導体層７の表面粗さＲａを極力小さくして平坦な状態とすることが好ましい。本実施の形態では、有機半導体層７の下層の下地絶縁層３に表面処理を施すことによって、有機半導体層７（例えばペンタセン）を同じ有機半導体層（例えばペンタセン）上に積層形成した場合の接着仕事Ｗ１に対し、下地絶縁層３に表面処理をした状態で有機半導体層７を形成した場合の下地絶縁層３と有機半導体層７との接着仕事Ｗ２が、Ｗ１≧Ｗ２の関係になるため、有機半導体層７の表面が平坦化し、有機半導体層７の表面粗さＲａを小さくすることが可能になる。
＜ゲート絶縁層の形成工程＞
　ゲート絶縁層９の形成工程では、図４（ａ）、（ｂ）に示すように、有機半導体層７上に、ゲート絶縁層９を積層形成する。ゲート絶縁層９を形成する方法としては、特に限定されるものでない。ゲート絶縁層９の材質に無機絶縁材料を用いる場合は、ドライプロセス又はウェットプロセスによりゲート絶縁層９を形成することができる。ドライプロセスとしては、例えば、真空蒸着法、分子線エピタキシャル成長法、イオンクラスタービーム法、低エネルギーイオンビーム法、イオンプレーティング法、ＣＶＤ法、スパッタリング法、大気圧プラズマ法などを挙げることができる。また、ウェットプロセスとしては、例えば、スピンコート法、ダイコート法、ロールコート法、バーコート法、ＬＢ法、ディップコート法、スプレーコート法、ブレードコート法、キャスト法等の塗布方法や、インクジェット法、スクリーン印刷法、パッド印刷法、フレキソ印刷法、マイクロコンタクトプリンティング法、グラビア印刷法、オフセット印刷法、グラビア・オフセット印刷法等を挙げることができる。なお、ゲート絶縁層９の材質に有機絶縁材料を用いる場合は、ウェットプロセスによりゲート絶縁層９を形成することが好ましい。
＜ゲート電極の形成工程＞
　ゲート電極１１の形成工程では、図４（ｂ）、（ｃ）に示すように、ゲート絶縁層９上にゲート電極１１を形成する。ゲート電極１１を形成する方法は、特に限定されるものではなく、ゲート電極１１の材質に応じて決定できる。ゲート絶縁層９上にパターン状にゲート電極１１を形成する方法としては、ゲート絶縁層９の全面に導電性層を形成した後、これをフォトリソグラフィー技術によりパターニングしてゲート電極１１としてもよいし、スクリーン印刷法、インクジェット法、蒸着法等によってゲート絶縁層９上に直接パターン状にゲート電極１１を形成してもよい。
　以上の工程により、図１に示した有機トランジスタ１００を製造することができる。本実施の形態の有機トランジスタ１００は、例えば、薄膜トランジスタ（ＴＦＴ）などの有機電界効果トランジスタとして、液晶ディスプレイ装置、有機ＥＬディスプレイ装置、電気泳動ディスプレイ装置等に好ましく利用できる。
　次に、第１の実施の形態における変形例について説明する。
＜第１の変形例＞
　表面処理工程では、図３（ｃ）に示すように下地絶縁層３の全面に対して表面処理を行ってもよいが、下地絶縁層３の一部に対して行ってもよい。例えば図５に示すように、有機半導体層７とゲート絶縁層９との境界に形成されるチャネル領域Ｃに対応する下地絶縁層３上の領域（チャネル対応領域Ｒｃ）を含むように部分的に施すことも可能である。
＜第２の変形例＞
　図３（ｄ）に示すように、ソース電極５ａ及びドレイン電極５ｂを形成した後、さらに、図６に示すように、ソース電極５ａ及びドレイン電極５ｂの上に自己組織化単分子（Ｓｅｌｆ－ａｓｓｅｍｂｌｅｄ　ｍｏｎｏｌａｙｅｒ：ＳＡＭ）膜２０を形成しておくこともできる。ＳＡＭ膜２０を設けることにより、ソース電極５ａ及びドレイン電極５ｂの表面の表面自由エネルギーを低下させ、有機半導体材料の濡れ性を向上させ、有機半導体材料の結晶性（結晶の大きさ、結晶配列）を良好にするとともに、ソース電極５ａ及びドレイン電極５ｂと有機半導体層７との電気的な接続を良好にすることができる。図示は省略するが、ＳＡＭ膜２０は、厚み方向には一分子のみの化合物分子が、幅方向に多数配列した構造をなしている。各化合物分子は、一端にソース電極５ａおよびドレイン電極５ｂに吸着する結合基を有し、他端に撥水性の末端基を備えている。ここで、ソース電極５ａおよびドレイン電極５ｂに吸着する結合基は、ソース電極５ａおよびドレイン電極５ｂの材料に応じて選択できるが、例えば、ソース電極５ａおよびドレイン電極５ｂが、金、銀、銅などの金属で構成される場合は、結合基としてチオール基（ＳＨ）、ジスルフィド基（ＳＳ）が好適に用いられる。また、撥水性の末端基としては、メチル基（ＣＨ３）、フッ素（Ｆ）等が好適に用いられる。具体的には、ソース電極５ａおよびドレイン電極５ｂの材質として金を用いた場合には、ＳＡＭ膜２０として、アルカンチオールなどを用いることができる。
　以上詳述したように、本実施の形態の有機トランジスタ１００では、基板１上に形成した下地絶縁層３に対し、予め表面処理を施しておく。この表面処理によって、有機半導体層７を同じ有機半導体層上に形成した場合の接着仕事Ｗ１に対し、下地絶縁層３に表面処理をした状態で有機半導体層７を形成した場合の下地絶縁層３と有機半導体層７との接着仕事Ｗ２が、Ｗ１≧Ｗ２の関係になる。このように、下地絶縁層３と有機半導体層７との接着仕事をコントロールすることによって、有機半導体層７を構成する分子の結晶成長を促してグレインサイズを大きくし、結晶の規則性を向上させ、有機半導体層７の表面を平坦化することが可能になる。これにより、有機半導体層７とゲート絶縁層９との界面のチャネル領域Ｃにおけるキャリアの移動障壁を低減し、有機トランジスタ１００における移動度を向上させる効果が得られる。
［第２の実施の形態］
　次に、図７を参照しながら、本発明の第２の実施の形態について説明する。図７は、本発明の第２の実施の形態にかかる有機トランジスタの概略構成を説明する図面である。この有機トランジスタ１０１は、いわゆるトップゲート・トップコンタクト型構造をしている。すなわち、有機トランジスタ１０１は、支持体としての基板１と、この基板１の上に所定の厚みで形成された第１の絶縁層としての下地絶縁層３と、この下地絶縁層３に接するように積層された有機半導体層７と、この有機半導体層７の上に、所定のパターンで部分的に形成された一対のソース電極５ａ及びドレイン電極５ｂと、これらソース電極５ａ及びドレイン電極５ｂの間の有機半導体層７の上に積層された第２の絶縁層としてのゲート絶縁層９と、ゲート絶縁層９の上に積層されたゲート電極１１とを備えている。下地絶縁層３の有機半導体層７と接する面には、表面処理がなされて、有機半導体層７を同一の有機半導体層上に形成した場合の接着仕事Ｗ１に対し、下地絶縁層３に表面処理をした状態で有機半導体層７を形成した場合の下地絶縁層３と有機半導体層７との接着仕事Ｗ２が、Ｗ１≧Ｗ２の関係になっている。本実施の形態の有機トランジスタ１０１は、トップゲート・トップコンタクト型構造である点を除き、第１の実施の形態の有機トランジスタ１００と同様の特徴を備えている。従って、同じ構成には同一の符号を付して説明を省略する。
　本実施の形態の有機トランジスタ１０１においても、基板１上に形成した下地絶縁層３に対し、表面処理が施されている。この表面処理によって、有機半導体層７を同一の有機半導体層上に形成した場合の接着仕事Ｗ１に対し、下地絶縁層３に表面処理をした状態で有機半導体層７を形成した場合の下地絶縁層３と有機半導体層７との接着仕事Ｗ２が、Ｗ１≧Ｗ２の関係になる。このように、下地絶縁層３と有機半導体層７との接着仕事をコントロールすることによって、有機半導体層７を構成する分子の結晶成長を促してグレインサイズを大きくし、結晶の規則性を向上させ、有機半導体層７の表面を平坦化することが可能になる。これにより、有機半導体層７とゲート絶縁層９との界面のチャネル領域Ｃにおけるキャリアの移動障壁を低減し、有機トランジスタ１０１における移動度を向上させる効果が得られる。
　本実施の形態の有機トランジスタ１０１の製造方法は、基板１上に下地絶縁層３を積層形成する工程と、下地絶縁層３に接するように有機半導体層７を積層形成する工程と、有機半導体層７上に部分的にソース・ドレイン電極５ａ，５ｂを形成する工程と、ソース・ドレイン電極５ａ，５ｂの間の有機半導体層７上に積層してゲート絶縁層９を形成する工程と、ゲート絶縁層９上にゲート電極１１を形成する工程と、を備えている。そして、本実施の形態の有機トランジスタ１０１の製造方法は、さらに、下地絶縁層３の有機半導体層７と接する面に、有機半導体層７を同一の有機半導体層上に形成した場合の接着仕事Ｗ１に対し、下地絶縁層３に表面処理をした状態で有機半導体層７を形成した場合の下地絶縁層３と有機半導体層７との接着仕事Ｗ２が、Ｗ１≧Ｗ２の関係になるようにする表面処理工程を備えている。なお、本実施の形態の有機トランジスタ１０１の製造方法は、必要に応じて他の工程を有してもよい。有機トランジスタ１０１の製造方法は、下地絶縁層３に接するように有機半導体層７を形成した後、有機半導体層７上にソース電極５ａ及びドレイン電極５ｂを形成する点以外は、第１の実施の形態の有機トランジスタ１００の製造と同様に実施できる。
　なお、本実施の形態においても、第１の実施の形態の第１の変形例と同様に、有機半導体層７とゲート絶縁層９との境界に形成されるチャネル領域Ｃに対応する下地絶縁層３上の領域（チャネル対応領域Ｒｃ）を含むように表面処理を部分的に施すことも可能である。本実施の形態の有機トランジスタ１０１における他の構成及び効果は、第１の実施の形態の有機トランジスタ１００と同様である。
［第３の実施の形態］
　次に、図８を参照しながら、本発明の第３の実施の形態の有機トランジスタ（図示省略）について、その製造方法を中心に説明する。上記第１の実施の形態及び第２の実施の形態では、表面処理工程を、上記のとおり、i）下地絶縁層３の表面を不活性にする処理、ii）下地絶縁層３の表面の活性種を減少させる処理、iii)下地絶縁層３の表面の水分を除去する処理等により行うこととした。本実施の形態では、表面処理工程として、上記i）～iii)等の処理に先立って、下地絶縁層３の表面を清浄化する清浄化処理を行う構成とした。つまり、本実施の形態では、表面処理工程は、例えば上記i）～iii)等の処理と、その前に行う清浄化処理とを含んでいる。表面処理工程の一部として、下地絶縁層３の表面を清浄化する清浄化処理を行うことによって、下地絶縁層３の表面の状態を一律に揃えることができるため、上記i）～iii)等の処理の効果を定量的に把握しやすくなるというメリットがある。
　図８は、本実施の形態の有機トランジスタの製造方法における表面処理工程のみの手順を示すフロー図である。ここでは、下地絶縁層３のａ－ＳｒＴｉＯ３に対して、上記i）～iii)等の処理の中で、不活性化処理を行う場合を例に挙げて説明する。上記第１の実施の形態及び第２の実施の形態と同様に、下地絶縁層３（及び必要に応じ、ソース電極５ａ及びドレイン電極５ｂ）を形成した後、まず、清浄化処理Ｓ１を実施し、次に、不活性化処理Ｓ２を実施する。
　下地絶縁層３の清浄化処理Ｓ１としては、例えば、ラジカル処理、紫外線処理とアニール処理との組み合わせ等の処理を挙げることができる。
　不活性化処理Ｓ２は、第１の実施の形態における上記i)の不活性化処理と同様に実施できる。なお、不活性化処理に替えて、上記ii）、iii)の処理を行ってもよい。
　本実施の形態の有機トランジスタにおける他の構成及び効果は、第１及び第２の実施の形態の有機トランジスタと同様である。
　以上、本発明の実施の形態を例示の目的で詳細に説明したが、本発明は上記実施の形態に制約されることはない。
　本国際出願は、２０１１年１２月８日に出願された日本国特許出願２０１１－２６８８２７号に基づく優先権を主張するものであり、当該出願の全内容をここに援用する。

Claims (8)

  1. 　支持体と、前記支持体の上に積層された第１の絶縁層と、前記第１の絶縁層の上に積層された有機半導体層と、前記有機半導体層に対し、部分的に接して設けられた一対のソース電極及びドレイン電極と、前記有機半導体層より上に積層された第２の絶縁層と、前記第２の絶縁層の上に設けられたゲート電極と、を備えた有機トランジスタであって、前記第１の絶縁層の前記有機半導体層と接する面に表面処理がなされており、前記表面処理は、前記有機半導体層と同一材料を用いて積層形成した２つの層の間の接着仕事をＷ１としたときに、前記有機半導体層を、表面処理した下地となる前記第１の絶縁層上に形成した場合の該第１の絶縁層と前記有機半導体層との間の接着仕事Ｗ２が、Ｗ１≧Ｗ２の関係となるようにする処理であることを特徴とする有機トランジスタ。
  2. 　前記第１の絶縁層の表面において、少なくとも、前記有機半導体層と前記第２の絶縁層との境界に形成されるチャネル領域に対応して、前記表面処理が部分的に施されている請求項１に記載の有機トランジスタ。
  3. 　前記表面処理が、炭素数１０以上３０以下の飽和炭化水素化合物を付着させる処理である請求項１に記載の有機トランジスタ。
  4. 　前記有機半導体層の構成材料がペンタセンである請求項１に記載の有機トランジスタ。
  5. 　前記第１の絶縁層の構成材料がＳｒＴｉＯ３である請求項１に記載の有機トランジスタ。
  6. 　前記一対のソース電極及びドレイン電極が、前記有機半導体層より下方に設けられたトップゲート・ボトムコンタクト型構造である請求項１に記載の有機トランジスタ。
  7. 　前記一対のソース電極及びドレイン電極上にＳＡＭ膜が設けられている請求項６に記載の有機トランジスタ。
  8. 　支持体と、前記支持体の上に積層された第１の絶縁層と、前記第１の絶縁層の上に積層された有機半導体層と、前記有機半導体層に対し、部分的に接して設けられた一対のソース電極及びドレイン電極と、前記有機半導体層より上に積層された第２の絶縁層と、前記第２の絶縁層の上に設けられたゲート電極と、を備えた有機トランジスタの製造方法であって、前記第１の絶縁層の前記有機半導体層と接する面に表面処理を行う工程と、表面処理後の前記第１の絶縁層の上に前記有機半導体層を形成する工程と、を備え、前記表面処理は、前記有機半導体層と同一材料を用いて積層形成した２つの層の間の接着仕事をＷ１としたときに、前記有機半導体層を、表面処理した下地となる前記第１の絶縁層上に形成した場合の該第１の絶縁層と前記有機半導体層との間の接着仕事Ｗ２が、Ｗ１≧Ｗ２の関係になるように行われることを特徴とする有機トランジスタの製造方法。
     
PCT/JP2012/079454 2011-12-08 2012-11-14 有機トランジスタ及びその製造方法 WO2013084676A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201280060467.4A CN103999201A (zh) 2011-12-08 2012-11-14 有机晶体管及其制造方法
KR1020147018605A KR20140099940A (ko) 2011-12-08 2012-11-14 유기 트랜지스터 및 그 제조 방법
US14/358,694 US20140299870A1 (en) 2011-12-08 2012-11-14 Organic transistor and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-268827 2011-12-08
JP2011268827A JP2013120882A (ja) 2011-12-08 2011-12-08 有機トランジスタ及びその製造方法

Publications (1)

Publication Number Publication Date
WO2013084676A1 true WO2013084676A1 (ja) 2013-06-13

Family

ID=48574055

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/079454 WO2013084676A1 (ja) 2011-12-08 2012-11-14 有機トランジスタ及びその製造方法

Country Status (5)

Country Link
US (1) US20140299870A1 (ja)
JP (1) JP2013120882A (ja)
KR (1) KR20140099940A (ja)
CN (1) CN103999201A (ja)
WO (1) WO2013084676A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6103641B2 (ja) * 2013-07-25 2017-03-29 エステー産業株式会社 インクカートリッジ及びチップ
JP6530591B2 (ja) * 2014-07-25 2019-06-12 旭化成株式会社 フレキシブル回路デバイス及びそれを備える筋電位測定装置
CN109698276A (zh) * 2018-12-27 2019-04-30 广州天极电子科技有限公司 一种薄膜晶体管器件及其制备方法
KR102106732B1 (ko) * 2019-06-17 2020-05-06 연세대학교 산학협력단 유기 트랜지스터, 유기 커패시터, 유기 전자 소자의 제조 방법 및 유기 트랜지스터의 제조 방법
CN111081876A (zh) * 2019-12-30 2020-04-28 华南理工大学 一种以高介电、宽带隙金属氧化物为绝缘层的有机薄膜晶体管及其制备方法与应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006137233A1 (ja) * 2005-06-21 2006-12-28 Konica Minolta Holdings, Inc. 有機半導体材料薄膜の形成方法および有機薄膜トランジスタの製造方法
JP2007268715A (ja) * 2006-03-30 2007-10-18 Toppan Printing Co Ltd 印刷方法、電極パターンの形成方法及び薄膜トランジスタの形成方法
WO2009044659A1 (ja) * 2007-10-05 2009-04-09 Konica Minolta Holdings, Inc. パターン形成方法
JP2010093093A (ja) * 2008-10-09 2010-04-22 Hitachi Ltd 半導体装置およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0410921D0 (en) * 2004-05-14 2004-06-16 Plastic Logic Ltd Self-aligned active layer island
JP4887848B2 (ja) * 2006-03-15 2012-02-29 セイコーエプソン株式会社 回路基板、電気光学装置および電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006137233A1 (ja) * 2005-06-21 2006-12-28 Konica Minolta Holdings, Inc. 有機半導体材料薄膜の形成方法および有機薄膜トランジスタの製造方法
JP2007268715A (ja) * 2006-03-30 2007-10-18 Toppan Printing Co Ltd 印刷方法、電極パターンの形成方法及び薄膜トランジスタの形成方法
WO2009044659A1 (ja) * 2007-10-05 2009-04-09 Konica Minolta Holdings, Inc. パターン形成方法
JP2010093093A (ja) * 2008-10-09 2010-04-22 Hitachi Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20140099940A (ko) 2014-08-13
JP2013120882A (ja) 2013-06-17
US20140299870A1 (en) 2014-10-09
CN103999201A (zh) 2014-08-20

Similar Documents

Publication Publication Date Title
JP5291928B2 (ja) 酸化物半導体装置およびその製造方法
JP6306069B2 (ja) 金属酸化物半導体装置および半導体装置を製造する方法
US7285440B2 (en) Organic underlayers that improve the performance of organic semiconductors
KR100877153B1 (ko) 전자소자용 ＺｎＯ 반도체막 형성방법 및 상기 반도체막을포함하는 박막 트랜지스터
JP4870403B2 (ja) 薄膜トランジスタの製法
JP4616359B2 (ja) 電子素子用ＺｎＯ半導体膜の形成方法及び前記半導体膜を含む薄膜トランジスタ
US8809115B2 (en) Method for manufacturing semiconductor device
KR101240656B1 (ko) 평판표시장치와 평판표시장치의 제조방법
US20150357480A1 (en) Stable metal-oxide thin film transistor and method of making
WO2013084676A1 (ja) 有機トランジスタ及びその製造方法
JP5200322B2 (ja) 半導体デバイスおよびその製造方法
EP2339633B1 (en) Method of manufacturing transistor, and of electronic device including transistor
US8043978B2 (en) Electronic device and method for producing electronic device
JP2007150156A (ja) トランジスタおよびその製造方法
JP2004327857A (ja) 有機トランジスタの製造方法および有機トランジスタ
US20180026141A1 (en) Thin-film transistor, method for producing thin-film transistor and image display apparatus using thin-film transistor
WO2008093854A1 (ja) 薄膜半導体装置の製造方法および薄膜半導体装置
Wang et al. Low power flexible organic thin film transistors with amorphous Ba0. 7Sr0. 3TiO3 gate dielectric grown by pulsed laser deposition at low temperature
JP2007158140A (ja) 有機トランジスタ
WO2013021760A1 (ja) 有機トランジスタ及びその製造方法
KR101876011B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
JP5305461B2 (ja) 薄膜積層体及びそれを用いた有機トランジスタ
WO2007119442A1 (ja) 電荷移動度が改善された有機トランジスタ及びその製造方法
JP2010027869A (ja) 薄膜トランジスタ及びその製造方法並びに導電性パターン及びその形成方法
US7932177B2 (en) Field-effect transistor

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12855795

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14358694

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20147018605

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 12855795

Country of ref document: EP

Kind code of ref document: A1