WO2013015168A1 - 回路基板 - Google Patents

回路基板 Download PDF

Info

Publication number
WO2013015168A1
WO2013015168A1 PCT/JP2012/068182 JP2012068182W WO2013015168A1 WO 2013015168 A1 WO2013015168 A1 WO 2013015168A1 JP 2012068182 W JP2012068182 W JP 2012068182W WO 2013015168 A1 WO2013015168 A1 WO 2013015168A1
Authority
WO
WIPO (PCT)
Prior art keywords
frequency
input
circuit board
signal
distributor
Prior art date
Application number
PCT/JP2012/068182
Other languages
English (en)
French (fr)
Inventor
吉田　俊和
英明 小澤
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to US14/233,565 priority Critical patent/US8970791B2/en
Priority to CN201280036222.8A priority patent/CN103688471A/zh
Publication of WO2013015168A1 publication Critical patent/WO2013015168A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/50—Tuning indicators; Automatic tuning control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/24—Frequency- independent attenuators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/48—Networks for connecting several sources or loads, working on the same frequency or frequency band, to a common load or source
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09254—Branched layout

Definitions

  • the present disclosure relates to a circuit board, and particularly to a circuit board on which a plurality of high-frequency processing circuits are mounted.
  • a receiving device that receives a high-frequency signal has been provided with a plurality of high-frequency processing circuits that process the received high-frequency signal.
  • a plurality of tuner units as high frequency processing circuits, a plurality of broadcast waves of the same broadcast format or different broadcast formats can be viewed or recorded simultaneously.
  • Patent Document 1 describes that, in a receiving apparatus including two tuner units, the tuner units are arranged at positions where the distances from the input terminals are approximately equal.
  • the present disclosure has been made in view of such points, and even when the distance from the input terminal to each high frequency processing circuit is not equal, the signal level of the high frequency signal input to each high frequency processing circuit is made uniform. With the goal.
  • a circuit board includes an input terminal, at least one distributor, a plurality of high-frequency processing circuits, and a plurality of attenuators. Like this. A high frequency signal is input to the input terminal. The distributor distributes the high frequency signal input to the input terminal. The plurality of high-frequency processing circuits have different transmission path lengths until each high-frequency signal distributed by the distributor is input to the signal input unit. The plurality of attenuators are provided in front of the plurality of high frequency processing circuits. A larger attenuation amount is set as the transmission path length is shorter.
  • a high-frequency signal that is greatly attenuated by an attenuator is input to a high-frequency processing circuit that is close to the input terminal, and a high-frequency processing circuit that is far from the input terminal.
  • a high-frequency signal that is not so attenuated or attenuated is input.
  • the signal level of the high-frequency signal input to each high-frequency processing circuit is equal to the signal level of the high-frequency signal input to the high-frequency processing circuit having the largest transmission loss disposed at the position farthest from the input terminal.
  • the signal level of the high-frequency signal input to each high-frequency processing circuit can be made uniform even when the distance from the input terminal to each high-frequency processing circuit is not equal.
  • FIG. 3 shows an example configuration of a circuit board when three high-frequency processing circuits according to an embodiment of the present disclosure are arranged side by side along a long side of a circuit board having an antenna input terminal and an output terminal. It is a block diagram.
  • the block diagram which shows the structural example of the circuit board in the case of arrange
  • three high-frequency processing circuits that receive broadcast waves of terrestrial digital television broadcasting and three high-frequency processing circuits that receive satellite broadcast waves are arranged on the same circuit board. It is a block diagram which shows the structural example in the case of having carried out.
  • FIG. 1 is a mounting diagram illustrating a configuration example of a circuit board on which a tuner unit as a high-frequency processing circuit is mounted.
  • a circuit board 10 shown in FIG. 1 is mounted on a receiving device (not shown).
  • the receiving device receives a terrestrial digital television broadcast wave (hereinafter also referred to as a “high frequency signal”) and decodes encoded data related to video and audio included in the high frequency signal. Then, the decrypted data is transmitted to a display device (not shown) or recorded on a recording medium (not shown).
  • a terrestrial digital television broadcast wave hereinafter also referred to as a “high frequency signal”
  • the decrypted data is transmitted to a display device (not shown) or recorded on a recording medium (not shown).
  • FIG. 1 shows only a high-frequency circuit section generally called “RF front end” among various circuits constituting the receiving apparatus.
  • RF front end a high-frequency circuit section generally called “RF front end” among various circuits constituting the receiving apparatus.
  • the case where the receiving device receives a broadcast wave of terrestrial digital television broadcast is taken as an example, but other broadcast waves such as satellite broadcast and cable television broadcast may be received.
  • the circuit board 10 includes a through hole 11a into which a center conductor connecting portion of a connector part constituting an antenna input terminal (not shown) is fitted, and a low noise amplifier (hereinafter referred to as LNA) 12. Further, distributors 13-1 to 13-2, attenuators 14-1 to 14-3 as attenuators, and tuner sections 15-1 to 15-3 are included.
  • LNA low noise amplifier
  • FIG. 1 illustration of other circuits that are not essential parts of the present disclosure, such as a PLL circuit and a balun, that constitute the high-frequency circuit unit, is omitted.
  • distributedor 13 when it is not necessary to distinguish between the distributors 13-1 to 13-2, they are simply referred to as “distributor 13”, and the attenuators 14-1 to 14-3 are respectively indicated. When it is not necessary to distinguish, it is simply described as “attenuator 14”. Further, when it is not necessary to distinguish the tuner units 15-1 to 15-3, they are simply referred to as “tuner unit 15”. Further, when it is not necessary to distinguish the signal input units 15a-1 to 15a-3, they are simply described as “signal input unit 15a”.
  • the broadcast wave of the terrestrial digital television broadcast received by the antenna (not shown) is input to the antenna input terminal connected to the through hole 11a.
  • the LNA 12 amplifies the broadcast wave (high frequency signal) input from the antenna input terminal and sends it out to the subsequent stage.
  • the gain of the LNA 12 is set to a value that compensates for the distribution loss by the distributor 13 in the subsequent stage, the attenuation by the attenuator 14, and the transmission loss.
  • the value (gain) is automatically adjusted by a mechanism of AGC (AutomaticAutoGain Control) (not shown).
  • the distributor 13-1 distributes the high-frequency signal output from the LNA 12 into two and outputs it.
  • the high-frequency signal is divided into two signals: a signal input to the tuner unit 15-1 and a signal input to the tuner unit 15-2 and the tuner unit 15-3.
  • the distributor 13-2 distributes the high-frequency signal output from the distributor 13-1 into two signals: a signal input to the tuner unit 15-2 and a signal input to the tuner unit 15-3.
  • the attenuator 14-1 is disposed between the distributor 13-1 and the tuner unit 15-1, and attenuates the high-frequency signal input to the tuner unit 15-1 to a predetermined level.
  • a ⁇ -type attenuator or a T-type attenuator can be used as each attenuator 14.
  • the attenuation amount of each attenuator 14 is adjusted by changing the ratio of a resistance element R1 and a resistance element R2 (not shown) constituting the attenuator 14.
  • the attenuator 14-2 is disposed between the distributor 13-2 and the tuner unit 15-2, and attenuates the high-frequency signal input to the tuner unit 15-2 to a predetermined level.
  • the attenuator 14-3 is disposed between the distributor 13-2 and the tuner unit 15-3, and attenuates the high-frequency signal input to the tuner unit 15-3 to a predetermined level.
  • the attenuation amount set for each attenuator 14 is set so that the signal levels of the high-frequency signals input to the signal input unit 15a of each tuner unit 15 are all equal.
  • the tuner unit 15-1 to the tuner unit 15-3 include a BPF (Band Pass Filter), an AGC (Automatic Gain Control), a local oscillator, a frequency converter, etc. (not shown), and amplifies the input high frequency signal, Select and output a signal with the same frequency as the receiving channel.
  • each tuner unit 15 is configured as an IC (Integrated Circuit) chip.
  • the signal level of the high-frequency signal input to each tuner unit 15 is greatly attenuated as the distance from the through hole 11a (antenna input terminal connection position) on the circuit board 10 increases.
  • the tuner unit 15-3 is arranged at a position far from the antenna input terminal connection position, the path length of the transmission path through which the signal amplified by the LNA 12 is transmitted is the longest. As a result, transmission loss caused by passing through the transmission path also increases.
  • the signal level of the high-frequency signal input to each tuner unit 15 is set to the tuner unit 15-farthest from the antenna input terminal connection position. 3 is unified to the same level as the signal level input to 3.
  • the attenuator 14-1 a large amount of attenuation is set in the attenuator 14-1 disposed in front of the tuner unit 15-1 disposed closest to the antenna input terminal connection position.
  • a moderate attenuation is set in the attenuator 14-2 disposed in the front stage of the tuner unit 15-2 that is next to the tuner unit 15-1 from the antenna input terminal connection position.
  • the attenuation is set to zero.
  • the tuner unit 15-3 located farthest from the antenna input terminal connection position may be configured to directly input a signal without providing an attenuator.
  • the signal level of the high-frequency signal input to the signal input unit 15a of each tuner unit 15 is unified to the weakest level. That is, the signal levels of the high frequency signals input to the signal input units 15a of the tuner units 15 can all be made equal.
  • the level of the signal input to each tuner unit 15 is lowered by passing through each attenuator 14.
  • the LNA 12 is arranged in front of the distributor 13-1, the degree of deterioration of the noise figure (hereinafter referred to as “NF”) of the entire high-frequency circuit unit shown in FIG. 1 can be kept low. More specifically, the noise figure of the entire high-frequency circuit unit can be set to a better value than NF in each tuner unit 15 alone.
  • the NF of the entire high-frequency circuit unit can be calculated based on the gain of the LNA 12, the distribution loss by each distributor 13, the attenuation by each attenuator 14, and the transmission loss caused by passing through the transmission path.
  • the high-frequency circuit section shown in FIG. 1 includes an LNA 12, each distributor 13, each attenuator 14, and each tuner section 15 as a four-stage amplifier. Can be considered.
  • FIG. 2 is a diagram showing the gain and NF of each stage of the N-stage amplifier.
  • G1, G2, G3, and GN indicate gains
  • F1, F2, F3, and FN indicate NF.
  • the true value F of the total NF of the N-stage amplifier is expressed by the following formula 1.
  • F F1 + (F2-1) / G1 + (F3-1) / G1 * G2 + ... + (FN-1) / G1 * G2 * ... * GN-1
  • NF in the entire N-stage amplifier is represented by [dB] as shown in the following Expression 2.
  • NF 10 log (F) (Formula 2)
  • the gain and NF at each stage in the configuration shown in FIG. 1 are assumed to have the following values as an example. In the following, values in parentheses following “dB” indicate true values.
  • Fourth stage: tuner section 15... NF4 5 dB (3.16)
  • each tuner part 15 can be arrange
  • the tuner units 15 can be arranged side by side along the long side of the circuit board 10. In such an arrangement, the length of the short side of the circuit board 10 can be shortened, so that the device itself on which the circuit board 10 is mounted can also be reduced in size.
  • each tuner unit 15 is set such that as many straight lines as possible are included in the transmission path through which the high-frequency signal is transmitted. This is because there are many cases where there is a difference in strength or a disturbance in impedance at the corner (bending corner) of the transmission path. By using a wiring layout that includes many straight lines, the probability of such a problem occurring can be kept low.
  • the tuner units 15 are arranged slightly shifted from each other in the direction of the short side of the circuit board 10. By arranging in this way, many straight lines can be provided in the transmission path of the high-frequency signal input to each tuner unit 15.
  • each attenuator 14 is arranged as close as possible to the signal input unit 15 a of each tuner unit 15. Since each attenuator 14 attenuates the input signal to a predetermined level and outputs the signal, all signal levels are aligned at the output terminal (not shown) of each attenuator 14. If the distance of the wiring connecting each attenuator 14 to each tuner unit 15 is short, the change in the signal level is minimized. That is, the signal level when the signal level is measured at the position of the signal input unit 15 a of each tuner unit 15 is substantially equal to the level at the output terminal of each attenuator 14.
  • each tuner unit 15 When the signal level of the high frequency signal in the signal input unit 15a is different in each tuner unit 15, the operating point of each tuner unit 15 configured as an IC chip will be different. If the operating point of each tuner unit 15 is different, the susceptibility (susceptibility) of noise in each tuner unit 15 also changes. In such a case, it is necessary to control each tuner unit 15 individually, and control by software becomes complicated. According to the circuit board 10 of the present disclosure, such a characteristic difference between the tuner units 15 does not occur, so that complicated control for eliminating the characteristic difference does not need to be performed.
  • each attenuator 14 since the high-frequency signal attenuated by each attenuator 14 is input to each tuner unit 15, a high-frequency signal whose signal level is too high is not input to each tuner unit 15.
  • a high-frequency signal with a large signal level and a distorted waveform is input to each tuner unit 15, the characteristics of the demodulated signal also deteriorate.
  • an interference signal is easily mixed into an oscillator (not shown) incorporated in each tuner unit 15, and when the interference signal is mixed into the oscillator, each tuner unit 15 itself becomes a source of the interference wave. .
  • an interference wave is generated from each tuner unit 15, the interference wave leaks to the signal line and mutual interference occurs between the tuner units 15. That is, isolation between the tuner sections 15 cannot be obtained. According to the above-described embodiment, occurrence of such a problem can be reduced.
  • tuner units 15 are provided.
  • the number of tuner units 15 is not limited to this.
  • the number of tuner sections may be two.
  • portions corresponding to those in FIG. 1 are denoted by the same reference numerals, and redundant description is omitted.
  • the tuner unit 15-1 and the tuner unit 15-2 are arranged side by side along the long side of the circuit board 10.
  • the tuner unit 15-1 and the tuner unit 15-2 both receive the high frequency signal distributed once by the distributor 13-1, but the tuner unit 15-1, the tuner unit 15-2, Then, the lengths of signal transmission paths are different. Even in this arrangement, the signal is input to the tuner unit 15-1 and the tuner unit 15-2 by greatly attenuating the signal in the attenuator 14-1 arranged closer to the antenna input terminal arrangement position. The signal level of the high frequency signal can be made equal.
  • the tuner sections 15 are arranged in the horizontal direction along the long side of the circuit board 10 .
  • the present invention is not limited to this.
  • the tuner units 15 may be arranged in the vertical direction along the short side of the circuit board 10. 4, portions corresponding to those in FIGS. 1 and 3 are denoted by the same reference numerals, and redundant description is omitted.
  • a high frequency signal distributed once by the distributor 13-1 is input to the tuner section 15-1, and the distributor 13- is supplied to the tuner section 15-2 and the tuner section 15-3. 1 and the high frequency signal distributed twice by the distributor 13-2 are input. Also, the length of the transmission path for the high frequency signal is short for the tuner unit 15-1, the tuner unit 15-2 is slightly longer, and the tuner unit 15-3 is longer. Even in this arrangement, the attenuator so that the level of the signal input to the tuner unit 15-1 and the tuner unit 15-2 is the same level as the level of the signal input to the tuner unit 15-3. Adjust the attenuation of 14-1 and 14-2. Thereby, the input signal level to each tuner unit 15 can be unified.
  • the circuit board 10 has only the antenna input terminal.
  • the circuit board 10 may have an output terminal for outputting a high-frequency signal.
  • FIG. 5 shows a configuration in which the output terminal 16 is also provided on the circuit board 10. 5, portions corresponding to those in FIGS. 1 and 3 to 4 are denoted by the same reference numerals, and redundant description is omitted.
  • the output terminal 16 is connected to other terminals such as a Blu-ray (registered trademark) disk recorder, a personal computer, a game terminal, and the like, and a high-frequency signal input from the antenna input terminal 11 is output.
  • Blu-ray registered trademark
  • the configuration shown in FIG. 5 has one more distributor. That is, a distributor 13-1 for distributing a high-frequency signal input from the antenna input terminal 11 to a part to be supplied to each tuner unit 15 and a part to be output from the output terminal 16 is newly provided after the LNA 12. Provided.
  • a distributor 13-1 for example, a splitter having a loop-through function is used.
  • the signal distributed twice by the distributor 13-1 and the distributor 13-2 is input to the tuner unit 15-1, and is input to the tuner unit 15-2 and the tuner unit 15-3.
  • the signals distributed three times by the distributors 13-1 to 13-3 are input.
  • the length of the transmission path through which the high-frequency signal after distribution by the distributor 13-1 is transmitted has a length corresponding to the distance from the antenna input terminal 11 of each tuner unit 15, and is different for each.
  • the attenuator so that the level of the signal input to the tuner unit 15-1 and the tuner unit 15-2 is the same level as the level of the signal input to the tuner unit 15-3. Adjust the attenuation of 14-1 and 14-2. Thereby, the input signal level to each tuner unit 15 can be unified.
  • FIG. 6 shows a configuration when N tuner units 15 are provided. If the number of tuner sections 15 is N, (N ⁇ 1) distributors 13 and attenuators 14 may be provided. Moreover, as shown in FIG. 7, it is good also as a structure provided with not only the antenna input terminal 11 but the output terminal 16 including N tuner parts 15.
  • each tuner unit 15 receives a terrestrial digital television broadcast has been described as an example.
  • the present invention is not limited to this.
  • a tuner unit 15 that receives other broadcast waves such as satellite broadcasts may be provided.
  • FIG. 8 shows that terrestrial tuner units 15t-1 to 15t-3 for receiving terrestrial digital television broadcasts and satellite broadcast tuner units 15s-1 to 15s-3 are arranged in parallel on one circuit board 10. It is the figure which showed the structure.
  • the circuit board 10 includes a terrestrial input terminal 11t to which a high-frequency signal of terrestrial digital television broadcasting is input, and a satellite broadcast input terminal 11s to which a high-frequency signal of satellite broadcast is input.
  • An LNA 12t is connected to a signal line that transmits a high-frequency signal input from the terrestrial input terminal 11t, and terrestrial tuner units 15t-1 to 15t-3 are connected to the circuit board 10 after the LNA 12t. It is arranged side by side along the long side.
  • the terrestrial tuner unit 15t-1 receives a high-frequency signal distributed once by the distributor 13t-1 and attenuated by the attenuator 14t-1, and the terrestrial tuner unit 15t-2 receives the distributor.
  • a high-frequency signal distributed twice by 13t-1 and distributor 13t-2 and attenuated by attenuator 14t-2 is input.
  • the terrestrial tuner unit 15t-3 receives a high-frequency signal that is distributed twice by the distributor 13t-1 and the distributor 13t-2 and attenuated by the attenuator 14t-3.
  • An LNA 12s is connected to a signal line for transmitting a high-frequency signal input from the satellite broadcast input terminal 11s, and satellite broadcast tuner units 15s-1 to 15s-3 are connected to the circuit board 10 after the LNA 12s. It is arranged side by side along the long side.
  • the satellite broadcast tuner unit 15s-1 receives a high-frequency signal distributed once by the distributor 13s-1 and attenuated by the attenuator 14s-1, and the satellite broadcast tuner unit 15s-2 receives the distributor.
  • a high frequency signal distributed twice by 13s-1 and distributor 13s-2 and attenuated by attenuator 14s-2 is input.
  • the satellite broadcast tuner unit 15s-3 receives a high-frequency signal distributed twice by the distributor 13s-1 and 13s-2 and attenuated by the attenuator 14s-3.
  • the attenuation set for each attenuator 14t and each attenuator 14s is set to the length of the distance from the input terminal to each tuner unit 15.
  • the signal levels of the high frequency signals input to the tuner units are all uniform.
  • tuners that receive the same type of broadcast wave can be arranged side by side along the long side of the circuit board 10, and the receiver itself can be made thinner and smaller. It will be able to plan.
  • each tuner unit 15 is configured as an IC chip.
  • the present invention is not limited to this.
  • Each tuner unit 15 may be configured as an integrated circuit that is not formed into a chip.
  • the attenuator 14 is used as an attenuator.
  • the present invention is not limited to this. Any element may be used as long as it is a resistive element.
  • the present invention is not limited to this.
  • the example in which the high-frequency processing circuit is applied to a receiving circuit mounted on a receiving device or the like has been described.
  • a high frequency signal transmitted from each high frequency processing circuit is mixed using a mixer instead of a distributor, and an amplifier is disposed in front of the output terminal to transmit from each high frequency processing circuit. What is necessary is just to comprise so that a high frequency signal may be amplified and output.
  • this indication can also take the following structures. (1) an input terminal to which a high-frequency signal is input; A high-frequency amplifier that amplifies the high-frequency signal input to the input terminal; At least one distributor for distributing the high-frequency signal; A plurality of high-frequency processing circuits, each having a different transmission path length until each high-frequency signal distributed by the distributor is input to the signal input unit, and A circuit board provided with a plurality of attenuators provided in a preceding stage of each of the plurality of high-frequency processing circuits and having a larger attenuation amount as the transmission path length is shorter.
  • the attenuation amount of each of the plurality of attenuators is set to a value at which the signal levels of the high-frequency signals input to the signal input units of the plurality of high-frequency processing circuits are all equal.
  • DESCRIPTION OF SYMBOLS 10 ... Circuit board, 11 ... Antenna input terminal, 11a ... Through hole, 11s ... Satellite broadcast input terminal, 11t ... Terrestrial wave input terminal, 12, 12s, 12t ... Low noise amplifier (LNA) 13, 13-1, 13-2, 13s-1, 13s-2, 13t-1, 13t-2, 14 , 14-1, 14-2, 14-3, 14s, 14s-1, 14s-2, 14s-3, 14 t, 14t-1, 14t-2, 14t-3 ... attenuators, 15, 15-1, 15-2, 15-2, 15-3 ... tuner, 15a, 15a-1 ... signal input, 15s-1, 15 s-2, 15s-3 ... satellite broadcasting tuner unit, 15t-1, 15t-2, 15t-3 ... terrestrial tuner unit, 16 ... output terminal
  • LNA Low noise amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

【課題】入力端子から各高周波処理回路までの距離を等距離でない場合にも、各高周波処理回路に入力される高周波信号の信号レベルを均一化する。 【解決手段】入力端子には、高周波信号が入力される。高周波増幅器１２は、入力端子に入力された高周波信号を増幅する。分配器１３は、高周波増幅器１２によって増幅された高周波信号を分配する。複数の高周波処理回路１５は、分配器１３で分配された各高周波信号がその信号入力部に入力されるまでの伝送経路長がそれぞれに異なる。複数の減衰器１４は、複数の各高周波処理回路１５の前段に設けられる。そして、伝送経路長が短いほど大きな減衰量が設定される。

Description

回路基板
　本開示は回路基板に関し、特に、複数の高周波処理回路が搭載された回路基板に関する。
　近年、高周波信号を受信する受信装置において、受信した高周波信号を処理する高周波処理回路を、複数個設けることが行われている。例えば、テレビジョン受像機では、高周波処理回路としてのチューナ部を複数個設けることにより、同じ放送形式あるいは異なる放送形式による複数の放送波を、同時に視聴あるいは同時に録画できるようになる。
　このように、高周波処理回路を複数設ける場合には、高周波信号の入力端子からの距離が各高周波処理回路で異なると、各高周波処理回路に入力される高周波信号の信号レベルに差が生じてしまう。入力される高周波信号の信号レベルに差があると、各高周波処理回路でのノイズの受けやすさ（受けにくさ）にも差が生じてしまう。これにより、同じ回路基板上に配置された高周波処理回路であっても、高周波信号を受信できるものとそうでないものが出てくる等の問題が発生する。
　各高周波処理回路と高周波信号の入力端子との距離を等距離にすれば、このような問題も発生しない。例えば、特許文献１には、２つのチューナ部を備えた受信装置において、それぞれのチューナ部を、入力端子からの距離がほぼ等距離となる位置に配置することが記載されている。
特開２００２－１５２６１１号公報
　一方で、高周波処理回路を搭載した装置に対する薄型化や小型化の要求が高まってきており、チューナ部が搭載されるチューナモジュールに対しても、薄型化や小型化が求められている。ところが、チューナモジュールを薄型化または小型化すると、殆どのケースにおいて、チューナ部の配置位置にも制約が生じてしまう。つまり、複数のチューナ部のそれぞれを、入力端子からの距離がほぼ等しくなる位置に配置することが、難しくなる。
　本開示はかかる点に鑑みてなされたものであり、入力端子から各高周波処理回路までの距離を等距離でない場合にも、各高周波処理回路に入力される高周波信号の信号レベルを均一化することを目的とする。
　上記課題を解決するために、本開示の回路基板は、入力端子と、少なくとも１つの分配器と、複数の高周波処理回路と、複数の減衰器とを備える構成とし、各部の構成及び機能を次のようにする。入力端子には、高周波信号が入力される。分配器は、入力端子に入力された高周波信号を分配する。複数の高周波処理回路は、分配器で分配された各高周波信号がその信号入力部に入力されるまでの伝送経路長がそれぞれに異なる。複数の減衰器は、複数の各高周波処理回路の前段に設けられる。そして、前記伝送経路長が短いほど大きな減衰量が設定される。
　このように構成することで、入力端子からの距離が近い高周波処理回路に対しては、減衰器で大きく減衰された高周波信号が入力され、入力端子からの距離が遠い高周波処理回路に対しては、あまり減衰されていない、もしくは減衰されていない高周波信号が入力される。これにより、各高周波処理回路に入力される高周波信号の信号レベルが、入力端子から一番遠い位置に配置された、伝送損失の一番大きい高周波処理回路に入力される高周波信号の信号レベルと等しくなる。
　本開示の回路基板によれば、入力端子から各高周波処理回路までの距離を等距離でない場合にも、各高周波処理回路に入力される高周波信号の信号レベルを均一化することができる。
本開示の一実施の形態による、３つの高周波処理回路が回路基板の長辺に沿って横方向に並べて配置される場合の回路基板の構成例を示す構成図である。 Ｎ個のアンプを直列接続した例を示す説明図である。 本開示の一実施の形態による、２つの高周波処理回路が回路基板の長辺に沿って横方向に並べて配置される場合の回路基板の構成例を示す構成図である。 本開示の一実施の形態による、３つの高周波処理回路が回路基板の短辺に沿って縦方向に並べて配置される場合の回路基板の構成例を示す構成図である。 本開示の一実施の形態による、３つの高周波処理回路が、アンテナ入力端子および出力端子を備えた回路基板の長辺に沿って、横方向に並べて配置される場合の回路基板の構成例を示す構成図である。 本開示の一実施の形態による、Ｎ個の高周波処理回路を、アンテナ入力端子を備えた回路基板の長辺に沿って横方向に並べて配置される場合の回路基板の構成例を示す構成図である。 本開示の一実施の形態による、Ｎ個の高周波処理回路を、アンテナ入力端子および出力端子を備えた回路基板の長辺に沿って、横方向に並べて配置される場合の回路基板の構成例を示す構成図である。 本開示の一実施の形態による、地上波デジタルテレビジョン放送の放送波を受信する３つの高周波処理回路と、衛星放送の放送波を受信する３つの高周波処理回路とを同一の回路基板上に配置した場合の構成例を示す構成図である。
　以下に、本開示の一実施形態に係る回路基板の一例を、図面を参照しながら下記の順で説明する。
１．高周波処理回路としてのチューナ部が搭載された回路基板の構成例
２．各種変形例
＜１．高周波処理回路としてのチューナ部が搭載された回路基板の構成例＞
　まず、本開示の一実施形態に係る回路基板について、図１を参照して説明する。図１は、高周波処理回路としてのチューナ部が搭載された回路基板の構成例を示す実装図である。図１に示す回路基板１０は、図示せぬ受信装置に搭載される。受信装置は、地上波デジタルテレビジョン放送の放送波（以下、「高周波信号」とも称する）を受信し、高周波信号に含まれる映像や音声に関する符号化データを復号する。そして、復号したデータを図示せぬ表示装置に送信したり、図示せぬ記録媒体に記録する。
　図１には、受信装置を構成する様々な回路のうち、一般に「ＲＦフロントエンド」と称される高周波回路部のみを図示してある。なお、図１では受信装置が地上波デジタルテレビジョン放送の放送波を受信する場合を例にあげたが、衛星放送やケーブルテレビ放送等、他の放送波を受信可能に構成してもよい。
　回路基板１０は、図示せぬアンテナ入力端子を構成するコネクタ部品の中心導体接続部がはめ込まれるスルーホール１１ａと、ローノイズアンプ（以下、ＬＮＡと称する）１２とを含む。また、分配器１３－１～分配器１３－２と、減衰器としてのアッテネータ１４－１～アッテネータ１４－３と、チューナ部１５－１～チューナ部１５－３とを含む。
　なお、図１では、ＰＬＬ回路やバラン等の、高周波回路部を構成する本開示の本質部分ではない他の回路については、図示を省略してある。また、以降の説明では、分配器１３－１～分配器１３－２をそれぞれ区別する必要がない場合には、単に「分配器１３」と記載し、アッテネータ１４－１～アッテネータ１４－３をそれぞれ区別する必要がない場合には、単に「アッテネータ１４」と記載する。また、チューナ部１５－１～チューナ部１５－３をそれぞれ区別する必要がない場合には、単に「チューナ部１５」と記載する。また、信号入力部１５ａ－１～信号入力部１５ａ－３をそれぞれ区別する必要がない場合には、単に「信号入力部１５ａ」と記載する。
　スルーホール１１ａに接続されるアンテナ入力端子には、図示せぬアンテナが受信した地上波デジタルテレビジョン放送の放送波が入力される。ＬＮＡ１２は、アンテナ入力端子から入力された放送波（高周波信号）を増幅して後段に送り出す。ＬＮＡ１２のゲインは、次段以降の分配器１３による分配損失や、アッテネータ１４による減衰、伝送損失分を補える値に設定される。そして、その値（ゲイン）は、図示せぬＡＧＣ（Automatic Gain Control）のしくみによって自動的に調整される。
　分配器１３－１は、ＬＮＡ１２から出力された高周波信号を２つに分配して出力する。つまり、チューナ部１５－１に入力させる信号と、チューナ部１５－２およびチューナ部１５－３に入力させる信号とに、高周波信号を２分配する。分配器１３－２は、分配器１３－１から出力された高周波信号を、チューナ部１５－２に入力させる信号と、チューナ部１５－３に入力させる信号とに２分配する。
　アッテネータ１４－１は、分配器１３－１とチューナ部１５－１の間に配置され、チューナ部１５－１に入力する高周波信号を所定のレベルまで減衰させる。各アッテネータ１４としては、π型アッテネータやＴ型アッテネータを使用することができる。各アッテネータ１４の減衰量は、アッテネータ１４を構成する図示せぬ抵抗素子Ｒ１と抵抗素子Ｒ２の比率を変化させることにより調整する。
　アッテネータ１４－２は、分配器１３－２とチューナ部１５－２の間に配置され、チューナ部１５－２に入力する高周波信号を所定のレベルまで減衰させる。アッテネータ１４－３は、分配器１３－２とチューナ部１５－３の間に配置され、チューナ部１５－３に入力される高周波信号を所定のレベルまで減衰させる。各アッテネータ１４に設定される減衰量は、各チューナ部１５の信号入力部１５ａに入力される高周波信号の信号レベルがすべて等しくなるように設定される。
　チューナ部１５－１～チューナ部１５－３は、図示せぬＢＰＦ（Band Pass Filter）やＡＧＣ（Automatic Gain Control）、局部発振器、周波数変換器等を備え、入力された高周波信号を増幅して、受信チャンネルと同じ周波数の信号を選択して出力する。本実施の形態では、各チューナ部１５をＩＣ（Integrated Circuit）チップとして構成している。
　各チューナ部１５に入力される高周波信号の信号レベルは、回路基板１０上でのスルーホール１１ａ（アンテナ入力端子接続位置）からの距離が遠くなる程に大きく減衰する。つまり、アンテナ入力端子接続位置に一番近いところに配置されたチューナ部１５－１の信号入力部１５ａ－１に入力される高周波信号のレベルよりも、一番遠いところに配置されたチューナ部１５－３の信号入力部１５ａ－３に入力される高周波信号のレベルの方が低くなる。例えば、チューナ部１５－３は、アンテナ入力端子接続位置から遠い位置に配置されているため、ＬＮＡ１２で増幅された信号が伝送される伝送路の経路長も一番長くなる。これにより、伝送路を通過することにより生じる伝送損失も大きくなる。
　このような信号レベルの差をなくすため、本開示の回路基板１０では、各チューナ部１５に入力させる高周波信号の信号レベルを、アンテナ入力端子接続位置から一番遠くに配置されたチューナ部１５－３に入力される信号レベルと同レベルに統一することを行う。
　具体的には、アンテナ入力端子接続位置の一番近くに配置されたチューナ部１５－１の前段に配置されたアッテネータ１４－１には、大きな値の減衰量を設定する。また、アンテナ入力端子接続位置からの距離がチューナ部１５－１の次に近いチューナ部１５－２の前段に配置されたアッテネータ１４－２には、中程度の減衰量を設定する。アンテナ入力端子接続位置から一番遠い位置にあるチューナ部１５－３への入力信号を減衰するアッテネータ１４－３においては、減衰量はゼロとする。
　減衰量をゼロとする手法としては、アッテネータ１４－３を構成する抵抗（図示略）をショートさせる手法等がある。あるいは、アンテナ入力端子接続位置から一番遠い位置にあるチューナ部１５－３には、アッテネータを設けずに直接信号を入力させるように構成してもよい。
　このように、各アッテネータ１４の減衰量を調整することにより、各チューナ部１５の信号入力部１５ａに入力される高周波信号の信号レベルが、一番弱いレベルに統一される。すなわち、各チューナ部１５の信号入力部１５ａに入力される高周波信号の信号レベルを、すべて等しくすることができる。
　各チューナ部１５に入力される信号のレベルは、各アッテネータ１４を通過することにより低くなる。しかし、分配器１３－１の前段にＬＮＡ１２を配置していることで、図１に示した高周波回路部全体のノイズフィギュア（以下、「ＮＦ」と称する）の悪化度合いを低く抑えることができる。より詳しくは、各チューナ部１５単体におけるＮＦよりも、高周波回路部全体のノイズフィギュアを良い値とすることができる。
　高周波回路部全体のＮＦは、ＬＮＡ１２のゲインと、各分配器１３による分配損失と、各アッテネータ１４による減衰量と、伝送経路を通過することにより生ずる伝送損失に基づいて算出することができる。各分配器１３や各アッテネータ１４をマイナスゲインのアンプとみなすと、図１に示す高周波回路部は、ＬＮＡ１２と、各分配器１３と、各アッテネータ１４と、各チューナ部１５による４段のアンプとみなすことができる。
　図２は、Ｎ段のアンプの各段のゲインとＮＦを示した図である。Ｇ１，Ｇ２，Ｇ３，ＧＮはゲインを示し、Ｆ１，Ｆ２，Ｆ３，ＦＮはＮＦを示す。Ｎ段のアンプのトータルのＮＦの真値Ｆは、下記の式１で表される。
　Ｆ＝Ｆ１＋（Ｆ２－１）／Ｇ１＋（Ｆ３－１）／Ｇ１＊Ｇ２＋…＋（ＦＮ－１）／Ｇ１＊Ｇ２＊…＊ＧＮ－１　…（式１）
　また、Ｎ段のアンプの全体におけるＮＦは、下記の式２のように［ｄＢ］で示される。
　ＮＦ＝１０ｌｏｇ（Ｆ）　…（式２）
　図１に示した構成における各段のゲインおよびＮＦは、一例として以下の値であるものとする。なお、以下において“ｄＢ”の後に続く括弧中の値は、真値を示す。
１段目：ＬＮＡ１２…Ｇ１＝１４ｄＢ（２５．１１），ＮＦ１＝２．５ｄＢ（１．７８）
２段目：分配器１３…Ｇ２＝－４ｄＢ（０．４０），ＮＦ２＝４ｄＢ（２．５１）
３段目：アッテネータ１４…Ｇ３＝－５ｄＢ（０．３２）、ＮＦ３＝５ｄＢ（３．１６）
４段目：チューナ部１５…ＮＦ４＝５ｄＢ（３．１６）
　これらの値を、上述した式１に当てはめると、以下のようになる。
　Ｆ（真値）＝ＮＦ１＋（ＮＦ２－１）／Ｇ１＋（ＮＦ３－１）／Ｇ１＊Ｇ２＋（ＮＦ４－１）／Ｇ１＊Ｇ２＊Ｇ３
　＝１．７８＋（２．５１－１）／２５．１１＋（３．１６－１）／（２５．１１＊０．４０）＋（３．１６－１）／（２５．１１＊０．４＊０．３２）
　＝１．７８＋０．０６＋０．２２＋０．６７
　＝２．７３
　そして、求められた“Ｆ＝２．７３”を上述した式２に代入すると、
　ＮＦ＝１０ｌｏｇ２．７３＝４．３６ｄＢ
　が算出される。
　各チューナ部１５のＮＦは５ｄＢであるため、高周波回路部全体でのＮＦ（４．３６ｄＢ）の方が良い値となっている（ＮＦが改善している）ことがわかる。
　このように、各アッテネータ１４の減衰量を調整することで、高周波回路部全体のＮＦを悪化させることなく、各チューナ部１５の信号入力部１５ａに入力される高周波信号の信号レベルを同一のレベルに統一することができる。これにより、各チューナ部１５を、アンテナ入力端子接続位置からの距離がそれぞれに異なるような位置に配置できるようになる。図１に示すように、各チューナ部１５を、回路基板１０の長辺に沿って横方向に並べて配置することも可能となる。このように配置した場合には、回路基板１０の短辺の長さを短くできるため、回路基板１０が実装される装置自体も小型にすることができる。
　各チューナ部１５の配置は、図１に示したように、高周波信号が伝送される伝送経路に直線がなるべく多く含まれるような位置としている。伝送路のコーナー（曲がり角）の部分では、伝送される信号に強弱の差が生じたり、インピーダンスの乱れが生じる場合が多いためである。直線を多く含む配線レイアウトとすることで、このような問題の発生する確率を低く抑えることができる。図１の実装図では、各チューナ部１５を、回路基板１０の短辺の方向において互いに少しずつずらして配置している。このように配置することにより、各チューナ部１５に入力される高周波信号の伝送路において、直線を多く設けることができている。
　また、図１に示した構成では、各アッテネータ１４を、各チューナ部１５の信号入力部１５ａにできるだけ近い位置に配置している。各アッテネータ１４は、入力された信号を定められたレベルまで減衰させて出力するため、各アッテネータ１４の出力端子（図示略）においては、信号レベルがすべて揃うようになる。そして、各アッテネータ１４から各チューナ部１５までをつなぐ配線の距離が短ければ、その信号レベルの変化も最小限となる。つまり、各チューナ部１５の信号入力部１５ａの位置で信号レベルを測定した場合の信号レベルが、各アッテネータ１４の出力端子におけるレベルとほぼ等しくなる。
　信号入力部１５ａにおける高周波信号の信号レベルが、各チューナ部１５で異なる場合には、ＩＣチップとして構成された各チューナ部１５の動作点が、それぞれに異なってしまうことになる。各チューナ部１５の動作点が異なってしまうと、各チューナ部１５におけるノイズの受けやすさ（受けにくさ）も変わることになる。このような場合には、各チューナ部１５を個別に制御する必要があり、ソフトウェアによる制御が煩雑になってしまう。本開示の回路基板１０によれば、各チューナ部１５間におけるこのような特性差が生じなくなるため、特性差を解消するための複雑な制御も行わなくて済む。
　また、上述した実施の形態では、各アッテネータ１４で減衰した高周波信号を各チューナ部１５に入力しているため、信号レベルが大きすぎる高周波信号が各チューナ部１５に入力されてしまうことがなくなる。信号レベルが大きく波形のひずんだ高周波信号が各チューナ部１５に入力された場合には、復調される信号の特性も悪化してしまう。また、各チューナ部１５に内蔵された図示せぬ発振器にも妨害信号が混入しやすくなり、発振器に妨害信号が混入した場合には、各チューナ部１５自体が妨害波の発信源となってしまう。各チューナ部１５から妨害波が発生した場合には、その妨害波は信号ラインに漏洩し、各チューナ部１５間で相互干渉が起きてしまう。つまり、各チューナ部１５間のアイソレーションがとれなくなる。上述した実施の形態によれば、このような問題の発生を低減することができる。
＜２．各種変形例＞
　なお、上述した実施の形態では、チューナ部１５を３つ設けた例をあげたが、チューナ部１５の個数はこれに限定されるものではない。図３に示すように、チューナ部の数を２個としてもよい。なお、図３において図１と対応する箇所には同一の符号を付してあり、重複する説明は省略する。図３に示す構成では、チューナ部１５－１とチューナ部１５－２を回路基板１０の長辺に沿って横方向に並べて配置している。
　図３において、チューナ部１５－１とチューナ部１５－２のいずれも、分配器１３－１で１回分配された高周波信号が入力されるが、チューナ部１５－１とチューナ部１５－２とでは、信号の伝送経路の長さが異なっている。このように配置した場合にも、アンテナ入力端子配置位置から近い方に配置されたアッテネータ１４－１において、信号を大きく減衰させることにより、チューナ部１５－１とチューナ部１５－２に入力される高周波信号の信号レベルを等しくすることができる。
　また、上述した実施の形態では、各チューナ部１５を回路基板１０の長辺に沿って横方向に並べて配置した例をあげたが、これに限定されるものではない。図４に示すように、各チューナ部１５を、回路基板１０の短辺に沿って縦方向に並べて配置してもよい。図４において図１および図３と対応する箇所には同一の符号を付してあり、重複する説明は省略する。
　図４に示す配置では、チューナ部１５－１には、分配器１３－１で１回分配された高周波信号が入力され、チューナ部１５－２およびチューナ部１５－３には、分配器１３－１と分配器１３－２によって２回分配された高周波信号が入力される。また、高周波信号の伝送路の長さも、チューナ部１５－１は短く、チューナ部１５－２はそれより少し長く、チューナ部１５－３はさらに長い。このように配置した場合にも、チューナ部１５－１およびチューナ部１５－２に入力される信号のレベルが、チューナ部１５－３に入力される信号のレベルと同レベルとなるように、アッテネータ１４－１と１４－２の減衰量を調整する。これにより、各チューナ部１５への入力信号レベルを統一することができる。
　また、上述した実施の形態では、回路基板１０がアンテナ入力端子のみを有する構成としたが、高周波信号を出力する出力端子も備えるように構成してもよい。図５は、回路基板１０に、出力端子１６も設けた構成を示したものである。図５において、図１，図３～図４に対応する箇所には同一の符号を付してあり、重複する説明は省略する。出力端子１６は、例えばブルーレイ（登録商標）ディスクレコーダやパーソナルコンピュータ、ゲーム端末等の他の端末に接続され、アンテナ入力端子１１より入力された高周波信号が出力される。
　このため、図５に示した構成では、分配器を１段多く設けている。つまり、アンテナ入力端子１１から入力された高周波信号を、各チューナ部１５に供給する分と、出力端子１６から出力する分とに分配するための分配器１３－１を、ＬＮＡ１２の後段に新たに設けている。分配器１３－１としては、例えば、ループスルー機能を備えたスプリッタを使用する。
　このように構成することにより、チューナ部１５－１には、分配器１３－１と分配器１３－２によって２回分配された信号が入力され、チューナ部１５－２およびチューナ部１５－３には、分配器１３－１～１３－３によって３回分配された信号が入力される。また、分配器１３－１で分配後の高周波信号が伝送される伝送路の長さも、各チューナ部１５のアンテナ入力端子１１からの距離に応じた長さとなっており、それぞれに異なっている。このように配置した場合にも、チューナ部１５－１およびチューナ部１５－２に入力される信号のレベルが、チューナ部１５－３に入力される信号のレベルと同レベルとなるように、アッテネータ１４－１と１４－２の減衰量を調整する。これにより、各チューナ部１５への入力信号レベルを統一することができる。
　また、上述した実施の形態では、チューナ部１５を２個または３個設けた例をあげたが、その他の個数であってもよい。図６には、チューナ部１５をＮ個設けた場合の構成を示してある。チューナ部１５の数をＮ個とすると、分配器１３およびアッテネータ１４は、それぞれ（Ｎ－１）個設ければよい。また、図７に示すように、チューナ部１５をＮ個備え、かつ、アンテナ入力端子１１だけでなく出力端子１６も備える構成としてもよい。
　また、上述した実施の形態では、各チューナ部１５が地上波デジタルテレビジョン放送を受信する場合を例にあげたが、これに限定されるものではない。例えば衛星放送等の他の放送波を受信するチューナ部１５を設けてもよい。図８は、地上波デジタルテレビジョン放送を受信する地上波用チューナ部１５ｔ－１～１５ｔ－３と、衛星放送用チューナ部１５ｓ－１～１５ｓ－３とを１つの回路基板１０上に並列した構成を示した図である。
　回路基板１０は、地上波デジタルテレビジョン放送の高周波信号が入力される地上波入力端子１１ｔと、衛星放送の高周波信号が入力される衛星放送入力端子１１ｓとを備える。地上波入力端子１１ｔから入力された高周波信号を伝送する信号ラインには、ＬＮＡ１２ｔが接続されており、ＬＮＡ１２ｔの後段には、地上波用チューナ部１５ｔ－１～１５ｔ－３が、回路基板１０の長辺に沿って横方向に並べて配置されている。
　そして、地上波用チューナ部１５ｔ－１には、分配器１３ｔ－１で１回分配されアッテネータ１４ｔ－１で減衰された高周波信号が入力され、地上波用チューナ部１５ｔ－２には、分配器１３ｔ－１および分配器１３ｔ－２で２回分配されてアッテネータ１４ｔ－２で減衰された高周波信号が入力される。地上波用チューナ部１５ｔ－３には、分配器１３ｔ－１および分配器１３ｔ－２で２回分配されてアッテネータ１４ｔ－３で減衰された高周波信号が入力される。
　衛星放送入力端子１１ｓから入力された高周波信号を伝送する信号ラインには、ＬＮＡ１２ｓが接続されており、ＬＮＡ１２ｓの後段には、衛星放送用チューナ部１５ｓ－１～１５ｓ－３が、回路基板１０の長辺に沿って横方向に並べて配置されている。
　そして、衛星放送用チューナ部１５ｓ－１には、分配器１３ｓ－１で１回分配されアッテネータ１４ｓ－１で減衰された高周波信号が入力され、衛星放送用チューナ部１５ｓ－２には、分配器１３ｓ－１および分配器１３ｓ－２で２回分配されてアッテネータ１４ｓ－２で減衰された高周波信号が入力される。衛星放送用チューナ部１５ｓ－３には、分配器１３ｓ－１および分配器１３ｓ－２で２回分配されてアッテネータ１４ｓ－３で減衰された高周波信号が入力される。
　このように、異なる放送形式の放送波を受信するチューナ部１５を複数個設ける場合にも、各アッテネータ１４ｔおよび各アッテネータ１４ｓに設定する減衰量を、入力端子から各チューナ部１５までの距離の長さと反比例する値に設定する。すなわち、入力端子に近い位置に配置されたチューナ部１５に入力させる信号は大きく減衰させ、入力端子から遠い位置に配置されたチューナ部１５に入力させる信号は、中程度に減衰または減衰させない。このように構成することにより、各チューナ部に入力される高周波信号の信号レベルがすべて均一となる。これにより、図８に示すように、同じ種類の放送波を受信するチューナ同士を、回路基板１０の長辺に沿う横方向に並べて配置することもでき、受信装置自体の薄型化や小型化も図れるようになる。
　また、上述した実施の形態では、各チューナ部１５をＩＣチップとして構成した例をあげたが、これに限定されるものではない。各チューナ部１５を、チップ化されていない集積回路として構成してもよい。
　また、上述した実施の形態では、減衰器としてアッテネータ１４を用いた例をあげたが、これに限定されるものではない。抵抗性の素子であれば、どのような素子を用いてもよい。
　また、上述した実施の形態では、高周波処理回路を、受信装置のチューナ部に適用した例をあげたが、これに限定されるものではない。例えば、携帯電話端末等の他の装置のチューナ部に適用してもよい。または、チューナ部ではなく、放送局から放送信号を受信する受信装置の受信回路等に適用してもよい。
　また、上述した実施の形態では、高周波処理回路を、受信装置等に搭載される受信回路に適用した例をあげたが、例えば放送局において使用される送信装置の送信回路に適用してもよい。この場合は、分配器でなく混合器を用いて各高周波処理回路から送信された高周波信号を混合するようにし、かつ、出力端子の手前にアンプを配置して、各高周波処理回路から送信された高周波信号を増幅して出力するように構成すればよい。
　なお、本開示は以下のような構成も取ることができる。
（１）高周波信号が入力される入力端子と、
　前記入力端子に入力された前記高周波信号を増幅する高周波増幅器と、
　前記高周波信号を分配する少なくとも１つの分配器と、
　前記分配器で分配された各高周波信号がその信号入力部に入力されるまでの伝送経路長がそれぞれに異なる、複数の高周波処理回路と、
　前記複数の各高周波処理回路の前段に設けられ、前記伝送経路長が短いほど大きな減衰量が設定された、複数の減衰器とを備えた回路基板。
（２）前記複数の各減衰器の前記減衰量は、複数の高周波処理回路の各信号入力部に入力される前記高周波信号の信号レベルがすべて等しくなる値に設定される（１）に記載の回路基板。
（３）前記複数の減衰器はアッテネータである（１）または（２）のいずれかに記載の回路基板。
（４）前記複数の減衰器は、前記複数の高周波処理回路の前記信号入力部の近辺に配置される（１）～（３）のいずれかに記載の回路基板。
（５）前記入力端子に入力された前記高周波信号を増幅する高周波増幅器をさらに備えた（１）～（４）に記載の回路基板。
（６）前記複数の高周波処理回路は、集積回路である（１）～（５）のいずれかに記載の回路基板。
（７）前記複数の高周波処理回路は、当該回路基板の長辺に沿って配置される（１）～（６）のいずれかに記載の回路基板。
（８）前記高周波処理回路の個数は少なくとも３つであり、前記分配器は、前記高周波増幅器から出力された前記高周波信号を分配する第１の分配器と、前記第１の分配器で分配された前記高周波信号をさらに分配する少なくとも１つの第２の分配器とを備える（１）～（７）のいずれかに記載の回路基板。
１０…回路基板、１１…アンテナ入力端子、１１ａ…スルーホール、１１ｓ…衛星放送入
力端子、１１ｔ…地上波入力端子、１２，１２ｓ，１２ｔ…ローノイズアンプ（ＬＮＡ）
、１３，１３－１，１３－２，１３ｓ－１，１３ｓ－２，１３ｔ－１，１３ｔ－２、１４
，１４－１，１４－２，１４－３，１４ｓ，１４ｓ－１，１４ｓ－２，１４ｓ－３，１４
ｔ，１４ｔ－１，１４ｔ－２，１４ｔ－３…アッテネータ、１５，１５－１，１５－２，
１５－２，１５－３…チューナ部、１５ａ，１５ａ－１…信号入力部、１５ｓ－１，１５
ｓ－２，１５ｓ－３…衛星放送用チューナ部、１５ｔ－１，１５ｔ－２，１５ｔ－３…地
上波用チューナ部、１６…出力端子
 

Claims (8)

  1. 　高周波信号が入力される入力端子と、
    　前記高周波信号を分配する少なくとも１つの分配器と、
    　前記分配器で分配された各高周波信号がその信号入力部に入力されるまでの伝送経路長がそれぞれに異なる、複数の高周波処理回路と、
    　前記複数の各高周波処理回路の前段に設けられ、前記伝送経路長が短いほど大きな減衰量が設定された、複数の減衰器とを備えた
    　回路基板。
  2. 　前記複数の各減衰器の前記減衰量は、複数の高周波処理回路の各信号入力部に入力される前記高周波信号の信号レベルがすべて等しくなる値に設定される
    　請求項１に記載の回路基板。
  3. 　前記複数の減衰器はアッテネータである
    　請求項１に記載の回路基板。
  4. 　前記複数の減衰器は、前記複数の高周波処理回路の前記信号入力部の近辺に配置される
    　請求項１に記載の回路基板。
  5. 　前記入力端子に入力された前記高周波信号を増幅する高周波増幅器をさらに備えた
    　請求項１に記載の回路基板。
  6. 　前記複数の高周波処理回路は、集積回路である
    　請求項１に記載の回路基板。
  7. 　前記複数の高周波処理回路は、当該回路基板の長辺に沿って配置される
    　請求項１に記載の回路基板。
  8. 　前記高周波処理回路の個数は少なくとも３つであり、前記分配器は、前記高周波増幅器から出力された前記高周波信号を分配する第１の分配器と、前記第１の分配器で分配された前記高周波信号をさらに分配する少なくとも１つの第２の分配器とを備える
    　請求項１に記載の回路基板。
PCT/JP2012/068182 2011-07-28 2012-07-18 回路基板 WO2013015168A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/233,565 US8970791B2 (en) 2011-07-28 2012-07-18 Circuit board
CN201280036222.8A CN103688471A (zh) 2011-07-28 2012-07-18 电路板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011165295A JP5664489B2 (ja) 2011-07-28 2011-07-28 回路基板
JP2011-165295 2011-07-28

Publications (1)

Publication Number Publication Date
WO2013015168A1 true WO2013015168A1 (ja) 2013-01-31

Family

ID=47601018

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/068182 WO2013015168A1 (ja) 2011-07-28 2012-07-18 回路基板

Country Status (4)

Country Link
US (1) US8970791B2 (ja)
JP (1) JP5664489B2 (ja)
CN (1) CN103688471A (ja)
WO (1) WO2013015168A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014171058A (ja) * 2013-03-01 2014-09-18 Sony Corp 受信装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196816A (ja) * 2000-01-14 2001-07-19 Denki Kogyo Co Ltd 電力分配回路
JP2006054812A (ja) * 2004-08-16 2006-02-23 Sony Corp 分配器および通信方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100225901B1 (ko) * 1997-03-04 1999-10-15 최대용 Catv 전송 라인 분리 시험 장치 및 방법
JP4747409B2 (ja) 2000-11-09 2011-08-17 ソニー株式会社 受信装置
US6791995B1 (en) * 2002-06-13 2004-09-14 Terayon Communications Systems, Inc. Multichannel, multimode DOCSIS headend receiver
JP5045727B2 (ja) * 2009-10-21 2012-10-10 ソニー株式会社 高周波モジュールおよび受信装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196816A (ja) * 2000-01-14 2001-07-19 Denki Kogyo Co Ltd 電力分配回路
JP2006054812A (ja) * 2004-08-16 2006-02-23 Sony Corp 分配器および通信方法

Also Published As

Publication number Publication date
US8970791B2 (en) 2015-03-03
JP5664489B2 (ja) 2015-02-04
US20140146240A1 (en) 2014-05-29
JP2013030960A (ja) 2013-02-07
CN103688471A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
JP2009533950A (ja) ダイプレクス・フロントエンドを用いるアクティブ・スプリッタ装置および方法
JP4639809B2 (ja) 電子チューナとこれを用いた携帯機器
JP4246224B2 (ja) 放送受信装置
WO2003085851A1 (en) Signal reception device, signal reception circuit, and reception device
JP5664489B2 (ja) 回路基板
US20120093046A1 (en) Antenna Arrangement
JP2008278398A (ja) 受信装置及びアンテナ
JP2000252773A (ja) 広帯域高周波増幅装置
TWI521874B (zh) 調諧器
JP4695746B2 (ja) 双方向増幅器
KR20080111470A (ko) 디플렉스 프론트 엔드를 이용한 능동 분배기 장치 및 방법
KR101474131B1 (ko) 트리플 튜너 장치
JP3879562B2 (ja) Ｃｓチューナー
KR100495223B1 (ko) 듀얼 채널 수신용 위성방송 수신기
JP2000196481A (ja) Ｃａｔｖチューナ
US8497945B2 (en) Radio frequency front end circuit module for receiver
JP5131365B2 (ja) 受信装置及びアンテナ兼用ケーブル
JP4979630B2 (ja) 放送受信装置及びチューナモジュールの実装方法
JPS6349966Y2 (ja)
JP2006087041A (ja) テレビ受信用増幅装置
KR101585266B1 (ko) Ｒｆ 신호처리 회로
KR101171530B1 (ko) 고복합 디지털 방송 수신 시스템
US20080295136A1 (en) High frequency receiving apparatus
US20030218697A1 (en) Broadband television tuner front end
JP2015211288A (ja) アンテナモジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12817953

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14233565

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12817953

Country of ref document: EP

Kind code of ref document: A1