WO2013008405A1 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
WO2013008405A1
WO2013008405A1 PCT/JP2012/004251 JP2012004251W WO2013008405A1 WO 2013008405 A1 WO2013008405 A1 WO 2013008405A1 JP 2012004251 W JP2012004251 W JP 2012004251W WO 2013008405 A1 WO2013008405 A1 WO 2013008405A1
Authority
WO
WIPO (PCT)
Prior art keywords
potential
signal
transfer unit
unit
charge
Prior art date
Application number
PCT/JP2012/004251
Other languages
English (en)
French (fr)
Inventor
琢磨 石田
宏一 白木
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2013008405A1 publication Critical patent/WO2013008405A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76816—Output structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors

Definitions

  • the present invention relates to a solid-state imaging device, and more particularly to a CCD (Charge Coupled Device) type solid-state imaging device.
  • CCD Charge Coupled Device
  • FIG. 8 is a diagram illustrating a schematic configuration example of a conventional solid-state imaging device.
  • the photoelectric conversion units 103 are arranged in a matrix to form the pixel unit 102, and generate signal charges corresponding to the intensity of received light.
  • the vertical transfer unit 104 is arranged for each vertical pixel column of the photoelectric conversion unit 103, is driven by four-phase drive signals (vertical transfer drive signals) ⁇ V1 to ⁇ V4, and causes signal charges read from the photoelectric conversion unit 103 to be vertically aligned. Forward.
  • the driving signals ⁇ V1 to ⁇ V4 are signals having three potentials: a high-level potential VH, a middle-level potential VM lower than the potential VH, and a low-level potential VL lower than the potential VM. It is used as a read signal when reading signal charges from the conversion unit 103, and the potential VM and the potential VL are used when transferring the read signal charges in the vertical direction.
  • a horizontal transfer unit 105 is disposed at the end of the vertical transfer unit 104, and signal charges are transferred from the vertical transfer unit 104 to the horizontal transfer unit 105 in units of one row.
  • the horizontal transfer unit 105 is driven by two-phase drive signals (horizontal transfer drive signals) ⁇ H1 and ⁇ H2, and transfers signal charges for one row transferred from the vertical transfer unit 104 in the horizontal direction.
  • the charge detection unit 106 is disposed at the output end of the horizontal transfer unit 105, and includes an output gate 107, a floating diffusion (FD) 108, a reset gate (RG) 109, and a reset drain (RD) 110. Yes.
  • a constant voltage signal OG is applied to the output gate 107, the drive signal applied to the final transfer electrode of the horizontal transfer unit 105 becomes low level, and the potential below the final transfer electrode of the horizontal transfer unit 105 is output.
  • the potential is lower than the potential under the gate 107, the signal charge stored under the final transfer electrode of the horizontal transfer unit 105 is transferred to the floating diffusion 108.
  • a constant voltage VRD is applied to the reset drain 110, and a reset signal ⁇ R is applied to the reset gate 109.
  • the reset signal ⁇ R becomes a high level and the reset gate 109 is turned on, the signal charges accumulated in the floating diffusion 108 are reset, and the voltage of the floating diffusion 108 becomes equal to the voltage VRD of the reset drain 110.
  • the reset signal ⁇ R becomes low level, the voltage of the floating diffusion 108 becomes the reference voltage (feedthrough level).
  • the signal charge transferred from the horizontal transfer unit 105 is converted into a voltage by the floating diffusion 108, and the voltage of the floating diffusion 108 becomes a voltage that is lowered from the reference voltage by the amount of the transferred signal charge. .
  • the voltage signal obtained by voltage conversion by the charge detection unit 106 is amplified by the output circuit 111 and output as the output signal Vout.
  • the potential of the reading gate unit that reads out signal charges from the photoelectric conversion unit and the potential of the vertical transfer unit that transfers the read signal charges are set to some extent deep in correspondence with the potential of the photoelectric conversion unit. Further, in order to smoothly transfer charges from the vertical transfer unit to the horizontal transfer unit, the potential in the horizontal transfer unit is set deeper than the potential in the vertical transfer unit. In order to secure a sufficient charge in the floating diffusion that receives the signal charge from the horizontal transfer unit, the floating diffusion also requires a potential that is as deep as the horizontal transfer unit.
  • a high voltage for example, a voltage of 12V to 15V
  • the power supply voltage (VDD) of the output circuit is, for example, 12V to 15V.
  • FIG. 9 schematically shows a cross-sectional configuration and potential from the vertical transfer unit to the charge detection unit in the conventional solid-state imaging device 101 shown in FIG.
  • a p-type impurity region 201 is formed on an n-type semiconductor substrate 202, and each of the vertical transfer unit 104, the horizontal transfer unit 105, and the charge detection unit 106 is formed on the p-type impurity region 201.
  • An n-type impurity region (n-type well) 200 to be a channel region is formed.
  • Line 11 indicates the potential when the middle level potential VM of the drive signals ⁇ V1 to ⁇ V4 is applied to the transfer electrodes V1 to V4 of the vertical transfer unit 104, and Line12 indicates the transfer electrodes V1 to V4.
  • the potential when the low level potential VL of the drive signals ⁇ V1 to ⁇ V4 is applied is shown.
  • Line 13 indicates the potential when the high-level potential HH of the drive signals ⁇ H1 and ⁇ H2 is applied to the transfer electrodes H1 and H2 of the horizontal transfer unit 105, and Line14 indicates the transfer electrodes H1 and H2.
  • the potential when the low level potential HL of the drive signals ⁇ H1 and ⁇ H2 is applied is shown.
  • Line 15 indicates the potential when the high level potential of the reset signal ⁇ R is applied to the reset gate RG of the charge detection unit 106
  • Line 16 indicates the low level potential of the reset signal ⁇ R applied to the reset gate RG. Shows the potential.
  • the potential is set to be gradually deeper as the signal charge goes to the output side.
  • an electrode different from the transfer electrode is provided at the coupling portion between the vertical transfer unit and the horizontal transfer unit, and the electrode has an amplitude different from that of the drive signal of the vertical transfer unit.
  • the relationship between the maximum potential values of “vertical transfer unit” ⁇ “horizontal transfer unit” ( ⁇ “output circuit” (“output amplifier unit”)) is expressed as “vertical transfer unit”> “
  • the voltage used for the output amplifier unit can be made lower than that in the prior art, thereby reducing power consumption.
  • a signal applied to the vertical transfer unit is set to 12V as VH, 0V as VM, -6V as VL, for example.
  • a signal applied to the horizontal transfer unit that is, a drive signal for transferring the signal charge received from the vertical transfer unit in the horizontal direction
  • the high level signals HH and the low level signal HL lower than HH are used.
  • 3.3V is set as HH
  • 0V is set as HL.
  • AFE analog front end
  • the density of the channel region of the vertical transfer unit, the density of the channel region of the horizontal transfer unit, and the density of the channel region in the coupling portion between the vertical transfer unit and the horizontal transfer unit are constant. Is set to For this reason, in order to make the relationship of the maximum value of the potential “vertical transfer unit”> “horizontal transfer unit”, the potential level of the drive signal HH of the horizontal transfer unit is higher than the potential level of the drive signal VM of the vertical transfer unit. Since the drive signal VM of the vertical transfer unit is set to 0V, a negative potential is required for both the high level and the low level as the drive signal potential level of the horizontal transfer unit.
  • the solid-state imaging device described in Patent Document 1 has a problem that the number of necessary negative power sources increases as compared with a commonly used solid-state imaging device.
  • the low level signal (VLL) applied to the electrode provided at the coupling portion between the vertical transfer portion and the horizontal transfer portion is lower than the drive signal VL of the vertical transfer portion. Since it has a potential level, there arises a problem that the number of necessary negative power sources further increases.
  • a high level signal (VHH) applied to an electrode provided at a coupling portion between the vertical transfer portion and the horizontal transfer portion is a drive signal VM and a read signal of the vertical transfer portion.
  • VHH high level signal
  • An object of the present invention is to overcome the above-described problems of the prior art, and to provide a solid-state imaging device capable of reducing power consumption while using a signal generated from a general-purpose driver circuit. To do.
  • a solid-state imaging device includes a photoelectric conversion unit that is arranged in a matrix and generates a signal charge according to the intensity of received light, and the signal charge in a vertical direction.
  • a vertical transfer unit for transferring, a horizontal transfer unit for receiving the signal charge from the vertical transfer unit and transferring the received signal charge in a horizontal direction, and an output terminal of the horizontal transfer unit, and the horizontal transfer unit
  • a charge detection unit that converts the signal charge transferred by an electrical signal into an electrical signal, and the impurity concentration of the channel region under the final transfer electrode in the vertical transfer unit and the impurity concentration of the channel region of the horizontal transfer unit are the vertical
  • the final transfer electrode of the vertical transfer unit is lower than the impurity concentration of the channel region other than under the final transfer electrode in the transfer unit and transfers the signal charge in the vertical direction.
  • the high level potential in the applied drive signal is the same level as the potential of the signal used when reading out the signal charge generated in the photoelectric conversion unit to the vertical transfer unit, and the low level in the drive signal Is at the same level as the lowest potential of the signal used when the signal charges are transferred in the vertical direction in the vertical transfer section.
  • the power supply voltage of the output circuit can be lowered without increasing the type of the potential level of the signal to be used, so that the power consumption can be reduced.
  • a fixed potential may be applied to the transfer electrode immediately before the final transfer electrode in the vertical transfer unit.
  • the driving of the sorting transfer unit (transfer stage closest to the horizontal transfer unit) including a plurality of transfer electrodes including the final transfer electrode in the vertical transfer unit is controlled independently from the vertical transfer units of other columns. Can do. For this reason, in the case of a solid-state imaging device that mixes signal charges of a plurality of pixels in the horizontal direction in the horizontal transfer unit, a part of terminals for driving independent transfer electrodes in the distribution transfer unit and one of signal lines from the driver circuit. Therefore, it is possible to reduce the size of the solid-state imaging device and a product using the solid-state imaging device.
  • the solid-state imaging device further includes an output circuit that amplifies and outputs the electrical signal that is connected to the charge detection unit and converted by the charge detection unit.
  • the gate insulating film of at least one transistor including the transistor that receives the electric signal from the charge detection unit may be thinned according to the potential of the output end of the horizontal transfer unit.
  • the following effects can also be obtained. That is, since the mutual conductance gm of the transistor can be improved, the thermal noise of the output circuit can be reduced. For this reason, since the noise component contained in an output signal can be reduced, the image quality at the time of low illumination can be improved.
  • FIG. 1 is a diagram illustrating a schematic configuration of a solid-state imaging apparatus according to Embodiment 1 of the present invention.
  • FIG. 2 is a diagram schematically illustrating a cross-sectional configuration and potential from the vertical transfer unit to the charge detection unit of the solid-state imaging device according to the first embodiment of the present invention.
  • FIGS. 3A and 3B are schematic diagrams showing the potential and charge transfer states under the final transfer electrode VOG and in the vicinity of the transfer electrode in the vicinity of the vertical transfer unit in the solid-state imaging device according to Comparative Example 1.
  • FIGS. 6A to 6C are schematic diagrams showing potential and charge transfer states under the transfer electrode near the final transfer electrode VOG and in the vicinity thereof in the vertical transfer unit in the solid-state imaging device according to Embodiment 2 of the present invention. It is. FIG.
  • FIG. 7 is a diagram illustrating a configuration example of the output circuit of the solid-state imaging device according to the first embodiment of the present invention.
  • FIG. 8 is a diagram showing a schematic configuration of a conventional solid-state imaging device.
  • FIG. 9 is a diagram schematically illustrating a cross-sectional configuration and potential from a vertical transfer unit to a charge detection unit of a conventional solid-state imaging device.
  • FIG. 1 is a diagram illustrating a schematic configuration of a solid-state imaging apparatus according to Embodiment 1 of the present invention.
  • the photoelectric conversion units 3 are arranged in a matrix to form the pixel unit 2 and generate signal charges according to the intensity of received light.
  • the vertical transfer unit 4 is arranged for each vertical pixel column of the photoelectric conversion unit 3 and is driven by, for example, four-phase drive signals ⁇ V1 to ⁇ V4 to transfer signal charges read from the photoelectric conversion unit 3 in the vertical direction.
  • the drive signals ⁇ V1 to ⁇ V4 are signals having three potentials, for example, a high level potential VH, a middle level potential VM lower than the potential VH, and a low level potential VL lower than the potential VM.
  • the potential VM and the potential VL are used when transferring the read signal charges in the vertical direction, when the signal charges are read from the photoelectric conversion unit 3.
  • VH is set to 12V
  • VM is set to 0V
  • VL is set to -6V.
  • Drive signals ⁇ V1 to ⁇ V4 having these potentials are supplied from a general-purpose driver circuit (not shown).
  • the signal charge when the signal charge is vertically transferred and reaches the final transfer electrode (VOG) 12 of the vertical transfer unit 4, the signal charge is in units of one row by the drive signal ⁇ VOG applied to the final transfer electrode 12. It is transferred to the horizontal transfer unit 5.
  • the drive signal ⁇ VOG is a signal in which the high level potential is set to the same level as the potential VH of the read signal and the low level potential is set to the same level as the potential VL.
  • the horizontal transfer unit 5 is driven by the two-phase drive signals ⁇ H1 and ⁇ H2, and transfers the signal charges for one row transferred from the final transfer electrode 12 of the vertical transfer unit 4 in the horizontal direction.
  • the drive signals ⁇ H1 and ⁇ H2 are both signals having a high level potential HH and a low level potential HL. In this embodiment, for example, HH is set to 3.3V and HL is set to 0V.
  • the drive signals ⁇ H1 and ⁇ H2 having these potentials are supplied from a general-purpose driver circuit (not shown).
  • a driver circuit that supplies the driving signals ⁇ H1 and ⁇ H2 and a driver circuit that supplies the driving signals ⁇ V1 to ⁇ V4 may be provided separately, or the driving signals ⁇ H1, ⁇ H2 and the driving signal ⁇ V1 may be provided.
  • a single driver circuit capable of supplying ⁇ ⁇ V4 may be provided.
  • the charge detection unit 6 is arranged at the output end of the horizontal transfer unit 5 and includes an output gate 7, a floating diffusion (FD) 8, a reset gate (RG) 9, and a reset drain (RD) 10. Yes.
  • a constant voltage signal OG is applied to the output gate 7, the drive signal applied to the final transfer electrode of the horizontal transfer unit 5 becomes low level, and the potential below the final transfer electrode of the horizontal transfer unit 5 is output.
  • the potential is lower than the potential under the gate 7, the signal charge accumulated under the final transfer electrode of the horizontal transfer unit 5 is transferred to the floating diffusion 8.
  • a constant voltage VRD is applied to the reset drain 10, and a reset signal ⁇ R is applied to the reset gate 9.
  • the reset signal ⁇ R becomes a high level and the reset gate 9 is turned on, the signal charge stored in the floating diffusion 8 is reset, and the voltage of the floating diffusion 8 becomes equal to the voltage VRD of the reset drain 10.
  • the reset signal ⁇ R becomes low level, the voltage of the floating diffusion 8 becomes the reference voltage (feedthrough level).
  • the signal charge transferred from the horizontal transfer unit 5 is converted into a voltage by the floating diffusion 8, and the voltage of the floating diffusion 8 becomes a voltage that is lowered from the reference voltage by the amount of the transferred signal charge. .
  • the voltage signal obtained by voltage conversion by the charge detection unit 6 is amplified by the output circuit 11 and output as the output signal Vout.
  • the output circuit 11 for example, a source follower circuit as shown in FIG. 7 is used.
  • a so-called three-stage source follower circuit is composed of drive side MOS (Metal Oxide Semiconductor) transistors M1, M2, and M3, load side MOS transistors M4, M5, and M6, and source resistors R1, R2, and R3. It is configured.
  • a power supply voltage (VDD) is applied to each source of the driving side MOS transistors M1, M2, and M3.
  • the gate of the first drive side MOS transistor M1 is connected to the floating diffusion (FD) 8 constituting the charge detection unit 6, and the voltage signal from the charge detection unit 6 is input to the gate of the drive side MOS transistor M1. Applied as Vin.
  • the gate of the driving side MOS transistor M2 is connected to the source of the driving side MOS transistor M1, and the gate of the driving side MOS transistor M3 is connected to the source of the driving side MOS transistor M2.
  • the drains of the load side MOS transistors M4, M5, M6 are connected to the sources of the drive side MOS transistors M1, M2, M3.
  • a bias voltage VG is commonly applied to the gates of the load side MOS transistors M4, M5, and M6.
  • One end of each of the source resistors R1, R2, and R3 is connected to each source of the load side MOS transistors M4, M5, and M6.
  • the other ends of the source resistors R1, R2, and R3 are grounded.
  • the output signal Vout is output from the connection between the source of the driving side MOS transistor M3 and the drain of the load side MOS transistor M6.
  • FIG. 2 schematically shows a cross-sectional configuration and potential from the vertical transfer unit to the charge detection unit in the solid-state imaging device 1 shown in FIG.
  • a p-type impurity region 21 is formed on an n-type semiconductor substrate 22.
  • two types of n-type impurity regions (n-type wells) 20 and 23 having different impurity concentrations are formed on the p-type impurity region 21.
  • the impurity concentration of the n-type impurity region 20 is set higher than the impurity concentration of the n-type impurity region 23.
  • the n-type impurity region 20 forms a channel region of the vertical transfer unit 4 excluding the final transfer electrode (VOG) 12.
  • the n-type impurity region 23 constitutes channel regions of the final transfer electrode (VOG) 12, the horizontal transfer unit 5, and the charge detection unit 6 of the vertical transfer unit 4.
  • Line1 indicates the potential when the middle level potential VM of the drive signals ⁇ V1 to ⁇ V4 is applied to the transfer electrodes V1 to V4 of the vertical transfer unit 4, and Line2 indicates the transfer electrodes V1 to V4.
  • the potential when the low level potential VL of the drive signals ⁇ V1 to ⁇ V4 is applied is shown.
  • Line 3 indicates the potential when the high-level potential VH of the drive signal ⁇ VOG is applied to the final transfer electrode (VOG) 12 of the vertical transfer unit 4, and Line 4 indicates the final transfer electrode (VOG).
  • 12 shows the potential when the low level potential VL of the drive signal ⁇ VOG is applied.
  • Line 5 indicates the potential when the high-level potential HH of the drive signals ⁇ H1 and ⁇ H2 is applied to the transfer electrodes H1 and H2 of the horizontal transfer unit 5
  • Line6 indicates the drive signal ⁇ H1 and the transfer signals H1 and H2.
  • a potential when a low-level potential HL of ⁇ H2 is applied is shown.
  • Line 7 indicates the potential when the high level potential of the reset signal ⁇ R is applied to the reset gate RG of the charge detection unit 6
  • Line 8 indicates the potential of the low level of the reset signal ⁇ R applied to the reset gate RG. Shows the potential.
  • the impurity concentration of the channel region (n-type impurity region 23) of the horizontal transfer unit 5 is such that the channel region (n-type impurity region 20) of the vertical transfer unit 4 excluding the final transfer electrode (VOG) 12. Is set to be lower than the impurity concentration. For this reason, when a drive signal from a general-purpose driver circuit that has been conventionally used is applied to the transfer electrodes H1 and H2 of the horizontal transfer unit 5, the potential of the horizontal transfer unit 5 is compared with that of a conventional solid-state imaging device. And formed in a shallow position. That is, for example, as shown in FIG. 2, the potential of the horizontal transfer unit 5 is formed at a position shallower than the potential of the vertical transfer unit 4.
  • FIGS. 3A and 3B are schematic diagrams showing the potential and charge transfer states under the final transfer electrode VOG and in the vicinity of the transfer electrode in the vicinity thereof in Comparative Example 1 based on Assumptions 1 and 2 described later.
  • FIGS. 4A and 4B are schematic diagrams showing potential and charge transfer states under the final transfer electrode VOG and in the vicinity of the transfer electrode in the vicinity of this embodiment.
  • the low-level potential VL of the drive signal ⁇ VOG is applied to the final transfer electrode VOG
  • the high level of the drive signal ⁇ H1 is applied to the horizontal transfer electrode H1.
  • the impurity concentration of the channel region under the final transfer electrode VOG is the same as the impurity concentration of the channel region under the other transfer electrodes in the vertical transfer portion (Assumption 1). ).
  • the potential of Line 4 in FIG. 2 becomes the same level as the potential of Line 2, and the difference between the potential of Line 5 and the potential of Line 4 becomes small. For this reason, as shown in FIG.
  • the amount of charge handled by the horizontal transfer electrode H1 adjacent to the final transfer electrode VOG is greatly reduced.
  • the area of the horizontal transfer electrode is increased in order to compensate for the decrease in the amount of charge handled, there arises a problem that it is difficult to reduce the size of the solid-state imaging device.
  • the high potential of the drive signal ⁇ VOG is applied to the final transfer electrode VOG, and the vertical transfer electrode V4 adjacent to the final transfer electrode VOG is driven.
  • a low level potential VL of the signal ⁇ V4 is applied.
  • the potential of Line 3 in FIG. 2 is shallower than the potential of Line 1, and the difference between the potential of Line 3 and the potential of Line 2 is reduced. Therefore, as shown in FIG. 3B, the height of the barrier region formed by the vertical transfer electrode V4 adjacent to the final transfer electrode VOG is lower than the charge accumulation region under the final transfer electrode VOG. The amount of charge handled by the transfer electrode VOG is greatly reduced.
  • the area of the final transfer electrode VOG is increased in order to compensate for the decrease in the handling charge amount, there arises a problem that it is difficult to reduce the size of the solid-state imaging device.
  • the potential state shown in FIG. 4A is realized and the potential state shown in FIG. In contrast, the potential state of FIG. 4B is realized. That is, according to the present embodiment, it is possible to avoid a situation where the amount of charge handled decreases due to a small potential difference between the charge accumulation region and the barrier region.
  • the potential of the horizontal transfer unit can be set at a shallow position as compared with the conventional solid-state imaging device, so that the potential can also be set shallow in the charge detection unit.
  • the voltage used in the charge detection unit and the power supply voltage (VDD) of the output circuit can be made lower than the conventional solid-state imaging device by the amount that the potential can be set shallow, so that the power consumption can be reduced. Can do.
  • a signal generated from a general-purpose driver circuit can be used as a drive signal used for signal charge transfer, it is not necessary to create a new dedicated driver circuit or a new AFE. Therefore, it is possible to prevent the development period and development cost of a product using the solid-state imaging device of the present embodiment from increasing and the cost of the product from increasing.
  • This embodiment is different from the fixed imaging apparatus according to the first embodiment shown in FIG. 1 in that the drive signal is not applied to the transfer electrode immediately before the final transfer electrode VOG in the vertical transfer section, and is arbitrarily set. The fixed potential is applied.
  • FIGS. 5A to 5D are schematic diagrams showing potential and charge transfer states under the final transfer electrode of the vertical transfer unit and under the transfer electrode in the vicinity thereof in the conventional solid-state imaging device shown in FIG.
  • FIGS. 6A to 6C are schematic diagrams showing the potential and charge transfer states under the transfer electrode in the vicinity of the final transfer electrode VOG and in the vicinity thereof in this embodiment.
  • the high level potential HH of the drive signal ⁇ H1 is applied to the horizontal transfer electrode H1, and the drive signal ⁇ V1 and the transfer electrodes V1 and V4 of the vertical transfer unit are applied.
  • a low level potential VL of ⁇ V4 is applied, a middle level potential VM of drive signals ⁇ V2 and ⁇ V3 is applied to the transfer electrodes V2 and V3, and signal charges are accumulated under the transfer electrodes V2 and V3.
  • the potential of the drive signal ⁇ V4 becomes the middle level potential VM and the potential of the drive signal ⁇ V2 becomes the low level potential VL as shown in FIG. 5B, the potential changes and the signal charge is transferred.
  • charge transfer from the vertical transfer unit to the horizontal transfer unit in the present embodiment is performed as follows.
  • the high-level potential HH of the drive signal ⁇ H1 is applied to the horizontal transfer electrode H1
  • the low-level potential of the drive signal ⁇ V2 is applied to the transfer electrode V2 of the vertical transfer unit.
  • VL is applied
  • the low-level potential VL of the drive signal ⁇ VOG is applied to the final transfer electrode VOG of the vertical transfer unit.
  • the middle level potential VM of the drive signal ⁇ V3 is applied to the transfer electrode V3 of the vertical transfer unit, and the potential fixed to, for example, the potential VM is applied to the transfer electrode V4 immediately before the final transfer electrode VOG in the vertical transfer unit.
  • the following effects can be obtained. That is, by applying a fixed potential arbitrarily set to the transfer electrode immediately before the final transfer electrode VOG in the vertical transfer unit, the drive signal generated by the driver circuit does not have to be applied to the immediately previous transfer electrode. Since signal charges can be transferred, the number of transfer electrodes to be driven can be reduced. Accordingly, the load on the driver circuit can be reduced, and thus power consumption can be further reduced.
  • the drive of the sorting transfer unit (transfer stage closest to the horizontal transfer unit) including a plurality of transfer electrodes including the final transfer electrode in the vertical transfer unit is controlled independently of the vertical transfer units of other columns. Can do.
  • the potential VM is exemplified as the fixed potential applied to the transfer electrode V4 immediately before the final transfer electrode VOG in the vertical transfer unit.
  • the potential VM is exemplified as the fixed potential applied to the transfer electrode V4 immediately before the final transfer electrode VOG in the vertical transfer unit.
  • a desired amount of charge handled by the final transfer electrode VOG can be ensured.
  • the amount of charge handled by the final transfer electrode VOG decreases as the fixed potential approaches the potential VH.
  • This embodiment is different from the fixed imaging device according to the first embodiment shown in FIG. 1 in that an electric signal is output from the charge detection unit 6 among the transistors constituting the output circuit 11 connected to the charge detection unit 6. That is, the gate insulating film of at least one transistor including the receiving transistor is thinned according to the potential at the output end of the horizontal transfer unit 5.
  • thermal noise of MOS transistors generally has the following relationship (Equation 1) per unit frequency as a root mean square noise voltage (Vn 2 ) converted to a gate input.
  • Vn 2 8 ⁇ k ⁇ T / (3 ⁇ gm) (Formula 1)
  • k is a Boltzmann constant
  • T is an absolute temperature
  • gm is a mutual conductance.
  • W is the gate width (channel width)
  • L is the gate length (channel length)
  • tox is the thickness of the gate insulating film (gate oxide film thickness).
  • the mutual conductance gm is improved by increasing (W / L) or reducing the gate oxide film thickness tox from (Equation 1) and (Equation 2). It is necessary to make it.
  • the transistors constituting the output circuit can withstand the high voltage of 12 to 15V. Therefore, it is difficult to reduce the gate oxide film thickness because the gate oxide film thickness is set to a thickness that does not cause a problem in reliability.
  • increasing the gate width W in order to increase (W / L) causes problems such as an increase in driving current due to an increase in gate capacitance and difficulty in downsizing the solid-state imaging device.
  • the potential of the horizontal transfer unit can be set shallow, so that the power supply voltage VDD of the output circuit can be lowered as compared with the conventional solid-state imaging device.
  • the gate oxide film thickness of the transistors constituting the transistor can be reduced to a thickness that does not cause a problem in reliability in accordance with the potential of the horizontal transfer portion.
  • the gate length L In order to improve the mutual conductance gm, it is conceivable to reduce the gate length L. However, this can be implemented by either the conventional solid-state imaging device or the solid-state imaging device of the present embodiment. Since it is an option, it goes without saying that the solid-state imaging device of the present embodiment in which the gate insulating film can be made thinner can reduce thermal noise as compared with the conventional solid-state imaging device.
  • the transistor that first receives an electrical signal from the charge detection unit (for example, the transistor M1 of the first embodiment shown in FIG. 7) is usually converted into a voltage of signal charge by the charge detection unit.
  • the charge detection unit for example, the transistor M1 of the first embodiment shown in FIG. 7
  • a transistor having a smaller size is used as compared with other transistors constituting the output circuit. Accordingly, the contribution of the output circuit to the thermal noise is large, and it is effective to reduce the thermal noise of the output circuit by thinning the gate insulating film of the transistor that first receives the electric signal from the charge detection unit.
  • the following effects can be obtained. That is, by reducing the gate insulating film of the transistor that constitutes the output circuit according to the potential of the horizontal transfer unit, the mutual conductance gm of the transistor can be improved, so that the thermal noise of the output circuit can be reduced. . For this reason, since the noise component contained in an output signal can be reduced, the image quality at the time of low illumination can be improved.
  • first to third embodiments may be arbitrarily combined.
  • the vertical transfer unit is driven, for example, in four phases and the horizontal transfer unit is driven, for example, in two phases.
  • the number of drive phases of each transfer unit is not particularly limited.
  • the solid-state imaging device can reduce power consumption using a signal generated from a general-purpose driver circuit, it is useful as a solid-state imaging device applied to mobile devices and the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

　垂直転送部（４）における最終転送電極下のチャネル領域の不純物濃度及び水平転送部（５）のチャネル領域の不純物濃度は、垂直転送部（４）における最終転送電極下以外のチャネル領域の不純物濃度よりも低い。信号電荷を垂直方向に転送する際に垂直転送部（４）の最終転送電極に印加される駆動信号におけるハイレベルの電位は、光電変換部（３）で生成された信号電荷を垂直転送部（４）に読み出す際に使用される信号の電位と同レベルであり、前記駆動信号におけるローレベルの電位は、垂直転送部（４）で信号電荷を垂直方向に転送する際に使用される信号の最低電位と同レベルである。

Description

固体撮像装置
　本発明は、固体撮像装置に関し、特にＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）型固体撮像装置に関する。
　図８は、従来の固体撮像装置の概略構成例を示す図である。図８に示す固体撮像装置１０１において、光電変換部１０３は、行列状に配置されて画素部１０２を構成し、受光した光の強さに応じた信号電荷を発生する。垂直転送部１０４は、光電変換部１０３の垂直画素列ごとに配置され、４相の駆動信号（垂直転送駆動信号）φＶ１～φＶ４によって駆動され、光電変換部１０３から読み出される信号電荷を垂直方向に転送する。駆動信号φＶ１～φＶ４は、ハイレベルの電位ＶＨ、電位ＶＨよりも低いミドルレベルの電位ＶＭ、及び電位ＶＭよりも低いローレベルの電位ＶＬの３つの電位を持つ信号であり、電位ＶＨは、光電変換部１０３から信号電荷を読み出す際の読み出し信号として用いられ、電位ＶＭ及び電位ＶＬは、読み出された信号電荷を垂直方向に転送する際に用いられる。
　垂直転送部１０４の端部には水平転送部１０５が配置されており、垂直転送部１０４から水平転送部１０５に信号電荷が１行単位で転送される。水平転送部１０５は、２相の駆動信号（水平転送駆動信号）φＨ１、φＨ２によって駆動され、垂直転送部１０４から転送される１行分の信号電荷を水平方向に転送する。
　電荷検出部１０６は、水平転送部１０５の出力端に配置されており、出力ゲート１０７と、フローティングディフュージョン（ＦＤ）１０８と、リセットゲート（ＲＧ）１０９と、リセットドレイン（ＲＤ）１１０とを備えている。
　出力ゲート１０７には一定電圧の信号ＯＧが印加されており、水平転送部１０５の最終転送電極に印加される駆動信号がローレベルとなって、水平転送部１０５の最終転送電極下のポテンシャルが出力ゲート１０７下のポテンシャルよりも低くなると、水平転送部１０５の最終転送電極下に蓄積された信号電荷がフローティングディフュージョン１０８に転送される。
　一方、リセットドレイン１１０には一定電圧ＶＲＤが印加されており、リセットゲート１０９には、リセット信号φＲが印加されている。リセット信号φＲがハイレベルとなり、リセットゲート１０９がオン状態になると、フローティングディフュージョン１０８に蓄積されていた信号電荷がリセットされて、フローティングディフュージョン１０８の電圧はリセットドレイン１１０の電圧ＶＲＤと等しくなる。その後、リセット信号φＲがローレベルとなると、フローティングディフュージョン１０８の電圧は基準電圧（フィードスルーレベル）となる。その後、水平転送部１０５から転送されてきた信号電荷は、フローティングディフュージョン１０８によって電圧に変換されて、フローティングディフュージョン１０８の電圧は、その転送された信号電荷量の分だけ基準電圧から下がった電圧となる。
　電荷検出部１０６で電圧変換されて得られる電圧信号は、出力回路１１１によって増幅されて、出力信号Ｖｏｕｔとして出力される。
　前述のように構成された従来の固体撮像装置では、一般的に、受光した光を信号電荷に変換する光電変換部において、変換した信号電荷を蓄積するために、ポテンシャルを深く確保しておく必要がある。そして、光電変換部から信号電荷を読み出す読み出しゲート部のポテンシャルや読み出した信号電荷を転送する垂直転送部のポテンシャルは、光電変換部のポテンシャルに対応させて、ある程度深く設定されている。また、垂直転送部から水平転送部へ電荷を円滑に転送するために、水平転送部におけるポテンシャルは垂直転送部におけるポテンシャルよりも深く設定されている。そして、水平転送部から信号電荷を受け取るフローティングディフュージョンにおいて十分な電荷を確保するためには、フローティングディフュージョンでも水平転送部と同程度の深さのポテンシャルが必要である。従って、電荷検出部においても水平転送部と同程度の深さのポテンシャルを実現するために、高電圧、例えば１２Ｖ～１５Ｖの電圧が用いられる。さらに、フローティングディフュージョンの電圧を基準電圧に設定するための電圧が、一般に出力回路の入力として利用されるため、出力回路の電源電圧（ＶＤＤ）も例えば１２Ｖ～１５Ｖとなる。
　図９は、図８に示す従来の固体撮像装置１０１における垂直転送部から電荷検出部にかけての断面構成とポテンシャルとを模式的に示している。図９に示すように、ｎ型半導体基板２０２上にｐ型不純物領域２０１が形成されており、ｐ型不純物領域２０１上に、垂直転送部１０４、水平転送部１０５及び電荷検出部１０６のそれぞれのチャネル領域となるｎ型不純物領域（ｎ型ウェル）２００が形成されている。
　尚、図９において、Ｌｉｎｅ１１は、垂直転送部１０４の転送電極Ｖ１～Ｖ４に駆動信号φＶ１～φＶ４のミドルレベルの電位ＶＭが印加された際のポテンシャルを示し、Ｌｉｎｅ１２は、転送電極Ｖ１～Ｖ４に駆動信号φＶ１～φＶ４のローレベルの電位ＶＬが印加された際のポテンシャルを示す。
　また、図９において、Ｌｉｎｅ１３は、水平転送部１０５の転送電極Ｈ１及びＨ２に駆動信号φＨ１及びφＨ２のハイレベルの電位ＨＨが印加された際のポテンシャルを示し、Ｌｉｎｅ１４は、転送電極Ｈ１及びＨ２に駆動信号φＨ１及びφＨ２のローレベルの電位ＨＬが印加された際のポテンシャルを示す。さらに、Ｌｉｎｅ１５は、電荷検出部１０６のリセットゲートＲＧにリセット信号φＲのハイレベルの電位が印加された際のポテンシャルを示し、Ｌｉｎｅ１６は、リセットゲートＲＧにリセット信号φＲのローレベルの電位が印加された際のポテンシャルを示す。
　このように、従来の固体撮像装置では、一般的に、信号電荷が出力側に行くにつれて、ポテンシャルが段々と深くなるように設定されている。
　ところで、近年、固体撮像装置を用いた小型軽量のモバイル機器、例えばデジタルカメラや携帯電話等が開発されている。モバイル機器においては、軽量化や使用可能な時間の向上のために、さらなる小型化や低消費電力化等が求められている。低消費電力化には、一般に駆動電圧の低減が有効であり、固体撮像装置では、例えばリセットドレインの電圧ＶＲＤや出力回路の電源電圧ＶＤＤを低減することにより、消費電力を低減できる。特に出力回路は、外部の負荷を駆動するために比較的大きな電流を必要としている。このため、出力回路の消費電力は大きくなりやすいので、出力回路の電源電圧を低下させることは、消費電力の低減に有効である。
　例えば、特許文献１に記載の固体撮像素子では、垂直転送部と水平転送部との結合部に、転送電極とは異なる電極を設け、当該電極に、垂直転送部の駆動信号とは異なる振幅の信号を印加することによって、「垂直転送部」＜「水平転送部」（＜「出力回路」（「出力アンプ部」）となっているポテンシャルの最大値の関係を、「垂直転送部」＞「水平転送部」としている。これにより、出力アンプ部に使用する電圧を従来よりも低くすることができ、それによって、低消費電力化を図ることができる。
特開平４－２５８１６８号公報
　しかしながら、特許文献１に記載の固体撮像素子には、次のような問題点がある。
　一般に垂直転送部に印加される信号は、例えば、ＶＨとして１２Ｖ、ＶＭとして０Ｖ、ＶＬとして－６Ｖのように設定される。また、水平転送部に印加される信号、つまり、垂直転送部から受け取った信号電荷を水平方向に転送する際の駆動信号としては、ハイレベルの信号ＨＨ及びＨＨよりも低いローレベルの信号ＨＬが用いられ、例えば、ＨＨとして３．３Ｖ、ＨＬとして０Ｖのように設定される。これらの信号は、通常、例えば、固体撮像装置により得られるアナログ信号をデジタル信号に変換するアナログ・フロント・エンド（Ａｎａｌｏｇ Ｆｒｏｎｔ Ｅｎｄ：以下ＡＦＥと略称する）と呼ばれる信号処理ＩＣ（Ｉｎｔｅｇｒａｔｅｄ　ｃｉｒｃｕｉｔ）に内蔵されるドライバ回路によって生成される。
　また、特許文献１に記載の固体撮像素子では、垂直転送部のチャネル領域の濃度、水平転送部のチャネル領域の濃度、及び垂直転送部と水平転送部との結合部におけるチャネル領域の濃度が一定に設定されている。このため、ポテンシャルの最大値の関係を「垂直転送部」＞「水平転送部」とするためには、水平転送部の駆動信号ＨＨの電位レベルを垂直転送部の駆動信号ＶＭの電位レベルよりも低くする必要があるので、垂直転送部の駆動信号ＶＭが０Ｖに設定されている場合、水平転送部の駆動信号の電位レベルとして、ハイレベル及びローレベル共に負の電位が必要となる。
　従って、特許文献１に記載の固体撮像素子では、一般に使用される固体撮像装置と比較して、必要な負電源の数が増加してしまうという問題が生じる。
　また、特許文献１に記載の固体撮像素子では、垂直転送部と水平転送部との結合部に設けた電極に印加するローレベルの信号（ＶＬＬ）が、垂直転送部の駆動信号ＶＬよりも低い電位レベルを持つため、必要な負電源の数がさらに増加するという問題が生じる。
　さらに、特許文献１に記載の固体撮像素子では、垂直転送部と水平転送部との結合部に設けた電極に印加するハイレベルの信号（ＶＨＨ）が、垂直転送部の駆動信号ＶＭ及び読み出し信号ＶＨと異なる電位レベルを持つ場合には、一般に使用される固体撮像装置と比較して、必要な正電源の数も増加してしまうという問題も生じる。
　以上に述べた問題に起因して、特許文献１に記載の固体撮像素子の実現に際しては、従来使用されているドライバ回路を使用できず、新規な専用ドライバ回路の作製や新規なＡＦＥの作製が必要になる。その結果、特許文献１に記載の固体撮像素子を用いた製品の開発期間や開発費が増大して当該製品のコストアップという問題が生じてしまう。
　本発明は、前述の従来技術の問題点を克服するものであり、汎用型のドライバ回路から生成される信号を使用しつつ、消費電力の低減を実現できる固体撮像装置を提供することを目的とする。
　前記の目的を達成するために、本発明に係る固体撮像装置は、行列状に配列され且つ受光した光の強さに応じた信号電荷を生成する光電変換部と、前記信号電荷を垂直方向に転送する垂直転送部と、前記垂直転送部から前記信号電荷を受け取り且つ受け取った前記信号電荷を水平方向に転送する水平転送部と、前記水平転送部の出力端に接続され、且つ前記水平転送部によって転送された前記信号電荷を電気信号に変換する電荷検出部とを備え、前記垂直転送部における最終転送電極下のチャネル領域の不純物濃度及び前記水平転送部のチャネル領域の不純物濃度は、前記垂直転送部における前記最終転送電極下以外のチャネル領域の不純物濃度よりも低く、前記信号電荷を前記垂直方向に転送する際に前記垂直転送部の前記最終転送電極に印加される駆動信号におけるハイレベルの電位は、前記光電変換部で生成された前記信号電荷を前記垂直転送部に読み出す際に使用される信号の電位と同レベルであり、前記駆動信号におけるローレベルの電位は、前記垂直転送部で前記信号電荷を前記垂直方向に転送する際に使用される信号の最低電位と同レベルである。
　本発明に係る固体撮像装置によれば、使用する信号の電位レベルの種類を増加させることなく、出力回路の電源電圧を下げることができるため、消費電力を低減することができる。
　また、本発明に係る固体撮像装置において、前記垂直転送部における前記最終転送電極の直前の転送電極には、固定された電位が印加されていてもよい。
　このようにすると、駆動信号を印加する転送電極の数を減らすことができるため、ドライバ回路の負荷が減少するので、消費電力をさらに低減することができる。また、前述の効果に加えて、次のような効果を得ることもできる。すなわち、例えば、垂直転送部における最終転送電極を含む複数の転送電極からなる振り分け転送部（水平転送部に最も近い転送段）の駆動を、他の列の垂直転送部とは独立に制御することができる。このため、複数画素の信号電荷を水平転送部内で水平方向に混合する固体撮像装置の場合、振り分け転送部における独立した転送電極を駆動するための端子の一部やドライバ回路からの信号線の一部が不要となるので、固体撮像装置及びそれを用いた製品の小型化を図ることができる。
　また、本発明に係る固体撮像装置において、前記電荷検出部に接続され且つ前記電荷検出部で変換された前記電気信号を増幅して出力する出力回路をさらに備え、前記出力回路を構成するトランジスタのうち、前記電荷検出部から前記電気信号を受けるトランジスタを含む少なくとも１つ以上のトランジスタのゲート絶縁膜は、前記水平転送部の前記出力端のポテンシャルに応じて薄膜化されていてもよい。
　このようにすると、以上に説明した本発明に係る固体撮像装置の効果に加えて、次のような効果を得ることもできる。すなわち、トランジスタの相互コンダクタンスｇｍを向上させることができるため、出力回路の熱ノイズを低減できる。このため、出力信号に含まれるノイズ成分を低減できるので、低照度時の画質を向上させることができる。
　本発明によれば、汎用型のドライバ回路から生成される信号を使用しつつ、消費電力の低減が可能な固体撮像装置を実現することができる。
図１は、本発明の実施例１に係る固体撮像装置の概略構成を示す図である。 図２は、本発明の実施例１に係る固体撮像装置の垂直転送部から電荷検出部にかけての断面構成とポテンシャルとを模式的に示す図である。 図３（ａ）及び（ｂ）は、比較例１に係る固体撮像装置における垂直転送部の最終転送電極ＶＯＧ下及びその付近の転送電極下のポテンシャル及び電荷転送の状態を示す模式図である。 図４（ａ）及び（ｂ）は、本発明の実施例１に係る固体撮像装置における垂直転送部の最終転送電極ＶＯＧ下及びその付近の転送電極下のポテンシャル及び電荷転送の状態を示す模式図である。 図５（ａ）～（ｄ）は、比較例２に係る固体撮像装置における垂直転送部の最終転送電極下及びその付近の転送電極下のポテンシャル及び電荷転送の状態を示す模式図である。 図６（ａ）～（ｃ）は、本発明の実施例２に係る固体撮像装置における垂直転送部の最終転送電極ＶＯＧ下及びその付近の転送電極下のポテンシャル及び電荷転送の状態を示す模式図である。 図７は、本発明の実施例１に係る固体撮像装置の出力回路の構成例を示す図である。 図８は、従来の固体撮像装置の概略構成を示す図である。 図９は、従来の固体撮像装置の垂直転送部から電荷検出部にかけての断面構成とポテンシャルとを模式的に示す図である。
　以下、本発明の実施例に係る固体撮像装置について、図面を参照しながら説明する。
　図１は、本発明の実施例１に係る固体撮像装置の概略構成を示す図である。図１に示す固体撮像装置１において、光電変換部３は、行列状に配置されて画素部２を構成し、受光した光の強さに応じた信号電荷を発生する。垂直転送部４は、光電変換部３の垂直画素列ごとに配置され、例えば４相の駆動信号φＶ１～φＶ４によって駆動され、光電変換部３から読み出される信号電荷を垂直方向に転送する。駆動信号φＶ１～φＶ４は、例えば、ハイレベルの電位ＶＨ、電位ＶＨよりも低いミドルレベルの電位ＶＭ、及び電位ＶＭよりも低いローレベルの電位ＶＬの３つの電位を持つ信号であり、電位ＶＨは、光電変換部３から信号電荷を読み出す際の読み出し信号として用いられ、電位ＶＭ及び電位ＶＬは、読み出された信号電荷を垂直方向に転送する際に用いられる。本実施例では、例えば、ＶＨとして１２Ｖ、ＶＭとして０Ｖ、ＶＬとして－６Ｖのように設定されており、これらの電位を持つ駆動信号φＶ１～φＶ４は汎用型のドライバ回路（図示省略）から供給される。
　また、本実施例では、信号電荷が垂直転送されて垂直転送部４の最終転送電極（ＶＯＧ）１２に達すると、最終転送電極１２に印加される駆動信号φＶＯＧによって、信号電荷は１行単位で水平転送部５に転送される。駆動信号φＶＯＧは、ハイレベルの電位が読み出し信号の電位ＶＨと同レベルに設定され且つローレベルの電位が電位ＶＬと同レベルに設定された信号である。
　水平転送部５は、２相の駆動信号φＨ１、φＨ２によって駆動され、垂直転送部４の最終転送電極１２から転送される１行分の信号電荷を水平方向に転送する。駆動信号φＨ１、φＨ２は共に、ハイレベルの電位ＨＨとローレベルの電位ＨＬとを持つ信号であり、本実施例では、例えば、ＨＨとして３．３Ｖ、ＨＬとして０Ｖのように設定されており、これらの電位を持つ駆動信号φＨ１、φＨ２は汎用型のドライバ回路（図示省略）から供給される。尚、本実施例では、駆動信号φＨ１、φＨ２を供給するドライバ回路と、駆動信号φＶ１～φＶ４を供給するドライバ回路とを別々に設けてもよいし、又は、駆動信号φＨ１、φＨ２及び駆動信号φＶ１～φＶ４を供給可能な単一のドライバ回路を設けてもよい。
　電荷検出部６は、水平転送部５の出力端に配置されており、出力ゲート７と、フローティングディフュージョン（ＦＤ）８と、リセットゲート（ＲＧ）９と、リセットドレイン（ＲＤ）１０とを備えている。
　出力ゲート７には一定電圧の信号ＯＧが印加されており、水平転送部５の最終転送電極に印加される駆動信号がローレベルとなって、水平転送部５の最終転送電極下のポテンシャルが出力ゲート７下のポテンシャルよりも低くなると、水平転送部５の最終転送電極下に蓄積された信号電荷がフローティングディフュージョン８に転送される。
　一方、リセットドレイン１０には一定電圧ＶＲＤが印加されており、リセットゲート９には、リセット信号φＲが印加されている。リセット信号φＲがハイレベルとなり、リセットゲート９がオン状態となると、フローティングディフュージョン８に蓄積されていた信号電荷がリセットされて、フローティングディフュージョン８の電圧はリセットドレイン１０の電圧ＶＲＤと等しくなる。その後、リセット信号φＲがローレベルとなると、フローティングディフュージョン８の電圧は基準電圧（フィードスルーレベル）となる。その後、水平転送部５から転送されてきた信号電荷は、フローティングディフュージョン８によって電圧に変換されて、フローティングディフュージョン８の電圧は、その転送された信号電荷量の分だけ基準電圧から下がった電圧となる。
　電荷検出部６で電圧変換されて得られる電圧信号は、出力回路１１によって増幅されて、出力信号Ｖｏｕｔとして出力される。出力回路１１としては、例えば図７に示すようなソースフォロワ回路が用いられる。
　図７に示すように、駆動側ＭＯＳ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタＭ１、Ｍ２、Ｍ３、負荷側ＭＯＳトランジスタＭ４、Ｍ５、Ｍ６、及び、ソース抵抗Ｒ１、Ｒ２、Ｒ３から、いわゆる３段ソースフォロワ回路が構成されている。この３段ソースフォロワ回路において、駆動側ＭＯＳトランジスタＭ１、Ｍ２、Ｍ３の各ソースに電源電圧（ＶＤＤ）が印加されている。初段の駆動側ＭＯＳトランジスタＭ１のゲートは、電荷検出部６を構成するフローティングディフュージョン（ＦＤ）８に接続されており、駆動側ＭＯＳトランジスタＭ１のゲートに、電荷検出部６からの電圧信号が入力電圧Ｖｉｎとして印加されている。駆動側ＭＯＳトランジスタＭ２のゲートは、駆動側ＭＯＳトランジスタＭ１のソースに接続されており、駆動側ＭＯＳトランジスタＭ３のゲートは、駆動側ＭＯＳトランジスタＭ２のソースに接続されている。負荷側ＭＯＳトランジスタＭ４、Ｍ５、Ｍ６の各ドレインは、駆動側ＭＯＳトランジスタＭ１、Ｍ２、Ｍ３の各ソースに接続されている。負荷側ＭＯＳトランジスタＭ４、Ｍ５、Ｍ６の各ゲートには、バイアス電圧ＶＧが共通に印加されている。ソース抵抗Ｒ１、Ｒ２、Ｒ３の各一端は、負荷側ＭＯＳトランジスタＭ４、Ｍ５、Ｍ６の各ソースに接続されている。ソース抵抗Ｒ１、Ｒ２、Ｒ３の各他端は接地されている。以上のように構成されたソースフォロワ回路における駆動側ＭＯＳトランジスタＭ３のソースと負荷側ＭＯＳトランジスタＭ６のドレインとの接続部から出力信号Ｖｏｕｔが出力される。
　図２は、図１に示す固体撮像装置１における垂直転送部から電荷検出部にかけての断面構成とポテンシャルとを模式的に示している。図２に示すように、ｎ型半導体基板２２上にｐ型不純物領域２１が形成されている。さらに、ｐ型不純物領域２１上に、互いに不純物濃度の異なる２種類のｎ型不純物領域（ｎ型ウェル）２０及び２３が形成されている。ｎ型不純物領域２０の不純物濃度は、ｎ型不純物領域２３の不純物濃度よりも高く設定されている。ｎ型不純物領域２０は、最終転送電極（ＶＯＧ）１２を除く垂直転送部４のチャネル領域を構成している。ｎ型不純物領域２３は、垂直転送部４の最終転送電極（ＶＯＧ）１２、水平転送部５及び電荷検出部６のそれぞれのチャネル領域を構成している。
　尚、図２において、Ｌｉｎｅ１は、垂直転送部４の転送電極Ｖ１～Ｖ４に駆動信号φＶ１～φＶ４のミドルレベルの電位ＶＭが印加された際のポテンシャルを示し、Ｌｉｎｅ２は、転送電極Ｖ１～Ｖ４に駆動信号φＶ１～φＶ４のローレベルの電位ＶＬが印加された際のポテンシャルを示す。
　また、図２において、Ｌｉｎｅ３は、垂直転送部４の最終転送電極（ＶＯＧ）１２に駆動信号φＶＯＧのハイレベルの電位ＶＨが印加された際のポテンシャルを示し、Ｌｉｎｅ４は、最終転送電極（ＶＯＧ）１２に駆動信号φＶＯＧのローレベルの電位ＶＬが印加された際のポテンシャルを示す。また、Ｌｉｎｅ５は、水平転送部５の転送電極Ｈ１及びＨ２に駆動信号φＨ１及びφＨ２のハイレベルの電位ＨＨが印加された際のポテンシャルを示し、Ｌｉｎｅ６は、転送電極Ｈ１及びＨ２に駆動信号φＨ１及びφＨ２のローレベルの電位ＨＬが印加された際のポテンシャルを示す。さらに、Ｌｉｎｅ７は、電荷検出部６のリセットゲートＲＧにリセット信号φＲのハイレベルの電位が印加された際のポテンシャルを示し、Ｌｉｎｅ８は、リセットゲートＲＧにリセット信号φＲのローレベルの電位が印加された際のポテンシャルを示す。
　ここで、本実施例では、水平転送部５のチャネル領域（ｎ型不純物領域２３）の不純物濃度が、最終転送電極（ＶＯＧ）１２を除く垂直転送部４のチャネル領域（ｎ型不純物領域２０）の不純物濃度よりも低く設定されている。このため、水平転送部５の転送電極Ｈ１及びＨ２に、従来用いられている汎用型のドライバ回路からの駆動信号を印加した場合、水平転送部５のポテンシャルは、従来の固体撮像装置と比較して、浅い位置に形成される。すなわち、例えば図２に示すように、水平転送部５のポテンシャルは、垂直転送部４のポテンシャルよりも浅い位置に形成される。
　図３（ａ）及び（ｂ）は、後述する仮定１及び２に基づく比較例１における最終転送電極ＶＯＧ下及びその付近の転送電極下のポテンシャル及び電荷転送の状態を示す模式図である。また、図４（ａ）及び（ｂ）は、本実施例における最終転送電極ＶＯＧ下及びその付近の転送電極下のポテンシャル及び電荷転送の状態を示す模式図である。
　垂直転送部の最終転送電極ＶＯＧから水平転送部へ信号電荷を転送する際に、最終転送電極ＶＯＧには駆動信号φＶＯＧのローレベルの電位ＶＬが、水平転送電極Ｈ１には駆動信号φＨ１のハイレベルの電位ＨＨが印加されるが、ここで、最終転送電極ＶＯＧ下のチャネル領域の不純物濃度が、垂直転送部における他の転送電極下のチャネル領域の不純物濃度と同じであると仮定する（仮定１）。この場合、図２のＬｉｎｅ４のポテンシャルは、Ｌｉｎｅ２のポテンシャルと同レベルとなり、Ｌｉｎｅ５のポテンシャルとＬｉｎｅ４のポテンシャルとの差が小さくなる。このため、図３（ａ）に示すように、最終転送電極ＶＯＧに隣接する水平転送電極Ｈ１下の電荷蓄積領域に対して最終転送電極ＶＯＧによって形成されるバリア領域の高さ（電位障壁）が低くなり、最終転送電極ＶＯＧに隣接する水平転送電極Ｈ１による取り扱い電荷量が大きく減少してしまう。ここで、この取り扱い電荷量の減少分を補うために、水平転送電極の面積を大きくすると、固体撮像装置の小型化が困難になるという問題が生じてしまう。
　また、垂直転送部の最終転送電極ＶＯＧへ信号電荷を転送する際には、最終転送電極ＶＯＧには駆動信号φＶＯＧのハイレベルの電位が、最終転送電極ＶＯＧに隣接する垂直転送電極Ｖ４には駆動信号φＶ４のローレベルの電位ＶＬが印加される。ここで、本実施例のように、最終転送電極ＶＯＧ下のチャネル領域の不純物濃度が、垂直転送部における他の転送電極下のチャネル領域の不純物濃度よりも低く設定されているものの、駆動信号φＶＯＧのハイレベルの電位が、最終転送電極ＶＯＧを除く垂直転送部の信号電荷を垂直方向に転送する際に印加されるミドルレベルの電位ＶＭ（＝０Ｖ）と同レベルに設定されていると仮定する（仮定２）。この場合、図２のＬｉｎｅ３のポテンシャルは、Ｌｉｎｅ１のポテンシャルよりも浅くなり、Ｌｉｎｅ３のポテンシャルとＬｉｎｅ２のポテンシャルとの差が小さくなる。このため、図３（ｂ）に示すように、最終転送電極ＶＯＧ下の電荷蓄積領域に対して最終転送電極ＶＯＧに隣接する垂直転送電極Ｖ４によって形成されるバリア領域の高さが低くなり、最終転送電極ＶＯＧによる取り扱い電荷量が大きく減少してしまう。ここで、この取り扱い電荷量の減少分を補うために、最終転送電極ＶＯＧの面積を大きくすると、固体撮像装置の小型化が困難になるという問題が生じてしまう。
　それに対して、前述の本実施例の構成によれば、図３（ａ）のポテンシャル状態に対しては、図４（ａ）のポテンシャル状態が実現されると共に、図３（ｂ）のポテンシャル状態に対しては、図４（ｂ）のポテンシャル状態が実現される。すなわち、本実施例によれば、電荷蓄積領域とバリア領域との間のポテンシャル差が小さくなることによって取り扱い電荷量が減少する事態を回避することができる。
　以上に説明したように、本実施例によれば、水平転送部のポテンシャルを、従来の固体撮像装置に比べて浅い位置に設定できるため、電荷検出部においてもポテンシャルを浅く設定できる。このため、ポテンシャルを浅く設定できる分だけ、電荷検出部で使用する電圧や出力回路の電源電圧（ＶＤＤ）を、従来の固体撮像装置に比べて低くすることができるので、消費電力を低減することができる。さらに、信号電荷の転送のために使用する駆動信号として、汎用型のドライバ回路から生成される信号を用いることができるため、新規な専用ドライバ回路の作製や新規なＡＦＥの作製が不要となるので、本実施例の固体撮像装置を用いた製品の開発期間や開発費が増大して当該製品のコストアップが生じることを防止することが可能となる。
　以下、本発明の実施例２に係る固体撮像装置について、図面を参照しながら説明する。
　本実施例が、図１に示す実施例１に係る固定撮像装置と異なっている点は、垂直転送部における最終転送電極ＶＯＧの直前の転送電極には、駆動信号は印加されず、任意に設定された固定電位が印加されることである。
　図５（ａ）～（ｄ）は、比較例２として図８に示す従来の固体撮像装置における垂直転送部の最終転送電極下及びその付近の転送電極下のポテンシャル及び電荷転送の状態を示す模式図である。また、図６（ａ）～（ｃ）は、本実施例における最終転送電極ＶＯＧ下及びその付近の転送電極下のポテンシャル及び電荷転送の状態を示す模式図である。
　比較例２における図５（ａ）に示す状態では、水平転送電極Ｈ１には、駆動信号φＨ１のハイレベルの電位ＨＨが印加され、垂直転送部の転送電極Ｖ１及びＶ４には、駆動信号φＶ１及びφＶ４のローレベルの電位ＶＬが印加され、転送電極Ｖ２及びＶ３には、駆動信号φＶ２及びφＶ３のミドルレベルの電位ＶＭが印加され、転送電極Ｖ２及びＶ３の下に信号電荷が蓄積されている。次に、駆動信号φＶ４の電位がミドルレベルの電位ＶＭに、駆動信号φＶ２の電位がローレベルの電位ＶＬになると、図５（ｂ）に示すように、ポテンシャルが変化し、信号電荷が転送される。そして、駆動信号φＶ３の電位がローレベルの電位ＶＬに、続いて、駆動信号φＶ４がローレベルの電位ＶＬになると、図５（ｃ）及び（ｄ）に示すように、信号電荷が水平転送電極Ｈ１下に転送される。このように、比較例２においては、信号電荷を転送するために垂直転送部の全ての転送電極を駆動しなければならない。
　それに対して、本実施例における垂直転送部から水平転送部への電荷転送は以下のように行われる。まず、図６（ａ）に示す状態では、水平転送電極Ｈ１には、駆動信号φＨ１のハイレベルの電位ＨＨが印加され、垂直転送部の転送電極Ｖ２には、駆動信号φＶ２のローレベルの電位ＶＬが印加され、垂直転送部の最終転送電極ＶＯＧには、駆動信号φＶＯＧのローレベルの電位ＶＬが印加されている。また、垂直転送部の転送電極Ｖ３には、駆動信号φＶ３のミドルレベルの電位ＶＭが印加され、垂直転送部における最終転送電極ＶＯＧの直前の転送電極Ｖ４には、例えば電位ＶＭに固定された電位（直流電圧）が印加され、転送電極Ｖ３及びＶ４の下に信号電荷が蓄積されている。次に、駆動信号φＶＯＧの電位がハイレベルの電位ＶＨに、駆動信号φＶ３がローレベルの電位ＶＬになると、図６（ｂ）に示すように、ポテンシャルの関係が「転送電極Ｖ３下」＜「転送電極Ｖ４下」＜「最終転送電極ＶＯＧ下」の順に高く（深く）なるため、信号電荷は最終転送電極ＶＯＧ下に蓄積される。次に、駆動信号φＶＯＧがローレベルの電位ＶＬになると、図６（ｃ）に示すように、信号電荷が水平転送電極Ｈ１下に転送される。ここで、信号電荷が転送電極Ｖ４下に逆流することを防止するために、同じ電圧が印加された場合でも最終転送電極ＶＯＧ下において上流側のポテンシャルが下流側のポテンシャルよりも浅くなるように、不純物注入等を実施しておいてもよい。
　以上に説明したように、本実施例によれば、実施例１と同様の効果に加えて、次のような効果が得られる。すなわち、垂直転送部における最終転送電極ＶＯＧの直前の転送電極に、任意に設定された固定電位を印加することにより、ドライバ回路により生成される駆動信号を当該直前の転送電極に印加しなくても信号電荷を転送できるため、駆動対象の転送電極の数を減らすことができる。従って、ドライバ回路の負荷を低減することができるので、消費電力をさらに低減することができる。また、例えば、垂直転送部における最終転送電極を含む複数の転送電極からなる振り分け転送部（水平転送部に最も近い転送段）の駆動を、他の列の垂直転送部とは独立に制御することができる。このため、複数画素の信号電荷を水平転送部内で水平方向に混合する固体撮像装置の場合、振り分け転送部における独立した転送電極を駆動するための端子の一部やドライバ回路からの信号線の一部が不要となるので、固体撮像装置及びそれを用いた製品の小型化を図ることができる。
　尚、本実施例では、垂直転送部における最終転送電極ＶＯＧの直前の転送電極Ｖ４に印加される固定電位として、電位ＶＭを例示したが、電位ＶＭ以上で電位ＶＨ以下の任意の固定電位によって、最終転送電極ＶＯＧによる取り扱い電荷量を所望の量確保することができる。但し、固定電位が電位ＶＨに近づくに従って、最終転送電極ＶＯＧによる取り扱い電荷量が減ることに注意する必要がある。
　以下、本発明の実施例３に係る固体撮像装置について説明する。
　本実施例が、図１に示す実施例１に係る固定撮像装置と異なっている点は、電荷検出部６に接続された出力回路１１を構成するトランジスタのうち、電荷検出部６から電気信号を受けるトランジスタを含む少なくとも１つ以上のトランジスタのゲート絶縁膜が、水平転送部５の出力端のポテンシャルに応じて薄膜化されていることである。
　ところで、ＭＯＳトランジスタの熱ノイズについては、一般的に、ゲート入力に換算した２乗平均ノイズ電圧（Ｖｎ2 ）として、単位周波数あたり下記（式１）の関係があることが知られている。
　Ｖｎ2 ＝８・ｋ・Ｔ／（３・ｇｍ）・・・（式１）
　ここで、（式１）において、ｋはボルツマン定数、Ｔは絶対温度、ｇｍは相互コンダクタンスである。
　さらに、相互コンダクタンスｇｍについては、一般的に、下記（式２）の関係があることが知られている。
　ｇｍ∝（Ｗ／Ｌ）・（１／ｔｏｘ）・・・（式２）
　ここで、（式２）において、Ｗはゲート幅（チャネル幅）、Ｌはゲート長（チャネル長）、ｔｏｘはゲート絶縁膜の厚さ（ゲート酸化膜厚）である。
　従って、出力回路の熱ノイズを低減するには、（式１）及び（式２）より、（Ｗ／Ｌ）を大きくするか、又はゲート酸化膜厚ｔｏｘを薄くして、相互コンダクタンスｇｍを向上させることが必要である。
　しかしながら、例えば図８に示す従来の固体撮像装置では、出力回路の電源電圧が高電圧、例えば１２～１５Ｖに設定されるため、出力回路を構成するトランジスタは、１２～１５Ｖの高電圧に耐え得る必要があるため、ゲート酸化膜厚に関しても信頼性上問題ない厚さに設定されるので、ゲート酸化膜厚を薄くすることは困難である。一方、（Ｗ／Ｌ）を大きくするために、ゲート幅Ｗを大きくすることは、ゲート容量の増大による駆動電流の増大を招いたり、固体撮像装置の小型化を困難にするという問題を生じる。
　それに対して、本実施例の構成によれば、水平転送部のポテンシャルを浅く設定でき、それにより、出力回路の電源電圧ＶＤＤを従来の固体撮像装置と比べて低くすることができるため、出力回路を構成するトランジスタのゲート酸化膜厚を、水平転送部のポテンシャルに応じて、信頼性上問題ない厚さまで薄くすることができる。
　尚、相互コンダクタンスｇｍを向上させるために、ゲート長Ｌを小さくすることも考えられるが、これは、従来の固体撮像装置であっても、本実施例の固体撮像装置であっても実施可能な選択肢であるので、ゲート絶縁膜を薄くできる本実施例の固体撮像装置の方が、従来の固体撮像装置と比較して、熱ノイズを低くできることは言うまでもない。
　また、出力回路を構成するトランジスタのうち、電荷検出部から最初に電気信号を受けるトランジスタ（例えば、図７に示す実施例１のトランジスタＭ１）としては、通常、電荷検出部による信号電荷の電圧変換能力を高めるために、出力回路を構成する他のトランジスタと比べて、小さいサイズのトランジスタが用いられる。従って、出力回路の熱ノイズに対する寄与度が大きく、且つ電荷検出部から最初に電気信号を受けるトランジスタのゲート絶縁膜を薄くすることは、出力回路の熱ノイズ低減に効果的である。
　以上に説明したように、本実施例によれば、実施例１と同様の効果に加えて、次のような効果が得られる。すなわち、水平転送部のポテンシャルに応じて、出力回路を構成するトランジスタのゲート絶縁膜を薄膜化することにより、当該トランジスタの相互コンダクタンスｇｍを向上させることができるため、出力回路の熱ノイズを低減できる。このため、出力信号に含まれるノイズ成分を低減できるので、低照度時の画質を向上させることができる。
　以上、本発明の具体的実施の形態について詳細に説明してきたが、本発明は、これらの具体例に限定されるべきものではなく、本発明の技術的範囲を逸脱することなしに、種々の変形が可能である。例えば、前述の実施例１～３を任意に組み合わせてもよい。また、前述の実施例１～３では、垂直転送部を例えば４相駆動させると共に水平転送部を例えば２相駆動させたが、各転送部の駆動相数等は特に限定されるものではない。
　本発明に係る固体撮像装置は、汎用型のドライバ回路から生成される信号を使用して、消費電力を低減することができるので、モバイル機器等に適用される固体撮像装置として有用である。
　　１　　固体撮像装置
　　２　　画素部
　　３　　光電変換部
　　４　　垂直転送部
　　５　　水平転送部
　　６　　電荷検出部
　　７　　出力ゲート
　　８　　フローティングディフュージョン
　　９　　リセットゲート
　１０　　リセットドレイン
　１１　　出力回路
　１２　　垂直転送部の最終転送電極
　２０　　ｎ型不純物領域
　２１　　ｐ型不純物領域
　２２　　ｎ型半導体基板
　２３　　ｎ型不純物領域
１０１　　固体撮像装置
１０２　　画素部
１０３　　光電変換部
１０４　　垂直転送部
１０５　　水平転送部
１０６　　電荷検出部
１０７　　出力ゲート
１０８　　フローティングディフュージョン
１０９　　リセットゲート
１１０　　リセットドレイン
１１１　　出力回路
２００　　ｎ型不純物領域
２０１　　ｐ型不純物領域
２０２　　ｎ型半導体基板
Ｍ１、Ｍ２、Ｍ３　　駆動側ＭＯＳトランジスタ
Ｍ４、Ｍ５、Ｍ６　　負荷側ＭＯＳトランジスタ
Ｒ１、Ｒ２、Ｒ３　　ソース抵抗

Claims (3)

  1. 　行列状に配列され、且つ受光した光の強さに応じた信号電荷を生成する光電変換部と、
    　前記信号電荷を垂直方向に転送する垂直転送部と、
    　前記垂直転送部から前記信号電荷を受け取り、且つ受け取った前記信号電荷を水平方向に転送する水平転送部と、
    　前記水平転送部の出力端に接続され、且つ前記水平転送部によって転送された前記信号電荷を電気信号に変換する電荷検出部とを備え、
    　前記垂直転送部における最終転送電極下のチャネル領域の不純物濃度及び前記水平転送部のチャネル領域の不純物濃度は、前記垂直転送部における前記最終転送電極下以外のチャネル領域の不純物濃度よりも低く、
    　前記信号電荷を前記垂直方向に転送する際に前記垂直転送部の前記最終転送電極に印加される駆動信号におけるハイレベルの電位は、前記光電変換部で生成された前記信号電荷を前記垂直転送部に読み出す際に使用される信号の電位と同レベルであり、
    　前記駆動信号におけるローレベルの電位は、前記垂直転送部で前記信号電荷を前記垂直方向に転送する際に使用される信号の最低電位と同レベルであることを特徴とする固体撮像装置。
  2. 　請求項１に記載の固体撮像装置において、
    　前記垂直転送部における前記最終転送電極の直前の転送電極には、固定された電位が印加されていることを特徴とする固体撮像装置。
  3. 　請求項１又は２に記載の固体撮像装置において、
    　前記電荷検出部に接続され、且つ前記電荷検出部で変換された前記電気信号を増幅して出力する出力回路をさらに備え、
    　前記出力回路を構成するトランジスタのうち、前記電荷検出部から前記電気信号を受けるトランジスタを含む少なくとも１つ以上のトランジスタのゲート絶縁膜は、前記水平転送部の前記出力端のポテンシャルに応じて薄膜化されていることを特徴とする固体撮像装置。
PCT/JP2012/004251 2011-07-12 2012-06-29 固体撮像装置 WO2013008405A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-153980 2011-07-12
JP2011153980 2011-07-12

Publications (1)

Publication Number Publication Date
WO2013008405A1 true WO2013008405A1 (ja) 2013-01-17

Family

ID=47505716

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/004251 WO2013008405A1 (ja) 2011-07-12 2012-06-29 固体撮像装置

Country Status (1)

Country Link
WO (1) WO2013008405A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04167470A (ja) * 1990-10-30 1992-06-15 Nec Corp 固体撮像素子、固体撮像素子の製造方法及び駆動方法
JPH04225562A (ja) * 1990-12-27 1992-08-14 Matsushita Electron Corp 固体撮像装置とその製造方法
JPH0529599A (ja) * 1991-07-22 1993-02-05 Nec Corp 固体撮像素子とその製造方法及び駆動方法
JP2006013709A (ja) * 2004-06-23 2006-01-12 Sony Corp 固体撮像素子の駆動方法、固体撮像装置
JP2008182005A (ja) * 2007-01-24 2008-08-07 Fujifilm Corp 固体撮像装置及び撮像装置、並びに固体撮像装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04167470A (ja) * 1990-10-30 1992-06-15 Nec Corp 固体撮像素子、固体撮像素子の製造方法及び駆動方法
JPH04225562A (ja) * 1990-12-27 1992-08-14 Matsushita Electron Corp 固体撮像装置とその製造方法
JPH0529599A (ja) * 1991-07-22 1993-02-05 Nec Corp 固体撮像素子とその製造方法及び駆動方法
JP2006013709A (ja) * 2004-06-23 2006-01-12 Sony Corp 固体撮像素子の駆動方法、固体撮像装置
JP2008182005A (ja) * 2007-01-24 2008-08-07 Fujifilm Corp 固体撮像装置及び撮像装置、並びに固体撮像装置の製造方法

Similar Documents

Publication Publication Date Title
US9118857B2 (en) Solid-state imaging apparatus in which plural transistors are connected to a single initializing switch
US8817151B2 (en) Solid-state imaging device and method for solid-state imaging device for transferring charge from a photoelectric conversion portion to a floating diffusion
US8525896B2 (en) Solid-state imaging apparatus
US20080143861A1 (en) Solid-state imaging device driving method
US7476837B2 (en) Amplifying-type solid-state imaging device
JP4442590B2 (ja) 固体撮像素子およびその駆動装置、撮像装置、並びに、固体撮像素子の駆動方法
KR100678981B1 (ko) 고체 촬상 장치
KR20160040173A (ko) 변환 장치, 촬상 장치, 전자 기기, 변환 방법
US20110279720A1 (en) Solid-state imaging device and camera
JP2005278041A (ja) 増幅型固体撮像装置
WO2014129118A1 (ja) 固体撮像装置
WO2013084408A1 (ja) 固体撮像装置及びそれを備える撮像装置
US7859032B2 (en) Solid-state imaging device and method for driving the same
JP2006340071A (ja) 固体撮像素子用出力アンプ
JPH05103272A (ja) Ｃｃｄ型固体撮像素子
JPH10117306A (ja) 固体撮像装置
US20090283663A1 (en) Solid-state imaging device and driving method thereof
WO2013008405A1 (ja) 固体撮像装置
JP2005218116A (ja) 固体撮像装置
JP5251765B2 (ja) 固体撮像素子の出力回路、固体撮像素子及び撮像装置
JP4055683B2 (ja) 固体撮像素子
US20070058060A1 (en) Solid state imaging device and adjustment method thereof
US20110261240A1 (en) Solid-state imaging device
JP2003234961A (ja) 固体撮像素子
JP2009081634A (ja) 固体撮像装置及びその制御方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12811273

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12811273

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP